説明

反射型マスクの製造方法および半導体集積回路装置の製造方法

【課題】波長が13.5nm付近の極端紫外(Extreme Ultra Violet:EUV)光を露光光源とする反射型マスクの欠陥修正技術を利用した半導体集積回路装置の製造技術を提供する。
【解決手段】位相欠陥211が生じている開口パターン204の近傍の吸収層203に、開口パターン204よりも微細な開口径を有する補助パターン301を形成する。この補助パターン301は、ウエハ上のフォトレジスト膜に開口パターン204を転写する際の露光光量を調整するためのパターンである。

【発明の詳細な説明】
【技術分野】
【0001】
本発明は、反射型マスクを用いたリソグラフィ工程を有する半導体集積回路装置の製造技術に関し、特に、波長が13.5nm付近の極端紫外(Extreme Ultra Violet:EUV)光を露光光とする反射型マスクの欠陥修正技術を利用した半導体集積回路装置の製造に適用して有効な技術に関するものである。
【背景技術】
【0002】
半導体集積回路装置などの半導体デバイスは、回路パターンが描かれた原版であるマスクに露光光を照射し、縮小光学系を介して回路パターンを半導体ウエハ(以下、単にウエハと称する)上に転写する光リソグラフィ工程を繰り返すことによって、大量生産されている。
【0003】
近年、半導体デバイスの微細化が進み、光リソグラフィの露光波長をより短くして解像度を上げる方法が検討されている。すなわち、これまでは、波長193nmのフッ化アルゴン(ArF)エキシマレーザ光を露光光とするArFリソグラフィが開発されてきたが、それよりも遙かに波長の短い波長13.5nmのEUV光を用いたEUVリソグラフィの開発が進められている。なお、EUV光は、軟X線(soft X-ray)とも呼ばれている。
【0004】
EUVリソグラフィでは、物質の光吸収の関係で透過型マスクを使用することができない。そのため、例えばMo(モリブデン)層とSi(シリコン)層とを積層した多層膜による反射(ブラッグ反射)を利用した多層膜反射基板がEUVリソグラフィのマスクブランクとして使用される。この多層膜反射は、一種の干渉を利用した反射である。
【0005】
EUVリソグラフィ用の反射型マスクは、石英ガラスや低熱膨張ガラスからなる基板上に上記多層膜を被着してなる多層膜ブランクと、この多層膜ブランク上に形成された吸収層からなる回路パターンとで構成されている。この反射型マスクは、ブラッグ反射を利用したマスクであることと、露光光の波長が13.5nmと極めて短いことにより、多層膜の膜厚に波長の数分の1程度のごく僅かなばらつきが生じた場合でも、反射率の局所的な差が生じ、転写の際に位相欠陥と呼ばれる欠陥を生じさせる。従って、EUVリソグラフィ用の反射型マスクは、従来の透過型マスクと比較した場合、欠陥の転写に関して質的に大きな差異がある。
【0006】
なお、EUV光の波長領域は9nmから15nmとされているが、リソグラフィ用途に適用する場合は、反射型マスクや反射レンズ光学系の反射率を確保する必要があることから、上記した13.5nmの波長が主に用いられる。但し、この波長に限定されるものではなく、例えば9.5nmなどの波長も検討されており、上記の範囲(9nm〜15nm)の波長であればリソグラフィ用途に適用可能である。
【0007】
また、EUVリソグラフィでは、マスクの表面に数nmという僅かな膜厚のコンタミネーション(contamination)が付着した場合でも、その部分の露光光反射率が低下し、解像不良、転写精度不足、露光面内寸法ばらつきなどを引き起こす、いわゆるコンタミ欠陥も問題となる。
【0008】
EUVリソグラフィ用反射型マスクの欠陥例を図1に示す。図中の符号201は反射型マスクの基板、202は多層膜からなる反射層、203は吸収層、204は吸収層の開口パターン、205は黒欠陥残り、210はパーティクル、211は位相欠陥、220はコンタミネーションである。ここで、図1(a)は通常の黒欠陥の例、図1(b)は位相欠陥の例、図1(c)はコンタミ欠陥の例をそれぞれ示している。
【0009】
上記位相欠陥やコンタミ欠陥は、マスク反射面の反射率が下がる、すなわち露光量が低下する欠陥であり、分類としては黒欠陥に属する。すなわち、図2(a)に示すように、吸収層203に形成された開口パターン204内に位相欠陥211がある場合、図2(b)に示すように、半導体ウエハ230上のフォトレジスト膜231への転写像を見ると、欠陥部の転写パターン233は、欠陥のない正常な転写パターン232に比べて開口の大きさが小さくなったり、潰れたりする。また、図3(図2(b)のA−A線断面図)に示すように、欠陥部の転写パターン233は、フォトレジスト膜231が底まで抜け切れないものとなる。
【0010】
従来、開口パターンの内側に黒欠陥残りが生じた場合の欠陥修正方法として、FIB(集束イオンビーム)やEB(電子ビーム)などを照射する方法や、針などを用いた機械的な方法で削り取る方法が用いられている。また、開口パターンの内側に位相欠陥やコンタミ欠陥が生じた場合の欠陥修正方法として、図4に示すように、FIBやEBの照射、または針を用いた機械的な方法で開口パターン204の周囲の吸収層203を除去し、開口パターン204の面積を拡大することによって、露光量の低下を補償する方法が用いられている。
【0011】
なお、EUVリソグラフィ用反射型マスクの欠陥修正技術については、特表2002−532738号公報(特許文献1)に記載がある。
【先行技術文献】
【特許文献】
【0012】
【特許文献1】特表2002−532738号公報
【発明の概要】
【発明が解決しようとする課題】
【0013】
従来行われている反射型マスクの欠陥修正方法には、欠陥の種類や大きさが特定できない場合、開口パターンの面積の拡大量も特定できないという問題がある。例えば開口パターンの内側に位相欠陥がある場合、位相欠陥の原因が図5(a)に示すような大きさのパーティクル210aであるか、図5(b)に示すような大きさのパーティクル210bであるかをフォトレジスト膜への転写結果から特定することはできず、また、パーティクル210a、210bの位置を特定することもできない。
【0014】
そのため、実際の欠陥修正工程では、開口パターンの面積を少しづつ拡大しながら、その都度フォトレジスト膜にパターンを転写して評価を行い、所望の寸法精度が得られるまでこの作業を繰り返す必要があった。特に、EUVリソグラフィは真空内露光であり、かつペリクルも困難なことから、マスクを投影露光システムから出し入れすることを好まない。そのため、マスクをマスク修正部署と転写露光部署との間で何回も行き来させる作業には大きな負荷が掛かり、欠陥修正作業を実施する上で大きな妨げとなっている。
【0015】
本発明の目的は、EUVリソグラフィ用反射型マスクの位相欠陥やコンタミ欠陥に好適な欠陥修正技術を提供することにある。
【0016】
本発明の他の目的は、上記欠陥修正技術を利用した半導体集積回路装置の製造技術を提供することにある。
【0017】
本発明の前記ならびにその他の目的と新規な特徴は、本明細書の記述および添付図面から明らかになるであろう。
【課題を解決するための手段】
【0018】
本願において開示される発明のうち、代表的なものの概要を簡単に説明すれば、次のとおりである。
【0019】
本発明の半導体集積回路装置の製造方法は、
(a)主面にフォトレジスト膜が形成された半導体ウエハを準備する工程と、
(b)反射型光学系を有する投影露光システムのウエハステージに前記半導体ウエハを配置する工程と、
(c)前記投影露光システムの所定の位置に、所定の波長の光を反射する反射層と、前記反射層上に形成され、前記所定の波長の光を吸収する吸収層とにより形成される第1パターン、および前記所定の波長の光を反射する反射層と、前記反射層上に形成され、前記所定の波長の光を吸収する吸収層とにより形成される第2パターンを有する反射型マスクを供給する工程と、
(d)前記反射型マスクの前記第1および第2パターンに基づいて、前記半導体ウエハのフォトレジスト膜を前記所定の波長の光で露光する工程と、
を有する半導体集積回路装置の製造方法であって、
前記反射型マスクの前記第1パターンを形成する前記吸収層は、前記反射層を露出し、かつ、前記第1パターンに対応する第1開口パターンと、前記第1開口パターンの周囲に形成され、かつ、前記第1開口パターンと異なる補助パターンとを有し、
前記反射型マスクの前記第2パターンを形成する前記吸収層は、前記反射層を露出し、かつ、前記第2パターンに対応する第2開口パターンを有し、前記第2開口パターンの周囲に前記第2開口パターンと異なる補助パターンを有していないものである。
【発明の効果】
【0020】
本願において開示される発明のうち、代表的なものによって得られる効果を簡単に説明すれば以下のとおりである。
【0021】
EUVリソグラフィ用反射型マスクの位相欠陥やコンタミ欠陥に好適な欠陥修正技術を提供することができる。
【0022】
また、これにより、半導体集積回路装置の微細化を推進することができる。
【図面の簡単な説明】
【0023】
【図1】(a)、(b)、(c)は、EUVリソグラフィ用反射型マスクの欠陥例を示す断面図である。
【図2】(a)は、EUVリソグラフィ用反射型マスクの位相欠陥例を示す平面図、(b)は、(a)に示すマスクパターンのフォトレジスト膜への転写像を示す平面図である。
【図3】図2のA−A線断面図である。
【図4】従来行われていたEUVリソグラフィ用反射型マスクの位相欠陥修正方法を示す断面図である。
【図5】(a)、(b)は、EUVリソグラフィ用反射型マスクの位相欠陥例を示す断面図である。
【図6】EUV露光装置の概略図である。
【図7】本発明の実施の形態である反射型マスクの欠陥修正方法を工程順に説明するフロー図である。
【図8】(a)は、反射型マスクの吸収層に形成された開口パターンの内側に位相欠陥が生じている場合の基板を示す平面図、(b)は、(a)のA−A線断面図である。
【図9】(a)は、本発明の実施の形態である反射型マスクの欠陥修正方法を示す平面図、(b)は、(a)のB−B線断面図である。
【図10】(a)は、本発明の実施の形態である反射型マスクの欠陥修正方法を示す平面図、(b)は、(a)のC−C線断面図である。
【図11】(a)は、位相欠陥が開口パターンに対してオフセットしている場合の基板を示す平面図、(b)は、(a)に示すマスクパターンのフォトレジスト膜への転写像を示す平面図、(c)は、本発明の実施の形態である反射型マスクの欠陥修正方法を示す平面図である。
【図12】(a)溝型の開口パターンを有する基板の平面図、(b)は、(a)に示すマスクパターンのフォトレジスト膜への転写像を示す平面図、(c)は、本発明の実施の形態である反射型マスクの欠陥修正方法を示す平面図である。
【図13】(a)は、2入力NANDゲート回路のシンボル図、(b)は、2入力NANDゲート回路の回路図、(c)は、2入力NANDゲート回路のレイアウト平面図である。
【図14】(a)〜(f)は、図13に示す2入力NANDゲート回路の製造に用いるマスクの設計上のパターンを示す平面図である。
【図15】(a)〜(f)は、図14に示す設計上のマスクパターンに基づいて製作したマスクの平面図である。
【図16】2入力NANDゲート回路のレイアウト平面図である。
【図17】(a)〜(e)は、2入力NANDゲート回路の製造方法を示す半導体ウエハの要部断面図である。
【図18】(a)〜(e)は、図17に続く2入力NANDゲート回路の製造方法を示す半導体ウエハの要部断面図である。
【図19】(a)〜(f)は、図18に続く2入力NANDゲート回路の製造方法を示す半導体ウエハの要部断面図である。
【発明を実施するための形態】
【0024】
以下、本発明の実施の形態を図面に基づいて詳細に説明する。なお、実施の形態を説明するための全図において、同一の機能を有する部材には同一の符号を付し、その繰り返しの説明は省略する。また、以下の実施の形態では、特に必要なときを除き、同一または同様な部分の説明を原則として繰り返さない。また、以下の実施の形態を説明する図面においては、構成を分かり易くするために平面図であってもハッチングを付す場合がある。
【0025】
(実施の形態1)
まず、図6に示すEUV露光装置の概略図を参照しながら、EUV露光の特徴について説明する。
【0026】
EUVリソグラフィでは、オフテレセントリック(off-telecentric)光学系と呼ばれる光学系によって露光を行う。オフテレセントリック光学系とは、ウエハへの露光がウエハの主面に対して垂直な光線ではなく、やや傾いた光線によってなされる光学系である。
【0027】
図に示すように、EUV露光装置の要部は、EUV光1101、反射型光学系1102、反射型マスク1103、光学系ボックス1104、反射投影光学系1105、ウエハステージ1106からなっている。EUV光源(図示せず)から入射した波長13.5nmのEUV光1101は、反射型光学系1102で向きを変えられて反射型マスク1103に照射される。反射型マスク1103に照射されたEUV光1101は、複数の多層膜ミラーからなる反射投影光学系1105を介してウエハステージ1106に照射される。そして、このEUV露光により、反射型マスク1103に形成されたパターンは、ウエハステージ1106に配置されたウエハ1107上で結像される。
【0028】
反射型光学系1102、反射型マスク1103、反射投影光学系1105を含む上記露光システムは、光学系ボックス1104に囲まれており、その内部は周囲に比べて特に高い真空度となるように真空排気されている。これは、反射型光学系1102をコンタミから保護するためである。また、光学系ボックス1104のウエハステージ1106側には開口1108が設けられている。反射型光学系1102の構成は、反射レンズによる光線の遮りを防止するために、中心軸はずしの光学系構成となっている。これは、全てが反射光学系の構成となっている中で広い露光フィールドを得るための工夫である。このため、EUV光1101は、反射型マスク1103に対し、ある一軸において、5°〜6°程度傾いて入射し、ウエハステージ1106上に配置されたウエハ1107の主面に対してやや傾いた光線1112で結像する。
【0029】
次に、図7を参照しながら、本実施の形態による反射型マスクの欠陥修正方法を工程順に説明する。
【0030】
まず最初に、主面にフォトレジスト膜が形成されたウエハを準備し、前記図6に示すEUV露光装置を使って反射型マスクのパターンをフォトレジスト膜に転写する。次に、ウエハ外観検査等により、フォトレジスト膜に転写されたパターンの不良箇所を抽出する(ステップ1)。なお、転写不良箇所の抽出は、外観検査方法に限らず、例えばAIMS(Aerial Image Measurement System:空間像測定システム)等を使って行ってもよい。ここで対象とする転写不良は、反射型マスクの欠陥に起因する不良であるが、反射型マスクの欠陥に起因する不良か、ウエハプロセスなどのウエハ転写に起因する不良かは、複数ショットの比較検討を行って区分けする。
【0031】
次に、上記転写不良の内容が非開口不良または(開口)寸法微小不良であるか否かを判定する(ステップ2)。そして、不良の内容が非開口不良、(開口)寸法微小不良のいずれでもでない場合、すなわち白欠陥である場合には、通常の白欠陥処理を施す(ステップ4)。前述したように、位相欠陥やコンタミ欠陥は黒欠陥の一種であるが、白欠陥は吸収層の欠けによって起こる不良である。そこで、白欠陥である場合には、吸収層の欠けた部分にカーボンや金属などを通常の方法で被着して欠陥修正を行う。
【0032】
一方、転写不良の内容が非開口不良あるいは(開口)寸法微小不良である場合には、不良箇所における転写パターンのアンダー露光量を算出する(ステップ3)。アンダー露光量の算出方法としては、適正露光量で転写を行った時の開口寸法の大きさと、欠陥がない場合の本来の開口寸法の大きさとの差から検量線やテーブルなどを用いて求める方法、ウエハ転写時のドーズを増やしていって所望の寸法が得られる露光量から算出する方法、あるいはAIMSの信号強度から算出する方法などがある。
【0033】
次に、不足した露光量を補償するように、不良箇所がある開口パターンの周囲に形成する微細補助パターン(補償パターン)の位置と大きさとを計算によって決める。あるいは、予め作成しておいたテーブルを参照して決めてもよい(ステップ5)。
【0034】
図8(a)は、反射型マスクの吸収層203に形成された開口パターン204の内側に位相欠陥211が生じている場合の基板201を示す平面図、図8(b)は、図8(a)のA−A線断面図である。ここで、図中の符号202は反射層、210は位相欠陥211の源となるパーティクルである。この開口パターン204は、例えば集積回路の配線同士を接続するコンタクトホールやスルーホールなどのホールパターンを形成するためのパターンである。反射層202は、例えばMo層とSi層とを積層した多層膜からなり、吸収層203は、窒化タンタル(TaN)膜またはクロム(Cr)膜を主要な構成要素とする。また、基板201は石英ガラスや低熱膨張ガラスからなる。なお、ここでは、位相欠陥211の源となるパーティクル210が基板201の表面に付着している場合を示したが、反射層202の中間にパーティクル210が存在する場合もある。また、基板201上にピット欠陥が入っている場合もある。
【0035】
開口パターン204の内側に上記のような位相欠陥211が生じている場合、本実施の形態では、図9(a)および図9(b)(図9(a)のB−B線断面図)に示すように、位相欠陥211が生じている開口パターン204の近傍の吸収層203に、開口パターン204よりも微細な開口径を有する補助パターン301を形成する(ステップ6)。この補助パターン301は、ウエハ上のフォトレジスト膜に開口パターン204を転写する際の露光光量を調整するためのパターンである。
【0036】
上記補助パターン301を配置する位置は、投影レンズのNA(Numerical Aperture)、コヒーレンシ(coherency)のような露光条件やフォトレジスト膜の特性等によって変わるが、例えばウエハ上換算で5nm〜10nm離れて配置される。従って、4x露光系の場合は、マスク上で開口パターン204から20nm〜40nm程度離れた位置に配置される。例えば図9(a)に示すように、開口パターン204の周囲に4個の補助パターン301を配置し、開口パターン204の寸法および開口パターン204から補助パターン301までの距離をマスク上でそれぞれ120nm、20nmとした場合、開口パターン204の両側に配置された2個の補助パターン301、301間の距離は160nmとなるが、この程度の大きさの位相欠陥211は、位相欠陥検査装置によってブランクス段階で比較的容易に検出可能である。従って、この程度の位相欠陥検査をブランクス段階で行っておけば、位相欠陥211が補助パターン301の主要部分まで延在したために、想定どおりの露光補償が行えないといった不具合は生じない。
【0037】
なお、EUVリソグラフィの場合、転写パターンの近接効果の主因は、光リソグラフィのような光干渉ではなく、レジストの酸拡散などのいわゆるブラーである。光干渉の場合は、周囲のパターンの影響を複雑に受けるので、補助パターンの開口寸法の大きさは、周囲の開口パターンの大きさや位置関係によって複雑な挙動となるが、EUVリソグラフィの場合は、ブラー律速のため、補助パターン301の開口寸法の大きさは、単調な挙動となる。このため、EUVリソグラフィに本発明の欠陥修正技術を適用した時は、補助パターン用テーブルが比較的シンプルになるという特長がある。
【0038】
吸収層203に補助パターン301を形成するには、FIB(集束イオンビーム)やEB(電子ビーム)などで吸収層203を削る、EBリソグラフィとエッチングとを組み合わせて吸収層203を除去する、針などを用いた機械的方法により吸収層203を削るなどの方法を用いる。
【0039】
以上の工程により、本実施の形態による反射型マスクの欠陥修正が完了する(ステップ7)。上記した欠陥修正方法により、マスク検査で容易に特定を行えない位相欠陥が生じた場合でも、欠陥修正を容易に行うことが可能となるので、所望の転写パターンを欠陥フリーで形成することが可能となる。
【0040】
なお、ここでは位相欠陥の修正方法を説明したが、コンタミ欠陥の場合も上記と同様の方法で修正可能である。すなわち、マスク上の吸収層の表面にコンタミ膜が付着している場合でも、補助パターンを開口する際にその領域上のコンタミ膜も削られるため、コンタミの状況を把握しなくても露光量の補償が可能となる。また、通常の吸収層残りに起因する黒欠陥の場合にも、開口パターンの近傍に補助パターンを形成する上記欠陥修正方法を適用することができる。この欠陥修正方法は、吸収層残りの詳細を把握するという手間を省いて欠陥救済が可能であるため、欠陥修正、欠陥補償の効率がよいという特長がある。
【0041】
また、前述したように、EUVリソグラフィでは、マスクに対して露光光が斜めに入射するが、マスク上の吸収層は、ある程度の膜厚を有しているので、開口パターンや補助パターンに露光光が入射すると、パターンの端部に影ができる。そのため、開口パターンの周囲に複数の補助パターンを配置した場合、露光光の入射方向と補助パターンの向きとの関係で、同じ幅の補助パターンでもそこから反射される光量が異なってくる。
【0042】
その対策として、図10に示すように、露光光の入射方向が図中の矢印で示す方向である場合、その向きに平行に配置された補助パターン301aの幅と、直交するように配置された補助パターン301bの幅を変えてもよい。このようにすると、補助パターン301aからの反射光量と補助パターン301bからの反射光量が同じになるので、フォトレジスト膜に転写される開口パターンの位置ずれや形状歪みなどを防止することができる。なお、補助パターン301aの幅と補助パターン301bの幅との差は、開口パターンの寸法やレジストブラーなどにより変わるが、通常は10%から50%の範囲とする。
【0043】
図11(a)は、位相欠陥211が開口パターン204に対してオフセットしている場合、すなわち位相欠陥211の一部が開口パターン204の内側に位置し、残部が開口パターン204の外側に位置している場合の基板201を示す平面図である。このような場合、フォトレジスト膜231への転写像は、図11(b)のようになる。すなわち、マスクの開口パターン204に対応する転写パターン235は、正常な場合の転写パターン234に比べて小さく、かつ位相欠陥211のある位置から離れた位置にオフセットしたパターンとなる。
【0044】
上記のような位置オフセットがフォトレジスト膜の外観検査等によって検出された場合は、その位置ずれ量を基にマスク上の補助パターンの位置と開口パターンの大きさを調整し、ピーク強度の中心が転写パターンの中心位置に来るよう調整する。具体的には、図11(c)に示すように、位相欠陥211の近傍にのみ補助パターン301を配置することにより、位置オフセットに起因する転写パターンの変形も補正することができる。
【0045】
本実施の形態では、本発明の効果が最も発揮されるホールパターンに適用した場合について説明した。これは、ホールパターンの場合、(1)パターン比率が小さく、欠陥修正を効率的に行うことができる、(2)極めて微細な位相欠陥も致命的な転写欠陥となるが、そのような微細な欠陥をブランクス段階、あるいはマスク段階で検出することが困難である、などの理由による。しかし、本発明の適用対象となる集積回路パターンは、コンタクトホールやスルーホールなどのホールパターンに限定されるものではなく、ダークフィールドの微細パターン一般に対して適用可能である。その例について、図12を参照しながら説明する。
【0046】
図12(a)は、設計段階でのマスクパターンレイアウトを示しており、図中の符号206は、溝形の開口パターンを示している。図12(b)は、この開口パターン206をウエハ上のフォトレジスト膜231に転写した時の転写パターン236を示しており、図中の符号237で示すパターン幅(開口幅)が縮小した部分は、マスクの黒欠陥に起因する転写欠陥部である。
【0047】
上記のような転写欠陥がフォトレジスト膜231の外観検査等によって検出された場合は、図12(c)に示すように、対応するマスク上の欠陥の近傍に補助パターン302を形成する。このようにすることにより、ホールパターンに限らず、溝形の開口パターン206に対しても、マスク欠陥を修正することが可能となる。
【0048】
このように、上記した本実施の形態の欠陥修正方法によれば、通常の吸収層残りによる黒欠陥だけでなく、マスク上での検出や大きさ等の特定が困難な位相欠陥やコンタミ欠陥に対しても、欠陥修正を精度よく行うことが可能となるため、欠陥フリーのEUVリソグラフィを行うことができるという効果がある。特に、反射型マスクを用いるEUVリソグラフィでは、マスク上の微小な位相欠陥や極薄膜のコンタミ欠陥が問題となるため、本実施の形態で示した欠陥修正方法の効果は大きい。
【0049】
また、ホールパターンの場合は、マスクに生じた20nm程度の極微細な大きさの位相欠陥も転写欠陥となるが、このような大きさの位相欠陥を検出するのは困難である。また、たとえブランクス段階でそのような微細位相欠陥を検出できたとしても、開口率の小さなホールパターンの場合は、致命欠陥になる率、すなわちその欠陥が開口パターンに接する確率が低く、そのような検査は効率的でない。従って、このような欠陥修正が可能な本方法は、欠陥フリーマスクの効率供給、コスト低減、TAT短縮に効果的である。
【0050】
(実施の形態2)
本実施の形態では、前記実施の形態1で説明したマスク欠陥修正技術を実際の半導体集積回路装置の製造に適用した例について説明する。図13は2入力NANDゲート回路NDを示しており、(a)はそのシンボル図、(b)はその回路図、(c)はそのレイアウト平面図をそれぞれ示している。図13(c)において、一点鎖線で囲まれた部分は単位セル110であり、p型ウエル領域PWの表面のn型拡散層111n上に形成された2個のnMOSトランジスタQnと、n型ウエル領域NWの表面のp型拡散層111p上に形成された2個のpMOSトランジスタQpとから構成されている。
【0051】
上記2入力NANDゲート回路NDを作製するために、図14および図15に示すようなマスクM1〜M6を順次用いてウエハへのパターン転写を繰り返した。図14は、設計上のマスクパターンを示しており、図15は、この設計上のマスクパターンに基づいて製作したマスクを示している。このうち、微細で、かつ高い寸法精度が要求されるパターンが形成されたマスクM4〜M6はEUVリソグラフィ用マスクであり、パターンの一部に生じた位相欠陥を前記実施の形態1の方法で修正した場合を示している。一方、比較的大きなサイズのパターンが形成されたマスクM1〜M3は、通常の光リソグラフィ用マスクである。
【0052】
図14、図15において、マスクM4に付した符号101dは反射層を示し、符号102dは吸収層を示している。また、マスクM5、M6に付した符号101e、101e’、101f、101f’は反射層に形成された開口パターンを示し、符号102e、102fは吸収層を示している。
【0053】
ここで、マスクM5の開口パターン101eおよび開口パターン101e’は、互いに相似なホールパターンであるが、開口パターン101e’の内部に位相欠陥があるため、その周囲に補助パターン103eが配置されている。一方、位相欠陥のない開口パターン101eの周囲には補助パターンが配置されていない。同様に、マスクM6の開口パターン101fおよび開口パターン101f’は、互いに相似な溝パターンであるが、開口パターン101f’の内部に位相欠陥があるため、その周囲に補助パターン103fが配置されている。一方、位相欠陥のない開口パターン101fの周囲には補助パターンが配置されていない。
【0054】
以下、図17および図18を用い、nMOSトランジスタQnおよびpMOSトランジスタQpを形成するまでの工程を説明する。なお、図17および図18は、図13(c)と同様のレイアウト平面図である図16のD−D線に沿った断面図である。
【0055】
まず、図17(a)に示すように、p型の単結晶シリコンからなるウエハS(W)上に、例えば酸化シリコンからなる絶縁膜115を酸化法によって形成した後、絶縁膜115上に窒化シリコン膜116をCVD(Chemical Vapor Deposition)法によって堆積し、さらに、窒化シリコン膜116上にフォトレジスト膜117を形成する。
【0056】
次に、図17(b)に示すように、前記図15(a)に示すパターンが形成されたマスクM1を用いてフォトレジスト膜117に露光・現像処理を施すことにより、窒化シリコン膜116上にレジストパターン117aを形成する。
【0057】
次に、図17(c)に示すように、レジストパターン117aをマスクとして窒化シリコン膜116および絶縁膜115をドライエッチングした後、レジストパターン117aを除去し、続いて、窒化シリコン膜116をマスクとしてウエハS(W)の表面をドライエッチングすることにより、溝118を形成する。
【0058】
次に、図17(d)に示すように、ウエハS(W)上に、例えば酸化シリコンからなる絶縁膜119をCVD法によって堆積した後、図17(e)に示すように、絶縁膜119を化学機械研磨(CMP:Chemical Mechanical Polishing)法で平坦化し、続いて、窒化シリコン膜116および絶縁膜115を除去することにより、ウエハS(W)の表面に素子分離溝SGを形成する。ここでは、素子分離溝SGによって素子分離を行ったが、これに限定されるものではなく、例えばLOCOS(Local Oxidization of Silicon)法で形成したフィールド絶縁膜によって素子分離を行ってもよい。
【0059】
次に、図18(a)に示すように、ウエハS(W)上に形成したフォトレジスト膜に、前記図15(b)に示すパターンが形成されたマスクM2を用いて露光・現像処理を施すことにより、レジストパターン117bを形成する。続いて、レジストパターン117bで覆われていない領域のウエハS(W)にリンまたはヒ素をイオン注入することによって、n型ウエル領域NWを形成する。
【0060】
次に、レジストパターン117bを除去した後、図18(b)に示すように、ウエハS(W)上に形成したフォトレジスト膜に、前記図15(c)に示すパターンが形成されたマスクM3を用いて露光・現像処理を施すことにより、レジストパターン117cを形成する。続いて、レジストパターン117cで覆われていない領域のウエハS(W)にホウ素をイオン注入することによって、p型ウエル領域PWを形成する。
【0061】
次に、図18(c)に示すように、ウエハS(W)の表面に酸化シリコンなどからなる膜厚2nm程度のゲート絶縁膜120を形成した後、ゲート絶縁膜120上に多結晶シリコン膜とタングステン膜との積層膜からなる導電膜112をCVD法によって堆積する。
【0062】
次に、図18(d)に示すように、前記図15(d)に示すパターンが形成されたマスクM4を用意し、導電膜112上に形成したフォトレジスト膜に露光・現像処理を施すことにより、レジストパターン117dを形成する。続いて、レジストパターン117dをマスクとして導電膜112およびゲート絶縁膜120をドライエッチングすることにより、nMOSトランジスタQnのゲート電極112AおよびpMOSトランジスタQpのゲート電極112Aを形成する。
【0063】
次に、図18(e)に示すように、p型ウエル領域PWにリンまたはヒ素をイオン注入することによって、nMOSトランジスタQnのソース、ドレインを構成するn型拡散層111nを形成し、n型ウエル領域NWにホウ素をイオン注入することによって、pMOSトランジスタQpのソース、ドレインを構成するp型拡散層111pを形成する。ここまでの工程で、nMOSトランジスタQnおよびpMOSトランジスタQpが完成する。
【0064】
次に、図19を用いて配線形成工程を説明する。図19は、図17および図18と同じく、図16のD−D線に沿った断面図である。
【0065】
まず、図19(a)に示すように、nMOSトランジスタQnおよびpMOSトランジスタQpの上部に酸化シリコンなどからなる層間絶縁膜121aをCVD法で堆積した後、層間絶縁膜121a上にフォトレジスト膜(図示せず)を塗布する。
【0066】
次に、図19(b)に示すように、マスクM5を用意し、層間絶縁膜121a上のフォトレジスト膜に露光・現像処理を施すことにより、レジストパターン117eを形成する。ここで使用するマスクM5は、前記図15(e)に示したものであり、反射層202の上部の吸収層102eに開口パターン101eが形成されている。
【0067】
続いて、レジストパターン117eをマスクとして層間絶縁膜121aをドライエッチングすることにより、n型拡散層111nおよびp型拡散層111pの上部にコンタクトホールCNTを形成する。
【0068】
次に、レジストパターン117eを除去した後、図19(c)に示すように、コンタクトホールCNTの内部にタングステン(W)、タングステン合金、銅(Cu)などの金属膜を埋め込み、続いて金属膜の表面をCMP法で平坦化することにより、コンタクトホールCNTの内部に金属プラグ113を形成する。
【0069】
次に、図19(d)に示すように、層間絶縁膜121a上に酸化シリコンなどからなる層間絶縁膜121bをCVD法で堆積した後、層間絶縁膜121b上にフォトレジスト膜(図示せず)を塗布する。続いて、マスクM6を用意し、層間絶縁膜121b上のフォトレジスト膜に露光・現像処理を施すことにより、レジストパターン117fを形成する。ここで使用するマスクM6は、前記図15(f)に示したものであり、反射層202の上部の吸収層102fに開口パターン101fが形成されている。次に、レジストパターン117fをマスクとして層間絶縁膜121bをドライエッチングする。
【0070】
次に、レジストパターン117fを除去した後、図19(e)に示すように、銅などの金属膜をスパッタリング法で堆積し、続いてこの金属膜の表面をCMP法で平坦化することにより、配線114A、114B、114Cを形成する。
【0071】
次に、図19(f)に示すように、配線114A、114B、114Cの上部に酸化シリコンなどからなる層間絶縁膜121cをCVD法で堆積した後、図示しないEUVリソグラフィ用マスクを用いて配線114Cの上部の層間絶縁膜121cにスルーホールVIAを形成する。その後、スルーホールVIAを通じて配線114Cに接続される第2層配線122を形成することにより、2入力NANDゲートが完成する。なお、マスクM5、M6に形成された開口パターン101e、101fの形状や位置を変更することによって、NORゲート回路等、他の回路を形成できることは言うまでもない。
【0072】
上記の製造工程で用いたEUVリソグラフィ用のマスクM4〜M6のうち、フィールド部に吸収層102e、102fが形成されたダークフィールドマスク(M5、M6)は、前記実施の形態1の欠陥修正法を適用したマスクである。一方、ブライトフィールドマスクであるマスクM4に関しては、ブランクス段階で入念に位相欠陥検査を行い、無欠陥のブランクスのみマスク製造工程に送るようにする。
【0073】
コンタクトホール用の開口パターン101eが形成されたマスクM5は、アクティニック位相欠陥検査装置でも検出できないような微細な位相欠陥が転写欠陥を引き起こすので、ブランクス段階での無欠陥ブランクス選別ができない。例えばマスク上に高さ2nm、幅20nm程度の微細な位相欠陥が生じていても、コンタクトホールの形成精度に悪影響を与えるが、このような大きさの欠陥は検出が不可能である。しかし、前記実施の形態1の欠陥修正法を適用することにより、このような微細な位相欠陥が生じたマスクM5であっても、欠陥救済が可能である。しかも、1回の転写評価でマスク欠陥補償量を求め、指針に従って補助パターンを形成することにより、欠陥の救済を行うことができる。
【0074】
また、配線用の開口パターン101fが形成されたマスクM6の場合、転写欠陥となり得るマスク上の位相欠陥は、アクティニック位相欠陥検査装置を用いて丹念に検査を行えば検出することができ、ブランクス段階でこのような丹念な検査選別を行えば、無欠陥マスクを入手することができるが、コストが極めてかかる高価なマスクとなる。また、位相欠陥があっても、それが転写欠陥に結びつかない箇所にある場合でも廃棄対象になるので、ブランクス段階での選別効率が低下する。しかし、前記実施の形態1の欠陥修正法を適用したマスクM6を使用することにより、このような問題を解決することができる。
【0075】
以上、本発明者によってなされた発明を実施の形態に基づき具体的に説明したが、本発明は前記実施の形態に限定されるものではなく、その要旨を逸脱しない範囲で種々変更可能であることはいうまでもない。
【産業上の利用可能性】
【0076】
本発明は、EUVリソグラフィ用反射型マスクの欠陥修正に適用することができる。
【符号の説明】
【0077】
101a、101b、101c、101d 反射層
102a、102b、102c、102d、102e、102f 吸収層
101e、101e’、101f、101f’ 開口パターン
103e、103f 補助パターン
110 単位セル
111n n型拡散層
111p p型拡散層
112 導電膜
112A ゲート電極
113 金属プラグ
114A、114B、114C 配線
115 絶縁膜
116 窒化シリコン膜
117 フォトレジスト膜
117a、117b、117c、117d、117e、117f レジストパターン
118 溝
119 絶縁膜
120 ゲート絶縁膜
121a、121b、121c 層間絶縁膜
122 第2層配線
201 基板
202 反射層
203 吸収層
204 開口パターン
205 黒欠陥残り
210、210a、210b パーティクル
211 位相欠陥
220 コンタミネーション
230 半導体ウエハ
231 フォトレジスト膜
232、233、234、235、236 転写パターン
237 転写欠陥部
301、302 補助パターン
1101 EUV光
1102 反射型光学系
1103 反射型マスク
1104 光学系ボックス
1105 反射投影光学系
1106 ウエハステージ
1107 半導体ウエハ
1108 開口
1112 光線
CNT コンタクトホール
M1〜M6 マスク
NW n型ウエル領域
PW p型ウエル領域
Qn nMOSトランジスタ
Qp pMOSトランジスタ
SG 素子分離溝
S(W) 半導体ウエハ
VIA スルーホール

【特許請求の範囲】
【請求項1】
以下の工程を有する半導体集積回路装置の製造方法:
(a)主面にフォトレジスト膜が形成された半導体ウエハを準備する工程、
(b)反射型光学系を有する投影露光システムのウエハステージに前記半導体ウエハを配置する工程、
(c)前記投影露光システムの所定の位置に、極端紫外(Extreme Ultra Violet)光を反射する反射層と、前記反射層上に形成され、前記極端紫外光を吸収する吸収層とにより形成される開口パターンを有する反射型マスクを供給する工程、
(d)前記反射型マスクの前記開口パターンに基づいて、前記半導体ウエハのフォトレジスト膜を前記極端紫外光で露光する工程、
(e)前記(d)工程の後、前記フォトレジスト膜に転写された前記開口パターンの不良箇所を抽出する工程、
(f)前記(e)工程で抽出された前記不良の内容が、前記開口パターンの非開口不良、あるいは開口寸法微小不良である場合は、前記開口パターンの近傍の前記吸収層に、前記開口パターンよりも微細で、それ自身は転写されない開口径を有する補助パターンを形成する工程。
【請求項2】
請求項1記載の半導体集積回路装置の製造方法であって、前記極端紫外光の波長は、13.5nmであることを特徴とする半導体集積回路装置の製造方法。
【請求項3】
請求項1記載の半導体集積回路装置の製造方法であって、前記反射型マスクの前記反射層は、モリブデン(Mo)層とシリコン(Si)層とからなる多層膜を主要な構成要素とし、前記反射型マスクの前記吸収層は、窒化タンタル(TaN)膜またはクロム(Cr)膜を構成要素として含有していることを特徴とする半導体集積回路装置の製造方法。
【請求項4】
請求項1記載の半導体集積回路装置の製造方法であって、前記開口パターンの不良は、位相欠陥、コンタミ欠陥、または黒欠陥であることを特徴とする半導体集積回路装置の製造方法。
【請求項5】
請求項1記載の半導体集積回路装置の製造方法であって、前記開口パターンは、ホールパターンであることを特徴とする半導体集積回路装置の製造方法。
【請求項6】
請求項1記載の半導体集積回路装置の製造方法であって、前記開口パターンは、溝パターンであることを特徴とする半導体集積回路装置の製造方法。
【請求項7】
(a)極端紫外光を反射する反射層と、前記反射層上に形成され、前記極端紫外光を吸収する吸収層とにより形成される開口パターンを有する反射型マスクを準備する工程、
(b)前記開口パターンの非開口不良、あるいは開口寸法微小不良を検出する工程、
(c)前記検出された不良の前記開口パターンの近傍の前記吸収層に、前記開口パターンよりも微細で、それ自身は転写されない開口径を有する補助パターンを形成する工程、
を有することを特徴とする反射型マスクの製造方法。
【請求項8】
請求項7記載の反射型マスクの製造方法であって、前記極端紫外光の波長は、13.5nmであることを特徴とする反射型マスクの製造方法。
【請求項9】
請求項7記載の反射型マスクの製造方法であって、前記反射型マスクの前記反射層は、モリブデン層とシリコン層とからなる多層膜を主要な構成要素とし、前記反射型マスクの前記吸収層は、窒化タンタル膜またはクロム膜を構成要素として含有していることを特徴とする反射型マスクの製造方法。
【請求項10】
請求項7記載の反射型マスクの製造方法であって、前記開口パターンの不良は、位相欠陥、コンタミ欠陥、または黒欠陥であることを特徴とする反射型マスクの製造方法。
【請求項11】
請求項7記載の反射型マスクの製造方法であって、前記開口パターンは、ホールパターンであることを特徴とする反射型マスクの製造方法。
【請求項12】
請求項7記載の反射型マスクの製造方法であって、前記開口パターンは、溝パターンであることを特徴とする反射型マスクの製造方法。
【請求項13】
請求項7〜12のいずれか一項に記載の製造方法により得られた反射型マスクを用いて半導体集積回路装置を製造することを特徴とする半導体集積回路装置の製造方法。

【図1】
image rotate

【図2】
image rotate

【図3】
image rotate

【図4】
image rotate

【図5】
image rotate

【図6】
image rotate

【図7】
image rotate

【図8】
image rotate

【図9】
image rotate

【図10】
image rotate

【図11】
image rotate

【図12】
image rotate

【図13】
image rotate

【図14】
image rotate

【図15】
image rotate

【図16】
image rotate

【図17】
image rotate

【図18】
image rotate

【図19】
image rotate


【公開番号】特開2013−93588(P2013−93588A)
【公開日】平成25年5月16日(2013.5.16)
【国際特許分類】
【出願番号】特願2012−267486(P2012−267486)
【出願日】平成24年12月6日(2012.12.6)
【分割の表示】特願2008−141328(P2008−141328)の分割
【原出願日】平成20年5月29日(2008.5.29)
【国等の委託研究の成果に係る記載事項】(出願人による申告)平成19年度 独立行政法人新エネルギー・産業技術総合開発機構 「次世代半導体材料・プロセス基板(MIRAI)プロジェクト」委託研究、産業技術力強化法第19条の適用を受ける特許出願
【出願人】(302062931)ルネサスエレクトロニクス株式会社 (8,021)
【Fターム(参考)】