説明

受信機の直角位相信号経路における自動利得制御を管理するための回路、システム、および方法

システムは、WCDMAモードにおける閉ループ利得制御、およびEDGE/GSMモードにおける開ループ制御を与える。利得制御は、ワイヤレス受信機におけるアナログデバイスおよびデジタルシーラにわたって分散される。WCDMAモードでは、ループフィルタは誤り信号を生成し、これはアナログおよびデジタル制御経路に転送される。アナログ制御経路は、第1の加算器、プログラマブルヒステリシス素子、およびルックアップテーブルを含む。アナログ制御信号は、以前の利得値と関連して用いられると新たな利得値を定めるしきい値に応答する。デジタル制御経路は、第2の加算器、プログラマブル遅延素子、および変換器を含む。制御ワードは、誤り信号と、較正値と、アナログ制御信号との差に応答する。WCDMA動作モードではブロッカー検出が提供される。コントローラは、状態機械を用いてシステムパラメータを設定する。

【発明の詳細な説明】
【技術分野】
【0001】
背景
携帯通信デバイス、(セルラー電話)、パーソナルデジタルアシスタント(PDA)、および他の通信デバイスなどの多数の一方向および双方向通信デバイスにおいて無線周波数(RF)トランシーバが見られる。RFトランシーバは、それが動作している特定の通信システムによっていずれの通信手法が規定されていても、信号を送受信する。たとえば、通信手法は典型的に、振幅変調、周波数変調、位相変調、またはこれらの組合せを含む。典型的な移動体通信用グローバルシステム(GSM)では、狭帯域時分割多重接続(TDMA)、ガウス最小偏移変調(GMSK)方式を用いた移動体通信システムを用いてデータを通信する。
【背景技術】
【0002】
新たなワイヤレスシステムの展開は携帯電話機設計者に独自の難題を提示している。拡大した容量および増大したデータ帯域幅の利点を完全に獲得するためには、次世代の携帯電話機は複数の通信システムを用いて動作することが望ましい。
【0003】
WCDMA(広帯域符号分割多重接続)は、世界的に展開されている第3世代(3G)セルラーシステムに用いられる無線アクセス方式である。3Gシステムは、高速インターネットアクセス、動画および高品質画像伝送サービスをサポートする。WCDMAシステムでは、CDMA無線インターフェイスがエンハンスドデータレートフォーGSMエボリューション(EDGE)ネットワークを含むGSMベースのネットワークと組合される。EDGE標準はGSM標準の拡張である。
【0004】
従来のWCDMAおよびGSM/EDGE受信機アーキテクチャは、ミキサによって駆動される1対の回路を用いて受信信号の成分を分離する。一般的に、受信した搬送波信号の正弦および余弦成分がミキサに印加され、別個の成分を抽出する。この搬送波信号の「ミキシング」は、同相のまたは「I」信号成分および直角位相または「Q」信号成分と称されるものを発生する。これらのIおよびQ信号成分はフィルタリングされ、利得/相調整がなされ、最終的にベースバンドデジタル信号プロセッサに送られて、通信されたデータを抽出する。
【0005】
セルラー通信システムでは、基地局から送信された信号は一般的に一定であり、セルラーネットワーク中のその最も近い近隣基地局と重なる領域に対応するレベルにある。その結果、基地局に比較的近い移動体トランシーバは、基地局から遠くに位置決めされる移動体トランシーバよりも信号強度が高い受信チャネル信号を受信する。応じて、そのような移動体トランシーバ用の受信機は、歪みを生じることなく移動体トランシーバが受信信号にわたって全パワーレベル範囲を確実に処理できるように大きなダイナミックレンジを必要とする。これは典型的には何らかの態様の受信信号利得調整を用いて達成される。
【発明の概要】
【発明が解決しようとする課題】
【0006】
利得を調整する先行技術の方策は、トランシーバのベースバンド部で実現される自動利得制御(AGC)システムを含む。これらの先行技術のベースバンド方策は、トランシーバのRF部における干渉信号またはブロッカーの間欠的な存在を考慮していない。たとえば、携帯機器向け地上デジタルビデオ放送規格(DVB−H)においては、所望される受信信号は、受信機のフロントエンドの回路構成を圧縮するGSM送信機ブロッカーによって突如悪影響を受けたり「妨害され」たりする可能性がある。さらに、これらの先行技術のシステムは、移動体トランシーバと最も近い基地局との間の相対的な移動、および移動体トランシーバと最も近い基地局との間の経路中の他の物体の相対的な移動により変化する信号条件を常にモニタし補正しなければならない。これらのデジタル利得制御システムはしばしば、信号強度が大きなダイナミックレンジにわたって急激に変化する環境では正確なパワー制御を与えることができない。
【課題を解決するための手段】
【0007】
要約
ワイヤレス通信システムのRFサブシステムの直角経路においてAGCを管理するための回路、システム、および方法が発明され、開示される。
【0008】
ワイヤレス通信システムのRFサブシステムの直角位相信号経路においてAGCを管理するための方法の実施形態は、チャネル選択フィルタへの入力における第1の信号強度とチャネル選択フィルタの出力における第2の信号強度とを判定するステップと、第1の信号強度と第2の信号強度とを比較して、受信機の直角位相信号経路にいつブロッカーが存在するかおよびいつそのブロッカーが存在するかを検出するステップと、AGC回路のアナログ制御分岐にブロッカー存在信号を転送するステップと、ブロッカー存在信号に応答して、AGC回路のアナログ制御分岐においてアナログ制御信号を生成するステップとを含み、アナログ制御信号は、ブロッカーの存在に応答して、アナログ受信機経路中の少なくとも1つの制御可能利得素子を調整してアナログ受信機経路に結合されるデジタル受信機経路中のアナログ−デジタル変換器の飽和を防止するように構成され、さらにチャネル選択フィルタの出力における第2の信号強度と参照信号パワーとの間の差を求めるステップと、第2の信号強度と参照信号パワーとの間の差をAGC回路に適用するステップとを含み、AGC回路はアナログ制御分岐およびデジタル制御分岐に結合されるループフィルタを有し、デジタル制御分岐は、チャネル選択フィルタの出力に結合されるスケーラを調整するように構成されるデジタル制御ワードを生成する。
【0009】
ワイヤレス通信システムのRFサブシステムにおけるAGCのためのシステムの実施形態は、パワー推定器、ブロッカー識別素子、変換器、およびAGC回路を含む。パワー推定器は、デジタル受信機経路から第1の入力を、およびチャネル選択フィルタから第2の入力を受ける。パワー推定器は、デジタル受信機経路の出力に存在する信号パワーの第1の推定値と、チャネル選択フィルタの出力に存在する信号パワーの第2の推定値とを生成する。ブロッカー識別素子は、パワー推定器から第1の推定値および第2の推定値を受信し、第1の推定値と第2の推定値との関数がしきい値を超えるとブロッカー存在信号を生成する。変換器はパワー推定器の出力に結合され、デジタル受信機経路におけるパワーの対数表現を生成する。AGC回路は、ブロッカー存在信号と、参照信号とデジタル受信機経路中の受信信号パワーの対数表現との差とを受ける。AGC回路は、ループフィルタ、アナログ制御分岐、およびデジタル制御分岐を含む。アナログ制御分岐は、アナログ受信機経路中の1つ以上の素子に結合される制御信号を生成する。デジタル制御分岐はスケーラに適用される制御ワードを生成する。制御信号および制御ワードは、無線周波数サブシステムの直角位相信号経路中のアナログおよびデジタル素子にわたって利得を分散する。
【0010】
ワイヤレス通信システムのRFサブシステムにおけるAGCのための回路の実施形態は、デジタル受信機経路に結合されるアナログ受信機経路を有する受信機と、スケーラに結合されるデジタル受信機経路の出力と、AGC回路とを含む。AGC回路はアナログ制御分岐とデジタル制御分岐とを含む。アナログ制御分岐は第1のフィードバック加算器およびルックアップテーブルを含む。アナログ制御分岐は、ベースバンド素子から受ける利得値および第1の較正値に応答する。アナログ制御分岐は、アナログ受信機経路中の少なくとも1つの制御可能素子を調整するように構成されるアナログ制御信号を生成する。デジタル制御分岐は、第2のフィードバック加算器、プログラマブル遅延素子、および変換器素子を含む。デジタル制御分岐は、ベースバンド素子から受ける利得値に応答する制御ワードと、第2の較正値と、アナログ制御信号の遅延された表現とを生成する。
【0011】
以下の図および詳細な説明は網羅的ではない。開示される実施形態は、当業者が受信機の直角位相信号経路においてAGCを管理するための回路、システム、および方法を作製しかつ用いるのを可能にするように図示され、記載される。以下の図および詳細な説明の検討により、回路および方法の他の実施形態、特徴、および利点が当業者には明らかであるまたは明らかになるであろう。すべてのそのような付加的な実施形態、特徴、および利点は、添付の請求項に規定されるように、開示される回路、システム、および方法の範囲内に入る。
【0012】
ワイヤレス通信システムのRFサブシステムの直角経路においてAGCを管理するためのシステム、回路、および方法は、以下の図を参照するとより十分に理解できる。図中の構成要素は必ずしも縮尺通りではなく、代わりに回路、システム、および方法の原則および動作を明確に図示するために強調されている。さらに、図中、異なる図面を通じて同じ参照番号は対応の部分を示す。
【図面の簡単な説明】
【0013】
【図1】無線周波数自動利得制御(RF AGC)システムを含む簡略化ワイヤレスシステムを図示するブロック図である。
【図2】WCDMA受信機の例示的な実施形態を図示する機能ブロック図である。
【図3】図2のWCDMA受信機の実施形態を図示する機能ブロック図である。
【図4】コントローラの実施形態を図示する状態図である。
【図5】図1のAGC回路の代替的な実施形態を図示する機能ブロック図である。
【図6】ワイヤレス通信システムの無線周波数サブシステムの直角経路において自動利得制御を管理するための方法の実施形態を図示するフローチャートの図である。
【図7】ワイヤレス通信システムの無線周波数サブシステムの直角経路において自動利得制御を管理するための方法の代替的な実施形態を図示するフローチャートの図である。
【図8】電圧をデシベルの値に変換するための方法の実施形態を図示するフローチャートの図である。
【図9】利得の線形単位からデシベルへの変換のための補正率を生成するための方法の実施形態を図示するフローチャートの図である。
【図10】2のべき乗変換による補正されていない誤りを図示する図である。
【図11】デシベルから利得の線形単位への変換のための補正率を生成するための方法の実施形態を図示するフローチャートの図である。
【発明を実施するための形態】
【0014】
詳細な説明
システムは、ワイヤレス通信システムのRF部においてAGCを与える。RF AGCシステムの実施形態は、パワー推定器、ブロッカー識別素子、コントローラ、およびAGC回路を含む。この実施形態では、RF AGCシステムは、アナログ受信機経路中の1つ以上の素子の閉ループ制御と、デジタル受信機経路とベースバンドサブシステムとの間に結合されるスケーラの閉ループ制御とを与える。RF AGCシステム中の回路素子は対数目盛を用いた値で動作する。
【0015】
パワー推定器は、デジタル受信機経路からの第1の入力と、チャネル選択フィルタの出力からの第2の入力とを受ける。パワー推定器は、デジタル受信機経路からの受信信号パワーに応答する第1の推定値と、チャネル選択フィルタの出力における受信信号パワーに応答する第2の推定値とを生成し、これを転送する。パワー推定器は、第1および第2の推定値をブロッカー識別素子に転送する。信号サンプルが受信機のサンプルレートの半分で処理される場合、同じパワー推定器を用いてチャネル選択フィルタ前後の信号パワーを判定することができる。
【0016】
ブロッカー識別素子は、第1および第2の推定値の関数をしきい値と比較して、ブロッカーがいつ受信機中に存在するかを判定する。ブロッカーが存在する場合、AGC回路は制御信号を転送してアナログ受信機経路における利得を調整し、アナログ受信機経路に結合されるデジタル受信機経路中のアナログ−デジタル変換器の飽和を防止する。パワー推定器は、チャネル選択フィルタの出力における信号パワーの推定値を、信号パワー推定値と参照値とを組合せる加算器に転送する。加算器の出力はAGC回路に転送される。
【0017】
コントローラは、AGC動作がベースバンドサブシステムにとって透明となるように、RF AGCシステムの状態を管理する。電源オンの際、多数の「高速」AGC繰返しが行なわれて信号パワーを判定する。コントローラはAGC回路における適切なパラメータを設定する。RF AGCシステムが測定のために受信機の動作を停止すると、ある期間の間、高速AGC動作のための第2の組のパラメータが設定される。定常状態では、「低速」AGCパラメータが設定される。コントローラは、受信信号強度インジケータ(RSSI)の変化率をモニタし、予め選択されたしきい値に対して変化率を比較して、ループパラメータの変更が必要かどうかを判断する。コントローラは、アナログ利得を切換える際にDC相殺パラメータをさらに調整する。コントローラは、LNA利得に応答するフラグも設定してもよい。LNA利得が修正されてアナログ受信機経路中の全体的な利得が調整されると、コントローラは、ベースバンドインターフェイスの利得/相補償器で位相補償プロセスを開始する。
【0018】
AGC回路の実施形態は、ループフィルタ、アナログ制御分岐、およびデジタル制御分岐を含む。ループフィルタは、参照値と、デジタル受信機経路からの受信信号パワーの表現との差を受ける。ループフィルタは、アナログ制御分岐およびデジタル制御分岐の両者に印加される誤り信号を生成する。アナログ制御分岐は、第1の加算器、プログラマブルヒステリシス素子、およびルックアップテーブルを含む。第1の加算器は、ループフィルタからの誤り信号と、第1の較正値とを受ける。第1の加算器の出力は、1つ以上のしきい値に従う1つ以上の調整可能遅延を加算器からの出力信号に適用するプログラマブルヒステリシス素子に転送される。プログラマブルヒステリシス素子からの出力はルックアップテーブルに転送されて制御信号を選択する。制御信号は、デジタル制御分岐およびアナログ受信機経路の両者に転送される。制御信号は、アナログ受信機経路中の1つ以上の素子の利得を調整するように構成される。デジタル制御分岐は、第2の加算器、プログラマブル遅延素子、および変換器を含む。プログラマブル遅延素子は、アナログ制御分岐から受けた制御信号を調整して、制御信号を誤り信号と時間的に整列させる。アナログ制御信号の遅延された表現、誤り信号、および第2の較正値は、第2の加算器で適用される。第2の加算器は、誤り信号と、第2の較正値と、制御信号の遅延された表現との和を変換器に転送する。変換器は、第2の加算器からの出力を、対数値から線形制御ワードに変形する。制御ワードはスケーラに転送されて受信機中のデジタルドメイン中の信号利得を調整する。
【0019】
AGC回路の代替的な実施形態は、ベースバンドサブシステムから利得値を受け、(たとえばスイッチの開成により)ループフィルタからの誤り信号を利得値で置換する。受けた利得値は、ベースバンドサブシステムから第1および第2のフィードバック加算器に転送される。利得値および第1の較正値はアナログ制御分岐に転送される。動作において、ベースバンドが与える合計利得変化がレジスタにロードされる。適切な利得しきい値がルックアップテーブルにロードされ、較正値が第1のフィードバック加算器に供給される。プログラマブルヒステリシス素子はバイパスされるかディスエーブルされる。アナログおよびデジタル制御経路の残余の部分は再使用される。AGC回路は、利得値および第2の較正値をデジタル制御分岐にさらに適用する。アナログ制御分岐はアナログ受信機経路中の1つ以上の素子に結合される制御信号を生成して、受信機中の利得を制御する。デジタル制御分岐はスケーラに結合される制御ワードを生成して、デジタルドメイン中の利得を制御する。したがって、両方の実施形態における利得制御は、アナログ制御素子とデジタル制御素子との間で分散される。
【0020】
受信機の直角経路においてAGCを管理するための回路、システム、および方法は、ハードウェア、ソフトウェア、またはハードウェアとソフトウェアとの組合せで実現可能である。ハードウェアで実現される場合、システム、回路、および方法は、専用のハードウェア素子および論理を用いて実現可能である。回路、システムおよび方法が部分的にソフトウェアで実現される場合、さまざまな動作の局面がソフトウェアで制御可能となるように、ソフトウェア部分を用いて回路中の構成要素を制御することができる。ソフトウェア、ならびに利得ステップ、較正値および参照値はメモリに記憶され、好適な命令実行システム(マイクロプロセッサ)によってアクセスされかつ実行され得る。システム、回路、および方法のハードウェア実現例は、当該技術分野ですべて周知である以下の技術のいずれかまたはその組合せを含むことができる:すなわち、離散電子構成要素、データ信号に対して論理機能を実現するための論理ゲートを有する離散論理回路、適切な論理ゲートを有する特定用途向け集積回路、プログラマブルゲートアレイ(PGA)、フィールドプログラマブルゲートアレイ(FPGA)などである。
【0021】
ワイヤレス通信システムのRFサブシステムにおいてAGCを管理するためのソフトウェアは、論理機能を実現するための実行可能な命令の順序付けされた一覧を備え、命令実行システム、装置、またはデバイスからの命令をフェッチし命令を実行することができるコンピュータベースのシステム、プロセッサ内蔵システム、または他のシステムなどの命令実行システム、装置、またはデバイスによる使用のためのまたはこれと関連する任意のコンピュータ読出可能媒体において具体化可能である。
【0022】
この文書の文脈では、「コンピュータ読出可能媒体」は、命令実行システム、装置、またはデバイスによる使用のためのまたはこれと関連するプログラムを内蔵し、記憶し、通信し、伝播し、または輸送することができる任意の手段であり得る。コンピュータ読出可能媒体は、たとえば、電子的、磁気的、光学的、電磁的、赤外線、または半導体システム、装置、デバイス、または伝播媒体であり得るが、これらに限定されるものではない。コンピュータ読出可能媒体のより具体的な例(非網羅的一覧)は、1つ以上の配線を有する電気的接続線(電子的)、携帯用コンピュータディスケット(磁気的)、ランダムアクセスメモリ(RAM)、読出専用メモリ(ROM)、消去可能プログラマブル読出専用メモリ(EPROMまたはフラッシュメモリ)(磁気的)、光ファイバ(光学的)、および携帯用コンパクトディスク読出専用メモリ(CDROM)(光学的)を含むであろう。なお、コンピュータ読出可能媒体は、プログラムが印刷される紙または別の好適な媒体ですらあり得る。というのも、プログラムは、たとえば紙または他の媒体の光学的走査を介して電子的に捕捉され、次にコンパイルされ、解釈され、または必要に応じて好適な態様でそれ以外の方法で処理され、次にコンピュータメモリに記憶され得るからである。
【0023】
図1は、無線周波数自動利得制御(RF AGC)システム238を含む簡略化されたワイヤレス通信システム100を図示するブロック図である。ワイヤレス通信システム100は、ベースバンドサブシステム110、入力/出力(I/O)素子112、送信機130、フロントエンドモジュール140、アンテナ145、および受信機150を含む。I/O素子112は接続線114を介してベースバンドサブシステム110に結合される。I/O素子112は、ユーザがワイヤレス通信システム100と対話し得るいずれのインターフェイスも表わす。たとえば、I/O素子112は、スピーカ、ディスプレイ、キーボード、マイク、トラックボール、指回し式円形板、またはいずれの他のユーザインターフェイス素子も含み得る。直流(DC)電池または他の電源であり得る電源(図示せず)もベースバンドサブシステム110に接続され、ワイヤレス通信システム100に電力を与える。特定の実施形態では、ワイヤレス通信システム100は、たとえば、移動体セルラー電話機などの携帯用電気通信デバイスであり得るが、これに限定されるものではない。
【0024】
ベースバンドサブシステム110は、マイクロプロセッサ(μP)115およびメモリ116を含む。マイクロプロセッサ115およびメモリ116は互いと通信する。RF AGCシステム238および受信機の直角位相信号経路においてAGCを管理するための方法が実現される態様に依存して、ベースバンドサブシステム110は、特定用途向け集積回路(ASIC)、フィールドプログラマブルゲートアレイ(FPGA)、または他のデバイスのうち任意の他の実現例特定用途向けもしくは汎用プロセッサのうち1つ以上も含んでもよい。
【0025】
ベースバンドサブシステム110は、マイクロプロセッサ115およびメモリ116を介して、ワイヤレス通信システム100のための信号タイミング、処理、およびI/O記憶機能を与える。さらに、ベースバンドサブシステム110は、当業者には公知のように、送信機130および受信機150内のさまざまな機能を命令するのに用いられるパワー制御信号、フィルタ制御信号、および変調器制御信号などのさまざまな制御信号を生成する。さまざまな制御信号は、マイクロプロセッサ115から、またはベースバンドサブシステム110内のいずれの他のプロセッサからも発し得、送信機130および受信機150内のさまざまな接続線に供給される。ただし、簡略のため、ワイヤレス通信システム100の基本的構成要素しかここに図示されていないことに留意すべきである。
【0026】
RF AGCシステム238の部分および受信機の直角経路においてAGCを管理するための方法がマイクロプロセッサ115が実行するソフトウェアで実現されれば、メモリ116も利得制御ソフトウェア118を含むであろう。利得制御ソフトウェア118は、1つ以上の実行可能なコードセグメント、およびまたはメモリ116に記憶されかつマイクロプロセッサ115で実行され得るデータ値を備える。これに代えて、利得制御ソフトウェア118の機能性はASIC(図示せず)にコード可能であるか、またはFPGA(図示せず)もしくは別のデバイスによって実行可能である。メモリ116は書換え可能でありかつFPGAは再プログラム可能であるので、利得段または範囲、較正データ、および参照値を含む利得制御ソフトウェア118の更新がこれらの手法のいずれかを用いて実現された場合、ワイヤレス通信システム100に遠隔に送られかつその中に保存され得る。
【0027】
好ましい実施形態では、利得制御ソフトウェア118は、他の受信機素子およびベースバンドサブシステム110と関連して動作するようにRF AGCシステム238を構成するための1つ以上の実行可能なコードセグメントを含む。パワー推定器、ループフィルタ、遅延素子、プログラマブルヒステリシス素子、1つ以上のプログラマブルデジタルフィルタ、およびルックアップテーブル中のエントリ、ならびに1つ以上の変換器は、RF AGCシステム238がWCDMAおよびGSM/EDGE動作モードの両方で動作できるように、所望により構成可能または制御可能に更新可能である。パワー推定器、ループフィルタ、遅延素子、プログラマブルヒステリシス素子、ルックアップテーブル、デジタルフィルタ、および1つ以上の変換器の配置および動作は、図2、図3および図5の機能ブロック図に関連して説明される。
【0028】
ベースバンドサブシステム110は、ベースバンドサブシステム110内のデジタル通信情報を送信機130による送信用のアナログ信号に変形する。より具体的には、ベースバンドサブシステム110は、デジタル−アナログ変換器(図示せず)を用いて同相(I)および直角位相(Q)送信信号を生成し、これらはバス120を介して送信機130に印加される。
【0029】
送信機130はアナログ信号を変調する変調器(図示せず)を含み、変調された信号をアップコンバータ(図示せず)に与える。アップコンバータは変調された信号を適切な送信周波数に変形し、アップコンバートされた信号をパワー増幅器(図示せず)に与える。パワー増幅器は、アップコンバートされた信号を、ワイヤレス通信システム100が動作するように設計された通信プロトコルまたは基準に適切なパワーレベルに増幅する。変調され、アップコンバートされ、増幅された送信信号は、接続線132を介してフロントエンドモジュール140に転送される。当業者には理解されるであろうため、送信機130の詳細は省略されている。たとえば、パワー増幅器をGSMなどの一定振幅、位相(または周波数)変調適用例で用いる場合、位相変調された情報は送信機130内の変調器によって与えられる。たとえばGSM/EDGEなどの位相および振幅変調の両者を要件とする適用例でパワー増幅器(図示せず)を用いる場合、デカルト同相(I)および直角(Q)成分は振幅および位相情報の両方を含有する。
【0030】
フロントエンドモジュール140は、当業者には公知のように、それぞれの周波数範囲の送信信号および受信信号の両者の同時通過を許すフィルタ対を有する、たとえばダイプレクサを含み得るアンテナシステムインターフェイスを備える。送信信号は、フロントエンドモジュール140から、ワイヤレス通信システム100から遠隔の好適に構成された通信デバイスへの信号送信のためにアンテナ145に供給される。
【0031】
アンテナ145が受信した信号は接続線142を介してフロントエンドモジュール140から受信機150に方向付けられる。受信機150は、当業者には公知のように、受信信号から回復されたデータ信号をダウンコンバートし、デジタル化し、かつフィルタリングするさまざまな構成要素を含む。ミキシング段は、受信したRF信号をダウンコンバートし、これを同相(I)および直角位相(Q)受信信号に分離する。IおよびQ受信信号は、サンプリングされ、1つ以上のADCによってデジタル信号に変形される。1つ以上の専用デジタルフィルタを導入してIおよびQ受信信号をさらに処理する。
【0032】
RF AGCシステム238は、受信機150中のAGCを動的にかつ選択的に管理するために導入される。利得および位相の不均衡の動的な(すなわち制御された)補正の後、補正されたIおよびQ信号は復調され、ベースバンドサブシステム110でさらに処理される。
【0033】
送信機130および受信機150がRF集積回路(IC)上で実現される場合などは、送信機130および受信機150は、集積されたトランシーバ中の1箇所に置かれてもよい。代替的な実施形態では、受信機150および送信機130は別個のIC上に実現される。両者のアーキテクチャの下では、RF AGCシステム238は好ましくは受信機150中の集積回路上のハードウェアにおいて実現される。
【0034】
図2は、図1の受信機150の例示的な実施形態を図示する機能ブロック図である。受信機150は、アナログ受信機経路210に、および接続線215を介してデジタル受信機経路220に結合される、接続線142上のRF入力信号(RF_IN)を受信する。アナログ受信機経路210は、ミキサ、増幅器、および/または減衰器を含む。ミキサは、I(すなわち同相)受信信号およびQ(すなわち直角位相)受信信号成分をRF入力信号から分離するように構成される。接続線267上の制御信号の制御下のアナログ受信機経路210中の増幅器およびまたは減衰器は受信信号パワーを調整する。デジタル受信機経路220は、シグマ−デルタアナログ−デジタル変換器222、デシメーションフィルタ224、高域フィルタ226、補償フィルタ228、およびチャネル選択フィルタ230の直列の組合せを含む。図2に図示されるように、受信信号がデジタル化されたものがシグマ−デルタアナログ−デジタル変換器222からデシメーションフィルタ224へ、接続線223上を転送される。デシメーションされかつデジタル化された受信信号の表現は、デシメーションフィルタ224から高域フィルタ226へ接続線225を介して転送され、これは信号成分の大きさをコーナ周波数よりも下に低減する。高域フィルタリングされた受信信号の表現は、補償フィルタ228の組へ接続線227上を転送される。補償フィルタ228の出力は、チャネル選択フィルタ230へおよびRF AGCシステム238へ、接続線229上を転送される。
【0035】
チャネル選択フィルタ230は、ベースバンドサブシステム110からの1つ以上の信号(図示せず)の制御下で、選択範囲の周波数、すなわち選択受信チャネル、を、接続線235上でRF AGCサブシステム238へ、および接続線233上でスケーラ400へ渡す。接続線235上で選択受信チャネルを受けることに加えて、RF AGCサブシステム238は、接続線120b上の第1の較正信号、接続線120c上の第2の較正信号、および接続線120d上のAGC参照信号を受ける。図2にさらに図示されるように、RF AGCシステム238は3つの出力信号を生成する。受信信号強度インジケータ(RSSI)信号は、接続線120e上をベースバンドサブシステム110に通信される。アナログ制御信号は、AGC回路260からアナログ受信機経路210に通信される。接続線267上のアナログ制御信号は、アナログ受信機経路210中の1つ以上の制御可能素子の利得を設定するかまたはさもなければ制御するための情報を含む。さらに、AGC回路260から接続線265上を、スケーラ400にデジタル制御ワードが通信される。スケーラ400はデジタル利得素子である。すなわち、スケーラ400は、接続線265上のデジタル制御ワードに応答して、接続線233上で与えられた受信信号のデジタル表現を調整し、これを接続線120a上でベースバンドサブシステム110に転送する。
【0036】
図示される実施形態では、RF AGCシステム238は、パワー推定器240、ブロッカー識別素子250、およびAGC回路260を含む。パワー推定器240は、第1および第2のパワー推定値を転送する。信号パワーの第1の推定値は、チャネル選択フィルタ230への入力で発する、接続線229上の信号から生成される。信号パワーの第2の推定値は、チャネル選択フィルタの出力における、接続線235上の信号から生成される。上述のように、受信信号サンプルが受信機サンプルレートの半分で処理される場合、単一のパワー推定器を用いてチャネル選択フィルタ前後の信号パワーを判定することができる。受信チャネルパワーの第1および第2の推定値は、接続線245上をブロッカー識別素子に転送される。ブロッカー識別素子250は、第1の推定値と第2の推定値との差をしきい値と比較して、ブロッカーがいつ受信機150中に存在するかを判断する論理を含む。ブロッカーが受信機150中に存在する場合、そのことを示す信号が接続線255に沿ってAGC回路260に転送される。さらに、パワー推定器240は、AGC回路260へ第1の推定値を接続線247上で転送する。
【0037】
簡単に上述したように、コントローラ400に従って動作するAGC回路260は、アナログ制御経路(図示せず)を用いて、アナログ受信機経路210中のミキサ/LNA段、トランスインピーダンス増幅器、およびプログラマブルパワー増幅器のうち1つ以上の利得を制御可能に調整する。LNA利得段を調整する場合、コントローラ400はそのことを示すものを利得/相補償器(図示せず)に転送する。受信機150のRF部またはベースバンドサブシステム110において実現可能な利得/相補償器は、適切な数のデータ信号サンプルが処理された後、IおよびQデータ信号に対して複素乗算演算を行なう。利得および位相補正されたIおよびQデータ信号は、I/O素子112(図1)に転送される前に、ベースバンドサブシステム110によってさらに処理される。以上でも説明したように、コントローラ400に従って動作するAGC回路260は、デジタル制御経路(図示せず)を用いて、接続線265上を転送される制御ワードを生成してスケーラ400を制御可能に調整する。
【0038】
図3は、図1のRF AGCシステム238の実施形態を図示する機能ブロック図である。図3に図示されるように、受信機300は、アナログ受信機経路210、デジタル受信機経路220、スケーラ400、およびRF AGCシステム238を含む。アナログ受信機経路210は、接続線142上のRF_IN信号および接続線267上の制御信号を受ける。アナログ受信機経路210は、接続線267上の制御信号中にエンコードされた情報に従って信号パワー(すなわちRF_IN信号)を増幅または減衰する、直列結合されたアナログデバイスを含む。
【0039】
実施形態では、アナログ受信機経路210は、直列に結合された1つ以上の低雑音増幅器(LNA)、1つ以上のトランスインピーダンス増幅器(TIA)、または1つ以上のプログラマブル利得増幅器(PGA)を含む。実施形態では、AGC回路260は、5つの利得段または範囲にわたって約48dBのアナログ利得制御を与えるように配置される。利得段のうち2つはプログラマブル利得増幅器によって設けられる。第1のプログラマブル増幅器利得段は、約10dBの利得をアナログ受信機経路210中のアナログ信号に与える。第2のプログラマブル増幅器利得段は約6dBの利得をアナログ信号に与える。残余の利得段または範囲はミキサとLNAとの組合せによって設けられる。第1および第3のミキサ/LNA利得段は約10dBの利得をアナログ信号に与える。第2のミキサ/LNA利得段は約12dBの利得をアナログ信号に与える。より小さなまたはより大きな合計利得をアナログ信号に与える他の実施形態が可能である。約48dB以外のアナログ信号の合計利得を与えるこれらの他の実施形態は、所望され得るように、利得段の多数の異なる組合せ、および増幅器または減衰器の組合せによって実現可能である。
【0040】
公知のように、アナログ受信機経路210は、受信信号の同相(I)および直角位相(Q)成分を分離するためのアナログ素子をさらに含む。受信信号のIおよびQ成分を分離するためのこれらのアナログ素子が増幅器または減衰器の後に配置される場合、増幅器およびまたは減衰器は単一の信号経路中に配置されてもよい。受信信号のIおよびQ成分が一旦分離されると、整合する対で別個の増幅器または減衰器を適用してIまたは同相受信信号チャネルおよびQまたは直角位相受信信号チャネルの信号パワーを調整しなければならないことを理解すべきである。その後、パワー調整されたIおよびQ受信信号が接続線215上をデジタル受信機経路220に転送される。
【0041】
上述のように、デジタル受信機経路220は、アナログ−デジタル変換器、デシメーションフィルタ、高域フィルタ、補償フィルタ、およびチャネル選択フィルタ(図示せず)を含む。デジタル受信機経路220は、接続線215上のパワー調整されたIおよびQ受信信号を受信する。デジタル受信機経路220は、サンプリングされフィルタリングされたIおよびQ受信信号の第1のデジタル表現をRF AGCシステム238へ接続線229上を転送する。接続線229上を転送されたIおよびQ受信信号の第1のデジタル表現は、それらがチャネル選択フィルタで処理される前のIおよびQ受信信号を含む。デジタル受信機経路220は、サンプリングされフィルタリングされたIおよびQ受信信号の第2のデジタル表現を接続線235上でRF AGCシステム238に転送するようにさらに構成される。第2のデジタル表現は、チャネル選択フィルタ(図示せず)によって処理された後のIおよびQ受信信号を含む。チャネル選択フィルタは指定された範囲の周波数内のそれらの信号成分しか通さない。ブロッカーが受信機150に存在する場合、チャネル選択フィルタにおける処理の前のIおよびQ受信信号中の信号パワーの大きさは、チャネル選択フィルタの出力におけるIおよびQ受信信号の信号パワーよりも大きくなる。
【0042】
IおよびQ受信信号の第2のデジタル表現は接続線233上をスケーラ400に転送される。スケーラ400はデジタル利得素子である。スケーラ400は、接続線265上をAGC回路260から通信されたデジタル制御ワードに従って、接続線233上で与えられたIおよびQ受信信号のデジタル表現を調整する。以下に説明されるように、AGC回路260は、受信信号の推定されるパワー、アナログ受信機経路210において与えられたアナログ利得の量、および所望の参照値を含む、受信機150における現在の動作条件に従って制御ワードを調整する。スケーラ400は、接続線265上のデジタル制御ワードに応答して、IおよびQ受信信号をベースバンドサブシステム110へ接続線120a上で転送する前に、IおよびQ受信信号をデジタルにスケーリングするまたは調整する。実施形態では、スケーラ400は約72dBのデジタル利得制御を与える。より小さなまたはより大きな合計利得をデジタルIおよびQ受信信号に与える他の実施形態が可能である。
【0043】
RF AGCシステム238は、パワー推定器240、変換器334、加算器336、および付加的な素子を含む。パワー推定器240は、接続線235を介して、チャネル選択フィルタでフィルタリングされたIおよびQ受信信号を受ける。パワー推定器は、接続線229上の、チャネル選択フィルタ(図示せず)によって処理されていないIおよびQ受信信号の表現も受ける。パワー推定器240は、チャネル選択フィルタの前後両方のIおよびQ受信信号における信号エネルギの推定値を算出するように配置される。パワー推定器240は、以下の式1を実行するように構成されるハードウェアデバイスである。
【0044】
【数1】

【0045】
式1中のNは、算出に用いられるサンプルの数である。総和は、積分およびダンプモードで動作する。したがって、RF AGCシステム238中のその後の機能ブロックは、サンプル周波数とサンプル数との比によって決まる周波数で動作する。接続線235から受信したサンプルの推定信号エネルギは、接続線333上を変換器334へ転送される。変換器334は、図8と関連して図示され記載されるアルゴリズムを用いて推定信号エネルギをデシベルの値に変えるように配置される。加算器336は、接続線120dを介してdBの参照パワーを、および接続線335を介して変換器334からの(dBの)信号エネルギの推定値を受ける。図3に図示されるように、加算器336は、参照パワーと信号エネルギの推定値との差を生成し、これを接続線347上でAGC回路260に転送する。
【0046】
参照パワーはプログラム可能な値である。図2に図示され記載される受信機150については、参照パワーは以下のように設定される。WCDMA信号はホワイトノイズに似ているので、その波高率はFS/3と仮定される。ここでFSは原寸大である。
【0047】
【数2】

【0048】
波高因子が1/3であると仮定すると、平均信号エネルギは以下のとおりとなる。
【0049】
【数3】

【0050】
参照パワーは、以下のように、平均信号エネルギとピーク信号エネルギとの比として求めることができる。
【0051】
【数4】

【0052】
3dBのマージンを取ると、参照パワーは−12.5dBに設定される。
図3にさらに図示されるように、RF AGCシステム238は、ブロッカー識別素子250とコントローラ400とを含む。ブロッカー識別素子250は、接続線245上の、パワー推定器240からの第1の推定値および第2の推定値を受ける。第1の推定値は、チャネル選択フィルタの前のIおよびQ受信信号の信号パワーを表わす。第2の推定値は、チャネル選択フィルタによって処理された後のIおよびQ受信信号の信号パワーを表わす。ブロッカー識別素子250は、第1の推定値および第2の推定値の関数がしきい値を超えるとブロッカー存在信号を生成するように構成される論理を含む。図3に示されるように、ブロッカー存在信号は、接続線255を介してアナログ制御分岐350中のルックアップテーブル356へ通信される。ルックアップテーブルは、ブロッカー存在信号に応答してアナログ受信経路210中の1つ以上の制御可能な素子を調整して、デジタル受信経路220中のアナログ−デジタル変換器がそれらのダイナミックレンジを超えるそれぞれの入力信号を受信しないようにするのに好適な情報を有する1つ以上のエントリを含む。
【0053】
コントローラ400は、接続線405を介してループフィルタ345、AGC回路260中の複数の素子、およびデジタル受信機経路中の1つ以上のフィルタに結合される状態機械である。図4の状態図に関連してより詳細に説明されるように、コントローラ400は、とりわけ、通常動作モード、パワーアップ動作モード、および圧縮動作モードのための動作パラメータを設定する。動作パラメータは、パワー算出ウインドウサイズ、1つ以上のループフィルタ定数、DC相殺高域フィルタのためのコーナ周波数、1つ以上のしきい値などを含むが、これらに限定されるものではない。
【0054】
AGC回路260は、ループフィルタ345、アナログ制御分岐350、およびデジタル制御分岐360を含む。ループフィルタ345は接続線347上のデシベルでの誤り信号を受信し、以下の式2に従ってフィルタリングされた誤り信号を転送するように配置される。フィルタリングされた誤り信号は、接続線349上を、アナログ制御分岐350およびデジタル制御分岐360の両者に通信される。
【0055】
【数5】

【0056】
loopは、コントローラ400によってプログラム可能かつ調整可能なAGCループ定数である。
【0057】
アナログ制御分岐350は、第1のフィードバック加算器352、プログラマブルヒステリシス素子354、およびルックアップテーブル356を含む。第1のフィードバック加算器352は、接続線349上のフィルタリングされた誤り信号と、バス接続線120b上の第1の較正値とを受ける。第1のフィードバック加算器352は、第1の較正値とフィルタリングされた誤り信号との差を、プログラマブルヒステリシス素子354へ、およびバス接続線120e上をベースバンドサブシステム110(図示せず)へ転送するように配置される。第1の較正値とフィルタリングされた誤り信号との差は、受信信号強度を示すものまたは受信信号強度インジケータ(RSSI)である。第1の較正値は、周波数および温度による受信信号強度のばらつきを補い得るプログラム可能な値である。較正データが温度と周波数との現在の組合せに利用できない場合、約−18dBのデフォルト値が適用される。
【0058】
アナログ利得のトグリングを防止するため、プログラマブルヒステリシス素子354は、アナログ利得の変化が許されない時間または遅延期間を与える。さらに、当該時間または遅延期間は、以前の利得状態または段と関連して新たなアナログ利得値を定めるのに用いられるしきい値とともに適用される。
【0059】
プログラマブルヒステリシス素子354によって時間的に調整された受信信号強度はルックアップテーブル356への指標として用いられ、これが受信信号パワーに対応するアナログ利得分散を定める。ルックアップテーブル中のしきい値はプログラム可能である。表1がそのようなテーブルの例である。
【0060】
【表1】

【0061】
表1に図示される実施形態では、−33dBmの入力信号しきい値が検出されると、アナログ制御分岐350は、接続線357上にアナログ制御信号を生成し、これは、アナログ受信機経路210中で約0dBの利得を与えるようにアナログ受信機経路210に命令する。−33dBmと−44dBmとの間の入力信号しきい値が検出されると、アナログ制御分岐350は、アナログ受信機経路210中のPGAを介して約10dBの合計利得を与えるように接続線267上のアナログ制御信号を変更する。同様に、入力信号しきい値が−44dBmと−72dBmとの間に下がると、アナログ制御分岐350は、PGAが与える約10dBの利得と、アナログ受信機経路210中のLNAが与える約12dBの付加的な利得との合計利得約22dBを与えるように、接続線267上のアナログ制御信号を変更する。入力信号しきい値が−72dBmと−82dBmとの間に下がると、アナログ制御分岐350は、PGAが与える約10dBの利得と、アナログ受信機経路210中の1つ以上のLNAが与える約24dBの付加的な利得との合計利得約34dBを与えるように、接続線267上のアナログ制御信号を変更する。入力信号しきい値が−82dBmと−97dBmとの間に下がると、アナログ制御分岐350は、PGAが与える約10dBの利得と、トランスインピーダンス増幅器が与える約6dBの利得と、アナログ受信機経路210中の1つ以上のLNAが与える約27dBの付加的な利得との合計利得約43dBを与えるように、接続線267上のアナログ制御信号を変更する。最後に、入力信号しきい値が−97dBmと−110dBmとの間に下がると、アナログ制御分岐350は、PGAが与える約16dBの利得と、トランスインピーダンス増幅器が与える約12dBの利得と、アナログ受信機経路210中の1つ以上のLNAが与える約27dBの付加的な利得との合計利得約55dBを与えるように、接続線267上のアナログ制御信号を変更する。
【0062】
表1に図示されるものとは異なる他のアナログ利得段を含む他の実施形態が企図される。たとえば、より多くのまたはより少ないアナログ利得段またはステップを増幅器と制御可能減衰器との他の組合せによって設けてもよい。付加的な増幅器は、LNA、TIA、PGA、2つ以上のLNA、2つ以上のTIA、2つ以上のPGA、または所望の利得段を達成するための(複数の減衰範囲を有する)任意の数の制御可能減衰器と上記のものとの組合せも含み得る。
【0063】
表1に示されるように、アナログ受信機経路210で利得を調整するためのアナログ制御信号は、所望により、1つ以上のLNA、1つ以上のTIA、または1つ以上のPGAへの、低、中、および高範囲の利得状態のうちいずれか1つを表わすための好適なコードを含み得る。アナログ受信機経路中の制御可能素子の代替的な配置は、素子と利得状態との所望の組合せを通信するようにエンコードされる任意の数の制御信号を用いて、任意の数の所望の制御範囲にわたって、同様に制御可能である。表Iに提示される実施形態は減衰器を含んでいないが、アナログ制御分岐350およびアナログ受信機経路210はそのように限定されるわけではないことを理解すべきである。
【0064】
LNA利得変更は、ベースバンドサブシステム110(図1)に転送される前にIおよびQ受信信号成分に適用されるべき位相補正を必要とする。応じて、ルックアップテーブル356は、位相補正に用いられる回転係数(図示せず)をさらに含んでもよい。受信経路フィルタ遅延に対応する適切な遅延とともにIおよびQ値をベースバンドサブシステム110に転送する前に、LNA利得状態が切換えられる際にI+jQとcos(Φ)+jsin(Φ)との複素乗算が行なわれる。アナログ利得の変化率は式3によって定義される。
【0065】
【数6】

【0066】
式中、Nはパワー推定ウインドウサイズであり、
Sはパワー算出サンプリングレートであり、
Gainholdはサンプル数の単位でのアナログ利得変更遅延である。
【0067】
デジタル制御分岐360は、プログラマブル遅延素子361、第2のフィードバック加算器362、および変換器364を含む。プログラマブル遅延素子361は、接続線267上のアナログ制御信号を、ループフィルタ345からの接続線349上のフィルタリングされた誤り信号と同期させる。第2のフィードバック加算器362は、接続線347上のフィルタリングされた誤り信号、接続線120c上の第2の較正値、および遅延素子361からの遅延されたアナログ制御信号を受信する。図3に図示されるように、第2のフィードバック加算器362は、フィルタリングされた誤り信号と、第2の較正値と、接続線363上の遅延されたアナログ制御信号との差を生成し、これを変換器364に転送する。変換器364は、デジタル利得をデシベルから線形値に変えた後に制御ワードを生成する。制御ワードは、接続線265を介してスケーラ400に転送される。デシベルを線形単位に変換するための方法は、図9に関連して図示され記載される。
【0068】
図4は、AGC回路260の自律動作を可能にするコントローラ400の実施形態を図示する状態図である。図4の状態図は、RF AGCシステム238と関連付けられるソフトウェアおよびまたはファームウェアを介したコントローラの可能な実現例のアーキテクチャ、機能性、および動作を示す。この点において、各々の丸は1組の条件を表わし、丸同士の間の矢印はコントローラ400の挙動を記載する。コントローラ400はハードウェア、ファームウェア、またはソフトウェアで実現可能であることを理解すべきである。RF AGCシステム238がハードウェア、ハードウェアとファームウェア、またはハードウェアとソフトウェアとの組合せを介して実現される場合、状態図中の状態と矢印との1つ以上の組合せは付加的な回路または複数の回路を表わし得る。これに代えて、記載される機能は、プログラミング言語で書かれた人間可読ステートメントを含むソースコード、またはコンピュータシステム中のプロセッサなどの好適な実行システムによって認識可能な命令を含む機械コードで具体化可能である。機械コードはソースコードなどから変換されてもよい。
【0069】
AGC回路260の自律動作を与えるため、コントローラ400は、とりわけ、通常動作モード、パワーアップ動作モード、および圧縮動作モードのための動作パラメータを設定する。動作パラメータは、パワー算出ウインドウサイズ、1つ以上のAGCループフィルタ定数、(デジタル受信機経路220中の)1つまたは複数のステップで適用可能なDC相殺または高域フィルタ用のコーナ周波数、レートしきい値、およびモードタイマを含むが、これらに限定されるものではない。さらに、遷移タイマを設定してもよい。遷移タイマは、(1つまたは複数のステップでの)アナログ利得変更に応答して高域フィルタ用のコーナ周波数を調整するために、かつタイマが経過したときにコーナ周波数を第1の周波数に戻すために、コントローラ400によって用いられる。ある状況下では、ループフィルタ定数およびパワー算出ウインドウを動的に管理することが望ましいことがある。
【0070】
状態図400は、状態410、状態420、状態430、状態440、状態450、および状態460を含む。状態410はパワーアップ動作モードである。選択数の繰返しが満たされるまで、矢印412が示すように、パワーアップ条件下で、AGC回路260を動作させるための1組の好適なパラメータが繰返し適用される。AGC回路260が選択数の繰返しを行なうと、コントローラ400は、矢印414が示すように状態430に遷移する。
【0071】
状態420は圧縮動作モードである。選択数の繰返しが満たされるまで、矢印422が示すように、圧縮モードでAGC回路260を動作させるための1組の好適なパラメータが繰返し適用される。AGC回路260が選択数の繰返しを行なうと、コントローラ4000は、矢印424が示すように状態430に遷移する。
【0072】
状態430は通常動作モードである。通常動作条件下でAGC回路260を動作させるための1組の好適なパラメータが適用される。状態430では、コントローラ400は、AGC回路260からの推定されるRSSIの変化率と第1および第2のしきい値とを比較する。変化率が第1のしきい値を超えると、コントローラ400は、矢印432が示すように状態440に遷移する。状態440で、コントローラ400は、第1の態様で(たとえばフィードバックループを高速化するように)パワー算出ウインドウおよびループフィルタ定数を調整する。コントローラ400が状態440に示される調整を一旦行なうと、コントローラ400は、矢印442が示すように状態430に遷移して戻る。そうではなく、変化率が第2のしきい値未満であれば、コントローラ400は、矢印434が示すように状態450に遷移する。状態450で、コントローラ400は、第2の態様で(たとえばフィードバックループを低速化するように)パワー算出ウインドウおよびループフィルタ定数を調整する。コントローラ400が状態450に示される調整を一旦行なうと、コントローラ400は、矢印452が示すように状態430に遷移して戻る。
【0073】
状態460は遷移動作モードである。遷移モードでAGC回路260を動作させるための1組の好適なパラメータは、矢印436が示すようにアナログ利得が変化したことが示されるのに応答して適用される。アナログ利得が変化すると、コントローラ400は選択期間の間DCオフセット補正フィルタを適用する。AGC回路260が選択期間の間DCオフセット補正フィルタを適用すると、矢印462が示すように、1つ以上のフィルタパラメータ(たとえばコーナ周波数)が通常モード設定に戻され得る。
【0074】
図5は、図3のAGC回路の代替的実施形態を図示する機能ブロック図である。AGC回路560は、トランシーバ動作のGSM/EDGEモードでの使用に好適である。AGC回路560は、図3に図示されかつ上述されるAGC回路260からの回路素子のいくつかを共有する。図5に図示されるように、AGC回路560は、アナログ受信機経路210、デジタル受信機経路220、およびスケーラ400を含む受信機500で実現される。アナログ受信機経路210は、アナログ制御分岐550が与える制御信号に従って動作する。スケーラ400は、デジタル制御分岐360が与える制御ワードに従って動作する。パワー推定器240、変換器334、加算器336、ブロッカー識別素子250、コントローラ400、およびループフィルタ345は、それらがディスエーブルされているかまたはさもなければ受信機500中の他の素子から除かれていることを示すように破線で図示される。図示される実施形態では、スイッチ510は、ベースバンドサブシステム110(図1)から接続線120fを介してアナログ制御分岐550およびデジタル制御分岐360へ利得値を与えるように、制御可能に位置決めされる。図5にさらに図示されるように、スイッチ510は、接続線349(すなわち、ループフィルタ345の出力)をアナログ制御分岐550およびデジタル制御分岐360にもはや結合していない。さらに、プログラマブルヒステリシス素子354はディスエーブルされ、接続線120eを介してバイパスされる。これに代えて、バイパスモードではプログラマブルヒステリシス素子354が動作され、第1の較正値とベースバンドサブシステム110からの利得値との差をルックアップテーブル356に適用する。
【0075】
アナログ受信機経路210は接続線142上のRF_IN信号を受信し、接続線267上の制御信号に従うIおよびQ受信機成分が増幅されたものをデジタル受信機経路220に与える。アナログ受信機経路210は、ミキサ、1つ以上の低雑音増幅器(LNA)、または1つ以上のプログラマブルパワー増幅器(PGA)を含み得る。実施形態では、アナログ制御分岐550は、6つの利得段または範囲にわたって約54dBのアナログ利得制御を与えるように配置される。利得段のうち2つはプログラマブル増幅器によって設けられる。第1のプログラマブル増幅器利得段は約6dBの利得をアナログ信号に与える。第2のプログラマブル増幅器利得段は約6dBの利得をアナログ信号に与える。アナログ受信機経路210中のミキサによって2つの付加的な利得段が設けられる。第1のミキサ利得段は約10dBの利得をアナログ信号に与える。第2のミキサ利得段は約10dBの付加的な利得をアナログ信号に与える。残余の利得段または範囲は1つ以上のLNAによって設けられる。第1のLNA利得段は約14dBの利得をアナログ信号に与える。第2のLNA利得段は約14dBの付加的な利得をアナログ信号に与える。より小さなまたはより大きな合計利得をアナログ信号に与える他の実施形態が可能である。約54dB以外のアナログ信号中の合計利得を与えるこれらの他の実施形態は、利得段の多数の異なる組合せによって実現可能である。
【0076】
デジタル受信機経路220は、接続線215上のIおよびQ受信信号が増幅されたものを受信する。デジタル受信機経路220は、IおよびQ受信信号が横切る通信経路における、周波数にわたるパワーばらつきをサンプリングし、デジタル化し、高域フィルタリングし、かつ補償する1つ以上の信号処理素子を含む。さらに、デジタル受信機経路220は、低周波数しきい値より低い所望されない周波数と高周波数しきい値より高い所望されない周波数とを除去するためのチャネル選択フィルタを含んでもよい。デジタル受信機経路220の出力は接続線233上をスケーラ400に転送される。スケーラ400は、デジタル制御分岐360から接続線265上で受信された制御ワードに従って動作するデジタル利得素子である。受信されたアナログ信号から生成されるパワー調整されたIおよびQ信号は、バス接続線120aを介してベースバンドサブシステム110(図1)に転送される。1つの実施形態では、デジタル受信機経路220は約72dBのデジタル利得制御を与える。より小さなまたはより大きな合計利得をデジタルIおよびQ信号に与える他の実施形態が可能である。
【0077】
アナログ制御分岐550は、第1のフィードバック加算器352およびルックアップテーブル356を含む。第1のフィードバック加算器352は、接続線349上のベースバンドサブシステム110からの利得値と、接続線120b上の第1の較正値とを受ける。第1のフィードバック加算器352は、第1の較正値と接続線120f上のベースバンドサブシステム110(図示せず)からロードされた合計利得との間の差を転送するように配置される。第1の較正値と利得値との間の差がRSSIである。第1の較正値は、周波数および温度による受信信号強度のばらつきを補うことができるプログラム可能な値である。RSSIは、アンテナパワーに対応するアナログ利得分散を定めるルックアップテーブル356への指標として用いられる。テーブル中のしきい値はプログラム可能である。表2はそのようなテーブルの例示的な実施形態である。
【0078】
【表2】

【0079】
表2に図示される実施形態では、−33dBmの切換しきい値が検出されると、アナログ制御分岐550は、アナログ受信機経路210に、アナログ受信機経路210中で約0dBの利得を与えるように命令する接続線267上のアナログ制御信号を生成する。−33dBmと−35dBmとの間の切換しきい値が検出されると、アナログ制御分岐550は、アナログ受信機経路210中のLNAを介して約14dBの利得を与えるように接続線267上のアナログ制御信号を変更する。同様に、切換しきい値が−35dBmと−47dBmとの間に下がると、アナログ制御分岐550は、アナログ受信機経路210中の第1のLNAを介した約14dBの利得と、第2のLNAを介した約14dBの付加的な利得との、合計アナログ利得約28dBを与えるように、接続線267上のアナログ制御信号を変更する。表2は、所望され得るように、アナログ受信機経路210中のLNA、ミキサ、およびPGAに適用可能なアナログ利得制御の付加的な利得段または状態を図示する。
【0080】
表2に図示されるものとは異なる他のアナログ利得段を含む他の実施形態が企図される。たとえば、受動的ミキサを用いる場合、1つ以上の利得段またはステップを1つ以上の付加的な増幅器によって設けてもよい。付加的な増幅器は、LNA、PGA、2つ以上のLNA、2つ以上のPGA、または所望の利得段を達成する1つ以上のLNAと1つ以上のPGAとの組合せを含み得る。さらに、アナログ受信機経路210に1つ以上の減衰器を導入して利得のさらなる制御を可能にすることができる。上述のように、接続線267上の制御信号は、アナログ受信機経路210のアーキテクチャに従って所望の利得段を実現するのに好適な情報を含む。
【0081】
デジタル制御分岐360は、プログラマブル遅延素子361、第2のフィードバック加算器362、および変換器364を含む。第2のフィードバック加算器362は、接続線349を介してベースバンドが与える利得値と、接続線120cを介した第2の較正値と、プログラマブル遅延素子361からのアナログ利得の遅延された表現とを受ける。図5に図示されるように、第2のフィードバック加算器362は、利得値と、第2の較正値と、接続線363上をプログラマブル遅延素子361から受けたアナログ利得との差を生成し、これを変換器364に転送する。変換器364は、デジタル利得をデシベルから線形値に変えた後に制御ワードを生成する。制御ワードは接続線265を介してスケーラ400に転送される。デシベルを線形単位に変換するための方法は、図9と関連して図示され記載される。
【0082】
図6は、アナログ利得制御信号を実現するための方法の実施形態を図示するフローチャートである。図6のフロー図は、図1の受信機150または図5の受信機500と関連付けられる回路もしくは複数の回路、ソフトウェアおよびまたはファームウェアを介した可能な実現例のアーキテクチャ、機能性、および動作を示す。AGC回路260がハードウェア、ハードウェアとファームウェア、またはハードウェアとソフトウェアとの組合せを介して実現される場合、フロー図中の1つ以上のブロックは付加的な回路または複数の回路を表わし得る。これに代えて、記載される機能は、プログラミング言語で書かれた人間可読ステートメントを含むソースコード、またはコンピュータシステム中のプロセッサなどの好適な実行システムによって認識可能な命令を含む機械コードで具体化可能である。機械コードはソースコードなどから変換されてもよい。
【0083】
方法600はブロック602から開始し、ここで、受信信号中の最大予測パワー、参照感度、およびブロッカー要件に基づいて所望のダイナミックレンジが識別される。ブロック604で、利得制御の多数の範囲が識別される。その後、ブロック606に示されるように、多数の利得状態が、識別された数の利得制御の範囲内で識別される。ブロック608で、選択利得状態が受信機のアナログ受信機経路中の1つ以上の制御可能な素子と関連付けられる。その後、ブロック610に示されるように、所望される合計利得およびアナログ受信機経路で与えられる利得の関数として、受信機のデジタル受信機経路に適用されるべきデジタル利得を求める。
【0084】
図7は、ワイヤレス通信システムのRFサブシステムの直角経路において自動利得制御を管理するための方法の実施形態を図示するフローチャートである。図7のフロー図は、図1の受信機150または図5の受信機500と関連付けられる回路もしくは複数の回路、ソフトウェアおよびまたはファームウェアを介した可能な実現例のアーキテクチャ、機能性、および動作を示す。この点において、各ブロックは、特定された機能を実現するための1つ以上の実行可能な命令を含むモジュール、セグメント、またはコードの部分を表わす。AGC回路260またはAGC回路560がハードウェア、ハードウェアとファームウェア、またはハードウェアとソフトウェアとの組合せを介して実現される場合、フロー図中の1つ以上のブロックは付加的な回路または複数の回路を表わし得る。これに代えて、記載される機能は、プログラミング言語で書かれる人間可読ステートメントを含むソースコード、またはコンピュータシステム中のプロセッサなどの好適な実行システムによって認識可能な命令を含む機械コードで具体化可能である。機械コードはソースコードなどから変換されてもよい。
【0085】
方法700はブロック702から開始し、ここでチャネル選択フィルタへの入力における第1の信号強度が定められ、チャネル選択フィルタの出力における第2の信号強度が定められる。上述のように、信号データが受信機サンプルレートの2分の1でパワー推定器に転送される場合、パワー推定器を用いて第1および第2の信号強度の両者を定めることができる。その後、ブロック704に示されるように、第1の信号強度と第2の信号強度とが比較されて、ブロッカーが受信信号中に存在するかどうかを判定する。決定ブロック706において、ブロッカーが存在するかどうかが判定される。第1の信号強度と第2の信号強度との差がしきい値と比較され、いつブロッカーが受信機中に存在するかを識別することができる。
【0086】
ブロック708に示されるように、ブロッカーが存在する場合、ブロッカー存在信号を自動利得制御回路のアナログ制御分岐に転送することによって、1つ以上のアナログ利得段が調整される。アナログ制御分岐はルックアップテーブルを含み、ルックアップテーブルは、アナログ受信経路に適用されると、信号パワーを低減してADCでの受信信号の飽和またはクリッピングを防止する制御信号を通信するように配置される情報を有する。そうではなく、ブロッカーが存在しない場合は、第2の信号強度(すなわち、フィルタリングされた受信信号)と参照値との間の差が求められて、誤り信号を生成する。その後、ブロック712に示されるように、アナログ制御分岐およびデジタル制御分岐を有する一次フィードバックループに差または誤り信号が適用される。上述のように、アナログ制御分岐は、アナログ利得制御信号をアナログ受信機または信号経路中の制御可能素子に与えて所望のアナログ利得制御を与える。また上述したように、デジタル制御分岐は、誤り信号とアナログ利得制御信号との差に従って動作して、チャネル選択フィルタと直列に結合されたスケーラ400を調整する制御ワードを生成して、デジタルドメインで所望の量の利得を与える。
【0087】
図8は、電圧値または線形目盛を用いる他の尺度単位をデシベルの値に変換するための方法の実施形態を図示するフローチャートである。フローチャートは、先頭検出器の実現例の実施形態である。先頭検出器の例は、Khalid H. Abedにより、2003年11月のIEEE Transaction on Computersに公開された「CMOS VLSI Implementation of a Low Power Logarithmic Converter」と題された論文に紹介された。図8のフロー図は、変換器334と関連付けられる回路もしくは複数の回路、ソフトウェアおよびまたはファームウェアを介した可能な実現例のアーキテクチャ、機能性、および動作を示す。この点において、各ブロックは、特定された機能を実現するための1つ以上の実行可能な命令を含むモジュール、セグメント、またはコードの部分を表わす。変換器334がハードウェア、ハードウェアとファームウェア、またはハードウェアとソフトウェアとの組合せを介して実現される場合、フロー図中の1つ以上のブロックは付加的な回路または複数の回路を表わし得る。これに代えて、記載される機能は、プログラミング言語で書かれた人間可読ステートメントを含むソースコード、またはコンピュータシステム中のプロセッサなどの好適な実行システムによって認識可能な命令を含む機械コードで具体化可能である。機械コードはソースコードなどから変換されてもよい。
【0088】
方法800はブロック802から開始し、ここでNbit入力数を用いて変数「IN」を定義する。ブロック804で、フィルタリングされた受信信号からの先頭のビット位置を用いて整数「J」を定義する。次に、ブロック806で、変数「FRAC」が変数「IN」と(1<<J)との間の差として定義される。ブロック810で、中間値「X」が、方程式(1<<J)と、補正値と、(−Nbit_IN数−1)との和に対するJとFRACとの和の比として定義される。その後、ブロック812に示されるように、変数Xは、Xの中間値と定数値との積に設定される。例示的な実施形態では、定数は10×log10(2)または3.0103である。ブロック802から812と関連して記載されるように、線形単位をデシベルに変換するための方法は所望により開始および繰返し可能である。
【0089】
図9は、dB変換のための補正率を生成するための方法の実施形態を図示するフローチャートである。補正アルゴリズムは、第3のローブ、すなわちN=3と等価の誤りを見込む。Nのより高い値については、N=3の場合は2つの点毎の間にM−N個の点が存在する。図9中のアルゴリズムは間にある点を補間する。図9のフロー図は、変換器334と関連付けられる回路もしくは複数の回路、ソフトウェア、およびまたはファームウェアを介した可能な実現例のアーキテクチャ、機能性、および動作を示す。この点において、各ブロックは、特定された機能を実現するための1つ以上の実行可能な命令を含むモジュール、セグメント、またはコードの部分を表わす。変換器334がハードウェア、ハードウェアとファームウェア、またはハードウェアとソフトウェアとの組合せを介して実現される場合、フロー図中の1つ以上のブロックは付加的な回路または複数の回路を表わし得る。これに代えて、記載される機能は、プログラミング言語で書かれた人間可読ステートメントを含むソースコード、またはコンピュータシステム中のプロセッサなどの好適な実行システムによって認識可能な命令を含む機械コードで具体化可能である。機械コードはソースコードなどから変換されてもよい。
【0090】
方法900はブロック902から開始し、ここで「correct」と標識付けられたアレイおよび変数Nbit_correctが定義される。具体的に、アレイcorrectは8個のメンバーを含む。図示される実施形態では、メンバーは、0、23、37、43、44、39、29、および16である。メンバーは、以下のアレイ[0、0.0449、0.0719、0.084、0.0849、0.0754、0.0573、および0.0319]のための量子化された数を表わす。ブロック904で、線形補間パラメータが算出される。具体的に、m=1<<(j−N);k=int(frac/m);k=0,6については、slope=correct[k+1]−correct[k]、かつk=7については、slope=−correct[7];かつn=mod(frac,m)である。ブロック906で、補正率は式4を用いて算出される。
【0091】
【数7】

【0092】
図9において、パラメータslopeは、correct[8]ベクトルのどのセグメントにおいて点が下降するかを定める。パラメータmはcorrect[8]ベクトル中の2つの点毎の間にいくつの点が存在するかを定める。m個の点のうち、パラメータnは算出すべき値の位置を定める。ブロック902から906と関連して記載されるようなdB変換のための補正率を生成するための方法は所望により開始および繰返し可能である。
【0093】
デジタルスケールファクタを算出するため、デジタル制御分岐360の所望のデジタルダイナミックレンジ、すなわち約72dB、にわたって十分な精度(約0.15dB)を有する逆対数関数が与えられる。逆対数アルゴリズムは、2を底として動作する先頭検出器法の変形である。その結果、dBのデジタル利得は、式5に示されるような変換の前に、定数L2DB=((log2(10))/20)または0.166096で乗算される。
【0094】
【数8】

【0095】
上記式中、mは整数であり、fracは1より小さな数である。上記近似における誤りは、図10のグラフに示されるように、各セグメントまたは2の整数べき乗にわたって指数関数的に大きくなる。参照誤りが受入れ可能とみなされれば、補正を適用して誤りを調整することができる。以下の表3はm=0の場合の2frac近似で用いられる値を図示する。
【0096】
【表3】

【0097】
mが0に等しくない場合に用いられる近似は以下のとおりである。
【0098】
【数9】

【0099】
式中、slopeは0.003422に等しい固定値である。Frac(i)は端数部分であり、C(i)はm=0の場合の最終出力である。mが0に等しくない場合、図11と関連して記載されるルーチンはfrac(i)空間における適切な領域を探索してiを求める。次にルーチンはC(i)を用いて最終値を計算する。
【0100】
図11は、デシベルから利得の線形単位への変換のための補正率を生成するための方法の実施形態を図示するフローチャートである。図11のフロー図は、変換器364と関連付けられる回路もしくは複数の回路、ソフトウェア、およびまたはファームウェアを介した可能な実現例のアーキテクチャ、機能性、および動作を示す。この点において、各ブロックは、特定された機能を実現するための1つ以上の実行可能な命令を含むモジュール、セグメント、またはコードの部分を表わす。変換器364がハードウェア、ハードウェアとファームウェア、またはハードウェアとソフトウェアとの組合せを介して実現される場合、フロー図中の1つ以上のブロックは付加的な回路または複数の回路を表わし得る。これに代えて、記載される機能は、プログラミング言語で書かれた人間可読ステートメントを含むソースコード、またはコンピュータシステム中のプロセッサなどの好適な実行システムによって認識可能な命令を含む機械コードで具体化可能である。機械コードはソースコードなどから変換されてもよい。
【0101】
方法1100はブロック1102から開始し、ここでパラメータL2DBおよびslopeが初期化され、アレイL2fracおよびL2Thrshに投入される。例示的な実施形態では、L2DBは42に設定され、slopeは4に設定される。さらに、L2fracアレイには、メンバー1149、1289、1446、1623、1821、および2043が投入され、L2Thrshアレイには、メンバー42、84、126、168、210、および252が投入される。これらのアレイのメンバーは所望の精度に量子化されてもよい。その後、ブロック1104に示されるように、変数Xが(デシベルの)XとL2DBとの積に設定される。ブロック1106で、変数Xintはint(X)に設定される。ブロック1108で、XfracはXとXintとの差に設定される。その後、ブロック1110で、変数TEMPがXとslopeとの積によって決まり、変数TEMP1がXfracとTEMPとの和によって決まる。ブロック1112に示されるように、L2アレイが探索されてTEMP1の位置を定める。ブロック1114で、出力値がTEMPおよびブロック1112中で定められた位置の関数として設定される。ブロック1102から1114と関連して記載されたようなデシベルから利得の線形単位への変換のための補正率を生成するための方法は所望のように開始および繰返し可能である。
【0102】
受信機の直角位相信号経路におけるアナログ利得制御を管理するための回路および方法のさまざまな実施形態を記載したが、当業者には、この開示の範囲内のより多くの実施形態および実現例が可能であることが明らかであろう。したがって、回路および方法は、添付の請求項およびその均等物に照らしたものを除いて制限されるべきではない。

【特許請求の範囲】
【請求項1】
ワイヤレス通信システムの無線周波数サブシステムの直角位相信号経路における自動利得制御を管理するための方法であって、
デジタル受信機経路中のチャネル選択フィルタへの入力における第1の信号強度および前記チャネル選択フィルタの出力における第2の信号強度を判定するステップと、
前記第1の信号強度と前記第2の信号強度とを比較して受信機の前記直角位相信号経路にいつブロッカーが存在するかを検出し、前記ブロッカーが存在する場合は自動利得制御回路のアナログ制御分岐にブロッカー存在信号を転送するステップと、
前記ブロッカー存在信号に応答して自動利得制御回路の前記アナログ制御分岐においてアナログ制御信号を生成するステップとを備え、前記アナログ制御信号は、前記ブロッカーの存在に応答して、アナログ受信機経路中の少なくとも1つの制御可能利得素子を調整して前記無線周波数サブシステムの前記デジタル受信機経路中のアナログ−デジタル変換器の飽和を防止するように構成され、さらに
前記チャネル選択フィルタの前記出力における前記第2の信号強度と参照信号パワーとの間の差を求めるステップと、
前記第2の信号強度と前記参照信号パワーとの間の差を前記自動利得制御回路に適用するステップとを備え、前記自動利得制御回路は、前記アナログ制御分岐およびデジタル制御分岐に結合されるループフィルタを有し、前記デジタル制御分岐は、前記チャネル選択フィルタに結合されるスケーラを調整するように構成されるデジタル制御ワードを生成する、方法。
【請求項2】
前記第2の信号強度の表現を線形目盛から対数目盛に変換して、デシベルでの前記第2の信号強度の変換された表現を生成するステップをさらに備える、請求項1に記載の方法。
【請求項3】
デシベルでの前記第2の信号強度の変換された前記表現を補正アルゴリズムに適用して、デシベルでの前記第1の信号強度の補正された表現を生成するステップをさらに備える、請求項2に記載の方法。
【請求項4】
前記無線周波数サブシステムにおける平均信号エネルギおよびピーク信号エネルギの関数として前記参照信号パワーを求めるステップをさらに備える、請求項1に記載の方法。
【請求項5】
前記参照信号パワーを調整して予め定められたマージンを可能にするステップをさらに備える、請求項4に記載の方法。
【請求項6】
前記ループフィルタは、前記第2の信号強度を判定するのに用いられるサンプリング周波数とウインドウとの比で動作する、請求項1に記載の方法。
【請求項7】
前記アナログ制御分岐は、第1のフィードバック加算器、プログラマブルヒステリシス素子、およびルックアップテーブルを備える、請求項1に記載の方法。
【請求項8】
プログラム可能なヒステリシスはしきい値で実現され、以前の利得値と関連して用いられると新たな利得値を定める、請求項7に記載の方法。
【請求項9】
低雑音増幅器のアナログ利得変更と関連して位相補正制御信号を生成するステップをさらに備える、請求項8に記載の方法。
【請求項10】
アナログ利得の変化率は、前記第2の信号強度を判定するのに用いられるウインドウ、サンプリングレート、およびアナログ利得変更ヒステリシス値の関数である、請求項8に記載の方法。
【請求項11】
前記デジタル制御分岐は、加算器と、前記ループフィルタからのフィルタリングされた誤り信号および前記アナログ制御分岐からのアナログ利得値の関数としてデジタル利得値を求めるプログラマブル遅延素子とを備える、請求項1に記載の方法。
【請求項12】
前記デジタル利得値を対数目盛から線形目盛に変える変換器に前記デジタル利得値を適用するステップをさらに備える、請求項11に記載の方法。
【請求項13】
ベースバンドコントローラからの利得値を挿入するステップと、
前記ルックアップテーブルをロードするステップと、
前記プログラマブルヒステリシス素子をバイパスするステップと、
前記ルックアップテーブルからのアナログ利得制御信号を適用するステップとをさらに備える、請求項7に記載の方法。
【請求項14】
ワイヤレス通信システムの無線周波数サブシステムにおける自動利得制御のためのシステムであって、
デジタル受信機経路からの第1の入力およびチャネル選択フィルタからの第2の入力を受け、前記デジタル受信機経路の出力に存在する信号パワーの第1の推定値および前記チャネル選択フィルタの前記出力に存在する前記信号パワーの第2の推定値を生成するように構成されるパワー推定器と、
前記パワー推定器からの前記第1の推定値および前記第2の推定値を受けるように配置され、前記第1の推定値および前記第2の推定値の関数がしきい値を超えるとブロッカー存在信号を生成するように構成されるブロッカー識別素子と、
前記パワー推定器の出力に結合され、前記デジタル受信機経路における前記パワーの対数表現を生成するように構成される変換器と、
前記ブロッカー存在信号および前記デジタル受信機経路中の前記パワーの前記対数表現と参照信号との差を受けるように配置される自動利得制御回路とを備え、前記自動利得制御回路は、ループフィルタ、アナログ制御分岐、およびデジタル制御分岐を備え、前記アナログ制御分岐はアナログ受信機経路中の1つ以上の素子に結合される制御信号を生成し、前記デジタル制御分岐はスケーラに結合される制御ワードを生成し、前記制御信号および制御ワードは前記無線周波数サブシステム中で利得を分散させる、システム。
【請求項15】
前記アナログ制御分岐は、第1のフィードバック加算器、プログラマブルヒステリシス素子、およびルックアップテーブルを備える、請求項14に記載の回路。
【請求項16】
前記アナログ制御分岐は第1の較正値を受け、受信信号強度を示すものをベースバンド素子に与え、前記制御信号を生成する、請求項15に記載の回路。
【請求項17】
前記アナログ制御分岐は、前記制御信号が低雑音増幅器の利得の変更を命令する場合、位相補償信号を生成する、請求項16に記載の回路。
【請求項18】
前記デジタル制御分岐は、第2のフィードバック加算器、プログラマブル遅延素子、および変換器素子を備え、前記デジタル制御分岐は、前記ループフィルタから第2の較正信号および誤り信号を受けるように配置される、請求項15に記載の回路。
【請求項19】
前記デジタル制御分岐は、前記第2のフィードバック加算器で前記アナログ制御信号を受け、前記誤り信号と前記アナログ制御信号の遅延された表現との差に応答する前記制御ワードを生成する、請求項18に記載の回路。
【請求項20】
前記デジタル制御分岐は、前記誤り信号と前記アナログ制御信号との差を対数目盛上の第1の値から線形目盛上の変換された値に変える、請求項19に記載の回路。
【請求項21】
ワイヤレス通信システムの無線周波数サブシステムにおける自動利得制御のための回路であって、
デジタル受信機経路に結合されるアナログ受信機経路を備える受信機を備え、前記デジタル受信機経路の出力はスケーラに結合され、さらに
無線周波数自動利得制御回路を備え、前記無線周波数自動利得制御回路は、
第1のフィードバック加算器およびルックアップテーブルを備えるアナログ制御分岐を備え、前記アナログ制御分岐はベースバンド素子から受ける利得値および第1の較正値に応答し、アナログ制御信号を生成する前記アナログ制御分岐は前記アナログ受信機経路中の少なくとも1つの制御可能利得素子を調整するように構成され、さらに前記無線周波数自動利得制御回路は
第2のフィードバック加算器、プログラマブル遅延素子、および変換器素子を備えるデジタル制御分岐を備え、前記デジタル制御分岐は、前記ベースバンド素子から受けた前記利得値に応答する制御ワード、第2の較正値、および前記アナログ制御信号の遅延された表現を生成するように構成される、回路。
【請求項22】
前記アナログ制御分岐はバイパスモードで動作するプログラマブルヒステリシス素子をさらに備える、請求項21に記載の回路。
【請求項23】
前記アナログ制御分岐は受信信号強度を示すものをベースバンド素子に与え、前記アナログ受信機経路中の低雑音増幅器、トランスインピーダンス増幅器、およびプログラマブル利得増幅器のうち1つ以上を調整するように配置される、請求項21に記載の回路。
【請求項24】
前記デジタル制御分岐は、前記ベースバンド素子から受けた前記利得値と、前記第2の較正値と、前記アナログ制御信号の前記遅延された表現との差を対数目盛から線形目盛に変える、請求項21に記載の回路。

【図1】
image rotate

【図2】
image rotate

【図3】
image rotate

【図4】
image rotate

【図5】
image rotate

【図6】
image rotate

【図7】
image rotate

【図8】
image rotate

【図9】
image rotate

【図10】
image rotate

【図11】
image rotate


【公表番号】特表2012−514943(P2012−514943A)
【公表日】平成24年6月28日(2012.6.28)
【国際特許分類】
【出願番号】特願2011−545399(P2011−545399)
【出願日】平成22年1月6日(2010.1.6)
【国際出願番号】PCT/US2010/020197
【国際公開番号】WO2010/080788
【国際公開日】平成22年7月15日(2010.7.15)
【公序良俗違反の表示】
(特許庁注:以下のものは登録商標)
1.GSM
【出願人】(503031330)スカイワークス ソリューションズ,インコーポレイテッド (30)
【氏名又は名称原語表記】SKYWORKS SOLUTIONS,INC.
【Fターム(参考)】