Notice: Undefined variable: fterm_desc_sub in /mnt/www/biblio_conv.php on line 353
可変インダクタ、電圧制御発振器、複合型PLL回路、フィルタ回路および増幅回路
説明

可変インダクタ、電圧制御発振器、複合型PLL回路、フィルタ回路および増幅回路

【課題】制御電圧入力端子の個数を減少させることができる新規な可変インダクタならびにその新規な可変インダクタを備える電圧制御発振器、複合型PLL回路、フィルタ回路および増幅回路を提供する。
【解決手段】本発明の可変インダクタ5においては、複数のインダクタンス素子61、62、63、64におけるそれぞれの接続点とグランド10との間にそれぞれ接続された複数のスイッチダイオード7A、7B、7Cのそれぞれの一端側に対して、複数の定電圧入力端子8A、8B、8Cを介して、互いに異なる定電圧がそれぞれ供給されている。また、本実施形態の可変インダクタ5においては、複数のスイッチダイオード7A、7B、7Cにおけるそれぞれの他端側に対して、1個の制御電圧入力端子9を介して、制御電圧が供給されている。

【発明の詳細な説明】
【技術分野】
【0001】
本発明は、可変インダクタ、電圧制御発振器、複合型PLL回路、フィルタ回路および増幅回路に係り、特に、制御電圧に基づいてインダクタンス値を可変させることができる可変インダクタならびにそれを備える電圧制御発振器、複合型PLL回路、フィルタ回路および増幅回路に好適に利用できる可変インダクタ、電圧制御発振器、複合型PLL回路、フィルタ回路および増幅回路に関する。
【背景技術】
【0002】
従来の電圧制御発振器101は、図100に示すように、発振周波数の調整幅の拡大のため、従来の可変インダクタ105A、105Bを有する共振回路103を備えていた。従来の可変インダクタ105A、105Bは、多段接続された複数のストリップ線路106A、106Bと、複数のストリップ線路106A、106Bにそれぞれ設けられた複数の制御電圧入力端子109A、109Bを有しており、複数の制御電圧入力端子109A、109Bからそれぞれ個別に入力された制御電圧に基づいて複数のストリップ線路106A、106Bの結合状態を制御することにより、可変インダクタ105A、105Bのインダクタンス値を可変させていた。
【先行技術文献】
【特許文献】
【0003】
【特許文献1】特開2003−101344号公報
【発明の概要】
【発明が解決しようとする課題】
【0004】
しかしながら、従来の可変インダクタ105A、105Bおよび従来の電圧制御発振器101においては、制御電圧入力端子109A、109Bの個数をストリップ線路106A、106Bの個数分だけ設ける必要があるため、制御電圧入力端子109A、109Bおよびそれに関連する配線や回路要素などの電子部品の個数分だけ可変インダクタ105A、105Bおよび電圧制御発振器101の部品点数が増加するという問題があった。
【0005】
また、電圧制御発振器101を内蔵させたい装置に制御電圧入力端子109A、109Bが1個しか設けられていない場合、従来の可変インダクタ105A、105Bを備えた従来の電圧制御発振器101を上記装置に用いることができないという問題があった。一般的な自励発振器の発振周波数は共振回路103の容量値を制御電圧の印加により可変させることによって調整されるため、上記装置に対して制御電圧入力端子109A、109Bが1個しか設けられていない場合には上記問題の解決が困難になる。
【0006】
さらに、従来の電圧制御発振器101において、共振回路103のインダクタンス値だけでなく図示しない可変容量ダイオードの容量値も制御電圧に基づいて可変させたい場合、制御電圧の入力端子の数がさらに多くなるため、同様の問題が顕著に現れる。
【0007】
そして、上記問題は、従来の電圧制御発振器101だけでなく、従来の可変インダクタ105を備えたPLL回路、フィルタ回路および増幅回路などの高周波回路においても同様の問題が生じる。
【0008】
そこで、本発明はこれらの点に鑑みてなされたものであり、制御電圧入力端子の個数を減少させることができる新規な可変インダクタならびにその新規な可変インダクタを備える電圧制御発振器、複合型PLL回路、フィルタ回路および増幅回路を提供することを本発明の目的としている。
【課題を解決するための手段】
【0009】
前述した目的を達成するため、本発明の可変インダクタは、その第1の態様として、直列に接続することにより1個のインダクタンス素子群を形成する複数のインダクタンス素子と、複数のインダクタンス素子におけるそれぞれの接続点とグランドとの間にそれぞれ接続されている複数のスイッチダイオードと、複数のスイッチダイオードにおけるそれぞれの一端側に対して互いに異なる定電圧をそれぞれ供給する複数の定電圧供給回路に接続される複数の定電圧入力端子と、複数のスイッチダイオードにおけるそれぞれの他端側から制御電圧を供給することにより、1個のインダクタンス素子群に係るホット側端子とグランド側端子との間において結合する複数のインダクタンス素子の個数を制御する制御電圧供給回路に接続される1個の制御電圧入力端子とを備えていることを特徴としている。
【0010】
本発明の第1の態様の可変インダクタによれば、インダクタンス素子が少なくとも2個以上あるので、共通の制御電圧入力端子を用いて可変インダクタのインダクタンス値を3段階以上に可変させることができる。
【0011】
本発明の第2の態様の可変インダクタは、第1の態様の可変インダクタにおいて、インダクタンス素子群の両端にそれぞれ接続された2個の直流カットコンデンサを備えており、制御電圧入力端子は、インダクタンス素子群を介して複数のスイッチダイオードに制御電圧が印加されるように形成されていることを特徴としている。
【0012】
本発明の第2の態様の可変インダクタによれば、インダクタンス値の切換を制御する制御電圧を複数のスイッチダイオードに供給するための配線パターンがインダクタンス素子群により兼用されるため、配線パターンの増加を抑制することができる。また、スイッチダイオードのアノード側に設ける必要がある直流カットコンデンサも兼用することができるので、直流カットコンデンサの個数も削減することができる。
【0013】
本発明の第3の態様の可変インダクタは、第2の態様の可変インダクタにおいて、複数のスイッチダイオードにおけるそれぞれのアノードは、インダクタンス素子群におけるそれぞれの接続点に接続されており、複数のスイッチダイオードにおけるそれぞれのカソードは、複数の定電圧入力端子にそれぞれ接続されていることを特徴としている。
【0014】
本発明の第3の態様の可変インダクタによれば、他の接続方法においては別個に接続する必要がある電圧調整用抵抗器および直流接地用抵抗器を兼用することができる。
【0015】
本発明の第4の態様の可変インダクタは、第1から第3のいずれか1の態様の可変インダクタにおいて、複数のインダクタンス素子は、インダクタンス素子群となる1本または複数のインダクタンス素子の個数よりも少ない本数の電極パターンの領域を複数に分けることにより設けられた複数のインダクタンス部であり、インダクタンス素子群は、複数のインダクタンス部におけるそれぞれの境界から引き出された1個または2個以上の引出電極を接続点として有していることを特徴としている。
【0016】
本発明の第4の態様の可変インダクタによれば、簡単な構成により複数のインダクタンス素子を形成することができる。
【0017】
また、前述した目的を達成するため、本発明の電圧制御発振器は、その第1の態様として、発振用トランジスタと、請求項1から請求項5のいずれか1項に記載の可変インダクタを用いて形成されているとともに発振用トランジスタの入力端子とグランドとの間に接続されている共振回路と、複数の定電圧入力端子にそれぞれ接続される複数の定電圧供給回路とを備えていることを特徴としている。
【0018】
本発明の第1の態様の電圧制御発振器によれば、共通の制御電圧入力端子から供給される制御電圧によって電圧制御発振器の発振周波数を幅広く可変させることができる。
【0019】
本発明の第2の態様の電圧制御発振器は、第1の態様の電圧制御発振器において、共振回路は、発振用トランジスタから得られる発振周波数の可変幅を調整する1個または2個以上の可変容量ダイオードを有しており、制御電圧入力端子は、複数のスイッチダイオードにおけるそれぞれの他端側だけでなく、可変容量ダイオードのカソードにも制御電圧が印加されるように形成されていることを特徴としている。
【0020】
本発明の第2の態様の電圧制御発振器によれば、1個の制御電圧入力端子から供給された制御電圧をスイッチダイオードの他端側および可変容量ダイオードのカソードにそれぞれ印加しているので、スイッチダイオードの他端側および可変容量ダイオードのカソードに応じて制御電圧入力端子を個別に用意する必要がなく、制御電圧入力端子の個数を削減することができる。これにより、制御電圧供給回路が1個であっても、発振周波数の可変幅を拡大することができる。
【0021】
本発明の第3の態様の電圧制御発振器は、第1または第2の態様の電圧制御発振器において、複数の定電圧供給回路は、1個の電源端子から供給される電源電圧を複数のスイッチダイオードの個数に応じて分圧することにより、複数のスイッチダイオードに対して互いに異なる定電圧をそれぞれ供給するように形成されていることを特徴としている。
【0022】
本発明の第3の態様の電圧制御発振器によれば、複数のスイッチダイオードの個数に応じて定電圧源を用意する必要がなくなるので、定電圧源の個数を削減することができる。
【0023】
また、前述した目的を達成するため、本発明の複合型PLL回路は、その第1の態様として、共通の基準信号およびデータ信号が入力される第1のPLL回路および第2のPLL回路を備えており、第2のPLL回路は、第1から第3のいずれか1の態様の電圧制御発振器を第2の電圧制御発振器として有しており、第2の電圧制御発振器は、第1のPLL回路に用いられる第1のループフィルタから出力される第1の制御電圧が第2の電圧制御発振器に係る制御電圧として入力されるように、第1のループフィルタに接続されていることを特徴としている。
【0024】
本発明の第1の態様の複合型PLL回路によれば、第1のPLL回路によって生成された制御電圧が第2のPLL回路の制御電圧になるので、可変インダクタに制御電圧を供給する制御電圧供給回路を複合型PLL回路の外部に新たに設けなくても複合型PLL回路の発振周波数の可変幅を広帯域化することができる。
【0025】
また、前述した目的を達成するため、本発明のフィルタ回路は、その第1の態様として、直列に接続された3個のキャパシタと、第1から第4のいずれか1の態様の可変インダクタをそれぞれ有しているとともに、3個のキャパシタの直列接続により生じる2個の接続点と高周波信号からみたグランドとの間にそれぞれ直列に接続されている2個の共振回路とを備えていることを特徴としている。
【0026】
本発明の第1の態様のフィルタ回路によれば、フィルタ回路における共振周波数の可変幅を広帯域化することができる。
【0027】
また、前述した目的を達成するため、本発明の増幅回路は、その第1の態様として、増幅用トランジスタと、増幅用トランジスタの入力端子および出力端子のうちの少なくとも出力端子に接続されている第1から第4のいずれか1の態様の可変インダクタとを備えていることを特徴としている。
【0028】
本発明の第1の態様の増幅回路によれば、増幅回路における増幅幅を広域化することができる。
【発明の効果】
【0029】
本発明の可変インダクタによれば、共通の制御電圧入力端子を用いて可変インダクタのインダクタンス値が3段階以上に可変するので、可変インダクタの発振周波数の可変幅を拡大しつつもその制御電圧入力端子の個数を1個にまで減少させることができるという効果を奏する。
【0030】
また、本発明の電圧制御発振器、複合型PLL回路、フィルタ回路および増幅回路によれば、可変インダクタの適切な接続位置の決定および制御電圧の確保により電圧制御発振器、複合型PLL回路、フィルタ回路および増幅回路に本発明の可変インダクタを適用することができるので、電圧制御発振器の発振周波数の可変幅、複合型PLL回路の発振周波数の可変幅、フィルタ回路の共振周波数の可変幅および増幅回路の増幅幅をそれぞれ拡大した新規な電圧制御発振器、複合型PLL回路、フィルタ回路および増幅回路を提供することができるという効果を奏する。
【図面の簡単な説明】
【0031】
【図1】本実施形態の電圧制御発振器の一例を示す等価回路図
【図2】本実施形態のインダクタンス素子群の一例を示す平面図
【図3】本実施形態のインダクタンス素子群の一例を示す平面図
【図4】本実施形態の電圧制御発振器において電圧調整用抵抗器および直流カット用抵抗器を別個に接続した状態を示す等価回路図
【図5】本実施形態の電圧制御発振器の一例を示す等価回路図
【図6】本実施形態の電圧制御発振器の一例を示す等価回路図
【図7】本実施形態の電圧制御発振器においてスイッチダイオードに印加される制御電圧のみを可変にした場合の発振周波数の変化の様子を示すグラフ
【図8】本実施形態の電圧制御発振器においてスイッチダイオードに印加される制御電圧のみを変化させた場合の発振周波数の変化の様子を示すグラフ
【図9】本実施形態の電圧制御発振器においてスイッチダイオードに印加される制御電圧および可変容量ダイオードに印加される制御電圧を個別に変化させた場合の発振周波数の変化の様子を示すグラフ
【図10】本実施形態の電圧制御発振器においてスイッチダイオードおよび可変容量ダイオードに印加される共通の制御電圧を変化させた場合の発振周波数の変化の様子を示すグラフ
【図11】本実施形態の複合型PLL回路の接続状態を示すブロック図
【図12】本実施形態の複合型PLL回路においてそれぞれの電圧制御発振器の等価回路図を用いて接続状態を詳細に示すブロック図
【図13】本実施形態のフィルタ回路の一例を示す等価回路図
【図14】本実施形態のフィルタ回路の一例を示す等価回路図
【図15】本実施形態の増幅回路の一例を示す等価回路図
【図16】本実施形態の増幅回路の一例を示す等価回路図
【図17】従来の電圧制御発振器の一例を示す等価回路図
【発明を実施するための形態】
【0032】
以下、本発明の電圧制御発振器および可変インダクタをその一実施形態により説明する。
【0033】
本実施形態の電圧制御発振器1は、図1に示すように、発振用トランジスタ2、共振回路3および複数の定電圧供給回路4A、4B、4Cを備えている。
【0034】
共振回路3は、本実施形態の可変インダクタ5を用いて形成されており、発振用トランジスタ2の入力端子とグランド10との間に接続されている。
【0035】
ここで、本実施形態の可変インダクタ5は、複数のインダクタンス素子61、62、63、64、複数のスイッチダイオード7A、7B、7C、複数の定電圧入力端子8A、8B、8Cおよび1個の制御電圧入力端子9を備えている。また、本実施形態の可変インダクタ5は、それに任意に配設する部材として、直流カットコンデンサおよび可変容量ダイオードを備えている。
【0036】
複数のインダクタンス素子61、62、63、64は、図1に示すように、直列に接続することにより1個のインダクタンス素子群6を形成している。複数のインダクタンス素子61、62、63、64は、インダクタンス値を有する種々のインダクタンス素子を採用することができる。例えば、複数のインダクタンス素子61、62、63、64としてコイルやチップインダクタが用いられていてもよい。
【0037】
ここで、本実施形態においては、複数のインダクタンス素子61、62、63、64が、図2に示すように、インダクタンス素子群6となる1本の電極パターンの領域を複数に分けることにより設けられた複数のインダクタンス部であることが好ましい(図2において点線で囲まれた斜線部分および空白部分はインダクタンス素子61、62、63、64となる複数のインダクタンス部をわかりやすく示している。図3についても同様である。)。また、複数のインダクタンス素子61、62、63、64は、図3に示すように、複数のインダクタンス素子61、62、63、64の個数よりも少ない本数の電極パターンの領域をそれぞれ複数に分けることにより設けられた複数のインダクタンス部であってもよい。この場合、1本の電極パターンであるインダクタンス素子群6は、図2または図3に示すように、複数のインダクタンス部におけるそれぞれの境界から引き出された1個または2個以上の引出電極71A、71B、71Cを接続点として有していることが好ましい。
【0038】
複数のスイッチダイオード7A、7B、7Cは、複数のインダクタンス素子61、62、63、64におけるそれぞれの接続点とグランド10との間にそれぞれ接続されている。ここで、複数のスイッチダイオード7A、7B、7Cにおけるそれぞれのアノードは、インダクタンス素子群6におけるそれぞれの接続点に接続されており、それぞれのカソードは、複数の定電圧入力端子8A、8B、8Cにそれぞれ接続されていることが好ましい。なお、図4に示すように、可変インダクタ5に対して複数の電圧調整用抵抗器81A、81B、81C、81Dおよび直流接地用抵抗器82を接続することにより、図1に示したスイッチダイオード7A、7B、7Cの接続方法と逆の接続方法、すなわち、複数のスイッチダイオード7A、7B(、7C)におけるそれぞれのアノードをインダクタンス素子群6におけるそれぞれの接続点に接続し、それぞれのカソードを複数の定電圧入力端子8A、8B(、8C)にそれぞれ接続することもできる。
【0039】
複数の定電圧入力端子8A、8B、8Cは、図1に示すように、複数の定電圧供給回路4A、4B、4Cに接続されている。これら複数の定電圧供給回路4A、4B、4Cは、複数の定電圧入力端子8A、8B、8Cを介して、複数のスイッチダイオード7A、7B、7Cにおけるそれぞれの一端側に対して互いに異なる定電圧をそれぞれ供給するように形成されている。複数の定電圧供給回路4A、4B、4Cは、互いに異なる定電圧をそれぞれ供給することができる種々の回路を採用することができる。本実施形態において、複数の定電圧供給回路4A、4B、4Cは、図1に示すように、1個の電源端子11から供給される電源電圧を複数の電圧調整用抵抗器81A、81B、81C、81Dを用いて複数のスイッチダイオード7A、7B、7Cの個数に応じて分圧することにより、複数のスイッチダイオード7A、7B、7Cに対して互いに異なる定電圧をそれぞれ供給するように形成されていることが好ましい。もちろん、図5に示すように、異なる定電圧源を有する複数の外部回路を複数の定電圧供給回路4A、4B、4Cとして別個に用意し、それらを複数の定電圧入力端子8A、8B、8Cにそれぞれ接続してもよい。
【0040】
1個の制御電圧入力端子9は、図1または図5に示すように、制御電圧供給回路90に接続されている。この制御電圧供給回路90は、可変自在な電圧を制御電圧として供給することができる種々の回路を採用することができる。また、この制御電圧供給回路90は、図1または図5に示すように、複数のスイッチダイオード7A、7B、7Cにおけるそれぞれの他端側から制御電圧を供給するように形成されている(なお、前述の通り、複数のスイッチダイオード7A、7B、7Cにおけるそれぞれの一端側は複数の定電圧入力端子8A、8B、8Cを介して複数の定電圧供給回路4A、4B、4Cに接続されている。)。これにより、制御電圧供給回路90は、1個のインダクタンス素子群6に係るホット側端子とグランド10側端子との間において結合する複数のインダクタンス素子61、62、63、64の個数を制御する。
【0041】
なお、ホット側端子とは、辞書に掲載されていない技術用語であるが、当業者が通常用いる意味と同様の意味である。すなわち、ホット側端子とは、高周波信号が流れる端子であって、例えば、電圧制御発振器1におけるトランジスタや、フィルタ回路における信号線路に接続される端子である。
【0042】
任意の部材である直流カットコンデンサ12は、インダクタンス素子群6の両端にそれぞれ接続されていることが好ましい。この場合、制御電圧入力端子9は、図1に示すように、インダクタンス素子群6を介して複数のスイッチダイオード7A、7B、7Cに制御電圧が印加されるように形成されていることが好ましい。
【0043】
また、本実施形態の電圧制御発振器1において発振用トランジスタ2から得られる発振周波数の可変幅をさらに拡大したい場合、共振回路3は、図5または図6に示すように、1個または2個以上の可変容量ダイオード13を任意の部材として有していることが好ましい。この場合、制御電圧入力端子9は、図5に示すように、可変インダクタ5および可変容量ダイオード13をそれぞれ制御するために、それぞれ1個ずつ合計2個設けても良い。この場合、スイッチダイオード7A、7B、7Cに接続される制御電圧入力端子を第1の制御電圧入力端子9aとし、可変容量ダイオード13に接続される制御電圧入力端子を第2の制御電圧入力端子9bとする。
【0044】
2個の制御電圧入力端子9a、9bを用いることを好まない場合、図6に示すように、1個の制御電圧入力端子9が、複数のスイッチダイオード7A、7B、7Cにおけるそれぞれの他端側(図6においては各スイッチダイオード7A、7B、7Cのアノード)だけでなく、可変容量ダイオード13のカソードにも制御電圧が印加されるように形成されていることが好ましい。
【0045】
次に、本実施形態の電圧制御発振器1および可変インダクタ5の作用効果を説明する。
【0046】
本実施形態の電圧制御発振器1においては、図1に示すように、共振回路3に本実施形態の可変インダクタ5が用いられている。
【0047】
ここで、本実施形態の可変インダクタ5においては、複数のインダクタンス素子61、62、63、64におけるそれぞれの接続点とグランド10との間にそれぞれ接続された複数のスイッチダイオード7A、7B、7Cのそれぞれの一端側に対して、複数の定電圧入力端子8A、8B、8Cを介して、互いに異なる定電圧がそれぞれ供給されている。また、本実施形態の可変インダクタ5においては、複数のスイッチダイオード7A、7B、7Cにおけるそれぞれの他端側に対して、1個の制御電圧入力端子9を介して、制御電圧が供給されている。そのため、供給された制御電圧は全てのスイッチダイオード7A、7B、7Cに供給されるとともに、その供給された制御電圧よりも低い定電圧が印加されたスイッチダイオード(例えば7A)が導通し、インダクタンス素子群6における複数のインダクタンス素子61、62、63、64の結合状態を制御する。そして、直列接続された複数個のインダクタンス素子61、62、63、64は少なくとも2個以上あり、その結合個数のパターンは少なくとも0個、1個または2個の3パターンであることから、1個の制御電圧入力端子9を共用してインダクタンス素子群6のインダクタンス値を3段階以上に可変させることができる。その結果、本実施形態の電圧制御発振器1においては、図7に示すように、共通の制御電圧入力端子9から供給される制御電圧の大きさに応じて3段階以上の発振周波数が得られるので、複数のインダクタンス素子61、62、63、64のインダクタンス値を好適に設定することによって電圧制御発振器1の発振周波数を幅広く可変させることができる。
【0048】
また、本実施形態の可変インダクタ5においては、図1に示すように、インダクタンス素子群6の両端に直流カットコンデンサ12がそれぞれ接続されており、制御電圧がインダクタンス素子群6を介して複数のスイッチダイオード7A、7B、7Cに印加されるように制御電圧入力端子9が形成されていることが好ましい。これにより、図5および図1を比較すると明らかな通り、複数のスイッチダイオード7A、7B、7Cに制御電圧を供給するための配線パターンがインダクタンス素子群6によって兼用することができるため、配線パターンや回路素子の増加を抑制することができる。また、図5に示した可変インダクタ5においてはスイッチダイオード7A、7B、7Cのアノード側にスイッチダイオード7A、7B、7Cの個数分だけ接続する必要があった複数の直流カットコンデンサ12や複数のチョークコイル14を、インダクタンス素子群6のグランド10側に接続された1個の直流カットコンデンサ12およびチョークコイル14によって兼用することができるので、直流カットコンデンサ12およびチョークコイル14の個数も削減することができる。
【0049】
また、本実施形態の可変インダクタ5においては、図1に示すように、複数のスイッチダイオード7A、7B、7Cにおけるそれぞれのアノードがインダクタンス素子群6のそれぞれの接続点に接続されており、それぞれのカソードが複数の定電圧入力端子8A、8B、8Cにそれぞれ接続されていることが好ましい。アノードとカソードの接続が逆になる場合、図4に示すように、電圧調整用抵抗器81A、81B、81C(、81D)および直流接地用抵抗器82を別個に接続する必要が生じる。しかし、本実施形態においては、図1に示すように接続されており、電圧調整用抵抗器81A、81B、81C(、81D)が直流接地用抵抗器82の役割を果たすので、電圧調整用抵抗器81A、81B、81C(、81D)および直流接地用抵抗器82を兼用することができる。これによって、抵抗器の個数も削減することができる。
【0050】
また、本実施形態の可変インダクタ5において、複数のインダクタンス素子61、62、63、64は、図2に示すように、1本(または複数のインダクタンス素子61、62、63、64の個数よりも少ない本数)の電極パターンにおける複数のインダクタンス部であることが好ましい。この場合、インダクタンス素子群6は引出電極71A、71B、71Cを接続点として有していることが好ましい。これにより、コイルやチップインダクタなどを直列接続する手間が省けるので、簡単な構成により複数のインダクタンス素子61、62、63、64を形成することができる。
【0051】
さらに、本実施形態の電圧制御発振器1においては、図5に示すように、共振回路3に可変容量ダイオード13が接続されていることが好ましい。一般的な電圧制御発振器の場合、大きな容量変化比をもつ可変容量ダイオードを共振回路に用いて発振周波数を可変させている。この場合、図8に示すように、発振周波数の広域化のために制御電圧感度、すなわちKV値(図8の直線の傾き)を高くしなければならず、電圧制御発振器において位相雑音を引き起こす原因となる。また、一般的な電圧制御発振器において複数の可変容量ダイオードを直列接続した場合、各可変容量ダイオードの直列抵抗成分の影響により共振回路のQ値が低下するので、上記と同様、位相雑音を招いてしまう。
【0052】
しかし、図5に示した本実施形態の電圧制御発振器1のように、共振回路3に可変インダクタ5および可変容量ダイオード13が接続されている場合、発振周波数の可変素子が可変インダクタ5および可変容量ダイオード13の2個であるので、図5および図9に示すように、第1の制御電圧入力端子9aから供給される制御電圧によって可変インダクタ5のインダクタンス値を段階的に変更することができるとともに、可変容量ダイオード13に係るKV値を第2の制御電圧入力端子9bから供給される制御電圧によってあまり高くせずに変更することができるので、位相雑音を発生させることなく発振周波数の広域化を図ることができる。
【0053】
例えば、図9に示すように、第1の制御電圧入力端子9aから0Vの制御電圧が供給された場合(つまり、第1の制御電圧入力端子9aから制御電圧が供給されていない場合)、一番下の直線が示す通り、第2の制御電圧入力端子9bから供給される制御電圧を増大させると本実施形態の電圧制御発振器1から出力される発振周波数が増大する。しかし、可変容量ダイオード13に係るKV値(すなわち直線の傾き)は小さいので、本実施形態の電圧制御発振器1が位相雑音を引き起こすことはない。ここで、発振周波数をさらに増大させたい場合、第1の制御電圧入力端子9aから供給される制御電圧を増大させればよい。同様に、第1の制御電圧入力端子9aからV1の制御電圧が供給された場合、下から2番目の直線が示す通り、第2の制御電圧入力端子9bから供給される制御電圧を増大させると本実施形態の電圧制御発振器1から出力される発振周波数が増大する。そして、第2の制御電圧入力端子9bから供給される制御電圧が0Vの場合、第1の制御電圧入力端子9aから供給される制御電圧が高いほど本実施形態の電圧制御発振器1から出力される発振周波数が高くなる。つまり、本実施形態においては、可変インダクタ5および可変容量ダイオード13の可変幅をそれぞれ制御する制御電圧の電圧値をそれぞれ好適に調整することによって、位相雑音を発生させることなく発振周波数の広域化を図ることができる。
【0054】
また、本実施形態の電圧制御発振器1においては、図6に示すように、制御電圧が複数のスイッチダイオード7A、7B、7Cの各他端側および可変容量ダイオード13のカソードに印加されるように1個の制御電圧入力端子9が形成されていることが好ましい。この場合、1個の制御電圧入力端子9から供給された制御電圧がスイッチダイオード7A、7B、7Cの他端側および可変容量ダイオード13のカソードにそれぞれ印加されるので、スイッチダイオード7A、7B、7Cの他端側および可変容量ダイオード13のカソードに応じて制御電圧入力端子9を個別に用意する必要がなくなり、制御電圧入力端子9の個数を削減することができる。ここで、図10に示すように、図6に示した本実施形態の電圧制御発振器1においては、図7に示した発振周波数の変化を示すグラフの水平部分が可変容量ダイオード13の容量変化により右上がりに傾いた状態の発振周波数の変化を示す。このように、図6に示した電圧制御発振器1は、共振回路3に可変容量ダイオード13を有しない図1に示した電圧制御発振器1と比較し、制御電圧入力端子9が1個であっても発振周波数の可変幅をさらに拡大することができる。
【0055】
また、本実施形態の電圧制御発振器1においては、図1に示すように、複数の定電圧供給回路4A、4B、4Cが1個の電源端子11から供給される電源電圧を複数のスイッチダイオード7A、7B、7Cの個数に応じて分圧するように形成されていることが好ましい。これにより、図5に示すように、複数のスイッチダイオード7A、7B、7Cの個数に応じて定電圧源を用意する必要がなくなるので、定電圧源の個数を削減することができる。また、複数の定電圧源が確保できずに本実施形態の電圧制御発振器1が採用できないといった不都合も回避することができる。
【0056】
すなわち、本実施形態の可変インダクタ5によれば、共通の制御電圧入力端子9を用いて可変インダクタ5のインダクタンス値が3段階以上に可変するので、可変インダクタ5の発振周波数の可変幅を拡大しつつもその制御電圧入力端子9の個数を1個にまで減少させることができるという作用効果を奏する。
【0057】
また、本実施形態の電圧制御発振器1によれば、可変インダクタ5の適切な接続位置の決定および制御電圧の確保により電圧制御発振器1に本実施形態の可変インダクタ5を適用することができるので、電圧制御発振器1の発振周波数の可変幅を拡大した新規な電圧制御発振器1を提供することができるという作用効果を奏する。
【0058】
次に、本発明の複合型PLL回路をその一実施形態により説明する。
【0059】
本実施形態の複合型PLL回路20は、図11に示すように、第1のPLL回路21Aおよび第2のPLL回路21Bを備えている。また、第1のPLL回路21Aは、第1の位相比較器22A(PFD1)、第1のループフィルタ23A(LPF1)および第1の電圧制御発振器1A(VCO1)を有しており、第2のPLL回路21Bは、第2の位相比較器22B(PFD2)、第2のループフィルタ23B(LPF2)および第2の電圧制御発振器1B(VCO2)を有している。ここで、本実施形態を簡潔に説明すると、第1のPLL回路21Aおよび第2のPLL回路21Bの構成はほぼ同様に形成されているが、第1の電圧制御発振器1Aおよび第2の電圧制御発振器1Bの回路構成や各回路構成の接続状態が異なっている。
【0060】
第1の位相比較器22Aおよび第2の位相比較器22Bは、複合型PLL回路20の外部に設けられた共通の水晶発振器24および中央演算処理装置25(CPU)に接続されている。ここで、水晶発振器24は第1の位相比較器22Aおよび第2の位相比較器22Bに共通の基準信号を送信するように形成されている。また、中央演算処理装置25は、第1の位相比較器22Aおよび第2の位相比較器22Bに共通のデータ信号を送信するように形成されている。また、第1の位相比較器22Aおよび第2の位相比較器22Bは、共通の基準信号およびデータ信号の位相差を電圧に変換した信号を第1のループフィルタ23Aまたは第2のループフィルタ23Bにそれぞれ出力するように形成されている。
【0061】
第1のループフィルタ23Aおよび第2のループフィルタ23Bは、第1の位相比較器22Aまたは第2の位相比較器22Bの後段にそれぞれ接続されている。これら第1のループフィルタ23Aおよび第2のループフィルタ23Bは、第1の位相比較器22Aまたは第2の位相比較器22Bから出力された信号が入力されるように接続されている。また、第1のループフィルタ23Aは、第1の電圧制御発振器1Aおよび第2の電圧制御発振器1Bに第1の制御電圧が入力されるように接続されており、第2のループフィルタ23Bは、第2の電圧制御発振器1Bに第2の制御電圧が入力されるように接続されている。
【0062】
第1の電圧制御発振器1Aは、第1のループフィルタ23Aから供給された第1の制御電圧に基づいて発振周波数が可変するように形成されている。また、第1の電圧制御発振器1Aは、出力する発振信号が第1の位相比較器22Aにフィードバックするように接続されている。第1の電圧制御発振器1Aとしては、従来の電圧制御発振器または本実施形態の電圧制御発振器1を用いることができる。本実施形態の第1の電圧制御発振器1Aとしては、図12に示すように、制御電圧の印加により可変容量ダイオード13の容量値を可変させて発振周波数を可変させる従来の電圧制御発振器が用いられている。
【0063】
第2の電圧制御発振器1Bは、図11に示すように、第1のループフィルタ23Aから供給された第1の制御電圧および第2のループフィルタ23Bから供給された第2の制御電圧に基づいて発振周波数が可変するように形成されている。また、第2の電圧制御発振器1Bは、出力する発振信号が第2の位相比較器22Bにフィードバックするように接続されている。この第2の電圧制御発振器1Bとしては、図12および図5に示すように、本実施形態の可変インダクタ5、第1の制御電圧入力端子9a、可変容量ダイオード13および第2の制御電圧入力端子9bを備えた本実施形態の電圧制御発振器1が用いられている。
【0064】
次に、本実施形態の複合型PLL回路20の作用効果を説明する。
【0065】
本実施形態の複合型PLL回路20においては、図11および図12に示すように、第1のPLL回路21Aに用いられる第1のループフィルタ23Aから出力される第1の制御電圧が第2の電圧制御発振器1Bに係る第1の制御電圧として入力されるように第2の電圧制御発振器1Bが第1のループフィルタ23に接続されている。本実施形態の電圧制御発振器1は、図1、図5または図6に示すように、少なくとも外部から供給される制御電圧が入力させる制御電圧入力端子9を1個、好ましくは2個用意する必要がある。しかし、それは、本実施形態の複合型PLL回路20の外部回路に制御電圧を発生させるための制御電圧供給回路90を用意しなければならないことを意味する。そこで、本実施形態の複合型PLL回路20においては、第1のループフィルタ23Aおよび第2のループフィルタ23Bを図1に示した制御電圧供給回路90としてそれぞれ用いているため、第2の電圧制御発振器1Bである本実施形態の電圧制御発振器1に係る第1の制御電圧入力端子9aおよび第2の制御電圧入力端子9bに第1のループフィルタ23Aまたは第2のループフィルタ23Bを接続している。これにより、第1のPLL回路21Aによって生成された制御電圧が第2のPLL回路21Bの制御電圧になるので、可変インダクタ5に制御電圧を供給する制御電圧供給回路90を複合型PLL回路20の外部に新たに設けなくても、複合型PLL回路20の発振周波数の可変幅を広帯域化することができる。
【0066】
すなわち、本実施形態の複合型PLL回路20によれば、可変インダクタ5の適切な接続位置の決定および制御電圧の確保により複合型PLL回路20に本実施形態の可変インダクタ5を適用することができるので、複合型PLL回路20の発振周波数の可変幅を拡大した新規な複合型PLL回路20を提供することができるという作用効果を奏する。
【0067】
次に、本発明のフィルタ回路をその一実施形態により説明する。
【0068】
本実施形態のフィルタ回路30は、図13に示すように、3個のキャパシタ31、32、33および2個の共振回路34A、34Bを備えている。また、2個の共振回路34A、34Bは、本実施形態の可変インダクタ5A、5Bをそれぞれ有している。
【0069】
3個のキャパシタ31、32、33は、入力端子から出力端子の間において直列に接続されている。これらキャパシタの個数は、共振回路34A、34Bの接続位置を特定するために決定されたものであるため、中央の1個のキャパシタ32が2個のキャパシタ32A、32Bに変更されていても良い。また、図14に示すように、中央の1個のキャパシタ32が2個の可変容量ダイオード32A、32Bに変更されていても良い。この場合、本実施形態の可変インダクタ5A、5Bが有する制御電圧入力端子9から入力される制御電圧の入力点に対して2個の可変容量ダイオード32A、32Bが向かい合うようにそれらが接続される。
【0070】
また、2個の共振回路34A、34Bは、図13に示すように、3個のキャパシタ31、32、33の直列接続により生じる2個の接続点と高周波信号からみたグランド10との間にそれぞれ直列に接続されている。ここで、2個の共振回路34A、34Bに接続された各々の可変インダクタ5A、5Bは、図13に示すように、共通の制御電圧入力端子9を用いて形成されていることが好ましい。また、共振回路34A、34Bは、本実施形態の可変インダクタ5を有する並列共振回路であることが好ましい。
【0071】
次に、本実施形態のフィルタ回路30の作用を説明する。
【0072】
本実施形態のフィルタ回路30においては、図13に示すように、3個のキャパシタ31、32、33の直列接続により生じる2個の接続点と高周波信号からみたグランド10との間にそれぞれ2個の共振回路34A、34Bが直列に接続されている。そして、これら2個の共振回路34A、34Bには、本実施形態の可変インダクタ5がそれぞれ接続されている。そのため、フィルタ回路30における共振周波数の可変幅を広帯域化することができる。
【0073】
すなわち、本実施形態のフィルタ回路30によれば、可変インダクタ5の適切な接続位置の決定および制御電圧の確保によりフィルタ回路30に本実施形態の可変インダクタ5を適用することができるので、フィルタ回路30の共振周波数の可変幅を拡大した新規なフィルタ回路30を提供することができるという作用効果を奏する。
【0074】
次に、本発明の増幅回路40をその一実施形態により説明する。
【0075】
本実施形態の増幅回路40は、図15に示すように、増幅用トランジスタ41および本実施形態の可変インダクタ5Aを備えている。
【0076】
本実施形態の可変インダクタ5Aは、図15に示すように、増幅用トランジスタ41の入力端子に接続されている。ここで、この可変インダクタ5A、5Bは、図16に示すように、増幅用トランジスタ41の入力端子および出力端子の両端に接続されていてもよい。つまり、本実施形態の可変インダクタ5A、5Bは、増幅用トランジスタ41の入力端子および出力端子のうちの少なくとも出力端子に接続されていればよい。
【0077】
可変インダクタ5A、5Bが増幅用トランジスタ41の入力端子および出力端子の両端に接続されている場合、図16に示すように、増幅用トランジスタ41の入力端子に接続された可変インダクタ5Bの制御電圧入力端子9cが増幅用トランジスタ41の出力端子に接続された可変インダクタ5Aの制御電圧入力端子9dに接続されていること、またはその逆に、図示はしないが、増幅用トランジスタ41の出力端子に接続された可変インダクタ5Aの制御電圧入力端子9dが増幅用トランジスタ41の入力端子に接続された可変インダクタ5Bの制御電圧入力端子9cに接続されていることにより、共通の制御電圧により2個の可変インダクタ5のインダクタンス値が制御されることが好ましい。
【0078】
次に、本実施形態の増幅回路40の作用を説明する。
【0079】
本実施形態の増幅回路40においては、図15に示すように、増幅用トランジスタ41の入力端子および出力端子のうちの少なくとも出力端子に本実施形態の可変インダクタ5Aが接続されている。そのため、増幅回路40における増幅幅を広帯域化することができる。
【0080】
また、図16に示すように、可変インダクタ5A、5Bが増幅用トランジスタ41の入力端子および出力端子の両端に接続されている場合、2個の可変インダクタ5A、5Bのそれぞれの制御電圧入力端子9cおよび制御電圧入力端子9dが連結していると、共通の制御電圧により可変インダクタ5のインダクタンス値が制御されるので、1個の制御電圧入力端子9cまたは制御電圧入力端子9dにより増幅回路40における増幅幅を広帯域化することができる。
【0081】
すなわち、本実施形態の増幅回路40によれば、可変インダクタ5A、5Bの適切な接続位置の決定および制御電圧の確保により増幅回路40に本実施形態の可変インダクタ5を適用することができるので、増幅回路40の増幅幅を拡大した新規な増幅回路40を提供することができるという作用効果を奏する。
【0082】
なお、本発明は、前述した実施形態などに限定されるものではなく、必要に応じて種々の変更が可能である。
【符号の説明】
【0083】
1 電圧制御発振器
2 発振用トランジスタ
4A、4B、4C、4D 定電圧供給回路
5 可変インダクタ
6 インダクタンス素子群
7A、7B、7C、7D スイッチダイオード
8A、8B、8C、8D 定電圧入力端子
9、9a、9b、9c、9d 制御電圧入力端子
10 グランド
11 電源端子
12 直流カットコンデンサ
13 可変容量ダイオード
14 チョークコイル
20 複合型PLL回路
30 フィルタ回路
40 増幅回路

【特許請求の範囲】
【請求項1】
直列に接続することにより1個のインダクタンス素子群を形成する複数のインダクタンス素子と、
前記複数のインダクタンス素子におけるそれぞれの接続点とグランドとの間にそれぞれ接続されている複数のスイッチダイオードと、
前記複数のスイッチダイオードにおけるそれぞれの一端側に対して互いに異なる定電圧をそれぞれ供給する複数の定電圧供給回路に接続される複数の定電圧入力端子と、
前記複数のスイッチダイオードにおけるそれぞれの他端側から制御電圧を供給することにより、前記1個のインダクタンス素子群に係るホット側端子とグランド側端子との間において結合する前記複数のインダクタンス素子の個数を制御する制御電圧供給回路に接続される1個の制御電圧入力端子と
を備えていることを特徴とする可変インダクタ。
【請求項2】
前記インダクタンス素子群の両端にそれぞれ接続された2個の直流カットコンデンサを備えており、
前記制御電圧入力端子は、前記インダクタンス素子群を介して前記複数のスイッチダイオードに前記制御電圧が印加されるように形成されている
ことを特徴とする請求項1に記載の可変インダクタ。
【請求項3】
前記複数のスイッチダイオードにおけるそれぞれのアノードは、前記インダクタンス素子群におけるそれぞれの接続点に接続されており、
前記複数のスイッチダイオードにおけるそれぞれのカソードは、前記複数の定電圧入力端子にそれぞれ接続されている
ことを特徴とする請求項2に記載の可変インダクタ。
【請求項4】
前記複数のインダクタンス素子は、前記インダクタンス素子群となる1本または前記複数のインダクタンス素子の個数よりも少ない本数の電極パターンの領域を複数に分けることにより設けられた複数のインダクタンス部であり、
前記インダクタンス素子群は、前記複数のインダクタンス部におけるそれぞれの境界から引き出された1個または2個以上の引出電極を前記接続点として有している
ことを特徴とする請求項1から請求項3のいずれか1項に記載の可変インダクタ。
【請求項5】
発振用トランジスタと、
請求項1から請求項5のいずれか1項に記載の可変インダクタを用いて形成されているとともに前記発振用トランジスタの入力端子とグランドとの間に接続されている共振回路と、
前記複数の定電圧入力端子にそれぞれ接続される複数の定電圧供給回路と
を備えていることを特徴とする電圧制御発振器。
【請求項6】
前記共振回路は、前記発振用トランジスタから得られる発振周波数の可変幅を調整する1個または2個以上の可変容量ダイオードを有しており、
前記制御電圧入力端子は、前記複数のスイッチダイオードにおけるそれぞれの他端側だけでなく、前記可変容量ダイオードのカソードにも前記制御電圧が印加されるように形成されている
ことを特徴とする請求項5に記載の電圧制御発振器。
【請求項7】
前記複数の定電圧供給回路は、1個の電源端子から供給される電源電圧を前記複数のスイッチダイオードの個数に応じて分圧することにより、前記複数のスイッチダイオードに対して互いに異なる定電圧をそれぞれ供給するように形成されている
ことを特徴とする請求項5または請求項6に記載の電圧制御発振器。
【請求項8】
共通の基準信号およびデータ信号が入力される第1のPLL回路および第2のPLL回路を備えており、
前記第2のPLL回路は、請求項5から請求項7のいずれか1項に記載の電圧制御発振器を第2の電圧制御発振器として有しており、
前記第2の電圧制御発振器は、前記第1のPLL回路に用いられる第1のループフィルタから出力される第1の制御電圧が前記第2の電圧制御発振器に係る前記制御電圧として入力されるように、前記第1のループフィルタに接続されている
ことを特徴とする複合型PLL回路。
【請求項9】
直列に接続された3個のキャパシタと、
請求項1から請求項4のいずれか1項に記載の可変インダクタをそれぞれ有しているとともに、前記3個のキャパシタの直列接続により生じる2個の接続点と高周波信号からみたグランドとの間にそれぞれ直列に接続されている2個の共振回路と
を備えていることを特徴とするフィルタ回路。
【請求項10】
増幅用トランジスタと、
前記増幅用トランジスタの入力端子および出力端子のうちの少なくとも出力端子に接続されている請求項1から請求項4のいずれか1項に記載の可変インダクタと
を備えていることを特徴とする増幅回路。

【図1】
image rotate

【図2】
image rotate

【図3】
image rotate

【図4】
image rotate

【図5】
image rotate

【図6】
image rotate

【図7】
image rotate

【図8】
image rotate

【図9】
image rotate

【図10】
image rotate

【図11】
image rotate

【図17】
image rotate

【図12】
image rotate

【図13】
image rotate

【図14】
image rotate

【図15】
image rotate

【図16】
image rotate


【公開番号】特開2011−109534(P2011−109534A)
【公開日】平成23年6月2日(2011.6.2)
【国際特許分類】
【出願番号】特願2009−264223(P2009−264223)
【出願日】平成21年11月19日(2009.11.19)
【出願人】(000010098)アルプス電気株式会社 (4,263)
【Fターム(参考)】