Notice: Undefined variable: fterm_desc_sub in /mnt/www/biblio_conv.php on line 353
可変インピーダンス装置及び無線システム
説明

可変インピーダンス装置及び無線システム

【課題】 選択する容量の数に関わらずにそのオン抵抗を一定に保つことができる可変インピーダンス装置及びそれを用いた無線システムを提供する。
【解決手段】 一対の入出力端子101、102と、一対の入出力端子間に並列に接続された複数の回路ブロックBL1〜BL4と、を備え、回路ブロックは、一対の入出力端子の一方に一端が接続された容量性回路要素C1〜C4と、容量性回路要素の他端と一対の入出力端子の他方との間に互い並列に接続された回路ブロックの数以上の数のスイッチ素子SW1−1〜SW4−4を備えるスイッチ回路SW1〜SW4と、を備える。

【発明の詳細な説明】
【技術分野】
【0001】
本発明は、高周波回路においてインピーダンスを変化させるための可変インピーダンス装置及びそれを用いた無線システムに関する。
【背景技術】
【0002】
携帯電話に代表される無線通信機器は、サービスの多様化に伴い、複数の周波数帯域の信号を処理するマルチバンド化や、WirelessLANやBluetooth(登録商標)など複数の通信システムを搭載するマルチモード化が要求されている。
【0003】
このような無線システムの場合、帯域の数や無線システムの数に応じて無線回路が必要となり、これらの無線回路には、必ず電力増幅器や電力増幅器の電力効率を最適化するための整合回路が必要となる。たとえ広帯域の電力増幅器を選択した場合であっても、帯域ごとに最適な整合回路を持つ必要がある。これらの複数の無線回路や整合回路は、SPnT(Single Pole n Throw)スイッチを用いて切り替えられて選択される。このため、マルチバンド化やマルチモード化が進むにつれて、無線通信機器内の無線回路は、バンド数、通信システム数の増加に応じて増加するという問題がある。
【0004】
このような問題を解決するために広帯域な電力増幅器の整合回路が提案されている(例えば、特許文献1及び特許文献2参照)。
【0005】
図11は、このような従来の整合回路としての可変インピーダンス回路を示す回路図である。なお、図11は本願の出願人が特許文献1等に記載された図面を判り易く書き直したものである。図11に示すように、この可変インピーダンス回路は、容量とスイッチとで構成される。可変インピーダンス回路1100は端子101と端子102との間のインピーダンスを変化させるための回路であり、端子101と端子102との間には、容量とスイッチとが直列に接続された回路ブロックが、並列にn個接続されている。スイッチSW1がオンするとともに残りのスイッチがオフした場合には、端子101と端子102との間には容量C1が接続されているように見え、スイッチSW1とスイッチSW2がオンするとともに残りのスイッチがオフした場合には、端子101と端子102との間には容量C1と容量C2とが並列に接続されているように見える。このようにスイッチSW1からスイッチSWnまでの各々のスイッチをオン又はオフすることで、端子101と端子102との間のインピーダンスを2通り変化させることが可能である。
【0006】
一般に容量素子の高周波における性能の指標となるQ値は、以下のような式(1)で求められる。
【0007】
【数1】

【0008】
Cは容量値、RONはスイッチ部分で発生するオン抵抗である。なお、以下では、便宜上、互いに並列に接続され、容量とスイッチとが直列に接続された複数の回路ブロックにおける個々の容量を回路に投入する、すなわち、当該容量に直列に接続されたスイッチをオンにすることを、「容量をオンにする」と表現する場合がある。また、以下では乗算を「*」の記号で表す。
【0009】
ここで、スイッチSW1からスイッチSWnで発生するオン抵抗が一定であり、容量C1〜Cnの容量値がそれぞれC1=C、C2=2*C、C3=2*C、Cn=2n−1*Cであると仮定すると、図11のような可変インピーダンス回路を用いた場合、オンにする容量の値あるいは容量の数によって、端子101と端子102との間のQ値は一定にならないという問題がある。また、オンにする容量の数によって、オンするスイッチの数も変わるため、端子101と端子102との間の容量値を連続的に(正確には単位容量値Cづつ順に)変化させた場合でも、端子101と端子102間のオン抵抗が不連続に変化する(単調に変化しない)という問題がある。それらの様子を図12に示す。
【0010】
これらの問題のうち、Q値が一定にならないという問題を解決するものとして、例えば図13に示されるような可変インピーダンス回路が提案されている(特許文献3参照)。図13は本願の出願人が特許文献3に記載された図面を判り易く書き直したものである。図13に示すように、この可変インピーダンス回路1300は、端子101と端子102との間のインピーダンスを変化させるための回路であり、端子101と端子102との間には、4つのスイッチブロックSW1〜SW4が接続されている。スイッチブロックSW1では1つの容量Caと1つのトランジスタTR1−1とが直列に接続されている。トランジスタTR1−1においては、ソースとドレインとの間に抵抗値Rdのバイアス抵抗が接続され、ゲートに抵抗値Rgのゲート抵抗が接続されている。スイッチブロックSW2では互いに並列に接続された2つの容量Caと互いに並列に接続された2つのトランジスタTR2−1、TR2−2とが直列に接続されている。2つのトランジスタTR2−1、TR2−2においては、各々のソースとドレインとの間に共通に抵抗値Rd/2のバイアス抵抗が接続され、各々のゲートに共通に抵抗値Rg/2のゲート抵抗が接続されている。スイッチブロックSW3では互いに並列に接続された4つの容量Caと互いに並列に接続された4つのトランジスタTR3−1〜TR3−4とが直列に接続されている。4つのトランジスタTR3−1〜TR3−4においては、各々のソースとドレインとの間に共通に抵抗値Rd/4のバイアス抵抗が接続され、各々のゲートに共通に抵抗値Rg/4のゲート抵抗が接続されている。スイッチブロックSW4では互いに並列に接続された8つの容量Caと互いに並列に接続された8つのトランジスタTR4−1〜TR4−8とが直列に接続されている。8つのトランジスタTR4−1〜TR4−8においては、各々のソースとドレインとの間に共通に抵抗値Rd/8のバイアス抵抗が接続され、各々のゲートに共通に抵抗値Rg/8のゲート抵抗が接続されている。そして、各トランジスタのオン抵抗は共にTRaである。
【0011】
このように構成することで、オンにする容量の値、すなわち容量の数を変化させても、端子101と端子102との間のQ値を常に一定とすることが可能である。
【先行技術文献】
【特許文献】
【0012】
【特許文献1】特開2008−219758号公報
【特許文献2】US07299018公報
【特許文献3】WO2009/108391公報
【発明の開示】
【発明が解決しようとする課題】
【0013】
しかしながら、図13の構成においても、以下に示す問題が発生する。図13において、オンにする容量の数によって、オンするスイッチの数も変わるため、端子101と端子102と間のオン抵抗が一定にならないという問題がある。特にビットの変わり目(選択する容量の組合せの変わり目)において、大きくオン抵抗が変化するため、容量値を連続的(単位容量値づつ順に)に変化させて最適点を探すようなシステムの場合、最適な収束点を見つけられないなど致命的な問題を引き起こす。
【0014】
本発明は上記問題点を解決するためになされたもので、選択する容量の数に関わらずにそのオン抵抗を一定に保つことができる可変インピーダンス装置及びそれを用いた無線システムを提供することを目的とする。
【0015】
また、本発明は、選択する容量の数に関わらずにそのオン抵抗及びそのQ値のいずれかを一定に保つことができる可変インピーダンス装置を提供することを他の目的とする。
【課題を解決するための手段】
【0016】
上記の課題を解決するために、本発明のある形態に係る可変インピーダンス装置は、一対の入出力端子と、前記一対の入出力端子間に並列に接続された複数の回路ブロックと、を備え、前記回路ブロックは、前記一対の入出力端子の一方に一端が接続された容量性回路要素と、前記容量性回路要素の他端と前記一対の入出力端子の他方との間に互い並列に接続された前記回路ブロックの数以上の数のスイッチ素子を備えるスイッチ回路と、を備える。
【0017】
選択された前記容量性回路要素に対応する全ての前記スイッチ回路に渡って、当該選択された前記容量性回路要素の数に関わらずに一定数の前記スイッチ素子をオンさせるよう構成されてもよい。
【0018】
前記スイッチ回路は、前記回路ブロックの数と同じ数の前記スイッチ素子を備えてもよい。
【0019】
前記スイッチ回路は、前記回路ブロックの数をnとした場合に2n−1の前記スイッチ素子を備えてもよい。
【0020】
前記スイッチ素子がMOSトランジスタであり、当該MOSトランジスタのゲートに抵抗が接続されていてもよい。
【0021】
前記スイッチ素子がMOSトランジスタであり、当該MOSトランジスタのソースとドレインとの間に抵抗が接続されていてもよい。
【0022】
前記MOSトランジスタと前記抵抗とを備える回路が多段に接続されていてもよい。
【0023】
前記MOSトランジスタがNMOSトランジスタであってもよい。
【0024】
前記MOSトランジスタがPMOSトランジスタであってもよい。
【0025】
前記容量性回路要素がMIM容量素子であってもよい。
【0026】
前記容量性回路要素がMOM容量素子であってもよい。
【0027】
全ての前記スイッチ素子のオン抵抗が実質的に同じであってもよい。
【0028】
前記複数の回路ブロックにそれぞれ含まれる前記容量性回路要素が、基準容量値に対し小さい順に2n−1(nは自然数)倍の容量値をそれぞれ有してもよい。
【0029】
前記スイッチ素子がMOSトランジスタであり、当該MOSトランジスタのゲートに第1の抵抗が接続され、且つ当該MOSトランジスタのソースとドレインとの間に第2の抵抗が接続されており、前記容量性回路要素がMIM容量素子であり、全ての前記スイッチ素子のオン抵抗が実質的に同じであり、前記複数の回路ブロックにそれぞれ含まれる前記容量性回路要素が、基準容量値に対し小さい順に2n−1(nは自然数)倍の容量値をそれぞれ有しており、且つ1チップに形成されていてもよい。
【0030】
上記のいずれかの可変インピーダンス装置である第1の可変インピーダンス装置と、第2の可変インピーダンス装置とを備え、前記第1の可変インピーダンス装置と前記第2の可変インピーダンス装置とが選択的に使用可能に構成されており、前記第2の可変インピーダンス装置は、一対の入出力端子と前記一対の入出力端子間に並列に接続され複数の回路ブロックとを備え、前記複数の回路ブロックは、それぞれ、前記一対の入出力端子間に直列に接続された1つの容量性回路要素と1つのスイッチ素子とを備え、全ての前記容量性回路要素の容量値が互いに実質的に同じであり、且つ全ての前記スイッチ素子のオン抵抗が互いに実質的に同じであってもよい。
【0031】
前記可変インピーダンス装置が、SOI構造又はSOS構造の基板上に形成されていてもよい。
【0032】
また、本発明の他の形態に係る無線システムは、上記のいずれかの可変インピーダンス装置を備える。
【0033】
直列可変インピーダンス装置として上記のいずれかの可変インピーダンス装置が高周波信号ラインに直列に挿入され、並列可変インピーダンス装置として特定の上記可変インピーダンス装置が高周波信号ラインとグランドとの間に接続され、前記直列可変インピーダンス装置がそのオン抵抗を一定に制御され、前記並列可変インピーダンス装置がそのQ値を一定に制御されるよう構成されていてもよい。
【発明の効果】
【0034】
本発明は、選択する容量の数に関わらずにそのオン抵抗を一定に保つことができる可変インピーダンス装置及びそれを用いた無線システムを提供できるという効果を奏する。
【図面の簡単な説明】
【0035】
【図1】本発明の実施の形態1に係る可変インピーダンス装置の一構成例を示す等価回路図である。
【図2】図1の可変インピーダンス装置の状態の一例を示す図である。
【図3】図1の可変インピーダンス装置の効果の一例を示す図である。
【図4】本発明の実施の形態1の実施例1に係る可変インピーダンス装置の一構成例を示す回路図である。
【図5】本発明の実施の形態2に係る可変インピーダンス装置の一構成例を示す等価回路図である。
【図6】図5の可変インピーダンス装置の効果の一例を示す図である。
【図7】本発明の実施の形態2の実施例3に係る可変インピーダンス装置の一構成例を示す回路図である。
【図8】本発明の実施の形態3に係る可変インピーダンス装置の一構成例を示す等価回路図である。
【図9】図8の可変インピーダンス装置の状態の一例を示す図である。
【図10】本発明の実施の形態4に係る無線システムの一構成例を示すブロック図である。
【図11】従来の可変インピーダンス装置の回路構成を示す回路図である。
【図12】従来の可変インピーダンス装置の特性の一例を示す図である。
【図13】従来の可変インピーダンス装置の回路構成を示す回路図である。
【発明を実施するための形態】
【0036】
以下、本発明の実施の形態を、図面を参照しながら説明する。なお、以下では全ての図を通じて同一又は相当する要素には同一の参照符号を付して、その重複する説明を省略する。
【0037】
(実施の形態1)
[構成]
図1は本発明の実施の形態1に係る可変インピーダンス装置の一構成例を示す等価回路図である。
【0038】
図1に示すように、本実施の形態1の可変インピーダンス装置100は、入出力端子101と入出力端子102とを備える。入出力端子101及び入出力端子102は、可変インピーダンス装置100に対し信号が出入りする部分を意味し、形状的に他の回路要素と区別できることは必要でない。例えば、可変インピーダンス装置100と他の回路要素との接続点であってもよい。
【0039】
入出力端子101と入出力端子102との間には、複数の回路ブロックBL1〜BL4が互いに並列に接続されている。複数の回路ブロックBL1〜BL4は、それぞれ、入出力端子101に一端が接続された容量性回路要素C1〜C4と容量性回路要素C1〜C4の他端と入出力端子102との間に接続されたスイッチ回路SW1〜SW4とを備える。各々のスイッチ回路SW1〜SW4は、容量性回路要素C1〜C4の他端と入出力端子102との間に並列に接続された、複数の回路ブロックBL1〜BL4の数以上の数のスイッチ素子を備える。
【0040】
回路ブロックBL1〜BL4の数は、2以上であれば特に限定されない。スイッチ素子SW1−1〜SW4−4の数は、回路ブロックの数以上であれば特に限定されない。但し、選択する容量の数に関わらずにそのオン抵抗を一定に保つ形態(他の形態については実施の形態3で詳しく説明する)であれば、回路ブロックの数と同じ数で十分である。
【0041】
容量性回路要素C1〜C4は、容量を有する回路要素を意味する。本願の明細書及び請求の範囲において、「回路要素」は、単独の回路素子と複数の回路素子を有する回路との双方を含む概念を意味する。容量性回路要素C1〜C4は、例えば、単独の容量で構成されてもよく、互いに直列、並列、又は直列且つ並列に接続された複数の容量の合成容量で構成されてもよい。また、容量性回路要素C1〜C4は、所定の容量値を有すれば、その形態は正規の容量素子(capacitor)には限定されず、例えば、寄生容量であってもよい。以下では、「容量性回路要素」を、「容量」と略記する場合がある。
【0042】
容量C1〜C4の容量値は任意であり、互いに同じでも異なっていてもよい。但し、容量C1〜C4の容量値は、順に大きいことが好ましい。典型的には、容量C1〜C4は、基準容量値に対し小さい順に2n−1(nは自然数)倍の容量値をそれぞれ有する。以下には、このような、容量C1〜C4の容量値がそれぞれC1=C、C2=2*C、C3=2*C、C4=2*Cである場合を例示する。
【0043】
スイッチ素子SW1−1〜SW4−4は、オン及びオフして自身が介挿された回路を導通及び切断するものであれば特に限定されない。例えば、MOSトランジスタ、バイポーラトランジスタ等が例示される。本願の明細書及び請求の範囲において、「スイッチ素子(switch element)」は、オン及びオフして自身が介挿された回路を導通及び切断する機能を有する単独の回路素子又は複数の回路素子からなる回路素子群を意味する。
【0044】
具体的には、回路ブロックBL1では、容量C1とスイッチ回路SW1とが直列に接続されている。回路ブロックBL2では、入出力端子101と入出力端子102の間に、容量C2とスイッチ回路SW2とが直列に接続されている。回路ブロックBL3では、入出力端子101と入出力端子102の間に、容量C3とスイッチ回路SW3とが直列に接続されている。回路ブロックBL4では、入出力端子101と入出力端子102の間に、容量C3とスイッチ回路SW4とが直列に接続されている。
【0045】
スイッチ回路SW1は、4つのスイッチ素子SW1−1、SW1−2、SW1−3、SW1−4が互いに並列に接続されて構成されている。スイッチ回路SW2は、4つのスイッチ素子SW2−1、SW2−2、SW2−3、及びSW2−4が互いに並列に接続されて構成されている。スイッチ回路SW3は、4つのスイッチ素子SW3−1、SW3−2、SW3−3、及びSW3−4が互いに並列に接続されて構成されている。スイッチ回路SW4は、4つのスイッチ素子SW4−1、SW4−2、SW4−3、及びSW4−4が互いに並列に接続されて構成されている。
【0046】
スイッチ素子SW1−1〜SW1−4は、それぞれ、制御端子b1−1〜b1−4に入力される制御信号に応じてオン及びオフする。スイッチ素子SW2−1〜SW2−4は、それぞれ、制御端子b2−1〜b2−4に入力される制御信号に応じてオン及びオフする。スイッチ素子SW3−1〜SW1−4は、それぞれ、制御端子b1−1〜b1−4に入力される制御信号に応じてオン及びオフする。スイッチ素子SW2−1〜SW2−4は、それぞれ、制御端子b2−1〜b2−4に入力される制御信号に応じてオン及びオフする。
【0047】
制御端子b1−1〜b4−4に入力される制御信号は、制御回路(図1には示さず。図10の制御回路1005参照)から出力される。
【0048】
[動作]
以上のように構成された可変インピーダンス装置100の動作を説明する。
【0049】
可変インピーダンス装置100は、選択された容量性回路要素C1〜C4に対応する全てのスイッチ回路SW1〜SW4に渡って、当該選択された容量性回路要素C1〜C4の数に関わらずに一定数のスイッチ素子SW1−1〜SW4−4をオンさせるよう構成されている。
【0050】
以下、これを具体的に説明する。図2は図1の可変インピーダンス装置100の状態の一例を示す図である。
【0051】
可変インピーダンス装置100では、図示されない制御回路が、所望の容量値を実現する容量C1〜C4の組合せを選択する。そして、この選択した容量C1〜C4の属する回路ブロックBL1〜BL4のスイッチ回路SW1〜SW4の制御端子b1−1〜b4−4に制御信号を出力して、当該スイッチ回路SW1〜SW4をオンさせる。スイッチ回路SW1〜SW4のオンは、それぞれに属するスイッチ素子SW1−1〜SW4−4をオンさせることにより行なう。
【0052】
ここで、図2に示すように、可変インピーダンス装置100の4つの状態(動作モード)を考える。まず、入出力端子101と入出力端子102との間の4つの信号経路のうちの1つの信号経路をオン状態にする、つまり1つの回路ブロックBL1の容量のみをオンにすることを考える。状態1では、容量C1のみがオン状態である。この時、スイッチ回路SW1のみがオンしており、他のスイッチ回路SW2、SW3、SW4はオフしている。ここで、スイッチ回路SW1の4つのスイッチ素子SW1−1、SW1−2、SW1−3、SW1−4をオンさせる。その結果、オンスイッチ(オンさせるスイッチ素子)の数は4個、オフスイッチ(オフさせるスイッチ素子)の数は12個となる。
【0053】
次に、4つの信号経路のうちの2つの信号経路をオン状態にする、つまり2つの回路ブロックBL1、BL2の容量をオンさせることを考える。状態2では、容量C1と容量C2とがオン状態である。この時、スイッチ回路SW1、SW2がオンしており、スイッチ回路SW3、SW4はオフしている。この時、スイッチ回路SW1では、2つのスイッチ素子SW1−1、SW1−2をオンさせ、スイッチ回路SW2では、2つのスイッチ素子SW2−1、SW2−2をオンさせる。その結果、オンスイッチの合計数は4個、オフスイッチの合計数は12個となる。
【0054】
次に、4つの信号経路のうちの3つの信号経路をオン状態にする、つまり3つの回路ブロックBL1、BL2、BL3の容量をオンさせることを考える。状態3では、容量C1と容量C2と容量C3とがオン状態である。この時、3つのスイッチ回路SW1、SW2、SW3がオンしており、スイッチ回路SW4はオフしている。この時、スイッチ回路SW1では、2つのスイッチ素子SW1−1、SW1−2をオンさせ、スイッチ回路SW2では、1つのスイッチ素子SW2−1をオンさせ、スイッチ回路SW3では、1つのスイッチ素子SW3−1をオンさせる。その結果、オンスイッチの合計数は4個、オフスイッチの合計数は12個となる。
【0055】
最後に4つ(全て)の信号経路をオン状態にする、つまり4つの回路ブロックBL1〜BL4の容量を全てオンさせることを考える。状態4では、容量C1〜容量C4がオン状態である。この時、4つのスイッチ回路SW1〜SW4の全てがオンしている。この時、スイッチ回路SW1では、スイッチ素子SW1−1をオンさせ、スイッチ回路SW2では、スイッチ素子SW2−1をオンさせ、スイッチ回路SW3では、スイッチ素子SW3−1をオンさせ、スイッチ回路SW4では、スイッチ素子SW4−1をオンさせる。その結果、オンスイッチの合計数は4個、オフスイッチの合計数は12個となる。なお、各スイッチ回路において、定められた数のスイッチ素子をオンさせる場合、どのスイッチ素子をオンさせるかは任意である。
【0056】
このように可変インピーダンス装置100を動作させることで、どの容量(C1〜C4)を選択した時、及び何個の容量(C1〜C4)を選択した時であっても、オンにするスイッチ素子(SW1−1〜SW4−4)の数及びオフにするスイッチ素子(SW1−1〜SW4−4)の数をそれぞれ常に同じにすることが可能である。その結果、スイッチ素子SW1−1〜SW4−4のそれぞれのオン抵抗(1個あたりのオン抵抗)を互いに実質的に等しくすると、可変インピーダンス装置100の容量を、小さい値から大きい値まで変化させる場合、図3に示すように、可変インピーダンス装置100のオン抵抗を一定にすることが可能である。これは、どの容量(C1〜C4)を選択した時、及び何個の容量(C1〜C4)を選択した時にでも、入出力端子101と入出力端子102との間のオン抵抗を一定にすることが可能であるためである。
【0057】
また、入出力端子101と入出力端子102との間のQ値は式(1)で求められる。そして、ここでは、容量C1〜C4の容量値がそれぞれC1=C、C2=2*C、C3=2*C、C4=2*Cである。このため、可変インピーダンス装置100の容量値(入出力端子101と入出力端子102との間の容量値)を、容量C1〜C4を最下位の桁からその上位3桁までの各ビットに割り当てるようにして設定すると、可変インピーダンス装置100の容量値は、図3に示すように、容量の設定(2進数的なビットの選択)に対して、連続的に(正確には単位容量値Cづつ順に)直線的に変化する。そうすると、可変インピーダンス装置100の容量値をこのように小さい値から大きい値まで変化させる場合、可変インピーダンス装置100のQ値は、図3に示すように単調に減少する特性を示す。
【0058】
一般に、可変インピーダンス装置100の典型的用途である高周波整合回路においては、容量値の小さい領域ほど頻繁に使用するため、頻繁に使用する容量の小さい領域で高いQ値が得られることは都合がよい。
【0059】
<従来例との比較>
本実施の形態1の可変インピーダンス装置100は、特許文献1〜特許文献3に開示された従来の可変インピーダンス装置と比較すると、以下のような優位性を有する。
【0060】
すなわち、図11に示す従来技術では、オンにする容量の数によって、オンさせるスイッチ素子の数が変わるため、端子101と端子102との間のオン抵抗は一定の値とならず、端子101と端子102間のインピーダンスを動的に連続的に変化させた時に誤動作を引き起こす可能性があった。また、図13に示す従来技術では、これと同様に、端子101と端子102との間のオン抵抗は一定の値とならず、端子101と端子102間のインピーダンスを動的に連続的に変化させた時に誤動作を引き起こす可能性があった。一方、本実施の形態1の可変インピーダンス装置100では、どの容量を選択した時、何個の容量を選択した時にでも、端子間のオン抵抗を一定に保つことができる、つまり端子間の通過損失を一定に保つことができるため、端子101と端子102間のインピーダンスを動的に連続的に変化させた場合でも、前後のデバイスに影響を与えることなく可変インピーダンス装置部分の特性のみを変化させて、最適なインピーダンス値に調整することが可能となる。このため、無線品質の向上及び操作性の向上を図ることができる。
【0061】
次に、本実施の形態1の実施例を説明する。なお、以下では、便宜上、全ての実施の形態の実施例に通し番号を付す。
【0062】
<実施例1>
本実施の形態1の実施例1を説明する。本実施例1は、図1のスイッチ回路SW1〜SW4を実現する構成例を示す。
【0063】
図4は本実施の形態1の実施例に係る可変インピーダンス装置の一構成例を示す回路図である。以下では、回路ブロックBL1〜BL4の数が4つである場合を例示しているが、回路ブロックの数は任意である。
【0064】
本実施例1では、可変インピーダンス装置400のスイッチ回路SW1〜SW4がSOS(Silicon On Sapphire)構造又はSOI(Silicon On Insulator)構造の半導体基板上に形成されている。なお、以下ではNチャンネル型MOSFET(N-channel Metal-Oxide Semiconductor Field Effect Transistor)をNMOSFETと略記する。
【0065】
スイッチ回路SW1では、スイッチ素子SW1−1がNMOSFETであるトランジスタTR1−1で構成されている。トランジスタTR1−1のドレインとソースとの間には抵抗R1−11が接続され、トランジスタTR1−1のゲートと制御端子b1−1との間には抵抗R1−1が接続されている。スイッチ素子SW1−2がNMOSFETであるトランジスタTR1−2で構成されている。トランジスタTR1−2のドレインとソースとの間には抵抗R1−12が接続され、トランジスタTR1−1のゲートと制御端子b1−2との間には抵抗R1−2が接続されている。スイッチ素子SW1−3がNMOSFETであるトランジスタTR1−3で構成されている。トランジスタTR1−3のドレインとソースとの間には抵抗R1−13が接続され、トランジスタTR1−3のゲートと制御端子b1−3との間には抵抗R1−3が接続されている。スイッチ素子SW1−4がNMOSFETであるトランジスタTR1−4で構成されている。トランジスタTR1−4のドレインとソースとの間には抵抗R1−14が接続され、トランジスタTR1−4のゲートと制御端子b1−4との間には抵抗R1−4が接続されている。
【0066】
スイッチ回路SW2では、スイッチ素子SW2−1がNMOSFETであるトランジスタTR2−1で構成されている。トランジスタTR2−1のドレインとソースとの間には抵抗R2−11が接続され、トランジスタTR2−1のゲートと制御端子b2−1との間には抵抗R2−1が接続されている。スイッチ素子SW2−2がNMOSFETであるトランジスタTR2−2で構成されている。トランジスタTR2−2のドレインとソースとの間には抵抗R2−12が接続され、トランジスタTR2−1のゲートと制御端子b2−2との間には抵抗R2−2が接続されている。スイッチ素子SW2−3がNMOSFETであるトランジスタTR2−3で構成されている。トランジスタTR2−3のドレインとソースとの間には抵抗R2−13が接続され、トランジスタTR2−3のゲートと制御端子b2−3との間には抵抗R2−3が接続されている。スイッチ素子SW2−4がNMOSFETであるトランジスタTR2−4で構成されている。トランジスタTR2−4のドレインとソースとの間には抵抗R2−14が接続され、トランジスタTR2−4のゲートと制御端子b2−4との間には抵抗R2−4が接続されている。
【0067】
スイッチ回路SW3では、スイッチ素子SW3−1がNMOSFETであるトランジスタTR3−1で構成されている。トランジスタTR3−1のドレインとソースとの間には抵抗R3−11が接続され、トランジスタTR3−1のゲートと制御端子b3−1との間には抵抗R3−1が接続されている。スイッチ素子SW3−2がNMOSFETであるトランジスタTR3−2で構成されている。トランジスタTR3−2のドレインとソースとの間には抵抗R3−12が接続され、トランジスタTR3−1のゲートと制御端子b3−2との間には抵抗R3−2が接続されている。スイッチ素子SW3−3がNMOSFETであるトランジスタTR3−3で構成されている。トランジスタTR3−3のドレインとソースとの間には抵抗R3−13が接続され、トランジスタTR3−3のゲートと制御端子b3−3との間には抵抗R3−3が接続されている。スイッチ素子SW3−4がNMOSFETであるトランジスタTR3−4で構成されている。トランジスタTR3−4のドレインとソースとの間には抵抗R3−14が接続され、トランジスタTR3−4のゲートと制御端子b3−4との間には抵抗R3−4が接続されている。
【0068】
スイッチ回路SW4では、スイッチ素子SW4−1がNMOSFETであるトランジスタTR4−1で構成されている。トランジスタTR4−1のドレインとソースとの間には抵抗R4−11が接続され、トランジスタTR4−1のゲートと制御端子b4−1との間には抵抗R4−1が接続されている。スイッチ素子SW4−2がNMOSFETであるトランジスタTR4−2で構成されている。トランジスタTR4−2のドレインとソースとの間には抵抗R4−12が接続され、トランジスタTR4−1のゲートと制御端子b4−2との間には抵抗R4−2が接続されている。スイッチ素子SW4−3がNMOSFETであるトランジスタTR4−3で構成されている。トランジスタTR4−3のドレインとソースとの間には抵抗R4−13が接続され、トランジスタTR4−3のゲートと制御端子b4−3との間には抵抗R4−3が接続されている。スイッチ素子SW4−4がNMOSFETであるトランジスタTR4−4で構成されている。トランジスタTR4−4のドレインとソースとの間には抵抗R4−14が接続され、トランジスタTR4−4のゲートと制御端子b4−4との間には抵抗R4−4が接続されている。
【0069】
トランジスタTR1−1〜TR4−4のサイズは互いに同じである。抵抗R1−11〜R4−14は、その流れる電流が無視し得る程度に、トランジスタTR1−1〜TR4−4のオン抵抗に比べて十分大きい抵抗値を有する。抵抗R1−11〜R4−14は、全て実質的に同じ抵抗値を有する。抵抗R1−1〜R4−4は、互いに実質的に同じ抵抗値を有する。これにより、トランジスタTR1−1〜TR4−4のオン抵抗は、全て実質的に同じになる。抵抗R1−11〜R4−14、R1−1〜R4−4は、例えば、ポリシリコン抵抗、もしくは拡散抵抗で構成される。
【0070】
容量C1〜C4は、いずれも、MIM容量(Metal-Insulator-Metal Capacitor)もしくはMOM容量(Metal-Oxide-Metal Capacitor)である容量性回路要素CMIMで構成されている。容量C1〜C4の容量値は、それぞれ、C1=C、C2=2*C、C3=2*C、C4=2*Cである。
【0071】
次に以上のように構成された可変インピーダンス装置400の動作を説明する。
【0072】
トランジスタTR1−1〜TR4−4は、それぞれ、制御端子b1−1〜b4−4にLowレベルの制御信号が入力されるとオフし、制御端子b1−1〜b4−4にHighレベルの制御信号が入力されるとオンする。これにより、スイッチ回路SW1〜SW4では、それぞれ、制御端子b1−1〜b4−4に入力される制御信号に応じてスイッチ素子SW1−1〜SW4−4がオン及びオフする。従って、上述のように、選択された容量C1〜C4の属する回路ブロックBL1〜BL4のスイッチ回路SW1〜SW4をオンさせて所望の容量値を実現することができる。その際、上述の効果を得ることができる。
【0073】
<実施例2>
本実施の形態1の実施例2は、実施例1と比較すると、トランジスタTR1−1〜TR4−4をNMOSFETではなく、Pチャンネル型MOSFETで構成した点が異なり、その他は実施例1と同様である。なお、以下ではPチャンネル型MOSFETをPMOSFETと略記する。PMOSFETで構成されたトランジスタTR1−1〜TR4−4は、それぞれ、制御端子b1−1〜b4−4にHighレベルの制御信号が入力されるとオフし、制御端子b1−1〜b4−4にLowレベルの制御信号が入力されるとオンする。これにより、実施例1と同様の効果が得られる。
【0074】
(実施の形態2)
本発明の実施の形態2は、選択する容量の数に関わらずにそのQ値を一定に保つ形態を例示するものである。
【0075】
図5は本実施の形態2に係る可変インピーダンス装置の一構成例を示す等価回路図である。図5に示すよう、本実施の形態2の可変インピーダンス装置500は、入出力端子101と入出力端子102とを備える。入出力端子101と入出力端子102との間には、複数の回路ブロックが互いに並列に接続されている。回路ブロックの数は、2以上であれば特に限定されない。以下には回路ブロックの数が15である場合を例示する。
【0076】
複数の回路ブロックは、それぞれ、入出力端子101に一端が接続された容量(容量性回路要素)C1〜C15と容量C1〜C15の他端と入出力端子102との間に接続されたスイッチ素子SW1〜SW15とを備える。
【0077】
容量C1〜C15は、全て実質的に同じ容量値Cxを有し、スイッチ素子SW0−1〜SW0−15は、全て実質的に同じスイッチ1個当たりのオン抵抗RSWを有する。
【0078】
スイッチ素子SW0−1〜SW0−15は、それぞれ、制御端子b1〜b15に制御回路(図10の制御回路1005参照)から入力される制御信号によりオン及びオフされる。
【0079】
以上の構成によれば、容量C1のみオンした時の可変インピーダンス装置500のオン抵抗(入出力端子101と入出力端子102との間のオン抵抗)はRSWとなり、Q値は、(1)式よりQ=1/(ω*Cx*RSW)となる。
【0080】
容量C1と容量C2とがオンした時、当該オン抵抗はRSW/2となり、Q値はQ=1/(ω*2*Cx*RSW/2)=1/(ω*Cx*RSW)となる。
【0081】
N個の容量がオンした時、可変インピーダンス装置500のオン抵抗はRSW/Nとなり、Q値はQ=1/(ω*N*Cx*RSW/N)=1/(ω*Cx*RSW)となる。
【0082】
従って、本実施の形態2の可変インピーダンス装置500では、どの容量を選択した時、何個の容量を選択した時にでも、Q値を一定に保つことができる。
これを図に表すと、図6に示すような特性になる。すなわち、可変インピーダンス装置500の容量値は、図6に示すように、容量の設定に対して、連続的に(正確には単位容量値Cづつ順に)直線的に変化する。そうすると、可変インピーダンス装置500の容量値をこのように小さい値から大きい値まで変化させる場合、可変インピーダンス装置500のオン抵抗は、図6に示すように単調に減少する特性を示す。
【0083】
<使用態様>
本実施の形態2の可変インピーダンス装置500は、例えば、実施の形態1の可変インピーダンス装置100に代えて用いられる。また、可変インピーダンス装置500は、例えば、高周波回路に、実施の形態1の可変インピーダンス装置100と並列に組み込まれ、可変インピーダンス装置500と可変インピーダンス装置100とが選択的に当該高周波回路に接続(投入)されるよう構成されてもよい。
【0084】
<従来例との比較>
本実施の形態2の可変インピーダンス装置500は、特許文献1〜特許文献3に開示された従来の可変インピーダンス装置と比較すると、以下のような優位性を有する。すなわち、図11に示す従来技術では、オンにする容量の値によって、端子101と端子102との間のオン抵抗もQ値も一定にならず、また単調にも変化しない。また、図13に示す従来技術では、オンにする容量の数を連続的(正確には単位容量値Cづつ順に)に変化させたとき、ビットの切り替わり点などでばらつきなどによって端子101と端子102との間のオン抵抗が単調に変化せず、出力のインピーダンスを常時検波して整合を合わせこむシステムでは誤動作を引き起こす可能性があった。
【0085】
一方、本実施の形態2の可変インピーダンス装置500では、どの容量を選択した時、何個の容量を選択した時にでも、端子間のQ値を一定に保ち、オン抵抗を単調に変化させることができる。このため、無線品質の向上及び操作性の向上を図ることができる。
【0086】
<実施例3>
本実施の形態2の実施例3を説明する。本実施例3は、図5のスイッチ素子SW0−1〜SW0−15を実現する構成例を示す。
【0087】
図7は本実施の形態2の実施例3に係る可変インピーダンス装置の一構成例を示す回路図である。以下では、回路ブロックの数が15である場合を例示しているが、回路ブロックの数は任意である。
【0088】
本実施例3では、可変インピーダンス装置700のスイッチ素子SW0−1〜SW0−15がSOS構造又はSOI構造の半導体基板上に形成されている。スイッチ素子SW0−1〜SW0−15は、それぞれ、NMOSFETであるトランジスタTR1〜TR15で構成されている。トランジスタTR1〜TR15のドレインとソースとの間には、それぞれ、抵抗Rd1〜Rd15が接続され、トランジスタTR1〜TR15のゲートと各々に対応する制御端子b1〜b15との間には、それぞれ、抵抗Rg1〜Rg15が接続されている。
【0089】
トランジスタTR1〜TR15のサイズは互いに同じである。抵抗Rd1〜Rd15は、その流れる電流が無視し得る程度に、トランジスタTR1〜TR15のオン抵抗に比べて十分大きい抵抗値を有する。抵抗Rd1〜Rd15は、全て実質的に同じ抵抗値を有する。抵抗Rg1〜Rg15は、互いに実質的に同じ抵抗値を有する。これにより、トランジスタTR1〜TR15のオン抵抗は、全て実質的に同じになる。抵抗Rd1〜Rd15、Rg1〜Rg15は、例えば、ポリシリコン抵抗、もしくは拡散抵抗で構成される。
【0090】
容量C1〜C15は、いずれも、MIM容量もしくはMOM容量である容量性回路要素CMIMで構成されている。容量C1〜C15を構成する容量性回路要素CMIMは、例えば、全て同じ容量値0.1pFを有する。
【0091】
次に以上のように構成された可変インピーダンス装置700の動作を説明する。
【0092】
トランジスタTR1〜TR15は、それぞれ、制御端子b1〜b15にLowレベルの制御信号が入力されるとオフし、制御端子b1〜b15にHighレベルの制御信号が入力されるとオンする。これにより、制御端子b1〜b15に入力される制御信号に応じてスイッチ素子SW0−1〜SW0−15がオン及びオフする。従って、上述のように、選択された容量C1〜C15の属する回路のスイッチ素子SW0−1〜SW0−15をオンさせて所望の容量値を実現することができる。その際、上述の効果を得ることができる。
【0093】
<実施例4>
本実施の形態2の実施例4は、実施例3と比較すると、トランジスタTR1〜TR15をNMOSFETではなく、PMOSFETで構成した点が異なり、その他は実施例3と同様である。PMOSFETで構成されたトランジスタTR1〜TR15は、それぞれ、制御端子b1〜b15にHighレベルの制御信号が入力されるとオフし、制御端子b1〜b15にLowレベルの制御信号が入力されるとオンする。これにより、実施例3と同様の効果が得られる。
【0094】
(実施の形態3)
本発明の実施の形態3は、選択する容量の数に関わらずにそのオン抵抗又はそのQ値を一定に保つ形態を例示するものである。
【0095】
[構成]
図8は本実施の形態3に係る可変インピーダンス装置の一構成例を示す等価回路図である。図8に示すよう、本実施の形態3の可変インピーダンス装置800は、回路ブロックの数をnとした場合にスイッチ回路が2n−1以上のスイッチ素子を備える点で実施の形態1の可変インピーダンス装置100と異なり、その他の点は実施の形態1の可変インピーダンス装置100と同様である。
【0096】
各スイッチ回路が備えるスイッチ素子の数は、2n−1以上であれば特に限定されない。但し、選択する容量の数に関わらずにそのオン抵抗又はそのQ値を一定に保つよう構成するためには、2n−1で十分である。以下には、回路ブロックBL1〜BL4の数が4であり、4つのスイッチ回路SW1〜SW4がそれぞれ備えるスイッチ素子の数が24−1=2=8である場合を例示する。
【0097】
容量C1〜C4の容量値は、それぞれC1=C、C2=2*C、C3=2*C、C4=2*Cである。
具体的には、スイッチ回路SW1は、8つのスイッチ素子SW1−1〜SW1−8を備える。スイッチ素子SW1−1〜SW1−8は、それぞれ、制御端子b1−1〜b1−8入力される制御信号によりオン及びオフされる。
【0098】
スイッチ回路SW2は、8つのスイッチ素子SW2−1〜SW2−8を備える。スイッチ素子SW2−1〜SW2−8は、それぞれ、制御端子b2−1〜b2−8入力される制御信号によりオン及びオフされる。
【0099】
スイッチ回路SW3は、8つのスイッチ素子SW3−1〜SW3−8を備える。スイッチ素子SW3−1〜SW3−8は、それぞれ、制御端子b3−1〜b3−8入力される制御信号によりオン及びオフされる。
【0100】
スイッチ回路SW4は、8つのスイッチ素子SW4−1〜SW4−8を備える。スイッチ素子SW4−1〜SW4−8は、それぞれ、制御端子b4−1〜b4−8入力される制御信号によりオン及びオフされる。
【0101】
[動作]
以上のように構成された可変インピーダンス装置800の動作を説明する。ここでは、図9に示すように、オン抵抗を一定にしたい時の4つの状態とQ値を一定にしたい時の4つの状態との計8つの状態を考える。
【0102】
<オン抵抗一定動作>
まず、オン抵抗を一定にしたい時を考える。まず、入出力端子101と入出力端子102との間の4つの信号経路のうちの1つの信号経路をオン状態にする、つまり1つの回路ブロックBL1の容量のみをオンにすることを考える。状態1では、容量C1のみがオン状態である。この時、スイッチ回路SW1のみがオンしており、他のスイッチ回路SW2、SW3、SW4はオフしている。ここで、スイッチ回路SW1の8つのスイッチ素子SW1−1〜SW1−8をオンさせる。その結果、オンスイッチ(オンさせるスイッチ素子)の数は8個、オフスイッチ(オフさせるスイッチ素子)の数は24個となる。
【0103】
次に、4つの信号経路のうちの2つの信号経路をオン状態にする、つまり2つの回路ブロックBL1、BL2の容量をオンさせることを考える。状態2では、容量C1と容量C2とがオン状態である。この時、スイッチ回路SW1、SW2がオンしており、スイッチ回路SW3、SW4はオフしている。この時、スイッチ回路SW1では、4つのスイッチ素子SW1−1〜SW1−4をオンさせ、スイッチ回路SW2では、4つのスイッチ素子SW2−1〜、SW2−4をオンさせる。その結果、オンスイッチの合計数は8個、オフスイッチの合計数は24個となる。
【0104】
次に、4つの信号経路のうちの3つの信号経路をオン状態にする、つまり3つの回路ブロックBL1、BL2、BL3の容量をオンさせることを考える。状態3では、容量C1と容量C2と容量C3とがオン状態である。この時、3つのスイッチ回路SW1、SW2、SW3がオンしており、スイッチ回路SW4はオフしている。この時、スイッチ回路SW1では、4つのスイッチ素子SW1−1〜SW1−4をオンさせ、スイッチ回路SW2では、2つのスイッチ素子SW2−1、SW2−2をオンさせ、スイッチ回路SW3では、2つのスイッチ素子SW3−1、SW3−2をオンさせる。その結果、オンスイッチの合計数は8個、オフスイッチの合計数は24個となる。
【0105】
最後に4つ(全て)の信号経路をオン状態にする、つまり4つの回路ブロックBL1〜BL4の容量を全てオンさせることを考える。状態4では、容量C1〜容量C4がオン状態である。この時、4つのスイッチ回路SW1〜SW4の全てがオンしている。この時、スイッチ回路SW1では、2つのスイッチ素子SW1−1、SW1−2をオンさせ、スイッチ回路SW2では、2つのスイッチ素子SW2−1、SW2−2をオンさせ、スイッチ回路SW3では、2つのスイッチ素子SW3−1、SW3−2をオンさせ、スイッチ回路SW4では、2つのスイッチ素子SW4−1、SW4−2をオンさせる。その結果、オンスイッチの合計数は8個、オフスイッチの合計数は24個となる。なお、各スイッチ回路において、定められた数のスイッチ素子をオンさせる場合、どのスイッチ素子をオンさせるかは任意である。また、オンさせるスイッチ素子の合計数は、8個には限られず、回路ブロックの数以上(ここでは4〜8)であればよい。
【0106】
このように構成することで、どの容量を選択した時、何個の容量を選択した時にでも、オンにするスイッチの数、オフにするスイッチの数をそれぞれ常に等しくすることが可能である。その結果、容量を小さい値から大きい値まで変化させる場合、オン抵抗を一定にすることが可能である。
【0107】
<Q値一定動作>
次にQ値を一定にしたい時を考える。まず、入出力端子101と入出力端子102との間の4つの信号経路のうちの1つの信号経路をオン状態にする、つまり1つの回路ブロックBL1の容量のみをオンにすることを考える。状態5では、容量C1のみがオン状態である。この時、スイッチ回路SW1のみがオンしており、スイッチ回路SW2、SW3、SW4はオフしている。この場合、スイッチ素子SW1−1〜SW4−8のスイッチ素子1個当たりのオン抵抗をRSWとすると、Q値は、Q=1/(ω*C*RSW)となる。
【0108】
次に、4つの信号経路のうちの2つの信号経路をオン状態にする、つまり2つの回路ブロックBL1,BL2の容量をオンさせることを考える。状態6では、容量C1と容量C2とがオン状態である。この時、スイッチ回路SW1、SW2がオンであり、スイッチ回路SW3、SW4はオフ状態である。この時、スイッチ回路SW1では、1つのスイッチ素子SW1−1をオンさせ、スイッチ回路SW2では、2つのスイッチ素子SW2−1、SW2−2をオンさせる。その結果、Q値は、Q=1/(ω*2*C1*RSW/2)=1/(ω*C1*RSW)となる。
【0109】
次に、4つの信号経路うちの3つの信号経路をオン状態にする、つまり3つの回路ブロックBL1〜BL3の容量をオンさせることを考える。状態7では、容量C1と容量C2と容量C3とがオン状態である。この時、スイッチ回路SW1、SW2、SW3がオンしており、スイッチ回路SW4はオフしている。この時、スイッチ回路SW1では、1つのスイッチ素子SW1−1をオンさせ、スイッチ回路SW2では、2つのスイッチ素子SW2−1、SW2−2をオンさせ、スイッチ回路SW3では、4つのスイッチ素子SW3−1、SW3−2、SW3−3、SW3−4をオンさせる。その結果、Q値は、1/(ω*4*C1*RSW/4)=1/(ω*C1*RSW)となる。最後に4つ(全て)の信号経路をオン状態にする、つまり4つの回路ブロックBL1〜BL4の容量を全てオンさせることを考える。状態8では、容量C1と容量C2と容量C3と容量C4とがオン状態である。この時、4つのスイッチ回路SW1、SW2、SW3、SW4の全てがオンしている。この時、スイッチ回路SW1では、1つのスイッチ素子SW1−1をオンさせ、スイッチ回路SW2では、2つのスイッチ素子SW2−1、SW2−2をオンさせ、スイッチ回路SW3では、4つのスイッチ素子SW3−1、SW3−2、SW3−3、SW3−4をオンさせ、スイッチ回路SW4では、8つのスイッチ素子SW3−1〜SW3−8をオンさせる。その結果、Q値は、1/(ω*8*C1*RSW/8)=1/(ω*C1*RSW)となる。
【0110】
このように構成することで、どの容量を選択した時、何個の容量を選択した時にでも、Q値を一定にすることが可能である。
【0111】
このように、本実施の形態3の可変インピーダンス装置800を用いることで、オン抵抗を一定にすることとQ値を一定にすることのいずれかを回路構成を変えずに制御方法を変えるだけで選択可能である。このため、同じデバイスを用いてシステム要件に合う方法で使うことも可能であり、また動的にオン抵抗一定制御とQ値一定制御とを切り替えることも可能である。その結果、無線品質の向上及び操作性の向上を図ることができる。
【0112】
実施の形態3では、例えば図9に示すようにあるオン・オフのスイッチの組み合わせのみ示したが、オン抵抗を一定にする組み合わせ、Q値を一定にする組み合わせはこの場合に限らない。
【0113】
なお、本実施の形態の可変インピーダンス装置800のスイッチ回路の実現方法は、実施の形態1の実施例1及び実施例2と同様であるので、その説明を省略する。
【0114】
(実施の形態4)
本発明の実施の形態4は、実施の形態1〜実施の形態3の可変インピーダンス装置の無線システムへの適用例を示すものである。
【0115】
図10は本実施の形態4に係る無線システムの一構成例を示すブロック図である。図10に示すよう、本実施の形態4の無線システム可変インピーダンス装置は、例えば、アンテナ1003と、高周波デバイス1004と、アンテナ1003と高周波デバイス1004との間に接続された第1の可変インピーダンス装置1001と、可変インピーダンス装置1001と高周波デバイス1004との接続点とグラウンド1006のとの間に接続された第2の可変インピーダンス装置1002と、制御回路1005とを備える。
【0116】
第1の可変インピーダンス装置1001は、上述の実施の形態1〜実施形態3の可変インピーダンス装置100、400、500、700、800のいずれかで構成され、制御端子baa〜bxxを備える。第2の可変インピーダンス装置1002は、上述の実施の形態1〜実施形態3の可変インピーダンス装置100、400、500、700、800のいずれかで構成され、制御端子bcc〜byyを備える。
【0117】
制御回路1005は、第1の可変インピーダンス装置1001の制御端子baa〜bxxにそれぞれ制御信号を適宜出力して、第1の可変インピーダンス装置1001の容量C1〜C4等を選択し、当該第1の可変インピーダンス装置1001の容量値(インピーダンス)を所望の値に制御する。また、制御回路1005は、第2の可変インピーダンス装置1002の制御端子bcc〜byyにそれぞれ制御信号を適宜出力して、第2の可変インピーダンス装置1002の容量C1〜C4等を選択し、当該第2の可変インピーダンス装置1002の容量値(インピーダンス)を所望の値に制御する。
【0118】
このように2種類の可変インピーダンス装置を組み合わせることで、より広帯域なインピーダンス変化が可能となる。また、オン抵抗が一定、もしくはQ値が一定のデバイスを最適に組み合わせることで、最も品質のよい整合回路を構成することが可能となる。一般に、高周波信号ラインに対して直列に挿入される第1の可変インピーダンス装置1001にはオン抵抗一定の可変インピーダンス装置が用いられ、高周波信号ラインに対して並列に挿入される第2の可変インピーダンス装置1002にはQ値が一定の可変インピーダンス装置が用いられる。
【0119】
なお、第2の可変インピーダンス装置1002は、可変インピーダンス装置1001とアンテナ1003との接続点とグラウンド1006との間に接続しても構わない。また、上記の構成に加えて、第3の可変インピーダンス装置を、可変インピーダンス装置1001とアンテナ1003との接続点とグラウンド1006との間に接続しても構わない。
【0120】
(その他の実施の形態)
なお、実施の形態1〜3(実施例1〜4を含む)では、入出力端子101と入出力端子102との間には、全て容量とスイッチ回路(スイッチ素子)が直列に接続されている構成を示したが、入出力端子101と入出力端子102との間に容量のみ、もしくはスイッチ回路(スイッチ素子)のみが接続された回路ブロックがあってもよい。但し、この場合、そのような回路ブロックの数は、スイッチ回路SW1〜SWnのそれぞれにおけるスイッチ素子の数を規定する回路ブロックの数には算入されない。
【0121】
また、実施例1〜4では、スイッチ素子が1段のMOSトランジスタで構成される場合を例示したが、スイッチ素子は、これには限定さず、例えば、直列に接続された多段のMOSトランジスタで構成されてもよい。そのように構成することにより、アイソレーション特性の向上、耐圧の向上等を図ることができる。
【0122】
また、実施例1〜4では、スイッチ素子を構成するMOSトランジスタのソースとドレインとの間には抵抗を接続したが、この抵抗を省略してもよい。
【0123】
上記説明から、当業者にとっては、本発明の多くの改良や他の実施形態が明らかである。従って、上記説明は、例示としてのみ解釈されるべきであり、本発明を実行する最良の態様を当業者に教示する目的で提供されたものである。本発明の精神を逸脱することなく、その構造及び/又は機能の詳細を実質的に変更できる。
【産業上の利用可能性】
【0124】
本発明の可変インピーダンス装置は、携帯電話などの無線通信機器の高周波回路等の用途に有用である。
【0125】
本発明の無線システムは、複数の周波数帯域や複数の通信システムを実現する、又は動的にインピーダンスを変化させる無線システム等として有用である。
【符号の説明】
【0126】
1 スイッチ回路SW
2 スイッチ回路SW
3 スイッチ回路SW
4 スイッチ回路SW
100 可変インピーダンス装置
101 入出力端子
102 入出力端子
400 可変インピーダンス装置
500 可変インピーダンス装置
700 可変インピーダンス装置
800 可変インピーダンス装置
1001 第1の可変インピーダンス装置
1002 第2の可変インピーダンス装置
1003 アンテナ
1004 高周波デバイス
1005 制御回路
1006 グラウンド

【特許請求の範囲】
【請求項1】
一対の入出力端子と、
前記一対の入出力端子間に並列に接続された複数の回路ブロックと、を備え、
前記回路ブロックは、前記一対の入出力端子の一方に一端が接続された容量性回路要素と、前記容量性回路要素の他端と前記一対の入出力端子の他方との間に互い並列に接続された前記回路ブロックの数以上の数のスイッチ素子を備えるスイッチ回路と、を備える、可変インピーダンス装置。
【請求項2】
選択された前記容量性回路要素に対応する全ての前記スイッチ回路に渡って、当該選択された前記容量性回路要素の数に関わらずに一定数の前記スイッチ素子をオンさせるよう構成されている、請求項1に記載の可変インピーダンス装置。
【請求項3】
前記スイッチ回路は、前記回路ブロックの数と同じ数の前記スイッチ素子を備える、請求項1に記載の可変インピーダンス装置。
【請求項4】
前記スイッチ回路は、前記回路ブロックの数をnとした場合に2n−1の前記スイッチ素子を備える、請求項1に記載の可変インピーダンス装置。
【請求項5】
前記スイッチ素子がMOSトランジスタであり、当該MOSトランジスタのゲートに抵抗が接続されている、請求項1乃至4のいずれかに記載の可変インピーダンス装置。
【請求項6】
前記スイッチ素子がMOSトランジスタであり、当該MOSトランジスタのソースとドレインとの間に抵抗が接続されている、請求項5に記載の可変インピーダンス装置。
【請求項7】
前記MOSトランジスタと前記抵抗とを備える回路が多段に接続されている、請求項5又は6に記載の可変インピーダンス装置。
【請求項8】
前記MOSトランジスタがNMOSトランジスタである、請求項5乃至7のいずれかに記載の可変インピーダンス装置。
【請求項9】
前記MOSトランジスタがPMOSトランジスタである、請求項5乃至7のいずれかに記載の可変インピーダンス装置。
【請求項10】
前記容量性回路要素がMIM容量素子である、請求項1乃至9のいずれかに記載の可変インピーダンス装置。
【請求項11】
前記容量性回路要素がMOM容量素子である、請求項1乃至9のいずれかに記載の可変インピーダンス装置。
【請求項12】
全ての前記スイッチ素子のオン抵抗が実質的に同じである、請求項1乃至11のいずれかに記載の可変インピーダンス装置。
【請求項13】
前記複数の回路ブロックにそれぞれ含まれる前記容量性回路要素が、基準容量値に対し小さい順に2n−1(nは自然数)倍の容量値をそれぞれ有する、請求項1乃至12のいずれかに記載の可変インピーダンス装置。
【請求項14】
前記スイッチ素子がMOSトランジスタであり、当該MOSトランジスタのゲートに第1の抵抗が接続され、且つ当該MOSトランジスタのソースとドレインとの間に第2の抵抗が接続されており、
前記容量性回路要素がMIM容量素子であり、
全ての前記スイッチ素子のオン抵抗が実質的に同じであり、
前記複数の回路ブロックにそれぞれ含まれる前記容量性回路要素が、基準容量値に対し小さい順に2n−1(nは自然数)倍の容量値をそれぞれ有しており、且つ
1チップに形成されている、請求項1に記載の可変インピーダンス装置。
【請求項15】
請求項1に記載された可変インピーダンス装置である第1の可変インピーダンス装置と、第2の可変インピーダンス装置とを備え、
前記第1の可変インピーダンス装置と前記第2の可変インピーダンス装置とが選択的に使用可能に構成されており、
前記第2の可変インピーダンス装置は、一対の入出力端子と前記一対の入出力端子間に並列に接続され複数の回路ブロックとを備え、前記複数の回路ブロックは、それぞれ、前記一対の入出力端子間に直列に接続された1つの容量性回路要素と1つのスイッチ素子とを備え、全ての前記容量性回路要素の容量値が互いに実質的に同じであり、且つ全ての前記スイッチ素子のオン抵抗が互いに実質的に同じである、可変インピーダンス装置。
【請求項16】
前記可変インピーダンス装置が、SOI構造又はSOS構造の基板上に形成されている、請求項1〜15のいずれかに記載の可変インピーダンス装置。
【請求項17】
請求項1〜16のいずれかに記載の可変インピーダンス装置を備える、無線システム。
【請求項18】
直列可変インピーダンス装置として請求項1〜16のいずれかに記載の可変インピーダンス装置が高周波信号ラインに直列に挿入され、並列可変インピーダンス装置として請求項3、4、及び15のいずれかに記載の可変インピーダンス装置が高周波信号ラインとグランドとの間に接続され、
前記直列可変インピーダンス装置がそのオン抵抗を一定に制御され、前記並列可変インピーダンス装置がそのQ値を一定に制御されるよう構成されている、請求項17に記載の無線システム。

【図1】
image rotate

【図2】
image rotate

【図3】
image rotate

【図4】
image rotate

【図5】
image rotate

【図6】
image rotate

【図7】
image rotate

【図8】
image rotate

【図9】
image rotate

【図10】
image rotate

【図11】
image rotate

【図12】
image rotate

【図13】
image rotate


【公開番号】特開2012−175295(P2012−175295A)
【公開日】平成24年9月10日(2012.9.10)
【国際特許分類】
【出願番号】特願2011−33927(P2011−33927)
【出願日】平成23年2月18日(2011.2.18)
【出願人】(000005821)パナソニック株式会社 (73,050)
【Fターム(参考)】