周波数を記憶する装置ならびに周波数を記憶しおよび読み出すための方法
【課題】周波数を記憶する装置、周波数を装置に記憶する方法、さらに記憶された周波数を装置から読み出す方法、および記憶装置の駆動方法、ならびに対応するコンピュータプログラムを提供する。
【解決手段】周波数を記憶する装置（１００）であって、入力端と出力端、および供給電圧入力端と供給電圧出力端を備えるコンパレータ（１０２）と、前記コンパレータ（１０２）の入力端と当該コンパレータ（１０２）の出力端との間の接続されたメモリスタ（１０４）とを有することを特徴とする装置（１００）。
【解決手段】周波数を記憶する装置（１００）であって、入力端と出力端、および供給電圧入力端と供給電圧出力端を備えるコンパレータ（１０２）と、前記コンパレータ（１０２）の入力端と当該コンパレータ（１０２）の出力端との間の接続されたメモリスタ（１０４）とを有することを特徴とする装置（１００）。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、周波数を記憶する装置、周波数を装置に記憶する方法、さらに記憶された周波数を装置から読み出す方法、および記憶装置の駆動方法、ならびに対応するコンピュータプログラムに関する。
【背景技術】
【０００２】
メモリスタは、直流信号によってその電気抵抗を変化させることのできる受動電気構成素子である。これに対して限界周波数より上の交流信号の場合には、抵抗は一定である。非特許文献１には、電気回路におけるメモリスタの種々の使用可能性が紹介されている。回路においてメモリスタはそれぞれ自立的な給電装置を介して直流信号が供給され、メモリスタの抵抗が変化される。
【先行技術文献】
【非特許文献】
【０００３】
【非特許文献１】Ｐｒａｃｔｉｃａｌ Ａｐｐｒｏａｃｈ ｔｏ Ｐｒｏｇｒａｍｍａｂｌｅ Ａｎａｌｏｇ Ｃｉｒｃｕｉｔｓ ｗｉｔｈ Ｍｅｍｒｉｓｔｏｒｓ、ＩＥＥＥ Ｔｒａｎｓａｃｔｉｏｎ ｏｎ Ｃｉｒｃｕｉｔｓ ａｎｄ Ｓｙｓｔｅｍｓ Ｉ：Ｒｅｇｕｌａｒ Ｐａｐｅｒｓ、Ｖｏｌ．５７，Ｎｏ．８，２０１０年８月
【発明の概要】
【発明が解決しようとする課題】
【０００４】
この背景から本発明の課題は、周波数を記憶する装置、周波数を装置に記憶する方法、さらに記憶された周波数を装置から読み出す方法、および記憶装置の駆動方法、ならびに対応するコンピュータプログラムを提供することである。有利な構成は、それぞれの従属請求項および以下の説明から明らかとなる。
【０００５】
本発明は、メモリスタが発振能力のある回路の発振周波数を決定する素子として、外部からこの回路に印加される周波数信号によって変化し、この変化が回路の発振周波数を印加された周波数信号に適合するという知識に基づく。このようにして変化された回路の発振周波数は、印加される周波数信号の遮断後、かつ回路の供給電圧の遮断後には変化しない。したがってメモリスタには発振周波数に関する情報を記憶することができる。
【課題を解決するための手段】
【０００６】
本発明は、周波数を記憶する装置を提供するものであり、この装置は、入力端と出力端、および供給電圧入力端と供給電圧出力端を備えるコンパレータと、コンパレータの入力端とコンパレータの出力端との間の接続されたメモリスタとを有することを特徴とする。
【０００７】
コンパレータは、２つの電圧を比較する電子回路である。第１の電圧が第２の電圧よりも高い場合、コンパレータの出力端には第１の信号が印加され、反対の場合には出力端に第２の信号が印加される。メモリスタとは、一定の電流が流れるときに変化するオーム抵抗を有する構成素子であると理解できる。直流成分のない高周波交流電流による駆動の際には抵抗は一定である。
【０００８】
コンパレータは第２の入力端を有することができ、抵抗を第２の入力端とコンパレータの出力端との間に接続することができる。抵抗とはオーム抵抗であると理解することができる。装置はキャパシタを有することができ、このキャパシタは電位端子とコンパレータの２つの入力端の一方との間に接続されている。キャパシタとはコンデンサであると理解することができる。この装置はさらなる抵抗を有することができ、この抵抗は別の電位端子とコンパレータの入力端との間に接続されている。さらなる構成素子によって装置を自励発振回路として構成することができる。コンパレータは、２つの電圧状態の間を往復切り替えすることができる。キャパシタは抵抗と組み合わせて、最終発振周波数を調整するために遅延部として作用する。遅延素子を変更することにより、２つの状態の切替え間で種々の時定数を達成することができる。パルス源を別の電位端子と、別の抵抗および／またはコンパレータの入力端との間に接続することができる。パルス源は、所定の周波数の発振信号を提供するよう構成することができる。発振信号は自励発振回路に影響を与えることができる。自励発振回路の発振と発振信号とは１つの混合信号に重畳することができる。混合信号は直流成分を有することができ、この直流成分はメモリスタに記憶された周波数についての情報を変化させることができる。この情報は、装置の発振が発振信号の周波数により振動するまで変化することができる。
【０００９】
本発明はさらに、ここに紹介するアプローチによる記憶装置に周波数を記憶するための方法を提供し、この方法は、記憶すべき周波数の書き込み信号を装置に印加し、この周波数に対応する情報をメモリスタに記憶するステップを有する。
【００１０】
書き込み信号とは、信号源から提供される周波数の安定した信号であると理解できる。装置の発振回路では、この書き込み信号の印加の前に出力発振信号を、出力発振信号と書き込み信号との信号重畳によって混合発振に変化させることができる。混合発振は直流成分を有することができる。この直流成分は、メモリスタに記憶された周波数についての情報を、回路が書き込み信号のクロックで発振するまで変化させることができる。
【００１１】
本発明はさらに、ここに紹介するアプローチによる記憶装置から、記憶された周波数を読み出すための方法を提供し、この方法は、コンパレータに供給電圧入力端と供給電圧出力端によって供給電圧を通電し、周波数に対応する情報を読み出すために読み出し信号を取り出すステップを有する。
【００１２】
読み出し信号とは、メモリスタによって規定された装置の固有振動であると理解できる。固有振動はコンパレータの供給電圧によって励振することができる。
【００１３】
本発明はさらに、ここに紹介するアプローチによる記憶装置を駆動するための方法を提供し、この方法は、ここに紹介するアプローチにしたがい周波数を記憶する方法のステップと、ここに紹介するアプローチにしたがい周波数を読み出す方法のステップとを有する。
【００１４】
この方法は、記憶ステップと読み出しステップとの間に休止ステップを有することができ、装置には休止ステップでは電圧が印加されず、通電されず、周波数に対応する情報が維持される。休止ステップに続いて、装置を記憶された周波数で新たに駆動することができる。これにより装置は、周波数についての情報をエネルギーを必要とせずに記憶することができる。
【００１５】
プログラムがコンピュータまたは装置で実行されるときに、機械により読み出し可能な担体、たとえば半導体メモリ、ハードディスクメモリ、または光学的メモリに記憶することができ、前記実施形態による方法ステップの実行または制御のために使用されるプログラムコードを有するコンピュータプログラムも有利である。
【００１６】
本発明を以下、添付図面に基づき例として詳細に説明する。
【図面の簡単な説明】
【００１７】
【図１】本発明の実施例による記憶装置の回路図である。
【図２】本発明の別の実施例による記憶装置の回路図である。
【図３】本発明の実施例による記憶装置の駆動方法のフローチャートである。
【図４】初期状態における本発明の実施例による記憶装置の発振信号の線図である。
【図５】記憶の開始段階における本発明の実施例による記憶装置の発振信号の線図である。
【図６】記憶の終了段階における本発明の実施例による記憶装置の発振信号の線図である。
【図７】メモリスタに周波数についての情報が記憶されたときの終了状態における本発明の実施例による記憶装置の発振信号の線図である。
【発明を実施するための形態】
【００１８】
本発明の有利な実施例の以下の説明では、異なる図面に示してあっても類似に作用する要素には同じまたは類似の参照符合が付してあり、これら要素の説明は繰り返さない。
【００１９】
図１は、本発明の実施例による記憶装置１００の回路図である。装置１００はコンパレータ１０２、メモリスタ１０４、抵抗１０６、キャパシタ１０８および別の抵抗１１０を有する。コンパレータ１０２は反転入力端−、非反転入力端＋、ならびに出力端を有する。さらにコンパレータは供給電圧用の負端子と正端子を有する。メモリスタ１０４は２つの端子を有する。メモリスタ１０４の第１の端子はコンパレータ１０２の非反転入力端＋と接続されている。メモリスタ１０４の第２の端子はコンパレータ１０２の出力端と接続されている。抵抗１０６も同様に２つの端子を有する。抵抗１０６の第１の端子はコンパレータ１０２の反転入力端−と接続されている。抵抗１０６の第２の端子はコンパレータ１０２の出力端およびメモリスタ１０４の第２の端子と接続されている。キャパシタ１０８、すなわちコンデンサは２つの端子を有する。キャパシタ１０８の第１の端子は、装置１００の第１の電位端子と接続されている。キャパシタ１０８の第２の端子はコンパレータ１０２の反転入力端−、および抵抗１０６の第１の端子と接続されている。別の抵抗１１０は２つの端子を有する。別の抵抗１１０の第１の端子は、装置１００の第２の電位端子と接続されている。別の抵抗１１０の第２の端子は、コンパレータ１０２の非反転入力端＋、およびメモリスタ１０４の第１の端子と接続されている。動作時にはコンパレータ１０２の負端子と正端子が、図示しない供給電圧用の電圧源と接続される。
【００２０】
図２は、本発明の別の実施例による記憶装置１００の回路図である。装置１００は図１に示した装置に対応する。付加的に図２ではパルス源２００が、装置１００の第２の電位端子１１２と別の抵抗１１０との間に配置されている。
【００２１】
言い替えると図１と２は、メモリスタ１０４を有する周波数メモリ１００を示す。メモリスタは新種の電気抵抗である。メモリスタの抵抗は一定ではなく、可変にプログラミングすることができる。メモリスタは、抵抗値は過去に依存する抵抗である。所定の限界周波数より高い周波数の交流が流れるときはその値を変化しない。限界周波数より低い周波数の電流が流れると抵抗が変化する。したがってメモリスタ１０４はたとえばメモリとして使用することができる。メモリスタの寸法は数ｎｍの範囲にある。したがって従来のメモリ技術よりも高い記憶密度が可能である。この構成素子に対する他の適用も回路技術的に可能である。ここに紹介するアプローチでは、メモリスタ１０４を「周波数」の記憶のために使用する可能な回路を紹介する。
【００２２】
プログラミング可能な周波数発生器（ＰＬＬ、位相ロックループ）はプログラミング可能な分周器または周波数乗算器であり、基準周波数を任意の係数で乗算または割算することができる。クロック発生器と関連して任意の周波数を生成し、または後続の周波数発生器を形成することができる。ここに紹介する周波数メモリ１００とは異なり、ＰＬＬ発生器は自励型ではない。すなわちＰＬＬ発生器は別のクロック発生器をソースとして必要とする。たとえば水晶発振器ではクロック信号が発振水晶によって生成される。ここで周波数は機械的構造形式または機械的トリマによって調整される。双安定マルチバイブレータは、２つの出力段階の間を往復切り替えするコンパレータである。これは実際にはすべてのクロック発生器に対するベース段である。
【００２３】
周波数メモリ１００は、「周波数」を記憶し、これを再び読み出すことのできる回路である。プログラミングのために、所定の周波数範囲の信号が回路１００の入力端１１４に印加される。出力端１１２には、入力周波数の信号が出力される。所定の限界周波数より低い信号が印加されると（たとえば入力端がアースに接続されると）、出力信号の周波数は維持される。供給電圧が遮断されると、この値はメモリに維持される。供給電圧の印加後には再びプログラミングされた周波数の信号が出力される。
【００２４】
メモリスタ１０４を有する周波数メモリ１００により、周波数を直接記憶し、直接読み出すことができる。メモリスタは、クロック信号を必要とするさらなる回路に組み込むことができる。計算ユニットでの使用も同様に可能である。周波数メモリ１００は同様に、データを効率的に記憶するためにメモリスタ１０４を記憶場所として使用する可能性を提供する。回路１００を読み出しプログラミングするために、デジタル構成素子を使用することができ、したがってこの回路はアナログ回路のための処理を不要とする。回路１００は集積回路に配置することができる。
【００２５】
ここに紹介するアプローチは、コンパレータ１０２を有するプログラミング可能な抵抗１０４の接続に基づくものである。抵抗１０４は、限界周波数より低い周波数の電流によりプログラミングすることができ、限界周波数より高い交流電流は抵抗１０４を変化させない。抵抗１０４はコンデンサ１０８を充電および放電する。コンパレータ１０２は、コンパレータ１０８の充電値を別の値と比較し、発振動作を達成するために充電状態と放電状態とをそれぞれ切り替える。平衡状態では直流が抵抗１０４に流れない。入力端１１４が不平衡状態となることにより、直流が抵抗１０４に形成され、それにより抵抗１０４の電気抵抗値が変化し、システム１００の全体周波数が変化する。メモリスタに対しては多くの制御回路がこの原理にしたがって構成されている。
【００２６】
図１と図２は、本発明の実施例による回路１００の構造の例を示す。基本構造は双安定マルチバイブレータに相当する。メモリスタ１０４は回路１００内に、通常の発振動作では直流成分が構成部１０４を流れないように組み込まれている。回路１００がメモリスタ１０４の限界周波数より高い周波数で発振するとき、プログラミングされた値は維持され、メモリスタ１０４の抵抗は変化しない。メモリスタ１０４の固有の限界周波数より高い周波数の交流電流が流れる場合、メモリスタは通常の抵抗とまったく同じ特性を有する。限界周波数より低い負の電流は、メモリスタ１０４の抵抗を減少させる。電流が平均で正であれば、メモリスタの抵抗は上昇する。
【００２７】
図３は、本発明の実施例による記憶装置の駆動方法３００のフローチャートである。この方法３００は、記憶のための方法ステップ３０２と、読み出しのための方法ステップ３０６と、休止ステップ３０６とを有する。
【００２８】
本発明の実施例による周波数を記憶する方法は印加ステップ３０２を有する。印加ステップでは、図２に示したように記憶装置のメモリスタに書き込み信号が印加される。この書き込み信号は、周波数に対応する情報をメモリスタに記憶するため記憶すべき周波数を有している。書き込み信号はたとえば図２に示すようにパルス源から調達することができる。書き込み信号は装置の固有振動に重畳される。重畳の際には、直流成分がゼロになり固有振動の周波数が記憶すべき周波数に対応するまでメモリスタの抵抗が変化するよう、メモリスタ内の電荷担体を移動させる直流成分が生じる。
【００２９】
本発明の実施例による記憶された周波数の読み出し方法は通電ステップ３０４を有する。通電ステップでは、図１または図２に示される装置のコンパレータに記憶のため供給電圧が通電される。供給電圧は、コンパレータの供給電圧入力端と供給電圧出力端との間に印加される。供給電圧によって装置は励振され、記憶された周波数に相当する情報を読み出すために読み出し信号を取り出すことができる。
【００３０】
休止ステップ３０６では装置に電圧および／または信号が印加されない。休止中に装置は、記憶すべき周波数についての情報をメモリスタの書き込まれた抵抗に記憶することができる。休止ステップ３０６に続いて、読み出し方法ステップ３０４により情報を再び読み出すことができる。
【００３１】
入力信号が印加されない基本動作では、マルチバイブレータ１００が通常のクロック発生器のように発振する。メモリスタ１０４を高周波の交流が流れ、その抵抗値は一定に留まる。基本動作の測定書き込みまたは信号値線図が図４に示されている。パルス源２００は入力端１１４と接続されていない。メモリスタ１０４を流れる電流が図示されている。発振器１００は一定の周波数で発振する。
【００３２】
周波数が回路１００の入力端１１４に印加されると、発振器のデューティ比が変化する。パルス源２００は入力端１１４と接続される。発振回路１００は離調し、メモリスタ１０４を流れる電流信号は図５に示すように直流電圧成分を受け取る。この電流では、ゼロラインより上の面積がゼロラインの下の面積より大きい。したがって平均ではメモリスタ１０４を直流が流れ、メモリスタの抵抗は上昇する。この直流電圧成分はメモリスタ１０４の抵抗を、直流電圧成分が再び０に相当するようになるまで変化させる。これが図６に示されている。次に周波数はプログラミングされる。メモリスタ１０４の抵抗が値０．５ｋから値１ｋに上昇すると、図６に示すような電流が流れる。直流オフセットがもはや存在しておらず、したがってメモリスタ１０４の抵抗は一定に留まる。パルス源２００が回路１００から分離されると、発振器１００は図７に示すように調整された周波数でさらに発振する。
【００３３】
ここに図示した回路１００はメモリスタ用の基本回路である。メモリスタに対して別の制御をするときは、この回路１００とは異なっていて良い。メモリスタは交流電圧によって読み出すことができるから、メモリスタによる適用には対応する読み出し回路が必要である。ここに紹介する周波数メモリ１００は、どのように読み出しを行うことができるかという可能性を示す。たとえばメモリスタは、メモリ、ニューラルネットワーク、フィルタ、分類システムおよび画像識別システムに使用することができる。コンパレータは比較的簡単なトランジスタから開発される。ここに紹介するアプローチによる回路でのメモリスタにより、純粋なデジタルトランジスタだけを有する超小型メモリを形成することができる。
【００３４】
図４、５、６、７は、図１と２に示された記憶装置のメモリスタから取り出された種々の発振信号の信号経過線図である。信号経過線図の横軸には上昇する時間がμｓでプロットされている。縦軸には電流強度がｍＡでプロットされており、値０μＡが破線により表されている。
【００３５】
図４には、記憶装置の読み出し動作での出力状態の時間線図が示されている。横軸は１０μｓの時間範囲にわたって伸長し、縦軸には±３．６ｍＡの範囲の値が示されている。横軸は縦軸と−３．６ｍＡで交差する。出力状態で装置は、過励振４０２を伴う矩形信号４００で発振する。矩形信号４００は、約３μｓの発振持続時間で±２．４ｍＡの振幅を有する。矩形信号４００は０ｍＡに対して対称である。矩形信号は直流成分を有していない。
【００３６】
図５は、プログラミングのための印加の開始がプロットされた時間線図である。パルス源からの書き込み信号が図４の矩形信号に重畳されている。縦軸は２０μｓにわたって伸長しており、縦軸には±４．２ｍＡがプロットされている。横軸は縦軸と−４．２ｍＡで交差する。装置は顕著に離調している。重畳された信号５００は約±３ｍＡの間で不規則な振幅と、平均で約２．８μｓの不規則な発振持続時間を有する。信号５００は、装置が再び調和発振できるように適合するため、メモリスタ基板内の電荷担体を移動させる直流成分を有する。ここで装置の固有振動は、この固有振動が印加される書き込み信号に対応するまで変化する。
【００３７】
図６は、プログラミング過程が終了する際の印加の終了時における信号がプロットされた時間線図である。縦軸は１００μｓにわたって伸長しており、縦軸には±２．４ｍＡがプロットされている。横軸は縦軸と−２．４ｍＡで交差する。装置は再び調和発振する。装置の基本振動はパルス源の書き込み信号に同期している。結果信号６００は直流成分をもはや有していない。メモリスタの抵抗は、固有振動の周波数が書き込み信号の周波数と一致するように変化する。結果信号６００は、２つの過励振６０２を伴う矩形の経過を有している。結果信号６００は、約２μｓの発振持続時間で±１．３ｍＡの振幅を有する。
【００３８】
図７は、新たな状態を読み出すための印加の終了後における信号がプロットされた時間線図である。図１に示す装置は再び自励発振する。縦軸は１００μｓにわたって伸長しており、縦軸には±２．４ｍＡがプロットされている。横軸は縦軸と−２．４ｍＡで交差する。発振７００の形状は図４の発振の形状に相当する。発振７００は、１つの過励振７０２を伴う矩形の経過を有している。発振７００は、約２μｓの発振持続時間で±１．８ｍＡの振幅を有する。
【００３９】
前記および図面に示された実施例は単なる例として選択されたものである。種々の異なる実施例を個々の特徴に基づき互いに組み合わせることができる。実施例を別の実施例の特徴により補うこともできる。
【００４０】
さらに本発明の方法ステップは繰り返すことも、記述の順序で実施することもできる。
【００４１】
実施例が第１の特徴と第２の特徴との「および／または」結合を含む場合、１つの実施形態によればこの実施例は第１の特徴も第２の特徴も含み、別の実施形態によれば第１の特徴または第２の特徴のいずれかだけを有することを意味する。
【技術分野】
【０００１】
本発明は、周波数を記憶する装置、周波数を装置に記憶する方法、さらに記憶された周波数を装置から読み出す方法、および記憶装置の駆動方法、ならびに対応するコンピュータプログラムに関する。
【背景技術】
【０００２】
メモリスタは、直流信号によってその電気抵抗を変化させることのできる受動電気構成素子である。これに対して限界周波数より上の交流信号の場合には、抵抗は一定である。非特許文献１には、電気回路におけるメモリスタの種々の使用可能性が紹介されている。回路においてメモリスタはそれぞれ自立的な給電装置を介して直流信号が供給され、メモリスタの抵抗が変化される。
【先行技術文献】
【非特許文献】
【０００３】
【非特許文献１】Ｐｒａｃｔｉｃａｌ Ａｐｐｒｏａｃｈ ｔｏ Ｐｒｏｇｒａｍｍａｂｌｅ Ａｎａｌｏｇ Ｃｉｒｃｕｉｔｓ ｗｉｔｈ Ｍｅｍｒｉｓｔｏｒｓ、ＩＥＥＥ Ｔｒａｎｓａｃｔｉｏｎ ｏｎ Ｃｉｒｃｕｉｔｓ ａｎｄ Ｓｙｓｔｅｍｓ Ｉ：Ｒｅｇｕｌａｒ Ｐａｐｅｒｓ、Ｖｏｌ．５７，Ｎｏ．８，２０１０年８月
【発明の概要】
【発明が解決しようとする課題】
【０００４】
この背景から本発明の課題は、周波数を記憶する装置、周波数を装置に記憶する方法、さらに記憶された周波数を装置から読み出す方法、および記憶装置の駆動方法、ならびに対応するコンピュータプログラムを提供することである。有利な構成は、それぞれの従属請求項および以下の説明から明らかとなる。
【０００５】
本発明は、メモリスタが発振能力のある回路の発振周波数を決定する素子として、外部からこの回路に印加される周波数信号によって変化し、この変化が回路の発振周波数を印加された周波数信号に適合するという知識に基づく。このようにして変化された回路の発振周波数は、印加される周波数信号の遮断後、かつ回路の供給電圧の遮断後には変化しない。したがってメモリスタには発振周波数に関する情報を記憶することができる。
【課題を解決するための手段】
【０００６】
本発明は、周波数を記憶する装置を提供するものであり、この装置は、入力端と出力端、および供給電圧入力端と供給電圧出力端を備えるコンパレータと、コンパレータの入力端とコンパレータの出力端との間の接続されたメモリスタとを有することを特徴とする。
【０００７】
コンパレータは、２つの電圧を比較する電子回路である。第１の電圧が第２の電圧よりも高い場合、コンパレータの出力端には第１の信号が印加され、反対の場合には出力端に第２の信号が印加される。メモリスタとは、一定の電流が流れるときに変化するオーム抵抗を有する構成素子であると理解できる。直流成分のない高周波交流電流による駆動の際には抵抗は一定である。
【０００８】
コンパレータは第２の入力端を有することができ、抵抗を第２の入力端とコンパレータの出力端との間に接続することができる。抵抗とはオーム抵抗であると理解することができる。装置はキャパシタを有することができ、このキャパシタは電位端子とコンパレータの２つの入力端の一方との間に接続されている。キャパシタとはコンデンサであると理解することができる。この装置はさらなる抵抗を有することができ、この抵抗は別の電位端子とコンパレータの入力端との間に接続されている。さらなる構成素子によって装置を自励発振回路として構成することができる。コンパレータは、２つの電圧状態の間を往復切り替えすることができる。キャパシタは抵抗と組み合わせて、最終発振周波数を調整するために遅延部として作用する。遅延素子を変更することにより、２つの状態の切替え間で種々の時定数を達成することができる。パルス源を別の電位端子と、別の抵抗および／またはコンパレータの入力端との間に接続することができる。パルス源は、所定の周波数の発振信号を提供するよう構成することができる。発振信号は自励発振回路に影響を与えることができる。自励発振回路の発振と発振信号とは１つの混合信号に重畳することができる。混合信号は直流成分を有することができ、この直流成分はメモリスタに記憶された周波数についての情報を変化させることができる。この情報は、装置の発振が発振信号の周波数により振動するまで変化することができる。
【０００９】
本発明はさらに、ここに紹介するアプローチによる記憶装置に周波数を記憶するための方法を提供し、この方法は、記憶すべき周波数の書き込み信号を装置に印加し、この周波数に対応する情報をメモリスタに記憶するステップを有する。
【００１０】
書き込み信号とは、信号源から提供される周波数の安定した信号であると理解できる。装置の発振回路では、この書き込み信号の印加の前に出力発振信号を、出力発振信号と書き込み信号との信号重畳によって混合発振に変化させることができる。混合発振は直流成分を有することができる。この直流成分は、メモリスタに記憶された周波数についての情報を、回路が書き込み信号のクロックで発振するまで変化させることができる。
【００１１】
本発明はさらに、ここに紹介するアプローチによる記憶装置から、記憶された周波数を読み出すための方法を提供し、この方法は、コンパレータに供給電圧入力端と供給電圧出力端によって供給電圧を通電し、周波数に対応する情報を読み出すために読み出し信号を取り出すステップを有する。
【００１２】
読み出し信号とは、メモリスタによって規定された装置の固有振動であると理解できる。固有振動はコンパレータの供給電圧によって励振することができる。
【００１３】
本発明はさらに、ここに紹介するアプローチによる記憶装置を駆動するための方法を提供し、この方法は、ここに紹介するアプローチにしたがい周波数を記憶する方法のステップと、ここに紹介するアプローチにしたがい周波数を読み出す方法のステップとを有する。
【００１４】
この方法は、記憶ステップと読み出しステップとの間に休止ステップを有することができ、装置には休止ステップでは電圧が印加されず、通電されず、周波数に対応する情報が維持される。休止ステップに続いて、装置を記憶された周波数で新たに駆動することができる。これにより装置は、周波数についての情報をエネルギーを必要とせずに記憶することができる。
【００１５】
プログラムがコンピュータまたは装置で実行されるときに、機械により読み出し可能な担体、たとえば半導体メモリ、ハードディスクメモリ、または光学的メモリに記憶することができ、前記実施形態による方法ステップの実行または制御のために使用されるプログラムコードを有するコンピュータプログラムも有利である。
【００１６】
本発明を以下、添付図面に基づき例として詳細に説明する。
【図面の簡単な説明】
【００１７】
【図１】本発明の実施例による記憶装置の回路図である。
【図２】本発明の別の実施例による記憶装置の回路図である。
【図３】本発明の実施例による記憶装置の駆動方法のフローチャートである。
【図４】初期状態における本発明の実施例による記憶装置の発振信号の線図である。
【図５】記憶の開始段階における本発明の実施例による記憶装置の発振信号の線図である。
【図６】記憶の終了段階における本発明の実施例による記憶装置の発振信号の線図である。
【図７】メモリスタに周波数についての情報が記憶されたときの終了状態における本発明の実施例による記憶装置の発振信号の線図である。
【発明を実施するための形態】
【００１８】
本発明の有利な実施例の以下の説明では、異なる図面に示してあっても類似に作用する要素には同じまたは類似の参照符合が付してあり、これら要素の説明は繰り返さない。
【００１９】
図１は、本発明の実施例による記憶装置１００の回路図である。装置１００はコンパレータ１０２、メモリスタ１０４、抵抗１０６、キャパシタ１０８および別の抵抗１１０を有する。コンパレータ１０２は反転入力端−、非反転入力端＋、ならびに出力端を有する。さらにコンパレータは供給電圧用の負端子と正端子を有する。メモリスタ１０４は２つの端子を有する。メモリスタ１０４の第１の端子はコンパレータ１０２の非反転入力端＋と接続されている。メモリスタ１０４の第２の端子はコンパレータ１０２の出力端と接続されている。抵抗１０６も同様に２つの端子を有する。抵抗１０６の第１の端子はコンパレータ１０２の反転入力端−と接続されている。抵抗１０６の第２の端子はコンパレータ１０２の出力端およびメモリスタ１０４の第２の端子と接続されている。キャパシタ１０８、すなわちコンデンサは２つの端子を有する。キャパシタ１０８の第１の端子は、装置１００の第１の電位端子と接続されている。キャパシタ１０８の第２の端子はコンパレータ１０２の反転入力端−、および抵抗１０６の第１の端子と接続されている。別の抵抗１１０は２つの端子を有する。別の抵抗１１０の第１の端子は、装置１００の第２の電位端子と接続されている。別の抵抗１１０の第２の端子は、コンパレータ１０２の非反転入力端＋、およびメモリスタ１０４の第１の端子と接続されている。動作時にはコンパレータ１０２の負端子と正端子が、図示しない供給電圧用の電圧源と接続される。
【００２０】
図２は、本発明の別の実施例による記憶装置１００の回路図である。装置１００は図１に示した装置に対応する。付加的に図２ではパルス源２００が、装置１００の第２の電位端子１１２と別の抵抗１１０との間に配置されている。
【００２１】
言い替えると図１と２は、メモリスタ１０４を有する周波数メモリ１００を示す。メモリスタは新種の電気抵抗である。メモリスタの抵抗は一定ではなく、可変にプログラミングすることができる。メモリスタは、抵抗値は過去に依存する抵抗である。所定の限界周波数より高い周波数の交流が流れるときはその値を変化しない。限界周波数より低い周波数の電流が流れると抵抗が変化する。したがってメモリスタ１０４はたとえばメモリとして使用することができる。メモリスタの寸法は数ｎｍの範囲にある。したがって従来のメモリ技術よりも高い記憶密度が可能である。この構成素子に対する他の適用も回路技術的に可能である。ここに紹介するアプローチでは、メモリスタ１０４を「周波数」の記憶のために使用する可能な回路を紹介する。
【００２２】
プログラミング可能な周波数発生器（ＰＬＬ、位相ロックループ）はプログラミング可能な分周器または周波数乗算器であり、基準周波数を任意の係数で乗算または割算することができる。クロック発生器と関連して任意の周波数を生成し、または後続の周波数発生器を形成することができる。ここに紹介する周波数メモリ１００とは異なり、ＰＬＬ発生器は自励型ではない。すなわちＰＬＬ発生器は別のクロック発生器をソースとして必要とする。たとえば水晶発振器ではクロック信号が発振水晶によって生成される。ここで周波数は機械的構造形式または機械的トリマによって調整される。双安定マルチバイブレータは、２つの出力段階の間を往復切り替えするコンパレータである。これは実際にはすべてのクロック発生器に対するベース段である。
【００２３】
周波数メモリ１００は、「周波数」を記憶し、これを再び読み出すことのできる回路である。プログラミングのために、所定の周波数範囲の信号が回路１００の入力端１１４に印加される。出力端１１２には、入力周波数の信号が出力される。所定の限界周波数より低い信号が印加されると（たとえば入力端がアースに接続されると）、出力信号の周波数は維持される。供給電圧が遮断されると、この値はメモリに維持される。供給電圧の印加後には再びプログラミングされた周波数の信号が出力される。
【００２４】
メモリスタ１０４を有する周波数メモリ１００により、周波数を直接記憶し、直接読み出すことができる。メモリスタは、クロック信号を必要とするさらなる回路に組み込むことができる。計算ユニットでの使用も同様に可能である。周波数メモリ１００は同様に、データを効率的に記憶するためにメモリスタ１０４を記憶場所として使用する可能性を提供する。回路１００を読み出しプログラミングするために、デジタル構成素子を使用することができ、したがってこの回路はアナログ回路のための処理を不要とする。回路１００は集積回路に配置することができる。
【００２５】
ここに紹介するアプローチは、コンパレータ１０２を有するプログラミング可能な抵抗１０４の接続に基づくものである。抵抗１０４は、限界周波数より低い周波数の電流によりプログラミングすることができ、限界周波数より高い交流電流は抵抗１０４を変化させない。抵抗１０４はコンデンサ１０８を充電および放電する。コンパレータ１０２は、コンパレータ１０８の充電値を別の値と比較し、発振動作を達成するために充電状態と放電状態とをそれぞれ切り替える。平衡状態では直流が抵抗１０４に流れない。入力端１１４が不平衡状態となることにより、直流が抵抗１０４に形成され、それにより抵抗１０４の電気抵抗値が変化し、システム１００の全体周波数が変化する。メモリスタに対しては多くの制御回路がこの原理にしたがって構成されている。
【００２６】
図１と図２は、本発明の実施例による回路１００の構造の例を示す。基本構造は双安定マルチバイブレータに相当する。メモリスタ１０４は回路１００内に、通常の発振動作では直流成分が構成部１０４を流れないように組み込まれている。回路１００がメモリスタ１０４の限界周波数より高い周波数で発振するとき、プログラミングされた値は維持され、メモリスタ１０４の抵抗は変化しない。メモリスタ１０４の固有の限界周波数より高い周波数の交流電流が流れる場合、メモリスタは通常の抵抗とまったく同じ特性を有する。限界周波数より低い負の電流は、メモリスタ１０４の抵抗を減少させる。電流が平均で正であれば、メモリスタの抵抗は上昇する。
【００２７】
図３は、本発明の実施例による記憶装置の駆動方法３００のフローチャートである。この方法３００は、記憶のための方法ステップ３０２と、読み出しのための方法ステップ３０６と、休止ステップ３０６とを有する。
【００２８】
本発明の実施例による周波数を記憶する方法は印加ステップ３０２を有する。印加ステップでは、図２に示したように記憶装置のメモリスタに書き込み信号が印加される。この書き込み信号は、周波数に対応する情報をメモリスタに記憶するため記憶すべき周波数を有している。書き込み信号はたとえば図２に示すようにパルス源から調達することができる。書き込み信号は装置の固有振動に重畳される。重畳の際には、直流成分がゼロになり固有振動の周波数が記憶すべき周波数に対応するまでメモリスタの抵抗が変化するよう、メモリスタ内の電荷担体を移動させる直流成分が生じる。
【００２９】
本発明の実施例による記憶された周波数の読み出し方法は通電ステップ３０４を有する。通電ステップでは、図１または図２に示される装置のコンパレータに記憶のため供給電圧が通電される。供給電圧は、コンパレータの供給電圧入力端と供給電圧出力端との間に印加される。供給電圧によって装置は励振され、記憶された周波数に相当する情報を読み出すために読み出し信号を取り出すことができる。
【００３０】
休止ステップ３０６では装置に電圧および／または信号が印加されない。休止中に装置は、記憶すべき周波数についての情報をメモリスタの書き込まれた抵抗に記憶することができる。休止ステップ３０６に続いて、読み出し方法ステップ３０４により情報を再び読み出すことができる。
【００３１】
入力信号が印加されない基本動作では、マルチバイブレータ１００が通常のクロック発生器のように発振する。メモリスタ１０４を高周波の交流が流れ、その抵抗値は一定に留まる。基本動作の測定書き込みまたは信号値線図が図４に示されている。パルス源２００は入力端１１４と接続されていない。メモリスタ１０４を流れる電流が図示されている。発振器１００は一定の周波数で発振する。
【００３２】
周波数が回路１００の入力端１１４に印加されると、発振器のデューティ比が変化する。パルス源２００は入力端１１４と接続される。発振回路１００は離調し、メモリスタ１０４を流れる電流信号は図５に示すように直流電圧成分を受け取る。この電流では、ゼロラインより上の面積がゼロラインの下の面積より大きい。したがって平均ではメモリスタ１０４を直流が流れ、メモリスタの抵抗は上昇する。この直流電圧成分はメモリスタ１０４の抵抗を、直流電圧成分が再び０に相当するようになるまで変化させる。これが図６に示されている。次に周波数はプログラミングされる。メモリスタ１０４の抵抗が値０．５ｋから値１ｋに上昇すると、図６に示すような電流が流れる。直流オフセットがもはや存在しておらず、したがってメモリスタ１０４の抵抗は一定に留まる。パルス源２００が回路１００から分離されると、発振器１００は図７に示すように調整された周波数でさらに発振する。
【００３３】
ここに図示した回路１００はメモリスタ用の基本回路である。メモリスタに対して別の制御をするときは、この回路１００とは異なっていて良い。メモリスタは交流電圧によって読み出すことができるから、メモリスタによる適用には対応する読み出し回路が必要である。ここに紹介する周波数メモリ１００は、どのように読み出しを行うことができるかという可能性を示す。たとえばメモリスタは、メモリ、ニューラルネットワーク、フィルタ、分類システムおよび画像識別システムに使用することができる。コンパレータは比較的簡単なトランジスタから開発される。ここに紹介するアプローチによる回路でのメモリスタにより、純粋なデジタルトランジスタだけを有する超小型メモリを形成することができる。
【００３４】
図４、５、６、７は、図１と２に示された記憶装置のメモリスタから取り出された種々の発振信号の信号経過線図である。信号経過線図の横軸には上昇する時間がμｓでプロットされている。縦軸には電流強度がｍＡでプロットされており、値０μＡが破線により表されている。
【００３５】
図４には、記憶装置の読み出し動作での出力状態の時間線図が示されている。横軸は１０μｓの時間範囲にわたって伸長し、縦軸には±３．６ｍＡの範囲の値が示されている。横軸は縦軸と−３．６ｍＡで交差する。出力状態で装置は、過励振４０２を伴う矩形信号４００で発振する。矩形信号４００は、約３μｓの発振持続時間で±２．４ｍＡの振幅を有する。矩形信号４００は０ｍＡに対して対称である。矩形信号は直流成分を有していない。
【００３６】
図５は、プログラミングのための印加の開始がプロットされた時間線図である。パルス源からの書き込み信号が図４の矩形信号に重畳されている。縦軸は２０μｓにわたって伸長しており、縦軸には±４．２ｍＡがプロットされている。横軸は縦軸と−４．２ｍＡで交差する。装置は顕著に離調している。重畳された信号５００は約±３ｍＡの間で不規則な振幅と、平均で約２．８μｓの不規則な発振持続時間を有する。信号５００は、装置が再び調和発振できるように適合するため、メモリスタ基板内の電荷担体を移動させる直流成分を有する。ここで装置の固有振動は、この固有振動が印加される書き込み信号に対応するまで変化する。
【００３７】
図６は、プログラミング過程が終了する際の印加の終了時における信号がプロットされた時間線図である。縦軸は１００μｓにわたって伸長しており、縦軸には±２．４ｍＡがプロットされている。横軸は縦軸と−２．４ｍＡで交差する。装置は再び調和発振する。装置の基本振動はパルス源の書き込み信号に同期している。結果信号６００は直流成分をもはや有していない。メモリスタの抵抗は、固有振動の周波数が書き込み信号の周波数と一致するように変化する。結果信号６００は、２つの過励振６０２を伴う矩形の経過を有している。結果信号６００は、約２μｓの発振持続時間で±１．３ｍＡの振幅を有する。
【００３８】
図７は、新たな状態を読み出すための印加の終了後における信号がプロットされた時間線図である。図１に示す装置は再び自励発振する。縦軸は１００μｓにわたって伸長しており、縦軸には±２．４ｍＡがプロットされている。横軸は縦軸と−２．４ｍＡで交差する。発振７００の形状は図４の発振の形状に相当する。発振７００は、１つの過励振７０２を伴う矩形の経過を有している。発振７００は、約２μｓの発振持続時間で±１．８ｍＡの振幅を有する。
【００３９】
前記および図面に示された実施例は単なる例として選択されたものである。種々の異なる実施例を個々の特徴に基づき互いに組み合わせることができる。実施例を別の実施例の特徴により補うこともできる。
【００４０】
さらに本発明の方法ステップは繰り返すことも、記述の順序で実施することもできる。
【００４１】
実施例が第１の特徴と第２の特徴との「および／または」結合を含む場合、１つの実施形態によればこの実施例は第１の特徴も第２の特徴も含み、別の実施形態によれば第１の特徴または第２の特徴のいずれかだけを有することを意味する。
【特許請求の範囲】
【請求項１】
周波数を記憶する装置（１００）であって、
入力端および出力端ならびに供給電圧入力端および供給電圧出力端を有するコンパレータ（１０２）と、
前記コンパレータ（１０２）の入力端と当該コンパレータ（１０２）の出力端との間に接続されたメモリスタ（１０４）と、
を備えることを特徴とする装置（１００）。
【請求項２】
前記コンパレータ（１０２）は第２の入力端を有し、抵抗（１０６）が前記第２の入力端と前記コンパレータ（１０２）の出力端との間に接続されている、請求項１に記載の装置（１００）。
【請求項３】
電位端子（１１２）と前記コンパレータの第２の入力端との間に導電的に配置されたキャパシタ（１０８）を備える、請求項２に記載の装置（１００）。
【請求項４】
別の電位端子（１１４）と前記コンパレータの入力端との間に接続された別の抵抗（１１０）を備える、請求項１から３までのいずれか１項に記載の装置（１００）。
【請求項５】
前記別の電位端子（１１４）と前記別の抵抗（１１０）および／または前記コンパレータ（１０２）の入力端との間にパルス源（２００）が接続されている、請求項４に記載の装置（１００）。
【請求項６】
請求項１から５までのいずれか１項に記載の記憶装置（１００）における周波数を記憶する方法であって、
記憶すべき周波数の書き込み信号を前記装置（１００）に印加（３０２）し、前記周波数に対応する情報を前記メモリスタ（１０４）に記憶するステップを有する方法。
【請求項７】
請求項１から４までのいずれか１項に記載の記憶装置（１００）から記憶された周波数を読み出す方法であって、
前記供給電圧入力端および前記供給電圧出力端によって前記コンパレータ（１０２）に供給電圧を通電し、前記周波数に対応する情報を読み出すために読み出し信号（７００）を取り出すステップを有する方法。
【請求項８】
請求項１から５までのいずれか１項に記載の記憶装置（１００）の駆動方法であって、
請求項６による周波数を記憶する方法のステップ（３０２）と、
請求項７による周波数を読み出す方法のステップ（３０４）とを有する方法。
【請求項９】
請求項８に記載の方法（３００）であって、前記記憶ステップ（３０２）と前記読み出しステップ（３０４）との間に休止ステップ（３０６）を有し、
前記装置（１００）は前記休止ステップ（３０６）で信号が印加されず、かつ通電されず、前記周波数に対応する情報が維持される方法。
【請求項１０】
プログラムが装置で実施されるときに請求項６から９までのいずれか１項に記載の方法ステップを実行または制御するためのプログラムコードを有するコンピュータプログラム。
【請求項１】
周波数を記憶する装置（１００）であって、
入力端および出力端ならびに供給電圧入力端および供給電圧出力端を有するコンパレータ（１０２）と、
前記コンパレータ（１０２）の入力端と当該コンパレータ（１０２）の出力端との間に接続されたメモリスタ（１０４）と、
を備えることを特徴とする装置（１００）。
【請求項２】
前記コンパレータ（１０２）は第２の入力端を有し、抵抗（１０６）が前記第２の入力端と前記コンパレータ（１０２）の出力端との間に接続されている、請求項１に記載の装置（１００）。
【請求項３】
電位端子（１１２）と前記コンパレータの第２の入力端との間に導電的に配置されたキャパシタ（１０８）を備える、請求項２に記載の装置（１００）。
【請求項４】
別の電位端子（１１４）と前記コンパレータの入力端との間に接続された別の抵抗（１１０）を備える、請求項１から３までのいずれか１項に記載の装置（１００）。
【請求項５】
前記別の電位端子（１１４）と前記別の抵抗（１１０）および／または前記コンパレータ（１０２）の入力端との間にパルス源（２００）が接続されている、請求項４に記載の装置（１００）。
【請求項６】
請求項１から５までのいずれか１項に記載の記憶装置（１００）における周波数を記憶する方法であって、
記憶すべき周波数の書き込み信号を前記装置（１００）に印加（３０２）し、前記周波数に対応する情報を前記メモリスタ（１０４）に記憶するステップを有する方法。
【請求項７】
請求項１から４までのいずれか１項に記載の記憶装置（１００）から記憶された周波数を読み出す方法であって、
前記供給電圧入力端および前記供給電圧出力端によって前記コンパレータ（１０２）に供給電圧を通電し、前記周波数に対応する情報を読み出すために読み出し信号（７００）を取り出すステップを有する方法。
【請求項８】
請求項１から５までのいずれか１項に記載の記憶装置（１００）の駆動方法であって、
請求項６による周波数を記憶する方法のステップ（３０２）と、
請求項７による周波数を読み出す方法のステップ（３０４）とを有する方法。
【請求項９】
請求項８に記載の方法（３００）であって、前記記憶ステップ（３０２）と前記読み出しステップ（３０４）との間に休止ステップ（３０６）を有し、
前記装置（１００）は前記休止ステップ（３０６）で信号が印加されず、かつ通電されず、前記周波数に対応する情報が維持される方法。
【請求項１０】
プログラムが装置で実施されるときに請求項６から９までのいずれか１項に記載の方法ステップを実行または制御するためのプログラムコードを有するコンピュータプログラム。
【図１】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【公開番号】特開２０１３−１１０７４３（Ｐ２０１３−１１０７４３Ａ）
【公開日】平成２５年６月６日（２０１３．６．６）
【国際特許分類】
【出願番号】特願２０１２−２５２９１６（Ｐ２０１２−２５２９１６）
【出願日】平成２４年１１月１９日（２０１２．１１．１９）
【出願人】（３９００２３７１１）ローベルト ボツシユ ゲゼルシヤフト ミツト ベシユレンクテル ハフツング (2,908)
【氏名又は名称原語表記】ＲＯＢＥＲＴ ＢＯＳＣＨ ＧＭＢＨ
【住所又は居所原語表記】Ｓｔｕｔｔｇａｒｔ， Ｇｅｒｍａｎｙ
【Ｆターム（参考）】
【公開日】平成２５年６月６日（２０１３．６．６）
【国際特許分類】
【出願日】平成２４年１１月１９日（２０１２．１１．１９）
【出願人】（３９００２３７１１）ローベルト ボツシユ ゲゼルシヤフト ミツト ベシユレンクテル ハフツング (2,908)
【氏名又は名称原語表記】ＲＯＢＥＲＴ ＢＯＳＣＨ ＧＭＢＨ
【住所又は居所原語表記】Ｓｔｕｔｔｇａｒｔ， Ｇｅｒｍａｎｙ
【Ｆターム（参考）】
[ Back to top ]