周波数シンセサイザ
【課題】 外部基準信号の入力断からスイッチを切り替えて一定の電圧を発振器の制御電圧として出力するに際して、出力周波数の変動量を最小限に抑えることができる周波数シンセサイザを提供する。
【解決手段】 制御回路１１が、検波回路１０からの検波出力を入力し、外部基準入力信号「入」の場合には、ＳＷ３にＰＬＬ−ＩＣ１の出力をループフィルタ４に出力させる切替信号を出力し、外部基準入力信号が「断」となった場合には、ＳＷ３に可変電圧供給回路１２からの出力電圧にループフィルタ４に出力させる切替信号を出力し、更にループフィルタ４からの出力電圧を１／Ｎ分圧器１３で分圧した電圧を微調制御電圧とし、オフセット電圧供給回路１５からの電圧を粗調電圧として加算器１４で加算してＯＣＸＯ５の制御電圧として出力する周波数シンセサイザである。
【解決手段】 制御回路１１が、検波回路１０からの検波出力を入力し、外部基準入力信号「入」の場合には、ＳＷ３にＰＬＬ−ＩＣ１の出力をループフィルタ４に出力させる切替信号を出力し、外部基準入力信号が「断」となった場合には、ＳＷ３に可変電圧供給回路１２からの出力電圧にループフィルタ４に出力させる切替信号を出力し、更にループフィルタ４からの出力電圧を１／Ｎ分圧器１３で分圧した電圧を微調制御電圧とし、オフセット電圧供給回路１５からの電圧を粗調電圧として加算器１４で加算してＯＣＸＯ５の制御電圧として出力する周波数シンセサイザである。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、周波数シンセサイザに係り、特に、外部基準信号の入力が切断した時にＰＬＬループから固定電圧へ切り替わる際の周波数変動を抑えることができる周波数シンセサイザに関する。
【背景技術】
【０００２】
［従来の技術］
［従来の周波数シンセサイザ：図５］
従来の周波数シンセサイザについて図５を参照しながら説明する。図５は、従来の周波数シンセサイザの構成ブロック図である。
従来の周波数シンセサイザは、図５に示すように、ＰＬＬ（Phase Locked Loop）−ＩＣ（Integrated Circuit）（１）１と、可変抵抗２と、スイッチ（ＳＷ）３と、ループフィルタ（１）４と、ＯＣＸＯ（Oven Controlled Crystal Oscillator）５と、ＰＬＬ−ＩＣ（２）６と、ループフィルタ（２）７と、ＶＣＯ（Voltage Controlled Oscillator）８と、ＡＭＰ（Amplifier）９と、検波回路１０と、制御回路１１とを備えている。
【０００３】
［従来の周波数シンセサイザの動作］
従来の周波数シンセサイザは、図５に示すように、ＯＣＸＯが例えば１０ＭＨｚ又は４０ＭＨｚで発振するものであり、ＰＬＬ−ＩＣ（１）１で外部基準（ＲＥＦ）入力信号（例えばルビジウム信号等の１０ＭＨｚ）と同期される。
そして、その同期した信号を基準としてＰＬＬ−ＩＣ（２）６とＶＣＯ８を用いて高周波のシンセサイザ（例えば１ＧＨｚ）を構成している。
【０００４】
制御回路１１は、ＰＬＬ−ＩＣ１，６に対して、所望の周波数となるような設定データを出力し、出力周波数を決定する。
また、制御回路は、外部ＲＥＦ入力信号の有無を、検波回路１０を介して判定し、入力がある場合は、ＳＷ３をＰＬＬ−ＩＣ（１）１側として、ＰＬＬループを構成するが、入力がない場合は、ＳＷ３を可変抵抗２側として、可変抵抗２で決まる一定の電圧値をＯＣＸＯ５の制御端子に供給する。
【０００５】
［関連技術］
尚、関連する先行技術として、特開平０８−３３０９５４号公報「ＰＬＬ回路」（埼玉日本電気株式会社）［特許文献１］、特開２００４−２３４１８２号公報「クロック制御システム」（埼玉日本電気株式会社）［特許文献２］、特開２００６−０６７３５０号公報「信号発生装置」（日本無線株式会社）［特許文献３］がある。
【０００６】
特許文献１には、ＰＬＬ回路において、スイッチ制御部が、位相比較器が出力する位相差電圧とバイアス電圧発生部が出力するバイアス電圧を比較し、電圧差があるときはスイッチをオンしてバイアス電圧をループフィルタのコンデンサに供給し、電圧差がなくなってきたときはスイッチをオフにしてバイアス電圧の供給を断することが記載されている。
【０００７】
特許文献２には、クロック制御システムにおいて、クロック切り替え回路がクロック信号と固定値レベルを入力し、クロック信号の停止又は断を検出した場合に、固定値レベルに切り替えてＰＬＬに出力することが記載されている。
【０００８】
特許文献３には、信号発生装置において、外部／自走切り換えスイッチが、基準クロック信号が断した場合、基準クロック信号と電圧制御発振器が出力する信号との位相関係に基づく信号から、自走クロック発生器が出力する信号と電圧制御発振器が出力する信号との位相関係に基づく信号に切り換えてループフィルタに出力することが記載されている。
【先行技術文献】
【特許文献】
【０００９】
【特許文献１】特開平０８−３３０９５４号公報
【特許文献２】特開２００４−２３４１８２号公報
【特許文献３】特開２００６−０６７３５０号公報
【発明の概要】
【発明が解決しようとする課題】
【００１０】
しかしながら、従来の周波数シンセサイザでは、何らかの要因で外部ＲＥＦ入力信号が有り（入り）の状態から無し（断）の状態になった場合に、ＳＷ３はＰＬＬループ側から可変抵抗２で決まる一定電圧側に切り替わるようになっているが、外部ＲＥＦ入力信号が無くなった瞬間に、ＰＬＬ−ＩＣ（１）１は位相比較できなくなり、ＳＷ３で可変抵抗２に切り替わるまでの時間が長いと、ＰＬＬ−ＩＣ（１）１のチャージポンプ出力が不安定になってしまい、出力周波数が所望の周波数からずれてしまうという問題点があった。
【００１１】
［外部ＲＥＦ入力信号が断となった場合の状況：図６］
外部ＲＥＦ入力信号が断となった場合の状況について図６を参照しながら説明する。図６は、外部ＲＥＦ入力信号が断となった場合の従来の状況を示す図である。
横軸を時間として、図６の一段目には外部ＲＥＦ入力信号、二段目にはＳＷ切替信号、三段目にはチャージポンプ出力となるＯＣＸＯ制御電圧、四段目にはＡＭＰ９からの出力周波数が示されている。
【００１２】
図６に示すように、Ａの時点まで外部ＲＥＦ入力信号が有り（存在）の場合、次の瞬間から外部ＲＥＦ入力信号が無し（不存在）となるが、制御回路１１で外部ＲＥＦ入力信号の断を判定してＳＷ３にＳＷ切替信号を出力することになる。
但し、ＳＷ切替信号が出力されるのは、Ａの時点より遅れてＢの時点となる。このＡ時点からＢ時点までの時間経過で、チャージポンプ出力に電位変化が発生し、その電位変化によってＯＣＸＯ制御電圧が不安定となり、結果的には出力周波数が変動するものであった。
【００１３】
Ａ時点からＢ時点までの時間は、検波回路１０で外部ＲＥＦ入力信号が断となってから、制御回路１１を介してＳＷ切替信号の制御を行うまでの時間であり、この時間を小さくするか又は外部ＲＥＦ入力信号が断となっても、ＯＣＸＯ制御電圧の電圧変化ΔＶ1 を極めて小さくすることが必要である。
さらに、ＰＬＬループ時と可変抵抗で決まる一定電圧値との差ΔＶ2 を極めて小さくすることが必要である。
【００１４】
［外部ＲＥＦ入力信号が断となった場合の詳細状況：図７］
外部ＲＥＦ入力信号が断となった場合の詳細状況について図７を参照しながら説明する。図７は、外部ＲＥＦ入力信号が断となった場合の従来の詳細状況を示す図である。
出力周波数の変動の詳細は、図７に示すように、例えば、ＯＣＸＯ周波数が４０ＭＨｚで、ＯＣＸＯ制御電圧範囲が制御電圧０〜５Ｖ、ＶＦ感度２ｐｐｍ／Ｖ（８０Ｈｚ／Ｖ）、ＶＣＯ出力周波数が８０４，２９２，８５７Ｈｚで、ΔＶ1 が０．１Ｖ、Δ2 が０．０５Ｖである場合に、ΔＶ1 下がった場合の出力周波数は、８０４，２９２，６９６Ｈｚであり、ΔＶ2 上がった場合の出力周波数は８０４，２９２，９３７Ｈｚとなっている。
【００１５】
尚、特許文献１〜３では、基準信号の断（無し）を検出して固定電圧を電圧制御発振器に制御電圧として出力し、基準信号の入力（有り）を検出すると、ＰＬＬループを形成するものであるが、外部基準信号の断になってスイッチが切り替わるまでの間に発生する周波数の変動量を最小限にするものとはなっていないものである。
【００１６】
本発明は上記実情に鑑みて為されたもので、外部基準信号の入力断からスイッチを切り替えて一定の電圧を発振器の制御電圧として出力するに際して、出力周波数の変動量を最小限に抑えることができる周波数シンセサイザを提供することを目的とする。
【課題を解決するための手段】
【００１７】
上記従来例の問題点を解決するための本発明は、周波数シンセサイザであって、恒温槽付水晶発振器と、電圧制御発振器と、外部基準入力信号と恒温槽付水晶発振器からの出力信号を入力し、位相比較し、位相差に応じた信号を出力する第１のＰＬＬ−ＩＣと、可変電圧を供給する可変電圧供給回路と、第１のＰＬＬ−ＩＣの出力と電圧供給回路の出力電圧を外部からの切替信号により選択して出力するスイッチと、スイッチで選択された出力を平滑化して出力する第１のループフィルタと、第１のループフィルタからの出力電圧を分圧して微調制御電圧として出力する分圧器と、オフセット電圧を供給するオフセット電圧供給回路と、オフセット電圧供給回路からのオフセット電圧を粗調電圧とし、当該粗調電圧に微調制御電圧を加算して恒温槽付水晶発振器の制御電圧として出力する加算器と、恒温槽付水晶発振器からの出力信号と電圧制御発振器からの出力信号を入力し、位相比較し、位相差に応じた信号を出力する第２のＰＬＬ−ＩＣと、第２のＰＬＬ−ＩＣからの出力を平滑化して電圧制御発振器の制御電圧として出力する第２のループフィルタと、電圧制御発振器の出力を増幅する増幅器と、外部基準入力信号を入力して検波する検波回路と、検波回路からの検波出力を入力し、外部基準入力信号が入力されている「入」の場合には、スイッチに第１のＰＬＬ−ＩＣの出力を第１のループフィルタに出力させる切替信号を出力し、外部基準入力信号が入力されていない「断」の場合には、スイッチに可変電圧供給回路の出力を第１のループフィルタに出力させる切替信号を出力し、第１のＰＬＬ−ＩＣと第２のＰＬＬ−ＩＣに所望の周波数を出力させるためのデータを設定する制御回路とを有することを特徴とする。
【００１８】
本発明は、上記周波数シンセサイザにおいて、制御回路が、第１のループフィルタからの出力電圧をモニタし、可変電圧供給回路からスイッチに供給される電圧を、外部基準入力信号が入力されている「入」の場合に第１のＰＬＬ−ＩＣからの出力電圧になるよう制御することを特徴とする。
【００１９】
本発明は、上記周波数シンセサイザにおいて、制御回路が、加算器からの制御電圧をモニタし、オフセット電圧供給回路から前記加算器に供給される粗調電圧を、外部基準入力信号が入力されている「入」の場合と外部基準入力信号が入力されていない「断」の場合で同じ電圧になるよう制御することを特徴とする。
【００２０】
本発明は、上記周波数シンセサイザにおいて、可変電圧供給回路が、抵抗とコンデンサを用いたフィルタで構成され、第１のループフィルタからの出力電圧のモニタ結果に基づいて制御回路から特定の電圧が印加されることを特徴とする。
【００２１】
本発明は、上記周波数シンセサイザにおいて、オフセット電圧供給回路が、抵抗とコンデンサを用いたフィルタで構成され、加算器からの制御電圧のモニタ結果に基づいて制御回路から特定の電圧が印加されることを特徴とする。
【発明の効果】
【００２２】
本発明によれば、分圧器が、第１のループフィルタからの出力電圧を分圧して微調制御電圧として出力し、加算器が、オフセット電圧供給回路からのオフセット電圧を粗調電圧とし、当該粗調電圧に微調制御電圧を加算して恒温槽付水晶発振器の制御電圧として出力し、制御回路が、検波回路からの検波出力を入力し、外部基準入力信号が入力されている「入」の場合には、スイッチに第１のＰＬＬ−ＩＣの出力を第１のループフィルタに出力させる切替信号を出力し、外部基準入力信号が入力されていない「断」の場合には、スイッチに可変電圧供給回路の出力を第１のループフィルタに出力させる切替信号を出力し、第１のＰＬＬ−ＩＣと第２のＰＬＬ−ＩＣに所望の周波数を出力させるためのデータを設定する周波数シンセサイザとしているので、外部基準信号の入力断からスイッチを切り替えて一定の電圧を発振器の制御電圧として出力するに際して、出力周波数の変動量を最小限に抑えることができる効果がある。
【図面の簡単な説明】
【００２３】
【図１】本発明の実施の形態に係る周波数シンセサイザの構成ブロック図である。
【図２】外部ＲＥＦ入力信号が断となった場合の実施の形態の状況を示す図である。
【図３】１／Ｎ分圧器の回路図である。
【図４】加算器の回路図である。
【図５】従来の周波数シンセサイザの構成ブロック図である。
【図６】外部ＲＥＦ入力信号が断となった場合の従来の状況を示す図である。
【図７】外部ＲＥＦ入力信号が断となった場合の従来の詳細状況を示す図である。
【発明を実施するための形態】
【００２４】
本発明の実施の形態について図面を参照しながら説明する。
［実施の形態の概要］
本発明の実施の形態に係る周波数シンセサイザは、外部基準入力信号が「断」となった場合に、スイッチの切り替えにより可変電圧供給回路からＰＬＬ−ＩＣの出力電圧に近い電圧が供給され、ループフィルタからの出力電圧を分圧した電圧を微調制御電圧とし、オフセット電圧供給回路からの電圧を粗調電圧として加算器で加算してＯＣＸＯに供給しているので、外部基準入力信号の「断」から自走までの制御電圧の変動を小さくでき、出力周波数の変動を抑えることができるものである。
【００２５】
［本ＰＬＬ回路：図１］
本発明の実施の形態に係る周波数シンセサイザについて図１を参照しながら説明する。図１は、本発明の実施の形態に係る周波数シンセサイザの構成ブロック図である。
本発明の実施の形態に係る周波数シンセサイザ（本シンセサイザ）は、図１に示すように、ＰＬＬ−ＩＣ（１）１と、可変電圧供給回路１２と、スイッチ（ＳＷ）３と、ループフィルタ（１）４と、１／Ｎ分圧器１３と、加算器１４と、ＯＣＸＯ５と、ＰＬＬ−ＩＣ（２）６と、ループフィルタ（２）と、ＶＣＯと、ＡＭＰと、検波回路１０と、オフセット電圧供給回路１５と、バッファ１６と、バッファ１７と、制御回路（マイコン）２１とを基本的に有している。
【００２６】
図５の従来の周波数シンセサイザと比較して、可変電圧供給回路１２、１／Ｎ分圧器１３、加算器１４、オフセット電圧供給回路１５、バッファ１６、バッファ１７が設けられ、制御回路２１の制御内容が相違している。
尚、図１では、紙面の制約で、ＰＬＬ−ＩＣ（２）６の後段の、ループフィルタ（２）、ＶＣＯ、ＡＭＰを記載していないが、図５と同様に、図１でもそれら構成を備えている。
【００２７】
［本シンセサイザの各部］
本シンセサイザの各部について具体的に説明する。
ＰＬＬ−ＩＣ（１）１は、外部基準（ＲＥＦ）入力信号、例えばルビジウム信号等の１０ＭＨｚの信号を入力すると共に、ＯＣＸＯ５からの出力信号を入力し、ＯＣＸＯ５からの信号を分周し、外部ＲＥＦ入力信号との位相比較を行い、位相差をパルス幅の電圧でＳＷ３の一方の入力端子に出力する。
従って、ＰＬＬ−ＩＣには、分周器、位相比較器、チャージポンプ等の回路構成をワンチップに収納したものである。
尚、ＰＬＬ−ＩＣ（１）１には、所望の周波数を得るための、制御回路１１からＰＬＬ−ＩＣ（１）用の設定データが入力され、設定される。
【００２８】
可変電圧供給回路１２は、抵抗Ｒ１とコンデンサＣ１とから構成されるＲ１Ｃ１フィルタであり、コンデンサＣ１の一端がＳＷ３の他方の端子に接続し、コンデンサＣ１の他方の端子が接地され、コンデンサＣ１の一端に抵抗Ｒ１の一端が接続し、抵抗Ｒ１の他端には制御回路２１から特定の電圧が供給される。
そして、抵抗Ｒ１を介してコンデンサＣ１に蓄積された電荷によりＳＷ３の他端に、外部ＲＥＦ入力信号の断となる前の電圧に近い直流電圧（可変電圧）を供給している。
【００２９】
スイッチ（ＳＷ）３は、制御回路２１からのＳＷ切替信号に基づいて、２つの入力端子のいずれかを選択し、ループフィルタ（１）４にＰＬＬ−ＩＣ（１）１からの出力信号又は可変電圧供給回路１２からの可変電圧を出力する。
ループフィルタ（１）４は、ＳＷ３からの出力を平滑化し、制御電圧として１／Ｎ分圧器１３とバッファ１６に出力する。
【００３０】
１／Ｎ分圧器１３は、ループフィルタ（１）４からの制御電圧を１／Ｎに分圧し、加算器１４に出力する。
１／Ｎ分圧器１３で分圧することで、信号の変化量を小さい信号に変換する。従って、加算器１４に入力される電圧は、「微調制御電圧」といえる。
バッファ１６は、ループフィルタ（１）４からの制御電圧をモニタしており、制御回路２１にモニタ電圧を出力する。
【００３１】
加算器１４は、１／Ｎ分圧器１３からの微調制御電圧を一方の入力端子に入力すると共に、オフセット電圧供給回路１５からのオフセット電圧（粗調電圧）を他方の入力端子に入力し、粗調電圧に微調制御電圧を加算してＯＣＸＯ５とバッファ１７に出力する。
バッファ１７は、加算器１４からの制御電圧をモニタしており、制御回路２１にモニタ電圧を出力する。
【００３２】
オフセット電圧供給回路１５は、抵抗Ｒ２とコンデンサＣ２とから構成されるＲ２Ｃ２フィルタであり、コンデンサＣ２の一端が加算器１４の他方の入力端子に接続し、コンデンサＣ２の他方の端子が接地され、コンデンサＣ２の一端に抵抗Ｒ２の一端が接続し、抵抗Ｒ２の他端には制御回路２１から特定の電圧が供給される。
そして、抵抗Ｒ２を介してコンデンサＣ２に蓄積された電荷により加算器１４の他方の入力端子に、直流のオフセット電圧を供給している。オフセット電圧は、外部ＲＥＦ入力信号の有無に関係なく供給されるもので、ＯＣＸＯ５に対する「粗調電圧」といえる。
【００３３】
ＯＣＸＯ（恒温槽付水晶発振器）５は、加算器１４からの出力を制御電圧として入力し、例えば、４０ＭＨｚの発振周波数をＰＬＬ−ＩＣ（２）６及びＰＬＬ−ＩＣ（１）１に出力する。
【００３４】
ＰＬＬ−ＩＣ（２）６は、ＯＣＸＯ５からの出力信号とＶＣＯからの出力信号を入力し、ＶＣＯからの信号を分周し、ＯＣＸＯ５からの信号との位相比較を行い、位相差をパルス幅の電圧でループフィルタ（２）に出力する。
尚、ＰＬＬ−ＩＣ（２）６には、所望の周波数を得るための、制御回路２１からＰＬＬ−ＩＣ（２）用の設定データが入力され、設定される。
【００３５】
ループフィルタ（２）は、ループフィルタ（１）４と同様に、ＰＬＬ−ＩＣ（２）６からの出力を平滑化し、制御電圧としてＶＣＯに出力する。
ＶＣＯ（電圧制御発振器）は、ループフィルタ（２）からの出力を制御電圧として発振動作を行い、ＡＭＰ及びＰＬＬ−ＩＣ（２）６に発振信号を出力する。
ＡＭＰ（増幅器）は、ＶＣＯからの発振信号を増幅して出力する。
【００３６】
検波回路１０は、外部ＲＥＦ入力信号を分岐して入力し、入力信号の検波を行い、検波出力（検波結果）を制御回路２１に出力する。
そして、検波回路１０は、外部ＲＥＦ入力信号が断となったことを検出し、また、外部ＲＥＦ入力信号が「断」から「入」となったことも検出して、制御回路２１に出力する。
【００３７】
検波回路１０からの出力は、制御回路２１で、ＡＤＣ（アナログ／デジタル変換器）３でデジタル信号に変換して取り込まれる。
【００３８】
また、制御回路２１は、検波回路１０から外部ＲＥＦ入力信号の「断」検出が入力されると、ＳＷ３に可変電圧供給回路１２を選択するようＳＷ切替信号を出力する。
更に、制御回路２１は、検波回路１０から外部ＲＥＦ入力信号の「入」検出が入力されると、ＳＷ３にＰＬＬ−ＩＣ（１）１を選択するようＳＷ切替信号を出力する。
【００３９】
また、制御回路２１は、ループフィルタ（１）４からの出力を、バッファ１６を介して入力し、ＡＤＣ１でデジタル信号に変換して取り込み、内部の記憶部に電圧値を記憶し、当該電圧値に応じて可変電圧供給回路１２に供給される電圧が決定され、ＰＷＭ（Pulse Width Modulation）１でパルスにより可変電圧供給回路１２に出力される。
【００４０】
また、制御回路２１は、加算器１４からの出力を、バッファ１７を介して入力し、ＡＤＣ２でデジタル信号に変換して取り込み、内部の記憶部に電圧値を記憶し、当該電圧値に応じてオフセット電圧供給回路１５に供給される電圧が決定され、ＰＷＭ２でパルスによりオフセット電圧供給回路１５に出力される。
【００４１】
［本シンセサイザの動作］
次に、本シンセサイザの動作について説明する。
制御回路２１は、検波回路１０からの外部ＲＥＦ入力信号の「入」検出の入力により、ＳＷ３をＰＬＬ−ＩＣ（１）１を選択させるＳＷ切替信号を出力する。
【００４２】
ＰＬＬ−ＩＣ（１）１では、外部ＲＥＦ入力信号とＯＣＸＯ５からの信号との位相比較を行い、位相差の電圧を、ＳＷ３を介してループフィルタ（１）４に出力する。
位相差の電圧は、ループフィルタ（１）４で平滑化され、１／Ｎ分圧器１３とバッファ１６に出力される。
１／Ｎ分圧器１３で分圧された信号（微調電圧）は、加算器１４に出力される。
【００４３】
加算器１４では、オフセット電圧供給回路１５からの粗調電圧に１／Ｎ分圧器１３からの微調電圧を加算し、ＯＣＸＯ５とバッファ１７に出力する。
ＯＣＸＯ５で発振動作がなされ、発振信号がＰＬＬ−ＩＣ（２）６とＰＬＬ−ＩＣ（１）１に出力される。
ＰＬＬ−ＩＣ（２）６では、ＯＣＸＯ５からの信号とＶＣＯからの信号の位相比較が為され、位相差の電圧がループフィルタ（２）で平滑化され、ＶＣＯの制御電圧として入力されて、ＶＣＯから発振信号がＰＬＬ−ＩＣ（２）とＡＭＰに出力される。
【００４４】
そして、バッファ１６でモニタされた電圧に応じて可変電圧供給回路１２に出力する電圧値を制御回路２１が決定し、パルスの電圧として可変電圧供給回路１２に供給される。
また、バッファ１７でモニタされた電圧に応じてオフセット電圧供給回路１５に出力する電圧値を制御回路２１が決定し、パルスの電圧としてオフセット電圧供給回路１５に供給される。
【００４５】
そして、制御回路２１は、検波回路１０からの外部ＲＥＦ入力信号の「断」検出の入力により、ＳＷ３に可変電圧供給回路１２を選択させるＳＷ切替信号を出力する。
ここで、外部ＲＥＦ入力信号の「断」により、ＳＷ３が切り替わって可変電圧供給回路１２からの可変電圧がループフィルタ（１）４に出力されるが、バッファ１６でモニタされた電圧に基づいて外部ＲＥＦ入力信号の「入」状態の時から制御回路２１が可変電圧供給回路１２に電圧を供給しているので、切り替えに伴う変動量（ΔＶ1 ）を抑えることができる。
【００４６】
更に、外部ＲＥＦ入力信号の「入」又は「断」に拘わらず、オフセット電圧供給回路１５から加算器１４に粗調電圧が供給されているので、ＳＷ３の切り替えに伴う変動量（ΔＶ2 ）をほとんど発生させることがない。
【００４７】
［本シンセサイザの特徴的事項］
本シンセサイザにおける特徴的事項について具体的に説明する。
ＯＣＸＯ５に対する制御電圧とループフィルタ（１）４の出力電圧は、常時、制御回路２１でモニタし、記憶部に電圧値を記憶しておく。
ＯＣＸＯ５の制御電圧の変動量ΔＶ1 を小さくするために、ループフィルタ（１）４の出力電圧は、１／Ｎに分圧した後、微調制御電圧として加算器１４に入力される。
【００４８】
外部ＲＥＦ入力信号が「断」した瞬間の周波数変化が１Ｈｚ以下になるよう、分圧比Ｎ＝２００とする。
つまり、１Ｈｚ／８０４，２９２，８５７Ｈｚ＝０．００１２４３ｐｐｍであり、０．００１２４３ｐｐｍ／２ｐｐｍ＝０．６２１５ｍＶ、制御電圧変動量ΔＶ1 ＝０．１Ｖであれば、０．１Ｖ／０．６２１５ｍＶ＝１６２≪２００として計算される。
【００４９】
粗調電圧は、制御回路２１がＰＷＭ２で出力し、オフセット電圧供給回路１５のＲ２Ｃ２フィルタを介して、直流電圧として加算器１４に入力される。
Ｒ２Ｃ２フィルタの時定数は、ループフィルタ（１）４の時定数より十分大きな時定数としておく。
また、粗調電圧は、ループフィルタ（１）４の出力電圧がＯＣＸＯ５の中点電圧（約２．５Ｖ）程度になるように、制御回路２１で制御する。
【００５０】
外部ＲＥＦ入力信号が「入」の場合、ＳＷ３がＰＬＬループ側になっており、ＯＣＸＯ５の制御電圧＝粗調電圧＋微調制御電圧でＰＬＬロックしている。
制御回路２１は、ＰＷＭ１と可変電圧供給回路１２のＲ１Ｃ１フィルタにて、Ｒ１Ｃ１フィルタが供給する電圧がＰＬＬ−ＩＣ（１）１の出力電圧と同じになるよう、制御する。
Ｒ１Ｃ１フィルタの時定数は、ループフィルタ（１）４の時定数より十分大きな時定数としておく。
外部ＲＥＦ入力信号が「断」の場合は、ＳＷ３がＲ１Ｃ１フィルタ側になっており、ＯＣＸＯ５の制御電圧は、外部ＲＥＦ入力信号が「入」の場合の電圧と同じになる。
【００５１】
［外部ＲＥＦ入力信号が断となった場合の実施の形態の状況：図２］
次に、外部ＲＥＦ入力信号が断となった場合の実施の形態における状況について図２を参照しながら説明する。図２は、外部ＲＥＦ入力信号が断となった場合の実施の形態の状況を示す図である。
図６の従来の状況と比較して、図２では大幅な改善が見られる。
【００５２】
分圧比Ｎ＝２００とした場合、制御電圧変動量ΔＶ1 ＝０．１Ｖ／２００＝０．５ｍＶであるため、ＯＣＸＯ５の出力としては、２ｐｐｍ＊０．５ｍＶ＝０．００１ｐｐｍの周波数変化となり、周波数シンセサイザ出力８０４，２９２，８５７Ｈｚに対して、周波数変動量Δｆ１＝０．８Ｈｚの周波数変化となる。
【００５３】
ＳＷ切替信号による切り替え後の可変電圧（一定電圧）値は、ＰＬＬループ時の電圧値となるよう調整しているため、ΔＶ2 ＝０（ゼロ）であり、周波数はＰＬＬロック時の周波数と一致する。
【００５４】
［１／Ｎ分圧器：図３］
次に、１／Ｎ分圧器１３の構成について図３を参照しながら説明する。図３は、１／Ｎ分圧器１３の回路図である。
１／Ｎ分圧器１３は、図３に示すように、反転アップを用い、ループフィルタ（１）４からの信号（Ｉｎ）が（−）入力端子に抵抗Ｒａを介して入力され、（＋）入力端子は接地され、出力端子からは分圧信号（Ｏｕｔ）が出力されると共に、その出力信号が抵抗Ｒｂを介して帰還して入力されるようになっている。
【００５５】
［加算器：図４］
次に、加算器１４の構成について図４を参照しながら説明する。図４は、加算器の回路図である。
加算器１４は、図４に示すように、オペアップを用い、（−）入力端子に抵抗Ｒｃを介して微調制御電圧が入力され、（＋）入力端子には粗調電圧が入力され、出力端子からはＯＣＸＯ制御電圧が出力されると共に、その出力が抵抗Ｒｄを介して（−）入力端子に帰還して入力されるようになっている。
【００５６】
［実施の形態の効果］
本シンセサイザによれば、外部ＲＥＦ入力信号「断」の場合に、ＳＷ高速切替回路１２が内部基準信号のクロックを用いて制御回路１１より高速にＳＷ３をＰＬＬ−ＩＣ（１）１から可変抵抗２に切り替えるＳＷ切替信号を出力するようにしているので、外部ＲＥＦ入力信号「断」から自走までの期間が短くなり、出力周波数の変動を抑えることができる効果がある。
【００５７】
また、本シンセサイザによれば、外部ＲＥＦ入力信号「断」から「入」となった場合にも、ＳＷ高速切替回路１２が内部基準信号のクロックを用いて制御回路１１より高速にＳＷ３を可変抵抗２からＰＬＬ−ＩＣ（１）１に切り替えるＳＷ切替信号を出力するようにしているので、再度の外部ＲＥＦ入力信号「入」から自走終了までの期間が短くなり、出力周波数の変動を抑えることができる効果がある。
【産業上の利用可能性】
【００５８】
本発明は、外部基準信号の入力断で高速にスイッチを切り替えて一定の電圧を発振器の制御電圧として出力でき、出力周波数の変動量を最小限に抑えることができる周波数シンセサイザに好適である。
【符号の説明】
【００５９】
１...ＰＬＬ−ＩＣ（１）、 ２...可変抵抗、 ３...スイッチ（ＳＷ）、 ４...ループフィルタ（１）、 ５...ＯＣＸＯ、 ６...ＰＬＬ−ＩＣ（２）、 ７...ループフィルタ（２）、 ８...ＶＣＯ、 ９...ＡＭＰ、 １０...検波回路、 １１...制御回路（マイコン）、 １２...可変電圧供給回路、 １３...１／Ｎ分圧器、 １４...加算器、 １５...オフセット電圧供給回路、 １６...バッファ、 １７...バッファ、 ２１...制御回路
【技術分野】
【０００１】
本発明は、周波数シンセサイザに係り、特に、外部基準信号の入力が切断した時にＰＬＬループから固定電圧へ切り替わる際の周波数変動を抑えることができる周波数シンセサイザに関する。
【背景技術】
【０００２】
［従来の技術］
［従来の周波数シンセサイザ：図５］
従来の周波数シンセサイザについて図５を参照しながら説明する。図５は、従来の周波数シンセサイザの構成ブロック図である。
従来の周波数シンセサイザは、図５に示すように、ＰＬＬ（Phase Locked Loop）−ＩＣ（Integrated Circuit）（１）１と、可変抵抗２と、スイッチ（ＳＷ）３と、ループフィルタ（１）４と、ＯＣＸＯ（Oven Controlled Crystal Oscillator）５と、ＰＬＬ−ＩＣ（２）６と、ループフィルタ（２）７と、ＶＣＯ（Voltage Controlled Oscillator）８と、ＡＭＰ（Amplifier）９と、検波回路１０と、制御回路１１とを備えている。
【０００３】
［従来の周波数シンセサイザの動作］
従来の周波数シンセサイザは、図５に示すように、ＯＣＸＯが例えば１０ＭＨｚ又は４０ＭＨｚで発振するものであり、ＰＬＬ−ＩＣ（１）１で外部基準（ＲＥＦ）入力信号（例えばルビジウム信号等の１０ＭＨｚ）と同期される。
そして、その同期した信号を基準としてＰＬＬ−ＩＣ（２）６とＶＣＯ８を用いて高周波のシンセサイザ（例えば１ＧＨｚ）を構成している。
【０００４】
制御回路１１は、ＰＬＬ−ＩＣ１，６に対して、所望の周波数となるような設定データを出力し、出力周波数を決定する。
また、制御回路は、外部ＲＥＦ入力信号の有無を、検波回路１０を介して判定し、入力がある場合は、ＳＷ３をＰＬＬ−ＩＣ（１）１側として、ＰＬＬループを構成するが、入力がない場合は、ＳＷ３を可変抵抗２側として、可変抵抗２で決まる一定の電圧値をＯＣＸＯ５の制御端子に供給する。
【０００５】
［関連技術］
尚、関連する先行技術として、特開平０８−３３０９５４号公報「ＰＬＬ回路」（埼玉日本電気株式会社）［特許文献１］、特開２００４−２３４１８２号公報「クロック制御システム」（埼玉日本電気株式会社）［特許文献２］、特開２００６−０６７３５０号公報「信号発生装置」（日本無線株式会社）［特許文献３］がある。
【０００６】
特許文献１には、ＰＬＬ回路において、スイッチ制御部が、位相比較器が出力する位相差電圧とバイアス電圧発生部が出力するバイアス電圧を比較し、電圧差があるときはスイッチをオンしてバイアス電圧をループフィルタのコンデンサに供給し、電圧差がなくなってきたときはスイッチをオフにしてバイアス電圧の供給を断することが記載されている。
【０００７】
特許文献２には、クロック制御システムにおいて、クロック切り替え回路がクロック信号と固定値レベルを入力し、クロック信号の停止又は断を検出した場合に、固定値レベルに切り替えてＰＬＬに出力することが記載されている。
【０００８】
特許文献３には、信号発生装置において、外部／自走切り換えスイッチが、基準クロック信号が断した場合、基準クロック信号と電圧制御発振器が出力する信号との位相関係に基づく信号から、自走クロック発生器が出力する信号と電圧制御発振器が出力する信号との位相関係に基づく信号に切り換えてループフィルタに出力することが記載されている。
【先行技術文献】
【特許文献】
【０００９】
【特許文献１】特開平０８−３３０９５４号公報
【特許文献２】特開２００４−２３４１８２号公報
【特許文献３】特開２００６−０６７３５０号公報
【発明の概要】
【発明が解決しようとする課題】
【００１０】
しかしながら、従来の周波数シンセサイザでは、何らかの要因で外部ＲＥＦ入力信号が有り（入り）の状態から無し（断）の状態になった場合に、ＳＷ３はＰＬＬループ側から可変抵抗２で決まる一定電圧側に切り替わるようになっているが、外部ＲＥＦ入力信号が無くなった瞬間に、ＰＬＬ−ＩＣ（１）１は位相比較できなくなり、ＳＷ３で可変抵抗２に切り替わるまでの時間が長いと、ＰＬＬ−ＩＣ（１）１のチャージポンプ出力が不安定になってしまい、出力周波数が所望の周波数からずれてしまうという問題点があった。
【００１１】
［外部ＲＥＦ入力信号が断となった場合の状況：図６］
外部ＲＥＦ入力信号が断となった場合の状況について図６を参照しながら説明する。図６は、外部ＲＥＦ入力信号が断となった場合の従来の状況を示す図である。
横軸を時間として、図６の一段目には外部ＲＥＦ入力信号、二段目にはＳＷ切替信号、三段目にはチャージポンプ出力となるＯＣＸＯ制御電圧、四段目にはＡＭＰ９からの出力周波数が示されている。
【００１２】
図６に示すように、Ａの時点まで外部ＲＥＦ入力信号が有り（存在）の場合、次の瞬間から外部ＲＥＦ入力信号が無し（不存在）となるが、制御回路１１で外部ＲＥＦ入力信号の断を判定してＳＷ３にＳＷ切替信号を出力することになる。
但し、ＳＷ切替信号が出力されるのは、Ａの時点より遅れてＢの時点となる。このＡ時点からＢ時点までの時間経過で、チャージポンプ出力に電位変化が発生し、その電位変化によってＯＣＸＯ制御電圧が不安定となり、結果的には出力周波数が変動するものであった。
【００１３】
Ａ時点からＢ時点までの時間は、検波回路１０で外部ＲＥＦ入力信号が断となってから、制御回路１１を介してＳＷ切替信号の制御を行うまでの時間であり、この時間を小さくするか又は外部ＲＥＦ入力信号が断となっても、ＯＣＸＯ制御電圧の電圧変化ΔＶ1 を極めて小さくすることが必要である。
さらに、ＰＬＬループ時と可変抵抗で決まる一定電圧値との差ΔＶ2 を極めて小さくすることが必要である。
【００１４】
［外部ＲＥＦ入力信号が断となった場合の詳細状況：図７］
外部ＲＥＦ入力信号が断となった場合の詳細状況について図７を参照しながら説明する。図７は、外部ＲＥＦ入力信号が断となった場合の従来の詳細状況を示す図である。
出力周波数の変動の詳細は、図７に示すように、例えば、ＯＣＸＯ周波数が４０ＭＨｚで、ＯＣＸＯ制御電圧範囲が制御電圧０〜５Ｖ、ＶＦ感度２ｐｐｍ／Ｖ（８０Ｈｚ／Ｖ）、ＶＣＯ出力周波数が８０４，２９２，８５７Ｈｚで、ΔＶ1 が０．１Ｖ、Δ2 が０．０５Ｖである場合に、ΔＶ1 下がった場合の出力周波数は、８０４，２９２，６９６Ｈｚであり、ΔＶ2 上がった場合の出力周波数は８０４，２９２，９３７Ｈｚとなっている。
【００１５】
尚、特許文献１〜３では、基準信号の断（無し）を検出して固定電圧を電圧制御発振器に制御電圧として出力し、基準信号の入力（有り）を検出すると、ＰＬＬループを形成するものであるが、外部基準信号の断になってスイッチが切り替わるまでの間に発生する周波数の変動量を最小限にするものとはなっていないものである。
【００１６】
本発明は上記実情に鑑みて為されたもので、外部基準信号の入力断からスイッチを切り替えて一定の電圧を発振器の制御電圧として出力するに際して、出力周波数の変動量を最小限に抑えることができる周波数シンセサイザを提供することを目的とする。
【課題を解決するための手段】
【００１７】
上記従来例の問題点を解決するための本発明は、周波数シンセサイザであって、恒温槽付水晶発振器と、電圧制御発振器と、外部基準入力信号と恒温槽付水晶発振器からの出力信号を入力し、位相比較し、位相差に応じた信号を出力する第１のＰＬＬ−ＩＣと、可変電圧を供給する可変電圧供給回路と、第１のＰＬＬ−ＩＣの出力と電圧供給回路の出力電圧を外部からの切替信号により選択して出力するスイッチと、スイッチで選択された出力を平滑化して出力する第１のループフィルタと、第１のループフィルタからの出力電圧を分圧して微調制御電圧として出力する分圧器と、オフセット電圧を供給するオフセット電圧供給回路と、オフセット電圧供給回路からのオフセット電圧を粗調電圧とし、当該粗調電圧に微調制御電圧を加算して恒温槽付水晶発振器の制御電圧として出力する加算器と、恒温槽付水晶発振器からの出力信号と電圧制御発振器からの出力信号を入力し、位相比較し、位相差に応じた信号を出力する第２のＰＬＬ−ＩＣと、第２のＰＬＬ−ＩＣからの出力を平滑化して電圧制御発振器の制御電圧として出力する第２のループフィルタと、電圧制御発振器の出力を増幅する増幅器と、外部基準入力信号を入力して検波する検波回路と、検波回路からの検波出力を入力し、外部基準入力信号が入力されている「入」の場合には、スイッチに第１のＰＬＬ−ＩＣの出力を第１のループフィルタに出力させる切替信号を出力し、外部基準入力信号が入力されていない「断」の場合には、スイッチに可変電圧供給回路の出力を第１のループフィルタに出力させる切替信号を出力し、第１のＰＬＬ−ＩＣと第２のＰＬＬ−ＩＣに所望の周波数を出力させるためのデータを設定する制御回路とを有することを特徴とする。
【００１８】
本発明は、上記周波数シンセサイザにおいて、制御回路が、第１のループフィルタからの出力電圧をモニタし、可変電圧供給回路からスイッチに供給される電圧を、外部基準入力信号が入力されている「入」の場合に第１のＰＬＬ−ＩＣからの出力電圧になるよう制御することを特徴とする。
【００１９】
本発明は、上記周波数シンセサイザにおいて、制御回路が、加算器からの制御電圧をモニタし、オフセット電圧供給回路から前記加算器に供給される粗調電圧を、外部基準入力信号が入力されている「入」の場合と外部基準入力信号が入力されていない「断」の場合で同じ電圧になるよう制御することを特徴とする。
【００２０】
本発明は、上記周波数シンセサイザにおいて、可変電圧供給回路が、抵抗とコンデンサを用いたフィルタで構成され、第１のループフィルタからの出力電圧のモニタ結果に基づいて制御回路から特定の電圧が印加されることを特徴とする。
【００２１】
本発明は、上記周波数シンセサイザにおいて、オフセット電圧供給回路が、抵抗とコンデンサを用いたフィルタで構成され、加算器からの制御電圧のモニタ結果に基づいて制御回路から特定の電圧が印加されることを特徴とする。
【発明の効果】
【００２２】
本発明によれば、分圧器が、第１のループフィルタからの出力電圧を分圧して微調制御電圧として出力し、加算器が、オフセット電圧供給回路からのオフセット電圧を粗調電圧とし、当該粗調電圧に微調制御電圧を加算して恒温槽付水晶発振器の制御電圧として出力し、制御回路が、検波回路からの検波出力を入力し、外部基準入力信号が入力されている「入」の場合には、スイッチに第１のＰＬＬ−ＩＣの出力を第１のループフィルタに出力させる切替信号を出力し、外部基準入力信号が入力されていない「断」の場合には、スイッチに可変電圧供給回路の出力を第１のループフィルタに出力させる切替信号を出力し、第１のＰＬＬ−ＩＣと第２のＰＬＬ−ＩＣに所望の周波数を出力させるためのデータを設定する周波数シンセサイザとしているので、外部基準信号の入力断からスイッチを切り替えて一定の電圧を発振器の制御電圧として出力するに際して、出力周波数の変動量を最小限に抑えることができる効果がある。
【図面の簡単な説明】
【００２３】
【図１】本発明の実施の形態に係る周波数シンセサイザの構成ブロック図である。
【図２】外部ＲＥＦ入力信号が断となった場合の実施の形態の状況を示す図である。
【図３】１／Ｎ分圧器の回路図である。
【図４】加算器の回路図である。
【図５】従来の周波数シンセサイザの構成ブロック図である。
【図６】外部ＲＥＦ入力信号が断となった場合の従来の状況を示す図である。
【図７】外部ＲＥＦ入力信号が断となった場合の従来の詳細状況を示す図である。
【発明を実施するための形態】
【００２４】
本発明の実施の形態について図面を参照しながら説明する。
［実施の形態の概要］
本発明の実施の形態に係る周波数シンセサイザは、外部基準入力信号が「断」となった場合に、スイッチの切り替えにより可変電圧供給回路からＰＬＬ−ＩＣの出力電圧に近い電圧が供給され、ループフィルタからの出力電圧を分圧した電圧を微調制御電圧とし、オフセット電圧供給回路からの電圧を粗調電圧として加算器で加算してＯＣＸＯに供給しているので、外部基準入力信号の「断」から自走までの制御電圧の変動を小さくでき、出力周波数の変動を抑えることができるものである。
【００２５】
［本ＰＬＬ回路：図１］
本発明の実施の形態に係る周波数シンセサイザについて図１を参照しながら説明する。図１は、本発明の実施の形態に係る周波数シンセサイザの構成ブロック図である。
本発明の実施の形態に係る周波数シンセサイザ（本シンセサイザ）は、図１に示すように、ＰＬＬ−ＩＣ（１）１と、可変電圧供給回路１２と、スイッチ（ＳＷ）３と、ループフィルタ（１）４と、１／Ｎ分圧器１３と、加算器１４と、ＯＣＸＯ５と、ＰＬＬ−ＩＣ（２）６と、ループフィルタ（２）と、ＶＣＯと、ＡＭＰと、検波回路１０と、オフセット電圧供給回路１５と、バッファ１６と、バッファ１７と、制御回路（マイコン）２１とを基本的に有している。
【００２６】
図５の従来の周波数シンセサイザと比較して、可変電圧供給回路１２、１／Ｎ分圧器１３、加算器１４、オフセット電圧供給回路１５、バッファ１６、バッファ１７が設けられ、制御回路２１の制御内容が相違している。
尚、図１では、紙面の制約で、ＰＬＬ−ＩＣ（２）６の後段の、ループフィルタ（２）、ＶＣＯ、ＡＭＰを記載していないが、図５と同様に、図１でもそれら構成を備えている。
【００２７】
［本シンセサイザの各部］
本シンセサイザの各部について具体的に説明する。
ＰＬＬ−ＩＣ（１）１は、外部基準（ＲＥＦ）入力信号、例えばルビジウム信号等の１０ＭＨｚの信号を入力すると共に、ＯＣＸＯ５からの出力信号を入力し、ＯＣＸＯ５からの信号を分周し、外部ＲＥＦ入力信号との位相比較を行い、位相差をパルス幅の電圧でＳＷ３の一方の入力端子に出力する。
従って、ＰＬＬ−ＩＣには、分周器、位相比較器、チャージポンプ等の回路構成をワンチップに収納したものである。
尚、ＰＬＬ−ＩＣ（１）１には、所望の周波数を得るための、制御回路１１からＰＬＬ−ＩＣ（１）用の設定データが入力され、設定される。
【００２８】
可変電圧供給回路１２は、抵抗Ｒ１とコンデンサＣ１とから構成されるＲ１Ｃ１フィルタであり、コンデンサＣ１の一端がＳＷ３の他方の端子に接続し、コンデンサＣ１の他方の端子が接地され、コンデンサＣ１の一端に抵抗Ｒ１の一端が接続し、抵抗Ｒ１の他端には制御回路２１から特定の電圧が供給される。
そして、抵抗Ｒ１を介してコンデンサＣ１に蓄積された電荷によりＳＷ３の他端に、外部ＲＥＦ入力信号の断となる前の電圧に近い直流電圧（可変電圧）を供給している。
【００２９】
スイッチ（ＳＷ）３は、制御回路２１からのＳＷ切替信号に基づいて、２つの入力端子のいずれかを選択し、ループフィルタ（１）４にＰＬＬ−ＩＣ（１）１からの出力信号又は可変電圧供給回路１２からの可変電圧を出力する。
ループフィルタ（１）４は、ＳＷ３からの出力を平滑化し、制御電圧として１／Ｎ分圧器１３とバッファ１６に出力する。
【００３０】
１／Ｎ分圧器１３は、ループフィルタ（１）４からの制御電圧を１／Ｎに分圧し、加算器１４に出力する。
１／Ｎ分圧器１３で分圧することで、信号の変化量を小さい信号に変換する。従って、加算器１４に入力される電圧は、「微調制御電圧」といえる。
バッファ１６は、ループフィルタ（１）４からの制御電圧をモニタしており、制御回路２１にモニタ電圧を出力する。
【００３１】
加算器１４は、１／Ｎ分圧器１３からの微調制御電圧を一方の入力端子に入力すると共に、オフセット電圧供給回路１５からのオフセット電圧（粗調電圧）を他方の入力端子に入力し、粗調電圧に微調制御電圧を加算してＯＣＸＯ５とバッファ１７に出力する。
バッファ１７は、加算器１４からの制御電圧をモニタしており、制御回路２１にモニタ電圧を出力する。
【００３２】
オフセット電圧供給回路１５は、抵抗Ｒ２とコンデンサＣ２とから構成されるＲ２Ｃ２フィルタであり、コンデンサＣ２の一端が加算器１４の他方の入力端子に接続し、コンデンサＣ２の他方の端子が接地され、コンデンサＣ２の一端に抵抗Ｒ２の一端が接続し、抵抗Ｒ２の他端には制御回路２１から特定の電圧が供給される。
そして、抵抗Ｒ２を介してコンデンサＣ２に蓄積された電荷により加算器１４の他方の入力端子に、直流のオフセット電圧を供給している。オフセット電圧は、外部ＲＥＦ入力信号の有無に関係なく供給されるもので、ＯＣＸＯ５に対する「粗調電圧」といえる。
【００３３】
ＯＣＸＯ（恒温槽付水晶発振器）５は、加算器１４からの出力を制御電圧として入力し、例えば、４０ＭＨｚの発振周波数をＰＬＬ−ＩＣ（２）６及びＰＬＬ−ＩＣ（１）１に出力する。
【００３４】
ＰＬＬ−ＩＣ（２）６は、ＯＣＸＯ５からの出力信号とＶＣＯからの出力信号を入力し、ＶＣＯからの信号を分周し、ＯＣＸＯ５からの信号との位相比較を行い、位相差をパルス幅の電圧でループフィルタ（２）に出力する。
尚、ＰＬＬ−ＩＣ（２）６には、所望の周波数を得るための、制御回路２１からＰＬＬ−ＩＣ（２）用の設定データが入力され、設定される。
【００３５】
ループフィルタ（２）は、ループフィルタ（１）４と同様に、ＰＬＬ−ＩＣ（２）６からの出力を平滑化し、制御電圧としてＶＣＯに出力する。
ＶＣＯ（電圧制御発振器）は、ループフィルタ（２）からの出力を制御電圧として発振動作を行い、ＡＭＰ及びＰＬＬ−ＩＣ（２）６に発振信号を出力する。
ＡＭＰ（増幅器）は、ＶＣＯからの発振信号を増幅して出力する。
【００３６】
検波回路１０は、外部ＲＥＦ入力信号を分岐して入力し、入力信号の検波を行い、検波出力（検波結果）を制御回路２１に出力する。
そして、検波回路１０は、外部ＲＥＦ入力信号が断となったことを検出し、また、外部ＲＥＦ入力信号が「断」から「入」となったことも検出して、制御回路２１に出力する。
【００３７】
検波回路１０からの出力は、制御回路２１で、ＡＤＣ（アナログ／デジタル変換器）３でデジタル信号に変換して取り込まれる。
【００３８】
また、制御回路２１は、検波回路１０から外部ＲＥＦ入力信号の「断」検出が入力されると、ＳＷ３に可変電圧供給回路１２を選択するようＳＷ切替信号を出力する。
更に、制御回路２１は、検波回路１０から外部ＲＥＦ入力信号の「入」検出が入力されると、ＳＷ３にＰＬＬ−ＩＣ（１）１を選択するようＳＷ切替信号を出力する。
【００３９】
また、制御回路２１は、ループフィルタ（１）４からの出力を、バッファ１６を介して入力し、ＡＤＣ１でデジタル信号に変換して取り込み、内部の記憶部に電圧値を記憶し、当該電圧値に応じて可変電圧供給回路１２に供給される電圧が決定され、ＰＷＭ（Pulse Width Modulation）１でパルスにより可変電圧供給回路１２に出力される。
【００４０】
また、制御回路２１は、加算器１４からの出力を、バッファ１７を介して入力し、ＡＤＣ２でデジタル信号に変換して取り込み、内部の記憶部に電圧値を記憶し、当該電圧値に応じてオフセット電圧供給回路１５に供給される電圧が決定され、ＰＷＭ２でパルスによりオフセット電圧供給回路１５に出力される。
【００４１】
［本シンセサイザの動作］
次に、本シンセサイザの動作について説明する。
制御回路２１は、検波回路１０からの外部ＲＥＦ入力信号の「入」検出の入力により、ＳＷ３をＰＬＬ−ＩＣ（１）１を選択させるＳＷ切替信号を出力する。
【００４２】
ＰＬＬ−ＩＣ（１）１では、外部ＲＥＦ入力信号とＯＣＸＯ５からの信号との位相比較を行い、位相差の電圧を、ＳＷ３を介してループフィルタ（１）４に出力する。
位相差の電圧は、ループフィルタ（１）４で平滑化され、１／Ｎ分圧器１３とバッファ１６に出力される。
１／Ｎ分圧器１３で分圧された信号（微調電圧）は、加算器１４に出力される。
【００４３】
加算器１４では、オフセット電圧供給回路１５からの粗調電圧に１／Ｎ分圧器１３からの微調電圧を加算し、ＯＣＸＯ５とバッファ１７に出力する。
ＯＣＸＯ５で発振動作がなされ、発振信号がＰＬＬ−ＩＣ（２）６とＰＬＬ−ＩＣ（１）１に出力される。
ＰＬＬ−ＩＣ（２）６では、ＯＣＸＯ５からの信号とＶＣＯからの信号の位相比較が為され、位相差の電圧がループフィルタ（２）で平滑化され、ＶＣＯの制御電圧として入力されて、ＶＣＯから発振信号がＰＬＬ−ＩＣ（２）とＡＭＰに出力される。
【００４４】
そして、バッファ１６でモニタされた電圧に応じて可変電圧供給回路１２に出力する電圧値を制御回路２１が決定し、パルスの電圧として可変電圧供給回路１２に供給される。
また、バッファ１７でモニタされた電圧に応じてオフセット電圧供給回路１５に出力する電圧値を制御回路２１が決定し、パルスの電圧としてオフセット電圧供給回路１５に供給される。
【００４５】
そして、制御回路２１は、検波回路１０からの外部ＲＥＦ入力信号の「断」検出の入力により、ＳＷ３に可変電圧供給回路１２を選択させるＳＷ切替信号を出力する。
ここで、外部ＲＥＦ入力信号の「断」により、ＳＷ３が切り替わって可変電圧供給回路１２からの可変電圧がループフィルタ（１）４に出力されるが、バッファ１６でモニタされた電圧に基づいて外部ＲＥＦ入力信号の「入」状態の時から制御回路２１が可変電圧供給回路１２に電圧を供給しているので、切り替えに伴う変動量（ΔＶ1 ）を抑えることができる。
【００４６】
更に、外部ＲＥＦ入力信号の「入」又は「断」に拘わらず、オフセット電圧供給回路１５から加算器１４に粗調電圧が供給されているので、ＳＷ３の切り替えに伴う変動量（ΔＶ2 ）をほとんど発生させることがない。
【００４７】
［本シンセサイザの特徴的事項］
本シンセサイザにおける特徴的事項について具体的に説明する。
ＯＣＸＯ５に対する制御電圧とループフィルタ（１）４の出力電圧は、常時、制御回路２１でモニタし、記憶部に電圧値を記憶しておく。
ＯＣＸＯ５の制御電圧の変動量ΔＶ1 を小さくするために、ループフィルタ（１）４の出力電圧は、１／Ｎに分圧した後、微調制御電圧として加算器１４に入力される。
【００４８】
外部ＲＥＦ入力信号が「断」した瞬間の周波数変化が１Ｈｚ以下になるよう、分圧比Ｎ＝２００とする。
つまり、１Ｈｚ／８０４，２９２，８５７Ｈｚ＝０．００１２４３ｐｐｍであり、０．００１２４３ｐｐｍ／２ｐｐｍ＝０．６２１５ｍＶ、制御電圧変動量ΔＶ1 ＝０．１Ｖであれば、０．１Ｖ／０．６２１５ｍＶ＝１６２≪２００として計算される。
【００４９】
粗調電圧は、制御回路２１がＰＷＭ２で出力し、オフセット電圧供給回路１５のＲ２Ｃ２フィルタを介して、直流電圧として加算器１４に入力される。
Ｒ２Ｃ２フィルタの時定数は、ループフィルタ（１）４の時定数より十分大きな時定数としておく。
また、粗調電圧は、ループフィルタ（１）４の出力電圧がＯＣＸＯ５の中点電圧（約２．５Ｖ）程度になるように、制御回路２１で制御する。
【００５０】
外部ＲＥＦ入力信号が「入」の場合、ＳＷ３がＰＬＬループ側になっており、ＯＣＸＯ５の制御電圧＝粗調電圧＋微調制御電圧でＰＬＬロックしている。
制御回路２１は、ＰＷＭ１と可変電圧供給回路１２のＲ１Ｃ１フィルタにて、Ｒ１Ｃ１フィルタが供給する電圧がＰＬＬ−ＩＣ（１）１の出力電圧と同じになるよう、制御する。
Ｒ１Ｃ１フィルタの時定数は、ループフィルタ（１）４の時定数より十分大きな時定数としておく。
外部ＲＥＦ入力信号が「断」の場合は、ＳＷ３がＲ１Ｃ１フィルタ側になっており、ＯＣＸＯ５の制御電圧は、外部ＲＥＦ入力信号が「入」の場合の電圧と同じになる。
【００５１】
［外部ＲＥＦ入力信号が断となった場合の実施の形態の状況：図２］
次に、外部ＲＥＦ入力信号が断となった場合の実施の形態における状況について図２を参照しながら説明する。図２は、外部ＲＥＦ入力信号が断となった場合の実施の形態の状況を示す図である。
図６の従来の状況と比較して、図２では大幅な改善が見られる。
【００５２】
分圧比Ｎ＝２００とした場合、制御電圧変動量ΔＶ1 ＝０．１Ｖ／２００＝０．５ｍＶであるため、ＯＣＸＯ５の出力としては、２ｐｐｍ＊０．５ｍＶ＝０．００１ｐｐｍの周波数変化となり、周波数シンセサイザ出力８０４，２９２，８５７Ｈｚに対して、周波数変動量Δｆ１＝０．８Ｈｚの周波数変化となる。
【００５３】
ＳＷ切替信号による切り替え後の可変電圧（一定電圧）値は、ＰＬＬループ時の電圧値となるよう調整しているため、ΔＶ2 ＝０（ゼロ）であり、周波数はＰＬＬロック時の周波数と一致する。
【００５４】
［１／Ｎ分圧器：図３］
次に、１／Ｎ分圧器１３の構成について図３を参照しながら説明する。図３は、１／Ｎ分圧器１３の回路図である。
１／Ｎ分圧器１３は、図３に示すように、反転アップを用い、ループフィルタ（１）４からの信号（Ｉｎ）が（−）入力端子に抵抗Ｒａを介して入力され、（＋）入力端子は接地され、出力端子からは分圧信号（Ｏｕｔ）が出力されると共に、その出力信号が抵抗Ｒｂを介して帰還して入力されるようになっている。
【００５５】
［加算器：図４］
次に、加算器１４の構成について図４を参照しながら説明する。図４は、加算器の回路図である。
加算器１４は、図４に示すように、オペアップを用い、（−）入力端子に抵抗Ｒｃを介して微調制御電圧が入力され、（＋）入力端子には粗調電圧が入力され、出力端子からはＯＣＸＯ制御電圧が出力されると共に、その出力が抵抗Ｒｄを介して（−）入力端子に帰還して入力されるようになっている。
【００５６】
［実施の形態の効果］
本シンセサイザによれば、外部ＲＥＦ入力信号「断」の場合に、ＳＷ高速切替回路１２が内部基準信号のクロックを用いて制御回路１１より高速にＳＷ３をＰＬＬ−ＩＣ（１）１から可変抵抗２に切り替えるＳＷ切替信号を出力するようにしているので、外部ＲＥＦ入力信号「断」から自走までの期間が短くなり、出力周波数の変動を抑えることができる効果がある。
【００５７】
また、本シンセサイザによれば、外部ＲＥＦ入力信号「断」から「入」となった場合にも、ＳＷ高速切替回路１２が内部基準信号のクロックを用いて制御回路１１より高速にＳＷ３を可変抵抗２からＰＬＬ−ＩＣ（１）１に切り替えるＳＷ切替信号を出力するようにしているので、再度の外部ＲＥＦ入力信号「入」から自走終了までの期間が短くなり、出力周波数の変動を抑えることができる効果がある。
【産業上の利用可能性】
【００５８】
本発明は、外部基準信号の入力断で高速にスイッチを切り替えて一定の電圧を発振器の制御電圧として出力でき、出力周波数の変動量を最小限に抑えることができる周波数シンセサイザに好適である。
【符号の説明】
【００５９】
１...ＰＬＬ−ＩＣ（１）、 ２...可変抵抗、 ３...スイッチ（ＳＷ）、 ４...ループフィルタ（１）、 ５...ＯＣＸＯ、 ６...ＰＬＬ−ＩＣ（２）、 ７...ループフィルタ（２）、 ８...ＶＣＯ、 ９...ＡＭＰ、 １０...検波回路、 １１...制御回路（マイコン）、 １２...可変電圧供給回路、 １３...１／Ｎ分圧器、 １４...加算器、 １５...オフセット電圧供給回路、 １６...バッファ、 １７...バッファ、 ２１...制御回路
【特許請求の範囲】
【請求項１】
周波数シンセサイザであって、
恒温槽付水晶発振器と、
電圧制御発振器と、
外部基準入力信号と前記恒温槽付水晶発振器からの出力信号を入力し、位相比較し、位相差に応じた信号を出力する第１のＰＬＬ−ＩＣと、
可変電圧を供給する可変電圧供給回路と、
前記第１のＰＬＬ−ＩＣの出力と前記電圧供給回路の出力電圧を外部からの切替信号により選択して出力するスイッチと、
前記スイッチで選択された出力を平滑化して出力する第１のループフィルタと、
前記第１のループフィルタからの出力電圧を分圧して微調制御電圧として出力する分圧器と、
オフセット電圧を供給するオフセット電圧供給回路と、
前記オフセット電圧供給回路からのオフセット電圧を粗調電圧とし、当該粗調電圧に前記微調制御電圧を加算して前記恒温槽付水晶発振器の制御電圧として出力する加算器と、
前記恒温槽付水晶発振器からの出力信号と前記電圧制御発振器からの出力信号を入力し、位相比較し、位相差に応じた信号を出力する第２のＰＬＬ−ＩＣと、
前記第２のＰＬＬ−ＩＣからの出力を平滑化して前記電圧制御発振器の制御電圧として出力する第２のループフィルタと、
前記電圧制御発振器の出力を増幅する増幅器と、
前記外部基準入力信号を入力して検波する検波回路と、
前記検波回路からの検波出力を入力し、前記外部基準入力信号が入力されている「入」の場合には、前記スイッチに前記第１のＰＬＬ−ＩＣの出力を前記第１のループフィルタに出力させる切替信号を出力し、前記外部基準入力信号が入力されていない「断」の場合には、前記スイッチに前記可変電圧供給回路の出力を前記第１のループフィルタに出力させる切替信号を出力し、前記第１のＰＬＬ−ＩＣと前記第２のＰＬＬ−ＩＣに所望の周波数を出力させるためのデータを設定する制御回路とを有することを特徴とする周波数シンセサイザ。
【請求項２】
制御回路は、第１のループフィルタからの出力電圧をモニタし、可変電圧供給回路からスイッチに供給される電圧を、外部基準入力信号が入力されている「入」の場合に第１のＰＬＬ−ＩＣからの出力電圧になるよう制御することを特徴とする請求項１記載の周波数シンセサイザ。
【請求項３】
制御回路は、加算器からの制御電圧をモニタし、オフセット電圧供給回路から前記加算器に供給される粗調電圧を、外部基準入力信号が入力されている「入」の場合と前記外部基準入力信号が入力されていない「断」の場合で同じ電圧になるよう制御することを特徴とする請求項１又は２記載の周波数シンセサイザ。
【請求項４】
可変電圧供給回路は、抵抗とコンデンサを用いたフィルタで構成され、第１のループフィルタからの出力電圧のモニタ結果に基づいて制御回路から特定の電圧が印加されることを特徴とする請求項１乃至３のいずれか記載の周波数シンセサイザ。
【請求項５】
オフセット電圧供給回路は、抵抗とコンデンサを用いたフィルタで構成され、加算器からの制御電圧のモニタ結果に基づいて制御回路から特定の電圧が印加されることを特徴とする請求項１乃至３のいずれか記載の周波数シンセサイザ。
【請求項１】
周波数シンセサイザであって、
恒温槽付水晶発振器と、
電圧制御発振器と、
外部基準入力信号と前記恒温槽付水晶発振器からの出力信号を入力し、位相比較し、位相差に応じた信号を出力する第１のＰＬＬ−ＩＣと、
可変電圧を供給する可変電圧供給回路と、
前記第１のＰＬＬ−ＩＣの出力と前記電圧供給回路の出力電圧を外部からの切替信号により選択して出力するスイッチと、
前記スイッチで選択された出力を平滑化して出力する第１のループフィルタと、
前記第１のループフィルタからの出力電圧を分圧して微調制御電圧として出力する分圧器と、
オフセット電圧を供給するオフセット電圧供給回路と、
前記オフセット電圧供給回路からのオフセット電圧を粗調電圧とし、当該粗調電圧に前記微調制御電圧を加算して前記恒温槽付水晶発振器の制御電圧として出力する加算器と、
前記恒温槽付水晶発振器からの出力信号と前記電圧制御発振器からの出力信号を入力し、位相比較し、位相差に応じた信号を出力する第２のＰＬＬ−ＩＣと、
前記第２のＰＬＬ−ＩＣからの出力を平滑化して前記電圧制御発振器の制御電圧として出力する第２のループフィルタと、
前記電圧制御発振器の出力を増幅する増幅器と、
前記外部基準入力信号を入力して検波する検波回路と、
前記検波回路からの検波出力を入力し、前記外部基準入力信号が入力されている「入」の場合には、前記スイッチに前記第１のＰＬＬ−ＩＣの出力を前記第１のループフィルタに出力させる切替信号を出力し、前記外部基準入力信号が入力されていない「断」の場合には、前記スイッチに前記可変電圧供給回路の出力を前記第１のループフィルタに出力させる切替信号を出力し、前記第１のＰＬＬ−ＩＣと前記第２のＰＬＬ−ＩＣに所望の周波数を出力させるためのデータを設定する制御回路とを有することを特徴とする周波数シンセサイザ。
【請求項２】
制御回路は、第１のループフィルタからの出力電圧をモニタし、可変電圧供給回路からスイッチに供給される電圧を、外部基準入力信号が入力されている「入」の場合に第１のＰＬＬ−ＩＣからの出力電圧になるよう制御することを特徴とする請求項１記載の周波数シンセサイザ。
【請求項３】
制御回路は、加算器からの制御電圧をモニタし、オフセット電圧供給回路から前記加算器に供給される粗調電圧を、外部基準入力信号が入力されている「入」の場合と前記外部基準入力信号が入力されていない「断」の場合で同じ電圧になるよう制御することを特徴とする請求項１又は２記載の周波数シンセサイザ。
【請求項４】
可変電圧供給回路は、抵抗とコンデンサを用いたフィルタで構成され、第１のループフィルタからの出力電圧のモニタ結果に基づいて制御回路から特定の電圧が印加されることを特徴とする請求項１乃至３のいずれか記載の周波数シンセサイザ。
【請求項５】
オフセット電圧供給回路は、抵抗とコンデンサを用いたフィルタで構成され、加算器からの制御電圧のモニタ結果に基づいて制御回路から特定の電圧が印加されることを特徴とする請求項１乃至３のいずれか記載の周波数シンセサイザ。
【図１】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【公開番号】特開２０１３−７４６０４（Ｐ２０１３−７４６０４Ａ）
【公開日】平成２５年４月２２日（２０１３．４．２２）
【国際特許分類】
【出願番号】特願２０１１−２１４４９５（Ｐ２０１１−２１４４９５）
【出願日】平成２３年９月２９日（２０１１．９．２９）
【出願人】（０００２３２４８３）日本電波工業株式会社 (1,148)
【Ｆターム（参考）】
【公開日】平成２５年４月２２日（２０１３．４．２２）
【国際特許分類】
【出願日】平成２３年９月２９日（２０１１．９．２９）
【出願人】（０００２３２４８３）日本電波工業株式会社 (1,148)
【Ｆターム（参考）】
[ Back to top ]