説明

周波数可変フィルタ回路

【課題】簡素な回路構成で実現でき、小型化可能な周波数可変フィルタ回路を提供すること。
【解決手段】インダクタ12と可変容量素子14(第2の並列容量素子)とが並列に接続された並列共振回路20と、複数の可変容量素子10、11及び13からなるインピーダンス調製回路21と、2つのエミッタフォロワ回路16、18からなるインピーダンス調整回路22と、を備えて周波数可変フィルタ回路1を構成し、可変容量素子10の容量値と可変容量素子11(及び可変容量素子10と可変容量素子13)の容量値との比を調整することにより、並列共振回路20の入力側のインピーダンスを所望値に調整し、エミッタフォロワ回路16及び18によって並列共振回路20の出力側のインピーダンスを所望値に調整することにより、簡素な構成で小型化可能の周波数可変フィルタ回路を構成した。

【発明の詳細な説明】
【技術分野】
【0001】
本発明は、テレビ受信機等のチューナに用いて好適な周波数可変フィルタ回路に関する。
【背景技術】
【0002】
テレビ受信機等のチューナで使用される同調用の周波数可変フィルタ回路(トラッキングフィルタと呼ばれる)では、コイルとコンデンサで構成されるフィルタ回路が用いられている。この種のフィルタ回路の回路形式としては、直列共振回路、並列共振回路等があるが、いずれもフィルタ回路に対する入力側(負荷または信号源等)と出力側(負荷等)のインピーダンスがフィルタ特性(帯域幅)に影響を与える。例えば、直列共振回路で高いフィルタ特性を得るには、フィルタ回路前後のインピーダンスを低くする必要があり、並列共振回路で高いフィルタ特性を得るには、フィルタ回路前後のインピーダンスを高くする必要がある。
【0003】
このような並列共振回路として、LCフィルタ回路の入力側のインピーダンスと出力側のインピーダンスとをインピーダンス整合回路によって整合するLCフィルタ回路が知られている(例えば、特許文献1参照)。かかるLCフィルタ回路は、並列共振回路と、入力端と並列共振回路との間のインピーダンスを整合する第1のインピーダンス整合回路と、出力端と並列共振回路との間のインピーダンスを整合する第2のインピーダンス整合回路とを備えて構成される。第1のインピーダンス整合回路及び第2のインピーダンス整合回路は、エミッタフォロワトランジスタで構成される。入力端からハイインピーダンスで入力された受信信号は、第1のインピーダンス整合回路でインピーダンス整合された後、並列共振回路に入力される。並列共振回路でフィルタ処理された受信信号は、第2のインピーダンス整合回路でハイインピーダンスに変換された後、出力端へ出力されるように構成されている。
【特許文献1】特開平11−168340号公報
【発明の開示】
【発明が解決しようとする課題】
【0004】
しかしながら、特許文献1記載のLCフィルタ回路は、並列共振回路の前段と後段との双方にエミッタフォロワトランジスタを設ける必要があり、回路が複雑化すると共に、回路の小型化が困難であった。
【0005】
本発明は、かかる点に鑑みてなされたものであり、簡素な回路構成で実現でき、小型化可能な周波数可変フィルタ回路を提供することを目的とする。
【課題を解決するための手段】
【0006】
本発明の周波数可変フィルタ回路は、信号源又は負荷に対し並列に接続された第1の並列容量素子と、前記第1の並列容量素子の一端にその一端が接続された第1の直列容量素子と、前記第1の直列容量素子の他端と前記第1の並列容量素子の他端との間に接続された第1のインダクタと、前記第1のインダクタの両端間に接続された第2の並列容量素子とを備え、前記第1の並列容量素子の容量値及び第2の並列容量素子の容量値と第1の直列容量素子の容量値とを共に可変とすると共に、前記第1の並列容量素子の容量値と第1の直列容量素子の容量値との比を前記信号源又は負荷側のインピーダンスが所望値となる比に設定したことを特徴とする。
【0007】
この構成によれば、第1の並列容量の容量値と第1の直列容量素子の容量値との比を調整することにより、第1のインダクタと第2の並列容量素子とで構成される並列共振回路のからみた一方の信号源又は負荷側のインピーダンスを所望値に調整できるので、エミッタフォロワ回路を用いることなく、信号源又は負荷側をハイインピーダンス化でき、回路構成を簡素化できて、小型化可能である。
【0008】
上記周波数可変フィルタ回路において、前記第1の並列容量素子の他端と前記第1のインダクタの他端との間に他の第1の直列容量素子を接続しても良い。
【0009】
また、上記周波数可変フィルタ回路において、信号源に第1の並列容量素子が接続され、前記信号源又は負荷とは反対側端部に並列に接続された他の負荷又は信号源側のインピーダンスを所望値にするエミッタフォロワ回路を前記第2の並列容量素子の後段に接続しても良い。
【0010】
また、本発明は、上記周波数可変フィルタ回路において、前記第1のインダクタの一端と前記第2の並列容量素子の一端との間に第2の直列容量素子を備え、前記第2の直列容量素子の容量値を可変とすると共に、前記第2の並列容量素子の容量値と第2の直列容量素子の容量値との比を前記信号源又は負荷とは反対側端部に並列に接続された前記他の負荷又は信号源側のインピーダンスが所望値となる比に設定したことを特徴とする。
【0011】
この構成によれば、ハイパスフィルタとして機能し、かつ前段及び後段のそれぞれでエミッタフォロワ回路を用いることなく、インピーダンスをハイインピーダンス化できるので、良好なフィルタ特性を得ることができると共に、更に回路構成を簡略化できる。
【0012】
また、上記周波数可変フィルタ回路において、前記第2の並列容量素子の他端と前記第1のインダクタの他端との間に第2の直列容量素子を更に接続しても良い。
【0013】
本発明は、上記周波数可変フィルタ回路において、前記第1のインダクタの両端間にスイッチングダイオードと前記第2のインダクタとの直列接続回路を接続し、前記スイッチングダイオードをオン・オフすることにより前記第1及び第2のインダクタの合成インダクタンス値を変更可能としたことを特徴とする。
【0014】
この構成によれば、周波数帯域の異なる第1の周波数帯域と第2の周波数帯域との帯域切り替えをインダクタの切替えで実現できるため、キャパシタバンクを切替える構成に比べて、キャパシタバンクの数を削減でき、回路の小型化を図ることができる。
【発明の効果】
【0015】
本発明によれば、簡素な構成で入力側及び出力側をハイインピーダンスとすることができ、小型化及び周波数特性の改善を図ることができる。
【発明を実施するための最良の形態】
【0016】
以下、本発明の実施の形態について添付図面を参照して詳細に説明する。
【0017】
(実施の形態1)
図1は、本発明の実施の形態1に係る周波数可変フィルタ回路1の回路構成図である。本実施の形態1に係る周波数可変フィルタ回路1は、インダクタ12と可変容量素子14(第2の並列容量素子)とが並列に接続された並列共振回路20と、並列共振回路20からみた負荷100側のインピーダンス(以下、入力側インピーダンスとする)をハイインピーダンス化するインピーダンス調整回路21と、並列共振回路20からみた負荷110側のインピーダンス(以下、出力側インピーダンスとする)をハイインピーダンス化するインピーダンス調整回路22と、を備えて構成される。
【0018】
並列共振回路20の一端と他端の間には、ローインピーダンスの入力側の負荷100が接続されている。負荷100は信号源であってもよい。並列共振回路20と入力側の負荷100との間には、複数の可変容量素子10、11及び13からなるインピーダンス調整回路21が接続されている。並列共振回路20の両端間には可変容量素子10(第1の並列容量素子)が並列に接続され、並列共振回路20の一端と入力側の負荷100の一端との間(一方の伝送路)には可変容量素子(第1の直列容量素子)11が直列に接続されている。並列共振回路20の他端と入力側の負荷100の他端との間(他方の伝送路)には可変容量素子(第1の直列容量素子)13が直列に接続されている。
【0019】
並列共振回路20とローインピーダンスの出力側の負荷110との間には、2つのエミッタフォロワ回路16、18からなるインピーダンス調整回路22が接続されている。並列共振回路20の一端と負荷110の一端との間(一方の伝送路)には直流カットコンデンサ15を介してエミッタフォロワ回路16が直列に接続され、並列共振回路20の他端と負荷110の他端との間(他方の伝送路)には直流カットコンデンサ17を介してエミッタフォロワ回路18が直列に接続されている。
【0020】
入力側負荷100及び出力側負荷110は、信号源又は後段回路のインピーダンスに対応させて、例えば150Ωに設定される。可変容量素子10、11及び13には可変容量コンデンサ又はバラクタダイオードを用いることができる。また、並列共振回路20の可変容量素子14には多数のキャパシタからなり、容量値を切替え可能なキャパシタバンクを用いることができる。
【0021】
インピーダンス調整回路21では、可変容量素子10の容量値と可変容量素子11の容量値(及び可変容量素子10の容量値と可変容量素子13の容量値)との比によって入力側インピーダンスを調整することができる。例えば、可変容量素子10の容量値に対して可変容量素子11の容量値を大きくすることにより、入力側インピーダンスを高くすることができる。このように可変容量素子10の容量値と可変容量素子11(及び可変容量素子10と可変容量素子13)の容量値との比を調整することにより、入力側インピーダンスを所望のハイインピーダンス値に調整することができる。
【0022】
一方、出力側インピーダンスは、インピーダンス調整回路22のエミッタフォロワ回路16、18によりハイインピーダンスに設定される。エミッタフォロワ回路16、18は、例えばバイポーラトランジスタで構成され、並列共振回路20の一端をバイポーラトランジスタのベースに接続する。バイポーラトランジスタのコレクタは、図示されないDCバイアス電源に接続され、バイポーラトランジスタのエミッタは、出力側の負荷110に接続される。このように構成することにより、バイポーラトランジスタのベース側のインピーダンスを高く、またバイポーラトランジスタのエミッタ側のインピーダンスを低くすることができる。すなわち、出力側インピーダンスに相当する並列共振回路20側からみたエミッタフォロワ回路16、18のインピーダンスをハイインピーダンスにすることができ、ローインピーダンスの負荷110が接続されていてもフィルタ特性の劣化を防止することができる。
【0023】
以上のように、本実施の形態1に係る周波数可変フィルタ回路1によれば、入力側の負荷100と出力側の負荷110とが共にハイインピーダンスでなくても並列共振回路20の入力側インピーダンスと出力側インピーダンスとをハイインピーダンスにすることができ、フィルタ特性を改善することができる。また、入力側インピーダンス調整を可変容量素子10、11及び13の容量値の調整で行うことができるので、回路の構成を簡素化することができる。
【0024】
次に図2〜図4を参照して、本実施の形態1に係る周波数可変フィルタ回路1の回路モデル1Aと比較例の回路モデル1Bを用いたフィルタ特性のシミュレーション結果を説明する。
【0025】
図2は、本実施の形態1に係る周波数可変フィルタ回路1の回路モデル1Aを示している。図2の回路モデル1Aは、入力側インピーダンスをシミュレーションするように構成され、図1の周波数可変フィルタ回路1のインピーダンス調整回路22を設けず、エミッタフォロワ回路16、18に対応させハイインピーダンスとなる3000Ωの負荷110が接続されている。
【0026】
図3は、比較例の回路モデル1Bを示している。図3の回路モデル1Bは、図2の回路モデル1Aに対応させて構成され、インピーダンス調整回路21を設けず、入力側にローインピーダンスの負荷100が直流カットコンデンサ23、24を介して接続されている。
【0027】
図4は、図2の回路モデル1A及び図3の回路モデル1Bを用いて、中心周波数を0.5GHz〜0.9GHzの範囲内で変化させたときのフィルタ特性のシミュレーション結果を示している。図中の周波数特性300は回路モデル1Aのフィルタ特性を示し、周波数特性200は回路モデル1Bのフィルタ特性を示している。
【0028】
図中の周波数特性300に示されるように、回路モデル1Aは、中心周波数を0.5GHz〜0.9GHzの範囲内に設定したすべての場合で急峻なフィルタ特性をとることを示している。一方、周波数特性200に示されるように、比較例としての回路モデル1Bは、0.5GHz〜0.9GHzのすべての場合でピークが崩れ、ブロードのフィルタ特性をとることを示している。以上のシミュレーション結果から、本実施形態に係る周波数可変フィルタ回路1Aによれば、周波数可変フィルタ回路1Aの入力側の負荷100がローインピーダンスである場合においても、インピーダンス調製回路21によって入力側インピーダンスをハイインピーダンスにすることができ、広範囲にフィルタ特性を持たせることができる。
【0029】
(実施の形態2)
次に図5を参照して、本発明の実施の形態2に係る周波数可変フィルタ回路2について説明する。本実施の形態2に係る周波数可変フィルタ回路2は、エミッタフォロワ回路16、18を用いずに出力側インピーダンスをハイインピーダンスにした例である。尚、図5では、前述した図1の周波数可変フィルタ回路1と共通する部分には同一の符号を付けている。周波数可変フィルタ回路2は、可変容量素子11、13、25、26及びインダクタ12からなるハイパスフィルタと、インダクタ12の前段及び後段のそれぞれにインダクタ12と並列に接続される可変容量素子10及び14と、を備えて構成される。
【0030】
ハイパスフィルタの入力側インピーダンスは、図1の周波数可変フィルタ回路1と同様に、可変容量素子10の容量値と可変容量素子11の容量値(及び可変容量素子10の容量値と可変容量素子13の容量値)とを一定の比にすることによってハイインピーダンス化することができる。一方、ハイパスフィルタの出力側インピーダンスは、可変容量素子14の容量値と可変容量素子25の容量値(及び可変容量素子14の容量値と可変容量素子26の容量値)との比を一定の比にすることによりハイインピーダンス化することができる。可変容量素子25及び26には、前述した可変容量素子11及び13と同様に可変容量コンデンサ又はバラクタダイオードを用いることができる。
【0031】
以上のように、本実施の形態に係る周波数可変フィルタ回路2によれば、可変容量素子14の容量値と可変容量素子25及び26の容量値との比を調整することにより、出力側の負荷110がローインピーダンスの場合においても出力側インピーダンスをハイインピーダンスに保つことができ、良好なフィルタ特性を得ることができる。また、エミッタフォロワ回路16、18を用いずに構成できるので、簡素な回路構成で、小型化可能な回路構成が実現できる。
【0032】
(実施の形態3)
次に、図6,7を参照して、本発明の実施の形態3に係る周波数可変フィルタ回路3について説明する。図6は、インダクタを切り替え可能に構成した周波数可変フィルタ回路3の回路構成図であり、図7は、インダクタンス切替え回路4の回路構成図である。
【0033】
周波数可変フィルタ回路3は、並列共振回路20のインダクタ接続端L1、L2にインダクタ切替回路4が接続され、その他は図1の周波数可変フィルタ回路1と同様に構成される。インダクタンス切替回路4は、第1のインダクタ30と、第1のインダクタ30と並列に接続される第2のインダクタ31と、を備えて構成される。第2のインダクタ31の一端には、スイッチング素子としての第1のダイオード32が介挿されており、第2のインダクタ31の他端には、スイッチング素子としての第2のダイオード33が介挿されている。インダクタンス切替回路4は、直流カットコンデンサ39及び40を介してインダクタ接続端L1及びL2間で伝送路と接続されている。
【0034】
スイッチ信号は、第1のダイオード32のアノードに抵抗36を介して印加され、第2のダイオード33のアノードに抵抗37を介して印加される。同じスイッチ信号がインバータ34を介して第1のダイオード32のカソードに抵抗35を介して印加され、第2のダイオード33のカソードに抵抗38を介して印加される。スイッチ信号がハイレベルの時は、第1のダイオード32及び第2のダイオード33に順方向のバイアスがかけられ、第1のダイオード32と第2のダイオードが共にオンするので、第1のインダクタ30と第2のインダクタ31とが並列に接続される。また、スイッチレベルがローレベルの時には、第1のダイオード及び第2のダイオード33に逆方向のバイアスがかけられ、第一のダイオード32と第2のダイオード33が共にオフになるので、第2のインダクタ31は周波数可変フィルタ回路3に接続されず、第1のインダクタ30のみが接続される。
【0035】
以上のように構成することにより、第1のインダクタ30のインダクタンス値と第1のインダクタ30及び第2のインダクタンス31の合成インダクタンス値との2つのインダクタンス値をスイッチ信号により切替えることができ、周波数可変フィルタ回路3の受信信号のフィルタ処理に用いることができる。例えば、周波数帯域の低い第1の周波数帯域を受信する場合には、インダクタンス切替回路4で第1のインダクタ30のみを投入し、周波数帯域の高い第2の周波数帯域には、インダクタンス切替回路4の第1のインダクタ30及び第2のインダクタ31を投入する。この場合、第1の周波数帯域と第2の周波数帯域を2つの受信バンドに対応させることにより、インダクタの切替えでバンド切り替えが可能となる。
【0036】
テレビ受信機等のチューナにおいて、キャパシタバンクのバンク切替えで受信バンド切替えに対応させようとするとバンク数が増大することになる。このため、チューナICの小型化が困難であった。一方、本実施の形態3に係る周波数可変フィルタ回路3によれば、受信バンドに応じてインダクタンス切替回路4のインダクタンス値を切替えることができるため、チューナICを小型化できる。
【0037】
尚、図7のインダクタンス切替回路4は、図2の回路モデル1Aのインダクタ12及び図5の周波数可変フィルタ回路2のインダクタ12と置き換えて用いることもできる。また、使用するインダクタの数は2つに限定されるものではなく、使用する周波数帯域の数に合わせてインダクタを増やして対応することもできる。
【産業上の利用可能性】
【0038】
本発明は、テレビ受信機のチューナに適用可能である。
【図面の簡単な説明】
【0039】
【図1】本発明の実施の形態1に係る周波数可変フィルタ回路を示す回路構成図である。
【図2】本発明の実施形態1に係る周波数可変フィルタ回路の回路モデル図である。
【図3】比較例としての周波数可変フィルタ回路の回路モデル図である。
【図4】本発明に係る周波数可変フィルタ回路の回路モデルと比較例としての周波数可変フィルタ回路の回路モデルを用いたフィルタ特性のシミュレーション結果を示す図である。
【図5】本発明の実施の形態2に係る周波数可変フィルタ回路を示す回路構成図である。
【図6】本発明の実施の形態3に係る周波数可変フィルタ回路を示す回路構成図である。
【図7】本発明の実施の形態3に係るインダクタンス切替回路を示す回路構成図である。
【符号の説明】
【0040】
1 周波数可変フィルタ回路 1A 回路モデル
1B 回路モデル 2 周波数可変フィルタ回路
3 周波数可変フィルタ回路 4 インダクタンス切替回路
10 可変容量素子 11 可変容量素子
12 インダクタ 13 可変容量素子
14 可変容量素子 15 直流カットコンデンサ
16 エミッタフォロワ回路 17 直流カットコンデンサ
18 エミッタフォロワ回路 20 並列共振回路
21 インピーダンス整合回路 22 インピーダンス調製回路
23 直流カットコンデンサ 24 直流カットコンデンサ
25 可変容量素子 26 可変容量素子
30 インダクタ 31 インダクタ
32 ダイオード 33 ダイオード
34 インバータ 35 抵抗
36 抵抗 37 抵抗
38 抵抗 39 直流カットコンデンサ
40 直流カットコンデンサ 100 負荷
110 負荷 L1 インダクタ接続端
L2 インダクタ接続端


【特許請求の範囲】
【請求項1】
信号源又は負荷に対し並列に接続された第1の並列容量素子と、
前記第1の並列容量素子の一端にその一端が接続された第1の直列容量素子と、
前記第1の直列容量素子の他端と前記第1の並列容量素子の他端との間に接続された第1のインダクタと、
前記第1のインダクタの両端間に接続された第2の並列容量素子とを備え、
前記第1の並列容量素子の容量値及び第2の並列容量素子の容量値と第1の直列容量素子の容量値とを共に可変とすると共に、前記第1の並列容量素子の容量値と第1の直列容量素子の容量値との比を前記信号源又は負荷側のインピーダンスが所望値となる比に設定したことを特徴とする周波数可変フィルタ回路。
【請求項2】
前記第1の並列容量素子の他端と前記第1のインダクタの他端との間に他の第1の直列容量素子を接続したことを特徴とする請求項1記載の周波数可変フィルタ回路。
【請求項3】
信号源に第1の並列容量素子が接続され、前記信号源又は負荷とは反対側端部に並列に接続された他の負荷又は信号源側のインピーダンスを所望値にするエミッタフォロワ回路を前記第2の並列容量素子の後段に接続したことを特徴とする請求項1又は請求項2記載の周波数可変フィルタ回路。
【請求項4】
前記第1のインダクタの一端と前記第2の並列容量素子の一端との間に第2の直列容量素子を備え、前記第2の直列容量素子の容量値を可変とすると共に、前記第2の並列容量素子の容量値と第2の直列容量素子の容量値との比を前記信号源又は負荷とは反対側端部に並列に接続された前記他の負荷又は信号源側のインピーダンスが所望値となる比に設定したことを特徴とする請求項1又は請求項2記載の周波数可変フィルタ回路。
【請求項5】
前記第2の並列容量素子の他端と前記第1のインダクタの他端との間に第2の直列容量素子を更に接続したことを特徴とする請求項4記載の周波数可変フィルタ回路。
【請求項6】
前記第1のインダクタの両端間にスイッチングダイオードと第2のインダクタとの直列接続回路を接続し、前記スイッチングダイオードをオン・オフすることにより前記第1及び第2のインダクタの合成インダクタンス値を変更可能としたことを特徴とする請求項1から請求項5のいずれかに記載の周波数可変フィルタ回路。

【図1】
image rotate

【図2】
image rotate

【図3】
image rotate

【図4】
image rotate

【図5】
image rotate

【図6】
image rotate

【図7】
image rotate


【公開番号】特開2010−154232(P2010−154232A)
【公開日】平成22年7月8日(2010.7.8)
【国際特許分類】
【出願番号】特願2008−330293(P2008−330293)
【出願日】平成20年12月25日(2008.12.25)
【出願人】(000010098)アルプス電気株式会社 (4,263)
【Fターム(参考)】