回路モジュール
【課題】シールド層の厚みを大きくしなくても、低い周波数をシールドできる回路モジュールを提供する。
【解決手段】回路モジュール１００は、内部導電層２ａ、２ｂが形成された、直方体からなる基板１と、基板１の主面に実装された電子部品７と、電子部品７を被覆した状態で、基板の主面に形成された絶縁層８と、絶縁層８の表面に形成されたシールド層９を備え、内部導電層２ａ、２ｂは、それぞれ、シールド層９と直接接続されるようにした。
【解決手段】回路モジュール１００は、内部導電層２ａ、２ｂが形成された、直方体からなる基板１と、基板１の主面に実装された電子部品７と、電子部品７を被覆した状態で、基板の主面に形成された絶縁層８と、絶縁層８の表面に形成されたシールド層９を備え、内部導電層２ａ、２ｂは、それぞれ、シールド層９と直接接続されるようにした。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、回路モジュールに関し、更に詳しくは、基板上に実装された電子部品を被覆した絶縁層の表面に形成されたシールド層の厚みが小さい回路モジュールに関する。
【背景技術】
【０００２】
基板上に電子部品を実装し、その電子部品を被覆するように絶縁層を形成した回路モジュールにおいて、絶縁層の表面にシールド層を形成することがおこなわれている。シールド層のシールド効果により、基板上に実装された電子部品が、外部から静電ノイズを受けて誤作動したり、逆に外部に静電ノイズを与えたりすることを防止するようにしたものである。
【０００３】
そのような回路モジュールが、特許文献１（特開２００４‐１７２１７６号公報）に開示されている。図７に、特許文献１に開示された回路モジュール３００を示す。
【０００４】
回路モジュール３００は、基板１０１を備える。基板１０１の内部には、内部導電層１０２、ビア導体１０３が形成されている。また、基板１０１の一方の主面には、接続電極１０４が形成され、基板１０１の他方の主面には、端子電極１０５、接地用電極１０６が形成されている。そして、接続電極１０４と内部導電層１０２、内部導電層１０２と接地用電極１０６は、それぞれビア導体１０３により接続されている。
【０００５】
基板１０１の一方の主面には、複数の電子部品１０７が実装されている。複数の電子部品１０７は、所定の配線（図示せず）を介して接続されて、電子回路を構成している。電子回路の所定の個所は、端子電極１０５や接地用電極１０６に引き出されている。
【０００６】
基板１０１の一方の主面には、電子部品１０７を覆うように、樹脂からなる絶縁層１０８が形成されている。絶縁層１０８は、基板１０１の一方の主面の全面にではなく、部分的に形成されている。
【０００７】
絶縁層１０８の表面には、シールド層１０９が形成されている。シールド層１０９は、たとえば、導電性樹脂をモールドすることにより形成されている。
【先行技術文献】
【特許文献】
【０００８】
【特許文献１】特開２００４‐１７２１７６号公報
【発明の概要】
【発明が解決しようとする課題】
【０００９】
しかしながら、上述した従来の回路モジュール３００には、シールド層１０９および内部導電層１０２により形成される合成抵抗が大きく、シールド層１０９が外部から受けた静電ノイズを十分にグランドに落とすことができず、内部回路が静電ノイズの影響を受けるおそれがあるという問題があった。また、回路モジュール３００の内部回路で発生した静電ノイズを十分にグランドに落とすことができず、外部に静電ノイズの影響を与えるおそれがあるという問題があった。
【課題を解決するための手段】
【００１０】
本発明は、上述した従来の問題を解決するためになされたものである。
【００１１】
その手段として、本発明の回路モジュールは、内部導電層が形成された、直方体からなる基板と、基板の主面に実装された電子部品と、電子部品を被覆した状態で、前記基板の主面に形成された絶縁層と、絶縁層の表面に形成されたシールド層と、内部導電層と接続された接地用電極を備え、内部導電層は、基板の内部に２層以上形成され、内部導電層の少なくとも２層が、それぞれ、シールド層と直接接続されるようにした。
【００１２】
内部導電層とシールド層の接続は、たとえば、内部導電層を基板の相対向する両端面から露出させ、その露出された部分を、シールド層と直接接続するようにしておこなうことができる。また、内部導電層を基板の３つの端面または４つの端面から露出させ、その露出された部分を、シールド層と直接接続するようにしても良い。
【００１３】
また、絶縁層は、基板の一方の主面の全面にわたって形成するようにしても良い。
【００１４】
また、接地用電極は、基板の、前記電子部品が実装されていない側の主面に形成するようにしても良い。
【００１５】
あるいは、基板の、電子部品が実装されていない側の主面に、更に別の電子部品を実装し、その電子部品を被覆した状態で、基板の当該主面に更に別の絶縁層を形成し、その絶縁層の表面に、接地用電極を形成するようにしても良い。この場合には、基板により多くの電子部品を実装することが可能になり、より高度化した、より複雑な回路を有する電子回路を備えた回路モジュールを構成することができる。
【００１６】
更に、シールド層と直接接続されている、少なくとも２層からなる内部導電層を、基板の内部において導電ビアにより相互に接続するようにしても良い。この場合には、内部導電層の電位が、内部導電層の各部分において均一になると共に、内部導電層の抵抗率を下げることができる。
【発明の効果】
【００１７】
本発明の回路モジュールは、上述したとおり、内部導電層が基板の内部に２層以上形成され、内部導電層の少なくとも２層が、それぞれ、シールド層と直接接続されるようにしたため、シールド層およびこれに直接接続された内部導電層で構成される合成抵抗（Ｒ）が小さくなっている。
【００１８】
すなわち、合成抵抗（Ｒ）は、次の式１で示される。
【００１９】
《式１》 Ｒ＝１／（１／ＲS＋１／ＲIE1＋１／ＲIE2＋・・・ＲIEN）
式１において、Ｒは合成抵抗、ＲSはシールド層の抵抗、ＲIE1は１層目の内部導電層の抵抗、ＲIE2は２層目の内部導電層の抵抗、ＲIENはＮ層目の抵抗である。
【００２０】
式１から分かるように、合成抵抗Ｒは、より多くの内部導電層がシールド層と接続されるほど小さくなる。本発明の回路モジュールにおいては、内部導電層の少なくとも２層が、それぞれ、シールド層と直接接続されるようになっているため、シールド層およびこれに直接接続された内部導電層で構成される合成抵抗Ｒが小さくなっている。
【００２１】
この結果、本発明の回路モジュールは、シールド層が外部から受けた静電ノイズを十分にグランドに落とすことができ、内部回路が静電ノイズの影響を受けるおそれがない。また、回路モジュールの内部回路で発生した静電ノイズを十分にグランドに落とすことができ、外部に静電ノイズの影響を与えるおそれがない。
【図面の簡単な説明】
【００２２】
【図１】図１（Ａ）は、本発明の第１実施形態にかかる回路モジュール１００を示す断面図である。図１（Ｂ）は、図１（Ａ）の破線矢印Ｘ−Ｘ部分を示す断面図である。
【図２】図２（Ａ）〜（Ｃ）は、それぞれ、本発明の第１実施形態にかかる回路モジュール１００の製造方法の一例において適用される工程を示す断面図である。
【図３】図３（Ｄ）〜（Ｆ）は、それぞれ、図２の続きの工程を示す断面図である。
【図４】図４（Ａ）〜（Ｃ）は、それぞれ、本発明の第１実施形態にかかる回路モジュール１００の変形例を示す断面図である。
【図５】図５（Ａ）〜（Ｃ）は、それぞれ、本発明の第１実施形態にかかる回路モジュール１００の更に別の変形例を示す断面図である。
【図６】本発明の第２実施形態にかかる回路モジュール２００を示す断面図である。
【図７】従来の回路モジュール３００を示す断面図である。
【発明を実施するための形態】
【００２３】
以下、図面とともに、本発明を実施するための形態について説明する。
【００２４】
［第１実施形態］
図１（Ａ）および（Ｂ）に、本発明の第１実施形態にかかる回路モジュール１００を示す。ただし、図１（Ａ）は回路モジュール１００の断面図、図１（Ｂ）は図１（Ａ）の破線矢印Ｘ−Ｘ部分の断面図である。
【００２５】
回路モジュール１００は、基板１を備える。
【００２６】
基板１の材質は任意であるが、たとえば、アルミナとガラスを混合してなる低温焼結セラミックを用いることができる。
【００２７】
基板１の内部には、複数の内部導電層２ａ、２ｂ、２ｃ、２ｄが形成されている。また、基板１の一方の主面には、複数のランド電極３が形成され、基板１の他方の主面には、接地用電極４と端子電極５が形成されている。また、基板１の内部には、複数のビア導体６が形成され、ビア導体６により、内部導電層２ａ〜２ｄ、ランド電極３、接地用電極４、端子電極５の所定の個所間が相互に接続されている。特に、内部導電層２ａと２ｂは、複数のビア導体６により、相互に接続されている。内部導電層２ａ〜２ｄ、ランド電極３、接地用電極４、端子電極５、ビア導体６の材質は任意であるが、たとえば、銀、銀合金などを用いることができる。
【００２８】
図１（Ｂ）は、上述のとおり、図１（Ａ）の破線矢印Ｘ−Ｘ部分を示しており、この部分には、内部導電層２ａが形成されている。図１（Ｂ）から分かるように、内部導電層２ａの外縁は、基板１の外縁よりも一回り小さい。また、内部導電層２ａは、基板１の相対向する両端面（図における左右の端面）から外部に露出されている。また、内部導電層２ａは、その内部に、上下間の導通をはかるためのビア導体６を通過させるための、複数の非形成部２ａＮが形成されている。内部導電層９ｂも、内部導電層９ａと同じ、または類似した構造からなる。
【００２９】
基板１の一方の主面のランド電極３には、はんだにより、複数の電子部品７が実装されている。複数の電子部品７は、基板１の内部において、ビア導体６、内部導電層２で構成される配線を介して接続されて、電子回路を構成している。電子回路の所定の個所は、接地用電極４や端子電極５に引き出されている。
【００３０】
基板１の一方の主面には、電子部品７を覆うように、樹脂からなる絶縁層８が形成されている。絶縁層８は、基板１の一方の主面のほぼ全面に形成されている。絶縁層８を構成する樹脂の種類は任意であるが、たとえば、エポキシ系の樹脂などを用いることができる。
【００３１】
絶縁層８の表面および基板１の端面の一部分には、シールド層９が形成されている。そして、基板１の両端面から露出された内部導電層２ａ、および基板１の両端面から露出された内部導電層２ｂが、それぞれ、基板１の両端面において、シールド層９に直接接続されている。なお、本実施形態においては、基板１の一方の主面に形成されたランド電極３の一部のもの（図１（Ａ）において最も左側に形成されたもの）も、シールド層９に直接接続されている。シールド層９は、たとえば、銀ペーストなどからなる。
【００３２】
第１実施形態にかかる回路モジュール１００は、２層の内部導電層２ａと２ｂがシールド層９と接続されており、シールド層９および内部導電層２ａ、２ｂで構成される合成抵抗が小さくなっている。その結果、シールド層９が外部から受けた静電ノイズを十分にグランドに落とすことができ、内部回路が静電ノイズの影響を受けるおそれがない。また、回路モジュールの内部回路で発生した静電ノイズをシールド層９を経由して十分にグランドに落とすことができ、外部に静電ノイズの影響を与えるおそれがない。
【００３３】
以上のような構造からなる、第１実施形態にかかる回路モジュール１００は、たとえば、図２（Ａ）〜図３（Ｆ）に示す各工程を経て製造される。なお、ここでは、マザー基板を用いて、多数個の回路モジュール１００を一括して製造する方法を示す。
【００３４】
まず、図２（Ａ）に示すように、多数個の基板１がマトリックス状に形成されたマザー基板１１を準備する。なお、図においては、マザー基板１１の各基板１の境界部分を破線で示している。マザー基板１１は、たとえば、複数枚の所定のセラミックグリーンシート（図示せず）を積層し、加圧し、所定のプロファイルで焼成することにより作製する。なお、各セラミックグリーンシートには、積層前に、予め、必要に応じて、両主面間を貫通して、導電ビア６を形成するための、内部に導電性ペーストが充填された貫通孔を設けておく。また、必要に応じて、表面に、内部導電層２ａ〜２ｄ、ランド電極３、接地用電極４、端子電極５を形成するための、導電性ペーストを印刷しておく。
【００３５】
次に、図２（Ｂ）に示すように、マザー基板１１の各基板１のランド電極３に電子部品７を実装する。電子部品７の実装は、たとえば、ランド電極３の表面に予めクリームはんだを塗布し、電子部品７を載置し、全体を加熱し、クリームはんだをリフローさせ、全体を冷却し、電子部品７の端子電極をランド電極３に接合することによりおこなう。
【００３６】
次に、図２（Ｃ）に示すように、マザー基板１１の一方の主面に、電子部品７を被覆するように、マザー絶縁層１８を形成する。マザー絶縁層１８は、同時に製造される多数個の回路モジュール１００の各絶縁層８を一体的に形成したものである。なお、図においては、マザー絶縁層１８の各絶縁層８の境界部分を破線で示している。マザー絶縁層１８は、たとえば、加熱して半溶融状態となった樹脂シートを、マザー基板１１の一方の主面上に載置し、電子部品７の周囲に回り込ませ、更に加熱して硬化させることにより形成する。
【００３７】
次に、図３（Ｄ）に示すように、同時に製造される各回路モジュール１００の境界部分に溝Ｓを形成する。溝Ｓは、マザー絶縁層１８を、絶縁層８と絶縁層８に完全に分離する。しかし、溝Ｓは、マザー基板１１を、基板１と基板１に完全には分離しない。すなわち、隣接する基板１と基板１は、部分的につながった状態になる。この結果、各基板１の相対向する両端面には、内部導電体２ａ、２ｂが露出する。溝Ｓは、たとえば、ダイシングで形成する。
【００３８】
次に、図３（Ｅ）に示すように、各絶縁層８の表面、および各溝Ｓの内部に、導電物質１９を形成する。導電物質１９は、各回路モジュール１００において、各シールド層９を形成するためのものである。なお、図においては、導電物質１９の各シールド層９の境界部分を破線で示している。導電物質１９の形成は、たとえば、導電性ペーストをスピンコートして、絶縁層８の表面に塗布し、また溝Ｓの内部に充填し、加熱して硬化させることによりおこなう。なお、導電物質１９は、各基板１の相対向する両端面から露出した、内部導電体２ａ、２ｂと接続される。
【００３９】
最後に、図３（Ｆ）に示すように、導電物質１９とマザー基板１１を切断して、絶縁層８の表面および基板１の端面の一部分にシールド層９が形成された、個々の回路モジュール１００を完成させる。導電物質１９とマザー基板１１の切断は、たとえば、ダイシングによりおこなう。
【００４０】
以上、本発明の第１実施形態にかかる回路モジュール１００の構造、および製造方法の一例について説明した。しかしながら、本発明が上述した内容に限定されることはなく、本発明の趣旨に沿って、種々の変更をなすことができる。
【００４１】
例えば、回路モジュール１００では、内部導電層２ａ、２ｂの２層がシールド層９に直接接続されているが、３層またはそれよりも多くの内部導電層をシールド層９に直接接続するようにしても良い。
【００４２】
また、回路モジュール１００では、図１（Ｂ）に示すように、内部導電層２ａが、基板１の相対向する両端面から所定の幅で露出されてシールド層９に直接接続されているが、接続方法や接続個所はこれには限定されない。
【００４３】
たとえば、図４（Ａ）に示すように、内部導電層２ａの、基板１の相対向する端面からの露出幅を小さくしても良い。
【００４４】
あるいは逆に、図４（Ｂ）に示すように、内部導電層２ａの、基板１の相対向する端面からの露出幅を大きくしても良い。
【００４５】
また、図４（Ｃ）に示すように、内部導電層２ａを、基板１の４つの端面から露出させ、それらの露出部分をシールド層９と直接接続するようにしても良い。
【００４６】
更に、図５（Ａ）に示すように、図４（Ｃ）に示した接続方法に変更を加え、内部導電層２ａの、基板１の端面からの露出幅を大きくしても良い。
【００４７】
また、図５（Ｂ）に示すように、内部導電層２ａを、基板１の３つの端面から露出させ、それらの露出部分をシールド層９と直接接続するようにしても良い。
【００４８】
また、図５（Ｃ）に示すように、内部導電層２ａを、基板１の端面全周から露出させ、その露出部分をシールド層９と直接接続するようにしても良い。
【００４９】
このように、内部導電層２ａを、基板１の３つの端面あるいは４つの端面から露出させ、シールド層９と接続させるようにすれば、実装部品７がシールド層９および内部導電層２ａに囲まれるため、実装部品７が外部のノイズ信号からを影響を受けにくくなるとともに、回路モジュールの外部へノイズ信号を放出することもなくなる。
【００５０】
［第２実施形態］
図６に、本発明の第２実施形態にかかる回路モジュール２００を示す。ただし、図６は、回路モジュール２００の断面図である。
【００５１】
第２実施形態にかかる回路モジュール２００は、図１（Ａ）、（Ｂ）に示した第１実施形態にかかる回路モジュール１００の基板１の実装面側の主面（図１（Ａ）における下側の主面）に、更に別の電子部品を実装し、それらの電子部品を被覆した状態で更に別の絶縁層を形成するようにした。
【００５２】
すなわち、図６に示すように、回路モジュール２００は、回路モジュール１００の基板１の実装面側の主面にランド電極１３を設け、ランド電極１３に電子部品１７を実装し、電子部品１７を被覆するように絶縁層２８を形成している。そして、絶縁層２８の表面に、接地用電極１４と端子電極１５を形成している。
【００５３】
なお、基板１への電子部品１７の実装や絶縁層２８の形成は、たとえば、第１実施形態における製造方法の一例において説明した、図２（Ｃ）や図３（Ｄ）に示すように、個々の基板１がまだマザー基板１１の状態である段階でおこなっても良いし、あるいは、図３（Ｆ）に示すように、導電物質１９、マザー基板１１を個々の回路モジュール１００に切断した後の段階でおこなっても良い。
【００５４】
第２実施形態にかかる回路モジュール２００においては、基板により多くの電子部品を実装することが可能になり、より高度化した、より複雑な回路を有する電子回路を備えた回路モジュールを構成することができる。
【符号の説明】
【００５５】
１：基板
２ａ、２ｂ、２ｃ、２ｄ：内部導電層
（２ａＮ：内部導電層２ａの内部に形成された非形成部）
３、１３：ランド電極
４、１４：接地用電極
５、１５：端子電極
６：ビア導体
７、１７：電子部品
８、２８：絶縁層
９：シールド層
【技術分野】
【０００１】
本発明は、回路モジュールに関し、更に詳しくは、基板上に実装された電子部品を被覆した絶縁層の表面に形成されたシールド層の厚みが小さい回路モジュールに関する。
【背景技術】
【０００２】
基板上に電子部品を実装し、その電子部品を被覆するように絶縁層を形成した回路モジュールにおいて、絶縁層の表面にシールド層を形成することがおこなわれている。シールド層のシールド効果により、基板上に実装された電子部品が、外部から静電ノイズを受けて誤作動したり、逆に外部に静電ノイズを与えたりすることを防止するようにしたものである。
【０００３】
そのような回路モジュールが、特許文献１（特開２００４‐１７２１７６号公報）に開示されている。図７に、特許文献１に開示された回路モジュール３００を示す。
【０００４】
回路モジュール３００は、基板１０１を備える。基板１０１の内部には、内部導電層１０２、ビア導体１０３が形成されている。また、基板１０１の一方の主面には、接続電極１０４が形成され、基板１０１の他方の主面には、端子電極１０５、接地用電極１０６が形成されている。そして、接続電極１０４と内部導電層１０２、内部導電層１０２と接地用電極１０６は、それぞれビア導体１０３により接続されている。
【０００５】
基板１０１の一方の主面には、複数の電子部品１０７が実装されている。複数の電子部品１０７は、所定の配線（図示せず）を介して接続されて、電子回路を構成している。電子回路の所定の個所は、端子電極１０５や接地用電極１０６に引き出されている。
【０００６】
基板１０１の一方の主面には、電子部品１０７を覆うように、樹脂からなる絶縁層１０８が形成されている。絶縁層１０８は、基板１０１の一方の主面の全面にではなく、部分的に形成されている。
【０００７】
絶縁層１０８の表面には、シールド層１０９が形成されている。シールド層１０９は、たとえば、導電性樹脂をモールドすることにより形成されている。
【先行技術文献】
【特許文献】
【０００８】
【特許文献１】特開２００４‐１７２１７６号公報
【発明の概要】
【発明が解決しようとする課題】
【０００９】
しかしながら、上述した従来の回路モジュール３００には、シールド層１０９および内部導電層１０２により形成される合成抵抗が大きく、シールド層１０９が外部から受けた静電ノイズを十分にグランドに落とすことができず、内部回路が静電ノイズの影響を受けるおそれがあるという問題があった。また、回路モジュール３００の内部回路で発生した静電ノイズを十分にグランドに落とすことができず、外部に静電ノイズの影響を与えるおそれがあるという問題があった。
【課題を解決するための手段】
【００１０】
本発明は、上述した従来の問題を解決するためになされたものである。
【００１１】
その手段として、本発明の回路モジュールは、内部導電層が形成された、直方体からなる基板と、基板の主面に実装された電子部品と、電子部品を被覆した状態で、前記基板の主面に形成された絶縁層と、絶縁層の表面に形成されたシールド層と、内部導電層と接続された接地用電極を備え、内部導電層は、基板の内部に２層以上形成され、内部導電層の少なくとも２層が、それぞれ、シールド層と直接接続されるようにした。
【００１２】
内部導電層とシールド層の接続は、たとえば、内部導電層を基板の相対向する両端面から露出させ、その露出された部分を、シールド層と直接接続するようにしておこなうことができる。また、内部導電層を基板の３つの端面または４つの端面から露出させ、その露出された部分を、シールド層と直接接続するようにしても良い。
【００１３】
また、絶縁層は、基板の一方の主面の全面にわたって形成するようにしても良い。
【００１４】
また、接地用電極は、基板の、前記電子部品が実装されていない側の主面に形成するようにしても良い。
【００１５】
あるいは、基板の、電子部品が実装されていない側の主面に、更に別の電子部品を実装し、その電子部品を被覆した状態で、基板の当該主面に更に別の絶縁層を形成し、その絶縁層の表面に、接地用電極を形成するようにしても良い。この場合には、基板により多くの電子部品を実装することが可能になり、より高度化した、より複雑な回路を有する電子回路を備えた回路モジュールを構成することができる。
【００１６】
更に、シールド層と直接接続されている、少なくとも２層からなる内部導電層を、基板の内部において導電ビアにより相互に接続するようにしても良い。この場合には、内部導電層の電位が、内部導電層の各部分において均一になると共に、内部導電層の抵抗率を下げることができる。
【発明の効果】
【００１７】
本発明の回路モジュールは、上述したとおり、内部導電層が基板の内部に２層以上形成され、内部導電層の少なくとも２層が、それぞれ、シールド層と直接接続されるようにしたため、シールド層およびこれに直接接続された内部導電層で構成される合成抵抗（Ｒ）が小さくなっている。
【００１８】
すなわち、合成抵抗（Ｒ）は、次の式１で示される。
【００１９】
《式１》 Ｒ＝１／（１／ＲS＋１／ＲIE1＋１／ＲIE2＋・・・ＲIEN）
式１において、Ｒは合成抵抗、ＲSはシールド層の抵抗、ＲIE1は１層目の内部導電層の抵抗、ＲIE2は２層目の内部導電層の抵抗、ＲIENはＮ層目の抵抗である。
【００２０】
式１から分かるように、合成抵抗Ｒは、より多くの内部導電層がシールド層と接続されるほど小さくなる。本発明の回路モジュールにおいては、内部導電層の少なくとも２層が、それぞれ、シールド層と直接接続されるようになっているため、シールド層およびこれに直接接続された内部導電層で構成される合成抵抗Ｒが小さくなっている。
【００２１】
この結果、本発明の回路モジュールは、シールド層が外部から受けた静電ノイズを十分にグランドに落とすことができ、内部回路が静電ノイズの影響を受けるおそれがない。また、回路モジュールの内部回路で発生した静電ノイズを十分にグランドに落とすことができ、外部に静電ノイズの影響を与えるおそれがない。
【図面の簡単な説明】
【００２２】
【図１】図１（Ａ）は、本発明の第１実施形態にかかる回路モジュール１００を示す断面図である。図１（Ｂ）は、図１（Ａ）の破線矢印Ｘ−Ｘ部分を示す断面図である。
【図２】図２（Ａ）〜（Ｃ）は、それぞれ、本発明の第１実施形態にかかる回路モジュール１００の製造方法の一例において適用される工程を示す断面図である。
【図３】図３（Ｄ）〜（Ｆ）は、それぞれ、図２の続きの工程を示す断面図である。
【図４】図４（Ａ）〜（Ｃ）は、それぞれ、本発明の第１実施形態にかかる回路モジュール１００の変形例を示す断面図である。
【図５】図５（Ａ）〜（Ｃ）は、それぞれ、本発明の第１実施形態にかかる回路モジュール１００の更に別の変形例を示す断面図である。
【図６】本発明の第２実施形態にかかる回路モジュール２００を示す断面図である。
【図７】従来の回路モジュール３００を示す断面図である。
【発明を実施するための形態】
【００２３】
以下、図面とともに、本発明を実施するための形態について説明する。
【００２４】
［第１実施形態］
図１（Ａ）および（Ｂ）に、本発明の第１実施形態にかかる回路モジュール１００を示す。ただし、図１（Ａ）は回路モジュール１００の断面図、図１（Ｂ）は図１（Ａ）の破線矢印Ｘ−Ｘ部分の断面図である。
【００２５】
回路モジュール１００は、基板１を備える。
【００２６】
基板１の材質は任意であるが、たとえば、アルミナとガラスを混合してなる低温焼結セラミックを用いることができる。
【００２７】
基板１の内部には、複数の内部導電層２ａ、２ｂ、２ｃ、２ｄが形成されている。また、基板１の一方の主面には、複数のランド電極３が形成され、基板１の他方の主面には、接地用電極４と端子電極５が形成されている。また、基板１の内部には、複数のビア導体６が形成され、ビア導体６により、内部導電層２ａ〜２ｄ、ランド電極３、接地用電極４、端子電極５の所定の個所間が相互に接続されている。特に、内部導電層２ａと２ｂは、複数のビア導体６により、相互に接続されている。内部導電層２ａ〜２ｄ、ランド電極３、接地用電極４、端子電極５、ビア導体６の材質は任意であるが、たとえば、銀、銀合金などを用いることができる。
【００２８】
図１（Ｂ）は、上述のとおり、図１（Ａ）の破線矢印Ｘ−Ｘ部分を示しており、この部分には、内部導電層２ａが形成されている。図１（Ｂ）から分かるように、内部導電層２ａの外縁は、基板１の外縁よりも一回り小さい。また、内部導電層２ａは、基板１の相対向する両端面（図における左右の端面）から外部に露出されている。また、内部導電層２ａは、その内部に、上下間の導通をはかるためのビア導体６を通過させるための、複数の非形成部２ａＮが形成されている。内部導電層９ｂも、内部導電層９ａと同じ、または類似した構造からなる。
【００２９】
基板１の一方の主面のランド電極３には、はんだにより、複数の電子部品７が実装されている。複数の電子部品７は、基板１の内部において、ビア導体６、内部導電層２で構成される配線を介して接続されて、電子回路を構成している。電子回路の所定の個所は、接地用電極４や端子電極５に引き出されている。
【００３０】
基板１の一方の主面には、電子部品７を覆うように、樹脂からなる絶縁層８が形成されている。絶縁層８は、基板１の一方の主面のほぼ全面に形成されている。絶縁層８を構成する樹脂の種類は任意であるが、たとえば、エポキシ系の樹脂などを用いることができる。
【００３１】
絶縁層８の表面および基板１の端面の一部分には、シールド層９が形成されている。そして、基板１の両端面から露出された内部導電層２ａ、および基板１の両端面から露出された内部導電層２ｂが、それぞれ、基板１の両端面において、シールド層９に直接接続されている。なお、本実施形態においては、基板１の一方の主面に形成されたランド電極３の一部のもの（図１（Ａ）において最も左側に形成されたもの）も、シールド層９に直接接続されている。シールド層９は、たとえば、銀ペーストなどからなる。
【００３２】
第１実施形態にかかる回路モジュール１００は、２層の内部導電層２ａと２ｂがシールド層９と接続されており、シールド層９および内部導電層２ａ、２ｂで構成される合成抵抗が小さくなっている。その結果、シールド層９が外部から受けた静電ノイズを十分にグランドに落とすことができ、内部回路が静電ノイズの影響を受けるおそれがない。また、回路モジュールの内部回路で発生した静電ノイズをシールド層９を経由して十分にグランドに落とすことができ、外部に静電ノイズの影響を与えるおそれがない。
【００３３】
以上のような構造からなる、第１実施形態にかかる回路モジュール１００は、たとえば、図２（Ａ）〜図３（Ｆ）に示す各工程を経て製造される。なお、ここでは、マザー基板を用いて、多数個の回路モジュール１００を一括して製造する方法を示す。
【００３４】
まず、図２（Ａ）に示すように、多数個の基板１がマトリックス状に形成されたマザー基板１１を準備する。なお、図においては、マザー基板１１の各基板１の境界部分を破線で示している。マザー基板１１は、たとえば、複数枚の所定のセラミックグリーンシート（図示せず）を積層し、加圧し、所定のプロファイルで焼成することにより作製する。なお、各セラミックグリーンシートには、積層前に、予め、必要に応じて、両主面間を貫通して、導電ビア６を形成するための、内部に導電性ペーストが充填された貫通孔を設けておく。また、必要に応じて、表面に、内部導電層２ａ〜２ｄ、ランド電極３、接地用電極４、端子電極５を形成するための、導電性ペーストを印刷しておく。
【００３５】
次に、図２（Ｂ）に示すように、マザー基板１１の各基板１のランド電極３に電子部品７を実装する。電子部品７の実装は、たとえば、ランド電極３の表面に予めクリームはんだを塗布し、電子部品７を載置し、全体を加熱し、クリームはんだをリフローさせ、全体を冷却し、電子部品７の端子電極をランド電極３に接合することによりおこなう。
【００３６】
次に、図２（Ｃ）に示すように、マザー基板１１の一方の主面に、電子部品７を被覆するように、マザー絶縁層１８を形成する。マザー絶縁層１８は、同時に製造される多数個の回路モジュール１００の各絶縁層８を一体的に形成したものである。なお、図においては、マザー絶縁層１８の各絶縁層８の境界部分を破線で示している。マザー絶縁層１８は、たとえば、加熱して半溶融状態となった樹脂シートを、マザー基板１１の一方の主面上に載置し、電子部品７の周囲に回り込ませ、更に加熱して硬化させることにより形成する。
【００３７】
次に、図３（Ｄ）に示すように、同時に製造される各回路モジュール１００の境界部分に溝Ｓを形成する。溝Ｓは、マザー絶縁層１８を、絶縁層８と絶縁層８に完全に分離する。しかし、溝Ｓは、マザー基板１１を、基板１と基板１に完全には分離しない。すなわち、隣接する基板１と基板１は、部分的につながった状態になる。この結果、各基板１の相対向する両端面には、内部導電体２ａ、２ｂが露出する。溝Ｓは、たとえば、ダイシングで形成する。
【００３８】
次に、図３（Ｅ）に示すように、各絶縁層８の表面、および各溝Ｓの内部に、導電物質１９を形成する。導電物質１９は、各回路モジュール１００において、各シールド層９を形成するためのものである。なお、図においては、導電物質１９の各シールド層９の境界部分を破線で示している。導電物質１９の形成は、たとえば、導電性ペーストをスピンコートして、絶縁層８の表面に塗布し、また溝Ｓの内部に充填し、加熱して硬化させることによりおこなう。なお、導電物質１９は、各基板１の相対向する両端面から露出した、内部導電体２ａ、２ｂと接続される。
【００３９】
最後に、図３（Ｆ）に示すように、導電物質１９とマザー基板１１を切断して、絶縁層８の表面および基板１の端面の一部分にシールド層９が形成された、個々の回路モジュール１００を完成させる。導電物質１９とマザー基板１１の切断は、たとえば、ダイシングによりおこなう。
【００４０】
以上、本発明の第１実施形態にかかる回路モジュール１００の構造、および製造方法の一例について説明した。しかしながら、本発明が上述した内容に限定されることはなく、本発明の趣旨に沿って、種々の変更をなすことができる。
【００４１】
例えば、回路モジュール１００では、内部導電層２ａ、２ｂの２層がシールド層９に直接接続されているが、３層またはそれよりも多くの内部導電層をシールド層９に直接接続するようにしても良い。
【００４２】
また、回路モジュール１００では、図１（Ｂ）に示すように、内部導電層２ａが、基板１の相対向する両端面から所定の幅で露出されてシールド層９に直接接続されているが、接続方法や接続個所はこれには限定されない。
【００４３】
たとえば、図４（Ａ）に示すように、内部導電層２ａの、基板１の相対向する端面からの露出幅を小さくしても良い。
【００４４】
あるいは逆に、図４（Ｂ）に示すように、内部導電層２ａの、基板１の相対向する端面からの露出幅を大きくしても良い。
【００４５】
また、図４（Ｃ）に示すように、内部導電層２ａを、基板１の４つの端面から露出させ、それらの露出部分をシールド層９と直接接続するようにしても良い。
【００４６】
更に、図５（Ａ）に示すように、図４（Ｃ）に示した接続方法に変更を加え、内部導電層２ａの、基板１の端面からの露出幅を大きくしても良い。
【００４７】
また、図５（Ｂ）に示すように、内部導電層２ａを、基板１の３つの端面から露出させ、それらの露出部分をシールド層９と直接接続するようにしても良い。
【００４８】
また、図５（Ｃ）に示すように、内部導電層２ａを、基板１の端面全周から露出させ、その露出部分をシールド層９と直接接続するようにしても良い。
【００４９】
このように、内部導電層２ａを、基板１の３つの端面あるいは４つの端面から露出させ、シールド層９と接続させるようにすれば、実装部品７がシールド層９および内部導電層２ａに囲まれるため、実装部品７が外部のノイズ信号からを影響を受けにくくなるとともに、回路モジュールの外部へノイズ信号を放出することもなくなる。
【００５０】
［第２実施形態］
図６に、本発明の第２実施形態にかかる回路モジュール２００を示す。ただし、図６は、回路モジュール２００の断面図である。
【００５１】
第２実施形態にかかる回路モジュール２００は、図１（Ａ）、（Ｂ）に示した第１実施形態にかかる回路モジュール１００の基板１の実装面側の主面（図１（Ａ）における下側の主面）に、更に別の電子部品を実装し、それらの電子部品を被覆した状態で更に別の絶縁層を形成するようにした。
【００５２】
すなわち、図６に示すように、回路モジュール２００は、回路モジュール１００の基板１の実装面側の主面にランド電極１３を設け、ランド電極１３に電子部品１７を実装し、電子部品１７を被覆するように絶縁層２８を形成している。そして、絶縁層２８の表面に、接地用電極１４と端子電極１５を形成している。
【００５３】
なお、基板１への電子部品１７の実装や絶縁層２８の形成は、たとえば、第１実施形態における製造方法の一例において説明した、図２（Ｃ）や図３（Ｄ）に示すように、個々の基板１がまだマザー基板１１の状態である段階でおこなっても良いし、あるいは、図３（Ｆ）に示すように、導電物質１９、マザー基板１１を個々の回路モジュール１００に切断した後の段階でおこなっても良い。
【００５４】
第２実施形態にかかる回路モジュール２００においては、基板により多くの電子部品を実装することが可能になり、より高度化した、より複雑な回路を有する電子回路を備えた回路モジュールを構成することができる。
【符号の説明】
【００５５】
１：基板
２ａ、２ｂ、２ｃ、２ｄ：内部導電層
（２ａＮ：内部導電層２ａの内部に形成された非形成部）
３、１３：ランド電極
４、１４：接地用電極
５、１５：端子電極
６：ビア導体
７、１７：電子部品
８、２８：絶縁層
９：シールド層
【特許請求の範囲】
【請求項１】
内部導電層が形成された、直方体からなる基板と、
前記基板の主面に実装された電子部品と、
前記電子部品を被覆した状態で、前記基板の主面に形成された絶縁層と、
前記絶縁層の表面に形成されたシールド層と、
前記内部導電層と接続された接地用電極を備えた回路モジュールであって、
前記内部導電層は、前記基板の内部に２層以上形成され、
前記内部導電層の少なくとも２層が、それぞれ、前記シールド層と直接接続されている回路モジュール。
【請求項２】
前記シールド層と直接接続されている前記内部導電層が、前記基板の相対向する両端面から露出され、当該露出された部分が、前記シールド層と直接接続されている、請求項１に記載された回路モジュール。
【請求項３】
前記シールド層と直接接続されている前記内部導電層が、前記基板の３つの端面または４つの端面から露出され、当該露出された部分が、前記シールド層と直接接続されている、請求項２に記載された回路モジュール。
【請求項４】
前記絶縁層が、前記基板の一方の主面の全面にわたって形成されている、請求項１ないし３のいずれか１項に記載された回路モジュール。
【請求項５】
前記基板の、前記電子部品が実装されていない側の主面に、前記接地用電極が形成されている、請求項１ないし４のいずれか１項に記載された回路モジュール。
【請求項６】
前記基板の、前記電子部品が実装されていない側の主面に、更に別の電子部品が実装され、当該電子部品を被覆した状態で、前記基板の主面に更に別の絶縁層が形成され、当該絶縁層の表面に、前記接地用電極が形成されている、請求項１ないし４のいずれか１項に記載された回路モジュール。
【請求項７】
前記シールド層と直接接続されている、少なくとも２層からなる前記内部導電層が、前記基板の内部において導電ビアにより相互に接続されている、請求項１ないし６のいずれか１項に記載された回路モジュール。
【請求項１】
内部導電層が形成された、直方体からなる基板と、
前記基板の主面に実装された電子部品と、
前記電子部品を被覆した状態で、前記基板の主面に形成された絶縁層と、
前記絶縁層の表面に形成されたシールド層と、
前記内部導電層と接続された接地用電極を備えた回路モジュールであって、
前記内部導電層は、前記基板の内部に２層以上形成され、
前記内部導電層の少なくとも２層が、それぞれ、前記シールド層と直接接続されている回路モジュール。
【請求項２】
前記シールド層と直接接続されている前記内部導電層が、前記基板の相対向する両端面から露出され、当該露出された部分が、前記シールド層と直接接続されている、請求項１に記載された回路モジュール。
【請求項３】
前記シールド層と直接接続されている前記内部導電層が、前記基板の３つの端面または４つの端面から露出され、当該露出された部分が、前記シールド層と直接接続されている、請求項２に記載された回路モジュール。
【請求項４】
前記絶縁層が、前記基板の一方の主面の全面にわたって形成されている、請求項１ないし３のいずれか１項に記載された回路モジュール。
【請求項５】
前記基板の、前記電子部品が実装されていない側の主面に、前記接地用電極が形成されている、請求項１ないし４のいずれか１項に記載された回路モジュール。
【請求項６】
前記基板の、前記電子部品が実装されていない側の主面に、更に別の電子部品が実装され、当該電子部品を被覆した状態で、前記基板の主面に更に別の絶縁層が形成され、当該絶縁層の表面に、前記接地用電極が形成されている、請求項１ないし４のいずれか１項に記載された回路モジュール。
【請求項７】
前記シールド層と直接接続されている、少なくとも２層からなる前記内部導電層が、前記基板の内部において導電ビアにより相互に接続されている、請求項１ないし６のいずれか１項に記載された回路モジュール。
【図１】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【公開番号】特開２０１３−２６３３０（Ｐ２０１３−２６３３０Ａ）
【公開日】平成２５年２月４日（２０１３．２．４）
【国際特許分類】
【出願番号】特願２０１１−１５８００９（Ｐ２０１１−１５８００９）
【出願日】平成２３年７月１９日（２０１１．７．１９）
【出願人】（０００００６２３１）株式会社村田製作所 (3,635)
【Ｆターム（参考）】
【公開日】平成２５年２月４日（２０１３．２．４）
【国際特許分類】
【出願日】平成２３年７月１９日（２０１１．７．１９）
【出願人】（０００００６２３１）株式会社村田製作所 (3,635)
【Ｆターム（参考）】
[ Back to top ]