回路基板
【課題】接続端子の間隔が小さな電子部品を内蔵できる回路基板及びその製造方法を提供する。
【解決手段】電子部品を内蔵するための空白領域が設けられた第１の絶縁体層と、空白領域が設けられた第２の絶縁体層とが積層されて構成されている積層体と、第２の絶縁体層に設けられ、一端が複数の接続端子にそれぞれ接続されている複数の導体層と、積層体内に設けられ、かつ、複数の導体層の他端にそれぞれ接続されている複数のビアホール導体と、を備えており、第１の絶縁体層および第２の絶縁体層は、熱可塑性樹脂によって構成されており、積層体は、熱可塑性樹脂の軟化・流動によって第１の絶縁体層及び第２の絶縁体層が接合されてなり、第１の絶縁体層の空白領域は、電子部品よりも大きく、複数のビアホール導体は、第１の絶縁体層において空白領域の周りに配置されていること、を特徴とする。
【解決手段】電子部品を内蔵するための空白領域が設けられた第１の絶縁体層と、空白領域が設けられた第２の絶縁体層とが積層されて構成されている積層体と、第２の絶縁体層に設けられ、一端が複数の接続端子にそれぞれ接続されている複数の導体層と、積層体内に設けられ、かつ、複数の導体層の他端にそれぞれ接続されている複数のビアホール導体と、を備えており、第１の絶縁体層および第２の絶縁体層は、熱可塑性樹脂によって構成されており、積層体は、熱可塑性樹脂の軟化・流動によって第１の絶縁体層及び第２の絶縁体層が接合されてなり、第１の絶縁体層の空白領域は、電子部品よりも大きく、複数のビアホール導体は、第１の絶縁体層において空白領域の周りに配置されていること、を特徴とする。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、回路基板に関し、より特定的には、複数の絶縁体層が積層されてなる積層体を備えた回路基板に関する。
【背景技術】
【０００２】
従来の回路基板としては、例えば、特許文献１に記載のプリント基板が知られている。該プリント基板では、導体パターン及び導電性組成物が絶縁基材内に設けられている。絶縁基材は、複数の樹脂フィルムが積層されて構成されている。導体パターンは、樹脂フィルム上に設けられている導体層である。導電性組成物は、樹脂フィルムを貫通するビアホールに導電ペーストを充填して焼結させて得られたビアホール導体であり、その一端において導体パターンと接続されている。
【０００３】
更に、回路基板では、絶縁基材内に設けられている空洞内に電気素子が収容されている。電気素子は、導電性組成物の他端上に実装されている。これにより、電気素子と導体パターンとは、導電性組成物により電気的に接続されている。
【０００４】
ところで、特許文献１に記載のプリント基板は、以下に説明するように、接続端子の間隔が小さな電子素子を導電性組成物上に実装することが困難であるという問題を有している。より詳細には、プリント基板では、ビアホール導体である導電性組成物に電子素子の接続端子が直接に接続されている。そして、導電性組成物は、以下の工程により作成される。
【０００５】
まず、導電性組成物が接続されている導体パターンに孔が空かないように、導体パターンが設けられている主面の反対側の主面から、樹脂フィルムに対してビームを照射し、ビアホールを形成する。次に、ビアホールに対して、導電ペーストを充填する。最後に、導電ペーストを焼結して、導電性組成物を得る。
【０００６】
前記導電性組成物では、ビアホールの形成時に、導体パターンに孔が空かないように、比較的に強度が弱いビームを複数回照射することが一般的である。このように、比較的に強度が弱いビームを複数回照射すると、ビームの照射の度にビアホールの径は、広がってしまう。したがって、特許文献１に記載のプリント基板では、大きな径の導電性組成物しか得ることができない。そのため、該プリント基板では、小さな間隔で導電性組成物を配置することが困難である。その結果、接続端子の間隔が小さな電子素子を導電性組成物上に実装することが困難である。
【先行技術文献】
【特許文献】
【０００７】
【特許文献１】特許第３８６７５９３号公報
【発明の概要】
【発明が解決しようとする課題】
【０００８】
そこで、本発明の目的は、接続端子の間隔が小さな電子部品を実装できる回路基板を提供することである。
【課題を解決するための手段】
【０００９】
本発明の一形態に係る回路基板は、複数の接続端子を有する電子部品と、前記電子部品を内蔵するための空白領域が設けられた第１の絶縁体層と、該空白領域が設けられた第２の絶縁体層とが積層されて構成されている積層体と、前記第２の絶縁体層に設けられ、一端が前記複数の接続端子にそれぞれ接続されている複数の導体層と、前記積層体内に設けられ、かつ、前記複数の導体層の他端にそれぞれ接続されている複数のビアホール導体と、を備えており、前記第１の絶縁体層および前記第２の絶縁体層は、熱可塑性樹脂によって構成されており、前記積層体は、前記熱可塑性樹脂の軟化・流動によって前記第１の絶縁体層及び前記第２の絶縁体層が接合されてなり、前記第１の絶縁体層の前記空白領域は、積層方向から平面視したときに、前記電子部品よりも大きく、前記複数のビアホール導体は、前記第１の絶縁体層において前記空白領域の周りに配置されていること、を特徴とする。
【発明の効果】
【００１０】
本発明によれば、接続端子の間隔が小さな電子部品を実装することができる。
【図面の簡単な説明】
【００１１】
【図１】図１（ａ）は、本発明の一実施形態に係る回路基板の断面構造図である。図１（ｂ）は、回路基板の拡大図である。
【図２】図１の回路基板の分解図である。
【図３】図２のフレキシブルシート及び電子部品を平面視した図である。
【図４】回路基板の製造工程を示した断面構造図である。
【図５】回路基板の製造工程を示した断面構造図である。
【図６】第１の変形例に係る回路基板の拡大図である。
【図７】第２の変形例に係る回路基板の分解図である。
【図８】第３の変形例に係る回路基板のフレキシブルシート及び電子部品を平面視した図である。
【図９】第４の変形例に係る回路基板のフレキシブルシート及び電子部品を平面視した図である。
【図１０】第５の変形例に係る回路基板のフレキシブルシート及び電子部品を平面視した図である。
【発明を実施するための形態】
【００１２】
以下に、本発明の実施形態に係る回路基板について図面を参照しながら説明する。
【００１３】
（回路基板の構成）
以下に、本発明の一実施形態に係る回路基板の構成について図面を参照しながら説明する。図１（ａ）は、本発明の一実施形態に係る回路基板１０の断面構造図である。図１（ｂ）は、回路基板１０の拡大図である。図２は、図１の回路基板１０の分解図である。図３は、図２のフレキシブルシート１４ｅ及び電子部品２０を平面視した図である。以下では、回路基板１０の積層方向をｚ軸方向と定義し、図１の紙面の左右方向をｘ軸方向と定義し、図１の紙面の垂直方向をｙ軸方向と定義する。また、フレキシブルシート１４の表面とは、ｚ軸方向の正方向側に位置する面を指し、フレキシブルシート１４の裏面とは、ｚ軸方向の負方向側に位置する面を指す。
【００１４】
回路基板１０は、図１（ａ）及び図３に示すように、積層体１２、導体層１６（１６ｂ〜１６ｇ），１８（１８ａ〜１８ｇ）、電子部品２０及びビアホール導体ｂ１〜ｂ５を備えている。
【００１５】
積層体１２は、図２に示すように、複数（図２では７枚）のフレキシブルシート（絶縁体層）１４（１４ａ〜１４ｇ）が積層されて構成され、直方体状をなしている。積層体１２は、外力により変形することができる。
【００１６】
フレキシブルシート１４は、可撓性材料（例えば、液晶ポリマーやポリイミド等の熱可塑性樹脂）からなり、長方形状をなしている。また、フレキシブルシート１４の厚みは、２５μｍ〜１００μｍ程度である。フレキシブルシート１４ｃ，１４ｄには、図２に示すように、後述する電子部品２０を収容する空洞を形成するための空白領域Ｂ１，Ｂ２が設けられている。空白領域Ｂ１，Ｂ２は、フレキシブルシート１４ｃ，１４ｄの中央部分を長方形状に打ち抜いて形成されている。空白領域Ｂ１，Ｂ２は、ｚ軸方向から平面視したときに、電子部品２０よりも僅かに大きくなるように形成されている。なお、図１では、各フレキシブルシート１４の主面同士が密接に接合しているので、その境界を図示していない。また、以下では、フレキシブルシート１４のｚ軸方向の正方向側の主面を表面と称し、フレキシブルシート１４のｚ軸方向の負方向側の主面を裏面と称す。
【００１７】
導体層１６は、図２に示すように、積層体１２内に設けられており、配線導体、コイル導体又はコンデンサ導体等である。より詳細には、導体層１６ｂ〜１６ｆはそれぞれ、フレキシブルシート１４ｂ〜１４ｆの表面に設けられており、例えば、銅箔により作製されている。また、導体層１６ｇは、フレキシブルシート１４ｇの裏面に設けられており、例えば、銅箔により作製されている。なお、導体層１６については、図面が煩雑になることを避けるために、代表的なものにのみ参照符号を付してある。
【００１８】
導体層１８は、図２及び図３に示すように、積層体１２内に設けられており、電子部品２０が実装されるランドとして機能する。導体層１８は、フレキシブルシート１４ｅの表面に設けられており、例えば、銅箔により作製されている。導体層１８ａ，１８ｂ，１８ｄ〜１８ｇは、ｚ軸方向から平面視したときに、電子部品２０と全体において重なるように設けられている。一方、導体層１８ｃは、ｚ軸方向から平面視したときに、電子部品２０と一部において重なるように設けられている。よって、導体層１８ｃの残余の部分は、ｚ軸方向から平面視したときに、本体２２からはみ出している。
【００１９】
ビアホール導体ｂ１〜ｂ５はそれぞれ、図２に示すように、積層体１２内に設けられており、フレキシブルシート１４ｂ，１４ｃ，１４ｅ〜１４ｇをｚ軸方向に貫通するように設けられている。ビアホール導体ｂ１〜ｂ５は、ｚ軸方向の両側に位置する導体層１６，１８を電気的に接続している。以上のように、導体層１６，１８及びビアホール導体ｂ１〜ｂ５は、互いに接続されることにより、回路を構成している。なお、ビアホール導体ｂ１〜ｂ５については、図面が煩雑になることを避けるために、代表的なものにのみ参照符号を付してある。
【００２０】
電子部品２０は、積層体１２に内蔵されており、ＲＦＩＤ（Ｒａｄｉｏ Ｆｒｅｑｕｅｎｃｙ ＩＤｅｎｔｉｆｉｃａｔｉｏｎ）用の無線ＩＣチップや、デジタルスチルカメラに用いられる画像処理用のＩＣチップ等の半導体チップ（能動部品）、或いは、チップコンデンサやチップ抵抗などの受動部品である。電子部品２０は、図１ないし図３に示すように、基板２２及び接続端子２４（２４ａ〜２４ｇ）を有している。基板２２は、シリコンやセラミックのような比較的に硬い材料により構成されており、積層体１２のように容易に変形することができない。また、電子部品２０が例えば半導体チップである場合、基板２２の内部には半導体集積回路が形成されている。
【００２１】
接続端子２４は、基板２２のｚ軸方向の負方向側の主面に設けられており、例えば、ＡｕやＣｕ等により作製されている。接続端子２４ａ〜２４ｇは、図３に示すように、電子部品２０が導体層１８ａ〜１８ｇに実装された際に、対応する導体層１８ａ〜１８ｇと電気的に接続されている。具体的には、接続端子２４ａ，２４ｂ，２４ｄ〜２４ｇは、ｚ軸方向から平面視したときに、導体層１８ａ，１８ｂ，１８ｄ〜１８ｇと一致した状態で重なっている。また、接続端子２４ｃは、ｚ軸方向から平面視したときに、導体層１８ｃの一部と重なっている。そして、導体層１８ｃは、ｘ軸方向の正方向側に向かって伸びているので、接続端子２４ｃからはみ出している。
【００２２】
ここで、導体層１８と接続端子２４との接続状態について、図１（ｂ）を参照しながら説明する。導体層１８ａ〜１８ｇと接続端子２４ａ〜２４ｇとは、互いに接触することにより、互いに電気的に接続されている。より詳細には、導体層１８における接続端子２４との接触面は、導体層１８ｃの接触面以外の部分（すなわち、接続端子２４ｃからはみ出している部分）よりも粗い表面粗さを有している。すなわち、導体層１８における接続端子２４との接触面は、粗面化されている。具体的には、導体層１８における接続端子２４との接触面は、Ｒａ＝１μｍ〜１０μｍ程度の表面粗さを有している。そして、導体層１８と接続端子２４とが押し付けられている。導体層１８はＣｕにより作製され、接続端子２４はＡｕにより作製されている。よって、導体層１８の方が接続端子２４よりも硬い材料により構成されている。したがって、導体層１８は、図１（ｂ）に示すように、接続端子２４に対して減り込む。その結果、導体層１８と接続端子２４とが強固に接続されるようになる。
【００２３】
ところで、回路基板１０は、接続端子２４の間隔が小さな電子部品２０を実装することができる構成を有している。以下に、かかる構成について説明する。
【００２４】
導体層１８ａ〜１８ｇにはそれぞれ、図３に示すように、ビアホール導体ｂ３が接続されている。ただし、導体層１８と接続されているビアホール導体ｂ３の内の少なくとも一部は、ｚ軸方向から平面視したときに、接続端子２４と重なっていない。より詳細には、導体層１８ａ，１８ｂ，１８ｄ〜１８ｇと接続されているビアホール導体ｂ３は、ｚ軸方向から平面視したときに、接続端子２４ａ，２４ｂ，２４ｄ〜２４ｇと重なっている。一方、導体層１８ｃと接続されているビアホール導体ｂ３は、ｚ軸方向から平面視したときに、接続端子２４ｃとは重なっていない。すなわち、回路基板１０では、複数の接続端子２４の内、最も近接している２つの接続端子２４ｂ，２４ｃに対応する２つの導体層１８ｂ，１８ｃと接続されている２つビアホール導体ｂ３の少なくともいずれか一方は、ｚ軸方向から平面視したときに、最も近接している２つの接続端子２４ｂ，２４ｃと重なっていない。そして、導体層１８ｃと接続されているビアホール導体ｂ３は、ｚ軸方向から平面視したときに、導体層１８ｃが電子部品２０からはみ出している部分において該導体層１８ｃと接続されている。
【００２５】
（回路基板の製造方法）
以下に、回路基板１０の製造方法について図面を参照しながら説明する。以下では、一つの回路基板１０が作製される場合を例にとって説明するが、実際には、大判のフレキシブルシートが積層及びカットされることにより、同時に複数の回路基板１０が作製される。図４及び図５は、回路基板１０の製造工程を示した断面構造図である。
【００２６】
まず、フレキシブルシート１４ｂ〜１４ｇに対して、図２に示す導体層１６、導体層１８及びビアホール導体ｂ１〜ｂ５を形成する。以下では、フレキシブルシート１４ｅに導体層１６ｅ、導体層１８及びビアホール導体ｂ３を形成する工程を例にとって説明する。
【００２７】
図４（ａ）に示すように、厚さが５μｍ〜５０μｍの銅箔１１６ｅが表面の全面に形成された複数のフレキシブルシート１４ｅを準備する。
【００２８】
次に、図４（ｂ）に示すように、フレキシブルシート１４ｅのビアホール導体ｂ３が形成される位置に対して、裏面側からレーザービームを照射して、ビアホールｈを形成する。この際、ビアホールｈが銅箔１１６ｅを貫通しないように、比較的に強度の弱いレーザービームを複数回照射することにより、ビアホールｈを形成する。
【００２９】
次に、図４（ｃ）に示すように、フレキシブルシート１４ｅに形成したビアホールｈに対して、錫及び銀の合金を主成分とする導電性ペーストを充填し、ビアホール導体ｂ３を形成する。
【００３０】
次に、図４（ｄ）に示すように、フォトリソグラフィ工程により、導体層１６ｅ及び導体層１８をフレキシブルシート１４ｅの表面に形成する。具体的には、フレキシブルシート１４ｅの銅箔１１６ｅ上に、導体層１６ｅ及び導体層１８と同じ形状のレジストを印刷する。そして、銅箔１１６ｅに対してエッチング処理を施すことにより、レジストにより覆われていない部分の銅箔１１６ｅを除去する。その後、レジストを除去する。これにより、導体層１６ｅ及び導体層１８がフレキシブルシート１４ｅの表面に形成される。以上の工程により、導体層１８が設けられたフレキシブルシート１４ｅが準備される。
【００３１】
なお、フレキシブルシート１４ｂ〜１４ｄ，１４ｆ，１４ｇに対して、図２に示す導体層１６及びビアホール導体ｂ１，ｂ２，ｂ４，ｂ５を形成する工程については、フレキシブルシート１４ｅに導体層１６ｅ、導体層１８及びビアホール導体ｂ３を形成する工程と同じであるので説明を省略する。ただし、フレキシブルシート１４ｇについては、その裏面に導体層１６ｇが設けられている。そのため、フレキシブルシート１４ｇに導体層１６ｇを形成する工程については、フレキシブルシート１４ｅに導体層１６ｅ及び導体層１８を形成する工程の表裏を反転させて行う必要がある。また、フレキシブルシート１４ｃ，１４ｄには、打ち抜き加工により空白領域Ｂ１，Ｂ２を形成する必要がある。
【００３２】
次に、図４（ｅ）に示すように、フェノール系樹脂又はアクリル系樹脂（例えば、アクリレート又はメタクリレート）等のバインダー樹脂を主成分とする接着剤１３０を導体層１８に塗布する。
【００３３】
次に、図４（ｆ）に示すように、導体層１８と接続端子２４を対向させて、フレキシブルシート１４ｅ上に電子部品２０を実装する。これにより、導体層１８と接続端子２４とは、接着剤１３０を介して仮固定される。
【００３４】
次に、図５に示すように、フレキシブルシート１４ａ〜１４ｇをｚ軸方向の正方向側から負方向側へとこの順に並ぶように積層する。この際、図５に示すように、電子部品２０は、空洞Ｂ内に収容され、電子部品２０の周囲（ｘ軸方向の両側及びｚ軸方向の正方向側）には隙間が存在している。そして、フレキシブルシート１４ａ〜１４ｇに対してｚ軸方向の両側から圧力を加えると共に、フレキシブルシート１４ａ〜１４ｇに対して加熱を施す。本実施形態では、１５０℃の温度及び２ニュートン（Ｎ）×接続端子２４の数（本実施形態では、７個）の大きさの力で５秒間、フレキシブルシート１４を加熱及び圧着する。すなわち、フレキシブルシート１４の１３５ｍｍ×１３５ｍｍの面を２×７／（０．１３５×０．１３５）＝７６８Ｐａの圧力でプレスする。これにより、更に、接着剤１３０は、加熱により消失し、導体層１８は、接続端子２４に対して減り込む。その結果、導体層１８と接続端子２４とが強固に接続される。更に、フレキシブルシート１４の主面が軟化・流動し、隣接するフレキシブルシート１４同士が強固に接合して、積層体１２が得られる。更に、軟化・流動したフレキシブルシート１４は、電子部品２０の周囲の空洞Ｂを埋める。これにより、電子部品２０がフレキシブルシート１４により保持される。以上の工程を経て、図１に示す回路基板１０が得られる。
【００３５】
なお、前記の通り、フレキシブルシート１４の圧着時において、フレキシブルシート１４の一部が軟化・流動し、接着剤１３０が消失する。よって、接着剤１３０の消失温度は、フレキシブルシート１４の軟化・流動開始温度よりも低いことが望ましい。
【００３６】
（効果）
回路基板１０は、接続端子２４の間隔が小さな電子部品２０を実装できる。より詳細には、特許文献１に記載のプリント基板では、導電性組成物に対して導体パターンが接続されているので、大きな径の導電性組成物しか得ることができない。そのため、該プリント基板では、小さな間隔で導電性組成物を配置することが困難である。その結果、接続端子の間隔が小さな電子素子を導電性組成物上に実装することが困難である。
【００３７】
そこで、回路基板１０では、複数の接続端子２４の内、最も近接している２つの接続端子２４ｂ，２４ｃに対応する２つの導体層１８ｂ，１８ｃと接続されている２つビアホール導体ｂ３の少なくともいずれか一方は、ｚ軸方向から平面視したときに、最も近接している２つの接続端子２４ｂ，２４ｃと重なっていない。そして、導体層１８ｃと接続されているビアホール導体ｂ３は、ｚ軸方向から平面視したときに、導体層１８ｃが電子部品２０からはみ出している部分において該導体層１８ｃと接続されている。これにより、導体層１８ｂと接続されているビアホール導体ｂ３と導体層１８ｃと接続されているビアホール導体ｂ３との間隔を、接続端子２４ｂ，２４ｃの間隔よりも大きくできる。その結果、回路基板１０は、接続端子２４ｂ，２４ｃの間隔が２つのビアホール導体ｂ３を最も近接させることができる間隔よりも小さい場合であっても、電子部品２０を実装できる。
【００３８】
また、回路基板１０では、導体層１８がＣｕにより作製され、接続端子２４がＡｕにより作製されている。これにより、導体層１８の方が接続端子２４よりも硬くなる。更に、導体層１８における接続端子２４との接触面は、粗面化されている。これにより、フレキシブルシート１４の圧着時に、導体層１８は、接続端子２４に対して減り込むようになる。その結果、導体層１８と接続端子２４とがより確実に接続されるようになる。
【００３９】
また、回路基板１０では、導体層１８は、接続端子２４に対して減り込んでいる。故に、導体層１８と接続端子２４とは、金属結合をしているのではなく、接触しているだけである。故に、外力が加わって積層体１２が変形させられた場合には、導体層１８と接続端子２４とは、接触したままで僅かにずれることができる。よって、回路基板１０では、積層体１２が変形させられた場合であっても、導体層１８と接続端子２４との接続が切れることを抑制できる。
【００４０】
また、回路基板１０の製造方法では、接着剤１３０により、導体層１８と接続端子２４とが仮固定されている。そのため、導体層１８と接続端子２４との接続が、圧着時の外力や真空引き等によってずれてしまうことが防止される。その結果、電子部品２０をフレキシブルシート１４ｅに対して正確に実装することが可能となるので、接続端子２４の間隔が狭い電子部品２０を回路基板１０に実装させることが可能となる。
【００４１】
更に、回路基板１０の製造方法では、空洞Ｂが電子部品２０よりも僅かに大きく形成されることにより、積層・圧着時に電子部品２０がフレキシブルシート１４により押さえつけられて、接続端子２４が導体層１８からずれてしまうことが防止される。
【００４２】
（変形例）
以下に、変形例に係る回路基板について図面を参照しながら説明する。図６は、第１の変形例に係る回路基板１０の拡大図である。図６は、図１（ｂ）の拡大図に相当するものである。
【００４３】
第１の変形例に係る回路基板１０では、導体層１８ｆと接続端子２４ｆとの境界部分４０において、導体層１８ｆの材料（Ｃｕ）と接続端子２４ｆの材料（Ａｕ）とが合金化されている。これにより、導体層１８ｆと接続端子２４ｆとが接続されている。なお、他の導体層１８ｇと他の接続端子２４ｇとも、導体層１８ｆと接続端子２４ｆと同様に、境界部分４０が合金化されることにより接続されている。
【００４４】
導体層１８と接続端子２４とを合金化により接続する場合には、フレキシブルシート１４の圧着時における温度、圧力及び時間を調整すればよい。具体的には、１９０℃の温度及び１Ｎ×接続端子２４の数（本実施形態では、７個）の大きさの力で１５秒間、フレキシブルシート１４を加熱及び圧着すればよい。
【００４５】
第１の変形例に係る回路基板１０では、導体層１８及び接続端子２４が合金化した境界部分４０は、非常に薄い。そのため、導体層１８と接続端子２４との境界部分４０において、不要なインピーダンスが発生しにくい。
【００４６】
また、第１の変形例に係る回路基板１０では、導体層１８と接続端子２４とは、境界部分４０が合金化することにより接続されている。よって、第１の変形例に係る回路基板１０では、前記実施形態に係る回路基板１０に比べて、より強固に導体層１８と接続端子２４とが接続されるようになる。
【００４７】
なお、前記説明では、導体層１８が接続端子２４に対して減り込むことにより、導体層１８と接続端子２４とが接続されることと、導体層１８と接続端子２４との境界部分４０が合金化されることにより、導体層１８と接続端子２４とが接続されることとを別々に説明した。しかしながら、回路基板１０では、２つの接続方式が混在していてもよい。
【００４８】
次に、第２の変形例に係る回路基板について図面を参照しながら説明する。図７は、第２の変形例に係る回路基板１０ａの分解図である。
【００４９】
回路基板１０では、図２に示すように、導体層１８と接続されているビアホール導体ｂ３は、該導体層１８が設けられているフレキシブルシート１４ｅに設けられている。一方、回路基板１０ａでは、図７に示すように、電子部品２０が実装されているフレキシブルシート１４ｅは、ｚ軸方向の最も負方向側に位置している。よって、この場合には、導体層１８は、図７に示すように、電子部品２０が実装されているフレキシブルシート１４ｅのｚ軸方向の正方向側に位置するフレキシブルシート１４ｄに設けられているビアホール導体ｂ６と接続されている。以上のような構成を有する回路基板１０ａにおいても、回路基板１０と同様に、接続端子２４の間隔が小さな電子部品２０を実装できる。
【００５０】
次に、第３の変形例に係る回路基板について図面を参照しながら説明する。図８は、第３の変形例に係る回路基板１０のフレキシブルシート１４ｅ及び電子部品２０を平面視した図である。
【００５１】
図８に示すように、電子部品２０は、ｚ軸方向から平面視したときに、長方形状をなしている。そして、電子部品２０の角は、ｚ軸方向から平面視したときに、導体層１８ａ，１８ｂ，１８ｆ，１８ｇと重なっている。
【００５２】
なお、第３の変形例に係る回路基板１０では、接続端子２４ｂと接続端子２４ｃとが最も近接している。そして、接続端子２４ｂに対応する導体層１８ｂに接続されているビアホール導体ｂ３が、ｚ軸方向から平面視したときに、接続端子２４ｂと重なっていない。
【００５３】
電子部品２０の角には応力が集中しやすい。そこで、第３の変形例に係る回路基板１０では、電子部品２０の角を、ｚ軸方向から平面視したときに、導体層１８ａ，１８ｂ，１８ｆ，１８ｇと重ねることにより、回路基板１０を補強している。
【００５４】
次に、第４の変形例に係る回路基板について図面を参照しながら説明する。図９は、第４の変形例に係る回路基板１０のフレキシブルシート１４ｅ，１４ｆ及び電子部品２０を平面視した図である。なお、図９では、ビアホール導体ｂ３が接続されている導体層１６ｆのみを図示し、その他の導体層１６ｆについては省略した。また、導体層１６ｅについても、図面が煩雑になることを防止するために省略した。
【００５５】
図９に示すように、導体層１８ａ〜１８ｆは、ｚ軸方向から平面視したときに、電子部品２０からはみ出している。そして、複数の導体層１８ａ〜１８ｆは、電子部品２０から離れるにしたがって線幅が太くなる形状をなしている。
【００５６】
第４の変形例に係る回路基板１０によれば、導体層１８ａ〜１８ｆが前記構造をなしていることにより、接続端子２４の間隔が小さい場合であっても、導体層１８を接続することが可能となる。
【００５７】
次に、第５の変形例に係る回路基板について図面を参照しながら説明する。図１０は、第５の変形例に係る回路基板１０のフレキシブルシート１４ｅ，１４ｆ及び電子部品２０を平面視した図である。なお、図１０では、ビアホール導体ｂ３が接続されている導体層１６ｆのみを図示し、その他の導体層１６ｆについては省略した。
【００５８】
図１０に示すように、電子部品２０は、ｚ軸方向から平面視したときに、長方形状をなしている。そして、電子部品２０の角は、ｚ軸方向から平面視したときに、導体層１８ａ，１８ｂ，１８ｆ，１８ｇと重なっている。
【００５９】
なお、第５の変形例に係る回路基板１０では、接続端子２４ｂと接続端子２４ｃとが最も近接している。そして、接続端子２４ｂに対応する導体層１８ｂに接続されているビアホール導体ｂ３が、ｚ軸方向から平面視したときに、接続端子２４ｂと重なっていない。
【００６０】
また、４つの導体層１６ｆはそれぞれ、ｚ軸方向から平面視したときに、導体層１８ａ，１８ｂ，１８ｆ，１８ｇと重なっており、ビアホール導体ｂ３により接続されている。該４つの導体層１６ｆは、配線として用いられている。
【００６１】
以上のような第５の変形例に係る電子部品１０によれば、配線として用いられる導体層１６ｆは、導体層１８ａ，１８ｂ，１８ｆ，１８ｇと重なっている。これにより、導体層１６ｆは、導体層１８ａ，１８ｂ，１８ｆ，１８ｇにより、外部からの応力によって破損することが抑制されている。
【００６２】
なお、回路基板１０では、導体層１８ｃと接続されているビアホール導体ｂ３のみが、ｚ軸方向から平面視したときに、接続端子２４ｃと重なっていない。しかしながら、導体層１８ｃ以外の導体層１８と接続されているビアホール導体ｂ３も、ｚ軸方向から平面視したときに、接続端子２４と重なっていなくてもよい。回路基板１０では、所定間隔以下の間隔で配置されている２つの接続端子２４に対応する導体層１８と接続されているビアホール導体ｂ３の少なくとも一方が、２つの接続端子２４と重なっていなければよい。なお、所定間隔とは、２つのビアホール導体ｂ３を最も近接させることができる間隔である。
【００６３】
なお、回路基板１０では、電子部品２０を収容するための空洞Ｂを形成するために、フレキシブルシート１４の一部が打ち抜かれて空白領域Ｂ１，Ｂ２が形成されていた。しかしながら、電子部品２０のｚ軸方向の厚みが２０μｍ〜１００μｍ程度であるときには、フレキシブルシート１４は、その可撓性により電子部品２０による段差を吸収することができる場合がある。よって、この場合には、フレキシブルシート１４に空白領域Ｂ１，Ｂ２を形成する必要がない。また、フレキシブルシート１４ｃ，１４ｄに空白領域Ｂ１，Ｂ２を設けることなく、フレキシブルシート１４ｃ，１４ｄの軟化・流動を利用して、電子部品２０に実装してもよい。
【００６４】
なお、回路基板１０において、接続端子２４における導体層１８との接触面は、導体層１８ｃの接触面以外の部分よりも粗い表面粗さを有していてもよい。また、導体層１８における接続端子２４との接触面及び接続端子２４における導体層１８との接触面が、導体層１８ｃの接触面以外の部分よりも粗い表面粗さを有していてもよい。
【００６５】
なお、回路基板１０の製造方法では、接着剤１３０は、導体層１８のｚ軸方向の正方向側の主面のみを覆うように塗布されている。しかしながら、接着剤１３０は、導体層１８の側面も覆っていてもよい。これにより、導体層１８が外気にさらされることによって酸化されることが抑制される。
【産業上の利用可能性】
【００６６】
以上のように、本発明は、回路基板に有用であり、特に、接続端子の間隔が小さな電子部品を実装することができる点において優れている。
【符号の説明】
【００６７】
ｂ１〜ｂ６ ビアホール導体
１０，１０ａ 回路基板
１２ 積層体
１４ａ〜１４ｇ フレキシブルシート
１６ｂ〜１６ｇ，１８ａ〜１８ｇ 導体層
２４ 接続端子
２０ 電子部品
２２ 基板
４０ 境界部分
１３０ 接着剤
【技術分野】
【０００１】
本発明は、回路基板に関し、より特定的には、複数の絶縁体層が積層されてなる積層体を備えた回路基板に関する。
【背景技術】
【０００２】
従来の回路基板としては、例えば、特許文献１に記載のプリント基板が知られている。該プリント基板では、導体パターン及び導電性組成物が絶縁基材内に設けられている。絶縁基材は、複数の樹脂フィルムが積層されて構成されている。導体パターンは、樹脂フィルム上に設けられている導体層である。導電性組成物は、樹脂フィルムを貫通するビアホールに導電ペーストを充填して焼結させて得られたビアホール導体であり、その一端において導体パターンと接続されている。
【０００３】
更に、回路基板では、絶縁基材内に設けられている空洞内に電気素子が収容されている。電気素子は、導電性組成物の他端上に実装されている。これにより、電気素子と導体パターンとは、導電性組成物により電気的に接続されている。
【０００４】
ところで、特許文献１に記載のプリント基板は、以下に説明するように、接続端子の間隔が小さな電子素子を導電性組成物上に実装することが困難であるという問題を有している。より詳細には、プリント基板では、ビアホール導体である導電性組成物に電子素子の接続端子が直接に接続されている。そして、導電性組成物は、以下の工程により作成される。
【０００５】
まず、導電性組成物が接続されている導体パターンに孔が空かないように、導体パターンが設けられている主面の反対側の主面から、樹脂フィルムに対してビームを照射し、ビアホールを形成する。次に、ビアホールに対して、導電ペーストを充填する。最後に、導電ペーストを焼結して、導電性組成物を得る。
【０００６】
前記導電性組成物では、ビアホールの形成時に、導体パターンに孔が空かないように、比較的に強度が弱いビームを複数回照射することが一般的である。このように、比較的に強度が弱いビームを複数回照射すると、ビームの照射の度にビアホールの径は、広がってしまう。したがって、特許文献１に記載のプリント基板では、大きな径の導電性組成物しか得ることができない。そのため、該プリント基板では、小さな間隔で導電性組成物を配置することが困難である。その結果、接続端子の間隔が小さな電子素子を導電性組成物上に実装することが困難である。
【先行技術文献】
【特許文献】
【０００７】
【特許文献１】特許第３８６７５９３号公報
【発明の概要】
【発明が解決しようとする課題】
【０００８】
そこで、本発明の目的は、接続端子の間隔が小さな電子部品を実装できる回路基板を提供することである。
【課題を解決するための手段】
【０００９】
本発明の一形態に係る回路基板は、複数の接続端子を有する電子部品と、前記電子部品を内蔵するための空白領域が設けられた第１の絶縁体層と、該空白領域が設けられた第２の絶縁体層とが積層されて構成されている積層体と、前記第２の絶縁体層に設けられ、一端が前記複数の接続端子にそれぞれ接続されている複数の導体層と、前記積層体内に設けられ、かつ、前記複数の導体層の他端にそれぞれ接続されている複数のビアホール導体と、を備えており、前記第１の絶縁体層および前記第２の絶縁体層は、熱可塑性樹脂によって構成されており、前記積層体は、前記熱可塑性樹脂の軟化・流動によって前記第１の絶縁体層及び前記第２の絶縁体層が接合されてなり、前記第１の絶縁体層の前記空白領域は、積層方向から平面視したときに、前記電子部品よりも大きく、前記複数のビアホール導体は、前記第１の絶縁体層において前記空白領域の周りに配置されていること、を特徴とする。
【発明の効果】
【００１０】
本発明によれば、接続端子の間隔が小さな電子部品を実装することができる。
【図面の簡単な説明】
【００１１】
【図１】図１（ａ）は、本発明の一実施形態に係る回路基板の断面構造図である。図１（ｂ）は、回路基板の拡大図である。
【図２】図１の回路基板の分解図である。
【図３】図２のフレキシブルシート及び電子部品を平面視した図である。
【図４】回路基板の製造工程を示した断面構造図である。
【図５】回路基板の製造工程を示した断面構造図である。
【図６】第１の変形例に係る回路基板の拡大図である。
【図７】第２の変形例に係る回路基板の分解図である。
【図８】第３の変形例に係る回路基板のフレキシブルシート及び電子部品を平面視した図である。
【図９】第４の変形例に係る回路基板のフレキシブルシート及び電子部品を平面視した図である。
【図１０】第５の変形例に係る回路基板のフレキシブルシート及び電子部品を平面視した図である。
【発明を実施するための形態】
【００１２】
以下に、本発明の実施形態に係る回路基板について図面を参照しながら説明する。
【００１３】
（回路基板の構成）
以下に、本発明の一実施形態に係る回路基板の構成について図面を参照しながら説明する。図１（ａ）は、本発明の一実施形態に係る回路基板１０の断面構造図である。図１（ｂ）は、回路基板１０の拡大図である。図２は、図１の回路基板１０の分解図である。図３は、図２のフレキシブルシート１４ｅ及び電子部品２０を平面視した図である。以下では、回路基板１０の積層方向をｚ軸方向と定義し、図１の紙面の左右方向をｘ軸方向と定義し、図１の紙面の垂直方向をｙ軸方向と定義する。また、フレキシブルシート１４の表面とは、ｚ軸方向の正方向側に位置する面を指し、フレキシブルシート１４の裏面とは、ｚ軸方向の負方向側に位置する面を指す。
【００１４】
回路基板１０は、図１（ａ）及び図３に示すように、積層体１２、導体層１６（１６ｂ〜１６ｇ），１８（１８ａ〜１８ｇ）、電子部品２０及びビアホール導体ｂ１〜ｂ５を備えている。
【００１５】
積層体１２は、図２に示すように、複数（図２では７枚）のフレキシブルシート（絶縁体層）１４（１４ａ〜１４ｇ）が積層されて構成され、直方体状をなしている。積層体１２は、外力により変形することができる。
【００１６】
フレキシブルシート１４は、可撓性材料（例えば、液晶ポリマーやポリイミド等の熱可塑性樹脂）からなり、長方形状をなしている。また、フレキシブルシート１４の厚みは、２５μｍ〜１００μｍ程度である。フレキシブルシート１４ｃ，１４ｄには、図２に示すように、後述する電子部品２０を収容する空洞を形成するための空白領域Ｂ１，Ｂ２が設けられている。空白領域Ｂ１，Ｂ２は、フレキシブルシート１４ｃ，１４ｄの中央部分を長方形状に打ち抜いて形成されている。空白領域Ｂ１，Ｂ２は、ｚ軸方向から平面視したときに、電子部品２０よりも僅かに大きくなるように形成されている。なお、図１では、各フレキシブルシート１４の主面同士が密接に接合しているので、その境界を図示していない。また、以下では、フレキシブルシート１４のｚ軸方向の正方向側の主面を表面と称し、フレキシブルシート１４のｚ軸方向の負方向側の主面を裏面と称す。
【００１７】
導体層１６は、図２に示すように、積層体１２内に設けられており、配線導体、コイル導体又はコンデンサ導体等である。より詳細には、導体層１６ｂ〜１６ｆはそれぞれ、フレキシブルシート１４ｂ〜１４ｆの表面に設けられており、例えば、銅箔により作製されている。また、導体層１６ｇは、フレキシブルシート１４ｇの裏面に設けられており、例えば、銅箔により作製されている。なお、導体層１６については、図面が煩雑になることを避けるために、代表的なものにのみ参照符号を付してある。
【００１８】
導体層１８は、図２及び図３に示すように、積層体１２内に設けられており、電子部品２０が実装されるランドとして機能する。導体層１８は、フレキシブルシート１４ｅの表面に設けられており、例えば、銅箔により作製されている。導体層１８ａ，１８ｂ，１８ｄ〜１８ｇは、ｚ軸方向から平面視したときに、電子部品２０と全体において重なるように設けられている。一方、導体層１８ｃは、ｚ軸方向から平面視したときに、電子部品２０と一部において重なるように設けられている。よって、導体層１８ｃの残余の部分は、ｚ軸方向から平面視したときに、本体２２からはみ出している。
【００１９】
ビアホール導体ｂ１〜ｂ５はそれぞれ、図２に示すように、積層体１２内に設けられており、フレキシブルシート１４ｂ，１４ｃ，１４ｅ〜１４ｇをｚ軸方向に貫通するように設けられている。ビアホール導体ｂ１〜ｂ５は、ｚ軸方向の両側に位置する導体層１６，１８を電気的に接続している。以上のように、導体層１６，１８及びビアホール導体ｂ１〜ｂ５は、互いに接続されることにより、回路を構成している。なお、ビアホール導体ｂ１〜ｂ５については、図面が煩雑になることを避けるために、代表的なものにのみ参照符号を付してある。
【００２０】
電子部品２０は、積層体１２に内蔵されており、ＲＦＩＤ（Ｒａｄｉｏ Ｆｒｅｑｕｅｎｃｙ ＩＤｅｎｔｉｆｉｃａｔｉｏｎ）用の無線ＩＣチップや、デジタルスチルカメラに用いられる画像処理用のＩＣチップ等の半導体チップ（能動部品）、或いは、チップコンデンサやチップ抵抗などの受動部品である。電子部品２０は、図１ないし図３に示すように、基板２２及び接続端子２４（２４ａ〜２４ｇ）を有している。基板２２は、シリコンやセラミックのような比較的に硬い材料により構成されており、積層体１２のように容易に変形することができない。また、電子部品２０が例えば半導体チップである場合、基板２２の内部には半導体集積回路が形成されている。
【００２１】
接続端子２４は、基板２２のｚ軸方向の負方向側の主面に設けられており、例えば、ＡｕやＣｕ等により作製されている。接続端子２４ａ〜２４ｇは、図３に示すように、電子部品２０が導体層１８ａ〜１８ｇに実装された際に、対応する導体層１８ａ〜１８ｇと電気的に接続されている。具体的には、接続端子２４ａ，２４ｂ，２４ｄ〜２４ｇは、ｚ軸方向から平面視したときに、導体層１８ａ，１８ｂ，１８ｄ〜１８ｇと一致した状態で重なっている。また、接続端子２４ｃは、ｚ軸方向から平面視したときに、導体層１８ｃの一部と重なっている。そして、導体層１８ｃは、ｘ軸方向の正方向側に向かって伸びているので、接続端子２４ｃからはみ出している。
【００２２】
ここで、導体層１８と接続端子２４との接続状態について、図１（ｂ）を参照しながら説明する。導体層１８ａ〜１８ｇと接続端子２４ａ〜２４ｇとは、互いに接触することにより、互いに電気的に接続されている。より詳細には、導体層１８における接続端子２４との接触面は、導体層１８ｃの接触面以外の部分（すなわち、接続端子２４ｃからはみ出している部分）よりも粗い表面粗さを有している。すなわち、導体層１８における接続端子２４との接触面は、粗面化されている。具体的には、導体層１８における接続端子２４との接触面は、Ｒａ＝１μｍ〜１０μｍ程度の表面粗さを有している。そして、導体層１８と接続端子２４とが押し付けられている。導体層１８はＣｕにより作製され、接続端子２４はＡｕにより作製されている。よって、導体層１８の方が接続端子２４よりも硬い材料により構成されている。したがって、導体層１８は、図１（ｂ）に示すように、接続端子２４に対して減り込む。その結果、導体層１８と接続端子２４とが強固に接続されるようになる。
【００２３】
ところで、回路基板１０は、接続端子２４の間隔が小さな電子部品２０を実装することができる構成を有している。以下に、かかる構成について説明する。
【００２４】
導体層１８ａ〜１８ｇにはそれぞれ、図３に示すように、ビアホール導体ｂ３が接続されている。ただし、導体層１８と接続されているビアホール導体ｂ３の内の少なくとも一部は、ｚ軸方向から平面視したときに、接続端子２４と重なっていない。より詳細には、導体層１８ａ，１８ｂ，１８ｄ〜１８ｇと接続されているビアホール導体ｂ３は、ｚ軸方向から平面視したときに、接続端子２４ａ，２４ｂ，２４ｄ〜２４ｇと重なっている。一方、導体層１８ｃと接続されているビアホール導体ｂ３は、ｚ軸方向から平面視したときに、接続端子２４ｃとは重なっていない。すなわち、回路基板１０では、複数の接続端子２４の内、最も近接している２つの接続端子２４ｂ，２４ｃに対応する２つの導体層１８ｂ，１８ｃと接続されている２つビアホール導体ｂ３の少なくともいずれか一方は、ｚ軸方向から平面視したときに、最も近接している２つの接続端子２４ｂ，２４ｃと重なっていない。そして、導体層１８ｃと接続されているビアホール導体ｂ３は、ｚ軸方向から平面視したときに、導体層１８ｃが電子部品２０からはみ出している部分において該導体層１８ｃと接続されている。
【００２５】
（回路基板の製造方法）
以下に、回路基板１０の製造方法について図面を参照しながら説明する。以下では、一つの回路基板１０が作製される場合を例にとって説明するが、実際には、大判のフレキシブルシートが積層及びカットされることにより、同時に複数の回路基板１０が作製される。図４及び図５は、回路基板１０の製造工程を示した断面構造図である。
【００２６】
まず、フレキシブルシート１４ｂ〜１４ｇに対して、図２に示す導体層１６、導体層１８及びビアホール導体ｂ１〜ｂ５を形成する。以下では、フレキシブルシート１４ｅに導体層１６ｅ、導体層１８及びビアホール導体ｂ３を形成する工程を例にとって説明する。
【００２７】
図４（ａ）に示すように、厚さが５μｍ〜５０μｍの銅箔１１６ｅが表面の全面に形成された複数のフレキシブルシート１４ｅを準備する。
【００２８】
次に、図４（ｂ）に示すように、フレキシブルシート１４ｅのビアホール導体ｂ３が形成される位置に対して、裏面側からレーザービームを照射して、ビアホールｈを形成する。この際、ビアホールｈが銅箔１１６ｅを貫通しないように、比較的に強度の弱いレーザービームを複数回照射することにより、ビアホールｈを形成する。
【００２９】
次に、図４（ｃ）に示すように、フレキシブルシート１４ｅに形成したビアホールｈに対して、錫及び銀の合金を主成分とする導電性ペーストを充填し、ビアホール導体ｂ３を形成する。
【００３０】
次に、図４（ｄ）に示すように、フォトリソグラフィ工程により、導体層１６ｅ及び導体層１８をフレキシブルシート１４ｅの表面に形成する。具体的には、フレキシブルシート１４ｅの銅箔１１６ｅ上に、導体層１６ｅ及び導体層１８と同じ形状のレジストを印刷する。そして、銅箔１１６ｅに対してエッチング処理を施すことにより、レジストにより覆われていない部分の銅箔１１６ｅを除去する。その後、レジストを除去する。これにより、導体層１６ｅ及び導体層１８がフレキシブルシート１４ｅの表面に形成される。以上の工程により、導体層１８が設けられたフレキシブルシート１４ｅが準備される。
【００３１】
なお、フレキシブルシート１４ｂ〜１４ｄ，１４ｆ，１４ｇに対して、図２に示す導体層１６及びビアホール導体ｂ１，ｂ２，ｂ４，ｂ５を形成する工程については、フレキシブルシート１４ｅに導体層１６ｅ、導体層１８及びビアホール導体ｂ３を形成する工程と同じであるので説明を省略する。ただし、フレキシブルシート１４ｇについては、その裏面に導体層１６ｇが設けられている。そのため、フレキシブルシート１４ｇに導体層１６ｇを形成する工程については、フレキシブルシート１４ｅに導体層１６ｅ及び導体層１８を形成する工程の表裏を反転させて行う必要がある。また、フレキシブルシート１４ｃ，１４ｄには、打ち抜き加工により空白領域Ｂ１，Ｂ２を形成する必要がある。
【００３２】
次に、図４（ｅ）に示すように、フェノール系樹脂又はアクリル系樹脂（例えば、アクリレート又はメタクリレート）等のバインダー樹脂を主成分とする接着剤１３０を導体層１８に塗布する。
【００３３】
次に、図４（ｆ）に示すように、導体層１８と接続端子２４を対向させて、フレキシブルシート１４ｅ上に電子部品２０を実装する。これにより、導体層１８と接続端子２４とは、接着剤１３０を介して仮固定される。
【００３４】
次に、図５に示すように、フレキシブルシート１４ａ〜１４ｇをｚ軸方向の正方向側から負方向側へとこの順に並ぶように積層する。この際、図５に示すように、電子部品２０は、空洞Ｂ内に収容され、電子部品２０の周囲（ｘ軸方向の両側及びｚ軸方向の正方向側）には隙間が存在している。そして、フレキシブルシート１４ａ〜１４ｇに対してｚ軸方向の両側から圧力を加えると共に、フレキシブルシート１４ａ〜１４ｇに対して加熱を施す。本実施形態では、１５０℃の温度及び２ニュートン（Ｎ）×接続端子２４の数（本実施形態では、７個）の大きさの力で５秒間、フレキシブルシート１４を加熱及び圧着する。すなわち、フレキシブルシート１４の１３５ｍｍ×１３５ｍｍの面を２×７／（０．１３５×０．１３５）＝７６８Ｐａの圧力でプレスする。これにより、更に、接着剤１３０は、加熱により消失し、導体層１８は、接続端子２４に対して減り込む。その結果、導体層１８と接続端子２４とが強固に接続される。更に、フレキシブルシート１４の主面が軟化・流動し、隣接するフレキシブルシート１４同士が強固に接合して、積層体１２が得られる。更に、軟化・流動したフレキシブルシート１４は、電子部品２０の周囲の空洞Ｂを埋める。これにより、電子部品２０がフレキシブルシート１４により保持される。以上の工程を経て、図１に示す回路基板１０が得られる。
【００３５】
なお、前記の通り、フレキシブルシート１４の圧着時において、フレキシブルシート１４の一部が軟化・流動し、接着剤１３０が消失する。よって、接着剤１３０の消失温度は、フレキシブルシート１４の軟化・流動開始温度よりも低いことが望ましい。
【００３６】
（効果）
回路基板１０は、接続端子２４の間隔が小さな電子部品２０を実装できる。より詳細には、特許文献１に記載のプリント基板では、導電性組成物に対して導体パターンが接続されているので、大きな径の導電性組成物しか得ることができない。そのため、該プリント基板では、小さな間隔で導電性組成物を配置することが困難である。その結果、接続端子の間隔が小さな電子素子を導電性組成物上に実装することが困難である。
【００３７】
そこで、回路基板１０では、複数の接続端子２４の内、最も近接している２つの接続端子２４ｂ，２４ｃに対応する２つの導体層１８ｂ，１８ｃと接続されている２つビアホール導体ｂ３の少なくともいずれか一方は、ｚ軸方向から平面視したときに、最も近接している２つの接続端子２４ｂ，２４ｃと重なっていない。そして、導体層１８ｃと接続されているビアホール導体ｂ３は、ｚ軸方向から平面視したときに、導体層１８ｃが電子部品２０からはみ出している部分において該導体層１８ｃと接続されている。これにより、導体層１８ｂと接続されているビアホール導体ｂ３と導体層１８ｃと接続されているビアホール導体ｂ３との間隔を、接続端子２４ｂ，２４ｃの間隔よりも大きくできる。その結果、回路基板１０は、接続端子２４ｂ，２４ｃの間隔が２つのビアホール導体ｂ３を最も近接させることができる間隔よりも小さい場合であっても、電子部品２０を実装できる。
【００３８】
また、回路基板１０では、導体層１８がＣｕにより作製され、接続端子２４がＡｕにより作製されている。これにより、導体層１８の方が接続端子２４よりも硬くなる。更に、導体層１８における接続端子２４との接触面は、粗面化されている。これにより、フレキシブルシート１４の圧着時に、導体層１８は、接続端子２４に対して減り込むようになる。その結果、導体層１８と接続端子２４とがより確実に接続されるようになる。
【００３９】
また、回路基板１０では、導体層１８は、接続端子２４に対して減り込んでいる。故に、導体層１８と接続端子２４とは、金属結合をしているのではなく、接触しているだけである。故に、外力が加わって積層体１２が変形させられた場合には、導体層１８と接続端子２４とは、接触したままで僅かにずれることができる。よって、回路基板１０では、積層体１２が変形させられた場合であっても、導体層１８と接続端子２４との接続が切れることを抑制できる。
【００４０】
また、回路基板１０の製造方法では、接着剤１３０により、導体層１８と接続端子２４とが仮固定されている。そのため、導体層１８と接続端子２４との接続が、圧着時の外力や真空引き等によってずれてしまうことが防止される。その結果、電子部品２０をフレキシブルシート１４ｅに対して正確に実装することが可能となるので、接続端子２４の間隔が狭い電子部品２０を回路基板１０に実装させることが可能となる。
【００４１】
更に、回路基板１０の製造方法では、空洞Ｂが電子部品２０よりも僅かに大きく形成されることにより、積層・圧着時に電子部品２０がフレキシブルシート１４により押さえつけられて、接続端子２４が導体層１８からずれてしまうことが防止される。
【００４２】
（変形例）
以下に、変形例に係る回路基板について図面を参照しながら説明する。図６は、第１の変形例に係る回路基板１０の拡大図である。図６は、図１（ｂ）の拡大図に相当するものである。
【００４３】
第１の変形例に係る回路基板１０では、導体層１８ｆと接続端子２４ｆとの境界部分４０において、導体層１８ｆの材料（Ｃｕ）と接続端子２４ｆの材料（Ａｕ）とが合金化されている。これにより、導体層１８ｆと接続端子２４ｆとが接続されている。なお、他の導体層１８ｇと他の接続端子２４ｇとも、導体層１８ｆと接続端子２４ｆと同様に、境界部分４０が合金化されることにより接続されている。
【００４４】
導体層１８と接続端子２４とを合金化により接続する場合には、フレキシブルシート１４の圧着時における温度、圧力及び時間を調整すればよい。具体的には、１９０℃の温度及び１Ｎ×接続端子２４の数（本実施形態では、７個）の大きさの力で１５秒間、フレキシブルシート１４を加熱及び圧着すればよい。
【００４５】
第１の変形例に係る回路基板１０では、導体層１８及び接続端子２４が合金化した境界部分４０は、非常に薄い。そのため、導体層１８と接続端子２４との境界部分４０において、不要なインピーダンスが発生しにくい。
【００４６】
また、第１の変形例に係る回路基板１０では、導体層１８と接続端子２４とは、境界部分４０が合金化することにより接続されている。よって、第１の変形例に係る回路基板１０では、前記実施形態に係る回路基板１０に比べて、より強固に導体層１８と接続端子２４とが接続されるようになる。
【００４７】
なお、前記説明では、導体層１８が接続端子２４に対して減り込むことにより、導体層１８と接続端子２４とが接続されることと、導体層１８と接続端子２４との境界部分４０が合金化されることにより、導体層１８と接続端子２４とが接続されることとを別々に説明した。しかしながら、回路基板１０では、２つの接続方式が混在していてもよい。
【００４８】
次に、第２の変形例に係る回路基板について図面を参照しながら説明する。図７は、第２の変形例に係る回路基板１０ａの分解図である。
【００４９】
回路基板１０では、図２に示すように、導体層１８と接続されているビアホール導体ｂ３は、該導体層１８が設けられているフレキシブルシート１４ｅに設けられている。一方、回路基板１０ａでは、図７に示すように、電子部品２０が実装されているフレキシブルシート１４ｅは、ｚ軸方向の最も負方向側に位置している。よって、この場合には、導体層１８は、図７に示すように、電子部品２０が実装されているフレキシブルシート１４ｅのｚ軸方向の正方向側に位置するフレキシブルシート１４ｄに設けられているビアホール導体ｂ６と接続されている。以上のような構成を有する回路基板１０ａにおいても、回路基板１０と同様に、接続端子２４の間隔が小さな電子部品２０を実装できる。
【００５０】
次に、第３の変形例に係る回路基板について図面を参照しながら説明する。図８は、第３の変形例に係る回路基板１０のフレキシブルシート１４ｅ及び電子部品２０を平面視した図である。
【００５１】
図８に示すように、電子部品２０は、ｚ軸方向から平面視したときに、長方形状をなしている。そして、電子部品２０の角は、ｚ軸方向から平面視したときに、導体層１８ａ，１８ｂ，１８ｆ，１８ｇと重なっている。
【００５２】
なお、第３の変形例に係る回路基板１０では、接続端子２４ｂと接続端子２４ｃとが最も近接している。そして、接続端子２４ｂに対応する導体層１８ｂに接続されているビアホール導体ｂ３が、ｚ軸方向から平面視したときに、接続端子２４ｂと重なっていない。
【００５３】
電子部品２０の角には応力が集中しやすい。そこで、第３の変形例に係る回路基板１０では、電子部品２０の角を、ｚ軸方向から平面視したときに、導体層１８ａ，１８ｂ，１８ｆ，１８ｇと重ねることにより、回路基板１０を補強している。
【００５４】
次に、第４の変形例に係る回路基板について図面を参照しながら説明する。図９は、第４の変形例に係る回路基板１０のフレキシブルシート１４ｅ，１４ｆ及び電子部品２０を平面視した図である。なお、図９では、ビアホール導体ｂ３が接続されている導体層１６ｆのみを図示し、その他の導体層１６ｆについては省略した。また、導体層１６ｅについても、図面が煩雑になることを防止するために省略した。
【００５５】
図９に示すように、導体層１８ａ〜１８ｆは、ｚ軸方向から平面視したときに、電子部品２０からはみ出している。そして、複数の導体層１８ａ〜１８ｆは、電子部品２０から離れるにしたがって線幅が太くなる形状をなしている。
【００５６】
第４の変形例に係る回路基板１０によれば、導体層１８ａ〜１８ｆが前記構造をなしていることにより、接続端子２４の間隔が小さい場合であっても、導体層１８を接続することが可能となる。
【００５７】
次に、第５の変形例に係る回路基板について図面を参照しながら説明する。図１０は、第５の変形例に係る回路基板１０のフレキシブルシート１４ｅ，１４ｆ及び電子部品２０を平面視した図である。なお、図１０では、ビアホール導体ｂ３が接続されている導体層１６ｆのみを図示し、その他の導体層１６ｆについては省略した。
【００５８】
図１０に示すように、電子部品２０は、ｚ軸方向から平面視したときに、長方形状をなしている。そして、電子部品２０の角は、ｚ軸方向から平面視したときに、導体層１８ａ，１８ｂ，１８ｆ，１８ｇと重なっている。
【００５９】
なお、第５の変形例に係る回路基板１０では、接続端子２４ｂと接続端子２４ｃとが最も近接している。そして、接続端子２４ｂに対応する導体層１８ｂに接続されているビアホール導体ｂ３が、ｚ軸方向から平面視したときに、接続端子２４ｂと重なっていない。
【００６０】
また、４つの導体層１６ｆはそれぞれ、ｚ軸方向から平面視したときに、導体層１８ａ，１８ｂ，１８ｆ，１８ｇと重なっており、ビアホール導体ｂ３により接続されている。該４つの導体層１６ｆは、配線として用いられている。
【００６１】
以上のような第５の変形例に係る電子部品１０によれば、配線として用いられる導体層１６ｆは、導体層１８ａ，１８ｂ，１８ｆ，１８ｇと重なっている。これにより、導体層１６ｆは、導体層１８ａ，１８ｂ，１８ｆ，１８ｇにより、外部からの応力によって破損することが抑制されている。
【００６２】
なお、回路基板１０では、導体層１８ｃと接続されているビアホール導体ｂ３のみが、ｚ軸方向から平面視したときに、接続端子２４ｃと重なっていない。しかしながら、導体層１８ｃ以外の導体層１８と接続されているビアホール導体ｂ３も、ｚ軸方向から平面視したときに、接続端子２４と重なっていなくてもよい。回路基板１０では、所定間隔以下の間隔で配置されている２つの接続端子２４に対応する導体層１８と接続されているビアホール導体ｂ３の少なくとも一方が、２つの接続端子２４と重なっていなければよい。なお、所定間隔とは、２つのビアホール導体ｂ３を最も近接させることができる間隔である。
【００６３】
なお、回路基板１０では、電子部品２０を収容するための空洞Ｂを形成するために、フレキシブルシート１４の一部が打ち抜かれて空白領域Ｂ１，Ｂ２が形成されていた。しかしながら、電子部品２０のｚ軸方向の厚みが２０μｍ〜１００μｍ程度であるときには、フレキシブルシート１４は、その可撓性により電子部品２０による段差を吸収することができる場合がある。よって、この場合には、フレキシブルシート１４に空白領域Ｂ１，Ｂ２を形成する必要がない。また、フレキシブルシート１４ｃ，１４ｄに空白領域Ｂ１，Ｂ２を設けることなく、フレキシブルシート１４ｃ，１４ｄの軟化・流動を利用して、電子部品２０に実装してもよい。
【００６４】
なお、回路基板１０において、接続端子２４における導体層１８との接触面は、導体層１８ｃの接触面以外の部分よりも粗い表面粗さを有していてもよい。また、導体層１８における接続端子２４との接触面及び接続端子２４における導体層１８との接触面が、導体層１８ｃの接触面以外の部分よりも粗い表面粗さを有していてもよい。
【００６５】
なお、回路基板１０の製造方法では、接着剤１３０は、導体層１８のｚ軸方向の正方向側の主面のみを覆うように塗布されている。しかしながら、接着剤１３０は、導体層１８の側面も覆っていてもよい。これにより、導体層１８が外気にさらされることによって酸化されることが抑制される。
【産業上の利用可能性】
【００６６】
以上のように、本発明は、回路基板に有用であり、特に、接続端子の間隔が小さな電子部品を実装することができる点において優れている。
【符号の説明】
【００６７】
ｂ１〜ｂ６ ビアホール導体
１０，１０ａ 回路基板
１２ 積層体
１４ａ〜１４ｇ フレキシブルシート
１６ｂ〜１６ｇ，１８ａ〜１８ｇ 導体層
２４ 接続端子
２０ 電子部品
２２ 基板
４０ 境界部分
１３０ 接着剤
【特許請求の範囲】
【請求項１】
複数の接続端子を有する電子部品と、
前記電子部品を内蔵するための空白領域が設けられた第１の絶縁体層と、該空白領域が設けられた第２の絶縁体層とが積層されて構成されている積層体と、
前記第２の絶縁体層に設けられ、一端が前記複数の接続端子にそれぞれ接続されている複数の導体層と、
前記積層体内に設けられ、かつ、前記複数の導体層の他端にそれぞれ接続されている複数のビアホール導体と、
を備えており、
前記第１の絶縁体層および前記第２の絶縁体層は、熱可塑性樹脂によって構成されており、
前記積層体は、前記熱可塑性樹脂の軟化・流動によって前記第１の絶縁体層及び前記第２の絶縁体層が接合されてなり、
前記第１の絶縁体層の前記空白領域は、積層方向から平面視したときに、前記電子部品よりも大きく、
前記複数のビアホール導体は、前記第１の絶縁体層において前記空白領域の周りに配置されていること、
を特徴とする回路基板。
【請求項２】
前記複数の導体層は、積層方向から平面視したときに、前記電子部品の角と重なるように配置されていること、
を特徴とする請求項１に記載の回路基板。
【請求項３】
前記複数の導体層の線幅は、積層方向から平面視したときに、前記電子部品から離れるにしたがって太くなること、
を特徴とする請求項１に記載の回路基板。
【請求項１】
複数の接続端子を有する電子部品と、
前記電子部品を内蔵するための空白領域が設けられた第１の絶縁体層と、該空白領域が設けられた第２の絶縁体層とが積層されて構成されている積層体と、
前記第２の絶縁体層に設けられ、一端が前記複数の接続端子にそれぞれ接続されている複数の導体層と、
前記積層体内に設けられ、かつ、前記複数の導体層の他端にそれぞれ接続されている複数のビアホール導体と、
を備えており、
前記第１の絶縁体層および前記第２の絶縁体層は、熱可塑性樹脂によって構成されており、
前記積層体は、前記熱可塑性樹脂の軟化・流動によって前記第１の絶縁体層及び前記第２の絶縁体層が接合されてなり、
前記第１の絶縁体層の前記空白領域は、積層方向から平面視したときに、前記電子部品よりも大きく、
前記複数のビアホール導体は、前記第１の絶縁体層において前記空白領域の周りに配置されていること、
を特徴とする回路基板。
【請求項２】
前記複数の導体層は、積層方向から平面視したときに、前記電子部品の角と重なるように配置されていること、
を特徴とする請求項１に記載の回路基板。
【請求項３】
前記複数の導体層の線幅は、積層方向から平面視したときに、前記電子部品から離れるにしたがって太くなること、
を特徴とする請求項１に記載の回路基板。
【図１】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【図８】
【図９】
【図１０】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【図８】
【図９】
【図１０】
【公開番号】特開２０１３−８５００６（Ｐ２０１３−８５００６Ａ）
【公開日】平成２５年５月９日（２０１３．５．９）
【国際特許分類】
【出願番号】特願２０１３−２６３６６（Ｐ２０１３−２６３６６）
【出願日】平成２５年２月１４日（２０１３．２．１４）
【分割の表示】特願２０１１−５３５４２７（Ｐ２０１１−５３５４２７）の分割
【原出願日】平成２２年１０月６日（２０１０．１０．６）
【出願人】（０００００６２３１）株式会社村田製作所 (3,635)
【Ｆターム（参考）】
【公開日】平成２５年５月９日（２０１３．５．９）
【国際特許分類】
【出願日】平成２５年２月１４日（２０１３．２．１４）
【分割の表示】特願２０１１−５３５４２７（Ｐ２０１１−５３５４２７）の分割
【原出願日】平成２２年１０月６日（２０１０．１０．６）
【出願人】（０００００６２３１）株式会社村田製作所 (3,635)
【Ｆターム（参考）】
[ Back to top ]