基板の洗浄方法および半導体装置の製造方法
【課題】基板の表面のフォトレジスト膜などの有機物または金属粒子などを除去する洗浄工程を簡略化し、半導体装置の製造コストを低減する。
【解決手段】ＳＰＭ洗浄、ＡＰＭ洗浄およびＨＰＭ洗浄を行わず、過硫酸生成装置を用いて生成された過硫酸を含む硫酸溶液を用いて半導体ウエハの表面を洗浄し、フォトレジスト膜などの有機物または金属粒子などを除去した後に、半導体ウエハを純水洗浄し、乾燥させる。これにより、過酸化水素水の補充を必要とするＳＰＭ洗浄を行う場合に比べて高いレジスト除去性能を維持し、また、少ない工程で洗浄を完了することができる。
【解決手段】ＳＰＭ洗浄、ＡＰＭ洗浄およびＨＰＭ洗浄を行わず、過硫酸生成装置を用いて生成された過硫酸を含む硫酸溶液を用いて半導体ウエハの表面を洗浄し、フォトレジスト膜などの有機物または金属粒子などを除去した後に、半導体ウエハを純水洗浄し、乾燥させる。これにより、過酸化水素水の補充を必要とするＳＰＭ洗浄を行う場合に比べて高いレジスト除去性能を維持し、また、少ない工程で洗浄を完了することができる。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、基板の洗浄方法および半導体装置の製造方法に関し、特に、基板表面に付着した有機膜または金属粒子などの除去工程を有する半導体素子の製造に適用して有効な技術に関する。
【背景技術】
【０００２】
半導体装置の製造工程においてパターニングのマスクとして使用するなどの目的により基板上に形成したフォトレジスト膜を除去する工程では、まずアッシング（灰化）することでフォトレジスト膜の大部分を除去した後、例えば硫酸および過酸化水素水を含む薬液を用いて基板表面にＳＰＭ（Sulfuric acid/hydrogen peroxide mixture）洗浄法による洗浄を行うことが知られている。
【０００３】
特許文献１（特開２００８−１１１１８４号公報）には、過硫酸を用いた洗浄システムなどに対し、高濃度の過硫酸を安定して供給することが可能な過硫酸供給システムが記載されている。
【０００４】
特許文献２（特開２００８−０１９５０７号公報）には、隔膜を挟むように配置された陽極および陰極を有する硫酸電解部を用いて生成した濃硫酸を用いて対象物の洗浄処理を行うことが記載されている。
【先行技術文献】
【特許文献】
【０００５】
【特許文献１】特開２００８−１１１１８４号公報
【特許文献２】特開２００８−０１９５０７号公報
【発明の概要】
【発明が解決しようとする課題】
【０００６】
アッシング工程の後に半導体基板（半導体ウエハ）の表面に残ったフォトレジスト膜または金属粒子などを除去することを目的としてＳＰＭ洗浄を行っても、半導体基板上には有機物などの微粒子（残渣）が残る可能性が高く、それらを除去するために、アンモニア、過酸化水素水および水を含む薬液を用いたＡＰＭ（ammonium hydroxide/hydrogen peroxide/water mixture）洗浄を行う必要がある。また、ＡＰＭ洗浄を行った場合は、その後に半導体基板上に残った金属粒子を除去するために、塩酸、過酸化水素水および水を含む薬液を用いたＨＰＭ（hydrochloric acid/hydrogen peroxide/water mixture）洗浄を行う必要がある。
【０００７】
また、上記ＳＰＭ洗浄、ＡＰＭ洗浄およびＨＰＭ洗浄のそれぞれを行った際は、次の工程に進む前に、それらの工程で用いた薬液を半導体基板の表面に残さないように除去する工程が必要となる。その場合は、例えばＳＰＭ洗浄を行った後に純水を用いた洗浄（純水リンス洗浄）を行い、その後にＡＰＭ洗浄を行う。同様に、ＡＰＭ洗浄の後ＨＰＭ洗浄を行う前にも純水リンス洗浄を行い、ＨＰＭ洗浄の後にも純水リンス洗浄を行う。
【０００８】
このように、半導体基板上のフォトレジスト膜を除去する際にＳＰＭ洗浄を行うと、ＳＰＭ洗浄を行ったことに起因してさらに複数の洗浄工程を行うことになるため、製造工程が煩雑になり、それによって製造工程にかかる時間も長くなるため、半導体装置の製造コストが増加する問題がある。また、フォトレジスト膜除去のための装置の内部または外部にＡＰＭ洗浄部（ＡＰＭ洗浄槽）およびＨＰＭ洗浄部（ＨＰＭ洗浄槽）を設ける必要があるため、半導体装置の製造に用いる設備が大きく高価になることによっても半導体装置の製造コストが増加する。また、ＡＰＭ洗浄部およびＨＰＭ洗浄部を設けることで、半導体装置の製造を行うクリーンルーム内の空間を洗浄装置が占める割合が大きくなり、床面積に限りがあるクリーンルームを有効に使用することが阻害されるため、半導体装置の製造効率が低下する問題がある。
【０００９】
上記のようにＳＰＭ洗浄の後にＡＰＭ洗浄およびＨＰＭ洗浄が必要になる理由として、ＳＰＭ洗浄用の薬液を循環させて繰り返し洗浄に用いることにより薬液の洗浄力が低下することが挙げられる。ＳＰＭ洗浄に用いる薬液は装置内で循環させ、フィルタを通すことで何度も洗浄に使用することが考えられるが、その場合、当該薬液中の過硫酸の濃度を低下させないために循環する当該薬液に過酸化水素水（Ｈ２Ｏ２）を補充し続けなければならない。過酸化水素水が加えられた薬液は過硫酸が生成されるが、それと同時に水（Ｈ２Ｏ）も生成されるため、結局薬液の過硫酸濃度は徐々に低下し、レジスト除去性能が低下する。したがって、ある程度循環させて何度も洗浄に用いたＳＰＭ洗浄用の薬液は一旦全て廃棄し、新たに洗浄装置内に硫酸および過酸化水素水を供給して洗浄用の薬液を用意する必要がある。過酸化水素水を当該薬液に補充し続けること、および定期的に当該薬液を交換する必要があることは半導体装置の製造コストの増加に繋がる。
【００１０】
このように水が発生することでＳＰＭ洗浄のレジスト除去性能は低下し、フォトレジスト膜の一部や微粒子が残渣となって半導体基板上に残る可能性があるため、リスク回避のためにＡＰＭ洗浄が必要となる。また、ＡＰＭ洗浄ではアルミニウム（Ａｌ）、鉄（Ｆｅ）のような金属不純物が微量でも混入すると金属粒子が半導体基板の表面に多量に付着するため、それを除去するためにＨＰＭ洗浄が必要となる。
【００１１】
本発明の目的は、半導体装置の製造工程を簡略化する技術を提供することにある。
【００１２】
本発明の他の目的は、半導体装置の製造コストを低減することにある。
【００１３】
本発明の前記ならびにその他の目的と新規な特徴は、本明細書の記述および添付図面から明らかになるであろう。
【課題を解決するための手段】
【００１４】
本願において開示される発明のうち、代表的なものの概要を簡単に説明すれば、次のとおりである。
【００１５】
すなわち、本願発明の半導体装置の製造方法は、
（ａ）基板を電解硫酸を用いて洗浄する工程、
（ｂ）前記基板を水を用いて洗浄する工程、
（ｃ）前記基板を乾燥させる工程、
を有する半導体装置の製造方法であって、
前記（ａ）工程の前に前記基板へのアッシング工程を行わず、
前記（ｃ）工程の前にＡＰＭ洗浄工程およびＨＰＭ洗浄工程を有していないものである。
【発明の効果】
【００１６】
本願において開示される発明のうち、代表的なものによって得られる効果を簡単に説明すれば以下のとおりである。
【００１７】
代表的な実施の形態によれば、半導体装置の製造工程を簡略化することができる。
【００１８】
半導体装置の製造コストを低減することができる。
【図面の簡単な説明】
【００１９】
【図１】本発明の実施の形態１である半導体装置の製造工程中の要部断面図である。
【図２】図１に続く半導体装置の製造工程中の要部断面図である。
【図３】図２に続く半導体装置の製造工程中の要部断面図である。
【図４】図３に続く半導体装置の製造工程中の要部断面図である。
【図５】図４に続く半導体装置の製造工程中の要部断面図である。
【図６】図５に続く半導体装置の製造工程中の要部断面図である。
【図７】図６に続く半導体装置の製造工程中の要部断面図である。
【図８】図７に続く半導体装置の製造工程中の要部断面図である。
【図９】図８に続く半導体装置の製造工程中の要部断面図である。
【図１０】本発明の実施の形態１である半導体装置の洗浄工程のフローである。
【図１１】本発明の実施の形態１である半導体装置の製造工程で用いる洗浄装置の模式図である。
【図１２】本発明の実施の形態１で用いる薬液の金属除去性能を説明する表である。
【図１３】図９に続く半導体装置の製造工程中の要部断面図である。
【図１４】図１３に続く半導体装置の製造工程中の要部断面図である。
【図１５】図１４に続く半導体装置の製造工程中の要部断面図である。
【図１６】図１５に続く半導体装置の製造工程中の要部断面図である。
【図１７】図１６に続く半導体装置の製造工程中の要部断面図である。
【図１８】図１７に続く半導体装置の製造工程中の要部断面図である。
【図１９】図１８に続く半導体装置の製造工程中の要部断面図である。
【図２０】本発明の実施の形態２である半導体装置の洗浄工程のフローである。
【図２１】比較例である半導体装置の製造工程中の洗浄工程のフローである。
【発明を実施するための形態】
【００２０】
以下、本発明の実施の形態を図面に基づいて詳細に説明する。なお、実施の形態を説明するための全図において、同一の機能を有する部材には同一の符号を付し、その繰り返しの説明は省略する。また、以下の実施の形態では、特に必要なとき以外は同一または同様な部分の説明を原則として繰り返さない。
【００２１】
（実施の形態１）
まず、本実施の形態の半導体装置の製造工程を図面を参照して説明する。図１〜図９および図１３〜図１９は、本発明の一実施の形態である半導体装置、例えばＣＭＩＳＦＥＴ（Complementary Metal Insulator Semiconductor Field Effect Transistor）を有する半導体装置の製造工程中の要部断面図であり、それぞれの図に示す基板上面の右側の領域にはｎチャネル型ＭＩＳＦＥＴが形成され、左側の領域にはｐチャネル型ＭＩＳＦＥＴが形成される。
【００２２】
まず、図１に示すように、例えば１〜１０Ωｃｍ程度の比抵抗を有するｐ型の単結晶シリコンなどからなる半導体基板（半導体ウエハ）１を準備する。次に、この半導体基板１を熱酸化してその表面に例えば厚さ１１ｎｍ程度の絶縁膜２を形成した後、その上層にＣＶＤ（Chemical Vapor Deposition）法などにより、例えば厚さ９０ｎｍ程度の絶縁膜３を堆積する。絶縁膜２は酸化シリコンなどからなり、絶縁膜３は窒化シリコン膜などからなる。
【００２３】
次に、図２に示すように、フォトリソグラフィ技術を用いてフォトレジスト膜Ｒ１を半導体基板１上の形成する。すなわち、半導体基板１上の全面にフォトレジスト膜Ｒ１を形成（塗布）した後、フォトレジスト膜Ｒ１をフォトマスクを用いて一部露光し、続いて現像することにより、フォトレジスト膜Ｒ１を所定の形状のパターンとして絶縁膜３上に残す。
【００２４】
次に、図３に示すように、フォトレジスト膜Ｒ１をエッチングマスクとして絶縁膜３、絶縁膜２および半導体基板１を順次ドライエッチングすることにより、素子分離形成予定領域の半導体基板１に、例えば深さ３００ｎｍ程度の溝（素子分離用の溝）４ａを形成する。溝４ａは、素子分離用の溝であり、すなわち後述する素子分離領域４形成用の溝である。その後、フォトレジスト膜Ｒ１を電解硫酸を用いた薬液により除去し、半導体基板の主面を洗浄する。当該洗浄方法の詳細な工程については、後に図１０および図１１を用いて説明する。なお、フォトレジスト膜Ｒ１の除去工程では、アッシング（灰化）は行わないものとする。また、いうまでもなく、本願では水のみを用いた洗浄に用いる液体（水）を薬液とは呼ばない。
【００２５】
次に、図４に示すように、溝４ａの内部（側壁および底部）を含む半導体基板１の主面上に、例えば厚み１０ｎｍ程度の絶縁膜４ｂを形成する。それから、半導体基板１の主面上（すなわち絶縁膜４ｂ上）に、溝４ａ内を埋めるように、絶縁膜４ｃをＣＶＤ法などにより形成（堆積）する。
【００２６】
絶縁膜４ｂは、酸化シリコン膜または酸窒化シリコン膜からなる。絶縁膜４ｂが酸窒化シリコン膜の場合には、絶縁膜４ｂ形成工程以降の熱処理によって溝４ａの側壁が酸化することによる体積膨張を防止でき、半導体基板１に働く圧縮応力を低減できる効果がある。
【００２７】
絶縁膜４ｃは、ＨＤＰ−ＣＶＤ（High Density Plasma CVD：高密度プラズマＣＶＤ）法により成膜された酸化シリコン膜、またはＯ３−ＴＥＯＳ酸化膜などである。なお、Ｏ３−ＴＥＯＳ酸化膜とは、Ｏ３（オゾン）およびＴＥＯＳ（Tetraethoxysilane：テトラエトキシシラン、Tetra Ethyl Ortho Silicateともいう）を原料ガス（ソースガス）として用いて熱ＣＶＤ法により形成した酸化シリコン膜である。
【００２８】
それから、半導体基板１を例えば１１５０℃程度で熱処理することにより、溝４ａに埋め込んだ絶縁膜４ｃを焼き締める。焼き締め前の状態では、Ｏ３−ＴＥＯＳ酸化膜よりもＨＤＰ−ＣＶＤ法により成膜された酸化シリコン膜の方が緻密である。このため、絶縁膜４ｃがＯ３−ＴＥＯＳ酸化膜の場合、焼き締めによる絶縁膜４ｃの収縮により、半導体基板１に働く圧縮応力を低減できる効果がある。一方、絶縁膜４ｃがＨＤＰ−ＣＶＤ法により成膜された酸化シリコン膜の場合には、絶縁膜４ｃがＯ３−ＴＥＯＳ酸化膜の場合に比べて、焼き締め時の絶縁膜４ｃの収縮が少ないため、素子分離領域４によって半導体基板１に働く圧縮応力が大きくなる。
【００２９】
次に、図５に示すように、絶縁膜４ｃをＣＭＰ（Chemical Mechanical Polishing：化学的機械的研磨）法により研磨して絶縁膜３を露出させ、熱リン酸などを用いたウエットエッチングにより絶縁膜３を除去した後、ＨＦなどにより溝４ａの外部の絶縁膜４ｃおよび絶縁膜２を除去し、溝４ａの内部に絶縁膜４ｂ、４ｃを残すことにより、素子分離領域（素子分離）４を形成する。
【００３０】
このようにして、溝４ａ内に埋め込まれた絶縁膜４ｂ、４ｃからなる素子分離領域４が形成される。本実施の形態の素子分離領域４は、半導体基板１に形成された素子分離用の溝４ａ内に埋め込まれた絶縁体（ここでは絶縁膜４ｂ、４ｃ）からなる。後述するｎチャネル型ＭＩＳＦＥＴＱｎ（すなわちｎチャネル型ＭＩＳＦＥＴＱｎを構成するゲート絶縁膜７、ゲート電極８ａおよびソース・ドレイン用のｎ−型半導体領域９ａおよびｎ＋型半導体領域９ｂ）は、素子分離領域４で規定された（囲まれた）活性領域に形成される。また、後述するｐチャネル型ＭＩＳＦＥＴＱｐ（すなわちｐチャネル型ＭＩＳＦＥＴＱｐを構成するゲート絶縁膜７、ゲート電極８ｂおよびソース・ドレイン用のｐ−型半導体領域１０ａおよびｐ＋型半導体領域１０ｂ）も、素子分離領域４で規定された（囲まれた）活性領域に形成される。
【００３１】
次に、図６に示すように、半導体基板１上にフォトリソグラフィ技術を用いてフォトレジスト膜Ｒ２を形成する。フォトレジスト膜Ｒ２は後述するｎチャネル型ＭＩＳＦＥＴＱｎを形成する領域（ｎチャネル型ＭＩＳＦＥＴ形成予定領域）の半導体基板１の主面を露出しており、後述するｐチャネル型ＭＩＳＦＥＴＱｐを形成する領域（ｐチャネル型ＭＩＳＦＥＴ形成予定領域）の半導体基板１の主面を覆っている。
【００３２】
続いて、フォトレジスト膜Ｒ２をイオン注入阻止マスクとして、図６に矢印で示すようにｎチャネル型ＭＩＳＦＥＴ形成予定領域の半導体基板１に例えばホウ素（Ｂ）などのｐ型の不純物をイオン注入（ドーズ）することなどによって半導体基板１の主面から所定の深さに渡ってｐ型ウエル５を形成する。このとき、フォトレジスト膜Ｒ２にもｐ型の不純物が打ち込まれる。
【００３３】
次に、図７に示すように、フォトレジスト膜Ｒ２を電解硫酸を用いた薬液により除去し、半導体基板の主面を洗浄する。当該洗浄方法の詳細な工程については、後に図１０および図１１を用いて説明する。なお、フォトレジスト膜Ｒ２の除去工程では、アッシング（灰化）は行わないものとする。その後、図６を用いて説明した工程と同様にフォトレジスト膜を半導体基板１上に形成し、半導体基板１のｐチャネル型ＭＩＳＦＥＴ形成予定領域の主面から所定の深さに渡ってｎ型ウエル６を形成する。ｎ型ウエル６は、ｎチャネル型ＭＩＳＦＥＴ形成予定領域を覆う他のフォトレジスト膜（図示せず）をイオン注入阻止マスクとして、ｐチャネル型ＭＩＳＦＥＴ形成予定領域の半導体基板１に例えばリン（Ｐ）またはヒ素（Ａｓ）などのｎ型の不純物をイオン注入することなどによって形成することができる。続いて、図６を用いて説明した工程と同様にフォトレジスト膜を除去する。
【００３４】
なお、図６および図７を用いて説明したウエル形成工程ではｐ型ウエル５を形成した後にｎ型ウエル６を形成したが、ｐ型ウエル５およびｎ型ウエル６を形成する順序は逆であってもよい。
【００３５】
次に、図８に示すように、半導体基板１の表面（すなわちｐ型ウエル５およびｎ型ウエル６の表面）上にゲート絶縁膜７を形成する。ゲート絶縁膜７は、例えば薄い酸化シリコン膜などからなり、例えば熱酸化法などによって形成することができる。
【００３６】
その後、半導体基板１上（すなわちｐ型ウエル５およびｎ型ウエル６のゲート絶縁膜７上）に、ゲート電極形成用の導体膜として、多結晶シリコン膜のようなシリコン膜８を形成する。シリコン膜８のうちのｎチャネル型ＭＩＳＦＥＴ形成予定領域（後述するゲート電極８ａとなる領域）は、フォトレジスト膜（図示せず）をマスクとして用いてリン（Ｐ）またはヒ素（Ａｓ）などのｎ型の不純物をイオン注入することなどにより、低抵抗のｎ型半導体膜（ドープトポリシリコン膜）とされている。また、シリコン膜８のうちのｐチャネル型ＭＩＳＦＥＴ形成予定領域（後述するゲート電極８ｂとなる領域）は、他のフォトレジスト膜（図示せず）をマスクとして用いてホウ素（Ｂ）などのｐ型の不純物をイオン注入することなどにより、低抵抗のｐ型半導体膜（ドープトポリシリコン膜）とされている。また、シリコン膜８は、成膜時にはアモルファスシリコン膜であったものを、成膜後（イオン注入後）の熱処理により多結晶シリコン膜に変えることもできる。
【００３７】
続いて、フォトリソグラフィ技術により、ｎチャネル型ＭＩＳＦＥＴ形成予定領域およびｐチャネル型ＭＩＳＦＥＴ形成予定領域のそれぞれのシリコン膜８上にフォトレジスト膜Ｒ３を形成する。
【００３８】
次に、図９に示すように、フォトレジスト膜Ｒ３をエッチングマスクとして、ドライエッチング法を用いてシリコン膜８およびゲート絶縁膜７をパターニングすることによりゲート電極８ａ、８ｂを形成した後、フォトレジスト膜Ｒ３を電解硫酸を用いた薬液により除去し、半導体基板の主面を洗浄する。当該洗浄方法の詳細な工程については、後に図１０および図１１を用いて説明する。なお、フォトレジスト膜Ｒ３の除去工程では、アッシング（灰化）は行わないものとする。
【００３９】
ｎチャネル型ＭＩＳＦＥＴのゲート電極となるゲート電極８ａは、ｎ型の不純物を導入した多結晶シリコン（ｎ型半導体膜、ドープトポリシリコン膜）からなり、ｐ型ウエル５上にゲート絶縁膜７を介して形成される。すなわち、ゲート電極８ａは、ｐ型ウエル５のゲート絶縁膜７上に形成される。また、ｐチャネル型ＭＩＳＦＥＴのゲート電極となるゲート電極８ｂは、ｐ型の不純物を導入した多結晶シリコン（ｐ型半導体膜、ドープトポリシリコン膜）からなり、ｎ型ウエル６上にゲート絶縁膜７を介して形成される。すなわち、ゲート電極８ｂは、ｎ型ウエル６のゲート絶縁膜７上に形成される。ゲート電極８ａ、８ｂのゲート長は、必要に応じて変更できるが、例えば５０ｎｍ程度とすることができる。
【００４０】
上述したように、本実施の形態では図３、図７および図９を用いて説明した工程において電解硫酸を用いてフォトレジスト膜の除去を行っているが、フォトレジスト膜を除去・洗浄する別の方法としては、図２１のフローのステップＳＰ１およびＳＰ２に示すように、まずアッシングによりフォトレジスト膜の大部分を除去した後にＳＰＭ洗浄を用いることが考えられる。図２１は、比較例の洗浄工程を示すフロー（工程図）であり、本実施の形態で用いる洗浄工程を示すものではない。以下に、比較例としてＳＰＭ洗浄を用いてフォトレジスト膜を除去する方法について説明する。
【００４１】
ＳＰＭ洗浄を行う場合は、図２１のステップＳＰ１に示すように、まずアッシングによりフォトレジスト膜を除去する。アッシングとは、エッチングなどの工程の後、不要となったフォトレジスト膜をプラズマなどで反応させ、気相中で分解・除去するレジスト剥離のことである。また、アッシングを行う装置をアッシャー(レジスト剥離装置)と呼ぶ。アッシングは、オゾンやガス等を導入したアッシング室内で、紫外線等の光を照射してガスとフォトレジスト膜の化学反応を使ってレジスト剥離をする光励起アッシングと、ガスを高周波等でプラズマ化し、そのプラズマを利用してレジストを剥離するプラズマアッシングの二つに大別される。
【００４２】
アッシングでは半導体基板上のフォトレジスト膜を完全に除去することは困難であり、半導体基板上にはフォトレジスト膜の残渣も残るため、アッシングの次にはＳＰＭ洗浄（図２１のステップＳＰ２）を行うことで、さらに半導体基板上のフォトレジスト膜または金属粒子を除去する必要がある。ＳＰＭ洗浄は、例えばＳＰＭ洗浄槽内にある硫酸および過酸化水素水を含む薬液内に半導体基板を複数枚同時に浸して半導体基板の表面を洗浄する洗浄方法であり、これによりフォトレジスト膜のような有機物または金属粒子などを除去することができる。ただし、ＳＰＭ洗浄で用いる薬液は十分なレジスト除去性能を有していない可能性が高いため、レジストの残渣などが半導体基板の表面に残るリスクを回避する必要がある。よって、ＳＰＭ洗浄により半導体基板上に残った有機物などの微粒子（残渣）を除去するために、アンモニア、過酸化水素水および水を含む薬液を用いたＡＰＭ洗浄（図２１のステップＳＰ５）を行う。
【００４３】
ＳＰＭ洗浄が十分なレジスト除去性能を保持できない理由は、ＳＰＭ洗浄に用いる薬液をＳＰＭ洗浄槽内からポンプを用いて吸い出し、フィルタを通過させてゴミなどを取り除いた後に前記ＳＰＭ洗浄槽に戻して循環させることで、薬液を繰り返し洗浄に使用していることに起因する。この場合、洗浄を繰り返し行ううちに薬液内の硫酸濃度が低くなり、レジストなどを除去する過硫酸の濃度が低下する。これを防ぐため、循環する薬液には過酸化水素水（Ｈ２Ｏ２）を供給し続けなければならない。硫酸を含む薬液に過酸化水素水を加えることで、硫酸および過酸化水素水から過硫酸および水を生成することができ、薬液内の過硫酸濃度の低下を抑えることができる。
【００４４】
しかし、硫酸を含む薬液に過酸化水素水を加えると水が生成されるため、薬液に過酸化水素水を加え続けることで薬液内の水の量が増加し、薬液のレジスト除去性能は最終的にＳＰＭ洗浄に用いることができなくなるまでに低下する。したがって、ＳＰＭ洗浄の薬液のレジスト除去性能が限界（許容範囲）より低くなる前に、ＳＰＭ洗浄槽およびその槽に接続された循環器を含むＳＰＭ洗浄装置内の全ての薬液を廃棄し、その後ＳＰＭ洗浄を行う際には新たに硫酸および過酸化水素水を含む薬液を用意し、それをＳＰＭ洗浄装置内で循環させて洗浄を行うこととなる。
【００４５】
上述したように、ＳＰＭ洗浄では薬液に過酸化水素水を追加し続けなければならないため、過酸化水素水が多量に必要となり半導体装置の製造コストが高くなる。また、過酸化水素水を追加し続けても、水が発生して薬液の過硫酸濃度が低下することでレジスト除去性能を高い状態で維持することができないため、除去可能なレジストの量などが制限される。つまり、レジスト除去性能が一定ではなく使用により低下するため、洗浄用の薬液として使用できる範囲で最も低いレジスト除去性能により除去できるフォトレジスト膜の量またはフォトレジスト膜の種類でなければ洗浄対象として扱うことができない。
【００４６】
つまり、例えば半導体基板上のフォトレジスト膜の膜厚が厚すぎたり、洗浄槽内で同時に洗浄する半導体ウエハの枚数が多すぎたりすると、半導体基板の表面のフォトレジスト膜を除去しきれない可能性が高くなる。
【００４７】
また、フォトレジスト膜はより多くの不純物が導入（ドーズ）されるほど除去されにくくなる性質を有しているため、例えば１×１０１３個／ｃｍ２よりも多く不純物が導入されたフォトレジスト膜はＳＰＭ洗浄では除去できない問題が発生する場合がある。
【００４８】
次に、ＳＰＭ洗浄の後であってＡＰＭ洗浄を行う前に、ＳＰＭ洗浄により半導体基板表面に残ったＳＰＭ洗浄の薬液（特に硫酸）および残渣の一部を洗い流すために水を用いた洗浄を行う必要がある。水を用いた洗浄では図２１のステップＳＰ３に示すＱＤＲ（Quick Dump Rinse）を行った後に、ステップＳＰ４に示すＯＦ（Over Flow Rinse）を行う。ＱＤＲとは、洗浄する対象である半導体ウエハを入れた槽に水または純水を満たし、洗浄対象に水をシャワーしながら一気に排水する薬液処理後のリンス（濯ぎ）方法である。また、ＯＦは水を供給・排出し続けるリンス槽内の水の中に半導体ウエハを浸して洗浄する洗浄方法である。本願では、ＱＤＲおよびＯＦの工程を行うことを、純水リンス工程と呼ぶ。つまり、純水リンス工程はＱＤＲ工程およびＯＦ工程を含んでいる。
【００４９】
このように水を用いた洗浄（純水リンス工程）の後に、ＡＰＭ洗浄（図２１のステップＳＰ５）を行うことで、半導体基板上に残るフォトレジスト膜の一部などからなる微粒子（残渣）またはその他の有機物を除去する。ＡＰＭ洗浄はＡＰＭ洗浄槽内のアンモニア、過酸化水素水および水を含む薬液内に半導体ウエハを浸して洗浄を行う洗浄方法である。しかし、ＡＰＭ洗浄は、アルミニウム（Ａｌ）、鉄（Ｆｅ）のような金属不純物がＡＰＭ洗浄の薬液内に微量でも混入すると金属粒子が半導体基板の表面に多量に付着する問題を有しているため、それらを除去するためにＡＰＭ洗浄の後にＨＰＭ洗浄（図２１のステップＳＰ８）を行わなければならない。
【００５０】
ＨＰＭ洗浄の前にはＡＰＭ洗浄の薬液などを半導体基板の表面から除去するために、ステップＳＰ３およびステップＳＰ４と同様にＱＤＲ（ステップＳＰ６）およびＯＦ（ステップＳＰ７）を行う。ＨＰＭ洗浄はＨＰＭ洗浄槽内の塩酸、過酸化水素水および水を含む薬液内に半導体ウエハを浸して洗浄を行う洗浄方法であり、これを行うことで半導体基板上に残っていた金属粒子（例えばアルミニウムまたは鉄）を除去する。ＨＰＭ洗浄を行った後は、半導体基板の表面からＨＰＭ洗浄の薬液を除去するためのＱＤＲ（ステップＳＰ９）またはＯＦ（ステップＳＰ１０）などが必要となる。
【００５１】
次に、ステップＳＰ１０までの洗浄工程を終えた半導体基板を乾燥させる乾燥（ステップＳＰ１１）工程を行う。乾燥工程では、半導体ウエハを例えば機械的に固定し、または真空チャックなどを用いて固定した後、半導体ウエハを回転させることで乾燥させる方法が考えられる。また、他の乾燥方法として、ＩＰＡ（Iso-Propyl Alcohol）乾燥法を行うことも考えられる。ＩＰＡ乾燥法は、イソプロピルアルコールの液体に半導体ウエハを浸けた後、アルコールの揮発によって半導体基板の表面を乾燥させる乾燥方法である。
【００５２】
以上説明したように、ＳＰＭ洗浄を行った後にはステップＳＰ３〜ステップＳＰ１１に示す洗浄工程および乾燥工程が必要となり、これらの工程を行わなければ、次の成膜工程などに移行することができない。このように多くの工程を要するのはＳＰＭ洗浄のレジスト除去性能が薬液内の水の増加により低下するためであり、ＳＰＭ洗浄を行えば、上記の多くの洗浄工程を行うための時間、薬液、装置およびその装置を半導体装置の製造工場内に配置するスペースが必要となるため、半導体装置の製造コストが増加する問題がある。
【００５３】
具体的には、製造工程が増え、半導体装置の製造に要する時間が増加すればスループットが低下し、半導体装置の製造コストも増加する。洗浄装置内にＳＰＭ洗浄部、ＡＰＭ洗浄部およびＨＰＭ洗浄部を有するような洗浄装置はＡＰＭ洗浄部およびＨＰＭ洗浄部を有していない洗浄装置に比べて非常に高価になる。また、半導体装置の製造現場において、露光装置、成膜装置または洗浄装置などを設置するクリーンルームはその面積に限りがあるものであり、その面積を有効に活用するためにはそれぞれの装置を集約したり、縮小化することが望ましいのに対し、ＡＰＭ洗浄部およびＨＰＭ洗浄部を有するような洗浄装置は大きさが大きくなるため、このような装置を用いればクリーンルーム内の空間を有効に使用することができなくなる。
【００５４】
これに対し、本実施の形態の半導体装置の製造工程においては、フォトレジスト膜の除去の際にアッシングを行わず、電解硫酸を用いてフォトレジスト膜を除去し、薬液に過酸化水素水を補充する必要がない基板の洗浄方法を用いる。以下に、図３、図７および図９を用いて説明した工程において行ったフォトレジスト膜の除去工程の詳細を、図１０および図１１を用いて説明する。図１０は、本実施の形態の半導体装置の製造工程における洗浄工程を示すフロー（工程図）である。図１１は、図１０に示す洗浄工程で用いる洗浄装置を表わした模式図である。
【００５５】
図１０のステップＳ１に示すように、半導体基板の上面に形成されたフォトレジスト膜を除去する際には、まず電解硫酸を含む薬液を入れた電解硫酸槽に複数の半導体ウエハを浸す。これにより、半導体基板の表面に付着していたフォトレジスト膜または金属粒子は過硫酸または硫酸により除去される。なお、電解硫酸とは、硫酸を含む薬液（硫酸溶液）に、後述する過硫酸生成装置内の電極に電圧を印可することで生成した過硫酸を含む薬液（溶液）をいう。フォトレジスト膜の除去には過硫酸を用いることが重要であるため、前述した比較例では硫酸を含む薬液に過酸化水素水を加えることで過硫酸を生成していたが、本実施の形態の半導体装置の製造方法においては、電極を用いて硫酸を含む溶液に電圧を印可することで過硫酸を生成している。
【００５６】
ここで、図１１に本実施の形態の半導体装置の製造工程においてフォトレジスト膜などの除去に用いる洗浄装置の模式図を示す。図１１では、薬液および水の循環経路ならびにそれらの流れる方向を矢印で示している。なお、薬液（硫酸溶液）の流れる経路は太い実線の矢印で示し、薬液の冷却に用いる冷却器内に供給される水の流れる経路は細い破線で示し、気体（ガス）の流れる経路は細い一点鎖線で示している。この洗浄装置ＲＤは洗浄機Ｒａおよび電解硫酸生成装置Ｒｂを含んでいる。なお、本実施の形態では一体の洗浄装置ＲＤが洗浄機Ｒａおよび電解硫酸生成装置Ｒｂを有している例を説明するが、洗浄機Ｒａおよび電解硫酸生成装置Ｒｂは別個の装置であってもよい。
【００５７】
図１１に示すように、洗浄装置ＲＤを構成する洗浄機Ｒａは、内部に電解硫酸槽６０を有する。電解硫酸槽６０は電解硫酸生成装置Ｒｂから送り込まれる過硫酸などを含む硫酸溶液を用いて半導体ウエハ６１を洗浄する洗浄槽であり、一度に複数の半導体ウエハ６１を洗浄することができる所謂バッチ式の洗浄槽である。電解硫酸槽６０内には前記硫酸溶液を加熱するヒータ６２が設けられており、ヒータ６２により電解硫酸槽６０内の硫酸溶液は１１０℃〜１５０℃に加熱される。洗浄工程（レジスト除去工程）では、半導体ウエハ６１は例えば５０枚程度を並べて電解硫酸槽６０内に一度に入れ、それらの表面の洗浄（レジスト除去）を行うことができる。なお、本願では過硫酸を含む硫酸溶液を電解硫酸と呼ぶが、図１１に示す洗浄装置ＲＤ内を流れる硫酸溶液にも過硫酸は含まれているものとする。
【００５８】
また、電解硫酸槽６０内の硫酸溶液は主に過硫酸、硫酸および水により構成されており、この場合、電解硫酸槽６０内の硫酸溶液内の過硫酸を含む硫酸濃度は８０〜９０ｗｔ％（重量パーセント）の濃度を有しているものとする。
【００５９】
また、洗浄機Ｒａ内には、電解硫酸槽６０内の硫酸溶液がポンプ６３を用いて吸い出され、配管を通じて再び電解硫酸槽６０内に戻されるような循環経路が形成されている。前述したヒータ６２は電解硫酸槽６０内に配置せずに、前記循環経路を通過する硫酸溶液を加熱するように前記循環経路を構成する配管を囲むように配置してもよい。その場合は、例えば前記循環経路の途中に硫酸溶液がガラス管内を通る箇所を設け、そのガラス管の周りにランプによって硫酸溶液を加熱するヒータ６２を設けることが考えられる。
【００６０】
前記循環経路の途中には硫酸溶液を取出して電解硫酸生成装置Ｒｂに送り込む配管と、電解硫酸生成装置Ｒｂから前記循環経路に硫酸溶液を送り込む配管とが設けられている。電解硫酸生成装置Ｒｂは内部に冷却器６４、貯留槽６５、過硫酸生成装置６６、気液分離器６７、ポンプ６８〜７０およびフィルタ７１を有しており、洗浄機Ｒａ内の循環経路から取り込まれた硫酸溶液はまず冷却器６４により冷却された後、貯留槽６５に送られる。冷却器６４は例えば水を用いた水冷装置であり、冷却器６４内の水はポンプ６８を用いて冷却器６４の中と外との間で循環され、その循環経路では冷却水の排出および供給が行われる。
【００６１】
貯留槽６５内に送られた硫酸溶液の一部はポンプ６９により過硫酸生成装置６６に送られ、その後気液分離器６７に送られた後、再び貯留槽６５に戻される。この経路では、硫酸溶液はまず過硫酸生成装置６６において電気分解して過硫酸を生成し、硫酸溶液内の過硫酸の濃度を高める。ここで生成される過硫酸は、ペルオキソ二硫酸またはペルオキソ一硫酸の少なくとも一方を含むものである。このとき、過硫酸生成装置６６での電気分解工程では硫酸溶液に気泡（ガス）が発生するが、この気泡は気液分離器６７において硫酸溶液と分離される。
【００６２】
過硫酸生成装置６６は、フッ素樹脂などからなる配管内に陰極および陽極からなる電極対を有しており、それらの電極間に電圧印加し、硫酸溶液を介して５０Ａの電流を流すことにより、硫酸溶液内に過硫酸を生成する。ここでは電極間を流れる電流を５０Ａの直流電流で固定し、電極間の電圧を約１００Ｖで可変させて電気分解を行う。過硫酸生成装置６６内の電極には、不純物が導入されたダイヤモンド電極に銅板を組み合わせたものを使用する。過硫酸生成装置６６により電圧を印可された硫酸と水とを含む硫酸溶液内には過硫酸と気泡とが生成される。
【００６３】
気液分離器６７内には、気泡を硫酸溶液から分離するために不活性ガスが供給されており、前記気泡（ガス）は前記不活性ガスと共に電解硫酸生成装置Ｒｂの外部に排気される。ここでは、不活性ガスとして、図１１に示すように例えば窒素（Ｎ２）を用いる。
【００６４】
過硫酸生成装置６６により過硫酸濃度が上昇した硫酸溶液は主に過硫酸、硫酸および水により構成されており、硫酸溶液内の過硫酸を含む硫酸の濃度は８５ｗｔ％以上の濃度を有しているものとする。硫酸溶液を構成する前記水は、特に純度が高い純水であることが好ましい。ただし、硫酸溶液内には水を混合していなくてもよく、その場合、過硫酸生成装置６６を通過した後の硫酸溶液内の過硫酸を含む硫酸の濃度は９０ｗｔ％以上であるものとする。
【００６５】
なお、過硫酸生成装置６６はここでは対向する電極対を有するものとするが、この電極間に隔膜を設けて、陰極と陽極とで生成されるそれぞれの物質を分離して利用するような構造を有していても構わない。
【００６６】
このように過硫酸生成装置６６および気液分離器６７を通して過硫酸濃度を高めた硫酸溶液を貯留槽６５に戻すことで、電解硫酸槽６０におけるレジスト除去および洗浄で消費された過硫酸を補うことができる。
【００６７】
貯留槽６５内の硫酸溶液の一部はポンプ７０により洗浄機Ｒａ内の循環経路にフィルタ７１を通じて送られ、再び電解硫酸槽６０内でレジストの除去および洗浄に用いられる。フィルタ７１では、硫酸溶液内の微粒子などの不純物を取り除く。
【００６８】
以上に述べたように、洗浄装置ＲＤ内には、洗浄機Ｒａ内で循環し、電解硫酸槽６０から硫酸溶液を取り出して再び電解硫酸槽６０に戻す第１循環経路と、電解硫酸生成装置Ｒｂ内で循環し、貯留槽６５内の硫酸溶液を取り出して過硫酸生成装置６６および気液分離器６７を通して過硫酸濃度を高めた後に貯留槽６５に戻す第２循環経路とがある。また、洗浄機Ｒａおよび電解硫酸生成装置Ｒｂ間で循環し、第１循環経路から取出した硫酸溶液を貯留槽６５に溜めた後に第１循環経路に再び戻す第３循環経路がある。
【００６９】
硫酸溶液内の過硫酸は電解硫酸槽６０でレジスト除去および洗浄のために消費されるが、上記のように過硫酸生成装置６６で連続的に生成された過硫酸を貯留槽６５を介して電解硫酸槽６０に供給することで補われる。このため、硫酸溶液に過酸化水素水を加えなくても過硫酸濃度の低下を防ぐことができるため、過酸化水素水を加えることに起因して硫酸溶液内に水が生成されることがなく、硫酸溶液内の水が増えることを防ぎ、硫酸溶液のレジスト除去性能が低下することを防ぐことができる。
【００７０】
つまり、前述したＳＰＭ洗浄とは違い、レジスト除去性能が低下することなく、高いレジスト除去性能を維持することができるため、電解硫酸槽６０で行うレジスト除去では有機物などの有機物または金属などからなる微粒子または残渣が半導体基板の表面に残ることを防ぐことができる。したがって、電解硫酸を用いてフォトレジスト膜の除去および半導体基板の洗浄を行う本実施の形態では、ＳＰＭ洗浄を行った後に必要であったＡＰＭ洗浄およびＨＰＭ洗浄を行う必要がない。ＳＰＭ洗浄を行う洗浄機内にはＳＰＭ洗浄槽のみならずＡＰＭ洗浄部およびＨＰＭ洗浄部が設けられていることが考えられるが、本実施の形態の基板の洗浄方法ではＡＰＭ洗浄およびＨＰＭ洗浄を行わないため、洗浄機Ｒａ内には電解硫酸槽６０の他に薬液を用いる洗浄装置（洗浄部）を必要としない。よって、洗浄装置ＲＤを小さくすることが可能であるため、洗浄装置が高価なものになることを防ぎ、洗浄装置ＲＤの大きさを小さくすることができる。これにより、例えば洗浄装置ＲＤをクリーンルーム内などに配置した場合、ＳＰＭ洗浄部、ＡＰＭ洗浄部およびＨＰＭ洗浄部を有する洗浄装置を配置する場合に比べてクリーンルーム内の空間をより有効に利用することができる。
【００７１】
また、ＳＰＭ洗浄、ＡＰＭ洗浄またはＨＰＭ洗浄などで洗浄を行う場合、アッシングをせずに薬液および水での洗浄工程のみでフォトレジスト膜を除去することは困難である。したがって、アッシングを行う場合の洗浄工程の手順としては、以下の（１）〜（６）のそれぞれに示す工程順に行う方法が考えられる。
（１）アッシング、ＳＯＭ洗浄、純水リンス洗浄、ＡＰＭ洗浄、純水リンス洗浄、ＨＰＭ洗浄、純水リンス洗浄、乾燥。
（２）アッシング、ＳＰＭ洗浄、純水リンス洗浄、ＡＰＭ洗浄、純水リンス洗浄、ＨＰＭ洗浄、純水リンス洗浄、乾燥。
（３）アッシング、ＳＰＭ洗浄、純水リンス洗浄、ＡＰＭ洗浄、純水リンス洗浄、乾燥。
（４）アッシング、ＳＯＭ洗浄、純水リンス洗浄、乾燥。
（５）アッシング、ＳＰＭ洗浄、純水リンス洗浄、乾燥。
（６）アッシング、ＡＰＭ洗浄、純水リンス洗浄、ＨＰＭ洗浄、純水リンス洗浄、乾燥。
【００７２】
ここで、例えば上記の手順（１）は、アッシングの後に順にＳＯＭ洗浄、純水リンス洗浄（純水リンス工程）、ＡＰＭ洗浄、純水リンス洗浄（純水リンス工程）、ＨＰＭ洗浄、純水リンス洗浄（純水リンス工程）および乾燥を行うことを示している。なお、ＳＯＭ（sulfuric-ozone mix）洗浄は、硫酸槽にオゾン（Ｏ３）を吹き込んでフォトレジスト膜などを除去し、対象物を洗浄を行う洗浄方法であり、ＳＰＭ洗浄よりは洗浄能力が劣る洗浄方法である。
【００７３】
前述したように、ＡＰＭ洗浄およびＨＰＭ洗浄はＳＰＭ洗浄で除去できなかった微粒子、または洗浄対象物に付着している金属粒子などを除去するために行うものであるため、ＳＰＭ洗浄、ＳＯＭ洗浄を行わない上記手順（６）と、ＡＰＭ洗浄またはＨＰＭ洗浄を行わない上記手順（３）〜（５）とは、例えば上記手順（１）、（２）に比べて洗浄性能が低く、使用できる条件が限られる。
【００７４】
アッシングを行わず、ＳＰＭ洗浄によりフォトレジスト膜を除去することも考えられるが、前述したようにＳＰＭ洗浄では除去できるフォトレジスト膜の量（膜厚）が大きい場合はレジスト除去が困難になるし、１×１０１３個／ｃｍ２よりも多く不純物が導入されたフォトレジスト膜はＳＰＭ洗浄では除去できないという制限がある。
【００７５】
これに対し、本実施の形態で用いる洗浄装置ＲＤは高いレジスト除去性能を有していることから、アッシングを行わずに半導体基板表面のフォトレジスト膜を取り除くことができるため、半導体装置の製造工程を図１０に示すように簡略化し、スループットを向上させることで、半導体装置の製造コストを低減することができる。本実施の形態のレジスト除去工程では、電解硫酸を用いた洗浄が高いレジスト除去性能を有していることにより、イオン注入工程で打ち込み防止のマスクとして用いられたフォトレジスト膜であって、不純物が５×１０１４個／ｃｍ２注入され、ＳＰＭ洗浄法では剥離が困難なフォトレジスト膜でも除去することができる。
【００７６】
すなわち、不純物が１×１０１３個／ｃｍ２よりも多く注入されたフォトレジスト膜を除去することが困難なＳＰＭ洗浄法に比べ、本実施の形態の半導体装置の製造方法における洗浄工程では、より多くの不純物が導入され、除去が困難となったフォトレジスト膜であっても除去することができる。また、このようにレジスト除去性能が向上することで、膜厚が厚いためにＳＰＭ洗浄では除去が困難なフォトレジスト膜であっても除去することができる。
【００７７】
この場合、アッシング工程を省略することが可能となるため、本実施の形態の基板の洗浄工程では、電解硫酸洗浄、純水リンス洗浄、乾燥という少ない工程で基板の洗浄を行うことができる。つまり、アッシング工程を省くことで、上記手順（１）〜（６）のいずれの洗浄方法よりも洗浄工程を少なくし、かつ洗浄性能を向上させることができる。
【００７８】
次に、電解硫酸洗浄（図１０のステップＳ１）を行った後は、半導体基板の表面に残る電解硫酸を取り除くため、ＱＤＲ工程（ステップＳ２）、７０℃ＯＦ工程（ステップＳ３）および常温ＯＦ工程（ステップＳ４）を順に行い、続いて半導体基板を乾燥させる乾燥工程（ステップＳ５）を行う。ステップＳ３の７０℃ＯＦ工程では、約７０℃に温められた純水を用いて半導体基板を洗浄を行い、ステップＳ４の常温ＯＦ工程では、約２５℃の純水を用いて半導体基板を洗浄を行う。本実施の形態では、図１０に示すステップＳ２〜Ｓ３に示すＱＤＲ工程、７０℃ＯＦ工程および常温ＯＦ工程をまとめて純水リンス工程と呼ぶ。
【００７９】
図１１に示す洗浄機Ｒａ内には半導体基板を洗浄するためのＱＤＲ（ステップＳ２）、７０℃ＯＦ工程（ステップＳ３）および常温ＯＦ工程（ステップＳ４）を行う装置が設けられていてもよく、半導体基板を乾燥させるための装置が設けられていてもよい。これは、ＳＰＭ洗浄を行う洗浄装置であっても同様である。本実施の形態では、図１１に示していないが、洗浄機Ｒａ内にはＱＤＲ洗浄部、ＯＦ洗浄部および乾燥装置が配置されているものとする。したがって、洗浄装置ＲＤ内に搬送され、電解硫酸槽６０でフォトレジスト膜などの有機物または金属粒子などを除去された半導体ウエハ６１は、洗浄機Ｒａ内のＱＤＲ洗浄部で純水洗浄された後にＯＦ洗浄部で純水洗浄され、続いて乾燥装置で乾燥工程を経た後に洗浄装置ＲＤから取り出され、次の成膜工程などに用いられる装置に搬送されるものとする。つまり、電解硫酸による洗浄、純水洗浄および乾燥は一台の装置内で処理される。
【００８０】
なお、実際に洗浄装置ＲＤを使用する場合には、電解硫酸槽６０内に半導体ウエハ６１を入れていない状態で硫酸溶液を上記第１〜第３循環経路を循環させ、電解硫酸槽６０内の硫酸溶液の温度をヒータ６２により例えば１４０℃程度に加熱し、冷却器６４での硫酸溶液の冷却、過硫酸生成装置６６での過硫酸の生成、および気液分離器６７での気泡分離などを一定時間行う。この洗浄装置ＲＤ内のでの一連の動作により硫酸溶液の温度、濃度分布などが定常状態となった後に、レジスト膜が付いた半導体ウエハ６１を電解硫酸槽６０内に浸し、洗浄を開始する。
【００８１】
本実施の形態の基板の洗浄工程は、図１０に示すように、比較例として図２１に示した洗浄工程に比べて工程数が少ないため、半導体装置の製造工程が簡略化されている。これは、前述したように電解硫酸を用いて半導体基板の洗浄を行っても薬液のレジスト除去性能が低下しないため、薬液のレジスト除去性能が低下するＳＰＭ洗浄の後に必要であったＡＰＭ洗浄およびＨＰＭ洗浄が不要だからである。また本実施の形態の場合はフォトレジスト膜除去のためのアッシングも不要であり、図２１に示す比較例の洗浄工程を行った場合に比べ、本実施の形態の洗浄工程を行えば洗浄工程にかかる時間を半分程度に短縮することができる。
【００８２】
本発明者らは、電解硫酸を用いた洗浄を繰り返し行った場合、過酸化水素水を補充しなくてもレジスト除去性能が低下しないことを実証するため、洗浄装置の連続稼働によるレジスト除去性能の変化を調べる実験を行った。この実験は、直径６インチの半導体ウエハの主面の全面に、厚さ１．７μｍのフォトレジスト膜を塗布し、このフォトレジスト膜の表面にＰ型の不純物であるホウ素（Ｂ）を１００ｋｅＶのエネルギーで５×１０１４個／ｃｍ２導入した半導体ウエハを一度に５０枚バッチ処理（洗浄）する事を繰り返し行うものであり、洗浄装置ＲＤを用いたこの洗浄処理を２９日間連続稼働させて行った。この期間中に洗浄処理した半導体ウエハは合計１７７５枚である。また、この期間中に硫酸溶液の補充または交換は行っておらず、硫酸溶液に対する過酸化水素水の供給も行っていない。実験では、最初に洗浄処理を行った半導体ウエハと、２９日の連続稼働の最後に洗浄処理した半導体ウエハのそれぞれの表面に残留する直径０．３μｍ以上の微粒子数を数えることでレジスト除去性能の変化を比較した。
【００８３】
実験の結果、実験開始時に洗浄装置ＲＤに硫酸溶液を投入し、装置を稼働させて最初に洗浄を行った半導体ウエハと、２９日の連続稼働の最後に洗浄処理した半導体ウエハでは、洗浄処理後に半導体ウエハの表面に残る微粒子の数はほぼ同一といえる程度であり、具体的には一枚の半導体ウエハの主面には１０〜３０個の微粒子が残存しているのみであった。このことから、電解硫酸を用いた洗浄では、過酸化水素水または硫酸を補充しなくても高いレジスト除去性能を維持することが可能であり、また、過酸化水素水を補充することに起因する水の発生もないため、硫酸溶液が水によって薄まることもなく、レジスト除去性能が低下することを防ぐことが可能であることが分かる。
【００８４】
さらに、電解硫酸を用いた洗浄ではフォトレジスト膜のような有機物だけでなく、半導体基板の主面に付着している金属粒子を除去することが可能である。本発明者らが行った実験では、アッシング装置（アッシャー）を用いたアッシングによりレジスト除去を行った場合、半導体基板の表面に金属の残渣が付着しやすいことを利用し、アッシング工程の直後の半導体基板と、アッシング工程の後に電解硫酸を用いた洗浄を行った半導体基板のそれぞれの表面に付着している金属の単位面積当たりの原子数（ａｔｏｍｓ／ｃｍ２）を比べることで、電解硫酸を用いた洗浄による金属除去性能を調べた。
【００８５】
図１２に示す表は、アッシング工程の後に洗浄を行っていない、つまり電解硫酸による異物の除去工程の前の半導体基板の表面に残存する各金属の原子数を測定した結果を上段に示し、本実施の形態の半導体装置の製造方法で使用する電解硫酸を用いた異物の除去工程（洗浄）をアッシング工程の後に行った場合の半導体基板の表面に残存する各金属の原子数を測定した結果を下段に示すものである。つまり、図１２は本実施の形態で用いる電解硫酸の金属除去性能を示している。なお、表の原子数の数値の右側に下向きの矢印が記載されているデータは、実際に半導体基板の表面に残存する原子数がその数値以下であることを示し、計測が困難な程度にまで金属の原子数が少なくなっていることを表わしている。
【００８６】
図１２に示すように、アッシングを行った半導体基板の表面には特にＡｌおよびＦｅが付着しやすく、他の金属に比べて多数の原子が付着していることが分かる。これに対し、電解硫酸による洗浄を行った後の半導体基板の表面におけるＡｌおよびＦｅの原子数は大幅に減少している。このように、硫酸が元々有する金属除去性能は電解硫酸も有しているため、電解硫酸を用いた洗浄では半導体基板の主面に形成された金属粒子などを除去することが可能である。
【００８７】
次に、図１３に示すように、ｐ型ウエル５のゲート電極８ａの両側の領域にリン（Ｐ）またはヒ素（Ａｓ）などのｎ型の不純物をイオン注入することにより、（一対の）ｎ−型半導体領域９ａを形成し、ｎ型ウエル６のゲート電極８ｂの両側の領域にホウ素（Ｂ）などのｐ型の不純物をイオン注入することにより、（一対の）ｐ−型半導体領域１０ａを形成する。ｎ−型半導体領域９ａおよびｐ−型半導体領域１０ａの深さ（接合深さ）は、例えば３０ｎｍ程度とすることができる。
【００８８】
その後、ゲート電極８ａ、８ｂの側壁上に、絶縁膜として、例えば酸化シリコンまたは窒化シリコンあるいはそれら絶縁膜の積層膜などからなる側壁スペーサまたはサイドウォール（側壁絶縁膜）１１を形成する。サイドウォール１１は、例えば、半導体基板１上に酸化シリコン膜または窒化シリコン膜あるいはそれらの積層膜を堆積し、この酸化シリコン膜または窒化シリコン膜あるいはそれらの積層膜をＲＩＥ（Reactive Ion Etching）法などにより異方性エッチングすることによって形成することができる。
【００８９】
サイドウォール１１の形成後、（一対の）ｎ＋型半導体領域９ｂ（ソース、ドレイン領域）を、例えば、ｐ型ウエル５のゲート電極８ａおよびサイドウォール１１の両側の領域にリン（Ｐ）またはヒ素（Ａｓ）などのｎ型の不純物をイオン注入することにより形成する。例えば、リン（Ｐ）を５×１０１５／ｃｍ２程度、ヒ素（Ａｓ）を４×１０１５／ｃｍ２程度注入して形成する。また、（一対の）ｐ＋型半導体領域１０ｂ（ソース、ドレイン領域）を、例えば、ｎ型ウエル６のゲート電極８ｂおよびサイドウォール１１の両側の領域にホウ素（Ｂ）などのｐ型の不純物をイオン注入することにより形成する。例えば、ホウ素（Ｂ）を４×１０１５／ｃｍ２程度注入して形成する。ｎ＋型半導体領域９ｂを先に形成しても、あるいはｐ＋型半導体領域１０ｂを先に形成しても良い。イオン注入後、導入した不純物の活性化のためのアニール処理を、例えば１０５０℃程度で５秒程度の熱処理（スパイクアニール処理）にて行うこともできる。ｎ＋型半導体領域９ｂおよびｐ＋型半導体領域１０ｂの深さ（接合深さ）は、例えば８０ｎｍ程度とすることができる。
【００９０】
ｎ＋型半導体領域９ｂは、ｎ−型半導体領域９ａよりも不純物濃度が高く、ｐ＋型半導体領域１０ｂは、ｐ−型半導体領域１０ａよりも不純物濃度が高い。これにより、ｎチャネル型ＭＩＳＦＥＴのソースまたはドレインとして機能するｎ型の半導体領域（不純物拡散層）が、ｎ＋型半導体領域（不純物拡散層）９ｂおよびｎ−型半導体領域９ａにより形成され、ｐチャネル型ＭＩＳＦＥＴのソースまたはドレインとして機能するｐ型の半導体領域（不純物拡散層）が、ｐ＋型半導体領域（不純物拡散層）１０ｂおよびｐ−型半導体領域１０ａにより形成される。従って、ｎチャネル型ＭＩＳＦＥＴおよびｐチャネル型ＭＩＳＦＥＴのソース・ドレイン領域は、ＬＤＤ（Lightly doped Drain）構造を有している。ｎ−型半導体領域９ａは、ゲート電極８ａに対して自己整合的に形成され、ｎ＋型半導体領域９ｂは、ゲート電極８ａの側壁上に形成されたサイドウォール１１に対して自己整合的に形成される。ｐ−型半導体領域１０ａは、ゲート電極８ｂに対して自己整合的に形成され、ｐ＋型半導体領域１０ｂは、ゲート電極８ｂの側壁上に形成されたサイドウォール１１に対して自己整合的に形成される。
【００９１】
このようにして、ｐ型ウエル５に、電界効果トランジスタとしてｎチャネル型ＭＩＳＦＥＴＱｎが形成される。また、ｎ型ウエル６に、電界効果トランジスタとしてｐチャネル型ＭＩＳＦＥＴＱｐが形成される。これにより、図１３の構造が得られる。ｎチャネル型ＭＩＳＦＥＴＱｎは、ｎチャネル型の電界効果トランジスタとみなすことができ、ｐチャネル型ＭＩＳＦＥＴＱｐは、ｐチャネル型の電界効果トランジスタとみなすことができる。また、ｎ＋型半導体領域９ｂは、ｎチャネル型ＭＩＳＦＥＴＱｎのソースまたはドレイン用の半導体領域とみなすことができ、ｐ＋型半導体領域１０ｂは、ｐチャネル型ＭＩＳＦＥＴＱｐのソースまたはドレイン用の半導体領域とみなすことができる。
【００９２】
次に、サリサイド（Salicide：Self Aligned Silicide）技術により、ｎチャネル型ＭＩＳＦＥＴＱｎのゲート電極８ａおよびソース・ドレイン領域（ここではｎ＋型半導体領域９ｂ）の表面と、ｐチャネル型ＭＩＳＦＥＴＱｐのゲート電極８ｂおよびソース・ドレイン領域（ここではｐ＋型半導体領域１０ｂ）の表面とに、低抵抗の金属シリサイド層（後述の金属シリサイド層４１に対応）を形成する。本実施の形態におけるサリサイドプロセスは部分反応方式のサリサイドプロセスを用い、以下に、金属シリサイド層の形成工程について説明する。
【００９３】
上記のようにして図１３の構造が得られた後、図１４に示すように、ゲート電極８ａ、８ｂ、ｎ＋型半導体領域９ｂおよびｐ＋型半導体領域１０ｂの表面を露出した状態で、ゲート電極８ａ、８ｂ、ｎ＋型半導体領域９ｂおよびｐ＋型半導体領域１０ｂ上を含む半導体基板１の主面（全面）上に金属膜１２を、例えばスパッタリング法を用いて形成（堆積）する。すなわち、ｎ＋型半導体領域９ｂおよびｐ＋型半導体領域１０ｂ上を含む半導体基板１上に、ゲート電極８ａ、８ｂを覆うように、金属膜１２が形成される。金属膜１２は、例えばＮｉ（ニッケル）−Ｐｔ（白金）合金膜（ＮｉとＰｔの合金膜）からなり、その厚さ（堆積膜厚）は、例えば１５〜４０ｎｍ程度とすることができる。
【００９４】
次に、図１５に示すように、半導体基板１に第１の熱処理（１ｓｔアニール処理）を施す。ここで、第１の熱処理は、２５０℃〜３００℃で行うことが好ましい。第１の熱処理により、ゲート電極８ａ、８ｂを構成する多結晶シリコン膜と金属膜１２、およびｎ＋型半導体領域９ｂおよびｐ＋型半導体領域１０ｂを構成する単結晶シリコンと金属膜１２を選択的に反応させて、金属・半導体反応層である金属シリサイド層４１を形成する。このとき、金属膜１２内のＮｉ−Ｐｔ合金膜は、半導体基板１（ゲート電極８ａ、８ｂ、ｎ＋型半導体領域９ｂおよびｐ＋型半導体領域１０ｂの各上部）に接する底面側から反対側の上面方向に向かって５〜７ｎｍの範囲のＮｉ−Ｐｔ合金がゲート電極８ａ、８ｂ、ｎ＋型半導体領域９ｂおよびｐ＋型半導体領域１０ｂの各上部と反応する。
【００９５】
すなわち、図１４に示す工程において半導体基板１上に１５〜４０ｎｍの厚さで形成された金属膜１２が、第１の熱処理において、ゲート電極８ａ、８ｂ、ｎ＋型半導体領域９ｂおよびｐ＋型半導体領域１０ｂの各上部において反応して図１５に示す金属シリサイド層４１となるのは、ゲート電極８ａ、８ｂ、ｎ＋型半導体領域９ｂおよびｐ＋型半導体領域１０ｂの各上部の金属膜１２の全膜厚の内の一部である。このため、図１５に示すように、金属シリサイド層４１が形成された半導体基板１上の金属膜１２は、ゲート電極８ａ、８ｂ、ｎ＋型半導体領域９ｂおよびｐ＋型半導体領域１０ｂの各上部において、他の領域の金属膜１２の膜厚に比べて膜厚が薄くなっている。このように、金属膜１２の膜厚の一部のみを必要量だけ反応させて金属シリサイド層４１を形成するサイリサイドプロセスを、ここでは部分反応方式のサリサイドプロセスと呼ぶ。
【００９６】
次に、図１６に示すように、未反応の金属膜１２（すなわちゲート電極８ａ、８ｂ、ｎ＋型半導体領域９ｂまたはｐ＋型半導体領域１０ｂと反応しなかった金属膜１２）とを除去する。この際、ゲート電極８ａ、８ｂ、ｎ＋型半導体領域９ｂおよびｐ＋型半導体領域１０ｂの表面上に金属シリサイド層４１を残存させる。
【００９７】
その後、半導体基板１に第２の熱処理（２ｎｄアニール処理）を施す。第２の熱処理は、上記第１の熱処理の熱処理温度とほぼ同程度か、もしくはそれよりも高い熱処理温度で行う。第２の熱処理を行うことで、金属シリサイド層４１は低抵抗のＮｉＳｉにより構成される領域となる。
【００９８】
次に、図１７に示すように、半導体基板１の主面上に絶縁膜４２を形成する。すなわち、ゲート電極８ａ、８ｂを覆うように、金属シリサイド層４１上を含む半導体基板１上に絶縁膜４２を形成する。絶縁膜４２は例えば窒化シリコン膜からなり、成膜温度（基板温度）４５０℃程度のプラズマＣＶＤ法などにより形成することができる。それから、絶縁膜４２上に絶縁膜４２よりも厚い絶縁膜４３を形成する。絶縁膜４３は例えば酸化シリコン膜などからなり、ＴＥＯＳを用いて成膜温度４５０℃程度のプラズマＣＶＤ法などにより形成することができる。これにより、絶縁膜４２、４３からなる層間絶縁膜が形成される。その後、絶縁膜４３の表面をＣＭＰ法により研磨するなどして、絶縁膜４３の上面を平坦化する。下地段差に起因して絶縁膜４２の表面に凹凸形状が形成されていても、絶縁膜４３の表面をＣＭＰ法により研磨することにより、その表面が平坦化された層間絶縁膜を得ることができる。
【００９９】
次に、図１８に示すように、絶縁膜４３上に形成したフォトレジスト膜（図示せず）をエッチングマスクとして用いて、絶縁膜４３、４２をドライエッチングすることにより、絶縁膜４２、４３にコンタクトホール（貫通孔、孔）４４を形成する。この際、まず絶縁膜４２に比較して絶縁膜４３がエッチングされやすい条件で絶縁膜４３のドライエッチングを行い、絶縁膜４２をエッチングストッパ膜として機能させることで、絶縁膜４３にコンタクトホール４４を形成してから、絶縁膜４３に比較して絶縁膜４２がエッチングされやすい条件でコンタクトホール４４の底部の絶縁膜４２をドライエッチングして除去する。コンタクトホール４４の底部では、半導体基板１の主面の一部、例えばｎ＋型半導体領域９ｂおよびｐ＋型半導体領域１０ｂの表面上の金属シリサイド層４１の一部や、ゲート電極８ａ、８ｂの表面上の金属シリサイド層４１の一部などが露出される。その後、前記フォトレジスト膜（図示せず）はレジスト除去方法により除去する。
【０１００】
続いて、コンタクトホール４４内に、タングステン（Ｗ）などからなるプラグ（接続用導体部、埋め込みプラグ、埋め込み導体部）４５を形成する。プラグ４５を形成するには、例えば、コンタクトホール４４の内部（底部および側壁上）を含む絶縁膜４３上に、成膜温度（基板温度）４５０℃程度のプラズマＣＶＤ法によりバリア導体膜４５ａ（例えばチタン膜、窒化チタン膜、あるいはそれらの積層膜）を形成する。それから、タングステン膜などからなる主導体膜４５ｂをＣＶＤ法などによってバリア導体膜４５ａ上にコンタクトホール４４を埋めるように形成し、絶縁膜４３上の不要な主導体膜４５ｂおよびバリア導体膜４５ａをＣＭＰ法またはエッチバック法などによって除去することにより、プラグ４５を形成することができる。ゲート電極８ａ、８ｂ、ｎ＋型半導体領域９ｂまたはｐ＋型半導体領域１０ｂ上に形成されたプラグ４５は、その底部でゲート電極８ａ、８ｂ、ｎ＋型半導体領域９ｂまたはｐ＋型半導体領域１０ｂの表面上の金属シリサイド層４１と接して、電気的に接続される。
【０１０１】
次に、図１９に示すように、プラグ４５が埋め込まれた絶縁膜４３上に、ストッパ絶縁膜５１および配線形成用の絶縁膜５２を順次形成する。ストッパ絶縁膜５１は絶縁膜５２への溝加工の際にエッチングストッパとなる膜であり、絶縁膜５２に対してエッチング選択比を有する材料を用いる。ストッパ絶縁膜５１は、例えばプラズマＣＶＤ法により形成される窒化シリコン膜とし、絶縁膜５２は、例えばプラズマＣＶＤ法により形成される酸化シリコン膜とすることができる。なお、ストッパ絶縁膜５１と絶縁膜５２には次に説明する第１層目の配線が形成される。
【０１０２】
続いて、シングルダマシン法により第１層目の配線を形成する。まず、フォトレジスト膜（図示せず）をマスクとしたドライエッチングによって絶縁膜５２およびストッパ絶縁膜５１の所定の領域に配線溝５３を形成し、前記フォトレジスト膜を除去した後、半導体基板１の主面上（すなわち配線溝の底部および側壁上を含む絶縁膜５２上）にバリア導体膜（バリアメタル膜）５４を形成する。その後、前記フォトレジスト膜はレジスト除去方法により除去する。バリア導体膜５４は、例えば窒化チタン膜、タンタル膜または窒化タンタル膜などを用いることができる。
【０１０３】
続いて、ＣＶＤ法またはスパッタリング法などによりバリア導体膜５４上に銅のシード層を形成し、さらに電解めっき法などを用いてシード層上に銅めっき膜を形成する。銅めっき膜により配線溝５３の内部を埋め込む。それから、配線溝５３以外の領域の銅めっき膜、シード層およびバリア導体膜５４をＣＭＰ法により除去して、銅を主導電材料とする第１層目の配線５５を形成する。配線５５は、プラグ４５を介してｎチャネル型ＭＩＳＦＥＴＱｎおよびｐチャネル型ＭＩＳＦＥＴＱｐのソースまたはドレイン用のｎ＋型半導体領域９ｂおよびｐ＋型半導体領域１０ｂやゲート電極８ａ、８ｂなどと電気的に接続されている。その後、デュアルダマシン法により第２層目の配線を形成するが、ここでは図示およびその説明は省略する。以上により、本実施の形態のＣＭＩＳＦＥＴを有する半導体装置が完成する。
【０１０４】
本実施の形態の半導体装置の製造方法では、基板の洗浄方法として電解硫酸を用いることで半導体基板の表面のフォトレジスト膜などの有機物からなる微粒子または残渣を除去し、さらに金属粒子を除去することができる。この場合、ＳＰＭ洗浄法のように、薬液（硫酸溶液）に過酸化水素水を補充し続ける必要もなく、また、硫酸溶液のレジスト除去性能も低下しないため、アッシング工程を省略することも可能である。よって、半導体装置の製造工程を簡略化し、スループットを向上させて半導体装置の製造コストを低減することが可能である。
【０１０５】
本実施の形態の半導体装置の製造工程では、例えば図３、図７および図９において説明したフォトレジスト膜の除去において、電解硫酸を用いた上記除去・洗浄方法を用いることで、比較例として図２１を用いて説明したＳＰＭ洗浄法を用いる除去・洗浄方法に比べて半導体装置の製造工程を簡略化することを可能としている。
【０１０６】
また、電解硫酸を用いる洗浄装置内にはＡＰＭ洗浄部およびＨＰＭ洗浄部が不要であるため、ＳＰＭ洗浄を行う洗浄装置に比べ、本実施の形態では洗浄装置を小さくすることが可能である。これにより、ＡＰＭ洗浄部およびＨＰＭ洗浄部を有する洗浄装置よりも価格が低い洗浄装置を用いることができ、また、小さい洗浄装置を用いることでクリーンルーム内の空間を有効に使用することができるため、設備投資を低減することで半導体装置の製造コストを低減することができる。
【０１０７】
（実施の形態２）
前記実施の形態では、図１０に示すステップＳ２〜Ｓ４において純水リンス工程を行っているが、本実施の形態では、図２０に示すように、ステップＳ３ａの７０℃ＯＦ工程において洗浄用の水（例えば純水）に超音波を印加する洗浄方法、または、ステップＳ４ａの常温ＯＦ工程において洗浄用の水に電解イオン水を供給する方法を用いる。
【０１０８】
具体的には、図２０に示すステップＳ３ａの７０℃ＯＦ洗浄工程では、純水リンス槽内の洗浄用水に１ＭＨｚ程度の周波数の超音波を印加することにより、電解硫酸洗浄（ステップＳ１）およびＱＤＲ工程（ステップＳ２）で除去できなかった半導体基板の表面の微粒子を物理的に分離し、取り除くことができる。これにより、７０℃ＯＦ洗浄の洗浄性能を向上させることができる。
【０１０９】
また、図２０に示すステップＳ４ａの常温ＯＦ洗浄工程では、洗浄用水に電気分解により生成したイオン水（還元水）を供給した混合液を洗浄に用いる。この洗浄工程では、半導体基板とその表面の微粒子が共にマイナスに帯電するため、互いの反発力により微粒子を基板表面から分離させて除去することができる。これにより、常温ＯＦ洗浄の洗浄性能を向上させることができる。
【０１１０】
上記の超音波印加および電解イオン水供給はいずれか一方のみを純水リンス工程に適用してもよいし、両方を適用してもよい。これにより、純水洗浄性能を高め、より信頼性の高い半導体装置を製造することができる。
【０１１１】
以上、本発明者らによってなされた発明をその実施の形態に基づき具体的に説明したが、本発明は前記実施の形態に限定されるものではなく、その要旨を逸脱しない範囲で種々変更可能であることはいうまでもない。
【０１１２】
例えば、前記実施の形態１、２では、半導体基板上に半導体素子を形成する場合の洗浄方法について説明したが、本発明を適用する技術はこれに限らず、例えば半導体基板ではないガラス基板、サファイア基板などを用いた基板の表面に残存または付着した有機物の除去などに適用することもできる。
【０１１３】
また、過硫酸および硫酸を含む硫酸溶液はフォトレジスト膜以外の有機物または金属粒子なども除去することが可能であるため、除去・洗浄する対象はフォトレジスト膜に限られない。
【産業上の利用可能性】
【０１１４】
本発明は、基板上の有機膜または金属粒子などを除去する工程を有する装置の製造技術に適用して有効である。
【符号の説明】
【０１１５】
１ 半導体基板
２ 絶縁膜
３ 絶縁膜
４ 素子分離領域
４ａ 溝
４ｂ 絶縁膜
４ｃ 絶縁膜
５ ｐ型ウエル
６ ｎ型ウエル
７ ゲート絶縁膜
８ シリコン膜
８ａ、８ｂ ゲート電極
９ａ ｎ−型半導体領域
９ｂ ｎ＋型半導体領域
１０ａ ｐ−型半導体領域
１０ｂ ｐ＋型半導体領域
１０ｐ ｐ型半導体層
１１ サイドウォール
１２ 金属膜
４１ 金属シリサイド層
４２、４３、５２ 絶縁膜
４４ コンタクトホール
４５ プラグ
４５ａ バリア導体膜
４５ｂ 主導体膜
５１ ストッパ絶縁膜
５３ 配線溝
５４ バリア導体膜
５５ 配線
６０ 電解硫酸槽
６１ 半導体ウエハ
６２ ヒータ
６３、６８〜７０ ポンプ
６４ 冷却器
６５ 貯留槽
６６ 過硫酸生成装置
６７ 気液分離器
７１ フィルタ
Ｑｎ ｎチャネル型ＭＩＳＦＥＴ
Ｑｐ ｐチャネル型ＭＩＳＦＥＴ
Ｒ１〜Ｒ３ フォトレジスト膜
Ｒａ 洗浄機
Ｒｂ 電解硫酸生成装置
ＲＤ 洗浄装置
Ｓ１〜Ｓ５ ステップ
Ｓ３ａ、Ｓ４ａ ステップ
ＳＰ１〜ＳＰ１１ ステップ
【技術分野】
【０００１】
本発明は、基板の洗浄方法および半導体装置の製造方法に関し、特に、基板表面に付着した有機膜または金属粒子などの除去工程を有する半導体素子の製造に適用して有効な技術に関する。
【背景技術】
【０００２】
半導体装置の製造工程においてパターニングのマスクとして使用するなどの目的により基板上に形成したフォトレジスト膜を除去する工程では、まずアッシング（灰化）することでフォトレジスト膜の大部分を除去した後、例えば硫酸および過酸化水素水を含む薬液を用いて基板表面にＳＰＭ（Sulfuric acid/hydrogen peroxide mixture）洗浄法による洗浄を行うことが知られている。
【０００３】
特許文献１（特開２００８−１１１１８４号公報）には、過硫酸を用いた洗浄システムなどに対し、高濃度の過硫酸を安定して供給することが可能な過硫酸供給システムが記載されている。
【０００４】
特許文献２（特開２００８−０１９５０７号公報）には、隔膜を挟むように配置された陽極および陰極を有する硫酸電解部を用いて生成した濃硫酸を用いて対象物の洗浄処理を行うことが記載されている。
【先行技術文献】
【特許文献】
【０００５】
【特許文献１】特開２００８−１１１１８４号公報
【特許文献２】特開２００８−０１９５０７号公報
【発明の概要】
【発明が解決しようとする課題】
【０００６】
アッシング工程の後に半導体基板（半導体ウエハ）の表面に残ったフォトレジスト膜または金属粒子などを除去することを目的としてＳＰＭ洗浄を行っても、半導体基板上には有機物などの微粒子（残渣）が残る可能性が高く、それらを除去するために、アンモニア、過酸化水素水および水を含む薬液を用いたＡＰＭ（ammonium hydroxide/hydrogen peroxide/water mixture）洗浄を行う必要がある。また、ＡＰＭ洗浄を行った場合は、その後に半導体基板上に残った金属粒子を除去するために、塩酸、過酸化水素水および水を含む薬液を用いたＨＰＭ（hydrochloric acid/hydrogen peroxide/water mixture）洗浄を行う必要がある。
【０００７】
また、上記ＳＰＭ洗浄、ＡＰＭ洗浄およびＨＰＭ洗浄のそれぞれを行った際は、次の工程に進む前に、それらの工程で用いた薬液を半導体基板の表面に残さないように除去する工程が必要となる。その場合は、例えばＳＰＭ洗浄を行った後に純水を用いた洗浄（純水リンス洗浄）を行い、その後にＡＰＭ洗浄を行う。同様に、ＡＰＭ洗浄の後ＨＰＭ洗浄を行う前にも純水リンス洗浄を行い、ＨＰＭ洗浄の後にも純水リンス洗浄を行う。
【０００８】
このように、半導体基板上のフォトレジスト膜を除去する際にＳＰＭ洗浄を行うと、ＳＰＭ洗浄を行ったことに起因してさらに複数の洗浄工程を行うことになるため、製造工程が煩雑になり、それによって製造工程にかかる時間も長くなるため、半導体装置の製造コストが増加する問題がある。また、フォトレジスト膜除去のための装置の内部または外部にＡＰＭ洗浄部（ＡＰＭ洗浄槽）およびＨＰＭ洗浄部（ＨＰＭ洗浄槽）を設ける必要があるため、半導体装置の製造に用いる設備が大きく高価になることによっても半導体装置の製造コストが増加する。また、ＡＰＭ洗浄部およびＨＰＭ洗浄部を設けることで、半導体装置の製造を行うクリーンルーム内の空間を洗浄装置が占める割合が大きくなり、床面積に限りがあるクリーンルームを有効に使用することが阻害されるため、半導体装置の製造効率が低下する問題がある。
【０００９】
上記のようにＳＰＭ洗浄の後にＡＰＭ洗浄およびＨＰＭ洗浄が必要になる理由として、ＳＰＭ洗浄用の薬液を循環させて繰り返し洗浄に用いることにより薬液の洗浄力が低下することが挙げられる。ＳＰＭ洗浄に用いる薬液は装置内で循環させ、フィルタを通すことで何度も洗浄に使用することが考えられるが、その場合、当該薬液中の過硫酸の濃度を低下させないために循環する当該薬液に過酸化水素水（Ｈ２Ｏ２）を補充し続けなければならない。過酸化水素水が加えられた薬液は過硫酸が生成されるが、それと同時に水（Ｈ２Ｏ）も生成されるため、結局薬液の過硫酸濃度は徐々に低下し、レジスト除去性能が低下する。したがって、ある程度循環させて何度も洗浄に用いたＳＰＭ洗浄用の薬液は一旦全て廃棄し、新たに洗浄装置内に硫酸および過酸化水素水を供給して洗浄用の薬液を用意する必要がある。過酸化水素水を当該薬液に補充し続けること、および定期的に当該薬液を交換する必要があることは半導体装置の製造コストの増加に繋がる。
【００１０】
このように水が発生することでＳＰＭ洗浄のレジスト除去性能は低下し、フォトレジスト膜の一部や微粒子が残渣となって半導体基板上に残る可能性があるため、リスク回避のためにＡＰＭ洗浄が必要となる。また、ＡＰＭ洗浄ではアルミニウム（Ａｌ）、鉄（Ｆｅ）のような金属不純物が微量でも混入すると金属粒子が半導体基板の表面に多量に付着するため、それを除去するためにＨＰＭ洗浄が必要となる。
【００１１】
本発明の目的は、半導体装置の製造工程を簡略化する技術を提供することにある。
【００１２】
本発明の他の目的は、半導体装置の製造コストを低減することにある。
【００１３】
本発明の前記ならびにその他の目的と新規な特徴は、本明細書の記述および添付図面から明らかになるであろう。
【課題を解決するための手段】
【００１４】
本願において開示される発明のうち、代表的なものの概要を簡単に説明すれば、次のとおりである。
【００１５】
すなわち、本願発明の半導体装置の製造方法は、
（ａ）基板を電解硫酸を用いて洗浄する工程、
（ｂ）前記基板を水を用いて洗浄する工程、
（ｃ）前記基板を乾燥させる工程、
を有する半導体装置の製造方法であって、
前記（ａ）工程の前に前記基板へのアッシング工程を行わず、
前記（ｃ）工程の前にＡＰＭ洗浄工程およびＨＰＭ洗浄工程を有していないものである。
【発明の効果】
【００１６】
本願において開示される発明のうち、代表的なものによって得られる効果を簡単に説明すれば以下のとおりである。
【００１７】
代表的な実施の形態によれば、半導体装置の製造工程を簡略化することができる。
【００１８】
半導体装置の製造コストを低減することができる。
【図面の簡単な説明】
【００１９】
【図１】本発明の実施の形態１である半導体装置の製造工程中の要部断面図である。
【図２】図１に続く半導体装置の製造工程中の要部断面図である。
【図３】図２に続く半導体装置の製造工程中の要部断面図である。
【図４】図３に続く半導体装置の製造工程中の要部断面図である。
【図５】図４に続く半導体装置の製造工程中の要部断面図である。
【図６】図５に続く半導体装置の製造工程中の要部断面図である。
【図７】図６に続く半導体装置の製造工程中の要部断面図である。
【図８】図７に続く半導体装置の製造工程中の要部断面図である。
【図９】図８に続く半導体装置の製造工程中の要部断面図である。
【図１０】本発明の実施の形態１である半導体装置の洗浄工程のフローである。
【図１１】本発明の実施の形態１である半導体装置の製造工程で用いる洗浄装置の模式図である。
【図１２】本発明の実施の形態１で用いる薬液の金属除去性能を説明する表である。
【図１３】図９に続く半導体装置の製造工程中の要部断面図である。
【図１４】図１３に続く半導体装置の製造工程中の要部断面図である。
【図１５】図１４に続く半導体装置の製造工程中の要部断面図である。
【図１６】図１５に続く半導体装置の製造工程中の要部断面図である。
【図１７】図１６に続く半導体装置の製造工程中の要部断面図である。
【図１８】図１７に続く半導体装置の製造工程中の要部断面図である。
【図１９】図１８に続く半導体装置の製造工程中の要部断面図である。
【図２０】本発明の実施の形態２である半導体装置の洗浄工程のフローである。
【図２１】比較例である半導体装置の製造工程中の洗浄工程のフローである。
【発明を実施するための形態】
【００２０】
以下、本発明の実施の形態を図面に基づいて詳細に説明する。なお、実施の形態を説明するための全図において、同一の機能を有する部材には同一の符号を付し、その繰り返しの説明は省略する。また、以下の実施の形態では、特に必要なとき以外は同一または同様な部分の説明を原則として繰り返さない。
【００２１】
（実施の形態１）
まず、本実施の形態の半導体装置の製造工程を図面を参照して説明する。図１〜図９および図１３〜図１９は、本発明の一実施の形態である半導体装置、例えばＣＭＩＳＦＥＴ（Complementary Metal Insulator Semiconductor Field Effect Transistor）を有する半導体装置の製造工程中の要部断面図であり、それぞれの図に示す基板上面の右側の領域にはｎチャネル型ＭＩＳＦＥＴが形成され、左側の領域にはｐチャネル型ＭＩＳＦＥＴが形成される。
【００２２】
まず、図１に示すように、例えば１〜１０Ωｃｍ程度の比抵抗を有するｐ型の単結晶シリコンなどからなる半導体基板（半導体ウエハ）１を準備する。次に、この半導体基板１を熱酸化してその表面に例えば厚さ１１ｎｍ程度の絶縁膜２を形成した後、その上層にＣＶＤ（Chemical Vapor Deposition）法などにより、例えば厚さ９０ｎｍ程度の絶縁膜３を堆積する。絶縁膜２は酸化シリコンなどからなり、絶縁膜３は窒化シリコン膜などからなる。
【００２３】
次に、図２に示すように、フォトリソグラフィ技術を用いてフォトレジスト膜Ｒ１を半導体基板１上の形成する。すなわち、半導体基板１上の全面にフォトレジスト膜Ｒ１を形成（塗布）した後、フォトレジスト膜Ｒ１をフォトマスクを用いて一部露光し、続いて現像することにより、フォトレジスト膜Ｒ１を所定の形状のパターンとして絶縁膜３上に残す。
【００２４】
次に、図３に示すように、フォトレジスト膜Ｒ１をエッチングマスクとして絶縁膜３、絶縁膜２および半導体基板１を順次ドライエッチングすることにより、素子分離形成予定領域の半導体基板１に、例えば深さ３００ｎｍ程度の溝（素子分離用の溝）４ａを形成する。溝４ａは、素子分離用の溝であり、すなわち後述する素子分離領域４形成用の溝である。その後、フォトレジスト膜Ｒ１を電解硫酸を用いた薬液により除去し、半導体基板の主面を洗浄する。当該洗浄方法の詳細な工程については、後に図１０および図１１を用いて説明する。なお、フォトレジスト膜Ｒ１の除去工程では、アッシング（灰化）は行わないものとする。また、いうまでもなく、本願では水のみを用いた洗浄に用いる液体（水）を薬液とは呼ばない。
【００２５】
次に、図４に示すように、溝４ａの内部（側壁および底部）を含む半導体基板１の主面上に、例えば厚み１０ｎｍ程度の絶縁膜４ｂを形成する。それから、半導体基板１の主面上（すなわち絶縁膜４ｂ上）に、溝４ａ内を埋めるように、絶縁膜４ｃをＣＶＤ法などにより形成（堆積）する。
【００２６】
絶縁膜４ｂは、酸化シリコン膜または酸窒化シリコン膜からなる。絶縁膜４ｂが酸窒化シリコン膜の場合には、絶縁膜４ｂ形成工程以降の熱処理によって溝４ａの側壁が酸化することによる体積膨張を防止でき、半導体基板１に働く圧縮応力を低減できる効果がある。
【００２７】
絶縁膜４ｃは、ＨＤＰ−ＣＶＤ（High Density Plasma CVD：高密度プラズマＣＶＤ）法により成膜された酸化シリコン膜、またはＯ３−ＴＥＯＳ酸化膜などである。なお、Ｏ３−ＴＥＯＳ酸化膜とは、Ｏ３（オゾン）およびＴＥＯＳ（Tetraethoxysilane：テトラエトキシシラン、Tetra Ethyl Ortho Silicateともいう）を原料ガス（ソースガス）として用いて熱ＣＶＤ法により形成した酸化シリコン膜である。
【００２８】
それから、半導体基板１を例えば１１５０℃程度で熱処理することにより、溝４ａに埋め込んだ絶縁膜４ｃを焼き締める。焼き締め前の状態では、Ｏ３−ＴＥＯＳ酸化膜よりもＨＤＰ−ＣＶＤ法により成膜された酸化シリコン膜の方が緻密である。このため、絶縁膜４ｃがＯ３−ＴＥＯＳ酸化膜の場合、焼き締めによる絶縁膜４ｃの収縮により、半導体基板１に働く圧縮応力を低減できる効果がある。一方、絶縁膜４ｃがＨＤＰ−ＣＶＤ法により成膜された酸化シリコン膜の場合には、絶縁膜４ｃがＯ３−ＴＥＯＳ酸化膜の場合に比べて、焼き締め時の絶縁膜４ｃの収縮が少ないため、素子分離領域４によって半導体基板１に働く圧縮応力が大きくなる。
【００２９】
次に、図５に示すように、絶縁膜４ｃをＣＭＰ（Chemical Mechanical Polishing：化学的機械的研磨）法により研磨して絶縁膜３を露出させ、熱リン酸などを用いたウエットエッチングにより絶縁膜３を除去した後、ＨＦなどにより溝４ａの外部の絶縁膜４ｃおよび絶縁膜２を除去し、溝４ａの内部に絶縁膜４ｂ、４ｃを残すことにより、素子分離領域（素子分離）４を形成する。
【００３０】
このようにして、溝４ａ内に埋め込まれた絶縁膜４ｂ、４ｃからなる素子分離領域４が形成される。本実施の形態の素子分離領域４は、半導体基板１に形成された素子分離用の溝４ａ内に埋め込まれた絶縁体（ここでは絶縁膜４ｂ、４ｃ）からなる。後述するｎチャネル型ＭＩＳＦＥＴＱｎ（すなわちｎチャネル型ＭＩＳＦＥＴＱｎを構成するゲート絶縁膜７、ゲート電極８ａおよびソース・ドレイン用のｎ−型半導体領域９ａおよびｎ＋型半導体領域９ｂ）は、素子分離領域４で規定された（囲まれた）活性領域に形成される。また、後述するｐチャネル型ＭＩＳＦＥＴＱｐ（すなわちｐチャネル型ＭＩＳＦＥＴＱｐを構成するゲート絶縁膜７、ゲート電極８ｂおよびソース・ドレイン用のｐ−型半導体領域１０ａおよびｐ＋型半導体領域１０ｂ）も、素子分離領域４で規定された（囲まれた）活性領域に形成される。
【００３１】
次に、図６に示すように、半導体基板１上にフォトリソグラフィ技術を用いてフォトレジスト膜Ｒ２を形成する。フォトレジスト膜Ｒ２は後述するｎチャネル型ＭＩＳＦＥＴＱｎを形成する領域（ｎチャネル型ＭＩＳＦＥＴ形成予定領域）の半導体基板１の主面を露出しており、後述するｐチャネル型ＭＩＳＦＥＴＱｐを形成する領域（ｐチャネル型ＭＩＳＦＥＴ形成予定領域）の半導体基板１の主面を覆っている。
【００３２】
続いて、フォトレジスト膜Ｒ２をイオン注入阻止マスクとして、図６に矢印で示すようにｎチャネル型ＭＩＳＦＥＴ形成予定領域の半導体基板１に例えばホウ素（Ｂ）などのｐ型の不純物をイオン注入（ドーズ）することなどによって半導体基板１の主面から所定の深さに渡ってｐ型ウエル５を形成する。このとき、フォトレジスト膜Ｒ２にもｐ型の不純物が打ち込まれる。
【００３３】
次に、図７に示すように、フォトレジスト膜Ｒ２を電解硫酸を用いた薬液により除去し、半導体基板の主面を洗浄する。当該洗浄方法の詳細な工程については、後に図１０および図１１を用いて説明する。なお、フォトレジスト膜Ｒ２の除去工程では、アッシング（灰化）は行わないものとする。その後、図６を用いて説明した工程と同様にフォトレジスト膜を半導体基板１上に形成し、半導体基板１のｐチャネル型ＭＩＳＦＥＴ形成予定領域の主面から所定の深さに渡ってｎ型ウエル６を形成する。ｎ型ウエル６は、ｎチャネル型ＭＩＳＦＥＴ形成予定領域を覆う他のフォトレジスト膜（図示せず）をイオン注入阻止マスクとして、ｐチャネル型ＭＩＳＦＥＴ形成予定領域の半導体基板１に例えばリン（Ｐ）またはヒ素（Ａｓ）などのｎ型の不純物をイオン注入することなどによって形成することができる。続いて、図６を用いて説明した工程と同様にフォトレジスト膜を除去する。
【００３４】
なお、図６および図７を用いて説明したウエル形成工程ではｐ型ウエル５を形成した後にｎ型ウエル６を形成したが、ｐ型ウエル５およびｎ型ウエル６を形成する順序は逆であってもよい。
【００３５】
次に、図８に示すように、半導体基板１の表面（すなわちｐ型ウエル５およびｎ型ウエル６の表面）上にゲート絶縁膜７を形成する。ゲート絶縁膜７は、例えば薄い酸化シリコン膜などからなり、例えば熱酸化法などによって形成することができる。
【００３６】
その後、半導体基板１上（すなわちｐ型ウエル５およびｎ型ウエル６のゲート絶縁膜７上）に、ゲート電極形成用の導体膜として、多結晶シリコン膜のようなシリコン膜８を形成する。シリコン膜８のうちのｎチャネル型ＭＩＳＦＥＴ形成予定領域（後述するゲート電極８ａとなる領域）は、フォトレジスト膜（図示せず）をマスクとして用いてリン（Ｐ）またはヒ素（Ａｓ）などのｎ型の不純物をイオン注入することなどにより、低抵抗のｎ型半導体膜（ドープトポリシリコン膜）とされている。また、シリコン膜８のうちのｐチャネル型ＭＩＳＦＥＴ形成予定領域（後述するゲート電極８ｂとなる領域）は、他のフォトレジスト膜（図示せず）をマスクとして用いてホウ素（Ｂ）などのｐ型の不純物をイオン注入することなどにより、低抵抗のｐ型半導体膜（ドープトポリシリコン膜）とされている。また、シリコン膜８は、成膜時にはアモルファスシリコン膜であったものを、成膜後（イオン注入後）の熱処理により多結晶シリコン膜に変えることもできる。
【００３７】
続いて、フォトリソグラフィ技術により、ｎチャネル型ＭＩＳＦＥＴ形成予定領域およびｐチャネル型ＭＩＳＦＥＴ形成予定領域のそれぞれのシリコン膜８上にフォトレジスト膜Ｒ３を形成する。
【００３８】
次に、図９に示すように、フォトレジスト膜Ｒ３をエッチングマスクとして、ドライエッチング法を用いてシリコン膜８およびゲート絶縁膜７をパターニングすることによりゲート電極８ａ、８ｂを形成した後、フォトレジスト膜Ｒ３を電解硫酸を用いた薬液により除去し、半導体基板の主面を洗浄する。当該洗浄方法の詳細な工程については、後に図１０および図１１を用いて説明する。なお、フォトレジスト膜Ｒ３の除去工程では、アッシング（灰化）は行わないものとする。
【００３９】
ｎチャネル型ＭＩＳＦＥＴのゲート電極となるゲート電極８ａは、ｎ型の不純物を導入した多結晶シリコン（ｎ型半導体膜、ドープトポリシリコン膜）からなり、ｐ型ウエル５上にゲート絶縁膜７を介して形成される。すなわち、ゲート電極８ａは、ｐ型ウエル５のゲート絶縁膜７上に形成される。また、ｐチャネル型ＭＩＳＦＥＴのゲート電極となるゲート電極８ｂは、ｐ型の不純物を導入した多結晶シリコン（ｐ型半導体膜、ドープトポリシリコン膜）からなり、ｎ型ウエル６上にゲート絶縁膜７を介して形成される。すなわち、ゲート電極８ｂは、ｎ型ウエル６のゲート絶縁膜７上に形成される。ゲート電極８ａ、８ｂのゲート長は、必要に応じて変更できるが、例えば５０ｎｍ程度とすることができる。
【００４０】
上述したように、本実施の形態では図３、図７および図９を用いて説明した工程において電解硫酸を用いてフォトレジスト膜の除去を行っているが、フォトレジスト膜を除去・洗浄する別の方法としては、図２１のフローのステップＳＰ１およびＳＰ２に示すように、まずアッシングによりフォトレジスト膜の大部分を除去した後にＳＰＭ洗浄を用いることが考えられる。図２１は、比較例の洗浄工程を示すフロー（工程図）であり、本実施の形態で用いる洗浄工程を示すものではない。以下に、比較例としてＳＰＭ洗浄を用いてフォトレジスト膜を除去する方法について説明する。
【００４１】
ＳＰＭ洗浄を行う場合は、図２１のステップＳＰ１に示すように、まずアッシングによりフォトレジスト膜を除去する。アッシングとは、エッチングなどの工程の後、不要となったフォトレジスト膜をプラズマなどで反応させ、気相中で分解・除去するレジスト剥離のことである。また、アッシングを行う装置をアッシャー(レジスト剥離装置)と呼ぶ。アッシングは、オゾンやガス等を導入したアッシング室内で、紫外線等の光を照射してガスとフォトレジスト膜の化学反応を使ってレジスト剥離をする光励起アッシングと、ガスを高周波等でプラズマ化し、そのプラズマを利用してレジストを剥離するプラズマアッシングの二つに大別される。
【００４２】
アッシングでは半導体基板上のフォトレジスト膜を完全に除去することは困難であり、半導体基板上にはフォトレジスト膜の残渣も残るため、アッシングの次にはＳＰＭ洗浄（図２１のステップＳＰ２）を行うことで、さらに半導体基板上のフォトレジスト膜または金属粒子を除去する必要がある。ＳＰＭ洗浄は、例えばＳＰＭ洗浄槽内にある硫酸および過酸化水素水を含む薬液内に半導体基板を複数枚同時に浸して半導体基板の表面を洗浄する洗浄方法であり、これによりフォトレジスト膜のような有機物または金属粒子などを除去することができる。ただし、ＳＰＭ洗浄で用いる薬液は十分なレジスト除去性能を有していない可能性が高いため、レジストの残渣などが半導体基板の表面に残るリスクを回避する必要がある。よって、ＳＰＭ洗浄により半導体基板上に残った有機物などの微粒子（残渣）を除去するために、アンモニア、過酸化水素水および水を含む薬液を用いたＡＰＭ洗浄（図２１のステップＳＰ５）を行う。
【００４３】
ＳＰＭ洗浄が十分なレジスト除去性能を保持できない理由は、ＳＰＭ洗浄に用いる薬液をＳＰＭ洗浄槽内からポンプを用いて吸い出し、フィルタを通過させてゴミなどを取り除いた後に前記ＳＰＭ洗浄槽に戻して循環させることで、薬液を繰り返し洗浄に使用していることに起因する。この場合、洗浄を繰り返し行ううちに薬液内の硫酸濃度が低くなり、レジストなどを除去する過硫酸の濃度が低下する。これを防ぐため、循環する薬液には過酸化水素水（Ｈ２Ｏ２）を供給し続けなければならない。硫酸を含む薬液に過酸化水素水を加えることで、硫酸および過酸化水素水から過硫酸および水を生成することができ、薬液内の過硫酸濃度の低下を抑えることができる。
【００４４】
しかし、硫酸を含む薬液に過酸化水素水を加えると水が生成されるため、薬液に過酸化水素水を加え続けることで薬液内の水の量が増加し、薬液のレジスト除去性能は最終的にＳＰＭ洗浄に用いることができなくなるまでに低下する。したがって、ＳＰＭ洗浄の薬液のレジスト除去性能が限界（許容範囲）より低くなる前に、ＳＰＭ洗浄槽およびその槽に接続された循環器を含むＳＰＭ洗浄装置内の全ての薬液を廃棄し、その後ＳＰＭ洗浄を行う際には新たに硫酸および過酸化水素水を含む薬液を用意し、それをＳＰＭ洗浄装置内で循環させて洗浄を行うこととなる。
【００４５】
上述したように、ＳＰＭ洗浄では薬液に過酸化水素水を追加し続けなければならないため、過酸化水素水が多量に必要となり半導体装置の製造コストが高くなる。また、過酸化水素水を追加し続けても、水が発生して薬液の過硫酸濃度が低下することでレジスト除去性能を高い状態で維持することができないため、除去可能なレジストの量などが制限される。つまり、レジスト除去性能が一定ではなく使用により低下するため、洗浄用の薬液として使用できる範囲で最も低いレジスト除去性能により除去できるフォトレジスト膜の量またはフォトレジスト膜の種類でなければ洗浄対象として扱うことができない。
【００４６】
つまり、例えば半導体基板上のフォトレジスト膜の膜厚が厚すぎたり、洗浄槽内で同時に洗浄する半導体ウエハの枚数が多すぎたりすると、半導体基板の表面のフォトレジスト膜を除去しきれない可能性が高くなる。
【００４７】
また、フォトレジスト膜はより多くの不純物が導入（ドーズ）されるほど除去されにくくなる性質を有しているため、例えば１×１０１３個／ｃｍ２よりも多く不純物が導入されたフォトレジスト膜はＳＰＭ洗浄では除去できない問題が発生する場合がある。
【００４８】
次に、ＳＰＭ洗浄の後であってＡＰＭ洗浄を行う前に、ＳＰＭ洗浄により半導体基板表面に残ったＳＰＭ洗浄の薬液（特に硫酸）および残渣の一部を洗い流すために水を用いた洗浄を行う必要がある。水を用いた洗浄では図２１のステップＳＰ３に示すＱＤＲ（Quick Dump Rinse）を行った後に、ステップＳＰ４に示すＯＦ（Over Flow Rinse）を行う。ＱＤＲとは、洗浄する対象である半導体ウエハを入れた槽に水または純水を満たし、洗浄対象に水をシャワーしながら一気に排水する薬液処理後のリンス（濯ぎ）方法である。また、ＯＦは水を供給・排出し続けるリンス槽内の水の中に半導体ウエハを浸して洗浄する洗浄方法である。本願では、ＱＤＲおよびＯＦの工程を行うことを、純水リンス工程と呼ぶ。つまり、純水リンス工程はＱＤＲ工程およびＯＦ工程を含んでいる。
【００４９】
このように水を用いた洗浄（純水リンス工程）の後に、ＡＰＭ洗浄（図２１のステップＳＰ５）を行うことで、半導体基板上に残るフォトレジスト膜の一部などからなる微粒子（残渣）またはその他の有機物を除去する。ＡＰＭ洗浄はＡＰＭ洗浄槽内のアンモニア、過酸化水素水および水を含む薬液内に半導体ウエハを浸して洗浄を行う洗浄方法である。しかし、ＡＰＭ洗浄は、アルミニウム（Ａｌ）、鉄（Ｆｅ）のような金属不純物がＡＰＭ洗浄の薬液内に微量でも混入すると金属粒子が半導体基板の表面に多量に付着する問題を有しているため、それらを除去するためにＡＰＭ洗浄の後にＨＰＭ洗浄（図２１のステップＳＰ８）を行わなければならない。
【００５０】
ＨＰＭ洗浄の前にはＡＰＭ洗浄の薬液などを半導体基板の表面から除去するために、ステップＳＰ３およびステップＳＰ４と同様にＱＤＲ（ステップＳＰ６）およびＯＦ（ステップＳＰ７）を行う。ＨＰＭ洗浄はＨＰＭ洗浄槽内の塩酸、過酸化水素水および水を含む薬液内に半導体ウエハを浸して洗浄を行う洗浄方法であり、これを行うことで半導体基板上に残っていた金属粒子（例えばアルミニウムまたは鉄）を除去する。ＨＰＭ洗浄を行った後は、半導体基板の表面からＨＰＭ洗浄の薬液を除去するためのＱＤＲ（ステップＳＰ９）またはＯＦ（ステップＳＰ１０）などが必要となる。
【００５１】
次に、ステップＳＰ１０までの洗浄工程を終えた半導体基板を乾燥させる乾燥（ステップＳＰ１１）工程を行う。乾燥工程では、半導体ウエハを例えば機械的に固定し、または真空チャックなどを用いて固定した後、半導体ウエハを回転させることで乾燥させる方法が考えられる。また、他の乾燥方法として、ＩＰＡ（Iso-Propyl Alcohol）乾燥法を行うことも考えられる。ＩＰＡ乾燥法は、イソプロピルアルコールの液体に半導体ウエハを浸けた後、アルコールの揮発によって半導体基板の表面を乾燥させる乾燥方法である。
【００５２】
以上説明したように、ＳＰＭ洗浄を行った後にはステップＳＰ３〜ステップＳＰ１１に示す洗浄工程および乾燥工程が必要となり、これらの工程を行わなければ、次の成膜工程などに移行することができない。このように多くの工程を要するのはＳＰＭ洗浄のレジスト除去性能が薬液内の水の増加により低下するためであり、ＳＰＭ洗浄を行えば、上記の多くの洗浄工程を行うための時間、薬液、装置およびその装置を半導体装置の製造工場内に配置するスペースが必要となるため、半導体装置の製造コストが増加する問題がある。
【００５３】
具体的には、製造工程が増え、半導体装置の製造に要する時間が増加すればスループットが低下し、半導体装置の製造コストも増加する。洗浄装置内にＳＰＭ洗浄部、ＡＰＭ洗浄部およびＨＰＭ洗浄部を有するような洗浄装置はＡＰＭ洗浄部およびＨＰＭ洗浄部を有していない洗浄装置に比べて非常に高価になる。また、半導体装置の製造現場において、露光装置、成膜装置または洗浄装置などを設置するクリーンルームはその面積に限りがあるものであり、その面積を有効に活用するためにはそれぞれの装置を集約したり、縮小化することが望ましいのに対し、ＡＰＭ洗浄部およびＨＰＭ洗浄部を有するような洗浄装置は大きさが大きくなるため、このような装置を用いればクリーンルーム内の空間を有効に使用することができなくなる。
【００５４】
これに対し、本実施の形態の半導体装置の製造工程においては、フォトレジスト膜の除去の際にアッシングを行わず、電解硫酸を用いてフォトレジスト膜を除去し、薬液に過酸化水素水を補充する必要がない基板の洗浄方法を用いる。以下に、図３、図７および図９を用いて説明した工程において行ったフォトレジスト膜の除去工程の詳細を、図１０および図１１を用いて説明する。図１０は、本実施の形態の半導体装置の製造工程における洗浄工程を示すフロー（工程図）である。図１１は、図１０に示す洗浄工程で用いる洗浄装置を表わした模式図である。
【００５５】
図１０のステップＳ１に示すように、半導体基板の上面に形成されたフォトレジスト膜を除去する際には、まず電解硫酸を含む薬液を入れた電解硫酸槽に複数の半導体ウエハを浸す。これにより、半導体基板の表面に付着していたフォトレジスト膜または金属粒子は過硫酸または硫酸により除去される。なお、電解硫酸とは、硫酸を含む薬液（硫酸溶液）に、後述する過硫酸生成装置内の電極に電圧を印可することで生成した過硫酸を含む薬液（溶液）をいう。フォトレジスト膜の除去には過硫酸を用いることが重要であるため、前述した比較例では硫酸を含む薬液に過酸化水素水を加えることで過硫酸を生成していたが、本実施の形態の半導体装置の製造方法においては、電極を用いて硫酸を含む溶液に電圧を印可することで過硫酸を生成している。
【００５６】
ここで、図１１に本実施の形態の半導体装置の製造工程においてフォトレジスト膜などの除去に用いる洗浄装置の模式図を示す。図１１では、薬液および水の循環経路ならびにそれらの流れる方向を矢印で示している。なお、薬液（硫酸溶液）の流れる経路は太い実線の矢印で示し、薬液の冷却に用いる冷却器内に供給される水の流れる経路は細い破線で示し、気体（ガス）の流れる経路は細い一点鎖線で示している。この洗浄装置ＲＤは洗浄機Ｒａおよび電解硫酸生成装置Ｒｂを含んでいる。なお、本実施の形態では一体の洗浄装置ＲＤが洗浄機Ｒａおよび電解硫酸生成装置Ｒｂを有している例を説明するが、洗浄機Ｒａおよび電解硫酸生成装置Ｒｂは別個の装置であってもよい。
【００５７】
図１１に示すように、洗浄装置ＲＤを構成する洗浄機Ｒａは、内部に電解硫酸槽６０を有する。電解硫酸槽６０は電解硫酸生成装置Ｒｂから送り込まれる過硫酸などを含む硫酸溶液を用いて半導体ウエハ６１を洗浄する洗浄槽であり、一度に複数の半導体ウエハ６１を洗浄することができる所謂バッチ式の洗浄槽である。電解硫酸槽６０内には前記硫酸溶液を加熱するヒータ６２が設けられており、ヒータ６２により電解硫酸槽６０内の硫酸溶液は１１０℃〜１５０℃に加熱される。洗浄工程（レジスト除去工程）では、半導体ウエハ６１は例えば５０枚程度を並べて電解硫酸槽６０内に一度に入れ、それらの表面の洗浄（レジスト除去）を行うことができる。なお、本願では過硫酸を含む硫酸溶液を電解硫酸と呼ぶが、図１１に示す洗浄装置ＲＤ内を流れる硫酸溶液にも過硫酸は含まれているものとする。
【００５８】
また、電解硫酸槽６０内の硫酸溶液は主に過硫酸、硫酸および水により構成されており、この場合、電解硫酸槽６０内の硫酸溶液内の過硫酸を含む硫酸濃度は８０〜９０ｗｔ％（重量パーセント）の濃度を有しているものとする。
【００５９】
また、洗浄機Ｒａ内には、電解硫酸槽６０内の硫酸溶液がポンプ６３を用いて吸い出され、配管を通じて再び電解硫酸槽６０内に戻されるような循環経路が形成されている。前述したヒータ６２は電解硫酸槽６０内に配置せずに、前記循環経路を通過する硫酸溶液を加熱するように前記循環経路を構成する配管を囲むように配置してもよい。その場合は、例えば前記循環経路の途中に硫酸溶液がガラス管内を通る箇所を設け、そのガラス管の周りにランプによって硫酸溶液を加熱するヒータ６２を設けることが考えられる。
【００６０】
前記循環経路の途中には硫酸溶液を取出して電解硫酸生成装置Ｒｂに送り込む配管と、電解硫酸生成装置Ｒｂから前記循環経路に硫酸溶液を送り込む配管とが設けられている。電解硫酸生成装置Ｒｂは内部に冷却器６４、貯留槽６５、過硫酸生成装置６６、気液分離器６７、ポンプ６８〜７０およびフィルタ７１を有しており、洗浄機Ｒａ内の循環経路から取り込まれた硫酸溶液はまず冷却器６４により冷却された後、貯留槽６５に送られる。冷却器６４は例えば水を用いた水冷装置であり、冷却器６４内の水はポンプ６８を用いて冷却器６４の中と外との間で循環され、その循環経路では冷却水の排出および供給が行われる。
【００６１】
貯留槽６５内に送られた硫酸溶液の一部はポンプ６９により過硫酸生成装置６６に送られ、その後気液分離器６７に送られた後、再び貯留槽６５に戻される。この経路では、硫酸溶液はまず過硫酸生成装置６６において電気分解して過硫酸を生成し、硫酸溶液内の過硫酸の濃度を高める。ここで生成される過硫酸は、ペルオキソ二硫酸またはペルオキソ一硫酸の少なくとも一方を含むものである。このとき、過硫酸生成装置６６での電気分解工程では硫酸溶液に気泡（ガス）が発生するが、この気泡は気液分離器６７において硫酸溶液と分離される。
【００６２】
過硫酸生成装置６６は、フッ素樹脂などからなる配管内に陰極および陽極からなる電極対を有しており、それらの電極間に電圧印加し、硫酸溶液を介して５０Ａの電流を流すことにより、硫酸溶液内に過硫酸を生成する。ここでは電極間を流れる電流を５０Ａの直流電流で固定し、電極間の電圧を約１００Ｖで可変させて電気分解を行う。過硫酸生成装置６６内の電極には、不純物が導入されたダイヤモンド電極に銅板を組み合わせたものを使用する。過硫酸生成装置６６により電圧を印可された硫酸と水とを含む硫酸溶液内には過硫酸と気泡とが生成される。
【００６３】
気液分離器６７内には、気泡を硫酸溶液から分離するために不活性ガスが供給されており、前記気泡（ガス）は前記不活性ガスと共に電解硫酸生成装置Ｒｂの外部に排気される。ここでは、不活性ガスとして、図１１に示すように例えば窒素（Ｎ２）を用いる。
【００６４】
過硫酸生成装置６６により過硫酸濃度が上昇した硫酸溶液は主に過硫酸、硫酸および水により構成されており、硫酸溶液内の過硫酸を含む硫酸の濃度は８５ｗｔ％以上の濃度を有しているものとする。硫酸溶液を構成する前記水は、特に純度が高い純水であることが好ましい。ただし、硫酸溶液内には水を混合していなくてもよく、その場合、過硫酸生成装置６６を通過した後の硫酸溶液内の過硫酸を含む硫酸の濃度は９０ｗｔ％以上であるものとする。
【００６５】
なお、過硫酸生成装置６６はここでは対向する電極対を有するものとするが、この電極間に隔膜を設けて、陰極と陽極とで生成されるそれぞれの物質を分離して利用するような構造を有していても構わない。
【００６６】
このように過硫酸生成装置６６および気液分離器６７を通して過硫酸濃度を高めた硫酸溶液を貯留槽６５に戻すことで、電解硫酸槽６０におけるレジスト除去および洗浄で消費された過硫酸を補うことができる。
【００６７】
貯留槽６５内の硫酸溶液の一部はポンプ７０により洗浄機Ｒａ内の循環経路にフィルタ７１を通じて送られ、再び電解硫酸槽６０内でレジストの除去および洗浄に用いられる。フィルタ７１では、硫酸溶液内の微粒子などの不純物を取り除く。
【００６８】
以上に述べたように、洗浄装置ＲＤ内には、洗浄機Ｒａ内で循環し、電解硫酸槽６０から硫酸溶液を取り出して再び電解硫酸槽６０に戻す第１循環経路と、電解硫酸生成装置Ｒｂ内で循環し、貯留槽６５内の硫酸溶液を取り出して過硫酸生成装置６６および気液分離器６７を通して過硫酸濃度を高めた後に貯留槽６５に戻す第２循環経路とがある。また、洗浄機Ｒａおよび電解硫酸生成装置Ｒｂ間で循環し、第１循環経路から取出した硫酸溶液を貯留槽６５に溜めた後に第１循環経路に再び戻す第３循環経路がある。
【００６９】
硫酸溶液内の過硫酸は電解硫酸槽６０でレジスト除去および洗浄のために消費されるが、上記のように過硫酸生成装置６６で連続的に生成された過硫酸を貯留槽６５を介して電解硫酸槽６０に供給することで補われる。このため、硫酸溶液に過酸化水素水を加えなくても過硫酸濃度の低下を防ぐことができるため、過酸化水素水を加えることに起因して硫酸溶液内に水が生成されることがなく、硫酸溶液内の水が増えることを防ぎ、硫酸溶液のレジスト除去性能が低下することを防ぐことができる。
【００７０】
つまり、前述したＳＰＭ洗浄とは違い、レジスト除去性能が低下することなく、高いレジスト除去性能を維持することができるため、電解硫酸槽６０で行うレジスト除去では有機物などの有機物または金属などからなる微粒子または残渣が半導体基板の表面に残ることを防ぐことができる。したがって、電解硫酸を用いてフォトレジスト膜の除去および半導体基板の洗浄を行う本実施の形態では、ＳＰＭ洗浄を行った後に必要であったＡＰＭ洗浄およびＨＰＭ洗浄を行う必要がない。ＳＰＭ洗浄を行う洗浄機内にはＳＰＭ洗浄槽のみならずＡＰＭ洗浄部およびＨＰＭ洗浄部が設けられていることが考えられるが、本実施の形態の基板の洗浄方法ではＡＰＭ洗浄およびＨＰＭ洗浄を行わないため、洗浄機Ｒａ内には電解硫酸槽６０の他に薬液を用いる洗浄装置（洗浄部）を必要としない。よって、洗浄装置ＲＤを小さくすることが可能であるため、洗浄装置が高価なものになることを防ぎ、洗浄装置ＲＤの大きさを小さくすることができる。これにより、例えば洗浄装置ＲＤをクリーンルーム内などに配置した場合、ＳＰＭ洗浄部、ＡＰＭ洗浄部およびＨＰＭ洗浄部を有する洗浄装置を配置する場合に比べてクリーンルーム内の空間をより有効に利用することができる。
【００７１】
また、ＳＰＭ洗浄、ＡＰＭ洗浄またはＨＰＭ洗浄などで洗浄を行う場合、アッシングをせずに薬液および水での洗浄工程のみでフォトレジスト膜を除去することは困難である。したがって、アッシングを行う場合の洗浄工程の手順としては、以下の（１）〜（６）のそれぞれに示す工程順に行う方法が考えられる。
（１）アッシング、ＳＯＭ洗浄、純水リンス洗浄、ＡＰＭ洗浄、純水リンス洗浄、ＨＰＭ洗浄、純水リンス洗浄、乾燥。
（２）アッシング、ＳＰＭ洗浄、純水リンス洗浄、ＡＰＭ洗浄、純水リンス洗浄、ＨＰＭ洗浄、純水リンス洗浄、乾燥。
（３）アッシング、ＳＰＭ洗浄、純水リンス洗浄、ＡＰＭ洗浄、純水リンス洗浄、乾燥。
（４）アッシング、ＳＯＭ洗浄、純水リンス洗浄、乾燥。
（５）アッシング、ＳＰＭ洗浄、純水リンス洗浄、乾燥。
（６）アッシング、ＡＰＭ洗浄、純水リンス洗浄、ＨＰＭ洗浄、純水リンス洗浄、乾燥。
【００７２】
ここで、例えば上記の手順（１）は、アッシングの後に順にＳＯＭ洗浄、純水リンス洗浄（純水リンス工程）、ＡＰＭ洗浄、純水リンス洗浄（純水リンス工程）、ＨＰＭ洗浄、純水リンス洗浄（純水リンス工程）および乾燥を行うことを示している。なお、ＳＯＭ（sulfuric-ozone mix）洗浄は、硫酸槽にオゾン（Ｏ３）を吹き込んでフォトレジスト膜などを除去し、対象物を洗浄を行う洗浄方法であり、ＳＰＭ洗浄よりは洗浄能力が劣る洗浄方法である。
【００７３】
前述したように、ＡＰＭ洗浄およびＨＰＭ洗浄はＳＰＭ洗浄で除去できなかった微粒子、または洗浄対象物に付着している金属粒子などを除去するために行うものであるため、ＳＰＭ洗浄、ＳＯＭ洗浄を行わない上記手順（６）と、ＡＰＭ洗浄またはＨＰＭ洗浄を行わない上記手順（３）〜（５）とは、例えば上記手順（１）、（２）に比べて洗浄性能が低く、使用できる条件が限られる。
【００７４】
アッシングを行わず、ＳＰＭ洗浄によりフォトレジスト膜を除去することも考えられるが、前述したようにＳＰＭ洗浄では除去できるフォトレジスト膜の量（膜厚）が大きい場合はレジスト除去が困難になるし、１×１０１３個／ｃｍ２よりも多く不純物が導入されたフォトレジスト膜はＳＰＭ洗浄では除去できないという制限がある。
【００７５】
これに対し、本実施の形態で用いる洗浄装置ＲＤは高いレジスト除去性能を有していることから、アッシングを行わずに半導体基板表面のフォトレジスト膜を取り除くことができるため、半導体装置の製造工程を図１０に示すように簡略化し、スループットを向上させることで、半導体装置の製造コストを低減することができる。本実施の形態のレジスト除去工程では、電解硫酸を用いた洗浄が高いレジスト除去性能を有していることにより、イオン注入工程で打ち込み防止のマスクとして用いられたフォトレジスト膜であって、不純物が５×１０１４個／ｃｍ２注入され、ＳＰＭ洗浄法では剥離が困難なフォトレジスト膜でも除去することができる。
【００７６】
すなわち、不純物が１×１０１３個／ｃｍ２よりも多く注入されたフォトレジスト膜を除去することが困難なＳＰＭ洗浄法に比べ、本実施の形態の半導体装置の製造方法における洗浄工程では、より多くの不純物が導入され、除去が困難となったフォトレジスト膜であっても除去することができる。また、このようにレジスト除去性能が向上することで、膜厚が厚いためにＳＰＭ洗浄では除去が困難なフォトレジスト膜であっても除去することができる。
【００７７】
この場合、アッシング工程を省略することが可能となるため、本実施の形態の基板の洗浄工程では、電解硫酸洗浄、純水リンス洗浄、乾燥という少ない工程で基板の洗浄を行うことができる。つまり、アッシング工程を省くことで、上記手順（１）〜（６）のいずれの洗浄方法よりも洗浄工程を少なくし、かつ洗浄性能を向上させることができる。
【００７８】
次に、電解硫酸洗浄（図１０のステップＳ１）を行った後は、半導体基板の表面に残る電解硫酸を取り除くため、ＱＤＲ工程（ステップＳ２）、７０℃ＯＦ工程（ステップＳ３）および常温ＯＦ工程（ステップＳ４）を順に行い、続いて半導体基板を乾燥させる乾燥工程（ステップＳ５）を行う。ステップＳ３の７０℃ＯＦ工程では、約７０℃に温められた純水を用いて半導体基板を洗浄を行い、ステップＳ４の常温ＯＦ工程では、約２５℃の純水を用いて半導体基板を洗浄を行う。本実施の形態では、図１０に示すステップＳ２〜Ｓ３に示すＱＤＲ工程、７０℃ＯＦ工程および常温ＯＦ工程をまとめて純水リンス工程と呼ぶ。
【００７９】
図１１に示す洗浄機Ｒａ内には半導体基板を洗浄するためのＱＤＲ（ステップＳ２）、７０℃ＯＦ工程（ステップＳ３）および常温ＯＦ工程（ステップＳ４）を行う装置が設けられていてもよく、半導体基板を乾燥させるための装置が設けられていてもよい。これは、ＳＰＭ洗浄を行う洗浄装置であっても同様である。本実施の形態では、図１１に示していないが、洗浄機Ｒａ内にはＱＤＲ洗浄部、ＯＦ洗浄部および乾燥装置が配置されているものとする。したがって、洗浄装置ＲＤ内に搬送され、電解硫酸槽６０でフォトレジスト膜などの有機物または金属粒子などを除去された半導体ウエハ６１は、洗浄機Ｒａ内のＱＤＲ洗浄部で純水洗浄された後にＯＦ洗浄部で純水洗浄され、続いて乾燥装置で乾燥工程を経た後に洗浄装置ＲＤから取り出され、次の成膜工程などに用いられる装置に搬送されるものとする。つまり、電解硫酸による洗浄、純水洗浄および乾燥は一台の装置内で処理される。
【００８０】
なお、実際に洗浄装置ＲＤを使用する場合には、電解硫酸槽６０内に半導体ウエハ６１を入れていない状態で硫酸溶液を上記第１〜第３循環経路を循環させ、電解硫酸槽６０内の硫酸溶液の温度をヒータ６２により例えば１４０℃程度に加熱し、冷却器６４での硫酸溶液の冷却、過硫酸生成装置６６での過硫酸の生成、および気液分離器６７での気泡分離などを一定時間行う。この洗浄装置ＲＤ内のでの一連の動作により硫酸溶液の温度、濃度分布などが定常状態となった後に、レジスト膜が付いた半導体ウエハ６１を電解硫酸槽６０内に浸し、洗浄を開始する。
【００８１】
本実施の形態の基板の洗浄工程は、図１０に示すように、比較例として図２１に示した洗浄工程に比べて工程数が少ないため、半導体装置の製造工程が簡略化されている。これは、前述したように電解硫酸を用いて半導体基板の洗浄を行っても薬液のレジスト除去性能が低下しないため、薬液のレジスト除去性能が低下するＳＰＭ洗浄の後に必要であったＡＰＭ洗浄およびＨＰＭ洗浄が不要だからである。また本実施の形態の場合はフォトレジスト膜除去のためのアッシングも不要であり、図２１に示す比較例の洗浄工程を行った場合に比べ、本実施の形態の洗浄工程を行えば洗浄工程にかかる時間を半分程度に短縮することができる。
【００８２】
本発明者らは、電解硫酸を用いた洗浄を繰り返し行った場合、過酸化水素水を補充しなくてもレジスト除去性能が低下しないことを実証するため、洗浄装置の連続稼働によるレジスト除去性能の変化を調べる実験を行った。この実験は、直径６インチの半導体ウエハの主面の全面に、厚さ１．７μｍのフォトレジスト膜を塗布し、このフォトレジスト膜の表面にＰ型の不純物であるホウ素（Ｂ）を１００ｋｅＶのエネルギーで５×１０１４個／ｃｍ２導入した半導体ウエハを一度に５０枚バッチ処理（洗浄）する事を繰り返し行うものであり、洗浄装置ＲＤを用いたこの洗浄処理を２９日間連続稼働させて行った。この期間中に洗浄処理した半導体ウエハは合計１７７５枚である。また、この期間中に硫酸溶液の補充または交換は行っておらず、硫酸溶液に対する過酸化水素水の供給も行っていない。実験では、最初に洗浄処理を行った半導体ウエハと、２９日の連続稼働の最後に洗浄処理した半導体ウエハのそれぞれの表面に残留する直径０．３μｍ以上の微粒子数を数えることでレジスト除去性能の変化を比較した。
【００８３】
実験の結果、実験開始時に洗浄装置ＲＤに硫酸溶液を投入し、装置を稼働させて最初に洗浄を行った半導体ウエハと、２９日の連続稼働の最後に洗浄処理した半導体ウエハでは、洗浄処理後に半導体ウエハの表面に残る微粒子の数はほぼ同一といえる程度であり、具体的には一枚の半導体ウエハの主面には１０〜３０個の微粒子が残存しているのみであった。このことから、電解硫酸を用いた洗浄では、過酸化水素水または硫酸を補充しなくても高いレジスト除去性能を維持することが可能であり、また、過酸化水素水を補充することに起因する水の発生もないため、硫酸溶液が水によって薄まることもなく、レジスト除去性能が低下することを防ぐことが可能であることが分かる。
【００８４】
さらに、電解硫酸を用いた洗浄ではフォトレジスト膜のような有機物だけでなく、半導体基板の主面に付着している金属粒子を除去することが可能である。本発明者らが行った実験では、アッシング装置（アッシャー）を用いたアッシングによりレジスト除去を行った場合、半導体基板の表面に金属の残渣が付着しやすいことを利用し、アッシング工程の直後の半導体基板と、アッシング工程の後に電解硫酸を用いた洗浄を行った半導体基板のそれぞれの表面に付着している金属の単位面積当たりの原子数（ａｔｏｍｓ／ｃｍ２）を比べることで、電解硫酸を用いた洗浄による金属除去性能を調べた。
【００８５】
図１２に示す表は、アッシング工程の後に洗浄を行っていない、つまり電解硫酸による異物の除去工程の前の半導体基板の表面に残存する各金属の原子数を測定した結果を上段に示し、本実施の形態の半導体装置の製造方法で使用する電解硫酸を用いた異物の除去工程（洗浄）をアッシング工程の後に行った場合の半導体基板の表面に残存する各金属の原子数を測定した結果を下段に示すものである。つまり、図１２は本実施の形態で用いる電解硫酸の金属除去性能を示している。なお、表の原子数の数値の右側に下向きの矢印が記載されているデータは、実際に半導体基板の表面に残存する原子数がその数値以下であることを示し、計測が困難な程度にまで金属の原子数が少なくなっていることを表わしている。
【００８６】
図１２に示すように、アッシングを行った半導体基板の表面には特にＡｌおよびＦｅが付着しやすく、他の金属に比べて多数の原子が付着していることが分かる。これに対し、電解硫酸による洗浄を行った後の半導体基板の表面におけるＡｌおよびＦｅの原子数は大幅に減少している。このように、硫酸が元々有する金属除去性能は電解硫酸も有しているため、電解硫酸を用いた洗浄では半導体基板の主面に形成された金属粒子などを除去することが可能である。
【００８７】
次に、図１３に示すように、ｐ型ウエル５のゲート電極８ａの両側の領域にリン（Ｐ）またはヒ素（Ａｓ）などのｎ型の不純物をイオン注入することにより、（一対の）ｎ−型半導体領域９ａを形成し、ｎ型ウエル６のゲート電極８ｂの両側の領域にホウ素（Ｂ）などのｐ型の不純物をイオン注入することにより、（一対の）ｐ−型半導体領域１０ａを形成する。ｎ−型半導体領域９ａおよびｐ−型半導体領域１０ａの深さ（接合深さ）は、例えば３０ｎｍ程度とすることができる。
【００８８】
その後、ゲート電極８ａ、８ｂの側壁上に、絶縁膜として、例えば酸化シリコンまたは窒化シリコンあるいはそれら絶縁膜の積層膜などからなる側壁スペーサまたはサイドウォール（側壁絶縁膜）１１を形成する。サイドウォール１１は、例えば、半導体基板１上に酸化シリコン膜または窒化シリコン膜あるいはそれらの積層膜を堆積し、この酸化シリコン膜または窒化シリコン膜あるいはそれらの積層膜をＲＩＥ（Reactive Ion Etching）法などにより異方性エッチングすることによって形成することができる。
【００８９】
サイドウォール１１の形成後、（一対の）ｎ＋型半導体領域９ｂ（ソース、ドレイン領域）を、例えば、ｐ型ウエル５のゲート電極８ａおよびサイドウォール１１の両側の領域にリン（Ｐ）またはヒ素（Ａｓ）などのｎ型の不純物をイオン注入することにより形成する。例えば、リン（Ｐ）を５×１０１５／ｃｍ２程度、ヒ素（Ａｓ）を４×１０１５／ｃｍ２程度注入して形成する。また、（一対の）ｐ＋型半導体領域１０ｂ（ソース、ドレイン領域）を、例えば、ｎ型ウエル６のゲート電極８ｂおよびサイドウォール１１の両側の領域にホウ素（Ｂ）などのｐ型の不純物をイオン注入することにより形成する。例えば、ホウ素（Ｂ）を４×１０１５／ｃｍ２程度注入して形成する。ｎ＋型半導体領域９ｂを先に形成しても、あるいはｐ＋型半導体領域１０ｂを先に形成しても良い。イオン注入後、導入した不純物の活性化のためのアニール処理を、例えば１０５０℃程度で５秒程度の熱処理（スパイクアニール処理）にて行うこともできる。ｎ＋型半導体領域９ｂおよびｐ＋型半導体領域１０ｂの深さ（接合深さ）は、例えば８０ｎｍ程度とすることができる。
【００９０】
ｎ＋型半導体領域９ｂは、ｎ−型半導体領域９ａよりも不純物濃度が高く、ｐ＋型半導体領域１０ｂは、ｐ−型半導体領域１０ａよりも不純物濃度が高い。これにより、ｎチャネル型ＭＩＳＦＥＴのソースまたはドレインとして機能するｎ型の半導体領域（不純物拡散層）が、ｎ＋型半導体領域（不純物拡散層）９ｂおよびｎ−型半導体領域９ａにより形成され、ｐチャネル型ＭＩＳＦＥＴのソースまたはドレインとして機能するｐ型の半導体領域（不純物拡散層）が、ｐ＋型半導体領域（不純物拡散層）１０ｂおよびｐ−型半導体領域１０ａにより形成される。従って、ｎチャネル型ＭＩＳＦＥＴおよびｐチャネル型ＭＩＳＦＥＴのソース・ドレイン領域は、ＬＤＤ（Lightly doped Drain）構造を有している。ｎ−型半導体領域９ａは、ゲート電極８ａに対して自己整合的に形成され、ｎ＋型半導体領域９ｂは、ゲート電極８ａの側壁上に形成されたサイドウォール１１に対して自己整合的に形成される。ｐ−型半導体領域１０ａは、ゲート電極８ｂに対して自己整合的に形成され、ｐ＋型半導体領域１０ｂは、ゲート電極８ｂの側壁上に形成されたサイドウォール１１に対して自己整合的に形成される。
【００９１】
このようにして、ｐ型ウエル５に、電界効果トランジスタとしてｎチャネル型ＭＩＳＦＥＴＱｎが形成される。また、ｎ型ウエル６に、電界効果トランジスタとしてｐチャネル型ＭＩＳＦＥＴＱｐが形成される。これにより、図１３の構造が得られる。ｎチャネル型ＭＩＳＦＥＴＱｎは、ｎチャネル型の電界効果トランジスタとみなすことができ、ｐチャネル型ＭＩＳＦＥＴＱｐは、ｐチャネル型の電界効果トランジスタとみなすことができる。また、ｎ＋型半導体領域９ｂは、ｎチャネル型ＭＩＳＦＥＴＱｎのソースまたはドレイン用の半導体領域とみなすことができ、ｐ＋型半導体領域１０ｂは、ｐチャネル型ＭＩＳＦＥＴＱｐのソースまたはドレイン用の半導体領域とみなすことができる。
【００９２】
次に、サリサイド（Salicide：Self Aligned Silicide）技術により、ｎチャネル型ＭＩＳＦＥＴＱｎのゲート電極８ａおよびソース・ドレイン領域（ここではｎ＋型半導体領域９ｂ）の表面と、ｐチャネル型ＭＩＳＦＥＴＱｐのゲート電極８ｂおよびソース・ドレイン領域（ここではｐ＋型半導体領域１０ｂ）の表面とに、低抵抗の金属シリサイド層（後述の金属シリサイド層４１に対応）を形成する。本実施の形態におけるサリサイドプロセスは部分反応方式のサリサイドプロセスを用い、以下に、金属シリサイド層の形成工程について説明する。
【００９３】
上記のようにして図１３の構造が得られた後、図１４に示すように、ゲート電極８ａ、８ｂ、ｎ＋型半導体領域９ｂおよびｐ＋型半導体領域１０ｂの表面を露出した状態で、ゲート電極８ａ、８ｂ、ｎ＋型半導体領域９ｂおよびｐ＋型半導体領域１０ｂ上を含む半導体基板１の主面（全面）上に金属膜１２を、例えばスパッタリング法を用いて形成（堆積）する。すなわち、ｎ＋型半導体領域９ｂおよびｐ＋型半導体領域１０ｂ上を含む半導体基板１上に、ゲート電極８ａ、８ｂを覆うように、金属膜１２が形成される。金属膜１２は、例えばＮｉ（ニッケル）−Ｐｔ（白金）合金膜（ＮｉとＰｔの合金膜）からなり、その厚さ（堆積膜厚）は、例えば１５〜４０ｎｍ程度とすることができる。
【００９４】
次に、図１５に示すように、半導体基板１に第１の熱処理（１ｓｔアニール処理）を施す。ここで、第１の熱処理は、２５０℃〜３００℃で行うことが好ましい。第１の熱処理により、ゲート電極８ａ、８ｂを構成する多結晶シリコン膜と金属膜１２、およびｎ＋型半導体領域９ｂおよびｐ＋型半導体領域１０ｂを構成する単結晶シリコンと金属膜１２を選択的に反応させて、金属・半導体反応層である金属シリサイド層４１を形成する。このとき、金属膜１２内のＮｉ−Ｐｔ合金膜は、半導体基板１（ゲート電極８ａ、８ｂ、ｎ＋型半導体領域９ｂおよびｐ＋型半導体領域１０ｂの各上部）に接する底面側から反対側の上面方向に向かって５〜７ｎｍの範囲のＮｉ−Ｐｔ合金がゲート電極８ａ、８ｂ、ｎ＋型半導体領域９ｂおよびｐ＋型半導体領域１０ｂの各上部と反応する。
【００９５】
すなわち、図１４に示す工程において半導体基板１上に１５〜４０ｎｍの厚さで形成された金属膜１２が、第１の熱処理において、ゲート電極８ａ、８ｂ、ｎ＋型半導体領域９ｂおよびｐ＋型半導体領域１０ｂの各上部において反応して図１５に示す金属シリサイド層４１となるのは、ゲート電極８ａ、８ｂ、ｎ＋型半導体領域９ｂおよびｐ＋型半導体領域１０ｂの各上部の金属膜１２の全膜厚の内の一部である。このため、図１５に示すように、金属シリサイド層４１が形成された半導体基板１上の金属膜１２は、ゲート電極８ａ、８ｂ、ｎ＋型半導体領域９ｂおよびｐ＋型半導体領域１０ｂの各上部において、他の領域の金属膜１２の膜厚に比べて膜厚が薄くなっている。このように、金属膜１２の膜厚の一部のみを必要量だけ反応させて金属シリサイド層４１を形成するサイリサイドプロセスを、ここでは部分反応方式のサリサイドプロセスと呼ぶ。
【００９６】
次に、図１６に示すように、未反応の金属膜１２（すなわちゲート電極８ａ、８ｂ、ｎ＋型半導体領域９ｂまたはｐ＋型半導体領域１０ｂと反応しなかった金属膜１２）とを除去する。この際、ゲート電極８ａ、８ｂ、ｎ＋型半導体領域９ｂおよびｐ＋型半導体領域１０ｂの表面上に金属シリサイド層４１を残存させる。
【００９７】
その後、半導体基板１に第２の熱処理（２ｎｄアニール処理）を施す。第２の熱処理は、上記第１の熱処理の熱処理温度とほぼ同程度か、もしくはそれよりも高い熱処理温度で行う。第２の熱処理を行うことで、金属シリサイド層４１は低抵抗のＮｉＳｉにより構成される領域となる。
【００９８】
次に、図１７に示すように、半導体基板１の主面上に絶縁膜４２を形成する。すなわち、ゲート電極８ａ、８ｂを覆うように、金属シリサイド層４１上を含む半導体基板１上に絶縁膜４２を形成する。絶縁膜４２は例えば窒化シリコン膜からなり、成膜温度（基板温度）４５０℃程度のプラズマＣＶＤ法などにより形成することができる。それから、絶縁膜４２上に絶縁膜４２よりも厚い絶縁膜４３を形成する。絶縁膜４３は例えば酸化シリコン膜などからなり、ＴＥＯＳを用いて成膜温度４５０℃程度のプラズマＣＶＤ法などにより形成することができる。これにより、絶縁膜４２、４３からなる層間絶縁膜が形成される。その後、絶縁膜４３の表面をＣＭＰ法により研磨するなどして、絶縁膜４３の上面を平坦化する。下地段差に起因して絶縁膜４２の表面に凹凸形状が形成されていても、絶縁膜４３の表面をＣＭＰ法により研磨することにより、その表面が平坦化された層間絶縁膜を得ることができる。
【００９９】
次に、図１８に示すように、絶縁膜４３上に形成したフォトレジスト膜（図示せず）をエッチングマスクとして用いて、絶縁膜４３、４２をドライエッチングすることにより、絶縁膜４２、４３にコンタクトホール（貫通孔、孔）４４を形成する。この際、まず絶縁膜４２に比較して絶縁膜４３がエッチングされやすい条件で絶縁膜４３のドライエッチングを行い、絶縁膜４２をエッチングストッパ膜として機能させることで、絶縁膜４３にコンタクトホール４４を形成してから、絶縁膜４３に比較して絶縁膜４２がエッチングされやすい条件でコンタクトホール４４の底部の絶縁膜４２をドライエッチングして除去する。コンタクトホール４４の底部では、半導体基板１の主面の一部、例えばｎ＋型半導体領域９ｂおよびｐ＋型半導体領域１０ｂの表面上の金属シリサイド層４１の一部や、ゲート電極８ａ、８ｂの表面上の金属シリサイド層４１の一部などが露出される。その後、前記フォトレジスト膜（図示せず）はレジスト除去方法により除去する。
【０１００】
続いて、コンタクトホール４４内に、タングステン（Ｗ）などからなるプラグ（接続用導体部、埋め込みプラグ、埋め込み導体部）４５を形成する。プラグ４５を形成するには、例えば、コンタクトホール４４の内部（底部および側壁上）を含む絶縁膜４３上に、成膜温度（基板温度）４５０℃程度のプラズマＣＶＤ法によりバリア導体膜４５ａ（例えばチタン膜、窒化チタン膜、あるいはそれらの積層膜）を形成する。それから、タングステン膜などからなる主導体膜４５ｂをＣＶＤ法などによってバリア導体膜４５ａ上にコンタクトホール４４を埋めるように形成し、絶縁膜４３上の不要な主導体膜４５ｂおよびバリア導体膜４５ａをＣＭＰ法またはエッチバック法などによって除去することにより、プラグ４５を形成することができる。ゲート電極８ａ、８ｂ、ｎ＋型半導体領域９ｂまたはｐ＋型半導体領域１０ｂ上に形成されたプラグ４５は、その底部でゲート電極８ａ、８ｂ、ｎ＋型半導体領域９ｂまたはｐ＋型半導体領域１０ｂの表面上の金属シリサイド層４１と接して、電気的に接続される。
【０１０１】
次に、図１９に示すように、プラグ４５が埋め込まれた絶縁膜４３上に、ストッパ絶縁膜５１および配線形成用の絶縁膜５２を順次形成する。ストッパ絶縁膜５１は絶縁膜５２への溝加工の際にエッチングストッパとなる膜であり、絶縁膜５２に対してエッチング選択比を有する材料を用いる。ストッパ絶縁膜５１は、例えばプラズマＣＶＤ法により形成される窒化シリコン膜とし、絶縁膜５２は、例えばプラズマＣＶＤ法により形成される酸化シリコン膜とすることができる。なお、ストッパ絶縁膜５１と絶縁膜５２には次に説明する第１層目の配線が形成される。
【０１０２】
続いて、シングルダマシン法により第１層目の配線を形成する。まず、フォトレジスト膜（図示せず）をマスクとしたドライエッチングによって絶縁膜５２およびストッパ絶縁膜５１の所定の領域に配線溝５３を形成し、前記フォトレジスト膜を除去した後、半導体基板１の主面上（すなわち配線溝の底部および側壁上を含む絶縁膜５２上）にバリア導体膜（バリアメタル膜）５４を形成する。その後、前記フォトレジスト膜はレジスト除去方法により除去する。バリア導体膜５４は、例えば窒化チタン膜、タンタル膜または窒化タンタル膜などを用いることができる。
【０１０３】
続いて、ＣＶＤ法またはスパッタリング法などによりバリア導体膜５４上に銅のシード層を形成し、さらに電解めっき法などを用いてシード層上に銅めっき膜を形成する。銅めっき膜により配線溝５３の内部を埋め込む。それから、配線溝５３以外の領域の銅めっき膜、シード層およびバリア導体膜５４をＣＭＰ法により除去して、銅を主導電材料とする第１層目の配線５５を形成する。配線５５は、プラグ４５を介してｎチャネル型ＭＩＳＦＥＴＱｎおよびｐチャネル型ＭＩＳＦＥＴＱｐのソースまたはドレイン用のｎ＋型半導体領域９ｂおよびｐ＋型半導体領域１０ｂやゲート電極８ａ、８ｂなどと電気的に接続されている。その後、デュアルダマシン法により第２層目の配線を形成するが、ここでは図示およびその説明は省略する。以上により、本実施の形態のＣＭＩＳＦＥＴを有する半導体装置が完成する。
【０１０４】
本実施の形態の半導体装置の製造方法では、基板の洗浄方法として電解硫酸を用いることで半導体基板の表面のフォトレジスト膜などの有機物からなる微粒子または残渣を除去し、さらに金属粒子を除去することができる。この場合、ＳＰＭ洗浄法のように、薬液（硫酸溶液）に過酸化水素水を補充し続ける必要もなく、また、硫酸溶液のレジスト除去性能も低下しないため、アッシング工程を省略することも可能である。よって、半導体装置の製造工程を簡略化し、スループットを向上させて半導体装置の製造コストを低減することが可能である。
【０１０５】
本実施の形態の半導体装置の製造工程では、例えば図３、図７および図９において説明したフォトレジスト膜の除去において、電解硫酸を用いた上記除去・洗浄方法を用いることで、比較例として図２１を用いて説明したＳＰＭ洗浄法を用いる除去・洗浄方法に比べて半導体装置の製造工程を簡略化することを可能としている。
【０１０６】
また、電解硫酸を用いる洗浄装置内にはＡＰＭ洗浄部およびＨＰＭ洗浄部が不要であるため、ＳＰＭ洗浄を行う洗浄装置に比べ、本実施の形態では洗浄装置を小さくすることが可能である。これにより、ＡＰＭ洗浄部およびＨＰＭ洗浄部を有する洗浄装置よりも価格が低い洗浄装置を用いることができ、また、小さい洗浄装置を用いることでクリーンルーム内の空間を有効に使用することができるため、設備投資を低減することで半導体装置の製造コストを低減することができる。
【０１０７】
（実施の形態２）
前記実施の形態では、図１０に示すステップＳ２〜Ｓ４において純水リンス工程を行っているが、本実施の形態では、図２０に示すように、ステップＳ３ａの７０℃ＯＦ工程において洗浄用の水（例えば純水）に超音波を印加する洗浄方法、または、ステップＳ４ａの常温ＯＦ工程において洗浄用の水に電解イオン水を供給する方法を用いる。
【０１０８】
具体的には、図２０に示すステップＳ３ａの７０℃ＯＦ洗浄工程では、純水リンス槽内の洗浄用水に１ＭＨｚ程度の周波数の超音波を印加することにより、電解硫酸洗浄（ステップＳ１）およびＱＤＲ工程（ステップＳ２）で除去できなかった半導体基板の表面の微粒子を物理的に分離し、取り除くことができる。これにより、７０℃ＯＦ洗浄の洗浄性能を向上させることができる。
【０１０９】
また、図２０に示すステップＳ４ａの常温ＯＦ洗浄工程では、洗浄用水に電気分解により生成したイオン水（還元水）を供給した混合液を洗浄に用いる。この洗浄工程では、半導体基板とその表面の微粒子が共にマイナスに帯電するため、互いの反発力により微粒子を基板表面から分離させて除去することができる。これにより、常温ＯＦ洗浄の洗浄性能を向上させることができる。
【０１１０】
上記の超音波印加および電解イオン水供給はいずれか一方のみを純水リンス工程に適用してもよいし、両方を適用してもよい。これにより、純水洗浄性能を高め、より信頼性の高い半導体装置を製造することができる。
【０１１１】
以上、本発明者らによってなされた発明をその実施の形態に基づき具体的に説明したが、本発明は前記実施の形態に限定されるものではなく、その要旨を逸脱しない範囲で種々変更可能であることはいうまでもない。
【０１１２】
例えば、前記実施の形態１、２では、半導体基板上に半導体素子を形成する場合の洗浄方法について説明したが、本発明を適用する技術はこれに限らず、例えば半導体基板ではないガラス基板、サファイア基板などを用いた基板の表面に残存または付着した有機物の除去などに適用することもできる。
【０１１３】
また、過硫酸および硫酸を含む硫酸溶液はフォトレジスト膜以外の有機物または金属粒子なども除去することが可能であるため、除去・洗浄する対象はフォトレジスト膜に限られない。
【産業上の利用可能性】
【０１１４】
本発明は、基板上の有機膜または金属粒子などを除去する工程を有する装置の製造技術に適用して有効である。
【符号の説明】
【０１１５】
１ 半導体基板
２ 絶縁膜
３ 絶縁膜
４ 素子分離領域
４ａ 溝
４ｂ 絶縁膜
４ｃ 絶縁膜
５ ｐ型ウエル
６ ｎ型ウエル
７ ゲート絶縁膜
８ シリコン膜
８ａ、８ｂ ゲート電極
９ａ ｎ−型半導体領域
９ｂ ｎ＋型半導体領域
１０ａ ｐ−型半導体領域
１０ｂ ｐ＋型半導体領域
１０ｐ ｐ型半導体層
１１ サイドウォール
１２ 金属膜
４１ 金属シリサイド層
４２、４３、５２ 絶縁膜
４４ コンタクトホール
４５ プラグ
４５ａ バリア導体膜
４５ｂ 主導体膜
５１ ストッパ絶縁膜
５３ 配線溝
５４ バリア導体膜
５５ 配線
６０ 電解硫酸槽
６１ 半導体ウエハ
６２ ヒータ
６３、６８〜７０ ポンプ
６４ 冷却器
６５ 貯留槽
６６ 過硫酸生成装置
６７ 気液分離器
７１ フィルタ
Ｑｎ ｎチャネル型ＭＩＳＦＥＴ
Ｑｐ ｐチャネル型ＭＩＳＦＥＴ
Ｒ１〜Ｒ３ フォトレジスト膜
Ｒａ 洗浄機
Ｒｂ 電解硫酸生成装置
ＲＤ 洗浄装置
Ｓ１〜Ｓ５ ステップ
Ｓ３ａ、Ｓ４ａ ステップ
ＳＰ１〜ＳＰ１１ ステップ
【特許請求の範囲】
【請求項１】
（ａ）基板を電解硫酸を用いて洗浄する工程、
（ｂ）前記基板を水を用いて洗浄する工程、
（ｃ）前記基板を乾燥させる工程、
を有する半導体装置の製造方法であって、
前記（ａ）工程の前に前記基板へのアッシング工程を行わず、
前記（ｃ）工程の前にＡＰＭ洗浄工程およびＨＰＭ洗浄工程を有していないことを特徴とする半導体装置の製造方法。
【請求項２】
前記電解硫酸を生成する装置は隔膜を有していないことを特徴とする請求項１記載の半導体装置の製造方法。
【請求項３】
前記（ａ）工程で用いられる電解硫酸の硫酸の濃度は８０〜９０ｗｔ％であることを特徴とする請求項１記載の半導体装置の製造方法。
【請求項４】
前記（ａ）工程で用いられる電解硫酸の温度は１１０℃〜１５０℃であることを特徴とする請求項１記載の半導体装置の製造方法。
【請求項５】
前記（ａ）〜（ｃ）工程は一台の装置内で処理することを特徴とする請求項１記載の半導体装置の製造方法。
【請求項６】
前記（ｂ）工程では、前記水に超音波を印加することを特徴とする請求項１記載の半導体装置の製造方法。
【請求項７】
前記（ｂ）工程で用いる前記水は、純水と電解イオン水との混合液であることを特徴とする請求項１記載の半導体装置の製造方法。
【請求項８】
（ａ）基板を電解硫酸を用いて洗浄する工程、
（ｂ）前記基板を水を用いて洗浄する工程、
（ｃ）前記基板を乾燥させる工程、
を有する半導体装置の製造方法であって、
前記（ａ）工程の前に前記基板へのアッシング工程を行わず、
前記（ｃ）工程の前にＡＰＭ洗浄工程およびＨＰＭ洗浄工程を有していないことを特徴とする基板の洗浄方法。
【請求項９】
前記電解硫酸を生成する装置は隔膜を有していないことを特徴とする請求項８記載の基板の洗浄方法。
【請求項１０】
前記（ａ）工程で用いられる電解硫酸の硫酸の濃度は８０〜９０ｗｔ％であることを特徴とする請求項８記載の基板の洗浄方法。
【請求項１１】
前記（ａ）工程で用いられる電解硫酸の温度は１１０℃〜１５０℃であることを特徴とする請求項８記載の基板の洗浄方法。
【請求項１２】
前記（ａ）〜（ｃ）工程は一台の装置内で処理することを特徴とする請求項８記載の基板の洗浄方法。
【請求項１３】
前記（ｂ）工程では、前記水に超音波を印加することを特徴とする請求項８記載の基板の洗浄方法。
【請求項１４】
前記（ｂ）工程で用いる前記水は、純水と電解イオン水との混合液であることを特徴とする請求項８記載の基板の洗浄方法。
【請求項１】
（ａ）基板を電解硫酸を用いて洗浄する工程、
（ｂ）前記基板を水を用いて洗浄する工程、
（ｃ）前記基板を乾燥させる工程、
を有する半導体装置の製造方法であって、
前記（ａ）工程の前に前記基板へのアッシング工程を行わず、
前記（ｃ）工程の前にＡＰＭ洗浄工程およびＨＰＭ洗浄工程を有していないことを特徴とする半導体装置の製造方法。
【請求項２】
前記電解硫酸を生成する装置は隔膜を有していないことを特徴とする請求項１記載の半導体装置の製造方法。
【請求項３】
前記（ａ）工程で用いられる電解硫酸の硫酸の濃度は８０〜９０ｗｔ％であることを特徴とする請求項１記載の半導体装置の製造方法。
【請求項４】
前記（ａ）工程で用いられる電解硫酸の温度は１１０℃〜１５０℃であることを特徴とする請求項１記載の半導体装置の製造方法。
【請求項５】
前記（ａ）〜（ｃ）工程は一台の装置内で処理することを特徴とする請求項１記載の半導体装置の製造方法。
【請求項６】
前記（ｂ）工程では、前記水に超音波を印加することを特徴とする請求項１記載の半導体装置の製造方法。
【請求項７】
前記（ｂ）工程で用いる前記水は、純水と電解イオン水との混合液であることを特徴とする請求項１記載の半導体装置の製造方法。
【請求項８】
（ａ）基板を電解硫酸を用いて洗浄する工程、
（ｂ）前記基板を水を用いて洗浄する工程、
（ｃ）前記基板を乾燥させる工程、
を有する半導体装置の製造方法であって、
前記（ａ）工程の前に前記基板へのアッシング工程を行わず、
前記（ｃ）工程の前にＡＰＭ洗浄工程およびＨＰＭ洗浄工程を有していないことを特徴とする基板の洗浄方法。
【請求項９】
前記電解硫酸を生成する装置は隔膜を有していないことを特徴とする請求項８記載の基板の洗浄方法。
【請求項１０】
前記（ａ）工程で用いられる電解硫酸の硫酸の濃度は８０〜９０ｗｔ％であることを特徴とする請求項８記載の基板の洗浄方法。
【請求項１１】
前記（ａ）工程で用いられる電解硫酸の温度は１１０℃〜１５０℃であることを特徴とする請求項８記載の基板の洗浄方法。
【請求項１２】
前記（ａ）〜（ｃ）工程は一台の装置内で処理することを特徴とする請求項８記載の基板の洗浄方法。
【請求項１３】
前記（ｂ）工程では、前記水に超音波を印加することを特徴とする請求項８記載の基板の洗浄方法。
【請求項１４】
前記（ｂ）工程で用いる前記水は、純水と電解イオン水との混合液であることを特徴とする請求項８記載の基板の洗浄方法。
【図１】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【図８】
【図９】
【図１０】
【図１１】
【図１２】
【図１３】
【図１４】
【図１５】
【図１６】
【図１７】
【図１８】
【図１９】
【図２０】
【図２１】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【図８】
【図９】
【図１０】
【図１１】
【図１２】
【図１３】
【図１４】
【図１５】
【図１６】
【図１７】
【図１８】
【図１９】
【図２０】
【図２１】
【公開番号】特開２０１２−１９１０５９（Ｐ２０１２−１９１０５９Ａ）
【公開日】平成２４年１０月４日（２０１２．１０．４）
【国際特許分類】
【出願番号】特願２０１１−５４４６３（Ｐ２０１１−５４４６３）
【出願日】平成２３年３月１１日（２０１１．３．１１）
【新規性喪失の例外の表示】特許法第３０条第１項適用申請有り 平成２２年９月１４日 社団法人応用物理学会発行の「２０１０年（平成２２年）秋季 第７１回応用物理学会学術講演会 公式ガイドブック」に発表
【出願人】（３０２０６２９３１）ルネサスエレクトロニクス株式会社 (8,021)
【Ｆターム（参考）】
【公開日】平成２４年１０月４日（２０１２．１０．４）
【国際特許分類】
【出願日】平成２３年３月１１日（２０１１．３．１１）
【新規性喪失の例外の表示】特許法第３０条第１項適用申請有り 平成２２年９月１４日 社団法人応用物理学会発行の「２０１０年（平成２２年）秋季 第７１回応用物理学会学術講演会 公式ガイドブック」に発表
【出願人】（３０２０６２９３１）ルネサスエレクトロニクス株式会社 (8,021)
【Ｆターム（参考）】
[ Back to top ]