基準電圧回路
【課題】プロセス変動によるバラつき要因が少ない基準電圧回路の提供。
【解決手段】第１のＭＯＳトランジスタと、ゲート端子が第１のＭＯＳトランジスタのゲート端子に接続され、第１のＭＯＳトランジスタのしきい値の絶対値とＫ値より高いしきい値の絶対値とＫ値を有する第２のＭＯＳトランジスタと、第１のＭＯＳトランジスタと第２のＭＯＳトランジスタのしきい値の絶対値の差に基づく電流を流すカレントミラー回路と、カレントミラー回路の電流を流す第３のＭＯＳトランジスタと、第３のＭＯＳトランジスタのしきい値の絶対値とＫ値より高いしきい値の絶対値とＫ値を有し、カレントミラー回路の電流を流す第４のＭＯＳトランジスタを備え、第３のＭＯＳトランジスタと第４のＭＯＳトランジスタのしきい値の絶対値とＫ値の差に基づく定電圧を基準電圧として出力する、構成とした。
【解決手段】第１のＭＯＳトランジスタと、ゲート端子が第１のＭＯＳトランジスタのゲート端子に接続され、第１のＭＯＳトランジスタのしきい値の絶対値とＫ値より高いしきい値の絶対値とＫ値を有する第２のＭＯＳトランジスタと、第１のＭＯＳトランジスタと第２のＭＯＳトランジスタのしきい値の絶対値の差に基づく電流を流すカレントミラー回路と、カレントミラー回路の電流を流す第３のＭＯＳトランジスタと、第３のＭＯＳトランジスタのしきい値の絶対値とＫ値より高いしきい値の絶対値とＫ値を有し、カレントミラー回路の電流を流す第４のＭＯＳトランジスタを備え、第３のＭＯＳトランジスタと第４のＭＯＳトランジスタのしきい値の絶対値とＫ値の差に基づく定電圧を基準電圧として出力する、構成とした。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、基準電圧回路に関する。
【背景技術】
【０００２】
図６は、従来の基準電圧回路を示す回路図である。
従来の基準電圧回路は、ＰＭＯＳトランジスタ１０１〜１０３、ＮＭＯＳトランジスタ２０１〜２０４、３０１、出力端子４０１、電源端子５０１、接地端子５０２及び抵抗６０１を備える。ＮＭＯＳトランジスタ３０１のしきい値電圧（以後Ｖtnlとする）は、ＮＭＯＳトランジスタ２０１〜２０４のしきい値電圧（以後Ｖtnhとする）より低い。ＰＭＯＳトランジスタ１０２と１０３は、ＰＭＯＳトランジスタ１０１とカレントミラー回路を構成し、ＰＭＯＳトランジスタ１０１のドレイン端子電流の所望比のドレイン端子電流を流す。ＮＭＯＳトランジスタ２０４は、ＮＭＯＳトランジスタ２０３とカレントミラー回路を構成し、ＮＭＯＳトランジスタ２０３のドレイン端子電流の所望比のドレイン端子電流を流す。
【０００３】
ＰＭＯＳトランジスタ１０１〜１０３のソース端子は電源端子に接続される。ＰＭＯＳトランジスタ１０２及び１０３のゲート端子は、ＰＭＯＳトランジスタ１０１のゲート端子及びドレイン端子、ＮＭＯＳトランジスタ２０１のドレイン端子に接続される。ＮＭＯＳトランジスタ２０１及び２０２のゲート端子は、ＮＭＯＳトランジスタ２０１のドレイン端子及びＰＭＯＳトランジスタ１０２のドレイン端子に接続される。ＮＭＯＳトランジスタ２０２のソース端子は接地端子に接続される。抵抗６０１の一端はＮＭＯＳトランジスタ２０１のソース端子に接続され、もう一端は接地端子に接続される。ＮＭＯＳトランジスタ２０３、２０４及び３０１のゲート端子は、ＮＭＯＳトランジスタ２０３及びＰＭＯＳトランジスタ１０３のドレイン端子に接続される。ＮＭＯＳトランジスタ２０３及び２０４のソース端子は接地端子に接続される。ＮＭＯＳトランジスタ３０１のドレイン端子は電源端子に接続される。出力端子４０１は、ＮＭＯＳトランジスタ２０４のドレイン端子及びＮＭＯＳトランジスタ３０１のソース端子に接続される。
【０００４】
ＮＭＯＳトランジスタ２０１〜２０４、３０１のＫ値はそれぞれ、Ｋ201、Ｋ202、Ｋ203、Ｋ204及びＫ301、抵抗６０１の抵抗値はＲ601である。
【０００５】
ＰＭＯＳトランジスタ１０１と１０２、ＮＭＯＳトランジスタ２０１と２０２、及び抵抗６０１は定電流回路を構成する。例えば、各トランジスタが飽和領域で動作する場合、ＰＭＯＳトランジスタ１０１と１０２のＫ値が等しければ、ＰＭＯＳトランジスタ１０１と１０２に流れる電流は等しく、この電流値は０Ａまたは、ある定電流値（以後ＩKとする）を取る。電流が０Ａにならないように起動回路を設けることで、ＰＭＯＳトランジスタ１０１と１０２、ＮＭＯＳトランジスタ２０１と２０２、及び抵抗６０１は定電流回路として動作する。定電流ＩKは次式で表される。
【０００６】
【数１】
【０００７】
ただし、Ｋ201＞Ｋ202である。
【０００８】
ＰＭＯＳトランジスタ１０３には定電流ＩKがミラーされ、ＮＭＯＳトランジスタ２０４にはＰＭＯＳトランジスタ１０３のドレイン端子電流がミラーされる。例えば、図６のトランジスタが全て飽和領域で動作する場合、ＰＭＯＳトランジスタ１０１と１０３のＫ値が等しく、ＮＭＯＳトランジスタ２０３と２０４のＫ値が等しい場合、ＮＭＯＳトランジスタ２０４と３０１には、定電流ＩKが流れる。ＮＭＯＳトランジスタ２０４と３０１が定電流ＩKを流すのに必要なゲートソース間電圧をそれぞれＶGS204K、ＶGS301Kとした時、出力端子４０１の電圧（以後ＶrefKとする）は（１）式を用いると次式で表される。
【０００９】
【数２】
【００１０】
ただし、Ｋ201＞Ｋ202である。
【００１１】
上述したように、図６の基準電圧回路は、Ｖtnl、Ｖtnh、Ｋ201、Ｋ202、Ｋ204、Ｋ301、Ｒ601で決まる基準電圧ＶrefKを出力する回路である。
【先行技術文献】
【特許文献】
【００１２】
【特許文献１】特開２００７−１４８５３０号公報
【発明の概要】
【発明が解決しようとする課題】
【００１３】
しかし、図６に示す従来の基準電圧回路では、（２）式からトランジスタのＫ値及びしきい値に加え抵抗値が基準電圧値を決定するため、プロセス変動に対する影響や温度特性の影響が大きくなるという課題があった。また、基準電圧値の温度特性を小さくするように補正する場合に、プロセス変動によるバラつき要因が増えてしまうという課題もあった。さらに、補正をするためには、温度センサや補正用のロジック回路を内蔵する必要になるため、回路規模が増大してしまうという課題があった。
【００１４】
本発明は、上記課題に鑑みてなされ、回路規模を増大させずに、プロセス変動によるバラつき要因を減らし、基準電圧値及び、基準電圧値の温度特性を所望の範囲内に容易に補正することができる基準電圧回路を提供する。
【課題を解決するための手段】
【００１５】
本発明の基準電圧回路は、上記課題を解決するため、第１のＭＯＳトランジスタと、ゲート端子が第１のＭＯＳトランジスタのゲート端子に接続され、第１のＭＯＳトランジスタのしきい値の絶対値とＫ値より高いしきい値の絶対値とＫ値を有する第２のＭＯＳトランジスタと、第１のＭＯＳトランジスタと第２のＭＯＳトランジスタのしきい値の絶対値の差に基づく電流を流すカレントミラー回路と、カレントミラー回路の電流を流す第３のＭＯＳトランジスタと、第３のＭＯＳトランジスタのしきい値の絶対値とＫ値より高いしきい値の絶対値とＫ値を有し、カレントミラー回路の電流を流す第４のＭＯＳトランジスタを備え、第３のＭＯＳトランジスタと第４のＭＯＳトランジスタのしきい値の絶対値とＫ値の差に基づく定電圧を基準電圧として出力する、構成とした。
【発明の効果】
【００１６】
本発明の基準電圧回路を用いれば、回路規模を増大させずに、抵抗のプロセス変動による基準電圧値のバラつきや、基準電圧値や温度特性の補正値のバラつきを小さくすることが可能である。
【図面の簡単な説明】
【００１７】
【図１】第１の実施形態の基準電圧回路を示す回路図である。
【図２】しきい値及びＫ値の異なる２つのＮＭＯＳトランジスタのゲートソース間電圧対ドレイン端子電流の曲線を示すグラフである。
【図３】第２の実施形態の基準電圧回路を示す回路図である。
【図４】第３の実施形態の基準電圧回路を示す回路図である。
【図５】第４の実施形態の基準電圧回路を示す回路図である。
【図６】従来の基準電圧回路を示す回路図である。
【発明を実施するための形態】
【００１８】
以下に、本実施形態について、図面を参照して説明する。
【実施例１】
【００１９】
図１は、第１の実施形態の基準電圧回路を示す回路図である。
第１の実施形態の基準電圧回路は、ＰＭＯＳトランジスタ１０１、１０２と、ＮＭＯＳトランジスタ２０１、３０１、３０２と、出力端子４０１と、電源端子５０１と、接地端子５０２を備える。ＮＭＯＳトランジスタ３０１、３０２のしきい値電圧（以後Ｖtnlとする）は、ＮＭＯＳトランジスタ２０１のしきい値電圧（以後Ｖtnhとする）より低い。ＮＭＯＳトランジスタ２０１、３０１、３０２のＫ値はそれぞれ、Ｋ201、Ｋ301、Ｋ302である。ＰＭＯＳトランジスタ１０１とＰＭＯＳトランジスタ１０２は、カレントミラー回路を構成する。
【００２０】
次に、第１の実施形態の基準電圧回路の接続について説明する。
ＰＭＯＳトランジスタ１０１、１０２のソース端子は、電源端子５０１に接続される。ＰＭＯＳトランジスタ１０２のゲート端子は、ＰＭＯＳトランジスタ１０１のゲート端子及びドレイン端子とＮＭＯＳトランジスタ３０１のドレイン端子に接続される。ＮＭＯＳトランジスタ２０１、３０１のゲート端子は、ＮＭＯＳトランジスタ３０２のドレイン端子及びゲート端子とＰＭＯＳトランジスタ１０２のドレイン端子に接続され、ソース端子は接地端子５０２に接続される。出力端子４０１は、ＮＭＯＳトランジスタ２０１のドレイン端子とＮＭＯＳトランジスタ３０２のソース端子に接続される。
【００２１】
次に、第１の実施形態の基準電圧回路の動作について説明する。
ＰＭＯＳトランジスタ１０１、１０２のドレイン端子電流をそれぞれＩ101、Ｉ102とする。出力端子４０１の電圧をＶrefとする。ＰＭＯＳトランジスタ１０１、１０２はカレントミラー回路を構成しているため、それぞれのＫ値が等しければ電流Ｉ101と電流Ｉ102は等しい電流が流れる。図２に、ＮＭＯＳトランジスタ２０１とＮＭＯＳトランジスタ３０１が飽和領域で動作する場合の、ゲートソース間電圧（以後ＶGSとする）対ドレイン端子電流（以後ＩDとする）特性を示す。各々の曲線の立ち上がり位置と傾きは、それぞれしきい値電圧とＫ値によって決まる。電流Ｉ101と電流Ｉ102が等しく、ＮＭＯＳトランジスタ２０１とＮＭＯＳトランジスタ３０１のゲート端子は接続されているため、この２つのトランジスタが飽和領域で動作すると、電圧ＶGSはＡ点となる。起動回路を設けると、電流Ｉ101（＝Ｉ102）はＡ点の電流値（以後ＩAとする）となり、この値はＶtnl、Ｖtnh、Ｋ201、Ｋ301によって次式のように表される。
【００２２】
【数３】
【００２３】
ただし、Ｋ201＞Ｋ301である。
【００２４】
ＮＭＯＳトランジスタ２０１、３０２が電流ＩAを流すのに必要な電圧ＶGSをそれぞれＶGS201A、ＶGS302A、接地端子電圧をＶＳＳとすると、出力端子４０１の基準電圧ＶrefはＶref＝ＶＳＳ＋ＶGS201A−ＶGS302Aとなる。電圧ＶGS201A、電圧ＶGS302Aの値は、ＩA、Ｖtnl、Ｖtnh、Ｋ201、Ｋ302の値で決まる。（３）式より電流ＩAはＶtnl、Ｖtnh、Ｋ201、Ｋ301の値で決まるため、出力端子４０１の基準電圧Ｖrefの値は、Ｖtnh、Ｖtnl、Ｋ201、Ｋ301、Ｋ302の値のみで決まる。
【００２５】
ＮＭＯＳトランジスタ２０１とＮＭＯＳトランジスタ３０２が飽和領域で動作する場合は、基準電圧Ｖrefは次式で表される。
【００２６】
【数４】
【００２７】
ここで、全てのトランジスタが飽和領域で動作すると、（４）式の電流ＩAに（３）式を代入することで基準電圧Ｖrefは次式で表される。
【００２８】
【数５】
【００２９】
ただし、Ｋ201＞Ｋ301である。
（５）式から、基準電圧Ｖrefの値はＶtnh、Ｖtnl、Ｋ201、Ｋ301、Ｋ302で決定する電圧であることがわかる。こうして、抵抗のプロセス変動によるばらつきのない基準電圧を得ることができる。また、温度特性を補正するには、Ｋ201、Ｋ301、Ｋ302の値のみを調整することで容易に補正することができる。
【００３０】
ここで、ＮＭＯＳトランジスタ２０１、３０１、３０２が飽和領域で動作した場合を例に取ったが、いずれかまたは全てが弱反転領域で動作したとしても、両トランジスタのＶGS対ＩDカーブが交わるようにＫ201、Ｋ301を設定すれば、前述したＶtnl、Ｖtnh、Ｋ201、及びＫ301の値で決まる電流ＩAを作ることが出来る。また、基準電圧Ｖrefも、Ｖtnl、Ｖtnh、Ｋ201、Ｋ301、Ｋ302の値で決定することができる。そのため、各トランジスタのＫ値のみを調整することで、温度特性の補正が可能である。
【００３１】
なお、カレントミラー回路のＫ値が等しいとして、各トランジスタのＫ値を調整することで基準電圧を補正する方式を例に挙げたが、カレントミラー回路のミラー対のＫ値を変えて各トランジスタのドレイン端子電流比を調節することで基準電圧値を補正することも可能である。
【００３２】
以上により、抵抗のプロセス変動によるばらつきがなく、温度特性を補正するには、Ｋ201、Ｋ301、Ｋ302の値のみを調整することで容易に補正することができる基準電圧を得る事ができる。
【実施例２】
【００３３】
図３は、第２の実施形態の基準電圧回路を示す回路図である。
第２の実施形態の基準電圧回路は、ＰＭＯＳトランジスタ１０１〜１０６と、ＮＭＯＳトランジスタ２０１〜２０４、３０１〜３０３と、出力端子４０１と、電源端子５０１と、接地端子５０２と、抵抗６０１〜６０２とを備える。ＮＭＯＳトランジスタ３０１〜３０２のしきい値電圧（以後Ｖtnlとする）は、ＮＭＯＳトランジスタ２０１〜２０２のしきい値電圧（以後Ｖtnhとする）より低い。ＮＭＯＳトランジスタ２０１、２０２、３０１、３０２のＫ値はそれぞれ、Ｋ201、Ｋ202、Ｋ301、Ｋ302とする。抵抗６０１、６０２の抵抗値はそれぞれ、Ｒ601、Ｒ602とする。ＮＭＯＳトランジスタ２０３、２０４はカレントミラー回路を構成する。ＰＭＯＳトランジスタ１０１とＰＭＯＳトランジスタ１０２、１０３、１０４はカレントミラー回路を構成する。
【００３４】
次に、第２の実施形態の基準電圧回路の接続について説明する。
ＰＭＯＳトランジスタ１０１〜１０６のソース端子は電源端子５０１に接続される。ＰＭＯＳトランジスタ１０２〜１０４のゲート端子は、ＰＭＯＳトランジスタ１０１のゲート端子及びドレイン端子とＮＭＯＳトランジスタ３０１のドレイン端子に接続される。ＮＭＯＳトランジスタ２０１、３０１のゲート端子は、ＮＭＯＳトランジスタ２０１のドレイン端子とＰＭＯＳトランジスタ１０２のドレイン端子に接続され、ソース端子は接地端子５０２に接続される。抵抗６０１の一端は、ＮＭＯＳトランジスタ２０２のゲート端子とＮＭＯＳトランジスタ３０３のソース端子に接続され、もう一端はＮＭＯＳトランジスタ２０４のドレイン端子とＮＭＯＳトランジスタ３０２のゲート端子に接続される。ＮＭＯＳトランジスタ２０２のドレイン端子は、ＰＭＯＳトランジスタ１０３とＮＭＯＳトランジスタ３０３のゲート端子に接続され、ソース端子は接地端子に接続される。ＮＭＯＳトランジスタ３０３のドレイン端子は電源端子５０１に接続される。ＮＭＯＳトランジスタ３０２のドレイン端子は、ＰＭＯＳトランジスタ１０４のドレイン端子とＰＭＯＳトランジスタ１０５、１０６のゲート端子に接続され、ソース端子は接地端子５０２に接続される。ＮＭＯＳトランジスタ２０３、２０４のゲート端子は、ＮＭＯＳトランジスタ２０３のドレイン端子とＰＭＯＳトランジスタ１０５のドレイン端子に接続され、ソース端子は接地端子５０２に接続される。抵抗６０２の一端はＰＭＯＳトランジスタ１０６のドレイン端子と出力端子４０１に接続され、もう一端は接地端子５０２に接続される。
【００３５】
次に、第２の実施形態の基準電圧回路の動作について説明する。出力端子４０１の電圧を基準電圧Ｖrefとする。ＰＭＯＳトランジスタ１０１、１０２に流れる電流は、Ｋ値が等しければ、第１の実施形態の（３）式で述べた、Ｖtnl、Ｖtnh、Ｋ201、Ｋ301の値で決まる電流ＩAである。
【００３６】
ＰＭＯＳトランジスタ１０３、１０４に流れる電流は、ＰＭＯＳトランジスタ１０１とカレントミラー回路を構成しているため、それぞれＫ値が同じであれば電流ＩAが流れる。 ＮＭＯＳトランジスタ３０３は、ＮＭＯＳトランジスタ２０２のゲートソース間電圧が電流ＩAを流すのに必要な電圧になるようにＮＭＯＳトランジスタ２０２のゲート端子電圧を制御する。ＰＭＯＳトランジスタ１０４、ＮＭＯＳトランジスタ２０３、ＮＭＯＳトランジスタ２０４は、ＮＭＯＳトランジスタ３０２のゲートソース間電圧が電流ＩAを流すのに必要な電圧になるようにＮＭＯＳトランジスタ３０２のゲート端子電圧を制御する。
【００３７】
ＮＭＯＳトランジスタ２０２、３０２が電流ＩAを流すのに必要なゲートソース間電圧をそれぞれ電圧ＶGS202A、電圧ＶGS302Aとすると、抵抗６０１の両端には、ＶGS202A−ＶGS302Aの電圧Ｖref2が現れる。この電圧Ｖref2はＩA、Ｖtnl、Ｖtnh、Ｋ202、Ｋ302の値で決定される。電流ＩAはＶtnl、Ｖtnh、Ｋ201、Ｋ301の値で決まるため、電圧Ｖref2はすなわち、Ｖtnl、Ｖtnh、Ｋ201、Ｋ202、Ｋ301、Ｋ302の値で決定される。こうして抵抗のプロセス変動によるばらつきのない基準電圧を得ることができる。また、電圧Ｖref2の温度特性はＫ202、Ｋ302の値を調整することでＩA、ＶGS202A、ＶGS302Aの温度特性に対しフラットになるように補正することができる。
各トランジスタが飽和領域で動作した時、電圧Ｖref2の値は次式で表される。
【００３８】
【数６】
【００３９】
ただし、Ｋ201＞Ｋ301である。
（６）式から、電圧Ｖref2の値はＶtnh、Ｖtnl、Ｋ201、Ｋ202、Ｋ301、Ｋ302で決定される基準電圧であることがわかる。また、温度特性を補正するには、Ｋ201、Ｋ202、Ｋ301、Ｋ302の値のみを調整すれば良い。
【００４０】
ＮＭＯＳトランジスタ２０３、２０４はカレントミラー回路を構成し、ＰＭＯＳトランジスタ１０５、１０６はゲート端子ソース端子間電位が同じため、各トランジスタには同じ電流が流れる。このため、抵抗６０１、６０２にも同じ電流が流れ、出力端子４０１の基準電圧Ｖrefは、Ｖref＝ＶＳＳ＋Ｖref2×（Ｒ602／Ｒ601）となり、電圧Ｖref2を抵抗比Ｒ602／Ｒ601倍した任意の基準電圧値を出力することができる。一般に、同一チップ内の抵抗比のずれは無視できるほど小さくできるため、抵抗によるプロセス変動の影響がない任意の基準電圧を得ることが可能である。
【００４１】
Ｐ型基板の場合、第１の実施形態では、ＮＭＯＳトランジスタ３０２にバックゲートバイアスがかかってしまうため、基準電圧値を決定する要因にＮＭＯＳトランジスタ３０２のバックゲートバイアス効果が入って、プロセスの変動によるばらつき要因が増えてしまう。しかし、第２の実施形態では、Ｐ型基板を用いた場合でも基準電圧値を決定するトランジスタにバックゲートバイアスがかからないため、基準電圧値がＶtnl、Ｖtnh、Ｋ201、Ｋ202、Ｋ301、Ｋ302の値のみで決まる。そのため、本発明の第２の実施形態の構成を取れば、Ｐ型基板を用いた場合でも基準電圧のプロセス変動によるばらつき要因が少なく、また基準電圧値やその温度特性の補正値を小さくすることが可能である。
【００４２】
ここで、ＮＭＯＳトランジスタ２０１〜２０４は同じしきい値電圧Ｖtnhを持つトランジスタを使用しているが、ＮＭＯＳトランジスタ２０３、２０４で一対のカレントミラー回路を構成できれば、ＮＭＯＳトランジスタ２０１、２０２としきい値が異なっても良い。また、ＮＭＯＳトランジスタ３０１〜３０３は同じしきい値電圧Ｖtnlを持つトランジスタを使用しているが、ＮＭＯＳトランジスタ３０３は動作電源電圧に対して適切な他と異なるしきい値電圧を持つトランジスタを使用しても良い。
【００４３】
なお、カレントミラー回路のＫ値が等しいとして、各トランジスタのＫ値を調整することで基準電圧を補正する方式を例に挙げたが、カレントミラー回路のミラー対のＫ値を変えて各トランジスタのドレイン端子電流比を調節することで基準電圧値を補正することも可能である。
【００４４】
以上により、抵抗のプロセス変動によるばらつきがなく、温度特性を補正するには、Ｋ201、Ｋ202、Ｋ301、Ｋ302の値のみを調整することで容易に補正することができる基準電圧を得る事ができる。
【実施例３】
【００４５】
図４は、第３の実施形態の基準電圧回路を示す回路図である。
第３の実施形態の基準電圧回路は、ＰＭＯＳトランジスタ１０１、７０１、７０２と、ＮＭＯＳトランジスタ２０１、２０２と、出力端子４０１と、電源端子５０１と、接地端子５０２を備える。ＰＭＯＳトランジスタ７０１、７０２のしきい値電圧（以後Ｖtplとする）の絶対値｜Ｖtpl｜は、ＰＭＯＳトランジスタ１０１のしきい値電圧（以後Ｖtphとする）の絶対値｜Ｖtph｜より低い。ＰＭＯＳトランジスタ１０１、７０１、７０２のＫ値はそれぞれ、Ｋ101、Ｋ701、Ｋ702とする。ＮＭＯＳトランジスタ２０１、２０２はカレントミラー回路を構成する。
【００４６】
次に、第３の実施形態の基準電圧回路の接続について説明する。ＮＭＯＳトランジスタ２０１、２０２のソース端子は接地端子５０２に接続される。ＮＭＯＳトランジスタ２０２のゲート端子は、ＮＭＯＳトランジスタ２０１のゲート端子及びドレイン端子とＰＭＯＳトランジスタ７０１のドレイン端子に接続される。ＰＭＯＳトランジスタ１０１、７０１のゲート端子は、ＰＭＯＳトランジスタ７０２のドレイン端子及びゲート端子とＮＭＯＳトランジスタ２０２のドレイン端子に接続され、ソース端子は電源端子５０１に接続される。出力端子４０１は、ＰＭＯＳトランジスタ１０１のドレイン端子とＰＭＯＳトランジスタ７０２のソース端子に接続される。
【００４７】
次に、第３の実施形態の基準電圧回路の動作について説明する。第３の実施形態の基準電圧回路は、電源端子電圧（ＶＤＤ）を基準とした基準電圧を作る回路である。回路動作は、第１の実施形態のＰＭＯＳトランジスタとＮＭＯＳトランジスタの役割を逆転させたものになる。ＮＭＯＳトランジスタ２０１、２０２に流れる電流（以後ＩBとする）は、ＰＭＯＳトランジスタ１０１、７０１のＶGS−ＩDカーブの交点で、０Ａで安定しないように起動回路を設けると、Ｖtph、Ｖtpl、Ｋ101、Ｋ701で決まる一定電流となる。ＰＭＯＳトランジスタ１０１、７０２が電流ＩBを流すのに必要なゲートソース間電圧をそれぞれＶGS101B、ＶGS702Bとすると、出力端子４０１に現れる基準電圧Ｖrefは、Ｖref＝ＶＤＤ−（｜ＶGS101B｜−｜ＶGS702B｜）となり、その値は、ＩB、Ｖtph、Ｖtpl、Ｋ101、Ｋ702で決まる。ここで電流ＩBは、Ｖtph、Ｖtpl、Ｋ101、Ｋ701で決定されるため、基準電圧値Ｖref4はＶtph、Ｖtpl、Ｋ101、Ｋ701、Ｋ702のみで決定される。こうして、抵抗のプロセス変動によるばらつきのない基準電圧を得ることができる。
【００４８】
また、Ｋ101、Ｋ702の値を設定することで、ＩB、ＶGS101B、ＶGS702Bの温度特性に対し、基準電圧値Ｖrefの温度特性がフラットになるように補正することが可能である。
全てのトランジスタが飽和領域で動作する場合、定電流ＩB、基準電圧Ｖrefは次式で表される。
【００４９】
【数７】
【００５０】
ただし、Ｋ101＞Ｋ701である。
【００５１】
【数８】
【００５２】
ただし、Ｋ101＞Ｋ701である。
（８）式から、基準電圧Ｖrefの値はＶtph、Ｖtpl、Ｋ101、Ｋ701、Ｋ702で決定する基準電圧であることがわかる。また、温度特性を補正するには、Ｋ101、Ｋ701、Ｋ702の値のみを調整すれば良い。
【００５３】
なお、カレントミラー回路のＫ値が等しいとして、各トランジスタのＫ値を調整することで基準電圧を補正する方式を例に挙げたが、カレントミラー回路のミラー対のＫ値を変えて各トランジスタのドレイン端子電流比を調節することで基準電圧値を補正することも可能である。
【００５４】
以上により、抵抗のプロセス変動によるばらつきがなく、温度特性を補正するには、Ｋ101、Ｋ701、Ｋ702の値のみを調整することで容易に補正することができる基準電圧を得る事ができる。
【実施例４】
【００５５】
図５は、第４の実施形態の基準電圧回路を示す回路図である。
第４の実施形態の基準電圧回路は、ＰＭＯＳトランジスタ１０１〜１０４、７０１〜７０３と、ＮＭＯＳトランジスタ２０１〜２０６と、出力端子４０１、電源端子５０１と、接地端子５０２と、抵抗６０１、６０２とを備える。ＰＭＯＳトランジスタ７０１、７０２のしきい値電圧の絶対値｜Ｖtpl｜は、ＰＭＯＳトランジスタ１０１、１０２のしきい値電圧の絶対値｜Ｖtph｜より低い。ＰＭＯＳトランジスタ１０１、１０２、７０１、７０２のＫ値はそれぞれ、Ｋ101、Ｋ102、Ｋ701、Ｋ702とする。抵抗６０１、６０２の抵抗値はそれぞれ、Ｒ601、Ｒ602とする。ＰＭＯＳトランジスタ１０３、１０４は、カレントミラー回路を構成し、ＮＭＯＳトランジスタ２０１とＮＭＯＳトランジスタ２０２、２０３、２０４はカレントミラー回路を構成する。
【００５６】
次に、第４の実施形態の基準電圧回路の接続について説明する。ＮＭＯＳトランジスタ２０１〜２０６のソース端子は接地端子５０２に接続される。ＮＭＯＳトランジスタ２０２〜２０４のゲート端子は、ＮＭＯＳトランジスタ２０１のゲート端子及びドレイン端子とＰＭＯＳトランジスタ７０１のドレイン端子に接続される。ＰＭＯＳトランジスタ１０１、７０１のゲート端子は、ＰＭＯＳトランジスタ１０１のドレイン端子とＮＭＯＳトランジスタ２０２のドレイン端子に接続され、ソース端子は電源端子５０１に接続される。抵抗６０１の一端は、ＰＭＯＳトランジスタ１０２のゲート端子とＰＭＯＳトランジスタ７０３のソース端子に接続され、もう一端はＰＭＯＳトランジスタ１０４のドレイン端子とＰＭＯＳトランジスタ７０２のゲート端子に接続される。ＰＭＯＳトランジスタ１０２のドレイン端子は、ＮＭＯＳトランジスタ２０３のドレイン端子とＰＭＯＳトランジスタ７０３のゲート端子に接続され、ソース端子は電源端子５０１に接続される。ＰＭＯＳトランジスタ７０３のドレイン端子は接地端子５０２に接続される。ＰＭＯＳトランジスタ７０２のドレイン端子は、ＮＭＯＳトランジスタ２０４のドレイン端子とＮＭＯＳトランジスタ２０５、２０６のゲート端子に接続され、ソース端子は電源端子５０１に接続される。ＰＭＯＳトランジスタ１０３、１０４のゲート端子は、ＰＭＯＳトランジスタ１０３のドレイン端子とＮＭＯＳトランジスタ２０５のドレイン端子に接続され、ソース端子は電源端子５０１に接続される。抵抗６０２の一端はＮＭＯＳトランジスタ２０６のドレイン端子と出力端子４０１に接続され、もう一端は電源端子５０１に接続される。
【００５７】
次に、第４の実施形態の基準電圧回路の動作について説明する。第４の実施形態の基準電圧回路は、第２の実施形態のＰＭＯＳトランジスタとＮＭＯＳトランジスタの役割を逆転させたものになる。ＮＭＯＳトランジスタ２０１〜２０４に流れる電流は、第３の実施形態にて前述したＶtph、Ｖtpl、Ｋ101、Ｋ701で決まる一定電流（ＩB）である。ＰＭＯＳトランジスタ１０２、７０２に電流ＩBを流すのに必要な電圧ＶGSをそれぞれＶGS102B、ＶGS702Bとすると、抵抗６０１の両端に現れる電圧Ｖref5は、Ｖref5＝｜ＶGS102B｜−｜ＶGS702B｜となり、その値は、ＩB、Ｖtpl、Ｖtph、Ｋ102、Ｋ702で決まる。電流ＩBはＶtph、Ｖtpl、Ｋ101、Ｋ701で決まるため、電圧Ｖref5を取り出すことで、Ｖtph、Ｖtpl、Ｋ101、Ｋ102、Ｋ701、Ｋ702の値で決まる抵抗によるプロセス変動によるバラつきのない基準電圧を得ることができる。また、Ｋ102、Ｋ702の値を調整することでＩB、ＶGS102B、ＶGS702Bの温度特性に対し電圧Ｖref5の温度特性がフラットになるように補正することができる。
全てのトランジスタが飽和領域で動作する場合、電圧Ｖref5は次式で表される。
【００５８】
【数９】
【００５９】
ただし、Ｋ101＞Ｋ701である。
（９）式から、電圧Ｖref5の値はＶtph、Ｖtpl、Ｋ101、Ｋ102、Ｋ701、Ｋ702で決定する基準電圧であることがわかる。また、温度特性を補正するには、Ｋ101、Ｋ102、Ｋ701、Ｋ702の値のみを調整すれば良い。
【００６０】
ＰＭＯＳトランジスタ１０４とＮＭＯＳトランジスタ２０６には同じ電流が流れるため、出力端子４０１の基準電圧Ｖrefは、Ｖref＝ＶＤＤ−Ｖref5×（Ｒ602／Ｒ601）となり、電圧Ｖref5をＲ602／Ｒ601倍した電源端子電圧基準の任意の基準電圧値を出力することができる。一般に、同一チップ内の抵抗比のずれは無視できるほど小さくできるため抵抗によるプロセス変動の影響がない任意の基準電圧を得ることが可能である。
【００６１】
第４の実施形態の基準電圧回路は、電源端子電圧（ＶＤＤ）を基準とした基準電圧を作る回路で、Ｎ型基板を使用する場合に、基準電圧値がバックゲートバイアス効果の影響を受けない回路である。第３の実施形態の回路では、図４のＰＭＯＳトランジスタ７０２にバックゲートバイアスがかかってしまうため、基準電圧値を決定する要因にＰＭＯＳトランジスタ７０２のバックゲートバイアス効果が入って、プロセスの変動によるばらつき要因が増えてしまう。しかし、第４の実施形態では、Ｎ型基板を用いた場合でも基準電圧値を決定するトランジスタにバックゲートバイアスがかからないため、基準電圧値がＶtpl、Ｖtph、Ｋ101、Ｋ102、Ｋ701、Ｋ702の値のみで決まる。そのため、本発明の第４の実施形態の構成を取れば、Ｎ型基板を用いた場合でもプロセス変動によるばらつき要因が少なく、また基準電圧値やその温度特性の補正値を小さくすることが可能である。
【００６２】
ここで、ＰＭＯＳトランジスタ１０１〜１０４は同じしきい値電圧Ｖtphを持つトランジスタを使用しているが、ＰＭＯＳトランジスタ１０３、１０４でカレントミラー回路を構成すれば、ＰＭＯＳトランジスタ１０１、１０２としきい値が異なっても良い。また、ＰＭＯＳトランジスタ７０１〜７０３は同じしきい値電圧Ｖtplを持つトランジスタを使用しているが、ＰＭＯＳトランジスタ７０３は、動作電源電圧に応じて適切な他と異なるしきい値電圧を持つトランジスタを使用しても良い。
【００６３】
なお、カレントミラー回路のＫ値が等しいとして、各トランジスタのＫ値を調整することで基準電圧を補正する方式を例に挙げたが、カレントミラー回路のミラー対のＫ値を変えて各トランジスタのドレイン端子電流比を調節することで基準電圧値を補正することも可能である。
【００６４】
以上により、抵抗のプロセス変動によるばらつきがなく、温度特性を補正するには、Ｋ101、Ｋ102、Ｋ701、Ｋ702の値のみを調整することで容易に補正することができる基準電圧を得る事ができる。
【００６５】
以上説明したように、本発明の基準電圧回路は、第１のＭＯＳトランジスタと、ゲート端子が第１のＭＯＳトランジスタのゲート端子に接続され、第１のＭＯＳトランジスタのしきい値の絶対値とＫ値より高いしきい値の絶対値とＫ値を有する第２のＭＯＳトランジスタと、第１のＭＯＳトランジスタと第２のＭＯＳトランジスタのしきい値の絶対値の差に基づく電流を流すカレントミラー回路と、カレントミラー回路の電流を流す第３のＭＯＳトランジスタと、第３のＭＯＳトランジスタのしきい値の絶対値とＫ値より高いしきい値の絶対値とＫ値を有し、カレントミラー回路の電流を流す第４のＭＯＳトランジスタを備え、第３のＭＯＳトランジスタと第４のＭＯＳトランジスタのしきい値の絶対値とＫ値の差に基づく定電圧を基準電圧として出力するように構成されればよい。
【００６６】
従って、実施例で示した基準電圧回路の定電圧を発生する回路やその定電圧を基準電圧として出力する回路は、一例であり、これらの回路に限定されるものではない。
【符号の説明】
【００６７】
１０１〜１０６ ＰＭＯＳトランジスタ
２０１〜２０６ ＮＭＯＳトランジスタ
３０１〜３０３ しきい値の低いＮＭＯＳトランジスタ
４０１ 出力端子
７０１〜７０３ しきい値の絶対値が低いＰＭＯＳトランジスタ
【技術分野】
【０００１】
本発明は、基準電圧回路に関する。
【背景技術】
【０００２】
図６は、従来の基準電圧回路を示す回路図である。
従来の基準電圧回路は、ＰＭＯＳトランジスタ１０１〜１０３、ＮＭＯＳトランジスタ２０１〜２０４、３０１、出力端子４０１、電源端子５０１、接地端子５０２及び抵抗６０１を備える。ＮＭＯＳトランジスタ３０１のしきい値電圧（以後Ｖtnlとする）は、ＮＭＯＳトランジスタ２０１〜２０４のしきい値電圧（以後Ｖtnhとする）より低い。ＰＭＯＳトランジスタ１０２と１０３は、ＰＭＯＳトランジスタ１０１とカレントミラー回路を構成し、ＰＭＯＳトランジスタ１０１のドレイン端子電流の所望比のドレイン端子電流を流す。ＮＭＯＳトランジスタ２０４は、ＮＭＯＳトランジスタ２０３とカレントミラー回路を構成し、ＮＭＯＳトランジスタ２０３のドレイン端子電流の所望比のドレイン端子電流を流す。
【０００３】
ＰＭＯＳトランジスタ１０１〜１０３のソース端子は電源端子に接続される。ＰＭＯＳトランジスタ１０２及び１０３のゲート端子は、ＰＭＯＳトランジスタ１０１のゲート端子及びドレイン端子、ＮＭＯＳトランジスタ２０１のドレイン端子に接続される。ＮＭＯＳトランジスタ２０１及び２０２のゲート端子は、ＮＭＯＳトランジスタ２０１のドレイン端子及びＰＭＯＳトランジスタ１０２のドレイン端子に接続される。ＮＭＯＳトランジスタ２０２のソース端子は接地端子に接続される。抵抗６０１の一端はＮＭＯＳトランジスタ２０１のソース端子に接続され、もう一端は接地端子に接続される。ＮＭＯＳトランジスタ２０３、２０４及び３０１のゲート端子は、ＮＭＯＳトランジスタ２０３及びＰＭＯＳトランジスタ１０３のドレイン端子に接続される。ＮＭＯＳトランジスタ２０３及び２０４のソース端子は接地端子に接続される。ＮＭＯＳトランジスタ３０１のドレイン端子は電源端子に接続される。出力端子４０１は、ＮＭＯＳトランジスタ２０４のドレイン端子及びＮＭＯＳトランジスタ３０１のソース端子に接続される。
【０００４】
ＮＭＯＳトランジスタ２０１〜２０４、３０１のＫ値はそれぞれ、Ｋ201、Ｋ202、Ｋ203、Ｋ204及びＫ301、抵抗６０１の抵抗値はＲ601である。
【０００５】
ＰＭＯＳトランジスタ１０１と１０２、ＮＭＯＳトランジスタ２０１と２０２、及び抵抗６０１は定電流回路を構成する。例えば、各トランジスタが飽和領域で動作する場合、ＰＭＯＳトランジスタ１０１と１０２のＫ値が等しければ、ＰＭＯＳトランジスタ１０１と１０２に流れる電流は等しく、この電流値は０Ａまたは、ある定電流値（以後ＩKとする）を取る。電流が０Ａにならないように起動回路を設けることで、ＰＭＯＳトランジスタ１０１と１０２、ＮＭＯＳトランジスタ２０１と２０２、及び抵抗６０１は定電流回路として動作する。定電流ＩKは次式で表される。
【０００６】
【数１】
【０００７】
ただし、Ｋ201＞Ｋ202である。
【０００８】
ＰＭＯＳトランジスタ１０３には定電流ＩKがミラーされ、ＮＭＯＳトランジスタ２０４にはＰＭＯＳトランジスタ１０３のドレイン端子電流がミラーされる。例えば、図６のトランジスタが全て飽和領域で動作する場合、ＰＭＯＳトランジスタ１０１と１０３のＫ値が等しく、ＮＭＯＳトランジスタ２０３と２０４のＫ値が等しい場合、ＮＭＯＳトランジスタ２０４と３０１には、定電流ＩKが流れる。ＮＭＯＳトランジスタ２０４と３０１が定電流ＩKを流すのに必要なゲートソース間電圧をそれぞれＶGS204K、ＶGS301Kとした時、出力端子４０１の電圧（以後ＶrefKとする）は（１）式を用いると次式で表される。
【０００９】
【数２】
【００１０】
ただし、Ｋ201＞Ｋ202である。
【００１１】
上述したように、図６の基準電圧回路は、Ｖtnl、Ｖtnh、Ｋ201、Ｋ202、Ｋ204、Ｋ301、Ｒ601で決まる基準電圧ＶrefKを出力する回路である。
【先行技術文献】
【特許文献】
【００１２】
【特許文献１】特開２００７−１４８５３０号公報
【発明の概要】
【発明が解決しようとする課題】
【００１３】
しかし、図６に示す従来の基準電圧回路では、（２）式からトランジスタのＫ値及びしきい値に加え抵抗値が基準電圧値を決定するため、プロセス変動に対する影響や温度特性の影響が大きくなるという課題があった。また、基準電圧値の温度特性を小さくするように補正する場合に、プロセス変動によるバラつき要因が増えてしまうという課題もあった。さらに、補正をするためには、温度センサや補正用のロジック回路を内蔵する必要になるため、回路規模が増大してしまうという課題があった。
【００１４】
本発明は、上記課題に鑑みてなされ、回路規模を増大させずに、プロセス変動によるバラつき要因を減らし、基準電圧値及び、基準電圧値の温度特性を所望の範囲内に容易に補正することができる基準電圧回路を提供する。
【課題を解決するための手段】
【００１５】
本発明の基準電圧回路は、上記課題を解決するため、第１のＭＯＳトランジスタと、ゲート端子が第１のＭＯＳトランジスタのゲート端子に接続され、第１のＭＯＳトランジスタのしきい値の絶対値とＫ値より高いしきい値の絶対値とＫ値を有する第２のＭＯＳトランジスタと、第１のＭＯＳトランジスタと第２のＭＯＳトランジスタのしきい値の絶対値の差に基づく電流を流すカレントミラー回路と、カレントミラー回路の電流を流す第３のＭＯＳトランジスタと、第３のＭＯＳトランジスタのしきい値の絶対値とＫ値より高いしきい値の絶対値とＫ値を有し、カレントミラー回路の電流を流す第４のＭＯＳトランジスタを備え、第３のＭＯＳトランジスタと第４のＭＯＳトランジスタのしきい値の絶対値とＫ値の差に基づく定電圧を基準電圧として出力する、構成とした。
【発明の効果】
【００１６】
本発明の基準電圧回路を用いれば、回路規模を増大させずに、抵抗のプロセス変動による基準電圧値のバラつきや、基準電圧値や温度特性の補正値のバラつきを小さくすることが可能である。
【図面の簡単な説明】
【００１７】
【図１】第１の実施形態の基準電圧回路を示す回路図である。
【図２】しきい値及びＫ値の異なる２つのＮＭＯＳトランジスタのゲートソース間電圧対ドレイン端子電流の曲線を示すグラフである。
【図３】第２の実施形態の基準電圧回路を示す回路図である。
【図４】第３の実施形態の基準電圧回路を示す回路図である。
【図５】第４の実施形態の基準電圧回路を示す回路図である。
【図６】従来の基準電圧回路を示す回路図である。
【発明を実施するための形態】
【００１８】
以下に、本実施形態について、図面を参照して説明する。
【実施例１】
【００１９】
図１は、第１の実施形態の基準電圧回路を示す回路図である。
第１の実施形態の基準電圧回路は、ＰＭＯＳトランジスタ１０１、１０２と、ＮＭＯＳトランジスタ２０１、３０１、３０２と、出力端子４０１と、電源端子５０１と、接地端子５０２を備える。ＮＭＯＳトランジスタ３０１、３０２のしきい値電圧（以後Ｖtnlとする）は、ＮＭＯＳトランジスタ２０１のしきい値電圧（以後Ｖtnhとする）より低い。ＮＭＯＳトランジスタ２０１、３０１、３０２のＫ値はそれぞれ、Ｋ201、Ｋ301、Ｋ302である。ＰＭＯＳトランジスタ１０１とＰＭＯＳトランジスタ１０２は、カレントミラー回路を構成する。
【００２０】
次に、第１の実施形態の基準電圧回路の接続について説明する。
ＰＭＯＳトランジスタ１０１、１０２のソース端子は、電源端子５０１に接続される。ＰＭＯＳトランジスタ１０２のゲート端子は、ＰＭＯＳトランジスタ１０１のゲート端子及びドレイン端子とＮＭＯＳトランジスタ３０１のドレイン端子に接続される。ＮＭＯＳトランジスタ２０１、３０１のゲート端子は、ＮＭＯＳトランジスタ３０２のドレイン端子及びゲート端子とＰＭＯＳトランジスタ１０２のドレイン端子に接続され、ソース端子は接地端子５０２に接続される。出力端子４０１は、ＮＭＯＳトランジスタ２０１のドレイン端子とＮＭＯＳトランジスタ３０２のソース端子に接続される。
【００２１】
次に、第１の実施形態の基準電圧回路の動作について説明する。
ＰＭＯＳトランジスタ１０１、１０２のドレイン端子電流をそれぞれＩ101、Ｉ102とする。出力端子４０１の電圧をＶrefとする。ＰＭＯＳトランジスタ１０１、１０２はカレントミラー回路を構成しているため、それぞれのＫ値が等しければ電流Ｉ101と電流Ｉ102は等しい電流が流れる。図２に、ＮＭＯＳトランジスタ２０１とＮＭＯＳトランジスタ３０１が飽和領域で動作する場合の、ゲートソース間電圧（以後ＶGSとする）対ドレイン端子電流（以後ＩDとする）特性を示す。各々の曲線の立ち上がり位置と傾きは、それぞれしきい値電圧とＫ値によって決まる。電流Ｉ101と電流Ｉ102が等しく、ＮＭＯＳトランジスタ２０１とＮＭＯＳトランジスタ３０１のゲート端子は接続されているため、この２つのトランジスタが飽和領域で動作すると、電圧ＶGSはＡ点となる。起動回路を設けると、電流Ｉ101（＝Ｉ102）はＡ点の電流値（以後ＩAとする）となり、この値はＶtnl、Ｖtnh、Ｋ201、Ｋ301によって次式のように表される。
【００２２】
【数３】
【００２３】
ただし、Ｋ201＞Ｋ301である。
【００２４】
ＮＭＯＳトランジスタ２０１、３０２が電流ＩAを流すのに必要な電圧ＶGSをそれぞれＶGS201A、ＶGS302A、接地端子電圧をＶＳＳとすると、出力端子４０１の基準電圧ＶrefはＶref＝ＶＳＳ＋ＶGS201A−ＶGS302Aとなる。電圧ＶGS201A、電圧ＶGS302Aの値は、ＩA、Ｖtnl、Ｖtnh、Ｋ201、Ｋ302の値で決まる。（３）式より電流ＩAはＶtnl、Ｖtnh、Ｋ201、Ｋ301の値で決まるため、出力端子４０１の基準電圧Ｖrefの値は、Ｖtnh、Ｖtnl、Ｋ201、Ｋ301、Ｋ302の値のみで決まる。
【００２５】
ＮＭＯＳトランジスタ２０１とＮＭＯＳトランジスタ３０２が飽和領域で動作する場合は、基準電圧Ｖrefは次式で表される。
【００２６】
【数４】
【００２７】
ここで、全てのトランジスタが飽和領域で動作すると、（４）式の電流ＩAに（３）式を代入することで基準電圧Ｖrefは次式で表される。
【００２８】
【数５】
【００２９】
ただし、Ｋ201＞Ｋ301である。
（５）式から、基準電圧Ｖrefの値はＶtnh、Ｖtnl、Ｋ201、Ｋ301、Ｋ302で決定する電圧であることがわかる。こうして、抵抗のプロセス変動によるばらつきのない基準電圧を得ることができる。また、温度特性を補正するには、Ｋ201、Ｋ301、Ｋ302の値のみを調整することで容易に補正することができる。
【００３０】
ここで、ＮＭＯＳトランジスタ２０１、３０１、３０２が飽和領域で動作した場合を例に取ったが、いずれかまたは全てが弱反転領域で動作したとしても、両トランジスタのＶGS対ＩDカーブが交わるようにＫ201、Ｋ301を設定すれば、前述したＶtnl、Ｖtnh、Ｋ201、及びＫ301の値で決まる電流ＩAを作ることが出来る。また、基準電圧Ｖrefも、Ｖtnl、Ｖtnh、Ｋ201、Ｋ301、Ｋ302の値で決定することができる。そのため、各トランジスタのＫ値のみを調整することで、温度特性の補正が可能である。
【００３１】
なお、カレントミラー回路のＫ値が等しいとして、各トランジスタのＫ値を調整することで基準電圧を補正する方式を例に挙げたが、カレントミラー回路のミラー対のＫ値を変えて各トランジスタのドレイン端子電流比を調節することで基準電圧値を補正することも可能である。
【００３２】
以上により、抵抗のプロセス変動によるばらつきがなく、温度特性を補正するには、Ｋ201、Ｋ301、Ｋ302の値のみを調整することで容易に補正することができる基準電圧を得る事ができる。
【実施例２】
【００３３】
図３は、第２の実施形態の基準電圧回路を示す回路図である。
第２の実施形態の基準電圧回路は、ＰＭＯＳトランジスタ１０１〜１０６と、ＮＭＯＳトランジスタ２０１〜２０４、３０１〜３０３と、出力端子４０１と、電源端子５０１と、接地端子５０２と、抵抗６０１〜６０２とを備える。ＮＭＯＳトランジスタ３０１〜３０２のしきい値電圧（以後Ｖtnlとする）は、ＮＭＯＳトランジスタ２０１〜２０２のしきい値電圧（以後Ｖtnhとする）より低い。ＮＭＯＳトランジスタ２０１、２０２、３０１、３０２のＫ値はそれぞれ、Ｋ201、Ｋ202、Ｋ301、Ｋ302とする。抵抗６０１、６０２の抵抗値はそれぞれ、Ｒ601、Ｒ602とする。ＮＭＯＳトランジスタ２０３、２０４はカレントミラー回路を構成する。ＰＭＯＳトランジスタ１０１とＰＭＯＳトランジスタ１０２、１０３、１０４はカレントミラー回路を構成する。
【００３４】
次に、第２の実施形態の基準電圧回路の接続について説明する。
ＰＭＯＳトランジスタ１０１〜１０６のソース端子は電源端子５０１に接続される。ＰＭＯＳトランジスタ１０２〜１０４のゲート端子は、ＰＭＯＳトランジスタ１０１のゲート端子及びドレイン端子とＮＭＯＳトランジスタ３０１のドレイン端子に接続される。ＮＭＯＳトランジスタ２０１、３０１のゲート端子は、ＮＭＯＳトランジスタ２０１のドレイン端子とＰＭＯＳトランジスタ１０２のドレイン端子に接続され、ソース端子は接地端子５０２に接続される。抵抗６０１の一端は、ＮＭＯＳトランジスタ２０２のゲート端子とＮＭＯＳトランジスタ３０３のソース端子に接続され、もう一端はＮＭＯＳトランジスタ２０４のドレイン端子とＮＭＯＳトランジスタ３０２のゲート端子に接続される。ＮＭＯＳトランジスタ２０２のドレイン端子は、ＰＭＯＳトランジスタ１０３とＮＭＯＳトランジスタ３０３のゲート端子に接続され、ソース端子は接地端子に接続される。ＮＭＯＳトランジスタ３０３のドレイン端子は電源端子５０１に接続される。ＮＭＯＳトランジスタ３０２のドレイン端子は、ＰＭＯＳトランジスタ１０４のドレイン端子とＰＭＯＳトランジスタ１０５、１０６のゲート端子に接続され、ソース端子は接地端子５０２に接続される。ＮＭＯＳトランジスタ２０３、２０４のゲート端子は、ＮＭＯＳトランジスタ２０３のドレイン端子とＰＭＯＳトランジスタ１０５のドレイン端子に接続され、ソース端子は接地端子５０２に接続される。抵抗６０２の一端はＰＭＯＳトランジスタ１０６のドレイン端子と出力端子４０１に接続され、もう一端は接地端子５０２に接続される。
【００３５】
次に、第２の実施形態の基準電圧回路の動作について説明する。出力端子４０１の電圧を基準電圧Ｖrefとする。ＰＭＯＳトランジスタ１０１、１０２に流れる電流は、Ｋ値が等しければ、第１の実施形態の（３）式で述べた、Ｖtnl、Ｖtnh、Ｋ201、Ｋ301の値で決まる電流ＩAである。
【００３６】
ＰＭＯＳトランジスタ１０３、１０４に流れる電流は、ＰＭＯＳトランジスタ１０１とカレントミラー回路を構成しているため、それぞれＫ値が同じであれば電流ＩAが流れる。 ＮＭＯＳトランジスタ３０３は、ＮＭＯＳトランジスタ２０２のゲートソース間電圧が電流ＩAを流すのに必要な電圧になるようにＮＭＯＳトランジスタ２０２のゲート端子電圧を制御する。ＰＭＯＳトランジスタ１０４、ＮＭＯＳトランジスタ２０３、ＮＭＯＳトランジスタ２０４は、ＮＭＯＳトランジスタ３０２のゲートソース間電圧が電流ＩAを流すのに必要な電圧になるようにＮＭＯＳトランジスタ３０２のゲート端子電圧を制御する。
【００３７】
ＮＭＯＳトランジスタ２０２、３０２が電流ＩAを流すのに必要なゲートソース間電圧をそれぞれ電圧ＶGS202A、電圧ＶGS302Aとすると、抵抗６０１の両端には、ＶGS202A−ＶGS302Aの電圧Ｖref2が現れる。この電圧Ｖref2はＩA、Ｖtnl、Ｖtnh、Ｋ202、Ｋ302の値で決定される。電流ＩAはＶtnl、Ｖtnh、Ｋ201、Ｋ301の値で決まるため、電圧Ｖref2はすなわち、Ｖtnl、Ｖtnh、Ｋ201、Ｋ202、Ｋ301、Ｋ302の値で決定される。こうして抵抗のプロセス変動によるばらつきのない基準電圧を得ることができる。また、電圧Ｖref2の温度特性はＫ202、Ｋ302の値を調整することでＩA、ＶGS202A、ＶGS302Aの温度特性に対しフラットになるように補正することができる。
各トランジスタが飽和領域で動作した時、電圧Ｖref2の値は次式で表される。
【００３８】
【数６】
【００３９】
ただし、Ｋ201＞Ｋ301である。
（６）式から、電圧Ｖref2の値はＶtnh、Ｖtnl、Ｋ201、Ｋ202、Ｋ301、Ｋ302で決定される基準電圧であることがわかる。また、温度特性を補正するには、Ｋ201、Ｋ202、Ｋ301、Ｋ302の値のみを調整すれば良い。
【００４０】
ＮＭＯＳトランジスタ２０３、２０４はカレントミラー回路を構成し、ＰＭＯＳトランジスタ１０５、１０６はゲート端子ソース端子間電位が同じため、各トランジスタには同じ電流が流れる。このため、抵抗６０１、６０２にも同じ電流が流れ、出力端子４０１の基準電圧Ｖrefは、Ｖref＝ＶＳＳ＋Ｖref2×（Ｒ602／Ｒ601）となり、電圧Ｖref2を抵抗比Ｒ602／Ｒ601倍した任意の基準電圧値を出力することができる。一般に、同一チップ内の抵抗比のずれは無視できるほど小さくできるため、抵抗によるプロセス変動の影響がない任意の基準電圧を得ることが可能である。
【００４１】
Ｐ型基板の場合、第１の実施形態では、ＮＭＯＳトランジスタ３０２にバックゲートバイアスがかかってしまうため、基準電圧値を決定する要因にＮＭＯＳトランジスタ３０２のバックゲートバイアス効果が入って、プロセスの変動によるばらつき要因が増えてしまう。しかし、第２の実施形態では、Ｐ型基板を用いた場合でも基準電圧値を決定するトランジスタにバックゲートバイアスがかからないため、基準電圧値がＶtnl、Ｖtnh、Ｋ201、Ｋ202、Ｋ301、Ｋ302の値のみで決まる。そのため、本発明の第２の実施形態の構成を取れば、Ｐ型基板を用いた場合でも基準電圧のプロセス変動によるばらつき要因が少なく、また基準電圧値やその温度特性の補正値を小さくすることが可能である。
【００４２】
ここで、ＮＭＯＳトランジスタ２０１〜２０４は同じしきい値電圧Ｖtnhを持つトランジスタを使用しているが、ＮＭＯＳトランジスタ２０３、２０４で一対のカレントミラー回路を構成できれば、ＮＭＯＳトランジスタ２０１、２０２としきい値が異なっても良い。また、ＮＭＯＳトランジスタ３０１〜３０３は同じしきい値電圧Ｖtnlを持つトランジスタを使用しているが、ＮＭＯＳトランジスタ３０３は動作電源電圧に対して適切な他と異なるしきい値電圧を持つトランジスタを使用しても良い。
【００４３】
なお、カレントミラー回路のＫ値が等しいとして、各トランジスタのＫ値を調整することで基準電圧を補正する方式を例に挙げたが、カレントミラー回路のミラー対のＫ値を変えて各トランジスタのドレイン端子電流比を調節することで基準電圧値を補正することも可能である。
【００４４】
以上により、抵抗のプロセス変動によるばらつきがなく、温度特性を補正するには、Ｋ201、Ｋ202、Ｋ301、Ｋ302の値のみを調整することで容易に補正することができる基準電圧を得る事ができる。
【実施例３】
【００４５】
図４は、第３の実施形態の基準電圧回路を示す回路図である。
第３の実施形態の基準電圧回路は、ＰＭＯＳトランジスタ１０１、７０１、７０２と、ＮＭＯＳトランジスタ２０１、２０２と、出力端子４０１と、電源端子５０１と、接地端子５０２を備える。ＰＭＯＳトランジスタ７０１、７０２のしきい値電圧（以後Ｖtplとする）の絶対値｜Ｖtpl｜は、ＰＭＯＳトランジスタ１０１のしきい値電圧（以後Ｖtphとする）の絶対値｜Ｖtph｜より低い。ＰＭＯＳトランジスタ１０１、７０１、７０２のＫ値はそれぞれ、Ｋ101、Ｋ701、Ｋ702とする。ＮＭＯＳトランジスタ２０１、２０２はカレントミラー回路を構成する。
【００４６】
次に、第３の実施形態の基準電圧回路の接続について説明する。ＮＭＯＳトランジスタ２０１、２０２のソース端子は接地端子５０２に接続される。ＮＭＯＳトランジスタ２０２のゲート端子は、ＮＭＯＳトランジスタ２０１のゲート端子及びドレイン端子とＰＭＯＳトランジスタ７０１のドレイン端子に接続される。ＰＭＯＳトランジスタ１０１、７０１のゲート端子は、ＰＭＯＳトランジスタ７０２のドレイン端子及びゲート端子とＮＭＯＳトランジスタ２０２のドレイン端子に接続され、ソース端子は電源端子５０１に接続される。出力端子４０１は、ＰＭＯＳトランジスタ１０１のドレイン端子とＰＭＯＳトランジスタ７０２のソース端子に接続される。
【００４７】
次に、第３の実施形態の基準電圧回路の動作について説明する。第３の実施形態の基準電圧回路は、電源端子電圧（ＶＤＤ）を基準とした基準電圧を作る回路である。回路動作は、第１の実施形態のＰＭＯＳトランジスタとＮＭＯＳトランジスタの役割を逆転させたものになる。ＮＭＯＳトランジスタ２０１、２０２に流れる電流（以後ＩBとする）は、ＰＭＯＳトランジスタ１０１、７０１のＶGS−ＩDカーブの交点で、０Ａで安定しないように起動回路を設けると、Ｖtph、Ｖtpl、Ｋ101、Ｋ701で決まる一定電流となる。ＰＭＯＳトランジスタ１０１、７０２が電流ＩBを流すのに必要なゲートソース間電圧をそれぞれＶGS101B、ＶGS702Bとすると、出力端子４０１に現れる基準電圧Ｖrefは、Ｖref＝ＶＤＤ−（｜ＶGS101B｜−｜ＶGS702B｜）となり、その値は、ＩB、Ｖtph、Ｖtpl、Ｋ101、Ｋ702で決まる。ここで電流ＩBは、Ｖtph、Ｖtpl、Ｋ101、Ｋ701で決定されるため、基準電圧値Ｖref4はＶtph、Ｖtpl、Ｋ101、Ｋ701、Ｋ702のみで決定される。こうして、抵抗のプロセス変動によるばらつきのない基準電圧を得ることができる。
【００４８】
また、Ｋ101、Ｋ702の値を設定することで、ＩB、ＶGS101B、ＶGS702Bの温度特性に対し、基準電圧値Ｖrefの温度特性がフラットになるように補正することが可能である。
全てのトランジスタが飽和領域で動作する場合、定電流ＩB、基準電圧Ｖrefは次式で表される。
【００４９】
【数７】
【００５０】
ただし、Ｋ101＞Ｋ701である。
【００５１】
【数８】
【００５２】
ただし、Ｋ101＞Ｋ701である。
（８）式から、基準電圧Ｖrefの値はＶtph、Ｖtpl、Ｋ101、Ｋ701、Ｋ702で決定する基準電圧であることがわかる。また、温度特性を補正するには、Ｋ101、Ｋ701、Ｋ702の値のみを調整すれば良い。
【００５３】
なお、カレントミラー回路のＫ値が等しいとして、各トランジスタのＫ値を調整することで基準電圧を補正する方式を例に挙げたが、カレントミラー回路のミラー対のＫ値を変えて各トランジスタのドレイン端子電流比を調節することで基準電圧値を補正することも可能である。
【００５４】
以上により、抵抗のプロセス変動によるばらつきがなく、温度特性を補正するには、Ｋ101、Ｋ701、Ｋ702の値のみを調整することで容易に補正することができる基準電圧を得る事ができる。
【実施例４】
【００５５】
図５は、第４の実施形態の基準電圧回路を示す回路図である。
第４の実施形態の基準電圧回路は、ＰＭＯＳトランジスタ１０１〜１０４、７０１〜７０３と、ＮＭＯＳトランジスタ２０１〜２０６と、出力端子４０１、電源端子５０１と、接地端子５０２と、抵抗６０１、６０２とを備える。ＰＭＯＳトランジスタ７０１、７０２のしきい値電圧の絶対値｜Ｖtpl｜は、ＰＭＯＳトランジスタ１０１、１０２のしきい値電圧の絶対値｜Ｖtph｜より低い。ＰＭＯＳトランジスタ１０１、１０２、７０１、７０２のＫ値はそれぞれ、Ｋ101、Ｋ102、Ｋ701、Ｋ702とする。抵抗６０１、６０２の抵抗値はそれぞれ、Ｒ601、Ｒ602とする。ＰＭＯＳトランジスタ１０３、１０４は、カレントミラー回路を構成し、ＮＭＯＳトランジスタ２０１とＮＭＯＳトランジスタ２０２、２０３、２０４はカレントミラー回路を構成する。
【００５６】
次に、第４の実施形態の基準電圧回路の接続について説明する。ＮＭＯＳトランジスタ２０１〜２０６のソース端子は接地端子５０２に接続される。ＮＭＯＳトランジスタ２０２〜２０４のゲート端子は、ＮＭＯＳトランジスタ２０１のゲート端子及びドレイン端子とＰＭＯＳトランジスタ７０１のドレイン端子に接続される。ＰＭＯＳトランジスタ１０１、７０１のゲート端子は、ＰＭＯＳトランジスタ１０１のドレイン端子とＮＭＯＳトランジスタ２０２のドレイン端子に接続され、ソース端子は電源端子５０１に接続される。抵抗６０１の一端は、ＰＭＯＳトランジスタ１０２のゲート端子とＰＭＯＳトランジスタ７０３のソース端子に接続され、もう一端はＰＭＯＳトランジスタ１０４のドレイン端子とＰＭＯＳトランジスタ７０２のゲート端子に接続される。ＰＭＯＳトランジスタ１０２のドレイン端子は、ＮＭＯＳトランジスタ２０３のドレイン端子とＰＭＯＳトランジスタ７０３のゲート端子に接続され、ソース端子は電源端子５０１に接続される。ＰＭＯＳトランジスタ７０３のドレイン端子は接地端子５０２に接続される。ＰＭＯＳトランジスタ７０２のドレイン端子は、ＮＭＯＳトランジスタ２０４のドレイン端子とＮＭＯＳトランジスタ２０５、２０６のゲート端子に接続され、ソース端子は電源端子５０１に接続される。ＰＭＯＳトランジスタ１０３、１０４のゲート端子は、ＰＭＯＳトランジスタ１０３のドレイン端子とＮＭＯＳトランジスタ２０５のドレイン端子に接続され、ソース端子は電源端子５０１に接続される。抵抗６０２の一端はＮＭＯＳトランジスタ２０６のドレイン端子と出力端子４０１に接続され、もう一端は電源端子５０１に接続される。
【００５７】
次に、第４の実施形態の基準電圧回路の動作について説明する。第４の実施形態の基準電圧回路は、第２の実施形態のＰＭＯＳトランジスタとＮＭＯＳトランジスタの役割を逆転させたものになる。ＮＭＯＳトランジスタ２０１〜２０４に流れる電流は、第３の実施形態にて前述したＶtph、Ｖtpl、Ｋ101、Ｋ701で決まる一定電流（ＩB）である。ＰＭＯＳトランジスタ１０２、７０２に電流ＩBを流すのに必要な電圧ＶGSをそれぞれＶGS102B、ＶGS702Bとすると、抵抗６０１の両端に現れる電圧Ｖref5は、Ｖref5＝｜ＶGS102B｜−｜ＶGS702B｜となり、その値は、ＩB、Ｖtpl、Ｖtph、Ｋ102、Ｋ702で決まる。電流ＩBはＶtph、Ｖtpl、Ｋ101、Ｋ701で決まるため、電圧Ｖref5を取り出すことで、Ｖtph、Ｖtpl、Ｋ101、Ｋ102、Ｋ701、Ｋ702の値で決まる抵抗によるプロセス変動によるバラつきのない基準電圧を得ることができる。また、Ｋ102、Ｋ702の値を調整することでＩB、ＶGS102B、ＶGS702Bの温度特性に対し電圧Ｖref5の温度特性がフラットになるように補正することができる。
全てのトランジスタが飽和領域で動作する場合、電圧Ｖref5は次式で表される。
【００５８】
【数９】
【００５９】
ただし、Ｋ101＞Ｋ701である。
（９）式から、電圧Ｖref5の値はＶtph、Ｖtpl、Ｋ101、Ｋ102、Ｋ701、Ｋ702で決定する基準電圧であることがわかる。また、温度特性を補正するには、Ｋ101、Ｋ102、Ｋ701、Ｋ702の値のみを調整すれば良い。
【００６０】
ＰＭＯＳトランジスタ１０４とＮＭＯＳトランジスタ２０６には同じ電流が流れるため、出力端子４０１の基準電圧Ｖrefは、Ｖref＝ＶＤＤ−Ｖref5×（Ｒ602／Ｒ601）となり、電圧Ｖref5をＲ602／Ｒ601倍した電源端子電圧基準の任意の基準電圧値を出力することができる。一般に、同一チップ内の抵抗比のずれは無視できるほど小さくできるため抵抗によるプロセス変動の影響がない任意の基準電圧を得ることが可能である。
【００６１】
第４の実施形態の基準電圧回路は、電源端子電圧（ＶＤＤ）を基準とした基準電圧を作る回路で、Ｎ型基板を使用する場合に、基準電圧値がバックゲートバイアス効果の影響を受けない回路である。第３の実施形態の回路では、図４のＰＭＯＳトランジスタ７０２にバックゲートバイアスがかかってしまうため、基準電圧値を決定する要因にＰＭＯＳトランジスタ７０２のバックゲートバイアス効果が入って、プロセスの変動によるばらつき要因が増えてしまう。しかし、第４の実施形態では、Ｎ型基板を用いた場合でも基準電圧値を決定するトランジスタにバックゲートバイアスがかからないため、基準電圧値がＶtpl、Ｖtph、Ｋ101、Ｋ102、Ｋ701、Ｋ702の値のみで決まる。そのため、本発明の第４の実施形態の構成を取れば、Ｎ型基板を用いた場合でもプロセス変動によるばらつき要因が少なく、また基準電圧値やその温度特性の補正値を小さくすることが可能である。
【００６２】
ここで、ＰＭＯＳトランジスタ１０１〜１０４は同じしきい値電圧Ｖtphを持つトランジスタを使用しているが、ＰＭＯＳトランジスタ１０３、１０４でカレントミラー回路を構成すれば、ＰＭＯＳトランジスタ１０１、１０２としきい値が異なっても良い。また、ＰＭＯＳトランジスタ７０１〜７０３は同じしきい値電圧Ｖtplを持つトランジスタを使用しているが、ＰＭＯＳトランジスタ７０３は、動作電源電圧に応じて適切な他と異なるしきい値電圧を持つトランジスタを使用しても良い。
【００６３】
なお、カレントミラー回路のＫ値が等しいとして、各トランジスタのＫ値を調整することで基準電圧を補正する方式を例に挙げたが、カレントミラー回路のミラー対のＫ値を変えて各トランジスタのドレイン端子電流比を調節することで基準電圧値を補正することも可能である。
【００６４】
以上により、抵抗のプロセス変動によるばらつきがなく、温度特性を補正するには、Ｋ101、Ｋ102、Ｋ701、Ｋ702の値のみを調整することで容易に補正することができる基準電圧を得る事ができる。
【００６５】
以上説明したように、本発明の基準電圧回路は、第１のＭＯＳトランジスタと、ゲート端子が第１のＭＯＳトランジスタのゲート端子に接続され、第１のＭＯＳトランジスタのしきい値の絶対値とＫ値より高いしきい値の絶対値とＫ値を有する第２のＭＯＳトランジスタと、第１のＭＯＳトランジスタと第２のＭＯＳトランジスタのしきい値の絶対値の差に基づく電流を流すカレントミラー回路と、カレントミラー回路の電流を流す第３のＭＯＳトランジスタと、第３のＭＯＳトランジスタのしきい値の絶対値とＫ値より高いしきい値の絶対値とＫ値を有し、カレントミラー回路の電流を流す第４のＭＯＳトランジスタを備え、第３のＭＯＳトランジスタと第４のＭＯＳトランジスタのしきい値の絶対値とＫ値の差に基づく定電圧を基準電圧として出力するように構成されればよい。
【００６６】
従って、実施例で示した基準電圧回路の定電圧を発生する回路やその定電圧を基準電圧として出力する回路は、一例であり、これらの回路に限定されるものではない。
【符号の説明】
【００６７】
１０１〜１０６ ＰＭＯＳトランジスタ
２０１〜２０６ ＮＭＯＳトランジスタ
３０１〜３０３ しきい値の低いＮＭＯＳトランジスタ
４０１ 出力端子
７０１〜７０３ しきい値の絶対値が低いＰＭＯＳトランジスタ
【特許請求の範囲】
【請求項１】
ソース端子が第１の電源端子に接続された第１のＭＯＳトランジスタと、
ソース端子が第１の電源端子に接続され、ゲート端子が前記第１のＭＯＳトランジスタのゲート端子に接続された、前記第１のＭＯＳトランジスタのしきい値の絶対値とＫ値より高いしきい値の絶対値とＫ値を有する第２のＭＯＳトランジスタと、
前記第１のＭＯＳトランジスタと前記第２のＭＯＳトランジスタのしきい値の絶対値の差に基づく電流を流すカレントミラー回路と、
前記カレントミラー回路の電流を流す第３のＭＯＳトランジスタと、
前記第３のＭＯＳトランジスタのしきい値の絶対値とＫ値より高いしきい値の絶対値とＫ値を有し、前記カレントミラー回路の電流を流す第４のＭＯＳトランジスタと、を備え、
前記第３のＭＯＳトランジスタと前記第４のＭＯＳトランジスタのしきい値の絶対値とＫ値に基づく定電圧を基準電圧として出力する、
ことを特徴とするとする基準電圧回路。
【請求項２】
前記カレントミラー回路は、
ドレイン端子及びゲート端子が前記第１のＭＯＳトランジスタのドレイン端子に接続された第５のＭＯＳトランジスタと、
ゲート端子が前記第５のＭＯＳトランジスタのゲート端子に接続され、ドレイン端子が前記第２のＭＯＳトランジスタのゲート端子とドレイン端子に接続された第６のＭＯＳトランジスタと、
ゲート端子が前記第５のＭＯＳトランジスタのゲート端子に接続され、ドレイン端子が前記第３のＭＯＳトランジスタのドレイン端子に接続された第７のＭＯＳトランジスタと、
ゲート端子が前記第５のＭＯＳトランジスタのゲート端子に接続され、ドレイン端子が前記第４のＭＯＳトランジスタのドレイン端子に接続された第８のＭＯＳトランジスタと、
一方の端子が前記第３のＭＯＳトランジスタのゲート端子に接続され、他方の端子が前記第４のＭＯＳトランジスタのゲート端子に接続された抵抗と、を備え
前記抵抗の両端の電圧に基づく定電圧を基準電圧として出力する、
ことを特徴とする請求項１に記載の基準電圧回路。
【請求項３】
前記カレントミラー回路は、
ドレイン端子及びゲート端子が前記第１のＭＯＳトランジスタのドレイン端子に接続された第５のＭＯＳトランジスタと、
ゲート端子が前記第５のＭＯＳトランジスタのゲート端子に接続され、ドレイン端子が前記第３のＭＯＳトランジスタのゲート端子とドレイン端子に接続された第６のＭＯＳトランジスタと、を備え、
前記第３のＭＯＳトランジスタを、ゲート端子を前記第２のＭＯＳトランジスタのゲート端子に接続され、ソース端子を前記第２のＭＯＳトランジスタのドレイン端子に接続される構成として、前記第４のＭＯＳトランジスタと前記第２のＭＯＳトランジスタを共通にすることによって、
前記第３のＭＯＳトランジスタのソース端子と前記第２のＭＯＳトランジスタのドレイン端子の接続点から前記基準電圧を出力する、
ことを特徴とする請求項１に記載の基準電圧回路。
【請求項１】
ソース端子が第１の電源端子に接続された第１のＭＯＳトランジスタと、
ソース端子が第１の電源端子に接続され、ゲート端子が前記第１のＭＯＳトランジスタのゲート端子に接続された、前記第１のＭＯＳトランジスタのしきい値の絶対値とＫ値より高いしきい値の絶対値とＫ値を有する第２のＭＯＳトランジスタと、
前記第１のＭＯＳトランジスタと前記第２のＭＯＳトランジスタのしきい値の絶対値の差に基づく電流を流すカレントミラー回路と、
前記カレントミラー回路の電流を流す第３のＭＯＳトランジスタと、
前記第３のＭＯＳトランジスタのしきい値の絶対値とＫ値より高いしきい値の絶対値とＫ値を有し、前記カレントミラー回路の電流を流す第４のＭＯＳトランジスタと、を備え、
前記第３のＭＯＳトランジスタと前記第４のＭＯＳトランジスタのしきい値の絶対値とＫ値に基づく定電圧を基準電圧として出力する、
ことを特徴とするとする基準電圧回路。
【請求項２】
前記カレントミラー回路は、
ドレイン端子及びゲート端子が前記第１のＭＯＳトランジスタのドレイン端子に接続された第５のＭＯＳトランジスタと、
ゲート端子が前記第５のＭＯＳトランジスタのゲート端子に接続され、ドレイン端子が前記第２のＭＯＳトランジスタのゲート端子とドレイン端子に接続された第６のＭＯＳトランジスタと、
ゲート端子が前記第５のＭＯＳトランジスタのゲート端子に接続され、ドレイン端子が前記第３のＭＯＳトランジスタのドレイン端子に接続された第７のＭＯＳトランジスタと、
ゲート端子が前記第５のＭＯＳトランジスタのゲート端子に接続され、ドレイン端子が前記第４のＭＯＳトランジスタのドレイン端子に接続された第８のＭＯＳトランジスタと、
一方の端子が前記第３のＭＯＳトランジスタのゲート端子に接続され、他方の端子が前記第４のＭＯＳトランジスタのゲート端子に接続された抵抗と、を備え
前記抵抗の両端の電圧に基づく定電圧を基準電圧として出力する、
ことを特徴とする請求項１に記載の基準電圧回路。
【請求項３】
前記カレントミラー回路は、
ドレイン端子及びゲート端子が前記第１のＭＯＳトランジスタのドレイン端子に接続された第５のＭＯＳトランジスタと、
ゲート端子が前記第５のＭＯＳトランジスタのゲート端子に接続され、ドレイン端子が前記第３のＭＯＳトランジスタのゲート端子とドレイン端子に接続された第６のＭＯＳトランジスタと、を備え、
前記第３のＭＯＳトランジスタを、ゲート端子を前記第２のＭＯＳトランジスタのゲート端子に接続され、ソース端子を前記第２のＭＯＳトランジスタのドレイン端子に接続される構成として、前記第４のＭＯＳトランジスタと前記第２のＭＯＳトランジスタを共通にすることによって、
前記第３のＭＯＳトランジスタのソース端子と前記第２のＭＯＳトランジスタのドレイン端子の接続点から前記基準電圧を出力する、
ことを特徴とする請求項１に記載の基準電圧回路。
【図１】
【図２】
【図３】
【図４】
【図５】
【図６】
【図２】
【図３】
【図４】
【図５】
【図６】
【公開番号】特開２０１３−７３３７５（Ｐ２０１３−７３３７５Ａ）
【公開日】平成２５年４月２２日（２０１３．４．２２）
【国際特許分類】
【出願番号】特願２０１１−２１１２２０（Ｐ２０１１−２１１２２０）
【出願日】平成２３年９月２７日（２０１１．９．２７）
【出願人】（０００００２３２５）セイコーインスツル株式会社 (3,629)
【Ｆターム（参考）】
【公開日】平成２５年４月２２日（２０１３．４．２２）
【国際特許分類】
【出願日】平成２３年９月２７日（２０１１．９．２７）
【出願人】（０００００２３２５）セイコーインスツル株式会社 (3,629)
【Ｆターム（参考）】
[ Back to top ]