増幅装置および増幅の方法

本願増幅装置は、入力信号を受ける第1増幅器と、入力信号の一部(入力信号に対するある割合)を受ける第2増幅器と、を有する。第1分圧器は、第2増幅器の出力信号を受けて、該出力信号の一部を(ある割合で)第1増幅器へ送る。第1増幅器は、入力信号から、上記ある割合の第2増幅器の出力信号を差し引き、第1増幅器での増幅のための差動信号を生成する。本願は、信号を増幅する方法も開示する。

【発明の詳細な説明】
【技術分野】
【0001】
本発明は、一般に、増幅装置、および、増幅の方法に関し、特に、高忠実度可聴周波増幅器(ハイ−ファイ・オーディオ・アンプ)分野における利用に適した増幅装置、および、増幅の方法に関する。
【背景技術】
【0002】
高品質音響システムは、良質な音響を創成するアンプリファイアを必要とする。音質は、容易に測定できるものではない。高周波および低周波における広い周波数応答特性、低位相ずれ、低歪み、といった優れた物理的特性を備えるアンプリファイアであっても、必ずしも良質な音響を創成するとは限らない。その理由は、アンプリファイアの物理的特性を考察するだけでは明らかにならない誤差や歪みによる。全体にわたる負帰還を用いることで、このような歪みを低減させることができる。
【0003】
オーディオ用途においては、帰還を備えないアンプリファイアが音質面において望ましい特性を有すると信じられている。しかしながら、帰還を備えないアンプリファイアは、通例、測定にかかる特性に関して良好ではない。例えば、全高調波歪み(THD)に関し、帰還を備えたアンプリファイアとの比較において、帰還を備えないアンプリファイアは、良好な特性を示さない。
【発明の開示】
【発明が解決しようとする課題】
【0004】
帰還を備えていようといまいと、測定特性が向上し、もって、性能面でも向上したアンプリファイアが必要である。
【課題を解決するための手段】
【0005】
概括すれば、本発明は、装置内に含まれる2つもしくはそれ以上の増幅器における誤差を、減算により相殺する(キャンセルする)増幅装置、および、増幅の方法を提供する。本発明の第1の態様によれば、増幅装置は、
入力信号を受ける第1増幅器と、
入力信号に対するある割合の信号を受けて、出力信号を出力する第2増幅器と、
上記第2増幅器の上記出力信号を受けて、上記出力信号に対するある割合の信号を上記第1増幅器へ送る第1分圧器と、を有し、
上記第1増幅器は、上記入力信号から、上記第2増幅器の上記出力信号に対する上記ある割合の信号を差し引き、上記第1増幅器において増幅可能な差動信号を生成する。
【0006】
増幅装置は、さらに、第2分圧器を備えてよい。第2分圧器は、上記入力信号を受け、上記入力信号に対するある割合の信号を、上記第2増幅器へ送る。
【0007】
増幅装置は、さらに、第3分圧器を備えてよい。第3分圧器は、上記入力信号を受け、上記入力信号に対するある割合の信号を、上記第1増幅器へ送る。
【0008】
上記第2増幅器が受ける、上記入力信号に対するある割合の信号の割合とは、上記第1増幅器が受ける上記信号のおよそ50%の割合であることが望ましい。
【0009】
上記第1増幅器は、出力を備え、増幅装置は、さらに、上記第1増幅器の出力とグランドとの間に接続された抵抗素子を有し、上記抵抗素子は、上記第1増幅器の負荷の変動を低減させることが望ましい。
【0010】
ある実施形態においては、上記第1増幅器および上記第2増幅器は、それぞれ、負の入力および出力を備え、上記増幅装置は、フィードバックによって第2増幅器のゲインを設定するため、第2増幅器の負の入力とグランドとの間に接続された第1抵抗素子、および、第2増幅器の出力と第2増幅器の負の入力との間に接続された第2抵抗素子、を有する。
【0011】
増幅装置は、さらに、フィードバックによって第1増幅器のゲインを設定するため、第1増幅器の負の入力と第1分圧器を形成する(複数の)レジスタの接合部との間に接続された第3抵抗素子、および、第1増幅器の出力と第1増幅器の負の入力との間に接続された第4抵抗素子、を有する。
【0012】
上記第1増幅器、および、上記第2増幅器は、同じものであってよい。
【0013】
ある実施形態においては、上記第1増幅器、および、上記第2増幅器は、実質的に同一の誤差を生じ、上記誤差は、上記第2増幅器で生じた誤差が上記第1増幅器で生じた誤差から減算されることにより、実質的に相殺される。
【0014】
第2分圧器は、2つの実質的に等価な抵抗性要素を備えることが望ましい。上記抵抗性要素は、高い精度を有する要素でもよい。
【0015】
ある実施形態においては、増幅装置は、全体にかかるゲインを有し、上記第1増幅器および上記第2増幅器は、それぞれに付随するゲインを有し、上記、第1増幅器および第2増幅器に付随するゲインは、上記増幅装置全体にかかるゲインのおよそ2倍である。
【0016】
この実施形態においては、上記第1分圧器は、第1抵抗性要素、および、第2抵抗性要素を備え、これら第1抵抗性要素および第2抵抗性要素は、それぞれに付随するレジスタンスを有し、上記第1抵抗性要素に付随するレジスタンスと上記第2抵抗性要素に付随するレジスタンスとの比は、上記第1および第2抵抗性要素の接合部における信号の振幅が、上記第2増幅器のゲインで除算した上記第2増幅器への入力信号の振幅と実質的に等しくなるような、比である。
【0017】
この場合、上記第1増幅器は出力を備え、上記第1分圧器の上記第1および第2抵抗性要素に付随するレジスタンスの和は、上記第1増幅器の上記出力に適用される負荷抵抗と実質的に等しくてよい。
【0018】
第2増幅器が受ける、上記入力信号に対するある割合は、およそ50%であることが望ましい。
【0019】
第2の態様においては、上述の増幅装置を有するオーディオ・アンプリファイア・システムが提供される。
【0020】
本発明の第3の態様においては、信号を増幅する方法が供される。当該方法は、
入力信号を第1増幅器に与えるステップと、
上記入力信号に対するある割合の信号を第2増幅器に与え、上記第2増幅器から出力信号を得るステップと、
上記第2増幅器の上記出力信号を、第1分圧器に与えるステップと、
上記出力信号に対するある割合の信号を上記第1増幅器に与えるステップと、
上記第1増幅器において、上記入力信号から、上記、第2増幅器の出力信号に対するある割合の信号を差し引き、上記第1増幅器で増幅可能な差動信号を生成するステップと、を有する。
【0021】
本方法は、上記、入力信号に対するある割合の信号を第2分圧器に与えるステップをさらに有し、上記第2分圧器が、上記第2増幅器に与えられる上記入力信号に対するある割合の信号を与えてもよい。
【0022】
本方法は、上記入力信号を第3分圧器に与えるステップ、および、上記入力信号に対するある割合の信号を、上記第3分圧器を介して、上記第1増幅器に与えるステップをさらに有してもよい。
【0023】
上記第2増幅器に与えられる上記入力信号に対するある割合の信号の、割合は、およそ、上記第3分圧器を介して上記第1増幅器に与えられる上記信号の50%であることが望ましい。
【0024】
本方法は、上記第1増幅器の出力とグランドとの間に接続された抵抗素子を用いて上記第1増幅器の負荷の変動を低減させるステップをさらに有してもよい。
【0025】
上記第1増幅器および上記第2増幅器がそれぞれ、負の入力および出力を備え、本方法が、第2増幅器の負の入力とグランドとの間に接続された第1抵抗素子と、第2増幅器の出力と第2増幅器の負の入力との間に接続された第2抵抗素子と、によって与えられるフィードバックによって第2増幅器のゲインを設定するステップを有することが望ましい。
【0026】
本方法は、さらに、第1増幅器の負の入力と第1分圧器を形成する(複数の)レジスタの接合部との間に接続された第3抵抗素子と、第1増幅器の出力と第1増幅器の負の入力との間に接続された第4抵抗素子と、によって与えられるフィードバックによって第1増幅器のゲインを設定するステップを有してもよい。
【0027】
上記第1増幅器および上記第2増幅器は、実質的に同じものであって、上記第2分圧器は、2つの実質的に等価な抵抗性要素を備え、上記、入力信号に対するある割合の信号を第2増幅器に与えるステップは、上記入力信号のおよそ50%の信号を上記第2増幅器に与えるステップを含むことが望ましい。
【0028】
上記増幅装置が、全体にかかるゲインを有し、上記第1増幅器および上記第2増幅器が、それぞれに付随するゲインを有し、本方法が、上記、第1増幅器および第2増幅器に付随するゲインを、上記増幅装置全体にかかるゲインのおよそ2倍に構成するステップを有することが望ましい。
【0029】
上記第1分圧器が、第1抵抗性要素、および、第2抵抗性要素を備え、これら第1抵抗性要素および第2抵抗性要素が、それぞれに付随するレジスタンスを有し、本方法が、上記第1抵抗性要素に付随するレジスタンスと上記第2抵抗性要素に付随するレジスタンスとの比を、上記第1および第2抵抗性要素の接合部における信号の振幅が、上記第2増幅器のゲインで除算した上記第2増幅器への入力信号の振幅と実質的に等しくなる比となるように、上記複数の抵抗性要素を選択するステップを有することが望ましい。
【0030】
上記第1増幅器が出力を備え、本方法がさらに、上記第1分圧器の上記第1および第2抵抗性要素に付随するレジスタンスの和と、上記第1増幅器の上記出力に適用される負荷抵抗とが実質的に等しくなるように、上記第1増幅器の上記出力に負荷抵抗を適用するステップを有することが望ましい。
【0031】
上記第1増幅器、および、上記第2増幅器が、実質的に同一の誤差を生じ、本方法がさらに、上記第1増幅器で生じた誤差から上記第2増幅器で生じた誤差を減算することにより、上記誤差を実質的に相殺するステップを有することが望ましい。
【0032】
本発明のある態様に関連して説明する特徴を、本発明の別の態様に適用してもよい。
【発明を実施するための最良の形態】
【0033】
これより、本発明にかかる好適な特徴について、例示を目的として、図面を参照して説明する。
【0034】
図1は、本発明にかかる、ある実施形態による増幅回路を示す図である。本回路は、2つの等価な増幅器、つまり、主増幅器(X1)10および第2増幅器(X2)20を有する。両増幅器は、システム全体に求められるゲインGvの2倍のゲインを備える。両増幅器は等価であるから、増幅過程において、同等の誤差Eが発生する。理想的には、同じ電源電圧、同じ入力電圧、同じ負荷インピーダンスといった同一の動作条件が、両増幅器10、20に与えられる。図1に示すシステムにおいては、入力信号Vinが第1ポイント(ポイント1)に与えられ、それが主増幅器10の正の入力に入力される。また、入力信号は、第1レジスタR1の第1端部にも入力される。第1レジスタR1のもう一方の端部は、第2レジスタR2の第1端部に接続される。第2レジスタR2のもう一方の端部は、システムのグランドに接続される。分圧器を形成する第1および第2レジスタR1およびR2の接合部は、第2増幅器20の正の入力に接続される。第2増幅器20の正の入力は、ポイント2において、システムのグランドと接続される。
【0035】
第2増幅器20の出力は、ポイント3において、第3レジスタR3の第1端部に接続され、第3レジスタR3のもう一方の端部は、第4レジスタR4の第1端部に接続される。第4レジスタR4の第2端部は、システムのグランドに接続される。
【0036】
第3および第4レジスタR3およびR4の接合部を、ポイント4と称する。ポイント4において、主増幅器10の負の入力9が接続される。主増幅器10の出力は、負荷の一端と接続される。負荷は、例えば、パワー・アンプといった、グランドに対する抵抗素子である別のアンプ(増幅器)、または、(ラウド・)スピーカといった別の素子でよい。負荷のもう一方の端部は、システムのグランドに接続される。負荷を挟む電圧は、増幅回路の出力である。
【0037】
第1および第2レジスタR1およびR2は、同等であることが望ましく、第2増幅器20の正の入力であるポイント5における信号は、ポイント1における入力信号の半分であることが望まれる。つまり、
【数1】

ならば、
【数2】

である。
【0038】
第2増幅器20の出力であるポイント3における電圧は、
【数3】

で与えられる。ここで、Eは、X2で生じる誤差である。
式(1)を代入すれば、
【数4】

【数5】

【0039】
第3および第4レジスタR3およびR4は、高い精度を有するレジスタであることが望ましく、以下の関係を有する値であることが好ましい。
【数6】

【0040】
さらに、R3+R4=Rloadであれば、両増幅器10および20には、等しい負荷がかかる。これは、本願発明にとって最適な条件である。しかしながら、この条件は、本発明が動作する上で必須ではない。理想的には、最良の結果を得るために、この負荷にかかる条件を実現する。しかしながら、本発明は、この負荷にかかる条件からずれている状況においても動作する。
【0041】
第3および第4レジスタで形成する分圧器の出力における電圧は、次式で与えられる。
【数7】

式(2)および式(3)を代入すれば、
【数8】

【0042】
電圧V4は、ポイント9において、主増幅器10の負の入力に入力される。ポイント9における電圧は、次式で示される。
【数9】

【0043】
ポイント8における主増幅器10の正の入力は、ポイント1のシステムの入力に接続される。よって、ポイント8における電圧は、次式で表される。
【数10】

【0044】
ポイント6における主増幅器10の出力の電圧は、次式で示される。
【数11】

【0045】
V8およびV9について、上式に、式(6)および式(5)を代入すれば次式を得る。
【数12】

【0046】
このように、増幅に際して生じた誤差Eは相殺され、ポイント7における増幅回路の出力Voutは、
【数13】

となる。
【0047】
以下、上述した数式に関し、別の表現を試みる。本表現においては、増幅器10および増幅器20において生じる誤差を区別し、それぞれ、E1およびE2とする。既に述べたように、本実施形態において、R1=R2は、両増幅器10および20の出力レベルを同じくするための条件であって、そうすることによって、両増幅器10および20において生じる誤差が同じになる。一般に、増幅器20に対する入力は、増幅器10に対する入力の大きさの半分にするべきである。
【0048】
第2増幅器20の正の入力であるポイント5における信号は、
【数14】

である。レジスタR1およびレジスタR2で形成される分圧器による減衰をA1とすれば、つまり、
【数15】

とすれば、
【数16】

である。
【0049】
(システム全体ではなく、)個々の増幅器のゲインをGとすれば、
【数17】

となり、式(1)を代入すれば、
【数18】

となる。ここで、Eは、第2増幅器20において生じる誤差であり、V=0である。
【0050】
第3および第4レジスタR3およびR4で形成される分圧器の出力における電圧は、次式で与えられる。
【数19】

レジスタR3およびレジスタR4で形成される分圧器による減衰をAとすれば、つまり、
【数20】

とすれば、
【数21】

である。電圧V4は、ポイント9において、主増幅器10の負の入力に入力される。ポイント9における電圧は、次式で表される。
【数22】

ポイント6の主増幅器10の出力における電圧は、
【数23】

で与えられる。ここで、Eは、第1増幅器10において生じる誤差である。よって、
【数24】

誤差項を相殺するためには、
【数25】

である。両増幅器10および20で生じる誤差が同じである場合には、つまり、E=Eである場合には、
【数26】

である。
【0051】
両増幅器10および20から同じ誤差を得るには、つまり、E=Eとするには、両増幅器10および20の動作条件を同じにする。その方策の1つは、同一の動作条件に対して両増幅器10および20の出力レベルを同一にすることである。なぜなら、両増幅器は、同一のゲインを有し、同じものになるからである。
【0052】
よって、チェックする方法の1つは、第1増幅器10の出力を、第2増幅器20の出力に等しくなるように設定することである。よって、
【数27】

式(2)および式(4)より、
【数28】

【0053】
誤差の大きさは、増幅された出力信号と比較して十分に小さいため、誤差項を無視すれば、
【数29】

となり、
【数30】

より、A=1−Aとなる。よって、
【数31】

である。
【0054】
このことは、本実施形態にとっては、R1=R2であることは、両増幅器が事実上同一の出力レベルを有し、同一の誤差を出力するための必要条件である。しかしながら、本発明を実施するシステムにおいては、上記条件から僅かに乖離した状況でも、つまり、R1とR2が等しくはない状況においても、動作することを注記する。そのような状況においては、出力における誤差は、大きくなる。このことは、シミュレーションにより、確認済みである。

【数32】

および、
【数33】

を用いれば、式(4)から、
【数34】

となる。
誤差が互いに等しく、相殺されるならば、
【数35】

となる。
【0055】
(先述のとおりに)システム全体のゲインをGとすれば、
【数36】

であり、
【数37】

である。
【0056】
よって、出力は、誤差のない、ゲインGによる増幅を受けた入力信号の変形である。
【0057】
図2aは、図1の回路の増幅器20の出力における、増幅回路の周波数応答特性を示すグラフである。本グラフは、−3dbのポイントで1.373MHzの帯域幅を示す。増幅器10および20は、同じものであり、同様の条件下で動作する。増幅器20だけならば、本願発明の実施というよりは、標準的な増幅器であると考えて差し支えない。図2bは、本発明にかかる、ある実施形態による図1の回路における増幅器10の出力における、増幅器の周波数応答特性を示すグラフである。本グラフは、−3dbのポイントで3.234MHzの帯域幅を示す。
【0058】
図3aは、図1の回路の増幅器20の出力における、増幅回路の位相ずれを示すグラフである。本グラフによれば、100kHzにおける位相偏移は、−5.252度である。
【0059】
図3bは、図1の回路の増幅器10の出力における、増幅器の位相ずれを示すグラフである。本グラフによれば、100kHzにおける位相偏移は、−2.082度である。
【0060】
一般に、20kHzは、可聴周波数の上限とされることを注記する。
【0061】
図4aは、1kHzの入力に対する、図1の回路における増幅器20の出力信号のスペクトル・プロットであり、図4bは、1kHzの入力に対する、図1の回路における増幅器10の出力信号のスペクトル・プロットである。
【0062】
図4aおよび図4bを見れば明らかだが、全高調波歪み(THD)が改善されている。これら図に示すように、増幅器20からのTHD+雑音(ノイズ)は、0.9415%であり、増幅器10からのTHD+雑音(ノイズ)は、0.0367%である。ただし、数値は、シミュレーションに用いる入力レベルによって変化することがある。
【0063】
図5は、本発明にかかる第2の実施形態による増幅回路を示す図である。本回路は、2つの同等な増幅器、つまり、主増幅器(X1)10および第2増幅器(X2)20、を有する。両増幅器は、システム全体に求められるゲインGの2倍のゲインを有する。両増幅器は、同等なものであるから、両増幅器は共に同様の誤差Eを、増幅過程において発生させる。理想的には、両増幅器10および20に対し、同じ電源電圧、同じ入力電圧、同じ負荷インピーダンスといった同一の動作条件を課すことが望まれる。図5のシステムにおいては、入力信号Vinは、第1のポイント(ポイント1)に与えられる。そして、主増幅器10の正の入力に入力信号が与えられる。第2増幅器20に対しても、入力信号は、その半分のレベルで、正の入力に与えられる。第2増幅器20の負の入力は、ポイント2において、システムのグランドに接続される。
【0064】
第2増幅器20の出力は、ポイント3において、第1レジスタR3の第1端部に接続され、第1レジスタR3のもう一方の端部は、第2レジスタR4の第1端部に接続される。第2レジスタR4の第2端部は、システムのグランドに接続される。
【0065】
第1レジスタおよび第2レジスタR3およびR4の接合部を、ポイント4とし、主増幅器10の負の入力9に接続する。主増幅器10の出力は、負荷の一端と接続される。負荷は、例えば、パワー・アンプといった、グランドに対する抵抗素子である別のアンプ(増幅器)、または、(ラウド・)スピーカといった別の素子でよい。負荷のもう一方の端部は、システムのグランドに接続される。負荷を挟む電圧は、増幅回路の出力である。
【0066】
図5に示す回路の動作は、図1に関して上述したものと同様である。ただし、図1の回路にあった、R1およびR2で形成される分圧器が、図5の回路で省略される点のみが異なる。しかしながら、増幅器20に対する入力が、増幅器10の入力の大きさの半分であるとき、図5に示した実施形態も適切に作動する。本実施形態においては、入力Vinが増幅器10に与えられ、同様の入力であって大きさが半分であるVin/2が増幅器20に与えられる。これら入力には、上述のような構成で用いるように適化されたデジタル・アナログ・コンバータを備えたデジタル・ソース等のソースから入力が与えられる。
【0067】
図6は、本発明にかかる第3の実施形態による増幅回路を示す図である。本回路は、2つの同等な増幅器、つまり、主増幅器(X1)10および第2増幅器(X2)20、を有する。両増幅器は、システム全体に求められるゲインGの2倍のゲインを有する。両増幅器は、同等なものであるから、両増幅器は共に同様の誤差Eを、増幅過程において発生させる。理想的には、両増幅器10および20に対し、同じ電源電圧、同じ入力電圧、同じ負荷インピーダンスといった同一の動作条件を課すことが望まれる。
【0068】
図6のシステムにおいては、入力信号は、第1のポイント(ポイント1)に与えられる。そして、2つのレジスタR5およびR6で形成される分圧器に入力信号が与えられる。分圧器の接合部(ポイント8)は、主増幅器10の正の入力に接続される。レジスタR6の、レジスタR5に接続しない端部は、システムのグランドに接続される。入力信号は、レジスタR5の、レジスタR6に接続しない端部に与えられる。入力信号は、別のレジスタR1の第1端部にも与えられる。レジスタR1のもう一方の端部は、レジスタR2の第1端部に接続される。レジスタR2のもう一方の端部は、システムのグランドに接続される。分圧器を形成するレジスタR1およびR2の、接合部(ポイント5)は、第2増幅器20の正の入力に接続される。第2増幅器20の負の入力は、ポイント2において、システムのグランドに接続される。
【0069】
R1、R2、R5、および、R6の値は、増幅器20の正の入力(ポイント5)に与えられる電圧が、増幅器10の正の入力に与えられる電圧の半分になるように、選べばよい。
【0070】
第2増幅器20の出力は、ポイント3において、レジスタR3の第1端部に接続される。レジスタR3のもう一方の端部は、レジスタR4の第1端部に接続される。レジスタR4の第2端部は、システムのグランドに接続される。
【0071】
レジスタR3およびR4の接合部を、ポイント4とし、主増幅器10の負の入力9に接続する。主増幅器10の出力は、負荷の一端と接続される。負荷は、例えば、パワー・アンプといった、グランドに対する抵抗素子である別のアンプ(増幅器)、または、(ラウド・)スピーカといった別の素子でよい。負荷のもう一方の端部は、システムのグランドに接続される。負荷を挟む電圧は、増幅回路の出力である。
【0072】
図6に示す回路の動作は、図1に関して上述したものと同様である。ただし、図1の回路にはなかった、レジスタR5およびR6で形成される別の分圧器が、図6の回路で追加される点のみが異なる。本実施形態においては、入力Vinが増幅器10に与えられ、同様の入力であって大きさが半分であるVin/2が増幅器20に与えられる。図5に示す回路における例のように、これら入力には、上述のような構成で用いるように適化されたデジタル・アナログ・コンバータを備えたデジタル・ソース等のソースから入力が与えられる。
【0073】
図7は、本発明にかかる第4の実施形態による増幅回路を示す図である。本回路は、2つの同等な増幅器、つまり、主増幅器(X1)10および第2増幅器(X2)20、を有する。両増幅器は、システム全体に求められるゲインGの2倍のゲインを有する。両増幅器は、同等なものであるから、両増幅器は共に同様の誤差Eを、増幅過程において発生させる。理想的には、両増幅器10および20に対し、同じ電源電圧、同じ入力電圧、同じ負荷インピーダンスといった同一の動作条件を課すことが望まれる。
【0074】
図7のシステムにおいては、入力信号Vinは、第1のポイント(ポイント1)に与えられる。そして、主増幅器10の正の入力に入力信号が与えられる。入力信号は、第1レジスタR1の第1端部にも与えられる。第1レジスタR1のもう一方の端部は、第2レジスタR2の第1端部に接続される。第2レジスタR2のもう一方の端部は、システムのグランドに接続される。分圧器を形成する第1レジスタおよび第2レジスタR1およびR2の接合部(ポイント5)は、第2増幅器20の正の入力に接続される。第2増幅器20の負の入力は、ポイント2において、システムのグランドに接続される。
【0075】
第2増幅器20の出力は、ポイント3において、第3レジスタR3の第1端部に接続される。第3レジスタR3のもう一方の端部は、第4レジスタR4の第1端部に接続される。第4レジスタR4の第2端部は、システムのグランドに接続される。
【0076】
第3レジスタおよび第4レジスタR3およびR4の接合部を、ポイント4とし、主増幅器10の負の入力9に接続する。主増幅器10の出力は、負荷Rloadの一端と接続される。負荷は、例えば、パワー・アンプといった、グランドに対する抵抗素子である別のアンプ(増幅器)、または、(ラウド・)スピーカといった別の素子でよい。負荷Rloadのもう一方の端部は、システムのグランドに接続される。負荷Rloadを挟む電圧は、増幅回路の出力である。さらに、別のレジスタR7が、負荷Rloadと並列に、増幅器10の出力とシステムのグランドとの間に接続される。
【0077】
増幅器10にかかる負荷は、ユーザによって増幅器システムに接続される負荷Rload次第であるから、レジスタR7を導入してシステムに加わる全負荷の変動を低減する。例えば、もし実装形態が、プリ・アンプである場合には、負荷Rloadは、別のアンプであるかもしれない。その場合、別のアンプは、通例、10Kオームないし47Kオームの入力インピーダンスを有することがある。もし、典型的な値である1Kオームを備えるレジスタR7を、図7に示すようにRloadと並列に追加すれば、増幅器10にかかる負荷は、Rloadに並列されたレジスタR7(R7//Rload)の実効レジスタンスである。よって、負荷条件の範囲は、次のように狭小化される。
もし、負荷が入力インピーダンス10kオームを有するならば、
R7//Rload=1k//10k=909オーム。
また、もし、負荷が入力インピーダンス47kオームを有するならば、
R7//Rload=1k//47k=979オーム。
加えて、レジスタR3+R4の抵抗値を、およそ909オームおよびおよし979オームに設定し、増幅器10および増幅器20に対する負荷条件を、互いに近いものとしてもよい。
【0078】
このように、図7に示す回路は、その回路にさらにレジスタR7を追加した点を除き、図1に示した回路と同等である。図7に示す回路の動作は、図1に関して上述したものと基本的には同様である。
【0079】
図8は、本発明にかかる第5の実施形態による増幅回路を示す図である。本回路は、2つの同等な増幅器、つまり、主増幅器(X1)10および第2増幅器(X2)20、を有する。両増幅器は、システム全体に求められるゲインGの2倍のゲインを有する。両増幅器は、同等なものであるから、両増幅器は共に同様の誤差Eを、増幅過程において発生させる。理想的には、両増幅器10および20に対し、同じ電源電圧、同じ入力電圧、同じ負荷インピーダンスといった同一の動作条件を課すことが望まれる。
【0080】
図8のシステムにおいては、入力信号Vinは、第1のポイント(ポイント1)に与えられる。そして、主増幅器10の正の入力に入力信号が与えられる。入力信号は、第1レジスタR1の第1端部にも与えられる。第1レジスタR1のもう一方の端部は、第2レジスタR2の第1端部に接続される。第2レジスタR2のもう一方の端部は、システムのグランドに接続される。分圧器を形成する第1レジスタおよび第2レジスタR1およびR2の接合部(ポイント5)は、第2増幅器20の正の入力に接続される。第2増幅器20の負の入力は、ポイント2において、2つの別のレジスタR8およびR9の接合部に接続される。R8に接続しないR9の端部は、システムのグランドに接続される。レジスタR9に接続しないレジスタR8の端部は、増幅器20の出力に接続され、フィードバックによる増幅器20のゲインの制御を行う。
【0081】
第2増幅器20の出力は、ポイント3において、第3レジスタR3の第1端部に接続され、第3レジスタR3のもう一方の端部は、第4レジスタR4の第1端部に接続される。第4レジスタR4の第2端部は、システムのグランドに接続される。
【0082】
第3レジスタおよび第4レジスタR3およびR4の接合部を、ポイント4とし、別のレジスタR11に接続する。レジスタR11のもう一方の端部は、主増幅器10の負の入力9に接続される。さらに別のレジスタR10は、ポイント6において、増幅器10の負の入力と増幅器10の出力との間に接続され、フィードバックによる増幅器10のゲインの制御を行う。R8、R9、R10、および、R11の値は、増幅器10および増幅器20のゲインが、実質的に同一となるように、選べばよい。
【0083】
主増幅器10の出力は、負荷の一端と接続される。負荷は、例えば、パワー・アンプといった、グランドに対する抵抗素子である別のアンプ(増幅器)、または、(ラウド・)スピーカといった別の素子でよい。負荷のもう一方の端部は、システムのグランドに接続される。負荷を挟む電圧は、増幅回路の出力である。
【0084】
このように、図8に示す回路の動作は、図1に関して上述したものと同様である。ただし、図7の回路では、別のレジスタR8ないしR11が追加される点のみ異なる。図7に示す回路の動作は、両増幅器10および20に対してフィードバックがかけられて両増幅器のゲインが制御される点を除き、図1に関して上述したものと基本的には同様である。
【0085】
このように、本発明にかかる、1つまたは複数の実施形態は、従来の増幅器との比較において、著しく帯域幅が拡大され、同時に位相ずれが低減され、また、回路に含まれる個々の増幅器において生じる誤差を相殺することにより歪みが最小限に抑制された増幅器システムを提供する。
【0086】
先に引用した図を描写するためのシミュレーションに用いた増幅器10および20は、フィードバックを内部的に備えるものではない。しかしながら、本発明にかかる実施形態は、フィードバックを備える増幅器に対しても、フィードバックを備えない増幅器に対しても用いることができる。
【0087】
上述の本発明の実施形態については、様々な変形例が可能である。例えば、上述の構成要素またはステップに加えて、もしくは、代えて、別の構成要素および方法にかかるステップを追加、もしくは、置換可能である。よって、本発明について、特定の実施形態を用いて説明したが、当業者にとっては、本発明の範囲および思想から逸脱することなく特許請求の範囲内において様々な変形例を実施可能であることは明白である。
【図面の簡単な説明】
【0088】
【図1】本発明にかかる、ある実施形態による増幅回路の概略的回路図
【図2a】図1の回路における増幅器20の出力にて測定した、増幅回路の周波数応答特性のグラフ
【図2b】図1の回路における増幅器10の出力にて測定した、増幅器の周波数応答特性のグラフ
【図3a】図1の回路における増幅器20の出力にて測定した、増幅回路の位相ずれのグラフ
【図3b】図1の回路における増幅器10の出力にて測定した、増幅器の位相ずれのグラフ
【図4a】1kHzの入力に対する、図1の回路における増幅器20の出力信号のスペクトル・プロット
【図4b】1kHzの入力に対する、図1の回路における増幅器10の出力信号のスペクトル・プロット
【図5】本発明にかかる、第2の実施形態による増幅回路の概略的回路図
【図6】本発明にかかる、第3の実施形態による増幅回路の概略的回路図
【図7】本発明にかかる、第4の実施形態による増幅回路の概略的回路図
【図8】本発明にかかる、第5の実施形態による増幅回路の概略的回路図
【符号の説明】
【0089】
10 ・・・ 主増幅器X1
20 ・・・ 第2増幅器X2
R1 ・・・ レジスタ
R2 ・・・ レジスタ
R3 ・・・ レジスタ
R4 ・・・ レジスタ
R5 ・・・ レジスタ
R6 ・・・ レジスタ
R7 ・・・ レジスタ
R8 ・・・ レジスタ
R9 ・・・ レジスタ
R10・・・ レジスタ
R11・・・ レジスタ
load・・・ 負荷抵抗

【特許請求の範囲】
【請求項1】
入力信号を受ける第1増幅器と、
前記入力信号に対し所定の割合の大きさを有する信号を受けて、出力信号を出力する第2増幅器と、
前記第2増幅器の前記出力信号を受けて、前記出力信号に対し所定の割合の大きさを有する信号を前記第1増幅器へ送る第1分圧器と、を有し、
前記第1増幅器は、前記入力信号から、前記出力信号に対し所定の割合の大きさを有する信号を差し引き、前記第1増幅器において増幅可能な差動信号を生成する、増幅装置。
【請求項2】
さらに、前記入力信号を受け、前記入力信号に対し所定の割合の大きさを有する信号を前記第2増幅器へ送る第2分圧器を有する、請求項1に記載の増幅装置。
【請求項3】
さらに、前記入力信号を受け、前記入力信号に対し所定の割合の大きさを有する信号を前記第1増幅器へ送る第3分圧器を有する、請求項2に記載の増幅装置。
【請求項4】
前記第2増幅器が受ける、前記入力信号に対し所定の割合の大きさを有する信号は、前記第1増幅器が受ける前記信号のおよそ50%の大きさである、請求項3に記載増幅装置。
【請求項5】
前記第1増幅器は出力を備え、
前記増幅装置は、さらに、前記第1増幅器の前記出力とグランドとの間に接続され、前記第1増幅器における負荷の変動を低減させる抵抗素子を有する、請求項1ないし4のいずれかに記載の増幅装置。
【請求項6】
前記第1増幅器および前記第2増幅器は、それぞれ、負の入力および出力を備え、
前記増幅装置は、さらに、前記第2増幅器の前記負の入力とグランドとの間に接続された第1抵抗素子、および、前記第2増幅器の前記出力と前記第2増幅器の前記負の入力との間に接続された第2抵抗素子、を有し、
フィードバックによって前記第2増幅器のゲインを設定する、請求項1ないし5のいずれかに記載の増幅装置。
【請求項7】
さらに、前記第1増幅器の前記負の入力と前記第1分圧器を形成する複数のレジスタの接合部との間に接続された第3抵抗素子、および、前記第1増幅器の前記出力と前記第1増幅器の前記負の入力との間に接続された第4抵抗素子、を有し、
フィードバックによって前記第1増幅器のゲインを設定する、請求項6に記載の増幅装置。
【請求項8】
前記第1増幅器、および、前記第2増幅器は、実質的に同等のものである、請求項1ないし7のいずれかに記載の増幅装置。
【請求項9】
前記第1増幅器、および、前記第2増幅器は、実質的に同一の誤差を発生し、
前記両誤差は、前記第2増幅器で生じた誤差を前記第1増幅器で生じた誤差から差し引くことで実質的に相殺される、請求項8に記載の増幅装置。
【請求項10】
前記分圧器は、2つの実質的に等価な抵抗性要素を備える、請求項2ないし9のいずれかに記載の増幅装置。
【請求項11】
前記抵抗性要素は、高精度抵抗性要素である、請求項10に記載の増幅装置。
【請求項12】
前記第1増幅器および前記第2増幅器は、それぞれに付随するゲインを有し、前記、第1増幅器および第2増幅器に付随するゲインは、増幅装置全体にかかるゲインのおよそ2倍である、請求項1ないし11のいずれかに記載の増幅装置。
【請求項13】
前記第1分圧器は、第1抵抗性要素、および、第2抵抗性要素を備え、
前記第1抵抗性要素および前記第2抵抗性要素は、それぞれに付随するレジスタンスを示し、
前記第1抵抗性要素に付随するレジスタンスと前記第2抵抗性要素に付随するレジスタンスとの比は、
前記第1抵抗性要素および前記第2抵抗性要素の接合部における前記信号の振幅を、前記第2増幅器の前記ゲインで除算した前記第2増幅器への前記入力信号の振幅と実質的に等しくする比である、請求項12に記載の増幅装置。
【請求項14】
前記第1増幅器は出力を備え、
前記第1分圧器の前記第1抵抗性要素および前記第2抵抗性要素にそれぞれ付随する前記レジスタンスの和は、前記第1増幅器の前記出力が与えられる負荷抵抗と実質的に等しい、請求項13に記載の増幅装置。
【請求項15】
前記第2増幅器が受ける、前記入力信号に対し所定の割合の大きさを有する信号の所定の割合は、およそ50%である、請求項1ないし14のいずれかに記載の増幅装置。
【請求項16】
入力信号を受ける第1増幅器に与えるステップと、
前記入力信号に対し所定の割合の大きさを有する信号を第2増幅器に与え、前記第2増幅器から出力信号を得るステップと、
前記第2増幅器の前記出力信号を第1分圧器に与えるステップと、
前記入力信号から、前記第2増幅器の前記出力信号に対し所定の割合の大きさを有する信号を差し引き、前記第1増幅器において増幅可能な差動信号を生成する、増幅方法。
【請求項17】
さらに、前記入力信号を第2分圧器に与えるステップを有し、
前記第2分圧器が、前記入力信号に対し所定の割合の大きさを有する信号を前記第2増幅器に与える、請求項16に記載の方法。
【請求項18】
さらに、前記入力信号を第3分圧器に与えるステップを有し、
前記第3分圧器を介し、前記入力信号に対し所定の割合の大きさを有する信号を前記第1増幅器に与える、請求項17に記載の方法。
【請求項19】
前記第2増幅器に与えられる、前記入力信号に対し所定の割合の大きさを有する信号は、前記第3分圧器を介して前記第1増幅器に与えられる前記信号のおよそ50%である、請求項18に記載の方法。
【請求項20】
さらに、前記第1増幅器の出力とグランドとの間に接続された抵抗素子を用いて前記第1増幅器の負荷の変動を低減させるステップを有する、請求項16ないし19のいずれかに記載の方法。
【請求項21】
前記第1増幅器および前記第2増幅器はそれぞれ、負の入力および出力を備え、
さらに、前記第2増幅器の前記負の入力とグランドとの間に第1抵抗素子を接続し、前記第2増幅器の前記出力と前記第2増幅器の前記負の入力との間に第2抵抗素子を接続することにより得られるフィードバックによって前記第2増幅器の前記ゲインを設定するステップを有する、請求項16ないし20のいずれかに記載の方法。
【請求項22】
さらに、前記第1増幅器の前記負の入力と前記第1分圧器を形成する複数のレジスタの接合部との間に第3抵抗素子を接続し、前記第1増幅器の前記出力と前記第1増幅器の前記負の入力との間に第4抵抗素子を接続することにより得られるフィードバックによって前記第1増幅器の前記ゲインを設定するステップを有する、請求項21に記載の方法。
【請求項23】
前記第1増幅器、および、前記第2増幅器は、実質的に同等のものであり、
前記第2分圧器は、2つの実質的に等価な抵抗性要素を備え、
前記入力信号に対し所定の割合の大きさを有する信号を前記第2増幅器に与えるステップは、前記入力信号のおよそ50%を前記第2増幅器に与えるステップを含む、請求項17ないし22のいずれかに記載の方法。
【請求項24】
前記第1増幅器、および、前記第2増幅器は、それぞれに付随するゲインを有し、
さらに、前記第1増幅器および前記第2増幅器それぞれに付随する前記ゲインを、増幅装置全体にかかるゲインのおよそ2倍に構成するステップを有する、請求項16ないし23のいずれかに記載の方法。
【請求項25】
前記第1分圧器は、第1抵抗性要素、および、第2抵抗性要素を備え、
前記第1抵抗性要素および前記第2抵抗性要素は、それぞれに付随するレジスタンスを有し、
さらに、前記第1抵抗性要素に付随するレジスタンスと前記第2抵抗性要素に付随するレジスタンスとの比が、
前記第1抵抗性要素および前記第2抵抗性要素の接合部における信号の振幅を、前記第2増幅器の前記ゲインで除算した前記第2増幅器への前記入力信号の振幅と実質的に等しくする比となるように前記第1および第2抵抗性要素を選択するステップを有する、請求項16ないし24のいずれかに記載の方法。
【請求項26】
前記第1増幅器は出力を備え、
さらに、前記第1分圧器の前記第1抵抗性要素および前記第2抵抗性要素それぞれに付随するレジスタンスの和と実質的に等しい負荷抵抗を、前記第1増幅器の前記出力に与えるステップを有する、請求項16ないし25のいずれかに記載の方法。
【請求項27】
前記第1増幅器、および、前記第2増幅器は、実質的に同一の誤差を発生し、
さらに、前記第2増幅器で生じた誤差を前記第1増幅器で生じた誤差から差し引くことで、前記両誤差を実質的に相殺するステップを有する、請求項16ないし26のいずれかに記載の方法。
【請求項28】
請求項1ないし15のいずれかに記載の増幅装置を備えるオーディオ・アンプリファイア・システム。

【図1】
image rotate

【図2a】
image rotate

【図2b】
image rotate

【図3a】
image rotate

【図3b】
image rotate

【図4a】
image rotate

【図4b】
image rotate

【図5】
image rotate

【図6】
image rotate

【図7】
image rotate

【図8】
image rotate


【公表番号】特表2008−518503(P2008−518503A)
【公表日】平成20年5月29日(2008.5.29)
【国際特許分類】
【出願番号】特願2007−537854(P2007−537854)
【出願日】平成17年10月20日(2005.10.20)
【国際出願番号】PCT/SG2005/000363
【国際公開番号】WO2006/043907
【国際公開日】平成18年4月27日(2006.4.27)
【出願人】(500035487)クリエイティブ テクノロジー リミテッド (17)
【氏名又は名称原語表記】CREATIVE TECHNOLOGY LTD
【Fターム(参考)】