増幅装置および増幅の方法
本願増幅装置は、入力信号を受ける第１増幅器と、入力信号の一部（入力信号に対するある割合）を受ける第２増幅器と、を有する。第１分圧器は、第２増幅器の出力信号を受けて、該出力信号の一部を（ある割合で）第１増幅器へ送る。第１増幅器は、入力信号から、上記ある割合の第２増幅器の出力信号を差し引き、第１増幅器での増幅のための差動信号を生成する。本願は、信号を増幅する方法も開示する。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、一般に、増幅装置、および、増幅の方法に関し、特に、高忠実度可聴周波増幅器（ハイ−ファイ・オーディオ・アンプ）分野における利用に適した増幅装置、および、増幅の方法に関する。
【背景技術】
【０００２】
高品質音響システムは、良質な音響を創成するアンプリファイアを必要とする。音質は、容易に測定できるものではない。高周波および低周波における広い周波数応答特性、低位相ずれ、低歪み、といった優れた物理的特性を備えるアンプリファイアであっても、必ずしも良質な音響を創成するとは限らない。その理由は、アンプリファイアの物理的特性を考察するだけでは明らかにならない誤差や歪みによる。全体にわたる負帰還を用いることで、このような歪みを低減させることができる。
【０００３】
オーディオ用途においては、帰還を備えないアンプリファイアが音質面において望ましい特性を有すると信じられている。しかしながら、帰還を備えないアンプリファイアは、通例、測定にかかる特性に関して良好ではない。例えば、全高調波歪み（ＴＨＤ）に関し、帰還を備えたアンプリファイアとの比較において、帰還を備えないアンプリファイアは、良好な特性を示さない。
【発明の開示】
【発明が解決しようとする課題】
【０００４】
帰還を備えていようといまいと、測定特性が向上し、もって、性能面でも向上したアンプリファイアが必要である。
【課題を解決するための手段】
【０００５】
概括すれば、本発明は、装置内に含まれる２つもしくはそれ以上の増幅器における誤差を、減算により相殺する（キャンセルする）増幅装置、および、増幅の方法を提供する。本発明の第１の態様によれば、増幅装置は、
入力信号を受ける第１増幅器と、
入力信号に対するある割合の信号を受けて、出力信号を出力する第２増幅器と、
上記第２増幅器の上記出力信号を受けて、上記出力信号に対するある割合の信号を上記第１増幅器へ送る第１分圧器と、を有し、
上記第１増幅器は、上記入力信号から、上記第２増幅器の上記出力信号に対する上記ある割合の信号を差し引き、上記第１増幅器において増幅可能な差動信号を生成する。
【０００６】
増幅装置は、さらに、第２分圧器を備えてよい。第２分圧器は、上記入力信号を受け、上記入力信号に対するある割合の信号を、上記第２増幅器へ送る。
【０００７】
増幅装置は、さらに、第３分圧器を備えてよい。第３分圧器は、上記入力信号を受け、上記入力信号に対するある割合の信号を、上記第１増幅器へ送る。
【０００８】
上記第２増幅器が受ける、上記入力信号に対するある割合の信号の割合とは、上記第１増幅器が受ける上記信号のおよそ５０％の割合であることが望ましい。
【０００９】
上記第１増幅器は、出力を備え、増幅装置は、さらに、上記第１増幅器の出力とグランドとの間に接続された抵抗素子を有し、上記抵抗素子は、上記第１増幅器の負荷の変動を低減させることが望ましい。
【００１０】
ある実施形態においては、上記第１増幅器および上記第２増幅器は、それぞれ、負の入力および出力を備え、上記増幅装置は、フィードバックによって第２増幅器のゲインを設定するため、第２増幅器の負の入力とグランドとの間に接続された第１抵抗素子、および、第２増幅器の出力と第２増幅器の負の入力との間に接続された第２抵抗素子、を有する。
【００１１】
増幅装置は、さらに、フィードバックによって第１増幅器のゲインを設定するため、第１増幅器の負の入力と第１分圧器を形成する（複数の）レジスタの接合部との間に接続された第３抵抗素子、および、第１増幅器の出力と第１増幅器の負の入力との間に接続された第４抵抗素子、を有する。
【００１２】
上記第１増幅器、および、上記第２増幅器は、同じものであってよい。
【００１３】
ある実施形態においては、上記第１増幅器、および、上記第２増幅器は、実質的に同一の誤差を生じ、上記誤差は、上記第２増幅器で生じた誤差が上記第１増幅器で生じた誤差から減算されることにより、実質的に相殺される。
【００１４】
第２分圧器は、２つの実質的に等価な抵抗性要素を備えることが望ましい。上記抵抗性要素は、高い精度を有する要素でもよい。
【００１５】
ある実施形態においては、増幅装置は、全体にかかるゲインを有し、上記第１増幅器および上記第２増幅器は、それぞれに付随するゲインを有し、上記、第１増幅器および第２増幅器に付随するゲインは、上記増幅装置全体にかかるゲインのおよそ２倍である。
【００１６】
この実施形態においては、上記第１分圧器は、第１抵抗性要素、および、第２抵抗性要素を備え、これら第１抵抗性要素および第２抵抗性要素は、それぞれに付随するレジスタンスを有し、上記第１抵抗性要素に付随するレジスタンスと上記第２抵抗性要素に付随するレジスタンスとの比は、上記第１および第２抵抗性要素の接合部における信号の振幅が、上記第２増幅器のゲインで除算した上記第２増幅器への入力信号の振幅と実質的に等しくなるような、比である。
【００１７】
この場合、上記第１増幅器は出力を備え、上記第１分圧器の上記第１および第２抵抗性要素に付随するレジスタンスの和は、上記第１増幅器の上記出力に適用される負荷抵抗と実質的に等しくてよい。
【００１８】
第２増幅器が受ける、上記入力信号に対するある割合は、およそ５０％であることが望ましい。
【００１９】
第２の態様においては、上述の増幅装置を有するオーディオ・アンプリファイア・システムが提供される。
【００２０】
本発明の第３の態様においては、信号を増幅する方法が供される。当該方法は、
入力信号を第１増幅器に与えるステップと、
上記入力信号に対するある割合の信号を第２増幅器に与え、上記第２増幅器から出力信号を得るステップと、
上記第２増幅器の上記出力信号を、第１分圧器に与えるステップと、
上記出力信号に対するある割合の信号を上記第１増幅器に与えるステップと、
上記第１増幅器において、上記入力信号から、上記、第２増幅器の出力信号に対するある割合の信号を差し引き、上記第１増幅器で増幅可能な差動信号を生成するステップと、を有する。
【００２１】
本方法は、上記、入力信号に対するある割合の信号を第２分圧器に与えるステップをさらに有し、上記第２分圧器が、上記第２増幅器に与えられる上記入力信号に対するある割合の信号を与えてもよい。
【００２２】
本方法は、上記入力信号を第３分圧器に与えるステップ、および、上記入力信号に対するある割合の信号を、上記第３分圧器を介して、上記第１増幅器に与えるステップをさらに有してもよい。
【００２３】
上記第２増幅器に与えられる上記入力信号に対するある割合の信号の、割合は、およそ、上記第３分圧器を介して上記第１増幅器に与えられる上記信号の５０％であることが望ましい。
【００２４】
本方法は、上記第１増幅器の出力とグランドとの間に接続された抵抗素子を用いて上記第１増幅器の負荷の変動を低減させるステップをさらに有してもよい。
【００２５】
上記第１増幅器および上記第２増幅器がそれぞれ、負の入力および出力を備え、本方法が、第２増幅器の負の入力とグランドとの間に接続された第１抵抗素子と、第２増幅器の出力と第２増幅器の負の入力との間に接続された第２抵抗素子と、によって与えられるフィードバックによって第２増幅器のゲインを設定するステップを有することが望ましい。
【００２６】
本方法は、さらに、第１増幅器の負の入力と第１分圧器を形成する（複数の）レジスタの接合部との間に接続された第３抵抗素子と、第１増幅器の出力と第１増幅器の負の入力との間に接続された第４抵抗素子と、によって与えられるフィードバックによって第１増幅器のゲインを設定するステップを有してもよい。
【００２７】
上記第１増幅器および上記第２増幅器は、実質的に同じものであって、上記第２分圧器は、２つの実質的に等価な抵抗性要素を備え、上記、入力信号に対するある割合の信号を第２増幅器に与えるステップは、上記入力信号のおよそ５０％の信号を上記第２増幅器に与えるステップを含むことが望ましい。
【００２８】
上記増幅装置が、全体にかかるゲインを有し、上記第１増幅器および上記第２増幅器が、それぞれに付随するゲインを有し、本方法が、上記、第１増幅器および第２増幅器に付随するゲインを、上記増幅装置全体にかかるゲインのおよそ２倍に構成するステップを有することが望ましい。
【００２９】
上記第１分圧器が、第１抵抗性要素、および、第２抵抗性要素を備え、これら第１抵抗性要素および第２抵抗性要素が、それぞれに付随するレジスタンスを有し、本方法が、上記第１抵抗性要素に付随するレジスタンスと上記第２抵抗性要素に付随するレジスタンスとの比を、上記第１および第２抵抗性要素の接合部における信号の振幅が、上記第２増幅器のゲインで除算した上記第２増幅器への入力信号の振幅と実質的に等しくなる比となるように、上記複数の抵抗性要素を選択するステップを有することが望ましい。
【００３０】
上記第１増幅器が出力を備え、本方法がさらに、上記第１分圧器の上記第１および第２抵抗性要素に付随するレジスタンスの和と、上記第１増幅器の上記出力に適用される負荷抵抗とが実質的に等しくなるように、上記第１増幅器の上記出力に負荷抵抗を適用するステップを有することが望ましい。
【００３１】
上記第１増幅器、および、上記第２増幅器が、実質的に同一の誤差を生じ、本方法がさらに、上記第１増幅器で生じた誤差から上記第２増幅器で生じた誤差を減算することにより、上記誤差を実質的に相殺するステップを有することが望ましい。
【００３２】
本発明のある態様に関連して説明する特徴を、本発明の別の態様に適用してもよい。
【発明を実施するための最良の形態】
【００３３】
これより、本発明にかかる好適な特徴について、例示を目的として、図面を参照して説明する。
【００３４】
図１は、本発明にかかる、ある実施形態による増幅回路を示す図である。本回路は、２つの等価な増幅器、つまり、主増幅器（Ｘ１）１０および第２増幅器（Ｘ２）２０を有する。両増幅器は、システム全体に求められるゲインＧｖの２倍のゲインを備える。両増幅器は等価であるから、増幅過程において、同等の誤差Ｅが発生する。理想的には、同じ電源電圧、同じ入力電圧、同じ負荷インピーダンスといった同一の動作条件が、両増幅器１０、２０に与えられる。図１に示すシステムにおいては、入力信号Ｖｉｎが第１ポイント（ポイント１）に与えられ、それが主増幅器１０の正の入力に入力される。また、入力信号は、第１レジスタＲ１の第１端部にも入力される。第１レジスタＲ１のもう一方の端部は、第２レジスタＲ２の第１端部に接続される。第２レジスタＲ２のもう一方の端部は、システムのグランドに接続される。分圧器を形成する第１および第２レジスタＲ１およびＲ２の接合部は、第２増幅器２０の正の入力に接続される。第２増幅器２０の正の入力は、ポイント２において、システムのグランドと接続される。
【００３５】
第２増幅器２０の出力は、ポイント３において、第３レジスタＲ３の第１端部に接続され、第３レジスタＲ３のもう一方の端部は、第４レジスタＲ４の第１端部に接続される。第４レジスタＲ４の第２端部は、システムのグランドに接続される。
【００３６】
第３および第４レジスタＲ３およびＲ４の接合部を、ポイント４と称する。ポイント４において、主増幅器１０の負の入力９が接続される。主増幅器１０の出力は、負荷の一端と接続される。負荷は、例えば、パワー・アンプといった、グランドに対する抵抗素子である別のアンプ（増幅器）、または、（ラウド・）スピーカといった別の素子でよい。負荷のもう一方の端部は、システムのグランドに接続される。負荷を挟む電圧は、増幅回路の出力である。
【００３７】
第１および第２レジスタＲ１およびＲ２は、同等であることが望ましく、第２増幅器２０の正の入力であるポイント５における信号は、ポイント１における入力信号の半分であることが望まれる。つまり、
【数１】
ならば、
【数２】
である。
【００３８】
第２増幅器２０の出力であるポイント３における電圧は、
【数３】
で与えられる。ここで、Ｅは、Ｘ２で生じる誤差である。
式（１）を代入すれば、
【数４】
【数５】
【００３９】
第３および第４レジスタＲ３およびＲ４は、高い精度を有するレジスタであることが望ましく、以下の関係を有する値であることが好ましい。
【数６】
【００４０】
さらに、Ｒ３＋Ｒ４＝Ｒｌｏａｄであれば、両増幅器１０および２０には、等しい負荷がかかる。これは、本願発明にとって最適な条件である。しかしながら、この条件は、本発明が動作する上で必須ではない。理想的には、最良の結果を得るために、この負荷にかかる条件を実現する。しかしながら、本発明は、この負荷にかかる条件からずれている状況においても動作する。
【００４１】
第３および第４レジスタで形成する分圧器の出力における電圧は、次式で与えられる。
【数７】
式（２）および式（３）を代入すれば、
【数８】
【００４２】
電圧Ｖ４は、ポイント９において、主増幅器１０の負の入力に入力される。ポイント９における電圧は、次式で示される。
【数９】
【００４３】
ポイント８における主増幅器１０の正の入力は、ポイント１のシステムの入力に接続される。よって、ポイント８における電圧は、次式で表される。
【数１０】
【００４４】
ポイント６における主増幅器１０の出力の電圧は、次式で示される。
【数１１】
【００４５】
Ｖ８およびＶ９について、上式に、式（６）および式（５）を代入すれば次式を得る。
【数１２】
【００４６】
このように、増幅に際して生じた誤差Ｅは相殺され、ポイント７における増幅回路の出力Ｖｏｕｔは、
【数１３】
となる。
【００４７】
以下、上述した数式に関し、別の表現を試みる。本表現においては、増幅器１０および増幅器２０において生じる誤差を区別し、それぞれ、Ｅ１およびＥ２とする。既に述べたように、本実施形態において、Ｒ１＝Ｒ２は、両増幅器１０および２０の出力レベルを同じくするための条件であって、そうすることによって、両増幅器１０および２０において生じる誤差が同じになる。一般に、増幅器２０に対する入力は、増幅器１０に対する入力の大きさの半分にするべきである。
【００４８】
第２増幅器２０の正の入力であるポイント５における信号は、
【数１４】
である。レジスタＲ１およびレジスタＲ２で形成される分圧器による減衰をＡ１とすれば、つまり、
【数１５】
とすれば、
【数１６】
である。
【００４９】
（システム全体ではなく、）個々の増幅器のゲインをＧとすれば、
【数１７】
となり、式（１）を代入すれば、
【数１８】
となる。ここで、Ｅ２は、第２増幅器２０において生じる誤差であり、Ｖ２＝０である。
【００５０】
第３および第４レジスタＲ３およびＲ４で形成される分圧器の出力における電圧は、次式で与えられる。
【数１９】
レジスタＲ３およびレジスタＲ４で形成される分圧器による減衰をＡ２とすれば、つまり、
【数２０】
とすれば、
【数２１】
である。電圧Ｖ４は、ポイント９において、主増幅器１０の負の入力に入力される。ポイント９における電圧は、次式で表される。
【数２２】
ポイント６の主増幅器１０の出力における電圧は、
【数２３】
で与えられる。ここで、Ｅ１は、第１増幅器１０において生じる誤差である。よって、
【数２４】
誤差項を相殺するためには、
【数２５】
である。両増幅器１０および２０で生じる誤差が同じである場合には、つまり、Ｅ１＝Ｅ２である場合には、
【数２６】
である。
【００５１】
両増幅器１０および２０から同じ誤差を得るには、つまり、Ｅ１＝Ｅ２とするには、両増幅器１０および２０の動作条件を同じにする。その方策の１つは、同一の動作条件に対して両増幅器１０および２０の出力レベルを同一にすることである。なぜなら、両増幅器は、同一のゲインを有し、同じものになるからである。
【００５２】
よって、チェックする方法の１つは、第１増幅器１０の出力を、第２増幅器２０の出力に等しくなるように設定することである。よって、
【数２７】
式（２）および式（４）より、
【数２８】
【００５３】
誤差の大きさは、増幅された出力信号と比較して十分に小さいため、誤差項を無視すれば、
【数２９】
となり、
【数３０】
より、Ａ１＝１−Ａ１となる。よって、
【数３１】
である。
【００５４】
このことは、本実施形態にとっては、Ｒ１＝Ｒ２であることは、両増幅器が事実上同一の出力レベルを有し、同一の誤差を出力するための必要条件である。しかしながら、本発明を実施するシステムにおいては、上記条件から僅かに乖離した状況でも、つまり、Ｒ１とＲ２が等しくはない状況においても、動作することを注記する。そのような状況においては、出力における誤差は、大きくなる。このことは、シミュレーションにより、確認済みである。
【数３２】
および、
【数３３】
を用いれば、式（４）から、
【数３４】
となる。
誤差が互いに等しく、相殺されるならば、
【数３５】
となる。
【００５５】
（先述のとおりに）システム全体のゲインをＧＶとすれば、
【数３６】
であり、
【数３７】
である。
【００５６】
よって、出力は、誤差のない、ゲインＧＶによる増幅を受けた入力信号の変形である。
【００５７】
図２ａは、図１の回路の増幅器２０の出力における、増幅回路の周波数応答特性を示すグラフである。本グラフは、−３ｄｂのポイントで１．３７３ＭＨｚの帯域幅を示す。増幅器１０および２０は、同じものであり、同様の条件下で動作する。増幅器２０だけならば、本願発明の実施というよりは、標準的な増幅器であると考えて差し支えない。図２ｂは、本発明にかかる、ある実施形態による図１の回路における増幅器１０の出力における、増幅器の周波数応答特性を示すグラフである。本グラフは、−３ｄｂのポイントで３．２３４ＭＨｚの帯域幅を示す。
【００５８】
図３ａは、図１の回路の増幅器２０の出力における、増幅回路の位相ずれを示すグラフである。本グラフによれば、１００ｋＨｚにおける位相偏移は、−５．２５２度である。
【００５９】
図３ｂは、図１の回路の増幅器１０の出力における、増幅器の位相ずれを示すグラフである。本グラフによれば、１００ｋＨｚにおける位相偏移は、−２．０８２度である。
【００６０】
一般に、２０ｋＨｚは、可聴周波数の上限とされることを注記する。
【００６１】
図４ａは、１ｋＨｚの入力に対する、図１の回路における増幅器２０の出力信号のスペクトル・プロットであり、図４ｂは、１ｋＨｚの入力に対する、図１の回路における増幅器１０の出力信号のスペクトル・プロットである。
【００６２】
図４ａおよび図４ｂを見れば明らかだが、全高調波歪み（ＴＨＤ）が改善されている。これら図に示すように、増幅器２０からのＴＨＤ＋雑音（ノイズ）は、０．９４１５％であり、増幅器１０からのＴＨＤ＋雑音（ノイズ）は、０．０３６７％である。ただし、数値は、シミュレーションに用いる入力レベルによって変化することがある。
【００６３】
図５は、本発明にかかる第２の実施形態による増幅回路を示す図である。本回路は、２つの同等な増幅器、つまり、主増幅器（Ｘ１）１０および第２増幅器（Ｘ２）２０、を有する。両増幅器は、システム全体に求められるゲインＧＶの２倍のゲインを有する。両増幅器は、同等なものであるから、両増幅器は共に同様の誤差Ｅを、増幅過程において発生させる。理想的には、両増幅器１０および２０に対し、同じ電源電圧、同じ入力電圧、同じ負荷インピーダンスといった同一の動作条件を課すことが望まれる。図５のシステムにおいては、入力信号Ｖｉｎは、第１のポイント（ポイント１）に与えられる。そして、主増幅器１０の正の入力に入力信号が与えられる。第２増幅器２０に対しても、入力信号は、その半分のレベルで、正の入力に与えられる。第２増幅器２０の負の入力は、ポイント２において、システムのグランドに接続される。
【００６４】
第２増幅器２０の出力は、ポイント３において、第１レジスタＲ３の第１端部に接続され、第１レジスタＲ３のもう一方の端部は、第２レジスタＲ４の第１端部に接続される。第２レジスタＲ４の第２端部は、システムのグランドに接続される。
【００６５】
第１レジスタおよび第２レジスタＲ３およびＲ４の接合部を、ポイント４とし、主増幅器１０の負の入力９に接続する。主増幅器１０の出力は、負荷の一端と接続される。負荷は、例えば、パワー・アンプといった、グランドに対する抵抗素子である別のアンプ（増幅器）、または、（ラウド・）スピーカといった別の素子でよい。負荷のもう一方の端部は、システムのグランドに接続される。負荷を挟む電圧は、増幅回路の出力である。
【００６６】
図５に示す回路の動作は、図１に関して上述したものと同様である。ただし、図１の回路にあった、Ｒ１およびＲ２で形成される分圧器が、図５の回路で省略される点のみが異なる。しかしながら、増幅器２０に対する入力が、増幅器１０の入力の大きさの半分であるとき、図５に示した実施形態も適切に作動する。本実施形態においては、入力Ｖｉｎが増幅器１０に与えられ、同様の入力であって大きさが半分であるＶｉｎ／２が増幅器２０に与えられる。これら入力には、上述のような構成で用いるように適化されたデジタル・アナログ・コンバータを備えたデジタル・ソース等のソースから入力が与えられる。
【００６７】
図６は、本発明にかかる第３の実施形態による増幅回路を示す図である。本回路は、２つの同等な増幅器、つまり、主増幅器（Ｘ１）１０および第２増幅器（Ｘ２）２０、を有する。両増幅器は、システム全体に求められるゲインＧＶの２倍のゲインを有する。両増幅器は、同等なものであるから、両増幅器は共に同様の誤差Ｅを、増幅過程において発生させる。理想的には、両増幅器１０および２０に対し、同じ電源電圧、同じ入力電圧、同じ負荷インピーダンスといった同一の動作条件を課すことが望まれる。
【００６８】
図６のシステムにおいては、入力信号は、第１のポイント（ポイント１）に与えられる。そして、２つのレジスタＲ５およびＲ６で形成される分圧器に入力信号が与えられる。分圧器の接合部（ポイント８）は、主増幅器１０の正の入力に接続される。レジスタＲ６の、レジスタＲ５に接続しない端部は、システムのグランドに接続される。入力信号は、レジスタＲ５の、レジスタＲ６に接続しない端部に与えられる。入力信号は、別のレジスタＲ１の第１端部にも与えられる。レジスタＲ１のもう一方の端部は、レジスタＲ２の第１端部に接続される。レジスタＲ２のもう一方の端部は、システムのグランドに接続される。分圧器を形成するレジスタＲ１およびＲ２の、接合部（ポイント５）は、第２増幅器２０の正の入力に接続される。第２増幅器２０の負の入力は、ポイント２において、システムのグランドに接続される。
【００６９】
Ｒ１、Ｒ２、Ｒ５、および、Ｒ６の値は、増幅器２０の正の入力（ポイント５）に与えられる電圧が、増幅器１０の正の入力に与えられる電圧の半分になるように、選べばよい。
【００７０】
第２増幅器２０の出力は、ポイント３において、レジスタＲ３の第１端部に接続される。レジスタＲ３のもう一方の端部は、レジスタＲ４の第１端部に接続される。レジスタＲ４の第２端部は、システムのグランドに接続される。
【００７１】
レジスタＲ３およびＲ４の接合部を、ポイント４とし、主増幅器１０の負の入力９に接続する。主増幅器１０の出力は、負荷の一端と接続される。負荷は、例えば、パワー・アンプといった、グランドに対する抵抗素子である別のアンプ（増幅器）、または、（ラウド・）スピーカといった別の素子でよい。負荷のもう一方の端部は、システムのグランドに接続される。負荷を挟む電圧は、増幅回路の出力である。
【００７２】
図６に示す回路の動作は、図１に関して上述したものと同様である。ただし、図１の回路にはなかった、レジスタＲ５およびＲ６で形成される別の分圧器が、図６の回路で追加される点のみが異なる。本実施形態においては、入力Ｖｉｎが増幅器１０に与えられ、同様の入力であって大きさが半分であるＶｉｎ／２が増幅器２０に与えられる。図５に示す回路における例のように、これら入力には、上述のような構成で用いるように適化されたデジタル・アナログ・コンバータを備えたデジタル・ソース等のソースから入力が与えられる。
【００７３】
図７は、本発明にかかる第４の実施形態による増幅回路を示す図である。本回路は、２つの同等な増幅器、つまり、主増幅器（Ｘ１）１０および第２増幅器（Ｘ２）２０、を有する。両増幅器は、システム全体に求められるゲインＧＶの２倍のゲインを有する。両増幅器は、同等なものであるから、両増幅器は共に同様の誤差Ｅを、増幅過程において発生させる。理想的には、両増幅器１０および２０に対し、同じ電源電圧、同じ入力電圧、同じ負荷インピーダンスといった同一の動作条件を課すことが望まれる。
【００７４】
図７のシステムにおいては、入力信号Ｖｉｎは、第１のポイント（ポイント１）に与えられる。そして、主増幅器１０の正の入力に入力信号が与えられる。入力信号は、第１レジスタＲ１の第１端部にも与えられる。第１レジスタＲ１のもう一方の端部は、第２レジスタＲ２の第１端部に接続される。第２レジスタＲ２のもう一方の端部は、システムのグランドに接続される。分圧器を形成する第１レジスタおよび第２レジスタＲ１およびＲ２の接合部（ポイント５）は、第２増幅器２０の正の入力に接続される。第２増幅器２０の負の入力は、ポイント２において、システムのグランドに接続される。
【００７５】
第２増幅器２０の出力は、ポイント３において、第３レジスタＲ３の第１端部に接続される。第３レジスタＲ３のもう一方の端部は、第４レジスタＲ４の第１端部に接続される。第４レジスタＲ４の第２端部は、システムのグランドに接続される。
【００７６】
第３レジスタおよび第４レジスタＲ３およびＲ４の接合部を、ポイント４とし、主増幅器１０の負の入力９に接続する。主増幅器１０の出力は、負荷Ｒｌｏａｄの一端と接続される。負荷は、例えば、パワー・アンプといった、グランドに対する抵抗素子である別のアンプ（増幅器）、または、（ラウド・）スピーカといった別の素子でよい。負荷Ｒｌｏａｄのもう一方の端部は、システムのグランドに接続される。負荷Ｒｌｏａｄを挟む電圧は、増幅回路の出力である。さらに、別のレジスタＲ７が、負荷Ｒｌｏａｄと並列に、増幅器１０の出力とシステムのグランドとの間に接続される。
【００７７】
増幅器１０にかかる負荷は、ユーザによって増幅器システムに接続される負荷Ｒｌｏａｄ次第であるから、レジスタＲ７を導入してシステムに加わる全負荷の変動を低減する。例えば、もし実装形態が、プリ・アンプである場合には、負荷Ｒｌｏａｄは、別のアンプであるかもしれない。その場合、別のアンプは、通例、１０Ｋオームないし４７Ｋオームの入力インピーダンスを有することがある。もし、典型的な値である１Ｋオームを備えるレジスタＲ７を、図７に示すようにＲｌｏａｄと並列に追加すれば、増幅器１０にかかる負荷は、Ｒｌｏａｄに並列されたレジスタＲ７（Ｒ７／／Ｒｌｏａｄ）の実効レジスタンスである。よって、負荷条件の範囲は、次のように狭小化される。
もし、負荷が入力インピーダンス１０ｋオームを有するならば、
Ｒ７／／Ｒｌｏａｄ＝１ｋ／／１０ｋ＝９０９オーム。
また、もし、負荷が入力インピーダンス４７ｋオームを有するならば、
Ｒ７／／Ｒｌｏａｄ＝１ｋ／／４７ｋ＝９７９オーム。
加えて、レジスタＲ３＋Ｒ４の抵抗値を、およそ９０９オームおよびおよし９７９オームに設定し、増幅器１０および増幅器２０に対する負荷条件を、互いに近いものとしてもよい。
【００７８】
このように、図７に示す回路は、その回路にさらにレジスタＲ７を追加した点を除き、図１に示した回路と同等である。図７に示す回路の動作は、図１に関して上述したものと基本的には同様である。
【００７９】
図８は、本発明にかかる第５の実施形態による増幅回路を示す図である。本回路は、２つの同等な増幅器、つまり、主増幅器（Ｘ１）１０および第２増幅器（Ｘ２）２０、を有する。両増幅器は、システム全体に求められるゲインＧＶの２倍のゲインを有する。両増幅器は、同等なものであるから、両増幅器は共に同様の誤差Ｅを、増幅過程において発生させる。理想的には、両増幅器１０および２０に対し、同じ電源電圧、同じ入力電圧、同じ負荷インピーダンスといった同一の動作条件を課すことが望まれる。
【００８０】
図８のシステムにおいては、入力信号Ｖｉｎは、第１のポイント（ポイント１）に与えられる。そして、主増幅器１０の正の入力に入力信号が与えられる。入力信号は、第１レジスタＲ１の第１端部にも与えられる。第１レジスタＲ１のもう一方の端部は、第２レジスタＲ２の第１端部に接続される。第２レジスタＲ２のもう一方の端部は、システムのグランドに接続される。分圧器を形成する第１レジスタおよび第２レジスタＲ１およびＲ２の接合部（ポイント５）は、第２増幅器２０の正の入力に接続される。第２増幅器２０の負の入力は、ポイント２において、２つの別のレジスタＲ８およびＲ９の接合部に接続される。Ｒ８に接続しないＲ９の端部は、システムのグランドに接続される。レジスタＲ９に接続しないレジスタＲ８の端部は、増幅器２０の出力に接続され、フィードバックによる増幅器２０のゲインの制御を行う。
【００８１】
第２増幅器２０の出力は、ポイント３において、第３レジスタＲ３の第１端部に接続され、第３レジスタＲ３のもう一方の端部は、第４レジスタＲ４の第１端部に接続される。第４レジスタＲ４の第２端部は、システムのグランドに接続される。
【００８２】
第３レジスタおよび第４レジスタＲ３およびＲ４の接合部を、ポイント４とし、別のレジスタＲ１１に接続する。レジスタＲ１１のもう一方の端部は、主増幅器１０の負の入力９に接続される。さらに別のレジスタＲ１０は、ポイント６において、増幅器１０の負の入力と増幅器１０の出力との間に接続され、フィードバックによる増幅器１０のゲインの制御を行う。Ｒ８、Ｒ９、Ｒ１０、および、Ｒ１１の値は、増幅器１０および増幅器２０のゲインが、実質的に同一となるように、選べばよい。
【００８３】
主増幅器１０の出力は、負荷の一端と接続される。負荷は、例えば、パワー・アンプといった、グランドに対する抵抗素子である別のアンプ（増幅器）、または、（ラウド・）スピーカといった別の素子でよい。負荷のもう一方の端部は、システムのグランドに接続される。負荷を挟む電圧は、増幅回路の出力である。
【００８４】
このように、図８に示す回路の動作は、図１に関して上述したものと同様である。ただし、図７の回路では、別のレジスタＲ８ないしＲ１１が追加される点のみ異なる。図７に示す回路の動作は、両増幅器１０および２０に対してフィードバックがかけられて両増幅器のゲインが制御される点を除き、図１に関して上述したものと基本的には同様である。
【００８５】
このように、本発明にかかる、１つまたは複数の実施形態は、従来の増幅器との比較において、著しく帯域幅が拡大され、同時に位相ずれが低減され、また、回路に含まれる個々の増幅器において生じる誤差を相殺することにより歪みが最小限に抑制された増幅器システムを提供する。
【００８６】
先に引用した図を描写するためのシミュレーションに用いた増幅器１０および２０は、フィードバックを内部的に備えるものではない。しかしながら、本発明にかかる実施形態は、フィードバックを備える増幅器に対しても、フィードバックを備えない増幅器に対しても用いることができる。
【００８７】
上述の本発明の実施形態については、様々な変形例が可能である。例えば、上述の構成要素またはステップに加えて、もしくは、代えて、別の構成要素および方法にかかるステップを追加、もしくは、置換可能である。よって、本発明について、特定の実施形態を用いて説明したが、当業者にとっては、本発明の範囲および思想から逸脱することなく特許請求の範囲内において様々な変形例を実施可能であることは明白である。
【図面の簡単な説明】
【００８８】
【図１】本発明にかかる、ある実施形態による増幅回路の概略的回路図
【図２ａ】図１の回路における増幅器２０の出力にて測定した、増幅回路の周波数応答特性のグラフ
【図２ｂ】図１の回路における増幅器１０の出力にて測定した、増幅器の周波数応答特性のグラフ
【図３ａ】図１の回路における増幅器２０の出力にて測定した、増幅回路の位相ずれのグラフ
【図３ｂ】図１の回路における増幅器１０の出力にて測定した、増幅器の位相ずれのグラフ
【図４ａ】１ｋＨｚの入力に対する、図１の回路における増幅器２０の出力信号のスペクトル・プロット
【図４ｂ】１ｋＨｚの入力に対する、図１の回路における増幅器１０の出力信号のスペクトル・プロット
【図５】本発明にかかる、第２の実施形態による増幅回路の概略的回路図
【図６】本発明にかかる、第３の実施形態による増幅回路の概略的回路図
【図７】本発明にかかる、第４の実施形態による増幅回路の概略的回路図
【図８】本発明にかかる、第５の実施形態による増幅回路の概略的回路図
【符号の説明】
【００８９】
１０ ・・・ 主増幅器Ｘ１
２０ ・・・ 第２増幅器Ｘ２
Ｒ１ ・・・ レジスタ
Ｒ２ ・・・ レジスタ
Ｒ３ ・・・ レジスタ
Ｒ４ ・・・ レジスタ
Ｒ５ ・・・ レジスタ
Ｒ６ ・・・ レジスタ
Ｒ７ ・・・ レジスタ
Ｒ８ ・・・ レジスタ
Ｒ９ ・・・ レジスタ
Ｒ１０・・・ レジスタ
Ｒ１１・・・ レジスタ
Ｒｌｏａｄ・・・ 負荷抵抗
【技術分野】
【０００１】
本発明は、一般に、増幅装置、および、増幅の方法に関し、特に、高忠実度可聴周波増幅器（ハイ−ファイ・オーディオ・アンプ）分野における利用に適した増幅装置、および、増幅の方法に関する。
【背景技術】
【０００２】
高品質音響システムは、良質な音響を創成するアンプリファイアを必要とする。音質は、容易に測定できるものではない。高周波および低周波における広い周波数応答特性、低位相ずれ、低歪み、といった優れた物理的特性を備えるアンプリファイアであっても、必ずしも良質な音響を創成するとは限らない。その理由は、アンプリファイアの物理的特性を考察するだけでは明らかにならない誤差や歪みによる。全体にわたる負帰還を用いることで、このような歪みを低減させることができる。
【０００３】
オーディオ用途においては、帰還を備えないアンプリファイアが音質面において望ましい特性を有すると信じられている。しかしながら、帰還を備えないアンプリファイアは、通例、測定にかかる特性に関して良好ではない。例えば、全高調波歪み（ＴＨＤ）に関し、帰還を備えたアンプリファイアとの比較において、帰還を備えないアンプリファイアは、良好な特性を示さない。
【発明の開示】
【発明が解決しようとする課題】
【０００４】
帰還を備えていようといまいと、測定特性が向上し、もって、性能面でも向上したアンプリファイアが必要である。
【課題を解決するための手段】
【０００５】
概括すれば、本発明は、装置内に含まれる２つもしくはそれ以上の増幅器における誤差を、減算により相殺する（キャンセルする）増幅装置、および、増幅の方法を提供する。本発明の第１の態様によれば、増幅装置は、
入力信号を受ける第１増幅器と、
入力信号に対するある割合の信号を受けて、出力信号を出力する第２増幅器と、
上記第２増幅器の上記出力信号を受けて、上記出力信号に対するある割合の信号を上記第１増幅器へ送る第１分圧器と、を有し、
上記第１増幅器は、上記入力信号から、上記第２増幅器の上記出力信号に対する上記ある割合の信号を差し引き、上記第１増幅器において増幅可能な差動信号を生成する。
【０００６】
増幅装置は、さらに、第２分圧器を備えてよい。第２分圧器は、上記入力信号を受け、上記入力信号に対するある割合の信号を、上記第２増幅器へ送る。
【０００７】
増幅装置は、さらに、第３分圧器を備えてよい。第３分圧器は、上記入力信号を受け、上記入力信号に対するある割合の信号を、上記第１増幅器へ送る。
【０００８】
上記第２増幅器が受ける、上記入力信号に対するある割合の信号の割合とは、上記第１増幅器が受ける上記信号のおよそ５０％の割合であることが望ましい。
【０００９】
上記第１増幅器は、出力を備え、増幅装置は、さらに、上記第１増幅器の出力とグランドとの間に接続された抵抗素子を有し、上記抵抗素子は、上記第１増幅器の負荷の変動を低減させることが望ましい。
【００１０】
ある実施形態においては、上記第１増幅器および上記第２増幅器は、それぞれ、負の入力および出力を備え、上記増幅装置は、フィードバックによって第２増幅器のゲインを設定するため、第２増幅器の負の入力とグランドとの間に接続された第１抵抗素子、および、第２増幅器の出力と第２増幅器の負の入力との間に接続された第２抵抗素子、を有する。
【００１１】
増幅装置は、さらに、フィードバックによって第１増幅器のゲインを設定するため、第１増幅器の負の入力と第１分圧器を形成する（複数の）レジスタの接合部との間に接続された第３抵抗素子、および、第１増幅器の出力と第１増幅器の負の入力との間に接続された第４抵抗素子、を有する。
【００１２】
上記第１増幅器、および、上記第２増幅器は、同じものであってよい。
【００１３】
ある実施形態においては、上記第１増幅器、および、上記第２増幅器は、実質的に同一の誤差を生じ、上記誤差は、上記第２増幅器で生じた誤差が上記第１増幅器で生じた誤差から減算されることにより、実質的に相殺される。
【００１４】
第２分圧器は、２つの実質的に等価な抵抗性要素を備えることが望ましい。上記抵抗性要素は、高い精度を有する要素でもよい。
【００１５】
ある実施形態においては、増幅装置は、全体にかかるゲインを有し、上記第１増幅器および上記第２増幅器は、それぞれに付随するゲインを有し、上記、第１増幅器および第２増幅器に付随するゲインは、上記増幅装置全体にかかるゲインのおよそ２倍である。
【００１６】
この実施形態においては、上記第１分圧器は、第１抵抗性要素、および、第２抵抗性要素を備え、これら第１抵抗性要素および第２抵抗性要素は、それぞれに付随するレジスタンスを有し、上記第１抵抗性要素に付随するレジスタンスと上記第２抵抗性要素に付随するレジスタンスとの比は、上記第１および第２抵抗性要素の接合部における信号の振幅が、上記第２増幅器のゲインで除算した上記第２増幅器への入力信号の振幅と実質的に等しくなるような、比である。
【００１７】
この場合、上記第１増幅器は出力を備え、上記第１分圧器の上記第１および第２抵抗性要素に付随するレジスタンスの和は、上記第１増幅器の上記出力に適用される負荷抵抗と実質的に等しくてよい。
【００１８】
第２増幅器が受ける、上記入力信号に対するある割合は、およそ５０％であることが望ましい。
【００１９】
第２の態様においては、上述の増幅装置を有するオーディオ・アンプリファイア・システムが提供される。
【００２０】
本発明の第３の態様においては、信号を増幅する方法が供される。当該方法は、
入力信号を第１増幅器に与えるステップと、
上記入力信号に対するある割合の信号を第２増幅器に与え、上記第２増幅器から出力信号を得るステップと、
上記第２増幅器の上記出力信号を、第１分圧器に与えるステップと、
上記出力信号に対するある割合の信号を上記第１増幅器に与えるステップと、
上記第１増幅器において、上記入力信号から、上記、第２増幅器の出力信号に対するある割合の信号を差し引き、上記第１増幅器で増幅可能な差動信号を生成するステップと、を有する。
【００２１】
本方法は、上記、入力信号に対するある割合の信号を第２分圧器に与えるステップをさらに有し、上記第２分圧器が、上記第２増幅器に与えられる上記入力信号に対するある割合の信号を与えてもよい。
【００２２】
本方法は、上記入力信号を第３分圧器に与えるステップ、および、上記入力信号に対するある割合の信号を、上記第３分圧器を介して、上記第１増幅器に与えるステップをさらに有してもよい。
【００２３】
上記第２増幅器に与えられる上記入力信号に対するある割合の信号の、割合は、およそ、上記第３分圧器を介して上記第１増幅器に与えられる上記信号の５０％であることが望ましい。
【００２４】
本方法は、上記第１増幅器の出力とグランドとの間に接続された抵抗素子を用いて上記第１増幅器の負荷の変動を低減させるステップをさらに有してもよい。
【００２５】
上記第１増幅器および上記第２増幅器がそれぞれ、負の入力および出力を備え、本方法が、第２増幅器の負の入力とグランドとの間に接続された第１抵抗素子と、第２増幅器の出力と第２増幅器の負の入力との間に接続された第２抵抗素子と、によって与えられるフィードバックによって第２増幅器のゲインを設定するステップを有することが望ましい。
【００２６】
本方法は、さらに、第１増幅器の負の入力と第１分圧器を形成する（複数の）レジスタの接合部との間に接続された第３抵抗素子と、第１増幅器の出力と第１増幅器の負の入力との間に接続された第４抵抗素子と、によって与えられるフィードバックによって第１増幅器のゲインを設定するステップを有してもよい。
【００２７】
上記第１増幅器および上記第２増幅器は、実質的に同じものであって、上記第２分圧器は、２つの実質的に等価な抵抗性要素を備え、上記、入力信号に対するある割合の信号を第２増幅器に与えるステップは、上記入力信号のおよそ５０％の信号を上記第２増幅器に与えるステップを含むことが望ましい。
【００２８】
上記増幅装置が、全体にかかるゲインを有し、上記第１増幅器および上記第２増幅器が、それぞれに付随するゲインを有し、本方法が、上記、第１増幅器および第２増幅器に付随するゲインを、上記増幅装置全体にかかるゲインのおよそ２倍に構成するステップを有することが望ましい。
【００２９】
上記第１分圧器が、第１抵抗性要素、および、第２抵抗性要素を備え、これら第１抵抗性要素および第２抵抗性要素が、それぞれに付随するレジスタンスを有し、本方法が、上記第１抵抗性要素に付随するレジスタンスと上記第２抵抗性要素に付随するレジスタンスとの比を、上記第１および第２抵抗性要素の接合部における信号の振幅が、上記第２増幅器のゲインで除算した上記第２増幅器への入力信号の振幅と実質的に等しくなる比となるように、上記複数の抵抗性要素を選択するステップを有することが望ましい。
【００３０】
上記第１増幅器が出力を備え、本方法がさらに、上記第１分圧器の上記第１および第２抵抗性要素に付随するレジスタンスの和と、上記第１増幅器の上記出力に適用される負荷抵抗とが実質的に等しくなるように、上記第１増幅器の上記出力に負荷抵抗を適用するステップを有することが望ましい。
【００３１】
上記第１増幅器、および、上記第２増幅器が、実質的に同一の誤差を生じ、本方法がさらに、上記第１増幅器で生じた誤差から上記第２増幅器で生じた誤差を減算することにより、上記誤差を実質的に相殺するステップを有することが望ましい。
【００３２】
本発明のある態様に関連して説明する特徴を、本発明の別の態様に適用してもよい。
【発明を実施するための最良の形態】
【００３３】
これより、本発明にかかる好適な特徴について、例示を目的として、図面を参照して説明する。
【００３４】
図１は、本発明にかかる、ある実施形態による増幅回路を示す図である。本回路は、２つの等価な増幅器、つまり、主増幅器（Ｘ１）１０および第２増幅器（Ｘ２）２０を有する。両増幅器は、システム全体に求められるゲインＧｖの２倍のゲインを備える。両増幅器は等価であるから、増幅過程において、同等の誤差Ｅが発生する。理想的には、同じ電源電圧、同じ入力電圧、同じ負荷インピーダンスといった同一の動作条件が、両増幅器１０、２０に与えられる。図１に示すシステムにおいては、入力信号Ｖｉｎが第１ポイント（ポイント１）に与えられ、それが主増幅器１０の正の入力に入力される。また、入力信号は、第１レジスタＲ１の第１端部にも入力される。第１レジスタＲ１のもう一方の端部は、第２レジスタＲ２の第１端部に接続される。第２レジスタＲ２のもう一方の端部は、システムのグランドに接続される。分圧器を形成する第１および第２レジスタＲ１およびＲ２の接合部は、第２増幅器２０の正の入力に接続される。第２増幅器２０の正の入力は、ポイント２において、システムのグランドと接続される。
【００３５】
第２増幅器２０の出力は、ポイント３において、第３レジスタＲ３の第１端部に接続され、第３レジスタＲ３のもう一方の端部は、第４レジスタＲ４の第１端部に接続される。第４レジスタＲ４の第２端部は、システムのグランドに接続される。
【００３６】
第３および第４レジスタＲ３およびＲ４の接合部を、ポイント４と称する。ポイント４において、主増幅器１０の負の入力９が接続される。主増幅器１０の出力は、負荷の一端と接続される。負荷は、例えば、パワー・アンプといった、グランドに対する抵抗素子である別のアンプ（増幅器）、または、（ラウド・）スピーカといった別の素子でよい。負荷のもう一方の端部は、システムのグランドに接続される。負荷を挟む電圧は、増幅回路の出力である。
【００３７】
第１および第２レジスタＲ１およびＲ２は、同等であることが望ましく、第２増幅器２０の正の入力であるポイント５における信号は、ポイント１における入力信号の半分であることが望まれる。つまり、
【数１】
ならば、
【数２】
である。
【００３８】
第２増幅器２０の出力であるポイント３における電圧は、
【数３】
で与えられる。ここで、Ｅは、Ｘ２で生じる誤差である。
式（１）を代入すれば、
【数４】
【数５】
【００３９】
第３および第４レジスタＲ３およびＲ４は、高い精度を有するレジスタであることが望ましく、以下の関係を有する値であることが好ましい。
【数６】
【００４０】
さらに、Ｒ３＋Ｒ４＝Ｒｌｏａｄであれば、両増幅器１０および２０には、等しい負荷がかかる。これは、本願発明にとって最適な条件である。しかしながら、この条件は、本発明が動作する上で必須ではない。理想的には、最良の結果を得るために、この負荷にかかる条件を実現する。しかしながら、本発明は、この負荷にかかる条件からずれている状況においても動作する。
【００４１】
第３および第４レジスタで形成する分圧器の出力における電圧は、次式で与えられる。
【数７】
式（２）および式（３）を代入すれば、
【数８】
【００４２】
電圧Ｖ４は、ポイント９において、主増幅器１０の負の入力に入力される。ポイント９における電圧は、次式で示される。
【数９】
【００４３】
ポイント８における主増幅器１０の正の入力は、ポイント１のシステムの入力に接続される。よって、ポイント８における電圧は、次式で表される。
【数１０】
【００４４】
ポイント６における主増幅器１０の出力の電圧は、次式で示される。
【数１１】
【００４５】
Ｖ８およびＶ９について、上式に、式（６）および式（５）を代入すれば次式を得る。
【数１２】
【００４６】
このように、増幅に際して生じた誤差Ｅは相殺され、ポイント７における増幅回路の出力Ｖｏｕｔは、
【数１３】
となる。
【００４７】
以下、上述した数式に関し、別の表現を試みる。本表現においては、増幅器１０および増幅器２０において生じる誤差を区別し、それぞれ、Ｅ１およびＥ２とする。既に述べたように、本実施形態において、Ｒ１＝Ｒ２は、両増幅器１０および２０の出力レベルを同じくするための条件であって、そうすることによって、両増幅器１０および２０において生じる誤差が同じになる。一般に、増幅器２０に対する入力は、増幅器１０に対する入力の大きさの半分にするべきである。
【００４８】
第２増幅器２０の正の入力であるポイント５における信号は、
【数１４】
である。レジスタＲ１およびレジスタＲ２で形成される分圧器による減衰をＡ１とすれば、つまり、
【数１５】
とすれば、
【数１６】
である。
【００４９】
（システム全体ではなく、）個々の増幅器のゲインをＧとすれば、
【数１７】
となり、式（１）を代入すれば、
【数１８】
となる。ここで、Ｅ２は、第２増幅器２０において生じる誤差であり、Ｖ２＝０である。
【００５０】
第３および第４レジスタＲ３およびＲ４で形成される分圧器の出力における電圧は、次式で与えられる。
【数１９】
レジスタＲ３およびレジスタＲ４で形成される分圧器による減衰をＡ２とすれば、つまり、
【数２０】
とすれば、
【数２１】
である。電圧Ｖ４は、ポイント９において、主増幅器１０の負の入力に入力される。ポイント９における電圧は、次式で表される。
【数２２】
ポイント６の主増幅器１０の出力における電圧は、
【数２３】
で与えられる。ここで、Ｅ１は、第１増幅器１０において生じる誤差である。よって、
【数２４】
誤差項を相殺するためには、
【数２５】
である。両増幅器１０および２０で生じる誤差が同じである場合には、つまり、Ｅ１＝Ｅ２である場合には、
【数２６】
である。
【００５１】
両増幅器１０および２０から同じ誤差を得るには、つまり、Ｅ１＝Ｅ２とするには、両増幅器１０および２０の動作条件を同じにする。その方策の１つは、同一の動作条件に対して両増幅器１０および２０の出力レベルを同一にすることである。なぜなら、両増幅器は、同一のゲインを有し、同じものになるからである。
【００５２】
よって、チェックする方法の１つは、第１増幅器１０の出力を、第２増幅器２０の出力に等しくなるように設定することである。よって、
【数２７】
式（２）および式（４）より、
【数２８】
【００５３】
誤差の大きさは、増幅された出力信号と比較して十分に小さいため、誤差項を無視すれば、
【数２９】
となり、
【数３０】
より、Ａ１＝１−Ａ１となる。よって、
【数３１】
である。
【００５４】
このことは、本実施形態にとっては、Ｒ１＝Ｒ２であることは、両増幅器が事実上同一の出力レベルを有し、同一の誤差を出力するための必要条件である。しかしながら、本発明を実施するシステムにおいては、上記条件から僅かに乖離した状況でも、つまり、Ｒ１とＲ２が等しくはない状況においても、動作することを注記する。そのような状況においては、出力における誤差は、大きくなる。このことは、シミュレーションにより、確認済みである。
【数３２】
および、
【数３３】
を用いれば、式（４）から、
【数３４】
となる。
誤差が互いに等しく、相殺されるならば、
【数３５】
となる。
【００５５】
（先述のとおりに）システム全体のゲインをＧＶとすれば、
【数３６】
であり、
【数３７】
である。
【００５６】
よって、出力は、誤差のない、ゲインＧＶによる増幅を受けた入力信号の変形である。
【００５７】
図２ａは、図１の回路の増幅器２０の出力における、増幅回路の周波数応答特性を示すグラフである。本グラフは、−３ｄｂのポイントで１．３７３ＭＨｚの帯域幅を示す。増幅器１０および２０は、同じものであり、同様の条件下で動作する。増幅器２０だけならば、本願発明の実施というよりは、標準的な増幅器であると考えて差し支えない。図２ｂは、本発明にかかる、ある実施形態による図１の回路における増幅器１０の出力における、増幅器の周波数応答特性を示すグラフである。本グラフは、−３ｄｂのポイントで３．２３４ＭＨｚの帯域幅を示す。
【００５８】
図３ａは、図１の回路の増幅器２０の出力における、増幅回路の位相ずれを示すグラフである。本グラフによれば、１００ｋＨｚにおける位相偏移は、−５．２５２度である。
【００５９】
図３ｂは、図１の回路の増幅器１０の出力における、増幅器の位相ずれを示すグラフである。本グラフによれば、１００ｋＨｚにおける位相偏移は、−２．０８２度である。
【００６０】
一般に、２０ｋＨｚは、可聴周波数の上限とされることを注記する。
【００６１】
図４ａは、１ｋＨｚの入力に対する、図１の回路における増幅器２０の出力信号のスペクトル・プロットであり、図４ｂは、１ｋＨｚの入力に対する、図１の回路における増幅器１０の出力信号のスペクトル・プロットである。
【００６２】
図４ａおよび図４ｂを見れば明らかだが、全高調波歪み（ＴＨＤ）が改善されている。これら図に示すように、増幅器２０からのＴＨＤ＋雑音（ノイズ）は、０．９４１５％であり、増幅器１０からのＴＨＤ＋雑音（ノイズ）は、０．０３６７％である。ただし、数値は、シミュレーションに用いる入力レベルによって変化することがある。
【００６３】
図５は、本発明にかかる第２の実施形態による増幅回路を示す図である。本回路は、２つの同等な増幅器、つまり、主増幅器（Ｘ１）１０および第２増幅器（Ｘ２）２０、を有する。両増幅器は、システム全体に求められるゲインＧＶの２倍のゲインを有する。両増幅器は、同等なものであるから、両増幅器は共に同様の誤差Ｅを、増幅過程において発生させる。理想的には、両増幅器１０および２０に対し、同じ電源電圧、同じ入力電圧、同じ負荷インピーダンスといった同一の動作条件を課すことが望まれる。図５のシステムにおいては、入力信号Ｖｉｎは、第１のポイント（ポイント１）に与えられる。そして、主増幅器１０の正の入力に入力信号が与えられる。第２増幅器２０に対しても、入力信号は、その半分のレベルで、正の入力に与えられる。第２増幅器２０の負の入力は、ポイント２において、システムのグランドに接続される。
【００６４】
第２増幅器２０の出力は、ポイント３において、第１レジスタＲ３の第１端部に接続され、第１レジスタＲ３のもう一方の端部は、第２レジスタＲ４の第１端部に接続される。第２レジスタＲ４の第２端部は、システムのグランドに接続される。
【００６５】
第１レジスタおよび第２レジスタＲ３およびＲ４の接合部を、ポイント４とし、主増幅器１０の負の入力９に接続する。主増幅器１０の出力は、負荷の一端と接続される。負荷は、例えば、パワー・アンプといった、グランドに対する抵抗素子である別のアンプ（増幅器）、または、（ラウド・）スピーカといった別の素子でよい。負荷のもう一方の端部は、システムのグランドに接続される。負荷を挟む電圧は、増幅回路の出力である。
【００６６】
図５に示す回路の動作は、図１に関して上述したものと同様である。ただし、図１の回路にあった、Ｒ１およびＲ２で形成される分圧器が、図５の回路で省略される点のみが異なる。しかしながら、増幅器２０に対する入力が、増幅器１０の入力の大きさの半分であるとき、図５に示した実施形態も適切に作動する。本実施形態においては、入力Ｖｉｎが増幅器１０に与えられ、同様の入力であって大きさが半分であるＶｉｎ／２が増幅器２０に与えられる。これら入力には、上述のような構成で用いるように適化されたデジタル・アナログ・コンバータを備えたデジタル・ソース等のソースから入力が与えられる。
【００６７】
図６は、本発明にかかる第３の実施形態による増幅回路を示す図である。本回路は、２つの同等な増幅器、つまり、主増幅器（Ｘ１）１０および第２増幅器（Ｘ２）２０、を有する。両増幅器は、システム全体に求められるゲインＧＶの２倍のゲインを有する。両増幅器は、同等なものであるから、両増幅器は共に同様の誤差Ｅを、増幅過程において発生させる。理想的には、両増幅器１０および２０に対し、同じ電源電圧、同じ入力電圧、同じ負荷インピーダンスといった同一の動作条件を課すことが望まれる。
【００６８】
図６のシステムにおいては、入力信号は、第１のポイント（ポイント１）に与えられる。そして、２つのレジスタＲ５およびＲ６で形成される分圧器に入力信号が与えられる。分圧器の接合部（ポイント８）は、主増幅器１０の正の入力に接続される。レジスタＲ６の、レジスタＲ５に接続しない端部は、システムのグランドに接続される。入力信号は、レジスタＲ５の、レジスタＲ６に接続しない端部に与えられる。入力信号は、別のレジスタＲ１の第１端部にも与えられる。レジスタＲ１のもう一方の端部は、レジスタＲ２の第１端部に接続される。レジスタＲ２のもう一方の端部は、システムのグランドに接続される。分圧器を形成するレジスタＲ１およびＲ２の、接合部（ポイント５）は、第２増幅器２０の正の入力に接続される。第２増幅器２０の負の入力は、ポイント２において、システムのグランドに接続される。
【００６９】
Ｒ１、Ｒ２、Ｒ５、および、Ｒ６の値は、増幅器２０の正の入力（ポイント５）に与えられる電圧が、増幅器１０の正の入力に与えられる電圧の半分になるように、選べばよい。
【００７０】
第２増幅器２０の出力は、ポイント３において、レジスタＲ３の第１端部に接続される。レジスタＲ３のもう一方の端部は、レジスタＲ４の第１端部に接続される。レジスタＲ４の第２端部は、システムのグランドに接続される。
【００７１】
レジスタＲ３およびＲ４の接合部を、ポイント４とし、主増幅器１０の負の入力９に接続する。主増幅器１０の出力は、負荷の一端と接続される。負荷は、例えば、パワー・アンプといった、グランドに対する抵抗素子である別のアンプ（増幅器）、または、（ラウド・）スピーカといった別の素子でよい。負荷のもう一方の端部は、システムのグランドに接続される。負荷を挟む電圧は、増幅回路の出力である。
【００７２】
図６に示す回路の動作は、図１に関して上述したものと同様である。ただし、図１の回路にはなかった、レジスタＲ５およびＲ６で形成される別の分圧器が、図６の回路で追加される点のみが異なる。本実施形態においては、入力Ｖｉｎが増幅器１０に与えられ、同様の入力であって大きさが半分であるＶｉｎ／２が増幅器２０に与えられる。図５に示す回路における例のように、これら入力には、上述のような構成で用いるように適化されたデジタル・アナログ・コンバータを備えたデジタル・ソース等のソースから入力が与えられる。
【００７３】
図７は、本発明にかかる第４の実施形態による増幅回路を示す図である。本回路は、２つの同等な増幅器、つまり、主増幅器（Ｘ１）１０および第２増幅器（Ｘ２）２０、を有する。両増幅器は、システム全体に求められるゲインＧＶの２倍のゲインを有する。両増幅器は、同等なものであるから、両増幅器は共に同様の誤差Ｅを、増幅過程において発生させる。理想的には、両増幅器１０および２０に対し、同じ電源電圧、同じ入力電圧、同じ負荷インピーダンスといった同一の動作条件を課すことが望まれる。
【００７４】
図７のシステムにおいては、入力信号Ｖｉｎは、第１のポイント（ポイント１）に与えられる。そして、主増幅器１０の正の入力に入力信号が与えられる。入力信号は、第１レジスタＲ１の第１端部にも与えられる。第１レジスタＲ１のもう一方の端部は、第２レジスタＲ２の第１端部に接続される。第２レジスタＲ２のもう一方の端部は、システムのグランドに接続される。分圧器を形成する第１レジスタおよび第２レジスタＲ１およびＲ２の接合部（ポイント５）は、第２増幅器２０の正の入力に接続される。第２増幅器２０の負の入力は、ポイント２において、システムのグランドに接続される。
【００７５】
第２増幅器２０の出力は、ポイント３において、第３レジスタＲ３の第１端部に接続される。第３レジスタＲ３のもう一方の端部は、第４レジスタＲ４の第１端部に接続される。第４レジスタＲ４の第２端部は、システムのグランドに接続される。
【００７６】
第３レジスタおよび第４レジスタＲ３およびＲ４の接合部を、ポイント４とし、主増幅器１０の負の入力９に接続する。主増幅器１０の出力は、負荷Ｒｌｏａｄの一端と接続される。負荷は、例えば、パワー・アンプといった、グランドに対する抵抗素子である別のアンプ（増幅器）、または、（ラウド・）スピーカといった別の素子でよい。負荷Ｒｌｏａｄのもう一方の端部は、システムのグランドに接続される。負荷Ｒｌｏａｄを挟む電圧は、増幅回路の出力である。さらに、別のレジスタＲ７が、負荷Ｒｌｏａｄと並列に、増幅器１０の出力とシステムのグランドとの間に接続される。
【００７７】
増幅器１０にかかる負荷は、ユーザによって増幅器システムに接続される負荷Ｒｌｏａｄ次第であるから、レジスタＲ７を導入してシステムに加わる全負荷の変動を低減する。例えば、もし実装形態が、プリ・アンプである場合には、負荷Ｒｌｏａｄは、別のアンプであるかもしれない。その場合、別のアンプは、通例、１０Ｋオームないし４７Ｋオームの入力インピーダンスを有することがある。もし、典型的な値である１Ｋオームを備えるレジスタＲ７を、図７に示すようにＲｌｏａｄと並列に追加すれば、増幅器１０にかかる負荷は、Ｒｌｏａｄに並列されたレジスタＲ７（Ｒ７／／Ｒｌｏａｄ）の実効レジスタンスである。よって、負荷条件の範囲は、次のように狭小化される。
もし、負荷が入力インピーダンス１０ｋオームを有するならば、
Ｒ７／／Ｒｌｏａｄ＝１ｋ／／１０ｋ＝９０９オーム。
また、もし、負荷が入力インピーダンス４７ｋオームを有するならば、
Ｒ７／／Ｒｌｏａｄ＝１ｋ／／４７ｋ＝９７９オーム。
加えて、レジスタＲ３＋Ｒ４の抵抗値を、およそ９０９オームおよびおよし９７９オームに設定し、増幅器１０および増幅器２０に対する負荷条件を、互いに近いものとしてもよい。
【００７８】
このように、図７に示す回路は、その回路にさらにレジスタＲ７を追加した点を除き、図１に示した回路と同等である。図７に示す回路の動作は、図１に関して上述したものと基本的には同様である。
【００７９】
図８は、本発明にかかる第５の実施形態による増幅回路を示す図である。本回路は、２つの同等な増幅器、つまり、主増幅器（Ｘ１）１０および第２増幅器（Ｘ２）２０、を有する。両増幅器は、システム全体に求められるゲインＧＶの２倍のゲインを有する。両増幅器は、同等なものであるから、両増幅器は共に同様の誤差Ｅを、増幅過程において発生させる。理想的には、両増幅器１０および２０に対し、同じ電源電圧、同じ入力電圧、同じ負荷インピーダンスといった同一の動作条件を課すことが望まれる。
【００８０】
図８のシステムにおいては、入力信号Ｖｉｎは、第１のポイント（ポイント１）に与えられる。そして、主増幅器１０の正の入力に入力信号が与えられる。入力信号は、第１レジスタＲ１の第１端部にも与えられる。第１レジスタＲ１のもう一方の端部は、第２レジスタＲ２の第１端部に接続される。第２レジスタＲ２のもう一方の端部は、システムのグランドに接続される。分圧器を形成する第１レジスタおよび第２レジスタＲ１およびＲ２の接合部（ポイント５）は、第２増幅器２０の正の入力に接続される。第２増幅器２０の負の入力は、ポイント２において、２つの別のレジスタＲ８およびＲ９の接合部に接続される。Ｒ８に接続しないＲ９の端部は、システムのグランドに接続される。レジスタＲ９に接続しないレジスタＲ８の端部は、増幅器２０の出力に接続され、フィードバックによる増幅器２０のゲインの制御を行う。
【００８１】
第２増幅器２０の出力は、ポイント３において、第３レジスタＲ３の第１端部に接続され、第３レジスタＲ３のもう一方の端部は、第４レジスタＲ４の第１端部に接続される。第４レジスタＲ４の第２端部は、システムのグランドに接続される。
【００８２】
第３レジスタおよび第４レジスタＲ３およびＲ４の接合部を、ポイント４とし、別のレジスタＲ１１に接続する。レジスタＲ１１のもう一方の端部は、主増幅器１０の負の入力９に接続される。さらに別のレジスタＲ１０は、ポイント６において、増幅器１０の負の入力と増幅器１０の出力との間に接続され、フィードバックによる増幅器１０のゲインの制御を行う。Ｒ８、Ｒ９、Ｒ１０、および、Ｒ１１の値は、増幅器１０および増幅器２０のゲインが、実質的に同一となるように、選べばよい。
【００８３】
主増幅器１０の出力は、負荷の一端と接続される。負荷は、例えば、パワー・アンプといった、グランドに対する抵抗素子である別のアンプ（増幅器）、または、（ラウド・）スピーカといった別の素子でよい。負荷のもう一方の端部は、システムのグランドに接続される。負荷を挟む電圧は、増幅回路の出力である。
【００８４】
このように、図８に示す回路の動作は、図１に関して上述したものと同様である。ただし、図７の回路では、別のレジスタＲ８ないしＲ１１が追加される点のみ異なる。図７に示す回路の動作は、両増幅器１０および２０に対してフィードバックがかけられて両増幅器のゲインが制御される点を除き、図１に関して上述したものと基本的には同様である。
【００８５】
このように、本発明にかかる、１つまたは複数の実施形態は、従来の増幅器との比較において、著しく帯域幅が拡大され、同時に位相ずれが低減され、また、回路に含まれる個々の増幅器において生じる誤差を相殺することにより歪みが最小限に抑制された増幅器システムを提供する。
【００８６】
先に引用した図を描写するためのシミュレーションに用いた増幅器１０および２０は、フィードバックを内部的に備えるものではない。しかしながら、本発明にかかる実施形態は、フィードバックを備える増幅器に対しても、フィードバックを備えない増幅器に対しても用いることができる。
【００８７】
上述の本発明の実施形態については、様々な変形例が可能である。例えば、上述の構成要素またはステップに加えて、もしくは、代えて、別の構成要素および方法にかかるステップを追加、もしくは、置換可能である。よって、本発明について、特定の実施形態を用いて説明したが、当業者にとっては、本発明の範囲および思想から逸脱することなく特許請求の範囲内において様々な変形例を実施可能であることは明白である。
【図面の簡単な説明】
【００８８】
【図１】本発明にかかる、ある実施形態による増幅回路の概略的回路図
【図２ａ】図１の回路における増幅器２０の出力にて測定した、増幅回路の周波数応答特性のグラフ
【図２ｂ】図１の回路における増幅器１０の出力にて測定した、増幅器の周波数応答特性のグラフ
【図３ａ】図１の回路における増幅器２０の出力にて測定した、増幅回路の位相ずれのグラフ
【図３ｂ】図１の回路における増幅器１０の出力にて測定した、増幅器の位相ずれのグラフ
【図４ａ】１ｋＨｚの入力に対する、図１の回路における増幅器２０の出力信号のスペクトル・プロット
【図４ｂ】１ｋＨｚの入力に対する、図１の回路における増幅器１０の出力信号のスペクトル・プロット
【図５】本発明にかかる、第２の実施形態による増幅回路の概略的回路図
【図６】本発明にかかる、第３の実施形態による増幅回路の概略的回路図
【図７】本発明にかかる、第４の実施形態による増幅回路の概略的回路図
【図８】本発明にかかる、第５の実施形態による増幅回路の概略的回路図
【符号の説明】
【００８９】
１０ ・・・ 主増幅器Ｘ１
２０ ・・・ 第２増幅器Ｘ２
Ｒ１ ・・・ レジスタ
Ｒ２ ・・・ レジスタ
Ｒ３ ・・・ レジスタ
Ｒ４ ・・・ レジスタ
Ｒ５ ・・・ レジスタ
Ｒ６ ・・・ レジスタ
Ｒ７ ・・・ レジスタ
Ｒ８ ・・・ レジスタ
Ｒ９ ・・・ レジスタ
Ｒ１０・・・ レジスタ
Ｒ１１・・・ レジスタ
Ｒｌｏａｄ・・・ 負荷抵抗
【特許請求の範囲】
【請求項１】
入力信号を受ける第１増幅器と、
前記入力信号に対し所定の割合の大きさを有する信号を受けて、出力信号を出力する第２増幅器と、
前記第２増幅器の前記出力信号を受けて、前記出力信号に対し所定の割合の大きさを有する信号を前記第１増幅器へ送る第１分圧器と、を有し、
前記第１増幅器は、前記入力信号から、前記出力信号に対し所定の割合の大きさを有する信号を差し引き、前記第１増幅器において増幅可能な差動信号を生成する、増幅装置。
【請求項２】
さらに、前記入力信号を受け、前記入力信号に対し所定の割合の大きさを有する信号を前記第２増幅器へ送る第２分圧器を有する、請求項１に記載の増幅装置。
【請求項３】
さらに、前記入力信号を受け、前記入力信号に対し所定の割合の大きさを有する信号を前記第１増幅器へ送る第３分圧器を有する、請求項２に記載の増幅装置。
【請求項４】
前記第２増幅器が受ける、前記入力信号に対し所定の割合の大きさを有する信号は、前記第１増幅器が受ける前記信号のおよそ５０％の大きさである、請求項３に記載増幅装置。
【請求項５】
前記第１増幅器は出力を備え、
前記増幅装置は、さらに、前記第１増幅器の前記出力とグランドとの間に接続され、前記第１増幅器における負荷の変動を低減させる抵抗素子を有する、請求項１ないし４のいずれかに記載の増幅装置。
【請求項６】
前記第１増幅器および前記第２増幅器は、それぞれ、負の入力および出力を備え、
前記増幅装置は、さらに、前記第２増幅器の前記負の入力とグランドとの間に接続された第１抵抗素子、および、前記第２増幅器の前記出力と前記第２増幅器の前記負の入力との間に接続された第２抵抗素子、を有し、
フィードバックによって前記第２増幅器のゲインを設定する、請求項１ないし５のいずれかに記載の増幅装置。
【請求項７】
さらに、前記第１増幅器の前記負の入力と前記第１分圧器を形成する複数のレジスタの接合部との間に接続された第３抵抗素子、および、前記第１増幅器の前記出力と前記第１増幅器の前記負の入力との間に接続された第４抵抗素子、を有し、
フィードバックによって前記第１増幅器のゲインを設定する、請求項６に記載の増幅装置。
【請求項８】
前記第１増幅器、および、前記第２増幅器は、実質的に同等のものである、請求項１ないし７のいずれかに記載の増幅装置。
【請求項９】
前記第１増幅器、および、前記第２増幅器は、実質的に同一の誤差を発生し、
前記両誤差は、前記第２増幅器で生じた誤差を前記第１増幅器で生じた誤差から差し引くことで実質的に相殺される、請求項８に記載の増幅装置。
【請求項１０】
前記分圧器は、２つの実質的に等価な抵抗性要素を備える、請求項２ないし９のいずれかに記載の増幅装置。
【請求項１１】
前記抵抗性要素は、高精度抵抗性要素である、請求項１０に記載の増幅装置。
【請求項１２】
前記第１増幅器および前記第２増幅器は、それぞれに付随するゲインを有し、前記、第１増幅器および第２増幅器に付随するゲインは、増幅装置全体にかかるゲインのおよそ２倍である、請求項１ないし１１のいずれかに記載の増幅装置。
【請求項１３】
前記第１分圧器は、第１抵抗性要素、および、第２抵抗性要素を備え、
前記第１抵抗性要素および前記第２抵抗性要素は、それぞれに付随するレジスタンスを示し、
前記第１抵抗性要素に付随するレジスタンスと前記第２抵抗性要素に付随するレジスタンスとの比は、
前記第１抵抗性要素および前記第２抵抗性要素の接合部における前記信号の振幅を、前記第２増幅器の前記ゲインで除算した前記第２増幅器への前記入力信号の振幅と実質的に等しくする比である、請求項１２に記載の増幅装置。
【請求項１４】
前記第１増幅器は出力を備え、
前記第１分圧器の前記第１抵抗性要素および前記第２抵抗性要素にそれぞれ付随する前記レジスタンスの和は、前記第１増幅器の前記出力が与えられる負荷抵抗と実質的に等しい、請求項１３に記載の増幅装置。
【請求項１５】
前記第２増幅器が受ける、前記入力信号に対し所定の割合の大きさを有する信号の所定の割合は、およそ５０％である、請求項１ないし１４のいずれかに記載の増幅装置。
【請求項１６】
入力信号を受ける第１増幅器に与えるステップと、
前記入力信号に対し所定の割合の大きさを有する信号を第２増幅器に与え、前記第２増幅器から出力信号を得るステップと、
前記第２増幅器の前記出力信号を第１分圧器に与えるステップと、
前記入力信号から、前記第２増幅器の前記出力信号に対し所定の割合の大きさを有する信号を差し引き、前記第１増幅器において増幅可能な差動信号を生成する、増幅方法。
【請求項１７】
さらに、前記入力信号を第２分圧器に与えるステップを有し、
前記第２分圧器が、前記入力信号に対し所定の割合の大きさを有する信号を前記第２増幅器に与える、請求項１６に記載の方法。
【請求項１８】
さらに、前記入力信号を第３分圧器に与えるステップを有し、
前記第３分圧器を介し、前記入力信号に対し所定の割合の大きさを有する信号を前記第１増幅器に与える、請求項１７に記載の方法。
【請求項１９】
前記第２増幅器に与えられる、前記入力信号に対し所定の割合の大きさを有する信号は、前記第３分圧器を介して前記第１増幅器に与えられる前記信号のおよそ５０％である、請求項１８に記載の方法。
【請求項２０】
さらに、前記第１増幅器の出力とグランドとの間に接続された抵抗素子を用いて前記第１増幅器の負荷の変動を低減させるステップを有する、請求項１６ないし１９のいずれかに記載の方法。
【請求項２１】
前記第１増幅器および前記第２増幅器はそれぞれ、負の入力および出力を備え、
さらに、前記第２増幅器の前記負の入力とグランドとの間に第１抵抗素子を接続し、前記第２増幅器の前記出力と前記第２増幅器の前記負の入力との間に第２抵抗素子を接続することにより得られるフィードバックによって前記第２増幅器の前記ゲインを設定するステップを有する、請求項１６ないし２０のいずれかに記載の方法。
【請求項２２】
さらに、前記第１増幅器の前記負の入力と前記第１分圧器を形成する複数のレジスタの接合部との間に第３抵抗素子を接続し、前記第１増幅器の前記出力と前記第１増幅器の前記負の入力との間に第４抵抗素子を接続することにより得られるフィードバックによって前記第１増幅器の前記ゲインを設定するステップを有する、請求項２１に記載の方法。
【請求項２３】
前記第１増幅器、および、前記第２増幅器は、実質的に同等のものであり、
前記第２分圧器は、２つの実質的に等価な抵抗性要素を備え、
前記入力信号に対し所定の割合の大きさを有する信号を前記第２増幅器に与えるステップは、前記入力信号のおよそ５０％を前記第２増幅器に与えるステップを含む、請求項１７ないし２２のいずれかに記載の方法。
【請求項２４】
前記第１増幅器、および、前記第２増幅器は、それぞれに付随するゲインを有し、
さらに、前記第１増幅器および前記第２増幅器それぞれに付随する前記ゲインを、増幅装置全体にかかるゲインのおよそ２倍に構成するステップを有する、請求項１６ないし２３のいずれかに記載の方法。
【請求項２５】
前記第１分圧器は、第１抵抗性要素、および、第２抵抗性要素を備え、
前記第１抵抗性要素および前記第２抵抗性要素は、それぞれに付随するレジスタンスを有し、
さらに、前記第１抵抗性要素に付随するレジスタンスと前記第２抵抗性要素に付随するレジスタンスとの比が、
前記第１抵抗性要素および前記第２抵抗性要素の接合部における信号の振幅を、前記第２増幅器の前記ゲインで除算した前記第２増幅器への前記入力信号の振幅と実質的に等しくする比となるように前記第１および第２抵抗性要素を選択するステップを有する、請求項１６ないし２４のいずれかに記載の方法。
【請求項２６】
前記第１増幅器は出力を備え、
さらに、前記第１分圧器の前記第１抵抗性要素および前記第２抵抗性要素それぞれに付随するレジスタンスの和と実質的に等しい負荷抵抗を、前記第１増幅器の前記出力に与えるステップを有する、請求項１６ないし２５のいずれかに記載の方法。
【請求項２７】
前記第１増幅器、および、前記第２増幅器は、実質的に同一の誤差を発生し、
さらに、前記第２増幅器で生じた誤差を前記第１増幅器で生じた誤差から差し引くことで、前記両誤差を実質的に相殺するステップを有する、請求項１６ないし２６のいずれかに記載の方法。
【請求項２８】
請求項１ないし１５のいずれかに記載の増幅装置を備えるオーディオ・アンプリファイア・システム。
【請求項１】
入力信号を受ける第１増幅器と、
前記入力信号に対し所定の割合の大きさを有する信号を受けて、出力信号を出力する第２増幅器と、
前記第２増幅器の前記出力信号を受けて、前記出力信号に対し所定の割合の大きさを有する信号を前記第１増幅器へ送る第１分圧器と、を有し、
前記第１増幅器は、前記入力信号から、前記出力信号に対し所定の割合の大きさを有する信号を差し引き、前記第１増幅器において増幅可能な差動信号を生成する、増幅装置。
【請求項２】
さらに、前記入力信号を受け、前記入力信号に対し所定の割合の大きさを有する信号を前記第２増幅器へ送る第２分圧器を有する、請求項１に記載の増幅装置。
【請求項３】
さらに、前記入力信号を受け、前記入力信号に対し所定の割合の大きさを有する信号を前記第１増幅器へ送る第３分圧器を有する、請求項２に記載の増幅装置。
【請求項４】
前記第２増幅器が受ける、前記入力信号に対し所定の割合の大きさを有する信号は、前記第１増幅器が受ける前記信号のおよそ５０％の大きさである、請求項３に記載増幅装置。
【請求項５】
前記第１増幅器は出力を備え、
前記増幅装置は、さらに、前記第１増幅器の前記出力とグランドとの間に接続され、前記第１増幅器における負荷の変動を低減させる抵抗素子を有する、請求項１ないし４のいずれかに記載の増幅装置。
【請求項６】
前記第１増幅器および前記第２増幅器は、それぞれ、負の入力および出力を備え、
前記増幅装置は、さらに、前記第２増幅器の前記負の入力とグランドとの間に接続された第１抵抗素子、および、前記第２増幅器の前記出力と前記第２増幅器の前記負の入力との間に接続された第２抵抗素子、を有し、
フィードバックによって前記第２増幅器のゲインを設定する、請求項１ないし５のいずれかに記載の増幅装置。
【請求項７】
さらに、前記第１増幅器の前記負の入力と前記第１分圧器を形成する複数のレジスタの接合部との間に接続された第３抵抗素子、および、前記第１増幅器の前記出力と前記第１増幅器の前記負の入力との間に接続された第４抵抗素子、を有し、
フィードバックによって前記第１増幅器のゲインを設定する、請求項６に記載の増幅装置。
【請求項８】
前記第１増幅器、および、前記第２増幅器は、実質的に同等のものである、請求項１ないし７のいずれかに記載の増幅装置。
【請求項９】
前記第１増幅器、および、前記第２増幅器は、実質的に同一の誤差を発生し、
前記両誤差は、前記第２増幅器で生じた誤差を前記第１増幅器で生じた誤差から差し引くことで実質的に相殺される、請求項８に記載の増幅装置。
【請求項１０】
前記分圧器は、２つの実質的に等価な抵抗性要素を備える、請求項２ないし９のいずれかに記載の増幅装置。
【請求項１１】
前記抵抗性要素は、高精度抵抗性要素である、請求項１０に記載の増幅装置。
【請求項１２】
前記第１増幅器および前記第２増幅器は、それぞれに付随するゲインを有し、前記、第１増幅器および第２増幅器に付随するゲインは、増幅装置全体にかかるゲインのおよそ２倍である、請求項１ないし１１のいずれかに記載の増幅装置。
【請求項１３】
前記第１分圧器は、第１抵抗性要素、および、第２抵抗性要素を備え、
前記第１抵抗性要素および前記第２抵抗性要素は、それぞれに付随するレジスタンスを示し、
前記第１抵抗性要素に付随するレジスタンスと前記第２抵抗性要素に付随するレジスタンスとの比は、
前記第１抵抗性要素および前記第２抵抗性要素の接合部における前記信号の振幅を、前記第２増幅器の前記ゲインで除算した前記第２増幅器への前記入力信号の振幅と実質的に等しくする比である、請求項１２に記載の増幅装置。
【請求項１４】
前記第１増幅器は出力を備え、
前記第１分圧器の前記第１抵抗性要素および前記第２抵抗性要素にそれぞれ付随する前記レジスタンスの和は、前記第１増幅器の前記出力が与えられる負荷抵抗と実質的に等しい、請求項１３に記載の増幅装置。
【請求項１５】
前記第２増幅器が受ける、前記入力信号に対し所定の割合の大きさを有する信号の所定の割合は、およそ５０％である、請求項１ないし１４のいずれかに記載の増幅装置。
【請求項１６】
入力信号を受ける第１増幅器に与えるステップと、
前記入力信号に対し所定の割合の大きさを有する信号を第２増幅器に与え、前記第２増幅器から出力信号を得るステップと、
前記第２増幅器の前記出力信号を第１分圧器に与えるステップと、
前記入力信号から、前記第２増幅器の前記出力信号に対し所定の割合の大きさを有する信号を差し引き、前記第１増幅器において増幅可能な差動信号を生成する、増幅方法。
【請求項１７】
さらに、前記入力信号を第２分圧器に与えるステップを有し、
前記第２分圧器が、前記入力信号に対し所定の割合の大きさを有する信号を前記第２増幅器に与える、請求項１６に記載の方法。
【請求項１８】
さらに、前記入力信号を第３分圧器に与えるステップを有し、
前記第３分圧器を介し、前記入力信号に対し所定の割合の大きさを有する信号を前記第１増幅器に与える、請求項１７に記載の方法。
【請求項１９】
前記第２増幅器に与えられる、前記入力信号に対し所定の割合の大きさを有する信号は、前記第３分圧器を介して前記第１増幅器に与えられる前記信号のおよそ５０％である、請求項１８に記載の方法。
【請求項２０】
さらに、前記第１増幅器の出力とグランドとの間に接続された抵抗素子を用いて前記第１増幅器の負荷の変動を低減させるステップを有する、請求項１６ないし１９のいずれかに記載の方法。
【請求項２１】
前記第１増幅器および前記第２増幅器はそれぞれ、負の入力および出力を備え、
さらに、前記第２増幅器の前記負の入力とグランドとの間に第１抵抗素子を接続し、前記第２増幅器の前記出力と前記第２増幅器の前記負の入力との間に第２抵抗素子を接続することにより得られるフィードバックによって前記第２増幅器の前記ゲインを設定するステップを有する、請求項１６ないし２０のいずれかに記載の方法。
【請求項２２】
さらに、前記第１増幅器の前記負の入力と前記第１分圧器を形成する複数のレジスタの接合部との間に第３抵抗素子を接続し、前記第１増幅器の前記出力と前記第１増幅器の前記負の入力との間に第４抵抗素子を接続することにより得られるフィードバックによって前記第１増幅器の前記ゲインを設定するステップを有する、請求項２１に記載の方法。
【請求項２３】
前記第１増幅器、および、前記第２増幅器は、実質的に同等のものであり、
前記第２分圧器は、２つの実質的に等価な抵抗性要素を備え、
前記入力信号に対し所定の割合の大きさを有する信号を前記第２増幅器に与えるステップは、前記入力信号のおよそ５０％を前記第２増幅器に与えるステップを含む、請求項１７ないし２２のいずれかに記載の方法。
【請求項２４】
前記第１増幅器、および、前記第２増幅器は、それぞれに付随するゲインを有し、
さらに、前記第１増幅器および前記第２増幅器それぞれに付随する前記ゲインを、増幅装置全体にかかるゲインのおよそ２倍に構成するステップを有する、請求項１６ないし２３のいずれかに記載の方法。
【請求項２５】
前記第１分圧器は、第１抵抗性要素、および、第２抵抗性要素を備え、
前記第１抵抗性要素および前記第２抵抗性要素は、それぞれに付随するレジスタンスを有し、
さらに、前記第１抵抗性要素に付随するレジスタンスと前記第２抵抗性要素に付随するレジスタンスとの比が、
前記第１抵抗性要素および前記第２抵抗性要素の接合部における信号の振幅を、前記第２増幅器の前記ゲインで除算した前記第２増幅器への前記入力信号の振幅と実質的に等しくする比となるように前記第１および第２抵抗性要素を選択するステップを有する、請求項１６ないし２４のいずれかに記載の方法。
【請求項２６】
前記第１増幅器は出力を備え、
さらに、前記第１分圧器の前記第１抵抗性要素および前記第２抵抗性要素それぞれに付随するレジスタンスの和と実質的に等しい負荷抵抗を、前記第１増幅器の前記出力に与えるステップを有する、請求項１６ないし２５のいずれかに記載の方法。
【請求項２７】
前記第１増幅器、および、前記第２増幅器は、実質的に同一の誤差を発生し、
さらに、前記第２増幅器で生じた誤差を前記第１増幅器で生じた誤差から差し引くことで、前記両誤差を実質的に相殺するステップを有する、請求項１６ないし２６のいずれかに記載の方法。
【請求項２８】
請求項１ないし１５のいずれかに記載の増幅装置を備えるオーディオ・アンプリファイア・システム。
【図１】
【図２ａ】
【図２ｂ】
【図３ａ】
【図３ｂ】
【図４ａ】
【図４ｂ】
【図５】
【図６】
【図７】
【図８】
【図２ａ】
【図２ｂ】
【図３ａ】
【図３ｂ】
【図４ａ】
【図４ｂ】
【図５】
【図６】
【図７】
【図８】
【公表番号】特表２００８−５１８５０３（Ｐ２００８−５１８５０３Ａ）
【公表日】平成２０年５月２９日（２００８．５．２９）
【国際特許分類】
【出願番号】特願２００７−５３７８５４（Ｐ２００７−５３７８５４）
【出願日】平成１７年１０月２０日（２００５．１０．２０）
【国際出願番号】ＰＣＴ／ＳＧ２００５／０００３６３
【国際公開番号】ＷＯ２００６／０４３９０７
【国際公開日】平成１８年４月２７日（２００６．４．２７）
【出願人】（５０００３５４８７）クリエイティブ テクノロジー リミテッド (17)
【氏名又は名称原語表記】ＣＲＥＡＴＩＶＥ ＴＥＣＨＮＯＬＯＧＹ ＬＴＤ
【Ｆターム（参考）】
【公表日】平成２０年５月２９日（２００８．５．２９）
【国際特許分類】
【出願日】平成１７年１０月２０日（２００５．１０．２０）
【国際出願番号】ＰＣＴ／ＳＧ２００５／０００３６３
【国際公開番号】ＷＯ２００６／０４３９０７
【国際公開日】平成１８年４月２７日（２００６．４．２７）
【出願人】（５０００３５４８７）クリエイティブ テクノロジー リミテッド (17)
【氏名又は名称原語表記】ＣＲＥＡＴＩＶＥ ＴＥＣＨＮＯＬＯＧＹ ＬＴＤ
【Ｆターム（参考）】
[ Back to top ]