多相クロック生成回路
【課題】N相から2N相に切り替わったときに位相関係が不適切にならないようにする。
【解決手段】多相クロック生成回路は,基準クロックに同期して0°,90°の位相の中間クロックを生成する第1の分周器と,0°の中間クロックに同期して0°,90°の位相の第1群の出力クロックを生成する第2の分周器と,90°の中間クロックに同期して45°,135°の位相の第2群の出力クロックを生成する第3の分周器と,第1の分周器と第3の分周器との間に設けられ,切替信号に応じて,90°の中間クロックまたは固定値のいずれかを第3の分周器に供給するセレクタとを有する。さらに,切替信号が2N相モードのときに,第1群の出力クロックと第2群の出力クロックの位相関係にエラーがあるか否かを検出するエラー検出回路と,エラー検出回路がエラーを検出したときに基準クロックと非同期のタイミングで2N相モードの切替信号をセレクタに出力する再リセット回路とを有する。
【解決手段】多相クロック生成回路は,基準クロックに同期して0°,90°の位相の中間クロックを生成する第1の分周器と,0°の中間クロックに同期して0°,90°の位相の第1群の出力クロックを生成する第2の分周器と,90°の中間クロックに同期して45°,135°の位相の第2群の出力クロックを生成する第3の分周器と,第1の分周器と第3の分周器との間に設けられ,切替信号に応じて,90°の中間クロックまたは固定値のいずれかを第3の分周器に供給するセレクタとを有する。さらに,切替信号が2N相モードのときに,第1群の出力クロックと第2群の出力クロックの位相関係にエラーがあるか否かを検出するエラー検出回路と,エラー検出回路がエラーを検出したときに基準クロックと非同期のタイミングで2N相モードの切替信号をセレクタに出力する再リセット回路とを有する。
【発明の詳細な説明】
【技術分野】
【0001】
本発明は,多相クロック生成回路に関する。
【背景技術】
【0002】
多相クロック生成回路は,基準クロックから多相のクロックを生成する回路である。無線通信装置内のローカルクロックや,その他の多相のクロックを必要とする装置に内蔵される。
【0003】
無線通信装置内の高周波回路において,受信した高周波信号をローカルクロックでミキシングして中間周波数またはベースバンドの受信信号を生成することが行われる。このダウンコンバートミキサにおいて,IチャネルとQチャネルとで位相が90°ずれたローカルクロックが必要になる。そして,それぞれのローカルクロックが差動クロックになると,Iチャネル用のローカルクロックとして位相0°,180°のクロックが,Qチャネル用のローカルクロックとして位相90°,270°のクロックが必要になる。
【0004】
このように,高周波回路において,位相が0°,90°,180°,270°の多相クロックを生成するクロック生成回路が必要になる。このようなクロック生成回路は,差動の基準クロックに基づいて分周する1/2分周器を有する。
【0005】
クロック生成回路については,例えば,特許文献1,2に記載されている。
【先行技術文献】
【特許文献】
【0006】
【特許文献1】特開2002−176354号公報
【特許文献2】特開2008−124966号公報
【非特許文献】
【0007】
【非特許文献1】ISSCC 2001: 10.4 "A 1.75GHz Highly-Integrated Narrow-Band CMOS Transmitter with Harmonic-Rejection Mixers"
【非特許文献2】ISSCC 2006: 26.6 "An 800MHz to 5GHz Software-Defined Radio Receiver in 90nm CMOS"
【発明の概要】
【発明が解決しようとする課題】
【0008】
無線通信装置において,受信周波数帯に応じて,ローカルクロックを4相クロックにしたり,8相クロックにしたりする必要が生じる。例えば,非特許文献1,2に記載されているようなハーモニックリジェクションミキサ回路は,8相のローカルクロックを受信信号にミキシングし,ローパスフィルタを通過させることで,希望波の周波数の3倍,5倍の周波数の受信信号が復調されないようにすることができる。ただし,8相のクロック生成回路は,4相のクロック生成回路に比べて消費電流が大きいので,必要な場合に限り8相のクロック生成回路を動作させて,ハーモニックリジェクションミキサ回路を利用することが必要になる。
【0009】
そこで,本発明の目的は,N相クロックの生成と2N相クロックの生成とを切替可能な多相クロック生成回路を提供することにある。
【課題を解決するための手段】
【0010】
多相クロック生成回路の第1の側面は,基準クロックに同期して0°,90°の位相の中間クロックを生成する第1の分周器と,
前記0°の中間クロックに同期して0°,90°の位相の第1群の出力クロックを生成する第2の分周器と,
前記90°の中間クロックに同期して45°,135°の位相の第2群の出力クロックを生成する第3の分周器と,
前記第1の分周器と第3の分周器との間に設けられ,切替信号に応じて,前記90°の中間クロックまたは固定値のいずれかを前記第3の分周器に供給するセレクタと,
前記切替信号が2N相モードのときに,前記第1群の出力クロックと第2群の出力クロックの位相関係にエラーがあるか否かを検出するエラー検出回路と,
前記エラー検出回路が前記エラーを検出したときに前記基準クロックと非同期のタイミングで前記2N相モードの切替信号を前記セレクタに出力する再リセット回路とを有する。
【発明の効果】
【0011】
第1の側面によれば,2N相モードへの切り替わり時に位相関係にエラーが生じることが防止される。
【図面の簡単な説明】
【0012】
【図1】本実施の形態の多相クロック生成回路を有する無線通信装置の構成図である。
【図2】ハーモニックリジェクションミキサ回路を説明する図である。
【図3】図1の無線受信装置のミキサ回路の構成図である。
【図4】ローカルクロック生成回路の一例を示す図である。
【図5】ローカルクロック生成回路の各分周器の構成を示す図である。
【図6】分周器の構成例を示す図である。
【図7】ローカルクロック生成回路の各クロックの波形図である。
【図8】図4のローカルクロック生成回路の動作波形図である。
【図9】第1の実施の形態におけるローカルクロック生成回路の構成図である。
【図10】第1の実施の形態におけるクロック生成回路の動作を示すフローチャート図である。
【図11】第1の実施の形態におけるクロック発生回路のシミュレーション波形図である。
【図12】第2の実施の形態におけるクロック発生回路を示す図である。
【図13】第3の分周器28の回路図である。
【図14】第2の実施の形態におけるクロック発生回路の動作波形図である。
【発明を実施するための形態】
【0013】
図1は,本実施の形態の多相クロック生成回路を有する無線通信装置の構成図である。図1には,受信装置の高周波回路が示されている。受信装置は,受信アンテナATで受信した高周波の受信信号を増幅するローノイズアンプLNAと,その増幅された受信信号RFinにローカルクロックLOi,LOqをそれぞれ乗算するミキサ回路MIXi,MIXqと,ミキサ回路の出力のうち低周波信号を通過させるローパスフィルタLPFi,LPFqと,一定の振幅に増幅する可変ゲインアンプVGAi,VGAqとを有する。可変ゲインアンプの出力は,I信号とQ信号のベースバンド信号BB_I, BB_Qとして,図示しない後段のデジタルベースバンド回路に供給され,復調,復号処理などが行われる。
【0014】
ローカルクロックLOi, LOqは互いに位相が90°(π/2)異なる高周波クロック信号である。クロック生成回路10は,図示しないVCOにより生成された基準クロックを分周して,位相が90°異なるローカルクロックLOi,LOqを生成する。また,ミキサ回路が差動で動作する場合は,クロック生成回路10は,位相が0°と180°の差動のローカルクロックLOiと,位相が90°と270°の差動のローカルクロックLOqとを生成する。
【0015】
受信信号RFinの周波数がfin,ローカルクロックLOi,LOqの周波数がflとすると,ミキサ回路MIXi,MIXqとローパスフィルタLPFi,LPFqは,周波数fin−flの信号を出力する。したがって,周波数flは受信する希望波の周波数finと同じまたは対応する周波数に設定される。ただし,ローカルクロックLOi,LOqは矩形波であるため,ローカルクロックには,希望波の周波数finの成分に加えて,3次,5次の周波数3fin,5finの成分も含まれる。このように,ローカルクロックに3次,5次の周波数成分3fin,5finが含まれている場合は,ミキサ回路とローパスフィルタは,周波数がfin-flの信号に加えて,周波数が3fin-3fl,5fin-5flの信号も出力する。
【0016】
もし,周波数finの希望波に加えて,周波数3fin,5finを有する大きなパワーの妨害波を受信している場合は,ミキサ回路とローパスフィルタの出力信号には,周波数fin-flの信号に加えて周波数が3fin-3fl,5fin-5flの信号も含まれる。その結果,希望波の信号に妨害波の雑音が含まれて,正常に復調,復号できない場合がある。
【0017】
図2は,ハーモニックリジェクションミキサ回路を説明する図である。このハーモニックリジェクションミキサ回路HRMixは,入力信号RFinに第1〜第3の8相信号CK0,CK45,CK90をそれぞれ乗算する第1〜第3の乗算器MIX_A,MIX_B,MIX_Cと,それら第1〜第3の乗算器MIX_A,MIX_B,MIX_Cの出力を1:√2:1の比率で利得調整する第1〜第3の利得調整回路GA_A,GA_B,GA_Cと,それらを加算する加算器12とを有する。
【0018】
図2中には,入力信号RFinが信号の「1(Hレベル)」の場合の波形が示されている。第1〜第3の8相信号CK0,CK45,CK90は,それぞれ位相が0°,45°,90°である。そして,入力信号RFinが「1」であるので,乗算器MIX_A,MIX_B,MIX_Cの出力は,第1〜第3の8相信号CK0,CK45,CK90と同じである。それらを利得調整回路GA_A,GA_B,GA_Cが1:√2:1の比率で利得を調整すると,その加算された信号M1は,図示されるとおり,1周期に6回のレベル変化が発生し,そのレベル変化が1:√2:1:1:√2:1の比率になる。この出力信号M1はより正弦波に近い形状になっている。
【0019】
この出力信号M1の周波数スペクトラムは,図示されるとおり,8相信号CK0,CK45,CK90の周波数信号の1次高周波成分と高調波成分を含むが,3次及び5次の高調波成分は除去されている。
【0020】
このことは,ハーモニックリジェクションミキサ回路HRMixは,入力信号RFinに,図2中の出力信号M1の波形の信号を乗算する乗算器と実質的に等価であることを意味する。
【0021】
したがって,図1のミキサ回路MIXi,MIXqに図2のハーモニックリジェクションミキサ回路を使用すれば,希望波の周波数の3倍周波数成分または5倍周波数成分のないローカルクロック信号LOi,LOqをミキシングしていることと等価になり,ローパスフィルタLPFi,LPFqからは,周波数が3fin-3fl,5fin-5flの信号は出力されない。よって,無線送受信回路内のミキサ回路及びローパスフィルタからなる検波回路の出力から希望波の周波数fの3倍,5倍の周波数3f,5fの不要波成分をなくすことができる。
【0022】
そのため,地上波ディジタル放送チューナを内蔵する携帯電話の場合に,地上波デジタル放送の周波数の3倍の周波数と携帯電話の周波数帯とが重なったとしても,放送チューナが携帯電話の受信信号を検波回路によって抽出することはなくなる。ただし,8相クロック信号を生成してハーモニックリジェクションミキサ回路に供給することは,8相クロック生成回路の消費電流の増大を招くので,地上波デジタル放送の受信周波数と携帯電話の受信周波数とが1対3ではない場合は,クロックCK45,CK135,CK224,CK315の生成を停止して,クロックCK0,CK90,CK180,CK270だけ生成することが望ましい。そこで,クロック生成回路を8相モードと4相モードとで切替可能にして,8相クロックが必要な状況でのみクロック生成回路を8相モードにし,8相クロックが必要でない場合はクロック生成回路を4相モードにそれぞれ切り替えることが望ましい。
【0023】
なお,図2のハーモニックリジェクションミキサ回路では,位相が90°のローカルクロックでミキシングされる場合は,第1〜第3の乗算器MIX_A,MIX_B,MIX_Cが入力信号RFinに第1〜第3の8相信号CK90,CK135,CK180をそれぞれ乗算する。
【0024】
図3は,図1の無線受信装置のミキサ回路の構成図である。図1のミキサ回路MIXi,MIXqに,図2のハーモニックリジェクションミキサ回路を利用した例である。図3中,Iチャネル側のミキサ回路MIXiでは,図2のハーモニックリジェクションミキサ回路の3つのミキサと3つの利得調整回路と加算器には,それぞれ引用番号の最後にiを付している。そして,3つのセレクタSELは,4相8相切替信号4ph/8phが4相モードを指示する「0」の場合はローカルクロックCK0を選択し,8相モードを指示する「1」の場合は3つのローカルクロックCK0,CK45,CK90を選択する。これらはミキサ回路が単相信号で構成される例である。ミキサ回路が差動信号で構成される場合は,4相モードの場合は,ローカルクロックCK0/CK180が選択され,8相モードの場合は,ローカルクロックCK0/CK180,CK45/CK225,CK90/CK270が選択される。
【0025】
同様に,Qチャネル側のミキサ回路MIXqでは,最後にqを付している。そして,3つのセレクタSELは,4相8相切替信号4ph/8phが4相モードを指示する「0」の場合はローカルクロックCK90を選択し,8相モードを指示する「1」の場合は3つのローカルクロックCK90,CK135,CK180を選択する。これらもミキサ回路が単相信号で構成される例である。差動信号で構成される場合は,4相モードの場合は,ローカルクロックCK90/CK270が選択され,8相モードの場合は,ローカルクロックCK90/CK270,CK135/CK315,CK180/CK0が選択される。
【0026】
図4は,ローカルクロック生成回路の一例を示す図である。このローカルクロック生成回路は,差動の基準クロックCKR0,CKR180を生成する電圧制御発振器VCOと,その基準クロックCK0,CK180を1/2分周して基準クロックの1/2周波数の4相の中間クロックCKA0,CKA90,CKA180,CKA270を生成する第1の分周器20とを有する。これらの中間クロックは,位相が0,90,180,270°の関係を有する。
【0027】
さらに,ローカルクロック生成回路は,これらの4相のクロックCKA0〜CKA270のうち,位相0°と180°のクロックCKA0,CKA180を1/2分周して1/2周波数の4相クロックCK0,CK90,CK180,CK270を生成する第2の分周器26と,位相90°と270°のクロックCKA90,CKA270を1/2分周して1/2周波数の4相クロックCK45,CK135,CK225,CK315を生成する第3の分周器28とを並列に有する。
【0028】
したがって,第2の分周器26のみが分周動作を行い,第3の分周器28が分周動作を停止すれば,ローカルクロック生成回路は,4相の出力クロックCK0〜CK270を生成する。また,第2,第3の分周器26,28が共に分周動作をすれば,ローカルクロック生成回路は,8相の出力クロックCK0〜CK315を生成する。
【0029】
第1のセレクタ22は,セレクト信号が常時4相「0」に固定され,中間クロックCKA0,CKA180を選択して第3の分周器26に供給している。一方,第2のセレクタ24は,4相8相切替信号4ph/8phが4相「0」の場合は,電源VDD(Hレベル)及びグランドGND(Lレベル)を選択し,8層「1」の場合は,中間クロックCKA90,CKA270を選択している。そして,4相8相切替信号4ph/8phが4相「0」の場合は,第2のセレクタ24はH,Lの固定値を選択して出力するので,第3の分周器28の分周動作は停止し低消費電力モード状態になる。一方,4相8相切替信号4ph/8phが8相「1」の場合は,第2のセレクタ24は中間クロックCKA90,CKA270を選択して第3の分周器28に出力し,分周動作をさせる。
【0030】
なお,第1のセレクタ22は,セレクト信号が常時「0」に固定されているので選択動作は行っていない。しかし,第2の分周器26が生成する出力クロックのタイミングを,第3の分周器28が生成する出力クロックのタイミングと一致させるために,第1のセレクタ22が設けられている。しかも,第1のセレクタ22は,第2のセレクタ24と同様に,電源VDD(Hレベル)及びグランドGND(Lレベル)の2つの入力端子と,セレクト信号端子とを有する。これにより,第1,第2のセレクタ22,24による遅延特性が一致し,第2,第3の分周器26,28が生成するクロックのタイミングを整合させることができる。
【0031】
図3,図4において,4相8相切替信号4ph/8phを4相モードの「0」に設定すると,図4のローカルクロック生成回路10では,第3の分周器28が停止し,第2の分周器26が4相のクロックCK0,CK90,CK180,CK270を出力する。それに伴い,図3のミキサ回路MIXi,MIXqは,単相信号構成ならローカルクロックCK0,CK90をそれぞれ供給され,差動信号構成ならローカルクロックCK0,CK180とCK90,CK270をそれぞれ供給され,通常のミキサとしてミキシングを行う。
【0032】
一方,4相8相切替信号4ph/8phを8相の「1」に設定すると,図4のローカルクロック生成回路10では,第1,第2,第3の分周器28が動作し,第2の分周器26が4相のクロックCK0,CK90,CK180,CK270を,第3の分周器28が4相のクロックCK45,CK135,CK225,CK315をそれぞれ出力する。それに伴い,差動信号構成であれば,図3のミキサ回路MIXiはローカルクロックCK0/CK180,CK45/CK225,CK90/CK270を,ミキサ回路MIXqはローカルクロックCK90/CK270,CK135/CK315,CK180/CK0をそれぞれ供給され,ハーモニックリジェクションミキサ回路としてミキシングを行う。この場合は,ミキシングされた出力信号IF_I,IF_qがローパスフィルタを通過すると,ローカルクロックの3次,5次の周波数に対応する妨害波の成分は含まれない,または抑制される。
【0033】
図5は,ローカルクロック生成回路の各分周器の構成を示す図である。ここでは差動信号で構成された例を示す。第1の分周器20は,電圧制御発振器VCOが生成する差動の基準クロックCKR0,CKR180をそれぞれクロック端子に入力するフリップフロップ30,32を有し,フリップフロップ30の差動出力は,フリップフロップ32の差動のデータ入力にそれぞれ入力され,フリップフロップ32の差動出力は,反転してフリップフロップ30の差動のデータ入力にそれぞれ入力される。それにより,第1の分周器20は,基準クロックCKR0,CKR180に同期して分周動作を行い,フリップフロップ30が中間クロックCKA90,CKA270を,フリップフロップ32が中間クロックCKA0,CKA180をそれぞれ出力する。
【0034】
第2の分周器26も,第1の分周器と同様に,フリップフロップ34,36を有し,リング状に接続されている。そして,フリップフロップ34は中間クロックCKA0に同期して入力信号をラッチし,フリップフロップ36は中間クロックCKA180に同期して入力信号をラッチする。そして,フリップフロップ34はクロックCK0,CK180を出力し,フリップフロップ36はクロックCK90,CK270を出力する。
【0035】
第3の分周器28も,第1,第2の分周器と同様に,フリップフロップ38,40を有し,リング状に接続されている。そして,フリップフロップ38は中間クロックCKA90に同期して入力信号をラッチし,フリップフロップ40は中間クロックCKA270に同期して入力信号をラッチする。そして,フリップフロップ38はクロックCK45,CK225を出力し,フリップフロップ40はクロックCK135,CK315を出力する。第3の分周器28は,中間クロックCKA90,CKA270が変化しない場合は,各フリップフロップ38,40は入力信号をラッチしないので,分周動作は行わない。
【0036】
図6は,分周器の構成例を示す図である。図6には,第2の分周器26の構成が示されている。第1,第3の分周器20,28も同様の構成であり,中間クロックCKAと出力クロックCKの位相が異なるのみである。
【0037】
分周器26では,フリップフロップ34は,中間クロックCKA0によりオンオフ制御されるスイッチSW1,SW2を介して電源VDDとグランドGNDに接続されたインバータ50と,同様にスイッチSW3とSW4を介して電源VDDとグランドGNDに接続されたインバータ51とからなる入力部と,インバータ52,53からなるラッチ部とを有する。このラッチ部のインバータは,中間クロックCKA0の逆相のクロックCKA180でオンオフ制御されるスイッチSW5〜SW8を介して接続される。
【0038】
上記のスイッチは,クロックがHレベルのとき導通しLレベルのとき非導通になる。従って,フリップフロップ34では,クロックCKA0がHレベル(CKA180=L)の時に入力端子D,XDの信号を取り込み,クロックCKA0がLレベル(CKA180=H)の時に取り込んだ信号をラッチする。
【0039】
フリップフロップ36もフリップフロップ34と同じ構成である。ただし,インバータ54,55の入力部は中間クロックCKA180のHレベル(CKA0=L)に同期して入力端子D,XDの信号を取り込み,インバータ56,57のラッチ部はCKA180のLレベル(CKA0=H)の時にラッチする。
【0040】
フリップフロップ34の出力端子Q,XQはフリップフロップ36の入力端子D,XDに接続され,さらに,フリップフロップ36の出力端子Q,XQは,フリップフロップ34の入力端子XD,Dに接続され,フリップフロップ34,36でリングオシレータを構成している。そして,両フリップフロップの各出力端子Q,XQに,図示した8相クロックのCK0,CK90,CK180,CK270が生成される。
【0041】
他の第1,第3の分周器20,28も同じ回路構成であり,入力クロックと生成される出力クロックだけが異なる。
【0042】
図7は,ローカルクロック生成回路の各クロックの波形図である。基準クロックCKR0と図示しない基準クロックCKR180から,4相の中間クロックCKA0〜CKA270が生成される。さらに,中間クロックCKA0〜CKA270から,8相のローカルクロックCK0〜CK315が生成される。中間クロックの周波数は基準クロックの1/2であり,ローカルクロックの周波数は中間クロックの1/2である。
【0043】
中間クロックは基準クロックの1/2周波数であるので,中間クロックの位相0°,90°は,基準クロックの0°,180°に対応する。同様に,出力クロックは中間クロックの1/2周波数であるので,出力クロックの位相0°,45°,90°,135°,180°は,中間クロックの0°,90°,180°,270°に対応する。
【0044】
図8は,図4のローカルクロック生成回路の動作波形図である。図4のローカルクロック生成回路では,4相8相切替信号4ph/8phが4相モードの0(Lレベル)になると,セレクタ24がHとLを選択し,第3の分周器28は停止し,第2の分周器26が4相クロックCK0〜CK270を生成する。一方,4相8相切替信号4ph/8phが8相モードの1(Hレベル)になると,セレクタ24が中間クロックCKA90,CKA270を選択し,第3の分周器28は分周動作を行い,両分周器26,28が8相クロックCK0〜CK270,CK45〜CK315をそれぞれ生成する。
【0045】
図8によれば,クロックCK0は中間クロックCKA0と位相同期で周波数が1/2であり,クロックCK45は中間クロックCKA90と位相同期で周波数が1/2であることがわかる。そして,4相8相切替信号4ph/8phが4相モードの0(Lレベル)になれば,セレクタ24の出力がHレベルになりクロックCK45が反転し,4相8相切替信号が8相モードの1(Hレベル)になれば,セレクタ24の出力がそのタイミングでの中間クロックCKA90,CKA270になり,次に中間クロックCKA90の立ち上がりタイミングでクロックCK45が反転する。
【0046】
さらに,中間クロックCK90の立ち上がりエッジt1〜t8後の各周期のうち,奇数周期Toddと偶数周期Tevenに応じて,クロックCK45はHレベルとLレベルを交互に繰り返す。
【0047】
そこで,図8(A),(B)には,中間クロックCKA90がLレベルの時に4相8相切替信号4ph/8phがLレベルになり,クロックCK45が強制的にHレベルにされることが示されている。さらに,図8(A),(B)には,4相8相切替信号4ph/8phがHレベルになるタイミングが奇数周期Toddの場合(A)と,偶数周期の場合(B)とが示されている。
【0048】
図8(A)の奇数周期Toddでの8相への切替の場合は,その後の時間t6での中間クロックCKA90の立ち上がりエッジでクロックCK45がLレベルになり,その後,時間t7でHレベルになっている。この場合は,クロックCK45はクロックCK0の45°の位相になっている。つまり,第3の分周器28が第1群の出力クロックCK0,CK90,CK180,CK270と正常な位相関係を持つ第2分の出力クロックCK45,CK135,CK225,CK315を生成している。
【0049】
一方,図8(B)の偶数周期Tevenでの8相への切替の場合は,その後の時間t7での中間クロックCKA90の立ち上がりエッジでクロックCK45がLレベルになり,次の時間t8でHレベルになっている。この場合は,クロックCK45はクロックCK0の135°の位相になっている。つまり,第3の分周器28は第1群の出力クロックと適切でない位相関係の第2群の出力クロックCK45,CK135,CK225,CK315を生成している。
【0050】
上記の関係によれば,中間クロックCKA90がHレベルのときに4相8相切替信号4ph/8phがLレベルになると,クロックCK45は反転しないので,4相8相切替信号4ph/8phがHレベルになるタイミングが偶数周期の場合に第3の分周器28は不適切な位相でクロックを生成し,奇数周期の場合に適切な位相でクロックを生成する。
【0051】
上記のように,図4のローカルクロック生成回路は,4相8相切替信号4ph/8phの8相モードへの切り替わりタイミングによっては,第3の分周器28が適切な位相で出力クロックを生成する場合と,不適切な位相で出力クロックを生成する場合とがあることが理解できる。
【0052】
そこで,本実施の形態にかかるローカルクロック生成回路は,4相8相切替信号4ph/8phのタイミングによらずに,第3の分周器28に適切な位相でクロックを生成させる。
【0053】
[第1の実施の形態]
図9は,第1の実施の形態におけるローカルクロック生成回路の構成図である。このクロック生成回路は,図4と同様に,基準クロックCKR0,CKR180を生成する電圧制御発振器VCOと,基準クロックCKR0,CKR180に同期して0°,90°,180°,270°の位相の中間クロックCKA0,CKA90,CKA180,CKA270を生成する第1の1/2分周器20と,0°,180°の中間クロックCKA0,CKA180に同期して0°,90°,180°,270°の位相の第1群の出力クロックCK0,CK90,CK180,CK270を生成する第2の1/2分周器26と,90°,270°の中間クロックCKA90,CKA270に同期して45°,135°,225°,315°の位相の第2群の出力クロックCK45,CK135,CK225,CK315を生成する第3の1/2分周器28と,セレクタ22,24とを有する。
【0054】
セレクタ24は,第1の分周器20と第3の分周器28との間に設けられ,4相8相切替信号4ph/8phに応じて,90°,270°の中間クロックCKA90,CKA270または差動の固定値H,Lのいずれかを第3の分周器28に供給する。セレクタ22は,第1の分周器20と第2の分周器26との間に設けられ,4相8相切替信号4ph/8phにかかわらず,常時0°,180°の中間クロックCKA0,CKA180を第2の分周器26に供給する。セレクタ22は,セレクタ24と同様にH,Lレベルに接続された入力端子と,セレクト信号に応じて入力端子を選択する回路を有し,セレクタ24と同じ遅延特性を有する。つまり,セレクタ22は,入力端子を切り替えて選択することはないがセレクタ24と同じ回路構成を有するダミーセレクタである。
【0055】
さらに,クロック生成回路は,供給される4相8相切替信号EN8MODEが8相モード(Hレベル)のときに,第1群の出力クロックと第2群の出力クロックの位相関係にエラーがあるか否かを検出するエラー検出回路64を有する。この第1群の出力クロックは例えばCK0であり,第2群の出力クロックは例えばCK45である。この場合は,CK0がHに立ち上がった後にCK45がHに立ち上がったときに,正常な位相関係(図8(A)の状態)にあり,CK0がLに立ち下がった後にCK45がHに立ち上がったときに,エラー状態の位相関係(図8(B)の状態)になる。
【0056】
図8において説明したとおり,セレクタ24に入力される4相8相切替信号4ph/8phの8相モードのタイミングに応じて,第1,第2群の出力クロックが正常な位相関係になる場合とエラー状態の位相関係になる場合のいずれかが発生する。したがって,第1群の出力クロックと第2群の出力クロックとがCK0,CK45以外の他の組み合わせであっても,上記の2つの状態を区別して検出することができる。
【0057】
さらに,クロック生成回路は,エラー検出回路64がエラーを検出したとき(XQ=H)に基準クロックと非同期のタイミングで8相モードの4相8相切替信号4ph/8phをセレクタ24に出力する再リセット回路66を有する。また,再リセット回路66は,供給される4相8相切替信号EN8MODEが8相モード(Hレベル)に切り替わったときに,8相モードの4相8相切替信号4ph/8ph(Hレベル)をセレクタ24に出力して第3の分周器28の動作を開始させる。さらに,再リセット回路66は,その後,供給される4相8相切替信号EN8MODEが8相モード(Hレベル)の間,エラー検出回路64がエラーを検出するたびに,基準クロックに非同期のタイミングで8相モードの4相8相切替信号4ph/8phをセレクタ24に出力し,第3の分周器28が適正な位相で出力クロックを生成するまで4相モードから8相モードへの切替動作を繰り返す。つまり,8相モードへのリセット動作を繰り返す。
【0058】
エラー検出回路64は,一例として,データ入力端子に第1群の出力クロックCK0を,クロック入力端子CKに第2群の出力クロックCK45を入力し,CK45=HのタイミングでCK0=Hであれば正常状態XQ=Lを,CK45=HのタイミングでCK0=Lであればエラー状態XQ=Hをそれぞれ出力する。
【0059】
そして,再リセット回路66は,偶数個のインバータ群68とNANDゲート70とからなる発振器72を有し,発振器72は,エラー検出状態XQ=Hの間,基準クロックCKRに非同期で第1群の出力クロックよりも低周波数の信号を発振する。発振器72は,正常状態XQ=Lの間は,発振せず,信号S70はHレベル固定になり,ANDゲート74は,供給される4相8相切替信号EN8MODEを,4相8相切替信号4ph/8phとしてセレクタ24に出力する。また,発振器72は,エラー状態XQ=Hの間は発振し,基準クロックと非同期に生成される再リセット信号S70が,ANDゲート74からセレクタ24に,4相8相切替信号4ph/8phとして出力される。
【0060】
また,第2,第3の分周器26,28の出力クロックは,それぞれバッファ60,62に入力され,出力クロックCK0〜CK315の遅延特性が同等にされている。
【0061】
図10は,第1の実施の形態におけるクロック生成回路の動作を示すフローチャート図である。以下,このフローチャート図に沿って,このクロック生成回路の動作を説明する。
【0062】
まず,エラー検出回路64は,供給される4相8相切替信号EN8MODEの4相モード(Lレベル)でセット(初期化)され,エラー検出出力XQがLレベル(正常状態)に,NANDゲート70の出力S70である再リセット回路出力S70がHレベルになる(S10)。
【0063】
供給される4相8相切替信号EN8MODEが8相モード(Hレベル)になると(S12),再リセット回路66のANDゲート74は,その供給される4相8相切替信号EN8MODEの8相モード(Hレベル)を通過させセレクタ24に4相8相切替信号4ph/8phとして出力する。この4相8相切替信号4ph/8phの8相モード(Hレベル)がセレクタ24に供給されると,セレクタ24は,差動の固定値H,Lレベルから,中間クロックCKA90,CKA270に切替えて,第3の分周器28に出力する。これに応答して,第3の分周器28は,第2群の出力クロックCK45〜CK315の生成を開始する(S14)。
【0064】
その後,出力クロックCK45の立ち上がりに応答して(S16),エラー検出回路64は,出力クロックCK0がHレベルからLレベルかを検出する(S18)。位相が正常状態であればエラー検出信号XQはXQ=Lになり,エラー状態であればXQ=Hになる。
【0065】
エラー状態XQ=Lの場合は(A),エラー検出回路出力XQ=Hとなるため(S20),発振器72が発振を開始し,再リセット回路出力S70がHレベルからLレベルに切り替わると,セレクタ24が差動の固定値H,Lレベルを出力し,第3の分周器28が一旦停止する(S22)。この間,出力クロックCK45は変化しないので,エラー検出回路出力XQはエラー状態XQ=Hを維持する(S24)。さらに,発振器72の発振動作により,再リセット回路出力S70がLレベルからHレベルに切り替わると,4相8相切替信号4ph/8phの8相モード(Hレベル)としてセレクタ24に供給される。それにより,4相モードから8相モードへの再リセット動作が行われる。
【0066】
そして,フローチャート中のCに示されるとおり,第3の分周器28は,分周動作を再開し(S14),CK45=Hに応答してエラー検出回路64が位相が正常かエラー状態かをチェックする(S16,S18)。その後の動作は,前述と同じである。
【0067】
再リセット回路66内の発振器72は,基準クロックCKRとは非同期の信号を発生するので,再リセット動作のトリガとなる再リセット回路出力S70のHからLレベルへのタイミングと,LレベルからHレベルへのタイミングは,第1群の出力クロックCK0〜CK270のタイミングとは非同期である。したがって,再リセット回路出力S70によって第3の分周器28のリセット動作を繰り返せば,第3の分周器28が正常な位相関係の出力クロックCK45〜CK315を出力することが必ず起きる。一旦正常な位相関係の出力クロックCK45が発生すると,エラー検出回路64は,その出力XQをXQ=Lにし(S28),再リセット回路66の発振器72は停止し,その出力S70はHレベルに保たれる(S30)。
【0068】
図11は,第1の実施の形態におけるクロック発生回路のシミュレーション波形図である。図11中には,セレクタ24に供給される4相8相切替信号4ph/8phと,出力クロックCK0,CK45と,エラー検出回路64の正相出力Qとが示されている。時間t11での4相8相切替信号4ph/8phのLレベルからHレベルへの立ち上がりに応答して,第3の分周器28は分周動作を開始したが,出力クロックCK0とCK45との位相関係がエラー状態であることが検出されている。さらに,時間t12でも4相8相切替信号4ph/8phのLレベルからHレベルへの立ち上がりに応答して,第3の分周器28は分周動作を開始したが,CK0とCK45との位相関係がエラー状態であることが検出されている。
【0069】
そして,時間t13では第3の分周器28が正常な位相関係で分周動作を行い,エラー検出回路64の正相出力QがHになる(XQ=L),再リセット回路66の発振器72は停止し,クロック発生回路は,8相モード状態を維持する。
【0070】
以上の通り,第1の実施の形態におけるクロック発生回路は,供給される4相8相切替信号EN8MODEの8相モード(Hレベル)に応答して,第3の分周器28が分周動作を開始して,第2群の出力クロックCK45〜CK315の発生開始する。その後,第1群の出力クロックCK0〜CK270と第2群の出力クロックCK45〜CK315との位相関係がエラー状態の場合は,再リセット回路が4相8相切替信号4ph/8phを再度4相モード(Lレベル)と8相モード(Hレベル)にトグルし,第3の分周器28を再度8相モードにリセットする。この第3の分周器28の再リセット動作は,出力クロックの位相関係が正常状態になるまで繰り返される。
【0071】
したがって,クロック発生回路は,4相モードから8相モードへの切り替わりで位相関係がエラー状態になっても,正常状態になるまでリセットされる。さらに,クロック発生回路は,何らかの要因により発生するノイズによって,位相関係がエラー状態になっても,正常状態になるまでリセットされる。
【0072】
[第2の実施の形態]
図12は,第2の実施の形態におけるクロック発生回路を示す図である。このクロック生成回路は,第1の実施の形態と同様に,電圧制御発振器VCOと,第1,第2,第3の分周器20,26,28と,セレクタ22,24と,バッファ群60,62とを有する。そして,クロック生成回路は,切替信号供給回路80を有し,切替信号供給回路80は,供給される4相8相切替信号EN8MODEを,第1群の出力クロックCK0〜CK270のタイミングで,セレクタ24に出力するとともに,第3の分周器28のリセット端子RSTにも出力して第3の分周器をリセットする。
【0073】
図12の例では,切替信号供給回路80は,供給される4相8相切替信号EN8MODEを,出力クロックCK270のLレベルからHレベルへの立ち上がりエッジに同期して,セレクタ24に出力している。ただし,出力クロックの周波数とバッファ60や切替信号供給回路80やセレクタ24の動作遅延時間との関係で,最適な出力クロックCK0〜CK270のいずれかが選択されてもよい。
【0074】
図13は,第3の分周器28の回路図である。第3の分周器28は,リセット端子RSTを有する。リセット端子RSTにHレベルの信号が供給されたときに,第3の分周器28はリセットされる。そのため,図6の分周器の回路に加えて,セレクタ81〜85が設けられている。スイッチSW1〜SW18は,制御信号がHレベルで導通し,Lレベルで非導通になる。
【0075】
リセット端子RSTがHレベル「1」になると,セレクタ81はVDD(Hレベル)を選択し,セレクタ82はGND(Lレベル)を選択し,インバータ50はHレベルを,インバータ51はLレベルをそれぞれ出力する。このとき,セレクタ85はGND(Lレベル)を選択し,ラッチ回路を構成するインバータ52,53のスイッチSW5〜SW8はオフ状態にされる。これがリセット状態である。
【0076】
図14は,第2の実施の形態におけるクロック発生回路の動作波形図である。図12のクロック生成回路では,切替信号供給回路80が,第2の分周器26が生成する第1群の出力クロックのうちクロックCK270がHレベルのときに,供給される4相8相切替信号EN8MODEの4相モード(Lレベル)と8相モード(Hレベル)とを,4相8相切替信号4ph/8phとしてセレクタ24に供給する。また,4相8相切替信号4ph/8phが8相モード(Hレベル)の場合には,第3の分周器28がリセットされる。
【0077】
図14の例では,時間t4,t5の間のタイミングで,供給される4相8相切替信号EN8MODEがLレベルにされ,その時出力クロックCK270がHレベルであるため,切替信号供給回路80は即4相8相切替信号4ph/8phをLレベルにしている。これにより,第3の分周器28の分周動作が停止する。図14の例では分周動作の停止で,出力クロックCK45はLレベルにされている。
【0078】
そして,時間t5,t6の間のタイミングで,供給される4相8相切替信号EN8MODEがHレベルになっているが,時間t6後のクロックCK270の立ち上がりエッジに同期して,切替信号供給回路80が,4相8相切替信号4ph/8phをHレベルにしている。これに応答して,第3の分周器28はリセットされるとともに分周動作を開始している。このリセットにより,出力クロックCK45はLレベルにリセットされる。そして,その後の時間t7の中間クロックCKA90の立ち上がりエッジに同期して出力クロックCK45がHレベルにされ,その後,分周動作にしたがって,中間クロックCKA90の奇数番目t7,t9〜の立ち上がりエッジに同期して,出力クロックCK45が立ち上がり,偶数番目t8〜の立ち上がりエッジに同期して出力クロックCK45が立ち下がっている。
【0079】
第2の実施の形態では,クロックの速度(周波数)と回路の遅延特性td1とに合わせて,4相8相切替信号4ph/8phのタイミングを決める第1群の出力クロックとしてクロックCK270を選択している。これにより,8相モードへの切替時に,出力クロックCK45の立ち上がりタイミングを奇数番目の周期の開始時間t7に整合させることができる。その結果,第3の分周器28は,正常な位相関係で第2群の出力クロックCK45〜CK315を生成することができる。
【0080】
ただし,第1の実施の形態のように,何らかの要因で第2群の出力クロックCK45,CK135,CK225,CK315と第1群の出力クロックCK0〜CK270との位相関係がエラー状態になった場合は,正常な位相関係にリセットすることはできない。
【0081】
以上のとおり,第2の実施の形態にかかるクロック生成回路は,第1群の出力クロックのタイミングに同期して,供給される4相8相切替信号EN8MODEの8相モード(Hレベル)を,セレクタ24と第3の分周器28のリセット端子に供給する。これにより,第3の分周器28はリセット動作により出力クロックCK45をLレベルにリセットした後,中間クロックCKA90の奇数周期の開始時のタイミングで出力クロックCK45をHレベルにすることができ,正常な位相関係で分周動作を開始することができる。
【0082】
以上の実施の形態をまとめると,次の付記のとおりである。
【0083】
(付記1)
基準クロックに同期して0°,90°の位相の中間クロックを生成する第1の分周器と,
前記0°の中間クロックに同期して0°,90°の位相の第1群の出力クロックを生成する第2の分周器と,
前記90°の中間クロックに同期して45°,135°の位相の第2群の出力クロックを生成する第3の分周器と,
前記第1の分周器と第3の分周器との間に設けられ,切替信号に応じて,前記90°の中間クロックまたは固定値のいずれかを前記第3の分周器に供給するセレクタと,
前記切替信号が2N相モードのときに,前記第1群の出力クロックと第2群の出力クロックの位相関係にエラーがあるか否かを検出するエラー検出回路と,
前記エラー検出回路が前記エラーを検出したときに前記基準クロックと非同期のタイミングで前記2N相モードの切替信号を前記セレクタに出力する再リセット回路とを有する多相クロック生成回路。
【0084】
(付記2)
付記1において,
前記再リセット回路は,供給される切替信号が前記2N相モードに切り替わったときに,当該2N相モードの切替信号を前記セレクタに出力し,その後,前記供給される切替信号が前記2N相モードの間,前記エラー検出回路がエラーを検出するたびに,前記非同期のタイミングで前記2N相モードの切替信号を前記セレクタに出力する多相クロック生成回路。
【0085】
(付記3)
付記2において,
前記再リセット回路は,前記出力クロックより低周波数で前記基準クロックと非同期の再リセット信号を生成する発振器を有し,前記エラー検出回路がエラーを検出している間は,前記再リセット信号のタイミングで前記2N相モードの切替信号を前記セレクタに出力する多相クロック生成回路。
【0086】
(付記4)
付記1乃至3のいずれかにおいて,
前記エラー検出回路は,前記供給される切替信号が前記2N相モードの間,前記第1群の出力クロックのHまたはLレベルを,前記第2群の出力クロックのタイミングに応じて検出する多相クロック生成回路。
【0087】
(付記5)
付記1乃至4のいずれかにおいて,
さらに,前記第1の分周器と第2の分周器との間に設けられ,前記切替信号にかかわらず,前記0°の中間クロックを前記第2の分周器に供給するダミーセレクタを有する多相クロック生成回路。
【0088】
(付記6)
付記5において,
前記ダミーセレクタは,前記固定値を入力する入力端子を有する多相クロック生成回路。
【0089】
(付記7)
付記1乃至4のいずれかにおいて,
さらに,前記第2,第3の分周器が生成する前記第1群及び第2群の出力クロックを入力するバッファ群を有する多相クロック生成回路。
【0090】
(付記8)
基準クロックに同期して0°,90°の位相の中間クロックを生成する第1の分周器と,
前記0°の中間クロックに同期して0°,90°の位相の第1群の出力クロックを生成する第2の分周器と,
前記90°の中間クロックに同期して45°,135°の位相の第2群の出力クロックを生成する第3の分周器と,
前記第1の分周器と第3の分周器との間に設けられ,切替信号に応じて,前記90°,270°の中間クロックまたは固定値のいずれかを前記第3の分周器に供給するセレクタと,
供給される切替信号を,前記第1群の出力クロックのタイミングで,前記セレクタに出力するとともに,前記第3の分周器のリセット端子に出力して前記第3の分周器をリセットする切替信号供給回路とを有する多相クロック生成回路。
【0091】
(付記9)
付記8において,
さらに,前記第1の分周器と第2の分周器との間に設けられ,前記切替信号にかかわらず,前記0°の中間クロックを前記第2の分周器に供給するダミーセレクタを有する多相クロック生成回路。
【0092】
(付記10)
付記9において,
前記ダミーセレクタは,前記固定値を入力する入力端子を有する多相クロック生成回路。
【0093】
(付記11)
付記8において,
さらに,前記第2,第3の分周器が生成する前記第1群及び第2群の出力クロックを入力するバッファ群を有する多相クロック生成回路。
【0094】
(付記12)
付記1乃至11のいずれかにおいて,
前記第1の分周器は,0°,90°の位相の中間クロックに加えて,180°,270°の位相の中間クロックを生成し,
前記第2の分周器は,0°,90°の位相の出力クロックに加えて,180°,270°の位相の出力クロックを生成し,
さらに,前記第3の分周器は,45°,135°の位相の出力クロックに加えて,225°,315°の位相の出力クロックを生成し,
前記第3の分周器が分周動作を停止したときに,N相の出力クロックが生成され,分周動作を行うときに,2N相の出力クロックが生成される多相クロック生成回路。
【符号の説明】
【0095】
VCO:電圧制御発振器 CKR0,CKR180:基準クロック
20:第1の分周器 CKA0〜CKA270:中間クロック
22,24:セレクタ 26,28:第2,第3の分周器
CK0〜CK315:8相の出力クロック 64:エラー検出回路
66:再リセット回路
【技術分野】
【0001】
本発明は,多相クロック生成回路に関する。
【背景技術】
【0002】
多相クロック生成回路は,基準クロックから多相のクロックを生成する回路である。無線通信装置内のローカルクロックや,その他の多相のクロックを必要とする装置に内蔵される。
【0003】
無線通信装置内の高周波回路において,受信した高周波信号をローカルクロックでミキシングして中間周波数またはベースバンドの受信信号を生成することが行われる。このダウンコンバートミキサにおいて,IチャネルとQチャネルとで位相が90°ずれたローカルクロックが必要になる。そして,それぞれのローカルクロックが差動クロックになると,Iチャネル用のローカルクロックとして位相0°,180°のクロックが,Qチャネル用のローカルクロックとして位相90°,270°のクロックが必要になる。
【0004】
このように,高周波回路において,位相が0°,90°,180°,270°の多相クロックを生成するクロック生成回路が必要になる。このようなクロック生成回路は,差動の基準クロックに基づいて分周する1/2分周器を有する。
【0005】
クロック生成回路については,例えば,特許文献1,2に記載されている。
【先行技術文献】
【特許文献】
【0006】
【特許文献1】特開2002−176354号公報
【特許文献2】特開2008−124966号公報
【非特許文献】
【0007】
【非特許文献1】ISSCC 2001: 10.4 "A 1.75GHz Highly-Integrated Narrow-Band CMOS Transmitter with Harmonic-Rejection Mixers"
【非特許文献2】ISSCC 2006: 26.6 "An 800MHz to 5GHz Software-Defined Radio Receiver in 90nm CMOS"
【発明の概要】
【発明が解決しようとする課題】
【0008】
無線通信装置において,受信周波数帯に応じて,ローカルクロックを4相クロックにしたり,8相クロックにしたりする必要が生じる。例えば,非特許文献1,2に記載されているようなハーモニックリジェクションミキサ回路は,8相のローカルクロックを受信信号にミキシングし,ローパスフィルタを通過させることで,希望波の周波数の3倍,5倍の周波数の受信信号が復調されないようにすることができる。ただし,8相のクロック生成回路は,4相のクロック生成回路に比べて消費電流が大きいので,必要な場合に限り8相のクロック生成回路を動作させて,ハーモニックリジェクションミキサ回路を利用することが必要になる。
【0009】
そこで,本発明の目的は,N相クロックの生成と2N相クロックの生成とを切替可能な多相クロック生成回路を提供することにある。
【課題を解決するための手段】
【0010】
多相クロック生成回路の第1の側面は,基準クロックに同期して0°,90°の位相の中間クロックを生成する第1の分周器と,
前記0°の中間クロックに同期して0°,90°の位相の第1群の出力クロックを生成する第2の分周器と,
前記90°の中間クロックに同期して45°,135°の位相の第2群の出力クロックを生成する第3の分周器と,
前記第1の分周器と第3の分周器との間に設けられ,切替信号に応じて,前記90°の中間クロックまたは固定値のいずれかを前記第3の分周器に供給するセレクタと,
前記切替信号が2N相モードのときに,前記第1群の出力クロックと第2群の出力クロックの位相関係にエラーがあるか否かを検出するエラー検出回路と,
前記エラー検出回路が前記エラーを検出したときに前記基準クロックと非同期のタイミングで前記2N相モードの切替信号を前記セレクタに出力する再リセット回路とを有する。
【発明の効果】
【0011】
第1の側面によれば,2N相モードへの切り替わり時に位相関係にエラーが生じることが防止される。
【図面の簡単な説明】
【0012】
【図1】本実施の形態の多相クロック生成回路を有する無線通信装置の構成図である。
【図2】ハーモニックリジェクションミキサ回路を説明する図である。
【図3】図1の無線受信装置のミキサ回路の構成図である。
【図4】ローカルクロック生成回路の一例を示す図である。
【図5】ローカルクロック生成回路の各分周器の構成を示す図である。
【図6】分周器の構成例を示す図である。
【図7】ローカルクロック生成回路の各クロックの波形図である。
【図8】図4のローカルクロック生成回路の動作波形図である。
【図9】第1の実施の形態におけるローカルクロック生成回路の構成図である。
【図10】第1の実施の形態におけるクロック生成回路の動作を示すフローチャート図である。
【図11】第1の実施の形態におけるクロック発生回路のシミュレーション波形図である。
【図12】第2の実施の形態におけるクロック発生回路を示す図である。
【図13】第3の分周器28の回路図である。
【図14】第2の実施の形態におけるクロック発生回路の動作波形図である。
【発明を実施するための形態】
【0013】
図1は,本実施の形態の多相クロック生成回路を有する無線通信装置の構成図である。図1には,受信装置の高周波回路が示されている。受信装置は,受信アンテナATで受信した高周波の受信信号を増幅するローノイズアンプLNAと,その増幅された受信信号RFinにローカルクロックLOi,LOqをそれぞれ乗算するミキサ回路MIXi,MIXqと,ミキサ回路の出力のうち低周波信号を通過させるローパスフィルタLPFi,LPFqと,一定の振幅に増幅する可変ゲインアンプVGAi,VGAqとを有する。可変ゲインアンプの出力は,I信号とQ信号のベースバンド信号BB_I, BB_Qとして,図示しない後段のデジタルベースバンド回路に供給され,復調,復号処理などが行われる。
【0014】
ローカルクロックLOi, LOqは互いに位相が90°(π/2)異なる高周波クロック信号である。クロック生成回路10は,図示しないVCOにより生成された基準クロックを分周して,位相が90°異なるローカルクロックLOi,LOqを生成する。また,ミキサ回路が差動で動作する場合は,クロック生成回路10は,位相が0°と180°の差動のローカルクロックLOiと,位相が90°と270°の差動のローカルクロックLOqとを生成する。
【0015】
受信信号RFinの周波数がfin,ローカルクロックLOi,LOqの周波数がflとすると,ミキサ回路MIXi,MIXqとローパスフィルタLPFi,LPFqは,周波数fin−flの信号を出力する。したがって,周波数flは受信する希望波の周波数finと同じまたは対応する周波数に設定される。ただし,ローカルクロックLOi,LOqは矩形波であるため,ローカルクロックには,希望波の周波数finの成分に加えて,3次,5次の周波数3fin,5finの成分も含まれる。このように,ローカルクロックに3次,5次の周波数成分3fin,5finが含まれている場合は,ミキサ回路とローパスフィルタは,周波数がfin-flの信号に加えて,周波数が3fin-3fl,5fin-5flの信号も出力する。
【0016】
もし,周波数finの希望波に加えて,周波数3fin,5finを有する大きなパワーの妨害波を受信している場合は,ミキサ回路とローパスフィルタの出力信号には,周波数fin-flの信号に加えて周波数が3fin-3fl,5fin-5flの信号も含まれる。その結果,希望波の信号に妨害波の雑音が含まれて,正常に復調,復号できない場合がある。
【0017】
図2は,ハーモニックリジェクションミキサ回路を説明する図である。このハーモニックリジェクションミキサ回路HRMixは,入力信号RFinに第1〜第3の8相信号CK0,CK45,CK90をそれぞれ乗算する第1〜第3の乗算器MIX_A,MIX_B,MIX_Cと,それら第1〜第3の乗算器MIX_A,MIX_B,MIX_Cの出力を1:√2:1の比率で利得調整する第1〜第3の利得調整回路GA_A,GA_B,GA_Cと,それらを加算する加算器12とを有する。
【0018】
図2中には,入力信号RFinが信号の「1(Hレベル)」の場合の波形が示されている。第1〜第3の8相信号CK0,CK45,CK90は,それぞれ位相が0°,45°,90°である。そして,入力信号RFinが「1」であるので,乗算器MIX_A,MIX_B,MIX_Cの出力は,第1〜第3の8相信号CK0,CK45,CK90と同じである。それらを利得調整回路GA_A,GA_B,GA_Cが1:√2:1の比率で利得を調整すると,その加算された信号M1は,図示されるとおり,1周期に6回のレベル変化が発生し,そのレベル変化が1:√2:1:1:√2:1の比率になる。この出力信号M1はより正弦波に近い形状になっている。
【0019】
この出力信号M1の周波数スペクトラムは,図示されるとおり,8相信号CK0,CK45,CK90の周波数信号の1次高周波成分と高調波成分を含むが,3次及び5次の高調波成分は除去されている。
【0020】
このことは,ハーモニックリジェクションミキサ回路HRMixは,入力信号RFinに,図2中の出力信号M1の波形の信号を乗算する乗算器と実質的に等価であることを意味する。
【0021】
したがって,図1のミキサ回路MIXi,MIXqに図2のハーモニックリジェクションミキサ回路を使用すれば,希望波の周波数の3倍周波数成分または5倍周波数成分のないローカルクロック信号LOi,LOqをミキシングしていることと等価になり,ローパスフィルタLPFi,LPFqからは,周波数が3fin-3fl,5fin-5flの信号は出力されない。よって,無線送受信回路内のミキサ回路及びローパスフィルタからなる検波回路の出力から希望波の周波数fの3倍,5倍の周波数3f,5fの不要波成分をなくすことができる。
【0022】
そのため,地上波ディジタル放送チューナを内蔵する携帯電話の場合に,地上波デジタル放送の周波数の3倍の周波数と携帯電話の周波数帯とが重なったとしても,放送チューナが携帯電話の受信信号を検波回路によって抽出することはなくなる。ただし,8相クロック信号を生成してハーモニックリジェクションミキサ回路に供給することは,8相クロック生成回路の消費電流の増大を招くので,地上波デジタル放送の受信周波数と携帯電話の受信周波数とが1対3ではない場合は,クロックCK45,CK135,CK224,CK315の生成を停止して,クロックCK0,CK90,CK180,CK270だけ生成することが望ましい。そこで,クロック生成回路を8相モードと4相モードとで切替可能にして,8相クロックが必要な状況でのみクロック生成回路を8相モードにし,8相クロックが必要でない場合はクロック生成回路を4相モードにそれぞれ切り替えることが望ましい。
【0023】
なお,図2のハーモニックリジェクションミキサ回路では,位相が90°のローカルクロックでミキシングされる場合は,第1〜第3の乗算器MIX_A,MIX_B,MIX_Cが入力信号RFinに第1〜第3の8相信号CK90,CK135,CK180をそれぞれ乗算する。
【0024】
図3は,図1の無線受信装置のミキサ回路の構成図である。図1のミキサ回路MIXi,MIXqに,図2のハーモニックリジェクションミキサ回路を利用した例である。図3中,Iチャネル側のミキサ回路MIXiでは,図2のハーモニックリジェクションミキサ回路の3つのミキサと3つの利得調整回路と加算器には,それぞれ引用番号の最後にiを付している。そして,3つのセレクタSELは,4相8相切替信号4ph/8phが4相モードを指示する「0」の場合はローカルクロックCK0を選択し,8相モードを指示する「1」の場合は3つのローカルクロックCK0,CK45,CK90を選択する。これらはミキサ回路が単相信号で構成される例である。ミキサ回路が差動信号で構成される場合は,4相モードの場合は,ローカルクロックCK0/CK180が選択され,8相モードの場合は,ローカルクロックCK0/CK180,CK45/CK225,CK90/CK270が選択される。
【0025】
同様に,Qチャネル側のミキサ回路MIXqでは,最後にqを付している。そして,3つのセレクタSELは,4相8相切替信号4ph/8phが4相モードを指示する「0」の場合はローカルクロックCK90を選択し,8相モードを指示する「1」の場合は3つのローカルクロックCK90,CK135,CK180を選択する。これらもミキサ回路が単相信号で構成される例である。差動信号で構成される場合は,4相モードの場合は,ローカルクロックCK90/CK270が選択され,8相モードの場合は,ローカルクロックCK90/CK270,CK135/CK315,CK180/CK0が選択される。
【0026】
図4は,ローカルクロック生成回路の一例を示す図である。このローカルクロック生成回路は,差動の基準クロックCKR0,CKR180を生成する電圧制御発振器VCOと,その基準クロックCK0,CK180を1/2分周して基準クロックの1/2周波数の4相の中間クロックCKA0,CKA90,CKA180,CKA270を生成する第1の分周器20とを有する。これらの中間クロックは,位相が0,90,180,270°の関係を有する。
【0027】
さらに,ローカルクロック生成回路は,これらの4相のクロックCKA0〜CKA270のうち,位相0°と180°のクロックCKA0,CKA180を1/2分周して1/2周波数の4相クロックCK0,CK90,CK180,CK270を生成する第2の分周器26と,位相90°と270°のクロックCKA90,CKA270を1/2分周して1/2周波数の4相クロックCK45,CK135,CK225,CK315を生成する第3の分周器28とを並列に有する。
【0028】
したがって,第2の分周器26のみが分周動作を行い,第3の分周器28が分周動作を停止すれば,ローカルクロック生成回路は,4相の出力クロックCK0〜CK270を生成する。また,第2,第3の分周器26,28が共に分周動作をすれば,ローカルクロック生成回路は,8相の出力クロックCK0〜CK315を生成する。
【0029】
第1のセレクタ22は,セレクト信号が常時4相「0」に固定され,中間クロックCKA0,CKA180を選択して第3の分周器26に供給している。一方,第2のセレクタ24は,4相8相切替信号4ph/8phが4相「0」の場合は,電源VDD(Hレベル)及びグランドGND(Lレベル)を選択し,8層「1」の場合は,中間クロックCKA90,CKA270を選択している。そして,4相8相切替信号4ph/8phが4相「0」の場合は,第2のセレクタ24はH,Lの固定値を選択して出力するので,第3の分周器28の分周動作は停止し低消費電力モード状態になる。一方,4相8相切替信号4ph/8phが8相「1」の場合は,第2のセレクタ24は中間クロックCKA90,CKA270を選択して第3の分周器28に出力し,分周動作をさせる。
【0030】
なお,第1のセレクタ22は,セレクト信号が常時「0」に固定されているので選択動作は行っていない。しかし,第2の分周器26が生成する出力クロックのタイミングを,第3の分周器28が生成する出力クロックのタイミングと一致させるために,第1のセレクタ22が設けられている。しかも,第1のセレクタ22は,第2のセレクタ24と同様に,電源VDD(Hレベル)及びグランドGND(Lレベル)の2つの入力端子と,セレクト信号端子とを有する。これにより,第1,第2のセレクタ22,24による遅延特性が一致し,第2,第3の分周器26,28が生成するクロックのタイミングを整合させることができる。
【0031】
図3,図4において,4相8相切替信号4ph/8phを4相モードの「0」に設定すると,図4のローカルクロック生成回路10では,第3の分周器28が停止し,第2の分周器26が4相のクロックCK0,CK90,CK180,CK270を出力する。それに伴い,図3のミキサ回路MIXi,MIXqは,単相信号構成ならローカルクロックCK0,CK90をそれぞれ供給され,差動信号構成ならローカルクロックCK0,CK180とCK90,CK270をそれぞれ供給され,通常のミキサとしてミキシングを行う。
【0032】
一方,4相8相切替信号4ph/8phを8相の「1」に設定すると,図4のローカルクロック生成回路10では,第1,第2,第3の分周器28が動作し,第2の分周器26が4相のクロックCK0,CK90,CK180,CK270を,第3の分周器28が4相のクロックCK45,CK135,CK225,CK315をそれぞれ出力する。それに伴い,差動信号構成であれば,図3のミキサ回路MIXiはローカルクロックCK0/CK180,CK45/CK225,CK90/CK270を,ミキサ回路MIXqはローカルクロックCK90/CK270,CK135/CK315,CK180/CK0をそれぞれ供給され,ハーモニックリジェクションミキサ回路としてミキシングを行う。この場合は,ミキシングされた出力信号IF_I,IF_qがローパスフィルタを通過すると,ローカルクロックの3次,5次の周波数に対応する妨害波の成分は含まれない,または抑制される。
【0033】
図5は,ローカルクロック生成回路の各分周器の構成を示す図である。ここでは差動信号で構成された例を示す。第1の分周器20は,電圧制御発振器VCOが生成する差動の基準クロックCKR0,CKR180をそれぞれクロック端子に入力するフリップフロップ30,32を有し,フリップフロップ30の差動出力は,フリップフロップ32の差動のデータ入力にそれぞれ入力され,フリップフロップ32の差動出力は,反転してフリップフロップ30の差動のデータ入力にそれぞれ入力される。それにより,第1の分周器20は,基準クロックCKR0,CKR180に同期して分周動作を行い,フリップフロップ30が中間クロックCKA90,CKA270を,フリップフロップ32が中間クロックCKA0,CKA180をそれぞれ出力する。
【0034】
第2の分周器26も,第1の分周器と同様に,フリップフロップ34,36を有し,リング状に接続されている。そして,フリップフロップ34は中間クロックCKA0に同期して入力信号をラッチし,フリップフロップ36は中間クロックCKA180に同期して入力信号をラッチする。そして,フリップフロップ34はクロックCK0,CK180を出力し,フリップフロップ36はクロックCK90,CK270を出力する。
【0035】
第3の分周器28も,第1,第2の分周器と同様に,フリップフロップ38,40を有し,リング状に接続されている。そして,フリップフロップ38は中間クロックCKA90に同期して入力信号をラッチし,フリップフロップ40は中間クロックCKA270に同期して入力信号をラッチする。そして,フリップフロップ38はクロックCK45,CK225を出力し,フリップフロップ40はクロックCK135,CK315を出力する。第3の分周器28は,中間クロックCKA90,CKA270が変化しない場合は,各フリップフロップ38,40は入力信号をラッチしないので,分周動作は行わない。
【0036】
図6は,分周器の構成例を示す図である。図6には,第2の分周器26の構成が示されている。第1,第3の分周器20,28も同様の構成であり,中間クロックCKAと出力クロックCKの位相が異なるのみである。
【0037】
分周器26では,フリップフロップ34は,中間クロックCKA0によりオンオフ制御されるスイッチSW1,SW2を介して電源VDDとグランドGNDに接続されたインバータ50と,同様にスイッチSW3とSW4を介して電源VDDとグランドGNDに接続されたインバータ51とからなる入力部と,インバータ52,53からなるラッチ部とを有する。このラッチ部のインバータは,中間クロックCKA0の逆相のクロックCKA180でオンオフ制御されるスイッチSW5〜SW8を介して接続される。
【0038】
上記のスイッチは,クロックがHレベルのとき導通しLレベルのとき非導通になる。従って,フリップフロップ34では,クロックCKA0がHレベル(CKA180=L)の時に入力端子D,XDの信号を取り込み,クロックCKA0がLレベル(CKA180=H)の時に取り込んだ信号をラッチする。
【0039】
フリップフロップ36もフリップフロップ34と同じ構成である。ただし,インバータ54,55の入力部は中間クロックCKA180のHレベル(CKA0=L)に同期して入力端子D,XDの信号を取り込み,インバータ56,57のラッチ部はCKA180のLレベル(CKA0=H)の時にラッチする。
【0040】
フリップフロップ34の出力端子Q,XQはフリップフロップ36の入力端子D,XDに接続され,さらに,フリップフロップ36の出力端子Q,XQは,フリップフロップ34の入力端子XD,Dに接続され,フリップフロップ34,36でリングオシレータを構成している。そして,両フリップフロップの各出力端子Q,XQに,図示した8相クロックのCK0,CK90,CK180,CK270が生成される。
【0041】
他の第1,第3の分周器20,28も同じ回路構成であり,入力クロックと生成される出力クロックだけが異なる。
【0042】
図7は,ローカルクロック生成回路の各クロックの波形図である。基準クロックCKR0と図示しない基準クロックCKR180から,4相の中間クロックCKA0〜CKA270が生成される。さらに,中間クロックCKA0〜CKA270から,8相のローカルクロックCK0〜CK315が生成される。中間クロックの周波数は基準クロックの1/2であり,ローカルクロックの周波数は中間クロックの1/2である。
【0043】
中間クロックは基準クロックの1/2周波数であるので,中間クロックの位相0°,90°は,基準クロックの0°,180°に対応する。同様に,出力クロックは中間クロックの1/2周波数であるので,出力クロックの位相0°,45°,90°,135°,180°は,中間クロックの0°,90°,180°,270°に対応する。
【0044】
図8は,図4のローカルクロック生成回路の動作波形図である。図4のローカルクロック生成回路では,4相8相切替信号4ph/8phが4相モードの0(Lレベル)になると,セレクタ24がHとLを選択し,第3の分周器28は停止し,第2の分周器26が4相クロックCK0〜CK270を生成する。一方,4相8相切替信号4ph/8phが8相モードの1(Hレベル)になると,セレクタ24が中間クロックCKA90,CKA270を選択し,第3の分周器28は分周動作を行い,両分周器26,28が8相クロックCK0〜CK270,CK45〜CK315をそれぞれ生成する。
【0045】
図8によれば,クロックCK0は中間クロックCKA0と位相同期で周波数が1/2であり,クロックCK45は中間クロックCKA90と位相同期で周波数が1/2であることがわかる。そして,4相8相切替信号4ph/8phが4相モードの0(Lレベル)になれば,セレクタ24の出力がHレベルになりクロックCK45が反転し,4相8相切替信号が8相モードの1(Hレベル)になれば,セレクタ24の出力がそのタイミングでの中間クロックCKA90,CKA270になり,次に中間クロックCKA90の立ち上がりタイミングでクロックCK45が反転する。
【0046】
さらに,中間クロックCK90の立ち上がりエッジt1〜t8後の各周期のうち,奇数周期Toddと偶数周期Tevenに応じて,クロックCK45はHレベルとLレベルを交互に繰り返す。
【0047】
そこで,図8(A),(B)には,中間クロックCKA90がLレベルの時に4相8相切替信号4ph/8phがLレベルになり,クロックCK45が強制的にHレベルにされることが示されている。さらに,図8(A),(B)には,4相8相切替信号4ph/8phがHレベルになるタイミングが奇数周期Toddの場合(A)と,偶数周期の場合(B)とが示されている。
【0048】
図8(A)の奇数周期Toddでの8相への切替の場合は,その後の時間t6での中間クロックCKA90の立ち上がりエッジでクロックCK45がLレベルになり,その後,時間t7でHレベルになっている。この場合は,クロックCK45はクロックCK0の45°の位相になっている。つまり,第3の分周器28が第1群の出力クロックCK0,CK90,CK180,CK270と正常な位相関係を持つ第2分の出力クロックCK45,CK135,CK225,CK315を生成している。
【0049】
一方,図8(B)の偶数周期Tevenでの8相への切替の場合は,その後の時間t7での中間クロックCKA90の立ち上がりエッジでクロックCK45がLレベルになり,次の時間t8でHレベルになっている。この場合は,クロックCK45はクロックCK0の135°の位相になっている。つまり,第3の分周器28は第1群の出力クロックと適切でない位相関係の第2群の出力クロックCK45,CK135,CK225,CK315を生成している。
【0050】
上記の関係によれば,中間クロックCKA90がHレベルのときに4相8相切替信号4ph/8phがLレベルになると,クロックCK45は反転しないので,4相8相切替信号4ph/8phがHレベルになるタイミングが偶数周期の場合に第3の分周器28は不適切な位相でクロックを生成し,奇数周期の場合に適切な位相でクロックを生成する。
【0051】
上記のように,図4のローカルクロック生成回路は,4相8相切替信号4ph/8phの8相モードへの切り替わりタイミングによっては,第3の分周器28が適切な位相で出力クロックを生成する場合と,不適切な位相で出力クロックを生成する場合とがあることが理解できる。
【0052】
そこで,本実施の形態にかかるローカルクロック生成回路は,4相8相切替信号4ph/8phのタイミングによらずに,第3の分周器28に適切な位相でクロックを生成させる。
【0053】
[第1の実施の形態]
図9は,第1の実施の形態におけるローカルクロック生成回路の構成図である。このクロック生成回路は,図4と同様に,基準クロックCKR0,CKR180を生成する電圧制御発振器VCOと,基準クロックCKR0,CKR180に同期して0°,90°,180°,270°の位相の中間クロックCKA0,CKA90,CKA180,CKA270を生成する第1の1/2分周器20と,0°,180°の中間クロックCKA0,CKA180に同期して0°,90°,180°,270°の位相の第1群の出力クロックCK0,CK90,CK180,CK270を生成する第2の1/2分周器26と,90°,270°の中間クロックCKA90,CKA270に同期して45°,135°,225°,315°の位相の第2群の出力クロックCK45,CK135,CK225,CK315を生成する第3の1/2分周器28と,セレクタ22,24とを有する。
【0054】
セレクタ24は,第1の分周器20と第3の分周器28との間に設けられ,4相8相切替信号4ph/8phに応じて,90°,270°の中間クロックCKA90,CKA270または差動の固定値H,Lのいずれかを第3の分周器28に供給する。セレクタ22は,第1の分周器20と第2の分周器26との間に設けられ,4相8相切替信号4ph/8phにかかわらず,常時0°,180°の中間クロックCKA0,CKA180を第2の分周器26に供給する。セレクタ22は,セレクタ24と同様にH,Lレベルに接続された入力端子と,セレクト信号に応じて入力端子を選択する回路を有し,セレクタ24と同じ遅延特性を有する。つまり,セレクタ22は,入力端子を切り替えて選択することはないがセレクタ24と同じ回路構成を有するダミーセレクタである。
【0055】
さらに,クロック生成回路は,供給される4相8相切替信号EN8MODEが8相モード(Hレベル)のときに,第1群の出力クロックと第2群の出力クロックの位相関係にエラーがあるか否かを検出するエラー検出回路64を有する。この第1群の出力クロックは例えばCK0であり,第2群の出力クロックは例えばCK45である。この場合は,CK0がHに立ち上がった後にCK45がHに立ち上がったときに,正常な位相関係(図8(A)の状態)にあり,CK0がLに立ち下がった後にCK45がHに立ち上がったときに,エラー状態の位相関係(図8(B)の状態)になる。
【0056】
図8において説明したとおり,セレクタ24に入力される4相8相切替信号4ph/8phの8相モードのタイミングに応じて,第1,第2群の出力クロックが正常な位相関係になる場合とエラー状態の位相関係になる場合のいずれかが発生する。したがって,第1群の出力クロックと第2群の出力クロックとがCK0,CK45以外の他の組み合わせであっても,上記の2つの状態を区別して検出することができる。
【0057】
さらに,クロック生成回路は,エラー検出回路64がエラーを検出したとき(XQ=H)に基準クロックと非同期のタイミングで8相モードの4相8相切替信号4ph/8phをセレクタ24に出力する再リセット回路66を有する。また,再リセット回路66は,供給される4相8相切替信号EN8MODEが8相モード(Hレベル)に切り替わったときに,8相モードの4相8相切替信号4ph/8ph(Hレベル)をセレクタ24に出力して第3の分周器28の動作を開始させる。さらに,再リセット回路66は,その後,供給される4相8相切替信号EN8MODEが8相モード(Hレベル)の間,エラー検出回路64がエラーを検出するたびに,基準クロックに非同期のタイミングで8相モードの4相8相切替信号4ph/8phをセレクタ24に出力し,第3の分周器28が適正な位相で出力クロックを生成するまで4相モードから8相モードへの切替動作を繰り返す。つまり,8相モードへのリセット動作を繰り返す。
【0058】
エラー検出回路64は,一例として,データ入力端子に第1群の出力クロックCK0を,クロック入力端子CKに第2群の出力クロックCK45を入力し,CK45=HのタイミングでCK0=Hであれば正常状態XQ=Lを,CK45=HのタイミングでCK0=Lであればエラー状態XQ=Hをそれぞれ出力する。
【0059】
そして,再リセット回路66は,偶数個のインバータ群68とNANDゲート70とからなる発振器72を有し,発振器72は,エラー検出状態XQ=Hの間,基準クロックCKRに非同期で第1群の出力クロックよりも低周波数の信号を発振する。発振器72は,正常状態XQ=Lの間は,発振せず,信号S70はHレベル固定になり,ANDゲート74は,供給される4相8相切替信号EN8MODEを,4相8相切替信号4ph/8phとしてセレクタ24に出力する。また,発振器72は,エラー状態XQ=Hの間は発振し,基準クロックと非同期に生成される再リセット信号S70が,ANDゲート74からセレクタ24に,4相8相切替信号4ph/8phとして出力される。
【0060】
また,第2,第3の分周器26,28の出力クロックは,それぞれバッファ60,62に入力され,出力クロックCK0〜CK315の遅延特性が同等にされている。
【0061】
図10は,第1の実施の形態におけるクロック生成回路の動作を示すフローチャート図である。以下,このフローチャート図に沿って,このクロック生成回路の動作を説明する。
【0062】
まず,エラー検出回路64は,供給される4相8相切替信号EN8MODEの4相モード(Lレベル)でセット(初期化)され,エラー検出出力XQがLレベル(正常状態)に,NANDゲート70の出力S70である再リセット回路出力S70がHレベルになる(S10)。
【0063】
供給される4相8相切替信号EN8MODEが8相モード(Hレベル)になると(S12),再リセット回路66のANDゲート74は,その供給される4相8相切替信号EN8MODEの8相モード(Hレベル)を通過させセレクタ24に4相8相切替信号4ph/8phとして出力する。この4相8相切替信号4ph/8phの8相モード(Hレベル)がセレクタ24に供給されると,セレクタ24は,差動の固定値H,Lレベルから,中間クロックCKA90,CKA270に切替えて,第3の分周器28に出力する。これに応答して,第3の分周器28は,第2群の出力クロックCK45〜CK315の生成を開始する(S14)。
【0064】
その後,出力クロックCK45の立ち上がりに応答して(S16),エラー検出回路64は,出力クロックCK0がHレベルからLレベルかを検出する(S18)。位相が正常状態であればエラー検出信号XQはXQ=Lになり,エラー状態であればXQ=Hになる。
【0065】
エラー状態XQ=Lの場合は(A),エラー検出回路出力XQ=Hとなるため(S20),発振器72が発振を開始し,再リセット回路出力S70がHレベルからLレベルに切り替わると,セレクタ24が差動の固定値H,Lレベルを出力し,第3の分周器28が一旦停止する(S22)。この間,出力クロックCK45は変化しないので,エラー検出回路出力XQはエラー状態XQ=Hを維持する(S24)。さらに,発振器72の発振動作により,再リセット回路出力S70がLレベルからHレベルに切り替わると,4相8相切替信号4ph/8phの8相モード(Hレベル)としてセレクタ24に供給される。それにより,4相モードから8相モードへの再リセット動作が行われる。
【0066】
そして,フローチャート中のCに示されるとおり,第3の分周器28は,分周動作を再開し(S14),CK45=Hに応答してエラー検出回路64が位相が正常かエラー状態かをチェックする(S16,S18)。その後の動作は,前述と同じである。
【0067】
再リセット回路66内の発振器72は,基準クロックCKRとは非同期の信号を発生するので,再リセット動作のトリガとなる再リセット回路出力S70のHからLレベルへのタイミングと,LレベルからHレベルへのタイミングは,第1群の出力クロックCK0〜CK270のタイミングとは非同期である。したがって,再リセット回路出力S70によって第3の分周器28のリセット動作を繰り返せば,第3の分周器28が正常な位相関係の出力クロックCK45〜CK315を出力することが必ず起きる。一旦正常な位相関係の出力クロックCK45が発生すると,エラー検出回路64は,その出力XQをXQ=Lにし(S28),再リセット回路66の発振器72は停止し,その出力S70はHレベルに保たれる(S30)。
【0068】
図11は,第1の実施の形態におけるクロック発生回路のシミュレーション波形図である。図11中には,セレクタ24に供給される4相8相切替信号4ph/8phと,出力クロックCK0,CK45と,エラー検出回路64の正相出力Qとが示されている。時間t11での4相8相切替信号4ph/8phのLレベルからHレベルへの立ち上がりに応答して,第3の分周器28は分周動作を開始したが,出力クロックCK0とCK45との位相関係がエラー状態であることが検出されている。さらに,時間t12でも4相8相切替信号4ph/8phのLレベルからHレベルへの立ち上がりに応答して,第3の分周器28は分周動作を開始したが,CK0とCK45との位相関係がエラー状態であることが検出されている。
【0069】
そして,時間t13では第3の分周器28が正常な位相関係で分周動作を行い,エラー検出回路64の正相出力QがHになる(XQ=L),再リセット回路66の発振器72は停止し,クロック発生回路は,8相モード状態を維持する。
【0070】
以上の通り,第1の実施の形態におけるクロック発生回路は,供給される4相8相切替信号EN8MODEの8相モード(Hレベル)に応答して,第3の分周器28が分周動作を開始して,第2群の出力クロックCK45〜CK315の発生開始する。その後,第1群の出力クロックCK0〜CK270と第2群の出力クロックCK45〜CK315との位相関係がエラー状態の場合は,再リセット回路が4相8相切替信号4ph/8phを再度4相モード(Lレベル)と8相モード(Hレベル)にトグルし,第3の分周器28を再度8相モードにリセットする。この第3の分周器28の再リセット動作は,出力クロックの位相関係が正常状態になるまで繰り返される。
【0071】
したがって,クロック発生回路は,4相モードから8相モードへの切り替わりで位相関係がエラー状態になっても,正常状態になるまでリセットされる。さらに,クロック発生回路は,何らかの要因により発生するノイズによって,位相関係がエラー状態になっても,正常状態になるまでリセットされる。
【0072】
[第2の実施の形態]
図12は,第2の実施の形態におけるクロック発生回路を示す図である。このクロック生成回路は,第1の実施の形態と同様に,電圧制御発振器VCOと,第1,第2,第3の分周器20,26,28と,セレクタ22,24と,バッファ群60,62とを有する。そして,クロック生成回路は,切替信号供給回路80を有し,切替信号供給回路80は,供給される4相8相切替信号EN8MODEを,第1群の出力クロックCK0〜CK270のタイミングで,セレクタ24に出力するとともに,第3の分周器28のリセット端子RSTにも出力して第3の分周器をリセットする。
【0073】
図12の例では,切替信号供給回路80は,供給される4相8相切替信号EN8MODEを,出力クロックCK270のLレベルからHレベルへの立ち上がりエッジに同期して,セレクタ24に出力している。ただし,出力クロックの周波数とバッファ60や切替信号供給回路80やセレクタ24の動作遅延時間との関係で,最適な出力クロックCK0〜CK270のいずれかが選択されてもよい。
【0074】
図13は,第3の分周器28の回路図である。第3の分周器28は,リセット端子RSTを有する。リセット端子RSTにHレベルの信号が供給されたときに,第3の分周器28はリセットされる。そのため,図6の分周器の回路に加えて,セレクタ81〜85が設けられている。スイッチSW1〜SW18は,制御信号がHレベルで導通し,Lレベルで非導通になる。
【0075】
リセット端子RSTがHレベル「1」になると,セレクタ81はVDD(Hレベル)を選択し,セレクタ82はGND(Lレベル)を選択し,インバータ50はHレベルを,インバータ51はLレベルをそれぞれ出力する。このとき,セレクタ85はGND(Lレベル)を選択し,ラッチ回路を構成するインバータ52,53のスイッチSW5〜SW8はオフ状態にされる。これがリセット状態である。
【0076】
図14は,第2の実施の形態におけるクロック発生回路の動作波形図である。図12のクロック生成回路では,切替信号供給回路80が,第2の分周器26が生成する第1群の出力クロックのうちクロックCK270がHレベルのときに,供給される4相8相切替信号EN8MODEの4相モード(Lレベル)と8相モード(Hレベル)とを,4相8相切替信号4ph/8phとしてセレクタ24に供給する。また,4相8相切替信号4ph/8phが8相モード(Hレベル)の場合には,第3の分周器28がリセットされる。
【0077】
図14の例では,時間t4,t5の間のタイミングで,供給される4相8相切替信号EN8MODEがLレベルにされ,その時出力クロックCK270がHレベルであるため,切替信号供給回路80は即4相8相切替信号4ph/8phをLレベルにしている。これにより,第3の分周器28の分周動作が停止する。図14の例では分周動作の停止で,出力クロックCK45はLレベルにされている。
【0078】
そして,時間t5,t6の間のタイミングで,供給される4相8相切替信号EN8MODEがHレベルになっているが,時間t6後のクロックCK270の立ち上がりエッジに同期して,切替信号供給回路80が,4相8相切替信号4ph/8phをHレベルにしている。これに応答して,第3の分周器28はリセットされるとともに分周動作を開始している。このリセットにより,出力クロックCK45はLレベルにリセットされる。そして,その後の時間t7の中間クロックCKA90の立ち上がりエッジに同期して出力クロックCK45がHレベルにされ,その後,分周動作にしたがって,中間クロックCKA90の奇数番目t7,t9〜の立ち上がりエッジに同期して,出力クロックCK45が立ち上がり,偶数番目t8〜の立ち上がりエッジに同期して出力クロックCK45が立ち下がっている。
【0079】
第2の実施の形態では,クロックの速度(周波数)と回路の遅延特性td1とに合わせて,4相8相切替信号4ph/8phのタイミングを決める第1群の出力クロックとしてクロックCK270を選択している。これにより,8相モードへの切替時に,出力クロックCK45の立ち上がりタイミングを奇数番目の周期の開始時間t7に整合させることができる。その結果,第3の分周器28は,正常な位相関係で第2群の出力クロックCK45〜CK315を生成することができる。
【0080】
ただし,第1の実施の形態のように,何らかの要因で第2群の出力クロックCK45,CK135,CK225,CK315と第1群の出力クロックCK0〜CK270との位相関係がエラー状態になった場合は,正常な位相関係にリセットすることはできない。
【0081】
以上のとおり,第2の実施の形態にかかるクロック生成回路は,第1群の出力クロックのタイミングに同期して,供給される4相8相切替信号EN8MODEの8相モード(Hレベル)を,セレクタ24と第3の分周器28のリセット端子に供給する。これにより,第3の分周器28はリセット動作により出力クロックCK45をLレベルにリセットした後,中間クロックCKA90の奇数周期の開始時のタイミングで出力クロックCK45をHレベルにすることができ,正常な位相関係で分周動作を開始することができる。
【0082】
以上の実施の形態をまとめると,次の付記のとおりである。
【0083】
(付記1)
基準クロックに同期して0°,90°の位相の中間クロックを生成する第1の分周器と,
前記0°の中間クロックに同期して0°,90°の位相の第1群の出力クロックを生成する第2の分周器と,
前記90°の中間クロックに同期して45°,135°の位相の第2群の出力クロックを生成する第3の分周器と,
前記第1の分周器と第3の分周器との間に設けられ,切替信号に応じて,前記90°の中間クロックまたは固定値のいずれかを前記第3の分周器に供給するセレクタと,
前記切替信号が2N相モードのときに,前記第1群の出力クロックと第2群の出力クロックの位相関係にエラーがあるか否かを検出するエラー検出回路と,
前記エラー検出回路が前記エラーを検出したときに前記基準クロックと非同期のタイミングで前記2N相モードの切替信号を前記セレクタに出力する再リセット回路とを有する多相クロック生成回路。
【0084】
(付記2)
付記1において,
前記再リセット回路は,供給される切替信号が前記2N相モードに切り替わったときに,当該2N相モードの切替信号を前記セレクタに出力し,その後,前記供給される切替信号が前記2N相モードの間,前記エラー検出回路がエラーを検出するたびに,前記非同期のタイミングで前記2N相モードの切替信号を前記セレクタに出力する多相クロック生成回路。
【0085】
(付記3)
付記2において,
前記再リセット回路は,前記出力クロックより低周波数で前記基準クロックと非同期の再リセット信号を生成する発振器を有し,前記エラー検出回路がエラーを検出している間は,前記再リセット信号のタイミングで前記2N相モードの切替信号を前記セレクタに出力する多相クロック生成回路。
【0086】
(付記4)
付記1乃至3のいずれかにおいて,
前記エラー検出回路は,前記供給される切替信号が前記2N相モードの間,前記第1群の出力クロックのHまたはLレベルを,前記第2群の出力クロックのタイミングに応じて検出する多相クロック生成回路。
【0087】
(付記5)
付記1乃至4のいずれかにおいて,
さらに,前記第1の分周器と第2の分周器との間に設けられ,前記切替信号にかかわらず,前記0°の中間クロックを前記第2の分周器に供給するダミーセレクタを有する多相クロック生成回路。
【0088】
(付記6)
付記5において,
前記ダミーセレクタは,前記固定値を入力する入力端子を有する多相クロック生成回路。
【0089】
(付記7)
付記1乃至4のいずれかにおいて,
さらに,前記第2,第3の分周器が生成する前記第1群及び第2群の出力クロックを入力するバッファ群を有する多相クロック生成回路。
【0090】
(付記8)
基準クロックに同期して0°,90°の位相の中間クロックを生成する第1の分周器と,
前記0°の中間クロックに同期して0°,90°の位相の第1群の出力クロックを生成する第2の分周器と,
前記90°の中間クロックに同期して45°,135°の位相の第2群の出力クロックを生成する第3の分周器と,
前記第1の分周器と第3の分周器との間に設けられ,切替信号に応じて,前記90°,270°の中間クロックまたは固定値のいずれかを前記第3の分周器に供給するセレクタと,
供給される切替信号を,前記第1群の出力クロックのタイミングで,前記セレクタに出力するとともに,前記第3の分周器のリセット端子に出力して前記第3の分周器をリセットする切替信号供給回路とを有する多相クロック生成回路。
【0091】
(付記9)
付記8において,
さらに,前記第1の分周器と第2の分周器との間に設けられ,前記切替信号にかかわらず,前記0°の中間クロックを前記第2の分周器に供給するダミーセレクタを有する多相クロック生成回路。
【0092】
(付記10)
付記9において,
前記ダミーセレクタは,前記固定値を入力する入力端子を有する多相クロック生成回路。
【0093】
(付記11)
付記8において,
さらに,前記第2,第3の分周器が生成する前記第1群及び第2群の出力クロックを入力するバッファ群を有する多相クロック生成回路。
【0094】
(付記12)
付記1乃至11のいずれかにおいて,
前記第1の分周器は,0°,90°の位相の中間クロックに加えて,180°,270°の位相の中間クロックを生成し,
前記第2の分周器は,0°,90°の位相の出力クロックに加えて,180°,270°の位相の出力クロックを生成し,
さらに,前記第3の分周器は,45°,135°の位相の出力クロックに加えて,225°,315°の位相の出力クロックを生成し,
前記第3の分周器が分周動作を停止したときに,N相の出力クロックが生成され,分周動作を行うときに,2N相の出力クロックが生成される多相クロック生成回路。
【符号の説明】
【0095】
VCO:電圧制御発振器 CKR0,CKR180:基準クロック
20:第1の分周器 CKA0〜CKA270:中間クロック
22,24:セレクタ 26,28:第2,第3の分周器
CK0〜CK315:8相の出力クロック 64:エラー検出回路
66:再リセット回路
【特許請求の範囲】
【請求項1】
基準クロックに同期して0°,90°の位相の中間クロックを生成する第1の分周器と,
前記0°の中間クロックに同期して0°,90°の位相の第1群の出力クロックを生成する第2の分周器と,
前記90°の中間クロックに同期して45°,135°の位相の第2群の出力クロックを生成する第3の分周器と,
前記第1の分周器と第3の分周器との間に設けられ,切替信号に応じて,前記90°の中間クロックまたは固定値のいずれかを前記第3の分周器に供給するセレクタと,
前記切替信号が2N相モードのときに,前記第1群の出力クロックと第2群の出力クロックの位相関係にエラーがあるか否かを検出するエラー検出回路と,
前記エラー検出回路が前記エラーを検出したときに前記基準クロックと非同期のタイミングで前記2N相モードの切替信号を前記セレクタに出力する再リセット回路とを有する多相クロック生成回路。
【請求項2】
請求項1において,
前記再リセット回路は,供給される切替信号が前記2N相モードに切り替わったときに,当該2N相モードの切替信号を前記セレクタに出力し,その後,前記供給される切替信号が前記2N相モードの間,前記エラー検出回路がエラーを検出するたびに,前記非同期のタイミングで前記8相モードの切替信号を前記セレクタに出力する多相クロック生成回路。
【請求項3】
請求項2において,
前記再リセット回路は,前記出力クロックより低周波数で前記基準クロックと非同期の再リセット信号を生成する発振器を有し,前記エラー検出回路がエラーを検出している間は,前記再リセット信号のタイミングで前記2N相モードの切替信号を前記セレクタに出力する多相クロック生成回路。
【請求項4】
請求項1乃至3のいずれかにおいて,
前記エラー検出回路は,前記供給される切替信号が前記2N相モードの間,前記第1群の出力クロックのHまたはLレベルを,前記第2群の出力クロックのタイミングに応じて検出する多相クロック生成回路。
【請求項5】
基準クロックに同期して0°,90°の位相の中間クロックを生成する第1の分周器と,
前記0°の中間クロックに同期して0°,90°の位相の第1群の出力クロックを生成する第2の分周器と,
前記90°の中間クロックに同期して45°,135°の位相の第2群の出力クロックを生成する第3の分周器と,
前記第1の分周器と第3の分周器との間に設けられ,切替信号に応じて,前記90°の中間クロックまたは固定値のいずれかを前記第3の分周器に供給するセレクタと,
供給される切替信号を,前記第1群の出力クロックのタイミングで,前記セレクタに出力するとともに,前記第3の分周器のリセット端子に出力して前記第3の分周器をリセットする切替信号供給回路とを有する多相クロック生成回路。
【請求項1】
基準クロックに同期して0°,90°の位相の中間クロックを生成する第1の分周器と,
前記0°の中間クロックに同期して0°,90°の位相の第1群の出力クロックを生成する第2の分周器と,
前記90°の中間クロックに同期して45°,135°の位相の第2群の出力クロックを生成する第3の分周器と,
前記第1の分周器と第3の分周器との間に設けられ,切替信号に応じて,前記90°の中間クロックまたは固定値のいずれかを前記第3の分周器に供給するセレクタと,
前記切替信号が2N相モードのときに,前記第1群の出力クロックと第2群の出力クロックの位相関係にエラーがあるか否かを検出するエラー検出回路と,
前記エラー検出回路が前記エラーを検出したときに前記基準クロックと非同期のタイミングで前記2N相モードの切替信号を前記セレクタに出力する再リセット回路とを有する多相クロック生成回路。
【請求項2】
請求項1において,
前記再リセット回路は,供給される切替信号が前記2N相モードに切り替わったときに,当該2N相モードの切替信号を前記セレクタに出力し,その後,前記供給される切替信号が前記2N相モードの間,前記エラー検出回路がエラーを検出するたびに,前記非同期のタイミングで前記8相モードの切替信号を前記セレクタに出力する多相クロック生成回路。
【請求項3】
請求項2において,
前記再リセット回路は,前記出力クロックより低周波数で前記基準クロックと非同期の再リセット信号を生成する発振器を有し,前記エラー検出回路がエラーを検出している間は,前記再リセット信号のタイミングで前記2N相モードの切替信号を前記セレクタに出力する多相クロック生成回路。
【請求項4】
請求項1乃至3のいずれかにおいて,
前記エラー検出回路は,前記供給される切替信号が前記2N相モードの間,前記第1群の出力クロックのHまたはLレベルを,前記第2群の出力クロックのタイミングに応じて検出する多相クロック生成回路。
【請求項5】
基準クロックに同期して0°,90°の位相の中間クロックを生成する第1の分周器と,
前記0°の中間クロックに同期して0°,90°の位相の第1群の出力クロックを生成する第2の分周器と,
前記90°の中間クロックに同期して45°,135°の位相の第2群の出力クロックを生成する第3の分周器と,
前記第1の分周器と第3の分周器との間に設けられ,切替信号に応じて,前記90°の中間クロックまたは固定値のいずれかを前記第3の分周器に供給するセレクタと,
供給される切替信号を,前記第1群の出力クロックのタイミングで,前記セレクタに出力するとともに,前記第3の分周器のリセット端子に出力して前記第3の分周器をリセットする切替信号供給回路とを有する多相クロック生成回路。
【図1】
【図2】
【図3】
【図4】
【図5】
【図6】
【図7】
【図8】
【図9】
【図10】
【図11】
【図12】
【図13】
【図14】
【図2】
【図3】
【図4】
【図5】
【図6】
【図7】
【図8】
【図9】
【図10】
【図11】
【図12】
【図13】
【図14】
【公開番号】特開2012−60319(P2012−60319A)
【公開日】平成24年3月22日(2012.3.22)
【国際特許分類】
【出願番号】特願2010−200174(P2010−200174)
【出願日】平成22年9月7日(2010.9.7)
【出願人】(000005223)富士通株式会社 (25,993)
【Fターム(参考)】
【公開日】平成24年3月22日(2012.3.22)
【国際特許分類】
【出願日】平成22年9月7日(2010.9.7)
【出願人】(000005223)富士通株式会社 (25,993)
【Fターム(参考)】
[ Back to top ]