多重ビームの形成方法および装置
【課題】 従来技術のビーム形成の限界を本発明によって処置する。
【解決手段】 時分割多重を用いたネットワークを形成する多重光を形成する装置および関連する方法が開示されている。並列な数セットの光線が所定のサンプリングクロックレートで動作するネットワークハードウェアに代えて、より単純で単一のハードウェア単一部分が、サンプリングクロック速度と成形されるビームの数との積に等しいより早い速度で動作する。各素子(26a〜26m)からの受信された各サンプルは、各ビームにつき一つのビットストリームに時分割多重化されている。これらの時分割多重方式の要素のサンプルは、要素ごとに望まれる位相変移/時間遅延を適用するために重みが付けされる(30、32)。各重み付けの結果は、カスケード遅延パイプライン(34)で延期され、所定の時分割瞬間にビームを成形するためにカスケードコンバイナ(36)で結合される。この処理は、次のビームを形成すべく、配列の各要素からの時分割多重サンプルおよび重み付けの次のセットのために所定の時間に繰り返される。この処理は、サンプル時間間隔の終端まで、すべてのビームのために繰り返される。
【解決手段】 時分割多重を用いたネットワークを形成する多重光を形成する装置および関連する方法が開示されている。並列な数セットの光線が所定のサンプリングクロックレートで動作するネットワークハードウェアに代えて、より単純で単一のハードウェア単一部分が、サンプリングクロック速度と成形されるビームの数との積に等しいより早い速度で動作する。各素子(26a〜26m)からの受信された各サンプルは、各ビームにつき一つのビットストリームに時分割多重化されている。これらの時分割多重方式の要素のサンプルは、要素ごとに望まれる位相変移/時間遅延を適用するために重みが付けされる(30、32)。各重み付けの結果は、カスケード遅延パイプライン(34)で延期され、所定の時分割瞬間にビームを成形するためにカスケードコンバイナ(36)で結合される。この処理は、次のビームを形成すべく、配列の各要素からの時分割多重サンプルおよび重み付けの次のセットのために所定の時間に繰り返される。この処理は、サンプル時間間隔の終端まで、すべてのビームのために繰り返される。
【発明の詳細な説明】
【技術分野】
【0001】
本発明はビームの形成に関し、特に、時分割多重方式に用いる多重ビームの形成に関する。
【背景技術】
【0002】
波動を使って物体を突き止めるために、いくつかの技術が存在する。ソーナ、レーダ、超音波および電気通信の分野では、送/受信素子がアレイ状に配置される。配列素子のいくつかまたはすべてがターゲットに向けて電磁放射線または音のパルスを放射し、ターゲットからの反射が前記素子のすべてで受信される。受信信号は素子毎で異なる時刻に到着するので、信号が所定の時間に合計されると、いくつかの信号は同相中にあり、いくつかの信号が位相外になるであろう。前記合計は、可能な最大振幅より小さくなるであろう。最大振幅での受信を可能とすべく、すべての前記素子からの受信信号が焦点を合わせられて一つのビームになる。
【0003】
ビームの振幅またはパワーは、角度(ポジション)の関数である。ビームの形成は、前記素子配列からの受信信号に線形動作し、それらを遅延(重み付け)で結合している。すべてのピークが同一位相で整列するように、第1の素子が一定の量の時間/位相の遅延を生じ、第2の素子等が異なる量の時間/位相の遅延を生じる。重み要素の一技法は、各受信信号を複素フェーザとして実数および虚数(直角)成分で表すことである。受信信号の複素数表現には、所望の遅延だけ、受信波形の位相をシフトする複素重み付けが掛けられる(加重される)。
【0004】
ビーム形成の出願例は、アーベント等(以下、Abend(アーベント))の米国特許第6,682,483号が挙げられ、引用によってここに組み込まれる。アーベントでは、複数の圧電変換器が患者の頭の上に置かれ、音響エネルギーが、3次元の血流を描くために使われる。最も大きな血流を持つ血管中の点は、複数の圧電素子からビームを形成することによって正確な位置を示され、追跡される。アーベンドにおいて、ビーム毎に異なる重みの組が要求され、複数のビームが計算される。
【0005】
複数のビームを計算する一つの理由は、各点に一つのビームを用い、様々な点で与えられた体積のマップを作ることにある。複数のビームを計算する別の理由は、いくつかのアンテナ/送受波器要素からの位置の正確なイメージを得るに必要な素子数を減少させることにある。
【0006】
複数のビームを成形するためのこの従来技術は、本願の図1に示されている。各素子からの受信された反射信号は、ある時間周期で最初にサンプリングされ、素子1〜M毎に一つのアナログ−デジタルコンバータ(A/D変換器)10a〜10mを経てデジタル化される(図示せず)。各A/D変換器の出力は、形成されるべきNビーム毎に一つの別々の並列なビーム形成ネットワーク12a〜12nに供給される。ネットワークを構成する各ビームの中で、各A/D変換器の出力は、ビーム形成重み付けネットワーク14a〜14mに供給され、次にビーム結合ネットワーク16に供給される。別々のビーム毎にネットワークを形成するのは、必要であるハードウェアが高価となり、また、それは必要性に見合わない(回路基板により多くのハードウェアを加えるのは可能でないかもしれない)。
【0007】
【特許文献1】米国特許第6,682,483号明細書
【発明の開示】
【課題を解決するための手段】
【0008】
従来のビーム形成技術の限界は本発明によって取り組まれ、本発明は、第1および第2の受信素子を有するトランスジューサ配列によって受信された反射信号から複数のビームを形成するためのシステムであって各前記第1および第2の受信素子は該第2の受信素子に関する前記第1の受信素子の位置に依存する位相で前記反射信号を受信するシステムを含む。前記第1および第2の受信素子で受信された各信号は、第1および第2の関連するアナログ−デジタル変換器により、前記第1の受信素子で受信された信号の振幅を表す第1の値と前記第2の受信素子で受信された信号の振幅を表す第2の値とが入手可能な時間間隔を規定するサンプリングレートで、サンプリングを受けまたデジタル信号に変換される。前記システムは、第1および第2のビームを形成するために、第1および第2の結果を生成すべく前記第1の値に第1および第2の重み係数をそれぞれ逐次適用するための時分割マルチプレクサを含む。前記マルチプレクサは、前記第1および第2のビームを形成するために、第3および第4の結果を生成すべく前記第2の値に第3および第4の重み係数をそれぞれ逐次適用する。コンバイナは、第1および第2のビームを形成すべく前記第1および第3の結果および前記第2および第4の結果をそれぞれ結合する。
【0009】
本発明の方法によれば、第1および第2の受信素子を有するトランスジューサ配列によって受信された反射信号から複数のビームが形成される。各前記第1および第2の受信素子は、該第2の受信素子に関する前記第1の受信素子の位置に依存する位相で前記反射信号を受信し、前記第1および第2の受信素子で受信された各信号は、第1および第2の関連するアナログ−デジタル変換器により、前記第1の受信素子で受信された信号の振幅を表す第1の値と前記第2の受信素子で受信された信号の振幅を表す第2の値とが入手可能な時間間隔を規定するサンプリングレートで、サンプリングを受けまたデジタル信号に変換される。第1の重み係数が、第1の受信素子についての第1のビームのために第1の結果を発生させるべく前記時間間隔の第1の部分の間、前記第1の値に適用される。第2の重み係数が、前記時間間隔の第2の部分の間、前記第1の値に適用され、第1の受信素子についての第2のビームのために第2の結果を発生させる。第3の重み係数が第2の受信素子についての第1のビームのために第3の結果を発生させるべく前記時間間隔の第3の部分の間、前記第2の値に適用される。第4の重み係数が、前記時間間隔の第4の部分の間、第2の値に適用され、第2の受信素子についての第2のビームのために第4の結果を発生させる。前記第1のビームを発生させるために前記第1および第3の結果が結合され、また前記第2のビームを発生させるために前記第2および第4の結果が結合される。
【0010】
本発明のさらなる特徴と利点は、添付図面を参照して、ほんの一例として以下に示された本発明の2つの典型的な実施例についての以下の詳細な説明を読むことにより、より明確になるであろう。
【発明を実施するための最良の形態】
【0011】
本発明についてのより完全な理解のために、添付図面に関連して2つの典型的な実施例の以下の詳細な説明が参照される。
【0012】
本発明は、時分割多重化を使用し、別個の並列のネットワークを1つのネットワークに置換することにより、従来技術のビーム成形ネットワークの部品数とコストとを減少させる。所定のサンプリングクロックレートで動作する並列の数セットのビーム成形ネットワークハードウェアに代えて、より単純な単一のハードウェアが、形成されるべきビームの数をサンプリングクロックに乗じたものに等しい比較的早い速度で動作する。各素子からの受信された各サンプルは、ビーム毎に1つのビットストリームに時分割多重化されている。これらの時分割多重方式の要素のサンプルは、素子ごとに望まれる位相変移/時間遅延を適用するために重みが付けされる。各重み付けの結果は、カスケード遅延パイプラインで遅延され、所定の時分割の瞬時にビームを成形するためにカスケードコンバイナで結合される。この処理は、次のビームを形成すべく、配列の各素子からの時分割多重サンプルおよび重み付けの次のセットのために所定の時間に繰り返される。この処理は、サンプル時間間隔の終端まで、すべてのビームについて繰り返される。
【0013】
波動を用いて対象物を突き止めるために複数のビームを成形するための機器および該機器の技術は、ソーナ、レーダ、超音波および電気通信などの多くの分野に適用可能である。
【0014】
図2に関して、本発明の時分割多重ビーム成形ネットワークのタイムフローダイアグラムが示されている。サンプリングされるM素子列(アンテナ/送受波器からのA/D変換器の出力)の配列は、縦軸20に沿って描かれている。1からMの素子毎に、変換された入力信号は、周期T 秒= 1/Fs(ここで、Fsはサンプリング周波数Hzである。)でサンプリングされる。横軸24は、時の流れを表す。合計k個のサンプリング周期が横軸に沿って描かれ、kは無限に続く。最初のサンプリング周期は、t=0から始まり、t=T1で終わり、第2のサンプリング周期は、t=T1から始まり、t=T2で終わり、k回目のサンプリング周期はt=Tk-Tから始まり、t=Tkで終わる。従来技術では、同一ビーム形成ハードウェアからなるN並列ネットワークが、Nビームを発生させるために、k回の時間間隔毎に時間間隔Tの全長の間、各素子からの信号をサンプリングしている。
【0015】
本発明の図示の実施例では、サンプリング周期Tは、さらに、1/N×1/Fs秒=τ(タウ)の長さのN時間間隔に分けられる。第1周期(τ1=1/N×1/Fs秒)は、ビーム1に当てられており、素子1でビーム1を構成するサンプルは、参照番号22aaaで大きさが表されている。ビームN(素子1)については、サンプリング周期τNでは、サンプリングの大きさは参照番号22anaで表されている。縦軸20に沿って目を移すと、22maaで、ビーム1のための第M番目の素子が、ビーム成形ハードウェアによってサンプリングされており、他方、22mnaでは、第M番目の素子が第N番目のビームのためにサンプリングされていることが理解できる。同様に、周期kでは、22aakは、素子1のためのビーム1に当てられたサンプルを表し、22ankは、素子1のためのビームNのサンプルを表す。22makは、周期kでの最初における素子Mのためのビーム1についてのサンプルを表し、他方、22mnkは、周期kでの最終時間間隔における素子MのためのビームNのサンプルを表している。
【0016】
第1周期のτ1の間を縦軸20に沿って見てみると、本発明のビーム成形ハードウェアは、素子のそれぞれからサンプルのそれぞれを取り出し、重みwiによって各サンプルの大きさ (振幅、パワーなど) Aiを重み付けし(例えば複素乗法)、次に、コヒーレントビーム、例えばビーム1(22aaa、22aba、…22amaを使用して)を成形するために、各重み付けされたサンプルを結合する(例えば合計する)。重みを選択するために用いる方法は、従来技術としてよく知られている。この処理は、周期1の間、ビーム2〜Nのために繰り返され、再び各周期2〜kのために繰り返される。従って、Nビームはサンプリングハードウェアの各周期ごとに再構成される。ビーム成形ハードウェアは、時間内にNビームを成形するために、より速いサンプリング速度N×Fsヘルツで動作する。ビーム数を増大させるには、図1で前記した従来技術システムによって必要とされるようなより多くのハードウェアを追加することに代えて、望まれるビーム数に比例する速度でビーム成形ハードウェアを動作しさえすればよい。
【0017】
図3に関して、本発明の典型的な実施例のブロック図が描かれている。この技術は、図1に示した従来技術の個別のビーム成形ネットワークを素子26aから第M素子26mまでごとに、それぞれ1つのEノードと呼ばれる繰り返し設計のより単純なブロック28a〜28mに置き換える。Eノードブロック28a〜28mのグループは、ASIC(特定用途向け集積回路)、FPGA(フィールドプログラマブルゲートアレイ)またはデジタル信号処理プロセッサアルゴリズムでも実現することができる。
【0018】
各Eノードブロック28a〜28mは、重み付けアプリケータ30、重み付けメモリ32、カスケード遅延パイプライン34およびカスケードコンバイナ36から構成されている。Eノードブロック28aのコンポーネントは、N×FsHzで動作し、ここで、Fsは素子26aのサンプリング周波数であり、Nは形成されるべきビーム数である。重み付けメモリ32は、NビームのそれぞれのためのN個の重み付けを重み付けアプリケータ30で生成すべく、素子のサンプリング周期T毎にNの重みを循環される。ビーム毎にM個の素子サンプルからのこれらの結果を結合すなわち合計する処理は、各Eノードブロックからの結果をカスケード遅延パイプライン34およびカスケードコンバイナ36を経てカスケードすることにより、行われる。最終的なN個のビームは、後処理アルゴリズムと表示とのために、プロセッサ38に提供される。
【0019】
図4は、図3、6、8、10および11のサブブロック26a、30、34および36を行き来する同相および直角成分を含む複素入出力を用いた重み付けアプリケータを示し、図5はブロック26a、30、34および36間の1回のみの入出力の通過を示すことに注意されたい。図3、6、8、10および11に示されているサブロックの単一の入出力は、前記した1つまたは2つの入出力アーキテクチャのいずれかを表す。
【0020】
図4について、重み付けアプリケータ30の第1の実施例が描かれている。この実施例では、複素フェーザ乗算が、例えば素子26aからの、各受信信号のサンプルを揃えるために必要とされる位相変移を達成するように、使われる。素子26aから受信されたサンプルは、複素重み乗数入力40iに現れる実数(同相)成分Iと、複素重み乗数入力40qに現れる虚数(直角)成分Qとを含む。重みメモリ32からロードされた重みは、複素重み乗数入力42iに現れる同相分Wiと、複素重み乗数入力42qに現れる虚数(直角)成分Wqとを含む。入力40iは乗算器44aおよび44dに供給され、入力40qは乗算器44bおよび44cに供給され、入力42qは乗算器44bおよび44dに供給され、入力42iは乗算器44aおよび44cに供給される。乗算器44aは中間結果46aを作り出し、乗算器44bは中間結果46bを作り出し、乗算器44cは中間結果46cを作り出し、また乗算器44dは中間結果46dを作り出す。これら2つの中間結果46aおよび46bは、実数の出力50iを生じる差分要素48で差し引かれ、他方、中間結果46cおよび46dが、虚数(直角)出力50rを作り出すための加算要素52に加えられる。出力50iおよび50rは、出力サンプルカスケード遅延パイプライン34に供給される。
【0021】
図4の複素重み付け乗算器30によって実行された動作は、下の方程式1に例示するように、複素サンプル入力(I+jQ)に複素重み付け入力(Wi+jWq)を乗算する複素乗算である。
【0022】
【数1】
【0023】
図5に関して、重み付加アプリケータ30の第2の実施例が描かれている。図4に示したような複素フェーザに代えて、ビームの成分を揃えるために、遅延が用いられる。例えば素子26aからの受信サンプルは、重み付けアプリケータ30の素子サンプル入力54に供給される。サンプル入力54は、逐次、一連の記憶レジスタ56a〜56z(右方へシフトするように示されている)を通り、その出力58a〜58zは遅延線mux(マルチプレクサ)セレクタ60に供給される。記憶レジスタ56a〜56zを経る各シフトは、サンプル入力54に一定量の遅延を与える。記憶レジスタ56a〜56zは、入力サンプリング周波数に等しいレートで、入力サンプルクロック入力62により計時される。セレクタ入力64によって遅延線muxセレクタ60で選択された出力58a〜58zのうちの一つは、例えば素子26aからの一つの信号サンプルを(選択されるべきビーム、サンプルを受けた特定の素子および所望の焦点深度に応じて)所望のフェーズに、一列に並べるために必要な総合遅延を示す。重み付けメモリ32に保存された重み係数wiは、セレクタ入力64に置かれる値に変換(図示せず)することができる。セレクタ入力64は、入力サンプリング周波数とビーム数との積で計時される。muxセレクタ60の出力66は、出力サンプルカスケード遅延パイプライン34に供給される。
【0024】
図6に関して、定焦点深度が一つしかないときの重み付けメモリ32の第1の実施例が描かれている。サンプルクロック入力68はモジュロ(N)アドレスカウンタ70と、記憶レジスタ72の入力とに供給され、ここで、Nはビームの数である。モジュロ(N)アドレスカウンタ70は、読み取りアドレス74を生成し、これをメモリ76に適用する。該メモリは、ROM、RAM、デュアルポートRAM等とすることができる。読み取りアドレス74によって指定された重みは、メモリ出力78を経由して記憶レジスタ72にラッチされる。記憶レジスタ72の出力は、重み付けアプリケータ30に供給される。
【0025】
図7に関して、焦点深度が1つしかないときの重み付けメモリ32の第1実施例のレイアウトが描かれている。定数の焦点深度が1つしかないとき、各重み80は、M個のサンプルとN個のビームの価値の重みデータとの積の合計および繰り返された各サンプル期間にわたって、素子(M)毎でビーム番号に基づいて連続して記憶されている。
【0026】
図8について、R焦点深度があるときの重みメモリ32の第2の実施例が描かれている。サンプルクロック入力68はモジュロ(N)アドレスカウンタ82と記憶レジスタ84の入力とに供給され、Nはビーム数である。モジュロ(N)アドレスカウンタ82に加えて、また、それ自身のレンジ焦点深さインネーブルクロック入力88を有するモジュロ(R)レンジ深さカウンタ86がある。モジュロ(N)アドレスカウンタ82の出力90と、モジュロ(R)レンジ深さカウンタ86の出力92は、メモリ98に読み取りアドレス96を提供するためにノード94で結合される。メモリ98は、ROM、RAM、デュアルポートRAM等である。読み取りアドレス96によって指定された重みは、メモリ出力100を経由して記憶レジスタ84にラッチされる。記憶レジスタ84の出力は重み付けアプリケータ30に供給される。
【0027】
図9に関連して、R焦点深度があるときの重み付けメモリ32の第2の実施例のレイアウトが描かれている。R焦点深度があるとき、各重み102は、ビーム番号とレンジフォーカスに基づいて、逐次記憶される。一素子当たり、M個の個別の重み付けメモリがある。メモリの必要条件は、メモリがビーム数とレンジフォーカス数との積以上である寸法を持たなければならないことである。メモリ32は、焦点深度と呼ばれる時間周期のセットのためのNビーム重みセットを長く引き延ばす(dwell)。焦点深度周期は、どんなサンプルで、ビーム重みがNビーム重みの次のセットに変わるかを決定する。焦点深度の休止(dwell)が完了した後に、メモリ32アドレスは、焦点の次のレンジにアップデートされる。焦点のすべてのレンジが巡回されるまで、このプロセスは繰り返す。
【0028】
図10に関して、カスケード遅延パイプライン34のブロック図が描かれている。重み付けアプリケータ30の出力は、カスケード遅延パイプライン34の入力104に供給される。入力104は、直列接続された記憶レジスタ106a〜106zを通過し、その出力108a〜108zはカスケード遅延パイプラインmux140に供給される。記憶レジスタ106a〜106zを通過するデータの各シフトは、入力104にある程度の遅延を与える。記憶レジスタ106a〜106zは、サンプリング周波数とビーム数との積に等しいレートの入力サンプルクロック入力68で計時される。出力108a〜108zの1つは、セレクタ入力112により、カスケード遅延パイプラインmux110で選択される。出力は、サミングツリー内でEノードブロック/サンプルに関連して選択される。早いEノードブロックほど、遅延は少ない。より遅いEノードブロックは、Eノード間の適切な時間整列のために、より多くの遅延を必要とする。与えられた遅延は、ハードウェア依存で、サンプル信号自身と関連していない。mux110の出力114は、カスケードコンバイナ36に供給される。
【0029】
図11に関して、カスケードコンバイナ36のブロック図が描かれている。カスケード遅延パイプライン34の出力114は、加算ノード116に与えられる。また、先のEノードのカスケード遅延パイプライン118の出力は、加算ノード116に与えられる。加算ノード116は、入力68のビーム数とサンプル周波数の積で計時される。加算ノード116の出力120は、はチェーンの中の次のEノードブロックのカスケードコンバイナサブブロックに与えられる。
【0030】
図2から図11のデザインは、目的の要件に応じて多くの次元で拡大することができる。大型の配列が使われる場合、ネットワーク成形ビームは、処理ノードエンジン28a〜28mの複数のコピーから成るであろう。
【0031】
ここに説明された実施例は単に説明的に記載されたものであり、当業者にとって、本発明の精神と範囲から逸脱することなく多くの変更および変形を施すことができることが理解されるであろう。すべてのそのような変更と変形は、本発明の範囲に含まれる。
【図面の簡単な説明】
【0032】
【図1】従来技術の並列ビーム成形ネットワークを示す。
【図2A】本発明の時分割の多重ビーム形成のタイムフローダイアグラムを示す。
【図2B】本発明の時分割の多重ビーム形成のタイムフローダイアグラムを示す。
【図3】本発明の典型的な実施例のブロック図を示す。
【図4】図3にブロックとして示した重み付けアプリケータの第1の実施例を示す。
【図5】図3にブロックとして示した重み付けアプリケータの第2の実施例を示す。
【図6】一つの定焦点深度しかないときの重み付けメモリの第1の実施例を示す。
【図7】一焦点深度しかないときの重み付けメモリの第1の実施例のレイアウトを示す。
【図8】Rの焦点深度があるときの重み付けメモリの第2の実施例を示す。
【図9】Rの焦点深度があるときの重み付けメモリの第2の実施例のレイアウトを示す。
【図10】カスケード遅延パイプラインのブロック図を示す。
【図11】カスケードコンバイナのブロック図を示す。
【符号の説明】
【0033】
26(26a〜26m) 素子
28(28a〜28m)Eノードブロック
30 重み付けアプリケータ
32 重み付けメモリ
34 カスケード遅延パイプライン
36 カスケードコンバイナ
38 プロセッサ
【技術分野】
【0001】
本発明はビームの形成に関し、特に、時分割多重方式に用いる多重ビームの形成に関する。
【背景技術】
【0002】
波動を使って物体を突き止めるために、いくつかの技術が存在する。ソーナ、レーダ、超音波および電気通信の分野では、送/受信素子がアレイ状に配置される。配列素子のいくつかまたはすべてがターゲットに向けて電磁放射線または音のパルスを放射し、ターゲットからの反射が前記素子のすべてで受信される。受信信号は素子毎で異なる時刻に到着するので、信号が所定の時間に合計されると、いくつかの信号は同相中にあり、いくつかの信号が位相外になるであろう。前記合計は、可能な最大振幅より小さくなるであろう。最大振幅での受信を可能とすべく、すべての前記素子からの受信信号が焦点を合わせられて一つのビームになる。
【0003】
ビームの振幅またはパワーは、角度(ポジション)の関数である。ビームの形成は、前記素子配列からの受信信号に線形動作し、それらを遅延(重み付け)で結合している。すべてのピークが同一位相で整列するように、第1の素子が一定の量の時間/位相の遅延を生じ、第2の素子等が異なる量の時間/位相の遅延を生じる。重み要素の一技法は、各受信信号を複素フェーザとして実数および虚数(直角)成分で表すことである。受信信号の複素数表現には、所望の遅延だけ、受信波形の位相をシフトする複素重み付けが掛けられる(加重される)。
【0004】
ビーム形成の出願例は、アーベント等(以下、Abend(アーベント))の米国特許第6,682,483号が挙げられ、引用によってここに組み込まれる。アーベントでは、複数の圧電変換器が患者の頭の上に置かれ、音響エネルギーが、3次元の血流を描くために使われる。最も大きな血流を持つ血管中の点は、複数の圧電素子からビームを形成することによって正確な位置を示され、追跡される。アーベンドにおいて、ビーム毎に異なる重みの組が要求され、複数のビームが計算される。
【0005】
複数のビームを計算する一つの理由は、各点に一つのビームを用い、様々な点で与えられた体積のマップを作ることにある。複数のビームを計算する別の理由は、いくつかのアンテナ/送受波器要素からの位置の正確なイメージを得るに必要な素子数を減少させることにある。
【0006】
複数のビームを成形するためのこの従来技術は、本願の図1に示されている。各素子からの受信された反射信号は、ある時間周期で最初にサンプリングされ、素子1〜M毎に一つのアナログ−デジタルコンバータ(A/D変換器)10a〜10mを経てデジタル化される(図示せず)。各A/D変換器の出力は、形成されるべきNビーム毎に一つの別々の並列なビーム形成ネットワーク12a〜12nに供給される。ネットワークを構成する各ビームの中で、各A/D変換器の出力は、ビーム形成重み付けネットワーク14a〜14mに供給され、次にビーム結合ネットワーク16に供給される。別々のビーム毎にネットワークを形成するのは、必要であるハードウェアが高価となり、また、それは必要性に見合わない(回路基板により多くのハードウェアを加えるのは可能でないかもしれない)。
【0007】
【特許文献1】米国特許第6,682,483号明細書
【発明の開示】
【課題を解決するための手段】
【0008】
従来のビーム形成技術の限界は本発明によって取り組まれ、本発明は、第1および第2の受信素子を有するトランスジューサ配列によって受信された反射信号から複数のビームを形成するためのシステムであって各前記第1および第2の受信素子は該第2の受信素子に関する前記第1の受信素子の位置に依存する位相で前記反射信号を受信するシステムを含む。前記第1および第2の受信素子で受信された各信号は、第1および第2の関連するアナログ−デジタル変換器により、前記第1の受信素子で受信された信号の振幅を表す第1の値と前記第2の受信素子で受信された信号の振幅を表す第2の値とが入手可能な時間間隔を規定するサンプリングレートで、サンプリングを受けまたデジタル信号に変換される。前記システムは、第1および第2のビームを形成するために、第1および第2の結果を生成すべく前記第1の値に第1および第2の重み係数をそれぞれ逐次適用するための時分割マルチプレクサを含む。前記マルチプレクサは、前記第1および第2のビームを形成するために、第3および第4の結果を生成すべく前記第2の値に第3および第4の重み係数をそれぞれ逐次適用する。コンバイナは、第1および第2のビームを形成すべく前記第1および第3の結果および前記第2および第4の結果をそれぞれ結合する。
【0009】
本発明の方法によれば、第1および第2の受信素子を有するトランスジューサ配列によって受信された反射信号から複数のビームが形成される。各前記第1および第2の受信素子は、該第2の受信素子に関する前記第1の受信素子の位置に依存する位相で前記反射信号を受信し、前記第1および第2の受信素子で受信された各信号は、第1および第2の関連するアナログ−デジタル変換器により、前記第1の受信素子で受信された信号の振幅を表す第1の値と前記第2の受信素子で受信された信号の振幅を表す第2の値とが入手可能な時間間隔を規定するサンプリングレートで、サンプリングを受けまたデジタル信号に変換される。第1の重み係数が、第1の受信素子についての第1のビームのために第1の結果を発生させるべく前記時間間隔の第1の部分の間、前記第1の値に適用される。第2の重み係数が、前記時間間隔の第2の部分の間、前記第1の値に適用され、第1の受信素子についての第2のビームのために第2の結果を発生させる。第3の重み係数が第2の受信素子についての第1のビームのために第3の結果を発生させるべく前記時間間隔の第3の部分の間、前記第2の値に適用される。第4の重み係数が、前記時間間隔の第4の部分の間、第2の値に適用され、第2の受信素子についての第2のビームのために第4の結果を発生させる。前記第1のビームを発生させるために前記第1および第3の結果が結合され、また前記第2のビームを発生させるために前記第2および第4の結果が結合される。
【0010】
本発明のさらなる特徴と利点は、添付図面を参照して、ほんの一例として以下に示された本発明の2つの典型的な実施例についての以下の詳細な説明を読むことにより、より明確になるであろう。
【発明を実施するための最良の形態】
【0011】
本発明についてのより完全な理解のために、添付図面に関連して2つの典型的な実施例の以下の詳細な説明が参照される。
【0012】
本発明は、時分割多重化を使用し、別個の並列のネットワークを1つのネットワークに置換することにより、従来技術のビーム成形ネットワークの部品数とコストとを減少させる。所定のサンプリングクロックレートで動作する並列の数セットのビーム成形ネットワークハードウェアに代えて、より単純な単一のハードウェアが、形成されるべきビームの数をサンプリングクロックに乗じたものに等しい比較的早い速度で動作する。各素子からの受信された各サンプルは、ビーム毎に1つのビットストリームに時分割多重化されている。これらの時分割多重方式の要素のサンプルは、素子ごとに望まれる位相変移/時間遅延を適用するために重みが付けされる。各重み付けの結果は、カスケード遅延パイプラインで遅延され、所定の時分割の瞬時にビームを成形するためにカスケードコンバイナで結合される。この処理は、次のビームを形成すべく、配列の各素子からの時分割多重サンプルおよび重み付けの次のセットのために所定の時間に繰り返される。この処理は、サンプル時間間隔の終端まで、すべてのビームについて繰り返される。
【0013】
波動を用いて対象物を突き止めるために複数のビームを成形するための機器および該機器の技術は、ソーナ、レーダ、超音波および電気通信などの多くの分野に適用可能である。
【0014】
図2に関して、本発明の時分割多重ビーム成形ネットワークのタイムフローダイアグラムが示されている。サンプリングされるM素子列(アンテナ/送受波器からのA/D変換器の出力)の配列は、縦軸20に沿って描かれている。1からMの素子毎に、変換された入力信号は、周期T 秒= 1/Fs(ここで、Fsはサンプリング周波数Hzである。)でサンプリングされる。横軸24は、時の流れを表す。合計k個のサンプリング周期が横軸に沿って描かれ、kは無限に続く。最初のサンプリング周期は、t=0から始まり、t=T1で終わり、第2のサンプリング周期は、t=T1から始まり、t=T2で終わり、k回目のサンプリング周期はt=Tk-Tから始まり、t=Tkで終わる。従来技術では、同一ビーム形成ハードウェアからなるN並列ネットワークが、Nビームを発生させるために、k回の時間間隔毎に時間間隔Tの全長の間、各素子からの信号をサンプリングしている。
【0015】
本発明の図示の実施例では、サンプリング周期Tは、さらに、1/N×1/Fs秒=τ(タウ)の長さのN時間間隔に分けられる。第1周期(τ1=1/N×1/Fs秒)は、ビーム1に当てられており、素子1でビーム1を構成するサンプルは、参照番号22aaaで大きさが表されている。ビームN(素子1)については、サンプリング周期τNでは、サンプリングの大きさは参照番号22anaで表されている。縦軸20に沿って目を移すと、22maaで、ビーム1のための第M番目の素子が、ビーム成形ハードウェアによってサンプリングされており、他方、22mnaでは、第M番目の素子が第N番目のビームのためにサンプリングされていることが理解できる。同様に、周期kでは、22aakは、素子1のためのビーム1に当てられたサンプルを表し、22ankは、素子1のためのビームNのサンプルを表す。22makは、周期kでの最初における素子Mのためのビーム1についてのサンプルを表し、他方、22mnkは、周期kでの最終時間間隔における素子MのためのビームNのサンプルを表している。
【0016】
第1周期のτ1の間を縦軸20に沿って見てみると、本発明のビーム成形ハードウェアは、素子のそれぞれからサンプルのそれぞれを取り出し、重みwiによって各サンプルの大きさ (振幅、パワーなど) Aiを重み付けし(例えば複素乗法)、次に、コヒーレントビーム、例えばビーム1(22aaa、22aba、…22amaを使用して)を成形するために、各重み付けされたサンプルを結合する(例えば合計する)。重みを選択するために用いる方法は、従来技術としてよく知られている。この処理は、周期1の間、ビーム2〜Nのために繰り返され、再び各周期2〜kのために繰り返される。従って、Nビームはサンプリングハードウェアの各周期ごとに再構成される。ビーム成形ハードウェアは、時間内にNビームを成形するために、より速いサンプリング速度N×Fsヘルツで動作する。ビーム数を増大させるには、図1で前記した従来技術システムによって必要とされるようなより多くのハードウェアを追加することに代えて、望まれるビーム数に比例する速度でビーム成形ハードウェアを動作しさえすればよい。
【0017】
図3に関して、本発明の典型的な実施例のブロック図が描かれている。この技術は、図1に示した従来技術の個別のビーム成形ネットワークを素子26aから第M素子26mまでごとに、それぞれ1つのEノードと呼ばれる繰り返し設計のより単純なブロック28a〜28mに置き換える。Eノードブロック28a〜28mのグループは、ASIC(特定用途向け集積回路)、FPGA(フィールドプログラマブルゲートアレイ)またはデジタル信号処理プロセッサアルゴリズムでも実現することができる。
【0018】
各Eノードブロック28a〜28mは、重み付けアプリケータ30、重み付けメモリ32、カスケード遅延パイプライン34およびカスケードコンバイナ36から構成されている。Eノードブロック28aのコンポーネントは、N×FsHzで動作し、ここで、Fsは素子26aのサンプリング周波数であり、Nは形成されるべきビーム数である。重み付けメモリ32は、NビームのそれぞれのためのN個の重み付けを重み付けアプリケータ30で生成すべく、素子のサンプリング周期T毎にNの重みを循環される。ビーム毎にM個の素子サンプルからのこれらの結果を結合すなわち合計する処理は、各Eノードブロックからの結果をカスケード遅延パイプライン34およびカスケードコンバイナ36を経てカスケードすることにより、行われる。最終的なN個のビームは、後処理アルゴリズムと表示とのために、プロセッサ38に提供される。
【0019】
図4は、図3、6、8、10および11のサブブロック26a、30、34および36を行き来する同相および直角成分を含む複素入出力を用いた重み付けアプリケータを示し、図5はブロック26a、30、34および36間の1回のみの入出力の通過を示すことに注意されたい。図3、6、8、10および11に示されているサブロックの単一の入出力は、前記した1つまたは2つの入出力アーキテクチャのいずれかを表す。
【0020】
図4について、重み付けアプリケータ30の第1の実施例が描かれている。この実施例では、複素フェーザ乗算が、例えば素子26aからの、各受信信号のサンプルを揃えるために必要とされる位相変移を達成するように、使われる。素子26aから受信されたサンプルは、複素重み乗数入力40iに現れる実数(同相)成分Iと、複素重み乗数入力40qに現れる虚数(直角)成分Qとを含む。重みメモリ32からロードされた重みは、複素重み乗数入力42iに現れる同相分Wiと、複素重み乗数入力42qに現れる虚数(直角)成分Wqとを含む。入力40iは乗算器44aおよび44dに供給され、入力40qは乗算器44bおよび44cに供給され、入力42qは乗算器44bおよび44dに供給され、入力42iは乗算器44aおよび44cに供給される。乗算器44aは中間結果46aを作り出し、乗算器44bは中間結果46bを作り出し、乗算器44cは中間結果46cを作り出し、また乗算器44dは中間結果46dを作り出す。これら2つの中間結果46aおよび46bは、実数の出力50iを生じる差分要素48で差し引かれ、他方、中間結果46cおよび46dが、虚数(直角)出力50rを作り出すための加算要素52に加えられる。出力50iおよび50rは、出力サンプルカスケード遅延パイプライン34に供給される。
【0021】
図4の複素重み付け乗算器30によって実行された動作は、下の方程式1に例示するように、複素サンプル入力(I+jQ)に複素重み付け入力(Wi+jWq)を乗算する複素乗算である。
【0022】
【数1】
【0023】
図5に関して、重み付加アプリケータ30の第2の実施例が描かれている。図4に示したような複素フェーザに代えて、ビームの成分を揃えるために、遅延が用いられる。例えば素子26aからの受信サンプルは、重み付けアプリケータ30の素子サンプル入力54に供給される。サンプル入力54は、逐次、一連の記憶レジスタ56a〜56z(右方へシフトするように示されている)を通り、その出力58a〜58zは遅延線mux(マルチプレクサ)セレクタ60に供給される。記憶レジスタ56a〜56zを経る各シフトは、サンプル入力54に一定量の遅延を与える。記憶レジスタ56a〜56zは、入力サンプリング周波数に等しいレートで、入力サンプルクロック入力62により計時される。セレクタ入力64によって遅延線muxセレクタ60で選択された出力58a〜58zのうちの一つは、例えば素子26aからの一つの信号サンプルを(選択されるべきビーム、サンプルを受けた特定の素子および所望の焦点深度に応じて)所望のフェーズに、一列に並べるために必要な総合遅延を示す。重み付けメモリ32に保存された重み係数wiは、セレクタ入力64に置かれる値に変換(図示せず)することができる。セレクタ入力64は、入力サンプリング周波数とビーム数との積で計時される。muxセレクタ60の出力66は、出力サンプルカスケード遅延パイプライン34に供給される。
【0024】
図6に関して、定焦点深度が一つしかないときの重み付けメモリ32の第1の実施例が描かれている。サンプルクロック入力68はモジュロ(N)アドレスカウンタ70と、記憶レジスタ72の入力とに供給され、ここで、Nはビームの数である。モジュロ(N)アドレスカウンタ70は、読み取りアドレス74を生成し、これをメモリ76に適用する。該メモリは、ROM、RAM、デュアルポートRAM等とすることができる。読み取りアドレス74によって指定された重みは、メモリ出力78を経由して記憶レジスタ72にラッチされる。記憶レジスタ72の出力は、重み付けアプリケータ30に供給される。
【0025】
図7に関して、焦点深度が1つしかないときの重み付けメモリ32の第1実施例のレイアウトが描かれている。定数の焦点深度が1つしかないとき、各重み80は、M個のサンプルとN個のビームの価値の重みデータとの積の合計および繰り返された各サンプル期間にわたって、素子(M)毎でビーム番号に基づいて連続して記憶されている。
【0026】
図8について、R焦点深度があるときの重みメモリ32の第2の実施例が描かれている。サンプルクロック入力68はモジュロ(N)アドレスカウンタ82と記憶レジスタ84の入力とに供給され、Nはビーム数である。モジュロ(N)アドレスカウンタ82に加えて、また、それ自身のレンジ焦点深さインネーブルクロック入力88を有するモジュロ(R)レンジ深さカウンタ86がある。モジュロ(N)アドレスカウンタ82の出力90と、モジュロ(R)レンジ深さカウンタ86の出力92は、メモリ98に読み取りアドレス96を提供するためにノード94で結合される。メモリ98は、ROM、RAM、デュアルポートRAM等である。読み取りアドレス96によって指定された重みは、メモリ出力100を経由して記憶レジスタ84にラッチされる。記憶レジスタ84の出力は重み付けアプリケータ30に供給される。
【0027】
図9に関連して、R焦点深度があるときの重み付けメモリ32の第2の実施例のレイアウトが描かれている。R焦点深度があるとき、各重み102は、ビーム番号とレンジフォーカスに基づいて、逐次記憶される。一素子当たり、M個の個別の重み付けメモリがある。メモリの必要条件は、メモリがビーム数とレンジフォーカス数との積以上である寸法を持たなければならないことである。メモリ32は、焦点深度と呼ばれる時間周期のセットのためのNビーム重みセットを長く引き延ばす(dwell)。焦点深度周期は、どんなサンプルで、ビーム重みがNビーム重みの次のセットに変わるかを決定する。焦点深度の休止(dwell)が完了した後に、メモリ32アドレスは、焦点の次のレンジにアップデートされる。焦点のすべてのレンジが巡回されるまで、このプロセスは繰り返す。
【0028】
図10に関して、カスケード遅延パイプライン34のブロック図が描かれている。重み付けアプリケータ30の出力は、カスケード遅延パイプライン34の入力104に供給される。入力104は、直列接続された記憶レジスタ106a〜106zを通過し、その出力108a〜108zはカスケード遅延パイプラインmux140に供給される。記憶レジスタ106a〜106zを通過するデータの各シフトは、入力104にある程度の遅延を与える。記憶レジスタ106a〜106zは、サンプリング周波数とビーム数との積に等しいレートの入力サンプルクロック入力68で計時される。出力108a〜108zの1つは、セレクタ入力112により、カスケード遅延パイプラインmux110で選択される。出力は、サミングツリー内でEノードブロック/サンプルに関連して選択される。早いEノードブロックほど、遅延は少ない。より遅いEノードブロックは、Eノード間の適切な時間整列のために、より多くの遅延を必要とする。与えられた遅延は、ハードウェア依存で、サンプル信号自身と関連していない。mux110の出力114は、カスケードコンバイナ36に供給される。
【0029】
図11に関して、カスケードコンバイナ36のブロック図が描かれている。カスケード遅延パイプライン34の出力114は、加算ノード116に与えられる。また、先のEノードのカスケード遅延パイプライン118の出力は、加算ノード116に与えられる。加算ノード116は、入力68のビーム数とサンプル周波数の積で計時される。加算ノード116の出力120は、はチェーンの中の次のEノードブロックのカスケードコンバイナサブブロックに与えられる。
【0030】
図2から図11のデザインは、目的の要件に応じて多くの次元で拡大することができる。大型の配列が使われる場合、ネットワーク成形ビームは、処理ノードエンジン28a〜28mの複数のコピーから成るであろう。
【0031】
ここに説明された実施例は単に説明的に記載されたものであり、当業者にとって、本発明の精神と範囲から逸脱することなく多くの変更および変形を施すことができることが理解されるであろう。すべてのそのような変更と変形は、本発明の範囲に含まれる。
【図面の簡単な説明】
【0032】
【図1】従来技術の並列ビーム成形ネットワークを示す。
【図2A】本発明の時分割の多重ビーム形成のタイムフローダイアグラムを示す。
【図2B】本発明の時分割の多重ビーム形成のタイムフローダイアグラムを示す。
【図3】本発明の典型的な実施例のブロック図を示す。
【図4】図3にブロックとして示した重み付けアプリケータの第1の実施例を示す。
【図5】図3にブロックとして示した重み付けアプリケータの第2の実施例を示す。
【図6】一つの定焦点深度しかないときの重み付けメモリの第1の実施例を示す。
【図7】一焦点深度しかないときの重み付けメモリの第1の実施例のレイアウトを示す。
【図8】Rの焦点深度があるときの重み付けメモリの第2の実施例を示す。
【図9】Rの焦点深度があるときの重み付けメモリの第2の実施例のレイアウトを示す。
【図10】カスケード遅延パイプラインのブロック図を示す。
【図11】カスケードコンバイナのブロック図を示す。
【符号の説明】
【0033】
26(26a〜26m) 素子
28(28a〜28m)Eノードブロック
30 重み付けアプリケータ
32 重み付けメモリ
34 カスケード遅延パイプライン
36 カスケードコンバイナ
38 プロセッサ
【特許請求の範囲】
【請求項1】
第1および第2の受信素子を有するトランスジューサ配列によって受信された反射信号から複数のビームを形成する方法であって、各前記第1および第2の受信素子は、該第2の受信素子に関する前記第1の受信素子の位置に依存する位相で前記反射信号を受信し、前記第1および第2の受信素子で受信された各信号は、第1および第2の関連するアナログ−デジタル変換器により、前記第1の受信素子で受信された信号の振幅を表す第1の値と前記第2の受信素子で受信された信号の振幅を表す第2の値とが入手可能な時間間隔を規定するサンプリングレートで、サンプリングを受けまたデジタル信号に変換され、
(a)第1の受信素子についての第1のビームのために第1の結果を発生させるべく前記時間間隔の第1の部分の間、前記第1の値に第1の重み係数を適用するステップと、
(b)第1の受信素子についての第2のビームのために第2の結果を発生させるべく前記時間間隔の第2の部分の間、前記第1の値に第2の重み係数を適用するステップと、
(c)第2の受信素子についての第1のビームのために第3の結果を発生させるべく前記時間間隔の第3の部分の間、前記第2の値に第3の重み係数を適用するステップと、
(d)第2の受信素子についての第2のビームのために第4の結果を発生させるべく前記時間間隔の第4の部分の間、第2の値に第4の重み係数を適用すること、
(e)前記第1のビームを発生させるために前記第1および第3の結果を結合するステップと、
(f)前記第2のビームを発生させるために前記第2および第4の結果を結合するステップとを含む、ビーム形成方法。
【請求項2】
さらに、引き続く少なくとも一つの時間間隔で、前記ステップ(a)からステップ(f)迄の各ステップを繰り返すステップを含む、請求項1に記載の方法。
【請求項3】
さらに、前記ステップ(a)からステップ(f)迄の繰り返しステップに先立って、第1、第2、第3および第4の重み係数の少なくとも一つを変更するステップを含む、請求項2に記載の方法。
【請求項4】
前記時間間隔の前記第1および第3の部分が互いに重複し、前記時間間隔の第2および第4の部分が互いに重複する、請求項1の方法。
【請求項5】
前記時間間隔の第1と第3の部分および前記時間間隔の第2と第4の部分とが同時に生じる請求項4の方法。
【請求項6】
発生したビームの数Nが2より大きい、請求項1の方法。
【請求項7】
受信素子数Mが2より大きく、関連するアナログ−デジタル変換器により前記M個の各受信素子で受信された信号がサンプリングされまたデジタル信号に変換され、複数の重み係数が前記デジタル信号に逐次適用されて結果が得られ、該結果がビームに結合される請求項6の方法。
【請求項8】
前記ステップ(a)からステップ(d)の各ステップは、ビームを形成すべく位相変移を行うための複素フェーザ乗算と、受信サンプルと、同相成分および直角成分を有する重み係数とを含む、請求項1の方法。
【請求項9】
前記ステップ(a)〜(d)は、多数の接続レジスタから予めアナログ−デジタル変換器出力の記憶された値を多重化するステップを含み、その内容がクロックパルスに基づくその後の接続レジスタにシフトされ、値のレジスト位置は該値が複数の前記レジスタの最初のレジスタに最初に示されて以来に生じているクロックパルス数およびシフト数に依存し、したがって前記レジスト位置が最初のレジスタに最初に示された時からの時間遅延に関連し、前記マルチプレクサは、ビームを成形するために信号の位相を調整すべく前記多数のレジスタから特定の時に特定の値を選択的に検索する、請求項1の方法。
【請求項10】
前記ステップ(e)は、前記第1および第3の結果の振幅の加算であり、また前記ステップ(f)は、第2および第4の結果の振幅の加算である、請求項1の方法。
【請求項11】
さらに、記憶素子から重み係数を検索するステップを含み、該検索ステップは前記ステップ(a)からステップ(d)までのいずれかに先立って実行される請求項10の方法。
【請求項12】
第1および第2の受信素子を有するトランスジューサ配列によって受信された反射信号から多数のビームを形成するシステムであって、各前記第1および第2の受信素子は該第2の受信素子に関する前記第1の受信素子の位置に依存する位相で前記反射信号を受信し、前記第1および第2の受信素子で受信された各信号は、第1および第2の関連するアナログ−デジタル変換器により、前記第1の受信素子で受信された信号の振幅を表す第1の値と前記第2の受信素子で受信された信号の振幅を表す第2の値とが入手可能な時間間隔を規定するサンプリングレートで、サンプリングを受けまたデジタル信号に変換され、
(a)第1および第2のビームを形成するために、第1および第2の結果を生成すべく前記第1の値に第1および第2の重み係数をそれぞれ逐次適用するための時分割マルチプレクサであって前記第1および第2のビームを形成するために、第3および第4の結果を生成すべく前記第2の値に第3および第4の重み係数をそれぞれ逐次適用するための時分割マルチプレクサと、
(b)前記第1のビームを形成すべく前記第1および第3の結果を結合し、前記第2のビームを形成すべく前記第2および第4の結果を結合するためのコンバイナとを含む、システム。
【請求項13】
前記マルチプレクサは、アナログ−デジタル変換器の出力の入手可能の値に重み係数を適用するための重み付けアプリケータを含み、該重み付けアプリケータは、前記アナログ−デジタル変換器の前記出力を受けるための入力および前記コンバイナに至る出力を有する、請求項12のシステム。
【請求項14】
前記コンバイナに至る前記出力は、同相成分および直角成分を含む、請求項13のシステム。
【請求項15】
前記コンバイナはカスケードコンバイナである、請求項13のシステム。
【請求項16】
さらに、前記重み付けアプリケータの前記出力と前記カスケードコンバイナとの間に挿入されたカスケード遅延素子を含む、請求項15のシステム。
【請求項17】
前記遅延素子はカスケード遅延パイプラインである、請求項16のシステム。
【請求項18】
さらに、前記重み付けアプリケータによって適用されるべき重み係数を記憶するためのメモリ素子を含む、請求項16のシステム。
【請求項19】
さらに、モジュロ(N)アドレスカウンタおよびアドレス指定可能なメモリを含み、前記重み係数が前記モジュロ(N)カウンタによる順次の繰り返しのカウントに基づいて前記アドレス指定可能なメモリに記憶されまたこれから検索される、請求項18のシステム。
【請求項20】
さらに、モジュロ(R)カウンタを含み、Rは見込まれる焦点深度値に対応し、前記モジュロ(N)カウンタおよびモジュロ(R)カウンタは、可能なすべての各モジュロ(R)およびモジュロ(N)値の規則正しい対を逐次生成し、規則正しい各対によって指定されたアドレスで、前記アドレス指定可能なメモリに保存された各重み係数をアドレス指定する、請求項19のシステム。
【請求項21】
前記マルチプレクサおよびコンバイナは、複数のノードブロックから成り、該各ノードブロックは対応する受信素子に関連するアナログ−デジタル変換器の出力を入力として受け、前記ノードブロックは第1のノードブロックの出力が次のノードブロックの別の入力を構成するように、連続的に接続されている、請求項12のシステム。
【請求項22】
前記各ノードブロックは、重み付けアプリケータ、カスケード遅延素子およびカスケードコンバイナを含み、前記カスケードコンバイナの出力が、前記ノードブロックの出力であり、次のノードブロックのカスケードコンバイナの入力に接続されている状態にある請求項21のシステム。
【請求項23】
前記カスケード遅延素子は、ビームを成形すべく前記重み付けアプリケータによって調整されるように、前記一連の受信素子の出力を同期させ、前記出力の合計を許す、請求項22のシステム。
【請求項24】
前記重み付けアプリケータは複素数フェーザ乗算を利用する、請求項23のシステム。
【請求項25】
前記重み付けアプリケータは一連のレジスタを含み、該一連のレジスタを介して、時間に関連する振幅値がクロックパルスの受信に応じてシフトし、前記重み付けアプリケータは前記各レジスタへの入力を有するマルチプレクサであって該マルチプレクサの出力として如何なる選択された前記出力の値をも読み取り可能のマルチプレクサを含む、請求項23のシステム。
【請求項26】
さらに、ビームデータを解釈および表示するためのプロセッサを含む、請求項12のシステム。
【請求項1】
第1および第2の受信素子を有するトランスジューサ配列によって受信された反射信号から複数のビームを形成する方法であって、各前記第1および第2の受信素子は、該第2の受信素子に関する前記第1の受信素子の位置に依存する位相で前記反射信号を受信し、前記第1および第2の受信素子で受信された各信号は、第1および第2の関連するアナログ−デジタル変換器により、前記第1の受信素子で受信された信号の振幅を表す第1の値と前記第2の受信素子で受信された信号の振幅を表す第2の値とが入手可能な時間間隔を規定するサンプリングレートで、サンプリングを受けまたデジタル信号に変換され、
(a)第1の受信素子についての第1のビームのために第1の結果を発生させるべく前記時間間隔の第1の部分の間、前記第1の値に第1の重み係数を適用するステップと、
(b)第1の受信素子についての第2のビームのために第2の結果を発生させるべく前記時間間隔の第2の部分の間、前記第1の値に第2の重み係数を適用するステップと、
(c)第2の受信素子についての第1のビームのために第3の結果を発生させるべく前記時間間隔の第3の部分の間、前記第2の値に第3の重み係数を適用するステップと、
(d)第2の受信素子についての第2のビームのために第4の結果を発生させるべく前記時間間隔の第4の部分の間、第2の値に第4の重み係数を適用すること、
(e)前記第1のビームを発生させるために前記第1および第3の結果を結合するステップと、
(f)前記第2のビームを発生させるために前記第2および第4の結果を結合するステップとを含む、ビーム形成方法。
【請求項2】
さらに、引き続く少なくとも一つの時間間隔で、前記ステップ(a)からステップ(f)迄の各ステップを繰り返すステップを含む、請求項1に記載の方法。
【請求項3】
さらに、前記ステップ(a)からステップ(f)迄の繰り返しステップに先立って、第1、第2、第3および第4の重み係数の少なくとも一つを変更するステップを含む、請求項2に記載の方法。
【請求項4】
前記時間間隔の前記第1および第3の部分が互いに重複し、前記時間間隔の第2および第4の部分が互いに重複する、請求項1の方法。
【請求項5】
前記時間間隔の第1と第3の部分および前記時間間隔の第2と第4の部分とが同時に生じる請求項4の方法。
【請求項6】
発生したビームの数Nが2より大きい、請求項1の方法。
【請求項7】
受信素子数Mが2より大きく、関連するアナログ−デジタル変換器により前記M個の各受信素子で受信された信号がサンプリングされまたデジタル信号に変換され、複数の重み係数が前記デジタル信号に逐次適用されて結果が得られ、該結果がビームに結合される請求項6の方法。
【請求項8】
前記ステップ(a)からステップ(d)の各ステップは、ビームを形成すべく位相変移を行うための複素フェーザ乗算と、受信サンプルと、同相成分および直角成分を有する重み係数とを含む、請求項1の方法。
【請求項9】
前記ステップ(a)〜(d)は、多数の接続レジスタから予めアナログ−デジタル変換器出力の記憶された値を多重化するステップを含み、その内容がクロックパルスに基づくその後の接続レジスタにシフトされ、値のレジスト位置は該値が複数の前記レジスタの最初のレジスタに最初に示されて以来に生じているクロックパルス数およびシフト数に依存し、したがって前記レジスト位置が最初のレジスタに最初に示された時からの時間遅延に関連し、前記マルチプレクサは、ビームを成形するために信号の位相を調整すべく前記多数のレジスタから特定の時に特定の値を選択的に検索する、請求項1の方法。
【請求項10】
前記ステップ(e)は、前記第1および第3の結果の振幅の加算であり、また前記ステップ(f)は、第2および第4の結果の振幅の加算である、請求項1の方法。
【請求項11】
さらに、記憶素子から重み係数を検索するステップを含み、該検索ステップは前記ステップ(a)からステップ(d)までのいずれかに先立って実行される請求項10の方法。
【請求項12】
第1および第2の受信素子を有するトランスジューサ配列によって受信された反射信号から多数のビームを形成するシステムであって、各前記第1および第2の受信素子は該第2の受信素子に関する前記第1の受信素子の位置に依存する位相で前記反射信号を受信し、前記第1および第2の受信素子で受信された各信号は、第1および第2の関連するアナログ−デジタル変換器により、前記第1の受信素子で受信された信号の振幅を表す第1の値と前記第2の受信素子で受信された信号の振幅を表す第2の値とが入手可能な時間間隔を規定するサンプリングレートで、サンプリングを受けまたデジタル信号に変換され、
(a)第1および第2のビームを形成するために、第1および第2の結果を生成すべく前記第1の値に第1および第2の重み係数をそれぞれ逐次適用するための時分割マルチプレクサであって前記第1および第2のビームを形成するために、第3および第4の結果を生成すべく前記第2の値に第3および第4の重み係数をそれぞれ逐次適用するための時分割マルチプレクサと、
(b)前記第1のビームを形成すべく前記第1および第3の結果を結合し、前記第2のビームを形成すべく前記第2および第4の結果を結合するためのコンバイナとを含む、システム。
【請求項13】
前記マルチプレクサは、アナログ−デジタル変換器の出力の入手可能の値に重み係数を適用するための重み付けアプリケータを含み、該重み付けアプリケータは、前記アナログ−デジタル変換器の前記出力を受けるための入力および前記コンバイナに至る出力を有する、請求項12のシステム。
【請求項14】
前記コンバイナに至る前記出力は、同相成分および直角成分を含む、請求項13のシステム。
【請求項15】
前記コンバイナはカスケードコンバイナである、請求項13のシステム。
【請求項16】
さらに、前記重み付けアプリケータの前記出力と前記カスケードコンバイナとの間に挿入されたカスケード遅延素子を含む、請求項15のシステム。
【請求項17】
前記遅延素子はカスケード遅延パイプラインである、請求項16のシステム。
【請求項18】
さらに、前記重み付けアプリケータによって適用されるべき重み係数を記憶するためのメモリ素子を含む、請求項16のシステム。
【請求項19】
さらに、モジュロ(N)アドレスカウンタおよびアドレス指定可能なメモリを含み、前記重み係数が前記モジュロ(N)カウンタによる順次の繰り返しのカウントに基づいて前記アドレス指定可能なメモリに記憶されまたこれから検索される、請求項18のシステム。
【請求項20】
さらに、モジュロ(R)カウンタを含み、Rは見込まれる焦点深度値に対応し、前記モジュロ(N)カウンタおよびモジュロ(R)カウンタは、可能なすべての各モジュロ(R)およびモジュロ(N)値の規則正しい対を逐次生成し、規則正しい各対によって指定されたアドレスで、前記アドレス指定可能なメモリに保存された各重み係数をアドレス指定する、請求項19のシステム。
【請求項21】
前記マルチプレクサおよびコンバイナは、複数のノードブロックから成り、該各ノードブロックは対応する受信素子に関連するアナログ−デジタル変換器の出力を入力として受け、前記ノードブロックは第1のノードブロックの出力が次のノードブロックの別の入力を構成するように、連続的に接続されている、請求項12のシステム。
【請求項22】
前記各ノードブロックは、重み付けアプリケータ、カスケード遅延素子およびカスケードコンバイナを含み、前記カスケードコンバイナの出力が、前記ノードブロックの出力であり、次のノードブロックのカスケードコンバイナの入力に接続されている状態にある請求項21のシステム。
【請求項23】
前記カスケード遅延素子は、ビームを成形すべく前記重み付けアプリケータによって調整されるように、前記一連の受信素子の出力を同期させ、前記出力の合計を許す、請求項22のシステム。
【請求項24】
前記重み付けアプリケータは複素数フェーザ乗算を利用する、請求項23のシステム。
【請求項25】
前記重み付けアプリケータは一連のレジスタを含み、該一連のレジスタを介して、時間に関連する振幅値がクロックパルスの受信に応じてシフトし、前記重み付けアプリケータは前記各レジスタへの入力を有するマルチプレクサであって該マルチプレクサの出力として如何なる選択された前記出力の値をも読み取り可能のマルチプレクサを含む、請求項23のシステム。
【請求項26】
さらに、ビームデータを解釈および表示するためのプロセッサを含む、請求項12のシステム。
【図1】
【図2A】
【図2B】
【図3】
【図4】
【図5】
【図6】
【図7】
【図8】
【図9】
【図10】
【図11】
【図2A】
【図2B】
【図3】
【図4】
【図5】
【図6】
【図7】
【図8】
【図9】
【図10】
【図11】
【公表番号】特表2006−524330(P2006−524330A)
【公表日】平成18年10月26日(2006.10.26)
【国際特許分類】
【出願番号】特願2006−507096(P2006−507096)
【出願日】平成16年3月12日(2004.3.12)
【国際出願番号】PCT/US2004/007494
【国際公開番号】WO2004/084341
【国際公開日】平成16年9月30日(2004.9.30)
【出願人】(505347341)ブエソニクス センサーズ インコーポレイテッド (2)
【Fターム(参考)】
【公表日】平成18年10月26日(2006.10.26)
【国際特許分類】
【出願日】平成16年3月12日(2004.3.12)
【国際出願番号】PCT/US2004/007494
【国際公開番号】WO2004/084341
【国際公開日】平成16年9月30日(2004.9.30)
【出願人】(505347341)ブエソニクス センサーズ インコーポレイテッド (2)
【Fターム(参考)】
[ Back to top ]