Notice: Undefined variable: fterm_desc_sub in /mnt/www/biblio_conv.php on line 353
大規模FETアレイを用いた分析物測定のための方法および装置
説明

大規模FETアレイを用いた分析物測定のための方法および装置

【課題】分析物測定のための大規模FETに関する方法および装置を提供する。
【解決手段】ChemFET(例えば、ISFET)アレイは、改良されたFETピクセル、ならびに測定感度および精度を向上させ、同時に顕著に小さいピクセルサイズおよび高密度アレイを容易にするアレイ設計に基づいた従来のCMOSプロセス技術により製造することができる。このようなアレイは、多様な化学的および/または生物学的プロセスにおいて、様々な種類の分析物の存在および/または濃度変化を検出するために用いることができる。1つの例において、chemFETアレイは、水素イオン濃度(pH)の変化、他の分析物濃度の変化および/またはDNA合成に関する化学的プロセスに関連した結合事象をモニターすることに基づいたDNAシークエンシング技術を促進する。


Notice: Undefined index: DEJ in /mnt/www/disp_n7.php on line 301

【特許請求の範囲】
【請求項1】
装置であって、CMOSセンサ(105)のアレイ(100)を含み、各センサが、化学感応性電界効果トランジスタ(chemFET)(150)を含み、かつアレイ表面上の約10マイクロメーター×10マイクロメーター以下の面積を占める、前記装置。
【請求項2】
各センサが占める面積が約9マイクロメーター×9マイクロメーター以下である、請求項1に記載の装置。
【請求項3】
各センサが占める面積が約5マイクロメーター×5マイクロメーター以下である、請求項2に記載の装置。
【請求項4】
各センサが占める面積が約3マイクロメーター×3マイクロメーター以下である、請求項3に記載の装置。
【請求項5】
複数のCMOSセンサが256を超えるセンサを含む、請求項1〜4のいずれかに記載の装置。
【請求項6】
アレイが少なくとも512行および少なくとも512列のCMOSセンサの2次元アレイを含む、請求項5に記載の装置。
【請求項7】
2次元アレイが少なくとも2048行および少なくとも2048列のCMOSセンサを含む、請求項6に記載の装置。
【請求項8】
2次元アレイが少なくとも7400行および少なくとも7400列のCMOSセンサを含む、請求項6に記載の装置。
【請求項9】
アレイの全てのchemFETからのchemFET出力信号の集合がデータフレームを構築し、装置が、アレイに接続され、少なくとも1つのアレイ出力信号(Vout)を生成し、少なくとも10フレーム/秒のフレームレートでアレイから多数のデータフレームを提供するように構成された制御回路(110、192、194、198)をさらに含む、請求項5〜8のいずれかに記載の装置。
【請求項10】
フレームレートが少なくとも20フレーム/秒となるように制御回路が構成される、請求項9に記載の装置。
【請求項11】
フレームレートが少なくとも30フレーム/秒となるように制御回路が構成される、請求項10に記載の装置。
【請求項12】
フレームレートが少なくとも40フレーム/秒となるように制御回路が構成される、請求項11に記載の装置。
【請求項13】
各センサのchemFETが:
フローティングゲート構造(170)、および、
第2の半導体型を有する領域に設けられた第1の半導体型を有するソース(156)およびドレイン(158)(ここで、第2の半導体型を有する領域とソースまたはドレインとを電気的に接続する電気伝導体が存在しない)
を含む、請求項1〜12のいずれかに記載の装置。
【請求項14】
アレイ内全てのchemFETの第2の半導体型を有する全ての領域を電気的に接続するための少なくとも1つの第1の電気伝導体をさらに含む、請求項13に記載の装置。
【請求項15】
各センサが:
chemFETを含む複数の電界効果トランジスタ(FET)、および
複数のFETに電気的に接続した複数の第2の電気伝導体を含み、
前記複数のFETが、各センサによって占有されたエリアを横断し、アレイの多数のセンサを相互接続する4つ以下の導体を含むように配置される、請求項1〜14のいずれかに記載の装置。
【請求項16】
各センサがchemFETを含む3つ以下の電界効果トランジスタ(FET)を含む、請求項1〜15のいずれかに記載の装置。
【請求項17】
各センサの全てのFETが同じチャンネル型であり、第2の半導体型を有する領域に実装される、請求項15または16に記載の装置。
【請求項18】
各センサのchemFETがイオン感応性電界効果型トランジスタ(ISFET)である、請求項1〜17のいずれかに記載の装置。
【請求項19】
アレイの少なくとも1つの第1のセンサが、少なくとも1つの第1の分析物に化学感応性があるよう構成された第1のchemFETを含み、かつ
アレイの少なくとも1つの第2のセンサが、前記少なくとも1つの第1の分析物とは異なる少なくとも1つの第2の分析物に化学感応性があるよう構成された第2のchemFETを含む、請求項1〜17のいずれかに記載の装置。
【請求項20】
少なくとも1つの第1の分析物が少なくとも1つの核酸シークエンシングに関連した結合事象を示し、かつ少なくとも1つの第2の分析物が核酸シークエンシングに関連した少なくとも1つの第2の結合事象を示す、請求項19に記載の装置。
【請求項21】
少なくとも512行および少なくとも512列の電子センサを含み、各センサが2次元アレイ表面に近接する分析物の存在および/または濃度を示す出力信号を提供するように構成された化学感応性電界効果トランジスタ(chemFET)(150)を含む、電子センサの2次元アレイ(105)を含む、センサアレイ(100)。
【請求項22】
約7mm×7mmのサイズを有する半導体ダイ上に構成されたアレイである、請求項21に記載のアレイ。
【請求項23】
アレイが少なくとも2048行および少なくとも2048列の電子センサを含む、請求項21に記載のアレイ。
【請求項24】
半導体ダイ上に構成されたアレイが、約20mm×20mmのサイズを有する、請求項23に記載のアレイ。
【請求項25】
アレイが少なくとも7400行および少なくとも7400列の電子センサを含む、請求項21に記載のアレイ。
【請求項26】
半導体ダイ上に設けられたアレイが、約20mm×20mmのサイズを有する、請求項25に記載のアレイ。
【請求項27】
アレイが、特定用途集積回路(ASIC)として構成され、複数列の各列に対し、ASICが、列内の各chemFETに、一定のドレイン電流および一定のドレイン−ソース電圧を提供するように構成された列回路(110)を含む、請求項項21〜26のいずれかに記載のアレイ。
【請求項28】
列回路が、2つの演算増幅器(107A、B)、および、一定のドレイン−ソース電圧を提供するための、各chemFETとケルビンブリッジ形態に配置されたダイオード接続FETを含む、請求項27に記載のアレイ。
【請求項29】
ASICがさらに:
複数行の各行を有効にする少なくとも1つの行選択シフトレジスタ(192)、および
複数列の各列からの出力信号を取得する少なくとも1つの列選択シフトレジスタ(194)を含む、請求項27または28に記載のアレイ。
【請求項30】
少なくとも1つの列選択シフトレジスタが、複数列のうち多数の列からchemFET出力信号を同時に取得するための、複数の列選択シフトレジスタ(194、194)を含む、請求項29に記載のアレイ。
【請求項31】
少なくとも1つの行選択シフトレジスタが、複数行のうち多数の行を同時に有効にするための、複数の行選択シフトレジスタを含む、請求項29または30に記載のアレイ。
【請求項32】
ASICが少なくとも1つの出力ドライバ(198)をさらに含み、該少なくとも1つの出力ドライバが:
少なくとも1つのバッファ増幅器(199)、および
多数のchemFET出力信号に基づく少なくとも1つのアレイ出力信号(Vout)を提供するために、複数列の少なくともいくつかの列を、少なくとも1つのバッファ増幅器に接続するための少なくとも1つのスイッチ(191)
を含む、請求項27〜31のいずれかに記載のアレイ。
【請求項33】
アレイの全てのchemFETからのchemFET出力信号の集合がデータフレームを構築し、かつ、少なくとも1つの行選択シフトレジスタ、少なくとも1つの列選択シフトレジスタおよび/または少なくとも1つの出力ドライバが、少なくとも10フレーム/秒のフレームレートでアレイから多数のデータフレームを提供するために、少なくとも1つのアレイ出力信号を生成するように構成されている、請求項32に記載のアレイ。
【請求項34】
フレームレートが少なくとも20フレーム/秒である、請求項33に記載のアレイ。
【請求項35】
フレームレートが少なくとも30フレーム/秒である、請求項34に記載のアレイ。
【請求項36】
フレームレートが少なくとも40フレーム/秒である、請求項35に記載のアレイ。
【請求項37】
少なくとも1つのスイッチが、異なるサイズのFETを有するCMOSペアトランスミッションゲートを含む少なくとも1つの非対称スイッチを含む、請求項32〜36のいずれかに記載の装置。
【請求項38】
各センサのchemFETがイオン感応性電界効果型トランジスタ(ISFET)である、請求項21〜37のいずれかに記載のアレイ。
【請求項39】
アレイの少なくとも1つの第1のセンサが、少なくとも1つの第1の分析物に化学感応性があるように構成された第1のchemFETを含み、かつ
アレイの少なくとも1つの第2のセンサが、少なくとも1つの第1の分析物とは異なる少なくとも1つの第2の分析物に、化学感応性があるように構成された第2のchemFETを含む、
請求項項21〜30のいずれかに記載のアレイ。
【請求項40】
少なくとも1つの第1の分析物が核酸シークエンシングプロセスに関連した少なくとも1つの第1の結合事象を示し、かつ、少なくとも1つの第2の分析物が核酸シークエンシングプロセスに関連した少なくとも1つの第2の結合事象を示す、請求項39に記載のアレイ。
【請求項41】
装置であって、
CMOSセンサ(105)のアレイ(100)を含み、各センサが1つの化学感応性電界効果トランジスタ(chemFET)(150)を含み、
CMOSセンサのアレイは256を超えるセンサを含み、アレイの全てのchemFETからのchemFET出力シグナルの集合がデータフレームを構築し、かつ、該装置が:
アレイに接続され、少なくとも1フレーム/秒のフレームレートでアレイから多数のデータフレームを提供するために、少なくとも1つのアレイ出力信号(Vout)を生成するように構成されている制御回路(110、192、194、198)をさらに含む、前記装置。
【請求項42】
フレームレートが、少なくとも10フレーム/秒のフレームレートになるように制御回路が構成されている、請求項41に記載の装置。
【請求項43】
フレームレートが、少なくとも20フレーム/秒のフレームレートになるように制御回路が構成されている、請求項42に記載の装置。
【請求項44】
フレームレートが、少なくとも30フレーム/秒のフレームレートになるように制御回路が構成されている、請求項43に記載の装置。
【請求項45】
フレームレートが、少なくとも40フレーム/秒のフレームレートになるように制御回路が構成されている、請求項44に記載の装置。
【請求項46】
フレームレートが、少なくとも50フレーム/秒のフレームレートになるように制御回路が構成されている、請求項45に記載の装置。
【請求項47】
フレームレートが、少なくとも100フレーム/秒のフレームレートになるように制御回路が構成されている、請求項46に記載の装置。
【請求項48】
アレイが少なくとも512行および少なくとも512列のCMOSセンサの2次元アレイを含む、請求項41〜47のいずれかに記載の装置。
【請求項49】
2次元アレイが少なくとも2048行および少なくとも2048列のCMOSセンサを含む、請求項48に記載の装置。
【請求項50】
2次元アレイが少なくとも7400行および少なくとも7400列のCMOSセンサを含む、請求項49に記載の装置。
【請求項51】
装置であって、
CMOSセンサ(105)アレイ(100)を含み、各センサが化学感応性電界効果トランジスタ(chemFET)(150)を含み、該chemFETが:
フローティングゲート構造(170)、および
第2の半導体型を有する領域に設けられた第1の半導体型を有するソースおよびドレイン(ここで、第2の半導体型を有する領域とソースまたはドレインに電気的に接続する電気伝導体が存在しない)
を含む、前記装置。
【請求項52】
アレイ内全てのchemFETの第2の半導体型を有する全ての領域を一緒に接続する少なくとも1つの第1の電気伝導体をさらに含む、請求項51に記載の装置。
【請求項53】
chemFETがp−チャンネルchemFETであり、第2の半導体型を有する領域が、アレイのp型基板(152)内にn型ウェルとして形成される、請求項51または52に記載の装置。
【請求項54】
各センサが:
chemFETを含む複数の電界効果トランジスタ(FET)、および
複数のFETに電気的に接続した複数の第2の電気伝導体を含み、
複数のFETが、複数の第2の電気伝導体が、各センサによって占有された部分を横断しかつアレイの多数のセンサを相互接続する4つ以下の導体を含むように配置されている、請求項51〜53のいずれかに記載の装置。
【請求項55】
各センサがchemFETを含む3つ以下の電界効果トランジスタ(FET)を含む、請求項51〜54のいずれかに記載の装置。
【請求項56】
各センサがchemFETを含む3つのFETからなる、請求項55に記載の装置。
【請求項57】
各センサの全てのFETが同じチャンネル型であり、かつ第2の半導体型を有する領域に実装されている、請求項54〜56のいずれかに記載の装置。
【請求項58】
各センサ内の全てのFETがp−チャンネルFETであり、第2の半導体型を有する領域が、アレイのp型基板(152)内にn型ウェルとして形成される、請求項57に記載の装置。
【請求項59】
各センサがアレイ表面上の10マイクロメーター×10マイクロメーター以下の面積を占める、請求項51〜58のいずれかに記載の装置。
【請求項60】
各センサが占める面積が約5マイクロメーター×5マイクロメーター以下である、請求項59に記載の装置。
【請求項61】
各センサが占める面積が約3マイクロメーター×3マイクロメーター以下である、請求項60に記載の装置。
【請求項62】
アレイが、複数行および複数列に配置されたCMOSセンサの2次元アレイを含む、請求項51〜61のいずれかに記載の装置。
【請求項63】
アレイが少なくとも512行および少なくとも512列のCMOSセンサを含む、請求項62に記載の装置。
【請求項64】
複数列の各列に関して、アレイが:
一定のドレイン電流および一定のドレイン−ソース電圧を列内の各chemFETに提供するよう構成された列回路(110)をさらに含む、請求項62または63に記載の装置。
【請求項65】
列回路が、2つの演算増幅器(107A、B)、および、一定のドレイン−ソース電圧を提供するための、各chemFETとケルビンブリッジ形態に配置されたダイオード接続FETを含む、請求項64に記載の装置。
【請求項66】
アレイが、
複数行の各行を有効にする少なくとも1つの行選択シフトレジスタ(192)、および
複数列の各列からchemFET出力信号を取得する列選択シフトレジスタ(194)をさらに含む、請求項62〜65のいずれかに記載のアレイ。
【請求項67】
少なくとも1つの列選択シフトレジスタが、複数列のうち多数の列からchemFET出力信号を同時に取得するための、複数の列選択シフトレジスタ(194、194)を含む、請求項66に記載の装置。
【請求項68】
少なくとも1つの行選択シフトレジスタが、複数行のうち多数の行を同時に有効にするための、複数の行選択シフトレジスタを含む、請求項66または67に記載の装置。
【請求項69】
少なくとも1つの出力ドライバ(198)をさらに含み、該少なくとも1つの出力ドライバが:
少なくとも1つのバッファ増幅器(199)、および
少なくとも1つのアレイ出力信号(Vout)を提供するための、複数列の少なくともいくつかの列と少なくとも1つのバッファ増幅器とを接続する少なくとも1つの非対称なスイッチ(191)を含み、
該少なくとも1つの非対称なスイッチが、サイズが異なるFETを有するCMOSペアトランスミッションゲートを含む、請求項62〜68のいずれかに記載の装置。
【請求項70】
アレイの全てのchemFETからのchemFET出力信号の集合がデータフレームを構築し、かつ、少なくとも1つの行選択シフトレジスタ、少なくとも1つの列選択シフトレジスタおよび/または少なくとも1つの出力ドライバが、少なくとも20フレーム/秒のフレームレートでアレイから多数のデータフレームを提供するために、少なくとも1つのアレイ出力信号を生成するように構成されている、請求項69に記載のアレイ。
【請求項71】
各センサのchemFETがイオン感応性電界効果型トランジスタ(ISFET)である、請求項51〜70のいずれかに記載の装置。
【請求項72】
アレイの少なくとも1つの第1のセンサが、少なくとも1つの第1の分析物に化学感応性があるように構成された第1のchemFETを含み、かつ
アレイの少なくとも1つの第2のセンサが、少なくとも1つの第1の分析物とは異なる少なくとも1つの第2の分析物に、化学的に感応するように構成された第2のchemFETを含む、請求項項51〜70のいずれかに記載の装置。
【請求項73】
少なくとも1つの第1の分析物が核酸シークエンシングに関連した少なくとも1つの第1の結合事象を示し、また少なくとも1つの第2の分析物が核酸シークエンシングに関連した少なくとも1つの第2の結合事象を示す、請求項72に記載の装置。
【請求項74】
装置であって、
電子センサ(105)のアレイ(100)を含み、各センサが1つの化学感応性電界効果トランジスタ(chemFET)(150)を含む3つの電界効果トランジスタ(FET)からなる、前記装置。
【請求項75】
chemFETが、
フローティングゲート構造(170)、および、
第2の半導体型を有する領域に設けられた第1の半導体型を有するソース(156)およびドレイン(158)(ここで、第2の半導体型を有する領域とソースまたはドレインとを電気的に接続する電気伝導体が存在しない)
を含む、請求項74に記載の装置。
【請求項76】
装置であって、
電子センサ(105)のアレイ(100)を含み、各センサが3つ以下の電界効果トランジスタ(FET)を含み、3つ以下のFETが1つの化学感応性電界効果トランジスタ(chemFET)を含む、前記装置。
【請求項77】
装置であって、
電子センサ(105)のアレイ(100)を含み、各センサが、
1つの化学感応性電界効果トランジスタ(chemFET)(150)を含む複数の電界効果トランジスタ(FET)および
前記複数のFETに電気的に接続した複数の導体
を含み、
前記複数のFETが、各センサによって占有された部分を横断し、かつ、アレイの多数のセンサを相互接続する4つ以下の導体を含むように配置される、前記装置。
【請求項78】
装置であって、
CMOSセンサ(105)のアレイ(100)を含み、各センサが1つの化学感応性電界効果トランジスタ(chemFET)(150)を含む複数の電界効果トランジスタ(FET)を含み、各センサの全てのFETが同じチャンネル型であり、かつアレイ基板の単一の半導体領域に実装されている、前記装置。
【請求項79】
各センサ内の全てのFETがp−チャンネルFETであり、アレイ基板がp型基板(152)であり、単一の半導体領域がp型基板内にn型ウェル(154)として形成される、請求項78に記載の装置。
【請求項80】
センサアレイ(100)であって、
複数行および複数列に配置された複数の電子センサ(105)含み、各センサが、アレイ表面に近接する分析物の存在および/または濃度を示す出力信号を提供するように構成された化学感応性電界効果トランジスタ(chemFET)(150)を含み、
複数列の各列について、各アレイが、
列内の各chemFETに、一定のドレイン電流および一定のドレイン−ソース電圧を提供するよう構成された列回路(110)をさらに含み、列回路が、2つの演算増幅器、および、一定のドレイン−ソース電圧を提供するための、各chemFETとケルビンブリッジ形態に配置されたダイオード接続FETを含む、前記センサアレイ。
【請求項81】
センサアレイ(100)であって、
複数行および複数列に配置された複数の電子センサ(105)(各センサは、アレイ表面に近接する分析物の存在および/または濃度を示す出力信号を提供するように構成された化学感応性電界効果トランジスタ(chemFET)(150)である)、
複数行の各行を有効にする少なくとも1つの行選択シフトレジスタ(192)、および
複数列の各列から出力信号を取得する少なくとも1つの列シフトレジスタ(194)
を含む、前記センサアレイ。
【請求項82】
少なくとも1つの列選択シフトレジスタが、複数列のうち多数の列からchemFET出力信号を同時に取得するための、複数の列選択シフトレジスタを含む、請求項81に記載のアレイ。
【請求項83】
少なくとも1つの行選択シフトレジスタが、複数行のうち多数の行を同時に有効にするための、複数の行選択シフトレジスタを含む、請求項81または82に記載のアレイ。
【請求項84】
少なくとも1つの出力ドライバ(198)をさらに含み、該少なくとも1つの出力ドライバが、
少なくとも1つのバッファ増幅器(199)、および
少なくとも1つのアレイ出力信号(Vout)を提供するために、複数列の少なくともいくつかの列を少なくとも1つのバッファ増幅器に接続するための少なくとも1つの非対称なスイッチ(191)を含み、
該少なくとも1つの非対称なスイッチが、サイズが異なるFETを有するCMOSペアトランスミッションゲートを含む、請求項81〜83のいずれかに記載の装置。
【請求項85】
アレイの全てのchemFETからのchemFET出力信号の集合がデータフレームを構築し、かつ、少なくとも1つの行選択シフトレジスタ、少なくとも1つの列選択シフトレジスタ、および/または少なくとも1つの出力ドライバが、少なくとも20フレーム/秒のフレームレートでアレイから多数のデータフレームを提供するために、少なくとも1つのアレイ出力信号を生成するように構成されている、請求項84に記載の装置。
【請求項86】
装置であって、
CMOSセンサ(105)のアレイ(100)を含み、各センサが化学感応性電界効果トランジスタ(chemFET)(150)を含み、chemFETが、
フローティングゲート構造(170)、および
第2の半導体型を有する領域に設けられた第1の半導体型を有するソース(156)およびドレイン(158)(ここで、第2の半導体型を有する領域とソースまたはドレインとを電気的に接続する電気伝導体が存在しない)
を含み、
ここで、
前記アレイが、少なくとも512行および少なくとも512列のCMOSセンサの2次元アレイを含み、
各センサが、chemFETを含む3つの電界効果トランジスタ(FET)からなり、
各センサが、前記3つのFETに電気的に接続した複数の導体を含み、
前記3つのFETは、複数の導体が、各センサによって占有されたエリアを横断し、かつアレイの多数のセンサを相互接続する4つ以下の導体を含むように配置され、
各センサの全てのFETは同じチャンネル型であり、かつアレイ基板の単一の半導体領域に実装され、かつ
アレイの全てのchemFETからのchemFET出力シグナルの集合がデータフレームを構築し、
かつ、該装置が、
少なくとも20フレーム/秒のフレームレートでアレイから多数のデータフレームを与えるために少なくとも1つのアレイ出力シグナル(Vout)を生成するよう構成され、前記アレイに接続された制御回路(110、192、194、198)をさらに含む、前記装置。
【請求項87】
CMOSセンサ(105)のアレイ(100)の製造方法であって、各センサが化学感応性電界効果トランジスタ(chemFET)(150)を含み、該方法が、
A)アレイを含む少なくとも1つのダイシングされた部分を形成するためにアレイを含む半導体ウェハをダイシングすること、および
B)前記少なくとも1つのダイシングされた部分上をフォーミングガスアニールすること
を含む、前記方法。
【請求項88】
B)が、
C)少なくとも1つのダイシングされた部分を水素および窒素の混合ガス中で加熱すること
を含む、請求項87に記載の方法。
【請求項89】
混合ガスが約10%〜15%の水素を含むことを特徴とする、請求項88に記載の方法。
【請求項90】
C)が、
D)少なくとも1つのダイシングされた部分を約30〜60分間加熱すること
をさらに含む、請求項88または89に記載の方法。
【請求項91】
C)が、
少なくとも1つのダイシングされた部分を約400セ氏度から約425セ氏度の温度範囲で加熱すること
をさらに含む、請求項88〜89のいずれかに記載の方法。
【請求項92】
混合ガスが10%の水素を含み、C)が、
少なくとも1つのダイシングされた部分をセ氏約425度の温度で約30分間加熱すること
を含む、請求項88に記載の方法。
【請求項93】
A)の前に半導体ウェハ上の事前フォーミングガスアニールを行うことをさらに含む、請求項91または92に記載の方法。
【請求項94】
CMOSセンサ(105)のアレイ(100)の製造方法であって、各センサが、
プラズマ化学気相成長法(PECVD)で蒸着された窒化シリコンおよび/または酸窒化シリコンの化学感応性パシベーション層を有する化学感応性電界効果トランジスタ(chemFET)(150)を含み、該方法が、
A)パシベーション層のポロシティーを減少させ、および/または密度を増加させるために化学感応性パシベーション層上に、少なくとも1つの追加パシベーション物質を蒸着することを含む、前記方法。
【請求項95】
少なくとも1つの追加パシベーション物質が、窒化シリコン、酸窒化シリコン、酸化アルミニウム、酸化タンタル、酸化スズおよび二酸化ケイ素からなる群から選択される、請求項94に記載の方法。
【請求項96】
A)が、RFスパッタリング、DCマグネトロンスパッタリング、熱または電子ビーム蒸着、または少なくとも1つの追加パシベーション物質のイオンアシスト蒸着を含む、請求項94または95に記載の方法。
【請求項97】
A)が、少なくとも1つの追加パシベーション物質を400〜600オングストロームの厚さで蒸着することを含む、請求項94〜96のいずれかに記載の方法。
【請求項98】
核酸をシークエンシングする方法であって、
複数のテンプレート核酸を複数の反応チャンバ内に配置すること(ここで、複数の反応チャンバは、各反応チャンバに対して少なくとも1つの化学感応性電界効果トランジスタ(chemFET)を含んでいるchemFETアレイに接触しており、各テンプレート核酸は、シークエンシングプライマーとハイブリダイズし、かつポリメラーゼと結合している)、
1または2以上の既知のヌクレオチド三リン酸を、順番にシークエンシングプライマーの3’末端に取り込むことにより、新しい核酸鎖を合成すること、
アレイ内の少なくとも1つのchemFETでの電流の変化によって、前記1または2以上の既知のヌクレオチド三リン酸の取り込みを検出すること、
を含む、前記方法。
【請求項99】
chemFETアレイが256を超えるセンサを含む、請求項98に記載の方法。
【請求項100】
核酸をシークエンシングする方法であって、
複数のテンプレート核酸を複数の反応チャンバ内に配置すること(ここで、複数の反応チャンバは、各反応チャンバに対して少なくとも1つの化学感応性電界効果トランジスタ(chemFET)を含んでいるchemFETアレイに接触しており、各テンプレート核酸は、シークエンシングプライマーとハイブリダイズし、かつポリメラーゼと結合している)、
1または2以上の既知のヌクレオチド三リン酸を、順番にシークエンシングプライマーの3’末端に取り込むことにより、新しい核酸鎖を合成すること、
シークエンシング反応副生成物の生成によって、前記1または2以上の既知のヌクレオチド三リン酸の取り込みを検出すること、
を含み、ここで、隣接するチャンバ間の中心間距離が1〜10μmである、
前記方法。
【請求項101】
核酸をシークエンシングする方法であって、
複数のテンプレート核酸を複数の反応チャンバ内に配置すること(ここで、複数の反応チャンバは、各反応チャンバに対して少なくとも1つの化学感応性電界効果トランジスタ(chemFET)を含んでいるchemFETアレイに接触しており、各テンプレート核酸は、シークエンシングプライマーとハイブリダイズし、かつポリメラーゼと結合している)、
1または2以上の既知のヌクレオチド三リン酸を、順番にシークエンシングプライマーの3’末端に取り込むことにより、新しい核酸鎖を合成すること、
前記1または2以上の既知のヌクレオチド三リン酸の取り込みの指標としての無機ピロリン酸(PPi)の放出を直接検出すること、
を含む、前記方法。
【請求項102】
表面にPPi受容体が配置された化学感応性電界効果トランジスタ(chemFET)を含む、装置。
【請求項103】
保護層で被覆された能動半導体素子上でセンサのアレイとともに用いるための流体アセンブリであって、
センサアレイに嵌合するための開口部を有する第1の要素、および
流体密封状態で第1の要素に固定されており、かつ、流体経路を支持するための、第1のおよび第2のポートを有する、第2の要素を含み、前記第1のおよび第2の要素およびセンサアレイは、フローチャンバを規定し、
これにより、前記ポートの一方に導入された流体は、前記ポートのもう一方を介して流出する前に、前記アレイの上を流れる、前記流体アセンブリ。
【請求項104】
保護層で被覆された能動半導体素子上でセンサのアレイとともに用いるための流体アセンブリであって、
前記保護層への流体アクセスを提供するように構成され配置された、マイクロウェルアレイ、
マイクロウェルアレイの周囲のセンサアレイに嵌合するための開口部を有する、第1の要素、および
流体密封状態で第1の要素に固定されており、かつ、流体経路を支持するための、第1のおよび第2のポートを有する、第2の要素を含み、前記第1のおよび第2の要素およびマイクロウェルアレイは、センサアレイに嵌合した場合に半導体素子の保護層の上のフローチャンバを規定し、
これにより、前記ポートの一方に導入された流体は、前記ポートのもう一方を介して流出する前に、マイクロウェルアレイの上を流れ、能動半導体素子は、マイクロウェルアレイの少なくともいくつかのマイクロウェルにおける化学的活性を感知する、前記流体アセンブリ。
【請求項105】
フローチャンバの天井に沿った流体に接触するように、第1のポートと第2のポートの間の第2の要素の内部または上に形成された電極をさらに含む、請求項98または99に記載の流体アセンブリ。
【請求項106】
第2のポート内に装着され、該ポートを通って流れる流体と接触する導電性毛細管を含む、参照電極をさらに含む、請求項98または99に記載の流体アセンブリ。

【図1】
image rotate

【図2】
image rotate

【図3】
image rotate

【図4】
image rotate

【図5】
image rotate

【図6】
image rotate

【図7】
image rotate

【図8】
image rotate

【図9】
image rotate

【図9A】
image rotate

【図9B】
image rotate

【図10】
image rotate

【図11A】
image rotate

【図11B−1】
image rotate

【図11B−2】
image rotate

【図11B−3】
image rotate

【図11C−1】
image rotate

【図11C−2】
image rotate

【図11C−3】
image rotate

【図11D−1】
image rotate

【図11D−2】
image rotate

【図11D−3】
image rotate

【図11E】
image rotate

【図12】
image rotate

【図13】
image rotate

【図14】
image rotate

【図15】
image rotate

【図16】
image rotate

【図17】
image rotate

【図18】
image rotate

【図19】
image rotate

【図20】
image rotate

【図20A】
image rotate

【図21】
image rotate

【図22】
image rotate

【図23】
image rotate

【図24】
image rotate

【図25】
image rotate

【図26】
image rotate

【図27】
image rotate

【図28A】
image rotate

【図28B】
image rotate

【図29】
image rotate

【図30】
image rotate

【図31】
image rotate

【図32】
image rotate

【図33】
image rotate

【図33A】
image rotate

【図34】
image rotate

【図35】
image rotate

【図36】
image rotate

【図37】
image rotate

【図38】
image rotate

【図39】
image rotate

【図40】
image rotate

【図41】
image rotate

【図42】
image rotate

【図43】
image rotate

【図44】
image rotate

【図45】
image rotate

【図46】
image rotate

【図47】
image rotate

【図48】
image rotate

【図49】
image rotate

【図50】
image rotate

【図51】
image rotate

【図52】
image rotate

【図53】
image rotate

【図54】
image rotate

【図55】
image rotate

【図56】
image rotate

【図57】
image rotate

【図58】
image rotate

【図59A】
image rotate

【図59B】
image rotate

【図59C】
image rotate

【図60】
image rotate

【図61】
image rotate

【図62】
image rotate

【図63】
image rotate

【図64】
image rotate

【図65】
image rotate

【図66】
image rotate

【図67】
image rotate

【図68】
image rotate

【図69】
image rotate

【図70】
image rotate

【図71A】
image rotate

【図71B】
image rotate

【図71C】
image rotate

【図71D】
image rotate


【公開番号】特開2013−64744(P2013−64744A)
【公開日】平成25年4月11日(2013.4.11)
【国際特許分類】
【外国語出願】
【出願番号】特願2012−246415(P2012−246415)
【出願日】平成24年11月8日(2012.11.8)
【分割の表示】特願2009−541416(P2009−541416)の分割
【原出願日】平成19年12月14日(2007.12.14)
【出願人】(502221282)ライフ テクノロジーズ コーポレーション (113)
【Fターム(参考)】