大規模ＦＥＴアレイを用いた分析物測定のための方法および装置
【課題】分析物測定のための大規模ＦＥＴに関する方法および装置を提供する。
【解決手段】ＣｈｅｍＦＥＴ（例えば、ＩＳＦＥＴ）アレイは、改良されたＦＥＴピクセル、ならびに測定感度および精度を向上させ、同時に顕著に小さいピクセルサイズおよび高密度アレイを容易にするアレイ設計に基づいた従来のＣＭＯＳプロセス技術により製造することができる。このようなアレイは、多様な化学的および／または生物学的プロセスにおいて、様々な種類の分析物の存在および／または濃度変化を検出するために用いることができる。１つの例において、ｃｈｅｍＦＥＴアレイは、水素イオン濃度（ｐＨ）の変化、他の分析物濃度の変化および／またはＤＮＡ合成に関する化学的プロセスに関連した結合事象をモニターすることに基づいたＤＮＡシークエンシング技術を促進する。
【解決手段】ＣｈｅｍＦＥＴ（例えば、ＩＳＦＥＴ）アレイは、改良されたＦＥＴピクセル、ならびに測定感度および精度を向上させ、同時に顕著に小さいピクセルサイズおよび高密度アレイを容易にするアレイ設計に基づいた従来のＣＭＯＳプロセス技術により製造することができる。このようなアレイは、多様な化学的および／または生物学的プロセスにおいて、様々な種類の分析物の存在および／または濃度変化を検出するために用いることができる。１つの例において、ｃｈｅｍＦＥＴアレイは、水素イオン濃度（ｐＨ）の変化、他の分析物濃度の変化および／またはＤＮＡ合成に関する化学的プロセスに関連した結合事象をモニターすることに基づいたＤＮＡシークエンシング技術を促進する。
Notice: Undefined index: DEJ in /mnt/www/gzt_disp.php on line 298
【特許請求の範囲】
【請求項１】
装置であって、ＣＭＯＳセンサ（１０５）のアレイ（１００）を含み、各センサが、化学感応性電界効果トランジスタ（ｃｈｅｍＦＥＴ）（１５０）を含み、かつアレイ表面上の約１０マイクロメーター×１０マイクロメーター以下の面積を占める、前記装置。
【請求項２】
各センサが占める面積が約９マイクロメーター×９マイクロメーター以下である、請求項１に記載の装置。
【請求項３】
各センサが占める面積が約５マイクロメーター×５マイクロメーター以下である、請求項２に記載の装置。
【請求項４】
各センサが占める面積が約３マイクロメーター×３マイクロメーター以下である、請求項３に記載の装置。
【請求項５】
複数のＣＭＯＳセンサが２５６を超えるセンサを含む、請求項１〜４のいずれかに記載の装置。
【請求項６】
アレイが少なくとも５１２行および少なくとも５１２列のＣＭＯＳセンサの２次元アレイを含む、請求項５に記載の装置。
【請求項７】
２次元アレイが少なくとも２０４８行および少なくとも２０４８列のＣＭＯＳセンサを含む、請求項６に記載の装置。
【請求項８】
２次元アレイが少なくとも７４００行および少なくとも７４００列のＣＭＯＳセンサを含む、請求項６に記載の装置。
【請求項９】
アレイの全てのｃｈｅｍＦＥＴからのｃｈｅｍＦＥＴ出力信号の集合がデータフレームを構築し、装置が、アレイに接続され、少なくとも１つのアレイ出力信号（Ｖｏｕｔ）を生成し、少なくとも１０フレーム／秒のフレームレートでアレイから多数のデータフレームを提供するように構成された制御回路（１１０、１９２、１９４、１９８）をさらに含む、請求項５〜８のいずれかに記載の装置。
【請求項１０】
フレームレートが少なくとも２０フレーム／秒となるように制御回路が構成される、請求項９に記載の装置。
【請求項１１】
フレームレートが少なくとも３０フレーム／秒となるように制御回路が構成される、請求項１０に記載の装置。
【請求項１２】
フレームレートが少なくとも４０フレーム／秒となるように制御回路が構成される、請求項１１に記載の装置。
【請求項１３】
各センサのｃｈｅｍＦＥＴが：
フローティングゲート構造（１７０）、および、
第２の半導体型を有する領域に設けられた第１の半導体型を有するソース（１５６）およびドレイン（１５８）（ここで、第２の半導体型を有する領域とソースまたはドレインとを電気的に接続する電気伝導体が存在しない）
を含む、請求項１〜１２のいずれかに記載の装置。
【請求項１４】
アレイ内全てのｃｈｅｍＦＥＴの第２の半導体型を有する全ての領域を電気的に接続するための少なくとも１つの第１の電気伝導体をさらに含む、請求項１３に記載の装置。
【請求項１５】
各センサが：
ｃｈｅｍＦＥＴを含む複数の電界効果トランジスタ（ＦＥＴ）、および
複数のＦＥＴに電気的に接続した複数の第２の電気伝導体を含み、
前記複数のＦＥＴが、各センサによって占有されたエリアを横断し、アレイの多数のセンサを相互接続する４つ以下の導体を含むように配置される、請求項１〜１４のいずれかに記載の装置。
【請求項１６】
各センサがｃｈｅｍＦＥＴを含む３つ以下の電界効果トランジスタ（ＦＥＴ）を含む、請求項１〜１５のいずれかに記載の装置。
【請求項１７】
各センサの全てのＦＥＴが同じチャンネル型であり、第２の半導体型を有する領域に実装される、請求項１５または１６に記載の装置。
【請求項１８】
各センサのｃｈｅｍＦＥＴがイオン感応性電界効果型トランジスタ（ＩＳＦＥＴ）である、請求項１〜１７のいずれかに記載の装置。
【請求項１９】
アレイの少なくとも１つの第１のセンサが、少なくとも１つの第１の分析物に化学感応性があるよう構成された第１のｃｈｅｍＦＥＴを含み、かつ
アレイの少なくとも１つの第２のセンサが、前記少なくとも１つの第１の分析物とは異なる少なくとも１つの第２の分析物に化学感応性があるよう構成された第２のｃｈｅｍＦＥＴを含む、請求項１〜１７のいずれかに記載の装置。
【請求項２０】
少なくとも１つの第１の分析物が少なくとも１つの核酸シークエンシングに関連した結合事象を示し、かつ少なくとも１つの第２の分析物が核酸シークエンシングに関連した少なくとも１つの第２の結合事象を示す、請求項１９に記載の装置。
【請求項２１】
少なくとも５１２行および少なくとも５１２列の電子センサを含み、各センサが２次元アレイ表面に近接する分析物の存在および／または濃度を示す出力信号を提供するように構成された化学感応性電界効果トランジスタ（ｃｈｅｍＦＥＴ）（１５０）を含む、電子センサの２次元アレイ（１０５）を含む、センサアレイ（１００）。
【請求項２２】
約７ｍｍ×７ｍｍのサイズを有する半導体ダイ上に構成されたアレイである、請求項２１に記載のアレイ。
【請求項２３】
アレイが少なくとも２０４８行および少なくとも２０４８列の電子センサを含む、請求項２１に記載のアレイ。
【請求項２４】
半導体ダイ上に構成されたアレイが、約２０ｍｍ×２０ｍｍのサイズを有する、請求項２３に記載のアレイ。
【請求項２５】
アレイが少なくとも７４００行および少なくとも７４００列の電子センサを含む、請求項２１に記載のアレイ。
【請求項２６】
半導体ダイ上に設けられたアレイが、約２０ｍｍ×２０ｍｍのサイズを有する、請求項２５に記載のアレイ。
【請求項２７】
アレイが、特定用途集積回路（ＡＳＩＣ）として構成され、複数列の各列に対し、ＡＳＩＣが、列内の各ｃｈｅｍＦＥＴに、一定のドレイン電流および一定のドレイン−ソース電圧を提供するように構成された列回路（１１０）を含む、請求項項２１〜２６のいずれかに記載のアレイ。
【請求項２８】
列回路が、２つの演算増幅器（１０７Ａ、Ｂ）、および、一定のドレイン−ソース電圧を提供するための、各ｃｈｅｍＦＥＴとケルビンブリッジ形態に配置されたダイオード接続ＦＥＴを含む、請求項２７に記載のアレイ。
【請求項２９】
ＡＳＩＣがさらに：
複数行の各行を有効にする少なくとも１つの行選択シフトレジスタ（１９２）、および
複数列の各列からの出力信号を取得する少なくとも１つの列選択シフトレジスタ（１９４）を含む、請求項２７または２８に記載のアレイ。
【請求項３０】
少なくとも１つの列選択シフトレジスタが、複数列のうち多数の列からｃｈｅｍＦＥＴ出力信号を同時に取得するための、複数の列選択シフトレジスタ（１９４１、１９４２）を含む、請求項２９に記載のアレイ。
【請求項３１】
少なくとも１つの行選択シフトレジスタが、複数行のうち多数の行を同時に有効にするための、複数の行選択シフトレジスタを含む、請求項２９または３０に記載のアレイ。
【請求項３２】
ＡＳＩＣが少なくとも１つの出力ドライバ（１９８）をさらに含み、該少なくとも１つの出力ドライバが：
少なくとも１つのバッファ増幅器（１９９）、および
多数のｃｈｅｍＦＥＴ出力信号に基づく少なくとも１つのアレイ出力信号（Ｖｏｕｔ）を提供するために、複数列の少なくともいくつかの列を、少なくとも１つのバッファ増幅器に接続するための少なくとも１つのスイッチ（１９１）
を含む、請求項２７〜３１のいずれかに記載のアレイ。
【請求項３３】
アレイの全てのｃｈｅｍＦＥＴからのｃｈｅｍＦＥＴ出力信号の集合がデータフレームを構築し、かつ、少なくとも１つの行選択シフトレジスタ、少なくとも１つの列選択シフトレジスタおよび／または少なくとも１つの出力ドライバが、少なくとも１０フレーム／秒のフレームレートでアレイから多数のデータフレームを提供するために、少なくとも１つのアレイ出力信号を生成するように構成されている、請求項３２に記載のアレイ。
【請求項３４】
フレームレートが少なくとも２０フレーム／秒である、請求項３３に記載のアレイ。
【請求項３５】
フレームレートが少なくとも３０フレーム／秒である、請求項３４に記載のアレイ。
【請求項３６】
フレームレートが少なくとも４０フレーム／秒である、請求項３５に記載のアレイ。
【請求項３７】
少なくとも１つのスイッチが、異なるサイズのＦＥＴを有するＣＭＯＳペアトランスミッションゲートを含む少なくとも１つの非対称スイッチを含む、請求項３２〜３６のいずれかに記載の装置。
【請求項３８】
各センサのｃｈｅｍＦＥＴがイオン感応性電界効果型トランジスタ（ＩＳＦＥＴ）である、請求項２１〜３７のいずれかに記載のアレイ。
【請求項３９】
アレイの少なくとも１つの第１のセンサが、少なくとも１つの第１の分析物に化学感応性があるように構成された第１のｃｈｅｍＦＥＴを含み、かつ
アレイの少なくとも１つの第２のセンサが、少なくとも１つの第１の分析物とは異なる少なくとも１つの第２の分析物に、化学感応性があるように構成された第２のｃｈｅｍＦＥＴを含む、
請求項項２１〜３０のいずれかに記載のアレイ。
【請求項４０】
少なくとも１つの第１の分析物が核酸シークエンシングプロセスに関連した少なくとも１つの第１の結合事象を示し、かつ、少なくとも１つの第２の分析物が核酸シークエンシングプロセスに関連した少なくとも１つの第２の結合事象を示す、請求項３９に記載のアレイ。
【請求項４１】
装置であって、
ＣＭＯＳセンサ（１０５）のアレイ（１００）を含み、各センサが１つの化学感応性電界効果トランジスタ（ｃｈｅｍＦＥＴ）（１５０）を含み、
ＣＭＯＳセンサのアレイは２５６を超えるセンサを含み、アレイの全てのｃｈｅｍＦＥＴからのｃｈｅｍＦＥＴ出力シグナルの集合がデータフレームを構築し、かつ、該装置が：
アレイに接続され、少なくとも１フレーム／秒のフレームレートでアレイから多数のデータフレームを提供するために、少なくとも１つのアレイ出力信号（Ｖｏｕｔ）を生成するように構成されている制御回路（１１０、１９２、１９４、１９８）をさらに含む、前記装置。
【請求項４２】
フレームレートが、少なくとも１０フレーム／秒のフレームレートになるように制御回路が構成されている、請求項４１に記載の装置。
【請求項４３】
フレームレートが、少なくとも２０フレーム／秒のフレームレートになるように制御回路が構成されている、請求項４２に記載の装置。
【請求項４４】
フレームレートが、少なくとも３０フレーム／秒のフレームレートになるように制御回路が構成されている、請求項４３に記載の装置。
【請求項４５】
フレームレートが、少なくとも４０フレーム／秒のフレームレートになるように制御回路が構成されている、請求項４４に記載の装置。
【請求項４６】
フレームレートが、少なくとも５０フレーム／秒のフレームレートになるように制御回路が構成されている、請求項４５に記載の装置。
【請求項４７】
フレームレートが、少なくとも１００フレーム／秒のフレームレートになるように制御回路が構成されている、請求項４６に記載の装置。
【請求項４８】
アレイが少なくとも５１２行および少なくとも５１２列のＣＭＯＳセンサの２次元アレイを含む、請求項４１〜４７のいずれかに記載の装置。
【請求項４９】
２次元アレイが少なくとも２０４８行および少なくとも２０４８列のＣＭＯＳセンサを含む、請求項４８に記載の装置。
【請求項５０】
２次元アレイが少なくとも７４００行および少なくとも７４００列のＣＭＯＳセンサを含む、請求項４９に記載の装置。
【請求項５１】
装置であって、
ＣＭＯＳセンサ（１０５）アレイ（１００）を含み、各センサが化学感応性電界効果トランジスタ（ｃｈｅｍＦＥＴ）（１５０）を含み、該ｃｈｅｍＦＥＴが：
フローティングゲート構造（１７０）、および
第２の半導体型を有する領域に設けられた第１の半導体型を有するソースおよびドレイン（ここで、第２の半導体型を有する領域とソースまたはドレインに電気的に接続する電気伝導体が存在しない）
を含む、前記装置。
【請求項５２】
アレイ内全てのｃｈｅｍＦＥＴの第２の半導体型を有する全ての領域を一緒に接続する少なくとも１つの第１の電気伝導体をさらに含む、請求項５１に記載の装置。
【請求項５３】
ｃｈｅｍＦＥＴがｐ−チャンネルｃｈｅｍＦＥＴであり、第２の半導体型を有する領域が、アレイのｐ型基板（１５２）内にｎ型ウェルとして形成される、請求項５１または５２に記載の装置。
【請求項５４】
各センサが：
ｃｈｅｍＦＥＴを含む複数の電界効果トランジスタ（ＦＥＴ）、および
複数のＦＥＴに電気的に接続した複数の第２の電気伝導体を含み、
複数のＦＥＴが、複数の第２の電気伝導体が、各センサによって占有された部分を横断しかつアレイの多数のセンサを相互接続する４つ以下の導体を含むように配置されている、請求項５１〜５３のいずれかに記載の装置。
【請求項５５】
各センサがｃｈｅｍＦＥＴを含む３つ以下の電界効果トランジスタ（ＦＥＴ）を含む、請求項５１〜５４のいずれかに記載の装置。
【請求項５６】
各センサがｃｈｅｍＦＥＴを含む３つのＦＥＴからなる、請求項５５に記載の装置。
【請求項５７】
各センサの全てのＦＥＴが同じチャンネル型であり、かつ第２の半導体型を有する領域に実装されている、請求項５４〜５６のいずれかに記載の装置。
【請求項５８】
各センサ内の全てのＦＥＴがｐ−チャンネルＦＥＴであり、第２の半導体型を有する領域が、アレイのｐ型基板（１５２）内にｎ型ウェルとして形成される、請求項５７に記載の装置。
【請求項５９】
各センサがアレイ表面上の１０マイクロメーター×１０マイクロメーター以下の面積を占める、請求項５１〜５８のいずれかに記載の装置。
【請求項６０】
各センサが占める面積が約５マイクロメーター×５マイクロメーター以下である、請求項５９に記載の装置。
【請求項６１】
各センサが占める面積が約３マイクロメーター×３マイクロメーター以下である、請求項６０に記載の装置。
【請求項６２】
アレイが、複数行および複数列に配置されたＣＭＯＳセンサの２次元アレイを含む、請求項５１〜６１のいずれかに記載の装置。
【請求項６３】
アレイが少なくとも５１２行および少なくとも５１２列のＣＭＯＳセンサを含む、請求項６２に記載の装置。
【請求項６４】
複数列の各列に関して、アレイが：
一定のドレイン電流および一定のドレイン−ソース電圧を列内の各ｃｈｅｍＦＥＴに提供するよう構成された列回路（１１０）をさらに含む、請求項６２または６３に記載の装置。
【請求項６５】
列回路が、２つの演算増幅器（１０７Ａ、Ｂ）、および、一定のドレイン−ソース電圧を提供するための、各ｃｈｅｍＦＥＴとケルビンブリッジ形態に配置されたダイオード接続ＦＥＴを含む、請求項６４に記載の装置。
【請求項６６】
アレイが、
複数行の各行を有効にする少なくとも１つの行選択シフトレジスタ（１９２）、および
複数列の各列からｃｈｅｍＦＥＴ出力信号を取得する列選択シフトレジスタ（１９４）をさらに含む、請求項６２〜６５のいずれかに記載のアレイ。
【請求項６７】
少なくとも１つの列選択シフトレジスタが、複数列のうち多数の列からｃｈｅｍＦＥＴ出力信号を同時に取得するための、複数の列選択シフトレジスタ（１９４１、１９４２）を含む、請求項６６に記載の装置。
【請求項６８】
少なくとも１つの行選択シフトレジスタが、複数行のうち多数の行を同時に有効にするための、複数の行選択シフトレジスタを含む、請求項６６または６７に記載の装置。
【請求項６９】
少なくとも１つの出力ドライバ（１９８）をさらに含み、該少なくとも１つの出力ドライバが：
少なくとも１つのバッファ増幅器（１９９）、および
少なくとも１つのアレイ出力信号（Ｖｏｕｔ）を提供するための、複数列の少なくともいくつかの列と少なくとも１つのバッファ増幅器とを接続する少なくとも１つの非対称なスイッチ（１９１）を含み、
該少なくとも１つの非対称なスイッチが、サイズが異なるＦＥＴを有するＣＭＯＳペアトランスミッションゲートを含む、請求項６２〜６８のいずれかに記載の装置。
【請求項７０】
アレイの全てのｃｈｅｍＦＥＴからのｃｈｅｍＦＥＴ出力信号の集合がデータフレームを構築し、かつ、少なくとも１つの行選択シフトレジスタ、少なくとも１つの列選択シフトレジスタおよび／または少なくとも１つの出力ドライバが、少なくとも２０フレーム／秒のフレームレートでアレイから多数のデータフレームを提供するために、少なくとも１つのアレイ出力信号を生成するように構成されている、請求項６９に記載のアレイ。
【請求項７１】
各センサのｃｈｅｍＦＥＴがイオン感応性電界効果型トランジスタ（ＩＳＦＥＴ）である、請求項５１〜７０のいずれかに記載の装置。
【請求項７２】
アレイの少なくとも１つの第１のセンサが、少なくとも１つの第１の分析物に化学感応性があるように構成された第１のｃｈｅｍＦＥＴを含み、かつ
アレイの少なくとも１つの第２のセンサが、少なくとも１つの第１の分析物とは異なる少なくとも１つの第２の分析物に、化学的に感応するように構成された第２のｃｈｅｍＦＥＴを含む、請求項項５１〜７０のいずれかに記載の装置。
【請求項７３】
少なくとも１つの第１の分析物が核酸シークエンシングに関連した少なくとも１つの第１の結合事象を示し、また少なくとも１つの第２の分析物が核酸シークエンシングに関連した少なくとも１つの第２の結合事象を示す、請求項７２に記載の装置。
【請求項７４】
装置であって、
電子センサ（１０５）のアレイ（１００）を含み、各センサが１つの化学感応性電界効果トランジスタ（ｃｈｅｍＦＥＴ）（１５０）を含む３つの電界効果トランジスタ（ＦＥＴ）からなる、前記装置。
【請求項７５】
ｃｈｅｍＦＥＴが、
フローティングゲート構造（１７０）、および、
第２の半導体型を有する領域に設けられた第１の半導体型を有するソース（１５６）およびドレイン（１５８）（ここで、第２の半導体型を有する領域とソースまたはドレインとを電気的に接続する電気伝導体が存在しない）
を含む、請求項７４に記載の装置。
【請求項７６】
装置であって、
電子センサ（１０５）のアレイ（１００）を含み、各センサが３つ以下の電界効果トランジスタ（ＦＥＴ）を含み、３つ以下のＦＥＴが１つの化学感応性電界効果トランジスタ（ｃｈｅｍＦＥＴ）を含む、前記装置。
【請求項７７】
装置であって、
電子センサ（１０５）のアレイ（１００）を含み、各センサが、
１つの化学感応性電界効果トランジスタ（ｃｈｅｍＦＥＴ）（１５０）を含む複数の電界効果トランジスタ（ＦＥＴ）および
前記複数のＦＥＴに電気的に接続した複数の導体
を含み、
前記複数のＦＥＴが、各センサによって占有された部分を横断し、かつ、アレイの多数のセンサを相互接続する４つ以下の導体を含むように配置される、前記装置。
【請求項７８】
装置であって、
ＣＭＯＳセンサ（１０５）のアレイ（１００）を含み、各センサが１つの化学感応性電界効果トランジスタ（ｃｈｅｍＦＥＴ）（１５０）を含む複数の電界効果トランジスタ（ＦＥＴ）を含み、各センサの全てのＦＥＴが同じチャンネル型であり、かつアレイ基板の単一の半導体領域に実装されている、前記装置。
【請求項７９】
各センサ内の全てのＦＥＴがｐ−チャンネルＦＥＴであり、アレイ基板がｐ型基板（１５２）であり、単一の半導体領域がｐ型基板内にｎ型ウェル（１５４）として形成される、請求項７８に記載の装置。
【請求項８０】
センサアレイ（１００）であって、
複数行および複数列に配置された複数の電子センサ（１０５）含み、各センサが、アレイ表面に近接する分析物の存在および／または濃度を示す出力信号を提供するように構成された化学感応性電界効果トランジスタ（ｃｈｅｍＦＥＴ）（１５０）を含み、
複数列の各列について、各アレイが、
列内の各ｃｈｅｍＦＥＴに、一定のドレイン電流および一定のドレイン−ソース電圧を提供するよう構成された列回路（１１０）をさらに含み、列回路が、２つの演算増幅器、および、一定のドレイン−ソース電圧を提供するための、各ｃｈｅｍＦＥＴとケルビンブリッジ形態に配置されたダイオード接続ＦＥＴを含む、前記センサアレイ。
【請求項８１】
センサアレイ（１００）であって、
複数行および複数列に配置された複数の電子センサ（１０５）（各センサは、アレイ表面に近接する分析物の存在および／または濃度を示す出力信号を提供するように構成された化学感応性電界効果トランジスタ（ｃｈｅｍＦＥＴ）（１５０）である）、
複数行の各行を有効にする少なくとも１つの行選択シフトレジスタ（１９２）、および
複数列の各列から出力信号を取得する少なくとも１つの列シフトレジスタ（１９４）
を含む、前記センサアレイ。
【請求項８２】
少なくとも１つの列選択シフトレジスタが、複数列のうち多数の列からｃｈｅｍＦＥＴ出力信号を同時に取得するための、複数の列選択シフトレジスタを含む、請求項８１に記載のアレイ。
【請求項８３】
少なくとも１つの行選択シフトレジスタが、複数行のうち多数の行を同時に有効にするための、複数の行選択シフトレジスタを含む、請求項８１または８２に記載のアレイ。
【請求項８４】
少なくとも１つの出力ドライバ（１９８）をさらに含み、該少なくとも１つの出力ドライバが、
少なくとも１つのバッファ増幅器（１９９）、および
少なくとも１つのアレイ出力信号（Ｖｏｕｔ）を提供するために、複数列の少なくともいくつかの列を少なくとも１つのバッファ増幅器に接続するための少なくとも１つの非対称なスイッチ（１９１）を含み、
該少なくとも１つの非対称なスイッチが、サイズが異なるＦＥＴを有するＣＭＯＳペアトランスミッションゲートを含む、請求項８１〜８３のいずれかに記載の装置。
【請求項８５】
アレイの全てのｃｈｅｍＦＥＴからのｃｈｅｍＦＥＴ出力信号の集合がデータフレームを構築し、かつ、少なくとも１つの行選択シフトレジスタ、少なくとも１つの列選択シフトレジスタ、および／または少なくとも１つの出力ドライバが、少なくとも２０フレーム／秒のフレームレートでアレイから多数のデータフレームを提供するために、少なくとも１つのアレイ出力信号を生成するように構成されている、請求項８４に記載の装置。
【請求項８６】
装置であって、
ＣＭＯＳセンサ（１０５）のアレイ（１００）を含み、各センサが化学感応性電界効果トランジスタ（ｃｈｅｍＦＥＴ）（１５０）を含み、ｃｈｅｍＦＥＴが、
フローティングゲート構造（１７０）、および
第２の半導体型を有する領域に設けられた第１の半導体型を有するソース（１５６）およびドレイン（１５８）（ここで、第２の半導体型を有する領域とソースまたはドレインとを電気的に接続する電気伝導体が存在しない）
を含み、
ここで、
前記アレイが、少なくとも５１２行および少なくとも５１２列のＣＭＯＳセンサの２次元アレイを含み、
各センサが、ｃｈｅｍＦＥＴを含む３つの電界効果トランジスタ（ＦＥＴ）からなり、
各センサが、前記３つのＦＥＴに電気的に接続した複数の導体を含み、
前記３つのＦＥＴは、複数の導体が、各センサによって占有されたエリアを横断し、かつアレイの多数のセンサを相互接続する４つ以下の導体を含むように配置され、
各センサの全てのＦＥＴは同じチャンネル型であり、かつアレイ基板の単一の半導体領域に実装され、かつ
アレイの全てのｃｈｅｍＦＥＴからのｃｈｅｍＦＥＴ出力シグナルの集合がデータフレームを構築し、
かつ、該装置が、
少なくとも２０フレーム／秒のフレームレートでアレイから多数のデータフレームを与えるために少なくとも１つのアレイ出力シグナル（Ｖｏｕｔ）を生成するよう構成され、前記アレイに接続された制御回路（１１０、１９２、１９４、１９８）をさらに含む、前記装置。
【請求項８７】
ＣＭＯＳセンサ（１０５）のアレイ（１００）の製造方法であって、各センサが化学感応性電界効果トランジスタ（ｃｈｅｍＦＥＴ）（１５０）を含み、該方法が、
Ａ）アレイを含む少なくとも１つのダイシングされた部分を形成するためにアレイを含む半導体ウェハをダイシングすること、および
Ｂ）前記少なくとも１つのダイシングされた部分上をフォーミングガスアニールすること
を含む、前記方法。
【請求項８８】
Ｂ）が、
Ｃ）少なくとも１つのダイシングされた部分を水素および窒素の混合ガス中で加熱すること
を含む、請求項８７に記載の方法。
【請求項８９】
混合ガスが約１０％〜１５％の水素を含むことを特徴とする、請求項８８に記載の方法。
【請求項９０】
Ｃ）が、
Ｄ）少なくとも１つのダイシングされた部分を約３０〜６０分間加熱すること
をさらに含む、請求項８８または８９に記載の方法。
【請求項９１】
Ｃ）が、
少なくとも１つのダイシングされた部分を約４００セ氏度から約４２５セ氏度の温度範囲で加熱すること
をさらに含む、請求項８８〜８９のいずれかに記載の方法。
【請求項９２】
混合ガスが１０％の水素を含み、Ｃ）が、
少なくとも１つのダイシングされた部分をセ氏約４２５度の温度で約３０分間加熱すること
を含む、請求項８８に記載の方法。
【請求項９３】
Ａ）の前に半導体ウェハ上の事前フォーミングガスアニールを行うことをさらに含む、請求項９１または９２に記載の方法。
【請求項９４】
ＣＭＯＳセンサ（１０５）のアレイ（１００）の製造方法であって、各センサが、
プラズマ化学気相成長法（ＰＥＣＶＤ）で蒸着された窒化シリコンおよび／または酸窒化シリコンの化学感応性パシベーション層を有する化学感応性電界効果トランジスタ（ｃｈｅｍＦＥＴ）（１５０）を含み、該方法が、
Ａ）パシベーション層のポロシティーを減少させ、および／または密度を増加させるために化学感応性パシベーション層上に、少なくとも１つの追加パシベーション物質を蒸着することを含む、前記方法。
【請求項９５】
少なくとも１つの追加パシベーション物質が、窒化シリコン、酸窒化シリコン、酸化アルミニウム、酸化タンタル、酸化スズおよび二酸化ケイ素からなる群から選択される、請求項９４に記載の方法。
【請求項９６】
Ａ）が、ＲＦスパッタリング、ＤＣマグネトロンスパッタリング、熱または電子ビーム蒸着、または少なくとも１つの追加パシベーション物質のイオンアシスト蒸着を含む、請求項９４または９５に記載の方法。
【請求項９７】
Ａ）が、少なくとも１つの追加パシベーション物質を４００〜６００オングストロームの厚さで蒸着することを含む、請求項９４〜９６のいずれかに記載の方法。
【請求項９８】
核酸をシークエンシングする方法であって、
複数のテンプレート核酸を複数の反応チャンバ内に配置すること（ここで、複数の反応チャンバは、各反応チャンバに対して少なくとも１つの化学感応性電界効果トランジスタ（ｃｈｅｍＦＥＴ）を含んでいるｃｈｅｍＦＥＴアレイに接触しており、各テンプレート核酸は、シークエンシングプライマーとハイブリダイズし、かつポリメラーゼと結合している）、
１または２以上の既知のヌクレオチド三リン酸を、順番にシークエンシングプライマーの３’末端に取り込むことにより、新しい核酸鎖を合成すること、
アレイ内の少なくとも１つのｃｈｅｍＦＥＴでの電流の変化によって、前記１または２以上の既知のヌクレオチド三リン酸の取り込みを検出すること、
を含む、前記方法。
【請求項９９】
ｃｈｅｍＦＥＴアレイが２５６を超えるセンサを含む、請求項９８に記載の方法。
【請求項１００】
核酸をシークエンシングする方法であって、
複数のテンプレート核酸を複数の反応チャンバ内に配置すること（ここで、複数の反応チャンバは、各反応チャンバに対して少なくとも１つの化学感応性電界効果トランジスタ（ｃｈｅｍＦＥＴ）を含んでいるｃｈｅｍＦＥＴアレイに接触しており、各テンプレート核酸は、シークエンシングプライマーとハイブリダイズし、かつポリメラーゼと結合している）、
１または２以上の既知のヌクレオチド三リン酸を、順番にシークエンシングプライマーの３’末端に取り込むことにより、新しい核酸鎖を合成すること、
シークエンシング反応副生成物の生成によって、前記１または２以上の既知のヌクレオチド三リン酸の取り込みを検出すること、
を含み、ここで、隣接するチャンバ間の中心間距離が１〜１０μｍである、
前記方法。
【請求項１０１】
核酸をシークエンシングする方法であって、
複数のテンプレート核酸を複数の反応チャンバ内に配置すること（ここで、複数の反応チャンバは、各反応チャンバに対して少なくとも１つの化学感応性電界効果トランジスタ（ｃｈｅｍＦＥＴ）を含んでいるｃｈｅｍＦＥＴアレイに接触しており、各テンプレート核酸は、シークエンシングプライマーとハイブリダイズし、かつポリメラーゼと結合している）、
１または２以上の既知のヌクレオチド三リン酸を、順番にシークエンシングプライマーの３’末端に取り込むことにより、新しい核酸鎖を合成すること、
前記１または２以上の既知のヌクレオチド三リン酸の取り込みの指標としての無機ピロリン酸（ＰＰｉ）の放出を直接検出すること、
を含む、前記方法。
【請求項１０２】
表面にＰＰｉ受容体が配置された化学感応性電界効果トランジスタ（ｃｈｅｍＦＥＴ）を含む、装置。
【請求項１０３】
保護層で被覆された能動半導体素子上でセンサのアレイとともに用いるための流体アセンブリであって、
センサアレイに嵌合するための開口部を有する第１の要素、および
流体密封状態で第１の要素に固定されており、かつ、流体経路を支持するための、第１のおよび第２のポートを有する、第２の要素を含み、前記第１のおよび第２の要素およびセンサアレイは、フローチャンバを規定し、
これにより、前記ポートの一方に導入された流体は、前記ポートのもう一方を介して流出する前に、前記アレイの上を流れる、前記流体アセンブリ。
【請求項１０４】
保護層で被覆された能動半導体素子上でセンサのアレイとともに用いるための流体アセンブリであって、
前記保護層への流体アクセスを提供するように構成され配置された、マイクロウェルアレイ、
マイクロウェルアレイの周囲のセンサアレイに嵌合するための開口部を有する、第１の要素、および
流体密封状態で第１の要素に固定されており、かつ、流体経路を支持するための、第１のおよび第２のポートを有する、第２の要素を含み、前記第１のおよび第２の要素およびマイクロウェルアレイは、センサアレイに嵌合した場合に半導体素子の保護層の上のフローチャンバを規定し、
これにより、前記ポートの一方に導入された流体は、前記ポートのもう一方を介して流出する前に、マイクロウェルアレイの上を流れ、能動半導体素子は、マイクロウェルアレイの少なくともいくつかのマイクロウェルにおける化学的活性を感知する、前記流体アセンブリ。
【請求項１０５】
フローチャンバの天井に沿った流体に接触するように、第１のポートと第２のポートの間の第２の要素の内部または上に形成された電極をさらに含む、請求項９８または９９に記載の流体アセンブリ。
【請求項１０６】
第２のポート内に装着され、該ポートを通って流れる流体と接触する導電性毛細管を含む、参照電極をさらに含む、請求項９８または９９に記載の流体アセンブリ。
【請求項１】
装置であって、ＣＭＯＳセンサ（１０５）のアレイ（１００）を含み、各センサが、化学感応性電界効果トランジスタ（ｃｈｅｍＦＥＴ）（１５０）を含み、かつアレイ表面上の約１０マイクロメーター×１０マイクロメーター以下の面積を占める、前記装置。
【請求項２】
各センサが占める面積が約９マイクロメーター×９マイクロメーター以下である、請求項１に記載の装置。
【請求項３】
各センサが占める面積が約５マイクロメーター×５マイクロメーター以下である、請求項２に記載の装置。
【請求項４】
各センサが占める面積が約３マイクロメーター×３マイクロメーター以下である、請求項３に記載の装置。
【請求項５】
複数のＣＭＯＳセンサが２５６を超えるセンサを含む、請求項１〜４のいずれかに記載の装置。
【請求項６】
アレイが少なくとも５１２行および少なくとも５１２列のＣＭＯＳセンサの２次元アレイを含む、請求項５に記載の装置。
【請求項７】
２次元アレイが少なくとも２０４８行および少なくとも２０４８列のＣＭＯＳセンサを含む、請求項６に記載の装置。
【請求項８】
２次元アレイが少なくとも７４００行および少なくとも７４００列のＣＭＯＳセンサを含む、請求項６に記載の装置。
【請求項９】
アレイの全てのｃｈｅｍＦＥＴからのｃｈｅｍＦＥＴ出力信号の集合がデータフレームを構築し、装置が、アレイに接続され、少なくとも１つのアレイ出力信号（Ｖｏｕｔ）を生成し、少なくとも１０フレーム／秒のフレームレートでアレイから多数のデータフレームを提供するように構成された制御回路（１１０、１９２、１９４、１９８）をさらに含む、請求項５〜８のいずれかに記載の装置。
【請求項１０】
フレームレートが少なくとも２０フレーム／秒となるように制御回路が構成される、請求項９に記載の装置。
【請求項１１】
フレームレートが少なくとも３０フレーム／秒となるように制御回路が構成される、請求項１０に記載の装置。
【請求項１２】
フレームレートが少なくとも４０フレーム／秒となるように制御回路が構成される、請求項１１に記載の装置。
【請求項１３】
各センサのｃｈｅｍＦＥＴが：
フローティングゲート構造（１７０）、および、
第２の半導体型を有する領域に設けられた第１の半導体型を有するソース（１５６）およびドレイン（１５８）（ここで、第２の半導体型を有する領域とソースまたはドレインとを電気的に接続する電気伝導体が存在しない）
を含む、請求項１〜１２のいずれかに記載の装置。
【請求項１４】
アレイ内全てのｃｈｅｍＦＥＴの第２の半導体型を有する全ての領域を電気的に接続するための少なくとも１つの第１の電気伝導体をさらに含む、請求項１３に記載の装置。
【請求項１５】
各センサが：
ｃｈｅｍＦＥＴを含む複数の電界効果トランジスタ（ＦＥＴ）、および
複数のＦＥＴに電気的に接続した複数の第２の電気伝導体を含み、
前記複数のＦＥＴが、各センサによって占有されたエリアを横断し、アレイの多数のセンサを相互接続する４つ以下の導体を含むように配置される、請求項１〜１４のいずれかに記載の装置。
【請求項１６】
各センサがｃｈｅｍＦＥＴを含む３つ以下の電界効果トランジスタ（ＦＥＴ）を含む、請求項１〜１５のいずれかに記載の装置。
【請求項１７】
各センサの全てのＦＥＴが同じチャンネル型であり、第２の半導体型を有する領域に実装される、請求項１５または１６に記載の装置。
【請求項１８】
各センサのｃｈｅｍＦＥＴがイオン感応性電界効果型トランジスタ（ＩＳＦＥＴ）である、請求項１〜１７のいずれかに記載の装置。
【請求項１９】
アレイの少なくとも１つの第１のセンサが、少なくとも１つの第１の分析物に化学感応性があるよう構成された第１のｃｈｅｍＦＥＴを含み、かつ
アレイの少なくとも１つの第２のセンサが、前記少なくとも１つの第１の分析物とは異なる少なくとも１つの第２の分析物に化学感応性があるよう構成された第２のｃｈｅｍＦＥＴを含む、請求項１〜１７のいずれかに記載の装置。
【請求項２０】
少なくとも１つの第１の分析物が少なくとも１つの核酸シークエンシングに関連した結合事象を示し、かつ少なくとも１つの第２の分析物が核酸シークエンシングに関連した少なくとも１つの第２の結合事象を示す、請求項１９に記載の装置。
【請求項２１】
少なくとも５１２行および少なくとも５１２列の電子センサを含み、各センサが２次元アレイ表面に近接する分析物の存在および／または濃度を示す出力信号を提供するように構成された化学感応性電界効果トランジスタ（ｃｈｅｍＦＥＴ）（１５０）を含む、電子センサの２次元アレイ（１０５）を含む、センサアレイ（１００）。
【請求項２２】
約７ｍｍ×７ｍｍのサイズを有する半導体ダイ上に構成されたアレイである、請求項２１に記載のアレイ。
【請求項２３】
アレイが少なくとも２０４８行および少なくとも２０４８列の電子センサを含む、請求項２１に記載のアレイ。
【請求項２４】
半導体ダイ上に構成されたアレイが、約２０ｍｍ×２０ｍｍのサイズを有する、請求項２３に記載のアレイ。
【請求項２５】
アレイが少なくとも７４００行および少なくとも７４００列の電子センサを含む、請求項２１に記載のアレイ。
【請求項２６】
半導体ダイ上に設けられたアレイが、約２０ｍｍ×２０ｍｍのサイズを有する、請求項２５に記載のアレイ。
【請求項２７】
アレイが、特定用途集積回路（ＡＳＩＣ）として構成され、複数列の各列に対し、ＡＳＩＣが、列内の各ｃｈｅｍＦＥＴに、一定のドレイン電流および一定のドレイン−ソース電圧を提供するように構成された列回路（１１０）を含む、請求項項２１〜２６のいずれかに記載のアレイ。
【請求項２８】
列回路が、２つの演算増幅器（１０７Ａ、Ｂ）、および、一定のドレイン−ソース電圧を提供するための、各ｃｈｅｍＦＥＴとケルビンブリッジ形態に配置されたダイオード接続ＦＥＴを含む、請求項２７に記載のアレイ。
【請求項２９】
ＡＳＩＣがさらに：
複数行の各行を有効にする少なくとも１つの行選択シフトレジスタ（１９２）、および
複数列の各列からの出力信号を取得する少なくとも１つの列選択シフトレジスタ（１９４）を含む、請求項２７または２８に記載のアレイ。
【請求項３０】
少なくとも１つの列選択シフトレジスタが、複数列のうち多数の列からｃｈｅｍＦＥＴ出力信号を同時に取得するための、複数の列選択シフトレジスタ（１９４１、１９４２）を含む、請求項２９に記載のアレイ。
【請求項３１】
少なくとも１つの行選択シフトレジスタが、複数行のうち多数の行を同時に有効にするための、複数の行選択シフトレジスタを含む、請求項２９または３０に記載のアレイ。
【請求項３２】
ＡＳＩＣが少なくとも１つの出力ドライバ（１９８）をさらに含み、該少なくとも１つの出力ドライバが：
少なくとも１つのバッファ増幅器（１９９）、および
多数のｃｈｅｍＦＥＴ出力信号に基づく少なくとも１つのアレイ出力信号（Ｖｏｕｔ）を提供するために、複数列の少なくともいくつかの列を、少なくとも１つのバッファ増幅器に接続するための少なくとも１つのスイッチ（１９１）
を含む、請求項２７〜３１のいずれかに記載のアレイ。
【請求項３３】
アレイの全てのｃｈｅｍＦＥＴからのｃｈｅｍＦＥＴ出力信号の集合がデータフレームを構築し、かつ、少なくとも１つの行選択シフトレジスタ、少なくとも１つの列選択シフトレジスタおよび／または少なくとも１つの出力ドライバが、少なくとも１０フレーム／秒のフレームレートでアレイから多数のデータフレームを提供するために、少なくとも１つのアレイ出力信号を生成するように構成されている、請求項３２に記載のアレイ。
【請求項３４】
フレームレートが少なくとも２０フレーム／秒である、請求項３３に記載のアレイ。
【請求項３５】
フレームレートが少なくとも３０フレーム／秒である、請求項３４に記載のアレイ。
【請求項３６】
フレームレートが少なくとも４０フレーム／秒である、請求項３５に記載のアレイ。
【請求項３７】
少なくとも１つのスイッチが、異なるサイズのＦＥＴを有するＣＭＯＳペアトランスミッションゲートを含む少なくとも１つの非対称スイッチを含む、請求項３２〜３６のいずれかに記載の装置。
【請求項３８】
各センサのｃｈｅｍＦＥＴがイオン感応性電界効果型トランジスタ（ＩＳＦＥＴ）である、請求項２１〜３７のいずれかに記載のアレイ。
【請求項３９】
アレイの少なくとも１つの第１のセンサが、少なくとも１つの第１の分析物に化学感応性があるように構成された第１のｃｈｅｍＦＥＴを含み、かつ
アレイの少なくとも１つの第２のセンサが、少なくとも１つの第１の分析物とは異なる少なくとも１つの第２の分析物に、化学感応性があるように構成された第２のｃｈｅｍＦＥＴを含む、
請求項項２１〜３０のいずれかに記載のアレイ。
【請求項４０】
少なくとも１つの第１の分析物が核酸シークエンシングプロセスに関連した少なくとも１つの第１の結合事象を示し、かつ、少なくとも１つの第２の分析物が核酸シークエンシングプロセスに関連した少なくとも１つの第２の結合事象を示す、請求項３９に記載のアレイ。
【請求項４１】
装置であって、
ＣＭＯＳセンサ（１０５）のアレイ（１００）を含み、各センサが１つの化学感応性電界効果トランジスタ（ｃｈｅｍＦＥＴ）（１５０）を含み、
ＣＭＯＳセンサのアレイは２５６を超えるセンサを含み、アレイの全てのｃｈｅｍＦＥＴからのｃｈｅｍＦＥＴ出力シグナルの集合がデータフレームを構築し、かつ、該装置が：
アレイに接続され、少なくとも１フレーム／秒のフレームレートでアレイから多数のデータフレームを提供するために、少なくとも１つのアレイ出力信号（Ｖｏｕｔ）を生成するように構成されている制御回路（１１０、１９２、１９４、１９８）をさらに含む、前記装置。
【請求項４２】
フレームレートが、少なくとも１０フレーム／秒のフレームレートになるように制御回路が構成されている、請求項４１に記載の装置。
【請求項４３】
フレームレートが、少なくとも２０フレーム／秒のフレームレートになるように制御回路が構成されている、請求項４２に記載の装置。
【請求項４４】
フレームレートが、少なくとも３０フレーム／秒のフレームレートになるように制御回路が構成されている、請求項４３に記載の装置。
【請求項４５】
フレームレートが、少なくとも４０フレーム／秒のフレームレートになるように制御回路が構成されている、請求項４４に記載の装置。
【請求項４６】
フレームレートが、少なくとも５０フレーム／秒のフレームレートになるように制御回路が構成されている、請求項４５に記載の装置。
【請求項４７】
フレームレートが、少なくとも１００フレーム／秒のフレームレートになるように制御回路が構成されている、請求項４６に記載の装置。
【請求項４８】
アレイが少なくとも５１２行および少なくとも５１２列のＣＭＯＳセンサの２次元アレイを含む、請求項４１〜４７のいずれかに記載の装置。
【請求項４９】
２次元アレイが少なくとも２０４８行および少なくとも２０４８列のＣＭＯＳセンサを含む、請求項４８に記載の装置。
【請求項５０】
２次元アレイが少なくとも７４００行および少なくとも７４００列のＣＭＯＳセンサを含む、請求項４９に記載の装置。
【請求項５１】
装置であって、
ＣＭＯＳセンサ（１０５）アレイ（１００）を含み、各センサが化学感応性電界効果トランジスタ（ｃｈｅｍＦＥＴ）（１５０）を含み、該ｃｈｅｍＦＥＴが：
フローティングゲート構造（１７０）、および
第２の半導体型を有する領域に設けられた第１の半導体型を有するソースおよびドレイン（ここで、第２の半導体型を有する領域とソースまたはドレインに電気的に接続する電気伝導体が存在しない）
を含む、前記装置。
【請求項５２】
アレイ内全てのｃｈｅｍＦＥＴの第２の半導体型を有する全ての領域を一緒に接続する少なくとも１つの第１の電気伝導体をさらに含む、請求項５１に記載の装置。
【請求項５３】
ｃｈｅｍＦＥＴがｐ−チャンネルｃｈｅｍＦＥＴであり、第２の半導体型を有する領域が、アレイのｐ型基板（１５２）内にｎ型ウェルとして形成される、請求項５１または５２に記載の装置。
【請求項５４】
各センサが：
ｃｈｅｍＦＥＴを含む複数の電界効果トランジスタ（ＦＥＴ）、および
複数のＦＥＴに電気的に接続した複数の第２の電気伝導体を含み、
複数のＦＥＴが、複数の第２の電気伝導体が、各センサによって占有された部分を横断しかつアレイの多数のセンサを相互接続する４つ以下の導体を含むように配置されている、請求項５１〜５３のいずれかに記載の装置。
【請求項５５】
各センサがｃｈｅｍＦＥＴを含む３つ以下の電界効果トランジスタ（ＦＥＴ）を含む、請求項５１〜５４のいずれかに記載の装置。
【請求項５６】
各センサがｃｈｅｍＦＥＴを含む３つのＦＥＴからなる、請求項５５に記載の装置。
【請求項５７】
各センサの全てのＦＥＴが同じチャンネル型であり、かつ第２の半導体型を有する領域に実装されている、請求項５４〜５６のいずれかに記載の装置。
【請求項５８】
各センサ内の全てのＦＥＴがｐ−チャンネルＦＥＴであり、第２の半導体型を有する領域が、アレイのｐ型基板（１５２）内にｎ型ウェルとして形成される、請求項５７に記載の装置。
【請求項５９】
各センサがアレイ表面上の１０マイクロメーター×１０マイクロメーター以下の面積を占める、請求項５１〜５８のいずれかに記載の装置。
【請求項６０】
各センサが占める面積が約５マイクロメーター×５マイクロメーター以下である、請求項５９に記載の装置。
【請求項６１】
各センサが占める面積が約３マイクロメーター×３マイクロメーター以下である、請求項６０に記載の装置。
【請求項６２】
アレイが、複数行および複数列に配置されたＣＭＯＳセンサの２次元アレイを含む、請求項５１〜６１のいずれかに記載の装置。
【請求項６３】
アレイが少なくとも５１２行および少なくとも５１２列のＣＭＯＳセンサを含む、請求項６２に記載の装置。
【請求項６４】
複数列の各列に関して、アレイが：
一定のドレイン電流および一定のドレイン−ソース電圧を列内の各ｃｈｅｍＦＥＴに提供するよう構成された列回路（１１０）をさらに含む、請求項６２または６３に記載の装置。
【請求項６５】
列回路が、２つの演算増幅器（１０７Ａ、Ｂ）、および、一定のドレイン−ソース電圧を提供するための、各ｃｈｅｍＦＥＴとケルビンブリッジ形態に配置されたダイオード接続ＦＥＴを含む、請求項６４に記載の装置。
【請求項６６】
アレイが、
複数行の各行を有効にする少なくとも１つの行選択シフトレジスタ（１９２）、および
複数列の各列からｃｈｅｍＦＥＴ出力信号を取得する列選択シフトレジスタ（１９４）をさらに含む、請求項６２〜６５のいずれかに記載のアレイ。
【請求項６７】
少なくとも１つの列選択シフトレジスタが、複数列のうち多数の列からｃｈｅｍＦＥＴ出力信号を同時に取得するための、複数の列選択シフトレジスタ（１９４１、１９４２）を含む、請求項６６に記載の装置。
【請求項６８】
少なくとも１つの行選択シフトレジスタが、複数行のうち多数の行を同時に有効にするための、複数の行選択シフトレジスタを含む、請求項６６または６７に記載の装置。
【請求項６９】
少なくとも１つの出力ドライバ（１９８）をさらに含み、該少なくとも１つの出力ドライバが：
少なくとも１つのバッファ増幅器（１９９）、および
少なくとも１つのアレイ出力信号（Ｖｏｕｔ）を提供するための、複数列の少なくともいくつかの列と少なくとも１つのバッファ増幅器とを接続する少なくとも１つの非対称なスイッチ（１９１）を含み、
該少なくとも１つの非対称なスイッチが、サイズが異なるＦＥＴを有するＣＭＯＳペアトランスミッションゲートを含む、請求項６２〜６８のいずれかに記載の装置。
【請求項７０】
アレイの全てのｃｈｅｍＦＥＴからのｃｈｅｍＦＥＴ出力信号の集合がデータフレームを構築し、かつ、少なくとも１つの行選択シフトレジスタ、少なくとも１つの列選択シフトレジスタおよび／または少なくとも１つの出力ドライバが、少なくとも２０フレーム／秒のフレームレートでアレイから多数のデータフレームを提供するために、少なくとも１つのアレイ出力信号を生成するように構成されている、請求項６９に記載のアレイ。
【請求項７１】
各センサのｃｈｅｍＦＥＴがイオン感応性電界効果型トランジスタ（ＩＳＦＥＴ）である、請求項５１〜７０のいずれかに記載の装置。
【請求項７２】
アレイの少なくとも１つの第１のセンサが、少なくとも１つの第１の分析物に化学感応性があるように構成された第１のｃｈｅｍＦＥＴを含み、かつ
アレイの少なくとも１つの第２のセンサが、少なくとも１つの第１の分析物とは異なる少なくとも１つの第２の分析物に、化学的に感応するように構成された第２のｃｈｅｍＦＥＴを含む、請求項項５１〜７０のいずれかに記載の装置。
【請求項７３】
少なくとも１つの第１の分析物が核酸シークエンシングに関連した少なくとも１つの第１の結合事象を示し、また少なくとも１つの第２の分析物が核酸シークエンシングに関連した少なくとも１つの第２の結合事象を示す、請求項７２に記載の装置。
【請求項７４】
装置であって、
電子センサ（１０５）のアレイ（１００）を含み、各センサが１つの化学感応性電界効果トランジスタ（ｃｈｅｍＦＥＴ）（１５０）を含む３つの電界効果トランジスタ（ＦＥＴ）からなる、前記装置。
【請求項７５】
ｃｈｅｍＦＥＴが、
フローティングゲート構造（１７０）、および、
第２の半導体型を有する領域に設けられた第１の半導体型を有するソース（１５６）およびドレイン（１５８）（ここで、第２の半導体型を有する領域とソースまたはドレインとを電気的に接続する電気伝導体が存在しない）
を含む、請求項７４に記載の装置。
【請求項７６】
装置であって、
電子センサ（１０５）のアレイ（１００）を含み、各センサが３つ以下の電界効果トランジスタ（ＦＥＴ）を含み、３つ以下のＦＥＴが１つの化学感応性電界効果トランジスタ（ｃｈｅｍＦＥＴ）を含む、前記装置。
【請求項７７】
装置であって、
電子センサ（１０５）のアレイ（１００）を含み、各センサが、
１つの化学感応性電界効果トランジスタ（ｃｈｅｍＦＥＴ）（１５０）を含む複数の電界効果トランジスタ（ＦＥＴ）および
前記複数のＦＥＴに電気的に接続した複数の導体
を含み、
前記複数のＦＥＴが、各センサによって占有された部分を横断し、かつ、アレイの多数のセンサを相互接続する４つ以下の導体を含むように配置される、前記装置。
【請求項７８】
装置であって、
ＣＭＯＳセンサ（１０５）のアレイ（１００）を含み、各センサが１つの化学感応性電界効果トランジスタ（ｃｈｅｍＦＥＴ）（１５０）を含む複数の電界効果トランジスタ（ＦＥＴ）を含み、各センサの全てのＦＥＴが同じチャンネル型であり、かつアレイ基板の単一の半導体領域に実装されている、前記装置。
【請求項７９】
各センサ内の全てのＦＥＴがｐ−チャンネルＦＥＴであり、アレイ基板がｐ型基板（１５２）であり、単一の半導体領域がｐ型基板内にｎ型ウェル（１５４）として形成される、請求項７８に記載の装置。
【請求項８０】
センサアレイ（１００）であって、
複数行および複数列に配置された複数の電子センサ（１０５）含み、各センサが、アレイ表面に近接する分析物の存在および／または濃度を示す出力信号を提供するように構成された化学感応性電界効果トランジスタ（ｃｈｅｍＦＥＴ）（１５０）を含み、
複数列の各列について、各アレイが、
列内の各ｃｈｅｍＦＥＴに、一定のドレイン電流および一定のドレイン−ソース電圧を提供するよう構成された列回路（１１０）をさらに含み、列回路が、２つの演算増幅器、および、一定のドレイン−ソース電圧を提供するための、各ｃｈｅｍＦＥＴとケルビンブリッジ形態に配置されたダイオード接続ＦＥＴを含む、前記センサアレイ。
【請求項８１】
センサアレイ（１００）であって、
複数行および複数列に配置された複数の電子センサ（１０５）（各センサは、アレイ表面に近接する分析物の存在および／または濃度を示す出力信号を提供するように構成された化学感応性電界効果トランジスタ（ｃｈｅｍＦＥＴ）（１５０）である）、
複数行の各行を有効にする少なくとも１つの行選択シフトレジスタ（１９２）、および
複数列の各列から出力信号を取得する少なくとも１つの列シフトレジスタ（１９４）
を含む、前記センサアレイ。
【請求項８２】
少なくとも１つの列選択シフトレジスタが、複数列のうち多数の列からｃｈｅｍＦＥＴ出力信号を同時に取得するための、複数の列選択シフトレジスタを含む、請求項８１に記載のアレイ。
【請求項８３】
少なくとも１つの行選択シフトレジスタが、複数行のうち多数の行を同時に有効にするための、複数の行選択シフトレジスタを含む、請求項８１または８２に記載のアレイ。
【請求項８４】
少なくとも１つの出力ドライバ（１９８）をさらに含み、該少なくとも１つの出力ドライバが、
少なくとも１つのバッファ増幅器（１９９）、および
少なくとも１つのアレイ出力信号（Ｖｏｕｔ）を提供するために、複数列の少なくともいくつかの列を少なくとも１つのバッファ増幅器に接続するための少なくとも１つの非対称なスイッチ（１９１）を含み、
該少なくとも１つの非対称なスイッチが、サイズが異なるＦＥＴを有するＣＭＯＳペアトランスミッションゲートを含む、請求項８１〜８３のいずれかに記載の装置。
【請求項８５】
アレイの全てのｃｈｅｍＦＥＴからのｃｈｅｍＦＥＴ出力信号の集合がデータフレームを構築し、かつ、少なくとも１つの行選択シフトレジスタ、少なくとも１つの列選択シフトレジスタ、および／または少なくとも１つの出力ドライバが、少なくとも２０フレーム／秒のフレームレートでアレイから多数のデータフレームを提供するために、少なくとも１つのアレイ出力信号を生成するように構成されている、請求項８４に記載の装置。
【請求項８６】
装置であって、
ＣＭＯＳセンサ（１０５）のアレイ（１００）を含み、各センサが化学感応性電界効果トランジスタ（ｃｈｅｍＦＥＴ）（１５０）を含み、ｃｈｅｍＦＥＴが、
フローティングゲート構造（１７０）、および
第２の半導体型を有する領域に設けられた第１の半導体型を有するソース（１５６）およびドレイン（１５８）（ここで、第２の半導体型を有する領域とソースまたはドレインとを電気的に接続する電気伝導体が存在しない）
を含み、
ここで、
前記アレイが、少なくとも５１２行および少なくとも５１２列のＣＭＯＳセンサの２次元アレイを含み、
各センサが、ｃｈｅｍＦＥＴを含む３つの電界効果トランジスタ（ＦＥＴ）からなり、
各センサが、前記３つのＦＥＴに電気的に接続した複数の導体を含み、
前記３つのＦＥＴは、複数の導体が、各センサによって占有されたエリアを横断し、かつアレイの多数のセンサを相互接続する４つ以下の導体を含むように配置され、
各センサの全てのＦＥＴは同じチャンネル型であり、かつアレイ基板の単一の半導体領域に実装され、かつ
アレイの全てのｃｈｅｍＦＥＴからのｃｈｅｍＦＥＴ出力シグナルの集合がデータフレームを構築し、
かつ、該装置が、
少なくとも２０フレーム／秒のフレームレートでアレイから多数のデータフレームを与えるために少なくとも１つのアレイ出力シグナル（Ｖｏｕｔ）を生成するよう構成され、前記アレイに接続された制御回路（１１０、１９２、１９４、１９８）をさらに含む、前記装置。
【請求項８７】
ＣＭＯＳセンサ（１０５）のアレイ（１００）の製造方法であって、各センサが化学感応性電界効果トランジスタ（ｃｈｅｍＦＥＴ）（１５０）を含み、該方法が、
Ａ）アレイを含む少なくとも１つのダイシングされた部分を形成するためにアレイを含む半導体ウェハをダイシングすること、および
Ｂ）前記少なくとも１つのダイシングされた部分上をフォーミングガスアニールすること
を含む、前記方法。
【請求項８８】
Ｂ）が、
Ｃ）少なくとも１つのダイシングされた部分を水素および窒素の混合ガス中で加熱すること
を含む、請求項８７に記載の方法。
【請求項８９】
混合ガスが約１０％〜１５％の水素を含むことを特徴とする、請求項８８に記載の方法。
【請求項９０】
Ｃ）が、
Ｄ）少なくとも１つのダイシングされた部分を約３０〜６０分間加熱すること
をさらに含む、請求項８８または８９に記載の方法。
【請求項９１】
Ｃ）が、
少なくとも１つのダイシングされた部分を約４００セ氏度から約４２５セ氏度の温度範囲で加熱すること
をさらに含む、請求項８８〜８９のいずれかに記載の方法。
【請求項９２】
混合ガスが１０％の水素を含み、Ｃ）が、
少なくとも１つのダイシングされた部分をセ氏約４２５度の温度で約３０分間加熱すること
を含む、請求項８８に記載の方法。
【請求項９３】
Ａ）の前に半導体ウェハ上の事前フォーミングガスアニールを行うことをさらに含む、請求項９１または９２に記載の方法。
【請求項９４】
ＣＭＯＳセンサ（１０５）のアレイ（１００）の製造方法であって、各センサが、
プラズマ化学気相成長法（ＰＥＣＶＤ）で蒸着された窒化シリコンおよび／または酸窒化シリコンの化学感応性パシベーション層を有する化学感応性電界効果トランジスタ（ｃｈｅｍＦＥＴ）（１５０）を含み、該方法が、
Ａ）パシベーション層のポロシティーを減少させ、および／または密度を増加させるために化学感応性パシベーション層上に、少なくとも１つの追加パシベーション物質を蒸着することを含む、前記方法。
【請求項９５】
少なくとも１つの追加パシベーション物質が、窒化シリコン、酸窒化シリコン、酸化アルミニウム、酸化タンタル、酸化スズおよび二酸化ケイ素からなる群から選択される、請求項９４に記載の方法。
【請求項９６】
Ａ）が、ＲＦスパッタリング、ＤＣマグネトロンスパッタリング、熱または電子ビーム蒸着、または少なくとも１つの追加パシベーション物質のイオンアシスト蒸着を含む、請求項９４または９５に記載の方法。
【請求項９７】
Ａ）が、少なくとも１つの追加パシベーション物質を４００〜６００オングストロームの厚さで蒸着することを含む、請求項９４〜９６のいずれかに記載の方法。
【請求項９８】
核酸をシークエンシングする方法であって、
複数のテンプレート核酸を複数の反応チャンバ内に配置すること（ここで、複数の反応チャンバは、各反応チャンバに対して少なくとも１つの化学感応性電界効果トランジスタ（ｃｈｅｍＦＥＴ）を含んでいるｃｈｅｍＦＥＴアレイに接触しており、各テンプレート核酸は、シークエンシングプライマーとハイブリダイズし、かつポリメラーゼと結合している）、
１または２以上の既知のヌクレオチド三リン酸を、順番にシークエンシングプライマーの３’末端に取り込むことにより、新しい核酸鎖を合成すること、
アレイ内の少なくとも１つのｃｈｅｍＦＥＴでの電流の変化によって、前記１または２以上の既知のヌクレオチド三リン酸の取り込みを検出すること、
を含む、前記方法。
【請求項９９】
ｃｈｅｍＦＥＴアレイが２５６を超えるセンサを含む、請求項９８に記載の方法。
【請求項１００】
核酸をシークエンシングする方法であって、
複数のテンプレート核酸を複数の反応チャンバ内に配置すること（ここで、複数の反応チャンバは、各反応チャンバに対して少なくとも１つの化学感応性電界効果トランジスタ（ｃｈｅｍＦＥＴ）を含んでいるｃｈｅｍＦＥＴアレイに接触しており、各テンプレート核酸は、シークエンシングプライマーとハイブリダイズし、かつポリメラーゼと結合している）、
１または２以上の既知のヌクレオチド三リン酸を、順番にシークエンシングプライマーの３’末端に取り込むことにより、新しい核酸鎖を合成すること、
シークエンシング反応副生成物の生成によって、前記１または２以上の既知のヌクレオチド三リン酸の取り込みを検出すること、
を含み、ここで、隣接するチャンバ間の中心間距離が１〜１０μｍである、
前記方法。
【請求項１０１】
核酸をシークエンシングする方法であって、
複数のテンプレート核酸を複数の反応チャンバ内に配置すること（ここで、複数の反応チャンバは、各反応チャンバに対して少なくとも１つの化学感応性電界効果トランジスタ（ｃｈｅｍＦＥＴ）を含んでいるｃｈｅｍＦＥＴアレイに接触しており、各テンプレート核酸は、シークエンシングプライマーとハイブリダイズし、かつポリメラーゼと結合している）、
１または２以上の既知のヌクレオチド三リン酸を、順番にシークエンシングプライマーの３’末端に取り込むことにより、新しい核酸鎖を合成すること、
前記１または２以上の既知のヌクレオチド三リン酸の取り込みの指標としての無機ピロリン酸（ＰＰｉ）の放出を直接検出すること、
を含む、前記方法。
【請求項１０２】
表面にＰＰｉ受容体が配置された化学感応性電界効果トランジスタ（ｃｈｅｍＦＥＴ）を含む、装置。
【請求項１０３】
保護層で被覆された能動半導体素子上でセンサのアレイとともに用いるための流体アセンブリであって、
センサアレイに嵌合するための開口部を有する第１の要素、および
流体密封状態で第１の要素に固定されており、かつ、流体経路を支持するための、第１のおよび第２のポートを有する、第２の要素を含み、前記第１のおよび第２の要素およびセンサアレイは、フローチャンバを規定し、
これにより、前記ポートの一方に導入された流体は、前記ポートのもう一方を介して流出する前に、前記アレイの上を流れる、前記流体アセンブリ。
【請求項１０４】
保護層で被覆された能動半導体素子上でセンサのアレイとともに用いるための流体アセンブリであって、
前記保護層への流体アクセスを提供するように構成され配置された、マイクロウェルアレイ、
マイクロウェルアレイの周囲のセンサアレイに嵌合するための開口部を有する、第１の要素、および
流体密封状態で第１の要素に固定されており、かつ、流体経路を支持するための、第１のおよび第２のポートを有する、第２の要素を含み、前記第１のおよび第２の要素およびマイクロウェルアレイは、センサアレイに嵌合した場合に半導体素子の保護層の上のフローチャンバを規定し、
これにより、前記ポートの一方に導入された流体は、前記ポートのもう一方を介して流出する前に、マイクロウェルアレイの上を流れ、能動半導体素子は、マイクロウェルアレイの少なくともいくつかのマイクロウェルにおける化学的活性を感知する、前記流体アセンブリ。
【請求項１０５】
フローチャンバの天井に沿った流体に接触するように、第１のポートと第２のポートの間の第２の要素の内部または上に形成された電極をさらに含む、請求項９８または９９に記載の流体アセンブリ。
【請求項１０６】
第２のポート内に装着され、該ポートを通って流れる流体と接触する導電性毛細管を含む、参照電極をさらに含む、請求項９８または９９に記載の流体アセンブリ。
【図１】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【図８】
【図９】
【図９Ａ】
【図９Ｂ】
【図１０】
【図１１Ａ】
【図１１Ｂ−１】
【図１１Ｂ−２】
【図１１Ｂ−３】
【図１１Ｃ−１】
【図１１Ｃ−２】
【図１１Ｃ−３】
【図１１Ｄ−１】
【図１１Ｄ−２】
【図１１Ｄ−３】
【図１１Ｅ】
【図１２】
【図１３】
【図１４】
【図１５】
【図１６】
【図１７】
【図１８】
【図１９】
【図２０】
【図２０Ａ】
【図２１】
【図２２】
【図２３】
【図２４】
【図２５】
【図２６】
【図２７】
【図２８Ａ】
【図２８Ｂ】
【図２９】
【図３０】
【図３１】
【図３２】
【図３３】
【図３３Ａ】
【図３４】
【図３５】
【図３６】
【図３７】
【図３８】
【図３９】
【図４０】
【図４１】
【図４２】
【図４３】
【図４４】
【図４５】
【図４６】
【図４７】
【図４８】
【図４９】
【図５０】
【図５１】
【図５２】
【図５３】
【図５４】
【図５５】
【図５６】
【図５７】
【図５８】
【図５９Ａ】
【図５９Ｂ】
【図５９Ｃ】
【図６０】
【図６１】
【図６２】
【図６３】
【図６４】
【図６５】
【図６６】
【図６７】
【図６８】
【図６９】
【図７０】
【図７１Ａ】
【図７１Ｂ】
【図７１Ｃ】
【図７１Ｄ】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【図８】
【図９】
【図９Ａ】
【図９Ｂ】
【図１０】
【図１１Ａ】
【図１１Ｂ−１】
【図１１Ｂ−２】
【図１１Ｂ−３】
【図１１Ｃ−１】
【図１１Ｃ−２】
【図１１Ｃ−３】
【図１１Ｄ−１】
【図１１Ｄ−２】
【図１１Ｄ−３】
【図１１Ｅ】
【図１２】
【図１３】
【図１４】
【図１５】
【図１６】
【図１７】
【図１８】
【図１９】
【図２０】
【図２０Ａ】
【図２１】
【図２２】
【図２３】
【図２４】
【図２５】
【図２６】
【図２７】
【図２８Ａ】
【図２８Ｂ】
【図２９】
【図３０】
【図３１】
【図３２】
【図３３】
【図３３Ａ】
【図３４】
【図３５】
【図３６】
【図３７】
【図３８】
【図３９】
【図４０】
【図４１】
【図４２】
【図４３】
【図４４】
【図４５】
【図４６】
【図４７】
【図４８】
【図４９】
【図５０】
【図５１】
【図５２】
【図５３】
【図５４】
【図５５】
【図５６】
【図５７】
【図５８】
【図５９Ａ】
【図５９Ｂ】
【図５９Ｃ】
【図６０】
【図６１】
【図６２】
【図６３】
【図６４】
【図６５】
【図６６】
【図６７】
【図６８】
【図６９】
【図７０】
【図７１Ａ】
【図７１Ｂ】
【図７１Ｃ】
【図７１Ｄ】
【公開番号】特開２０１３−６４７４４（Ｐ２０１３−６４７４４Ａ）
【公開日】平成２５年４月１１日（２０１３．４．１１）
【国際特許分類】
【外国語出願】
【出願番号】特願２０１２−２４６４１５（Ｐ２０１２−２４６４１５）
【出願日】平成２４年１１月８日（２０１２．１１．８）
【分割の表示】特願２００９−５４１４１６（Ｐ２００９−５４１４１６）の分割
【原出願日】平成１９年１２月１４日（２００７．１２．１４）
【出願人】（５０２２２１２８２）ライフ テクノロジーズ コーポレーション (113)
【Ｆターム（参考）】
【公開日】平成２５年４月１１日（２０１３．４．１１）
【国際特許分類】
【出願番号】特願２０１２−２４６４１５（Ｐ２０１２−２４６４１５）
【出願日】平成２４年１１月８日（２０１２．１１．８）
【分割の表示】特願２００９−５４１４１６（Ｐ２００９−５４１４１６）の分割
【原出願日】平成１９年１２月１４日（２００７．１２．１４）
【出願人】（５０２２２１２８２）ライフ テクノロジーズ コーポレーション (113)
【Ｆターム（参考）】
[ Back to top ]