定電流回路
【課題】出力する定電流の温度特性の傾きを広範囲に設定する。
【解決手段】電流源１１と、電流源１１をドレインに接続する、ダイオード接続されるＮｃｈＭＯＳトランジスタＭ１と、ＮｃｈＭＯＳトランジスタＭ１のソースと接地間に接続される第１の温度係数を持つ抵抗素子ＲＡ１と、ゲートをＮｃｈＭＯＳトランジスタＭ１のゲートに接続するＮｃｈＭＯＳトランジスタＭ２と、ＮｃｈＭＯＳトランジスタＭ２のソースと接地間に接続される第１の温度係数を持つ抵抗素子ＲＡ２および第２の温度係数を持つ抵抗素子ＲＢ２と、を備え、ＮｃｈＭＯＳトランジスタＭ２のドレインを出力端子１２とする。
【解決手段】電流源１１と、電流源１１をドレインに接続する、ダイオード接続されるＮｃｈＭＯＳトランジスタＭ１と、ＮｃｈＭＯＳトランジスタＭ１のソースと接地間に接続される第１の温度係数を持つ抵抗素子ＲＡ１と、ゲートをＮｃｈＭＯＳトランジスタＭ１のゲートに接続するＮｃｈＭＯＳトランジスタＭ２と、ＮｃｈＭＯＳトランジスタＭ２のソースと接地間に接続される第１の温度係数を持つ抵抗素子ＲＡ２および第２の温度係数を持つ抵抗素子ＲＢ２と、を備え、ＮｃｈＭＯＳトランジスタＭ２のドレインを出力端子１２とする。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、定電流回路に関し、特に、出力電流の温度特性の制御技術に関する。
【背景技術】
【０００２】
定電流回路は、集積回路などで広く用いられる。このような定電流回路は、出力電流に温度依存性が少ないことが求められ、温度係数の異なる抵抗素子を組み合わせることで構成されている。例えば、特許文献１に記載の定電流回路は、一定の電圧を抵抗体に印加して抵抗体に流れる電流を出力とする定電流回路であって、抵抗体を正の温度係数を持つ抵抗体と負の温度係数を持つ抵抗体とを直列接続して温度係数がキャンセルされるように構成されている。
【０００３】
また、特許文献２には、抵抗の温度係数の大小、あるいはその正負にかかわらず、確実に平坦な温度特性を実現する定電流源回路が記載されている。
【先行技術文献】
【特許文献】
【０００４】
【特許文献１】特開平２−６６６１３号公報
【特許文献２】特開２００５−３１６５３０号公報
【発明の概要】
【発明が解決しようとする課題】
【０００５】
以下の分析は本発明において与えられる。
【０００６】
従来例の目的は、定電流出力の温度特性をキャンセルすることにあった。ところで、温度センサーなどの回路によっては、温度特性の傾きがより大きい方が都合の良い場合がある。しかしながら、従来例の定電流回路は、出力電流において平坦な温度特性を実現することを目的として構成されるので、このままでは、出力する定電流の温度特性の傾きを広範囲に設定することができず、温度センサーなどの回路に適用することができない。
【課題を解決するための手段】
【０００７】
本発明の１つのアスペクト（側面）に係る定電流回路は、電流源と、電流源をドレインに接続する、ダイオード接続される第１の第１導電型トランジスタと、第１の第１導電型トランジスタのソースと接地間に接続される第１の温度係数を持つ第１の抵抗素子と、ゲートを第１の第１導電型トランジスタのゲートに接続する第２の第１導電型トランジスタと、第２の第１導電型トランジスタのソースと接地間に接続される第２の温度係数を持つ第２の抵抗素子と、を備え、第２の第１導電型トランジスタのドレインを電流出力端とする。
【発明の効果】
【０００８】
本発明によれば、異なる温度係数をもつ抵抗素子によって、出力する定電流の温度特性の傾きを広範囲に設定することができる。
【図面の簡単な説明】
【０００９】
【図１】本発明の第１の実施例に係る定電流回路の回路図である。
【図２】定電流回路の各抵抗素子の値を変更した場合の出力電流の温度特性を示す図である。
【図３】本発明の第２の実施例に係る定電流回路の回路図である。
【図４】本発明の第３の実施例に係る定電流回路の回路図である。
【発明を実施するための形態】
【００１０】
本発明の実施形態に係る定電流回路は、電流源（図１の１１）と、電流源をドレインに接続する、ダイオード接続される第１の第１導電型トランジスタ（図１のＭ１）と、第１の第１導電型トランジスタのソースと接地間に接続される第１の温度係数を持つ第１の抵抗素子（図１のＲＡ１）と、ゲートを第１の第１導電型トランジスタのゲートに接続する第２の第１導電型トランジスタ（図１のＭ２）と、第２の第１導電型トランジスタのソースと接地間に接続される第２の温度係数を持つ第２の抵抗素子（図１のＲＢ２）と、を備え、第２の第１導電型トランジスタのドレインを電流出力端（図１の１２）とする。
【００１１】
定電流回路において、第２の第１導電型トランジスタのソースと接地間に、第２の抵抗素子と直列に第１の温度係数を持つ第３の抵抗素子（図１のＲＡ２）をさらに備えるようにしてもよい。
【００１２】
定電流回路において、第１の第１導電型トランジスタのソースと接地間に、第１の抵抗素子と直列に第２の温度係数を持つ第４の抵抗素子（図４のＲＢ１）をさらに備えるようにしてもよい。
【００１３】
定電流回路において、第１および第２の抵抗素子は、可変抵抗素子（図４のＲＡ５、ＲＢ５）であってもよい。
【００１４】
定電流回路において、第２の第１導電型トランジスタのソースと接地間に、それぞれ温度係数の異なる抵抗素子を並列または直列形態で接続するようにしてもよい。
【００１５】
定電流回路において、第１の第１導電型トランジスタのソースと接地間に、それぞれ温度係数の異なる抵抗素子を並列または直列形態で接続するようにしてもよい。
【００１６】
定電流回路において、第２の第１導電型トランジスタのソースと接地間に、それぞれ温度係数の異なる抵抗素子を直並列組み合わせた形態で接続するようにしてもよい。
【００１７】
定電流回路において、第１の第１導電型トランジスタのソースと接地間に、それぞれ温度係数の異なる抵抗素子を直並列組み合わせた形態で接続するようにしてもよい。
【００１８】
定電流回路において、電流出力端にドレインを接続する、ダイオード接続される第１の第２導電型トランジスタ（図３のＭ３）と、第１の第２導電型トランジスタのソースと電源間に接続される第１の温度係数を持つ第５の抵抗素子（図３のＲＡ３）と、ゲートを第１の第２導電型トランジスタのゲートに接続する第２の第２導電型トランジスタ（図３のＭ４）と、第２の第２導電型トランジスタのソースと電源間に接続される第２の温度係数を持つ第６の抵抗素子（図３のＲＢ４）と、をさらに備え、第２の第２導電型トランジスタのドレインを他の電流出力端（図３の１２）としてもよい。
【００１９】
以上のような半導体装置によれば、抵抗素子の温度係数がそれぞれ異なるようにすることで、入力電流の温度特性と出力電流の温度特性に違いにより、正か負のいずれか一方しか持たない半導体プロセスにおいても正負任意の傾きを持つ温度特性の出力電流設定が可能となる。
【００２０】
以下、実施例に即し、図面を参照して詳しく説明する。
【実施例１】
【００２１】
図１は、本発明の第１の実施例に係る定電流回路の回路図である。図１において、定電流回路は、電流源１１、ＮｃｈＭＯＳトランジスタＭ１、Ｍ２、抵抗素子ＲＡ１、ＲＡ２、ＲＢ２を備える。
【００２２】
電流源１１は、一方の端子を電源１０と接続し、他方の端子をＮｃｈＭＯＳトランジスタＭ１のゲートとドレインとに接続する。第一の温度係数を持つ抵抗素子ＲＡ１は、ＮｃｈＭＯＳトランジスタＭ１のソースとＧＮＤ間に接続される。ＮｃｈＭＯＳトランジスタＭ２は、ゲートをＮｃｈＭＯＳトランジスタＭ１のゲートと共通に接続し、ソースとＧＮＤ間に第一の温度係数を持つ抵抗素子ＲＡ２および第二の温度係数を持つ抵抗素子ＲＢ２とを直列接続し、ドレインからドレイン電流を出力端子１２へ出力する。
【００２３】
ＮｃｈＭＯＳトランジスタＭ１、Ｍ２は、カレントミラーを構成する。抵抗素子ＲＡ１の温度係数と、抵抗素子ＲＡ２および抵抗素子ＲＢ２を合成した抵抗の温度係数とが異なるため、ＮｃｈＭＯＳトランジスタＭ１のソース電位とＮｃｈＭＯＳトランジスタＭ２のソース電位との差が温度によって異なる。このため、ＮｃｈＭＯＳトランジスタＭ１のゲート・ソース間電圧Ｖｇｓ１とＮｃｈＭＯＳトランジスタＭ２のゲート・ソース間電圧Ｖｇｓ２の差も温度によって異なってくる。したがって、電流源１１からＮｃｈＭＯＳトランジスタＭ１に流れ込む電流の温度特性と、ＮｃｈＭＯＳトランジスタＭ２のドレインから出力される電流の温度特性とは、異なる特性を示す。この場合、出力電流の温度特性の傾きは、ＲＡ２の抵抗値とＲＢ２の抵抗値の割合によって正負任意に設定可能である。
【００２４】
電流源１１からＮｃｈＭＯＳトランジスタＭ１を介して流れる電流によって生じる抵抗素子ＲＡ１の電圧を、５０〜１００［ｍＶ］程度以上になるように抵抗値を設定する。すなわち、ＭＯＳトランジスタのΔＶｔや、ＭＯＳトランジスタに流れる電流の変化分ΔＩｄｓによるゲート電圧の変化分ΔＶｇｓに対して、十分大きい電圧になるよう設定する。
【００２５】
この時、ＮｃｈＭＯＳトランジスタＭ１、Ｍ２を電流源１１から流れる電流に対して十分大きいｇｍとなるようしておけば、出力側の電流が多少変化してもＮｃｈＭＯＳトランジスタＭ１のゲート・ソース間電圧Ｖｇｓ１とＮｃｈＭＯＳトランジスタＭ２のゲート・ソース間電圧Ｖｇｓ２との差は、ほとんど変化しない。
【００２６】
従って、ＮｃｈＭＯＳトランジスタＭ１、Ｍ２のディメンジョンを同じにすると共に、下記の（１）式で示すように抵抗値を設定した場合、ＮｃｈＭＯＳトランジスタＭ１、Ｍ２に流れる電流は、ほぼ同じとなる。
ＲＡ１抵抗値≒ＲＡ２抵抗値＋ＲＢ２抵抗値 ・・・・（１）
【００２７】
この場合、（２）式が成り立つ。
ＮｃｈＭＯＳトランジスタＭ１のソース電位≒ＮｃｈＭＯＳトランジスタＭ２のソース電位 ・・・・（２）
【００２８】
また、下記の（３）、（４）式が成り立つ。
ＮｃｈＭＯＳトランジスタＭ１のソース電位≒電流源１１の電流＊（Ｒ１ａ＊（１＋ｄｔａ＊（Ｔ−２５））） ・・・・（３）
ＮｃｈＭＯＳトランジスタＭ２のソース電位≒出力電流＊（Ｒ２ａ＊（１＋ｄｔａ＊（Ｔ−２５））＋Ｒ２ｂ＊（１＋ｄｔｂ＊（Ｔ−２５））） ・・・・（４）
【００２９】
上記の（２）、（３）、（４）式より、次式が得られる。
出力電流≒（電流源１１の電流＊（Ｒ１ａ＊（１＋ｄｔａ＊（Ｔ−２５））））／（Ｒ２ａ＊（１＋ｄｔａ＊（Ｔ−２５））＋Ｒ２ｂ＊（１＋ｄｔｂ＊（Ｔ−２５））） ・・・・（５）
但し、Ｒ１ａ：ＲＡ１の２５℃での抵抗値
Ｒ２ａ：ＲＡ２の２５℃での抵抗値
Ｒ２ｂ：ＲＢ２の２５℃での抵抗値
ｄｔａ：ＲＡ１、ＲＡ２の持つ抵抗の温度係数
ｄｔｂ：ＲＢ２の持つ抵抗の温度係数
【００３０】
（５）式において、出力電流の温度特性の違いが一番小さくなるのは、ＲＡ２＝ＲＡ１、ＲＢ２＝０Ωの時である。この場合、下記の（６）式に示すようになり、出力電流は、温度特性も含めて電流源１１の電流と同じになる。
出力電流≒（電流源１１の電流＊（Ｒ１ａ＊（１＋ｄｔａ＊（Ｔ−２５））））／（Ｒ２ａ＊（１＋ｄｔａ＊（Ｔ−２５）））≒電流源１１の電流 ・・・・（６）
【００３１】
逆に、（５）式において、出力電流の温度特性の違いが一番大きくなるのは、ＲＡ２＝０Ω、ＲＢ２＝ＲＡ１の時である。この場合、下記の（７）式のようになる。
出力電流≒（電流源１１の電流＊（Ｒ１ａ＊（１＋ｄｔａ＊（Ｔ−２５））））／（Ｒ２ｂ＊（１＋ｄｔｂ＊（Ｔ−２５）））≒電流源１１の電流＊（（１＋ｄｔａ＊（Ｔ−２５））／（１＋ｄｔｂ＊（Ｔ−２５））） ・・・・（７）
【００３２】
（７）式より、ＲＡ１およびＲＡ２の抵抗の温度係数ｄｔａとＲＢ２の抵抗の温度係数ｄｔｂとの間に差がある場合、ｄｔａ＞ｄｔｂでは、温度が高くなるほど出力電流が大きくなり正の傾きをもった温度特性となる。逆に、ｄｔａ＜ｄｔｂでは、温度が高くなるほど出力電流が小さくなり負の傾きをもった温度特性となる。
【００３３】
図２は、定電流回路の各抵抗素子の値を下記のように設定した場合の出力電流の温度特性を示す図である。
条件１：ＲＡ１＝１００ＫΩ（０．１［％／Ｋ］）、ＲＢ２＝１００ＫΩ（０．４［％／Ｋ］）
条件２：ＲＡ１＝１００ＫΩ（０．１［％／Ｋ］）、ＲＡ２＝５０ＫΩ（０．１［％／Ｋ］）、ＲＢ２＝５０ＫΩ（０．４［％／Ｋ］）
条件３：ＲＡ１＝１００ＫΩ（０．４［％／Ｋ］）、ＲＢ２＝１００ＫΩ（０．１［％／Ｋ］）
条件４：ＲＡ１＝１００ＫΩ（０．４［％／Ｋ］）、ＲＡ２＝５０ＫΩ（０．４［％／Ｋ］）、ＲＢ２＝５０ＫΩ（０．１［％／Ｋ］）
【００３４】
以上説明したように、ＲＡ２の抵抗値とＲＢ２の抵抗値の割合を適宜設定することで、出力電流の温度特性における傾きを正負任意に設定することができる。
【実施例２】
【００３５】
図３は、本発明の第２の実施例に係る定電流回路の回路図である。図３において、図１と同一の符号は同一物を表し、その説明を省略する。第２の実施例の定電流回路は、図１の定電流回路の出力電流を入力とするＰｃｈＭＯＳトランジスタＭ３とＰｃｈＭＯＳトランジスタＭ４で構成されるカレントミラー回路を接続して備える。また、ＰｃｈＭＯＳトランジスタＭ３のソースと電源１０の間に第一の温度係数を持つ抵抗素子ＲＡ３を備える。ＰｃｈＭＯＳトランジスタＭ４のソースと電源１０間に第一の温度係数を持つ抵抗素子ＲＡ４と第二の温度係数を持つ抵抗素子ＲＢ４とを直列接続して備える。そして、ＰｃｈＭＯＳトランジスタＭ４のドレイン電流を出力端子１２から出力する。なお、図１の抵抗素子ＲＡ２は省いている。
【００３６】
以上のような定電流回路において、ＰｃｈＭＯＳトランジスタＭ３、Ｍ４、抵抗素子ＲＡ３、ＲＡ４、ＲＢ４からなる回路は、極性が異なるものの、図１のＮｃｈＭＯＳトランジスタＭ１、Ｍ２、抵抗素子ＲＡ１、ＲＡ２、ＲＢ２からなる回路構成と同じであって同様に動作する。
【００３７】
第２の実施例の定電流回路によれば、ＮｃｈＭＯＳトランジスタＭ１、Ｍ２を介して得られた出力電流の温度特性の傾きを、ＰｃｈＭＯＳトランジスタＭ３、Ｍ４を介して更に大きな傾きとすることが出来る。したがって、出力電流の温度特性の傾きを、より幅広い範囲で調整することが可能となる。
【実施例３】
【００３８】
図４は、本発明の第３の実施例に係る定電流回路の回路図である。図４において、図１と同一の符号は同一物を表し、その説明を省略する。第３の実施例の定電流回路は、第１の実施例のＮｃｈＭＯＳトランジスタＭ１のソースとＧＮＤ間に第二の温度係数を持つ抵抗素子ＲＢ１と第一の温度係数を持つ可変抵抗素子ＲＡ５とを直列接続し、ＮｃｈＭＯＳトランジスタＭ２のソースとＧＮＤ間に第一の温度係数を持つ抵抗素子ＲＡ２と第二の温度係数を持つ可変抵抗素子ＲＢ５とを直列接続し、ＮｃｈＭＯＳトランジスタＭ２のドレイン電流を出力端子１２から出力する。
【００３９】
このように定電流回路は、第二の温度係数を持つ可変抵抗素子ＲＢ５と第一の温度係数を持つ可変抵抗素子ＲＡ５とを有する。したがって、定電流回路を半導体集積回路に内蔵したような場合、外部のマイクロコンピュータなどのプログラムよって可変抵抗素子ＲＡ５、ＲＢ５の抵抗値を変更することで、出力電流の温度特性の傾きを適宜変更することが可能となる。
【００４０】
なお、前述の特許文献等の各開示を、本書に引用をもって繰り込むものとする。本発明の全開示（請求の範囲を含む）の枠内において、さらにその基本的技術思想に基づいて、実施形態ないし実施例の変更・調整が可能である。また、本発明の請求の範囲の枠内において種々の開示要素の多様な組み合わせないし選択が可能である。すなわち、本発明は、請求の範囲を含む全開示、技術的思想にしたがって当業者であればなし得るであろう各種変形、修正を含むことは勿論である。
【符号の説明】
【００４１】
１０ 電源
１１ 電流源
１２ 出力端子
Ｍ１、Ｍ２ ＮｃｈＭＯＳトランジスタ
Ｍ３、Ｍ４ ＰｃｈＭＯＳトランジスタ
ＲＡ１〜ＲＡ４、ＲＢ１、ＲＢ２、ＲＢ４ 抵抗素子
ＲＡ５、ＲＢ５ 可変抵抗素子
【技術分野】
【０００１】
本発明は、定電流回路に関し、特に、出力電流の温度特性の制御技術に関する。
【背景技術】
【０００２】
定電流回路は、集積回路などで広く用いられる。このような定電流回路は、出力電流に温度依存性が少ないことが求められ、温度係数の異なる抵抗素子を組み合わせることで構成されている。例えば、特許文献１に記載の定電流回路は、一定の電圧を抵抗体に印加して抵抗体に流れる電流を出力とする定電流回路であって、抵抗体を正の温度係数を持つ抵抗体と負の温度係数を持つ抵抗体とを直列接続して温度係数がキャンセルされるように構成されている。
【０００３】
また、特許文献２には、抵抗の温度係数の大小、あるいはその正負にかかわらず、確実に平坦な温度特性を実現する定電流源回路が記載されている。
【先行技術文献】
【特許文献】
【０００４】
【特許文献１】特開平２−６６６１３号公報
【特許文献２】特開２００５−３１６５３０号公報
【発明の概要】
【発明が解決しようとする課題】
【０００５】
以下の分析は本発明において与えられる。
【０００６】
従来例の目的は、定電流出力の温度特性をキャンセルすることにあった。ところで、温度センサーなどの回路によっては、温度特性の傾きがより大きい方が都合の良い場合がある。しかしながら、従来例の定電流回路は、出力電流において平坦な温度特性を実現することを目的として構成されるので、このままでは、出力する定電流の温度特性の傾きを広範囲に設定することができず、温度センサーなどの回路に適用することができない。
【課題を解決するための手段】
【０００７】
本発明の１つのアスペクト（側面）に係る定電流回路は、電流源と、電流源をドレインに接続する、ダイオード接続される第１の第１導電型トランジスタと、第１の第１導電型トランジスタのソースと接地間に接続される第１の温度係数を持つ第１の抵抗素子と、ゲートを第１の第１導電型トランジスタのゲートに接続する第２の第１導電型トランジスタと、第２の第１導電型トランジスタのソースと接地間に接続される第２の温度係数を持つ第２の抵抗素子と、を備え、第２の第１導電型トランジスタのドレインを電流出力端とする。
【発明の効果】
【０００８】
本発明によれば、異なる温度係数をもつ抵抗素子によって、出力する定電流の温度特性の傾きを広範囲に設定することができる。
【図面の簡単な説明】
【０００９】
【図１】本発明の第１の実施例に係る定電流回路の回路図である。
【図２】定電流回路の各抵抗素子の値を変更した場合の出力電流の温度特性を示す図である。
【図３】本発明の第２の実施例に係る定電流回路の回路図である。
【図４】本発明の第３の実施例に係る定電流回路の回路図である。
【発明を実施するための形態】
【００１０】
本発明の実施形態に係る定電流回路は、電流源（図１の１１）と、電流源をドレインに接続する、ダイオード接続される第１の第１導電型トランジスタ（図１のＭ１）と、第１の第１導電型トランジスタのソースと接地間に接続される第１の温度係数を持つ第１の抵抗素子（図１のＲＡ１）と、ゲートを第１の第１導電型トランジスタのゲートに接続する第２の第１導電型トランジスタ（図１のＭ２）と、第２の第１導電型トランジスタのソースと接地間に接続される第２の温度係数を持つ第２の抵抗素子（図１のＲＢ２）と、を備え、第２の第１導電型トランジスタのドレインを電流出力端（図１の１２）とする。
【００１１】
定電流回路において、第２の第１導電型トランジスタのソースと接地間に、第２の抵抗素子と直列に第１の温度係数を持つ第３の抵抗素子（図１のＲＡ２）をさらに備えるようにしてもよい。
【００１２】
定電流回路において、第１の第１導電型トランジスタのソースと接地間に、第１の抵抗素子と直列に第２の温度係数を持つ第４の抵抗素子（図４のＲＢ１）をさらに備えるようにしてもよい。
【００１３】
定電流回路において、第１および第２の抵抗素子は、可変抵抗素子（図４のＲＡ５、ＲＢ５）であってもよい。
【００１４】
定電流回路において、第２の第１導電型トランジスタのソースと接地間に、それぞれ温度係数の異なる抵抗素子を並列または直列形態で接続するようにしてもよい。
【００１５】
定電流回路において、第１の第１導電型トランジスタのソースと接地間に、それぞれ温度係数の異なる抵抗素子を並列または直列形態で接続するようにしてもよい。
【００１６】
定電流回路において、第２の第１導電型トランジスタのソースと接地間に、それぞれ温度係数の異なる抵抗素子を直並列組み合わせた形態で接続するようにしてもよい。
【００１７】
定電流回路において、第１の第１導電型トランジスタのソースと接地間に、それぞれ温度係数の異なる抵抗素子を直並列組み合わせた形態で接続するようにしてもよい。
【００１８】
定電流回路において、電流出力端にドレインを接続する、ダイオード接続される第１の第２導電型トランジスタ（図３のＭ３）と、第１の第２導電型トランジスタのソースと電源間に接続される第１の温度係数を持つ第５の抵抗素子（図３のＲＡ３）と、ゲートを第１の第２導電型トランジスタのゲートに接続する第２の第２導電型トランジスタ（図３のＭ４）と、第２の第２導電型トランジスタのソースと電源間に接続される第２の温度係数を持つ第６の抵抗素子（図３のＲＢ４）と、をさらに備え、第２の第２導電型トランジスタのドレインを他の電流出力端（図３の１２）としてもよい。
【００１９】
以上のような半導体装置によれば、抵抗素子の温度係数がそれぞれ異なるようにすることで、入力電流の温度特性と出力電流の温度特性に違いにより、正か負のいずれか一方しか持たない半導体プロセスにおいても正負任意の傾きを持つ温度特性の出力電流設定が可能となる。
【００２０】
以下、実施例に即し、図面を参照して詳しく説明する。
【実施例１】
【００２１】
図１は、本発明の第１の実施例に係る定電流回路の回路図である。図１において、定電流回路は、電流源１１、ＮｃｈＭＯＳトランジスタＭ１、Ｍ２、抵抗素子ＲＡ１、ＲＡ２、ＲＢ２を備える。
【００２２】
電流源１１は、一方の端子を電源１０と接続し、他方の端子をＮｃｈＭＯＳトランジスタＭ１のゲートとドレインとに接続する。第一の温度係数を持つ抵抗素子ＲＡ１は、ＮｃｈＭＯＳトランジスタＭ１のソースとＧＮＤ間に接続される。ＮｃｈＭＯＳトランジスタＭ２は、ゲートをＮｃｈＭＯＳトランジスタＭ１のゲートと共通に接続し、ソースとＧＮＤ間に第一の温度係数を持つ抵抗素子ＲＡ２および第二の温度係数を持つ抵抗素子ＲＢ２とを直列接続し、ドレインからドレイン電流を出力端子１２へ出力する。
【００２３】
ＮｃｈＭＯＳトランジスタＭ１、Ｍ２は、カレントミラーを構成する。抵抗素子ＲＡ１の温度係数と、抵抗素子ＲＡ２および抵抗素子ＲＢ２を合成した抵抗の温度係数とが異なるため、ＮｃｈＭＯＳトランジスタＭ１のソース電位とＮｃｈＭＯＳトランジスタＭ２のソース電位との差が温度によって異なる。このため、ＮｃｈＭＯＳトランジスタＭ１のゲート・ソース間電圧Ｖｇｓ１とＮｃｈＭＯＳトランジスタＭ２のゲート・ソース間電圧Ｖｇｓ２の差も温度によって異なってくる。したがって、電流源１１からＮｃｈＭＯＳトランジスタＭ１に流れ込む電流の温度特性と、ＮｃｈＭＯＳトランジスタＭ２のドレインから出力される電流の温度特性とは、異なる特性を示す。この場合、出力電流の温度特性の傾きは、ＲＡ２の抵抗値とＲＢ２の抵抗値の割合によって正負任意に設定可能である。
【００２４】
電流源１１からＮｃｈＭＯＳトランジスタＭ１を介して流れる電流によって生じる抵抗素子ＲＡ１の電圧を、５０〜１００［ｍＶ］程度以上になるように抵抗値を設定する。すなわち、ＭＯＳトランジスタのΔＶｔや、ＭＯＳトランジスタに流れる電流の変化分ΔＩｄｓによるゲート電圧の変化分ΔＶｇｓに対して、十分大きい電圧になるよう設定する。
【００２５】
この時、ＮｃｈＭＯＳトランジスタＭ１、Ｍ２を電流源１１から流れる電流に対して十分大きいｇｍとなるようしておけば、出力側の電流が多少変化してもＮｃｈＭＯＳトランジスタＭ１のゲート・ソース間電圧Ｖｇｓ１とＮｃｈＭＯＳトランジスタＭ２のゲート・ソース間電圧Ｖｇｓ２との差は、ほとんど変化しない。
【００２６】
従って、ＮｃｈＭＯＳトランジスタＭ１、Ｍ２のディメンジョンを同じにすると共に、下記の（１）式で示すように抵抗値を設定した場合、ＮｃｈＭＯＳトランジスタＭ１、Ｍ２に流れる電流は、ほぼ同じとなる。
ＲＡ１抵抗値≒ＲＡ２抵抗値＋ＲＢ２抵抗値 ・・・・（１）
【００２７】
この場合、（２）式が成り立つ。
ＮｃｈＭＯＳトランジスタＭ１のソース電位≒ＮｃｈＭＯＳトランジスタＭ２のソース電位 ・・・・（２）
【００２８】
また、下記の（３）、（４）式が成り立つ。
ＮｃｈＭＯＳトランジスタＭ１のソース電位≒電流源１１の電流＊（Ｒ１ａ＊（１＋ｄｔａ＊（Ｔ−２５））） ・・・・（３）
ＮｃｈＭＯＳトランジスタＭ２のソース電位≒出力電流＊（Ｒ２ａ＊（１＋ｄｔａ＊（Ｔ−２５））＋Ｒ２ｂ＊（１＋ｄｔｂ＊（Ｔ−２５））） ・・・・（４）
【００２９】
上記の（２）、（３）、（４）式より、次式が得られる。
出力電流≒（電流源１１の電流＊（Ｒ１ａ＊（１＋ｄｔａ＊（Ｔ−２５））））／（Ｒ２ａ＊（１＋ｄｔａ＊（Ｔ−２５））＋Ｒ２ｂ＊（１＋ｄｔｂ＊（Ｔ−２５））） ・・・・（５）
但し、Ｒ１ａ：ＲＡ１の２５℃での抵抗値
Ｒ２ａ：ＲＡ２の２５℃での抵抗値
Ｒ２ｂ：ＲＢ２の２５℃での抵抗値
ｄｔａ：ＲＡ１、ＲＡ２の持つ抵抗の温度係数
ｄｔｂ：ＲＢ２の持つ抵抗の温度係数
【００３０】
（５）式において、出力電流の温度特性の違いが一番小さくなるのは、ＲＡ２＝ＲＡ１、ＲＢ２＝０Ωの時である。この場合、下記の（６）式に示すようになり、出力電流は、温度特性も含めて電流源１１の電流と同じになる。
出力電流≒（電流源１１の電流＊（Ｒ１ａ＊（１＋ｄｔａ＊（Ｔ−２５））））／（Ｒ２ａ＊（１＋ｄｔａ＊（Ｔ−２５）））≒電流源１１の電流 ・・・・（６）
【００３１】
逆に、（５）式において、出力電流の温度特性の違いが一番大きくなるのは、ＲＡ２＝０Ω、ＲＢ２＝ＲＡ１の時である。この場合、下記の（７）式のようになる。
出力電流≒（電流源１１の電流＊（Ｒ１ａ＊（１＋ｄｔａ＊（Ｔ−２５））））／（Ｒ２ｂ＊（１＋ｄｔｂ＊（Ｔ−２５）））≒電流源１１の電流＊（（１＋ｄｔａ＊（Ｔ−２５））／（１＋ｄｔｂ＊（Ｔ−２５））） ・・・・（７）
【００３２】
（７）式より、ＲＡ１およびＲＡ２の抵抗の温度係数ｄｔａとＲＢ２の抵抗の温度係数ｄｔｂとの間に差がある場合、ｄｔａ＞ｄｔｂでは、温度が高くなるほど出力電流が大きくなり正の傾きをもった温度特性となる。逆に、ｄｔａ＜ｄｔｂでは、温度が高くなるほど出力電流が小さくなり負の傾きをもった温度特性となる。
【００３３】
図２は、定電流回路の各抵抗素子の値を下記のように設定した場合の出力電流の温度特性を示す図である。
条件１：ＲＡ１＝１００ＫΩ（０．１［％／Ｋ］）、ＲＢ２＝１００ＫΩ（０．４［％／Ｋ］）
条件２：ＲＡ１＝１００ＫΩ（０．１［％／Ｋ］）、ＲＡ２＝５０ＫΩ（０．１［％／Ｋ］）、ＲＢ２＝５０ＫΩ（０．４［％／Ｋ］）
条件３：ＲＡ１＝１００ＫΩ（０．４［％／Ｋ］）、ＲＢ２＝１００ＫΩ（０．１［％／Ｋ］）
条件４：ＲＡ１＝１００ＫΩ（０．４［％／Ｋ］）、ＲＡ２＝５０ＫΩ（０．４［％／Ｋ］）、ＲＢ２＝５０ＫΩ（０．１［％／Ｋ］）
【００３４】
以上説明したように、ＲＡ２の抵抗値とＲＢ２の抵抗値の割合を適宜設定することで、出力電流の温度特性における傾きを正負任意に設定することができる。
【実施例２】
【００３５】
図３は、本発明の第２の実施例に係る定電流回路の回路図である。図３において、図１と同一の符号は同一物を表し、その説明を省略する。第２の実施例の定電流回路は、図１の定電流回路の出力電流を入力とするＰｃｈＭＯＳトランジスタＭ３とＰｃｈＭＯＳトランジスタＭ４で構成されるカレントミラー回路を接続して備える。また、ＰｃｈＭＯＳトランジスタＭ３のソースと電源１０の間に第一の温度係数を持つ抵抗素子ＲＡ３を備える。ＰｃｈＭＯＳトランジスタＭ４のソースと電源１０間に第一の温度係数を持つ抵抗素子ＲＡ４と第二の温度係数を持つ抵抗素子ＲＢ４とを直列接続して備える。そして、ＰｃｈＭＯＳトランジスタＭ４のドレイン電流を出力端子１２から出力する。なお、図１の抵抗素子ＲＡ２は省いている。
【００３６】
以上のような定電流回路において、ＰｃｈＭＯＳトランジスタＭ３、Ｍ４、抵抗素子ＲＡ３、ＲＡ４、ＲＢ４からなる回路は、極性が異なるものの、図１のＮｃｈＭＯＳトランジスタＭ１、Ｍ２、抵抗素子ＲＡ１、ＲＡ２、ＲＢ２からなる回路構成と同じであって同様に動作する。
【００３７】
第２の実施例の定電流回路によれば、ＮｃｈＭＯＳトランジスタＭ１、Ｍ２を介して得られた出力電流の温度特性の傾きを、ＰｃｈＭＯＳトランジスタＭ３、Ｍ４を介して更に大きな傾きとすることが出来る。したがって、出力電流の温度特性の傾きを、より幅広い範囲で調整することが可能となる。
【実施例３】
【００３８】
図４は、本発明の第３の実施例に係る定電流回路の回路図である。図４において、図１と同一の符号は同一物を表し、その説明を省略する。第３の実施例の定電流回路は、第１の実施例のＮｃｈＭＯＳトランジスタＭ１のソースとＧＮＤ間に第二の温度係数を持つ抵抗素子ＲＢ１と第一の温度係数を持つ可変抵抗素子ＲＡ５とを直列接続し、ＮｃｈＭＯＳトランジスタＭ２のソースとＧＮＤ間に第一の温度係数を持つ抵抗素子ＲＡ２と第二の温度係数を持つ可変抵抗素子ＲＢ５とを直列接続し、ＮｃｈＭＯＳトランジスタＭ２のドレイン電流を出力端子１２から出力する。
【００３９】
このように定電流回路は、第二の温度係数を持つ可変抵抗素子ＲＢ５と第一の温度係数を持つ可変抵抗素子ＲＡ５とを有する。したがって、定電流回路を半導体集積回路に内蔵したような場合、外部のマイクロコンピュータなどのプログラムよって可変抵抗素子ＲＡ５、ＲＢ５の抵抗値を変更することで、出力電流の温度特性の傾きを適宜変更することが可能となる。
【００４０】
なお、前述の特許文献等の各開示を、本書に引用をもって繰り込むものとする。本発明の全開示（請求の範囲を含む）の枠内において、さらにその基本的技術思想に基づいて、実施形態ないし実施例の変更・調整が可能である。また、本発明の請求の範囲の枠内において種々の開示要素の多様な組み合わせないし選択が可能である。すなわち、本発明は、請求の範囲を含む全開示、技術的思想にしたがって当業者であればなし得るであろう各種変形、修正を含むことは勿論である。
【符号の説明】
【００４１】
１０ 電源
１１ 電流源
１２ 出力端子
Ｍ１、Ｍ２ ＮｃｈＭＯＳトランジスタ
Ｍ３、Ｍ４ ＰｃｈＭＯＳトランジスタ
ＲＡ１〜ＲＡ４、ＲＢ１、ＲＢ２、ＲＢ４ 抵抗素子
ＲＡ５、ＲＢ５ 可変抵抗素子
【特許請求の範囲】
【請求項１】
電流源と、
前記電流源をドレインに接続する、ダイオード接続される第１の第１導電型トランジスタと、
前記第１の第１導電型トランジスタのソースと接地間に接続される第１の温度係数を持つ第１の抵抗素子と、
ゲートを前記第１の第１導電型トランジスタのゲートに接続する第２の第１導電型トランジスタと、
前記第２の第１導電型トランジスタのソースと接地間に接続される第２の温度係数を持つ第２の抵抗素子と、
を備え、
前記第２の第１導電型トランジスタのドレインを電流出力端とすることを特徴とする定電流回路。
【請求項２】
前記第２の第１導電型トランジスタのソースと接地間に、前記第２の抵抗素子と直列に第１の温度係数を持つ第３の抵抗素子をさらに備えることを特徴とする請求項１記載の定電流回路。
【請求項３】
前記第１の第１導電型トランジスタのソースと接地間に、前記第１の抵抗素子と直列に第２の温度係数を持つ第４の抵抗素子をさらに備えることを特徴とする請求項１または２記載の定電流回路。
【請求項４】
前記第１および第２の抵抗素子は、可変抵抗素子であることを特徴とする請求項１乃至３のいずれか一に記載の定電流回路。
【請求項５】
前記第２の第１導電型トランジスタのソースと接地間に、それぞれ温度係数の異なる抵抗素子を並列または直列形態で接続することを特徴とする請求項１記載の定電流回路。
【請求項６】
前記第１の第１導電型トランジスタのソースと接地間に、それぞれ温度係数の異なる抵抗素子を並列または直列形態で接続することを特徴とする請求項１または５記載の定電流回路。
【請求項７】
前記第２の第１導電型トランジスタのソースと接地間に、それぞれ温度係数の異なる抵抗素子を直並列組み合わせた形態で接続することを特徴とする請求項１記載の定電流回路。
【請求項８】
前記第１の第１導電型トランジスタのソースと接地間に、それぞれ温度係数の異なる抵抗素子を直並列組み合わせた形態で接続することを特徴とする請求項１または７記載の定電流回路。
【請求項９】
前記電流出力端にドレインを接続する、ダイオード接続される第１の第２導電型トランジスタと、
前記第１の第２導電型トランジスタのソースと電源間に接続される第１の温度係数を持つ第５の抵抗素子と、
ゲートを前記第１の第２導電型トランジスタのゲートに接続する第２の第２導電型トランジスタと、
前記第２の第２導電型トランジスタのソースと電源間に接続される第２の温度係数を持つ第６の抵抗素子と、
をさらに備え、
前記第２の第２導電型トランジスタのドレインを他の電流出力端とすることを特徴とする請求項１乃至８のいずれか一に記載の定電流回路。
【請求項１０】
請求項１乃至９のいずれか一に記載の定電流回路を備える半導体集積回路装置。
【請求項１】
電流源と、
前記電流源をドレインに接続する、ダイオード接続される第１の第１導電型トランジスタと、
前記第１の第１導電型トランジスタのソースと接地間に接続される第１の温度係数を持つ第１の抵抗素子と、
ゲートを前記第１の第１導電型トランジスタのゲートに接続する第２の第１導電型トランジスタと、
前記第２の第１導電型トランジスタのソースと接地間に接続される第２の温度係数を持つ第２の抵抗素子と、
を備え、
前記第２の第１導電型トランジスタのドレインを電流出力端とすることを特徴とする定電流回路。
【請求項２】
前記第２の第１導電型トランジスタのソースと接地間に、前記第２の抵抗素子と直列に第１の温度係数を持つ第３の抵抗素子をさらに備えることを特徴とする請求項１記載の定電流回路。
【請求項３】
前記第１の第１導電型トランジスタのソースと接地間に、前記第１の抵抗素子と直列に第２の温度係数を持つ第４の抵抗素子をさらに備えることを特徴とする請求項１または２記載の定電流回路。
【請求項４】
前記第１および第２の抵抗素子は、可変抵抗素子であることを特徴とする請求項１乃至３のいずれか一に記載の定電流回路。
【請求項５】
前記第２の第１導電型トランジスタのソースと接地間に、それぞれ温度係数の異なる抵抗素子を並列または直列形態で接続することを特徴とする請求項１記載の定電流回路。
【請求項６】
前記第１の第１導電型トランジスタのソースと接地間に、それぞれ温度係数の異なる抵抗素子を並列または直列形態で接続することを特徴とする請求項１または５記載の定電流回路。
【請求項７】
前記第２の第１導電型トランジスタのソースと接地間に、それぞれ温度係数の異なる抵抗素子を直並列組み合わせた形態で接続することを特徴とする請求項１記載の定電流回路。
【請求項８】
前記第１の第１導電型トランジスタのソースと接地間に、それぞれ温度係数の異なる抵抗素子を直並列組み合わせた形態で接続することを特徴とする請求項１または７記載の定電流回路。
【請求項９】
前記電流出力端にドレインを接続する、ダイオード接続される第１の第２導電型トランジスタと、
前記第１の第２導電型トランジスタのソースと電源間に接続される第１の温度係数を持つ第５の抵抗素子と、
ゲートを前記第１の第２導電型トランジスタのゲートに接続する第２の第２導電型トランジスタと、
前記第２の第２導電型トランジスタのソースと電源間に接続される第２の温度係数を持つ第６の抵抗素子と、
をさらに備え、
前記第２の第２導電型トランジスタのドレインを他の電流出力端とすることを特徴とする請求項１乃至８のいずれか一に記載の定電流回路。
【請求項１０】
請求項１乃至９のいずれか一に記載の定電流回路を備える半導体集積回路装置。
【図１】
【図２】
【図３】
【図４】
【図２】
【図３】
【図４】
【公開番号】特開２０１０−１６５１７７（Ｐ２０１０−１６５１７７Ａ）
【公開日】平成２２年７月２９日（２０１０．７．２９）
【国際特許分類】
【出願番号】特願２００９−６９２７（Ｐ２００９−６９２７）
【出願日】平成２１年１月１５日（２００９．１．１５）
【出願人】（３０２０６２９３１）ルネサスエレクトロニクス株式会社 (8,021)
【Ｆターム（参考）】
【公開日】平成２２年７月２９日（２０１０．７．２９）
【国際特許分類】
【出願日】平成２１年１月１５日（２００９．１．１５）
【出願人】（３０２０６２９３１）ルネサスエレクトロニクス株式会社 (8,021)
【Ｆターム（参考）】
[ Back to top ]