説明

実形状検証装置

【課題】半導体装置の各構成要素を実形状に近い形状としてシミュレーションを実行することが可能であり、実測値との誤差を抑制し、シミュレーションの精度を向上することができる実形状検証装置を提供する。
【解決手段】本装置は半導体装置における各構成要素のレイアウト情報を格納したレイアウト情報記憶手段1と、実測形状の情報を格納した実測形状情報記憶手段3と、該手段3に格納した実測形状情報に基づき、所定の構成要素を実測形状に置換する実測形状置換手段4と、配線基板101上に実装される電子部品の電気特性及び/又は電子部品を配線基板101上で封止する製造条件特性による解析用情報を格納した解析用情報記憶手段5と、該置換手段4からの置換図形情報、解析用情報記憶手段5からの解析用情報、及びレイアウト情報記憶手段1からのレイアウト情報に基づき、シミュレーションを実行する解析手段6と、を備えている。

【発明の詳細な説明】
【技術分野】
【0001】
この発明は、半導体チップが配線基板上に実装された半導体装置の特性を検証する実形状検証装置に関し、特に、配線基板上で半導体チップや半田付け部品などの電子部品をシールド剤によって封止した場合におけるボンディングワイヤの実際の製造形状(以下、実形状と称す)を検証する実形状検証装置に関する。
【背景技術】
【0002】
従来の三次元実装回路の設計システムにおいては、基板上の各ダイの位置情報、形状情報、配線端子の位置情報を記憶するレイアウト情報記憶手段、ワイヤ・ボンディングにおける使用可能なワイヤ形状及び許容ボンディング条件が記憶されたワイヤ条件記憶手段、各ダイのうち当該ダイの辺を基板上に写像した線がワイヤ・ボンディングを行う2つの配線端子を結ぶ直線を基板上に写像した線と交差する測距対象図形を抽出する測距対称図形抽出手段、及び、各測距対称図形との距離が所定の閾値以上で、且つ前記形状パラメータの値が前記許容ボンディング条件の範囲内という条件のもとで、配線端子をワイヤ・ボンディングするワイヤ形状において全ワイヤ長が最短となる形状パラメータを算出する最短パラメータ演算手段を備えている(例えば、特許文献1参照)。
【特許文献1】特開2005−339464号公報
【発明の開示】
【発明が解決しようとする課題】
【0003】
この三次元実装回路の設計システムなどの従来の3次元CAD(Computer Aided Design)装置においては、予め記憶している直方体や円柱などの基本図形を使用して半導体装置を設計するのであるが、エッチングなどの製造工程を経て製造される配線パターンやビアなどの実形状は、設計段階で設計した形状(以下、設計形状と称す)と必ずしも一致するものではない。このため、各構成要素を実形状とは異なる設計形状において、設計した半導体装置に対するシミュレーションを実行した場合に、シミュレーション結果と実際の製品における実測値との間で誤差が生じるという問題点があった。
【0004】
特に、ボンディングワイヤは、配線基板上で半導体チップや半田付け部品などの電子部品をシールド剤によって封止した場合に、設計形状では隣り合うボンディングワイヤ同士が所定の閾値以上で離間していたとしても、シールド剤や重力などの外力を受けることで、ボンディングワイヤの形状が変形し、実形状では隣り合うボンディングワイヤ同士が接触又は所定の閾値以内に接近する不具合が生じるという問題点があり、このような不具合を事前に検証することが困難であるという問題点があった。
【0005】
この発明は、上述のような課題を解決するためになされたもので、設計段階で半導体装置の各構成要素を実形状に近い形状としてシミュレーションを実行することが可能であり、シミュレーション結果と実測値との間の誤差を抑制し、シミュレーションの精度を向上することができる実形状検証装置を提供するものである。
【課題を解決するための手段】
【0006】
この発明に係る実形状検証装置においては、前記半導体装置における各構成要素のレイアウト情報を格納したレイアウト情報記憶手段と、前記レイアウト情報記憶手段に格納したレイアウト情報のうち、所定の構成要素に対応する実測形状の情報を格納した実測形状情報記憶手段と、前記実測形状情報記憶手段に格納した実測形状情報に基づき、前記所定の構成要素を実測形状に置換する実測形状置換手段と、前記配線基板上に実装される電子部品の電気特性及び/又は当該電子部品を前記配線基板上で封止する製造条件特性による解析用情報を格納した解析用情報記憶手段と、前記実測形状置換手段からの置換図形情報、解析用情報記憶手段からの解析用情報、及び前記レイアウト情報記憶手段からのレイアウト情報に基づき、シミュレーションを実行する解析手段と、を備えているものである。
【0007】
この発明に係る実形状検証装置においては、必要に応じて、前記所定の構成要素が、前記半導体チップと配線基板とを接続するボンディングワイヤであり、前記ボンディングワイヤに対応する実測形状が、前記ボンディングワイヤの一端及び当該一端と隣り合う湾曲部間による直線部、隣り合う湾曲部間の直線部、並びに他端及び当該他端と隣り合う湾曲部間による直線部における、各直線部の両端とその間の少なくとも1点とを実測した座標から算出する形状パラメータである。
【0008】
この発明に係る実形状検証装置においては、必要に応じて、前記解析用情報記憶手段が、前記製造条件特性として、シールド剤の粘性、質量、注入箇所、注入方向若しくは注入速度、シールド剤による流体圧力、配線基板若しくは半導体チップに対する応力、ボンディングワイヤの全長、断面積、体積、単位体積あたりの質量若しくは質量、又は重力の解析用情報を格納しており、前記配線基板上で前記半導体チップを前記シールド剤により封止した場合におけるボンディングワイヤの実形状を検証するものである。
【発明の効果】
【0009】
この発明に係る実形状検証装置においては、前記半導体装置における各構成要素のレイアウト情報を格納したレイアウト情報記憶手段と、前記レイアウト情報記憶手段に格納したレイアウト情報のうち、所定の構成要素に対応する実測形状の情報を格納した実測形状情報記憶手段と、前記実測形状情報記憶手段に格納した実測形状情報に基づき、前記所定の構成要素を実測形状に置換する実測形状置換手段と、前記配線基板上に実装される電子部品の電気特性及び/又は当該電子部品を前記配線基板上で封止する製造条件特性による解析用情報を格納した解析用情報記憶手段と、前記実測形状置換手段からの置換図形情報、解析用情報記憶手段からの解析用情報、及び前記レイアウト情報記憶手段からのレイアウト情報に基づき、シミュレーションを実行する解析手段と、を備えていることにより、半導体装置の各構成要素を実測形状に近い形状としてシミュレーションを実行することが可能となり、シミュレーション結果と実測値との間の誤差を抑制し、シミュレーションの精度を向上することができる実形状検証装置を提供するものである。
【0010】
この発明に係る実形状検証装置においては、必要に応じて、前記所定の構成要素が、前記半導体チップと配線基板とを接続するボンディングワイヤであり、前記ボンディングワイヤに対応する実測形状が、前記ボンディングワイヤの一端及び当該一端と隣り合う湾曲部間による直線部、隣り合う湾曲部間の直線部、並びに他端及び当該他端と隣り合う湾曲部間による直線部における、各直線部の両端とその間の少なくとも1点とを実測した座標から算出す形状パラメータであることにより、実測形状に置換する構成要素を特定し、特定したボンディングワイヤの実測形状を特定している。
【0011】
この発明に係る実形状検証装置においては、必要に応じて、前記解析用情報記憶手段が、前記製造条件特性として、シールド剤の粘性、質量、注入箇所、注入方向若しくは注入速度、シールド剤による流体圧力、配線基板若しくは半導体チップに対する応力、ボンディングワイヤの全長、断面積、体積、単位体積あたりの質量若しくは質量、又は重力の解析用情報を格納しており、前記配線基板上で前記半導体チップを前記シールド剤により封止した場合におけるボンディングワイヤの実形状を検証するものであることにより、設計段階において外的要因を考慮したボンディングワイヤの形状を検証することができる。
【発明を実施するための最良の形態】
【0012】
(本発明の第1の実施形態)
図1はこの発明を実施するための第1の実施形態における実形状検証装置の構成を示す図、図2はボンディングワイヤの形状パラメータを説明するための説明図、図3は図1に示す実測形状情報記憶手段に格納されたビアの実測形状情報の一例を説明するための説明図であり、(a)はビアの実測形状を示す断面図、(b)は各層間のビアに層間毎に実測形状を対応付けることを説明するための説明図、図4は図1に示す実測形状情報記憶手段に格納された配線パターンの実測形状情報の一例を説明するための説明図であり、(a)は配線パターンの実測形状を示す断面図、(b)は各層上の配線パターンに層毎に実測形状を対応付けることを説明するための説明図、図5は図1に示す実測形状情報記憶手段に格納されたボンディングワイヤの実測形状情報の一例を説明するための説明図、図6は図1に示す実測形状情報記憶手段に格納されたボンディングワイヤの他の実測形状情報の一例を説明するための説明図、図7は図1に示す実測形状情報記憶手段に格納された実測形状情報のうちボンディングワイヤの実測形状を示すボンディング形状ライブラリの一例を説明するための説明図、図8は図1に示す解析用情報記憶手段に格納された解析用情報のうち半導体装置の製造条件を示す製造条件ライブラリの一例を説明するための説明図、図9は設計段階からボンディングマシンに入力するまでの運用形態を示すフロー図、図10は図1に示す実形状検証装置に形状計算部を外付けした構成を示す図である。
【0013】
レイアウト情報記憶手段1は、シミュレーションを実行する対象である半導体装置における各構成要素のレイアウト情報を格納している。具体的には、既に配線設計がなされている、配線基板101の形状情報及び層数情報、配線禁止領域情報、配線基板101の上面101aに配設された各半導体チップ102の配置情報及び形状情報、各半導体チップ102上の端子102a及びボンド・フィンガー103a(半導体チップ102からのボンディングワイヤ103の接続先)の配置情報及び端子属性情報、ボンディングワイヤ103の配置情報、形状情報及び形状パラメータ、配線基板101の下面に配設された外部端子であるボールの配置情報、形状情報及び端子属性情報、配線基板101に配設されたビアの配置情報及び形状情報、並びに、配線基板101の各配線基板層上に配設された配線パターンの配線情報などを記憶したものである。
【0014】
ここで、配線基板101の形状情報とは、配線基板101がどのような形状を有しているかを示す情報である。例えば、長方形の基板であれば、縦及び横の寸法のことである。また、配線基板101の層数情報とは、配線基板101が何層で形成されているかを示す情報である。また、配線禁止領域情報とは、各配線基板層上で配線パターンを配置できない禁止領域に関する情報である。
【0015】
また、半導体チップ102の配置情報とは、各半導体チップ102の配置座標に関する情報である。具体的には、半導体チップ102の位置を代表する点(例えば、半導体チップ102の下部の頂点のうちの一つ。)の座標情報などである。また、半導体チップ102の形状情報とは、各半導体チップ102の形状に関する情報である。具体的には、直方体の半導体チップ102の場合に、縦、横及び高さの情報である。さらに、半導体チップ102のボンド・フィンガー103aの配置情報とは、半導体チップ102の代表する点に対しての相対座標を示す。
【0016】
また、半導体チップ102の端子102a(及び配線基板101のボール)の端子属性情報とは、半導体チップ102(及び配線基板101)に設けられている端子102a(及びボール)と、それぞれの入出力がどの端子102a(及びボール)で行われているかを示す情報である。
【0017】
また、ボンディングワイヤ103の形状パラメータとは、ボンディングワイヤ103の一端及びこの一端と隣り合う湾曲部103b間の直線部103cにおける垂直距離(高さ)又は水平距離並びに半導体チップ102の上面とのなす角度、隣り合う湾曲部103b間の直線部103cにおける垂直距離(高さ)及び水平距離、ボンディングワイヤ103の他端及びこの他端と隣り合う湾曲部103b間の直線部103cにおける水平距離又は垂直距離(高さ)並びに配線基板101の上面101aとのなす角度を示す情報である。
【0018】
例えば、図2に示すように、3箇所(r1,r2,r3)で湾曲部103bを有するボンディングワイヤ103においては、ボンディングワイヤ103の一端(端子102aに接続する端部)及びこの一端と隣り合う湾曲部103b(第1の湾曲部r1)間の直線部103cにおける垂直距離H並びに半導体チップ102の上面とのなす角度a1、隣り合う湾曲部103b(第2の湾曲部r2及び第3の湾曲部r3)間の直線部103cにおける垂直距離H2及び水平距離RT1、ボンディングワイヤ103の他端(ボンド・フィンガー103a)及びこの他端と隣り合う湾曲部103b(第3の湾曲部r3)間の直線部103cにおける水平距離RT2並びに配線基板101の上面101aとのなす角度a2を示す情報である。
【0019】
また、配線基板101の形状情報及び層数情報、配線基板101の上面101aに配設された各半導体チップ102の配置情報及び形状情報、各半導体チップ102の端子102a及びボンド・フィンガー103aの配置情報及び端子属性情報、ボンディングワイヤ103の配置情報、形状情報及び形状パラメータ、ビアの配置情報及び形状情報、配線基板101の下面に配設されたボールの配置情報、形状情報及び端子属性情報、配線基板101の各配線基板層上に配設された配線パターンの配線情報、並びに、配線禁止領域情報などは、配置設計CAD装置20によって生成される。
【0020】
置換対象図形選択手段2は、マウスやキーボードなどの入力装置30によって入力する入力情報に基づき、レイアウト情報記憶手段1に格納された半導体装置の構成要素を選択する。例えば、選択する構成要素としては、半導体チップ102と配線基板101とを接続するボンディングワイヤ103、配線基板101の各層間におけるビア、及び配線基板101の各層上における配線パターンなどである。
【0021】
実測形状情報記憶手段3は、レイアウト情報記憶手段1に格納したレイアウト情報のうち、所定の構成要素に対応する実測形状の情報が記憶されている。この実測形状情報としては、配線基板101に配設された設計形状である略円柱形のビアを、実測形状のビアに置換するものであり、例えば、実測形状のビアとして、図3(a)に示すように、配線基板101の第1層と第2層との間に配設されるビアを三次元形状で登録している。
【0022】
なお、配線基板101がn層(nは2以上の自然数であり、以下、同じ)からなる場合には、図3(b)に示すように、第1層と第2層、第3層、・・・、又は第n層との間のビア、第2層と第3層、第4層、・・・、又は第n層との間のビア、第3層と第4層、第5層、・・・、又は第n層との間のビア、・・・、及び第n−1層と第n層との間のビア、というように、{n×(n−1)/2}個の三次元形状のビアを登録することになる。そして、実測形状に置換しようとするビアに対して、このビアが位置する層間に対応する実測形状のビアを割り当てることになる。
【0023】
また、他の実測形状情報としては、配線基板101の各層に配設された設計形状である断面形状が略矩形の配線パターンを、断面形状が実測形状である配線パターンに置換するものであり、例えば、実測形状の配線パターンとして、図4(a)に示すように、配線基板101の第1層上に配設される配線パターンを断面形状で登録している。
【0024】
なお、配線基板101がn層からなる場合には、図4(b)に示すように、第1層、第2層、第3層、・・・、及び第n層上の配線パターンというように、n個の断面形状の配線パターンを登録することになる。そして、実測形状に置換しようとする配線パターンに対して、この配線パターンが位置する層に対応する実測形状の配線パターンを割り当てることになる。なお、実測形状に置換しようとする設計形状の配線パターンの長さ方向に沿って、実測形状である断面形状の配線パターンを列設することで、三次元形状の配線パターンとなる。
【0025】
このように、実測形状情報記憶手段3は、ビアやボールなどのような、配線基板101の同一層上における配置場所が異なる場合においても(ただし、ビアは同一層間に配設される場合でもある)、平面形状及び断面形状が不変である構成要素については、三次元形状を実測形状情報として格納しており、配線パターンなどの平面形状が変化する構成要素については、断面形状を実測形状情報として格納している。
【0026】
また、他の実測形状情報としては、半導体チップ102の端子102aと配線基板101上のボンド・フィンガー103aとを結んだボンディングワイヤ103の形状パラメータを、ボンディングワイヤ113の一端及びこの一端と隣り合う湾曲部113b間による直線部113c、隣り合う湾曲部113b間の直線部113c、並びに他端及びこの他端と隣り合う湾曲部113b間による直線部113cにおける、各直線部113cの両端とその間の少なくとも1点とを実測した座標から算出する形状パラメータに置換するものである。
【0027】
例えば、図5に示すように、2箇所で湾曲部103bを有する設計値(二点鎖線)のボンディングワイヤ103は、半導体装置を実際に製造した場合に、配線基板101上で半導体チップ102や半田付け部品などの電子部品を封止するための図示しないシールド剤の粘性、質量、注入箇所、注入方向若しくは注入速度、シールド剤による流体圧力、配線基板101若しくは半導体チップ102に対する応力、ボンディングワイヤ103の全長、断面積、体積、単位体積あたりの質量若しくは質量、又は重力などの外的要因により、設計値(二点鎖線)に対して変形した実測値(実線)のボンディングワイヤ113となる。そこで、ボンディングワイヤ103の実測形状情報は、実測値のボンディングワイヤ113における各直線部113c(第1の直線部、第2の直線部、第3の直線部)を直線部113c毎に等間隔(第1の直線部における実測単位、第2の直線部における実測単位、第3の直線部における実測単位)で実測した座標とする。
【0028】
ここで、実測座標から算出する形状パラメータとは、ボンディングワイヤ113の一端である始点及びこの始点の次の実測座標間の線分における垂直距離(高さ)又は水平距離並びに半導体チップ102の上面とのなす角度、隣り合う実測座標間の線分における垂直距離(高さ)及び水平距離、ボンディングワイヤ103の他端である終点及びこの終点の1つ前の実測座標間の線分における水平距離又は垂直距離(高さ)並びに配線基板101の上面101aとのなす角度である。
【0029】
また、ボンディングワイヤ103の他の実測形状情報としては、ボンディングワイヤ103の設計値である各直線部103cの長さを基準として、直線部103cの長さを実測形状で変化させた複数のTEG(test element group)を登録している。例えば、図6に示すように、設計値の直線部103cの長さL0に対して(図6(a))、0.5倍の長さL1となる実測値の直線部113c(図6(b))、1倍の長さL2となる実測値の直線部113c(図6(c))、2倍の長さL3となる実測値の直線部113c(図6(d))である。
【0030】
なお、ボンディングワイヤ103に、同一パラメータの設計値及び同一条件の外的要因が与えられた場合であっても、ボンディングマシンのタイプによって、ボンディングワイヤ113の実形状が異なる場合がある。このため、ボンディングワイヤ113の実測形状情報は、図7に示すように、ボンディングマシンのタイプに対応付けたパラメータを格納したボンディング形状ライブラリとして登録しておくことが好ましい。
【0031】
実測形状置換手段4は、置換対象図形選択手段2からの選択情報から、選択した所定の構成要素の図形をレイアウト情報記憶手段1から抽出し、実測形状情報記憶手段3に格納した実測形状情報に基づき、実測形状に置換する。
【0032】
解析用情報記憶手段5は、入力装置30によって入力する、シミュレーションを実行する半導体装置における、配線基板101上に実装される半導体チップ102や半田付け部品などの電子部品の電気特性、すなわち、半田付け部品や半導体チップ102内部の接続情報、遅延値、動作条件、電気的特性又は消費電力などの解析用情報を格納している。特に、ボンディングワイヤ103の設計形状の変化を検証するための解析用情報としては、半導体チップ102や半田付け部品などの電子部品を配線基板101上で封止する製造条件特性、すなわち、シールド剤の粘性、質量、注入箇所、注入方向若しくは注入速度、シールド剤による流体圧力、配線基板若しくは半導体チップ102に対する応力、ボンディングワイヤ103の全長、断面積、体積、単位体積あたりの質量若しくは質量、又は重力などであり、例えば、図8に示すように、ボンディングマシンのタイプに対応付けた製造条件(シールド剤方向、基板応力など)を格納した製造条件ライブラリとして登録しておくことが好ましい。
【0033】
解析手段6は、実測形状置換手段4からの置換図形情報、解析用情報記憶手段5からの解析用情報、及びレイアウト情報記憶手段1からのレイアウト情報に基づき、シミュレーションを実行して、解析結果を出力装置40に出力する。なお、ボンディングワイヤ113の実形状を検証する場合には、各直線部113cの両端とその間の少なくとも1点とを実測した座標を、その実測値を生じさせた外的要因と関連付けた形状テーブルを作成し、この形状テーブルからテーブル・ルックアップ法を用いて、所定の条件におけるボンディングワイヤの実形状を予測することになる。
【0034】
なお、出力装置40としては、CRT(cathode-ray tube)や液晶ディスプレイなどの表示画面に解析結果を表示する構成でもよいが、シミュレーション結果から隣り合うボンディングワイヤ間の間隔が所定の閾値以上であるかをチェックするために、既存のチェッカーにシミュレーション結果を出力する構成としてもよい。
【0035】
この場合には、図9に示すように、配置設計CAD装置20によって設計形状を入力し(ステップS1)、実形状検証装置10によってボンディングワイヤ103に対する実形状のシミュレーションを実行する(ステップS2)。
【0036】
そして、シミュレーション結果から、隣り合うボンディングワイヤ間の間隔が所定の閾値以上であるかをチェックする(ステップS3)ために、既存のチェッカーにシミュレーション結果を出力し、ボンディングマシンに設計値を出力するか(ステップS4)、再設計を行なうか(ステップS1)を判断する運用形態が考えられる。
【0037】
また、図9においては、ボンディングワイヤ103に対する実形状のシミュレーションについての運用形態を説明したが、配線パターンやビアに対して電気シミュレーションや熱シミュレーションなどのシミュレーションを実行した場合にも同様に、シミュレーションに所望の結果が得られなかった場合(例えば、実形状の配線パターンの断面積が狭く、所定の電流密度が得られないなど)に、シミュレーション結果をフィードバックして、配線パターンやビアの再設計に利用する運用形態にすることが好ましい。
【0038】
また、ボンディングマシンの製造会社(ボンダー・メーカ)は自社製品のボンディングマシンによる実形状の情報をノウハウとして所持し、自社内で秘匿にしたい場合が考えられる。そこで、図10に示すように、実形状検証装置10(シミュレータ本体10a、計算結果インターフェース10b、形状計算部インターフェース10c)とは別構成である外付けの形状計算部50aを設け、この形状計算部50aから実形状情報を読み出し、実形状検証装置10によって計算させる構成としてもよい。
【0039】
また、実形状検証装置10の利用者(ユーザ)は、実際に製造した製品(経験)から得られた実形状情報を蓄積したライブラリを所持している場合には、実形状検証装置10(シミュレータ本体10a、計算結果インターフェース10b、形状計算部インターフェース10c)とは別構成である外付けの形状計算部50bから蓄積した実形状情報を読み出し、実形状検証装置10によって計算させる構成としてもよい。
【0040】
なお、この第1の実施形態におけるボンディングワイヤ103に対する実形状のシミュレーションにおいては、サンプルとしての実形状のボンディングワイヤから予め実測した実測値をパラメータとするボンディング形状ライブラリを検証材料として、三次元座標上の点列を予測してボンディングワイヤ113の実形状を予測しているが、実測値を用いることなく、以下の方法にて、ボンディングワイヤ113の実形状を予測してもよい。
【0041】
まず、解析手段6が、レイアウト情報記憶手段1から、シミュレーションを実行する設計形状のボンディングワイヤ103の形状パラメータを取得する。
【0042】
取得した形状パラメータから、ボンディングワイヤ103の両端及び湾曲部103bにおける三次元座標上の座標点からなる点列を算出する。
【0043】
そして、この点列の情報と、解析用情報記憶手段5に格納したボンディングワイヤの断面積及び単位体積あたりの質量の情報と、に基づき、ボンディングワイヤの質量を算出し、この質量によるボンディングワイヤに加わる重力を算出すると共に、ボンディングワイヤに加わる重力による点列の各点における撓み量を算出する。
【0044】
また、点列の情報と、解析用情報記憶手段5に格納したシールド剤の注入箇所及びシールド剤によるボンディングワイヤに対する作用(流体圧力)の情報とに基づき、点列の各点におけるシールド剤の注入箇所からの距離に応じて、シールド剤による点列の各点の移動量を算出する。
【0045】
そして、算出した点列の各点の撓み量及び移動量に基づき、ボンディングワイヤ113の実形状を予測する。
【0046】
以上のように、この第1の実施形態に係る実形状検証装置10においては、設計段階の各構成要素の設計形状を、予め実測した実形状に置換したうえで、シミュレーションを実行することができるので、シミュレーションの精度を向上することができる。
【0047】
特に、設計段階のボンディングワイヤの設計形状を、予め実測した実測形状と、重力計算やシールド剤などの外的要因用のフィッティングパラメータとによる、シミュレーションを実行することにより、実形状を正確に検証することができる。
【図面の簡単な説明】
【0048】
【図1】この発明を実施するための第1の実施形態における実形状検証装置の構成を示す図である。
【図2】ボンディングワイヤの形状パラメータを説明するための説明図である。
【図3】図1に示す実測形状情報記憶手段に格納されたビアの実測形状情報の一例を説明するための説明図であり、(a)はビアの実測形状を示す断面図、(b)は各層間のビアに層間毎に実測形状を対応付けることを説明するための説明図である。
【図4】図1に示す実測形状情報記憶手段に格納された配線パターンの実測形状情報の一例を説明するための説明図であり、(a)は配線パターンの実測形状を示す断面図、(b)は各層上の配線パターンに層毎に実測形状を対応付けることを説明するための説明図である。
【図5】図1に示す実測形状情報記憶手段に格納されたボンディングワイヤの実測形状情報の一例を説明するための説明図である。
【図6】図1に示す実測形状情報記憶手段に格納されたボンディングワイヤの他の実測形状情報の一例を説明するための説明図である。
【図7】図1に示す実測形状情報記憶手段に格納された実測形状情報のうちボンディングワイヤの実測形状を示すボンディング形状ライブラリの一例を説明するための説明図である。
【図8】図1に示す解析用情報記憶手段に格納された解析用情報のうち半導体装置の製造条件を示す製造条件ライブラリの一例を説明するための説明図である。
【図9】設計段階からボンディングマシンに入力するまでの運用形態を示すフロー図である。
【図10】図1に示す実形状検証装置に形状計算部を外付けした構成を示す図である。
【符号の説明】
【0049】
1 レイアウト情報記憶手段
2 置換対象図形選択手段
3 実測形状情報記憶手段
4 実測形状置換手段
5 解析用情報記憶手段
6 解析手段
10 実形状検証装置
10a シミュレータ本体
10b 計算結果インターフェース
10c 形状計算部インターフェース
20 配置設計CAD装置
30 入力装置
40 出力装置
50a,50b 形状計算部
101 配線基板
101a 上面
102 半導体チップ
102a 端子
103,113 ボンディングワイヤ
103a ボンド・フィンガー
103b 湾曲部
103c,113c 直線部

【特許請求の範囲】
【請求項1】
半導体チップが配線基板に実装された半導体装置の特性を検証する実形状検証装置において、
前記半導体装置における各構成要素のレイアウト情報を格納したレイアウト情報記憶手段と、
前記レイアウト情報記憶手段に格納したレイアウト情報のうち、所定の構成要素に対応する実測形状の情報を格納した実測形状情報記憶手段と、
前記実測形状情報記憶手段に格納した実測形状情報に基づき、前記所定の構成要素を実測形状に置換する実測形状置換手段と、
前記配線基板上に実装される電子部品の電気特性及び/又は当該電子部品を前記配線基板上で封止する製造条件特性による解析用情報を格納した解析用情報記憶手段と、
前記実測形状置換手段からの置換図形情報、解析用情報記憶手段からの解析用情報、及び前記レイアウト情報記憶手段からのレイアウト情報に基づき、シミュレーションを実行する解析手段と、
を備えていることを特徴とする実形状検証装置。
【請求項2】
前記請求項1に記載の実形状検証装置において、
前記所定の構成要素が、前記半導体チップと配線基板とを接続するボンディングワイヤであり、
前記ボンディングワイヤに対応する実測形状が、前記ボンディングワイヤの一端及び当該一端と隣り合う湾曲部間による直線部、隣り合う湾曲部間の直線部、並びに他端及び当該他端と隣り合う湾曲部間による直線部における、各直線部の両端とその間の少なくとも1点とを実測した座標から算出する形状パラメータであることを特徴とする実形状検証装置。
【請求項3】
請求項2に記載の実形状検証装置において、
前記解析用情報記憶手段が、前記製造条件特性として、シールド剤の粘性、質量、注入箇所、注入方向若しくは注入速度、シールド剤による流体圧力、配線基板若しくは半導体チップに対する応力、ボンディングワイヤの全長、断面積、体積、単位体積あたりの質量若しくは質量、又は重力の解析用情報を格納しており、
前記配線基板上で前記半導体チップを前記シールド剤により封止した場合におけるボンディングワイヤの実形状を検証することを特徴とする実形状検証装置。

【図1】
image rotate

【図2】
image rotate

【図6】
image rotate

【図7】
image rotate

【図8】
image rotate

【図9】
image rotate

【図10】
image rotate

【図3】
image rotate

【図4】
image rotate

【図5】
image rotate