説明

実装基板および半導体装置

【課題】半導体チップをフリップチップ実装する場合の実装の信頼性が良好である実装基板と、当該実装基板に半導体チップが実装されてなる半導体装置を提供する。
【解決手段】半導体チップをフリップチップ実装する実装基板であって、前記半導体チップが接続される複数の接続パッドと、前記接続パッドの一部を覆うように形成される絶縁パターンと前記半導体チップの下に浸透されるアンダーフィルの流れを制御する複数のダミーパターンと、を有し、前記複数のダミーパターンが、互い違いの格子状に配列されていることを特徴とする実装基板。

【発明の詳細な説明】
【技術分野】
【0001】
本発明は、半導体チップをフリップチップ実装する実装基板、および半導体チップが実装基板にフリップチップ実装されてなる半導体装置に関する。
【背景技術】
【0002】
半導体チップを実装する方法については様々なタイプの方法が提案されているが、例えば半導体チップをフリップチップ実装する方法は、パッケージを小型化・薄型化することが容易である特徴を有している。
【0003】
図1は、半導体チップをフリップチップ実装するための実装基板の構成の一例を示す平面図である。
【0004】
図1を参照するに、本図に示す実装基板10は、絶縁層11に、半導体チップに接続されるための接続パッド13が形成され、該接続パッドの両端が、それぞれソルダーレジスト層12A,12Bで覆われた構造を有している。
【0005】
前記実装基板10に実装される半導体チップ14は、該半導体チップ14の電極に形成された半田バンプなどの接続部(図示せず)が、前記接続パッド13に電気的に接続されるようにして実装される。
【0006】
また、前記半導体チップ14と前記実装基板10の間には、アンダーフィルと呼ばれる樹脂が浸透され、隣接する接続部(接続パッド)の絶縁が図られる。
【特許文献1】特開2001−15554号公報
【特許文献2】特開2005−175261号公報
【特許文献3】特開2004−207296号公報
【発明の開示】
【発明が解決しようとする課題】
【0007】
しかし、近年の半導体チップでは接続部が、半導体チップの4辺に対応した周縁部に形成されるだけでなく、さらに半導体チップの中心部にも形成されるものがある。図2は、実装基板との接続部が、周縁部に加えて中心部にも形成されたタイプの半導体チップに対応した実装基板の一例を示した図である。
【0008】
図2を参照するに、本図に示す実装基板20は、絶縁層21に、半導体チップに接続されるための接続パッド23A,23Bが形成された構造を有している。前記接続パッド23Aは、実装される半導体チップ24の周縁部に対応して略四角形に配列されている。一方、前記接続パッド23Bは、配列された前記接続パッド23Aに囲まれるように、半導体チップの中心付近に対応して設置されている。
【0009】
前記接続パッド23Aの両端はそれぞれソルダーレジスト層22A,22Bで覆われている。また、前記ソルダーレジスト層22Bには、開口部22bが形成され、前記接続パッド23Bの一部は、当該開口部22bから露出するように形成されている。
【0010】
前記実装基板20に実装される半導体チップ24は、該半導体チップ24の4辺に対応した周縁部と、当該周縁部に囲まれる中心部の双方にそれぞれ接続部が形成され(図示せず)、それぞれの接続部が、前記接続パッド23A、23Bに接続される構造になっている。
【0011】
また、前記半導体チップ24と前記実装基板20の間には、アンダーフィルと呼ばれる樹脂が浸透され、隣接する接続部(接続パッド)の絶縁が図られる。
【0012】
しかし、上記の実装基板20においては、アンダーフィルの浸透に問題が生じる場合があった。例えば、前記開口部22bは、アンダーフィルの浸透が困難であり、ボイドとよばれる空間が発生する問題が生じる場合があった。この場合、アンダーフィルが半導体チップと実装基板の狭い隙間を浸透して当該開口部22bまで到達することは困難であり、当該開口部22bではアンダーフィルにボイドが発生して、絶縁の信頼性が低下し、半導体チップの実装の信頼性が低下してしまう問題が生じていた。
【0013】
そこで、本発明では上記の問題を解決した、新規で有用な実装基板と、半導体チップが実装基板に実装されてなる半導体装置を提供することを統括的課題としている。
【0014】
本発明の具体的な課題は、半導体チップをフリップチップ実装する場合の実装の信頼性が良好である実装基板と、当該実装基板に半導体チップが実装されてなる半導体装置を提供することである。
【課題を解決するための手段】
【0015】
本発明の第1の観点では、上記の課題を、半導体チップをフリップチップ実装する実装基板であって、前記半導体チップが接続される複数の接続パッドと、前記接続パッドの一部を覆うように形成される絶縁パターンと、前記半導体チップの下に浸透されるアンダーフィルの流れを制御する複数のダミーパターンと、を有し、前記複数のダミーパターンが、互い違いの格子状に配列されていることを特徴とする実装基板により、解決する。
【0016】
本発明によれば、半導体チップをフリップチップ実装する場合の実装の信頼性が良好である実装基板を提供することが可能となる。
【0017】
また、前記絶縁パターンと、前記ダミーパターンは、ソルダーレジスト材料よりなると、当該絶縁パターンとダミーパターンを同じ工程で容易に形成することが可能となる。
【0018】
また、前記複数の接続パッドは、前記半導体チップの周縁部に対応して略四角形に配列される第1の接続パッドと、前記第1の接続パッドに囲まれるように設置される第2の接続パッドとを含むと、前記周縁部と該周縁部に囲まれる中心部の双方に接続部が形成された半導体装置を実装することが可能となる。
【0019】
前記第2の接続パッドは、前記半導体チップの電源ラインまたは接地ラインに接続されると、低電圧対応の半導体チップを実装することが可能となる。
【0020】
また、前記絶縁パターンは、複数の前記第1の接続パッドの第1の端部を覆うように連続的に形成される第1の絶縁パターンと、複数の前記第1の接続パッドの第2の端部を覆うように連続的に形成される第2の絶縁パターンと、複数の前記第2の接続パッドの端部を個別に覆うように形成される複数の第3の絶縁パターンと、を含むと、前記第1の接続パッドと前記第2の接続パッドの実装時の信頼性が良好になる。
【0021】
また、前記ダミーパターンは、前記第2の接続パッドの近傍に配置されると、当該第2の接続パッド周辺に充填されるアンダーフィルの均一性が良好となる。
【0022】
また、前記ダミーパターンは、平面視した場合に略長方形状に形成されると、アンダーフィルにボイドが形成されることを抑制する効果が大きくなる。
【0023】
また、前記ダミーパターンを平面視した場合の、前記略長方形状の長手方向である第1の方向の一辺の長さをa、当該第1の方向に隣接して設置されるダミーパターンの間隔をXとした場合、0.1X≦a≦10Xを満たすと、アンダーフィルにボイドが形成されることを抑制する効果がさらに大きくなる。
【0024】
また、前記ダミーパターンを平面視した場合の、前記第1の方向に直交する第2の方向の一辺の長さをbとした場合、0.1X≦b≦10Xを満たすと、アンダーフィルにボイドが形成されることを抑制する効果がさらに大きくなる。
【0025】
また、本発明の第2の観点では、上記の課題を、半導体チップが実装基板にフリップチップ実装されてなる半導体装置であって、前記実装基板は、前記半導体チップが接続される複数の接続パッドと、前記接続パッドの一部を覆うように形成される絶縁パターンと前記半導体チップの下に浸透されるアンダーフィルの流れを制御する複数のダミーパターンと、を有し、前記複数のダミーパターンが、互い違いの格子状に配列されていることを特徴とする半導体装置により、解決する。
【0026】
本発明によれば、半導体チップが実装基板にフリップチップ実装されてなる、実装の信頼性が良好である半導体装置を提供することが可能となる。
【発明の効果】
【0027】
本発明によれば、半導体チップをフリップチップ実装する場合の実装の信頼性が良好である実装基板と、当該実装基板に半導体チップが実装されてなる半導体装置を提供することが可能となる。
【発明を実施するための最良の形態】
【0028】
次に、本発明の実施の形態に関して図面に基づき、以下に説明する。
【実施例1】
【0029】
図3は、本発明の実施例1による実装基板100を模式的に示した平面図である。図3を参照するに、本実施例による、半導体チップをフリップチップ実装する実装基板100は、絶縁層(例えばビルドアップ層)101に形成された、半導体チップが接続される複数の接続パッド104と、前記接続パッド104の一部を覆うように形成される絶縁パターン102と、を有している。また、前記絶縁層101の下層には、前記接続パッド104に接続される多層配線(図示せず)が形成されている。
【0030】
さらに本実施例による半導体装置100は、実装される半導体チップの下(当該半導体チップと実装基板の間)に浸透されるアンダーフィルの流れを制御する複数のダミーパターン103が形成されており、当該複数のダミーパターン103が、互い違いの格子状に配列されていることが特徴である。
【0031】
例えば、前記絶縁パターン102は、実装に用いる半田の流れ止めとして用いるため、ソルダーレジスト材料より構成される。この場合、前記ダミーパターンも前記絶縁パターン102と同じソルダーレジスト材料により形成されていると、当該絶縁パターンと当該ダミーパターンを同時に形成することが可能となり、好ましい。
【0032】
上記の構造を有しているため、上記の実装基板100では、半導体チップと実装基板の間にアンダーフィルが容易に浸透する効果を奏する。例えば、図2で先に説明した実装基板の場合、アンダーフィルが前記開口部22bに容易に到達せず、アンダーフィルにボイドが発生する場合があった。一方、本実施例による実装基板100では、前記絶縁層101上に、アンダーフィルの流れを制御するダミーパターン103が、互い違いの格子状に配列されているため、当該ダミーパターン103の間にアンダーフィルが容易に浸透する。このため、アンダーフィルにボイドが発生することが抑制され、半導体チップの実装の信頼性が良好となる効果を奏する。
【0033】
また、上記の配線基板100において、前記複数の接続パッド104は、実装される半導体チップの周縁部に対応して略四角形に配列される第1の接続パッド104Aと、配列された前記第1の接続パッド104Aに囲まれるように設置される第2の接続パッド104Bを含むように構成されている。
【0034】
この場合、例えば、前記第2の接続パッド104Bは、実装される半導体チップの電源ラインまたは接地ラインに接続される。近年の半導体チップでは、特に省電力化(低電圧対応)の要求があり、低電圧対応のためには、電源系のライン(電源ラインまたは接地ライン)が、半導体チップのデバイスが形成された中心部近傍に形成されていることが好ましい。このため、近年の低電圧対応の半導体チップでは、電源系ラインの強化のために電源系のラインを半導体チップの中心近傍に増設する構成とされる場合がある。
【0035】
上記の構成の場合、前記絶縁パターン102は、複数の前記第1の接続パッド104Aの第1の端部(外側の端部)を覆うように連続的に形成される第1の絶縁パターン102Aと、複数の前記第1の接続パッド104Aの第2の端部(内側の端部)を覆うように連続的に形成される第2の絶縁パターン102Bを有している。さらに、前記絶縁パターン102は、複数の前記第2の接続パッド104Bの端部を個別に覆うように形成される複数の第3の絶縁パターン102Cと、を含むように構成されている。図4には、上記の実装基板100の、前記接続パッド104Bおよび絶縁パターン102Cの構成の例を示すが、図示するように、当該接続パッド104Bは、その両端が、個別に前記絶縁パターン102Cで覆われるように構成されている。
【0036】
すなわち、前記第2の絶縁パターン102Bは前記第3の絶縁パターン102Cを囲むように形成され、前記第1の絶縁パターン102Aは前記第2の絶縁パターン102Bを囲むように形成され、それぞれの絶縁パターン(ソルダーレジスト)102A,102B,102Cが、半導体チップと接続される場合の半田などの溶融金属の流れ止めとなり、実装の信頼性を良好にしている。
【0037】
また、前記ダミーパターン103は、前記第2の絶縁パターン102Bに囲まれるように、前記第2の接続パッド104Bの近傍に(隣接する前記第2の接続パッド104Bの間に)配置される。このため、前記ダミーパターン103は、特に当該第2の接続パッド104Bの近傍に浸透されるアンダーフィルの均一性を良好にする効果を奏し、アンダーフィルにボイドが形成されることを抑制して実装の信頼性を良好としている。
【0038】
この場合、前記ダミーパターン103を形成しないで、アンダーフィルの浸透をさらに良好にする方法も考えられる。しかし、前記絶縁層101には、前記接続パッド104A,104B以外にも、図示を省略する様々な配線などが形成されている。このため、前記絶縁層101が、ソルダーレジストなどで全く覆われていない場合には、半導体チップの実装時において、配線の短絡などにより、半導体装置の信頼性が低下してしまう懸念がある。
【0039】
そこで、前記絶縁層101は、半田などによる短絡防止のために、ある程度ソルダーレジストなどで覆われていることが好ましく、また当該ソルダーレジストがアンダーフィルの浸透をできるだけ阻害しない構造であることが好ましい。
【0040】
そのため、上記の実装基板100では、接続パッドが形成される前記絶縁層101の所定の面積を前記ダミーパターン103で覆うことにより、半導体チップの実装時の配線の短絡の可能性を減少させるとともに、アンダーフィルの浸透を容易にし、半導体チップの実装の信頼性を良好としている。
【0041】
また、前記ダミーパターン103は、様々な形状で形成することが可能であるが、一例として、平面視した場合に略長方形状に形成されると、アンダーフィルの流れが良好となり、好ましい。
【0042】
図5は、上記のダミーパターン103の配列の一例を模式的に示した図である。図5を参照するに、当該ダミーパターン103は、先に説明したように、互い違いの格子状に配列されていると、アンダーフィルの流れが良好となり、ボイド発生が抑制されて好ましい。この場合、アンダーフィルは、図中に矢印で示すように、互い違いの格子の間を蛇行するようにして流れることになる。
【0043】
また、例えば、前記ダミーパターン103を平面視した場合の、略長方形状の長手方向の一辺の長さをa、前記第1の方向に直交する第2の方向の一辺の長さをb、当該第1の方向に隣接して設置されるダミーパターンの間隔をX、当該第2の方向に隣接するダミーパターンの間隔をYとした場合、アンダーフィルへのボイドの形成を抑制するために、これらの関係は以下のようにされることが好ましい。なお、この場合、アンダーフィルは、上記の第2の方向に沿って導入されるものとする。
【0044】
まず、Xとaの関係に関しては、0.1X(Xの0.1倍)≦a≦10X(Xの10倍)を満たすことが好ましい。この場合に、アンダーフィルに対するボイドの形成を効率よく抑制することができる。また、Xとbの関係に関して、0.1X≦b≦10Xを満たすことがさらに好ましい。この場合に、アンダーフィルに対するボイドの形成をさらに効率よく抑制することができる。この場合、a,bがXに対して大きくなりすぎると、ボイドが発生しやすいことが確認されており、上記のように、ボイドの抑制に関してはa,bが、Xに対して10倍以下とされることが好ましい。また、a,bの下限値は、加工精度の問題から、Xの10分の1以上とされることが好ましい。
【0045】
同様に、Yとa,bの関係に関しては、0.1Y≦a≦10Yの関係を満たすことが好ましく、0.1Y≦b≦10Yの関係を満たすことがさらに好ましい。
【0046】
また、bの長さは、0.1a(aの0.1倍)≦b≦3a(aの3倍)を満たすことが、ボイドを抑制する上で好ましい。
【0047】
例えば、常用されている程度の粘性のアンダーフィルを用いる場合、具体的には、前記長さbを500μm以下、前記間隔Xを30μm以上とすることが好ましい。
【0048】
また、図6は、図5に示した前記ダミーパターン103の配列の変形例を示す図である。図6を参照するに、本図に示す場合、前記ダミーパターン103は通常の格子状に配列されている。この場合であっても、浸透するアンダーフィルのボイドの発生を抑制する効果はある程度得られるが、ボイドの発生を抑制する効果は、図5のように配列された場合の方がより大きいことが本発明の発明者により、見出されている。
【0049】
図6のように前記ダミーパターン103が配列された場合、アンダーフィルは、図中に矢印で示すように、おもに略直線上(図中縦方向)に流れ、この直線状の流れから分岐して横方向に流れることになる。このため、横方向へのアンダーフィルの浸透に関しては、アンダーフィルが蛇行するように流れる図5の場合の方がより優れていることが、本発明の発明者の実験により、確認されている。
【0050】
また、前記ダミーパターン103は、アンダーフィルの流れ方向に対して長手方向が略直交するように配置されることが好ましい。この場合にアンダーフィルのボイド抑制の効果がより大きくなる。
【実施例2】
【0051】
また、図7は、本発明の実施例2による半導体装置300を模式的に示す平面図である。ただし図中、先に説明した部分には同一の参照符号を付し、説明を省略する。
【0052】
図7を参照するに、本実施例による半導体装置300は、実施例1で先に説明した実装基板100に、半導体チップ200が実装された構造を有している。また、前記半導体チップ200と前記実装基板100の間には、アンダーフィルUFが浸透されている。本実施例による半導体装置300は、先に実施例1で説明した場合と同様の効果を有し、例えば、当該アンダーフィルUFにボイドが発生することが抑制され、半導体チップの実装の信頼性が良好となっている。
【0053】
また、図8は、図7の半導体装置300において、前記半導体チップ200と前記実装基板100の位置関係がわかりやすいように、便宜的に当該半導体チップ200を透過して実装基板をみた形で記載したものである。ただし図中、先に説明した部分には同一の参照符号を付し、説明を省略する。
【0054】
図8を参照するに、前記半導体チップ200は、チップ本体201と、当該チップ本体201に形成された、前記接続パッド104に接続されるための複数の接続部202を有している。前記接続部202は、例えば電極パッドに半田バンプ(ともに図示せず)が形成されてなる構造を有している。また、前記接続部202は、前記チップ本体201の周縁部に対応して略四角形に配列される第1の接続部202Aと、配列された前記第1の接続部202Aに囲まれるように設置される第2の接続部202Bを含むように構成されている。
【0055】
この場合、例えば、前記第2の接続部202Bは、半導体チップの電源ラインまたは接地ラインに対応している。先に説明したように、近年の半導体チップでは、特に省電力化(低電圧対応)の要求があり、低電圧対応のために電源系のラインを半導体チップの中心近傍に増設する構成とされる場合がある。上記の構造において、前記接続部202Aと前記接続パッド104Aが、また前記接続部202Bと前記接続パッド104Bが、それぞれ接続される。すなわち、本実施例による半導体装置300は、低電圧化に対応が可能であるとともに、実装の信頼性が良好である特徴を有している。
【0056】
また、近年の半導体装置では薄型化の要求が有り、半導体チップと実装基板の間隔が小さくなってアンダーフィルの浸透が困難になっているが、本発明はこのような半導体装置の薄型化に対応する有効な技術である。
【0057】
また、上記の実施例1、実施例2に示した構造は本発明の実施の形態の一例であり、本発明は上記の特定の実施例に限定されるものではなく、特許請求の範囲に記載した要旨内において様々な変形・変更が可能である。
【産業上の利用可能性】
【0058】
本発明によれば、半導体チップをフリップチップ実装する場合の実装の信頼性が良好である実装基板と、当該実装基板に半導体チップが実装されてなる半導体装置を提供することが可能となる。
【図面の簡単な説明】
【0059】
【図1】実装基板の構成例を示す図(その1)である。
【図2】実装基板の構成例を示す図(その2)である。
【図3】実施例1による実装基板の構成例を示す図である。
【図4】図1の実装基板に用いられる接続パッドを示す図である。
【図5】図1の実装基板に用いられるダミーパターンの構成を示す図である。
【図6】図5の変形例を示す図である。
【図7】実施例2による半導体装置を示す図(その1)である。
【図8】実施例2による半導体装置を示す図(その2)である。
【符号の説明】
【0060】
100 実装基板
101 絶縁層
102,102A,102B,102C 絶縁パターン(ソルダーレジストパターン)
103 ダミーパターン(ソルダーレジストパターン)
104,104A,104B 接続パッド
200 半導体チップ
201 チップ本体
202,202A,202B 接続部

【特許請求の範囲】
【請求項1】
半導体チップをフリップチップ実装する実装基板であって、
前記半導体チップが接続される複数の接続パッドと、
前記接続パッドの一部を覆うように形成される絶縁パターンと、
前記半導体チップの下に浸透されるアンダーフィルの流れを制御する複数のダミーパターンと、を有し、
前記複数のダミーパターンが、互い違いの格子状に配列されていることを特徴とする実装基板。
【請求項2】
前記絶縁パターンと、前記ダミーパターンは、ソルダーレジスト材料よりなることを特徴とする請求項1記載の実装基板。
【請求項3】
前記複数の接続パッドは、前記半導体チップの周縁部に対応して略四角形に配列される第1の接続パッドと、前記第1の接続パッドに囲まれるように設置される第2の接続パッドとを含むことを特徴とする請求項1または2記載の実装基板。
【請求項4】
前記第2の接続パッドは、前記半導体チップの電源ラインまたは接地ラインに接続されることを特徴とする請求項3記載の実装基板。
【請求項5】
前記絶縁パターンは、複数の前記第1の接続パッドの第1の端部を覆うように連続的に形成される第1の絶縁パターンと、複数の前記第1の接続パッドの第2の端部を覆うように連続的に形成される第2の絶縁パターンと、複数の前記第2の接続パッドの端部を個別に覆うように形成される複数の第3の絶縁パターンと、を含むことを特徴とする請求項3または4記載の実装基板。
【請求項6】
前記ダミーパターンは、前記第2の接続パッドの近傍に配置されることを特徴とする請求項5記載の実装基板。
【請求項7】
前記ダミーパターンは、平面視した場合に略長方形状に形成されることを特徴とする請求項1乃至6のうち、いずれか1項記載の実装基板。
【請求項8】
前記ダミーパターンを平面視した場合の、前記略長方形状の長手方向である第1の方向の一辺の長さをa、当該第1の方向に隣接して設置されるダミーパターンの間隔をXとした場合、0.1X≦a≦10Xを満たすことを特徴とする請求項9記載の実装基板。
【請求項9】
前記ダミーパターンを平面視した場合の、前記第1の方向に直交する第2の方向の一辺の長さをbとした場合、0.1X≦b≦10Xを満たすことを特徴とする請求項8記載の実装基板。
【請求項10】
半導体チップが実装基板にフリップチップ実装されてなる半導体装置であって、
前記実装基板は、
前記半導体チップが接続される複数の接続パッドと、
前記接続パッドの一部を覆うように形成される絶縁パターンと
前記半導体チップの下に浸透されるアンダーフィルの流れを制御する複数のダミーパターンと、を有し、
前記複数のダミーパターンが、互い違いの格子状に配列されていることを特徴とする半導体装置。

【図1】
image rotate

【図2】
image rotate

【図3】
image rotate

【図4】
image rotate

【図5】
image rotate

【図6】
image rotate

【図7】
image rotate

【図8】
image rotate