実装構造
【課題】回路設計において高い自由度を得つつ、鳴きを低減することができる実装構造を提供することである。
【解決手段】電子部品１０が回路基板５０上に実装されている実装構造１。ランド５４ａ，５４ｂは、基板本体５２上に設けられ、外部電極１２ａ，１２ｂのそれぞれとはんだ６０ａ，６０ｂにより接続されている。ランド電極５４ａ，５４ｂからはんだ６０ａ，６０ｂの頂上までの高さＨ１は、ランド電極５４ａ，５４ｂから回路基板５０の最も近くに位置するコンデンサ導体３２ｄが端面Ｓ３から露出している部分までの高さＨ２の１．２７倍以下である。
【解決手段】電子部品１０が回路基板５０上に実装されている実装構造１。ランド５４ａ，５４ｂは、基板本体５２上に設けられ、外部電極１２ａ，１２ｂのそれぞれとはんだ６０ａ，６０ｂにより接続されている。ランド電極５４ａ，５４ｂからはんだ６０ａ，６０ｂの頂上までの高さＨ１は、ランド電極５４ａ，５４ｂから回路基板５０の最も近くに位置するコンデンサ導体３２ｄが端面Ｓ３から露出している部分までの高さＨ２の１．２７倍以下である。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、実装構造に関し、より特定的には、コンデンサ等の電子部品が基板上に実装されている実装構造に関する。
【背景技術】
【０００２】
誘電体層とコンデンサ導体とが積層されてなる電子部品では、電子部品に交流電圧が印加されると、電圧によって誘電体層に電界誘起歪みが発生する。このような電界誘起歪みは、電子部品が実装されている基板を振動させ、「鳴き」と呼ばれる振動音を発生させる。このような「鳴き」を低減するための従来の電子部品に関連する発明としては、例えば、特許文献１に記載の積層セラミックコンデンサの回路基板実装方法が知られている。
【０００３】
特許文献１に記載の積層セラミックコンデンサの回路基板実装方法では、回路基板の表面と裏面に同等仕様のコンデンサが配置されている。これにより、一方のコンデンサから回路基板に伝達した振動と他方のコンデンサから回路基板に伝達した振動とが打ち消し合う。その結果、「鳴き」が低減される。
【０００４】
しかしながら、特許文献１に記載の積層セラミックコンデンサの回路基板実装方法では、二つのコンデンサを回路基板の両面に実装する必要があるので、回路設計の自由度が低くなるという問題があった。
【先行技術文献】
【特許文献】
【０００５】
【特許文献１】特開２０００−２３２０３０号公報
【発明の開示】
【発明が解決しようとする課題】
【０００６】
そこで、本発明の目的は、回路設計において高い自由度を得つつ、鳴きを低減することができる実装構造を提供することである。
【課題を解決するための手段】
【０００７】
本発明の第１の形態である実装構造は、電子部品が基板上に実装されている実装構造であって、前記電子部品は、複数の誘電体層が積層されて構成されている積層体であって、前記基板に対向し、かつ、積層方向の一方側に位置する実装面、並びに、互いに対向する第１の端面及び第２の端面を有する直方体状の積層体と、前記誘電体層と共に積層されることによってコンデンサを形成し、かつ、前記第１の端面又は前記第２の端面に引き出されている複数のコンデンサ導体と、前記第１の端面及び前記実装面に跨って設けられ、かつ、前記コンデンサ導体と接続されている第１の外部電極と、前記第２の端面及び前記実装面に跨って設けられ、かつ、前記コンデンサ導体と接続されている第２の外部電極と、を備えており、前記基板は、基板本体と、前記基板本体上に設けられている第１のランド電極及び第２のランド電極であって、前記第１の外部電極及び前記第２の外部電極のそれぞれと導電性材料により接続されている第１のランド電極及び第２のランド電極と、を備えており、前記第１のランド電極又は前記第２のランド電極から前記導電性材料の頂上までの高さは、前記第１のランド電極又は前記第２のランド電極から前記コンデンサ導体が前記第１の端面又は前記第２の端面から露出している部分までの最短距離の１．２７倍以下であること、を特徴とする。
【０００８】
本発明の第２の形態である実装構造は、電子部品が基板上に実装されている実装構造であって、前記電子部品は、複数の誘電体層が積層されて構成されている積層体であって、前記基板に対向し、かつ、積層方向と直交する方向の一方側に位置する実装面、並びに、互いに対向する第１の端面及び第２の端面を有する直方体状の積層体と、前記誘電体層と共に積層されることによってコンデンサを形成し、かつ、前記第１の端面又は前記第２の端面に引き出されている複数のコンデンサ導体と、前記第１の端面及び前記実装面に跨って設けられ、かつ、前記コンデンサ導体と接続されている第１の外部電極と、前記第２の端面及び前記実装面に跨って設けられ、かつ、前記コンデンサ導体と接続されている第２の外部電極と、を備えており、前記基板は、基板本体と、前記基板本体上に設けられている第１のランド電極及び第２のランド電極であって、前記第１の外部電極及び前記第２の外部電極のそれぞれと導電性材料により接続されている第１のランド電極及び第２のランド電極と、を備えており、前記第１のランド電極は、第１のランド部及び第２のランド部に分割されており、前記第１のランド部及び前記第２のランド部は、前記基板本体の法線方向から平面視したときに、前記第１の端面の中心とは重なっておらず、前記導電性材料は、前記基板本体の法線方向から平面視したときに、前記第１の端面の中心とは重なっていないこと、を特徴とする。
【０００９】
前記第１の形態である実装構造においては、第１のランド電極又は第２のランド電極から導電性材料の頂上までの高さは、第１のランド電極又は第２のランド電極からコンデンサ導体が第１の端面又は第２の端面から露出している部分までの最短距離の１．２７倍以下であるため、コンデンサ導体が設けられている積層体部分において発生した振動の伝搬媒体である導電性材料が、最も振動する部分から離れることになり、振動が回路基板に伝搬されにくくなる。
【００１０】
また、前記第２の形態である実装構造においては、第１のランド部及び第２のランド部は、基板本体の法線方向から平面視したときに、第１の端面の中心とは重なっておらず、導電性材料は、基板本体の法線方向から平面視したときに、第１の端面の中心とは重なっていないため、コンデンサ導体が設けられている積層体部分において発生した振動の伝搬媒体であるランド電極及び導電性材料が、最も振動する部分とは接合されておらず、振動が回路基板に伝搬されにくくなる。
【発明の効果】
【００１１】
本発明によれば、一つの電子部品のみで振動を緩衝することができるため、回路設計において高い自由度を得つつ、鳴きを低減することができる。
【図面の簡単な説明】
【００１２】
【図１】第１の実施形態である実装構造の断面構造図である。
【図２】第１の実施形態である実装構造を平面視した図である。
【図３】第１の実施形態を構成する電子部品の外観斜視図である。
【図４】図３の電子部品の積層体の分解斜視図である。
【図５】第１の実施形態において、電子部品が振動している様子を示した図である。
【図６】音圧レベルの測定装置の構成図である。
【図７】第１の実施形態における実験結果を示したグラフである。
【図８】第１の変形例である実装構造の断面構造図である。
【図９】第２の変形例である実装構造を構成する電子部品の断面構造図である。
【図１０】第３の変形例である実装構造を平面視した図である。
【図１１】第３の変形例における実験結果を示したグラフである。
【図１２】第２の実施形態である実装構造の断面構造図である。
【図１３】第２の実施形態である実装構造をｚ軸方向の正方向側から平面視した図である。
【図１４】第２の実施形態において、電子部品が振動している様子を示した図である。
【図１５】第２の実施形態における実験結果を示したグラフである。
【発明を実施するための形態】
【００１３】
以下に、本発明に係る実装構造について添付図面を参照しながら説明する。なお、各図面においては、同じ部材、部分に関しては共通の符号を付し、重複する説明は省略する。
【００１４】
（第１の実施形態、図１〜図７参照）
（実装構造の構成）
まず、第１の実施形態である実装構造１について図１〜図４を参照しながら説明する。この実装構造１は、図１及び図２に示すように、電子部品１０及び回路基板５０を備えている。電子部品１０は、チップコンデンサであり、回路基板５０上に実装されている。また、電子部品１０は、図３及び図４にも示すように、積層体１１、外部電極１２（１２ａ，１２ｂ）及びコンデンサ導体３０（３０ａ〜３０ｄ），３２（３２ａ〜３２ｄ）を備えている。以下では、積層体１１の積層方向をｚ軸方向と定義する。積層体１１をｚ軸方向から平面視したときに、積層体１１の長辺が延在している方向をｘ軸方向と定義する。積層体１１をｚ軸方向から平面視したときに、積層体１１の短辺が延在している方向をｙ軸方向と定義する。
【００１５】
積層体１１は、図３に示すように、ｚ軸方向の両端に位置している上面Ｓ１及び底面Ｓ２、互いに対向している端面Ｓ３，Ｓ４、並びに、互いに対向している側面Ｓ５，Ｓ６を有する直方体状をなしている。積層体１１は、面取りが施されることにより角及び稜線において丸みを帯びた形状をなしている。以下では、積層体１１において、ｚ軸方向の正方向側に位置する面を上面Ｓ１とし、ｚ軸方向の負方向側に位置する面を底面Ｓ２とする。また、ｘ軸方向の負方向側に位置する面を端面Ｓ３とし、ｘ軸方向の正方向側に位置する面を端面Ｓ４とする。また、ｙ軸方向の正方向側に位置する面を側面Ｓ５とし、ｙ軸方向の負方向側に位置する面を側面Ｓ６とする。底面Ｓ２は、電子部品１０が回路基板５０に実装される際に、該回路基板５０と対向する実装面である。
【００１６】
積層体１１は、図４に示すように、複数のセラミック層（誘電体層）１７（１７ａ〜１７ｎ）がｚ軸方向の正方向側から負方向側へとこの順に並ぶように積層されることにより構成されている。セラミック層１７は、長方形状をなしており、誘電体セラミックにより作製されている。以下では、セラミック層１７のｚ軸方向の正方向側の主面を表面と称し、セラミック層１７のｚ軸方向の負方向側の主面を裏面と称す。
【００１７】
積層体１１の上面Ｓ１は、ｚ軸方向の最も正方向側に設けられているセラミック層１７ａの表面により構成されている。積層体１１の底面Ｓ２は、ｚ軸方向の最も負方向側に設けられているセラミック層１７ｎの裏面により構成されている。また、端面Ｓ３は、セラミック層１７ａ〜１７ｎのｘ軸方向の負方向側の短辺が連なることによって構成されている。端面Ｓ４は、セラミック層１７ａ〜１７ｎのｘ軸方向の正方向側の短辺が連なることによって構成されている。側面Ｓ５は、セラミック層１７ａ〜１７ｎのｙ軸方向の正方向側の長辺が連なることによって構成されている。側面Ｓ６は、セラミック層１７ａ〜１７ｎのｙ軸方向の負方向側の長辺が連なることによって構成されている。
【００１８】
コンデンサ導体３０ａ〜３０ｄ，３２ａ〜３２ｄは、セラミック層１７と共に積層されることによって、セラミック層１７を介して互いに対向している。
【００１９】
コンデンサ導体３０ａ〜３０ｄは、それぞれ、図４に示すように、セラミック層１７ｄ，１７ｆ，１７ｈ，１７ｊの表面上に設けられており、積層体１１に内蔵されている。コンデンサ導体３０ａ〜３０ｄは、長方形状をなしており、セラミック層１７ｄ，１７ｆ，１７ｈ，１７ｊのｘ軸方向の正方向側の短辺に引き出されている。これにより、コンデンサ導体３０ａ〜３０ｄは、図１に示すように、端面Ｓ４（第１の端面）に引き出されている。
【００２０】
コンデンサ導体３２ａ〜３２ｄは、それぞれ、図４に示すように、セラミック層１７ｅ，１７ｇ，１７ｉ，１７ｋの表面上に設けられており、積層体１１に内蔵されている。コンデンサ導体３２ａ〜３２ｄは、長方形状をなしており、セラミック層１７ｅ，１７ｇ，１７ｉ，１７ｋのｘ軸方向の負方向側の短辺に引き出されている。これにより、コンデンサ導体３２ａ〜３２ｄは、図１に示すように、端面Ｓ３（第２の端面）に引き出されている。コンデンサ導体３０ａ〜３０ｄとコンデンサ導体３２ａ〜３２ｄとは、ｚ軸方向から平面視したときに、重なり合っている。これにより、コンデンサ導体３０，３２間にはコンデンサＣが形成されている。
【００２１】
外部電極１２ａ（第２の外部電極）は、端面Ｓ３を覆っていると共に、上面Ｓ１、底面Ｓ２及び側面Ｓ５，Ｓ６とに折り返されている。即ち、外部電極１２ａは、端面Ｓ３と上面Ｓ１、底面Ｓ２及び側面Ｓ５，Ｓ６とに跨って設けられている。また、外部電極１２ａは、コンデンサ導体３２ａ〜３２ｄに接続されている。より詳細には、外部電極１２ａは、コンデンサ導体３２ａ〜３２ｄが端面Ｓ３から露出している部分を覆うように、積層体１１の端面Ｓ３の全面を覆っている。
【００２２】
外部電極１２ｂ（第１の外部電極）は、端面Ｓ４を覆っていると共に、上面Ｓ１、底面Ｓ２及び側面Ｓ５，Ｓ６とに折り返されている。即ち、外部電極１２ｂは、端面Ｓ４と上面Ｓ１、底面Ｓ２及び側面Ｓ５，Ｓ６とに跨って設けられている。また、外部電極１２ｂは、コンデンサ導体３０ａ〜３０ｄに接続されている。より詳細には、外部電極１２ｂは、コンデンサ導体３０ａ〜３０ｄが端面Ｓ４から露出している部分を覆うように、積層体１１の端面Ｓ４の全面を覆っている。
【００２３】
回路基板５０は、表面及び内部に図示しない回路を有している多層基板であり、基板本体５２及びランド電極５４（５４ａ，５４ｂ）を備えている。基板本体５２は、複数の絶縁体層が積層されて構成されており、主面Ｓ１１を有している。主面Ｓ１１は、図１に示すように、基板本体５２のｚ軸方向の正方向側の主面である。
【００２４】
ランド電極５４は、基板本体５２の主面Ｓ１１上に設けられており、外部電極１２ａ，１２ｂのそれぞれと導電性材料（はんだ６０ａ，６０ｂ）により接続されている。より詳細には、ランド電極５４ａ，５４ｂは、ｚ軸方向から平面視したときに、図２に示すように、長方形状をなしており、ｘ軸方向の負方向側から正方向側へとこの順に並んでいる。
【００２５】
外部電極１２ａ，１２ｂは、それぞれ、図１及び図２に示すように、ランド電極５４ａ，５４ｂ上に載置され、はんだ６０ａ，６０ｂにより電気的に接続された状態でランド電極５４ａ，５４ｂに固定されている。ここで、はんだ６０ａ，６０ｂはそれぞれ、図１に示すように、外部電極１２ａ，１２ｂとランド電極５４ａ，５４ｂとの間の隙間を埋めていると共に、外部電極１２ａ，１２ｂの側面Ｓ３，Ｓ４を覆っている部分に沿ってｚ軸方向の正方向側に向かって延びている。
【００２６】
ところで、実装構造１は、鳴きを低減すると共に、回路設計の自由度を向上させるために以下に説明する構造を有している。まず、ランド電極５４ａ，５４ｂのｚ軸方向の正方向側の面（上面）からはんだ６０ａ，６０ｂの頂上までの高さをＨ１と定義する。はんだ６０ａ，６０ｂの頂上とは、外部電極１２ａ，１２ｂの側面Ｓ３，Ｓ４上に延びているはんだ６０ａ，６０ｂのｚ軸方向の正方向側の端部を意味している。また、高さとは、ｚ軸方向における距離を意味している。以下では、ランド電極５４ａ，５４ｂのｚ軸方向の正方向側の面（上面）からはんだ６０ａ，６０ｂの頂上までの高さＨ１をはんだフィレット高さともいう。更に、ランド電極５４ａ，５４ｂからコンデンサ導体３０ａ〜３０ｄ，３２ａ〜３２ｄが端面Ｓ３，Ｓ４から露出している部分までの最短距離をＨ２とする。Ｈ２は、換言すれば、ランド電極５４ａ，５４ｂから回路基板５０の最も近くに位置するコンデンサ導体３２ｄが端面Ｓ３から露出している部分までの高さである。このとき、Ｈ１は、Ｈ２の１．２７倍以下である。
【００２７】
（電子部品の製造方法）
次に、電子部品１０の製造方法について説明する。なお、図面は、図３及び図４を参照する。
【００２８】
まず、ＢａＴｉＯ3等のセラミック粉末に対して、バインダ及び有機溶剤を加えてボールミルに投入し、湿式調合を行って、セラミックスラリーを得る。得られたセラミックスラリーをドクターブレード法により、キャリアシート上にシート状に形成して乾燥させ、セラミック層１７となるべきセラミックグリーンシートを作製する。セラミック層１７となるべきセラミックグリーンシートの厚さは、焼成後のセラミック層の厚さが０．５μｍ以上１０μｍ以下となる厚さであることが好ましい。なお、セラミック粉末の主成分は、ＣａＴｉＯ3，ＳｒＴｉＯ3，ＣａＺｒＯ3等であってもよい。また、セラミック粉末の副成分として、Ｍｎ化合物、Ｍｇ化合物、Ｓｉ化合物、Ｃｏ化合物、Ｎｉ化合物、希土類化合物等が添加されていてもよい。
【００２９】
次に、セラミック層１７となるべきセラミックグリーンシート上に、導電性材料からなるペーストをスクリーン印刷法で塗布することにより、コンデンサ導体３０，３２を形成する。導電性材料からなるペーストは、金属粉末に、有機バインダ及び有機溶剤が加えられたものである。金属粉末は、例えば、Ｎｉ、Ｃｕ、Ａｇ、Ｐｄ、Ａｇ−Ｐｄ合金、Ａｕ等である。焼成後のコンデンサ導体３０，３２の厚さは、０．３μｍ以上２．０μｍ以下であることが好ましい。
【００３０】
次に、セラミック層１７となるべきセラミックグリーンシートを積層して未焼成のマザー積層体を得る。この後、未焼成のマザー積層体に対して、プレスを施す。
【００３１】
次に、未焼成のマザー積層体を所定寸法にカットして、複数の未焼成の積層体１１を得る。この後、積層体１１の表面に、バレル研磨加工等の研磨加工を施す。
【００３２】
次に、未焼成の積層体１１を焼成する。焼成温度は、例えば、１２００〜１３００℃である。
【００３３】
次に、積層体１１に外部電極１２を形成する。具体的には、周知のディップ法やスリット工法等により、積層体１１の表面にＣｕ、Ｎｉ、Ａｇ、Ｐｄ、Ａｇ−Ｐｄ合金、Ａｕ等を含有する導電性ペーストを塗布する。そして、下地電極を焼付けを行って、下地電極を形成する。下地電極上には、Ｎｉめっき及びＳｎめっきを施す。これにより、外部電極１２が形成される。以上の工程により、電子部品１０が完成する。
【００３４】
以上のように製造された電子部品１０は、回路基板５０上に実装される。基板本体５２は、例えば、ガラスエポキシ等からなる絶縁体層が複数積層されて構成されている。また、ランド電極５４は、Ｃｕからなる下地電極にめっきが施されて構成されている。実装時には、ランド電極５４にはんだペーストを塗布する。次に、底面Ｓ２が基板本体５２の主面Ｓ１１と対向するように、ランド電極５４上に外部電極１２をセットする。この際、底面Ｓ２と主面Ｓ１１とは平行になっていることが好ましい。この後、リフロー工程を行ってはんだペーストを溶融させた後、はんだペーストを固化させる。これにより、電子部品１０が回路基板５０上に実装される。
【００３５】
なお、はんだペーストには、例えば、Ｓｎ−Ｐｂ共晶はんだや、Ｓｎ−Ａｇ−Ｃｕ等の鉛フリーはんだを用いることが可能である。また、はんだ６０の代わりに導電性接着剤が用いられてもよい。
【００３６】
（効果）
以上の実装構造１によれば、以下に説明するように、回路設計において高い自由度を得つつ、鳴きを低減することができる。図５は、実装構造１において、電子部品１０が振動している様子を示した図である。
【００３７】
特許文献１に記載の積層セラミックコンデンサの回路基板実装方法では、鳴きの低減のために、二つのコンデンサが回路基板の両面に実装されているので、回路設計の自由度が低くなるという問題があった。
【００３８】
そこで、実装構造１では、ランド電極５４ａ，５４ｂのｚ軸方向の正方向側の面からはんだ６０ａ，６０ｂの頂上までの高さ（フィレット高さ）Ｈ１は、ランド電極５４ａ，５４ｂから回路基板５０の最も近くに位置するコンデンサ導体３２ｄが端面Ｓ３から露出している部分までの高さＨ２の１．２７倍以下とされている。これにより、実装構造１は、以下に説明するように、電子部品１０を二つ用いることなく、鳴きの低減を実現できる。
【００３９】
より詳細には、実装構造１では、コンデンサ導体３０，３２が設けられている部分において発生した振動がはんだ６０及びランド電極５４を伝搬されることによって、回路基板５０が振動して鳴きが発生する。図５に示すように、電子部品１０は、端面Ｓ３，Ｓ４のｚ軸方向の中心に近づくにしたがって大きく振動する。そこで、実装構造１では、振動の伝搬経路となっているはんだ６０は、振動源である端面Ｓ３，Ｓ４のｚ軸方向の中心から離されている。これにより、電子部品１０において発生した振動が回路基板５０に伝搬されにくくなる。その結果、実装構造１では、鳴きが低減される。
【００４０】
（実験）
本願発明者は、実装構造１が奏する効果をより明確にするために、以下に説明する実験を行った。具体的には、本願発明者は、以下に説明する第１の試料群及び第２の試料群を作製した。なお、第１の試料群及び第２の試料群では、以下の条件に示すように、フィレット高さＨ１を複数種類に変更した。
【００４１】
第１の試料群の条件
回路基板のサイズ：１００ｍｍ×４０ｍｍ×１．６ｍｍ
電子部品の外形寸法：１．７５ｍｍ×０．９５ｍｍ×０．９１ｍｍ
電子部品の容量：２２μＦ
セラミック層の厚み：０．９４μｍ
コンデンサ導体の厚み：０．５８μｍ
コンデンサ導体の枚数：４９１
積層体の高さＨ０（図１参照）：０．８７ｍｍ
フィレット高さ：０．０８ｍｍ、０．１６ｍｍ、０．３２ｍｍ、０．５ｍｍ、０．６ｍｍ、０．８ｍｍの６種類
外部電極とランド電極との隙間Ｈ３（図１参照）：０．０５ｍｍ
外部電極の厚みＨ４（図１参照）：２０μｍ
回路基板の最も近くに位置する外部電極から積層体の底面までの距離（外層厚）Ｈ５（図１参照）：５６μｍ
【００４２】
なお、第１の試料群では、ランド電極から回路基板の最も近くに位置するコンデンサ導体が端面から露出している部分までの高さＨ２は、Ｈ３、Ｈ４及びＨ５の合計（１２６μｍ）である。
【００４３】
第２の試料群の条件
回路基板のサイズ：１００ｍｍ×４０ｍｍ×１．６ｍｍ
電子部品の外形寸法：２．１１ｍｍ×１．３５ｍｍ×１．３１ｍｍ
電子部品の容量：４７μＦ
セラミック層の厚み：０．９４μｍ
コンデンサ導体の厚み：０．６２μｍ
コンデンサ導体の枚数：６７１
積層体の高さＨ０（図１参照）：１．２６ｍｍ
フィレット高さ：０．０８ｍｍ、０．２１ｍｍ、０．４ｍｍ、０．７５ｍｍ、１．２ｍｍの５種類
外部電極とランド電極との隙間Ｈ３（図１参照）：０．０５ｍｍ
外部電極の厚みＨ４（図１参照）：２５μｍ
回路基板の最も近くに位置する外部電極から積層体の底面までの距離（外層厚）Ｈ５（図１参照）：９０μｍ
【００４４】
なお、第２の試料群では、ランド電極から回路基板の最も近くに位置するコンデンサ導体が端面から露出している部分までの高さＨ２は、Ｈ３、Ｈ４及びＨ５の合計（１６５μｍ）である。
【００４５】
以上のように構成された第１の試料群及び第２の試料群を用いて、音圧レベルの抑制量を測定した。図６は、音圧レベルの測定装置７１の構成図である。
【００４６】
本願発明者は、実装構造１（第１の試料群及び第２の試料群）を無響箱７３内に設置し、電子部品１０に対して、３ｋＨｚの周波数及び１Ｖｐｐの電圧を有する交流電圧を印加した。そして、その際に発生する鳴きを集音マイク７４で集音し、集音計７６及びＦＥＴアナライザ７８（株式会社小野測器製 ＣＦ−５２２０）で集音された音の音圧レベルを測定した。集音マイク７４は、回路基板５０から３ｍｍだけ離して設置した。図７は、実験結果を示したグラフである。縦軸は、音圧レベルの抑制量を示し、横軸は、Ｈ１／Ｈ２の値を示している。音圧レベルの抑制量とは、Ｈ１／Ｈ２＝８のときの音圧レベルに対する抑制量である。
【００４７】
図７によれば、第１の試料群及び第２の試料群共に、Ｈ１／Ｈ２が１．２７以下である場合には、Ｈ１／Ｈ２が１．２７より大きい場合に比べて、音圧レベルの抑制量が飛躍的に大きくなっていることが分かる。よって、本実験によれば、Ｈ１をＨ２の１．２７倍以下とすることによって、鳴きを低減できることが理解できる。
【００４８】
（第１の変形例、図８参照）
以下に、第１の変形例である実装構造１ａについて図面を参照しながら説明する。図８は、第１の変形例である実装構造１ａの断面構造図である。
【００４９】
本実装構造１ａと前記実装構造１との相違点は、コンデンサ導体３０，３２の位置である。より詳細には、実装構造１ａのコンデンサ導体３０，３２は、実装構造１のコンデンサ導体３０，３２よりもｚ軸方向の正方向側に位置している。即ち、底面Ｓ２とコンデンサ導体３２ｄとの距離は、上面Ｓ１とコンデンサ導体３０ａとの距離よりも大きい。これにより、実装構造１ａでは実装構造１よりも、ランド電極５４ａ，５４ｂから回路基板５０の最も近くに位置するコンデンサ導体３２ｄが端面Ｓ３から露出している部分までの高さＨ２が大きくなる。その結果、実装構造１ａでは実装構造１よりもＨ１／Ｈ２が小さくなる。よって、実装構造１ａでは、より効果的に鳴きが低減される。
【００５０】
（第２の変形例、図９参照）
次に、第２の変形例である実装構造１ｂについて図面を参照しながら説明する。図９（Ａ），（Ｂ）はそれぞれ実装構造１ｂに用いられる電子部品１０ｂを示している。
【００５１】
前記第１の変形例で用いられている電子部品１ａでは、底面Ｓ２とコンデンサ導体３２ｄとの距離を、上面Ｓ１とコンデンサ導体３０ａとの距離よりも大きくしているため、つまり、下側の外層部分が上側の外層部分よりも厚く、非対称になるため、電子部品１０ａの製造工程においてマザー積層体としたときに、熱が加わるとマザー積層体が全体的に反ってしまい、加工できなくなるおそれがある。
【００５２】
そこで、本第２の変形例である実装構造１ｂでは、適宜枚数のダミー導体３１を、底面Ｓ２とコンデンサ導体３２ｄとの間のセラミック層に設けるようにした。ダミー導体３１は、図９（Ａ）に示すように、ｘ軸方向の中央部分で分離され、両端部が外部電極１２ａ，１２ｂに接続されていてもよく、あるいは、図９（Ｂ）に示すように、外部電極１２ａ，１２ｂとは接続されることなく、ｘ軸方向の中央部分に電気的には絶縁状態で配置されていてもよい。また、ダミー導体３１は、外部電極１２ａ，１２ｂいずれかのみと接続されていてもよい。
【００５３】
第２の変形例によれば、積層体１１において、比較的厚みのあるセラミック層のみからなる下側の外層部分にダミー導体３１を設けため、該外層部分が硬くなり、積層体１１が反ってしまう不具合を解消できる。
【００５４】
（第３の変形例、図１０及び図１１参照）
以下に、第３の変形例である実装構造１ｃについて図面を参照しながら説明する。図１０は、第３の変形例である実装構造１ｃを平面視した図である。
【００５５】
本実装構造１ｃと前記実装構造１との相違点は、ランド電極５４の構造である。実装構造１ｃでは、ランド電極５４ａは、ランド部７０ａ，７２ａに分割されている。ランド部７０ａ，７２ａは、長方形状をなしており、ｙ軸方向の負方向側から正方向側へとこの順に並んでいる。そして、ランド部７０ａ，７２ａはそれぞれ、ｚ軸方向（基板本体５０の法線方向）から平面視したときに、積層体１１の隣り合う角と重なっている。より詳細には、ランド部７０ａ，７２ａは、ｚ軸方向から平面視したときに、積層体１１のｘ軸方向の負方向側の短辺の両端に位置する角と重なっている。ランド部７０ａ，７２ａはそれぞれ、はんだ６１ａ，６２ａを介して外部電極１２ａに接続されている。
【００５６】
但し、ランド部７０ａ，７２ａは、ｚ軸方向から平面視したときに、端面Ｓ３の中心（対角線の交点）と重なっていない。よって、はんだ６１ａ，６２ａは、ｚ軸方向から平面視したときに、端面Ｓ３の中心とは重なっていない。
【００５７】
また、ランド電極５４ｂは、ランド部７０ｂ，７２ｂに分割されている。ランド部７０ｂ，７２ｂは、長方形状をなしており、ｙ軸方向の負方向側から正方向側へとこの順に並んでいる。そして、ランド部７０ｂ，７２ｂはそれぞれ、ｚ軸方向（基板本体５０の法線方向）から平面視したときに、積層体１１の隣り合う角と重なっている。より詳細には、ランド部７０ｂ，７２ｂは、ｚ軸方向から平面視したときに、積層体１１のｘ軸方向の正方向側の短辺の両端に位置する角と重なっている。ランド部７０ｂ，７２ｂはそれぞれ、はんだ６１ｂ，６２ｂを介して外部電極１２ｂに接続されている。
【００５８】
但し、ランド部７０ｂ，７２ｂは、ｚ軸方向から平面視したときに、端面Ｓ４の中心（対角線の交点）と重なっていない。よって、はんだ６１ｂ，６２ｂは、ｚ軸方向から平面視したときに、端面Ｓ４の中心とは重なっていない。
【００５９】
実装構造１ｃは、以下に説明するように、前記実装構造１よりも鳴きを低減できる。実装構造１ｃでは、ランド電極５４はそれぞれ、ランド部７０，７２に分割されている。これにより、実装構造１ｃにおいて外部電極１２とランド電極５４とがはんだ６１，６２により接続されている面積は、実装構造１において外部電極１２とランド電極５４とがはんだ６０により接続されている面積よりも小さくなる。その結果、実装構造１ｃでは、実装構造１よりも、電子部品１０で発生した振動が回路基板５０に伝達されにくくなる。その結果、実装構造１ｃでは、実装構造１よりも鳴きが低減される。
【００６０】
また、電子部品１０に交流電圧が印加されると、端面Ｓ３，Ｓ４の中心（対角線の交点）が大きく振動する。そのため、端面Ｓ３，Ｓ４の中心の直下がランド電極５４に固定されていると、電子部品１０から回路基板５０に振動が伝わりやすい。そこで、電子部品１０では、ランド電極５４がランド部７０，７２に分割されている。ランド部７０，７４は、ｚ軸方向から平面視したときに、端面Ｓ３，Ｓ４の中心とは重なっていない。よって、はんだ６１，６２は、ｚ軸方向から平面視したときに、端面Ｓ３，Ｓ４の中心とは重なっていない。これにより、電子部品１０から回路基板５０に振動が伝わることが抑制されている。
【００６１】
本願発明者は、実装構造１ｃが奏する効果をより明確にするために、以下に説明する実験を行った。より詳細には、本願発明者は、以下に説明する第１のサンプル及び第２のサンプルを作製し、第１のサンプル及び第２のサンプルの電子部品１０に対して１Ｖｐｐの電圧を有する交流電圧を印加し、周波数を変化させながら音圧を測定した。
【００６２】
第１のサンプルは、図１に示す実装構造１である。第２のサンプルは、図１０に示す実装構造１ｃである。図１１は、実験結果を示したグラフである。縦軸は、音圧レベルを示し、横軸は、周波数を示している。
【００６３】
図１１によれば、第１のサンプルの音圧レベルよりも第２のサンプルの音圧レベルの方が小さくなっていることが分かる。即ち、ランド電極５４が分割されることによって、鳴きが低減されていることが理解できる。
【００６４】
（第２の実施形態、図１２〜図１５参照）
以下に、第２の実施形態である実装構造２について図面を参照しながら説明する。図１２は、第２の実施形態である実装構造２の断面構造図である。図１３は、図１２の実装構造２をｚ軸方向の正方向側から平面視した図である。
【００６５】
本実装構造２と前記実装構造１との相違点は、電子部品１０の向きである。実装構造２では、積層方向と直交する方向の一方側に位置する側面Ｓ５が実装面である。本第２の実施形態では、積層方向をｙ軸方向と定義する。また、積層体１１をｙ軸方向から平面視したときに、積層体１１の長辺が延在している方向をｘ軸方向と定義する。積層体１１をｙ軸方向から平面視したときに、積層体１１の短辺が延在している方向をｚ軸方向と定義する。
【００６６】
また、図１３に示すように、実装構造２では、ランド電極５４ａは、ランド部７０ａ，７２ａに分割されている。ランド部７０ａ，７２ａは、長方形状をなしており、ｙ軸方向の負方向側から正方向側へとこの順に並んでいる。そして、ランド部７０ａ，７２ａはそれぞれ、ｚ軸方向（基板本体５０の法線方向）から平面視したときに、積層体１１の隣り合う角と重なっている。より詳細には、ランド部７０ａ，７２ａは、ｚ軸方向から平面視したときに、積層体１１のｘ軸方向の負方向側の短辺の両端に位置する角と重なっている。ランド部７０ａ，７２ａはそれぞれ、はんだ６１ａ，６２ａを介して外部電極１２ａに接続されている。
【００６７】
但し、ランド部７０ａ，７２ａは、ｚ軸方向から平面視したときに、端面Ｓ３の中心（対角線の交点）と重なっていない。よって、はんだ６１ａ，６２ａは、ｚ軸方向から平面視したときに、端面Ｓ３の中心とは重なっていない。
【００６８】
また、ランド電極５４ｂは、ランド部７０ｂ，７２ｂに分割されている。ランド部７０ｂ，７２ｂは、長方形状をなしており、ｙ軸方向の負方向側から正方向側へとこの順に並んでいる。そして、ランド部７０ｂ，７２ｂはそれぞれ、ｚ軸方向（基板本体５０の法線方向）から平面視したときに、積層体１１の隣り合う角と重なっている。より詳細には、ランド部７０ｂ，７２ｂは、ｚ軸方向から平面視したときに、積層体１１のｘ軸方向の正方向側の短辺の両端に位置する角と重なっている。ランド部７０ｂ，７２ｂはそれぞれ、はんだ６１ｂ，６２ｂを介して外部電極１２ｂに接続されている。
【００６９】
但し、ランド部７０ｂ，７２ｂは、ｚ軸方向から平面視したときに、端面Ｓ４の中心（対角線の交点）と重なっていない。よって、はんだ６１ｂ，６２ｂは、ｚ軸方向から平面視したときに、端面Ｓ４の中心とは重なっていない。
【００７０】
（効果）
以上の実装構造２によれば、以下に説明するように、回路設計において高い自由度を得つつ、鳴きを低減することができる。図１４は、実装構造２において、電子部品１０が振動している様子を示した図である。
【００７１】
実装構造２では、電子部品１０に交流電圧が印加されると、図１４に示すように、端面Ｓ３，Ｓ４の中心（対角線の交点）が大きく振動する。そのため、端面Ｓ３，Ｓ４の中心の直下（ｚ軸方向の負方向側）がランド電極５４に固定されていると、電子部品１０から回路基板５０に振動が伝わりやすい。そこで、実装構造２では、ランド電極５４がランド部７０，７２に分割されている。ランド部７０，７２は、ｚ軸方向から平面視したときに、振動源である端面Ｓ３，Ｓ４の中心とは重なっていない。よって、はんだ６１，６２は、ｚ軸方向から平面視したときに、振動源である端面Ｓ３，Ｓ４の中心とは重なっていない。即ち、実装構造２では、振動の伝搬経路となっているはんだ６１，６２は、振動源である端面Ｓ３，Ｓ４の中心から離されている。これにより、電子部品１０において発生した振動が回路基板５０に伝搬されにくくなる。その結果、実装構造２では、鳴きが低減される。
【００７２】
本願発明者は、実装構造２が奏する効果をより明確にするために、以下に説明する実験を行った。より詳細には、本願発明者は、以下に説明する第３のサンプル及び第４のサンプルを作製し、第３のサンプル及び第４のサンプルの電子部品１０に対して１Ｖｐｐの電圧を有する交流電圧を印加し、周波数を変化させながら音圧を測定した。
【００７３】
第３のサンプルは、図１２に示す実装構造２である。第４のサンプルは、図１２及び図１４に示す実装構造２において、ランド電極５４が分割されていない回路基板に電子部品１０が図１２に示すように実装された実装構造である。図１５は、実験結果を示したグラフである。縦軸は、音圧レベルを示し、横軸は、周波数を示している。
【００７４】
図１５によれば、第４のサンプルの音圧レベルよりも第３のサンプルの音圧レベルの方が小さくなっていることが分かる。これにより、実装構造２において、ランド電極５４が分割されることによって、鳴きが低減されていることが理解できる。
【００７５】
（他の実施形態）
なお、本発明に係る実装構造は、前記実施形態に限定するものではなく、その要旨の範囲内で種々に変更することができる。
【００７６】
特に、前記第２実施形態（図１２〜図１５参照）において、二つのランド部に分割されているランド電極５４ａ，５４ｂは、いずれか一方のみが分割されているだけであってもよい。
【産業上の利用可能性】
【００７７】
以上のように、本発明は、電子部品の実装構造に有用であり、特に、回路設計において高い自由度を得つつ、鳴きを低減することができる点で優れている。
【符号の説明】
【００７８】
Ｃ コンデンサ
Ｓ１ 上面
Ｓ２ 底面
Ｓ３，Ｓ４ 端面
Ｓ５，Ｓ６ 側面
１，１ａ〜１ｃ，２ 実装構造
１０ 電子部品
１１ 積層体
１２ａ，１２ｂ 外部電極
１７ａ〜１７ｎ セラミック層
３０ａ〜３０ｄ，３２ａ〜３２ｄ コンデンサ導体
５０ 回路基板
５２ 基板本体
５４ａ，５４ｂ ランド電極
６０ａ，６０ｂ，６１ａ，６１ｂ，６２ａ，６２ｂ はんだ
７０ａ，７０ｂ，７２ａ，７２ｂ ランド部
【技術分野】
【０００１】
本発明は、実装構造に関し、より特定的には、コンデンサ等の電子部品が基板上に実装されている実装構造に関する。
【背景技術】
【０００２】
誘電体層とコンデンサ導体とが積層されてなる電子部品では、電子部品に交流電圧が印加されると、電圧によって誘電体層に電界誘起歪みが発生する。このような電界誘起歪みは、電子部品が実装されている基板を振動させ、「鳴き」と呼ばれる振動音を発生させる。このような「鳴き」を低減するための従来の電子部品に関連する発明としては、例えば、特許文献１に記載の積層セラミックコンデンサの回路基板実装方法が知られている。
【０００３】
特許文献１に記載の積層セラミックコンデンサの回路基板実装方法では、回路基板の表面と裏面に同等仕様のコンデンサが配置されている。これにより、一方のコンデンサから回路基板に伝達した振動と他方のコンデンサから回路基板に伝達した振動とが打ち消し合う。その結果、「鳴き」が低減される。
【０００４】
しかしながら、特許文献１に記載の積層セラミックコンデンサの回路基板実装方法では、二つのコンデンサを回路基板の両面に実装する必要があるので、回路設計の自由度が低くなるという問題があった。
【先行技術文献】
【特許文献】
【０００５】
【特許文献１】特開２０００−２３２０３０号公報
【発明の開示】
【発明が解決しようとする課題】
【０００６】
そこで、本発明の目的は、回路設計において高い自由度を得つつ、鳴きを低減することができる実装構造を提供することである。
【課題を解決するための手段】
【０００７】
本発明の第１の形態である実装構造は、電子部品が基板上に実装されている実装構造であって、前記電子部品は、複数の誘電体層が積層されて構成されている積層体であって、前記基板に対向し、かつ、積層方向の一方側に位置する実装面、並びに、互いに対向する第１の端面及び第２の端面を有する直方体状の積層体と、前記誘電体層と共に積層されることによってコンデンサを形成し、かつ、前記第１の端面又は前記第２の端面に引き出されている複数のコンデンサ導体と、前記第１の端面及び前記実装面に跨って設けられ、かつ、前記コンデンサ導体と接続されている第１の外部電極と、前記第２の端面及び前記実装面に跨って設けられ、かつ、前記コンデンサ導体と接続されている第２の外部電極と、を備えており、前記基板は、基板本体と、前記基板本体上に設けられている第１のランド電極及び第２のランド電極であって、前記第１の外部電極及び前記第２の外部電極のそれぞれと導電性材料により接続されている第１のランド電極及び第２のランド電極と、を備えており、前記第１のランド電極又は前記第２のランド電極から前記導電性材料の頂上までの高さは、前記第１のランド電極又は前記第２のランド電極から前記コンデンサ導体が前記第１の端面又は前記第２の端面から露出している部分までの最短距離の１．２７倍以下であること、を特徴とする。
【０００８】
本発明の第２の形態である実装構造は、電子部品が基板上に実装されている実装構造であって、前記電子部品は、複数の誘電体層が積層されて構成されている積層体であって、前記基板に対向し、かつ、積層方向と直交する方向の一方側に位置する実装面、並びに、互いに対向する第１の端面及び第２の端面を有する直方体状の積層体と、前記誘電体層と共に積層されることによってコンデンサを形成し、かつ、前記第１の端面又は前記第２の端面に引き出されている複数のコンデンサ導体と、前記第１の端面及び前記実装面に跨って設けられ、かつ、前記コンデンサ導体と接続されている第１の外部電極と、前記第２の端面及び前記実装面に跨って設けられ、かつ、前記コンデンサ導体と接続されている第２の外部電極と、を備えており、前記基板は、基板本体と、前記基板本体上に設けられている第１のランド電極及び第２のランド電極であって、前記第１の外部電極及び前記第２の外部電極のそれぞれと導電性材料により接続されている第１のランド電極及び第２のランド電極と、を備えており、前記第１のランド電極は、第１のランド部及び第２のランド部に分割されており、前記第１のランド部及び前記第２のランド部は、前記基板本体の法線方向から平面視したときに、前記第１の端面の中心とは重なっておらず、前記導電性材料は、前記基板本体の法線方向から平面視したときに、前記第１の端面の中心とは重なっていないこと、を特徴とする。
【０００９】
前記第１の形態である実装構造においては、第１のランド電極又は第２のランド電極から導電性材料の頂上までの高さは、第１のランド電極又は第２のランド電極からコンデンサ導体が第１の端面又は第２の端面から露出している部分までの最短距離の１．２７倍以下であるため、コンデンサ導体が設けられている積層体部分において発生した振動の伝搬媒体である導電性材料が、最も振動する部分から離れることになり、振動が回路基板に伝搬されにくくなる。
【００１０】
また、前記第２の形態である実装構造においては、第１のランド部及び第２のランド部は、基板本体の法線方向から平面視したときに、第１の端面の中心とは重なっておらず、導電性材料は、基板本体の法線方向から平面視したときに、第１の端面の中心とは重なっていないため、コンデンサ導体が設けられている積層体部分において発生した振動の伝搬媒体であるランド電極及び導電性材料が、最も振動する部分とは接合されておらず、振動が回路基板に伝搬されにくくなる。
【発明の効果】
【００１１】
本発明によれば、一つの電子部品のみで振動を緩衝することができるため、回路設計において高い自由度を得つつ、鳴きを低減することができる。
【図面の簡単な説明】
【００１２】
【図１】第１の実施形態である実装構造の断面構造図である。
【図２】第１の実施形態である実装構造を平面視した図である。
【図３】第１の実施形態を構成する電子部品の外観斜視図である。
【図４】図３の電子部品の積層体の分解斜視図である。
【図５】第１の実施形態において、電子部品が振動している様子を示した図である。
【図６】音圧レベルの測定装置の構成図である。
【図７】第１の実施形態における実験結果を示したグラフである。
【図８】第１の変形例である実装構造の断面構造図である。
【図９】第２の変形例である実装構造を構成する電子部品の断面構造図である。
【図１０】第３の変形例である実装構造を平面視した図である。
【図１１】第３の変形例における実験結果を示したグラフである。
【図１２】第２の実施形態である実装構造の断面構造図である。
【図１３】第２の実施形態である実装構造をｚ軸方向の正方向側から平面視した図である。
【図１４】第２の実施形態において、電子部品が振動している様子を示した図である。
【図１５】第２の実施形態における実験結果を示したグラフである。
【発明を実施するための形態】
【００１３】
以下に、本発明に係る実装構造について添付図面を参照しながら説明する。なお、各図面においては、同じ部材、部分に関しては共通の符号を付し、重複する説明は省略する。
【００１４】
（第１の実施形態、図１〜図７参照）
（実装構造の構成）
まず、第１の実施形態である実装構造１について図１〜図４を参照しながら説明する。この実装構造１は、図１及び図２に示すように、電子部品１０及び回路基板５０を備えている。電子部品１０は、チップコンデンサであり、回路基板５０上に実装されている。また、電子部品１０は、図３及び図４にも示すように、積層体１１、外部電極１２（１２ａ，１２ｂ）及びコンデンサ導体３０（３０ａ〜３０ｄ），３２（３２ａ〜３２ｄ）を備えている。以下では、積層体１１の積層方向をｚ軸方向と定義する。積層体１１をｚ軸方向から平面視したときに、積層体１１の長辺が延在している方向をｘ軸方向と定義する。積層体１１をｚ軸方向から平面視したときに、積層体１１の短辺が延在している方向をｙ軸方向と定義する。
【００１５】
積層体１１は、図３に示すように、ｚ軸方向の両端に位置している上面Ｓ１及び底面Ｓ２、互いに対向している端面Ｓ３，Ｓ４、並びに、互いに対向している側面Ｓ５，Ｓ６を有する直方体状をなしている。積層体１１は、面取りが施されることにより角及び稜線において丸みを帯びた形状をなしている。以下では、積層体１１において、ｚ軸方向の正方向側に位置する面を上面Ｓ１とし、ｚ軸方向の負方向側に位置する面を底面Ｓ２とする。また、ｘ軸方向の負方向側に位置する面を端面Ｓ３とし、ｘ軸方向の正方向側に位置する面を端面Ｓ４とする。また、ｙ軸方向の正方向側に位置する面を側面Ｓ５とし、ｙ軸方向の負方向側に位置する面を側面Ｓ６とする。底面Ｓ２は、電子部品１０が回路基板５０に実装される際に、該回路基板５０と対向する実装面である。
【００１６】
積層体１１は、図４に示すように、複数のセラミック層（誘電体層）１７（１７ａ〜１７ｎ）がｚ軸方向の正方向側から負方向側へとこの順に並ぶように積層されることにより構成されている。セラミック層１７は、長方形状をなしており、誘電体セラミックにより作製されている。以下では、セラミック層１７のｚ軸方向の正方向側の主面を表面と称し、セラミック層１７のｚ軸方向の負方向側の主面を裏面と称す。
【００１７】
積層体１１の上面Ｓ１は、ｚ軸方向の最も正方向側に設けられているセラミック層１７ａの表面により構成されている。積層体１１の底面Ｓ２は、ｚ軸方向の最も負方向側に設けられているセラミック層１７ｎの裏面により構成されている。また、端面Ｓ３は、セラミック層１７ａ〜１７ｎのｘ軸方向の負方向側の短辺が連なることによって構成されている。端面Ｓ４は、セラミック層１７ａ〜１７ｎのｘ軸方向の正方向側の短辺が連なることによって構成されている。側面Ｓ５は、セラミック層１７ａ〜１７ｎのｙ軸方向の正方向側の長辺が連なることによって構成されている。側面Ｓ６は、セラミック層１７ａ〜１７ｎのｙ軸方向の負方向側の長辺が連なることによって構成されている。
【００１８】
コンデンサ導体３０ａ〜３０ｄ，３２ａ〜３２ｄは、セラミック層１７と共に積層されることによって、セラミック層１７を介して互いに対向している。
【００１９】
コンデンサ導体３０ａ〜３０ｄは、それぞれ、図４に示すように、セラミック層１７ｄ，１７ｆ，１７ｈ，１７ｊの表面上に設けられており、積層体１１に内蔵されている。コンデンサ導体３０ａ〜３０ｄは、長方形状をなしており、セラミック層１７ｄ，１７ｆ，１７ｈ，１７ｊのｘ軸方向の正方向側の短辺に引き出されている。これにより、コンデンサ導体３０ａ〜３０ｄは、図１に示すように、端面Ｓ４（第１の端面）に引き出されている。
【００２０】
コンデンサ導体３２ａ〜３２ｄは、それぞれ、図４に示すように、セラミック層１７ｅ，１７ｇ，１７ｉ，１７ｋの表面上に設けられており、積層体１１に内蔵されている。コンデンサ導体３２ａ〜３２ｄは、長方形状をなしており、セラミック層１７ｅ，１７ｇ，１７ｉ，１７ｋのｘ軸方向の負方向側の短辺に引き出されている。これにより、コンデンサ導体３２ａ〜３２ｄは、図１に示すように、端面Ｓ３（第２の端面）に引き出されている。コンデンサ導体３０ａ〜３０ｄとコンデンサ導体３２ａ〜３２ｄとは、ｚ軸方向から平面視したときに、重なり合っている。これにより、コンデンサ導体３０，３２間にはコンデンサＣが形成されている。
【００２１】
外部電極１２ａ（第２の外部電極）は、端面Ｓ３を覆っていると共に、上面Ｓ１、底面Ｓ２及び側面Ｓ５，Ｓ６とに折り返されている。即ち、外部電極１２ａは、端面Ｓ３と上面Ｓ１、底面Ｓ２及び側面Ｓ５，Ｓ６とに跨って設けられている。また、外部電極１２ａは、コンデンサ導体３２ａ〜３２ｄに接続されている。より詳細には、外部電極１２ａは、コンデンサ導体３２ａ〜３２ｄが端面Ｓ３から露出している部分を覆うように、積層体１１の端面Ｓ３の全面を覆っている。
【００２２】
外部電極１２ｂ（第１の外部電極）は、端面Ｓ４を覆っていると共に、上面Ｓ１、底面Ｓ２及び側面Ｓ５，Ｓ６とに折り返されている。即ち、外部電極１２ｂは、端面Ｓ４と上面Ｓ１、底面Ｓ２及び側面Ｓ５，Ｓ６とに跨って設けられている。また、外部電極１２ｂは、コンデンサ導体３０ａ〜３０ｄに接続されている。より詳細には、外部電極１２ｂは、コンデンサ導体３０ａ〜３０ｄが端面Ｓ４から露出している部分を覆うように、積層体１１の端面Ｓ４の全面を覆っている。
【００２３】
回路基板５０は、表面及び内部に図示しない回路を有している多層基板であり、基板本体５２及びランド電極５４（５４ａ，５４ｂ）を備えている。基板本体５２は、複数の絶縁体層が積層されて構成されており、主面Ｓ１１を有している。主面Ｓ１１は、図１に示すように、基板本体５２のｚ軸方向の正方向側の主面である。
【００２４】
ランド電極５４は、基板本体５２の主面Ｓ１１上に設けられており、外部電極１２ａ，１２ｂのそれぞれと導電性材料（はんだ６０ａ，６０ｂ）により接続されている。より詳細には、ランド電極５４ａ，５４ｂは、ｚ軸方向から平面視したときに、図２に示すように、長方形状をなしており、ｘ軸方向の負方向側から正方向側へとこの順に並んでいる。
【００２５】
外部電極１２ａ，１２ｂは、それぞれ、図１及び図２に示すように、ランド電極５４ａ，５４ｂ上に載置され、はんだ６０ａ，６０ｂにより電気的に接続された状態でランド電極５４ａ，５４ｂに固定されている。ここで、はんだ６０ａ，６０ｂはそれぞれ、図１に示すように、外部電極１２ａ，１２ｂとランド電極５４ａ，５４ｂとの間の隙間を埋めていると共に、外部電極１２ａ，１２ｂの側面Ｓ３，Ｓ４を覆っている部分に沿ってｚ軸方向の正方向側に向かって延びている。
【００２６】
ところで、実装構造１は、鳴きを低減すると共に、回路設計の自由度を向上させるために以下に説明する構造を有している。まず、ランド電極５４ａ，５４ｂのｚ軸方向の正方向側の面（上面）からはんだ６０ａ，６０ｂの頂上までの高さをＨ１と定義する。はんだ６０ａ，６０ｂの頂上とは、外部電極１２ａ，１２ｂの側面Ｓ３，Ｓ４上に延びているはんだ６０ａ，６０ｂのｚ軸方向の正方向側の端部を意味している。また、高さとは、ｚ軸方向における距離を意味している。以下では、ランド電極５４ａ，５４ｂのｚ軸方向の正方向側の面（上面）からはんだ６０ａ，６０ｂの頂上までの高さＨ１をはんだフィレット高さともいう。更に、ランド電極５４ａ，５４ｂからコンデンサ導体３０ａ〜３０ｄ，３２ａ〜３２ｄが端面Ｓ３，Ｓ４から露出している部分までの最短距離をＨ２とする。Ｈ２は、換言すれば、ランド電極５４ａ，５４ｂから回路基板５０の最も近くに位置するコンデンサ導体３２ｄが端面Ｓ３から露出している部分までの高さである。このとき、Ｈ１は、Ｈ２の１．２７倍以下である。
【００２７】
（電子部品の製造方法）
次に、電子部品１０の製造方法について説明する。なお、図面は、図３及び図４を参照する。
【００２８】
まず、ＢａＴｉＯ3等のセラミック粉末に対して、バインダ及び有機溶剤を加えてボールミルに投入し、湿式調合を行って、セラミックスラリーを得る。得られたセラミックスラリーをドクターブレード法により、キャリアシート上にシート状に形成して乾燥させ、セラミック層１７となるべきセラミックグリーンシートを作製する。セラミック層１７となるべきセラミックグリーンシートの厚さは、焼成後のセラミック層の厚さが０．５μｍ以上１０μｍ以下となる厚さであることが好ましい。なお、セラミック粉末の主成分は、ＣａＴｉＯ3，ＳｒＴｉＯ3，ＣａＺｒＯ3等であってもよい。また、セラミック粉末の副成分として、Ｍｎ化合物、Ｍｇ化合物、Ｓｉ化合物、Ｃｏ化合物、Ｎｉ化合物、希土類化合物等が添加されていてもよい。
【００２９】
次に、セラミック層１７となるべきセラミックグリーンシート上に、導電性材料からなるペーストをスクリーン印刷法で塗布することにより、コンデンサ導体３０，３２を形成する。導電性材料からなるペーストは、金属粉末に、有機バインダ及び有機溶剤が加えられたものである。金属粉末は、例えば、Ｎｉ、Ｃｕ、Ａｇ、Ｐｄ、Ａｇ−Ｐｄ合金、Ａｕ等である。焼成後のコンデンサ導体３０，３２の厚さは、０．３μｍ以上２．０μｍ以下であることが好ましい。
【００３０】
次に、セラミック層１７となるべきセラミックグリーンシートを積層して未焼成のマザー積層体を得る。この後、未焼成のマザー積層体に対して、プレスを施す。
【００３１】
次に、未焼成のマザー積層体を所定寸法にカットして、複数の未焼成の積層体１１を得る。この後、積層体１１の表面に、バレル研磨加工等の研磨加工を施す。
【００３２】
次に、未焼成の積層体１１を焼成する。焼成温度は、例えば、１２００〜１３００℃である。
【００３３】
次に、積層体１１に外部電極１２を形成する。具体的には、周知のディップ法やスリット工法等により、積層体１１の表面にＣｕ、Ｎｉ、Ａｇ、Ｐｄ、Ａｇ−Ｐｄ合金、Ａｕ等を含有する導電性ペーストを塗布する。そして、下地電極を焼付けを行って、下地電極を形成する。下地電極上には、Ｎｉめっき及びＳｎめっきを施す。これにより、外部電極１２が形成される。以上の工程により、電子部品１０が完成する。
【００３４】
以上のように製造された電子部品１０は、回路基板５０上に実装される。基板本体５２は、例えば、ガラスエポキシ等からなる絶縁体層が複数積層されて構成されている。また、ランド電極５４は、Ｃｕからなる下地電極にめっきが施されて構成されている。実装時には、ランド電極５４にはんだペーストを塗布する。次に、底面Ｓ２が基板本体５２の主面Ｓ１１と対向するように、ランド電極５４上に外部電極１２をセットする。この際、底面Ｓ２と主面Ｓ１１とは平行になっていることが好ましい。この後、リフロー工程を行ってはんだペーストを溶融させた後、はんだペーストを固化させる。これにより、電子部品１０が回路基板５０上に実装される。
【００３５】
なお、はんだペーストには、例えば、Ｓｎ−Ｐｂ共晶はんだや、Ｓｎ−Ａｇ−Ｃｕ等の鉛フリーはんだを用いることが可能である。また、はんだ６０の代わりに導電性接着剤が用いられてもよい。
【００３６】
（効果）
以上の実装構造１によれば、以下に説明するように、回路設計において高い自由度を得つつ、鳴きを低減することができる。図５は、実装構造１において、電子部品１０が振動している様子を示した図である。
【００３７】
特許文献１に記載の積層セラミックコンデンサの回路基板実装方法では、鳴きの低減のために、二つのコンデンサが回路基板の両面に実装されているので、回路設計の自由度が低くなるという問題があった。
【００３８】
そこで、実装構造１では、ランド電極５４ａ，５４ｂのｚ軸方向の正方向側の面からはんだ６０ａ，６０ｂの頂上までの高さ（フィレット高さ）Ｈ１は、ランド電極５４ａ，５４ｂから回路基板５０の最も近くに位置するコンデンサ導体３２ｄが端面Ｓ３から露出している部分までの高さＨ２の１．２７倍以下とされている。これにより、実装構造１は、以下に説明するように、電子部品１０を二つ用いることなく、鳴きの低減を実現できる。
【００３９】
より詳細には、実装構造１では、コンデンサ導体３０，３２が設けられている部分において発生した振動がはんだ６０及びランド電極５４を伝搬されることによって、回路基板５０が振動して鳴きが発生する。図５に示すように、電子部品１０は、端面Ｓ３，Ｓ４のｚ軸方向の中心に近づくにしたがって大きく振動する。そこで、実装構造１では、振動の伝搬経路となっているはんだ６０は、振動源である端面Ｓ３，Ｓ４のｚ軸方向の中心から離されている。これにより、電子部品１０において発生した振動が回路基板５０に伝搬されにくくなる。その結果、実装構造１では、鳴きが低減される。
【００４０】
（実験）
本願発明者は、実装構造１が奏する効果をより明確にするために、以下に説明する実験を行った。具体的には、本願発明者は、以下に説明する第１の試料群及び第２の試料群を作製した。なお、第１の試料群及び第２の試料群では、以下の条件に示すように、フィレット高さＨ１を複数種類に変更した。
【００４１】
第１の試料群の条件
回路基板のサイズ：１００ｍｍ×４０ｍｍ×１．６ｍｍ
電子部品の外形寸法：１．７５ｍｍ×０．９５ｍｍ×０．９１ｍｍ
電子部品の容量：２２μＦ
セラミック層の厚み：０．９４μｍ
コンデンサ導体の厚み：０．５８μｍ
コンデンサ導体の枚数：４９１
積層体の高さＨ０（図１参照）：０．８７ｍｍ
フィレット高さ：０．０８ｍｍ、０．１６ｍｍ、０．３２ｍｍ、０．５ｍｍ、０．６ｍｍ、０．８ｍｍの６種類
外部電極とランド電極との隙間Ｈ３（図１参照）：０．０５ｍｍ
外部電極の厚みＨ４（図１参照）：２０μｍ
回路基板の最も近くに位置する外部電極から積層体の底面までの距離（外層厚）Ｈ５（図１参照）：５６μｍ
【００４２】
なお、第１の試料群では、ランド電極から回路基板の最も近くに位置するコンデンサ導体が端面から露出している部分までの高さＨ２は、Ｈ３、Ｈ４及びＨ５の合計（１２６μｍ）である。
【００４３】
第２の試料群の条件
回路基板のサイズ：１００ｍｍ×４０ｍｍ×１．６ｍｍ
電子部品の外形寸法：２．１１ｍｍ×１．３５ｍｍ×１．３１ｍｍ
電子部品の容量：４７μＦ
セラミック層の厚み：０．９４μｍ
コンデンサ導体の厚み：０．６２μｍ
コンデンサ導体の枚数：６７１
積層体の高さＨ０（図１参照）：１．２６ｍｍ
フィレット高さ：０．０８ｍｍ、０．２１ｍｍ、０．４ｍｍ、０．７５ｍｍ、１．２ｍｍの５種類
外部電極とランド電極との隙間Ｈ３（図１参照）：０．０５ｍｍ
外部電極の厚みＨ４（図１参照）：２５μｍ
回路基板の最も近くに位置する外部電極から積層体の底面までの距離（外層厚）Ｈ５（図１参照）：９０μｍ
【００４４】
なお、第２の試料群では、ランド電極から回路基板の最も近くに位置するコンデンサ導体が端面から露出している部分までの高さＨ２は、Ｈ３、Ｈ４及びＨ５の合計（１６５μｍ）である。
【００４５】
以上のように構成された第１の試料群及び第２の試料群を用いて、音圧レベルの抑制量を測定した。図６は、音圧レベルの測定装置７１の構成図である。
【００４６】
本願発明者は、実装構造１（第１の試料群及び第２の試料群）を無響箱７３内に設置し、電子部品１０に対して、３ｋＨｚの周波数及び１Ｖｐｐの電圧を有する交流電圧を印加した。そして、その際に発生する鳴きを集音マイク７４で集音し、集音計７６及びＦＥＴアナライザ７８（株式会社小野測器製 ＣＦ−５２２０）で集音された音の音圧レベルを測定した。集音マイク７４は、回路基板５０から３ｍｍだけ離して設置した。図７は、実験結果を示したグラフである。縦軸は、音圧レベルの抑制量を示し、横軸は、Ｈ１／Ｈ２の値を示している。音圧レベルの抑制量とは、Ｈ１／Ｈ２＝８のときの音圧レベルに対する抑制量である。
【００４７】
図７によれば、第１の試料群及び第２の試料群共に、Ｈ１／Ｈ２が１．２７以下である場合には、Ｈ１／Ｈ２が１．２７より大きい場合に比べて、音圧レベルの抑制量が飛躍的に大きくなっていることが分かる。よって、本実験によれば、Ｈ１をＨ２の１．２７倍以下とすることによって、鳴きを低減できることが理解できる。
【００４８】
（第１の変形例、図８参照）
以下に、第１の変形例である実装構造１ａについて図面を参照しながら説明する。図８は、第１の変形例である実装構造１ａの断面構造図である。
【００４９】
本実装構造１ａと前記実装構造１との相違点は、コンデンサ導体３０，３２の位置である。より詳細には、実装構造１ａのコンデンサ導体３０，３２は、実装構造１のコンデンサ導体３０，３２よりもｚ軸方向の正方向側に位置している。即ち、底面Ｓ２とコンデンサ導体３２ｄとの距離は、上面Ｓ１とコンデンサ導体３０ａとの距離よりも大きい。これにより、実装構造１ａでは実装構造１よりも、ランド電極５４ａ，５４ｂから回路基板５０の最も近くに位置するコンデンサ導体３２ｄが端面Ｓ３から露出している部分までの高さＨ２が大きくなる。その結果、実装構造１ａでは実装構造１よりもＨ１／Ｈ２が小さくなる。よって、実装構造１ａでは、より効果的に鳴きが低減される。
【００５０】
（第２の変形例、図９参照）
次に、第２の変形例である実装構造１ｂについて図面を参照しながら説明する。図９（Ａ），（Ｂ）はそれぞれ実装構造１ｂに用いられる電子部品１０ｂを示している。
【００５１】
前記第１の変形例で用いられている電子部品１ａでは、底面Ｓ２とコンデンサ導体３２ｄとの距離を、上面Ｓ１とコンデンサ導体３０ａとの距離よりも大きくしているため、つまり、下側の外層部分が上側の外層部分よりも厚く、非対称になるため、電子部品１０ａの製造工程においてマザー積層体としたときに、熱が加わるとマザー積層体が全体的に反ってしまい、加工できなくなるおそれがある。
【００５２】
そこで、本第２の変形例である実装構造１ｂでは、適宜枚数のダミー導体３１を、底面Ｓ２とコンデンサ導体３２ｄとの間のセラミック層に設けるようにした。ダミー導体３１は、図９（Ａ）に示すように、ｘ軸方向の中央部分で分離され、両端部が外部電極１２ａ，１２ｂに接続されていてもよく、あるいは、図９（Ｂ）に示すように、外部電極１２ａ，１２ｂとは接続されることなく、ｘ軸方向の中央部分に電気的には絶縁状態で配置されていてもよい。また、ダミー導体３１は、外部電極１２ａ，１２ｂいずれかのみと接続されていてもよい。
【００５３】
第２の変形例によれば、積層体１１において、比較的厚みのあるセラミック層のみからなる下側の外層部分にダミー導体３１を設けため、該外層部分が硬くなり、積層体１１が反ってしまう不具合を解消できる。
【００５４】
（第３の変形例、図１０及び図１１参照）
以下に、第３の変形例である実装構造１ｃについて図面を参照しながら説明する。図１０は、第３の変形例である実装構造１ｃを平面視した図である。
【００５５】
本実装構造１ｃと前記実装構造１との相違点は、ランド電極５４の構造である。実装構造１ｃでは、ランド電極５４ａは、ランド部７０ａ，７２ａに分割されている。ランド部７０ａ，７２ａは、長方形状をなしており、ｙ軸方向の負方向側から正方向側へとこの順に並んでいる。そして、ランド部７０ａ，７２ａはそれぞれ、ｚ軸方向（基板本体５０の法線方向）から平面視したときに、積層体１１の隣り合う角と重なっている。より詳細には、ランド部７０ａ，７２ａは、ｚ軸方向から平面視したときに、積層体１１のｘ軸方向の負方向側の短辺の両端に位置する角と重なっている。ランド部７０ａ，７２ａはそれぞれ、はんだ６１ａ，６２ａを介して外部電極１２ａに接続されている。
【００５６】
但し、ランド部７０ａ，７２ａは、ｚ軸方向から平面視したときに、端面Ｓ３の中心（対角線の交点）と重なっていない。よって、はんだ６１ａ，６２ａは、ｚ軸方向から平面視したときに、端面Ｓ３の中心とは重なっていない。
【００５７】
また、ランド電極５４ｂは、ランド部７０ｂ，７２ｂに分割されている。ランド部７０ｂ，７２ｂは、長方形状をなしており、ｙ軸方向の負方向側から正方向側へとこの順に並んでいる。そして、ランド部７０ｂ，７２ｂはそれぞれ、ｚ軸方向（基板本体５０の法線方向）から平面視したときに、積層体１１の隣り合う角と重なっている。より詳細には、ランド部７０ｂ，７２ｂは、ｚ軸方向から平面視したときに、積層体１１のｘ軸方向の正方向側の短辺の両端に位置する角と重なっている。ランド部７０ｂ，７２ｂはそれぞれ、はんだ６１ｂ，６２ｂを介して外部電極１２ｂに接続されている。
【００５８】
但し、ランド部７０ｂ，７２ｂは、ｚ軸方向から平面視したときに、端面Ｓ４の中心（対角線の交点）と重なっていない。よって、はんだ６１ｂ，６２ｂは、ｚ軸方向から平面視したときに、端面Ｓ４の中心とは重なっていない。
【００５９】
実装構造１ｃは、以下に説明するように、前記実装構造１よりも鳴きを低減できる。実装構造１ｃでは、ランド電極５４はそれぞれ、ランド部７０，７２に分割されている。これにより、実装構造１ｃにおいて外部電極１２とランド電極５４とがはんだ６１，６２により接続されている面積は、実装構造１において外部電極１２とランド電極５４とがはんだ６０により接続されている面積よりも小さくなる。その結果、実装構造１ｃでは、実装構造１よりも、電子部品１０で発生した振動が回路基板５０に伝達されにくくなる。その結果、実装構造１ｃでは、実装構造１よりも鳴きが低減される。
【００６０】
また、電子部品１０に交流電圧が印加されると、端面Ｓ３，Ｓ４の中心（対角線の交点）が大きく振動する。そのため、端面Ｓ３，Ｓ４の中心の直下がランド電極５４に固定されていると、電子部品１０から回路基板５０に振動が伝わりやすい。そこで、電子部品１０では、ランド電極５４がランド部７０，７２に分割されている。ランド部７０，７４は、ｚ軸方向から平面視したときに、端面Ｓ３，Ｓ４の中心とは重なっていない。よって、はんだ６１，６２は、ｚ軸方向から平面視したときに、端面Ｓ３，Ｓ４の中心とは重なっていない。これにより、電子部品１０から回路基板５０に振動が伝わることが抑制されている。
【００６１】
本願発明者は、実装構造１ｃが奏する効果をより明確にするために、以下に説明する実験を行った。より詳細には、本願発明者は、以下に説明する第１のサンプル及び第２のサンプルを作製し、第１のサンプル及び第２のサンプルの電子部品１０に対して１Ｖｐｐの電圧を有する交流電圧を印加し、周波数を変化させながら音圧を測定した。
【００６２】
第１のサンプルは、図１に示す実装構造１である。第２のサンプルは、図１０に示す実装構造１ｃである。図１１は、実験結果を示したグラフである。縦軸は、音圧レベルを示し、横軸は、周波数を示している。
【００６３】
図１１によれば、第１のサンプルの音圧レベルよりも第２のサンプルの音圧レベルの方が小さくなっていることが分かる。即ち、ランド電極５４が分割されることによって、鳴きが低減されていることが理解できる。
【００６４】
（第２の実施形態、図１２〜図１５参照）
以下に、第２の実施形態である実装構造２について図面を参照しながら説明する。図１２は、第２の実施形態である実装構造２の断面構造図である。図１３は、図１２の実装構造２をｚ軸方向の正方向側から平面視した図である。
【００６５】
本実装構造２と前記実装構造１との相違点は、電子部品１０の向きである。実装構造２では、積層方向と直交する方向の一方側に位置する側面Ｓ５が実装面である。本第２の実施形態では、積層方向をｙ軸方向と定義する。また、積層体１１をｙ軸方向から平面視したときに、積層体１１の長辺が延在している方向をｘ軸方向と定義する。積層体１１をｙ軸方向から平面視したときに、積層体１１の短辺が延在している方向をｚ軸方向と定義する。
【００６６】
また、図１３に示すように、実装構造２では、ランド電極５４ａは、ランド部７０ａ，７２ａに分割されている。ランド部７０ａ，７２ａは、長方形状をなしており、ｙ軸方向の負方向側から正方向側へとこの順に並んでいる。そして、ランド部７０ａ，７２ａはそれぞれ、ｚ軸方向（基板本体５０の法線方向）から平面視したときに、積層体１１の隣り合う角と重なっている。より詳細には、ランド部７０ａ，７２ａは、ｚ軸方向から平面視したときに、積層体１１のｘ軸方向の負方向側の短辺の両端に位置する角と重なっている。ランド部７０ａ，７２ａはそれぞれ、はんだ６１ａ，６２ａを介して外部電極１２ａに接続されている。
【００６７】
但し、ランド部７０ａ，７２ａは、ｚ軸方向から平面視したときに、端面Ｓ３の中心（対角線の交点）と重なっていない。よって、はんだ６１ａ，６２ａは、ｚ軸方向から平面視したときに、端面Ｓ３の中心とは重なっていない。
【００６８】
また、ランド電極５４ｂは、ランド部７０ｂ，７２ｂに分割されている。ランド部７０ｂ，７２ｂは、長方形状をなしており、ｙ軸方向の負方向側から正方向側へとこの順に並んでいる。そして、ランド部７０ｂ，７２ｂはそれぞれ、ｚ軸方向（基板本体５０の法線方向）から平面視したときに、積層体１１の隣り合う角と重なっている。より詳細には、ランド部７０ｂ，７２ｂは、ｚ軸方向から平面視したときに、積層体１１のｘ軸方向の正方向側の短辺の両端に位置する角と重なっている。ランド部７０ｂ，７２ｂはそれぞれ、はんだ６１ｂ，６２ｂを介して外部電極１２ｂに接続されている。
【００６９】
但し、ランド部７０ｂ，７２ｂは、ｚ軸方向から平面視したときに、端面Ｓ４の中心（対角線の交点）と重なっていない。よって、はんだ６１ｂ，６２ｂは、ｚ軸方向から平面視したときに、端面Ｓ４の中心とは重なっていない。
【００７０】
（効果）
以上の実装構造２によれば、以下に説明するように、回路設計において高い自由度を得つつ、鳴きを低減することができる。図１４は、実装構造２において、電子部品１０が振動している様子を示した図である。
【００７１】
実装構造２では、電子部品１０に交流電圧が印加されると、図１４に示すように、端面Ｓ３，Ｓ４の中心（対角線の交点）が大きく振動する。そのため、端面Ｓ３，Ｓ４の中心の直下（ｚ軸方向の負方向側）がランド電極５４に固定されていると、電子部品１０から回路基板５０に振動が伝わりやすい。そこで、実装構造２では、ランド電極５４がランド部７０，７２に分割されている。ランド部７０，７２は、ｚ軸方向から平面視したときに、振動源である端面Ｓ３，Ｓ４の中心とは重なっていない。よって、はんだ６１，６２は、ｚ軸方向から平面視したときに、振動源である端面Ｓ３，Ｓ４の中心とは重なっていない。即ち、実装構造２では、振動の伝搬経路となっているはんだ６１，６２は、振動源である端面Ｓ３，Ｓ４の中心から離されている。これにより、電子部品１０において発生した振動が回路基板５０に伝搬されにくくなる。その結果、実装構造２では、鳴きが低減される。
【００７２】
本願発明者は、実装構造２が奏する効果をより明確にするために、以下に説明する実験を行った。より詳細には、本願発明者は、以下に説明する第３のサンプル及び第４のサンプルを作製し、第３のサンプル及び第４のサンプルの電子部品１０に対して１Ｖｐｐの電圧を有する交流電圧を印加し、周波数を変化させながら音圧を測定した。
【００７３】
第３のサンプルは、図１２に示す実装構造２である。第４のサンプルは、図１２及び図１４に示す実装構造２において、ランド電極５４が分割されていない回路基板に電子部品１０が図１２に示すように実装された実装構造である。図１５は、実験結果を示したグラフである。縦軸は、音圧レベルを示し、横軸は、周波数を示している。
【００７４】
図１５によれば、第４のサンプルの音圧レベルよりも第３のサンプルの音圧レベルの方が小さくなっていることが分かる。これにより、実装構造２において、ランド電極５４が分割されることによって、鳴きが低減されていることが理解できる。
【００７５】
（他の実施形態）
なお、本発明に係る実装構造は、前記実施形態に限定するものではなく、その要旨の範囲内で種々に変更することができる。
【００７６】
特に、前記第２実施形態（図１２〜図１５参照）において、二つのランド部に分割されているランド電極５４ａ，５４ｂは、いずれか一方のみが分割されているだけであってもよい。
【産業上の利用可能性】
【００７７】
以上のように、本発明は、電子部品の実装構造に有用であり、特に、回路設計において高い自由度を得つつ、鳴きを低減することができる点で優れている。
【符号の説明】
【００７８】
Ｃ コンデンサ
Ｓ１ 上面
Ｓ２ 底面
Ｓ３，Ｓ４ 端面
Ｓ５，Ｓ６ 側面
１，１ａ〜１ｃ，２ 実装構造
１０ 電子部品
１１ 積層体
１２ａ，１２ｂ 外部電極
１７ａ〜１７ｎ セラミック層
３０ａ〜３０ｄ，３２ａ〜３２ｄ コンデンサ導体
５０ 回路基板
５２ 基板本体
５４ａ，５４ｂ ランド電極
６０ａ，６０ｂ，６１ａ，６１ｂ，６２ａ，６２ｂ はんだ
７０ａ，７０ｂ，７２ａ，７２ｂ ランド部
【特許請求の範囲】
【請求項１】
電子部品が基板上に実装されている実装構造であって、
前記電子部品は、
複数の誘電体層が積層されて構成されている積層体であって、前記基板に対向し、かつ、積層方向の一方側に位置する実装面、並びに、互いに対向する第１の端面及び第２の端面を有する直方体状の積層体と、
前記誘電体層と共に積層されることによってコンデンサを形成し、かつ、前記第１の端面又は前記第２の端面に引き出されている複数のコンデンサ導体と、
前記第１の端面及び前記実装面に跨って設けられ、かつ、前記コンデンサ導体と接続されている第１の外部電極と、
前記第２の端面及び前記実装面に跨って設けられ、かつ、前記コンデンサ導体と接続されている第２の外部電極と、
を備えており、
前記基板は、
基板本体と、
前記基板本体上に設けられている第１のランド電極及び第２のランド電極であって、前記第１の外部電極及び前記第２の外部電極のそれぞれと導電性材料により接続されている第１のランド電極及び第２のランド電極と、
を備えており、
前記第１のランド電極又は前記第２のランド電極から前記導電性材料の頂上までの高さは、前記第１のランド電極又は前記第２のランド電極から前記コンデンサ導体が前記第１の端面又は前記第２の端面から露出している部分までの最短距離の１．２７倍以下であること、
を特徴とする実装構造。
【請求項２】
前記第１のランド電極又は前記第２のランド電極から前記コンデンサ導体が前記第１の端面又は前記第２の端面から露出している部分までの最短距離は、該第１のランド電極又は該第２のランド電極から前記基板の最も近くに位置する前記コンデンサ導体が該第１の端面又は該第２の端面から露出している部分までの高さであること、
を特徴とする請求項１に記載の実装構造。
【請求項３】
前記第１のランド電極は、第１のランド部及び第２のランド部に分割されており、
前記第１のランド部及び前記第２のランド部は、前記基板本体の法線方向から平面視したときに、前記積層体の隣り合う角と重なっていること、
を特徴とする請求項１又は請求項２のいずれかに記載の実装構造。
【請求項４】
前記導電性材料は、はんだであること、
を特徴とする請求項１ないし請求項３のいずれかに記載の実装構造。
【請求項５】
前記実装面と該実装面に最も近い前記コンデンサ導体までの距離は、前記実装面と対向する面と該面に最も近い前記コンデンサ導体までの距離よりも大きいこと、
を特徴とする請求項１ないし請求項４のいずれかに記載の実装構造。
【請求項６】
前記実装面と該実装面に最も近い前記コンデンサ導体との間に、ダミー導体が設けられていること、
を特徴とする請求項５に記載の実装構造。
【請求項７】
電子部品が基板上に実装されている実装構造であって、
前記電子部品は、
複数の誘電体層が積層されて構成されている積層体であって、前記基板に対向し、かつ、積層方向と直交する方向の一方側に位置する実装面、並びに、互いに対向する第１の端面及び第２の端面を有する直方体状の積層体と、
前記誘電体層と共に積層されることによってコンデンサを形成し、かつ、前記第１の端面又は前記第２の端面に引き出されている複数のコンデンサ導体と、
前記第１の端面及び前記実装面に跨って設けられ、かつ、前記コンデンサ導体と接続されている第１の外部電極と、
前記第２の端面及び前記実装面に跨って設けられ、かつ、前記コンデンサ導体と接続されている第２の外部電極と、
を備えており、
前記基板は、
基板本体と、
前記基板本体上に設けられている第１のランド電極及び第２のランド電極であって、前記第１の外部電極及び前記第２の外部電極のそれぞれと導電性材料により接続されている第１のランド電極及び第２のランド電極と、
を備えており、
前記第１のランド電極は、第１のランド部及び第２のランド部に分割されており、
前記第１のランド部及び前記第２のランド部は、前記基板本体の法線方向から平面視したときに、前記第１の端面の中心とは重なっておらず、
前記導電性材料は、前記基板本体の法線方向から平面視したときに、前記第１の端面の中心とは重なっていないこと、
を特徴とする実装構造。
【請求項１】
電子部品が基板上に実装されている実装構造であって、
前記電子部品は、
複数の誘電体層が積層されて構成されている積層体であって、前記基板に対向し、かつ、積層方向の一方側に位置する実装面、並びに、互いに対向する第１の端面及び第２の端面を有する直方体状の積層体と、
前記誘電体層と共に積層されることによってコンデンサを形成し、かつ、前記第１の端面又は前記第２の端面に引き出されている複数のコンデンサ導体と、
前記第１の端面及び前記実装面に跨って設けられ、かつ、前記コンデンサ導体と接続されている第１の外部電極と、
前記第２の端面及び前記実装面に跨って設けられ、かつ、前記コンデンサ導体と接続されている第２の外部電極と、
を備えており、
前記基板は、
基板本体と、
前記基板本体上に設けられている第１のランド電極及び第２のランド電極であって、前記第１の外部電極及び前記第２の外部電極のそれぞれと導電性材料により接続されている第１のランド電極及び第２のランド電極と、
を備えており、
前記第１のランド電極又は前記第２のランド電極から前記導電性材料の頂上までの高さは、前記第１のランド電極又は前記第２のランド電極から前記コンデンサ導体が前記第１の端面又は前記第２の端面から露出している部分までの最短距離の１．２７倍以下であること、
を特徴とする実装構造。
【請求項２】
前記第１のランド電極又は前記第２のランド電極から前記コンデンサ導体が前記第１の端面又は前記第２の端面から露出している部分までの最短距離は、該第１のランド電極又は該第２のランド電極から前記基板の最も近くに位置する前記コンデンサ導体が該第１の端面又は該第２の端面から露出している部分までの高さであること、
を特徴とする請求項１に記載の実装構造。
【請求項３】
前記第１のランド電極は、第１のランド部及び第２のランド部に分割されており、
前記第１のランド部及び前記第２のランド部は、前記基板本体の法線方向から平面視したときに、前記積層体の隣り合う角と重なっていること、
を特徴とする請求項１又は請求項２のいずれかに記載の実装構造。
【請求項４】
前記導電性材料は、はんだであること、
を特徴とする請求項１ないし請求項３のいずれかに記載の実装構造。
【請求項５】
前記実装面と該実装面に最も近い前記コンデンサ導体までの距離は、前記実装面と対向する面と該面に最も近い前記コンデンサ導体までの距離よりも大きいこと、
を特徴とする請求項１ないし請求項４のいずれかに記載の実装構造。
【請求項６】
前記実装面と該実装面に最も近い前記コンデンサ導体との間に、ダミー導体が設けられていること、
を特徴とする請求項５に記載の実装構造。
【請求項７】
電子部品が基板上に実装されている実装構造であって、
前記電子部品は、
複数の誘電体層が積層されて構成されている積層体であって、前記基板に対向し、かつ、積層方向と直交する方向の一方側に位置する実装面、並びに、互いに対向する第１の端面及び第２の端面を有する直方体状の積層体と、
前記誘電体層と共に積層されることによってコンデンサを形成し、かつ、前記第１の端面又は前記第２の端面に引き出されている複数のコンデンサ導体と、
前記第１の端面及び前記実装面に跨って設けられ、かつ、前記コンデンサ導体と接続されている第１の外部電極と、
前記第２の端面及び前記実装面に跨って設けられ、かつ、前記コンデンサ導体と接続されている第２の外部電極と、
を備えており、
前記基板は、
基板本体と、
前記基板本体上に設けられている第１のランド電極及び第２のランド電極であって、前記第１の外部電極及び前記第２の外部電極のそれぞれと導電性材料により接続されている第１のランド電極及び第２のランド電極と、
を備えており、
前記第１のランド電極は、第１のランド部及び第２のランド部に分割されており、
前記第１のランド部及び前記第２のランド部は、前記基板本体の法線方向から平面視したときに、前記第１の端面の中心とは重なっておらず、
前記導電性材料は、前記基板本体の法線方向から平面視したときに、前記第１の端面の中心とは重なっていないこと、
を特徴とする実装構造。
【図１】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【図８】
【図９】
【図１０】
【図１１】
【図１２】
【図１３】
【図１４】
【図１５】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【図８】
【図９】
【図１０】
【図１１】
【図１２】
【図１３】
【図１４】
【図１５】
【公開番号】特開２０１３−６５８２０（Ｐ２０１３−６５８２０Ａ）
【公開日】平成２５年４月１１日（２０１３．４．１１）
【国際特許分類】
【出願番号】特願２０１２−１３３２１６（Ｐ２０１２−１３３２１６）
【出願日】平成２４年６月１２日（２０１２．６．１２）
【出願人】（０００００６２３１）株式会社村田製作所 (3,635)
【Ｆターム（参考）】
【公開日】平成２５年４月１１日（２０１３．４．１１）
【国際特許分類】
【出願日】平成２４年６月１２日（２０１２．６．１２）
【出願人】（０００００６２３１）株式会社村田製作所 (3,635)
【Ｆターム（参考）】
[ Back to top ]