実装評価構造及び実装評価方法
【課題】 目視に頼ることなく、基板に対するチップの実装状態を三次元的に評価することができる実装評価構造及び実装評価方法を提供するものである。
【解決手段】 実装評価構造は、実装評価用基板１０の実装面１０ａに配設される複数の第１の電極パターン３０ａと、当該各第１の電極パターン３０ａにそれぞれ対向して実装評価用チップ２０の下面２０ａに配設される複数の第２の電極パターン３０ｂと、からなる複数の静電容量部３０を形成し、複数の静電容量部３０における静電容量を比較し、当該比較結果に基づき、実装評価用基板１０に対する実装評価用チップ２０の実装状態を評価する。
【解決手段】 実装評価構造は、実装評価用基板１０の実装面１０ａに配設される複数の第１の電極パターン３０ａと、当該各第１の電極パターン３０ａにそれぞれ対向して実装評価用チップ２０の下面２０ａに配設される複数の第２の電極パターン３０ｂと、からなる複数の静電容量部３０を形成し、複数の静電容量部３０における静電容量を比較し、当該比較結果に基づき、実装評価用基板１０に対する実装評価用チップ２０の実装状態を評価する。
【発明の詳細な説明】
【技術分野】
【０００１】
この発明は、フリップチップボンディング法によって、チップが基板に実装される状態を評価するための実装評価構造及び実装評価方法に関し、特に、フリップチップボンディングの実装機（以下、フリップチップボンダと称す）のボンディング精度を評価するための実装評価構造及び実装評価方法に関する。
【背景技術】
【０００２】
従来のフリップチップ実装評価方法は、バンプ付きＬＳＩチップを配線基板にフリップチップ実装する工程を評価する際、透明ガラスからなり且つ寸法形状が製品のＬＳＩチップと同じダミーチップの片面に製品のバンプと同じバンプが製品のバンプ付きＬＳＩチップと同じ配列で且つ同じバンプ下地金属膜を介して形成されたバンプ付きダミーチップを使用してフリップチップ実装のトライアルを行い、トライアル品のボンディング部分とその周辺をダミーチップを透して目視により観察することで、ボンディング位置精度、バンプ接続形状等をチェックする（例えば、特許文献１参照）。
【０００３】
また、フリップチップボンダに関する技術分野に属するものではないが、静電容量に基づいてアライメント誤差を測定する素子も知られている。例えば、特許文献２では、下地絶縁層上にＹ方向に延びる下層導電膜が形成され、さらにその上に絶縁層が形成されている。絶縁層上に、下層導電膜に隣接し、かつＹ方向に延びる帯状の上層導電膜が形成されている。また、特許文献３に記載された従来のマスクとウェハ間の間隙測定装置は、マスクのウェハに対向する面側と、ウェハのマスクに対向する面側とのいずれか一方に、電極パターンを作成し、該電極パターンを含む静電容量形位置センサを備えている。
【特許文献１】特開２００１−６８５１４号公報
【特許文献２】特開２００３−１７２６０１号公報
【特許文献３】特開昭６３−１０７０２２号公報
【発明の開示】
【発明が解決しようとする課題】
【０００４】
しかしながら、従来のフリップ実装評価方法は、目視によりフリップ実装工程の評価を行なうものであり、必ずしも精確ではなく、ボンディング部分の欠陥を見過ごしてしまう恐れがあるという課題があった。
【０００５】
特に、従来のフリップ実装評価方法は、透明なダミーチップを透かしてのボンディング部分の目視確認により、ボンディング位置精度をチェックするものであり、ｘ−ｙ平面上の位置ずれ（二次元的な変位）はチェックできるのであるが、ｚ方向の位置ずれ（三次元的な変位）はチェックすることができないという課題があった。
【０００６】
なお、従来の半導体装置におけるアライメント誤差の測定素子は、ボンディング精度を評価するものではなく、フォトリソグラフィ技術を用いて加工したエッチングマスクの合わせずれ量（アライメント誤差）を測定するものである。すなわち、従来の測定素子によるアライメント誤差の測定は、層間絶縁膜で形成されるキャパシタ自体の容量値の変化で検出するため、ｚ方向のずれ量を測定することができないという課題があった。
【０００７】
ここで、複数のボールバンプをチップ上に形成した場合に、バンプ高さには、ばらつきが生じるものである。このため、チップが基板に実装され、チップと基板との平行度が保たれていたとしても、バンプ高さが最小値となるボールバンプの部分においては、当該ボールバンプを介してチップと基板とが接触（導通）していない場合があり得る。
【０００８】
これに対し、従来のマスクとウェハ間の間隙測定装置は、対向する電極による静電容量に基づき、マスクとウェハ間の間隙を測定できるのであるが、この間隙測定装置の特徴を、フリップチップボンダに単に適用したのみでは、チップと基板との導通状態を評価するという思想に容易に想到できないものと考えられる。
【０００９】
この発明は、上述のような課題を解決するためになされたもので、目視に頼ることなく、基板に対するチップの実装状態を三次元的に評価することができる実装評価構造及び実装評価方法を提供するものである。
【課題を解決するための手段】
【００１０】
この発明に係る実装評価構造においては、基板に配設される複数の第１の電極パターンと、当該各第１の電極パターンにそれぞれ対向してチップに配設される複数の第２の電極パターンと、からなる複数の静電容量部を形成し、当該複数の静電容量部における静電容量を比較し、当該比較結果に基づき、前記基板に対する前記チップの実装状態を評価するものである。
【発明の効果】
【００１１】
この発明に係る実装評価構造においては、基板に配設される複数の第１の電極パターンと、当該各第１の電極パターンにそれぞれ対向してチップに配設される複数の第２の電極パターンと、からなる複数の静電容量部を形成し、当該複数の静電容量部における静電容量を比較し、当該比較結果に基づき、前記基板に対する前記チップの実装状態を評価することにより、従来のフリップ実装評価方法のような光学的な測定ではなく、電気的な測定により、精確かつ短時間に、基板に対するチップの実装状態を評価することができる。
【発明を実施するための最良の形態】
【００１２】
（本発明の第１の実施形態）
図１は第１の実施形態に係る実装評価用基板の概略構成を示す平面図、図２は第１の実施形態に係る実装評価用チップの概略構成を示す平面図、図３は図１に示す実装評価用基板及び図２に示す実装評価用チップのボンディング状態の矢視Ａ−Ａ線の断面図、図４はブリッジ回路を構成することによる測定方法を説明するための説明図、図５は応力評価用パターンの一例を示す平面図である。
【００１３】
ＲＳ（reference substrate）である実装評価用基板１０は、図１に示すように、後述する実装評価用チップ２０のボールバンプ１に対応する複数のパッド（以下、第１のパッド１１と称す）が実装面１０ａに配設され、実装評価用チップ２０がフリップチップボンディング法によって実装される。
【００１４】
なお、以下の説明においては、実装評価用基板１０の実装面１０ａに実装評価用チップ２０を実装した場合に、実装面１０ａにおける実装評価用チップ２０の重畳する領域を重畳領域Ｓと称し、実装面１０ａにおける重畳領域Ｓ以外の領域を周辺領域Ｐと称して説明する。また、実装評価用基板１０及び実装評価用チップ２０を総称して、実装評価装置１００と称す。
【００１５】
また、本実施形態に係る実装評価用基板１０は、基材として、平面形状を正方形とし、平面寸法を１５．０ｍｍ×１５．０ｍｍとし、材質を石英ガラスとしたガラス基板を使用しているが、この仕様に限られるものではない。
【００１６】
また、本実施形態に係る第１のパッド１１は、平面形状を正方形とし、平面寸法を４０μｍ×４０μｍとし、材質をＡｌ−Ｓｉ系合金とし、隣り合うパッド間の間隔を５０μｍとして、実装面１０ａの重畳領域Ｓの各辺に１３６個（合計５４４個）並設させているが、この仕様に限られるものではない。
【００１７】
第１の電極パターン３０ａは、実装評価用基板１０の実装面１０ａの重畳領域Ｓに配設され、重畳領域Ｓに配設される接続配線部（以下、第１の接続配線部１２と称す）及び周辺領域Ｐに配設される引出配線部１３を介して、実装面１０ａの周縁部に配設される外部端子１４に接続されている。
【００１８】
また、第１の電極パターン３０ａは、後述する第２の電極パターン３０ｂに対向させて静電容量部３０を形成するために、実装評価用基板１０の実装面１０ａにおける所定の位置に配設される。特に、後述する本発明に係る作用効果を奏するためには、複数の静電容量部３０が必要であるために、第１の電極パターン３０ａは、実装評価用基板１０の実装面１０ａの重畳領域Ｓに複数配設させる。
【００１９】
なお、本実施形態に係る第１の電極パターン３０ａは、平面形状を正方形とし、平面寸法を２．０ｍｍ×２．０ｍｍとし、材質をＡｌ−Ｓｉ系合金として、実装面１０ａの重畳領域Ｓの各コーナー近傍に１つ（合計４つ）配設させているが、静電容量部３０における所望の静電容量（例えば、測定装置の分解能である２ｐＦ）を得ることができるのであれば、この仕様に限られるものではない。
【００２０】
外部端子１４は、静電容量部３０における静電容量を検出するための信号処理回路を備えた図示しない測定装置のプローブを当接させるために、実装評価用基板１０の実装面１０ａにおいて露出させている。
【００２１】
なお、本実施形態に係る外部端子１４は、平面形状を長方形とし、平面寸法を１．５ｍｍ×０．７ｍｍとし、材質をＡｌ−Ｓｉ系合金として、実装評価用基板１０の実装面１０ａの各辺に１０個（合計４０個）並設させているが、この仕様に限られるものではない。
【００２２】
また、本実施形態に係る複数の外部端子１４は、隣り合う外部端子１４の少なくとも片側の外部端子１４が、グラウンド端子となるように配設することが好ましい。これにより、外部端子１４である信号端子及びグラウンド端子に特性インピーダンスが整合された高周波プローブを接続することができ、第１の電極パターン３０ａ及び第２の電極パターン３０ｂ間における正確な高周波インピーダンス測定を行なうことができる。
【００２３】
なお、高周波プローブには、同軸構造とコプレーナ構造とがあり、特性インピーダンスは一般的に５０Ωである。また、使用する測定装置と高周波プローブとによって測定可能な周波数帯域は異なるのであるが、例えば、高周波プローブとして、信号用電極とグラウンド用電極との間隔が０．５ｍｍ以下であるコプレーナ構造の高周波プローブを使用し、測定装置として、高周波ベクトルネットワークアナライザを使用すれば、２０ＧＨｚ程度までの高周波インピーダンス測定が可能となる。
【００２４】
ちなみに、外部端子１４である信号端子の近傍に、グラウンド端子を配設しない場合には、インピーダンス整合された高周波プローブを接続することができないために、高周波信号の反射損失及び挿入損失が大きく、正確な高周波インピーダンス測定が行なえない。この場合の測定可能な周波数の上限は、数１０ＭＨｚが限界である。
【００２５】
特に、２つの信号端子を挟んで両側にグラウンド端子をそれぞれ配設させることで、同時に４つの端子に接触できる、グランド−信号１−信号２−グランドの電極配置を持つ既存のコプレーナ高周波プローブを使用することが可能となる。これにより、１個のプローブに２本の信号線があるプローブが使用できるために、プローブを使用する本数は半減し、プローブの費用を削減できる。また、信号−グラウンドのみの電極配置を持つ既存のコプレーナ高周波プローブ（以下、単一線プローブと称す）を使用した場合と比較して、実装評価装置１００に対するプローブ時間を半分に短縮することができる。また、２つの信号端子を同一のプローブで接触できるために、プローブと信号端子との機械的な接触位置が常に一定となり、単一線プローブで問題となる機械的な接触位置における不安定性に依存する測定の不安定状態を取り除くことができる。
【００２６】
なお、本実施形態に係る実装評価用基板１０は、図３に示すように、基材であるガラス基板上にＡｌ−Ｓｉ係合金の薄膜を成膜させ、所望の形状にパターニングすることで、第１の電極パターン３０ａ、第１のパッド１１、第１の接続配線部１２、引出配線部１３及び外部端子１４を単層にて形成したものである。
【００２７】
ＴＥＧ（test element group）である実装評価用チップ２０は、図２に示すように、下面２０ａの周縁部に沿って配設される複数のパッド（以下、第２のパッド２１と称す）上に、複数のボールバンプ１がそれぞれ配設される。
【００２８】
また、実装評価用チップ２０は、ボールバンプ１が下面２０ａの中央領域には配置されず、周縁部近傍のみに配置される構成であり、周縁部における実装評価用基板１０とのボンディング状態を評価するためのチップを利用している。
【００２９】
なお、本実施形態に係る実装評価用チップ２０は、基材として、平面形状を正方形とし、平面寸法を７．４ｍｍ×７．４ｍｍとし、材質を石英ガラスとしたガラスチップを使用しているが、この仕様に限られるものではない。
【００３０】
また、本実施形態に係る第２のパッド２１は、平面形状を正方形とし、平面寸法を４０μｍ×４０μｍとし、材質をＡｌ−Ｓｉ系合金とし、隣り合うパッド間の間隔を５０μｍとして、実装評価用チップ２０の下面２０ａの各辺に１３６個（合計５４４個）並設させているが、この仕様に限られるものではない。
【００３１】
第２の電極パターン３０ｂは、実装評価用チップ２０の下面２０ａに配設され、接続配線部（以下、第２の接続配線部２２と称す）を介して第２のパッド２１に接続されている。
また、第２の電極パターン３０ｂは、実装評価用チップ２０がフリップチップボンディング法によって実装評価用基板１０に実装されることで、第２のパッド２１上のボールバンプ１と実装評価用基板１０上の第１のパッド１１とが導通し、この第１のパッド１１に接続する引出配線部１３を介して外部端子１４に接続される。
【００３２】
また、第２の電極パターン３０ｂは、第１の電極パターン３０ａに対向させて静電容量部３０を形成するために、実装評価用チップ２０の下面２０ａにおける所定の位置に配設される。特に、後述する本発明に係る作用効果を奏するためには、複数の静電容量部３０が必要であるために、第２の電極パターン３０ｂは、実装評価用チップ２０の下面２０ａに複数配設させる。
【００３３】
なお、本実施形態に係る第２の電極パターン３０ｂは、平面形状を正方形とし、平面寸法を２．０ｍｍ×２．０ｍｍとし、材質をＡｌ−Ｓｉ系合金として、実装評価用チップ２０の下面２０ａの各コーナー近傍に１つ（合計４つ）配設させているが、静電容量部３０における所望の静電容量（例えば、測定装置の分解能である２ｐＦ）を得ることができるのであれば、この仕様に限られるものではない。
【００３４】
また、本実施形態に係る実装評価用チップ２０は、図３に示すように、基材であるガラスチップ上にＡｌ−Ｓｉ係合金の薄膜を成膜させ、所望の形状にパターニングすることで、第２の電極パターン３０ｂ、第２のパッド２１及び第２の接続配線部２２を単層にて形成したものである。
【００３５】
静電容量部３０は、対向する第１の電極パターン３０ａ及び第２の電極パターン３０ｂを互いに同一の平面形状及び平面寸法とし、複数の静電容量部３０（ここでは、４つの静電容量部３０）の各第１の電極パターン３０ａ及び各第２の電極パターン３０ｂについても互いに同一の平面形状及び平面寸法としている。すなわち、全ての第１の電極パターン３０ａ及び第２の電極パターン３０ｂが同一の平面形状及び平面寸法としている。
【００３６】
また、静電容量部３０は、実装評価用基板１０上に実装評価用チップ２０が正常（実装評価用基板１０と実装評価用チップ２０とが略平行となる、正対した状態）にフリップチップボンディングされた場合に、実装評価用基板１０に垂直な方向において、対向する第１の電極パターン３０ａ及び第２の電極パターン３０ｂが完全に重畳する構成である。
【００３７】
すなわち、実装評価用基板１０上に実装評価用チップ２０が正常にフリップチップボンディングされた場合には、対向する第１の電極パターン３０ａ及び第２の電極パターン３０ｂ間の距離が全ての静電容量部３０において等しく、対向する第１の電極パターン３０ａ及び第２の電極パターン３０ｂの重畳する面積が全ての静電容量部３０において等しいために、４つの静電容量部３０における各静電容量は、全て等しい値となる。
【００３８】
したがって、本実施形態に係る実装評価構造においては、複数の静電容量部３０における各静電容量を測定し、全て等しい測定値であれば、実装評価用基板１０上に実装評価用チップ２０が正常にフリップチップボンディングされた実装状態であると判定できる。また、複数の静電容量部３０における各静電容量が、全て等しい測定値でないならば、実装評価用基板１０上に実装評価用チップ２０が異常（傾斜した状態）にフリップチップボンディングされた実装状態であると判定できる。
【００３９】
特に、本実施形態に係る実装評価構造においては、対向する第１の電極パターン３０ａ及び第２の電極パターン３０ｂの重畳する面積Ｓ、対向する第１の電極パターン３０ａ及び第２の電極パターン３０ｂ間の誘電率ε、並びに、静電容量部３０における静電容量Ｃの測定値に基づき、第１の電極パターン３０ａ及び第２の電極パターン３０ｂ間の間隙ｄの値を算出する。そして、第１の電極パターン３０ａ及び第２の電極パターン３０ｂ間の間隙ｄが、ボールバンプ１の形成における高さばらつきによるバンプ高さの最小値よりも小さい場合に、実装評価用チップ２０と実装評価用基板１０とが全てのボールバンプ１において接触状態（導通状態）であると判定できる。
【００４０】
なお、本実施形態に係る実装評価装置１００は、複数の静電容量部３０を備えているのであれば、複数の静電容量部３０における各静電容量の差分を算出することができるために、４つの静電容量部３０を備える構成に限られるものではない。
【００４１】
しかしながら、本実施形態に係る実装評価装置１００が静電容量部３０を２つだけ備えている場合には、この２つの静電容量部３０を結んだ直線を回転軸として実装評価用チップ２０が傾斜してフリップチップ実装された場合に、２つの静電容量部３０における静電容量が等しい値となってしまうために、実装状態の異常を検出することができないことになる。
【００４２】
したがって、本実施形態に係る実装評価装置１００は、全ての静電容量部３０が同一直線上に並設されない３つ以上の静電容量部３０を備えていることが好ましい。
また、本実施形態に係る実装評価装置１００は、４つの静電容量部３０を備えることで、実装状態の評価にあたり、４つの静電容量部３０を接続してブリッジ回路を構成させることが考えられる。
【００４３】
この構成により、ブリッジ回路の一次側（一の対角）に電圧を与え、二次側（他の対角）の電圧を測定し、二次側の電圧が零（許容範囲を含む）である場合に、４つの静電容量部３０における静電容量が平衡状態であるために、実装評価用基板１０上に実装評価用チップ２０が正常にフリップチップボンディングされた実装状態であると判定できる。
【００４４】
なお、本実施形態に係る実装評価装置１００は、ブリッジ回路を構成させるために、隣り合う静電容量部３０を接続する配線パターン、ブリッジ回路の一次側（一の対角）に電圧を入力するための端子及び配線パターン、並びに、ブリッジ回路の二次側（他の対角）の電圧を測定するための端子及び配線パターンを、予め、実装評価用基板１０の実装面１０ａに形成してもよい。
【００４５】
なお、本実施形態に係る実装評価装置１００は、静電容量部３０の配置を特に限定するものではないが、実装評価用基板１０の重畳領域Ｓ（実装評価用チップ２０の下面２０ａ）の各コーナー近傍に静電容量部３０を配設することで、実装評価用チップ２０が傾斜して実装された場合に、重畳領域Ｓの中央部分に静電容量部３０を配設する場合と比較して、複数の静電容量部３０における静電容量の差分が大きく検出でき、異常な実装状態を漏れなく検出できるために好ましい。
【００４６】
つぎに、実装評価構造を用いた、実装評価用基板１０に対する実装評価用チップ２０の実装状態の評価方法について説明する。
まず、実装評価用チップ２０及び実装評価用基板１０は、ボンディング精度の検証の対象装置である図示しないフリップチップボンダに投入される。
【００４７】
そして、実装評価用チップ２０及び実装評価用基板１０は、図示しないアライメントマークなどに基づき位置決めされ、実装評価用チップ２０の第２のパッド２１（ボールバンプ１）と実装評価用基板１０の第１のパッド１１とを対向して密着させ、熱及び圧力を加えて接合される。
【００４８】
接合された実装評価用チップ２０及び実装評価用基板１０は、実装評価用基板１０の外部端子１４に図示しない測定装置のプローブが当接され、静電容量部３０の対をなす第１の電極パターン３０ａ及び第２の電極パターン３０ｂ間の静電容量を、４つの静電容量部３０に対してそれぞれ測定される。なお、測定装置としては、Ｑメータ、ＬＣＲメーター又はインピーダンスアナライザなどの既存の測定装置を用いる。
【００４９】
そして、４つの静電容量部３０における静電容量の測定値に基づき、４つの静電容量部３０の静電容量が全て等しい測定値であれば、実装評価用基板１０に対して実装評価用チップ２０が正常（正対した状態）に実装されていると判定する。
【００５０】
これに対し、４つの静電容量部３０における静電容量の測定値に基づき、４つの静電容量部３０の静電容量が全て等しい測定値でないならば、実装評価用基板１０に対して実装評価用チップ２０が異常（傾斜した状態）に実装されていると判定する。
【００５１】
なお、前述したように、４つの静電容量部３０を接続してブリッジ回路を構成し、ブリッジ回路の一次側（一の対角）に電圧を与え、二次側（他の対角）の電圧を測定することによっても、実装評価用基板１０に対する実装評価用チップ２０の実装状態を評価することができる。
この場合には、例えば、図４に示すような回路構成にて、実装状態を評価することが考えられる。
【００５２】
測定装置２００は、プローブ２０１（２０１ａ〜２０１ｈ）を外部端子１４（１４ａ〜１４ｈ）に当接させることで、４つの静電容量部３０のうち、第１の静電容量部３１の一の外部端子１４ａ及び第４の静電容量部３４の他の外部端子１４ｈ、第１の静電容量部３１の他の外部端子１４ｂ及び第２の静電容量部３２の一の外部端子１４ｃ、第２の静電容量部３２の他の外部端子１４ｄ及び第３の静電容量部３３の一の外部端子１４ｅ、第３の静電容量部３３の他の外部端子１４ｆ及び第４の静電容量部３４の一の外部端子１４ｇをそれぞれ接続させ、ブリッジ回路２を構成する。
【００５３】
また、第１の静電容量部３１の外部端子１４ａと第４の静電容量部３４の外部端子１４ｈとの結合点ｈａ、及び第２の静電容量部３２の外部端子１４ｄと第３の静電容量部３３の外部端子１４ｅとの結合点ｄｅには、測定装置２００の交流電圧発生回路２０２から交流電圧が印加される。
【００５４】
また、測定装置２００の差動増幅回路２０３は、第１の静電容量部３１の外部端子１４ｂと第２の静電容量部３２の外部端子１４ｃとの結合点ｂｃから供給される交流信号と、第３の静電容量部３３の外部端子１４ｆと第４の静電容量部３４の外部端子１４ｇとの結合点ｆｇから供給される交流信号との差分成分を増幅する。
【００５５】
このような構成により、結合点ｂｃにおける交流信号と結合点ｆｇにおける交流信号との差分信号が差動増幅回路２０３から出力されない場合には、ブリッジ回路２が平衡状態であることがわかる。
【００５６】
なお、４つの静電容量部３０における各静電容量に誤差を有しており、正常な実装状態であっても、差動増幅回路２０３から差分信号が出力される場合も考えられるために、差動増幅回路２０３から出力される差分信号に対して、正常な実装状態であると判断するための許容範囲を設定することが好ましい。
【００５７】
すなわち、測定装置２００の電圧コンパレータ回路２０４は、差動増幅回路２０３から出力される差分信号の電圧が、可変抵抗器２０５などによって設定される基準電圧よりも高い場合に、Ｈレベルの検出信号を出力する。
【００５８】
また、電圧コンパレータ回路２０４は、差動増幅回路２０３から出力される差分信号の電圧が、可変抵抗器２０５などによって設定される基準電圧よりも低い場合に、Ｌレベルの検出信号を出力する。
【００５９】
これにより、Ｈレベルの検出信号が出力された場合には、実装評価用基板１０に対する実装評価用チップ２０の実装状態が異常（傾斜した状態）であると判定でき、Ｌレベルの検出信号が出力された場合には、実装評価用基板１０に対する実装評価用チップ２０の実装状態が正常（正対した状態）であると判定できる。
【００６０】
なお、ブリッジ回路２は、図４に示すように、測定装置２００に接続することで、結合点ｈａ及び結合点ｄｅに交流電圧が印加され、結合点ｂｃにおける交流信号と結合点ｆｇにおける交流信号との差分信号の有無を検出する回路構成としているが、結合点ｂｃ及び結合点ｆｇに交流電圧が印加され、結合点ｈａにおける交流信号と結合点ｄｅにおける交流信号との差分信号の有無を検出する回路構成としてもよい。これにより、ブリッジ回路２を用いた測定方法として、二通りの取り方が考えられる。
【００６１】
なお、本実施形態に係る実装評価装置１００においては、全ての第１の電極パターン３０ａ及び第２の電極パターン３０ｂを同一の平面形状及び平面寸法とする構成（各静電容量部３０における第１の電極パターン３０ａ及び第２の電極パターン３０ｂの重畳する面積が一致する構成）にしているが、複数の静電容量部３０の各第１の電極パターン３０ａ及び各第２の電極パターン３０ｂを互いに異なる平面形状及び平面寸法とする構成（各静電容量部３０における第１の電極パターン３０ａ及び第２の電極パターン３０ｂの重畳する面積が異なる構成）であってもよい。
【００６２】
この場合には、実装評価用基板１０に対する実装評価用チップ２０の実装状態が正常な状態における、複数の静電容量部３０における各静電容量（第１の電極パターン３０ａ及び第２の電極パターン３０ｂの重畳する面積）を予め算出又は実測しておく。そして、予め算出又は実測した値に基づき、複数の静電容量部３０における各静電容量の差分を零に補正する演算機能を測定装置に備えておくことで、前述した構成と同様に、実装状態を評価することができる。
【００６３】
しかしながら、実装評価装置１００は、静電容量部３０の対向電極を統一性のある単純な形状にすることができるうえに、複数の静電容量部３０における各静電容量の差分を零に補正する演算機能を測定装置に備える必要がないために、前述した、全ての第１の電極パターン３０ａ及び第２の電極パターン３０ｂを同一の平面形状及び平面寸法とする構成にすることが好ましい。
【００６４】
なお、本実施形態に係る実装評価装置１００においては、ＲＳであるガラス基板に第１の電極パターン３０ａ（第１の接続配線部１２）を形成し、ＴＥＧであるガラスチップに第２の電極パターン３０ｂ（第２の接続配線部２２）を形成することで、複数の静電容量部３０における静電容量を測定できる構成にしているが、実製品である配線基板及び半導体チップに対して、対向する電極パターン等をそれぞれ形成し、複数の静電容量部３０における静電容量を測定できる構成にしてもよい。
【００６５】
この場合には、例えば、第１の電極パターン３０ａ及び第２の電極パターン３０ｂを、半導体チップに内蔵される演算部にそれぞれ接続し、当該演算部により複数の静電容量部３０における各静電容量の差分を演算することで、実装評価用基板１０に対する実装評価用チップ２０の実装状態を評価する構成も考えられる。
【００６６】
以上のように、複数の静電容量部３０における各静電容量の差分を検出することで、実装評価用基板１０に対する実装評価用チップ２０の傾斜の有無を判断することができ、フリップチップボンダのボンディング精度を評価することができる。
【００６７】
なお、本実施形態に係る実装評価装置１００においては、静電容量部３０の対をなす第１の電極パターン３０ａ及び第２の電極パターン３０ｂ間の静電容量を少なくとも測定できる構成であればよいが、他の評価試験を併用できる構成としてもよい。
【００６８】
例えば、実装評価用基板１０の実装面１０ａの重畳領域Ｓにおけるコーナー近傍又は実装評価用チップ２０の下面２０ａにおけるコーナー近傍に、バーニヤである応力評価用パターン３を配設させる構成としてもよい。この応力評価用パターン３は、例えば、図５に示すように、材質をＣｒとし、パターン長が６０μｍであり、パターン幅が４．８μｍである矩形状のパターンを、幅方向に沿って９．７５μｍピッチで並設させ、４本間隔でパターンのパターン長を７０μｍとして突出させることで、目盛り形状としている。
【００６９】
なお、本実施形態に係る実装評価用チップ２０は透明なガラスチップを使用しているために、実装評価用チップ２０の下面２０ａに、応力評価用パターン３を配設させる場合であっても、実装評価用基板１０上に実装評価用チップ２０を実装する前と実装した後の応力評価用パターン３をそれぞれ撮像することができ、画像処理して差分を比較することで、実装評価用チップ２０に加わった応力の程度（歪み）を検出することができる。
【００７０】
これに対し、不透明な実装評価用チップ２０を使用した場合であっても、実装評価用チップ２０の厚みが５０μｍ以下となると、実装評価用チップ２０に赤外線を透過させることができるため、同様に、実装評価用チップ２０に加わった応力の程度（歪み）を検出することができる。
【００７１】
特に、実装評価用基板１０及び実装評価用チップ２０の間隙に図示しないアンダーフィルが形成されることで、実装評価用チップ２０の伸縮が生じることがあり、アンダーフィルによる実装評価用チップ２０に加わる応力の程度を検出することができる。
【００７２】
なお、アンダーフィルは、基板上に液体状の樹脂を塗布又はフィルム状の樹脂を敷設した後にチップを実装する先入れタイプと、基板上にチップを実装した後に液体状の樹脂を毛細管現象により注入する後入れタイプとがある。そこで、実装評価用基板１０及び／又は実装評価用チップ２０が透明であることは、実装評価用基板１０及び実装評価用チップ２０の間隙に挿入されるアンダーフィルの状態を視認できるという作用効果もある。
また、本実施形態に係る実装評価装置１００の他の評価試験を併用できる構成として、以下の構成も考えられる。
【００７３】
例えば、実装評価用基板１０における隣り合う第１のパッド１１間を交互にオープン又はショートとなるように非接続又は接続とし、実装評価用チップ２０における隣り合う第２のパッド２１間が実装評価用基板１０における隣り合う第１のパッド１１間の非接続又は接続に対して反転させて接続又は非接続とすることで、始端と終端とを有するチェーンをなす単線路を備えた構成としてもよい。
【００７４】
この構成により、実装評価用基板１０上に実装評価用チップ２０を実装した場合に、単線路の始端から信号を入力し、終端における信号の有無を確認することで、この両端間における全ての第１のパッド１１及び第２のパッド２１間のボールバンプ１による導通状態を一度に評価することができる。ただし、単線路が断線していると判断できた場合であっても、断線している場所を特定することができない。特に、実装評価用チップ２０の周縁部近傍における第１のパッド１１及び第２のパッド２１のボールバンプ１による接続箇所は数百箇所も存在するために、非導通となった第１のパッド１１及び第２のパッド２１を特定することは困難である。
【００７５】
このため、第１のパッド１１及び第２のパッド２１間を固着するハンダにクラックが生じることによる接触不良や非導通の場所の特定にあたっては、時間領域反射（time domein reflectmetry：以下、ＴＤＲと称す）法を用いた検出方法が考えられる。このＴＤＲ法とは、線路インピーダンス、線路長、伝送速度を知ることができる測定法であり、立ち上がり時間が２０〜５０ｐｓ程度の高速スイッチング動作するステップ信号を伝送路に送り込み、その反射波形を高帯域な特性をもつオシロスコープで観測する。
【００７６】
すなわち、実装評価装置１００における第１のパッド１１及び第２のパッド２１を経由する単線路に、第１のパッド１１及び第２のパッド２１のボールバンプ１による接触不良や非導通が生じた場合には、単線路のインピーダンスが変動することとなり、ＴＤＲ法により接触不良又は非導通の場所を特定することができる。特に、第１のパッド１１及び第２のパッド２１が非導通により単線路が断線している場合には、始端からの伝送路が最短長となる非導通箇所が終端となり、始端から入射した入射波が、この非導通箇所で反射して、始端で反射波を検出することとなる。
【００７７】
なお、隣り合うボールバンプ１（第１のパッド１１、第２のパッド２１）間のピッチが狭すぎる場合（例えば、１２０μｍ）には、ＴＤＲ法を用いて線路長を検出できない場合がある。このため、ＴＤＲ法を用いて線路長を検出できる間隔で、第１のパッド１１（第２のパッド２１）間を接続することが好ましい。例えば、隣り合う第１のパッド１１（第２のパッド２１）間の間隔をｄとし、ＴＤＲ法を用いて線路長を検出できる間隔が２ｄであった場合に、接続する第１のパッド１１（第２のパッド２１）間の間隔が２ｄとなるように、隣り合う第１のパッド１１（第２のパッド２１）を接続せず１つ置きに、第１のパッド１１（第２のパッド２１）間を接続することで、接続する第１のパッド１１（第２のパッド２１）間の線路長を稼ぐことができる。そして、ＴＤＲ法を用いて第１のパッド１１及び第２のパッド２１間の接触不良又は非導通の場所に目安を付け、目安を付けた場所近傍の断面形状を観察するなどの解析を行なうことで、第１のパッド１１及び第２のパッド２１間の接触不良又は非導通の場所を特定することができる。
【図面の簡単な説明】
【００７８】
【図１】第１の実施形態に係る実装評価用基板の概略構成を示す平面図である。
【図２】第１の実施形態に係る実装評価用チップの概略構成を示す平面図である。
【図３】図１に示す実装評価用基板及び図２に示す実装評価用チップのボンディング状態の矢視Ａ−Ａ線の断面図である。
【図４】ブリッジ回路を構成することによる測定方法を説明するための説明図である。
【図５】応力評価用パターンの一例を示す平面図である。
【符号の説明】
【００７９】
１ ボールバンプ
２ ブリッジ回路
３ 応力評価用パターン
１０ 実装評価用基板
１０ａ 実装面
１１ 第１のパッド
１２ 第１の接続配線部
１３ 引出配線部
１４，１４ａ，１４ｂ，１４ｃ，１４ｄ，１４ｅ，１４ｆ，１４ｇ，１４ｈ 外部端子
２０ 実装評価用チップ
２０ａ 下面
２１ 第２のパッド
２２ 第２の接続配線部
３０ 静電容量部
３０ａ 第１の電極パターン
３０ｂ 第２の電極パターン
３１ 第１の静電容量部
３２ 第２の静電容量部
３３ 第３の静電容量部
３４ 第４の静電容量部
１００ 実装評価装置
２００ 測定装置
２０１ プローブ
２０２ 交流電圧発生回路
２０３ 差動増幅回路
２０４ 電圧コンパレータ回路
２０５ 可変抵抗器
Ｐ 周辺領域
Ｓ 重畳領域
ｂｃ，ｄｅ，ｆｇ，ｈａ 結合点
【技術分野】
【０００１】
この発明は、フリップチップボンディング法によって、チップが基板に実装される状態を評価するための実装評価構造及び実装評価方法に関し、特に、フリップチップボンディングの実装機（以下、フリップチップボンダと称す）のボンディング精度を評価するための実装評価構造及び実装評価方法に関する。
【背景技術】
【０００２】
従来のフリップチップ実装評価方法は、バンプ付きＬＳＩチップを配線基板にフリップチップ実装する工程を評価する際、透明ガラスからなり且つ寸法形状が製品のＬＳＩチップと同じダミーチップの片面に製品のバンプと同じバンプが製品のバンプ付きＬＳＩチップと同じ配列で且つ同じバンプ下地金属膜を介して形成されたバンプ付きダミーチップを使用してフリップチップ実装のトライアルを行い、トライアル品のボンディング部分とその周辺をダミーチップを透して目視により観察することで、ボンディング位置精度、バンプ接続形状等をチェックする（例えば、特許文献１参照）。
【０００３】
また、フリップチップボンダに関する技術分野に属するものではないが、静電容量に基づいてアライメント誤差を測定する素子も知られている。例えば、特許文献２では、下地絶縁層上にＹ方向に延びる下層導電膜が形成され、さらにその上に絶縁層が形成されている。絶縁層上に、下層導電膜に隣接し、かつＹ方向に延びる帯状の上層導電膜が形成されている。また、特許文献３に記載された従来のマスクとウェハ間の間隙測定装置は、マスクのウェハに対向する面側と、ウェハのマスクに対向する面側とのいずれか一方に、電極パターンを作成し、該電極パターンを含む静電容量形位置センサを備えている。
【特許文献１】特開２００１−６８５１４号公報
【特許文献２】特開２００３−１７２６０１号公報
【特許文献３】特開昭６３−１０７０２２号公報
【発明の開示】
【発明が解決しようとする課題】
【０００４】
しかしながら、従来のフリップ実装評価方法は、目視によりフリップ実装工程の評価を行なうものであり、必ずしも精確ではなく、ボンディング部分の欠陥を見過ごしてしまう恐れがあるという課題があった。
【０００５】
特に、従来のフリップ実装評価方法は、透明なダミーチップを透かしてのボンディング部分の目視確認により、ボンディング位置精度をチェックするものであり、ｘ−ｙ平面上の位置ずれ（二次元的な変位）はチェックできるのであるが、ｚ方向の位置ずれ（三次元的な変位）はチェックすることができないという課題があった。
【０００６】
なお、従来の半導体装置におけるアライメント誤差の測定素子は、ボンディング精度を評価するものではなく、フォトリソグラフィ技術を用いて加工したエッチングマスクの合わせずれ量（アライメント誤差）を測定するものである。すなわち、従来の測定素子によるアライメント誤差の測定は、層間絶縁膜で形成されるキャパシタ自体の容量値の変化で検出するため、ｚ方向のずれ量を測定することができないという課題があった。
【０００７】
ここで、複数のボールバンプをチップ上に形成した場合に、バンプ高さには、ばらつきが生じるものである。このため、チップが基板に実装され、チップと基板との平行度が保たれていたとしても、バンプ高さが最小値となるボールバンプの部分においては、当該ボールバンプを介してチップと基板とが接触（導通）していない場合があり得る。
【０００８】
これに対し、従来のマスクとウェハ間の間隙測定装置は、対向する電極による静電容量に基づき、マスクとウェハ間の間隙を測定できるのであるが、この間隙測定装置の特徴を、フリップチップボンダに単に適用したのみでは、チップと基板との導通状態を評価するという思想に容易に想到できないものと考えられる。
【０００９】
この発明は、上述のような課題を解決するためになされたもので、目視に頼ることなく、基板に対するチップの実装状態を三次元的に評価することができる実装評価構造及び実装評価方法を提供するものである。
【課題を解決するための手段】
【００１０】
この発明に係る実装評価構造においては、基板に配設される複数の第１の電極パターンと、当該各第１の電極パターンにそれぞれ対向してチップに配設される複数の第２の電極パターンと、からなる複数の静電容量部を形成し、当該複数の静電容量部における静電容量を比較し、当該比較結果に基づき、前記基板に対する前記チップの実装状態を評価するものである。
【発明の効果】
【００１１】
この発明に係る実装評価構造においては、基板に配設される複数の第１の電極パターンと、当該各第１の電極パターンにそれぞれ対向してチップに配設される複数の第２の電極パターンと、からなる複数の静電容量部を形成し、当該複数の静電容量部における静電容量を比較し、当該比較結果に基づき、前記基板に対する前記チップの実装状態を評価することにより、従来のフリップ実装評価方法のような光学的な測定ではなく、電気的な測定により、精確かつ短時間に、基板に対するチップの実装状態を評価することができる。
【発明を実施するための最良の形態】
【００１２】
（本発明の第１の実施形態）
図１は第１の実施形態に係る実装評価用基板の概略構成を示す平面図、図２は第１の実施形態に係る実装評価用チップの概略構成を示す平面図、図３は図１に示す実装評価用基板及び図２に示す実装評価用チップのボンディング状態の矢視Ａ−Ａ線の断面図、図４はブリッジ回路を構成することによる測定方法を説明するための説明図、図５は応力評価用パターンの一例を示す平面図である。
【００１３】
ＲＳ（reference substrate）である実装評価用基板１０は、図１に示すように、後述する実装評価用チップ２０のボールバンプ１に対応する複数のパッド（以下、第１のパッド１１と称す）が実装面１０ａに配設され、実装評価用チップ２０がフリップチップボンディング法によって実装される。
【００１４】
なお、以下の説明においては、実装評価用基板１０の実装面１０ａに実装評価用チップ２０を実装した場合に、実装面１０ａにおける実装評価用チップ２０の重畳する領域を重畳領域Ｓと称し、実装面１０ａにおける重畳領域Ｓ以外の領域を周辺領域Ｐと称して説明する。また、実装評価用基板１０及び実装評価用チップ２０を総称して、実装評価装置１００と称す。
【００１５】
また、本実施形態に係る実装評価用基板１０は、基材として、平面形状を正方形とし、平面寸法を１５．０ｍｍ×１５．０ｍｍとし、材質を石英ガラスとしたガラス基板を使用しているが、この仕様に限られるものではない。
【００１６】
また、本実施形態に係る第１のパッド１１は、平面形状を正方形とし、平面寸法を４０μｍ×４０μｍとし、材質をＡｌ−Ｓｉ系合金とし、隣り合うパッド間の間隔を５０μｍとして、実装面１０ａの重畳領域Ｓの各辺に１３６個（合計５４４個）並設させているが、この仕様に限られるものではない。
【００１７】
第１の電極パターン３０ａは、実装評価用基板１０の実装面１０ａの重畳領域Ｓに配設され、重畳領域Ｓに配設される接続配線部（以下、第１の接続配線部１２と称す）及び周辺領域Ｐに配設される引出配線部１３を介して、実装面１０ａの周縁部に配設される外部端子１４に接続されている。
【００１８】
また、第１の電極パターン３０ａは、後述する第２の電極パターン３０ｂに対向させて静電容量部３０を形成するために、実装評価用基板１０の実装面１０ａにおける所定の位置に配設される。特に、後述する本発明に係る作用効果を奏するためには、複数の静電容量部３０が必要であるために、第１の電極パターン３０ａは、実装評価用基板１０の実装面１０ａの重畳領域Ｓに複数配設させる。
【００１９】
なお、本実施形態に係る第１の電極パターン３０ａは、平面形状を正方形とし、平面寸法を２．０ｍｍ×２．０ｍｍとし、材質をＡｌ−Ｓｉ系合金として、実装面１０ａの重畳領域Ｓの各コーナー近傍に１つ（合計４つ）配設させているが、静電容量部３０における所望の静電容量（例えば、測定装置の分解能である２ｐＦ）を得ることができるのであれば、この仕様に限られるものではない。
【００２０】
外部端子１４は、静電容量部３０における静電容量を検出するための信号処理回路を備えた図示しない測定装置のプローブを当接させるために、実装評価用基板１０の実装面１０ａにおいて露出させている。
【００２１】
なお、本実施形態に係る外部端子１４は、平面形状を長方形とし、平面寸法を１．５ｍｍ×０．７ｍｍとし、材質をＡｌ−Ｓｉ系合金として、実装評価用基板１０の実装面１０ａの各辺に１０個（合計４０個）並設させているが、この仕様に限られるものではない。
【００２２】
また、本実施形態に係る複数の外部端子１４は、隣り合う外部端子１４の少なくとも片側の外部端子１４が、グラウンド端子となるように配設することが好ましい。これにより、外部端子１４である信号端子及びグラウンド端子に特性インピーダンスが整合された高周波プローブを接続することができ、第１の電極パターン３０ａ及び第２の電極パターン３０ｂ間における正確な高周波インピーダンス測定を行なうことができる。
【００２３】
なお、高周波プローブには、同軸構造とコプレーナ構造とがあり、特性インピーダンスは一般的に５０Ωである。また、使用する測定装置と高周波プローブとによって測定可能な周波数帯域は異なるのであるが、例えば、高周波プローブとして、信号用電極とグラウンド用電極との間隔が０．５ｍｍ以下であるコプレーナ構造の高周波プローブを使用し、測定装置として、高周波ベクトルネットワークアナライザを使用すれば、２０ＧＨｚ程度までの高周波インピーダンス測定が可能となる。
【００２４】
ちなみに、外部端子１４である信号端子の近傍に、グラウンド端子を配設しない場合には、インピーダンス整合された高周波プローブを接続することができないために、高周波信号の反射損失及び挿入損失が大きく、正確な高周波インピーダンス測定が行なえない。この場合の測定可能な周波数の上限は、数１０ＭＨｚが限界である。
【００２５】
特に、２つの信号端子を挟んで両側にグラウンド端子をそれぞれ配設させることで、同時に４つの端子に接触できる、グランド−信号１−信号２−グランドの電極配置を持つ既存のコプレーナ高周波プローブを使用することが可能となる。これにより、１個のプローブに２本の信号線があるプローブが使用できるために、プローブを使用する本数は半減し、プローブの費用を削減できる。また、信号−グラウンドのみの電極配置を持つ既存のコプレーナ高周波プローブ（以下、単一線プローブと称す）を使用した場合と比較して、実装評価装置１００に対するプローブ時間を半分に短縮することができる。また、２つの信号端子を同一のプローブで接触できるために、プローブと信号端子との機械的な接触位置が常に一定となり、単一線プローブで問題となる機械的な接触位置における不安定性に依存する測定の不安定状態を取り除くことができる。
【００２６】
なお、本実施形態に係る実装評価用基板１０は、図３に示すように、基材であるガラス基板上にＡｌ−Ｓｉ係合金の薄膜を成膜させ、所望の形状にパターニングすることで、第１の電極パターン３０ａ、第１のパッド１１、第１の接続配線部１２、引出配線部１３及び外部端子１４を単層にて形成したものである。
【００２７】
ＴＥＧ（test element group）である実装評価用チップ２０は、図２に示すように、下面２０ａの周縁部に沿って配設される複数のパッド（以下、第２のパッド２１と称す）上に、複数のボールバンプ１がそれぞれ配設される。
【００２８】
また、実装評価用チップ２０は、ボールバンプ１が下面２０ａの中央領域には配置されず、周縁部近傍のみに配置される構成であり、周縁部における実装評価用基板１０とのボンディング状態を評価するためのチップを利用している。
【００２９】
なお、本実施形態に係る実装評価用チップ２０は、基材として、平面形状を正方形とし、平面寸法を７．４ｍｍ×７．４ｍｍとし、材質を石英ガラスとしたガラスチップを使用しているが、この仕様に限られるものではない。
【００３０】
また、本実施形態に係る第２のパッド２１は、平面形状を正方形とし、平面寸法を４０μｍ×４０μｍとし、材質をＡｌ−Ｓｉ系合金とし、隣り合うパッド間の間隔を５０μｍとして、実装評価用チップ２０の下面２０ａの各辺に１３６個（合計５４４個）並設させているが、この仕様に限られるものではない。
【００３１】
第２の電極パターン３０ｂは、実装評価用チップ２０の下面２０ａに配設され、接続配線部（以下、第２の接続配線部２２と称す）を介して第２のパッド２１に接続されている。
また、第２の電極パターン３０ｂは、実装評価用チップ２０がフリップチップボンディング法によって実装評価用基板１０に実装されることで、第２のパッド２１上のボールバンプ１と実装評価用基板１０上の第１のパッド１１とが導通し、この第１のパッド１１に接続する引出配線部１３を介して外部端子１４に接続される。
【００３２】
また、第２の電極パターン３０ｂは、第１の電極パターン３０ａに対向させて静電容量部３０を形成するために、実装評価用チップ２０の下面２０ａにおける所定の位置に配設される。特に、後述する本発明に係る作用効果を奏するためには、複数の静電容量部３０が必要であるために、第２の電極パターン３０ｂは、実装評価用チップ２０の下面２０ａに複数配設させる。
【００３３】
なお、本実施形態に係る第２の電極パターン３０ｂは、平面形状を正方形とし、平面寸法を２．０ｍｍ×２．０ｍｍとし、材質をＡｌ−Ｓｉ系合金として、実装評価用チップ２０の下面２０ａの各コーナー近傍に１つ（合計４つ）配設させているが、静電容量部３０における所望の静電容量（例えば、測定装置の分解能である２ｐＦ）を得ることができるのであれば、この仕様に限られるものではない。
【００３４】
また、本実施形態に係る実装評価用チップ２０は、図３に示すように、基材であるガラスチップ上にＡｌ−Ｓｉ係合金の薄膜を成膜させ、所望の形状にパターニングすることで、第２の電極パターン３０ｂ、第２のパッド２１及び第２の接続配線部２２を単層にて形成したものである。
【００３５】
静電容量部３０は、対向する第１の電極パターン３０ａ及び第２の電極パターン３０ｂを互いに同一の平面形状及び平面寸法とし、複数の静電容量部３０（ここでは、４つの静電容量部３０）の各第１の電極パターン３０ａ及び各第２の電極パターン３０ｂについても互いに同一の平面形状及び平面寸法としている。すなわち、全ての第１の電極パターン３０ａ及び第２の電極パターン３０ｂが同一の平面形状及び平面寸法としている。
【００３６】
また、静電容量部３０は、実装評価用基板１０上に実装評価用チップ２０が正常（実装評価用基板１０と実装評価用チップ２０とが略平行となる、正対した状態）にフリップチップボンディングされた場合に、実装評価用基板１０に垂直な方向において、対向する第１の電極パターン３０ａ及び第２の電極パターン３０ｂが完全に重畳する構成である。
【００３７】
すなわち、実装評価用基板１０上に実装評価用チップ２０が正常にフリップチップボンディングされた場合には、対向する第１の電極パターン３０ａ及び第２の電極パターン３０ｂ間の距離が全ての静電容量部３０において等しく、対向する第１の電極パターン３０ａ及び第２の電極パターン３０ｂの重畳する面積が全ての静電容量部３０において等しいために、４つの静電容量部３０における各静電容量は、全て等しい値となる。
【００３８】
したがって、本実施形態に係る実装評価構造においては、複数の静電容量部３０における各静電容量を測定し、全て等しい測定値であれば、実装評価用基板１０上に実装評価用チップ２０が正常にフリップチップボンディングされた実装状態であると判定できる。また、複数の静電容量部３０における各静電容量が、全て等しい測定値でないならば、実装評価用基板１０上に実装評価用チップ２０が異常（傾斜した状態）にフリップチップボンディングされた実装状態であると判定できる。
【００３９】
特に、本実施形態に係る実装評価構造においては、対向する第１の電極パターン３０ａ及び第２の電極パターン３０ｂの重畳する面積Ｓ、対向する第１の電極パターン３０ａ及び第２の電極パターン３０ｂ間の誘電率ε、並びに、静電容量部３０における静電容量Ｃの測定値に基づき、第１の電極パターン３０ａ及び第２の電極パターン３０ｂ間の間隙ｄの値を算出する。そして、第１の電極パターン３０ａ及び第２の電極パターン３０ｂ間の間隙ｄが、ボールバンプ１の形成における高さばらつきによるバンプ高さの最小値よりも小さい場合に、実装評価用チップ２０と実装評価用基板１０とが全てのボールバンプ１において接触状態（導通状態）であると判定できる。
【００４０】
なお、本実施形態に係る実装評価装置１００は、複数の静電容量部３０を備えているのであれば、複数の静電容量部３０における各静電容量の差分を算出することができるために、４つの静電容量部３０を備える構成に限られるものではない。
【００４１】
しかしながら、本実施形態に係る実装評価装置１００が静電容量部３０を２つだけ備えている場合には、この２つの静電容量部３０を結んだ直線を回転軸として実装評価用チップ２０が傾斜してフリップチップ実装された場合に、２つの静電容量部３０における静電容量が等しい値となってしまうために、実装状態の異常を検出することができないことになる。
【００４２】
したがって、本実施形態に係る実装評価装置１００は、全ての静電容量部３０が同一直線上に並設されない３つ以上の静電容量部３０を備えていることが好ましい。
また、本実施形態に係る実装評価装置１００は、４つの静電容量部３０を備えることで、実装状態の評価にあたり、４つの静電容量部３０を接続してブリッジ回路を構成させることが考えられる。
【００４３】
この構成により、ブリッジ回路の一次側（一の対角）に電圧を与え、二次側（他の対角）の電圧を測定し、二次側の電圧が零（許容範囲を含む）である場合に、４つの静電容量部３０における静電容量が平衡状態であるために、実装評価用基板１０上に実装評価用チップ２０が正常にフリップチップボンディングされた実装状態であると判定できる。
【００４４】
なお、本実施形態に係る実装評価装置１００は、ブリッジ回路を構成させるために、隣り合う静電容量部３０を接続する配線パターン、ブリッジ回路の一次側（一の対角）に電圧を入力するための端子及び配線パターン、並びに、ブリッジ回路の二次側（他の対角）の電圧を測定するための端子及び配線パターンを、予め、実装評価用基板１０の実装面１０ａに形成してもよい。
【００４５】
なお、本実施形態に係る実装評価装置１００は、静電容量部３０の配置を特に限定するものではないが、実装評価用基板１０の重畳領域Ｓ（実装評価用チップ２０の下面２０ａ）の各コーナー近傍に静電容量部３０を配設することで、実装評価用チップ２０が傾斜して実装された場合に、重畳領域Ｓの中央部分に静電容量部３０を配設する場合と比較して、複数の静電容量部３０における静電容量の差分が大きく検出でき、異常な実装状態を漏れなく検出できるために好ましい。
【００４６】
つぎに、実装評価構造を用いた、実装評価用基板１０に対する実装評価用チップ２０の実装状態の評価方法について説明する。
まず、実装評価用チップ２０及び実装評価用基板１０は、ボンディング精度の検証の対象装置である図示しないフリップチップボンダに投入される。
【００４７】
そして、実装評価用チップ２０及び実装評価用基板１０は、図示しないアライメントマークなどに基づき位置決めされ、実装評価用チップ２０の第２のパッド２１（ボールバンプ１）と実装評価用基板１０の第１のパッド１１とを対向して密着させ、熱及び圧力を加えて接合される。
【００４８】
接合された実装評価用チップ２０及び実装評価用基板１０は、実装評価用基板１０の外部端子１４に図示しない測定装置のプローブが当接され、静電容量部３０の対をなす第１の電極パターン３０ａ及び第２の電極パターン３０ｂ間の静電容量を、４つの静電容量部３０に対してそれぞれ測定される。なお、測定装置としては、Ｑメータ、ＬＣＲメーター又はインピーダンスアナライザなどの既存の測定装置を用いる。
【００４９】
そして、４つの静電容量部３０における静電容量の測定値に基づき、４つの静電容量部３０の静電容量が全て等しい測定値であれば、実装評価用基板１０に対して実装評価用チップ２０が正常（正対した状態）に実装されていると判定する。
【００５０】
これに対し、４つの静電容量部３０における静電容量の測定値に基づき、４つの静電容量部３０の静電容量が全て等しい測定値でないならば、実装評価用基板１０に対して実装評価用チップ２０が異常（傾斜した状態）に実装されていると判定する。
【００５１】
なお、前述したように、４つの静電容量部３０を接続してブリッジ回路を構成し、ブリッジ回路の一次側（一の対角）に電圧を与え、二次側（他の対角）の電圧を測定することによっても、実装評価用基板１０に対する実装評価用チップ２０の実装状態を評価することができる。
この場合には、例えば、図４に示すような回路構成にて、実装状態を評価することが考えられる。
【００５２】
測定装置２００は、プローブ２０１（２０１ａ〜２０１ｈ）を外部端子１４（１４ａ〜１４ｈ）に当接させることで、４つの静電容量部３０のうち、第１の静電容量部３１の一の外部端子１４ａ及び第４の静電容量部３４の他の外部端子１４ｈ、第１の静電容量部３１の他の外部端子１４ｂ及び第２の静電容量部３２の一の外部端子１４ｃ、第２の静電容量部３２の他の外部端子１４ｄ及び第３の静電容量部３３の一の外部端子１４ｅ、第３の静電容量部３３の他の外部端子１４ｆ及び第４の静電容量部３４の一の外部端子１４ｇをそれぞれ接続させ、ブリッジ回路２を構成する。
【００５３】
また、第１の静電容量部３１の外部端子１４ａと第４の静電容量部３４の外部端子１４ｈとの結合点ｈａ、及び第２の静電容量部３２の外部端子１４ｄと第３の静電容量部３３の外部端子１４ｅとの結合点ｄｅには、測定装置２００の交流電圧発生回路２０２から交流電圧が印加される。
【００５４】
また、測定装置２００の差動増幅回路２０３は、第１の静電容量部３１の外部端子１４ｂと第２の静電容量部３２の外部端子１４ｃとの結合点ｂｃから供給される交流信号と、第３の静電容量部３３の外部端子１４ｆと第４の静電容量部３４の外部端子１４ｇとの結合点ｆｇから供給される交流信号との差分成分を増幅する。
【００５５】
このような構成により、結合点ｂｃにおける交流信号と結合点ｆｇにおける交流信号との差分信号が差動増幅回路２０３から出力されない場合には、ブリッジ回路２が平衡状態であることがわかる。
【００５６】
なお、４つの静電容量部３０における各静電容量に誤差を有しており、正常な実装状態であっても、差動増幅回路２０３から差分信号が出力される場合も考えられるために、差動増幅回路２０３から出力される差分信号に対して、正常な実装状態であると判断するための許容範囲を設定することが好ましい。
【００５７】
すなわち、測定装置２００の電圧コンパレータ回路２０４は、差動増幅回路２０３から出力される差分信号の電圧が、可変抵抗器２０５などによって設定される基準電圧よりも高い場合に、Ｈレベルの検出信号を出力する。
【００５８】
また、電圧コンパレータ回路２０４は、差動増幅回路２０３から出力される差分信号の電圧が、可変抵抗器２０５などによって設定される基準電圧よりも低い場合に、Ｌレベルの検出信号を出力する。
【００５９】
これにより、Ｈレベルの検出信号が出力された場合には、実装評価用基板１０に対する実装評価用チップ２０の実装状態が異常（傾斜した状態）であると判定でき、Ｌレベルの検出信号が出力された場合には、実装評価用基板１０に対する実装評価用チップ２０の実装状態が正常（正対した状態）であると判定できる。
【００６０】
なお、ブリッジ回路２は、図４に示すように、測定装置２００に接続することで、結合点ｈａ及び結合点ｄｅに交流電圧が印加され、結合点ｂｃにおける交流信号と結合点ｆｇにおける交流信号との差分信号の有無を検出する回路構成としているが、結合点ｂｃ及び結合点ｆｇに交流電圧が印加され、結合点ｈａにおける交流信号と結合点ｄｅにおける交流信号との差分信号の有無を検出する回路構成としてもよい。これにより、ブリッジ回路２を用いた測定方法として、二通りの取り方が考えられる。
【００６１】
なお、本実施形態に係る実装評価装置１００においては、全ての第１の電極パターン３０ａ及び第２の電極パターン３０ｂを同一の平面形状及び平面寸法とする構成（各静電容量部３０における第１の電極パターン３０ａ及び第２の電極パターン３０ｂの重畳する面積が一致する構成）にしているが、複数の静電容量部３０の各第１の電極パターン３０ａ及び各第２の電極パターン３０ｂを互いに異なる平面形状及び平面寸法とする構成（各静電容量部３０における第１の電極パターン３０ａ及び第２の電極パターン３０ｂの重畳する面積が異なる構成）であってもよい。
【００６２】
この場合には、実装評価用基板１０に対する実装評価用チップ２０の実装状態が正常な状態における、複数の静電容量部３０における各静電容量（第１の電極パターン３０ａ及び第２の電極パターン３０ｂの重畳する面積）を予め算出又は実測しておく。そして、予め算出又は実測した値に基づき、複数の静電容量部３０における各静電容量の差分を零に補正する演算機能を測定装置に備えておくことで、前述した構成と同様に、実装状態を評価することができる。
【００６３】
しかしながら、実装評価装置１００は、静電容量部３０の対向電極を統一性のある単純な形状にすることができるうえに、複数の静電容量部３０における各静電容量の差分を零に補正する演算機能を測定装置に備える必要がないために、前述した、全ての第１の電極パターン３０ａ及び第２の電極パターン３０ｂを同一の平面形状及び平面寸法とする構成にすることが好ましい。
【００６４】
なお、本実施形態に係る実装評価装置１００においては、ＲＳであるガラス基板に第１の電極パターン３０ａ（第１の接続配線部１２）を形成し、ＴＥＧであるガラスチップに第２の電極パターン３０ｂ（第２の接続配線部２２）を形成することで、複数の静電容量部３０における静電容量を測定できる構成にしているが、実製品である配線基板及び半導体チップに対して、対向する電極パターン等をそれぞれ形成し、複数の静電容量部３０における静電容量を測定できる構成にしてもよい。
【００６５】
この場合には、例えば、第１の電極パターン３０ａ及び第２の電極パターン３０ｂを、半導体チップに内蔵される演算部にそれぞれ接続し、当該演算部により複数の静電容量部３０における各静電容量の差分を演算することで、実装評価用基板１０に対する実装評価用チップ２０の実装状態を評価する構成も考えられる。
【００６６】
以上のように、複数の静電容量部３０における各静電容量の差分を検出することで、実装評価用基板１０に対する実装評価用チップ２０の傾斜の有無を判断することができ、フリップチップボンダのボンディング精度を評価することができる。
【００６７】
なお、本実施形態に係る実装評価装置１００においては、静電容量部３０の対をなす第１の電極パターン３０ａ及び第２の電極パターン３０ｂ間の静電容量を少なくとも測定できる構成であればよいが、他の評価試験を併用できる構成としてもよい。
【００６８】
例えば、実装評価用基板１０の実装面１０ａの重畳領域Ｓにおけるコーナー近傍又は実装評価用チップ２０の下面２０ａにおけるコーナー近傍に、バーニヤである応力評価用パターン３を配設させる構成としてもよい。この応力評価用パターン３は、例えば、図５に示すように、材質をＣｒとし、パターン長が６０μｍであり、パターン幅が４．８μｍである矩形状のパターンを、幅方向に沿って９．７５μｍピッチで並設させ、４本間隔でパターンのパターン長を７０μｍとして突出させることで、目盛り形状としている。
【００６９】
なお、本実施形態に係る実装評価用チップ２０は透明なガラスチップを使用しているために、実装評価用チップ２０の下面２０ａに、応力評価用パターン３を配設させる場合であっても、実装評価用基板１０上に実装評価用チップ２０を実装する前と実装した後の応力評価用パターン３をそれぞれ撮像することができ、画像処理して差分を比較することで、実装評価用チップ２０に加わった応力の程度（歪み）を検出することができる。
【００７０】
これに対し、不透明な実装評価用チップ２０を使用した場合であっても、実装評価用チップ２０の厚みが５０μｍ以下となると、実装評価用チップ２０に赤外線を透過させることができるため、同様に、実装評価用チップ２０に加わった応力の程度（歪み）を検出することができる。
【００７１】
特に、実装評価用基板１０及び実装評価用チップ２０の間隙に図示しないアンダーフィルが形成されることで、実装評価用チップ２０の伸縮が生じることがあり、アンダーフィルによる実装評価用チップ２０に加わる応力の程度を検出することができる。
【００７２】
なお、アンダーフィルは、基板上に液体状の樹脂を塗布又はフィルム状の樹脂を敷設した後にチップを実装する先入れタイプと、基板上にチップを実装した後に液体状の樹脂を毛細管現象により注入する後入れタイプとがある。そこで、実装評価用基板１０及び／又は実装評価用チップ２０が透明であることは、実装評価用基板１０及び実装評価用チップ２０の間隙に挿入されるアンダーフィルの状態を視認できるという作用効果もある。
また、本実施形態に係る実装評価装置１００の他の評価試験を併用できる構成として、以下の構成も考えられる。
【００７３】
例えば、実装評価用基板１０における隣り合う第１のパッド１１間を交互にオープン又はショートとなるように非接続又は接続とし、実装評価用チップ２０における隣り合う第２のパッド２１間が実装評価用基板１０における隣り合う第１のパッド１１間の非接続又は接続に対して反転させて接続又は非接続とすることで、始端と終端とを有するチェーンをなす単線路を備えた構成としてもよい。
【００７４】
この構成により、実装評価用基板１０上に実装評価用チップ２０を実装した場合に、単線路の始端から信号を入力し、終端における信号の有無を確認することで、この両端間における全ての第１のパッド１１及び第２のパッド２１間のボールバンプ１による導通状態を一度に評価することができる。ただし、単線路が断線していると判断できた場合であっても、断線している場所を特定することができない。特に、実装評価用チップ２０の周縁部近傍における第１のパッド１１及び第２のパッド２１のボールバンプ１による接続箇所は数百箇所も存在するために、非導通となった第１のパッド１１及び第２のパッド２１を特定することは困難である。
【００７５】
このため、第１のパッド１１及び第２のパッド２１間を固着するハンダにクラックが生じることによる接触不良や非導通の場所の特定にあたっては、時間領域反射（time domein reflectmetry：以下、ＴＤＲと称す）法を用いた検出方法が考えられる。このＴＤＲ法とは、線路インピーダンス、線路長、伝送速度を知ることができる測定法であり、立ち上がり時間が２０〜５０ｐｓ程度の高速スイッチング動作するステップ信号を伝送路に送り込み、その反射波形を高帯域な特性をもつオシロスコープで観測する。
【００７６】
すなわち、実装評価装置１００における第１のパッド１１及び第２のパッド２１を経由する単線路に、第１のパッド１１及び第２のパッド２１のボールバンプ１による接触不良や非導通が生じた場合には、単線路のインピーダンスが変動することとなり、ＴＤＲ法により接触不良又は非導通の場所を特定することができる。特に、第１のパッド１１及び第２のパッド２１が非導通により単線路が断線している場合には、始端からの伝送路が最短長となる非導通箇所が終端となり、始端から入射した入射波が、この非導通箇所で反射して、始端で反射波を検出することとなる。
【００７７】
なお、隣り合うボールバンプ１（第１のパッド１１、第２のパッド２１）間のピッチが狭すぎる場合（例えば、１２０μｍ）には、ＴＤＲ法を用いて線路長を検出できない場合がある。このため、ＴＤＲ法を用いて線路長を検出できる間隔で、第１のパッド１１（第２のパッド２１）間を接続することが好ましい。例えば、隣り合う第１のパッド１１（第２のパッド２１）間の間隔をｄとし、ＴＤＲ法を用いて線路長を検出できる間隔が２ｄであった場合に、接続する第１のパッド１１（第２のパッド２１）間の間隔が２ｄとなるように、隣り合う第１のパッド１１（第２のパッド２１）を接続せず１つ置きに、第１のパッド１１（第２のパッド２１）間を接続することで、接続する第１のパッド１１（第２のパッド２１）間の線路長を稼ぐことができる。そして、ＴＤＲ法を用いて第１のパッド１１及び第２のパッド２１間の接触不良又は非導通の場所に目安を付け、目安を付けた場所近傍の断面形状を観察するなどの解析を行なうことで、第１のパッド１１及び第２のパッド２１間の接触不良又は非導通の場所を特定することができる。
【図面の簡単な説明】
【００７８】
【図１】第１の実施形態に係る実装評価用基板の概略構成を示す平面図である。
【図２】第１の実施形態に係る実装評価用チップの概略構成を示す平面図である。
【図３】図１に示す実装評価用基板及び図２に示す実装評価用チップのボンディング状態の矢視Ａ−Ａ線の断面図である。
【図４】ブリッジ回路を構成することによる測定方法を説明するための説明図である。
【図５】応力評価用パターンの一例を示す平面図である。
【符号の説明】
【００７９】
１ ボールバンプ
２ ブリッジ回路
３ 応力評価用パターン
１０ 実装評価用基板
１０ａ 実装面
１１ 第１のパッド
１２ 第１の接続配線部
１３ 引出配線部
１４，１４ａ，１４ｂ，１４ｃ，１４ｄ，１４ｅ，１４ｆ，１４ｇ，１４ｈ 外部端子
２０ 実装評価用チップ
２０ａ 下面
２１ 第２のパッド
２２ 第２の接続配線部
３０ 静電容量部
３０ａ 第１の電極パターン
３０ｂ 第２の電極パターン
３１ 第１の静電容量部
３２ 第２の静電容量部
３３ 第３の静電容量部
３４ 第４の静電容量部
１００ 実装評価装置
２００ 測定装置
２０１ プローブ
２０２ 交流電圧発生回路
２０３ 差動増幅回路
２０４ 電圧コンパレータ回路
２０５ 可変抵抗器
Ｐ 周辺領域
Ｓ 重畳領域
ｂｃ，ｄｅ，ｆｇ，ｈａ 結合点
【特許請求の範囲】
【請求項１】
下面の縁部に沿って複数のボールバンプが配設されるチップを、前記複数のボールバンプに対応する複数のパッドが実装面に配設される基板に、フリップチップボンディング法によって実装される状態を評価する実装評価構造において、
前記基板に配設される複数の第１の電極パターンと、当該各第１の電極パターンにそれぞれ対向して前記チップに配設される複数の第２の電極パターンと、からなる複数の静電容量部を形成し、当該複数の静電容量部における各静電容量を比較し、当該比較結果に基づき、前記基板に対する前記チップの実装状態を評価することを特徴とする実装評価構造。
【請求項２】
前記請求項１に記載の実装評価構造において、
前記静電容量部における静電容量に基づき、前記第１の電極パターンと前記第２の電極パターンとの間隙の値を算出し、当該間隙が前記ボールバンプの形成における高さばらつきによるバンプ高さの最小値よりも小さい場合に、前記実装状態が正常であるとして判定することを特徴とする実装評価構造。
【請求項３】
前記請求項１又は２に記載の実装評価構造を用いた実装評価方法において、
フリップチップボンディング法によって、前記基板に対して前記チップを実装する第１のステップと、
前記複数の静電容量部における各静電容量をそれぞれ測定する第２のステップと、
前記第２のステップで得られた各静電容量の測定値に基づき、前記複数の静電容量部における全ての静電容量が同等である場合に、前記基板に対する前記チップの実装状態が正常であるとして判定する第３のステップと、
を備えていることを特徴とする実装評価方法。
【請求項４】
前記請求項２に記載の実装評価構造において、
フリップチップボンディング法によって、前記基板に対して前記チップを実装する第１のステップと、
ブリッジ回路を構成するように前記４つの静電容量部を接続し、当該ブリッジ回路の一次側に電圧を与え、二次側の電圧を測定する第２のステップと、
前記第２のステップで得られた二次側の電圧が零である場合に、前記基板に対する前記チップの実装状態が正常であるとして判定する第３のステップと、
を備えていることを特徴とする実装評価方法。
【請求項１】
下面の縁部に沿って複数のボールバンプが配設されるチップを、前記複数のボールバンプに対応する複数のパッドが実装面に配設される基板に、フリップチップボンディング法によって実装される状態を評価する実装評価構造において、
前記基板に配設される複数の第１の電極パターンと、当該各第１の電極パターンにそれぞれ対向して前記チップに配設される複数の第２の電極パターンと、からなる複数の静電容量部を形成し、当該複数の静電容量部における各静電容量を比較し、当該比較結果に基づき、前記基板に対する前記チップの実装状態を評価することを特徴とする実装評価構造。
【請求項２】
前記請求項１に記載の実装評価構造において、
前記静電容量部における静電容量に基づき、前記第１の電極パターンと前記第２の電極パターンとの間隙の値を算出し、当該間隙が前記ボールバンプの形成における高さばらつきによるバンプ高さの最小値よりも小さい場合に、前記実装状態が正常であるとして判定することを特徴とする実装評価構造。
【請求項３】
前記請求項１又は２に記載の実装評価構造を用いた実装評価方法において、
フリップチップボンディング法によって、前記基板に対して前記チップを実装する第１のステップと、
前記複数の静電容量部における各静電容量をそれぞれ測定する第２のステップと、
前記第２のステップで得られた各静電容量の測定値に基づき、前記複数の静電容量部における全ての静電容量が同等である場合に、前記基板に対する前記チップの実装状態が正常であるとして判定する第３のステップと、
を備えていることを特徴とする実装評価方法。
【請求項４】
前記請求項２に記載の実装評価構造において、
フリップチップボンディング法によって、前記基板に対して前記チップを実装する第１のステップと、
ブリッジ回路を構成するように前記４つの静電容量部を接続し、当該ブリッジ回路の一次側に電圧を与え、二次側の電圧を測定する第２のステップと、
前記第２のステップで得られた二次側の電圧が零である場合に、前記基板に対する前記チップの実装状態が正常であるとして判定する第３のステップと、
を備えていることを特徴とする実装評価方法。
【図１】
【図２】
【図３】
【図４】
【図５】
【図２】
【図３】
【図４】
【図５】
【公開番号】特開２０１０−５６４２９（Ｐ２０１０−５６４２９Ａ）
【公開日】平成２２年３月１１日（２０１０．３．１１）
【国際特許分類】
【出願番号】特願２００８−２２１９４９（Ｐ２００８−２２１９４９）
【出願日】平成２０年８月２９日（２００８．８．２９）
【出願人】（３９１０４３３３２）財団法人福岡県産業・科学技術振興財団 (53)
【出願人】（５９８０１５０８４）学校法人福岡大学 (114)
【出願人】（５０８２６２８３６）株式会社ウォルツ (4)
【Ｆターム（参考）】
【公開日】平成２２年３月１１日（２０１０．３．１１）
【国際特許分類】
【出願日】平成２０年８月２９日（２００８．８．２９）
【出願人】（３９１０４３３３２）財団法人福岡県産業・科学技術振興財団 (53)
【出願人】（５９８０１５０８４）学校法人福岡大学 (114)
【出願人】（５０８２６２８３６）株式会社ウォルツ (4)
【Ｆターム（参考）】
[ Back to top ]