容量性負荷駆動回路
【課題】複数の電荷蓄積素子を用いて、容量性負荷を効率よく駆動する。
【解決手段】電源と複数の電荷蓄積素子とを並列に接続することで電荷蓄積素子に充電し
た後（第１の接続状態）、複数の電荷蓄積素子の中から選択された１つの素子を容量性負
荷に対して並列に接続するか、あるいは複数選択した素子を直列に接続した状態で負荷に
並列に接続することで、容量性負荷に電圧を印加する（第２の接続状態）。また、第２の
接続状態の時に、選択する電荷蓄積素子の数を切り換えれば、容量性負荷に印加する電圧
を切り換えることができる。更に、１つの電荷蓄積素子が容量性負荷に並列に接続された
状態で、その電荷蓄積素子に対して他の電荷蓄積素子を並列に接続する（第３の接続状態
）。こうすれば、電荷蓄積素子間で電荷が再分配されるので、容量性負荷を効率よく駆動
することが可能となる。
【解決手段】電源と複数の電荷蓄積素子とを並列に接続することで電荷蓄積素子に充電し
た後（第１の接続状態）、複数の電荷蓄積素子の中から選択された１つの素子を容量性負
荷に対して並列に接続するか、あるいは複数選択した素子を直列に接続した状態で負荷に
並列に接続することで、容量性負荷に電圧を印加する（第２の接続状態）。また、第２の
接続状態の時に、選択する電荷蓄積素子の数を切り換えれば、容量性負荷に印加する電圧
を切り換えることができる。更に、１つの電荷蓄積素子が容量性負荷に並列に接続された
状態で、その電荷蓄積素子に対して他の電荷蓄積素子を並列に接続する（第３の接続状態
）。こうすれば、電荷蓄積素子間で電荷が再分配されるので、容量性負荷を効率よく駆動
することが可能となる。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、容量性の電気負荷を駆動する技術に関する。
【背景技術】
【０００２】
電荷を蓄えた複数のコンデンサーを利用して、容量性負荷を効率よく駆動する技術が提
案されている（特許文献１）。この提案の技術では、各コンデンサーに異なる電圧で電荷
を蓄えておき、容量性負荷に接続するコンデンサーを次々と切り換えることによって負荷
を駆動する。
【０００３】
例えば、負荷に印加する電圧値を上昇させる場合には、負荷に接続するコンデンサーを
、高い電圧で電荷が蓄えられた（端子間電圧の高い）コンデンサーに次々と切り換えてい
く。こうすればコンデンサーに蓄えられた電荷が容量性負荷に供給され、そして容量性負
荷に蓄えられた電荷が増加するに従って負荷の印加電圧が上昇していく。逆に、負荷の印
加電圧を低下させる場合には、負荷に接続するコンデンサーを端子間電圧の低いコンデン
サーに次々と切り換えていく。こうすれば、容量性負荷に蓄えられた電荷がコンデンサー
に回収されて、負荷に蓄えられた電荷が減少するに従って印加電圧が低下していく。
【０００４】
このように、提案されている技術では、端子電圧の異なる複数のコンデンサーと、容量
性負荷との間で電荷の充放電を行うことにより、容量性負荷を効率よく駆動することが可
能となっている。
【先行技術文献】
【特許文献】
【０００５】
【特許文献１】特開２００３−２８５４４１号公報
【発明の概要】
【発明が解決しようとする課題】
【０００６】
しかし、提案されている技術では、個々のコンデンサーについてみれば、容量性負荷に
供給する電荷と容量性負荷から回収する電荷とが必ずしも釣り合うとは限らず、各コンデ
ンサーでの充放電バランスの崩れに起因した電力損失が発生してしまうという問題がある
。
【０００７】
例えば、容量性負荷に供給する電荷よりも負荷から回収する電荷の方が多いコンデンサ
ーでは、蓄積した電荷が増加していき、これに伴ってコンデンサーの端子間電圧が増加す
る。端子間電圧が想定した電圧値と異なってしまっては、負荷に正確な電圧を印加するこ
とができなくなるので、過剰に蓄積した分の電荷を放出しなければならなくなり、その分
の電力損失が発生する。また逆に、容量性負荷に供給する電荷の方が負荷から回収する電
荷よりも多いコンデンサーでは、蓄積している電荷が減少していき、これに伴ってコンデ
ンサーの端子間電圧が減少してしまう。その結果、電源から電荷を補充しなければならな
くなって、その分の電力も損失となる。
【０００８】
この発明は、従来の技術が有する上述した課題を解決するためになされたものであり、
コンデンサーなどの複数の電荷蓄積素子を用いて、容量性負荷を効率よく駆動することが
可能な技術の提供を目的とする。
【課題を解決するための手段】
【０００９】
上述した課題の少なくとも一部を解決するために、本発明の容量性負荷駆動回路は次の
構成を採用した。すなわち、
容量性負荷を駆動する容量性負荷駆動回路であって、
電荷を蓄積する複数の電荷蓄積素子と、
前記電荷蓄積素子に電荷を供給する電源と、
前記複数の電荷蓄積素子と、前記電源と、前記容量性負荷との接続状態を切り換える接
続状態切換手段と
を備え、
前記接続状態切換手段は、
前記容量性負荷が前記電源および前記複数の電荷蓄積素子から切断された状態で、前
記電源と前記複数の電荷蓄積素子とが並列に接続される第１の接続状態と、
前記容量性負荷が前記電源および前記複数の電荷蓄積素子から切断された状態で、前
記複数の電荷蓄積素子のうちの１つの前記電荷蓄積素子、または直列に接続された少なく
とも２つの前記電荷蓄積素子が、前記容量性負荷に対して並列に接続される第２の接続状
態と、
前記電源が前記複数の電荷蓄積素子および前記容量性負荷から切断され、前記複数の
電荷蓄積素子のうちの１つの前記電荷蓄積素子が前記容量性負荷に対して並列に接続され
た状態で、該容量性負荷に接続された１つの該電荷蓄積素子に対して、他の前記電荷蓄積
素子が並列に接続される第３の接続状態と
に切り換え可能な手段であることを要旨とする。
【００１０】
このような本発明の容量性負荷駆動回路においては、複数の電荷蓄積素子と電源とが並
列に接続された第１の接続状態とすることで、電荷蓄積素子に電荷を蓄えることができる
。続いて、複数の電荷蓄積素子の中から少なくとも１つの電荷蓄積素子を選択して、選択
した電荷蓄積素子が容量性負荷に対して並列に接続される第２の接続とすることで、容量
性負荷に対して電圧を印加することができる。このとき、選択した電荷蓄積素子が１つで
あれば、電荷蓄積素子１つ分の電圧が容量性負荷に印加されることになる。また、複数の
電荷蓄積素子を選択した場合には、それら電荷蓄積素子を直列に接続した状態で、容量性
負荷に並列に接続する。こうすれば複数の電荷蓄積素子を直列に接続して得られる電圧が
、容量性負荷に印加されることになる。従って、電荷蓄積素子と容量性負荷とを第２の接
続状態で接続する際に、複数の電荷蓄積素子の中から選択して負荷に接続する電荷蓄積素
子の個数によって、容量性負荷に印加する電圧を切り換えることができる。そして、選択
する電荷蓄積素子の個数を増やしていけば、容量性負荷に印加される電圧が上昇し、この
とき電荷蓄積素子から容量性負荷に向かって電荷が供給される。逆に、選択する電荷蓄積
素子の個数を減らしていけば、容量性負荷に印加される電圧が低下して、このとき容量性
負荷から放出される電荷が電荷蓄積素子によって回収される。このため、回収した電荷を
用いて再び負荷の印加電圧を上昇させることができるので、容量性負荷を効率よく駆動す
ることが可能である。更に、本発明の容量性負荷駆動回路においては、１つの電荷蓄積素
子を容量性負荷に接続した状態で、その電荷蓄積素子に他の電荷蓄積素子が並列に接続さ
れた第３の接続状態とすることができる。容量性負荷に対して電荷を供給する電荷蓄積素
子と、容量性負荷から電荷を回収する電荷蓄積素子とは、必ずしも一致するとは限らない
。このため複数の電荷蓄積素子の間で電荷の偏りが発生して、この電荷の偏りに起因した
電力損失を引き起こす可能性がある。そこで本発明では、第３の接続状態とすることによ
って、互いに並列に接続された電荷蓄積素子間で電荷の偏りが是正されるように、電荷を
再配分することができるので、電荷の偏りに起因した電力損失の発生を回避することが可
能となる。
【００１１】
尚、第３の接続状態とする場合、電荷を再分配するという観点からは、容量性負荷に接
続された１つの電荷蓄積素子に対して、他の全ての電荷蓄積素子を並列に接続することが
多くの場合は望ましい。しかし、必ずしも、他の全ての電荷蓄積素子を並列に接続しなけ
ればならないわけではない。たとえば、印加する電圧波形の関係で、極端に電荷が不足す
る電荷蓄積素子が存在する場合などには、その電荷蓄積素子については電源から電荷を補
充することとして、他の電荷蓄積素子間で電荷の再分配を行うようにしても構わない。
【００１２】
また、上述した本発明の容量性負荷駆動回路においては、複数の電荷蓄積素子が並列に
接続されており、尚且つ、電源および容量性負荷から切断された第４の接続状態に切り換
え可能としてもよい。
【００１３】
複数の電荷蓄積素子を、このような第４の接続状態とすることができれば、容量性負荷
に電圧を印加していない状態で、複数の電荷蓄積素子の間で電荷を再分配することが可能
となるので好ましい。
【００１４】
また、上述した本発明の容量性負荷駆動回路においては、次のようにしても良い。先ず
、電源、複数の電荷蓄積素子、および容量性負荷が並列に接続される第５の接続状態に切
り換え可能とする。そして、電源、複数の電荷蓄積素子、および容量性負荷の接続状態を
第３の接続状態に切り換えた後に、第５の接続状態に切り換えることとしてもよい。
【００１５】
前述したように第３の接続状態では電荷蓄積素子の間で電荷の再分配が行われるから、
多くの電荷が蓄積されている電荷蓄積素子から、電荷の少ない電荷蓄積素子に向かって電
荷が供給される。その状態で、複数の電荷蓄積素子に対して電源を接続することで、第５
の接続状態に切り換えてやれば、電源から各電荷蓄積素子に補充する電荷を最小限にする
ことができるので、容量性負荷をより一層効率よく駆動することが可能となる。
【図面の簡単な説明】
【００１６】
【図１】本実施例の容量性負荷駆動回路を搭載したインクジェットプリンターを例示した説明図である。
【図２】プリンター制御回路の制御の下で、噴射ヘッド駆動回路が噴射ヘッドを駆動する様子を示した説明図である。
【図３】第１実施例の噴射ヘッド駆動回路の詳細な構成を示した説明図である。
【図４】各スイッチＥ1 ，Ｅ2 ，Ｓ1 〜Ｓ4 ，Ｂ1 ，Ｂ2 の接続状態を切り換えてコンデンサーＣ1 〜Ｃ3 を充電する様子を示した説明図である。
【図５】各スイッチＥ1 ，Ｅ2 ，Ｓ1 〜Ｓ4 ，Ｂ1 ，Ｂ2 の接続状態を切り換えることでピエゾ素子に印加される電圧が切り換わる様子を示した説明図である。
【図６】ピエゾ素子に印加する電圧を切り換えた時に、コンデンサーＣ1 〜Ｃ3 とピエゾ素子との間で電荷の授受が行われる様子を示した説明図である。
【図７】第１実施例の駆動波形生成回路で各コンデンサーＣ1 〜Ｃ3 の電荷を再分配する様子を示した説明図である。
【図８】第１実施例の駆動波形生成回路がピエゾ素子に電圧を印加しながら、コンデンサーＣ1 〜Ｃ3 間での電荷の再分配を行う様子を示した説明図である。
【図９】第１実施例の変形例の駆動波形生成回路においてコンデンサーＣ1 〜Ｃ3 で電荷の再分配を行った後に、電荷を補充する様子を示した説明図である。
【図１０】第１実施例の変形例の駆動波形生成回路がピエゾ素子に電圧を印加する様子を示した説明図である。
【図１１】第２実施例の駆動波形生成回路の一例を示した回路図である。
【図１２】第２実施例の駆動波形生成回路がピエゾ素子の印加電圧を切り換える様子を示した説明図である。
【図１３】第２実施例の駆動波形生成回路でコンデンサーＣ1 〜Ｃ3 間の電荷を再分配する様子を示す説明図である。
【図１４】印加電圧が電圧Ｖref 以外のときに電荷の再分配を行う様子を例示した説明図である。
【発明を実施するための形態】
【００１７】
以下では、上述した本願発明の内容を明確にするために、次のような順序に従って実施
例を説明する。
Ａ．装置構成：
Ｂ．第１実施例：
Ｂ−１．回路構成：
Ｂ−２．容量性負荷の駆動原理：
Ｂ−３．変形例：
Ｃ．第２実施例：
Ｃ−１．回路構成：
Ｃ−２．容量性負荷の駆動原理：
【００１８】
Ａ．装置構成 ：
図１は、本実施例の容量性負荷駆動回路としての噴射ヘッド駆動回路を搭載したインク
ジェットプリンター１０を例示した説明図である。図示したインクジェットプリンター１
０は、主走査方向に往復動しながら印刷媒体２上にインクドットを形成するキャリッジ２
０と、キャリッジ２０を往復動させる駆動機構３０と、印刷媒体２の紙送りを行うための
プラテンローラー４０などから構成されている。キャリッジ２０には、インクを収容した
インクカートリッジ２６や、インクカートリッジ２６が装着されるキャリッジケース２２
、キャリッジケース２２の底面側（印刷媒体２に向いた側）に搭載されてインクを噴射す
る噴射ヘッド２４などが設けられており、インクカートリッジ２６内のインクを噴射ヘッ
ド２４に導いて、噴射ヘッド２４から印刷媒体２に向かって正確な分量のインクを噴射す
ることが可能となっている。
【００１９】
キャリッジ２０を往復動させる駆動機構３０は、プーリーによって張設されたタイミン
グベルト３２や、プーリーを介してタイミングベルト３２を駆動するステップモータ３４
などから構成されている。タイミングベルト３２の一箇所はキャリッジケース２２に固定
されており、タイミングベルト３２を駆動することでキャリッジケース２２を往復動させ
ることができる。また、プラテンローラー４０は、図示しない駆動モータやギア機構とと
もに、印刷媒体２の紙送りを行う紙送り機構を構成しており、印刷媒体２を副走査方向に
所定量ずつ紙送りすることが可能となっている。
【００２０】
また、インクジェットプリンター１０には、全体の動作を制御するプリンター制御回路
５０や、噴射ヘッド２４を駆動するための噴射ヘッド駆動回路２００も搭載されている。
噴射ヘッド駆動回路２００や、駆動機構３０、紙送り機構などは、プリンター制御回路５
０の制御の下で、印刷媒体２を紙送りしながら噴射ヘッド２４を駆動してインクを噴射す
ることによって、印刷媒体２上に画像を印刷していく。
【００２１】
図２は、プリンター制御回路５０の制御の下で、噴射ヘッド駆動回路２００が噴射ヘッ
ド２４を駆動する様子を示した説明図である。先ず始めに、噴射ヘッド２４の内部構造に
ついて簡単に説明する。図示されている様に、噴射ヘッド２４の底面（印刷媒体２に向い
ている面）には、インク滴を噴射する複数の噴射口１００が設けられている。各噴射口１
００はそれぞれインク室１０２に接続されており、インク室１０２には、インクカートリ
ッジ２６から供給されたインクが満たされている。各インク室１０２の上にはピエゾ素子
１０４が設けられており、ピエゾ素子１０４に電圧を印加すると、ピエゾ素子が変形して
インク室１０２を加圧することによって、噴射口１００からインク滴を噴射することが可
能となっている。また、ピエゾ素子１０４は、印加する電圧値に応じて変形量が変わるの
で、ピエゾ素子１０４に適切な電圧波形を印加して、インク室１０２の変形量やタイミン
グを制御してやれば、適切な大きさのインク滴を、適切なタイミングで噴射することが可
能となる。
【００２２】
ピエゾ素子１０４に印加する電圧波形（駆動波形）は、プリンター制御回路５０の制御
の下で噴射ヘッド駆動回路２００によって生成される。また、生成された駆動波形は、ゲ
ートユニット３００を介してピエゾ素子１０４に供給される。ゲートユニット３００は、
複数のゲート素子３０２が並列に接続された回路ユニットであり、各ゲート素子３０２は
、プリンター制御回路５０からの制御の下で、個別に導通状態または切断状態とすること
が可能である。従って、噴射ヘッド駆動回路２００から駆動波形を出力すると、プリンタ
ー制御回路５０によって予め導通状態に設定されたゲート素子３０２だけを通過して、対
応するピエゾ素子１０４に印加され、その噴射口からインク滴が噴射されるようになって
いる。また、図２に示されるように、本実施例の噴射ヘッド駆動回路２００は、制御回路
２０２や、駆動波形生成回路２０４などから構成されている。そして、プリンター制御回
路５０が噴射ヘッド駆動回路２００に対して駆動波形の出力を命令すると、その命令に応
じて制御回路２０２が駆動波形生成回路２０４の動作を制御することにより、噴射ヘッド
駆動回路２００から適切な駆動波形が出力されるようになっている。
【００２３】
ここで、周知のようにピエゾ素子はいわゆる容量性の負荷であり、電圧を印加すると、
印加した電圧に応じた電荷が、ピエゾ素子の内部に蓄えられる。そして、蓄えられる電荷
量は印加する電圧が高くなるほど増えていき、逆に、印加する電圧が低くなると、内部に
蓄えられていた電荷が放出される。そこで、印加電圧が低くなる際にピエゾ素子から放出
される電荷を複数のコンデンサー（電荷蓄積素子）などに蓄えておき、次に印加電圧が高
くなる際には、コンデンサーに蓄えておいた電荷をピエゾ素子に供給するようにしてやれ
ば、ピエゾ素子を少ない電力で効率よく駆動することが可能である。もっとも、詳細には
後述するが、ピエゾ素子から放出される電荷をコンデンサーで蓄える際に、各コンデンサ
ーに蓄える電荷量に偏りが生じると、そのことが原因となって電力効率の低下を引き起こ
す。そこで、本実施例の駆動波形生成回路２０４では、ピエゾ素子から放出される電荷を
次のような方法で回収しながら、駆動波形を生成することにより、電力効率の低下を引き
起こすことなくピエゾ素子を駆動することが可能となっている。
【００２４】
Ｂ．第１実施例 ：
Ｂ−１．回路構成 ：
図３は、第１実施例の噴射ヘッド駆動回路２００の詳細な構成を示した説明図である。
図示されているように、噴射ヘッド駆動回路２００は、制御回路２０２と、駆動波形生成
回路２０４とから構成されており、更に、駆動波形生成回路２０４は、複数のコンデンサ
ーと、電源Ｖref と、複数のスイッチなどから構成されている。そして、複数のスイッチ
の接続状態は、制御回路２０２によって制御されている。尚、図３に示した例では、図が
煩雑となることを回避するために、コンデンサーＣ1 〜Ｃ3 の３つのコンデンサーを用い
て構成されているものとしているが、より多くのコンデンサーを用いて構成しても良い。
また、ここではインクジェットプリンター１０の噴射ヘッド２４を駆動するものとしてい
るから、駆動する負荷はピエゾ素子１０４であるものとしているが、実際には、容量成分
を有する電気負荷（容量性負荷）でありさえすれば、ピエゾ素子１０４に限らずどのよう
な電気負荷（例えば液晶などの各種表示装置など）であっても構わない。
【００２５】
これら３つのコンデンサーＣ1 〜Ｃ3 の一方の端子は、それぞれグランドに接地されて
いる。このうちのコンデンサーＣ1 については、端子とグランドとの間にスイッチＥ1 が
設けられ、コンデンサーＣ2 については、端子とグランドとの間にスイッチＥ2 が設けら
れている。このため、スイッチＥ1 ，Ｅ2 をＯＦＦ（切断状態）とすることにより、コン
デンサーＣ1 ，Ｃ2 をグランドから浮かせることが可能となっている。これに対して、コ
ンデンサーＣ3 については、一方の端子が直接グランドに接地されている。
【００２６】
また、コンデンサーＣ1 〜Ｃ3 の他方の端子は、それぞれスイッチＳ1 〜Ｓ3 を介して
電源Ｖref に接続されている。尚、電源Ｖref と各スイッチＳ1 〜Ｓ3 との間にもスイッ
チＳ4 が設けられており、このためスイッチＳ4 をＯＦＦとすることで、スイッチＳ1 〜
Ｓ3 の設定状態に拘わらず、電源Ｖref と各コンデンサーＣ1 〜Ｃ3 とを切り離すことが
可能となっている。
【００２７】
更に、コンデンサーＣ1 の接地側の端子と、コンデンサーＣ2 の電源側の端子とは、ス
イッチＢ1 を介して接続されている。このため、コンデンサーＣ1 の接地側に設けられた
スイッチＥ1 をＯＦＦにしてコンデンサーＣ1 をグランドから切り離し、代わりにスイッ
チＢ1 をＯＮ（接続状態）にすることで、コンデンサーＣ2 の上にコンデンサーＣ1 を積
み上げるようにして、２つのコンデンサーを直列に接続することが可能となる。また、コ
ンデンサーＣ2 とコンデンサーＣ3 との間にも、同様なスイッチＢ2 が設けられている。
従って、コンデンサーＣ2 の接地側に設けられたスイッチＥ2 をＯＦＦにして、代わりに
スイッチＢ2 をＯＮにすることで、コンデンサーＣ3 の上にコンデンサーＣ2 を積み上げ
るようにして、２つのコンデンサーを直列に接続することが可能となる。
【００２８】
このように、第１実施例の駆動波形生成回路２０４は、電源Ｖref と、複数のコンデン
サーＣn と、各コンデンサーの一方の端子をグランドに接地するためのスイッチＥn と、
各コンデンサーの他方の端子を電源Ｖref に接続するためのスイッチＳn と、コンデンサ
ーＣn の接地側の端子をコンデンサーＣn+1 の電源側の端子に接続するためのスイッチＢ
n などから構成されている。そして、これらのスイッチＥn ，Ｓn ，Ｂn の接続状態を切
り換えることで、ピエゾ素子１０４などの容量性負荷を、極めて少ない電力で効率よく駆
動することが可能となっている。
【００２９】
Ｂ−２．容量性負荷の駆動原理 ：
第１実施例の駆動波形生成回路２０４を用いて負荷を駆動するためには、コンデンサー
Ｃ1 〜Ｃ3 を予め充電しておく必要がある。そこで、各スイッチＥ1 ，Ｅ2 ，Ｓ1 〜Ｓ4
，Ｂ1 ，Ｂ2 の接続状態を切り換えて、コンデンサーＣ1 〜Ｃ3 と電源Ｖref とが並列に
接続された状態とすることで、コンデンサーＣ1 〜Ｃ3 を充電する。
【００３０】
図４は、各スイッチＥ1 ，Ｅ2 ，Ｓ1 〜Ｓ4 ，Ｂ1 ，Ｂ2 の接続状態を切り換えて、コ
ンデンサーＣ1 〜Ｃ3 を充電する様子を示した説明図である。コンデンサーＣ1 〜Ｃ3 を
充電するためには、図示されているように、コンデンサーＣ1 の接地側の端子とコンデン
サーＣ2 の電源側の端子とを接続するためのスイッチＢ1 、およびコンデンサーＣ2 の接
地側の端子とコンデンサーＣ3 の電源側の端子とを接続するためのスイッチＢ2 を除いて
、他の全てのスイッチＥ1 ，Ｅ2 ，Ｓ1 〜Ｓ4 をＯＮ（接続状態）とする。こうすると、
コンデンサーＣ1 〜Ｃ3 の一方の端子はグランドに接地され、他方の端子は電源Ｖref に
接続される。その結果、各コンデンサーＣ1 〜Ｃ3 が電源Ｖref に対して並列に接続され
た状態となり、各コンデンサーＣ1 〜Ｃ3 の端子間の電圧が電源Ｖref の電圧Ｖref にな
るまで電荷が蓄えられる。尚、理解の便宜を図るため、図４では、スイッチがＯＮにされ
て電流が流れる状態となっている配線を太い実線で表し、スイッチがＯＦＦにされて電流
が流れない状態となっている配線を細い破線で表している。
【００３１】
こうして各コンデンサーＣ1 〜Ｃ3 の端子間電圧が電源Ｖref の出力電圧Ｖref になる
まで充電したら、各スイッチＥ1 ，Ｅ2 ，Ｓ1 〜Ｓ4 ，Ｂ1 ，Ｂ2 の接続状態を切り換え
てピエゾ素子１０４を駆動することが可能となる。
【００３２】
図５は、各スイッチＥ1 ，Ｅ2 ，Ｓ1 〜Ｓ4 ，Ｂ1 ，Ｂ2 の接続状態を切り換えること
で、ピエゾ素子１０４に印加される電圧が切り換わる様子を示した説明図である。例えば
、図５（ａ）に示すように、コンデンサーＣ1 の接地側のスイッチＥ1 のみをＯＮにして
、他のスイッチを全てＯＦＦにすると、コンデンサーＣ1 のみがピエゾ素子１０４に接続
される。上述したようにコンデンサーＣ1 の端子間電圧は電圧Ｖref になっているから、
ピエゾ素子１０４には電圧Ｖref が印加されることになる。尚、図５においても、スイッ
チがＯＮにされて電流が流れる状態となっている配線を太い実線で表し、スイッチがＯＦ
Ｆにされて電流が流れない状態となっている配線を細い破線で表している。
【００３３】
次に、図５（ｂ）に示すように、コンデンサーＣ1 の接地側のスイッチＥ1 をＯＦＦに
して、代わりにコンデンサーＣ2 の接地側のスイッチＥ2 をＯＮにするとともに、コンデ
ンサーＣ1 の接地側の端子とコンデンサーＣ2 の電源側の端子とを接続するスイッチＢ1
をＯＮにする。すると、コンデンサーＣ1 とコンデンサーＣ2 とが直列に接続され、そし
てその状態で、これら２つのコンデンサーＣ1 ，Ｃ2 が、ピエゾ素子１０４に対して並列
に接続される。その結果、ピエゾ素子１０４には、２つのコンデンサーＣ1 ，Ｃ2 が直列
に接続された電圧に相当する２Ｖref の電圧値が印加されることになる。
【００３４】
更に、図５（ｃ）に示すように、コンデンサーＣ2 の接地側のスイッチＥ2 をＯＦＦに
するとともに、コンデンサーＣ2 の接地側の端子とコンデンサーＣ3 の電源側の端子とを
接続するスイッチＢ2 をＯＮにする。すると、既に直列に接続されている２つのコンデン
サーＣ1 ，Ｃ2 に加えて、新たにコンデンサーＣ3 が直列に接続されて、それら３つのコ
ンデンサーＣ1 ，Ｃ2 ，Ｃ3 が、ピエゾ素子１０４に対して並列に接続される。その結果
、ピエゾ素子１０４には、３つのコンデンサーＣ1 ，Ｃ2 ，Ｃ3 が直列に接続された電圧
に相当する３Ｖref の電圧値が印加される。
【００３５】
以上の説明から明らかなように、スイッチＥ1 ，Ｅ2 ，Ｓ1 〜Ｓ4 ，Ｂ1 ，Ｂ2 の接続
状態を、図５（ａ）に示した状態から、図５（ｂ）に示した状態、図５（ｃ）に示した状
態へと切り換えていけば、ピエゾ素子１０４に印加する電圧を、Ｖref 、２Ｖref 、３Ｖ
ref へと増加させることができる。また逆に、図５（ｃ）に示した状態から、図５（ｂ）
に示した状態、図５（ａ）に示した状態へと切り換えていけば、印加する電圧を、３Ｖre
f 、２Ｖref 、Ｖref へと減少させることも可能となる。また、ピエゾ素子１０４のよう
な容量性負荷では、印加する電圧を増加させるに従って、負荷の内部に蓄えられる電荷が
多くなり、印加する電圧を減少させるに従って、内部に蓄えられていた電荷が放出される
。図５を用いて前述したように、第１実施例の駆動波形生成回路２０４では、コンデンサ
ーＣ1 ，Ｃ2 ，Ｃ3 を用いてピエゾ素子１０４に電圧を印加しているから、印加する電圧
の減少時に放出される電荷を回収して蓄えておき、印加する電圧の増加時には蓄えておい
た電荷をピエゾ素子１０４に供給することで、電力消費を抑えてピエゾ素子１０４を駆動
することが可能となる。
【００３６】
もっとも、上述したように駆動波形生成回路２０４では、ピエゾ素子１０４に接続され
るコンデンサーＣ1 〜Ｃ3 を切り換えているから、印加する電圧を増加させるためにピエ
ゾ素子１０４に対して電荷を供給するコンデンサーと、電圧を減少させるためにピエゾ素
子１０４から電荷を回収するコンデンサーとが一致するとは限らない。その結果、個々の
コンデンサーに着目すると、ピエゾ素子１０４に供給する電荷の方が、ピエゾ素子１０４
から回収する電荷よりも多く、電荷が次第に減少していくコンデンサーや、逆に、ピエゾ
素子１０４に供給する電荷より回収する電荷の方が多く、電荷が次第に増加していくコン
デンサーなどが生じ得る。実際に、駆動波形生成回路２０４を用いてピエゾ素子１０４を
駆動していると、コンデンサーＣ1 〜Ｃ3 間で電荷の偏りが発生することがある。
【００３７】
図６は、ピエゾ素子１０４を駆動する際に、コンデンサーＣ1 〜Ｃ3 で電荷の偏りが発
生し得る理由を模式化して示した説明図である。図６（ａ）には、ピエゾ素子１０４に印
加される電圧（印加電圧）が切り換わる様子が示されており、図６（ｂ）には、その時の
各コンデンサーＣ1 〜Ｃ3 の接続状態が示されている。先ず始めは、ピエゾ素子１０４に
電圧Ｖref が印加されているものとする。この時の各コンデンサーＣ1 〜Ｃ3 の接続状態
は、図５（ａ）に示したように、コンデンサーＣ1 のみがピエゾ素子１０４に接続されて
おり、コンデンサーＣ2 ，Ｃ3 はピエゾ素子１０４から切断された状態となっている。図
６（ｂ）で「ＯＦＦ」と表示されているのは、コンデンサーがピエゾ素子１０４から切断
された状態であることを意味している。例えば図６（ｂ）の左端については、コンデンサ
ーＣ1 のみがピエゾ素子１０４に接続され、コンデンサーＣ2 ，Ｃ3 は切断された状態で
あることを示している。その結果、図６（ａ）に示したように、ピエゾ素子１０４にはコ
ンデンサーＣ1 の端子電圧（電圧Ｖref ）が印加されることになる。
【００３８】
次に、図６（ａ）に示すようにピエゾ素子１０４の印加電圧を、電圧Ｖref から電圧２
Ｖref に切り換える。各スイッチＥ1 ，Ｅ2 ，Ｓ1 〜Ｓ4 、Ｂ1 ，Ｂ2 の接続状態に関し
て言えば、図５（ａ）に示した接続状態から、図５（ｂ）に示した接続状態に切り換えれ
ばよい。すると、前述したように２つのコンデンサーＣ1 ，Ｃ2 が直列に接続されて、合
計した電圧（すなわち電圧２Ｖref ）がピエゾ素子１０４に印加される。ピエゾ素子１０
４の端子間電圧は電圧Ｖref であり、ここに２つのコンデンサーＣ1 ，Ｃ2 の合計電圧２
Ｖref が印加されるから、コンデンサーＣ1 ，Ｃ2 からピエゾ素子１０４へと電荷が供給
され、ピエゾ素子１０４内に電荷が溜まるに従ってピエゾ素子１０４の端子間電圧が増加
していき、最終的には、２つのコンデンサーＣ1 ，Ｃ2 の合計電圧と等しくなる。
【００３９】
図６（ａ）には、ピエゾ素子１０４の印加電圧を電圧Ｖref から電圧２Ｖref に増加さ
せる際に、以上のようにしてコンデンサーからピエゾ素子１０４に電荷が供給され、その
結果として電圧２Ｖref が印加される旨が、白抜きの矢印によって表されている。また、
図６（ｂ）には、ピエゾ素子１０４の印加電圧を電圧Ｖref から電圧２Ｖref に増加させ
るに伴って、コンデンサーＣ１のみが接続された状態から、２つのコンデンサーＣ1 ，Ｃ
2 が接続された状態に切り換わる様子が示されている。そして、印加電圧を電圧Ｖref か
ら電圧２Ｖref に増加させる途中は２つのコンデンサーＣ1 ，Ｃ2 が接続されているから
、ピエゾ素子１０４に供給される電荷は２つのコンデンサーＣ1 ，Ｃ2 から供給される。
図６（ｂ）中に示した白抜きの矢印は、コンデンサーからピエゾ素子１０４に電荷が供給
されることを表している。
【００４０】
ピエゾ素子１０４の印加電圧を、電圧２Ｖref から電圧３Ｖref に切り換える場合も同
様に、コンデンサーからピエゾ素子１０４に電荷を供給することによって、ピエゾ素子１
０４の端子間電圧を電圧３Ｖref まで増加させる。すなわち、スイッチＥ1 ，Ｅ2 ，Ｓ1
〜Ｓ4 、Ｂ1 ，Ｂ2 の接続状態を、図５（ｂ）に示した状態から図５（ｃ）に示した状態
に切り換えることで、２つのコンデンサーＣ1 ，Ｃ2 が直列に接続された状態から、３つ
のコンデンサーＣ1 〜Ｃ3 が直列に接続された状態に切り換える。すると、３つのコンデ
ンサーＣ1 〜Ｃ3 の合計電圧は電圧３Ｖref となって、ピエゾ素子１０４の端子間電圧２
Ｖref よりも高くなるので、３つコンデンサーＣ1 〜Ｃ3 からピエゾ素子１０４へと電荷
が供給されていく。図６（ｂ）には、ピエゾ素子１０４の印加電圧を電圧２Ｖref から電
圧３Ｖref に増加させるに伴って、２つのコンデンサーＣ1 ，Ｃ2 が接続された状態から
、３つのコンデンサーＣ1 〜Ｃ3 が接続された状態に切り換わり、この時、コンデンサー
Ｃ1 〜Ｃ3 から電荷がピエゾ素子１０４に供給される様子が示されている。
【００４１】
次に、ピエゾ素子１０４の印加電圧を電圧３Ｖref から電圧２Ｖref に減少させる場合
は、スイッチＥ1 ，Ｅ2 ，Ｓ1 〜Ｓ4 、Ｂ1 ，Ｂ2 の接続状態を、図５（ｃ）に示した状
態から図５（ｂ）に示した状態に切り換える。すると、３つのコンデンサーＣ1 〜Ｃ3 が
直列に接続された状態から、２つのコンデンサーＣ1 ，Ｃ2 が直列に接続された状態に切
り換わり、２つのコンデンサーＣ1 ，Ｃ2 の合計電圧２Ｖref よりも、ピエゾ素子１０４
の端子間電圧３Ｖref の方が高くなる。このためピエゾ素子１０４から２つのコンデンサ
ーＣ1 ，Ｃ2 に向かって電荷が放出され、ピエゾ素子１０４内の電荷が少なくなるに従っ
てピエゾ素子１０４の端子間電圧が減少していき、最終的には、２つのコンデンサーＣ1
，Ｃ2 の合計電圧と等しくなる。図６（ａ）には、ピエゾ素子１０４からコンデンサーに
電荷が放出されて、ピエゾ素子１０４の印加電圧が減少する様子が、斜線を付した矢印に
よって表されている。
【００４２】
また、図６（ｂ）には、ピエゾ素子１０４の印加電圧を電圧３Ｖref から電圧２Ｖref
に減少させるに伴って、３つのコンデンサーＣ1 〜Ｃ3 が接続された状態から、２つのコ
ンデンサーＣ1 ，Ｃ2 が接続された状態に切り換わる様子が示されている。そして、印加
電圧を電圧３Ｖref から電圧２Ｖref に減少させる途中は２つのコンデンサーＣ1 ，Ｃ2
が接続されているから、ピエゾ素子１０４から放出される電荷は２つのコンデンサーＣ1
，Ｃ2 に蓄えられることになる。図６（ｂ）中に斜線を付して示した矢印は、コンデンサ
ーがピエゾ素子１０４から電荷を回収することを表している。
【００４３】
ピエゾ素子１０４の印加電圧を、電圧２Ｖref から電圧Ｖref に減少させる場合も同様
である。すなわち、スイッチＥ1 ，Ｅ2 ，Ｓ1 〜Ｓ4 、Ｂ1 ，Ｂ2 の接続状態を、図５（
ｂ）に示した状態から図５（ａ）に示した状態に切り換えると、２つのコンデンサーＣ1
，Ｃ2 が直列に接続されてピエゾ素子１０４に接続されている状態から、コンデンサーＣ
1 のみがピエゾ素子１０４に接続された状態に切り換わる。その結果、ピエゾ素子１０４
からコンデンサーＣ1 へと電荷が放出され、それに伴ってピエゾ素子１０４の端子間電圧
が減少していき、最終的には、ピエゾ素子１０４に印加電圧Ｖref が印加された状態とな
る。また、この時、ピエゾ素子１０４に接続されているコンデンサーはコンデンサーＣ1
のみであるから、ピエゾ素子１０４が放出する電荷はコンデンサーＣ1 に蓄えられること
になる。
【００４４】
以上に説明したように、３つのコンデンサーＣ1 〜Ｃ3 を充電した後、各スイッチＥ1
，Ｅ2 ，Ｓ1 〜Ｓ4 、Ｂ1 ，Ｂ2 の接続状態を切り換えることで、ピエゾ素子１０４の印
加電圧を切り換えていくことが可能である。また、ここでは図示が煩雑となることを避け
るために、コンデンサーの個数は３つとしているが、実際にはコンデンサーを多くすると
ともに、電源Ｖref の電圧値を小さくすれば、印加電圧をより細かい電圧で切り換えるこ
とができる。その結果、任意の波形の電圧を生成してピエゾ素子１０４に印加することも
可能である。
【００４５】
しかし、印加電圧を切り換えるために、各コンデンサーとピエゾ素子１０４との間でや
り取りする過程で、コンデンサー間に電荷の偏りが生じ得る。この点について、図６（ｂ
）を用いて説明する。例えば、コンデンサーＣ2 については、印加電圧が電圧Ｖref から
電圧２Ｖref に増加する際と、電圧２Ｖref から電圧３Ｖref に増加する際とで電荷を放
出し、そして、印加電圧が電圧３Ｖref から電圧２Ｖref に減少する際にだけ電荷を受け
取っている。従って、コンデンサーＣ2 については、ピエゾ素子１０４に供給する電荷が
、ピエゾ素子１０４から回収する電荷を上回り、電荷が次第に減少するものと考えられる
。また、コンデンサーＣ3 については、ピエゾ素子１０４に電荷を供給するだけなので電
荷が減少することになる。
【００４６】
各コンデンサー間で、このような電荷量の偏りが発生する理由は、次のように考えれば
直感的に了解できる。先ず、図５を用いて前述したように、印加電圧Ｖref はコンデンサ
ーＣ1 のみによって生成され、印加電圧２Ｖref は２つのコンデンサーＣ1 ，Ｃ2 を直列
接続することによって生成され、印加電圧３Ｖref は３つのコンデンサーＣ1 〜Ｃ3 を直
列接続することによって生成される。図６（ｃ）には、これら３種類の印加電圧（Ｖref
、２Ｖref 、３Ｖref ）と、それら印加電圧を生成するために用いられるコンデンサーと
が示されている。
【００４７】
また、ピエゾ素子１０４の印加電圧を電圧Ｖref から電圧２Ｖref に増加させるために
は、２つのコンデンサーＣ1 ，Ｃ2 を直列接続して、コンデンサーＣ1 ，Ｃ2 からピエゾ
素子１０４に電荷を供給する。図６（ｃ）には、直列接続された２つのコンデンサーＣ1
，Ｃ2 から電荷が供給されることで、ピエゾ素子１０４の印加電圧が徐々に増加する様子
が概念的に示されている。更に、ピエゾ素子１０４の印加電圧を電圧２Ｖref から電圧３
Ｖref に増加させる際には、３つのコンデンサーＣ1 〜Ｃ3 を直列接続してコンデンサー
Ｃ1 〜Ｃ3 からピエゾ素子１０４に電荷を供給する。図６（ｃ）には、直列接続された３
つのコンデンサーＣ1 〜Ｃ3 から電荷が供給されることで、ピエゾ素子１０４の印加電圧
が２Ｖref から３Ｖref に徐々に増加する様子が概念的に示されている。
【００４８】
このようにピエゾ素子１０４の印加電圧を増加させる際には、コンデンサーからピエゾ
素子１０４に電荷が供給され、その電荷は、その印加電圧を生成するために直列接続され
た各コンデンサーによって負担される。これに対してピエゾ素子１０４の印加電圧を減少
させる際には、ピエゾ素子１０４からコンデンサーに電荷が放出される。そして、放出さ
れた電荷は、その時に接続されているコンデンサーに蓄えられる。
【００４９】
例えば、ピエゾ素子１０４の印加電圧を電圧３Ｖref から電圧２Ｖref に減少させる際
には、ピエゾ素子１０４から電荷量Ｑの電荷が放出され、この電荷は、電圧２Ｖref を生
成するための直列接続されている２つのコンデンサーＣ1 、Ｃ2 に蓄えられる。すなわち
、印加電圧を電圧２Ｖref から電圧３Ｖref に増加させる際には、３つのコンデンサーＣ
1 〜Ｃ3 から電荷を供給したにも拘わらず、印加電圧が電圧３Ｖref から電圧２Ｖref に
減少する際には、２つのコンデンサーＣ1 ，Ｃ2 によって電荷を回収することになる。図
６（ｃ）には、ピエゾ素子１０４から電荷が放出されることで、印加電圧が電圧３Ｖref
から電圧２Ｖref に徐々に減少する様子が概念的に示されている。このように、印加電圧
を増加するために用いられるコンデンサー（ピエゾ素子１０４に電荷を供給するコンデン
サー）と、印加電圧を減少させるために用いられるコンデンサー（ピエゾ素子１０４から
電荷を回収するコンデンサー）との間に不一致が発生すると、その結果として、各コンデ
ンサーの間で電荷量の偏りが生ずることがある。同様にして、印加電圧を電圧Ｖref から
電圧２Ｖref に増加させる際には、２つのコンデンサーＣ1 ，Ｃ2 から電荷を供給するに
も拘わらず、印加電圧が電圧２Ｖref から電圧Ｖref に減少する際には、コンデンサーＣ
1 のみによって電荷を回収する。このため、印加電圧を電圧Ｖref から電圧２Ｖref に増
加させ、再び電圧Ｖref に減少させる際に、コンデンサーの間で電荷量の偏りが発生する
ことが起こり得る。また、図６に示した例では、コンデンサーＣ2 ，Ｃ3 の電荷が減少し
得るだけであるが、印加しようとする電圧波形が異なれば、他のコンデンサーで電荷が減
少したり、あるいは電荷が増加するコンデンサーが発生したりすることも起こり得る。
【００５０】
もちろん、ピエゾ素子１０４を駆動するために用いられるコンデンサーＣ1 〜Ｃ3 の静
電容量は、ピエゾ素子１０４の静電容量に較べて十分に大きいので、ピエゾ素子１０４を
少しの間、駆動する程度では、コンデンサーＣ1 〜Ｃ3 の端子電圧が大きく変化すること
はない。しかし、長い間に亘ってピエゾ素子１０４を駆動していると、大きな電荷の偏り
が発生して、コンデンサーの端子間電圧が変化してしまう場合が生じ得る。そして、コン
デンサーの端子間電圧が大きく変化すると、適切な電圧波形を印加することができなくな
ってしまう。こうしたことを回避するためには、端子間電圧が増加したコンデンサーにつ
いては、過剰に蓄えられた電荷をグランドに放出して、コンデンサーの端子間電圧を初期
の電圧Ｖref まで下げなければならない。逆に、端子間電圧が減少したコンデンサーにつ
いては、不足した電荷を電源Ｖref から補充して、端子間電圧を初期の電圧Ｖref まで上
げなければならない。そして、グランドに放出した分の電荷は電力の損失となり、また、
電源Ｖref から補充した分の電荷は、新たな電力の供給となるため、結果として、ピエゾ
素子１０４を駆動する電力効率の低下を引き起こす。
【００５１】
そこで第１実施例の駆動波形生成回路２０４では、コンデンサー間での電荷の偏り（端
子間電圧の偏り）に起因して生じるこのような電力損失の発生を回避するために、各コン
デンサーＣ1 〜Ｃ3 の間で、電荷の再分配を行う。
【００５２】
図７は、第１実施例の駆動波形生成回路２０４で、各コンデンサーＣ1 〜Ｃ3 の電荷を
再分配する様子を示した説明図である。ピエゾ素子１０４を印加電圧Ｖref で駆動してい
る時は、前述したようにコンデンサーＣ1 のみをピエゾ素子１０４に接続しておくだけで
も、電圧Ｖref を印加することができる。図７（ａ）には、コンデンサーＣ1 のみがピエ
ゾ素子１０４に接続されている様子が示されている。図７（ａ）に示されているように、
コンデンサーＣ1 のみをピエゾ素子１０４に接続した状態では、他のコンデンサーＣ2 ，
Ｃ3 はいわば遊んだ状態となっている。そこで第１実施例の駆動波形生成回路２０４では
、これらのコンデンサーＣ2 ，Ｃ3 を、ピエゾ素子１０４に接続されたコンデンサーＣ1
に並列に接続する。すなわち、図７（ｂ）に示したように、スイッチＢ1 ，Ｂ2 およびス
イッチＳ4 はＯＦＦにしたまま、スイッチＳ1 〜Ｓ3 およびスイッチＥ2 をＯＮにする。
【００５３】
前述したように、コンデンサーＣ1 〜Ｃ3 は何れも電源Ｖref によって端子間電圧Ｖre
f に充電されている。従って、ピエゾ素子１０４にコンデンサーＣ1 を接続して電圧Ｖre
f を印加している処に、更にコンデンサーＣ1 に対してコンデンサーＣ2 ，Ｃ3 を並列に
接続しても、ピエゾ素子１０４に印加している電圧Ｖref にはほとんど影響が現れること
はない。そして、コンデンサーＣ1 〜Ｃ3 は互いに並列に接続されているから、端子間電
圧の高いコンデンサーから端子間電圧の低いコンデンサーに向かって電荷が供給されて、
コンデンサーＣ1 〜Ｃ3 の間で電荷の再分配が行われる。その結果、コンデンサー間での
電荷の偏り（端子間電圧の偏り）に起因した電力損失の発生を回避することが可能となる
。
【００５４】
尚、以上では、ピエゾ素子１０４にコンデンサーＣ1 を接続して電圧Ｖref を印加した
まま、更にコンデンサーＣ2 ，Ｃ3 を接続するものとして説明した。コンデンサーＣ1 〜
Ｃ3 の端子間電圧は何れも電圧Ｖref であるから、コンデンサーＣ1 を用いて電圧Ｖref
を印加中でも、印加電圧にはほとんど影響を与えることなく、コンデンサーＣ2 ，Ｃ3 を
接続して電荷を再分配することが可能である。しかし、ピエゾ素子１０４に電圧を印加し
ない状態が発生するのであれば、その間に、図７（ｃ）に示すように、コンデンサーＣ1
〜Ｃ3 を互いに並列に接続することで、電荷を再分配しても構わない。
【００５５】
図８は、第１実施例の駆動波形生成回路２０４がピエゾ素子１０４に電圧を印加しなが
ら、コンデンサーＣ1 〜Ｃ3 間での電荷の再分配を行う様子を示した説明図である。図８
では、一例として、山型の電圧波形を生成した後に、コンデンサーＣ1 では電荷が増加し
、コンデンサーＣ2 ，Ｃ3 では電荷が減少するものとする。図８（ａ）には、各スイッチ
Ｂ1 ，Ｂ2 ，Ｅ1 ，Ｅ2 ，Ｓ1 〜Ｓ4 の接続状態が時間とともに切り換わる様子が示され
ており、図８（ｂ）には、その結果として生成される電圧波形が示されており、そして図
８（ｃ）には、電圧波形を生成した後に、各コンデンサーＣ1 〜Ｃ3 の電荷量が増減する
様子が示されている。
【００５６】
第１実施例の駆動波形生成回路２０４が、ピエゾ素子１０４の印加電圧を電圧Ｖref か
ら電圧３Ｖref に増加させた後、電圧Ｖref まで減少させる動作については、図６を用い
て前述した動作と全く同じである。また、ここでは、ピエゾ素子１０４の印加電圧を変化
させることにより、コンデンサーＣ1 では電荷が増加し、コンデンサーＣ2 ，Ｃ3 では電
荷が減少するものとする。
【００５７】
そこで、第１実施例の駆動波形生成回路２０４では、ピエゾ素子１０４の印加電圧を電
圧Ｖref まで減少させた後、図８（ｂ）に示したように、電圧Ｖref を印加したままで、
コンデンサーＣ1 〜Ｃ3 を並列に接続する。図８では、ピエゾ素子１０４に電圧Ｖref を
印加したまま、コンデンサーＣ1 〜Ｃ3 を並列に接続している期間を、斜線を付して表し
ている。こうすれば、図８（ｃ）中に太い破線の矢印で示したように、コンデンサーＣ1
に過剰に溜まった電荷が、電荷の減少したコンデンサーＣ2 ，Ｃ3 に供給されて、コンデ
ンサーＣ1 〜Ｃ3 間で電荷の再分配が行われる。その結果、図８（ｂ）に示したように、
ピエゾ素子１０４の印加電圧も、正しい電圧Ｖref に収束していく。
【００５８】
以上に説明したように、第１実施例の駆動波形生成回路２０４では、複数のコンデンサ
ーＣ1 〜Ｃ3 を予め同じ電圧に充電しておき、それらコンデンサーＣ1 〜Ｃ3 の接続状態
を切り換えることで、ピエゾ素子１０４を駆動する。そして、ピエゾ素子１０４に印加す
る電圧が、コンデンサー１つ分の電圧になると、複数のコンデンサーＣ1 〜Ｃ3 を互いに
並列に接続することで、コンデンサーＣ1 〜Ｃ3 間での電荷の再分配を行う。こうするこ
とで、電荷の偏りに起因して端子間電圧が変化することを回避することができるので、正
確な電圧の駆動波形を生成することが可能となる。
【００５９】
Ｂ−３．変形例 ：
上述した第１実施例では、ピエゾ素子１０４にコンデンサーＣ1 のみを接続して、印加
電圧を電圧Ｖref 近くまで減少させた後、コンデンサーＣ1 およびピエゾ素子１０４に対
して、コンデンサーＣ2 ，Ｃ3 を並列に接続することで、コンデンサーＣ1 〜Ｃ3 間で電
荷の再分配を行うものとして説明した。これに対して、ピエゾ素子１０４の印加電圧を電
圧Ｖref に切り換える際には、初めからピエゾ素子１０４に対して、３つのコンデンサー
Ｃ1 〜Ｃ3 を並列に接続することとしても良い。こうすれば、上述した第１実施例と比較
して、コンデンサーＣ1 〜Ｃ3 間で電荷を再分配するための時間を十分に確保することが
可能となる。
【００６０】
更に加えて、こうした変形例の駆動波形生成回路２０４では、コンデンサーＣ1 〜Ｃ3
間で電荷を再分配するための時間を十分に確保することができるので、電荷の再分配がほ
とんど終了した後に、電源Ｖref から各コンデンサーＣ1 〜Ｃ3 に対して電荷を補充する
こととしても良い。
【００６１】
図９は、第１実施例の変形例の駆動波形生成回路２０４において、コンデンサーＣ1 〜
Ｃ3 で電荷の再分配を行った後に、各コンデンサーＣ1 〜Ｃ3 に対して電荷を補充する様
子を示した説明図である。図９（ａ）は、コンデンサーＣ1 〜Ｃ3 で電荷の再分配を行っ
ている状態を表している。尚、ここでも、図８に示した場合と同様に、コンデンサーＣ1
では電荷が増加し、コンデンサーＣ2 ，Ｃ3 では電荷が減少するものとする。また、特に
言及しない点については、前述した第１実施例と同様である。第１実施例の変形例の駆動
波形生成回路２０４では、ピエゾ素子１０４に印加すべき電圧が電圧Ｖref になると、図
９（ａ）に示したように、各コンデンサーＣ1 〜Ｃ3 の電源側のスイッチＳ1 〜Ｓ3 、お
よび接地側のスイッチＥ1 、Ｅ2 を初めから接続状態（ＯＮ）に切り換えて、ピエゾ素子
１０４に電圧Ｖref を印加すると同時に、コンデンサーＣ1 〜Ｃ3 間での電荷の再分配を
行う。図９（ａ）には、電荷が過剰に蓄えられたコンデンサーＣ1 から、電荷の不足する
コンデンサーＣ2 ，Ｃ3 に向かって電荷が供給されることで、電荷の再分配が行われる様
子が、破線の矢印によって表されている。
【００６２】
そして、電荷の再分配が、ある程度まで進んだら（たとえば、再分配の開始後、ある程
度の時間が経過したら）、図９（ｂ）に示したように、その状態から更に、電源Ｖref を
接続するためのスイッチＳ4 をＯＮにすることで、各コンデンサーＣ1 〜Ｃ3 に対して電
源Ｖref も並列に接続する。図９（ｂ）には、電源Ｖref から各コンデンサーＣ1 〜Ｃ3
に対して電荷が補充される様子が、破線の矢印によって表されている。
【００６３】
図１０は、第１実施例の変形例の駆動波形生成回路２０４がピエゾ素子１０４に電圧を
印加する様子を示した説明図である。図示した第１実施例の変形例は、図８を用いて前述
した第１実施例に対して、印加電圧が電圧Ｖref になると、直ちに各コンデンサーＣ1 〜
Ｃ3 間で電荷の再分配を行う点と、電荷の再分配を行って暫く時間が経過した後は、電荷
の補充を行う点とが異なっている。その他の点については、同様である。図１０では、電
荷の再分配を行っている時間には粗い斜線を付し、電荷を補充している時間には細かい斜
線を付して表示している。
【００６４】
こうすれば、図１０（ｃ）に示されているように、印加電圧が電圧２Ｖref から電圧Ｖ
ref に減少する際に、ピエゾ素子１０４から放出される電荷が、コンデンサーＣ1 だけで
なく、コンデンサーＣ2 ，Ｃ3 にも分配されるので、コンデンサーＣ1 〜Ｃ3 間での電荷
の再分配を速やかに完了させることが可能となる。その結果、図１０（ｂ）に示されるよ
うに、ピエゾ素子１０４の印加電圧が、より速やかに電圧Ｖref に切り換わるので、より
正確な電圧波形でピエゾ素子１０４を駆動することが可能となる。
【００６５】
また、回路での損失などによって電力損失が発生した場合には、電荷の再分配後にコン
デンサーＣ1 〜Ｃ3 の電荷量が不足する事態も生じ得る。しかし、第１実施例の変形例で
は、コンデンサーＣ1 〜Ｃ3 間で電荷の再分配を速やかに行うことができるので、図１０
中に細かい斜線を付して示したように、その後は、電源Ｖref から電荷を補充することが
できる。その結果、各コンデンサーＣ1 〜Ｃ3 の端子間電圧を常に初期の電圧Ｖref に維
持しておくことができるので、ピエゾ素子１０４に正確な電圧を印加することが可能とな
る。また、コンデンサーＣ1 〜Ｃ3 間で電荷を再分配した後に、電源Ｖref から電荷を補
充しているため、電力損失で失われた最小限の電荷だけを補充することが可能となる。
【００６６】
Ｃ．第２実施例 ：
上述した第１実施例では、比較的単純な例として、駆動波形生成回路２０４が、各コン
デンサーＣ1 〜Ｃ3 と電源Ｖref とを接続するためのスイッチＳ1 〜Ｓ4 と、コンデンサ
ーＣ1 ，Ｃ2 の接地側の端子をグランドに接続するためのスイッチＥ1 ，Ｅ2 と、各コン
デンサーＣ1 〜Ｃ3 を直列に接続するためのスイッチＢ1 ，Ｂ2 とによって構成されてい
るものとして説明した。しかし実際には、各コンデンサーＣ1 〜Ｃ3 が同じ電圧で充電さ
れ、且つ、各コンデンサーＣ1 〜Ｃ3 が互いに並列に接続することが可能でありさえすれ
ば、どのような駆動波形生成回路に対しても、第１実施例と同様にして各コンデンサーＣ
1 〜Ｃ3 間での電荷を再分配することが可能である。以下では、このような第２実施例の
駆動波形生成回路３０４について説明する。尚、第２実施例において、第１実施例と同様
の構成部分については第１実施例と同様の符号を付すとともに、その詳細な説明を省略す
る。
【００６７】
Ｃ−１．回路構成 ：
図１１は、第２実施例の駆動波形生成回路３０４の一例を示した回路図である。図１１
に示した第２実施例の駆動波形生成回路３０４は、図３を用いて前述した第１実施例の駆
動波形生成回路２０４に対して、新たに補助電源Ｖbootが追加されており、この補助電源
ＶbootがコンデンサーＣ1 〜Ｃ3 の接地側の端子に接続され、そして、補助電源Ｖbootと
各コンデンサーＣ1 〜Ｃ3 との間には、スイッチＳb1〜Ｓb3が設けられた回路構成となっ
ている。また、第１実施例の駆動波形生成回路２０４では、コンデンサーＣ3 の接地側の
端子はグランドに直接接続されていたが、第２実施例の駆動波形生成回路３０４では、コ
ンデンサーＣ3 の接地側（正確には低電位側）の端子に、スイッチＳb3を介して補助電源
Ｖbootを接続可能となっていることに伴って、コンデンサーＣ3 の低電位側の端子とグラ
ンドとの間にも、スイッチＥ3 が新たに追加されている。
【００６８】
このような第２実施例の駆動波形生成回路３０４では、補助電源Ｖbootを用いなければ
、前述した第１実施例の駆動波形生成回路２０４と同様に作動して、ピエゾ素子１０４の
印加電圧を、電圧Ｖref 〜電圧３Ｖref の範囲で変化させることができる。更に、補助電
源Ｖbootを用いれば、ピエゾ素子１０４に印加する電圧範囲を、電圧Ｖref 〜電圧３Ｖre
f +Ｖbootの範囲に拡大することが可能である。そして、このような第２実施例の駆動波
形生成回路３０４においても、印加電圧を変化させることに伴って、コンデンサーＣ1 〜
Ｃ3 間で電荷の偏りが発生する可能性があり、それに起因した電力損失が生じ得る。そこ
で、第２実施例の駆動波形生成回路３０４においても、コンデンサーＣ1 〜Ｃ3 間で電荷
の再分配を行うことにより、電荷の偏りに起因した電力損失が発生することを回避してい
る。以下では、この点について説明する。
【００６９】
Ｃ−２．容量性負荷の駆動原理 ：
図１２は、第２実施例の駆動波形生成回路３０４がピエゾ素子１０４の印加電圧を切り
換える様子を示した説明図である。図１２（ａ）には、ピエゾ素子１０４に印加しようと
する目標の電圧波形が示されており、図１２（ｂ）には、補助電源Ｖbootと各コンデンサ
ーＣ1 〜Ｃ3 とを接続するスイッチＳb1〜Ｓb3の接続状態が示されている。たとえば、図
１２（ｂ）に「ＯＦＦ」と表示されているのは、スイッチＳb1〜Ｓb3が何れも切断状態（
ＯＦＦ）になっていることを表しており、「Ｓb1」と表示されているのは、スイッチＳb1
が接続状態（ＯＮ）になっていることを表している。また、図１２（ｃ）には、ピエゾ素
子１０４の印加電圧を切り換えるために、各コンデンサーＣ1 〜Ｃ3 とピエゾ素子１０４
との間で電荷のやり取りが行われる様子が示されており、そして、図１２（ｄ）には、実
際にピエゾ素子１０４に印加される電圧波形が示されている。
【００７０】
先ず、印加電圧を電圧Ｖref 〜電圧３Ｖref まで増加させる際には、前述した第１実施
例と同様にして、各コンデンサーＣ1 〜Ｃ3 の接続状態を切り換えることにより、ピエゾ
素子１０４の印加電圧を変化させる。すなわち、図１２（ｂ）に示すように、補助電源Ｖ
bootを接続するためのスイッチＳb1〜Ｓb3は何れもＯＦＦにした状態で、コンデンサーＣ
1 の低電位側の端子をグランドに接続するスイッチＥ1 をＯＮにすることで、コンデンサ
ーＣ1 のみを用いて電圧Ｖref をピエゾ素子１０４に印加する。次に、スイッチＥ1 をＯ
ＦＦにして、代わりにコンデンサーＣ2 の低電位側の端子をグランドに接続するスイッチ
Ｅ2 をＯＮにするとともに、コンデンサーＣ1 とコンデンサーＣ2 とを接続するスイッチ
Ｂ1 をＯＮにする。こうすると、２つのコンデンサーＣ1 ，Ｃ2 を直列に接続して得られ
る電圧２Ｖref が、ピエゾ素子１０４に印加される。更に、スイッチＥ2 をＯＦＦにして
、代わりに、コンデンサーＣ3 の低電位側の端子をグランドに接続するスイッチＥ3 をＯ
Ｎにするとともに、スイッチＢ1 ，Ｂ2 をＯＮにすることで、３つのコンデンサーＣ1 〜
Ｃ3 を直列に接続する。こうすると、ピエゾ素子１０４には、３つのコンデンサーＣ1 〜
Ｃ3 を直列に接続して得られる電圧３Ｖref が印加されることになる。以上の動作は、第
１実施例の駆動波形生成回路２０４がピエゾ素子１０４の印加電圧を切り換える動作と同
様である。
【００７１】
ここで、第２実施例の駆動波形生成回路３０４には補助電源Ｖbootが設けられているの
で、この補助電源Ｖbootを用いることで、更に高い電圧をピエゾ素子１０４に印加するこ
とが可能となる。たとえば、補助電源Ｖbootが出力する電圧Ｖbootを、少なくとも電圧２
Ｖref よりも高い電圧としておけば、補助電源ＶbootとコンデンサーＣ1 とを直列に接続
することで、３つのコンデンサーＣ1 〜Ｃ3 を直列に接続した場合よりも高い電圧を発生
させることが可能である。そこで、図１２（ｂ）に示したように、スイッチＳb1をＯＮに
して、コンデンサーＣ1 の低電位側の端子を補助電源Ｖbootに接続する。尚、スイッチＳ
b1をＯＮにすることに伴って、コンデンサーＣ1 の低電位側の端子をグランドに接続する
ためのスイッチＥ1 はＯＦＦにしておく。こうすれば、補助電源ＶbootとコンデンサーＣ
1 とが直列に接続されて、それによって得られた電圧Ｖboot＋Ｖref が、ピエゾ素子１０
４に印加されることになる。
【００７２】
続いて、図１２（ｂ）に示すように、スイッチＳb1をＯＦＦにして代わりにスイッチＳ
b2をＯＮにするとともに、コンデンサーＣ1 とコンデンサーＣ2 とを接続するスイッチＢ
1 をＯＮにする。すると、補助電源ＶbootとコンデンサーＣ2 とが直列に接続され、更に
コンデンサーＣ1 とコンデンサーＣ2 とが直列に接続されるので、結局、補助電源Ｖboot
と、２つのコンデンサーＣ1 ，Ｃ2 とが直列に接続されて、補助電源Ｖbootの発生電圧Ｖ
bootに、２つのコンデンサーＣ1 ，Ｃ2 の端子間電圧を加えた合計電圧Ｖboot＋２Ｖref
を、ピエゾ素子１０４に印加することができる。
【００７３】
更に続いて、図１２（ｂ）に示すように、スイッチＳb2をＯＦＦにして代わりにスイッ
チＳb3をＯＮにすることで、補助電源ＶbootとコンデンサーＣ3 とを直列に接続するとと
もに、スイッチＢ1 およびスイッチＢ2 をＯＮにすることで、３つのコンデンサーＣ1 〜
Ｃ3 を直列に接続する。その結果、補助電源Ｖbootと、３つのコンデンサーＣ1 〜Ｃ3 と
が直列に接続されて、発生電圧Ｖbootに３つのコンデンサーＣ1 〜Ｃ3 の端子間電圧を加
えた合計電圧Ｖboot＋３Ｖref をピエゾ素子１０４に印加することが可能となる。
【００７４】
以上のようにして、スイッチＥ1 〜Ｅ3 、Ｓb1〜Ｓb3、Ｂ1 、Ｂ2 の接続状態を切り換
えていけば、ピエゾ素子１０４の印加電圧を、電圧Ｖref 〜電圧Ｖboot＋３Ｖref まで増
加させることができる。そして、前述した第１実施例の駆動波形生成回路２０４と同様に
、ピエゾ素子１０４の印加電圧を増加させるに伴って、ピエゾ素子１０４に接続されてい
るコンデンサーからピエゾ素子１０４に向かって電荷が供給される。図１２（ｃ）には、
印加電圧が電圧Ｖref 〜電圧Ｖboot＋３Ｖref まで増加する際に、ピエゾ素子１０４に接
続されるコンデンサーと、各コンデンサーから電荷が供給される様子とが示されている。
尚、図６（ｂ）と同様に、図１２（ｃ）中の「ＯＦＦ」という表示は、コンデンサーがピ
エゾ素子１０４から切断された状態であることを意味している。また、図１２（ｃ）中の
白抜きの矢印は、コンデンサーからピエゾ素子１０４に電荷が供給されることを示してい
る。
【００７５】
ピエゾ素子１０４の印加電圧を減少させる場合は、印加電圧を増加させる場合と逆の動
作を行えばよい。以下、簡単に説明すると、先ず、３つのコンデンサーＣ1 〜Ｃ3 が直列
に接続されている状態（すなわち、スイッチＢ1 ，Ｂ2 がＯＮ）から、コンデンサーＣ2
とコンデンサーＣ3 との間のスイッチＢ2 をＯＦＦにして、コンデンサーＣ3 を切り離す
。そして、補助電源ＶbootとコンデンサーＣ3 との間のスイッチＳb3をＯＦＦにして、代
わりに補助電源ＶbootとコンデンサーＣ2 との間のスイッチＳb2をＯＮにすることで、補
助電源ＶbootをコンデンサーＣ2 に接続する。コンデンサーＣ3 が切り離されて２つのコ
ンデンサーＣ1 ，Ｃ2 が直列に接続されているところに、補助電源Ｖbootが接続されるか
ら、補助電源Ｖbootの発生電圧Ｖbootに、２つのコンデンサーＣ1 ，Ｃ2 の端子間電圧を
加えた合計電圧Ｖboot＋２Ｖref が、ピエゾ素子１０４に印加されることになる。
【００７６】
その状態から、更にスイッチＢ1 をＯＦＦにしてコンデンサーＣ2 をコンデンサーＣ1
から切り離すとともに、スイッチＳb2をＯＦＦにしてスイッチＳb1をＯＮにすることで、
コンデンサーＣ2 に接続されていた補助電源ＶbootをコンデンサーＣ1 に繋ぎ代える。す
ると、ピエゾ素子１０４に印加される電圧は、電圧Ｖboot＋２Ｖref から電圧Ｖboot＋Ｖ
ref に減少する。更に、補助電源ＶbootとコンデンサーＣ1 とを接続するスイッチＳb1を
ＯＦＦにするとともに、スイッチＢ1 ，Ｂ2 をＯＮにして（すなわち、３つのコンデンサ
ーＣ1 〜Ｃ3 を直列に接続して）、コンデンサーＣ3 の低電位側の端子をグランドに接続
するべくスイッチＥ3 をＯＮにする。すると、ピエゾ素子１０４に印加される電圧は、電
圧Ｖboot＋Ｖref から電圧３Ｖref に減少する。ピエゾ素子１０４に印加される電圧を、
電圧３Ｖref から電圧Ｖref に減少させる手順は、図５あるいは図６を用いて前述した第
１実施例の駆動波形生成回路２０４と同様であるため説明は省略する。
【００７７】
以上のようにして、スイッチＥ1 〜Ｅ3 、Ｓb1〜Ｓb3、Ｂ1 、Ｂ2 の接続状態を切り換
えることで、ピエゾ素子１０４の印加電圧を、電圧Ｖboot＋３Ｖref 〜電圧Ｖref に減少
させることができる。そして、こうしてピエゾ素子１０４の印加電圧を減少させるに伴っ
て、ピエゾ素子１０４から放出された電荷が、ピエゾ素子１０４に接続されているコンデ
ンサーによって回収されることになる。図１２（ｃ）には、印加電圧が電圧Ｖboot＋３Ｖ
ref 〜電圧Ｖref に減少する際に、ピエゾ素子１０４に接続されるコンデンサーと、各コ
ンデンサーによって電荷が回収される様子とが示されている。尚、図１２（ｃ）中に示し
た斜線付きの矢印は、ピエゾ素子１０４が放出した電荷がコンデンサーによって回収され
ることを表している。
【００７８】
以上のようにして、第２実施例の駆動波形生成回路３０４では、ピエゾ素子１０４に印
加する電圧を、電圧Ｖref 〜電圧Ｖboot＋３Ｖref までの範囲で自由に変化させることが
できるが、その際に、各コンデンサーＣ1 〜Ｃ3 とピエゾ素子１０４との間で電荷のやり
取りが行われ、その結果として、第１実施例の駆動波形生成回路２０４と同様に、コンデ
ンサーＣ1 〜Ｃ3 の間で電荷の偏りが生じ得る。そして、このような電荷の偏りが蓄積さ
れると、各コンデンサーＣ1 〜Ｃ3 の端子間電圧が変化してしまい、正確な電圧を印加す
ることができなくなる。また、こうした事態を回避しようとすると、電荷が過剰に蓄積さ
れたコンデンサーについては電荷をグランドに放出し、電荷が不足したコンデンサーにつ
いては電源Ｖref から電荷を補充しなければならないので、その分の電力は損失となる。
【００７９】
そこで、第２実施例の駆動波形生成回路３０４においても、前述した第１実施例の駆動
波形生成回路２０４と同様に、各コンデンサーＣ1 〜Ｃ3 の間で電荷の再分配を行う。す
なわち、ピエゾ素子１０４の印加電圧を電圧Ｖref まで減少させた後、電圧Ｖref を印加
したままで、コンデンサーＣ1 〜Ｃ3 を並列に接続する。
【００８０】
図１３は、第２実施例の駆動波形生成回路３０４でコンデンサーＣ1 〜Ｃ3 間の電荷を
再分配する様子を示す説明図である。尚、ここでも、コンデンサーＣ1 では電荷が過剰に
回収され（電荷が増加し）、コンデンサーＣ2 ，Ｃ3 では電荷を過剰に供給（電荷が減少
）するものとする。図１３（ａ）には、電圧Ｖref を印加している状態が示されており、
この状態から図１３（ｂ）に示したように、スイッチＳ1 〜Ｓ3 およびスイッチＥ1 〜Ｅ
3 をＯＮにして、３つのコンデンサーＣ1 〜Ｃ3 が並列に接続された状態に切り換える。
すると、コンデンサーＣ1 に過剰に蓄えられた電荷が、コンデンサーＣ2 ，Ｃ3 に供給さ
れて、電荷の再分配が行われる。図１３（ｂ）には、コンデンサーＣ1 〜Ｃ3 間の電荷の
流れが破線の矢印によって示されている。
【００８１】
以上に説明したように、第２実施例の駆動波形生成回路３０４においても、ピエゾ素子
１０４に接続されるコンデンサーが１つになると（すなわち印加電圧が電圧Ｖref になる
と）、他のコンデンサーもそのコンデンサーに対して並列に接続することで、各コンデン
サーＣ1 〜Ｃ3 間で電荷の再分配を行う。こうすることで、電荷の偏りに起因して端子間
電圧が変化することを回避して、正確な電圧を印加することが可能となる。
【００８２】
もちろん、コンデンサーＣ1 〜Ｃ3 間で電荷の再分配を行った後に、電源Ｖref とコン
デンサーＣ1 〜Ｃ3 とを接続するスイッチＳ4 をＯＮにすることで、電源Ｖref からコン
デンサーＣ1 〜Ｃ3 に電荷を補充することとしても良い。あるいは、図９および図１０を
用いて前述した第１実施例の変形例と同様に、印加電圧を電圧Ｖref に切り換える際には
、初めから各コンデンサーＣ1 〜Ｃ3 を並列に接続して、電荷の再分配を行うこととして
も良い。更に、電荷の再分配を開始した後、再分配がある程度まで進んだら、電源Ｖref
も各コンデンサーＣ1 〜Ｃ3 に対して並列に接続することで、電源Ｖref から各コンデン
サーＣ1 〜Ｃ3 に電荷を補充することとしても良い。
【００８３】
また、以上の説明では、コンデンサーＣ1 〜Ｃ3 間の電荷の再分配は、ピエゾ素子１０
４の印加電圧が電圧Ｖref の時に行うものとした。しかし、実際には、ピエゾ素子１０４
に対して１つのコンデンサー（たとえば、コンデンサーＣ1 ）のみが接続されており、他
のコンデンサー（たとえば、コンデンサーＣ2 ，Ｃ3 ）が切り離されている状態であれば
、それら３つのコンデンサーＣ1 〜Ｃ3 を並列に接続して電荷の再分配を行うことが可能
である。
【００８４】
図１４は、印加電圧が電圧Ｖref 以外のときに電荷の再分配を行う様子を例示した説明
図である。たとえば図１４（ａ）に示すように、ピエゾ素子１０４に電圧Ｖboot＋Ｖref
を印加している状態では、ピエゾ素子１０４に接続されているコンデンサーは、コンデン
サーＣ1 のみであり、他のコンデンサーＣ2 ，Ｃ3 はピエゾ素子１０４から切り離された
状態となっている。そこで、図１４（ｂ）に示すように、スイッチＳ1 〜Ｓ3 およびスイ
ッチＳb1〜Ｓb3をＯＮにすることで、コンデンサーＣ1 〜Ｃ3 を並列に接続する。こうす
れば、ピエゾ素子１０４に電圧Ｖboot＋Ｖref を印加したまま、コンデンサーＣ1 からコ
ンデンサーＣ2 およびコンデンサーＣ3 に電荷が供給されて、電荷を再分配することが可
能となる。
【００８５】
以上、各種実施例および変形例の駆動波形生成回路について説明したが、本発明は上記
に限られるものではなく、その要旨を逸脱しない範囲において種々の態様で実施すること
が可能である。例えば、駆動波形生成回路によって駆動される容量性負荷はピエゾ素子１
０４であるものとして説明したが、容量成分を有する負荷であればピエゾ素子１０４に限
らず、どのような負荷であっても構わない。例えば、液晶パネルや有機ＥＬなどの各種表
示装置を負荷として駆動する場合にも、本発明を好適に適用することが可能である。
【符号の説明】
【００８６】
１０…インクジェットプリンター、 ２０…キャリッジ、 ２４…噴射ヘッド、
２６…インクカートリッジ、 ３０…駆動機構、 ４０…プラテンローラー、
５０…プリンター制御回路、 １００…噴射口、 １０２…インク室、
１０４…ピエゾ素子、 ２００…噴射ヘッド駆動回路、 ２０２…制御回路、
２０４…駆動波形生成回路、 ３００…ゲートユニット、 ３０２…ゲート素子、
３０４…駆動波形生成回路、 Ｖref…電源、 Ｖboot…補助電源、
Ｃ1 ，Ｃ2 ，Ｃ3 …コンデンサー、 Ｂ1 ，Ｂ2 …スイッチ、
Ｅ1 ，Ｅ2 ，Ｅ3 …スイッチ、 Ｓ1 ，Ｓ2 ，Ｓ3 ，Ｓ4 …スイッチ
【技術分野】
【０００１】
本発明は、容量性の電気負荷を駆動する技術に関する。
【背景技術】
【０００２】
電荷を蓄えた複数のコンデンサーを利用して、容量性負荷を効率よく駆動する技術が提
案されている（特許文献１）。この提案の技術では、各コンデンサーに異なる電圧で電荷
を蓄えておき、容量性負荷に接続するコンデンサーを次々と切り換えることによって負荷
を駆動する。
【０００３】
例えば、負荷に印加する電圧値を上昇させる場合には、負荷に接続するコンデンサーを
、高い電圧で電荷が蓄えられた（端子間電圧の高い）コンデンサーに次々と切り換えてい
く。こうすればコンデンサーに蓄えられた電荷が容量性負荷に供給され、そして容量性負
荷に蓄えられた電荷が増加するに従って負荷の印加電圧が上昇していく。逆に、負荷の印
加電圧を低下させる場合には、負荷に接続するコンデンサーを端子間電圧の低いコンデン
サーに次々と切り換えていく。こうすれば、容量性負荷に蓄えられた電荷がコンデンサー
に回収されて、負荷に蓄えられた電荷が減少するに従って印加電圧が低下していく。
【０００４】
このように、提案されている技術では、端子電圧の異なる複数のコンデンサーと、容量
性負荷との間で電荷の充放電を行うことにより、容量性負荷を効率よく駆動することが可
能となっている。
【先行技術文献】
【特許文献】
【０００５】
【特許文献１】特開２００３−２８５４４１号公報
【発明の概要】
【発明が解決しようとする課題】
【０００６】
しかし、提案されている技術では、個々のコンデンサーについてみれば、容量性負荷に
供給する電荷と容量性負荷から回収する電荷とが必ずしも釣り合うとは限らず、各コンデ
ンサーでの充放電バランスの崩れに起因した電力損失が発生してしまうという問題がある
。
【０００７】
例えば、容量性負荷に供給する電荷よりも負荷から回収する電荷の方が多いコンデンサ
ーでは、蓄積した電荷が増加していき、これに伴ってコンデンサーの端子間電圧が増加す
る。端子間電圧が想定した電圧値と異なってしまっては、負荷に正確な電圧を印加するこ
とができなくなるので、過剰に蓄積した分の電荷を放出しなければならなくなり、その分
の電力損失が発生する。また逆に、容量性負荷に供給する電荷の方が負荷から回収する電
荷よりも多いコンデンサーでは、蓄積している電荷が減少していき、これに伴ってコンデ
ンサーの端子間電圧が減少してしまう。その結果、電源から電荷を補充しなければならな
くなって、その分の電力も損失となる。
【０００８】
この発明は、従来の技術が有する上述した課題を解決するためになされたものであり、
コンデンサーなどの複数の電荷蓄積素子を用いて、容量性負荷を効率よく駆動することが
可能な技術の提供を目的とする。
【課題を解決するための手段】
【０００９】
上述した課題の少なくとも一部を解決するために、本発明の容量性負荷駆動回路は次の
構成を採用した。すなわち、
容量性負荷を駆動する容量性負荷駆動回路であって、
電荷を蓄積する複数の電荷蓄積素子と、
前記電荷蓄積素子に電荷を供給する電源と、
前記複数の電荷蓄積素子と、前記電源と、前記容量性負荷との接続状態を切り換える接
続状態切換手段と
を備え、
前記接続状態切換手段は、
前記容量性負荷が前記電源および前記複数の電荷蓄積素子から切断された状態で、前
記電源と前記複数の電荷蓄積素子とが並列に接続される第１の接続状態と、
前記容量性負荷が前記電源および前記複数の電荷蓄積素子から切断された状態で、前
記複数の電荷蓄積素子のうちの１つの前記電荷蓄積素子、または直列に接続された少なく
とも２つの前記電荷蓄積素子が、前記容量性負荷に対して並列に接続される第２の接続状
態と、
前記電源が前記複数の電荷蓄積素子および前記容量性負荷から切断され、前記複数の
電荷蓄積素子のうちの１つの前記電荷蓄積素子が前記容量性負荷に対して並列に接続され
た状態で、該容量性負荷に接続された１つの該電荷蓄積素子に対して、他の前記電荷蓄積
素子が並列に接続される第３の接続状態と
に切り換え可能な手段であることを要旨とする。
【００１０】
このような本発明の容量性負荷駆動回路においては、複数の電荷蓄積素子と電源とが並
列に接続された第１の接続状態とすることで、電荷蓄積素子に電荷を蓄えることができる
。続いて、複数の電荷蓄積素子の中から少なくとも１つの電荷蓄積素子を選択して、選択
した電荷蓄積素子が容量性負荷に対して並列に接続される第２の接続とすることで、容量
性負荷に対して電圧を印加することができる。このとき、選択した電荷蓄積素子が１つで
あれば、電荷蓄積素子１つ分の電圧が容量性負荷に印加されることになる。また、複数の
電荷蓄積素子を選択した場合には、それら電荷蓄積素子を直列に接続した状態で、容量性
負荷に並列に接続する。こうすれば複数の電荷蓄積素子を直列に接続して得られる電圧が
、容量性負荷に印加されることになる。従って、電荷蓄積素子と容量性負荷とを第２の接
続状態で接続する際に、複数の電荷蓄積素子の中から選択して負荷に接続する電荷蓄積素
子の個数によって、容量性負荷に印加する電圧を切り換えることができる。そして、選択
する電荷蓄積素子の個数を増やしていけば、容量性負荷に印加される電圧が上昇し、この
とき電荷蓄積素子から容量性負荷に向かって電荷が供給される。逆に、選択する電荷蓄積
素子の個数を減らしていけば、容量性負荷に印加される電圧が低下して、このとき容量性
負荷から放出される電荷が電荷蓄積素子によって回収される。このため、回収した電荷を
用いて再び負荷の印加電圧を上昇させることができるので、容量性負荷を効率よく駆動す
ることが可能である。更に、本発明の容量性負荷駆動回路においては、１つの電荷蓄積素
子を容量性負荷に接続した状態で、その電荷蓄積素子に他の電荷蓄積素子が並列に接続さ
れた第３の接続状態とすることができる。容量性負荷に対して電荷を供給する電荷蓄積素
子と、容量性負荷から電荷を回収する電荷蓄積素子とは、必ずしも一致するとは限らない
。このため複数の電荷蓄積素子の間で電荷の偏りが発生して、この電荷の偏りに起因した
電力損失を引き起こす可能性がある。そこで本発明では、第３の接続状態とすることによ
って、互いに並列に接続された電荷蓄積素子間で電荷の偏りが是正されるように、電荷を
再配分することができるので、電荷の偏りに起因した電力損失の発生を回避することが可
能となる。
【００１１】
尚、第３の接続状態とする場合、電荷を再分配するという観点からは、容量性負荷に接
続された１つの電荷蓄積素子に対して、他の全ての電荷蓄積素子を並列に接続することが
多くの場合は望ましい。しかし、必ずしも、他の全ての電荷蓄積素子を並列に接続しなけ
ればならないわけではない。たとえば、印加する電圧波形の関係で、極端に電荷が不足す
る電荷蓄積素子が存在する場合などには、その電荷蓄積素子については電源から電荷を補
充することとして、他の電荷蓄積素子間で電荷の再分配を行うようにしても構わない。
【００１２】
また、上述した本発明の容量性負荷駆動回路においては、複数の電荷蓄積素子が並列に
接続されており、尚且つ、電源および容量性負荷から切断された第４の接続状態に切り換
え可能としてもよい。
【００１３】
複数の電荷蓄積素子を、このような第４の接続状態とすることができれば、容量性負荷
に電圧を印加していない状態で、複数の電荷蓄積素子の間で電荷を再分配することが可能
となるので好ましい。
【００１４】
また、上述した本発明の容量性負荷駆動回路においては、次のようにしても良い。先ず
、電源、複数の電荷蓄積素子、および容量性負荷が並列に接続される第５の接続状態に切
り換え可能とする。そして、電源、複数の電荷蓄積素子、および容量性負荷の接続状態を
第３の接続状態に切り換えた後に、第５の接続状態に切り換えることとしてもよい。
【００１５】
前述したように第３の接続状態では電荷蓄積素子の間で電荷の再分配が行われるから、
多くの電荷が蓄積されている電荷蓄積素子から、電荷の少ない電荷蓄積素子に向かって電
荷が供給される。その状態で、複数の電荷蓄積素子に対して電源を接続することで、第５
の接続状態に切り換えてやれば、電源から各電荷蓄積素子に補充する電荷を最小限にする
ことができるので、容量性負荷をより一層効率よく駆動することが可能となる。
【図面の簡単な説明】
【００１６】
【図１】本実施例の容量性負荷駆動回路を搭載したインクジェットプリンターを例示した説明図である。
【図２】プリンター制御回路の制御の下で、噴射ヘッド駆動回路が噴射ヘッドを駆動する様子を示した説明図である。
【図３】第１実施例の噴射ヘッド駆動回路の詳細な構成を示した説明図である。
【図４】各スイッチＥ1 ，Ｅ2 ，Ｓ1 〜Ｓ4 ，Ｂ1 ，Ｂ2 の接続状態を切り換えてコンデンサーＣ1 〜Ｃ3 を充電する様子を示した説明図である。
【図５】各スイッチＥ1 ，Ｅ2 ，Ｓ1 〜Ｓ4 ，Ｂ1 ，Ｂ2 の接続状態を切り換えることでピエゾ素子に印加される電圧が切り換わる様子を示した説明図である。
【図６】ピエゾ素子に印加する電圧を切り換えた時に、コンデンサーＣ1 〜Ｃ3 とピエゾ素子との間で電荷の授受が行われる様子を示した説明図である。
【図７】第１実施例の駆動波形生成回路で各コンデンサーＣ1 〜Ｃ3 の電荷を再分配する様子を示した説明図である。
【図８】第１実施例の駆動波形生成回路がピエゾ素子に電圧を印加しながら、コンデンサーＣ1 〜Ｃ3 間での電荷の再分配を行う様子を示した説明図である。
【図９】第１実施例の変形例の駆動波形生成回路においてコンデンサーＣ1 〜Ｃ3 で電荷の再分配を行った後に、電荷を補充する様子を示した説明図である。
【図１０】第１実施例の変形例の駆動波形生成回路がピエゾ素子に電圧を印加する様子を示した説明図である。
【図１１】第２実施例の駆動波形生成回路の一例を示した回路図である。
【図１２】第２実施例の駆動波形生成回路がピエゾ素子の印加電圧を切り換える様子を示した説明図である。
【図１３】第２実施例の駆動波形生成回路でコンデンサーＣ1 〜Ｃ3 間の電荷を再分配する様子を示す説明図である。
【図１４】印加電圧が電圧Ｖref 以外のときに電荷の再分配を行う様子を例示した説明図である。
【発明を実施するための形態】
【００１７】
以下では、上述した本願発明の内容を明確にするために、次のような順序に従って実施
例を説明する。
Ａ．装置構成：
Ｂ．第１実施例：
Ｂ−１．回路構成：
Ｂ−２．容量性負荷の駆動原理：
Ｂ−３．変形例：
Ｃ．第２実施例：
Ｃ−１．回路構成：
Ｃ−２．容量性負荷の駆動原理：
【００１８】
Ａ．装置構成 ：
図１は、本実施例の容量性負荷駆動回路としての噴射ヘッド駆動回路を搭載したインク
ジェットプリンター１０を例示した説明図である。図示したインクジェットプリンター１
０は、主走査方向に往復動しながら印刷媒体２上にインクドットを形成するキャリッジ２
０と、キャリッジ２０を往復動させる駆動機構３０と、印刷媒体２の紙送りを行うための
プラテンローラー４０などから構成されている。キャリッジ２０には、インクを収容した
インクカートリッジ２６や、インクカートリッジ２６が装着されるキャリッジケース２２
、キャリッジケース２２の底面側（印刷媒体２に向いた側）に搭載されてインクを噴射す
る噴射ヘッド２４などが設けられており、インクカートリッジ２６内のインクを噴射ヘッ
ド２４に導いて、噴射ヘッド２４から印刷媒体２に向かって正確な分量のインクを噴射す
ることが可能となっている。
【００１９】
キャリッジ２０を往復動させる駆動機構３０は、プーリーによって張設されたタイミン
グベルト３２や、プーリーを介してタイミングベルト３２を駆動するステップモータ３４
などから構成されている。タイミングベルト３２の一箇所はキャリッジケース２２に固定
されており、タイミングベルト３２を駆動することでキャリッジケース２２を往復動させ
ることができる。また、プラテンローラー４０は、図示しない駆動モータやギア機構とと
もに、印刷媒体２の紙送りを行う紙送り機構を構成しており、印刷媒体２を副走査方向に
所定量ずつ紙送りすることが可能となっている。
【００２０】
また、インクジェットプリンター１０には、全体の動作を制御するプリンター制御回路
５０や、噴射ヘッド２４を駆動するための噴射ヘッド駆動回路２００も搭載されている。
噴射ヘッド駆動回路２００や、駆動機構３０、紙送り機構などは、プリンター制御回路５
０の制御の下で、印刷媒体２を紙送りしながら噴射ヘッド２４を駆動してインクを噴射す
ることによって、印刷媒体２上に画像を印刷していく。
【００２１】
図２は、プリンター制御回路５０の制御の下で、噴射ヘッド駆動回路２００が噴射ヘッ
ド２４を駆動する様子を示した説明図である。先ず始めに、噴射ヘッド２４の内部構造に
ついて簡単に説明する。図示されている様に、噴射ヘッド２４の底面（印刷媒体２に向い
ている面）には、インク滴を噴射する複数の噴射口１００が設けられている。各噴射口１
００はそれぞれインク室１０２に接続されており、インク室１０２には、インクカートリ
ッジ２６から供給されたインクが満たされている。各インク室１０２の上にはピエゾ素子
１０４が設けられており、ピエゾ素子１０４に電圧を印加すると、ピエゾ素子が変形して
インク室１０２を加圧することによって、噴射口１００からインク滴を噴射することが可
能となっている。また、ピエゾ素子１０４は、印加する電圧値に応じて変形量が変わるの
で、ピエゾ素子１０４に適切な電圧波形を印加して、インク室１０２の変形量やタイミン
グを制御してやれば、適切な大きさのインク滴を、適切なタイミングで噴射することが可
能となる。
【００２２】
ピエゾ素子１０４に印加する電圧波形（駆動波形）は、プリンター制御回路５０の制御
の下で噴射ヘッド駆動回路２００によって生成される。また、生成された駆動波形は、ゲ
ートユニット３００を介してピエゾ素子１０４に供給される。ゲートユニット３００は、
複数のゲート素子３０２が並列に接続された回路ユニットであり、各ゲート素子３０２は
、プリンター制御回路５０からの制御の下で、個別に導通状態または切断状態とすること
が可能である。従って、噴射ヘッド駆動回路２００から駆動波形を出力すると、プリンタ
ー制御回路５０によって予め導通状態に設定されたゲート素子３０２だけを通過して、対
応するピエゾ素子１０４に印加され、その噴射口からインク滴が噴射されるようになって
いる。また、図２に示されるように、本実施例の噴射ヘッド駆動回路２００は、制御回路
２０２や、駆動波形生成回路２０４などから構成されている。そして、プリンター制御回
路５０が噴射ヘッド駆動回路２００に対して駆動波形の出力を命令すると、その命令に応
じて制御回路２０２が駆動波形生成回路２０４の動作を制御することにより、噴射ヘッド
駆動回路２００から適切な駆動波形が出力されるようになっている。
【００２３】
ここで、周知のようにピエゾ素子はいわゆる容量性の負荷であり、電圧を印加すると、
印加した電圧に応じた電荷が、ピエゾ素子の内部に蓄えられる。そして、蓄えられる電荷
量は印加する電圧が高くなるほど増えていき、逆に、印加する電圧が低くなると、内部に
蓄えられていた電荷が放出される。そこで、印加電圧が低くなる際にピエゾ素子から放出
される電荷を複数のコンデンサー（電荷蓄積素子）などに蓄えておき、次に印加電圧が高
くなる際には、コンデンサーに蓄えておいた電荷をピエゾ素子に供給するようにしてやれ
ば、ピエゾ素子を少ない電力で効率よく駆動することが可能である。もっとも、詳細には
後述するが、ピエゾ素子から放出される電荷をコンデンサーで蓄える際に、各コンデンサ
ーに蓄える電荷量に偏りが生じると、そのことが原因となって電力効率の低下を引き起こ
す。そこで、本実施例の駆動波形生成回路２０４では、ピエゾ素子から放出される電荷を
次のような方法で回収しながら、駆動波形を生成することにより、電力効率の低下を引き
起こすことなくピエゾ素子を駆動することが可能となっている。
【００２４】
Ｂ．第１実施例 ：
Ｂ−１．回路構成 ：
図３は、第１実施例の噴射ヘッド駆動回路２００の詳細な構成を示した説明図である。
図示されているように、噴射ヘッド駆動回路２００は、制御回路２０２と、駆動波形生成
回路２０４とから構成されており、更に、駆動波形生成回路２０４は、複数のコンデンサ
ーと、電源Ｖref と、複数のスイッチなどから構成されている。そして、複数のスイッチ
の接続状態は、制御回路２０２によって制御されている。尚、図３に示した例では、図が
煩雑となることを回避するために、コンデンサーＣ1 〜Ｃ3 の３つのコンデンサーを用い
て構成されているものとしているが、より多くのコンデンサーを用いて構成しても良い。
また、ここではインクジェットプリンター１０の噴射ヘッド２４を駆動するものとしてい
るから、駆動する負荷はピエゾ素子１０４であるものとしているが、実際には、容量成分
を有する電気負荷（容量性負荷）でありさえすれば、ピエゾ素子１０４に限らずどのよう
な電気負荷（例えば液晶などの各種表示装置など）であっても構わない。
【００２５】
これら３つのコンデンサーＣ1 〜Ｃ3 の一方の端子は、それぞれグランドに接地されて
いる。このうちのコンデンサーＣ1 については、端子とグランドとの間にスイッチＥ1 が
設けられ、コンデンサーＣ2 については、端子とグランドとの間にスイッチＥ2 が設けら
れている。このため、スイッチＥ1 ，Ｅ2 をＯＦＦ（切断状態）とすることにより、コン
デンサーＣ1 ，Ｃ2 をグランドから浮かせることが可能となっている。これに対して、コ
ンデンサーＣ3 については、一方の端子が直接グランドに接地されている。
【００２６】
また、コンデンサーＣ1 〜Ｃ3 の他方の端子は、それぞれスイッチＳ1 〜Ｓ3 を介して
電源Ｖref に接続されている。尚、電源Ｖref と各スイッチＳ1 〜Ｓ3 との間にもスイッ
チＳ4 が設けられており、このためスイッチＳ4 をＯＦＦとすることで、スイッチＳ1 〜
Ｓ3 の設定状態に拘わらず、電源Ｖref と各コンデンサーＣ1 〜Ｃ3 とを切り離すことが
可能となっている。
【００２７】
更に、コンデンサーＣ1 の接地側の端子と、コンデンサーＣ2 の電源側の端子とは、ス
イッチＢ1 を介して接続されている。このため、コンデンサーＣ1 の接地側に設けられた
スイッチＥ1 をＯＦＦにしてコンデンサーＣ1 をグランドから切り離し、代わりにスイッ
チＢ1 をＯＮ（接続状態）にすることで、コンデンサーＣ2 の上にコンデンサーＣ1 を積
み上げるようにして、２つのコンデンサーを直列に接続することが可能となる。また、コ
ンデンサーＣ2 とコンデンサーＣ3 との間にも、同様なスイッチＢ2 が設けられている。
従って、コンデンサーＣ2 の接地側に設けられたスイッチＥ2 をＯＦＦにして、代わりに
スイッチＢ2 をＯＮにすることで、コンデンサーＣ3 の上にコンデンサーＣ2 を積み上げ
るようにして、２つのコンデンサーを直列に接続することが可能となる。
【００２８】
このように、第１実施例の駆動波形生成回路２０４は、電源Ｖref と、複数のコンデン
サーＣn と、各コンデンサーの一方の端子をグランドに接地するためのスイッチＥn と、
各コンデンサーの他方の端子を電源Ｖref に接続するためのスイッチＳn と、コンデンサ
ーＣn の接地側の端子をコンデンサーＣn+1 の電源側の端子に接続するためのスイッチＢ
n などから構成されている。そして、これらのスイッチＥn ，Ｓn ，Ｂn の接続状態を切
り換えることで、ピエゾ素子１０４などの容量性負荷を、極めて少ない電力で効率よく駆
動することが可能となっている。
【００２９】
Ｂ−２．容量性負荷の駆動原理 ：
第１実施例の駆動波形生成回路２０４を用いて負荷を駆動するためには、コンデンサー
Ｃ1 〜Ｃ3 を予め充電しておく必要がある。そこで、各スイッチＥ1 ，Ｅ2 ，Ｓ1 〜Ｓ4
，Ｂ1 ，Ｂ2 の接続状態を切り換えて、コンデンサーＣ1 〜Ｃ3 と電源Ｖref とが並列に
接続された状態とすることで、コンデンサーＣ1 〜Ｃ3 を充電する。
【００３０】
図４は、各スイッチＥ1 ，Ｅ2 ，Ｓ1 〜Ｓ4 ，Ｂ1 ，Ｂ2 の接続状態を切り換えて、コ
ンデンサーＣ1 〜Ｃ3 を充電する様子を示した説明図である。コンデンサーＣ1 〜Ｃ3 を
充電するためには、図示されているように、コンデンサーＣ1 の接地側の端子とコンデン
サーＣ2 の電源側の端子とを接続するためのスイッチＢ1 、およびコンデンサーＣ2 の接
地側の端子とコンデンサーＣ3 の電源側の端子とを接続するためのスイッチＢ2 を除いて
、他の全てのスイッチＥ1 ，Ｅ2 ，Ｓ1 〜Ｓ4 をＯＮ（接続状態）とする。こうすると、
コンデンサーＣ1 〜Ｃ3 の一方の端子はグランドに接地され、他方の端子は電源Ｖref に
接続される。その結果、各コンデンサーＣ1 〜Ｃ3 が電源Ｖref に対して並列に接続され
た状態となり、各コンデンサーＣ1 〜Ｃ3 の端子間の電圧が電源Ｖref の電圧Ｖref にな
るまで電荷が蓄えられる。尚、理解の便宜を図るため、図４では、スイッチがＯＮにされ
て電流が流れる状態となっている配線を太い実線で表し、スイッチがＯＦＦにされて電流
が流れない状態となっている配線を細い破線で表している。
【００３１】
こうして各コンデンサーＣ1 〜Ｃ3 の端子間電圧が電源Ｖref の出力電圧Ｖref になる
まで充電したら、各スイッチＥ1 ，Ｅ2 ，Ｓ1 〜Ｓ4 ，Ｂ1 ，Ｂ2 の接続状態を切り換え
てピエゾ素子１０４を駆動することが可能となる。
【００３２】
図５は、各スイッチＥ1 ，Ｅ2 ，Ｓ1 〜Ｓ4 ，Ｂ1 ，Ｂ2 の接続状態を切り換えること
で、ピエゾ素子１０４に印加される電圧が切り換わる様子を示した説明図である。例えば
、図５（ａ）に示すように、コンデンサーＣ1 の接地側のスイッチＥ1 のみをＯＮにして
、他のスイッチを全てＯＦＦにすると、コンデンサーＣ1 のみがピエゾ素子１０４に接続
される。上述したようにコンデンサーＣ1 の端子間電圧は電圧Ｖref になっているから、
ピエゾ素子１０４には電圧Ｖref が印加されることになる。尚、図５においても、スイッ
チがＯＮにされて電流が流れる状態となっている配線を太い実線で表し、スイッチがＯＦ
Ｆにされて電流が流れない状態となっている配線を細い破線で表している。
【００３３】
次に、図５（ｂ）に示すように、コンデンサーＣ1 の接地側のスイッチＥ1 をＯＦＦに
して、代わりにコンデンサーＣ2 の接地側のスイッチＥ2 をＯＮにするとともに、コンデ
ンサーＣ1 の接地側の端子とコンデンサーＣ2 の電源側の端子とを接続するスイッチＢ1
をＯＮにする。すると、コンデンサーＣ1 とコンデンサーＣ2 とが直列に接続され、そし
てその状態で、これら２つのコンデンサーＣ1 ，Ｃ2 が、ピエゾ素子１０４に対して並列
に接続される。その結果、ピエゾ素子１０４には、２つのコンデンサーＣ1 ，Ｃ2 が直列
に接続された電圧に相当する２Ｖref の電圧値が印加されることになる。
【００３４】
更に、図５（ｃ）に示すように、コンデンサーＣ2 の接地側のスイッチＥ2 をＯＦＦに
するとともに、コンデンサーＣ2 の接地側の端子とコンデンサーＣ3 の電源側の端子とを
接続するスイッチＢ2 をＯＮにする。すると、既に直列に接続されている２つのコンデン
サーＣ1 ，Ｃ2 に加えて、新たにコンデンサーＣ3 が直列に接続されて、それら３つのコ
ンデンサーＣ1 ，Ｃ2 ，Ｃ3 が、ピエゾ素子１０４に対して並列に接続される。その結果
、ピエゾ素子１０４には、３つのコンデンサーＣ1 ，Ｃ2 ，Ｃ3 が直列に接続された電圧
に相当する３Ｖref の電圧値が印加される。
【００３５】
以上の説明から明らかなように、スイッチＥ1 ，Ｅ2 ，Ｓ1 〜Ｓ4 ，Ｂ1 ，Ｂ2 の接続
状態を、図５（ａ）に示した状態から、図５（ｂ）に示した状態、図５（ｃ）に示した状
態へと切り換えていけば、ピエゾ素子１０４に印加する電圧を、Ｖref 、２Ｖref 、３Ｖ
ref へと増加させることができる。また逆に、図５（ｃ）に示した状態から、図５（ｂ）
に示した状態、図５（ａ）に示した状態へと切り換えていけば、印加する電圧を、３Ｖre
f 、２Ｖref 、Ｖref へと減少させることも可能となる。また、ピエゾ素子１０４のよう
な容量性負荷では、印加する電圧を増加させるに従って、負荷の内部に蓄えられる電荷が
多くなり、印加する電圧を減少させるに従って、内部に蓄えられていた電荷が放出される
。図５を用いて前述したように、第１実施例の駆動波形生成回路２０４では、コンデンサ
ーＣ1 ，Ｃ2 ，Ｃ3 を用いてピエゾ素子１０４に電圧を印加しているから、印加する電圧
の減少時に放出される電荷を回収して蓄えておき、印加する電圧の増加時には蓄えておい
た電荷をピエゾ素子１０４に供給することで、電力消費を抑えてピエゾ素子１０４を駆動
することが可能となる。
【００３６】
もっとも、上述したように駆動波形生成回路２０４では、ピエゾ素子１０４に接続され
るコンデンサーＣ1 〜Ｃ3 を切り換えているから、印加する電圧を増加させるためにピエ
ゾ素子１０４に対して電荷を供給するコンデンサーと、電圧を減少させるためにピエゾ素
子１０４から電荷を回収するコンデンサーとが一致するとは限らない。その結果、個々の
コンデンサーに着目すると、ピエゾ素子１０４に供給する電荷の方が、ピエゾ素子１０４
から回収する電荷よりも多く、電荷が次第に減少していくコンデンサーや、逆に、ピエゾ
素子１０４に供給する電荷より回収する電荷の方が多く、電荷が次第に増加していくコン
デンサーなどが生じ得る。実際に、駆動波形生成回路２０４を用いてピエゾ素子１０４を
駆動していると、コンデンサーＣ1 〜Ｃ3 間で電荷の偏りが発生することがある。
【００３７】
図６は、ピエゾ素子１０４を駆動する際に、コンデンサーＣ1 〜Ｃ3 で電荷の偏りが発
生し得る理由を模式化して示した説明図である。図６（ａ）には、ピエゾ素子１０４に印
加される電圧（印加電圧）が切り換わる様子が示されており、図６（ｂ）には、その時の
各コンデンサーＣ1 〜Ｃ3 の接続状態が示されている。先ず始めは、ピエゾ素子１０４に
電圧Ｖref が印加されているものとする。この時の各コンデンサーＣ1 〜Ｃ3 の接続状態
は、図５（ａ）に示したように、コンデンサーＣ1 のみがピエゾ素子１０４に接続されて
おり、コンデンサーＣ2 ，Ｃ3 はピエゾ素子１０４から切断された状態となっている。図
６（ｂ）で「ＯＦＦ」と表示されているのは、コンデンサーがピエゾ素子１０４から切断
された状態であることを意味している。例えば図６（ｂ）の左端については、コンデンサ
ーＣ1 のみがピエゾ素子１０４に接続され、コンデンサーＣ2 ，Ｃ3 は切断された状態で
あることを示している。その結果、図６（ａ）に示したように、ピエゾ素子１０４にはコ
ンデンサーＣ1 の端子電圧（電圧Ｖref ）が印加されることになる。
【００３８】
次に、図６（ａ）に示すようにピエゾ素子１０４の印加電圧を、電圧Ｖref から電圧２
Ｖref に切り換える。各スイッチＥ1 ，Ｅ2 ，Ｓ1 〜Ｓ4 、Ｂ1 ，Ｂ2 の接続状態に関し
て言えば、図５（ａ）に示した接続状態から、図５（ｂ）に示した接続状態に切り換えれ
ばよい。すると、前述したように２つのコンデンサーＣ1 ，Ｃ2 が直列に接続されて、合
計した電圧（すなわち電圧２Ｖref ）がピエゾ素子１０４に印加される。ピエゾ素子１０
４の端子間電圧は電圧Ｖref であり、ここに２つのコンデンサーＣ1 ，Ｃ2 の合計電圧２
Ｖref が印加されるから、コンデンサーＣ1 ，Ｃ2 からピエゾ素子１０４へと電荷が供給
され、ピエゾ素子１０４内に電荷が溜まるに従ってピエゾ素子１０４の端子間電圧が増加
していき、最終的には、２つのコンデンサーＣ1 ，Ｃ2 の合計電圧と等しくなる。
【００３９】
図６（ａ）には、ピエゾ素子１０４の印加電圧を電圧Ｖref から電圧２Ｖref に増加さ
せる際に、以上のようにしてコンデンサーからピエゾ素子１０４に電荷が供給され、その
結果として電圧２Ｖref が印加される旨が、白抜きの矢印によって表されている。また、
図６（ｂ）には、ピエゾ素子１０４の印加電圧を電圧Ｖref から電圧２Ｖref に増加させ
るに伴って、コンデンサーＣ１のみが接続された状態から、２つのコンデンサーＣ1 ，Ｃ
2 が接続された状態に切り換わる様子が示されている。そして、印加電圧を電圧Ｖref か
ら電圧２Ｖref に増加させる途中は２つのコンデンサーＣ1 ，Ｃ2 が接続されているから
、ピエゾ素子１０４に供給される電荷は２つのコンデンサーＣ1 ，Ｃ2 から供給される。
図６（ｂ）中に示した白抜きの矢印は、コンデンサーからピエゾ素子１０４に電荷が供給
されることを表している。
【００４０】
ピエゾ素子１０４の印加電圧を、電圧２Ｖref から電圧３Ｖref に切り換える場合も同
様に、コンデンサーからピエゾ素子１０４に電荷を供給することによって、ピエゾ素子１
０４の端子間電圧を電圧３Ｖref まで増加させる。すなわち、スイッチＥ1 ，Ｅ2 ，Ｓ1
〜Ｓ4 、Ｂ1 ，Ｂ2 の接続状態を、図５（ｂ）に示した状態から図５（ｃ）に示した状態
に切り換えることで、２つのコンデンサーＣ1 ，Ｃ2 が直列に接続された状態から、３つ
のコンデンサーＣ1 〜Ｃ3 が直列に接続された状態に切り換える。すると、３つのコンデ
ンサーＣ1 〜Ｃ3 の合計電圧は電圧３Ｖref となって、ピエゾ素子１０４の端子間電圧２
Ｖref よりも高くなるので、３つコンデンサーＣ1 〜Ｃ3 からピエゾ素子１０４へと電荷
が供給されていく。図６（ｂ）には、ピエゾ素子１０４の印加電圧を電圧２Ｖref から電
圧３Ｖref に増加させるに伴って、２つのコンデンサーＣ1 ，Ｃ2 が接続された状態から
、３つのコンデンサーＣ1 〜Ｃ3 が接続された状態に切り換わり、この時、コンデンサー
Ｃ1 〜Ｃ3 から電荷がピエゾ素子１０４に供給される様子が示されている。
【００４１】
次に、ピエゾ素子１０４の印加電圧を電圧３Ｖref から電圧２Ｖref に減少させる場合
は、スイッチＥ1 ，Ｅ2 ，Ｓ1 〜Ｓ4 、Ｂ1 ，Ｂ2 の接続状態を、図５（ｃ）に示した状
態から図５（ｂ）に示した状態に切り換える。すると、３つのコンデンサーＣ1 〜Ｃ3 が
直列に接続された状態から、２つのコンデンサーＣ1 ，Ｃ2 が直列に接続された状態に切
り換わり、２つのコンデンサーＣ1 ，Ｃ2 の合計電圧２Ｖref よりも、ピエゾ素子１０４
の端子間電圧３Ｖref の方が高くなる。このためピエゾ素子１０４から２つのコンデンサ
ーＣ1 ，Ｃ2 に向かって電荷が放出され、ピエゾ素子１０４内の電荷が少なくなるに従っ
てピエゾ素子１０４の端子間電圧が減少していき、最終的には、２つのコンデンサーＣ1
，Ｃ2 の合計電圧と等しくなる。図６（ａ）には、ピエゾ素子１０４からコンデンサーに
電荷が放出されて、ピエゾ素子１０４の印加電圧が減少する様子が、斜線を付した矢印に
よって表されている。
【００４２】
また、図６（ｂ）には、ピエゾ素子１０４の印加電圧を電圧３Ｖref から電圧２Ｖref
に減少させるに伴って、３つのコンデンサーＣ1 〜Ｃ3 が接続された状態から、２つのコ
ンデンサーＣ1 ，Ｃ2 が接続された状態に切り換わる様子が示されている。そして、印加
電圧を電圧３Ｖref から電圧２Ｖref に減少させる途中は２つのコンデンサーＣ1 ，Ｃ2
が接続されているから、ピエゾ素子１０４から放出される電荷は２つのコンデンサーＣ1
，Ｃ2 に蓄えられることになる。図６（ｂ）中に斜線を付して示した矢印は、コンデンサ
ーがピエゾ素子１０４から電荷を回収することを表している。
【００４３】
ピエゾ素子１０４の印加電圧を、電圧２Ｖref から電圧Ｖref に減少させる場合も同様
である。すなわち、スイッチＥ1 ，Ｅ2 ，Ｓ1 〜Ｓ4 、Ｂ1 ，Ｂ2 の接続状態を、図５（
ｂ）に示した状態から図５（ａ）に示した状態に切り換えると、２つのコンデンサーＣ1
，Ｃ2 が直列に接続されてピエゾ素子１０４に接続されている状態から、コンデンサーＣ
1 のみがピエゾ素子１０４に接続された状態に切り換わる。その結果、ピエゾ素子１０４
からコンデンサーＣ1 へと電荷が放出され、それに伴ってピエゾ素子１０４の端子間電圧
が減少していき、最終的には、ピエゾ素子１０４に印加電圧Ｖref が印加された状態とな
る。また、この時、ピエゾ素子１０４に接続されているコンデンサーはコンデンサーＣ1
のみであるから、ピエゾ素子１０４が放出する電荷はコンデンサーＣ1 に蓄えられること
になる。
【００４４】
以上に説明したように、３つのコンデンサーＣ1 〜Ｃ3 を充電した後、各スイッチＥ1
，Ｅ2 ，Ｓ1 〜Ｓ4 、Ｂ1 ，Ｂ2 の接続状態を切り換えることで、ピエゾ素子１０４の印
加電圧を切り換えていくことが可能である。また、ここでは図示が煩雑となることを避け
るために、コンデンサーの個数は３つとしているが、実際にはコンデンサーを多くすると
ともに、電源Ｖref の電圧値を小さくすれば、印加電圧をより細かい電圧で切り換えるこ
とができる。その結果、任意の波形の電圧を生成してピエゾ素子１０４に印加することも
可能である。
【００４５】
しかし、印加電圧を切り換えるために、各コンデンサーとピエゾ素子１０４との間でや
り取りする過程で、コンデンサー間に電荷の偏りが生じ得る。この点について、図６（ｂ
）を用いて説明する。例えば、コンデンサーＣ2 については、印加電圧が電圧Ｖref から
電圧２Ｖref に増加する際と、電圧２Ｖref から電圧３Ｖref に増加する際とで電荷を放
出し、そして、印加電圧が電圧３Ｖref から電圧２Ｖref に減少する際にだけ電荷を受け
取っている。従って、コンデンサーＣ2 については、ピエゾ素子１０４に供給する電荷が
、ピエゾ素子１０４から回収する電荷を上回り、電荷が次第に減少するものと考えられる
。また、コンデンサーＣ3 については、ピエゾ素子１０４に電荷を供給するだけなので電
荷が減少することになる。
【００４６】
各コンデンサー間で、このような電荷量の偏りが発生する理由は、次のように考えれば
直感的に了解できる。先ず、図５を用いて前述したように、印加電圧Ｖref はコンデンサ
ーＣ1 のみによって生成され、印加電圧２Ｖref は２つのコンデンサーＣ1 ，Ｃ2 を直列
接続することによって生成され、印加電圧３Ｖref は３つのコンデンサーＣ1 〜Ｃ3 を直
列接続することによって生成される。図６（ｃ）には、これら３種類の印加電圧（Ｖref
、２Ｖref 、３Ｖref ）と、それら印加電圧を生成するために用いられるコンデンサーと
が示されている。
【００４７】
また、ピエゾ素子１０４の印加電圧を電圧Ｖref から電圧２Ｖref に増加させるために
は、２つのコンデンサーＣ1 ，Ｃ2 を直列接続して、コンデンサーＣ1 ，Ｃ2 からピエゾ
素子１０４に電荷を供給する。図６（ｃ）には、直列接続された２つのコンデンサーＣ1
，Ｃ2 から電荷が供給されることで、ピエゾ素子１０４の印加電圧が徐々に増加する様子
が概念的に示されている。更に、ピエゾ素子１０４の印加電圧を電圧２Ｖref から電圧３
Ｖref に増加させる際には、３つのコンデンサーＣ1 〜Ｃ3 を直列接続してコンデンサー
Ｃ1 〜Ｃ3 からピエゾ素子１０４に電荷を供給する。図６（ｃ）には、直列接続された３
つのコンデンサーＣ1 〜Ｃ3 から電荷が供給されることで、ピエゾ素子１０４の印加電圧
が２Ｖref から３Ｖref に徐々に増加する様子が概念的に示されている。
【００４８】
このようにピエゾ素子１０４の印加電圧を増加させる際には、コンデンサーからピエゾ
素子１０４に電荷が供給され、その電荷は、その印加電圧を生成するために直列接続され
た各コンデンサーによって負担される。これに対してピエゾ素子１０４の印加電圧を減少
させる際には、ピエゾ素子１０４からコンデンサーに電荷が放出される。そして、放出さ
れた電荷は、その時に接続されているコンデンサーに蓄えられる。
【００４９】
例えば、ピエゾ素子１０４の印加電圧を電圧３Ｖref から電圧２Ｖref に減少させる際
には、ピエゾ素子１０４から電荷量Ｑの電荷が放出され、この電荷は、電圧２Ｖref を生
成するための直列接続されている２つのコンデンサーＣ1 、Ｃ2 に蓄えられる。すなわち
、印加電圧を電圧２Ｖref から電圧３Ｖref に増加させる際には、３つのコンデンサーＣ
1 〜Ｃ3 から電荷を供給したにも拘わらず、印加電圧が電圧３Ｖref から電圧２Ｖref に
減少する際には、２つのコンデンサーＣ1 ，Ｃ2 によって電荷を回収することになる。図
６（ｃ）には、ピエゾ素子１０４から電荷が放出されることで、印加電圧が電圧３Ｖref
から電圧２Ｖref に徐々に減少する様子が概念的に示されている。このように、印加電圧
を増加するために用いられるコンデンサー（ピエゾ素子１０４に電荷を供給するコンデン
サー）と、印加電圧を減少させるために用いられるコンデンサー（ピエゾ素子１０４から
電荷を回収するコンデンサー）との間に不一致が発生すると、その結果として、各コンデ
ンサーの間で電荷量の偏りが生ずることがある。同様にして、印加電圧を電圧Ｖref から
電圧２Ｖref に増加させる際には、２つのコンデンサーＣ1 ，Ｃ2 から電荷を供給するに
も拘わらず、印加電圧が電圧２Ｖref から電圧Ｖref に減少する際には、コンデンサーＣ
1 のみによって電荷を回収する。このため、印加電圧を電圧Ｖref から電圧２Ｖref に増
加させ、再び電圧Ｖref に減少させる際に、コンデンサーの間で電荷量の偏りが発生する
ことが起こり得る。また、図６に示した例では、コンデンサーＣ2 ，Ｃ3 の電荷が減少し
得るだけであるが、印加しようとする電圧波形が異なれば、他のコンデンサーで電荷が減
少したり、あるいは電荷が増加するコンデンサーが発生したりすることも起こり得る。
【００５０】
もちろん、ピエゾ素子１０４を駆動するために用いられるコンデンサーＣ1 〜Ｃ3 の静
電容量は、ピエゾ素子１０４の静電容量に較べて十分に大きいので、ピエゾ素子１０４を
少しの間、駆動する程度では、コンデンサーＣ1 〜Ｃ3 の端子電圧が大きく変化すること
はない。しかし、長い間に亘ってピエゾ素子１０４を駆動していると、大きな電荷の偏り
が発生して、コンデンサーの端子間電圧が変化してしまう場合が生じ得る。そして、コン
デンサーの端子間電圧が大きく変化すると、適切な電圧波形を印加することができなくな
ってしまう。こうしたことを回避するためには、端子間電圧が増加したコンデンサーにつ
いては、過剰に蓄えられた電荷をグランドに放出して、コンデンサーの端子間電圧を初期
の電圧Ｖref まで下げなければならない。逆に、端子間電圧が減少したコンデンサーにつ
いては、不足した電荷を電源Ｖref から補充して、端子間電圧を初期の電圧Ｖref まで上
げなければならない。そして、グランドに放出した分の電荷は電力の損失となり、また、
電源Ｖref から補充した分の電荷は、新たな電力の供給となるため、結果として、ピエゾ
素子１０４を駆動する電力効率の低下を引き起こす。
【００５１】
そこで第１実施例の駆動波形生成回路２０４では、コンデンサー間での電荷の偏り（端
子間電圧の偏り）に起因して生じるこのような電力損失の発生を回避するために、各コン
デンサーＣ1 〜Ｃ3 の間で、電荷の再分配を行う。
【００５２】
図７は、第１実施例の駆動波形生成回路２０４で、各コンデンサーＣ1 〜Ｃ3 の電荷を
再分配する様子を示した説明図である。ピエゾ素子１０４を印加電圧Ｖref で駆動してい
る時は、前述したようにコンデンサーＣ1 のみをピエゾ素子１０４に接続しておくだけで
も、電圧Ｖref を印加することができる。図７（ａ）には、コンデンサーＣ1 のみがピエ
ゾ素子１０４に接続されている様子が示されている。図７（ａ）に示されているように、
コンデンサーＣ1 のみをピエゾ素子１０４に接続した状態では、他のコンデンサーＣ2 ，
Ｃ3 はいわば遊んだ状態となっている。そこで第１実施例の駆動波形生成回路２０４では
、これらのコンデンサーＣ2 ，Ｃ3 を、ピエゾ素子１０４に接続されたコンデンサーＣ1
に並列に接続する。すなわち、図７（ｂ）に示したように、スイッチＢ1 ，Ｂ2 およびス
イッチＳ4 はＯＦＦにしたまま、スイッチＳ1 〜Ｓ3 およびスイッチＥ2 をＯＮにする。
【００５３】
前述したように、コンデンサーＣ1 〜Ｃ3 は何れも電源Ｖref によって端子間電圧Ｖre
f に充電されている。従って、ピエゾ素子１０４にコンデンサーＣ1 を接続して電圧Ｖre
f を印加している処に、更にコンデンサーＣ1 に対してコンデンサーＣ2 ，Ｃ3 を並列に
接続しても、ピエゾ素子１０４に印加している電圧Ｖref にはほとんど影響が現れること
はない。そして、コンデンサーＣ1 〜Ｃ3 は互いに並列に接続されているから、端子間電
圧の高いコンデンサーから端子間電圧の低いコンデンサーに向かって電荷が供給されて、
コンデンサーＣ1 〜Ｃ3 の間で電荷の再分配が行われる。その結果、コンデンサー間での
電荷の偏り（端子間電圧の偏り）に起因した電力損失の発生を回避することが可能となる
。
【００５４】
尚、以上では、ピエゾ素子１０４にコンデンサーＣ1 を接続して電圧Ｖref を印加した
まま、更にコンデンサーＣ2 ，Ｃ3 を接続するものとして説明した。コンデンサーＣ1 〜
Ｃ3 の端子間電圧は何れも電圧Ｖref であるから、コンデンサーＣ1 を用いて電圧Ｖref
を印加中でも、印加電圧にはほとんど影響を与えることなく、コンデンサーＣ2 ，Ｃ3 を
接続して電荷を再分配することが可能である。しかし、ピエゾ素子１０４に電圧を印加し
ない状態が発生するのであれば、その間に、図７（ｃ）に示すように、コンデンサーＣ1
〜Ｃ3 を互いに並列に接続することで、電荷を再分配しても構わない。
【００５５】
図８は、第１実施例の駆動波形生成回路２０４がピエゾ素子１０４に電圧を印加しなが
ら、コンデンサーＣ1 〜Ｃ3 間での電荷の再分配を行う様子を示した説明図である。図８
では、一例として、山型の電圧波形を生成した後に、コンデンサーＣ1 では電荷が増加し
、コンデンサーＣ2 ，Ｃ3 では電荷が減少するものとする。図８（ａ）には、各スイッチ
Ｂ1 ，Ｂ2 ，Ｅ1 ，Ｅ2 ，Ｓ1 〜Ｓ4 の接続状態が時間とともに切り換わる様子が示され
ており、図８（ｂ）には、その結果として生成される電圧波形が示されており、そして図
８（ｃ）には、電圧波形を生成した後に、各コンデンサーＣ1 〜Ｃ3 の電荷量が増減する
様子が示されている。
【００５６】
第１実施例の駆動波形生成回路２０４が、ピエゾ素子１０４の印加電圧を電圧Ｖref か
ら電圧３Ｖref に増加させた後、電圧Ｖref まで減少させる動作については、図６を用い
て前述した動作と全く同じである。また、ここでは、ピエゾ素子１０４の印加電圧を変化
させることにより、コンデンサーＣ1 では電荷が増加し、コンデンサーＣ2 ，Ｃ3 では電
荷が減少するものとする。
【００５７】
そこで、第１実施例の駆動波形生成回路２０４では、ピエゾ素子１０４の印加電圧を電
圧Ｖref まで減少させた後、図８（ｂ）に示したように、電圧Ｖref を印加したままで、
コンデンサーＣ1 〜Ｃ3 を並列に接続する。図８では、ピエゾ素子１０４に電圧Ｖref を
印加したまま、コンデンサーＣ1 〜Ｃ3 を並列に接続している期間を、斜線を付して表し
ている。こうすれば、図８（ｃ）中に太い破線の矢印で示したように、コンデンサーＣ1
に過剰に溜まった電荷が、電荷の減少したコンデンサーＣ2 ，Ｃ3 に供給されて、コンデ
ンサーＣ1 〜Ｃ3 間で電荷の再分配が行われる。その結果、図８（ｂ）に示したように、
ピエゾ素子１０４の印加電圧も、正しい電圧Ｖref に収束していく。
【００５８】
以上に説明したように、第１実施例の駆動波形生成回路２０４では、複数のコンデンサ
ーＣ1 〜Ｃ3 を予め同じ電圧に充電しておき、それらコンデンサーＣ1 〜Ｃ3 の接続状態
を切り換えることで、ピエゾ素子１０４を駆動する。そして、ピエゾ素子１０４に印加す
る電圧が、コンデンサー１つ分の電圧になると、複数のコンデンサーＣ1 〜Ｃ3 を互いに
並列に接続することで、コンデンサーＣ1 〜Ｃ3 間での電荷の再分配を行う。こうするこ
とで、電荷の偏りに起因して端子間電圧が変化することを回避することができるので、正
確な電圧の駆動波形を生成することが可能となる。
【００５９】
Ｂ−３．変形例 ：
上述した第１実施例では、ピエゾ素子１０４にコンデンサーＣ1 のみを接続して、印加
電圧を電圧Ｖref 近くまで減少させた後、コンデンサーＣ1 およびピエゾ素子１０４に対
して、コンデンサーＣ2 ，Ｃ3 を並列に接続することで、コンデンサーＣ1 〜Ｃ3 間で電
荷の再分配を行うものとして説明した。これに対して、ピエゾ素子１０４の印加電圧を電
圧Ｖref に切り換える際には、初めからピエゾ素子１０４に対して、３つのコンデンサー
Ｃ1 〜Ｃ3 を並列に接続することとしても良い。こうすれば、上述した第１実施例と比較
して、コンデンサーＣ1 〜Ｃ3 間で電荷を再分配するための時間を十分に確保することが
可能となる。
【００６０】
更に加えて、こうした変形例の駆動波形生成回路２０４では、コンデンサーＣ1 〜Ｃ3
間で電荷を再分配するための時間を十分に確保することができるので、電荷の再分配がほ
とんど終了した後に、電源Ｖref から各コンデンサーＣ1 〜Ｃ3 に対して電荷を補充する
こととしても良い。
【００６１】
図９は、第１実施例の変形例の駆動波形生成回路２０４において、コンデンサーＣ1 〜
Ｃ3 で電荷の再分配を行った後に、各コンデンサーＣ1 〜Ｃ3 に対して電荷を補充する様
子を示した説明図である。図９（ａ）は、コンデンサーＣ1 〜Ｃ3 で電荷の再分配を行っ
ている状態を表している。尚、ここでも、図８に示した場合と同様に、コンデンサーＣ1
では電荷が増加し、コンデンサーＣ2 ，Ｃ3 では電荷が減少するものとする。また、特に
言及しない点については、前述した第１実施例と同様である。第１実施例の変形例の駆動
波形生成回路２０４では、ピエゾ素子１０４に印加すべき電圧が電圧Ｖref になると、図
９（ａ）に示したように、各コンデンサーＣ1 〜Ｃ3 の電源側のスイッチＳ1 〜Ｓ3 、お
よび接地側のスイッチＥ1 、Ｅ2 を初めから接続状態（ＯＮ）に切り換えて、ピエゾ素子
１０４に電圧Ｖref を印加すると同時に、コンデンサーＣ1 〜Ｃ3 間での電荷の再分配を
行う。図９（ａ）には、電荷が過剰に蓄えられたコンデンサーＣ1 から、電荷の不足する
コンデンサーＣ2 ，Ｃ3 に向かって電荷が供給されることで、電荷の再分配が行われる様
子が、破線の矢印によって表されている。
【００６２】
そして、電荷の再分配が、ある程度まで進んだら（たとえば、再分配の開始後、ある程
度の時間が経過したら）、図９（ｂ）に示したように、その状態から更に、電源Ｖref を
接続するためのスイッチＳ4 をＯＮにすることで、各コンデンサーＣ1 〜Ｃ3 に対して電
源Ｖref も並列に接続する。図９（ｂ）には、電源Ｖref から各コンデンサーＣ1 〜Ｃ3
に対して電荷が補充される様子が、破線の矢印によって表されている。
【００６３】
図１０は、第１実施例の変形例の駆動波形生成回路２０４がピエゾ素子１０４に電圧を
印加する様子を示した説明図である。図示した第１実施例の変形例は、図８を用いて前述
した第１実施例に対して、印加電圧が電圧Ｖref になると、直ちに各コンデンサーＣ1 〜
Ｃ3 間で電荷の再分配を行う点と、電荷の再分配を行って暫く時間が経過した後は、電荷
の補充を行う点とが異なっている。その他の点については、同様である。図１０では、電
荷の再分配を行っている時間には粗い斜線を付し、電荷を補充している時間には細かい斜
線を付して表示している。
【００６４】
こうすれば、図１０（ｃ）に示されているように、印加電圧が電圧２Ｖref から電圧Ｖ
ref に減少する際に、ピエゾ素子１０４から放出される電荷が、コンデンサーＣ1 だけで
なく、コンデンサーＣ2 ，Ｃ3 にも分配されるので、コンデンサーＣ1 〜Ｃ3 間での電荷
の再分配を速やかに完了させることが可能となる。その結果、図１０（ｂ）に示されるよ
うに、ピエゾ素子１０４の印加電圧が、より速やかに電圧Ｖref に切り換わるので、より
正確な電圧波形でピエゾ素子１０４を駆動することが可能となる。
【００６５】
また、回路での損失などによって電力損失が発生した場合には、電荷の再分配後にコン
デンサーＣ1 〜Ｃ3 の電荷量が不足する事態も生じ得る。しかし、第１実施例の変形例で
は、コンデンサーＣ1 〜Ｃ3 間で電荷の再分配を速やかに行うことができるので、図１０
中に細かい斜線を付して示したように、その後は、電源Ｖref から電荷を補充することが
できる。その結果、各コンデンサーＣ1 〜Ｃ3 の端子間電圧を常に初期の電圧Ｖref に維
持しておくことができるので、ピエゾ素子１０４に正確な電圧を印加することが可能とな
る。また、コンデンサーＣ1 〜Ｃ3 間で電荷を再分配した後に、電源Ｖref から電荷を補
充しているため、電力損失で失われた最小限の電荷だけを補充することが可能となる。
【００６６】
Ｃ．第２実施例 ：
上述した第１実施例では、比較的単純な例として、駆動波形生成回路２０４が、各コン
デンサーＣ1 〜Ｃ3 と電源Ｖref とを接続するためのスイッチＳ1 〜Ｓ4 と、コンデンサ
ーＣ1 ，Ｃ2 の接地側の端子をグランドに接続するためのスイッチＥ1 ，Ｅ2 と、各コン
デンサーＣ1 〜Ｃ3 を直列に接続するためのスイッチＢ1 ，Ｂ2 とによって構成されてい
るものとして説明した。しかし実際には、各コンデンサーＣ1 〜Ｃ3 が同じ電圧で充電さ
れ、且つ、各コンデンサーＣ1 〜Ｃ3 が互いに並列に接続することが可能でありさえすれ
ば、どのような駆動波形生成回路に対しても、第１実施例と同様にして各コンデンサーＣ
1 〜Ｃ3 間での電荷を再分配することが可能である。以下では、このような第２実施例の
駆動波形生成回路３０４について説明する。尚、第２実施例において、第１実施例と同様
の構成部分については第１実施例と同様の符号を付すとともに、その詳細な説明を省略す
る。
【００６７】
Ｃ−１．回路構成 ：
図１１は、第２実施例の駆動波形生成回路３０４の一例を示した回路図である。図１１
に示した第２実施例の駆動波形生成回路３０４は、図３を用いて前述した第１実施例の駆
動波形生成回路２０４に対して、新たに補助電源Ｖbootが追加されており、この補助電源
ＶbootがコンデンサーＣ1 〜Ｃ3 の接地側の端子に接続され、そして、補助電源Ｖbootと
各コンデンサーＣ1 〜Ｃ3 との間には、スイッチＳb1〜Ｓb3が設けられた回路構成となっ
ている。また、第１実施例の駆動波形生成回路２０４では、コンデンサーＣ3 の接地側の
端子はグランドに直接接続されていたが、第２実施例の駆動波形生成回路３０４では、コ
ンデンサーＣ3 の接地側（正確には低電位側）の端子に、スイッチＳb3を介して補助電源
Ｖbootを接続可能となっていることに伴って、コンデンサーＣ3 の低電位側の端子とグラ
ンドとの間にも、スイッチＥ3 が新たに追加されている。
【００６８】
このような第２実施例の駆動波形生成回路３０４では、補助電源Ｖbootを用いなければ
、前述した第１実施例の駆動波形生成回路２０４と同様に作動して、ピエゾ素子１０４の
印加電圧を、電圧Ｖref 〜電圧３Ｖref の範囲で変化させることができる。更に、補助電
源Ｖbootを用いれば、ピエゾ素子１０４に印加する電圧範囲を、電圧Ｖref 〜電圧３Ｖre
f +Ｖbootの範囲に拡大することが可能である。そして、このような第２実施例の駆動波
形生成回路３０４においても、印加電圧を変化させることに伴って、コンデンサーＣ1 〜
Ｃ3 間で電荷の偏りが発生する可能性があり、それに起因した電力損失が生じ得る。そこ
で、第２実施例の駆動波形生成回路３０４においても、コンデンサーＣ1 〜Ｃ3 間で電荷
の再分配を行うことにより、電荷の偏りに起因した電力損失が発生することを回避してい
る。以下では、この点について説明する。
【００６９】
Ｃ−２．容量性負荷の駆動原理 ：
図１２は、第２実施例の駆動波形生成回路３０４がピエゾ素子１０４の印加電圧を切り
換える様子を示した説明図である。図１２（ａ）には、ピエゾ素子１０４に印加しようと
する目標の電圧波形が示されており、図１２（ｂ）には、補助電源Ｖbootと各コンデンサ
ーＣ1 〜Ｃ3 とを接続するスイッチＳb1〜Ｓb3の接続状態が示されている。たとえば、図
１２（ｂ）に「ＯＦＦ」と表示されているのは、スイッチＳb1〜Ｓb3が何れも切断状態（
ＯＦＦ）になっていることを表しており、「Ｓb1」と表示されているのは、スイッチＳb1
が接続状態（ＯＮ）になっていることを表している。また、図１２（ｃ）には、ピエゾ素
子１０４の印加電圧を切り換えるために、各コンデンサーＣ1 〜Ｃ3 とピエゾ素子１０４
との間で電荷のやり取りが行われる様子が示されており、そして、図１２（ｄ）には、実
際にピエゾ素子１０４に印加される電圧波形が示されている。
【００７０】
先ず、印加電圧を電圧Ｖref 〜電圧３Ｖref まで増加させる際には、前述した第１実施
例と同様にして、各コンデンサーＣ1 〜Ｃ3 の接続状態を切り換えることにより、ピエゾ
素子１０４の印加電圧を変化させる。すなわち、図１２（ｂ）に示すように、補助電源Ｖ
bootを接続するためのスイッチＳb1〜Ｓb3は何れもＯＦＦにした状態で、コンデンサーＣ
1 の低電位側の端子をグランドに接続するスイッチＥ1 をＯＮにすることで、コンデンサ
ーＣ1 のみを用いて電圧Ｖref をピエゾ素子１０４に印加する。次に、スイッチＥ1 をＯ
ＦＦにして、代わりにコンデンサーＣ2 の低電位側の端子をグランドに接続するスイッチ
Ｅ2 をＯＮにするとともに、コンデンサーＣ1 とコンデンサーＣ2 とを接続するスイッチ
Ｂ1 をＯＮにする。こうすると、２つのコンデンサーＣ1 ，Ｃ2 を直列に接続して得られ
る電圧２Ｖref が、ピエゾ素子１０４に印加される。更に、スイッチＥ2 をＯＦＦにして
、代わりに、コンデンサーＣ3 の低電位側の端子をグランドに接続するスイッチＥ3 をＯ
Ｎにするとともに、スイッチＢ1 ，Ｂ2 をＯＮにすることで、３つのコンデンサーＣ1 〜
Ｃ3 を直列に接続する。こうすると、ピエゾ素子１０４には、３つのコンデンサーＣ1 〜
Ｃ3 を直列に接続して得られる電圧３Ｖref が印加されることになる。以上の動作は、第
１実施例の駆動波形生成回路２０４がピエゾ素子１０４の印加電圧を切り換える動作と同
様である。
【００７１】
ここで、第２実施例の駆動波形生成回路３０４には補助電源Ｖbootが設けられているの
で、この補助電源Ｖbootを用いることで、更に高い電圧をピエゾ素子１０４に印加するこ
とが可能となる。たとえば、補助電源Ｖbootが出力する電圧Ｖbootを、少なくとも電圧２
Ｖref よりも高い電圧としておけば、補助電源ＶbootとコンデンサーＣ1 とを直列に接続
することで、３つのコンデンサーＣ1 〜Ｃ3 を直列に接続した場合よりも高い電圧を発生
させることが可能である。そこで、図１２（ｂ）に示したように、スイッチＳb1をＯＮに
して、コンデンサーＣ1 の低電位側の端子を補助電源Ｖbootに接続する。尚、スイッチＳ
b1をＯＮにすることに伴って、コンデンサーＣ1 の低電位側の端子をグランドに接続する
ためのスイッチＥ1 はＯＦＦにしておく。こうすれば、補助電源ＶbootとコンデンサーＣ
1 とが直列に接続されて、それによって得られた電圧Ｖboot＋Ｖref が、ピエゾ素子１０
４に印加されることになる。
【００７２】
続いて、図１２（ｂ）に示すように、スイッチＳb1をＯＦＦにして代わりにスイッチＳ
b2をＯＮにするとともに、コンデンサーＣ1 とコンデンサーＣ2 とを接続するスイッチＢ
1 をＯＮにする。すると、補助電源ＶbootとコンデンサーＣ2 とが直列に接続され、更に
コンデンサーＣ1 とコンデンサーＣ2 とが直列に接続されるので、結局、補助電源Ｖboot
と、２つのコンデンサーＣ1 ，Ｃ2 とが直列に接続されて、補助電源Ｖbootの発生電圧Ｖ
bootに、２つのコンデンサーＣ1 ，Ｃ2 の端子間電圧を加えた合計電圧Ｖboot＋２Ｖref
を、ピエゾ素子１０４に印加することができる。
【００７３】
更に続いて、図１２（ｂ）に示すように、スイッチＳb2をＯＦＦにして代わりにスイッ
チＳb3をＯＮにすることで、補助電源ＶbootとコンデンサーＣ3 とを直列に接続するとと
もに、スイッチＢ1 およびスイッチＢ2 をＯＮにすることで、３つのコンデンサーＣ1 〜
Ｃ3 を直列に接続する。その結果、補助電源Ｖbootと、３つのコンデンサーＣ1 〜Ｃ3 と
が直列に接続されて、発生電圧Ｖbootに３つのコンデンサーＣ1 〜Ｃ3 の端子間電圧を加
えた合計電圧Ｖboot＋３Ｖref をピエゾ素子１０４に印加することが可能となる。
【００７４】
以上のようにして、スイッチＥ1 〜Ｅ3 、Ｓb1〜Ｓb3、Ｂ1 、Ｂ2 の接続状態を切り換
えていけば、ピエゾ素子１０４の印加電圧を、電圧Ｖref 〜電圧Ｖboot＋３Ｖref まで増
加させることができる。そして、前述した第１実施例の駆動波形生成回路２０４と同様に
、ピエゾ素子１０４の印加電圧を増加させるに伴って、ピエゾ素子１０４に接続されてい
るコンデンサーからピエゾ素子１０４に向かって電荷が供給される。図１２（ｃ）には、
印加電圧が電圧Ｖref 〜電圧Ｖboot＋３Ｖref まで増加する際に、ピエゾ素子１０４に接
続されるコンデンサーと、各コンデンサーから電荷が供給される様子とが示されている。
尚、図６（ｂ）と同様に、図１２（ｃ）中の「ＯＦＦ」という表示は、コンデンサーがピ
エゾ素子１０４から切断された状態であることを意味している。また、図１２（ｃ）中の
白抜きの矢印は、コンデンサーからピエゾ素子１０４に電荷が供給されることを示してい
る。
【００７５】
ピエゾ素子１０４の印加電圧を減少させる場合は、印加電圧を増加させる場合と逆の動
作を行えばよい。以下、簡単に説明すると、先ず、３つのコンデンサーＣ1 〜Ｃ3 が直列
に接続されている状態（すなわち、スイッチＢ1 ，Ｂ2 がＯＮ）から、コンデンサーＣ2
とコンデンサーＣ3 との間のスイッチＢ2 をＯＦＦにして、コンデンサーＣ3 を切り離す
。そして、補助電源ＶbootとコンデンサーＣ3 との間のスイッチＳb3をＯＦＦにして、代
わりに補助電源ＶbootとコンデンサーＣ2 との間のスイッチＳb2をＯＮにすることで、補
助電源ＶbootをコンデンサーＣ2 に接続する。コンデンサーＣ3 が切り離されて２つのコ
ンデンサーＣ1 ，Ｃ2 が直列に接続されているところに、補助電源Ｖbootが接続されるか
ら、補助電源Ｖbootの発生電圧Ｖbootに、２つのコンデンサーＣ1 ，Ｃ2 の端子間電圧を
加えた合計電圧Ｖboot＋２Ｖref が、ピエゾ素子１０４に印加されることになる。
【００７６】
その状態から、更にスイッチＢ1 をＯＦＦにしてコンデンサーＣ2 をコンデンサーＣ1
から切り離すとともに、スイッチＳb2をＯＦＦにしてスイッチＳb1をＯＮにすることで、
コンデンサーＣ2 に接続されていた補助電源ＶbootをコンデンサーＣ1 に繋ぎ代える。す
ると、ピエゾ素子１０４に印加される電圧は、電圧Ｖboot＋２Ｖref から電圧Ｖboot＋Ｖ
ref に減少する。更に、補助電源ＶbootとコンデンサーＣ1 とを接続するスイッチＳb1を
ＯＦＦにするとともに、スイッチＢ1 ，Ｂ2 をＯＮにして（すなわち、３つのコンデンサ
ーＣ1 〜Ｃ3 を直列に接続して）、コンデンサーＣ3 の低電位側の端子をグランドに接続
するべくスイッチＥ3 をＯＮにする。すると、ピエゾ素子１０４に印加される電圧は、電
圧Ｖboot＋Ｖref から電圧３Ｖref に減少する。ピエゾ素子１０４に印加される電圧を、
電圧３Ｖref から電圧Ｖref に減少させる手順は、図５あるいは図６を用いて前述した第
１実施例の駆動波形生成回路２０４と同様であるため説明は省略する。
【００７７】
以上のようにして、スイッチＥ1 〜Ｅ3 、Ｓb1〜Ｓb3、Ｂ1 、Ｂ2 の接続状態を切り換
えることで、ピエゾ素子１０４の印加電圧を、電圧Ｖboot＋３Ｖref 〜電圧Ｖref に減少
させることができる。そして、こうしてピエゾ素子１０４の印加電圧を減少させるに伴っ
て、ピエゾ素子１０４から放出された電荷が、ピエゾ素子１０４に接続されているコンデ
ンサーによって回収されることになる。図１２（ｃ）には、印加電圧が電圧Ｖboot＋３Ｖ
ref 〜電圧Ｖref に減少する際に、ピエゾ素子１０４に接続されるコンデンサーと、各コ
ンデンサーによって電荷が回収される様子とが示されている。尚、図１２（ｃ）中に示し
た斜線付きの矢印は、ピエゾ素子１０４が放出した電荷がコンデンサーによって回収され
ることを表している。
【００７８】
以上のようにして、第２実施例の駆動波形生成回路３０４では、ピエゾ素子１０４に印
加する電圧を、電圧Ｖref 〜電圧Ｖboot＋３Ｖref までの範囲で自由に変化させることが
できるが、その際に、各コンデンサーＣ1 〜Ｃ3 とピエゾ素子１０４との間で電荷のやり
取りが行われ、その結果として、第１実施例の駆動波形生成回路２０４と同様に、コンデ
ンサーＣ1 〜Ｃ3 の間で電荷の偏りが生じ得る。そして、このような電荷の偏りが蓄積さ
れると、各コンデンサーＣ1 〜Ｃ3 の端子間電圧が変化してしまい、正確な電圧を印加す
ることができなくなる。また、こうした事態を回避しようとすると、電荷が過剰に蓄積さ
れたコンデンサーについては電荷をグランドに放出し、電荷が不足したコンデンサーにつ
いては電源Ｖref から電荷を補充しなければならないので、その分の電力は損失となる。
【００７９】
そこで、第２実施例の駆動波形生成回路３０４においても、前述した第１実施例の駆動
波形生成回路２０４と同様に、各コンデンサーＣ1 〜Ｃ3 の間で電荷の再分配を行う。す
なわち、ピエゾ素子１０４の印加電圧を電圧Ｖref まで減少させた後、電圧Ｖref を印加
したままで、コンデンサーＣ1 〜Ｃ3 を並列に接続する。
【００８０】
図１３は、第２実施例の駆動波形生成回路３０４でコンデンサーＣ1 〜Ｃ3 間の電荷を
再分配する様子を示す説明図である。尚、ここでも、コンデンサーＣ1 では電荷が過剰に
回収され（電荷が増加し）、コンデンサーＣ2 ，Ｃ3 では電荷を過剰に供給（電荷が減少
）するものとする。図１３（ａ）には、電圧Ｖref を印加している状態が示されており、
この状態から図１３（ｂ）に示したように、スイッチＳ1 〜Ｓ3 およびスイッチＥ1 〜Ｅ
3 をＯＮにして、３つのコンデンサーＣ1 〜Ｃ3 が並列に接続された状態に切り換える。
すると、コンデンサーＣ1 に過剰に蓄えられた電荷が、コンデンサーＣ2 ，Ｃ3 に供給さ
れて、電荷の再分配が行われる。図１３（ｂ）には、コンデンサーＣ1 〜Ｃ3 間の電荷の
流れが破線の矢印によって示されている。
【００８１】
以上に説明したように、第２実施例の駆動波形生成回路３０４においても、ピエゾ素子
１０４に接続されるコンデンサーが１つになると（すなわち印加電圧が電圧Ｖref になる
と）、他のコンデンサーもそのコンデンサーに対して並列に接続することで、各コンデン
サーＣ1 〜Ｃ3 間で電荷の再分配を行う。こうすることで、電荷の偏りに起因して端子間
電圧が変化することを回避して、正確な電圧を印加することが可能となる。
【００８２】
もちろん、コンデンサーＣ1 〜Ｃ3 間で電荷の再分配を行った後に、電源Ｖref とコン
デンサーＣ1 〜Ｃ3 とを接続するスイッチＳ4 をＯＮにすることで、電源Ｖref からコン
デンサーＣ1 〜Ｃ3 に電荷を補充することとしても良い。あるいは、図９および図１０を
用いて前述した第１実施例の変形例と同様に、印加電圧を電圧Ｖref に切り換える際には
、初めから各コンデンサーＣ1 〜Ｃ3 を並列に接続して、電荷の再分配を行うこととして
も良い。更に、電荷の再分配を開始した後、再分配がある程度まで進んだら、電源Ｖref
も各コンデンサーＣ1 〜Ｃ3 に対して並列に接続することで、電源Ｖref から各コンデン
サーＣ1 〜Ｃ3 に電荷を補充することとしても良い。
【００８３】
また、以上の説明では、コンデンサーＣ1 〜Ｃ3 間の電荷の再分配は、ピエゾ素子１０
４の印加電圧が電圧Ｖref の時に行うものとした。しかし、実際には、ピエゾ素子１０４
に対して１つのコンデンサー（たとえば、コンデンサーＣ1 ）のみが接続されており、他
のコンデンサー（たとえば、コンデンサーＣ2 ，Ｃ3 ）が切り離されている状態であれば
、それら３つのコンデンサーＣ1 〜Ｃ3 を並列に接続して電荷の再分配を行うことが可能
である。
【００８４】
図１４は、印加電圧が電圧Ｖref 以外のときに電荷の再分配を行う様子を例示した説明
図である。たとえば図１４（ａ）に示すように、ピエゾ素子１０４に電圧Ｖboot＋Ｖref
を印加している状態では、ピエゾ素子１０４に接続されているコンデンサーは、コンデン
サーＣ1 のみであり、他のコンデンサーＣ2 ，Ｃ3 はピエゾ素子１０４から切り離された
状態となっている。そこで、図１４（ｂ）に示すように、スイッチＳ1 〜Ｓ3 およびスイ
ッチＳb1〜Ｓb3をＯＮにすることで、コンデンサーＣ1 〜Ｃ3 を並列に接続する。こうす
れば、ピエゾ素子１０４に電圧Ｖboot＋Ｖref を印加したまま、コンデンサーＣ1 からコ
ンデンサーＣ2 およびコンデンサーＣ3 に電荷が供給されて、電荷を再分配することが可
能となる。
【００８５】
以上、各種実施例および変形例の駆動波形生成回路について説明したが、本発明は上記
に限られるものではなく、その要旨を逸脱しない範囲において種々の態様で実施すること
が可能である。例えば、駆動波形生成回路によって駆動される容量性負荷はピエゾ素子１
０４であるものとして説明したが、容量成分を有する負荷であればピエゾ素子１０４に限
らず、どのような負荷であっても構わない。例えば、液晶パネルや有機ＥＬなどの各種表
示装置を負荷として駆動する場合にも、本発明を好適に適用することが可能である。
【符号の説明】
【００８６】
１０…インクジェットプリンター、 ２０…キャリッジ、 ２４…噴射ヘッド、
２６…インクカートリッジ、 ３０…駆動機構、 ４０…プラテンローラー、
５０…プリンター制御回路、 １００…噴射口、 １０２…インク室、
１０４…ピエゾ素子、 ２００…噴射ヘッド駆動回路、 ２０２…制御回路、
２０４…駆動波形生成回路、 ３００…ゲートユニット、 ３０２…ゲート素子、
３０４…駆動波形生成回路、 Ｖref…電源、 Ｖboot…補助電源、
Ｃ1 ，Ｃ2 ，Ｃ3 …コンデンサー、 Ｂ1 ，Ｂ2 …スイッチ、
Ｅ1 ，Ｅ2 ，Ｅ3 …スイッチ、 Ｓ1 ，Ｓ2 ，Ｓ3 ，Ｓ4 …スイッチ
【特許請求の範囲】
【請求項１】
容量性負荷を駆動する容量性負荷駆動回路であって、
電荷を蓄積する複数の電荷蓄積素子と、
前記電荷蓄積素子に電荷を供給する電源と、
前記複数の電荷蓄積素子と、前記電源と、前記容量性負荷との接続状態を切り換える接
続状態切換手段と
を備え、
前記接続状態切換手段は、
前記容量性負荷が前記電源および前記複数の電荷蓄積素子から切断された状態で、前
記電源と前記複数の電荷蓄積素子とが並列に接続される第１の接続状態と、
前記容量性負荷が前記電源および前記複数の電荷蓄積素子から切断された状態で、前
記複数の電荷蓄積素子のうちの１つの前記電荷蓄積素子、または直列に接続された少なく
とも２つの前記電荷蓄積素子が、前記容量性負荷に対して並列に接続される第２の接続状
態と、
前記電源が前記複数の電荷蓄積素子および前記容量性負荷から切断され、前記複数の
電荷蓄積素子のうちの１つの前記電荷蓄積素子が前記容量性負荷に対して並列に接続され
た状態で、該容量性負荷に接続された１つの該電荷蓄積素子に対して、他の前記電荷蓄積
素子が並列に接続される第３の接続状態と
に切り換え可能な手段である容量性負荷駆動回路。
【請求項２】
請求項１に記載の容量性負荷駆動回路であって、
前記接続状態切換手段は、更に、前記複数の電荷蓄積素子が、前記電源および前記容量
性負荷から切断された状態で、該複数の電荷蓄積素子が並列に接続される第４の接続状態
に切り換え可能な手段である容量性負荷駆動回路。
【請求項３】
請求項１または請求項２に記載の容量性負荷駆動回路であって、
前記接続状態切換手段は、
前記電源、前記複数の電荷蓄積素子、および前記容量性負荷が並列に接続される第５
の接続状態に切り換え可能であり、
前記第３の接続状態に切り換えた後に、前記第５の接続状態に切り換える手段である
容量性負荷駆動回路。
【請求項４】
容量性負荷を駆動する容量性負荷駆動回路であって、
電荷を蓄積する第１の電荷蓄積素子および第２の電荷蓄積素子と、
前記第１および第２の電荷蓄積素子の少なくとも何れかにに電荷を供給する電源と、
前記第１および第２の電荷蓄積素子と、前記電源と、前記容量性負荷との接続状態を切
り換える接続状態切換手段と
を備え、
前記接続状態切換手段は、
前記容量性負荷が前記電源と、前記第１および第２の電荷蓄積素子とから切断された
状態で、前記電源と前記第１および第２の電荷蓄積素子とが並列に接続される第１の接続
状態と、
前記電源が前記第１および第２の電荷蓄積素子、並びに前記容量性負荷から切断され
た状態で、前記第１の電荷蓄積素子、または直列に接続された前記第１および第２の電荷
蓄積素子が、前記容量性負荷に対して並列に接続される第２の接続状態と、
前記電源が前記第１および第２の電荷蓄積素子並びに前記容量性負荷から切断され、
前記第１の電荷蓄積素子が前記容量性負荷に対して並列に接続された状態で、前記第１の
電荷蓄積素子に対して前記第２の電荷蓄積素子が並列に接続される第３の接続状態と
に切り換え可能な手段である容量性負荷駆動回路。
【請求項５】
請求項４に記載の容量性負荷駆動回路であって、
前記接続状態切換手段は、更に、前記第１および第２の電荷蓄積素子が、前記電源およ
び前記容量性負荷から切断された状態で、前記第１および第２の電荷蓄積素子が並列に接
続される第４の接続状態に切り換え可能な手段である容量性負荷駆動回路。
【請求項６】
請求項４または請求項５に記載の容量性負荷駆動回路であって、
前記接続状態切換手段は、
前記電源、前記第１および第２の電荷蓄積素子、並びに前記容量性負荷が並列に接続
される第５の接続状態に切り換え可能であり、
前記第３の接続状態に切り換えた後に、前記第５の接続状態に切り換える手段である
容量性負荷駆動回路。
【請求項１】
容量性負荷を駆動する容量性負荷駆動回路であって、
電荷を蓄積する複数の電荷蓄積素子と、
前記電荷蓄積素子に電荷を供給する電源と、
前記複数の電荷蓄積素子と、前記電源と、前記容量性負荷との接続状態を切り換える接
続状態切換手段と
を備え、
前記接続状態切換手段は、
前記容量性負荷が前記電源および前記複数の電荷蓄積素子から切断された状態で、前
記電源と前記複数の電荷蓄積素子とが並列に接続される第１の接続状態と、
前記容量性負荷が前記電源および前記複数の電荷蓄積素子から切断された状態で、前
記複数の電荷蓄積素子のうちの１つの前記電荷蓄積素子、または直列に接続された少なく
とも２つの前記電荷蓄積素子が、前記容量性負荷に対して並列に接続される第２の接続状
態と、
前記電源が前記複数の電荷蓄積素子および前記容量性負荷から切断され、前記複数の
電荷蓄積素子のうちの１つの前記電荷蓄積素子が前記容量性負荷に対して並列に接続され
た状態で、該容量性負荷に接続された１つの該電荷蓄積素子に対して、他の前記電荷蓄積
素子が並列に接続される第３の接続状態と
に切り換え可能な手段である容量性負荷駆動回路。
【請求項２】
請求項１に記載の容量性負荷駆動回路であって、
前記接続状態切換手段は、更に、前記複数の電荷蓄積素子が、前記電源および前記容量
性負荷から切断された状態で、該複数の電荷蓄積素子が並列に接続される第４の接続状態
に切り換え可能な手段である容量性負荷駆動回路。
【請求項３】
請求項１または請求項２に記載の容量性負荷駆動回路であって、
前記接続状態切換手段は、
前記電源、前記複数の電荷蓄積素子、および前記容量性負荷が並列に接続される第５
の接続状態に切り換え可能であり、
前記第３の接続状態に切り換えた後に、前記第５の接続状態に切り換える手段である
容量性負荷駆動回路。
【請求項４】
容量性負荷を駆動する容量性負荷駆動回路であって、
電荷を蓄積する第１の電荷蓄積素子および第２の電荷蓄積素子と、
前記第１および第２の電荷蓄積素子の少なくとも何れかにに電荷を供給する電源と、
前記第１および第２の電荷蓄積素子と、前記電源と、前記容量性負荷との接続状態を切
り換える接続状態切換手段と
を備え、
前記接続状態切換手段は、
前記容量性負荷が前記電源と、前記第１および第２の電荷蓄積素子とから切断された
状態で、前記電源と前記第１および第２の電荷蓄積素子とが並列に接続される第１の接続
状態と、
前記電源が前記第１および第２の電荷蓄積素子、並びに前記容量性負荷から切断され
た状態で、前記第１の電荷蓄積素子、または直列に接続された前記第１および第２の電荷
蓄積素子が、前記容量性負荷に対して並列に接続される第２の接続状態と、
前記電源が前記第１および第２の電荷蓄積素子並びに前記容量性負荷から切断され、
前記第１の電荷蓄積素子が前記容量性負荷に対して並列に接続された状態で、前記第１の
電荷蓄積素子に対して前記第２の電荷蓄積素子が並列に接続される第３の接続状態と
に切り換え可能な手段である容量性負荷駆動回路。
【請求項５】
請求項４に記載の容量性負荷駆動回路であって、
前記接続状態切換手段は、更に、前記第１および第２の電荷蓄積素子が、前記電源およ
び前記容量性負荷から切断された状態で、前記第１および第２の電荷蓄積素子が並列に接
続される第４の接続状態に切り換え可能な手段である容量性負荷駆動回路。
【請求項６】
請求項４または請求項５に記載の容量性負荷駆動回路であって、
前記接続状態切換手段は、
前記電源、前記第１および第２の電荷蓄積素子、並びに前記容量性負荷が並列に接続
される第５の接続状態に切り換え可能であり、
前記第３の接続状態に切り換えた後に、前記第５の接続状態に切り換える手段である
容量性負荷駆動回路。
【図１】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【図８】
【図９】
【図１０】
【図１１】
【図１２】
【図１３】
【図１４】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【図８】
【図９】
【図１０】
【図１１】
【図１２】
【図１３】
【図１４】
【公開番号】特開２０１１−４５２２５（Ｐ２０１１−４５２２５Ａ）
【公開日】平成２３年３月３日（２０１１．３．３）
【国際特許分類】
【出願番号】特願２００９−１９３９３９（Ｐ２００９−１９３９３９）
【出願日】平成２１年８月２５日（２００９．８．２５）
【出願人】（０００００２３６９）セイコーエプソン株式会社 (51,324)
【Ｆターム（参考）】
【公開日】平成２３年３月３日（２０１１．３．３）
【国際特許分類】
【出願日】平成２１年８月２５日（２００９．８．２５）
【出願人】（０００００２３６９）セイコーエプソン株式会社 (51,324)
【Ｆターム（参考）】
[ Back to top ]