説明

容量素子、容量素子の製造方法、共振回路、通信システム、ワイヤレス充電システム、電源装置及び電子機器

【課題】静電容量の値を精度良く確保できる容量素子、及び、容量可変率を十分に確保することのできる可変容量素子を提供する。また、これらの容量素子を用いた共振回路、通信システム、ワイヤレス充電システム、電源装置及び電子機器を提供する。
【解決手段】本発明の容量素子(可変容量素子1)は、誘電体層4と誘電体層4を挟持して誘電体層4に所望の電界を発生させる少なくとも1対の容量素子電極5a、5bとで構成される容量素子本体2を備える。また、容量素子本体2の誘電体層4に発生する応力を制御し、容量素子本体2の静電容量を増加させる応力制御部6、7を備える。

【発明の詳細な説明】
【技術分野】
【0001】
本発明は、容量素子及びそれを備える共振回路に関し、特に、使用時において容量素子内に発生する応力を制御し静電容量を増加させることのできる容量素子、容量素子の製造方法、及びその容量素子を用いた共振回路に関する。また、その容量素子を用いた通信システム、ワイヤレス充電システム、電源装置及び電子機器に関する。
【背景技術】
【0002】
近年、電子機器の小型化、高信頼性化に伴い、その電子機器に用いられる電子部品として、小型化された容量素子の開発が求められている。そして、容量素子の小型化、及び高容量化を可能とするために、誘電体層と内部電極層とが交互に積層された積層誘電体素子本体に外部電極を形成した積層セラミックコンデンサが提案されている(特許文献1)。
【0003】
特許文献1では、積層セラミックコンデンサを構成する積層誘電体素子本体内部において、その製造過程に結果的に付与される残留応力によって誘電率が向上することを利用し、取得静電容量の向上を図ることが記載されている。そして、このように、積層セラミックコンデンサにおいて積層誘電体素子本体に残留応力が結果的に付与されることで誘電率の向上が図られるので、より一層の小型化が可能とされている。
【先行技術文献】
【特許文献】
【0004】
【特許文献1】WO2005/050679号公報
【発明の概要】
【発明が解決しようとする課題】
【0005】
ところで、使用する容量素子毎に静電容量のバラツキがある場合、電子機器の性能を精度よく確保できないという問題がある。このため、容量素子の使用時において、静電容量を合わせこみたいという要望がある。
また、近年、印加される制御電圧に応じて静電容量が変化する誘電体層を用いた容量素子(可変容量素子)が開発されているが、従来の可変容量素子は、制御電圧の印加によって、静電容量が減少する特性であった。
【0006】
上述の点に鑑み、本開示は、静電容量の値を精度良く確保できる容量素子、及び、制御電圧を印加することで、静電容量を増加することのできる容量素子、及びその製造方法を提供する。また、これらの容量素子を用いた共振回路、通信システム、ワイヤレス充電システム、電源装置及び電子機器を提供する。
【課題を解決するための手段】
【0007】
本開示の容量素子は、誘電体層と誘電体層を挟持して前記誘電体層に所望の電界を発生させる少なくとも1対の容量素子電極とで構成される容量素子本体を備える。また、容量素子本体の誘電体層に発生する応力を制御し、容量素子本体の静電容量を増加させる応力制御部を備える。
【0008】
本開示の容量素子では、応力制御部により容量素子本体の誘電体層に発生する応力を制御し、容量素子本体の静電容量を増加させることができる。これにより、容量素子本体の静電容量を制御することができる。
【0009】
本開示の容量素子の製造方法は、誘電体層となる誘電体シート上に所望の電極形状となるように導電ペーストを塗布して容量素子電極を形成し、容量素子電極の周囲を埋め込むように誘電体シート上部に誘電体材料膜を形成する工程を有する。また、容量素子電極が形成された誘電体シートを複数層積層することにより、容量素子本体となる積層体を形成する工程を有する。また、積層体を焼成処理することにより、複数の容量素子電極が誘電体層を介して積層された容量素子本体を形成する工程を有する。また、容量素子本体の誘電体層に発生する応力を制御し、容量素子本体の静電容量を増加させる応力制御部を容量素子本体に接合して形成する工程を有する。
【0010】
本開示の容量素子の製造方法によれば、誘電体材料膜を形成することにより、容量素子電極の周囲が補強される。これにより、容量素子電極が形成された誘電体シートを積層した焼成処理した際に、容量素子電極が形成されていない部分の誘電体層の厚みが薄くなることがない。
【0011】
本開示の共振回路は、共振コンデンサと、共振コンデンサに接続された共振コイルとを有して構成されている。共振コンデンサは、誘電体層と誘電体層を挟持して誘電体層に所望の電界を発生させる少なくとも1対の容量素子電極とで構成される容量素子本体とを備える。また、共振コンデンサは、容量素子本体の誘電体層に発生する応力を制御し、容量素子本体の静電容量を増加させる応力制御部を備える。
【0012】
本開示の通信システムは、送信装置と受信装置とを備える。送信装置は、第1共振コンデンサと、第1共振コンデンサに接続された第1共振コイルとを備える。第1共振コイルは、第1誘電体層と第1誘電体層を挟持して第1誘電体層に所望の電界を発生させる少なくとも1対の第1容量素子電極とで構成される第1容量素子本体を備える。さらに、第1容量素子本体の第1誘電体層に発生する応力を制御し、第1容量素子本体の静電容量を増加させる第1応力制御部を備える。受信装置は、第2共振コンデンサと、第2共振コンデンサに接続された第2共振コイルとを備える。第2共振コイルは、第2誘電体層と第2誘電体層を挟持して第2誘電体層に所望の電界を発生させる少なくとも1対の第2容量素子電極とで構成される第2容量素子本体を備える。さらに、第2容量素子本体の第2誘電体層に発生する応力を制御し、第2容量素子本体の静電容量を増加させる第2応力制御部を備える。
【0013】
本開示のワイヤレス充電システムは、給電装置と受電装置とを備える。給電装置は、第1共振コンデンサと、第1共振コンデンサに接続された第1共振コイルとを備える。第1共振コイルは、第1誘電体層と第1誘電体層を挟持して第1誘電体層に所望の電界を発生させる少なくとも1対の第1容量素子電極とで構成される第1容量素子本体を備える。さらに、第1容量素子本体の第1誘電体層に発生する応力を制御し、第1容量素子本体の静電容量を増加させる第1応力制御部を備える。受電装置は、第2共振コンデンサと、第2共振コンデンサに接続された第2共振コイルとを備える。第2共振コイルは、第2誘電体層と第2誘電体層を挟持して第2誘電体層に所望の電界を発生させる少なくとも1対の第2容量素子電極とで構成される第2容量素子本体を備える。さらに、第2容量素子本体の第2誘電体層に発生する応力を制御し、第2容量素子本体の静電容量を増加させる第2応力制御部を備える。
【0014】
本開示の電源装置は、電源供給部と、容量素子を含む共振コンデンサを含んで構成された可変インピーダンスを備える。容量素子は、誘電体層と誘電体層を挟持して誘電体層に所望の電界を発生させる少なくとも1対の容量素子電極とで構成される容量素子本体を備える。さらに、容量素子本体の誘電体層に発生する応力を制御し、容量素子本体の静電容量を増加させる応力制御部を備える。
【0015】
本開示の電子機器は、共振コンデンサと、共振コイルの接続された共振コイルとを含んで構成される。共振コンデンサは、誘電体層と誘電体層を挟持して誘電体層に所望の電界を発生させる少なくとも1対の容量素子電極とで構成される容量素子本体とを備える。また、容量素子本体の誘電体層に発生する応力を制御し、容量素子本体の静電容量を増加させる応力制御部を備える。
【発明の効果】
【0016】
本開示によれば、静電容量の値が精度良く制御された容量素子を得ることができる。また、応力制御部によって容量素子本体に応力を与えることで、容量素子本体の静電容量を増加させることができる。そして、共振回路にこれらの容量素子を用いることにより、共振回路の性能を向上させることができる。
【図面の簡単な説明】
【0017】
【図1】本開示の第1の実施形態に係る可変容量素子の概略断面構成図である。
【図2】A、B 本開示の第1の実施形態に係る可変容量素子の回路構成と、等価回路図である。
【図3】第1の制御電圧V1及び第2の制御電圧V2を変化させながら印加したときの、可変容量素子本体で得られる静電容量Cacの変化率を示した図である。
【図4】第2の制御電圧V2を0Vに保持し、第1の制御電圧V1のみを変化させた時の可変容量素子本体の静電容量Cacの変化率を示した図である。
【図5】第1の制御電圧V1と第2の制御電圧V2を逆極性とし、第1の制御電圧V1及び第2の制御電圧V2の絶対値を、極性を変えながら大きくしていったときの可変容量素子本体の静電容量Cacの変化率を示した図である。
【図6】第1の制御電圧V1を0Vと60Vに交互に変化させると共に、第2の制御電圧V2を0Vと−60Vに交互に変化させたときの可変容量素子本体の静電容量Cacの変化率を示した図である。
【図7】第1の制御電圧V1と第2の制御電圧V2の極性を同じとし、60Vと−60Vに交互に変化させたときの可変容量素子本体の静電容量Cacの変化率を示した図である。
【図8】第1の制御電圧V1と第2の制御電圧V2を逆極性とし、60Vと−60Vに交互に変化させたときの可変容量素子本体2の静電容量Cacの変化率を示した図である。
【図9】第2の制御電圧V2を60Vとし、第1の制御電圧V1を0Vと60Vに交互に変化させたときの可変容量素子本体2の静電容量Cacの変化率を示した図である。
【図10】第1の制御電圧V1を60Vとし、第2の制御電圧V2を−60Vと60Vに交互に変化させたときの可変容量素子本体2の静電容量Cacの変化率を示した図である。
【図11】第1の制御電圧V1を60Vとし、第2の制御電圧V2を0Vと60Vに交互に変化させたときの可変容量素子本体2の静電容量Cacの変化率を示した図である。
【図12】本開示の第1の実施形態に係る可変容量素子の、変形例1に係る回路構成を示す。
【図13】本開示の第1の実施形態に係る可変容量素子の、変形例2に係る回路構成を示す。
【図14】本開示の第1の実施形態に係る可変容量素子の、変形例3に係る回路構成を示す。
【図15】本開示の第1の実施形態に係る可変容量素子の、変形例4に係る回路構成を示す。
【図16】本開示の第1の実施形態に係る可変容量素子の、変形例5に係る回路構成を示す。
【図17】本開示の第1の実施形態に係る可変容量素子の、変形例6に係る回路構成を示す。
【図18】本開示の第1の実施形態に係る可変容量素子の、変形例7に係る回路構成を示す。
【図19】本開示の第1の実施形態に係る可変容量素子の、変形例8に係る回路構成を示す。
【図20】A〜C 従来の可変容量素子の製造方法を示す工程図である。
【図21】A〜D 本開示の第1の実施形態に係る可変容量素子の製造方法を示す工程図である。
【図22】本開示の第2の実施形態に係る可変容量素子の概略断面構成図である。
【図23】本開示の第3の実施形態に係る可変容量素子の概略断面構成図である。
【図24】本開示の第4の実施形態に係る共振回路を用いた非接触ICカードの受信系回路部のブロック構成図である。
【図25】本開示の第5の実施形態に係る通信システムの概略構成図である。
【図26】本開示の第6の実施形態に係るワイヤレス充電システムの概略構成図である。
【図27】本開示の第7の実施形態に係る電源装置の概略構成図である。
【図28】原理説明の為の可変容量素子の概略断面構成図である。
【発明を実施するための形態】
【0018】
以下に、本開示の実施形態に係る容量素子及びそれを備える電子機器の一例を、図面を参照しながら説明する。本開示の実施形態は以下の順で説明する。なお、本開示は以下の例に限定されるものではない。
1.第1の実施形態:本開示を可変容量素子に適用した場合の一例
1−1 原理
1−2 可変容量素子の構成
1−3 可変容量素子の静電容量の測定実験
1−4 可変容量素子の製造方法
2.第2の実施形態:本開示を可変容量素子に適用した場合の一例
3.第3の実施形態:本開示を可変容量素子に適用した場合の一例
4.第4の実施形態:本開示の可変容量素子を備える電子機器の一例
5.第5の実施形態:本開示の可変容量素子を備える通信システムの一例
6.第6の実施形態:本開示の可変容量素子を備えるワイヤレス充電システムの一例
7.第7の実施形態:本開示の可変容量素子を備える電源装置の一例
【0019】
〈1.第1の実施形態:可変容量素子〉
[1−1 原理]
まず、本開示の第1の実施形態に係る可変容量素子を説明する前に、本実施形態の可変容量素子の理解を容易にするために、図28を用いて本実施形態の原理を説明する。
【0020】
図28に、原理説明の為の従来の可変容量素子の概略断面構成を示す。図28に示す可変容量素子100は、誘電体層103と、その誘電体層103を挟んで構成される少なくとも一対の電極101、102とから構成されている。また、一方の電極101は、一方の外部端子104に接続されており、他方の電極102は、他方の外部端子105に接続されている。この可変容量素子100では、誘電体層103は強誘電体材料で構成されており、外部から印加される制御電圧に応じて分極状態が変化することにより容量が変化する。
【0021】
図28に示す可変容量素子100では、一般的に、誘電体層103を構成する強誘電体材料として、強誘電体材料の焼結物を用いることが多い。そして、具体的な物質として例えばチタン酸バリウムを用いる場合、誘電体層103に発生する電界によりその結晶状態が変化することが知られている。その変化を説明する前に、チタン酸バリウムの結晶構造について説明する。温度によっても安定な結晶構造が違うが、ここでは説明を容易にするため、以降は室温での場合のみとする。チタン酸バリウムは正方晶が安定であり、その正方晶はC軸方向に自発分極を有していることが知られている。チタン酸バリウムの焼結物は多結晶であり、自発分極が外部に現れない。この理由を次に記す。
【0022】
チタン酸バリウムの焼結物では、自発分極のある正方晶の微小領域に接して(自発分極方向に対して平行に並ぶ側面)、自発分極の直交方向にごく薄い厚みの範囲で自発分極の無い立方晶が存在する。さらにその立方晶が介在してその立方晶に接して先の自発分極領域の方向とは逆向きの自発分極となる正方晶の別の微小領域が存在する。また、微小領域の立方晶のC軸方向の末端領域には、そのC軸に対して45度方向にごく薄い厚みの範囲で立方晶が存在し介在して微小領域の立方晶とは互いに90度(直交)の向きとなって、自発分極を有する立方晶の別の微小領域も存在することがある。
【0023】
さらには、立方晶を介して自発分極領域が互いに分極を打ち消し合うように存在するいくつかの正方晶の複数の微小領域から構成される集団領域となる。また先の説明のように微小領域は、隣り合う集団領域においても、集団領域の主たる正方晶のC軸方向に対して、平行の配置および直交の配置でも存在する。
以上の理由により、チタン酸バリウムの焼結物の全体としては、分極が外部へ現われない。なお、この場合、正方晶の分極方向である、いわゆるC軸の格子定数は、元の立方晶のC軸の格子定数よりも長いことも知られている。
【0024】
では、図28に示す可変容量素子100において、誘電体層103を構成する強誘電体材料として例えばチタン酸バリウムの焼結物を用いる場合、誘電体層103に発生する電界によりその結晶状態がどのように変化するかについて説明する。結晶状態の変化の仕方には複数のパターンがあり、電界の強度と印加時間、および、電界の向きの反転と反転の周期(周波数)などにも依存することが知られている。
【0025】
代表的な結晶状態の変化の仕方のパターンは次の通りである。まず、誘電体層にある電界が印加される。すると、その電界方向に平行(および平行に近い)な自発分極のある正方晶の微小領域と、それに近接する90度方向の自発分極のある正方晶の微小領域の間のごく狭い領域面(ドメイン壁)があたかも移動するよう結晶型の変化が連続して起こる。そして、平行(および平行に近い)自発分極のある正方晶の微小領域が、90度方向の自発分極のある正方晶の微小領域を侵食するようになる。すなわち、分極が電界方向に多く配列することになる。このとき、2つの微小領域をまとめて見ると、電界方向に対しては伸長し、電界方向に対して直交方向には収縮することになる。
【0026】
また、電界強度が大きく、時間が長く印加される場合、電界方向に平行および平行に近い集団領域において、集団領域内部でやはり正方晶のごく狭い領域面(ドメイン壁)が移動し、逆向きの微小領域を侵食するようにして分極が電界方向に多く配列するようになる。そして、逆向きの微小領域にしてみれば、周囲から侵食されるようになり、最終的には逆向きの微小領域が消失する。もちろん、立方晶領域も消失する。この際に、その1つの集団領域をまとめて見ると、電界方向に対して直交方向は伸長も収縮も無いことになる。また、立方晶領域が消失して正方晶に変化した分だけ、電界方向に対してはやや伸長することになる。
【0027】
また、印加された電界に対し、先に説明のような正方晶のごく狭い領域面(ドメイン壁)の移動を伴わず、全体の分極が反転することが知られている。
このようなチタン酸バリウムの結晶状態の変化、又は分極方向の変化に応じて、高誘電率が得られる。また、いわゆるドメインクランピングと呼ばれる直流バイアス電圧印加によって、重畳される交流電圧による交流電界に対して分極反転がしにくくなることになり、その直流バイアス電圧によって、静電容量を変化させる制御を行うこともできる。
このような考察を元に、本発明者等は、印加電界によるチタン酸バリウムの伸長を、促進あるいは阻害することで、チタン酸バリウムの分極状態や、誘電率、さらには静電容量を制御できるのではないかという知見を得た。
【0028】
図28に示すような可変容量素子100では、容量を制御するための専用の制御端子が構成されていないので、容量を変化させる制御電圧と、信号電圧(交流)とが同一の電極間(図28では、電極101と電極102)に印加される。このため、誘電体層103には制御電圧及び信号電圧の総和が印加される。そして、誘電体層103に発生する電界方向に応じて誘電体層103を構成するチタン酸バリウムの結晶状態が変化し、チタン酸バリウムが伸長、あるいは元に戻る収縮、さらには元の状態よりも収縮する現象が生じる。これにより、誘電体層103全体が、電界方向に伸長、あるいは元に戻る収縮、さらには元の状態からより収縮することになる。
【0029】
そして、このとき、誘電体層103に電界を生成させる一対の電極101,102間では、矢印A,Bに示すように、静電力(クーロン力)が発生する。そして、このクーロン力により、電界(電極)が誘電体層103を圧縮するように働く。
【0030】
このような考察を元に、本発明者等は、チタン酸バリウムの伸長を、クーロン力が阻害するように働いているのではないかという知見も得た。
【0031】
制御電圧がチタン酸バリウムで構成される誘電体層103に印加されることにより、その電界方向に分極ドメインがそろい、容量が変化する。しかし、上述の理由により、クーロン力がチタン酸バリウムの結晶状態の転位を阻害し、分極ドメインが揃うことを阻害することにより、静電容量の可変率が低下するものと考えられる。
【0032】
図28に示す可変容量素子100では、誘電体層103に印加される信号電圧(交流)がとりわけ制御電圧よりも大きい場合、制御電圧による容量可変率が低下してしまうことや、誘電損失が大きくなるという問題があった。これらの現象も、電極間に働くクーロン力により、電界(電極)が誘電体層103に圧縮応力をもたらすためと考えられる
【0033】
そこで、本発明者等は、可変容量素子を構成する場合には、誘電体層に係る応力を低減あるいは増加させることのできる構成を用いることにより、容量可変率の向上や、誘電損失の低減や容量の安定化なども図られると考えた。
【0034】
[1−2 可変容量素子の構成]
上述の原理をふまえ、第1の実施形態に係る可変容量素子について説明する。図1は、本実施形態の可変容量素子1の概略断面構成図である。図2Aは、本実施形態の可変容量素子1の回路構成であり、図2Bは、本実施形態の可変容量素子1の等価回路図である。
【0035】
図1に示すように、本実施形態の可変容量素子1は、可変容量素子本体2と、その上下に積層して設けられた応力制御部6、7とで構成されている。可変容量素子本体2は、誘電体層4と、誘電体層4を挟んで交互に複数層積層して形成された第1及び第2の可変容量素子電極5a、5bと、第1及び第2の信号端子3a、3bで構成されている。
【0036】
第1及び第2の可変容量素子電極5a、5bは矩形形状からなる板状の部材で構成されており、誘電体層4を介して交互に積層されている。第1の可変容量素子電極5aの端部は、誘電体層4の一方の側面から露出するように形成されている。一方、第2の可変容量素子電極5bの端部は、誘電体層4の一方の側面に対向する他方の側面から露出するように形成されている。第1の信号端子3aは誘電体層4の一方の側面に形成され、誘電体層4の側面に露出した第1の可変容量素子電極5aの端部に電気的に接続されている。また、第2の信号端子3bは、誘電体層4の他方の側面に形成されており、誘電体層4の側面に露出した第2の可変容量素子電極5bの端部に電気的に接続されている。
【0037】
第1及び第2の可変容量素子電極5a、5bの形成材料としては、Pt、Pb、Pb/Ag、Ni、Ni合金等の金属材料を用いることができる。また、誘電体層4は、誘電体層4を挟持する第1及び第2の可変容量素子電極5a、5b間に電圧が印加されることにより、誘電率が変化する誘電体材料で形成され、例えば、比誘電率が1000を超えるような強誘電体材料で形成される。
【0038】
誘電体層4の材料としては、具体的には、イオン分極を生じる誘電体材料を用いることができる。イオン分極を生じる強誘電体材料は、イオン結晶材料からなり、プラスのイオンとマイナスのイオンの原子が変位することで電気的に分極する強誘電体材料である。このイオン分極を生じる強誘電体材料は、一般に、所定の2つの元素をA及びBとすると、化学式ABO(Oは酸素元素)で表され、ペロブスカイト構造を有する。このような強誘電体材料としては、例えば、チタン酸バリウム(BaTiO)、ニオブ酸カリウム(KNbO)、チタン酸鉛(PbTiO)等があげられる。また、誘電体層4の形成材料として、チタン酸鉛(PbTiO)にジルコン酸鉛(PbZrO)を混ぜ合わせたPZT(チタン酸ジルコン酸鉛)を用いてもよい。
【0039】
また、誘電体層4の形成材料として電子分極を生じる強誘電体材料を用いてもよい。この強誘電体材料では、プラスの電荷に偏った部分と、マイナスの電荷に偏った部分とに分かれて電気双極子モーメントが生じ、分極が生じる。そのような材料として、従来、Fe2+の電荷面と、Fe3+の電荷面の形成により、分極を形成して強誘電体的特性を示す希土類鉄酸化物が報告されている。この系においては、希土類元素をREとし、鉄族元素をTMとしたときに、分子式(RE)・(TM)・O(O:酸素元素)で表される材料が高誘電率を有することが報告されている。なお、希土類元素としては、例えば、Y、Er、Yb、Lu(特にYと重希土類元素)が挙げられ、鉄族元素としては、例えば、Fe、Co、Ni(特にFe)が挙げられる。また、(RE)・(TM)・Oとしては、例えば、ErFe、LuFe、YFeが挙げられる。
【0040】
可変容量素子本体2では、図2A、図2Bに示すように、第1の信号端子3aと第2の信号端子3bに信号電圧電源ACより所望の信号電圧を印加することにより、隣接する第1及び第2の可変容量素子電極5a、5b間において静電容量Cacが得られる。
【0041】
応力制御部6、7は、それぞれ、応力制御部用誘電体層10を挟んで交互に複数層積層された第1及び第2の応力制御電極9a、9bと、第1及び第2の制御端子8a、8bとで構成されている。第1及び第2の応力制御電極9a、9bは矩形形状からなる板状の部材で構成されており、応力制御部用誘電体層10を介して交互に積層されている。第1の応力制御電極の端部は、応力制御部用誘電体層10の一方の側面から露出するように形成されている。一方、第2の応力制御電極9bの端部は、応力制御部用誘電体層10の一方の側面に対向する他方の側面から露出するように形成されている。第1の制御端子8aは応力制御部用誘電体層10の一方の側面に形成され、応力制御部用誘電体層10の側面に露出した第1の応力制御電極9aの端部に電気的に接続されている。また、第2の制御端子8bは、応力制御部用誘電体層10の他方の側面に形成されており、応力制御部用誘電体層10の側面に露出した第2の応力制御電極9bの端部に電気的に接続されている。
【0042】
応力制御部6、7は、可変容量素子本体2の誘電体層4の厚さ方向(電界が発生する方向)において、可変容量素子本体2を挟持するように構成されている。また、第1及び第2の応力制御電極9a、9bは、可変容量素子本体2を構成する第1及び第2の可変容量素子電極5a、5bと平行関係をほぼ保持しながら、応力制御部用誘電体層10を介して交互に積層されている。
【0043】
また、図1では、応力制御部用誘電体層10の厚さ(第1の応力制御電極9aと第2の応力制御電極9bとの間隔)および誘電体層4の厚さ(第1の可変容量素子電極5aと第2の可変容量素子電極5bとの間隔)は同一として構成した。しかしながら、これに限られるものではなく、それぞれ異なってもよい。加えて、図1で示されるそれぞれの応力制御部用誘電体層10の厚さ(第1の応力制御電極9aと第2の応力制御電極9bとの間隔)も、異なっていてもよい。
【0044】
応力制御部6、7を構成する応力制御部用誘電体層10の形成材料は、可変容量素子本体2を構成する誘電体層4の形成材料と同様の材料を用いることができる。その他、可変容量素子本体2の誘電体層4よりも、硬い材料や、印加される応力制御用電圧(電界)に対する圧縮率の高い材料を用いることができる。このような物質は、可変容量素子本体2を構成する誘電体層4の形成材料の具体例から選んでも良く、一般的に用いられる誘電材料から選んでもよい。一般的に用いられている誘電材料としては、紙、ポリエチレンテレフタレート、ポリプロピレン、ポリフェニレンサルファイド、ポリスチレン、TiO、MgTiO、SrMgTiO、Al、Ta、等が挙げられる。
【0045】
第1及び第2の応力制御電極9a、9bの形成材料としては、可変容量素子本体2を構成する電極と同様、Pt、Pb、Pb/Ag、Ni、Ni合金等の金属材料を用いることができる。
【0046】
このような構成の可変容量素子1において、図2A及び図2Bに示すように、上層の応力制御部6においては、第1の制御端子8a及び第2の制御端子8bに応力制御用の第1の制御電圧電源DC1により第1の制御電圧V1を印加する。一方、下層の応力制御部7においては、第1の制御端子8a及び第2の制御端子8bに応力制御用の第2の制御電圧電源DC2により第2の制御電圧V2を印加する。そうすると、第1の応力制御電極9aと第2の応力制御電極9bとの間にクーロン力が発生し、最外電極以外の第1、及び第2の応力制御電極9a,9bでは、電極の表面側と裏面側において、それぞれ反対側の方向に向かうクーロン力が発生する。このため、最外電極以外の第1及び第2の応力制御電極9a、9bに発生するクーロン力はそれぞれ打ち消されるが、応力制御部6、7の最外電極では、誘電体層4を引張する方向にクーロン力が発生している。したがって、上下に形成された応力制御部6、7により、可変容量素子本体2の誘電体層4には、引張応力が発生する。
【0047】
このような状態で、可変容量素子本体2の第1及び第2の可変容量素子電極5a、5b間では、信号電圧に応じた誘電体層4における分極状態の変化が容易となる。このため、誘電体層4の静電容量Cacを、応力制御部6、7に制御電圧を印加しない場合に比較して増大させることができる。すなわち、誘電体層4における結晶構造の転位が、制御電圧を印加しない従来のものと比べ容易になる。このため、誘電体層4における誘電体材料の結晶構造の転位の際の損失(誘電損失)も従来のものと比べ小さくなる。
【0048】
以上のように、本実施形態の可変容量素子1では、応力制御部6、7に制御電圧を印加することより、可変容量素子本体2に引張応力をもたらすことができ、これにより、可変容量素子本体2の静電容量Cacを増大させることができる。
【0049】
[1−3 可変容量素子の静電容量の測定実験]
次に、本実施形態の可変容量素子を用いた静電容量Cacの変化率の測定実験について説明する。測定実験では、可変容量素子本体2の誘電体層4及び、応力制御部6、7の応力制御部用誘電体層10にチタン酸バリウムを用い、各誘電体層4、及び応力制御部用誘電体層10の層厚を3μmとした。また、第1及び第2の可変容量素子電極5a、5bと第1及び第2の応力制御電極9a、9bをニッケルで構成し、各電極の層厚を1μmとした。そして、可変容量素子1において、それぞれの端子間長さを3.2mm、各端子が形成される側面の幅を1.6mm、誘電体層4及び応力制御部用誘電体層10の厚み方向の高さを1.6mmとした。また、可変容量素子本体2の厚みを約0.15mmとし、可変容量素子本体2と上下の応力制御部6及び7とのそれぞれの間隔を0.10mmとした。なお、このような構成において、上層の応力制御部6部分の静電容量C1は3.25μF、下層の応力制御部7部分の静電容量C2は3.14μFであった。また、応力制御部6及び7に制御電圧を印加しない場合の可変容量素子本体2の静電容量Cacは1.35μFであった。なお、これら静電容量は後述する測定器および測定条件に従って測定した。
【0050】
この測定実験は、図2Bに示す等価回路を用いて行った。図2Bに示すように、上層の応力制御部6において、第1の制御端子8aは、電流制限抵抗R1aを介して第1の制御電圧電源DC1の一方の端子に接続し、第2の制御端子8bは電流制限抵抗R1bを介して第1の制御電圧電源DC1の他方の端子に接続する。また、下層の応力制御部7において、第1の制御端子8aは、電流制限抵抗R2aを介して第2の制御電圧電源DC2の一方の端子に接続し、第2の制御端子8bは電流制限抵抗R2bを介して第2の制御電圧電源DC2の他方の端子に接続する。
【0051】
このように、本実施形態では、可変容量素子本体2には信号電圧電源ACのみが接続され、応力制御部6、7には、第1の制御電圧電源DC1又は第2の制御電圧電源DC2のみが接続されている。すなわち、可変容量素子1において、AC端子とDC端子とが独立して設けられている。そして、各応力制御部6、7と可変容量素子本体2とは、電気的に独立している。
【0052】
そして、このような構成において、上層の応力制御部6では、第1の制御電圧電源DC1から供給される第1の制御電圧V1が第1及び第2の応力制御電極9a、9bに供給され、静電容量C1が得られる。また、下層の応力制御部7では、第2の制御電圧電源DC2から供給される第2の制御電圧V2が第1及び第2の応力制御電極9a、9bに供給され、静電容量C2が得られる。
【0053】
一方、可変容量素子本体2の第1及び第2の信号端子3a、3b間には、信号電圧電源ACが接続されている。信号電圧電源ACより可変容量素子本体2に所望の信号電流(交流)を流すことにより、静電容量Cacが測定される。
なお、この測定実験においては、信号電圧電源ACを兼ねて静電容量測定器としてアジレントテクノロジー製インピーダンスアナライザー型番4294Aを用い、第1の制御電圧電源DC1及び第2の制御電圧電源DC2として、横河電機製ソースメジャーユニット型番GS610を用いた。また、この測定実験では、信号電圧電源ACから発信される周波数を1kHz、振幅を500mVrmsとし、各電流制限抵抗R1a、R1b、R2a、R2bを510kΩとした。
【0054】
図3は、第1の制御電圧V1及び第2の制御電圧V2を変化させながら印加したときの、可変容量素子本体2で得られる静電容量Cacの変化率を示した図である。図3において、横軸は時間を示し、縦軸は第1及び第2の制御端子8a、8b間に印加する第1及び第2の制御電圧V1、V2と、そのときに可変容量素子本体2で得られた静電容量Cacの変化率を示す。静電容量Cacの変化率は、測定開始時すなわち時間ゼロで測定した静電容量を基準としている。
【0055】
図3に示すように、本実施形態の可変容量素子1では、第1の制御電圧V1及び第2の制御電圧V2の絶対値を大きくすることにより、第1及び第2の信号端子3a、3b間で得られる静電容量Cacが増大していることがわかる。すなわち、応力制御部6、7にかける制御電圧を大きくすることにより、可変容量素子本体2の静電容量Cacが増大する。
【0056】
図4は、図2Bの回路構成において、第2の制御電圧V2を0Vに保持し、第1の制御電圧V1のみを変化させた時の可変容量素子本体2の静電容量Cacの変化率を示した図である。すなわち、下層の応力制御部7に制御電圧を印加せず、上層の応力制御部6のみに制御電圧を印加した場合における、可変容量素子本体2の静電容量Cacの変化率を測定したものである。
【0057】
第2の制御電圧V2を0Vにした場合には、図3に示す結果と比較し、可変容量素子本体2の静電容量Cacの増大率がおよそ半分になっていることがわかる。図3と図4の結果より、応力制御部6、7のそれぞれで発生した応力が、可変容量素子本体2における静電容量Cacの増大に寄与していることがわかる。
【0058】
図5は、図2Bの回路構成において、第1の制御電圧V1と第2の制御電圧V2を逆極性とし、第1の制御電圧V1及び第2の制御電圧V2の絶対値を、極性を変えながら大きくしていったときの可変容量素子本体2の静電容量Cacの変化率を示した図である。第1の制御電圧V1及び第2の制御電圧V2の絶対値を0から徐々に大きく変化させた場合、可変容量素子本体2の静電容量Cacも増大することがわかる。ただし、第1の制御電圧V1及び第2の制御電圧V2の極性を変化させた場合、極性を変化させた瞬間から可変容量素子本体2の静電容量Cacは徐々に大きくなり、一定時間経過後に安定する。
【0059】
図6は、図2Bの回路構成において、第1の制御電圧V1を、0Vと60Vに交互に変化させると共に、第2の制御電圧V2を0Vと−60Vに交互に変化させたときの可変容量素子本体2の静電容量Cacの変化率を示した図である。すなわち、第1の制御電圧V1と第2の制御電圧V2は、逆極性とした。この場合も、第1の制御電圧V1及び第2の制御電圧V2の絶対値を60Vとしたときに可変容量素子本体2の静電容量Cacが増大し、第1の制御電圧V1及び第2の制御電圧V2を0Vとした時に、静電容量Cacの変化率が0%付近となった。
【0060】
図7は、図2Bの回路構成において、第1の制御電圧V1及び第2の制御電圧V2を、60Vと−60Vに交互に変化させたときの可変容量素子本体2の静電容量Cacの変化率を示した図である。第1の制御電圧V1と第2の制御電圧V2の極性が変化した瞬間における可変容量素子本体2の静電容量Cacの増加率は下がるものの、一定時間経過後に安定する。
【0061】
図8は、図2Bの回路構成において、第1の制御電圧V1と第2の制御電圧V2を逆極性とし、それぞれ、60Vと−60Vに交互に変化させたときの可変容量素子本体2の静電容量Cacの変化率を示した図である。第1の制御電圧V1と第2の制御電圧V2の極性が変化した瞬間における可変容量素子本体2の静電容量Cacの増加率が下がるものの、一定時間経過後に安定する。また、図8の条件では、図7に比較して、可変容量素子本体2の静電容量Cacの増加率が高くなっている。これは、上層の応力制御部6と下層の応力制御部7において応力制御電極の積層数が多少異なっていることや、応力制御電極(9a、9b)と可変容量素子電極(5a、5b)との間にも容量が形成されることに起因するものと考えられる。
【0062】
図9は、図2Bの回路構成において、第2の制御電圧V2を60Vとし、第1の制御電圧V1を0Vと60Vに交互に変化させたときの可変容量素子本体2の静電容量Cacの変化率を示した図である。第1及び第2の制御電圧V1、V2がどちらも60Vであるときは、第2の制御電圧V2のみが60Vである場合に比較して、可変容量素子本体2の静電容量Cacの増加率がおよそ2倍になっていることがわかる。
【0063】
図10は、図2Bの回路構成において、第1の制御電圧V1を60Vとし、第2の制御電圧V2を0Vと60Vに交互に変化させたときの可変容量素子本体2の静電容量Cacの変化率を示した図である。第1及び第2の制御電圧V1、V2がどちらも60Vであるときも、第1の制御電圧V1が60Vで、第2の制御電圧V2が60Vであるときも、静電容量Cacは増加している。
【0064】
図11は、図2Bの回路構成において、第1の制御電圧V1を60Vとし、第2の制御電圧V2を−60Vと60Vに交互に変化させたときの可変容量素子本体2の静電容量Cacの変化率を示した図である。第2の制御電圧V2が60Vの場合も−60Vの場合も、可変容量素子本体2の静電容量Cacは同じように増加することがわかる。
なお、図9及び図11より、上下の応力制御部6、7内で発生するクーロン力のそれぞれが、可変容量素子本体2の静電容量Cacの変化率に影響していることがわかる。また、上層の応力制御部6が可変容量素子本体2に与える影響が下層の応力制御部7の影響よりも大きいことがわかる。
【0065】
以上のように、本実施形態の可変容量素子1では、第1の制御電圧V1及び第2の制御電圧V2の絶対値を大きくするにしたがって、可変容量素子本体2の静電容量Cacが増大することがわかった。すなわち、応力制御部6、7において第1の応力制御電極9a及び第2の応力制御電極9b間に発生したクーロン力による引張応力が、可変容量素子本体2の静電容量Cacを増大させる効果につながることが実証された。
【0066】
また、本実施形態によれば、制御電圧を印加するのは上下に形成された応力制御部6、7のみでよく、可変容量素子本体2における第1及び第2の信号端子3a、3bには信号電圧のみが印加される。このように、本実施形態では、可変容量素子本体2に、制御電圧を直接印加しなくとも、可変容量素子本体2の静電容量Cacを増大させることができ、可変容量素子1において、信号(AC)電圧と制御(DC)電圧とを完全に分離することが可能となる。
【0067】
本実施形態の可変容量素子1の回路構成では、上層の応力制御部6と、下層の応力制御部7とを電気的に分離する構成としたが、接続された構成としてもよい。図12に、本実施形態の可変容量素子1の変形例1に係る回路構成を示す。
【0068】
変形例1に係る回路構成では、上層の応力制御部6の第1の制御端子8aを、電流制限抵抗Rを介して第1の制御電圧電源DC1の一方の端子に接続し、第2の制御端子8bを、電流制限抵抗Rを介して第1の制御電圧電源DC1の他方の端子に接続する。また、下層の応力制御部7の第1の制御端子8aは、上層の応力制御部6の第2の制御端子8bと電流制限抵抗Rとの間に接続し、第2の制御電圧電源DC2の一方の端子を、電流制限抵抗Rと第1の制御電圧電源DC1の間に接続する。また、下層の応力制御部7における第2の制御端子8bは、電流制限抵抗Rを介して第2の制御電圧電源DC2の他方の端子に接続する。
【0069】
図13に、本実施形態の可変容量素子1の変形例2に係る回路構成を示す。変形例2においては、上層の応力制御部6の第1の制御端子8aを、電流制限抵抗Rを介して第1の制御電圧電源DC1の一方の端子に接続し、第2の制御端子8bを、電流制限抵抗Rを介して第1の制御電圧電源DC1の他方の端子に接続する。また、下層の応力制御部7では、第1の制御端子8aを、電流制限抵抗Rを介して第2の制御電圧電源DC2の一方の端子に接続する。そして、下層の応力制御部7の第2の制御端子8bを、上層の応力制御部6の第1の制御端子8aと電流制限抵抗Rとの間に接続し、第2の制御電圧電源DC2の他方の端子を、電流制限抵抗Rと第1の制御電圧電源DC1の一方の端子との間に接続する。
【0070】
図14に、本実施形態の可変容量素子1の変形例3に係る回路構成を示す。変形例3においては、上層の応力制御部6の第1の制御端子8aを、電流制限抵抗Rを介して第1の制御電圧電源DC1の一方の端子に接続し、第2の制御端子8bを、電流制限抵抗Rを介して第1の制御電圧電源DC1の他方の端子に接続する。また、下層の応力制御部7の第1の制御端子8aを、上層の応力制御部6の第1の制御端子8aと電流制限抵抗Rとの間に接続し、第2の制御電圧電源DC2の一方の端子を、電流制限抵抗Rと第1の制御電圧電源DC1の間に接続する。そして、下層の応力制御部7の第2の制御端子8bを、電流制限抵抗Rを介して第2の制御電圧電源DC2の他方の端子に接続する。
【0071】
図15に、本実施形態の可変容量素子1の変形例4に係る回路構成を示す。変形例4においては、上層の応力制御部6の第1の制御端子8aを、電流制限抵抗Rを介して第1の制御電圧電源DC1の一方の端子に接続する。また、下層の応力制御部7の第1の制御端子8aを、電流制限抵抗Rを介して第2の制御電圧電源DC2の一方の端子に接続し、第2の制御端子8bを、電流制限抵抗Rを介して第2の制御電圧電源DC2の他方の端子に接続する。そして、上層の応力制御部6における第2の制御端子8bは、下層の応力制御部7の第2の制御端子8bと電流制限抵抗Rとの間に接続し、第1の制御電圧電源DC1の他方の端子は、電流制限抵抗Rと第2の制御電圧電源DC2との間に接続する。
【0072】
図16に、本実施形態の可変容量素子1の変形例5に係る回路構成を示す。変形例5においては、上層の応力制御部6の第1の制御端子8aと下層の応力制御部7の第2の制御端子8bを互いに接続すると共に、電流制限抵抗Rを介して制御電圧電源DCの一方の端子に接続する。また、上層の応力制御部6の第2の制御端子8bと下層の応力制御部7の第1の制御端子8aを互いに接続すると共に、電流制限抵抗Rを介して制御電圧電源DCの他方の端子に接続する。
【0073】
図17に、本実施形態の可変容量素子1の変形例6に係る回路構成を示す。変形例6においては、上層の応力制御部6の第1の制御端子8aと下層の応力制御部7の第2の制御端子8bを互いに接続すると共に、電流制限抵抗Rを介して制御電圧電源DCの一方の端子に接続する。また、上層の応力制御部6の第2の制御端子8bと下層の応力制御部7の第1の制御端子8aを互いに接続すると共に、電流制限抵抗Rを介して制御電圧電源DCの他方の端子に接続する。
【0074】
図18に、本実施形態の可変容量素子1の変形例7に係る回路構成を示す。変形例7においては、上層の応力制御部6の第1の制御端子8aを、電流制限抵抗Rを介して制御電圧電源DCの一方の端子に接続し、下層の応力制御部7の第2の制御端子8bを、電流制限抵抗Rを介して制御電圧電源DCの他方の端子に接続する。そして、上層の応力制御部6の第2の制御端子8bと、下層の応力制御部7の第1の制御端子8aとを接続する。
【0075】
図19に、本実施形態の可変容量素子1の変形例8に係る回路構成を示す。変形例8においては、上層の応力制御部6の第1の制御端子8aを、電流制限抵抗Rを介して制御電圧電源DCの一方の端子に接続し、下層の応力制御部7の第1の制御端子8aを、電流制限抵抗Rを介して制御電圧電源DCの他方の端子に接続する。そして、上層の応力制御部6の第2の制御端子8bと下層の応力制御部7の第2の制御端子8bとを接続する。
【0076】
以上のように、本実施形態の可変容量素子1を駆動する回路構成は種々の変更が可能であり、いずれの変形例においても、応力制御部6、7に制御電圧を印加することにより、可変容量素子本体2の静電容量Cacを増加させることができる。
【0077】
ところで、従来の、制御電圧に応じて静電容量を変化させる容量素子では、制御電圧を印加することにより、静電容量が減少する特性であった。本実施形態では、制御電圧を印加することにより静電容量が増加させることができるので、可変容量素子としての用途の幅を広げることが可能となる。
【0078】
[1−4 可変容量素子の製造方法]
次に、以上の構成を有する可変容量素子1の製造方法の一例を説明する。まず、図20A〜図20Cを用いて、一般的な従来の容量素子の製造方法について説明する。図20Aに示すように、所望の誘電体材料からなる誘電体シート20を用意する。誘電体シート20は、可変容量素子本体2においては、誘電体層4を構成するものであり、応力制御部6、7では、応力制御部用誘電体層10を構成するものである。これらの誘電体シート20は、ペースト状にした誘電体材料を、例えば、PET(ポリエチレンテレフタレート)フィルム上に所望の厚さに形成することによって形成することができる。また、可変容量素子本体2を構成する第1及び第2の可変容量素子電極5a、5b、第1及び第2の応力制御電極9a、9bの形成領域に対応する領域が開口されたマスクを用意する。
【0079】
次に、Pt、Pb、Pb/Ag、Ni、Ni合金等の金属粉末をペースト状にした導電ペーストを制御し、その導電ペースト21を、前段で用意したそれぞれのマスクを介して誘電体シート20上に塗布(シルク印刷等)する。これにより、誘電体シート20の一方の表面に、第1及び第2の可変容量素子電極5a、5b、第1及び第2の応力制御電極9a、9bがそれぞれ形成される。
【0080】
そして、図20Bに示すように、第1及び第2の可変容量素子電極5a、5b、第1及び第2の応力制御電極9a、9bが形成されたそれぞれの誘電体シート20を、各電極が印刷された面の向きを揃えて、所望の順番に積層する。さらに、この積層体の上下に電極が印刷されていない誘電体シート20を積層させて、圧着する。
【0081】
そして、図20Cに示すように、圧着した部材を還元性の雰囲気中で高温焼成して、誘電体シート20と導電ペースト21で形成された各電極とを一体化する。本実施形態では、このようにして可変容量素子1を形成する。
そうすると、容量素子の端部では、誘電体シート20上に電極が形成されていないため、焼結した後の全厚が、容量素子の中央部における全厚に比較して薄くなる。これにより、図20Cに示すように、容量素子の端部が薄くなり、機械的強度が低くなるという問題がある。本実施形態の可変容量素子1においては、機械的強度が低くなると、応力制御部6、7を構成しても、可変容量素子本体2にかかる引張応力を十分に発揮できないという問題がある。
【0082】
そこで、図21A〜図21Dを用いて、機械的強度を保持することのできる本実施形態の可変容量素子の製造方法について説明する。図21A〜図21Dでは、電極が端部に露出されない断面を図示している。
【0083】
まず、図21Aに示すように、所望の誘電体材料からなる誘電体シート20を用意する。誘電体シート20は、可変容量素子本体2においては、誘電体層4を構成するものであり、応力制御部6、7では、応力制御部用誘電体層10を構成するものである。これらの誘電体シート20は、ペースト状にした誘電体材料を、例えば、PET(ポリエチレンテレフタレート)フィルム上に所望の厚さに形成することによって形成することができる。また、第1及び第2の可変容量素子電極5a、5b、第1及び第2の応力制御電極9a、9bの形成領域に対応する領域が開口されたマスクを用意する。
【0084】
次に、Pt、Pb、Pb/Ag、Ni、Ni合金等の金属粉末をペースト状にした導電ペーストを調整し、その導電ペースト21を、前段で用意したそれぞれのマスクを介して誘電体シート20上に塗布(シルク印刷等)する。これにより、誘電体シート20の一方の表面に、第1及び第2の可変容量素子電極5a、5b、第1及び第2の応力制御電極9a、9bがそれぞれ形成される。
【0085】
次に、図21Bに示すように、誘電体シート20上に形成された各電極を構成する導電ペースト21の周囲を埋め込むように、導電ペースト21の周囲に誘電体材料膜22を形成する。ここで、誘電体シート20表面において、導電ペースト21が形成されない端部の幅は、全体の幅の10%〜20%であり、その部分が誘電体材料膜22で埋められる。そして、誘電体材料膜22の表面と導電ペースト21の表面がほぼ同じとなるようにする。
【0086】
そして、図21Cに示すように、各電極が形成されたそれぞれの誘電体シート20を、各電極が印刷された面の向きを揃えて、所望の順番に積層する。本実施形態の可変容量素子1のように、応力制御部6、7で可変容量素子本体2を挟持する場合には、第1及び第2の応力制御電極9a、9bを交互に複数層積層した後、第1及び第2の可変容量素子電極5a、5bを交互に複数層積層する。そして、さらに、第1及び第2の応力制御電極9a、9bを交互に複数層積層し、この積層体の上下に電極が印刷されていない誘電体シート20を積層させて、圧着する。
【0087】
そして、図21Dに示すように、圧着した部材を還元性の雰囲気中で高温焼成して、誘電体シート20と導電ペースト21で形成された各電極とを一体化する。本実施形態では、このようにして可変容量素子1を形成する。
【0088】
本実施形態の可変容量素子の製造方法では、誘電体シート20に形成された導電ペースト21の周囲が誘電体材料膜22によって埋め込まれるため、複数の誘電体シート20を重ねて焼成した場合に、可変容量素子1の周囲が薄くなるのを防ぐことができる。これにより、可変容量素子1の周辺の機械的強度を高めることができる。このため、応力制御部6、7において発生したクーロン力による引張応力を、可変容量素子本体2に十分に伝達することが可能となる。
【0089】
図21A〜図21Cでは、電極が端部に露出されない断面を図示しているが、積層される電極が対向する側面に交互に露出する断面においても、導電ペースト21が形成されない部分に誘電体材料膜22を成膜する。これにより、信号端子や制御端子が形成される側の周囲においても、可変容量素子1が薄くなるのを防ぐことができ、より効果的に引張応力を発生させることができる。
【0090】
〈2.第2の実施形態:可変容量素子〉
次に、本開示の第2の実施形態に係る可変容量素子について説明する。図22は、本実施形態の可変容量素子24の概略構成図である。図22において、図1に対応する部分には同一符号を付し重複説明を省略する。本実施形態は、可変容量素子本体2の誘電体層4の厚みw1と、応力制御部6、7における応力制御部用誘電体層10の厚みw2が異なる例である。
【0091】
本実施形態では、応力制御部6、7における応力制御部用誘電体層10の厚み(第1及び第2の応力制御電極9a、9b間の距離)w2を可変容量素子本体2の誘電体層4の厚み(第1及び第2の可変容量素子電極5a、5b間の距離)w1よりも小さく形成している。これにより、応力制御部6、7での電界強度が高くなり、より大きな応力を発生させることが可能となる。その影響により、可変容量素子本体2にかかる引張応力が大きくなり、応力制御部6、7に制御電圧を印加した場合、可変容量素子本体2の静電容量Cacがより増大しやすくなる。
【0092】
〈3.第3の実施形態:可変容量素子〉
次に、本開示の第3の実施形態に係る可変容量素子について説明する。図23は、本実施形態の可変容量素子25の概略構成図である。図23において、図1に対応する部分には同一符号を付し、重複説明を省略する。本実施形態は、可変容量素子本体2の誘電体層26の材料と、応力制御部6、7における応力制御部用誘電体層27の材料を異ならせる例である。
【0093】
本実施形態では、応力制御部用誘電体層27として、第1及び第2の応力制御電極9a、9bに電圧を印加することで、その電界方向に圧縮収縮しやすい材料を用いる例とする。例えば、可変容量素子本体2の誘電体層26の弾性率が、応力制御部6、7における応力制御部用誘電体層27の弾性率よりも大きい条件の材料を用いることができる。その他、可変容量素子本体2の誘電体層26のポアソン比が、応力制御部6、7における応力制御部用誘電体層27のポアソン比よりも小さい材料を用いることができる。このような条件の材料を用いることにより、より多くの引張応力を可変容量素子本体2に与えることができ、可変容量素子本体2の静電容量Cacをより多く増加させることができる。
【0094】
また、本実施形態の可変容量素子25を、図21A〜図21Dで示す工程で作成し、かつ、応力制御部6、7において、図21A〜図21Dの誘電体材料膜22に対応する部分を、応力制御部用誘電体層27よりも弾性率の大きな材料で構成してもよい。このように、応力制御部6、7内において、第1及び第2の応力制御電極9a、9bを囲む部分を弾性率の大きな材料で埋め込むことにより、周囲に形成された誘電体材料膜22が梁の役割を果たす。これにより、可変容量素子本体2に、より効果的に引張応力を発生させることができる。なお、応力制御部6、7では、第1及び第2の応力制御電極9a、9bで挟持される応力制御部用誘電体層27以外の誘電体層の材料を、応力制御部用誘電体層27の弾性率よりも大きい弾性率を有する材料としてもよい。
【0095】
その他、応力制御部6、7における応力制御部用誘電体層27として、その電界方向へ収縮する材料(例えばPZT)を用いるようにしてもよい。そうすることで、可変容量素子本体2により多くの引張応力を与えることができ、結果、小さな制御電圧で、可変容量素子本体2の静電容量Cacをより多く増加することができる。
【0096】
上述した第1及び第2の実施形態に係る可変容量素子においても、図21A〜図21Dに示した製造方法を用いて形成することにより、機械的強度の高い可変容量素子とすることができる。なお、この場合も、前述したように、第1及び第2の応力制御電極9a、9bを囲む部分を弾性率の大きな材料で埋め込むように、誘電体材料膜22の材料を選択するのが好ましい。このような材料を用いることで、第1及び第2の応力制御電極9a、9bの周囲に形成された誘電体材料膜22が梁の役割を果たすため、より大きな引張応力を可変容量素子本体2に発生させることができる。
【0097】
上述した第1〜第3の実施形態に係る可変容量素子では、可変容量素子本体を構成する可変容量素子電極は複数層積層された構成としていたが、可変容量素子本体は、誘電体層を挟持する少なくとも1対の可変容量素子電極が構成されていればよい。すなわち、可変容量素子本体の電極数は、所望の静電容量が得られる構成であれば、種々の変更が可能である。
【0098】
また、上述した第1〜第3の実施形態に係る可変容量素子では、可変容量素子本体を挟持して応力制御部を構成する例としたが、可変容量素子本体の一方の方向にのみ応力制御部を構成する例としてもよい。この場合も、図4で示したように、制御電圧を印加することで、可変容量素子本体の静電容量を増加させることができる。また、可変容量素子電極と、応力制御電極とを積層する構成としたが、応力制御部を、可変容量素子本体の、可変容量素子電極の積層方向と直交する方向の側面に設ける構成としてもよい。
【0099】
また、上述した第1〜第3の実施形態では、応力制御部を、応力制御部用誘電体層を介して第1及び第2の応力制御電極を複数積層させた構成としたが、これに限られるものではなく、容量素子本体に引張応力を印加することのできる構成であればよい。例えば、応力制御部を圧電素子などで構成することも可能である。応力制御部を圧電素子で構成する場合には、その圧電素子によって容量素子本体の誘電体層に引張応力をかけることにより、容量素子本体の静電容量を増加させることができる。その他、磁力を用いて容量素子本体の誘電体層に引張応力を印加する構成としてよい。また、本開示は、上述した実施形態に限られるものではなく、種々の変更、組み合わせが可能である。
【0100】
ところで、上述の第1〜第3の実施形態では、容量素子本体の誘電体層の形成材料として強誘電体材料を用い可変容量素子とする例としたが、容量素子本体の容量が電圧の印加によって変化しない容量素子にも、本開示を適用することができる。この場合、応力制御用電圧を制御することで、容量素子本体の静電容量を変化させることができる。よって、容量素子全体としては、可変容量素子としての機能を有することになる。
【0101】
また、容量が電圧の印加によって変化しない容量素子に応力制御部を構成することにより、複数の容量素子間で、静電容量の値を合わせこむことが可能となる。これにより、このような容量素子を電子機器の回路に用いた場合には、電子機器の性能のバラツキを抑えることができる。
【0102】
また、上述の第1〜第3の実施形態では、容量素子本体の誘電体層の形成材料として強誘電体材料を用い、その強誘電体材料は電圧を加えることで電界方向へ伸張する特性を有する場合を例としたが、電圧を加えることで電界方向へ収縮する特性を有する誘電体材料を用いる場合にも、本開示をその特性に適合させ適用することができる。すなわち、容量素子本体に例えば前述のPZT(チタン酸ジルコン酸鉛)を用いる場合は、応力制御部に制御電圧を与えることで容量素子本体へ圧縮応力を与える構成にすることで、容量素子本体の静電容量を増加させることができる。例えば、その圧縮応力を発生させるには、応力制御部に制御電圧を与えることで容量素子本体の電界方向へ応力制御部が伸張するようにすればよい。
【0103】
なお、本開示に好適な容量素子の容量C(F)は、使用する周波数f(Hz)にも依存する。本開示は、インピーダンスZ(オーム)(Z=1/2πfc)が2オーム以上、好ましくは15オーム以上、さらに好ましくは100オーム以上となる容量C(F)であるの容量素子に好適である。
【0104】
〈4.第4の実施形態:共振回路〉
次に、本開示の第4の実施形態に係る共振回路について説明する。本実施形態は本開示の容量素子を共振回路に適用した例であり、特に、第1の実施形態における可変容量素子1を適用した例を示す。また、本実施形態では、共振回路を非接触ICカードに用いた例を示す。
【0105】
図24は、本実施形態の共振回路を用いた非接触ICカード50の受信系回路部のブロック構成図である。なお、本実施形態では、説明を簡略化するために、信号の送信系(変調系)回路部は省略している。送信系回路部の構成は、従来の非接触ICカード等と同様の構成である。また、図24において、図2Bに対応する部分には同一符号を付し重複説明を省略する。
【0106】
非接触ICカードは、図24に示すように、受信部71(アンテナ)と、整流部72と、信号処理部73とを備える。
【0107】
受信部71は、共振コイル74及び共振コンデンサ75からなる共振回路で構成され、非接触ICカード50のR/W(不図示)から送信される信号をこの共振回路で受信する。なお、図24では、共振コイル74をそのインダクタンス成分74a(L)と抵抗成分74b(r:数オーム程度)とに分けて図示している。
【0108】
共振コンデンサ75は、容量Coのコンデンサ75aと、受信信号の電圧値(受信電圧値)に応じて容量Cvが変化する可変容量素子本体2とが並列に接続されている。すなわち、本実施形態では、従来のアンテナ(共振コイル74とコンデンサ75aとからなる共振回路)に可変容量素子本体2を並列接続した構成となる。また、可変容量素子本体2は、図1に示すように、応力制御部6、7を有する可変容量素子1に組み込まれて構成されたものである。
【0109】
コンデンサ75aは、従来のアンテナと同様に、常誘電体材料で形成されたコンデンサを用いる。常誘電体材料で形成されたコンデンサ75aは、比誘電率が低く、入力電圧の種類(交流または直流)及びその電圧値に関係なくその容量はほとんど変化しない。それゆえ、コンデンサ75aは、入力信号に対して非常に安定した特性を有する。従来のアンテナでは、アンテナの共振周波数がずれないようにするために、このような入力信号に対して安定性の高い常誘電体材料で形成されたコンデンサを用いる。
【0110】
なお、実際の回路上では、共振コイル74のインダクタンス成分Lのばらつきや信号処理部73内の集積回路の入力端子の寄生容量などによる受信部71の容量変動(数pF程度)が存在し、その変動量は非接触ICカード50毎に異なる。それゆえ、本実施形態では、これらの影響を抑制(補正)するために、コンデンサ75aの電極パターンをトリミングして容量Coを適宜調整している。
【0111】
整流部72は、整流用ダイオード76と整流用コンデンサ77とからなる半波整流回路で構成され、受信部71で受信した交流電圧を直流電圧に整流して出力する。
【0112】
信号処理部73は、主に半導体素子の集積回路(LSI:Large Scale Integration)で構成され、受信部71で受信した交流信号を復調する。信号処理部73内のLSIは整流部72から供給される直流電圧により駆動される。なお、LSIとしては、従来の非接触ICカードと同様のものを用いることができる。
【0113】
本実施形態では、受信部に用いる可変容量素子は、応力制御部が構成されているために、可変の共振コンデンサそのものに印加される制御電圧だけでなく応力制御部に印加する制御電圧によっても容量を制御することが可能である。このため、より低い電圧で大きな可変幅を得られる。また可変幅が大きくなる分共振コンデンサへの変化負担を減らせるため共振コンデンサの誘電体を厚くすれば耐圧が向上しより大きなAC電圧を扱うことが可能となる。
【0114】
本実施形態では、共振回路の可変容量素子として、第1の実施形態の可変容量素子を用いる例としたが、第2の実施形態又は第3の実施形態の可変容量素子を用いる例としてもよい。さらに、可変容量素子1を駆動する回路構成として、図2A及び図2Bに示す構成を適用したが、図12〜図19の回路構成を適用してもよい。
【0115】
ところで、第1〜第3の実施形態で示した本開示の可変容量素子は、様々な電子機器に適用することが可能である。電子機器に適用する場合には、例えば、本開示の可変容量素子を、通信システム、給電装置及び受電装置からなるワイヤレス充電システム、電源装置等に組み込んで用いることができる。以下に、本開示の可変容量素子を用いて構成した通信システム、ワイヤレス充電システム、及び電源装置を示し、また、それらを用いた電子機器を例示する。
【0116】
〈5.第5の実施形態:通信システム〉
図25に、本開示の第5の実施形態に係る通信システムの概略構成図を示す。本実施形態の通信システム200は、互いに非接触で通信を行う送信装置201と受信装置202とから構成される。本実施形態の通信システム200は、例えば、Felica(登録商標)に代表されるような非接触ICカード規格と、近距離無線通信(NFC:Near Field Communication)規格とを組み合わせた通信システムである。すなわち、本実施形態の通信システム200を構成する受信装置202は、第4の実施形態に示した非接触ICカード50に相当し、本実施形態では、非接触ICカード50の信号処理部73の構成をより詳細に記載している。なお、図25では電力供給に関する配線は、破線矢印で示している。
【0117】
まず、送信装置201について説明する。送信装置201は、受信装置202に対して非接触でデータを読み書きするリーダライタ機能を有するものであり、一次側アンテナ部(送信側アンテナ部)203、送信側システム制御部209、変調回路207、復調回路208を備える。さらに、本実施形態の送信装置201は、送信信号部205、可変インピーダンスマッチング部204、送受信制御部206を備える。
【0118】
一次側アンテナ部203は、第4の実施形態に示した受信部71と同様の構成を有している。すなわち、一次側アンテナ部203は、図示を省略するが、共振コイルと共振コンデンサとからなる共振回路で構成され、その共振コンデンサは第1〜第3の実施形態に示した可変容量素子を備える構成とされている。一次側アンテナ部203では、共振回路により所望の周波数の送信信号を放射すると共に、後述する受信装置202からの応答信号を受信する。
【0119】
送信側システム制御部209は、外部からの指令や内蔵するプログラムにしたがって、各種制御用のコントロール信号を生成し、変調回路207及び送受信制御部206を制御するとともに、指令に対応した送信データを生成し変調回路207に供給する。また、送信側システム制御部209は、復調回路208で復調された応答データに基づいて所定の処理を行う。
【0120】
変調回路207は、送信側システム制御部209から入力された送信データを変調し、該変調した送信データを送信信号部205に送る。復調回路208は、一次側アンテナ部203で受信した応答信号を、可変インピーダンスマッチング部204を介して取得し、該応答信号を復調する。そして、復調回路208は、復調した応答データを送信側システム制御部209に供給する。
【0121】
送信信号部205は、変調回路207から出力された送信データにより所望の周波数(13.56MHz)のキャリア信号を変調し、該変調したキャリア信号を可変インピーダンスマッチング部204に送出する。
可変インピーダンスマッチング部204は、送信信号部205と一次側アンテナ部203との間でインピーダンスの整合を取る回路であり、図25には示さないが、第1〜第3の実施形態で示した本開示の可変容量素子を含む回路である。
【0122】
送受信制御部206は、送信信号部205から可変インピーダンスマッチング部204に送出されるキャリア信号の送信電圧、送信電流などの通信状態をモニタリングし、可変インピーダンスマッチング部204及び一次側アンテナ部203を制御する。このとき、送受信制御部206は、送信信号部205と一次側アンテナ部203との間のインピーダンスマッチング及び一次側アンテナ部203の共振周波数を最適化する。具体的には、可変インピーダンスマッチング部204及び一次側アンテナ部203を構成する本開示の可変容量素子(図示せず)の容量を送受信制御部206によって制御することで、インピーダンスや共振周波数を調整する。
【0123】
次に、受信装置202について説明する。受信装置202は、データキャリアである非接触ICカードを構成するものである。受信装置202は、二次側アンテナ部(受信側アンテナ部)210、整流部211、定電圧部212、受信制御部213、復調回路217、受信側システム制御部214、変調回路216、バッテリ215を備える。
【0124】
二次側アンテナ部210は、第4の実施形態に示した受信部71と同様の構成を有している。すなわち、二次側アンテナ部210は、図示を省略するが、共振コイルと共振コンデンサとで構成される共振回路からなり、その共振コンデンサは、第1〜第3の実施形態に示した本開示の可変容量素子を備える構成とされている。二次側アンテナ部210は、送信装置201と電磁結合により通信を行う部分であり、送信装置201の一次側アンテナ部が発生する磁界を受け、送信装置201からの送信信号を受信する。
【0125】
整流部211は、例えば整流用ダイオードと整流用コンデンサとからなる半波整流回路で構成され、二次側アンテナ部210で受信した交流電力を直流電力に整流して出力する。
定電圧部212は、整流部211から供給された電気信号に対して電圧変動(データ成分)の抑制処理及び安定化処理を施し、該処理された直流電力を出力する。整流部211及び定電圧部212を介して出力された直流電力は、受信装置202内のICを動作させるための電源として使用される。
【0126】
受信制御部213は、受信信号の大きさや、電圧/電流の位相などを判断し、二次側アンテナ部210の共振特性を制御することで受信時における共振周波数の最適化を行う。具体的には、二次側アンテナ部210を構成する本開示の可変容量素子(図示せず)の容量を受信制御部213によって制御することで共振周波数を調整する。
【0127】
復調回路217は、二次側アンテナ部210で受信した受信信号を復調し、該復調した信号を受信側システム制御部214に送出する。
受信側システム制御部214は、復調回路217で復調された信号に基づいて、その内容を判断して必要な処理を行い、変調回路216及び受信制御部213を制御する。
変調回路216は、受信側システム制御部214で判断された結果(復調信号の内容)に従って受信キャリアを変調し、これにより、二次側アンテナ部210から一次側アンテナ部203に送信する応答信号を生成する。
【0128】
バッテリ215は、受信側システム制御部214に電力を供給する。このバッテリ215への充電は、外部電源219に接続することで行われる。このように、本実施形態の受信装置202では、外部電源219から電力が供給されるバッテリが内蔵されていることで、定電圧部212を介して出力される電力よりも安定した電力を供給でき、安定した動作が可能となる。
【0129】
本実施形態の通信システム200では、送信装置201の一次側アンテナ部203及び受信装置202の二次側アンテナ部210間において、電磁結合を介して非接触でデータ通信を行う。それゆえ、本実施形態では、送信装置201及び受信装置202において効率良く通信を行うために、一次側アンテナ部203及び二次側アンテナ部210の共振回路が同じキャリア周波数(本実施形態では13.56MHz)で共振するように構成されている。
【0130】
そして、本実施形態では、一次側アンテナ部203、二次側アンテナ部210、及び可変インピーダンスマッチング部204には本開示の可変容量素子を用いられており、その容量を増減させることができる。これにより、共振周波数及びインピーダンスマッチング特性の2つを最適に保つことで特性を最良にすることができる。
【0131】
また、一次側アンテナ部203及び二次側アンテナ部210を構成する共振回路の共振コンデンサに本開示の可変容量素子が組み込まれているため、それぞれの共振周波数は常に最適に保持することができる。このため、様々な要因により受信共振周波数及び/又は送信共振周波数がずれても、その共振周波数のずれを自身の装置内で容易に調整することができ、安定した通信特性を得ることができる。
【0132】
〈6.第6の実施形態:ワイヤレス充電システム〉
次に、本開示の第6の実施形態に係るワイヤレス充電システムについて説明する。図26は、本実施形態のワイヤレス充電システム220の概略構成図である。本実施形態のワイヤレス充電システム220は、ワイヤレス(非接触)で給電(充電)を行うための装置であり、ワイヤレスの方式としては電磁誘導や磁界共鳴などが適応可能である。図26において、図25に対応する部分には同一符号を付し、重複説明を省略する。なお、本実施形態では、送信装置201は、所望の電子機器に非接触で電力を供給する給電装置を構成するものであり、受信装置221は、携帯機器に代表されるような給電される側の受電装置を構成するものである。
【0133】
本実施形態では、受信装置221は、第5の実施形態に係る通信システム200における受信装置202の定電圧部212の部分が充電制御部218とされている。充電制御部218は、整流部211から供給された電気信号を、バッテリ215に供給してバッテリ215に充電すると共に、受信制御部213を動作させるための電力として受信制御部213に供給する。また、充電制御部218は、充電状況をモニタし、該モニタ結果を受信側システム制御部214に出力する。なお、本実施形態では、充電制御部218には外部から外部電源219を接続することによっても充電が可能とされている。
【0134】
このようなワイヤレス充電システム220では、送信側システム制御部209で発生される信号に基づいて一次側アンテナ部(給電側アンテナ部)203から電力伝送の為の電磁波が放射され、その電磁波を二次側アンテナ部(受電側アンテナ部)210で受ける。そして、二次側アンテナ部210で受信した信号が整流部211で直流電力とされ、その直流電力が充電制御部218を介してバッテリ215に充電される。
【0135】
また、本実施形態のワイヤレス充電システム220においても、送信装置201側から送信された信号は二次側アンテナ部210で受信され、該受信信号は復調回路217により復調される。そして、復調されたデータの内容が受信側システム制御部214で判断され、その結果に従って変調回路216により受信キャリアを変調することで応答がなされる。この一連の認識処理により、方式外の機器や金属などへの電力伝送を回避することができる。長時間の充電を行うため、このような認識処理を適宜間欠で行って安全性を確保しており、認識処理において正しいと判断された場合には、送信信号は電力伝送のために無変調の出力となる。
【0136】
また、本実施形態のワイヤレス充電システム220では、充電状況は、上述のように、受信装置221の充電制御部218でモニタされ、最適な充電電流になるように受信側システム制御部214を介して送信装置201に充電状況の情報が送られる。受信装置221から返された情報は送信装置201の復調回路208により復調されたのち内容を判断され、送信側システム制御部209で必要な処理が実行される。
【0137】
その他、第5の実施形態に係る通信システムと同様の処理がなされる。そして、本実施形態においても、可変インピーダンスマッチング部204、一次側アンテナ部203及び二次側アンテナ部210に本開示の可変容量素子が組み込まれており、第5の実施形態と同様の効果を得ることができる。
【0138】
〈7.第7の実施形態:電源装置〉
次に、本開示の第7の実施形態に係る電源装置について説明する。図27は、本実施形態の電源装置230を示す概略構成図である。本実施形態では、商用電源236の電圧(AC100V)を電源供給部である電源トランス235を介して降圧する電源装置を例に挙げ説明する。
【0139】
本実施形態の電源装置230は、電源トランス235、可変インピーダンス231、整流回路232、エラーアンプ234、定電圧回路233、第1基準電圧電源239、第2基準電圧電源238を備える。
【0140】
電源トランス235は、一次側トランス235aと二次側トランス235bとを備える。一次側トランス235aの一端にはAC100Vの商用電源236の一端が接続され、一次側トランス235aの他端には商用電源236の他端が接続されている。また、二次側トランス235bの一端には可変インピーダンス231が接続されており、他端には整流回路232が接続されている。電源トランス235は、商用電源236の電圧を一次側トランス235aと二次側トランス235bとの巻き数比に対応する割合で降圧する。
【0141】
可変インピーダンス231は、図示を省略するが、第1〜第3の実施形態で示した本開示の可変容量素子を含んで構成されており、可変インピーダンス231は二次側トランス235b、整流回路232、エラーアンプ234に接続されている。可変インピーダンス231は、可変容量素子の容量を増減してインピーダンスを変化させることで二次側トランス235bから入力される交流電圧を増減させ、その増減された交流電圧を整流回路232に供給する。
【0142】
整流回路232は、例えば整流ダイオードと整流コンデンサとからなる半波整流回路で構成されている。整流回路232は、整流ダイオードのアノード側に可変インピーダンス231が接続され、カソード側に二次側トランス235bの可変インピーダンス231の接続側とは反対側の端子が接続されている。また、整流回路232の出力端子は定電圧回路233に接続されると共にエラーアンプ234に接続されている。整流回路232は、可変インピーダンス231から入力された交流電圧を直流電圧に整流してエラーアンプ234及び定電圧回路233に供給する。
【0143】
定電圧回路233は、整流回路232に接続されている。また、定電圧回路233の他の端子には第1基準電圧電源239が接続され、更に他の端子は負荷237に接続されている。定電圧回路233では、第1基準電圧電源239から供給される基準電圧Vref1と整流回路232から入力される直流電圧とを比較して、負荷237に一定な直流電圧を供給する。
【0144】
エラーアンプ234は、第2基準電圧電源238、整流回路232、可変インピーダンス231に接続されている。エラーアンプ234は、整流回路232によって整流された直流電圧と、第2基準電圧電源238から供給される基準電圧Vref2とを比較することで、可変インピーダンス231のインピーダンスを制御している。通常、第2基準電圧電源238から供給される基準電圧Vref2は、第1基準電圧電源239から供給される基準電圧Vref1より2V程度高めに設定する。
【0145】
本実施形態の電源装置230では、電源トランス235の一次側トランス235aと二次側トランス235bの巻き数比に対応する割合で降圧された電圧を整流し、電圧降下型の定電圧回路233により負荷237に一定の電圧を提供することができる。
【0146】
ところで、このような電源装置230では、負荷電流の増減や一次側トランス235aの電圧変化により、整流回路232から出力される電圧が変化してしまう。これに対し、本実施形態では、負荷電流が大きく二次側トランス235bの交流電圧が下がった場合にはインピーダンスを下げ、商用電源236の電圧が大きくなり二次側トランス235bの交流電圧が上がった場合にはインピーダンスを上げる。これにより、整流回路232に入力される交流電圧を安定化させ、さらには定電圧回路233の入力電力も安定に制御することができる。
【0147】
また、このような電源装置230では、電圧降下型の定電圧回路233は基準電圧Vref1と負荷237に加わる電圧とが同じになるように、自身の電圧降下を増減させて電圧の安定化を図っている。この電圧降下分が電源装置230を構成する定電圧回路233における電力ロスのほとんどを占めている。したがって、理想的には、定電圧回路233の入力電圧が定電圧回路233の最小動作電圧になるように制御することができればロスを最小化できることになる。
【0148】
本実施形態では、二次側トランス235bと整流回路232との間に上述した本開示の可変容量素子を含む可変インピーダンス231を挿入し、可変容量素子の容量を増減させることでインピーダンスを変化させ、交流電圧を増減させることができる。これにより、定電圧回路233の入力電圧値を定電圧回路233の最小動作電圧付近の値になるように制御することができ、定電圧回路233における電力ロスを低減することができる。
【0149】
また、従来の一般的な電圧降下型の定電圧回路では可変抵抗により電圧を安定化させているため電力ロスが発生していた。これに対し、本実施形態では可変インピーダンス231に構成される可変容量素子の容量を変化させて電圧降下を生じさせているため、抵抗成分が発生せず、電力ロスが発生しない。
【0150】
本実施形態では、商用電源236と電源トランス235とを用いた電源装置230を例に説明したが、SW電源(スイッチ電源)として考えた場合にも同様の構成を取ることができる。例えば、入力を100KHzのスイッチング周波数とすれば同じ回路が構成できる。また、本実施形態では、出力電圧は一系統としたが、トランス出力端子を複数とすれば、複数の電源系として用いることができる。
【0151】
上述した通信システム、ワイヤレス充電システム、電源装置は、適宜組み合わせて様々な電子機器に適用させることができる。例えば、通信システムと、ワイヤレス充電システムとを組み合わせてもよく、このような電子機器としては、例えば、携帯電話、スマートフォン、タブレットPC(Personal Computer)、ノートPC、リモートコントローラー、ワイヤレススピーカー、カムコーダー、デジタルカメラ、ウォークマン(登録商標)、3Dメガネが挙げられる。また、通信システムと電源装置とを組み合わせてもよく、このような電子機器としては、例えば、タブレットPC、ノートPC、デスクトップPC、プリンター、プロジェクター、液晶TV(Television)、冷蔵庫、DVD(Digital Versatile Disk)/BD(Blu-ray Disk:登録商標)プレーヤー、DVD/BDレコーダー、電気自動車が挙げられる。また、ワイヤレス充電システムと電源装置とを組み合わせてもよく、このような電子機器としては、例えば、ノートPC、ポータブルTV、ラジオ、ラジオカセットレコーダー、電動歯ブラシ、電動ひげそり器、アイロン、電気自動車が挙げられる。また、通信システム、ワイヤレス充電システム及び電源装置を組み合わせてもよく、このような電子機器としては、例えばノートPC、ポータブルTV、ラジオ、ラジオカセットレコーダー、電気自動車が挙げられる。
これら各装置を組み合わせる場合には、各装置を制御するための制御部は装置毎に設けてもよく、装置間で共通で用いることができる複数の制御部であれば、それらを一体的に構成してもよい。
【0152】
そして、これらの電子機器では、通信システム、ワイヤレス充電システム、電源装置に、上述した本開示の可変容量素子が組み込まれているため、製品の信頼性が向上する。また、上述の第5〜第7の実施形態では、それぞれの装置に、第1〜第3の実施形態で示した可変容量素子を組み込む構成としたが、第1〜第3の実施形態に係る可変容量素子を組み合わせた素子を組み込む構成としてもよく、適宜変更可能である。
【0153】
また、本開示は、以下の構成をとることができる。
(1)
誘電体層と誘電体層を挟持して前記誘電体層に所望の電界を発生させる少なくとも1対の容量素子電極とで構成される容量素子本体と、
前記容量素子本体の前記誘電体層に発生する応力を制御し、前記容量素子本体の静電容量を増加させる応力制御部と
を有して構成される容量素子。
(2)
前記応力制御部は、応力制御部用誘電体層と、前記応力制御部用誘電体層内に複数積層された応力制御電極とから構成され、
前記応力制御電極に所望の制御電圧を印加することにより、前記容量素子本体の静電容量を増加させる
(1)に記載の容量素子。
(3)
前記応力制御部は、前記容量素子本体の誘電体層の厚さ方向に積層されている
(1)又は(2)に記載の容量素子。
(4)
前記応力制御部は、前記容量素子本体を挟持して前記容量素子本体の誘電体層の厚さ方向に積層されている
(1)〜(3)のいずれかに記載の容量素子。
(5)
前記容量素子電極と前記応力制御電極は互いに平行に積層されている
(2)〜(4)のいずれかに記載の容量素子。
(6)
前記誘電体層は制御電圧に応じて容量が変化する強誘電体材料で構成されている
(2)〜(5)のいずれかに記載の容量素子。
(7)
前記応力制御電極は、前記容量素子電極と電気的に分離されている
(2)〜(6)のいずれかに記載の容量素子。
(8)
前記容量素子本体では、誘電体層を介して、複数の容量素子電極が積層されている
(1)〜(7)のいずれかに記載の容量素子。
(9)
前記応力制御部の応力制御用誘電体層の厚みは、前記容量素子本体の誘電体層の厚みよりも薄く構成されている
(2)〜(8)のいずれかに記載の容量素子。
(10)
前記容量素子本体を挟持して積層されている2つの応力制御部は、それぞれ異なる制御電圧電源に接続されており、前記2つの応力制御部には対応する制御電圧電源から供給される制御電圧が独立に印加される
(4)〜(9)のいずれかに記載の容量素子。
(11)
前記容量素子本体を挟持して積層されている2つの応力制御部は、2つの制御電圧電源を介して直列又は並列に接続されており、前記2つの応力制御部内における電界方向が同方向又は逆方向とされている
(4)〜(10)のいずれかに記載の容量素子。
(12)
前記容量素子本体を挟持して積層されている2つの応力制御部は、1つの制御電圧電源を介して直列又は並列に接続されており、前記2つの応力制御部内における電界方向が同方向又は逆方向とされている (4)〜(11)のいずれかに記載の容量素子。
(13)
誘電体層となる誘電体シート上に所望の電極形状となるように導電ペーストを塗布して容量素子電極を形成し、前記容量素子電極の周囲を埋め込むように前記誘電体シート上部に誘電体材料膜を形成する工程と、
前記容量素子電極が形成された誘電体シートを複数層積層することにより、容量素子本体となる積層体を形成する工程と、
前記積層体を焼成処理することにより、複数の容量素子電極が誘電体層を介して積層された容量素子本体を形成する工程と、
前記容量素子本体の前記誘電体層に発生する応力を制御し、前記容量素子本体の静電容量を増加させる応力制御部を前記容量素子本体に接合して形成する工程と
を含む容量素子の製造方法。
(14)
前記応力制御部は、応力制御部用誘電体層となる誘電体シート上に所望の電極形状となるように導電ペーストを塗布して応力制御電極を形成し、前記応力制御電極の周囲を埋め込むように前記誘電体シート上部に誘電体材料膜を形成する工程と、前記応力制御電極が形成された誘電体シートを複数層積層することにより、応力制御部となる積層体を形成する工程と、で形成され、
前記焼成処理は、前記応力制御部となる積層体と前記容量素子本体となる積層体とを積層した後に行うことにより、前記容量素子本体と前記応力制御部とを一体化する
(13)に記載の容量素子の製造方法。
(15)
誘電体層と誘電体層を挟持して前記誘電体層に所望の電界を発生させる少なくとも1対の容量素子電極とで構成される容量素子本体と、前記容量素子本体の前記誘電体層に発生する応力を制御し、前記容量素子本体の静電容量を増加させる応力制御部とを有して構成される容量素子を含む共振コンデンサと、
前記共振コンデンサに接続された共振コイルと
を備える共振回路。
(16)
前記応力制御部は、応力制御部用誘電体層と、前記応力制御部用誘電体層内に複数積層された応力制御電極とから構成され、
前記応力制御電極に所望の制御電圧を印加することにより、前記容量素子本体の静電容量を増加させる
(15)に記載の共振回路。
(17)
前記応力制御部は、前記容量素子本体を挟持して前記容量素子本体の誘電体層の厚さ方向に積層されている
(15)又は(16)に記載の共振回路。
(18)
前記容量素子本体を挟持して積層されている2つの応力制御部は、それぞれ異なる制御電圧電源に接続されており、前記2つの応力制御部は対応する制御電圧電源から供給される制御電圧が独立に印加される
(17)に記載の共振回路。
(19)
前記容量素子本体を挟持して積層されている2つの応力制御部は、2つの制御電圧電源を介して直列又は並列に接続されており、前記2つの応力制御部内における電界方向が同方向又は逆方向とされている
(17)又は(18)に記載の共振回路。
(20)
前記容量素子本体を挟持して積層されている2つの応力制御部は、1つの制御電圧電源を介して直列又は並列に接続されており、前記2つの応力制御部内における電界方向が同方向又は逆方向とされている
(17)又は(18)に記載の共振回路。
(21)
第1誘電体層と前記第1誘電体層を挟持して前記第1誘電体層に所望の電界を発生させる少なくとも1対の第1容量素子電極とで構成される第1容量素子本体と、前記第1容量素子本体の前記第1誘電体層に発生する応力を制御し、前記第1容量素子本体の静電容量を増加させる第1応力制御部とを有して構成される第1容量素子を含む第1共振コンデンサと、前記第1共振コンデンサに接続された第1共振コイルとを有する送信側アンテナ部を備える送信装置と、
第2誘電体層と前記第2誘電体層を挟持して前記第2誘電体層に所望の電界を発生させる少なくとも1対の第2容量素子電極とで構成される第2容量素子本体と、前記第2容量素子本体の前記第2誘電体層に発生する応力を制御し、前記第2容量素子本体の静電容量を増加させる第2応力制御部とを有して構成される第2容量素子を含む第2共振コンデンサと、前記第2共振コンデンサに接続された第2共振コイルとを有する受信側アンテナ部を備える受信装置と
を含む通信システム。
(22)
第1誘電体層と前記第1誘電体層を挟持して前記第1誘電体層に所望の電界を発生させる少なくとも1対の第1容量素子電極とで構成される第1容量素子本体と、前記第1容量素子本体の前記第1誘電体層に発生する応力を制御し、前記第1容量素子本体の静電容量を増加させる第1応力制御部とを有して構成される第1容量素子を含む第1共振コンデンサと、前記第1共振コンデンサに接続された第1共振コイルとを有する給電側アンテナ部を備える給電装置と、
第2誘電体層と前記第2誘電体層を挟持して前記第2誘電体層に所望の電界を発生させる少なくとも1対の第2容量素子電極とで構成される第2容量素子本体と、前記第2容量素子本体の前記第2誘電体層に発生する応力を制御し、前記第2容量素子本体の静電容量を増加させる第2応力制御部とを有して構成される第2容量素子を含む第2共振コンデンサと、前記第2共振コンデンサに接続された第2共振コイルとを有する受電側アンテナ部を備える受電装置と
を含むワイヤレス充電システム。
(23)
電源供給部と、
誘電体層と誘電体層を挟持して前記誘電体層に所望の電界を発生させる少なくとも1対の容量素子電極とで構成される容量素子本体と、前記容量素子本体の前記誘電体層に発生する応力を制御し、前記容量素子本体の静電容量を増加させる応力制御部とを有して構成される容量素子を含む共振コンデンサを含んで構成された可変インピーダンスと
を含む電源装置。
(24)
第1誘電体層と前記第1誘電体層を挟持して前記第1誘電体層に所望の電界を発生させる少なくとも1対の第1容量素子電極とで構成される第1容量素子本体と、前記第1容量素子本体の前記第1誘電体層に発生する応力を制御し、前記第1容量素子本体の静電容量を増加させる第1応力制御部とを有して構成される第1容量素子を含む第1共振コンデンサと、前記第1共振コンデンサに接続された第1共振コイルとを有する送信側アンテナ部を備える送信装置と、
第2誘電体層と前記第2誘電体層を挟持して前記第2誘電体層に所望の電界を発生させる少なくとも1対の第2容量素子電極とで構成される第2容量素子本体と、前記第2容量素子本体の前記第2誘電体層に発生する応力を制御し、前記第2容量素子本体の静電容量を増加させる第2応力制御部とを有して構成される第2容量素子を含む第2共振コンデンサと、前記第2共振コンデンサに接続された第2共振コイルとを有する受信側アンテナ部を備える受信装置と、
前記第1容量素子及び前記第2容量素子の容量を制御する制御部と
を含む電子機器。
(25)
第1誘電体層と前記第1誘電体層を挟持して前記第1誘電体層に所望の電界を発生させる少なくとも1対の第1容量素子電極とで構成される第1容量素子本体と、前記第1容量素子本体の前記第1誘電体層に発生する応力を制御し、前記第1容量素子本体の静電容量を増加させる第1応力制御部とを有して構成される第1容量素子を含む第1共振コンデンサと、前記第1共振コンデンサに接続された第1共振コイルとを有する給電側アンテナ部を備える給電装置と、
第2誘電体層と前記第2誘電体層を挟持して前記第2誘電体層に所望の電界を発生させる少なくとも1対の第2容量素子電極とで構成される第2容量素子本体と、前記第2容量素子本体の前記第2誘電体層に発生する応力を制御し、前記第2容量素子本体の静電容量を増加させる第2応力制御部とを有して構成される第2容量素子を含む第2共振コンデンサと、前記第2共振コンデンサに接続された第2共振コイルとを有する受電側アンテナ部を備える受電装置と、
前記第1容量素子及び前記第2容量素子の容量を制御する制御部と
を含む電子機器。
(26)
電源供給部と、
誘電体層と誘電体層を挟持して前記誘電体層に所望の電界を発生させる少なくとも1対の容量素子電極とで構成される容量素子本体と、前記容量素子本体の前記誘電体層に発生する応力を制御し、前記容量素子本体の静電容量を増加させる応力制御部とを有して構成される容量素子を含む共振コンデンサを含んで構成された可変インピーダンスと、
前記容量素子の容量を制御する制御部と
を含む電子機器。
(27)
第1誘電体層と前記第1誘電体層を挟持して前記第1誘電体層に所望の電界を発生させる少なくとも1対の第1容量素子電極とで構成される第1容量素子本体と、前記第1容量素子本体の前記第1誘電体層に発生する応力を制御し、前記第1容量素子本体の静電容量を増加させる第1応力制御部とを有して構成される第1容量素子を含む第1共振コンデンサと、前記第1共振コンデンサに接続された第1共振コイルとを有する送信側アンテナ部を備える送信装置と、
第2誘電体層と前記第2誘電体層を挟持して前記第2誘電体層に所望の電界を発生させる少なくとも1対の第2容量素子電極とで構成される第2容量素子本体と、前記第2容量素子本体の前記第2誘電体層に発生する応力を制御し、前記第2容量素子本体の静電容量を増加させる第2応力制御部とを有して構成される第2容量素子を含む第2共振コンデンサと、前記第2共振コンデンサに接続された第2共振コイルとを有する受信側アンテナ部を備える受信装置と、
第3誘電体層と前記第3誘電体層を挟持して前記第3誘電体層に所望の電界を発生させる少なくとも1対の第3容量素子電極とで構成される第3容量素子本体と、前記第3容量素子本体の前記第3誘電体層に発生する応力を制御し、前記第3容量素子本体の静電容量を増加させる第3応力制御部とを有して構成される第3容量素子を含む第3共振コンデンサと、前記第3共振コンデンサに接続された第3共振コイルとを有する給電側アンテナ部を備える給電装置と、
第4誘電体層と前記第4誘電体層を挟持して前記第4誘電体層に所望の電界を発生させる少なくとも1対の第4容量素子電極とで構成される第4容量素子本体と、前記第4容量素子本体の前記第4誘電体層に発生する応力を制御し、前記第4容量素子本体の静電容量を増加させる第4応力制御部とを有して構成される第4容量素子を含む第4共振コンデンサと、前記第4共振コンデンサに接続された第4共振コイルとを有する受電側アンテナ部を備える受電装置と、
前記第1容量素子、前記第2容量素子、前記第3容量素子及び前記第4容量素子のそれぞれの容量を制御する制御部と
を含む電子機器。
(28)
第1誘電体層と前記第1誘電体層を挟持して前記第1誘電体層に所望の電界を発生させる少なくとも1対の第1容量素子電極とで構成される第1容量素子本体と、前記第1容量素子本体の前記第1誘電体層に発生する応力を制御し、前記第1容量素子本体の静電容量を増加させる第1応力制御部とを有して構成される第1容量素子を含む第1共振コンデンサと、前記第1共振コンデンサに接続された第1共振コイルとを有する送信側アンテナ部を備える送信装置と、
第2誘電体層と前記第2誘電体層を挟持して前記第2誘電体層に所望の電界を発生させる少なくとも1対の第2容量素子電極とで構成される第2容量素子本体と、前記第2容量素子本体の前記第2誘電体層に発生する応力を制御し、前記第2容量素子本体の静電容量を増加させる第2応力制御部とを有して構成される第2容量素子を含む第2共振コンデンサと、前記第2共振コンデンサに接続された第2共振コイルとを有する受信側アンテナ部を備える受信装置と、
電源供給部と、第3誘電体層、及び、前記第3誘電体層を挟持して前記第3誘電体層に所望の電界を発生させる少なくとも1対の第3容量素子電極で構成される第3容量素子本体、並びに、前記第3容量素子本体の前記第3誘電体層に発生する応力を制御し、前記第3容量素子本体の静電容量を増加させる第3応力制御部を有して構成される第3容量素子を含む第3共振コンデンサを含んで構成された可変インピーダンスとを含む電源装置と、
前記第1容量素子、前記第2容量素子及び前記第3容量素子のそれぞれの容量を制御する制御部と
を含む電子機器。
(29)
第1誘電体層と前記第1誘電体層を挟持して前記第1誘電体層に所望の電界を発生させる少なくとも1対の第1容量素子電極とで構成される第1容量素子本体と、前記第1容量素子本体の前記第1誘電体層に発生する応力を制御し、前記第1容量素子本体の静電容量を増加させる第1応力制御部とを有して構成される第1容量素子を含む第1共振コンデンサと、前記第1共振コンデンサに接続された第1共振コイルとを有する給電側アンテナ部を備える給電装置と、
第2誘電体層と前記第2誘電体層を挟持して前記第2誘電体層に所望の電界を発生させる少なくとも1対の第2容量素子電極とで構成される第2容量素子本体と、前記第2容量素子本体の前記第2誘電体層に発生する応力を制御し、前記第2容量素子本体の静電容量を増加させる第2応力制御部とを有して構成される第2容量素子を含む第2共振コンデンサと、前記第2共振コンデンサに接続された第2共振コイルとを有する受電側アンテナ部を備える受電装置と、
電源供給部と、第3誘電体層、及び、前記第3誘電体層を挟持して前記第3誘電体層に所望の電界を発生させる少なくとも1対の第3容量素子電極で構成される第3容量素子本体、並びに、前記第3容量素子本体の前記第3誘電体層に発生する応力を制御し、前記第3容量素子本体の静電容量を増加させる第3応力制御部を有して構成される第3容量素子を含む第3共振コンデンサとを含んで構成された可変インピーダンスとを含む電源装置と、
前記第1容量素子、前記第2容量素子及び前記第3容量素子のそれぞれの容量を制御する制御部と
を含む電子機器。
(30)
第1誘電体層と前記第1誘電体層を挟持して前記第1誘電体層に所望の電界を発生させる少なくとも1対の第1容量素子電極とで構成される第1容量素子本体と、前記第1容量素子本体の前記第1誘電体層に発生する応力を制御し、前記第1容量素子本体の静電容量を増加させる第1応力制御部とを有して構成される第1容量素子を含む第1共振コンデンサと、前記第1共振コンデンサに接続された第1共振コイルとを有する送信側アンテナ部を備える送信装置と、
第2誘電体層と前記第2誘電体層を挟持して前記第2誘電体層に所望の電界を発生させる少なくとも1対の第2容量素子電極とで構成される第2容量素子本体と、前記第2容量素子本体の前記第2誘電体層に発生する応力を制御し、前記第2容量素子本体の静電容量を増加させる第2応力制御部とを有して構成される第2容量素子を含む第2共振コンデンサと、前記第2共振コンデンサに接続された第2共振コイルとを有する受信側アンテナ部を備える受信装置と、
第3誘電体層と前記第3誘電体層を挟持して前記第3誘電体層に所望の電界を発生させる少なくとも1対の第3容量素子電極とで構成される第3容量素子本体と、前記第3容量素子本体の前記第3誘電体層に発生する応力を制御し、前記第3容量素子本体の静電容量を増加させる第3応力制御部とを有して構成される第3容量素子を含む第3共振コンデンサと、前記第3共振コンデンサに接続された第3共振コイルとを有する給電側アンテナ部を備える給電装置と、
第4誘電体層と前記第4誘電体層を挟持して前記第4誘電体層に所望の電界を発生させる少なくとも1対の第4容量素子電極とで構成される第4容量素子本体と、前記第4容量素子本体の前記第4誘電体層に発生する応力を制御し、前記第4容量素子本体の静電容量を増加させる第4応力制御部とを有して構成される第4容量素子を含む第4共振コンデンサと、前記第4共振コンデンサに接続された第4共振コイルとを有する受電側アンテナ部を備える受電装置と、
電源供給部と、第5誘電体層、及び、前記第5誘電体層を挟持して前記第5誘電体層に所望の電界を発生させる少なくとも1対の第5容量素子電極とで構成される第5容量素子本体、並びに、前記第5容量素子本体の前記第5誘電体層に発生する応力を制御し、前記第5容量素子本体の静電容量を増加させる第5応力制御部を有して構成される第5容量素子を含む第5共振コンデンサを含んで構成された可変インピーダンスとを含む電源装置と、
前記第1容量素子、前記第2容量素子、前記第3容量素子、前記第4容量素子及び前記第5容量素子のそれぞれの容量を制御する制御部と
を含む電子機器。
(31)
誘電体層と誘電体層を挟持して前記誘電体層に所望の電界を発生させる少なくとも1対の容量素子電極とで構成される容量素子本体と、前記容量素子本体の前記誘電体層に発生する応力を制御し、前記容量素子本体の静電容量を増加させる応力制御部とを有して構成される容量素子を含む共振コンデンサと、
前記共振コンデンサに接続された共振コイルと
を備える電子機器。
【符号の説明】
【0154】
1・・・可変容量素子、2・・・可変容量素子本体、3a・・・第1の信号端子、3b・・・第2の信号端子、4・・・誘電体層、5a・・・第1の可変容量素子電極、5b・・・第2の可変容量素子電極、6・・・応力制御部、7・・・応力制御部、8a・・・第1の制御端子、8b・・・第2の制御端子、9a・・・第1の応力制御電極、9b・・・第2の応力制御電極、10・・・応力制御部用誘電体層、20・・・誘電体シート、21・・・導電ペースト、22・・・誘電体材料膜、24・・・可変容量素子、26・・・誘電体層、27・・・応力制御部用誘電体層、50・・・非接触ICカード、71・・・受信部、72・・・整流部、73・・・信号処理部、74・・・共振コイル、74a・・・インダクタンス成分、74b・・・抵抗成分、75・・・共振コンデンサ、75a・・・コンデンサ、76・・・整流用ダイオード、77・・・整流用コンデンサ

【特許請求の範囲】
【請求項1】
誘電体層と誘電体層を挟持して前記誘電体層に所望の電界を発生させる少なくとも1対の容量素子電極とで構成される容量素子本体と、
前記容量素子本体の前記誘電体層に発生する応力を制御し、前記容量素子本体の静電容量を増加させる応力制御部と
を有して構成される容量素子。
【請求項2】
前記応力制御部は、応力制御部用誘電体層と、前記応力制御部用誘電体層内に複数積層された応力制御電極とから構成され、
前記応力制御電極に所望の制御電圧を印加することにより、前記容量素子本体の静電容量を増加させる
請求項1に記載の容量素子。
【請求項3】
前記応力制御部は、前記容量素子本体の誘電体層の厚さ方向に積層されている
請求項2記載の容量素子。
【請求項4】
前記応力制御部は、前記容量素子本体を挟持して前記容量素子本体の誘電体層の厚さ方向に積層されている
請求項3記載の容量素子。
【請求項5】
前記容量素子電極と前記応力制御電極は互いに平行に積層されている
請求項4記載の容量素子。
【請求項6】
前記誘電体層は制御電圧に応じて容量が変化する強誘電体材料で構成されている
請求項5記載の容量素子。
【請求項7】
前記応力制御電極は、前記容量素子電極と電気的に分離されている
請求項2に記載の容量素子。
【請求項8】
前記容量素子本体では、誘電体層を介して、複数の容量素子電極が積層されている
請求項1に記載の容量素子。
【請求項9】
前記応力制御部の応力制御用誘電体層の厚みは、前記容量素子本体の誘電体層の厚みよりも薄く構成されている
請求項2に記載の容量素子。
【請求項10】
前記容量素子本体を挟持して積層されている2つの応力制御部は、それぞれ異なる制御電圧電源に接続されており、前記2つの応力制御部には対応する制御電圧電源から供給される制御電圧が独立に印加される
請求項4に記載の容量素子。
【請求項11】
前記容量素子本体を挟持して積層されている2つの応力制御部は、2つの制御電圧電源を介して直列又は並列に接続されており、前記2つの応力制御部内における電界方向が同方向又は逆方向とされている
請求項4に記載の容量素子。
【請求項12】
前記容量素子本体を挟持して積層されている2つの応力制御部は、1つの制御電圧電源を介して直列又は並列に接続されており、前記2つの応力制御部内における電界方向が同方向又は逆方向とされている 請求項4に記載の容量素子。
【請求項13】
誘電体層となる誘電体シート上に所望の電極形状となるように導電ペーストを塗布して容量素子電極を形成し、前記容量素子電極の周囲を埋め込むように前記誘電体シート上部に誘電体材料膜を形成する工程と、
前記容量素子電極が形成された誘電体シートを複数層積層することにより、容量素子本体となる積層体を形成する工程と、
前記積層体を焼成処理することにより、複数の容量素子電極が誘電体層を介して積層された容量素子本体を形成する工程と、
前記容量素子本体の前記誘電体層に発生する応力を制御し、前記容量素子本体の静電容量を増加させる応力制御部を前記容量素子本体に接合して形成する工程と
を含む容量素子の製造方法。
【請求項14】
前記応力制御部は、応力制御部用誘電体層となる誘電体シート上に所望の電極形状となるように導電ペーストを塗布して応力制御電極を形成し、前記応力制御電極の周囲を埋め込むように前記誘電体シート上部に誘電体材料膜を形成する工程と、前記応力制御電極が形成された誘電体シートを複数層積層することにより、応力制御部となる積層体を形成する工程と、で形成され、
前記焼成処理は、前記応力制御部となる積層体と前記容量素子本体となる積層体とを積層した後に行うことにより、前記容量素子本体と前記応力制御部とを一体化する
請求項13に記載の容量素子の製造方法。
【請求項15】
誘電体層と誘電体層を挟持して前記誘電体層に所望の電界を発生させる少なくとも1対の容量素子電極とで構成される容量素子本体と、前記容量素子本体の前記誘電体層に発生する応力を制御し、前記容量素子本体の静電容量を増加させる応力制御部とを有して構成される容量素子を含む共振コンデンサと、
前記共振コンデンサに接続された共振コイルと
を備える共振回路。
【請求項16】
前記応力制御部は、応力制御部用誘電体層と、前記応力制御部用誘電体層内に複数積層された応力制御電極とから構成され、
前記応力制御電極に所望の制御電圧を印加することにより、前記容量素子本体の静電容量を増加させる
請求項15に記載の共振回路。
【請求項17】
前記応力制御部は、前記容量素子本体を挟持して前記容量素子本体の誘電体層の厚さ方向に積層されている
請求項16に記載の共振回路。
【請求項18】
前記容量素子本体を挟持して積層されている2つの応力制御部は、それぞれ異なる制御電圧電源に接続されており、前記2つの応力制御部は対応する制御電圧電源から供給される制御電圧が独立に印加される
請求項17に記載の共振回路。
【請求項19】
前記容量素子本体を挟持して積層されている2つの応力制御部は、2つの制御電圧電源を介して直列又は並列に接続されており、前記2つの応力制御部内における電界方向が同方向又は逆方向とされている
請求項17に記載の共振回路。
【請求項20】
前記容量素子本体を挟持して積層されている2つの応力制御部は、1つの制御電圧電源を介して直列又は並列に接続されており、前記2つの応力制御部内における電界方向が同方向又は逆方向とされている
請求項17に記載の共振回路。
【請求項21】
第1誘電体層と前記第1誘電体層を挟持して前記第1誘電体層に所望の電界を発生させる少なくとも1対の第1容量素子電極とで構成される第1容量素子本体と、前記第1容量素子本体の前記第1誘電体層に発生する応力を制御し、前記第1容量素子本体の静電容量を増加させる第1応力制御部とを有して構成される第1容量素子を含む第1共振コンデンサと、前記第1共振コンデンサに接続された第1共振コイルとを有する送信側アンテナ部を備える送信装置と、
第2誘電体層と前記第2誘電体層を挟持して前記第2誘電体層に所望の電界を発生させる少なくとも1対の第2容量素子電極とで構成される第2容量素子本体と、前記第2容量素子本体の前記第2誘電体層に発生する応力を制御し、前記第2容量素子本体の静電容量を増加させる第2応力制御部とを有して構成される第2容量素子を含む第2共振コンデンサと、前記第2共振コンデンサに接続された第2共振コイルとを有する受信側アンテナ部を備える受信装置と
を含む通信システム。
【請求項22】
第1誘電体層と前記第1誘電体層を挟持して前記第1誘電体層に所望の電界を発生させる少なくとも1対の第1容量素子電極とで構成される第1容量素子本体と、前記第1容量素子本体の前記第1誘電体層に発生する応力を制御し、前記第1容量素子本体の静電容量を増加させる第1応力制御部とを有して構成される第1容量素子を含む第1共振コンデンサと、前記第1共振コンデンサに接続された第1共振コイルとを有する給電側アンテナ部を備える給電装置と、
第2誘電体層と前記第2誘電体層を挟持して前記第2誘電体層に所望の電界を発生させる少なくとも1対の第2容量素子電極とで構成される第2容量素子本体と、前記第2容量素子本体の前記第2誘電体層に発生する応力を制御し、前記第2容量素子本体の静電容量を増加させる第2応力制御部とを有して構成される第2容量素子を含む第2共振コンデンサと、前記第2共振コンデンサに接続された第2共振コイルとを有する受電側アンテナ部を備える受電装置と
を含むワイヤレス充電システム。
【請求項23】
電源供給部と、
誘電体層と誘電体層を挟持して前記誘電体層に所望の電界を発生させる少なくとも1対の容量素子電極とで構成される容量素子本体と、前記容量素子本体の前記誘電体層に発生する応力を制御し、前記容量素子本体の静電容量を増加させる応力制御部とを有して構成される容量素子を含む共振コンデンサを含んで構成された可変インピーダンスと
を含む電源装置。
【請求項24】
第1誘電体層と前記第1誘電体層を挟持して前記第1誘電体層に所望の電界を発生させる少なくとも1対の第1容量素子電極とで構成される第1容量素子本体と、前記第1容量素子本体の前記第1誘電体層に発生する応力を制御し、前記第1容量素子本体の静電容量を増加させる第1応力制御部とを有して構成される第1容量素子を含む第1共振コンデンサと、前記第1共振コンデンサに接続された第1共振コイルとを有する送信側アンテナ部を備える送信装置と、
第2誘電体層と前記第2誘電体層を挟持して前記第2誘電体層に所望の電界を発生させる少なくとも1対の第2容量素子電極とで構成される第2容量素子本体と、前記第2容量素子本体の前記第2誘電体層に発生する応力を制御し、前記第2容量素子本体の静電容量を増加させる第2応力制御部とを有して構成される第2容量素子を含む第2共振コンデンサと、前記第2共振コンデンサに接続された第2共振コイルとを有する受信側アンテナ部を備える受信装置と、
前記第1容量素子及び前記第2容量素子の容量を制御する制御部と
を含む電子機器。
【請求項25】
第1誘電体層と前記第1誘電体層を挟持して前記第1誘電体層に所望の電界を発生させる少なくとも1対の第1容量素子電極とで構成される第1容量素子本体と、前記第1容量素子本体の前記第1誘電体層に発生する応力を制御し、前記第1容量素子本体の静電容量を増加させる第1応力制御部とを有して構成される第1容量素子を含む第1共振コンデンサと、前記第1共振コンデンサに接続された第1共振コイルとを有する給電側アンテナ部を備える給電装置と、
第2誘電体層と前記第2誘電体層を挟持して前記第2誘電体層に所望の電界を発生させる少なくとも1対の第2容量素子電極とで構成される第2容量素子本体と、前記第2容量素子本体の前記第2誘電体層に発生する応力を制御し、前記第2容量素子本体の静電容量を増加させる第2応力制御部とを有して構成される第2容量素子を含む第2共振コンデンサと、前記第2共振コンデンサに接続された第2共振コイルとを有する受電側アンテナ部を備える受電装置と、
前記第1容量素子及び前記第2容量素子の容量を制御する制御部と
を含む電子機器。
【請求項26】
電源供給部と、
誘電体層と誘電体層を挟持して前記誘電体層に所望の電界を発生させる少なくとも1対の容量素子電極とで構成される容量素子本体と、前記容量素子本体の前記誘電体層に発生する応力を制御し、前記容量素子本体の静電容量を増加させる応力制御部とを有して構成される容量素子を含む共振コンデンサを含んで構成された可変インピーダンスと、
前記容量素子の容量を制御する制御部と
を含む電子機器。
【請求項27】
第1誘電体層と前記第1誘電体層を挟持して前記第1誘電体層に所望の電界を発生させる少なくとも1対の第1容量素子電極とで構成される第1容量素子本体と、前記第1容量素子本体の前記第1誘電体層に発生する応力を制御し、前記第1容量素子本体の静電容量を増加させる第1応力制御部とを有して構成される第1容量素子を含む第1共振コンデンサと、前記第1共振コンデンサに接続された第1共振コイルとを有する送信側アンテナ部を備える送信装置と、
第2誘電体層と前記第2誘電体層を挟持して前記第2誘電体層に所望の電界を発生させる少なくとも1対の第2容量素子電極とで構成される第2容量素子本体と、前記第2容量素子本体の前記第2誘電体層に発生する応力を制御し、前記第2容量素子本体の静電容量を増加させる第2応力制御部とを有して構成される第2容量素子を含む第2共振コンデンサと、前記第2共振コンデンサに接続された第2共振コイルとを有する受信側アンテナ部を備える受信装置と、
第3誘電体層と前記第3誘電体層を挟持して前記第3誘電体層に所望の電界を発生させる少なくとも1対の第3容量素子電極とで構成される第3容量素子本体と、前記第3容量素子本体の前記第3誘電体層に発生する応力を制御し、前記第3容量素子本体の静電容量を増加させる第3応力制御部とを有して構成される第3容量素子を含む第3共振コンデンサと、前記第3共振コンデンサに接続された第3共振コイルとを有する給電側アンテナ部を備える給電装置と、
第4誘電体層と前記第4誘電体層を挟持して前記第4誘電体層に所望の電界を発生させる少なくとも1対の第4容量素子電極とで構成される第4容量素子本体と、前記第4容量素子本体の前記第4誘電体層に発生する応力を制御し、前記第4容量素子本体の静電容量を増加させる第4応力制御部とを有して構成される第4容量素子を含む第4共振コンデンサと、前記第4共振コンデンサに接続された第4共振コイルとを有する受電側アンテナ部を備える受電装置と、
前記第1容量素子、前記第2容量素子、前記第3容量素子及び前記第4容量素子のそれぞれの容量を制御する制御部と
を含む電子機器。
【請求項28】
第1誘電体層と前記第1誘電体層を挟持して前記第1誘電体層に所望の電界を発生させる少なくとも1対の第1容量素子電極とで構成される第1容量素子本体と、前記第1容量素子本体の前記第1誘電体層に発生する応力を制御し、前記第1容量素子本体の静電容量を増加させる第1応力制御部とを有して構成される第1容量素子を含む第1共振コンデンサと、前記第1共振コンデンサに接続された第1共振コイルとを有する送信側アンテナ部を備える送信装置と、
第2誘電体層と前記第2誘電体層を挟持して前記第2誘電体層に所望の電界を発生させる少なくとも1対の第2容量素子電極とで構成される第2容量素子本体と、前記第2容量素子本体の前記第2誘電体層に発生する応力を制御し、前記第2容量素子本体の静電容量を増加させる第2応力制御部とを有して構成される第2容量素子を含む第2共振コンデンサと、前記第2共振コンデンサに接続された第2共振コイルとを有する受信側アンテナ部を備える受信装置と、
電源供給部と、第3誘電体層、及び、前記第3誘電体層を挟持して前記第3誘電体層に所望の電界を発生させる少なくとも1対の第3容量素子電極で構成される第3容量素子本体、並びに、前記第3容量素子本体の前記第3誘電体層に発生する応力を制御し、前記第3容量素子本体の静電容量を増加させる第3応力制御部を有して構成される第3容量素子を含む第3共振コンデンサを含んで構成された可変インピーダンスとを含む電源装置と、
前記第1容量素子、前記第2容量素子及び前記第3容量素子のそれぞれの容量を制御する制御部と
を含む電子機器。
【請求項29】
第1誘電体層と前記第1誘電体層を挟持して前記第1誘電体層に所望の電界を発生させる少なくとも1対の第1容量素子電極とで構成される第1容量素子本体と、前記第1容量素子本体の前記第1誘電体層に発生する応力を制御し、前記第1容量素子本体の静電容量を増加させる第1応力制御部とを有して構成される第1容量素子を含む第1共振コンデンサと、前記第1共振コンデンサに接続された第1共振コイルとを有する給電側アンテナ部を備える給電装置と、
第2誘電体層と前記第2誘電体層を挟持して前記第2誘電体層に所望の電界を発生させる少なくとも1対の第2容量素子電極とで構成される第2容量素子本体と、前記第2容量素子本体の前記第2誘電体層に発生する応力を制御し、前記第2容量素子本体の静電容量を増加させる第2応力制御部とを有して構成される第2容量素子を含む第2共振コンデンサと、前記第2共振コンデンサに接続された第2共振コイルとを有する受電側アンテナ部を備える受電装置と、
電源供給部と、第3誘電体層、及び、前記第3誘電体層を挟持して前記第3誘電体層に所望の電界を発生させる少なくとも1対の第3容量素子電極で構成される第3容量素子本体、並びに、前記第3容量素子本体の前記第3誘電体層に発生する応力を制御し、前記第3容量素子本体の静電容量を増加させる第3応力制御部を有して構成される第3容量素子を含む第3共振コンデンサとを含んで構成された可変インピーダンスとを含む電源装置と、
前記第1容量素子、前記第2容量素子及び前記第3容量素子のそれぞれの容量を制御する制御部と
を含む電子機器。
【請求項30】
第1誘電体層と前記第1誘電体層を挟持して前記第1誘電体層に所望の電界を発生させる少なくとも1対の第1容量素子電極とで構成される第1容量素子本体と、前記第1容量素子本体の前記第1誘電体層に発生する応力を制御し、前記第1容量素子本体の静電容量を増加させる第1応力制御部とを有して構成される第1容量素子を含む第1共振コンデンサと、前記第1共振コンデンサに接続された第1共振コイルとを有する送信側アンテナ部を備える送信装置と、
第2誘電体層と前記第2誘電体層を挟持して前記第2誘電体層に所望の電界を発生させる少なくとも1対の第2容量素子電極とで構成される第2容量素子本体と、前記第2容量素子本体の前記第2誘電体層に発生する応力を制御し、前記第2容量素子本体の静電容量を増加させる第2応力制御部とを有して構成される第2容量素子を含む第2共振コンデンサと、前記第2共振コンデンサに接続された第2共振コイルとを有する受信側アンテナ部を備える受信装置と、
第3誘電体層と前記第3誘電体層を挟持して前記第3誘電体層に所望の電界を発生させる少なくとも1対の第3容量素子電極とで構成される第3容量素子本体と、前記第3容量素子本体の前記第3誘電体層に発生する応力を制御し、前記第3容量素子本体の静電容量を増加させる第3応力制御部とを有して構成される第3容量素子を含む第3共振コンデンサと、前記第3共振コンデンサに接続された第3共振コイルとを有する給電側アンテナ部を備える給電装置と、
第4誘電体層と前記第4誘電体層を挟持して前記第4誘電体層に所望の電界を発生させる少なくとも1対の第4容量素子電極とで構成される第4容量素子本体と、前記第4容量素子本体の前記第4誘電体層に発生する応力を制御し、前記第4容量素子本体の静電容量を増加させる第4応力制御部とを有して構成される第4容量素子を含む第4共振コンデンサと、前記第4共振コンデンサに接続された第4共振コイルとを有する受電側アンテナ部を備える受電装置と、
電源供給部と、第5誘電体層、及び、前記第5誘電体層を挟持して前記第5誘電体層に所望の電界を発生させる少なくとも1対の第5容量素子電極とで構成される第5容量素子本体、並びに、前記第5容量素子本体の前記第5誘電体層に発生する応力を制御し、前記第5容量素子本体の静電容量を増加させる第5応力制御部を有して構成される第5容量素子を含む第5共振コンデンサを含んで構成された可変インピーダンスとを含む電源装置と、
前記第1容量素子、前記第2容量素子、前記第3容量素子、前記第4容量素子及び前記第5容量素子のそれぞれの容量を制御する制御部と
を含む電子機器。
【請求項31】
誘電体層と誘電体層を挟持して前記誘電体層に所望の電界を発生させる少なくとも1対の容量素子電極とで構成される容量素子本体と、前記容量素子本体の前記誘電体層に発生する応力を制御し、前記容量素子本体の静電容量を増加させる応力制御部とを有して構成される容量素子を含む共振コンデンサと、
前記共振コンデンサに接続された共振コイルと
を備える電子機器。



【図1】
image rotate

【図2】
image rotate

【図12】
image rotate

【図13】
image rotate

【図14】
image rotate

【図15】
image rotate

【図16】
image rotate

【図17】
image rotate

【図18】
image rotate

【図19】
image rotate

【図20】
image rotate

【図21】
image rotate

【図22】
image rotate

【図23】
image rotate

【図24】
image rotate

【図25】
image rotate

【図26】
image rotate

【図27】
image rotate

【図28】
image rotate

【図3】
image rotate

【図4】
image rotate

【図5】
image rotate

【図6】
image rotate

【図7】
image rotate

【図8】
image rotate

【図9】
image rotate

【図10】
image rotate

【図11】
image rotate


【公開番号】特開2012−169589(P2012−169589A)
【公開日】平成24年9月6日(2012.9.6)
【国際特許分類】
【出願番号】特願2011−230918(P2011−230918)
【出願日】平成23年10月20日(2011.10.20)
【出願人】(000002185)ソニー株式会社 (34,172)
【Fターム(参考)】