対称性および秩序が制御された自己組織化されるナノポア・アレイ
第1の材料にマクロスケール領域を有する秩序化されたシングル・ドメイン・ナノポア・アレイが提供される。制御されたパターンを有するナノポア・アレイを製造する方法は、第1のパターンを有する第1の表面を含む基板を設けることと、第1のパターンを有する第1の表面上に、ナノポアを形成できる第1の材料を付着させることと、第1の材料を陽極酸化し、陽極酸化された第1の材料に制御されたパターンを有するナノポア・アレイを形成することとを含む。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、参照により本明細書に全体的に組み入れられる米国暫定出願第60/407195号の利益を主張する。
【０００２】
本発明は、対称性が制御される秩序が整えられたナノポア・アレイを外部基板表面上に配置する方法に関する。
【背景技術】
【０００３】
化合物を陽極酸化してナノスケール・ポアを形成することについては、O,Sullivan and Wood, Proc. Roy. Soc. Lon. 317: 511-543に記載されている。たとえば、元素アルミニウムを電気化学（陽極とも呼ばれる）酸化すると、ナノポラス材料である陽極アルミナが得られる。
【０００４】
アルミニウム箔は、元素アルミニウムの供給源と、アルミナ・ナノポアが形成される構造との両方として使用されることが多い。または、後でアルミニウム膜からアルミナ・ナノポアを形成するのを構造的に指示する基板上にアルミニウム箔を蒸着することができる。しかし、アルミナ・ナノポアの播種は、アルミニウム箔または膜の面上でランダムに起こる。したがって、バルク・アルミニウム箔上に生成されるドメイン・サイズは通常、マイクロメートル・スケールに限られ、したがって、対称性が一様であるより大きな領域を必要とする用途に対するこのような材料の利用可能性が低くなる。
【発明の開示】
【課題を解決するための手段】
【０００５】
本発明の好ましい態様は、第1の材料にマクロスケール領域を有する秩序が制御されたシングル・ドメイン・ナノポア・アレイを提供することである。
【０００６】
本発明の他の好ましい態様は、デバイスの第1の層にナノポアの秩序が制御された所定のパターンを有するナノポア・アレイを含むデバイスを提供することである。
【０００７】
本発明の他の好ましい態様は、制御された第1のパターンを有するナノポア・アレイを製造る方法を提供する。この方法は、第1のパターンを有する第1の表面を含む基板を設けることと、第1のパターンを有する第1の表面上に、ナノポアを形成できる第1の材料を付着させることと、第1の材料を陽極酸化し、陽極酸化された第1の材料に制御された第1のパターンを有するナノポア・アレイを形成することとを含む。
【０００８】
以下の各図では、同じ参照符号は同じまたは同様の要素を示す。これらの図は、本明細書に組み入れられ、本明細書の一部を構成する。
【発明を実施するための最良の形態】
【０００９】
本発明の好ましい実施形態の図および説明が本発明を完全に理解するのに適切な要素を示すように簡略化されており、一方、図を明確にするために、公知の他の要素が省略されていることを理解されたい。
【００１０】
発明者は、基板の金属膜の下または金属膜自体内に秩序化された凹部のアレイをフォトリソグラフィによって形成し、次いで金属膜を陽極酸化してナノポア・アレイを形成することによって、マクロスケール領域を有する秩序化されたシングル・ドメイン・ナノポア・アレイを形成できることを認識した。ナノポアの構成（ナノポア・アレイの秩序と対称性の両方）は、金属膜のナノスケール表面凹部または波形によってマクロスケール領域全体にわたってうまく制御し案内することができる。
【００１１】
陽極酸化された酸化アルミニウムのような、陽極酸化によって形成された金属酸化物材料にナノポア・アレイを形成することができる。あるいは、半導体（すなわち、シリコン、SiGe、SiC、III-VまたはII-VI材料）、ガラス、セラミック、金属、またはその他の材料のような他の任意の適切な基板材料に、ナノポアを含む金属酸化物膜をマスクとして使用して基板材料にナノポアをエッチングし、次いで任意に金属酸化物膜を除去することによって形成することができる。
【００１２】
好ましくは、基板上の金属膜は、バルク金属箔ではなく薄い金属膜を含む。しかし、バルク金属箔は、金属箔の表面にフォトリソグラフィによって凹部を形成し、次いで箔を酸化してナノポア・アレイを選択的に形成することによって使用することもができる。
【００１３】
語「ナノポア」は、本明細書では、直径が500nm以下の溝である。好ましくは、必ずではないが、ナノポアは、約5nm〜10nmなど、100nm未満の直径を有する。好ましくは、エッチングされていないナノポアは、それが含まれる材料の厚さ全体にわたっては延びない。しかし、さらなるエッチングによってナノポア深さを延ばすことができる。語「ドメイン」は、本明細書では、たとえば、ナノポアが直線または曲線に位置合わせするかあるいは多角形の頂点を含む、ナノポアの直線状または多角形単位のような、ナノポアの同様の形状の繰返し単位を含む領域を意味する。語「秩序化された」は、本明細書では、非ランダム構成を意味する。「秩序化されたドメイン」は、ナノポアの繰返し単位の非ランダム構成を有する領域である。語「対称的」は、本明細書では、ナノポアの最も小さな繰返し単位間の想像境界線の両側の部分の形および構成が対応することを意味する。語「所定の」は、本明細書では、ランダム位置ではなく事前に選択された位置に配置されたナノポアのように、事前に選択されることを意味する。語「膜」は、本明細書では、10ミクロン未満、好ましくは1ミクロン未満の厚さを有する膜のような、薄膜付着法によって付着させられた薄膜を意味する。語「マクロスケール領域」は、本明細書では、たとえば、少なくとも1cm、好ましくは1cmから100cmの領域のような、裸眼で見える巨視的領域を含む。
【００１４】
好ましくは、ナノポア・アレイは、シングル・ドメインにおいて実質的に欠陥を有さない。言い換えれば、シングル・ドメインは、ナノポアの繰返し単位の外側にランダムに配置されたナノポアをまったくまたはほとんど含まない。最も好ましくは、以下に詳しく説明するように、シングル・ドメイン・ナノポア・アレイは、所定の秩序化された対称的なパターンとして配置され、多角形の各頂点に位置するナノポアを含む。たとえば、ナノポアは、秩序化された方形対称パターンまたは三角形対称パターンとして配置することができる。あるいは、シングル・ドメイン・ナノポア・アレイは、ナノポアがグレーティング・ベクトル方向に沿って規則正しく配置されるが、グレーティング・ライン方向に沿って位置合わせされない一次元グレーティング・パターンとして配置されたナノポアを含む。
【００１５】
本発明の好ましい実施形態では、基板のマクロスケール領域上にパターンが形成され、基板の広い領域にわたって、秩序化されたナノポア・アレイの自己整列的な形成が推進される。ナノポア・アレイは、自己秩序化されたナノ構造を対称性および秩序を制御しながらウェハ上に作製するシステムおよび方法を実現する。ナノポアの規則的な構成は、基板の小さなスケールの処理も可能にする。したがって、基板上のこのような秩序化されたアレイから製造できるナノ回路やナノマシンのような、多数のナノスケール電子デバイス、フォトニック・デバイス、および化学デバイスを設計し、構成し、組み立てることができる。
【００１６】
制御されたパターンを有するナノポア・アレイを製造する方法は、第１のパターンを持つ第１の表面を有する基板を設けることと、基板の第１の表面上に第１の材料を付着させることと、第１の材料を陽極酸化し、陽極酸化された第１の材料に、制御されたパターンを有するナノポア・アレイを形成することとを含む。
【００１７】
好ましい実施形態では、基板はシリコンまたはガラス（すなわち、シリカ（SiO2）や他のガラス）であり、第1の材料は、陽極酸化されてナノポラス陽極アルミナを形成するアルミニウムである。しかし、当業者には、本明細書に記載された方法および組成を、砒化ガリウム、燐化インジウム、燐化ガリウム、窒化ガリウム、炭化珪素のような他の半導体基板と、プラスチック基板、サファイアなどのセラミック基板、石英基板、および金属基板とを含むがそれらに限らない様々な基板に適用することができる。基板は、被覆されていないシリコン・ウェハのように単一の層を含んでも、パターンが上層に形成される複数の層を含んでもよい。さらに、ナノポア・アレイは、陽極酸化などの酸化を施してナノポア・アレイを形成することのできる任意の適切な材料で形成することができる。たとえば、アルミニウムの代わりに、チタン（陽極酸化によって酸化チタン（Gongら、（2001）J. Mat. Res.、第16(12)巻、3331ページ〜3334ページ）を形成する）、タンタル（陽極酸化によってTa2O5を形成する）、ニオビウム、それらの合金のような、陽極酸化物を形成する他の金属を使用してよい。一般に、酸化によってナノポラス構造を形成することのできる任意の金属または半導体を使用することができる。さらに、以下に説明するように、陽極酸化される材料を、後で除去される一時テンプレート・マスクまたは犠牲テンプレート・マスクとして用いてナノポア・アレイを基板に転写することができる。したがって、ナノポア・アレイは、任意の材料内に配置することができる。
【００１８】
基板内のパターンは任意の適切な方法によって形成することができる。好ましくは、パターンは、フォトリソグラフィック・パターン化およびエッチングによって形成することができる。フォトリソグラフィック・パターン化は、基板の上面のような基板の第1の表面にフォトレジスト層を形成することと、フォトレジスト層を選択的に露光することと、露光されたフォトレジスト層をパターン化し、パターン化されたフォトレジスト層を形成することとを含む。
【００１９】
好ましくは、フォトレジスト層内のパターンを露光するのにホログラフィック・リソグラフィが使用される。露光されたフォトレジスト層は次いで、基板の表面上にリッジまたは波形のフォトレジスト・パターンを形成するようにパターン化される。
【００２０】
エッチング・ステップは、フォトレジスト・パターンをマスクとして用いて基板の第1の表面をエッチングし、基板の第1の表面に第1のパターンを形成することを含む。好ましくは、必ずではないが、基板をエッチングした後にフォトレジストを除去する。
【００２１】
次いで、リッジまたは波形を有する表面のような基板のパターン化された表面上にアルミニウムなどの材料を付着させる。材料の厚さは、基板の上面のパターンを基板の上面全体にわたって材料の上面に維持できるようにするのに十分な厚さである。たとえば、陽極酸化時に、アルミニウムはナノポア・アレイを有するアルミナに転換される。アルミニウムのような付着した材料は、下方の基板の形状およびパターンをとるので、陽極酸化された材料の上面の隙間、リセス、またはトラフにナノポアが形成される。基板表面の凹凸は所定のパターン、規則的なパターン、または規則的な対称パターンとして配置されるので、ナノポアは基板の面全体にわたって陽極酸化された材料に所定の、規則的な、および／または対称的なパターンとして配置される。したがって、この方法は、基板の広い領域にわたってナノポア構造の対称的なアレイを迅速にかつ効率的に作製するのを可能にする。
【００２２】
一般に、ナノポア・アレイの構成（すなわち、ナノポア・アレイの秩序と対称性の両方）は、基板上のアルミニウム箔の波形パターンのようなナノスケール表面パターンによって制御され案内される。本発明の好ましい実施形態は、ホログラフィック・リソグラフィ技術を共形膜付着プロセスと一緒に利用して、陽極酸化の前にアルミニウム箔のマクロスケール領域全体にわたって格子を形成するパターンを生成するのを可能にする。格子は、現在好ましい２つの実施形態では方形および三角形の格子である所定の任意の形状であってよい。格子は、ナノポアを形成するためのシード・ポイント用の構造化パターンを構成する。それによって、膜をナノスケール・パターン化すると、適切に秩序化された（欠陥のないシングル・ドメインの）ポア・アレイをマクロスケール領域上に形成することができる。
【００２３】
本発明の第1の好ましい実施形態によるナノポア・アレイを製造する方法について以下に説明する。まず、基板のある領域にフォトレジストの初期コーティングを施す。たとえば、基板の上面全体をフォトレジスト層で覆う。フォトレジストによる基板のコーティングは、ディッピング、スプレーイング、スピン・コーティング、または所望の寸法の領域全体にわたって調節可能で一様な厚さを有する平滑なフォトレジスト層を作製する他の任意の適切な手順によって行うことができる。たとえば、フォトレジストは、100nm〜150nmの層としてシリカ基板上にコーティングすることができる。
【００２４】
次いで、図1Aに示されているように、ホログラフィック・リソグラフィを用いてフォトレジスト層をパターン化する。もちろん、必要に応じて、非ホログラフィック・リソグラフィや選択的な電子ビーム曝露のような他の任意の適切な方法を用いて、フォトレジスト層をパターン化することができる。
【００２５】
例示的なホログラフィック・リソグラフィ・システムが図1Aに示されている。このシステムは、レーザ101などの放射源、任意のシャッタ103、任意の第1のミラー105、ビーム・スプリッタ107、二次ミラー109、フィルタ111やレンズ113のような様々なビーム成形光学系、および回転可能なステージなどのサンプル・ホルダ115を支持する無振動光学テーブルまたはベンチ100を含んでいる。
【００２６】
現在好ましい実施形態では、レーザ101は1cmから2cmの直径に拡張されコリメートされ、スプリッタ107によって強度の等しい2条のビームに分割されるビームを放出するヘリウム−カドミウム・レーザ（波長325nm、出力電力15mW）である。この2条のビームは次いで、好ましくはシリコン基板などの基板1上に配置されたフォトレジスト層117（たとえば、シンナーP溶液で1:1体積比に希釈され、約300nmから400nmの厚さを有するSHIPLEY 1805ポジティブ・フォトレジスト）上で再結合され、図1Bに示されている干渉パターンが形成される。
【００２７】
2条のビームが収束する場所で、強い光の複数の互いに平行なラインで構成された干渉パターンが生成される。強い光の互いに平行なラインは、入射ビーム角度を変化させることによって調整することのできる特定の周期性を有する。この周期性のさらなる調整は、光学系に変更を加え、たとえば、光源の波長、および／またはフォトレジストに隣接する周囲誘電体の屈折率を変化させることによって行うことができる。したがって、フォトレジストは、2条のビームが収束する場所で露光され、2条のビームが収束しない場所では露光されない。図1Cに示されている長さΛは、分割されたレーザ光線のピーク波長を（sinθ1 + sinθ2）で割った値に等しい。この場合、θ1およびθ2は、図1Bに示されているようにフォトレジスト表面の法線に対するレーザ光線の角度である。
【００２８】
選択的な露光によって、フォトレジスト層117には露光される領域と露光されない領域ができる。ホログラフィック露光は、後で基板にスリット状のリッジおよび溝を形成するのに用いることのできるスリット状の露光領域および非露光領域をフォトレジスト層に形成するため好ましい。次いで、露光されたフォトレジスト層を、図1Cに示されているようにパターン化する。フォトレジスト層117がポジティブ・フォトレジスト層である場合、図1Cに示されているように、露光された領域を適切な溶媒によって除去し、一方、露光されていない領域をフォトレジスト・パターン119として基板1上に残す。フォトレジスト117がネガティブ・フォトレジスト層である場合、露光されていない領域を適切な溶媒によって除去し、一方、露光された領域をフォトレジスト・パターン119として基板1上に残す。
【００２９】
グレーティング・パターン・サイズは、光学系に適切な変更を加えることによってより大きな値にスケーリングすることができる。グレーティング・ライン・パターンは好ましくは、一次元または1Dパターンと呼ばれる。好ましくは、露光強度および露光時間は、基板表面がグレーティング周期の約2分の1にわたって完全に露光させるように調整される。
【００３０】
図2Aは、基板上の1Dグレーティング・パターン化フォトレジスト層の断面の走査電子マイクログラフを示している。この例のフォトレジスト・グレーティングの波形深さは約120nmである。
【００３１】
現在好ましい実施形態では、フォトレジスト・コーティングされた基板は、三角形対称性のための露光と方形対称性のための露光との間でそれぞれ600または900回転させることによって入射レーザ光に2倍または3倍露光される。好ましくは、基板を各露光間で回転させ、一方、レーザ光線を動かないようにしておく。しかし、必要に応じて、回転光学系を用いてレーザ光線を露光間で相対的に回転させ、一方、基板を動かないようにしておいてよい。好ましくは、露光間でレーザ光線を回転させるのに機械的なビーム回転装置ではなく電子光学的なビーム回転装置が用いられる。
【００３２】
図2Bは、方形対称性フォトレジスト・グレーティング・パターンがシリコン基板上に形成される現在好ましい実施形態を示している。このように、エッチング後に示されるフォトレジスト・パターンは基本的に、900回転させられた2つの干渉パターンの和である。図2Bに示されているフォトレジスト層の穴またはリセスは、直径が約250nmである。回転角度または露光数を変更することによって、他のエッチング済みパターンを生成することができる。たとえば、フォトレジストに三角形パターンを形成するには、図2Cに示されているように、基板とビームを互いに対して600回転させる。露光を複数回行う場合、各露光パターンを、グレーティング周期および形成（たとえば、直線状または曲線状）の点で異なるように設計することができる。
【００３３】
フォトレジスト・パターンが存在すると、フォトレジスト・パターンが基板とアルミナ層または膜との間に残る場合に基板に対するアルミナ層または膜の付着量を少なくすることができる。アルミナ層または膜の付着量は、後述のように、エッチング・プロセスによってフォトレジスト形状を基板に転写し、次いでフォトレジストを除去することによって改善することができる。したがって、フォトレジスト・パターンが形成された後、フォトレジスト・パターンをマスクとして基板がエッチングされ、フォトレジスト・パターンが基板の上面に転写される。ウェット・エッチングまたはドライ・エッチングを用いて基板をエッチングする。好ましくは、基板をパターン化した後で、アッシングのような任意の適切なフォトレジスト除去方法によってフォトレジスト・パターンを除去する。
【００３４】
いくつかの異なるパターン化方法によって基板をパターン化することができる。第1の好ましい方法では、2次元パターンのようなフォトレジストのパターンが、フォトレジストをエッチング・マスクとして用いて直接基板上に転写される。たとえば、図3Aに示されているように、厚さが約600ミクロンのシリカ基板などの基板600を設ける。第1の好ましいパターン化方法では、ステップ301で、上述の任意の適切な方法によってフォトレジスト層を二次元パターン119としてパターン化する。たとえば、フォトレジスト・パターン119では、交差領域は約80nmの厚さを有することができ、リッジ領域は約40nmの厚さを有することができる。次いで、ステップ302で、パターン化されたフォトレジスト119をマスクとして用いて基板1をエッチングし、パターンを基板に転写する。たとえば、基板の波形の深さは約10nmから約20nmであってよい。次いで基板からフォトレジストを除去する。
【００３５】
第2の好ましい方法では、エッチング・プロセスを用いて二次元フォトレジスト・パターンをハードマスク層に転写し、次いで、パターン化されたハードマスク層をハードマスクとして用いて基板表面をエッチングする。たとえば、第2の好ましいパターン化方法では、基板1上にハードマスク層120を付着させる。ハードマスク層は、厚さが約10nmのCr層や他の適切な金属層のような任意の適切なハードマスク材料を含んでよい。ステップ312で、上述の任意の適切な方法によって、フォトレジスト層をパターン化してハードマスク層120上に二次元パターン119を得る。たとえば、フォトレジスト・パターン119の交差領域は、厚さが約80nmであってよく、リッジ領域は厚さが約40nmであってよい。次いで、ステップ313で、パターン化されたフォトレジスト119をマスクとして用いてハードマスク層をエッチングし、パターンをハードマスク層120に転写する。次いで、必要に応じて、パターン化されたハードマスク層からフォトレジストを除去する。次いで、ステップ314で、パターン化されたハードマスク層をマスクとして用いて（フォトレジストを除去していない場合にはフォトレジストも用いる）基板1をエッチングする。たとえば、基板における波形深さは、約10nmから約30nm、好ましくは約20nmから約30nmであってよい。
【００３６】
第3の好ましい方法では、グレーティング・ラインが第1の方向に位置合わせされた第1の一次元フォトレジスト・パターンをハードマスク層に転写する。次いで、グレーティング・ラインが第1の方向とは異なる第2の方向に位置合わせされた第2の一次元フォトレジスト・パターンによってこのプロセスを繰り返す。次いで、パターン化されたハードマスク層をハードマスクとして用いて基板表面をエッチングする。たとえば、第3の好ましいパターン化方法では、ステップ311で、基板1上にハードマスク層120を付着させる。ハードマスク層は、厚さが約50nmのCr層や他の適切な金属層のような任意の適切ハードマスク材料を含んでよい。次いで、ステップ321で、第1のフォトレジスト層を上述の任意の適切な方法によってパターン化し、グレーティング・ラインがハードマスク層120上を第1の方向に延びる一次元パターン119Aを得る。フォトレジスト・グレーティングの厚さは約80nmであってよい。次いで、ステップ322で、パターン化されたフォトレジスト119Aを用いてハードマスク層をエッチングし、パターンをハードマスク層120に転写する。たとえば、ハードマスク層は、このステップ中に、その厚さの途中（2分の1など）まで、たとえば約25nmだけエッチングされた部分であってよい。次に、パターン化されたハードマスク層からフォトレジスト119Aを除去する。ステップ323で、第2のフォトレジスト層を上述の任意の適切な方法によってパターン化し、グレーティング・ラインがパターン化されたハードマスク層120上を異なる第2の方向に延びる一次元パターン119Bを得る。グレーティング・ライン方向が垂直である場合は方形格子が形成され、グレーティング・ライン方向が互いに600異なる場合には三角形格子パターンが形成される。次に、ステップ324で、パターン化されたフォトレジスト119Bをマスクとして用いて、パターン化されたハードマスク層120を再びエッチングし、パターンをハードマスク層120に転写する。好ましくは、ハードマスク層を再び、途中まで、たとえば2分の1だけエッチングし、したがって、ハードマスク層の厚さは交差領域で約50nm、リッジ領域で約25nm、リッジ領域同士の間で約0nmになる（すなわち、リッジ領域間に開口部が形成される）。次いで、ステップ314で、パターン化されたハードマスク層をマスクとして用いて基板1をエッチングし、基板に二次元パターンを形成する。基板をパターン化する前または後に、パターン化されたハードマスク層から第2のフォトレジスト119Bを除去する。たとえば、基板の波形深さは約10nmから約50nm、好ましくは約30nmから約50nmであってよい。
【００３７】
図示の方形パターン以外の二次元パターン化を基板に形成できることに留意されたい。第2および第3の方法では、陽極酸化可能な金属膜を付着させる前に、パターン化されたハードマスク層を基板から除去しても、パターン化されたハードマスク層層上に陽極酸化可能な金属膜を直接付着させてもよい。
【００３８】
第2の基板パターン化方法は、ハードマスク層を用いることによって基板をより深くエッチングするのを可能にするという点で、場合によっては第1の方法に勝る利点をもたらす。第3の方法は、エッチング後に各ハードマスク層ラインが適切に接続されたままになり、これによって、明確に区画された（分離された）開口部をハードマスクに形成することができる。図3Bは、上述の第3のパターン化方法によってシリカ基板上に形成されたクロム・ハードマスク層における二次元方形パターンのマイクログラフである。
【００３９】
以下の表Iは、上述のパターン転写プロセスに用いることのできる好ましい例示的なプラズマ・エッチング条件を示している。
【００４０】
【００４１】
プロセスの次のステップでは、陽極酸化可能な金属膜のような、ナノポラス構造を形成する材料を好ましくは、パターン化された基板上に直接付着させ、かつ／またはハードマスクが存在する場合にはハードマスク上に直接付着させる。付着は、熱蒸着や電子ビーム蒸着などの真空蒸着、MOCVD、MBE、スパッタリング、電気めっき、無電解めっきのような任意の適切な付着方法によって行うことができる。好ましくは、金属膜を高真空（通常10-6Torr以下の圧力）システムで蒸着させ、それによって、蒸着された粒子の平均自由衝突行程を供給源から基板までの距離よりも大きくする。これらの条件によって、蒸着させられた材料が基板上に付着し、パターン化された表面上に付着した共形の膜が作製される。したがって、基板の上面のパターンを金属膜の上面に転写する。
【００４２】
たとえば、図3Aのステップ303に示されているように、パターン化された基板および／またはパターン化されたハードマスク層上に厚さが約300nmから約800nmのアルミナ膜を付着させる。次いで、ステップ304で、この金属層を陽極酸化してナノポア・アレイを形成する。図3Cは、シリカ基板上に形成された陽極アルミナ・ナノポア・アレイのSEMマイクログラフ（断面画像）である。2ステップ1Dグレーティング・パターン化プロセス（すなわち、上述の第3の方法）は、2D Crハードマスク・パターンを形成する際に使用される。基板の波形はポアの底部付近に見ることができる。初期厚さが350nmであるアルミニウム膜を、波形の基板に付着させ、次いで、140Vで40分間陽極酸化する。
【００４３】
他の好ましい実施形態では、金属膜をフォトレジスト・パターン上に直接付着させる。図4A〜図4Cは、表面にフォトレジスト・グレーティング・パターンが波形に形成された基板上に、秩序化されたシングル・ドメイン・アルミナ・ナノポア・アレイを成長させるプロセスを概略的に示している。この場合、フォトレジスト・パターンを形成した後に基板をエッチングすることはなく、フォトレジスト・パターン上に金属層を直接付着させる。したがって、フォトレジスト・パターンを金属膜の上面に転写する。たとえば、図4Aに示されているように、前述の任意の適切な方法によって、フォトレジスト・パターン119を基板1上に形成する。図4Bに示されているように、アルミニウム層121などの金属層をフォトレジスト・パターン119上に付着させる。次いで、図4Cに示されているように、金属層121を陽極酸化して、ナノポア13を含むナノポア・アレイ3を形成する。上述のアルミニウム膜が純粋なアルミニウム膜であっても、Al-2% Cu合金のような、アルミニウムが50wt%よりも多いアルミニウムの合金であってもよいことに留意されたい。
【００４４】
図4Dは、1-Dフォトレジスト・パターン上にアルミニウム膜を付着させた好ましい実施形態のマイクログラフを示している。図4Dに示されている好ましい実施形態では、純度が99.999%（5N）のアルミニウム供給源を用いた熱蒸着法を用いて、基板上の1-Dフォトレジスト・パターン上に厚さが350nm〜400nmのアルミニウム膜121を形成する。付着させる膜表面は好ましくは、ほぼ同じ量の波形深さ、すなわち、約100nmの波形深さを有するフォトレジスト・パターンの波形に一致する。好ましくは、金属膜は厚さが1ミクロン未満であり、より好ましくは500nm未満である。
【００４５】
次いで、付着させた金属膜の陽極酸化を行う。現在好ましい実施形態では、シリカ基板上に付着させたアルミニウム膜を、白金線を対電極として用いて室温において希釈電解液（体積比1 H3PO4 + 800 H2O）で陽極酸化する。陽極酸化は好ましくは、定電圧モードで約40分間行われる。様々な材料および様々な膜厚に対して異なる陽極酸化継続時間を使用することができる。陽極酸化電圧は、予想されるポア距離がグレーティング周期に一致するように選択され、たとえば、350nmグレーティング周期の場合140Vが印加される。自然に形成されるアルミナ・ポア・アレイでは、ポア間距離は陽極酸化電圧に比例し、すなわち、約2.5nm/Vである。金属層のそれぞれの異なる部分を陽極酸化する際に電圧を変化させて、可変周期を有するポアを形成することができる。陽極酸化後、好ましくは、各サンプルを（水で体積比が1:3になるように希釈された）リン酸で1分間から2分間処理する。
【００４６】
図4Eに示されているナノポア・アレイ3の結果として得られるアルミナ・ポア13は、たとえば約100nmから2000nmあり、好ましくは約300nmから400nmの一様な深さを示し、ポア底部は、約100nmから300nmであり、たとえば150nmから200nmである障壁厚さを持つ凹んだ半球形状を有する。好ましいポア直径は、約5nmから100nmであり、たとえば5nmから10nmである。ナノポアは選択的に、陽極酸化された金属層の上面のグレーティング・パターンのトラフとして形成される。
【００４７】
図4Eに示されているように、ナノポアは、グレーティング・ベクトル方向に沿って適切に秩序化され、すなわち、周期的な波形を有する表面の各凹状底部に規則的に位置合わせされた状態で成長する。これに対して、グレーティング・ライン方向に沿ったポア構成は、著しく低い秩序を示す。各行のポアは、グレーティング・ライン方向に沿って不規則な間隔を置いて配置され（ポアによっては合体している）、行間の位置合わせにおいて何ら一貫性を示さない。基板表面パターン化の効果は、図4Eを、図4Fに示されている平坦なパターン化されていないアルミニウム膜上に図4Eと同じ陽極酸化条件の下で準備されたアルミナ・ポア・サンプルと比較することによってさらに明らかになる。平坦な膜の場合のポア構成は、秩序を有さない無定形に見え、ポアの形状およびサイズも不規則である。陽極酸化後にエッチングを行っていない成長したままでのポアにずっと深刻な不規則性が観測され［図4Fの挿入図］、このことは、パターン化されていない膜の場合ポア核生成が完全にランダムであることを示している。
【００４８】
図5Aは、付着したアルミニウムを陽極酸化することによって形成された方形構成を有する方形ポアの方形格子構成の低解像度走査電子マイクログラフを示している。表面全体にわたるポアの構成は、エッチングされたフォトレジスト・パターンに対応して極めて規則的である。図5Bは、方形ポアのより高い解像度の画像である。図5Cは、1-Dエッチング・パターンを用いて形成されたアルミナ・ナノポアの断面図を示している。このナノポアは約400nmの一様な深さを示し、ポア底部は、障壁層の厚さが約100nmである凹んだ半球形状を有する。ポアは、リセスまたは波形底部領域の中心に位置を適切に合わせて成長する。したがって、アルミニウム膜表面にナノスケール周期パターン化を施すと、ポア形成の開始時からアルミニウム膜の粒子境界のランダム化効果を補償することができ、パターン領域全体にわたるポア成長プロセス全体にわたって秩序の形成を制御／案内することができる。
【００４９】
図5Dは、フォトレジスト・コーティングされた基板を互いに対して600回転させられた回折パターンに露光させた本発明の実施形態を示している。結果として得られるアルミナ・ポアの三角形構成は、高倍率と低倍率の両方で示されている。少なくとも1cm2のパターン領域全体にわたってポアのシングル・ドメイン三角形構成が観測される。
【００５０】
楕円ポア形状は、上述の方形格子形状と同様に、グレーティング・パターン対称性を反映したものと考えられる。凹状底部も、二回転対称性を有する菱形部分格子を形成する4つのコーナーに囲まれている。長軸のコーナーにおける平面内曲率半径は、短軸コーナーにおける平面内曲率半径よりも小さい。したがって、電界（および酸化物解離）は、この長軸方向に沿って最も強い（最も速い）と考えられる。これによって、ポアが楕円形になると考えられる。
【００５１】
図5Eは、ナノスケール基板表面パターンおよびマイクロスケール基板表面パターンによって案内されるナノポア構成の概略図である。たとえば、図5Eの上部に示されているように、六角形のスーパーセル121は、各々が7つのナノポアを含む7つのセルを含んでいる。ナノポア・アレイを形成するのに用いられるよりも高い電圧でナノポア・アレイを陽極酸化してマクロポアを形成する場合、ナノポア・アレイを形成する前または後に、シングル・ドメイン・ナノポア・アレイが複数のセルに分離される。各セルは、所定の秩序化された対称パターンとして配置されたナノポアを含んでいる。言い換えれば、セルまたはリッジはマクロポアによって分離され、一方、各セルはナノポアを含んでいる。あるいは、金属膜をリソグラフィによってセルとしてパターン化するか、または金属セルを、基板パターン上に選択的に形成し、次いで陽極酸化して各セルにナノポアを形成することができる。このような構成が図5Eの下部に示されている。
【００５２】
上述の実施形態では、膜を付着させる前に基板をパターン化する。他のプロセスを使用して、付着した金属膜上に表面パターンを生成することができる。まず、パターン化された基板またはパターン化されていない基板上にアルミニウム膜などの金属膜を付着させることができる。その後、金属膜上にフォトレジストを形成する。上述のようにフォトレジストを露光しパターン化してパターンを形成する。
【００５３】
必要に応じて、酸化ケイ素層や、窒化ケイ素層や、シリコンオキシナイトライド層や、フォトレジスト層への金属層の付着を改善する他の適切な材料層のようないわゆるハードマスク層を金属膜とフォトレジスト層との間に形成することができる。ハードマスク層は、パターン転写エッチング・プロセスにおける最大エッチング深さを改善する。
【００５４】
次いで、フォトレジスト・パターンをマスクとして用いて金属膜にウェット・エッチングまたはドライ・エッチングを施し、フォトレジスト・パターンを金属膜の上面に転写する。ハードマスク層が存在する場合、まずフォトレジスト・パターンをマスクとして用いてハードマスク層をエッチングし、次いで、パターン化されたハードマスク層をマスクとして用いて金属膜をエッチングする。フォトレジスト層は、ハードマスク層をマスクとして用いた金属膜のエッチングの前または後に除去することができる。好ましくは、金属膜をパターン化した後でハードマスク層を除去し、それによって、パターン化された金属膜全体を露出させる。次いで、上述の陽極酸化プロセスを使用して、パターン化された金属膜を陽極酸化し、ナノポア・アレイを形成する。
【００５５】
第1および第2の好ましい実施形態の方法によって結果的に作製されるアルミナ・ポアは通常、一様な深さ（400nm）を示し、ポア底部は、障壁厚さが約300nmである凹んだ半球形状を有する。ポアは通常、波形底部領域の中心に位置を適切に合わせて成長する。したがって、アルミニウム膜などの金属膜のナノスケール周期パターンは、通常アルミニウム膜に観測される粒子境界のランダム化効果を補償することができる。
【００５６】
本発明の他の好ましい実施形態では、陽極酸化された金属酸化物のナノポア・アレイをマスクとして用いて基板にナノポア・アレイが形成される。この実施形態では、まず、上述の任意の適切な方法によって、陽極酸化された金属酸化物膜にナノポア・アレイを形成する。次いで、金属酸化物層をマスクとして用いて基板をエッチングする。金属酸化物材料上の基板材料を優先的にエッチングする任意の適切なウェット・エッチング媒体またはドライ・エッチング媒体を用いて基板をエッチングすることができる。好ましくは、ドライ異方性エッチング媒体を使用する（すなわち、エッチング・ガスまたはプラズマ）。エッチング媒体は、ナノポアを透過し、ナノポアの下方の基板材料をエッチングする。したがって、ナノポア・アレイ・パターンを金属酸化物膜から基板材料に転写する。ナノポアは、エッチング媒体、エッチング継続時間、および基板材料に応じて、基板の任意の所望の深さまで延びることができる。必要に応じて、基板をエッチングした後で金属酸化物膜を除去することができる。あるいは、金属酸化物膜を、基板をエッチングした後に残し、ナノポア・アレイを含む基板を備えたデバイスに組み込むことができる。
【００５７】
ナノポラス金属酸化物膜の秩序化されたアレイを有する基板および／またはナノポア・アレイを含む基板のこれらの広い領域は、様々な産業用途を有する。これらの用途には、マイクロエレクトロニクス、光学ナノデバイスの組立て、燃料電池、ナノ構造化、および化学触媒用途が含まれるがそれらに限らない。
【００５８】
好ましくは、必ずではないが、デバイスは、金属酸化物層および／または基板にナノポア・アレイを含み、各ナノポアには、ナノポアが配置される材料とは異なる材料が充填される。必要に応じて、それぞれのナノポアに異なる材料が設けられる。したがって、ナノポア・アレイのそれぞれの領域に異なるデバイスを形成し、チップまたは基板上に多機能ナノシステムを形成することができる。たとえば、論理デバイスおよびメモリ・デバイス、あるいは後述のデバイスの他の任意の適切な組合せを同じチップまたは同じ基板上に形成することができる。必要に応じて、同じ基板上のそれぞれのドメインまたは領域に異なるポア形状を形成し、多機能ナノシステムを推進することができる。
【００５９】
ナノポアは任意の適切な方法によって充填することができる。たとえば、1つまたは複数の材料膜を、材料がナノポアに入り込むようにナノポア・アレイ上に共形に付着させることができる。必要に応じて、ナノポアの上から材料を除去し、ナノポア内に位置する分離された材料アイランドを残すことができる。たとえば、ナノポアを含む金属酸化物膜または基板の上に位置する膜を、金属酸化物または基板材料上で停止する（すなわち、金属酸化物または基板材料はポリッシュ・ストップとして働く）化学機械研磨によって除去することができる。この研磨ステップは、アレイのナノポア内に位置する分離された材料アイランドを残す。エッチバックのような他の除去方法を用いて、ナノポア・アレイ上に位置する金属膜を除去することができる。
【００６０】
あるいは、材料を選択的にナノポア内に付着させる。たとえば、基板1上のナノポア・アレイ3を形成した後、図6Aに示されているように、金属アイランド5を選択的にナノポア内に成長させる。金属アイランドを選択的に金属酸化物層のナノポアの内側に成長させる1つの好ましい方法は、図6Bに示されている金属めっき法である。この実施形態では、ナノポア・アレイ3を導電基板または半導体基板1上に形成する。基板1は、陽極酸化されていない金属層などの金属層、またはシリコン、砒化ガリウム、窒化ガリウムのようなドープされた半導体層を含んでよい。基板1は、基板に光を透過させる必要のあるデバイスに用いられる放射透過基板を含んでもよい。次に、基板1およびアレイ3を液体金属9を含む電気めっき槽7に入れる。基板1とアレイ3との間の電位差（すなわち、電圧）を印加する。アレイ3はナノポア13の下の領域11がより薄くなっているので、これらの領域11には電圧勾配が存在する。このため、槽7における金属9は選択的にナノポア13内に付着する。
【００６１】
必要に応じて、電気めっき法を用いてナノポア13に槽7における金属9を選択的に充填する。金属9は、Ni、Au、Pt、それらの合金のような、電気めっきによって金属酸化物ポア内に付着させることのできる任意の金属であってよい。
【００６２】
本発明の他の好ましい態様では、電気めっきステップで、ナノポア13の一部にのみ金属9を充填する。この場合、金属9は、選択的な材料蒸着用の触媒として働くことのできる任意の金属であってよい。たとえば、金属9はAuであってよい。次いで、ナノポア13の底部に形成された触媒金属9を化学蒸着室などの蒸着室に移す。次に、選択的な蒸着によって触媒金属9でアイランド5を選択的に成長させる。アイランド5は、選択的に触媒金属9上に付着させることができるが、ナノポア・アレイ3の金属酸化物壁上には付着させることのできない任意の材料を含んでよい。たとえば、この材料は、AlやAgなどの金属を含んでよい。
【００６３】
ナノポア・アレイ3を一時基板1上に形成する場合、一時基板は、アレイ3上に金属アイランド5を形成する前または後にアレイから除去することができる。一時基板は、選択的なエッチング、研磨、または化学機械研磨を行うか、一時基板とアレイとの間に配置された剥離層（図を明確にするために示されていない）を選択的にエッチングするか、あるいは基板をアレイから剥離することによって除去することができる。剥離の場合、基板とアレイとの間に1つまたは複数の剥離層を配置することができる。剥離層は、互いに機械的に分離すると共にアレイおよび／または基板から機械的に分離することができるように低い粘着力および／または強度を有する。次いで、透明基板などの永久デバイス基板、または光検出器などの完成品デバイスの他の部分を、金属アイランド5をアレイに形成する前または後に、アレイ3の同じ側および／またはアレイ3の、一時基板が配置された反対側に取り付ける。
【００６４】
図7A〜図7Dは、テンプレート化されたナノポア・アレイを用いてアイランドを形成する他の方法を示している。図7Aに示されているように、上述の任意の適切な方法を用いて、基板1上の金属酸化物ナノポア・アレイ3を形成する。次に、図7Bに示されているように、アレイ3上に共形テンプレート材料15を付着させる。共形テンプレート材料15は、酸化ケイ素、窒化ケイ素、ガラス転移温度を超える温度で加熱されたガラス、CVDホスホシリケートガラスまたはボロホスホシリケートガラス（それぞれPSGまたはBPSG）、ガラス材料またはポリマー材料上のスピンであってよい任意の材料を含んでよい。
【００６５】
次に、図7Cに示されているように、共形テンプレート材料15をナノポア・アレイ3から除去する。共形テンプレート材料は、すでにアレイのナノポア13内に延びているリッジ17を含んでいる。プロセスをこの点で停止することができ、リッジ17を任意の適切なデバイスで使用することができる。たとえば、リッジ17は、テンプレート材料15から延びているナノカンチレバー（ナノチップまたはナノロッドとも呼ばれる）のアレイを含む。これらのナノチップ17は、複数のナノチップまたはナノカンチレバーを使用するセンサまたはアクチュエータに用いるか、または原子間力顕微鏡チップを形成するように任意にさらにエッチングすることができる。必要に応じて、個々のナノチップ17の移動させるために追加的なアクチュエータおよび／または圧電抵抗領域をテンプレート材料15に追加することができる。
【００６６】
必要に応じて、図7Dに示されているように、電気めっき法または他の適切な方法を用いて、選択的に共形テンプレート材料15のリッジ17間のポア19に任意の適切な材料のアイランド5を付着させる。
【００６７】
ナノポア・アレイは任意の適切なデバイスに使用することができる。ナノポア・アレイを組み込んだ以下の例示的なデバイスを、本発明の範囲を制限するものと考えてはならない。
【００６８】
好ましい一実施形態では、ナノポラス・アルミナの秩序化されたアレイをシリコン・ウェハ上に配置すると、いくつかのマイクロエレクトロニック用途が実現される。アルミナ・パターンは、後で下方のシリコン基板を処理できるようにテンプレートとして使用することができる。たとえば、ナノポアは、上述のように、シリコン基板またはウェハの強腐食を導くのに用いることができる。その後、図8に示されているように、強腐食によって作製されたナノウェルまたはナノポア13に酸化ケイ素または他のコンデンサ誘電体を付着させ、折畳みコンデンサを作製することができる。図8に示されているコンデンサでは、底部電極21がナノポアの下に配置され、頂部電極23がナノポア・アレイ3上に配置されている。したがって、この実施形態では、基板のナノポア13は、底部電極材料をエッチ・ストップとして用いてエッチングされる。このようなコンデンサは、チップの面全体にわたって非常に高い密度を有し、マイクロエレクトロニクス分野で一般的に知られている様々な用途に用いることができる。
【００６９】
必要に応じて、MOSFET、MESFET、バイポーラ・トランジスタおよびBiCMOSトランジスタなどのアクセス・トランジスタ、またはダイオードのような他のスイッチング素子を基板のナノポア間、ナノポアの上（すなわち、基板の上）、またはナノポアの下（すなわち、基板内）に組み立てることができる。あるいは、トランジスタまたはダイオードをナノポア自体に形成することができる。たとえば、ピラー型（すなわち、垂直）トランジスタおよび／またはダイオードをナノポアに形成することができる。トランジスタは、ナノポアを形成する前または後に組み立てることができる。トランジスタをナノポアの上または下に配置する場合、トランジスタを別個の基板に組み立て、次いでこの基板を、ナノポアを含む基板に結合するかまたは他の方法で接着するか、あるいはトランジスタをナノポアの上または下に付着させた層内に組み立てることができる。トランジスタは、コンデンサの電極21、23の一方に接続され、ダイナミック・ランダム・アクセス・メモリ（DRAM）が形成される。
【００７０】
本発明の他の好ましい実施形態では、ナノポア・アレイが読取り専用（ROM）デバイスに使用される。たとえば、ナノポア内に配置された誘電材料をアンチヒューズ誘電体として用いてコンデンサ・デバイスではなくアンチヒューズ・デバイスを形成することができる。アンチヒューズでは、誘電体は、デバイスの読取り中（「0」メモリ状態）、電極21、23間に電流が流れるのを防止する。しかし、電極21、23間に所定のしきい値電圧を超える電流または電圧が供給されると、誘電材料が破壊されるかまたは溶断し、電極21、23間に導電リンクが形成される。その後、導電リンクは、デバイスの読取り中（「1」メモリ状態）、電極21、23間に電流経路を形成する。
【００７１】
あるいは、電極21、23間の導電可融リンクをナノポア内に配置してヒューズ・デバイスを形成することができる。ヒューズ・デバイスでは、リンクは、デバイスの読取り中（「1」メモリ状態）、電極21、23間に電流が流れるのを可能にする。しかし、電極21、23間に所定のしきい値電圧を超える電流または電圧が供給されると、導電リンクが破壊されるかまたは溶断し、電極21、23間に形成されている電流経路が切断される。その後、デバイスの読取り中（「0」メモリ状態）、電極21、23間に電流経路は存在しない。このアンチヒューズ・デバイスまたはヒューズ・デバイスを、図9Aに概略的に示され、かつ図9Bの回路図に示されているフィールド・プログラマブル・ゲート・アレイ（FPGA）に組み込むことができる。
【００７２】
本発明の他の実施形態では、半導体、金属、またはその他の材料をナノポア内に配置することができる。たとえば、図10に示されているように、各ナノポア内に発光ダイオード、レーザ・ダイオード、または他の発光デバイスを形成することができる。たとえば、ナノポア内に形成された適切な半導体材料のPM接合部31は、レーザ発光条件が満たされた場合、発光ダイオードまたはレーザ・ダイオードとして働く。たとえば、PN接合部は、電流を印加したときの放放出に用いられる半導体材料の任意の2つ以上の適切なIII-V層、II-VI層、またはIV-IV層を含んでよい。この場合、電極21、23の一方または両方は、酸化インジウムスズなどの放射透過導電材料で作られる。電極間に電圧を印加すると、PN接合部は、UV、IR、可視光などの放射を放出する。
【００７３】
あるいは、PN接合部を光検出器またはフォトダイオードとして使用することができる。この場合、放射が放射透過電極を通してPN接合部に入射すると、電極間の光電流が生成される。半導体PN接合部の代わりに他の適切な放射放出および検出材料またはデバイスをナノポア内に配置できることに留意されたい。
【００７４】
他の好ましい実施形態では、ナノポア・アレイを用いて、固体マイクロデバイスなどのデバイス用の超密度・高アスペクト金属化ビアを形成することができる。たとえば半導体メモリや論理デバイスなどの固体マイクロデバイスは、1レベルまたは複数レベルのメタライゼーション、あるいは1つまたは複数の絶縁層のビアを通って延びる相互接続部によって相互接続されたトランジスタ、ダイオード、コンデンサなどの個々のデバイスを含む。ナノポア・アレイを用いてそのようなメタライゼーションまたは相互接続部用の高アスペクト・ビアを形成することができる。
【００７５】
たとえば、好ましい一態様では、陽極酸化された金属酸化物層は、固体デバイス上に配置されメタライゼーションを含む絶縁層を備える。この場合、ナノポアは、下方のデバイスまたはより低いレベルのメタライゼーションまでエッチングされ、ビアが形成される。上述のめっき法を含む任意の適切な方法によって、下方のデバイスまたはメタライゼーション・レベルに接触する、金属相互接続部またはプラグやポリシリコン相互接続部またはプラグなどの導電相互接続部またはプラグがビア内に形成される。
【００７６】
他の好ましい態様では、デバイス上に配置されたパターン化された絶縁層上にナノポア・アレイが形成される。ナノポア・アレイは、絶縁層にビアをエッチングするためのテンプレートまたはマスクとして使用される。言い換えれば、エッチング媒体がナノポアに挿入され、絶縁層にビアが形成される。ナノポアを含む金属酸化物層は所定の位置に残すことも、ビアのエッチングの後に除去することもでき、ビアに上述の導電相互接続部またはプラグが形成される。
【００７７】
他の好ましい実施形態では、シリコンにエッチングされ、かつ／または金属酸化物層に配置されたナノポア内に強磁性金属材料などの磁気材料を配置することができ、超高密度磁気記憶デバイスを製造することができる。あるいは、ナノポアに磁気材料を詰めて高感度磁気センサを製造することができる。たとえば、スピン・バルブ磁気抵抗デバイス（SVMR）などの大形磁気抵抗効果デバイスをナノポア・アレイ内に形成することができる。SVMRデバイスは、2つの強磁性層と、2つの強磁性層間の非磁性層と、一方の強磁性層に隣接して配置された反強磁性層とを含む。これらの層のうちの任意の1つまたは複数の層をナノポア内に配置することができる。磁気デバイスの背景は、Routkevitchら、IEEE Trans. Electron Dev. 43(10)、Blackら、Appl. Phys. Lett. 79. 79:409 (2001)、Metzgerら、IEEE Trans. Magn. 36 (1): 30 (2000)に記載されている。
【００７８】
ナノポア内に他の材料を配置して炭素ナノチューブを構成することができる。たとえば、図11に示されているように、ナノポア・アレイは、炭素ナノチューブ電子エミッタを用いた高解像度デジタル・ディスプレイに使用することができる。選択的な電気めっき法などによって鉄や磁気コバルトのような適切な触媒材料をポア13の底部にめっきし、その後、原料ガス、たとえばエチレン・ガスなどの炭素ナノチューブ原料物質、および熱を供給することによって、1つまたは複数の炭素ナノチューブ33が選択的にナノポア内に形成される。自己整列したナノチューブ・アレイは、電圧のような外部からの刺激が電極21からナノチューブ33に加えられたときに電子エミッタ・アレイとして働く。炭素ナノチューブによって放出された電子が電子感応材料に衝突し、電子感応材料は放射を放出する。したがって、フラット・パネル・ディスプレイにナノチューブ・アレイを使用することができる。さらに、アルミナ・ナノチューブが形成された基板がプラスチックである場合、可とう性の高解像度ディスプレイを製造することができる。さらに、構造化されたナノポアを、炭素ナノチューブだけでなく任意の材料を秩序化するかまたは積み重ねるために用いることができる。炭素ナノチューブの使用に関する背景は、Liら、Appl. Phys. Lett. 75(3):367 (1999)、Baeら、Adv. Mat. 14(4):277 (2002)、Choiら、Appl. Aphys. Lett. 79(22)、3696 (2001)に記載されている。
【００７９】
本発明の他の好ましい実施形態では、ナノポア・アレイがフォトニック・デバイスに使用される。適切な光学的に活性の物質をポア（またはポアをマスクとして用いて形成された強腐食された穴）内に配置することによって、光を操作するのに用いることのできるナノマシンを製造することもできる。産業面で光を介して情報を送信するのに用いられる光ファイバでは、その情報を復号し経路指定する必要がある。現在、使用されているルータは、光線に含まれるすべての情報を保持しつつ光線を湾曲させる能力によって制限されている。アルミナ・ナノポアおよび周囲の材料に適切な材料を詰めることによって、フォトニック・クリスタルと呼ばれる光学マイクロ・デバイスを製造することができる。フォトニック・クリスタルは、光線を比較的鋭角に湾曲させ、一方、光線内に含まれる情報を保持するうえで極めて有効であることが分かっている。
【００８０】
あるいは、フォトニック・クリスタルを図12Aおよび図12Bに示されているように形成することができる。この好ましい態様では、基板は放射透過材料を含む。たとえば、基板は、クラッディング間に挟まれた光学コアを含む導波管を含んでよい。ナノポア3はコアを通って延びる。放射35は好ましくは、ナノポアではなく妨害されないコアを通過するので、コアの、ナノポアを有さない領域は、光路（すなわち、放射経路）37を形成する。ナノポアの構成は光路の形状を決定する。したがって、それぞれ図12Aおよび図12Bに示されているように直線状または曲線状の光路を形成することができる。光路を有するナノポア・アレイは、所定のパターンを有する秩序化されたシングル・ドメイン・アレイでもあり、かつ光路は、アレイに意図的に追加されたものであるため欠陥ではないことに留意されたい。
【００８１】
本発明の他の好ましい実施形態では、ナノポア・アレイが燃料電池を製造する際に使用される。アルミナ・ナノポアを強腐食用のマスクとして用いることによって、基板に大容量物理保存媒体を作製することができる。この媒体を用いて、燃料電池内の燃料として使用される水素を保存することができる。あるいは、強腐食されたポアにポリテトラフルオロエチレンのような適切な電解物質を充填することができ、ウェル同士の間に高電圧を発生させることができ、そのため、大容量燃料電池を製造することができる。燃料電池に関する背景は、Carretteら著Fuel Cell, 1(1)：5〜39 (2001)に記載されている。
【００８２】
本発明の他の好ましい実施形態では、ナノポア構造を用いた基板の強腐食によって、化学触媒として機能する材料を製造することもできる。たとえば、酸化チタンは、元素チタンの酸化後にナノポアを形成する。このようなナノポアは、特に酸化チタンが触媒特性を持つため、ナノポアを触媒として使用するのに理想的なものにする極めて広い表面積を有している。酸化チタンの触媒特性に関する背景は、Gongら、Mat. Res. 16(2): 3331 (2001)、Yamashitaら、Appl. Surf. Sci. 121/122:305 (1997)に記載されている。
【００８３】
図13に示されている他の用途では、ナノポラス材料と基板との間に追加的な中間材料層または剥離材料層を導入することによって、秩序化されたナノポラス膜41を得ることができる。中間層は、化学エッチング・プロセスを用いてエッチングできる材料で構成することができる。秩序化されたナノポア・アレイを得る手順は上述のように進めることができる。しかし、ナノポア・アレイは中間層の表面を形成する。ナノポアを形成した後、中間層をエッチングし、それによって、ナノポア・アレイを分離する。次いで、ポアの下部の密閉部分をエッチングなどの化学処理によって開放することができる。結果として得られる材料は非常に微細な膜として機能的に働く。このような膜は、様々な化学分離用途および生化学分離用途で有用である。あるいは、剥離層または中間層を省略し、ナノポア・アレイを形成した後に研磨、CMP、研削、選択的なエッチングまたは他の適切な方法などによって選択的に基板を除去することができる。あるいは、ナノポア・アレイを基板の上部に形成することができ、その後、ナノポアの下方の、基板1の下部の少なくとも一部43を選択的に除去する。たとえば、基板の上部および下部をそれぞれの異なる材料または逆の性質を有する不純物がドーピングされた半導体材料で形成することができ、エッチングまたは研磨によって、下部材料を上部材料に対して選択的に除去することができる。膜は、薬物分離や、吸収媒体ならびに触媒表面および支持体用に用いられる抗体ベースのナノ膜であってよい。ナノポラス・フィルタに関する背景はLeeら、Science; 296:2198 (2002)に記載されている。
【００８４】
したがって、対称性が制御された高度に秩序化されたナノポア・アレイが、異なる材料の基板表面上に形成される。秩序化されたナノポア・アレイは、任意の基板の広い領域にわたって配置される。フォトレジスト層をホログラフィック・リソグラフィック・パターン化することによって、波形のような、リッジとリセスの規則的なパターンを基板の表面上に生成することができる。次いで、パターン化された表面上に、アルミニウムなどの材料を、材料の表面全体にわたってパターンが維持されるような厚さに付着させることができる。この材料は、ナノポア・アレイを形成できる必要がある。ナノポアは通常、リセスまたは波形の隙間に形成される。したがって、基板の面全体にわたってナノポアが規則的に配置される。ナノポアを規則的に配置すると、基板にスケールの小さな処理を施すことができる。したがって、様々なナノスケール電子デバイス、フォトニック・デバイス、および化学デバイスを設計し、製造し、組み立てることができる。
【００８５】
本発明を特定の実施形態に関して説明したが、当業者には、本明細書の教示を考慮して、請求された発明の要旨から逸脱せず、またその範囲を超えずに他の実施形態および修正形態を作成することができる。したがって、本明細書の図面および説明が、本発明の理解を容易にするためにのみ与えられており、本発明の範囲を制限すると解釈すべきものではないことを理解されたい。
【図面の簡単な説明】
【００８６】
【図１Ａ】図１Ａはホログラフィック・リソグラフィを行う装置の概略平面図である。
【図１Ｂ】図１Ｂは本発明の好ましい実施形態によるフォトレジスト・パターンを製造する方法の概略側面断面図である。
【図１Ｃ】図１Ｃは本発明の好ましい実施形態によるフォトレジスト・パターンを製造する方法の概略側面断面図である。
【図２Ａ】図２Ａは基板上の1Dグレーティング・パターン化フォトレジスト層の断面の走査電子マイクログラフである。
【図２Ｂ】図２Ｂは、シリコン基板上の方形の対称性フォトレジストグレーティングパターンの走査電子マイクログラフである。
【図２Ｃ】図２Ｃは、シリコン基板上の三角形の対称性フォトレジストグレーティングパターンの走査電子マイクログラフである。
【図３Ａ】図３Ａは、本発明の好ましい実施形態によるアレイを製造する方法の各ステップの概略三次元図である。
【図３Ｂ】図３Ｂは、クロム・ハードマスク層の二次元方形パターンの走査電子マイクログラフである。
【図３Ｃ】図３Ｃは、シリコン基板上に形成された陽極アルミナ・ナノポア・アレイの走査電子マイクログラフである。
【図４Ａ】図４Ａは、本発明の他の好ましい実施形態によるアレイを製造する方法の各ステップの概略側面断面図である。
【図４Ｂ】図４Ｂは、本発明の他の好ましい実施形態によるアレイを製造する方法の各ステップの概略側面断面図である。
【図４Ｃ】図４Ｃは、本発明の他の好ましい実施形態によるアレイを製造する方法の各ステップの概略側面断面図である。
【図４Ｄ】図４Ｄは、1-Dグレーティング上の約350〜400ナノメートルの厚さを有するアルミニウム膜の走査電子マイクログラフである。
【図４Ｅ】図４Ｅは、本発明の好ましい実施形態によるナノポア・アレイの走査電子マイクログラフである。
【図４Ｆ】図４Ｆは、従来技術のナノポア・アルミナ膜の走査電子マイクログラフである。
【図５Ａ】図５Ａは、グレーティング領域全体にわたって観測されるポアの方形構成を有する方形ポアの方形格子構成の走査電子マイクログラフである。
【図５Ｂ】図５Ｂは、方形ポアの方形格子構成のより大きい倍率の走査電子マイクログラフである。
【図５Ｃ】図５Ｃは、ポアが波形底部の中心に位置を適切に合わせて成長することを示す、アルミナ・ナノポアの断面画像である。
【図５Ｄ】図５Ｄは、低分解能および高分解能（挿入図）でシリカ基板上に付着させられた三角形格子2Dグレーティング・パターン化アルミニウム箔から得られたアルミナ・ポアの走査電子マイクログラフである。
【図５Ｅ】図５Ｅは、本発明の好ましい実施形態によるナノポア・アレイの平面図である。
【図６Ａ】図６Ａは、発明の好ましい実施形態によるアレイの概略側面断面図である。
【図６Ｂ】図６Ｂは、図6Aのアレイを作るのに用いられる電気めっき槽の概略側面断面図である。
【図７】本発明の好ましい実施形態によるアレイを製造する方法の概略側面断面図である。
【図８】本発明の好ましい態様によるデバイスの概略三次元図である。
【図９Ａ】図９Ａは、本発明の好ましい実施形態によるフィールド・プログラマブル・ゲート・アレイ（FPGA）の概略平面図である。
【図９Ｂ】図９Ｂは、図9Aのデバイスの概略回路図である。
【図１０】本発明の好ましい実施形態によるデバイスの概略断面図である。
【図１１】本発明の好ましい実施形態によるデバイスの概略断面図である。
【図１２Ａ】本発明の好ましい実施形態によるフォトニック・クリスタル・デバイスの概略平面図である。
【図１２Ｂ】本発明の好ましい実施形態によるフォトニック・クリスタル・デバイスの概略平面図である。
【図１３】本発明の好ましい実施形態によるデバイスの概略断面図である。
【符号の説明】
【００８７】
1…基板、3…ナノポア・アレイ、13…ナノポア、21、23…電極、33…炭素ナノチューブ、35…放射、37…光路、41…ナノポラス膜、100…無振動光学ベンチ（テーブル）、101…レーザ、103…シャッタ、105…ミラー、115…サンプル・ホルダ（回転可能なステージ）、107…ビーム・スプリッタ、109…ミラー、113…ビーム・エキスパンダ・レンズ、117…サンプル基板、119…フォトレジスト・パターン、119A、119B…フォトレジスト、120…ハードマスク層、121…金属層
【技術分野】
【０００１】
本発明は、参照により本明細書に全体的に組み入れられる米国暫定出願第60/407195号の利益を主張する。
【０００２】
本発明は、対称性が制御される秩序が整えられたナノポア・アレイを外部基板表面上に配置する方法に関する。
【背景技術】
【０００３】
化合物を陽極酸化してナノスケール・ポアを形成することについては、O,Sullivan and Wood, Proc. Roy. Soc. Lon. 317: 511-543に記載されている。たとえば、元素アルミニウムを電気化学（陽極とも呼ばれる）酸化すると、ナノポラス材料である陽極アルミナが得られる。
【０００４】
アルミニウム箔は、元素アルミニウムの供給源と、アルミナ・ナノポアが形成される構造との両方として使用されることが多い。または、後でアルミニウム膜からアルミナ・ナノポアを形成するのを構造的に指示する基板上にアルミニウム箔を蒸着することができる。しかし、アルミナ・ナノポアの播種は、アルミニウム箔または膜の面上でランダムに起こる。したがって、バルク・アルミニウム箔上に生成されるドメイン・サイズは通常、マイクロメートル・スケールに限られ、したがって、対称性が一様であるより大きな領域を必要とする用途に対するこのような材料の利用可能性が低くなる。
【発明の開示】
【課題を解決するための手段】
【０００５】
本発明の好ましい態様は、第1の材料にマクロスケール領域を有する秩序が制御されたシングル・ドメイン・ナノポア・アレイを提供することである。
【０００６】
本発明の他の好ましい態様は、デバイスの第1の層にナノポアの秩序が制御された所定のパターンを有するナノポア・アレイを含むデバイスを提供することである。
【０００７】
本発明の他の好ましい態様は、制御された第1のパターンを有するナノポア・アレイを製造る方法を提供する。この方法は、第1のパターンを有する第1の表面を含む基板を設けることと、第1のパターンを有する第1の表面上に、ナノポアを形成できる第1の材料を付着させることと、第1の材料を陽極酸化し、陽極酸化された第1の材料に制御された第1のパターンを有するナノポア・アレイを形成することとを含む。
【０００８】
以下の各図では、同じ参照符号は同じまたは同様の要素を示す。これらの図は、本明細書に組み入れられ、本明細書の一部を構成する。
【発明を実施するための最良の形態】
【０００９】
本発明の好ましい実施形態の図および説明が本発明を完全に理解するのに適切な要素を示すように簡略化されており、一方、図を明確にするために、公知の他の要素が省略されていることを理解されたい。
【００１０】
発明者は、基板の金属膜の下または金属膜自体内に秩序化された凹部のアレイをフォトリソグラフィによって形成し、次いで金属膜を陽極酸化してナノポア・アレイを形成することによって、マクロスケール領域を有する秩序化されたシングル・ドメイン・ナノポア・アレイを形成できることを認識した。ナノポアの構成（ナノポア・アレイの秩序と対称性の両方）は、金属膜のナノスケール表面凹部または波形によってマクロスケール領域全体にわたってうまく制御し案内することができる。
【００１１】
陽極酸化された酸化アルミニウムのような、陽極酸化によって形成された金属酸化物材料にナノポア・アレイを形成することができる。あるいは、半導体（すなわち、シリコン、SiGe、SiC、III-VまたはII-VI材料）、ガラス、セラミック、金属、またはその他の材料のような他の任意の適切な基板材料に、ナノポアを含む金属酸化物膜をマスクとして使用して基板材料にナノポアをエッチングし、次いで任意に金属酸化物膜を除去することによって形成することができる。
【００１２】
好ましくは、基板上の金属膜は、バルク金属箔ではなく薄い金属膜を含む。しかし、バルク金属箔は、金属箔の表面にフォトリソグラフィによって凹部を形成し、次いで箔を酸化してナノポア・アレイを選択的に形成することによって使用することもができる。
【００１３】
語「ナノポア」は、本明細書では、直径が500nm以下の溝である。好ましくは、必ずではないが、ナノポアは、約5nm〜10nmなど、100nm未満の直径を有する。好ましくは、エッチングされていないナノポアは、それが含まれる材料の厚さ全体にわたっては延びない。しかし、さらなるエッチングによってナノポア深さを延ばすことができる。語「ドメイン」は、本明細書では、たとえば、ナノポアが直線または曲線に位置合わせするかあるいは多角形の頂点を含む、ナノポアの直線状または多角形単位のような、ナノポアの同様の形状の繰返し単位を含む領域を意味する。語「秩序化された」は、本明細書では、非ランダム構成を意味する。「秩序化されたドメイン」は、ナノポアの繰返し単位の非ランダム構成を有する領域である。語「対称的」は、本明細書では、ナノポアの最も小さな繰返し単位間の想像境界線の両側の部分の形および構成が対応することを意味する。語「所定の」は、本明細書では、ランダム位置ではなく事前に選択された位置に配置されたナノポアのように、事前に選択されることを意味する。語「膜」は、本明細書では、10ミクロン未満、好ましくは1ミクロン未満の厚さを有する膜のような、薄膜付着法によって付着させられた薄膜を意味する。語「マクロスケール領域」は、本明細書では、たとえば、少なくとも1cm、好ましくは1cmから100cmの領域のような、裸眼で見える巨視的領域を含む。
【００１４】
好ましくは、ナノポア・アレイは、シングル・ドメインにおいて実質的に欠陥を有さない。言い換えれば、シングル・ドメインは、ナノポアの繰返し単位の外側にランダムに配置されたナノポアをまったくまたはほとんど含まない。最も好ましくは、以下に詳しく説明するように、シングル・ドメイン・ナノポア・アレイは、所定の秩序化された対称的なパターンとして配置され、多角形の各頂点に位置するナノポアを含む。たとえば、ナノポアは、秩序化された方形対称パターンまたは三角形対称パターンとして配置することができる。あるいは、シングル・ドメイン・ナノポア・アレイは、ナノポアがグレーティング・ベクトル方向に沿って規則正しく配置されるが、グレーティング・ライン方向に沿って位置合わせされない一次元グレーティング・パターンとして配置されたナノポアを含む。
【００１５】
本発明の好ましい実施形態では、基板のマクロスケール領域上にパターンが形成され、基板の広い領域にわたって、秩序化されたナノポア・アレイの自己整列的な形成が推進される。ナノポア・アレイは、自己秩序化されたナノ構造を対称性および秩序を制御しながらウェハ上に作製するシステムおよび方法を実現する。ナノポアの規則的な構成は、基板の小さなスケールの処理も可能にする。したがって、基板上のこのような秩序化されたアレイから製造できるナノ回路やナノマシンのような、多数のナノスケール電子デバイス、フォトニック・デバイス、および化学デバイスを設計し、構成し、組み立てることができる。
【００１６】
制御されたパターンを有するナノポア・アレイを製造する方法は、第１のパターンを持つ第１の表面を有する基板を設けることと、基板の第１の表面上に第１の材料を付着させることと、第１の材料を陽極酸化し、陽極酸化された第１の材料に、制御されたパターンを有するナノポア・アレイを形成することとを含む。
【００１７】
好ましい実施形態では、基板はシリコンまたはガラス（すなわち、シリカ（SiO2）や他のガラス）であり、第1の材料は、陽極酸化されてナノポラス陽極アルミナを形成するアルミニウムである。しかし、当業者には、本明細書に記載された方法および組成を、砒化ガリウム、燐化インジウム、燐化ガリウム、窒化ガリウム、炭化珪素のような他の半導体基板と、プラスチック基板、サファイアなどのセラミック基板、石英基板、および金属基板とを含むがそれらに限らない様々な基板に適用することができる。基板は、被覆されていないシリコン・ウェハのように単一の層を含んでも、パターンが上層に形成される複数の層を含んでもよい。さらに、ナノポア・アレイは、陽極酸化などの酸化を施してナノポア・アレイを形成することのできる任意の適切な材料で形成することができる。たとえば、アルミニウムの代わりに、チタン（陽極酸化によって酸化チタン（Gongら、（2001）J. Mat. Res.、第16(12)巻、3331ページ〜3334ページ）を形成する）、タンタル（陽極酸化によってTa2O5を形成する）、ニオビウム、それらの合金のような、陽極酸化物を形成する他の金属を使用してよい。一般に、酸化によってナノポラス構造を形成することのできる任意の金属または半導体を使用することができる。さらに、以下に説明するように、陽極酸化される材料を、後で除去される一時テンプレート・マスクまたは犠牲テンプレート・マスクとして用いてナノポア・アレイを基板に転写することができる。したがって、ナノポア・アレイは、任意の材料内に配置することができる。
【００１８】
基板内のパターンは任意の適切な方法によって形成することができる。好ましくは、パターンは、フォトリソグラフィック・パターン化およびエッチングによって形成することができる。フォトリソグラフィック・パターン化は、基板の上面のような基板の第1の表面にフォトレジスト層を形成することと、フォトレジスト層を選択的に露光することと、露光されたフォトレジスト層をパターン化し、パターン化されたフォトレジスト層を形成することとを含む。
【００１９】
好ましくは、フォトレジスト層内のパターンを露光するのにホログラフィック・リソグラフィが使用される。露光されたフォトレジスト層は次いで、基板の表面上にリッジまたは波形のフォトレジスト・パターンを形成するようにパターン化される。
【００２０】
エッチング・ステップは、フォトレジスト・パターンをマスクとして用いて基板の第1の表面をエッチングし、基板の第1の表面に第1のパターンを形成することを含む。好ましくは、必ずではないが、基板をエッチングした後にフォトレジストを除去する。
【００２１】
次いで、リッジまたは波形を有する表面のような基板のパターン化された表面上にアルミニウムなどの材料を付着させる。材料の厚さは、基板の上面のパターンを基板の上面全体にわたって材料の上面に維持できるようにするのに十分な厚さである。たとえば、陽極酸化時に、アルミニウムはナノポア・アレイを有するアルミナに転換される。アルミニウムのような付着した材料は、下方の基板の形状およびパターンをとるので、陽極酸化された材料の上面の隙間、リセス、またはトラフにナノポアが形成される。基板表面の凹凸は所定のパターン、規則的なパターン、または規則的な対称パターンとして配置されるので、ナノポアは基板の面全体にわたって陽極酸化された材料に所定の、規則的な、および／または対称的なパターンとして配置される。したがって、この方法は、基板の広い領域にわたってナノポア構造の対称的なアレイを迅速にかつ効率的に作製するのを可能にする。
【００２２】
一般に、ナノポア・アレイの構成（すなわち、ナノポア・アレイの秩序と対称性の両方）は、基板上のアルミニウム箔の波形パターンのようなナノスケール表面パターンによって制御され案内される。本発明の好ましい実施形態は、ホログラフィック・リソグラフィ技術を共形膜付着プロセスと一緒に利用して、陽極酸化の前にアルミニウム箔のマクロスケール領域全体にわたって格子を形成するパターンを生成するのを可能にする。格子は、現在好ましい２つの実施形態では方形および三角形の格子である所定の任意の形状であってよい。格子は、ナノポアを形成するためのシード・ポイント用の構造化パターンを構成する。それによって、膜をナノスケール・パターン化すると、適切に秩序化された（欠陥のないシングル・ドメインの）ポア・アレイをマクロスケール領域上に形成することができる。
【００２３】
本発明の第1の好ましい実施形態によるナノポア・アレイを製造する方法について以下に説明する。まず、基板のある領域にフォトレジストの初期コーティングを施す。たとえば、基板の上面全体をフォトレジスト層で覆う。フォトレジストによる基板のコーティングは、ディッピング、スプレーイング、スピン・コーティング、または所望の寸法の領域全体にわたって調節可能で一様な厚さを有する平滑なフォトレジスト層を作製する他の任意の適切な手順によって行うことができる。たとえば、フォトレジストは、100nm〜150nmの層としてシリカ基板上にコーティングすることができる。
【００２４】
次いで、図1Aに示されているように、ホログラフィック・リソグラフィを用いてフォトレジスト層をパターン化する。もちろん、必要に応じて、非ホログラフィック・リソグラフィや選択的な電子ビーム曝露のような他の任意の適切な方法を用いて、フォトレジスト層をパターン化することができる。
【００２５】
例示的なホログラフィック・リソグラフィ・システムが図1Aに示されている。このシステムは、レーザ101などの放射源、任意のシャッタ103、任意の第1のミラー105、ビーム・スプリッタ107、二次ミラー109、フィルタ111やレンズ113のような様々なビーム成形光学系、および回転可能なステージなどのサンプル・ホルダ115を支持する無振動光学テーブルまたはベンチ100を含んでいる。
【００２６】
現在好ましい実施形態では、レーザ101は1cmから2cmの直径に拡張されコリメートされ、スプリッタ107によって強度の等しい2条のビームに分割されるビームを放出するヘリウム−カドミウム・レーザ（波長325nm、出力電力15mW）である。この2条のビームは次いで、好ましくはシリコン基板などの基板1上に配置されたフォトレジスト層117（たとえば、シンナーP溶液で1:1体積比に希釈され、約300nmから400nmの厚さを有するSHIPLEY 1805ポジティブ・フォトレジスト）上で再結合され、図1Bに示されている干渉パターンが形成される。
【００２７】
2条のビームが収束する場所で、強い光の複数の互いに平行なラインで構成された干渉パターンが生成される。強い光の互いに平行なラインは、入射ビーム角度を変化させることによって調整することのできる特定の周期性を有する。この周期性のさらなる調整は、光学系に変更を加え、たとえば、光源の波長、および／またはフォトレジストに隣接する周囲誘電体の屈折率を変化させることによって行うことができる。したがって、フォトレジストは、2条のビームが収束する場所で露光され、2条のビームが収束しない場所では露光されない。図1Cに示されている長さΛは、分割されたレーザ光線のピーク波長を（sinθ1 + sinθ2）で割った値に等しい。この場合、θ1およびθ2は、図1Bに示されているようにフォトレジスト表面の法線に対するレーザ光線の角度である。
【００２８】
選択的な露光によって、フォトレジスト層117には露光される領域と露光されない領域ができる。ホログラフィック露光は、後で基板にスリット状のリッジおよび溝を形成するのに用いることのできるスリット状の露光領域および非露光領域をフォトレジスト層に形成するため好ましい。次いで、露光されたフォトレジスト層を、図1Cに示されているようにパターン化する。フォトレジスト層117がポジティブ・フォトレジスト層である場合、図1Cに示されているように、露光された領域を適切な溶媒によって除去し、一方、露光されていない領域をフォトレジスト・パターン119として基板1上に残す。フォトレジスト117がネガティブ・フォトレジスト層である場合、露光されていない領域を適切な溶媒によって除去し、一方、露光された領域をフォトレジスト・パターン119として基板1上に残す。
【００２９】
グレーティング・パターン・サイズは、光学系に適切な変更を加えることによってより大きな値にスケーリングすることができる。グレーティング・ライン・パターンは好ましくは、一次元または1Dパターンと呼ばれる。好ましくは、露光強度および露光時間は、基板表面がグレーティング周期の約2分の1にわたって完全に露光させるように調整される。
【００３０】
図2Aは、基板上の1Dグレーティング・パターン化フォトレジスト層の断面の走査電子マイクログラフを示している。この例のフォトレジスト・グレーティングの波形深さは約120nmである。
【００３１】
現在好ましい実施形態では、フォトレジスト・コーティングされた基板は、三角形対称性のための露光と方形対称性のための露光との間でそれぞれ600または900回転させることによって入射レーザ光に2倍または3倍露光される。好ましくは、基板を各露光間で回転させ、一方、レーザ光線を動かないようにしておく。しかし、必要に応じて、回転光学系を用いてレーザ光線を露光間で相対的に回転させ、一方、基板を動かないようにしておいてよい。好ましくは、露光間でレーザ光線を回転させるのに機械的なビーム回転装置ではなく電子光学的なビーム回転装置が用いられる。
【００３２】
図2Bは、方形対称性フォトレジスト・グレーティング・パターンがシリコン基板上に形成される現在好ましい実施形態を示している。このように、エッチング後に示されるフォトレジスト・パターンは基本的に、900回転させられた2つの干渉パターンの和である。図2Bに示されているフォトレジスト層の穴またはリセスは、直径が約250nmである。回転角度または露光数を変更することによって、他のエッチング済みパターンを生成することができる。たとえば、フォトレジストに三角形パターンを形成するには、図2Cに示されているように、基板とビームを互いに対して600回転させる。露光を複数回行う場合、各露光パターンを、グレーティング周期および形成（たとえば、直線状または曲線状）の点で異なるように設計することができる。
【００３３】
フォトレジスト・パターンが存在すると、フォトレジスト・パターンが基板とアルミナ層または膜との間に残る場合に基板に対するアルミナ層または膜の付着量を少なくすることができる。アルミナ層または膜の付着量は、後述のように、エッチング・プロセスによってフォトレジスト形状を基板に転写し、次いでフォトレジストを除去することによって改善することができる。したがって、フォトレジスト・パターンが形成された後、フォトレジスト・パターンをマスクとして基板がエッチングされ、フォトレジスト・パターンが基板の上面に転写される。ウェット・エッチングまたはドライ・エッチングを用いて基板をエッチングする。好ましくは、基板をパターン化した後で、アッシングのような任意の適切なフォトレジスト除去方法によってフォトレジスト・パターンを除去する。
【００３４】
いくつかの異なるパターン化方法によって基板をパターン化することができる。第1の好ましい方法では、2次元パターンのようなフォトレジストのパターンが、フォトレジストをエッチング・マスクとして用いて直接基板上に転写される。たとえば、図3Aに示されているように、厚さが約600ミクロンのシリカ基板などの基板600を設ける。第1の好ましいパターン化方法では、ステップ301で、上述の任意の適切な方法によってフォトレジスト層を二次元パターン119としてパターン化する。たとえば、フォトレジスト・パターン119では、交差領域は約80nmの厚さを有することができ、リッジ領域は約40nmの厚さを有することができる。次いで、ステップ302で、パターン化されたフォトレジスト119をマスクとして用いて基板1をエッチングし、パターンを基板に転写する。たとえば、基板の波形の深さは約10nmから約20nmであってよい。次いで基板からフォトレジストを除去する。
【００３５】
第2の好ましい方法では、エッチング・プロセスを用いて二次元フォトレジスト・パターンをハードマスク層に転写し、次いで、パターン化されたハードマスク層をハードマスクとして用いて基板表面をエッチングする。たとえば、第2の好ましいパターン化方法では、基板1上にハードマスク層120を付着させる。ハードマスク層は、厚さが約10nmのCr層や他の適切な金属層のような任意の適切なハードマスク材料を含んでよい。ステップ312で、上述の任意の適切な方法によって、フォトレジスト層をパターン化してハードマスク層120上に二次元パターン119を得る。たとえば、フォトレジスト・パターン119の交差領域は、厚さが約80nmであってよく、リッジ領域は厚さが約40nmであってよい。次いで、ステップ313で、パターン化されたフォトレジスト119をマスクとして用いてハードマスク層をエッチングし、パターンをハードマスク層120に転写する。次いで、必要に応じて、パターン化されたハードマスク層からフォトレジストを除去する。次いで、ステップ314で、パターン化されたハードマスク層をマスクとして用いて（フォトレジストを除去していない場合にはフォトレジストも用いる）基板1をエッチングする。たとえば、基板における波形深さは、約10nmから約30nm、好ましくは約20nmから約30nmであってよい。
【００３６】
第3の好ましい方法では、グレーティング・ラインが第1の方向に位置合わせされた第1の一次元フォトレジスト・パターンをハードマスク層に転写する。次いで、グレーティング・ラインが第1の方向とは異なる第2の方向に位置合わせされた第2の一次元フォトレジスト・パターンによってこのプロセスを繰り返す。次いで、パターン化されたハードマスク層をハードマスクとして用いて基板表面をエッチングする。たとえば、第3の好ましいパターン化方法では、ステップ311で、基板1上にハードマスク層120を付着させる。ハードマスク層は、厚さが約50nmのCr層や他の適切な金属層のような任意の適切ハードマスク材料を含んでよい。次いで、ステップ321で、第1のフォトレジスト層を上述の任意の適切な方法によってパターン化し、グレーティング・ラインがハードマスク層120上を第1の方向に延びる一次元パターン119Aを得る。フォトレジスト・グレーティングの厚さは約80nmであってよい。次いで、ステップ322で、パターン化されたフォトレジスト119Aを用いてハードマスク層をエッチングし、パターンをハードマスク層120に転写する。たとえば、ハードマスク層は、このステップ中に、その厚さの途中（2分の1など）まで、たとえば約25nmだけエッチングされた部分であってよい。次に、パターン化されたハードマスク層からフォトレジスト119Aを除去する。ステップ323で、第2のフォトレジスト層を上述の任意の適切な方法によってパターン化し、グレーティング・ラインがパターン化されたハードマスク層120上を異なる第2の方向に延びる一次元パターン119Bを得る。グレーティング・ライン方向が垂直である場合は方形格子が形成され、グレーティング・ライン方向が互いに600異なる場合には三角形格子パターンが形成される。次に、ステップ324で、パターン化されたフォトレジスト119Bをマスクとして用いて、パターン化されたハードマスク層120を再びエッチングし、パターンをハードマスク層120に転写する。好ましくは、ハードマスク層を再び、途中まで、たとえば2分の1だけエッチングし、したがって、ハードマスク層の厚さは交差領域で約50nm、リッジ領域で約25nm、リッジ領域同士の間で約0nmになる（すなわち、リッジ領域間に開口部が形成される）。次いで、ステップ314で、パターン化されたハードマスク層をマスクとして用いて基板1をエッチングし、基板に二次元パターンを形成する。基板をパターン化する前または後に、パターン化されたハードマスク層から第2のフォトレジスト119Bを除去する。たとえば、基板の波形深さは約10nmから約50nm、好ましくは約30nmから約50nmであってよい。
【００３７】
図示の方形パターン以外の二次元パターン化を基板に形成できることに留意されたい。第2および第3の方法では、陽極酸化可能な金属膜を付着させる前に、パターン化されたハードマスク層を基板から除去しても、パターン化されたハードマスク層層上に陽極酸化可能な金属膜を直接付着させてもよい。
【００３８】
第2の基板パターン化方法は、ハードマスク層を用いることによって基板をより深くエッチングするのを可能にするという点で、場合によっては第1の方法に勝る利点をもたらす。第3の方法は、エッチング後に各ハードマスク層ラインが適切に接続されたままになり、これによって、明確に区画された（分離された）開口部をハードマスクに形成することができる。図3Bは、上述の第3のパターン化方法によってシリカ基板上に形成されたクロム・ハードマスク層における二次元方形パターンのマイクログラフである。
【００３９】
以下の表Iは、上述のパターン転写プロセスに用いることのできる好ましい例示的なプラズマ・エッチング条件を示している。
【００４０】
【００４１】
プロセスの次のステップでは、陽極酸化可能な金属膜のような、ナノポラス構造を形成する材料を好ましくは、パターン化された基板上に直接付着させ、かつ／またはハードマスクが存在する場合にはハードマスク上に直接付着させる。付着は、熱蒸着や電子ビーム蒸着などの真空蒸着、MOCVD、MBE、スパッタリング、電気めっき、無電解めっきのような任意の適切な付着方法によって行うことができる。好ましくは、金属膜を高真空（通常10-6Torr以下の圧力）システムで蒸着させ、それによって、蒸着された粒子の平均自由衝突行程を供給源から基板までの距離よりも大きくする。これらの条件によって、蒸着させられた材料が基板上に付着し、パターン化された表面上に付着した共形の膜が作製される。したがって、基板の上面のパターンを金属膜の上面に転写する。
【００４２】
たとえば、図3Aのステップ303に示されているように、パターン化された基板および／またはパターン化されたハードマスク層上に厚さが約300nmから約800nmのアルミナ膜を付着させる。次いで、ステップ304で、この金属層を陽極酸化してナノポア・アレイを形成する。図3Cは、シリカ基板上に形成された陽極アルミナ・ナノポア・アレイのSEMマイクログラフ（断面画像）である。2ステップ1Dグレーティング・パターン化プロセス（すなわち、上述の第3の方法）は、2D Crハードマスク・パターンを形成する際に使用される。基板の波形はポアの底部付近に見ることができる。初期厚さが350nmであるアルミニウム膜を、波形の基板に付着させ、次いで、140Vで40分間陽極酸化する。
【００４３】
他の好ましい実施形態では、金属膜をフォトレジスト・パターン上に直接付着させる。図4A〜図4Cは、表面にフォトレジスト・グレーティング・パターンが波形に形成された基板上に、秩序化されたシングル・ドメイン・アルミナ・ナノポア・アレイを成長させるプロセスを概略的に示している。この場合、フォトレジスト・パターンを形成した後に基板をエッチングすることはなく、フォトレジスト・パターン上に金属層を直接付着させる。したがって、フォトレジスト・パターンを金属膜の上面に転写する。たとえば、図4Aに示されているように、前述の任意の適切な方法によって、フォトレジスト・パターン119を基板1上に形成する。図4Bに示されているように、アルミニウム層121などの金属層をフォトレジスト・パターン119上に付着させる。次いで、図4Cに示されているように、金属層121を陽極酸化して、ナノポア13を含むナノポア・アレイ3を形成する。上述のアルミニウム膜が純粋なアルミニウム膜であっても、Al-2% Cu合金のような、アルミニウムが50wt%よりも多いアルミニウムの合金であってもよいことに留意されたい。
【００４４】
図4Dは、1-Dフォトレジスト・パターン上にアルミニウム膜を付着させた好ましい実施形態のマイクログラフを示している。図4Dに示されている好ましい実施形態では、純度が99.999%（5N）のアルミニウム供給源を用いた熱蒸着法を用いて、基板上の1-Dフォトレジスト・パターン上に厚さが350nm〜400nmのアルミニウム膜121を形成する。付着させる膜表面は好ましくは、ほぼ同じ量の波形深さ、すなわち、約100nmの波形深さを有するフォトレジスト・パターンの波形に一致する。好ましくは、金属膜は厚さが1ミクロン未満であり、より好ましくは500nm未満である。
【００４５】
次いで、付着させた金属膜の陽極酸化を行う。現在好ましい実施形態では、シリカ基板上に付着させたアルミニウム膜を、白金線を対電極として用いて室温において希釈電解液（体積比1 H3PO4 + 800 H2O）で陽極酸化する。陽極酸化は好ましくは、定電圧モードで約40分間行われる。様々な材料および様々な膜厚に対して異なる陽極酸化継続時間を使用することができる。陽極酸化電圧は、予想されるポア距離がグレーティング周期に一致するように選択され、たとえば、350nmグレーティング周期の場合140Vが印加される。自然に形成されるアルミナ・ポア・アレイでは、ポア間距離は陽極酸化電圧に比例し、すなわち、約2.5nm/Vである。金属層のそれぞれの異なる部分を陽極酸化する際に電圧を変化させて、可変周期を有するポアを形成することができる。陽極酸化後、好ましくは、各サンプルを（水で体積比が1:3になるように希釈された）リン酸で1分間から2分間処理する。
【００４６】
図4Eに示されているナノポア・アレイ3の結果として得られるアルミナ・ポア13は、たとえば約100nmから2000nmあり、好ましくは約300nmから400nmの一様な深さを示し、ポア底部は、約100nmから300nmであり、たとえば150nmから200nmである障壁厚さを持つ凹んだ半球形状を有する。好ましいポア直径は、約5nmから100nmであり、たとえば5nmから10nmである。ナノポアは選択的に、陽極酸化された金属層の上面のグレーティング・パターンのトラフとして形成される。
【００４７】
図4Eに示されているように、ナノポアは、グレーティング・ベクトル方向に沿って適切に秩序化され、すなわち、周期的な波形を有する表面の各凹状底部に規則的に位置合わせされた状態で成長する。これに対して、グレーティング・ライン方向に沿ったポア構成は、著しく低い秩序を示す。各行のポアは、グレーティング・ライン方向に沿って不規則な間隔を置いて配置され（ポアによっては合体している）、行間の位置合わせにおいて何ら一貫性を示さない。基板表面パターン化の効果は、図4Eを、図4Fに示されている平坦なパターン化されていないアルミニウム膜上に図4Eと同じ陽極酸化条件の下で準備されたアルミナ・ポア・サンプルと比較することによってさらに明らかになる。平坦な膜の場合のポア構成は、秩序を有さない無定形に見え、ポアの形状およびサイズも不規則である。陽極酸化後にエッチングを行っていない成長したままでのポアにずっと深刻な不規則性が観測され［図4Fの挿入図］、このことは、パターン化されていない膜の場合ポア核生成が完全にランダムであることを示している。
【００４８】
図5Aは、付着したアルミニウムを陽極酸化することによって形成された方形構成を有する方形ポアの方形格子構成の低解像度走査電子マイクログラフを示している。表面全体にわたるポアの構成は、エッチングされたフォトレジスト・パターンに対応して極めて規則的である。図5Bは、方形ポアのより高い解像度の画像である。図5Cは、1-Dエッチング・パターンを用いて形成されたアルミナ・ナノポアの断面図を示している。このナノポアは約400nmの一様な深さを示し、ポア底部は、障壁層の厚さが約100nmである凹んだ半球形状を有する。ポアは、リセスまたは波形底部領域の中心に位置を適切に合わせて成長する。したがって、アルミニウム膜表面にナノスケール周期パターン化を施すと、ポア形成の開始時からアルミニウム膜の粒子境界のランダム化効果を補償することができ、パターン領域全体にわたるポア成長プロセス全体にわたって秩序の形成を制御／案内することができる。
【００４９】
図5Dは、フォトレジスト・コーティングされた基板を互いに対して600回転させられた回折パターンに露光させた本発明の実施形態を示している。結果として得られるアルミナ・ポアの三角形構成は、高倍率と低倍率の両方で示されている。少なくとも1cm2のパターン領域全体にわたってポアのシングル・ドメイン三角形構成が観測される。
【００５０】
楕円ポア形状は、上述の方形格子形状と同様に、グレーティング・パターン対称性を反映したものと考えられる。凹状底部も、二回転対称性を有する菱形部分格子を形成する4つのコーナーに囲まれている。長軸のコーナーにおける平面内曲率半径は、短軸コーナーにおける平面内曲率半径よりも小さい。したがって、電界（および酸化物解離）は、この長軸方向に沿って最も強い（最も速い）と考えられる。これによって、ポアが楕円形になると考えられる。
【００５１】
図5Eは、ナノスケール基板表面パターンおよびマイクロスケール基板表面パターンによって案内されるナノポア構成の概略図である。たとえば、図5Eの上部に示されているように、六角形のスーパーセル121は、各々が7つのナノポアを含む7つのセルを含んでいる。ナノポア・アレイを形成するのに用いられるよりも高い電圧でナノポア・アレイを陽極酸化してマクロポアを形成する場合、ナノポア・アレイを形成する前または後に、シングル・ドメイン・ナノポア・アレイが複数のセルに分離される。各セルは、所定の秩序化された対称パターンとして配置されたナノポアを含んでいる。言い換えれば、セルまたはリッジはマクロポアによって分離され、一方、各セルはナノポアを含んでいる。あるいは、金属膜をリソグラフィによってセルとしてパターン化するか、または金属セルを、基板パターン上に選択的に形成し、次いで陽極酸化して各セルにナノポアを形成することができる。このような構成が図5Eの下部に示されている。
【００５２】
上述の実施形態では、膜を付着させる前に基板をパターン化する。他のプロセスを使用して、付着した金属膜上に表面パターンを生成することができる。まず、パターン化された基板またはパターン化されていない基板上にアルミニウム膜などの金属膜を付着させることができる。その後、金属膜上にフォトレジストを形成する。上述のようにフォトレジストを露光しパターン化してパターンを形成する。
【００５３】
必要に応じて、酸化ケイ素層や、窒化ケイ素層や、シリコンオキシナイトライド層や、フォトレジスト層への金属層の付着を改善する他の適切な材料層のようないわゆるハードマスク層を金属膜とフォトレジスト層との間に形成することができる。ハードマスク層は、パターン転写エッチング・プロセスにおける最大エッチング深さを改善する。
【００５４】
次いで、フォトレジスト・パターンをマスクとして用いて金属膜にウェット・エッチングまたはドライ・エッチングを施し、フォトレジスト・パターンを金属膜の上面に転写する。ハードマスク層が存在する場合、まずフォトレジスト・パターンをマスクとして用いてハードマスク層をエッチングし、次いで、パターン化されたハードマスク層をマスクとして用いて金属膜をエッチングする。フォトレジスト層は、ハードマスク層をマスクとして用いた金属膜のエッチングの前または後に除去することができる。好ましくは、金属膜をパターン化した後でハードマスク層を除去し、それによって、パターン化された金属膜全体を露出させる。次いで、上述の陽極酸化プロセスを使用して、パターン化された金属膜を陽極酸化し、ナノポア・アレイを形成する。
【００５５】
第1および第2の好ましい実施形態の方法によって結果的に作製されるアルミナ・ポアは通常、一様な深さ（400nm）を示し、ポア底部は、障壁厚さが約300nmである凹んだ半球形状を有する。ポアは通常、波形底部領域の中心に位置を適切に合わせて成長する。したがって、アルミニウム膜などの金属膜のナノスケール周期パターンは、通常アルミニウム膜に観測される粒子境界のランダム化効果を補償することができる。
【００５６】
本発明の他の好ましい実施形態では、陽極酸化された金属酸化物のナノポア・アレイをマスクとして用いて基板にナノポア・アレイが形成される。この実施形態では、まず、上述の任意の適切な方法によって、陽極酸化された金属酸化物膜にナノポア・アレイを形成する。次いで、金属酸化物層をマスクとして用いて基板をエッチングする。金属酸化物材料上の基板材料を優先的にエッチングする任意の適切なウェット・エッチング媒体またはドライ・エッチング媒体を用いて基板をエッチングすることができる。好ましくは、ドライ異方性エッチング媒体を使用する（すなわち、エッチング・ガスまたはプラズマ）。エッチング媒体は、ナノポアを透過し、ナノポアの下方の基板材料をエッチングする。したがって、ナノポア・アレイ・パターンを金属酸化物膜から基板材料に転写する。ナノポアは、エッチング媒体、エッチング継続時間、および基板材料に応じて、基板の任意の所望の深さまで延びることができる。必要に応じて、基板をエッチングした後で金属酸化物膜を除去することができる。あるいは、金属酸化物膜を、基板をエッチングした後に残し、ナノポア・アレイを含む基板を備えたデバイスに組み込むことができる。
【００５７】
ナノポラス金属酸化物膜の秩序化されたアレイを有する基板および／またはナノポア・アレイを含む基板のこれらの広い領域は、様々な産業用途を有する。これらの用途には、マイクロエレクトロニクス、光学ナノデバイスの組立て、燃料電池、ナノ構造化、および化学触媒用途が含まれるがそれらに限らない。
【００５８】
好ましくは、必ずではないが、デバイスは、金属酸化物層および／または基板にナノポア・アレイを含み、各ナノポアには、ナノポアが配置される材料とは異なる材料が充填される。必要に応じて、それぞれのナノポアに異なる材料が設けられる。したがって、ナノポア・アレイのそれぞれの領域に異なるデバイスを形成し、チップまたは基板上に多機能ナノシステムを形成することができる。たとえば、論理デバイスおよびメモリ・デバイス、あるいは後述のデバイスの他の任意の適切な組合せを同じチップまたは同じ基板上に形成することができる。必要に応じて、同じ基板上のそれぞれのドメインまたは領域に異なるポア形状を形成し、多機能ナノシステムを推進することができる。
【００５９】
ナノポアは任意の適切な方法によって充填することができる。たとえば、1つまたは複数の材料膜を、材料がナノポアに入り込むようにナノポア・アレイ上に共形に付着させることができる。必要に応じて、ナノポアの上から材料を除去し、ナノポア内に位置する分離された材料アイランドを残すことができる。たとえば、ナノポアを含む金属酸化物膜または基板の上に位置する膜を、金属酸化物または基板材料上で停止する（すなわち、金属酸化物または基板材料はポリッシュ・ストップとして働く）化学機械研磨によって除去することができる。この研磨ステップは、アレイのナノポア内に位置する分離された材料アイランドを残す。エッチバックのような他の除去方法を用いて、ナノポア・アレイ上に位置する金属膜を除去することができる。
【００６０】
あるいは、材料を選択的にナノポア内に付着させる。たとえば、基板1上のナノポア・アレイ3を形成した後、図6Aに示されているように、金属アイランド5を選択的にナノポア内に成長させる。金属アイランドを選択的に金属酸化物層のナノポアの内側に成長させる1つの好ましい方法は、図6Bに示されている金属めっき法である。この実施形態では、ナノポア・アレイ3を導電基板または半導体基板1上に形成する。基板1は、陽極酸化されていない金属層などの金属層、またはシリコン、砒化ガリウム、窒化ガリウムのようなドープされた半導体層を含んでよい。基板1は、基板に光を透過させる必要のあるデバイスに用いられる放射透過基板を含んでもよい。次に、基板1およびアレイ3を液体金属9を含む電気めっき槽7に入れる。基板1とアレイ3との間の電位差（すなわち、電圧）を印加する。アレイ3はナノポア13の下の領域11がより薄くなっているので、これらの領域11には電圧勾配が存在する。このため、槽7における金属9は選択的にナノポア13内に付着する。
【００６１】
必要に応じて、電気めっき法を用いてナノポア13に槽7における金属9を選択的に充填する。金属9は、Ni、Au、Pt、それらの合金のような、電気めっきによって金属酸化物ポア内に付着させることのできる任意の金属であってよい。
【００６２】
本発明の他の好ましい態様では、電気めっきステップで、ナノポア13の一部にのみ金属9を充填する。この場合、金属9は、選択的な材料蒸着用の触媒として働くことのできる任意の金属であってよい。たとえば、金属9はAuであってよい。次いで、ナノポア13の底部に形成された触媒金属9を化学蒸着室などの蒸着室に移す。次に、選択的な蒸着によって触媒金属9でアイランド5を選択的に成長させる。アイランド5は、選択的に触媒金属9上に付着させることができるが、ナノポア・アレイ3の金属酸化物壁上には付着させることのできない任意の材料を含んでよい。たとえば、この材料は、AlやAgなどの金属を含んでよい。
【００６３】
ナノポア・アレイ3を一時基板1上に形成する場合、一時基板は、アレイ3上に金属アイランド5を形成する前または後にアレイから除去することができる。一時基板は、選択的なエッチング、研磨、または化学機械研磨を行うか、一時基板とアレイとの間に配置された剥離層（図を明確にするために示されていない）を選択的にエッチングするか、あるいは基板をアレイから剥離することによって除去することができる。剥離の場合、基板とアレイとの間に1つまたは複数の剥離層を配置することができる。剥離層は、互いに機械的に分離すると共にアレイおよび／または基板から機械的に分離することができるように低い粘着力および／または強度を有する。次いで、透明基板などの永久デバイス基板、または光検出器などの完成品デバイスの他の部分を、金属アイランド5をアレイに形成する前または後に、アレイ3の同じ側および／またはアレイ3の、一時基板が配置された反対側に取り付ける。
【００６４】
図7A〜図7Dは、テンプレート化されたナノポア・アレイを用いてアイランドを形成する他の方法を示している。図7Aに示されているように、上述の任意の適切な方法を用いて、基板1上の金属酸化物ナノポア・アレイ3を形成する。次に、図7Bに示されているように、アレイ3上に共形テンプレート材料15を付着させる。共形テンプレート材料15は、酸化ケイ素、窒化ケイ素、ガラス転移温度を超える温度で加熱されたガラス、CVDホスホシリケートガラスまたはボロホスホシリケートガラス（それぞれPSGまたはBPSG）、ガラス材料またはポリマー材料上のスピンであってよい任意の材料を含んでよい。
【００６５】
次に、図7Cに示されているように、共形テンプレート材料15をナノポア・アレイ3から除去する。共形テンプレート材料は、すでにアレイのナノポア13内に延びているリッジ17を含んでいる。プロセスをこの点で停止することができ、リッジ17を任意の適切なデバイスで使用することができる。たとえば、リッジ17は、テンプレート材料15から延びているナノカンチレバー（ナノチップまたはナノロッドとも呼ばれる）のアレイを含む。これらのナノチップ17は、複数のナノチップまたはナノカンチレバーを使用するセンサまたはアクチュエータに用いるか、または原子間力顕微鏡チップを形成するように任意にさらにエッチングすることができる。必要に応じて、個々のナノチップ17の移動させるために追加的なアクチュエータおよび／または圧電抵抗領域をテンプレート材料15に追加することができる。
【００６６】
必要に応じて、図7Dに示されているように、電気めっき法または他の適切な方法を用いて、選択的に共形テンプレート材料15のリッジ17間のポア19に任意の適切な材料のアイランド5を付着させる。
【００６７】
ナノポア・アレイは任意の適切なデバイスに使用することができる。ナノポア・アレイを組み込んだ以下の例示的なデバイスを、本発明の範囲を制限するものと考えてはならない。
【００６８】
好ましい一実施形態では、ナノポラス・アルミナの秩序化されたアレイをシリコン・ウェハ上に配置すると、いくつかのマイクロエレクトロニック用途が実現される。アルミナ・パターンは、後で下方のシリコン基板を処理できるようにテンプレートとして使用することができる。たとえば、ナノポアは、上述のように、シリコン基板またはウェハの強腐食を導くのに用いることができる。その後、図8に示されているように、強腐食によって作製されたナノウェルまたはナノポア13に酸化ケイ素または他のコンデンサ誘電体を付着させ、折畳みコンデンサを作製することができる。図8に示されているコンデンサでは、底部電極21がナノポアの下に配置され、頂部電極23がナノポア・アレイ3上に配置されている。したがって、この実施形態では、基板のナノポア13は、底部電極材料をエッチ・ストップとして用いてエッチングされる。このようなコンデンサは、チップの面全体にわたって非常に高い密度を有し、マイクロエレクトロニクス分野で一般的に知られている様々な用途に用いることができる。
【００６９】
必要に応じて、MOSFET、MESFET、バイポーラ・トランジスタおよびBiCMOSトランジスタなどのアクセス・トランジスタ、またはダイオードのような他のスイッチング素子を基板のナノポア間、ナノポアの上（すなわち、基板の上）、またはナノポアの下（すなわち、基板内）に組み立てることができる。あるいは、トランジスタまたはダイオードをナノポア自体に形成することができる。たとえば、ピラー型（すなわち、垂直）トランジスタおよび／またはダイオードをナノポアに形成することができる。トランジスタは、ナノポアを形成する前または後に組み立てることができる。トランジスタをナノポアの上または下に配置する場合、トランジスタを別個の基板に組み立て、次いでこの基板を、ナノポアを含む基板に結合するかまたは他の方法で接着するか、あるいはトランジスタをナノポアの上または下に付着させた層内に組み立てることができる。トランジスタは、コンデンサの電極21、23の一方に接続され、ダイナミック・ランダム・アクセス・メモリ（DRAM）が形成される。
【００７０】
本発明の他の好ましい実施形態では、ナノポア・アレイが読取り専用（ROM）デバイスに使用される。たとえば、ナノポア内に配置された誘電材料をアンチヒューズ誘電体として用いてコンデンサ・デバイスではなくアンチヒューズ・デバイスを形成することができる。アンチヒューズでは、誘電体は、デバイスの読取り中（「0」メモリ状態）、電極21、23間に電流が流れるのを防止する。しかし、電極21、23間に所定のしきい値電圧を超える電流または電圧が供給されると、誘電材料が破壊されるかまたは溶断し、電極21、23間に導電リンクが形成される。その後、導電リンクは、デバイスの読取り中（「1」メモリ状態）、電極21、23間に電流経路を形成する。
【００７１】
あるいは、電極21、23間の導電可融リンクをナノポア内に配置してヒューズ・デバイスを形成することができる。ヒューズ・デバイスでは、リンクは、デバイスの読取り中（「1」メモリ状態）、電極21、23間に電流が流れるのを可能にする。しかし、電極21、23間に所定のしきい値電圧を超える電流または電圧が供給されると、導電リンクが破壊されるかまたは溶断し、電極21、23間に形成されている電流経路が切断される。その後、デバイスの読取り中（「0」メモリ状態）、電極21、23間に電流経路は存在しない。このアンチヒューズ・デバイスまたはヒューズ・デバイスを、図9Aに概略的に示され、かつ図9Bの回路図に示されているフィールド・プログラマブル・ゲート・アレイ（FPGA）に組み込むことができる。
【００７２】
本発明の他の実施形態では、半導体、金属、またはその他の材料をナノポア内に配置することができる。たとえば、図10に示されているように、各ナノポア内に発光ダイオード、レーザ・ダイオード、または他の発光デバイスを形成することができる。たとえば、ナノポア内に形成された適切な半導体材料のPM接合部31は、レーザ発光条件が満たされた場合、発光ダイオードまたはレーザ・ダイオードとして働く。たとえば、PN接合部は、電流を印加したときの放放出に用いられる半導体材料の任意の2つ以上の適切なIII-V層、II-VI層、またはIV-IV層を含んでよい。この場合、電極21、23の一方または両方は、酸化インジウムスズなどの放射透過導電材料で作られる。電極間に電圧を印加すると、PN接合部は、UV、IR、可視光などの放射を放出する。
【００７３】
あるいは、PN接合部を光検出器またはフォトダイオードとして使用することができる。この場合、放射が放射透過電極を通してPN接合部に入射すると、電極間の光電流が生成される。半導体PN接合部の代わりに他の適切な放射放出および検出材料またはデバイスをナノポア内に配置できることに留意されたい。
【００７４】
他の好ましい実施形態では、ナノポア・アレイを用いて、固体マイクロデバイスなどのデバイス用の超密度・高アスペクト金属化ビアを形成することができる。たとえば半導体メモリや論理デバイスなどの固体マイクロデバイスは、1レベルまたは複数レベルのメタライゼーション、あるいは1つまたは複数の絶縁層のビアを通って延びる相互接続部によって相互接続されたトランジスタ、ダイオード、コンデンサなどの個々のデバイスを含む。ナノポア・アレイを用いてそのようなメタライゼーションまたは相互接続部用の高アスペクト・ビアを形成することができる。
【００７５】
たとえば、好ましい一態様では、陽極酸化された金属酸化物層は、固体デバイス上に配置されメタライゼーションを含む絶縁層を備える。この場合、ナノポアは、下方のデバイスまたはより低いレベルのメタライゼーションまでエッチングされ、ビアが形成される。上述のめっき法を含む任意の適切な方法によって、下方のデバイスまたはメタライゼーション・レベルに接触する、金属相互接続部またはプラグやポリシリコン相互接続部またはプラグなどの導電相互接続部またはプラグがビア内に形成される。
【００７６】
他の好ましい態様では、デバイス上に配置されたパターン化された絶縁層上にナノポア・アレイが形成される。ナノポア・アレイは、絶縁層にビアをエッチングするためのテンプレートまたはマスクとして使用される。言い換えれば、エッチング媒体がナノポアに挿入され、絶縁層にビアが形成される。ナノポアを含む金属酸化物層は所定の位置に残すことも、ビアのエッチングの後に除去することもでき、ビアに上述の導電相互接続部またはプラグが形成される。
【００７７】
他の好ましい実施形態では、シリコンにエッチングされ、かつ／または金属酸化物層に配置されたナノポア内に強磁性金属材料などの磁気材料を配置することができ、超高密度磁気記憶デバイスを製造することができる。あるいは、ナノポアに磁気材料を詰めて高感度磁気センサを製造することができる。たとえば、スピン・バルブ磁気抵抗デバイス（SVMR）などの大形磁気抵抗効果デバイスをナノポア・アレイ内に形成することができる。SVMRデバイスは、2つの強磁性層と、2つの強磁性層間の非磁性層と、一方の強磁性層に隣接して配置された反強磁性層とを含む。これらの層のうちの任意の1つまたは複数の層をナノポア内に配置することができる。磁気デバイスの背景は、Routkevitchら、IEEE Trans. Electron Dev. 43(10)、Blackら、Appl. Phys. Lett. 79. 79:409 (2001)、Metzgerら、IEEE Trans. Magn. 36 (1): 30 (2000)に記載されている。
【００７８】
ナノポア内に他の材料を配置して炭素ナノチューブを構成することができる。たとえば、図11に示されているように、ナノポア・アレイは、炭素ナノチューブ電子エミッタを用いた高解像度デジタル・ディスプレイに使用することができる。選択的な電気めっき法などによって鉄や磁気コバルトのような適切な触媒材料をポア13の底部にめっきし、その後、原料ガス、たとえばエチレン・ガスなどの炭素ナノチューブ原料物質、および熱を供給することによって、1つまたは複数の炭素ナノチューブ33が選択的にナノポア内に形成される。自己整列したナノチューブ・アレイは、電圧のような外部からの刺激が電極21からナノチューブ33に加えられたときに電子エミッタ・アレイとして働く。炭素ナノチューブによって放出された電子が電子感応材料に衝突し、電子感応材料は放射を放出する。したがって、フラット・パネル・ディスプレイにナノチューブ・アレイを使用することができる。さらに、アルミナ・ナノチューブが形成された基板がプラスチックである場合、可とう性の高解像度ディスプレイを製造することができる。さらに、構造化されたナノポアを、炭素ナノチューブだけでなく任意の材料を秩序化するかまたは積み重ねるために用いることができる。炭素ナノチューブの使用に関する背景は、Liら、Appl. Phys. Lett. 75(3):367 (1999)、Baeら、Adv. Mat. 14(4):277 (2002)、Choiら、Appl. Aphys. Lett. 79(22)、3696 (2001)に記載されている。
【００７９】
本発明の他の好ましい実施形態では、ナノポア・アレイがフォトニック・デバイスに使用される。適切な光学的に活性の物質をポア（またはポアをマスクとして用いて形成された強腐食された穴）内に配置することによって、光を操作するのに用いることのできるナノマシンを製造することもできる。産業面で光を介して情報を送信するのに用いられる光ファイバでは、その情報を復号し経路指定する必要がある。現在、使用されているルータは、光線に含まれるすべての情報を保持しつつ光線を湾曲させる能力によって制限されている。アルミナ・ナノポアおよび周囲の材料に適切な材料を詰めることによって、フォトニック・クリスタルと呼ばれる光学マイクロ・デバイスを製造することができる。フォトニック・クリスタルは、光線を比較的鋭角に湾曲させ、一方、光線内に含まれる情報を保持するうえで極めて有効であることが分かっている。
【００８０】
あるいは、フォトニック・クリスタルを図12Aおよび図12Bに示されているように形成することができる。この好ましい態様では、基板は放射透過材料を含む。たとえば、基板は、クラッディング間に挟まれた光学コアを含む導波管を含んでよい。ナノポア3はコアを通って延びる。放射35は好ましくは、ナノポアではなく妨害されないコアを通過するので、コアの、ナノポアを有さない領域は、光路（すなわち、放射経路）37を形成する。ナノポアの構成は光路の形状を決定する。したがって、それぞれ図12Aおよび図12Bに示されているように直線状または曲線状の光路を形成することができる。光路を有するナノポア・アレイは、所定のパターンを有する秩序化されたシングル・ドメイン・アレイでもあり、かつ光路は、アレイに意図的に追加されたものであるため欠陥ではないことに留意されたい。
【００８１】
本発明の他の好ましい実施形態では、ナノポア・アレイが燃料電池を製造する際に使用される。アルミナ・ナノポアを強腐食用のマスクとして用いることによって、基板に大容量物理保存媒体を作製することができる。この媒体を用いて、燃料電池内の燃料として使用される水素を保存することができる。あるいは、強腐食されたポアにポリテトラフルオロエチレンのような適切な電解物質を充填することができ、ウェル同士の間に高電圧を発生させることができ、そのため、大容量燃料電池を製造することができる。燃料電池に関する背景は、Carretteら著Fuel Cell, 1(1)：5〜39 (2001)に記載されている。
【００８２】
本発明の他の好ましい実施形態では、ナノポア構造を用いた基板の強腐食によって、化学触媒として機能する材料を製造することもできる。たとえば、酸化チタンは、元素チタンの酸化後にナノポアを形成する。このようなナノポアは、特に酸化チタンが触媒特性を持つため、ナノポアを触媒として使用するのに理想的なものにする極めて広い表面積を有している。酸化チタンの触媒特性に関する背景は、Gongら、Mat. Res. 16(2): 3331 (2001)、Yamashitaら、Appl. Surf. Sci. 121/122:305 (1997)に記載されている。
【００８３】
図13に示されている他の用途では、ナノポラス材料と基板との間に追加的な中間材料層または剥離材料層を導入することによって、秩序化されたナノポラス膜41を得ることができる。中間層は、化学エッチング・プロセスを用いてエッチングできる材料で構成することができる。秩序化されたナノポア・アレイを得る手順は上述のように進めることができる。しかし、ナノポア・アレイは中間層の表面を形成する。ナノポアを形成した後、中間層をエッチングし、それによって、ナノポア・アレイを分離する。次いで、ポアの下部の密閉部分をエッチングなどの化学処理によって開放することができる。結果として得られる材料は非常に微細な膜として機能的に働く。このような膜は、様々な化学分離用途および生化学分離用途で有用である。あるいは、剥離層または中間層を省略し、ナノポア・アレイを形成した後に研磨、CMP、研削、選択的なエッチングまたは他の適切な方法などによって選択的に基板を除去することができる。あるいは、ナノポア・アレイを基板の上部に形成することができ、その後、ナノポアの下方の、基板1の下部の少なくとも一部43を選択的に除去する。たとえば、基板の上部および下部をそれぞれの異なる材料または逆の性質を有する不純物がドーピングされた半導体材料で形成することができ、エッチングまたは研磨によって、下部材料を上部材料に対して選択的に除去することができる。膜は、薬物分離や、吸収媒体ならびに触媒表面および支持体用に用いられる抗体ベースのナノ膜であってよい。ナノポラス・フィルタに関する背景はLeeら、Science; 296:2198 (2002)に記載されている。
【００８４】
したがって、対称性が制御された高度に秩序化されたナノポア・アレイが、異なる材料の基板表面上に形成される。秩序化されたナノポア・アレイは、任意の基板の広い領域にわたって配置される。フォトレジスト層をホログラフィック・リソグラフィック・パターン化することによって、波形のような、リッジとリセスの規則的なパターンを基板の表面上に生成することができる。次いで、パターン化された表面上に、アルミニウムなどの材料を、材料の表面全体にわたってパターンが維持されるような厚さに付着させることができる。この材料は、ナノポア・アレイを形成できる必要がある。ナノポアは通常、リセスまたは波形の隙間に形成される。したがって、基板の面全体にわたってナノポアが規則的に配置される。ナノポアを規則的に配置すると、基板にスケールの小さな処理を施すことができる。したがって、様々なナノスケール電子デバイス、フォトニック・デバイス、および化学デバイスを設計し、製造し、組み立てることができる。
【００８５】
本発明を特定の実施形態に関して説明したが、当業者には、本明細書の教示を考慮して、請求された発明の要旨から逸脱せず、またその範囲を超えずに他の実施形態および修正形態を作成することができる。したがって、本明細書の図面および説明が、本発明の理解を容易にするためにのみ与えられており、本発明の範囲を制限すると解釈すべきものではないことを理解されたい。
【図面の簡単な説明】
【００８６】
【図１Ａ】図１Ａはホログラフィック・リソグラフィを行う装置の概略平面図である。
【図１Ｂ】図１Ｂは本発明の好ましい実施形態によるフォトレジスト・パターンを製造する方法の概略側面断面図である。
【図１Ｃ】図１Ｃは本発明の好ましい実施形態によるフォトレジスト・パターンを製造する方法の概略側面断面図である。
【図２Ａ】図２Ａは基板上の1Dグレーティング・パターン化フォトレジスト層の断面の走査電子マイクログラフである。
【図２Ｂ】図２Ｂは、シリコン基板上の方形の対称性フォトレジストグレーティングパターンの走査電子マイクログラフである。
【図２Ｃ】図２Ｃは、シリコン基板上の三角形の対称性フォトレジストグレーティングパターンの走査電子マイクログラフである。
【図３Ａ】図３Ａは、本発明の好ましい実施形態によるアレイを製造する方法の各ステップの概略三次元図である。
【図３Ｂ】図３Ｂは、クロム・ハードマスク層の二次元方形パターンの走査電子マイクログラフである。
【図３Ｃ】図３Ｃは、シリコン基板上に形成された陽極アルミナ・ナノポア・アレイの走査電子マイクログラフである。
【図４Ａ】図４Ａは、本発明の他の好ましい実施形態によるアレイを製造する方法の各ステップの概略側面断面図である。
【図４Ｂ】図４Ｂは、本発明の他の好ましい実施形態によるアレイを製造する方法の各ステップの概略側面断面図である。
【図４Ｃ】図４Ｃは、本発明の他の好ましい実施形態によるアレイを製造する方法の各ステップの概略側面断面図である。
【図４Ｄ】図４Ｄは、1-Dグレーティング上の約350〜400ナノメートルの厚さを有するアルミニウム膜の走査電子マイクログラフである。
【図４Ｅ】図４Ｅは、本発明の好ましい実施形態によるナノポア・アレイの走査電子マイクログラフである。
【図４Ｆ】図４Ｆは、従来技術のナノポア・アルミナ膜の走査電子マイクログラフである。
【図５Ａ】図５Ａは、グレーティング領域全体にわたって観測されるポアの方形構成を有する方形ポアの方形格子構成の走査電子マイクログラフである。
【図５Ｂ】図５Ｂは、方形ポアの方形格子構成のより大きい倍率の走査電子マイクログラフである。
【図５Ｃ】図５Ｃは、ポアが波形底部の中心に位置を適切に合わせて成長することを示す、アルミナ・ナノポアの断面画像である。
【図５Ｄ】図５Ｄは、低分解能および高分解能（挿入図）でシリカ基板上に付着させられた三角形格子2Dグレーティング・パターン化アルミニウム箔から得られたアルミナ・ポアの走査電子マイクログラフである。
【図５Ｅ】図５Ｅは、本発明の好ましい実施形態によるナノポア・アレイの平面図である。
【図６Ａ】図６Ａは、発明の好ましい実施形態によるアレイの概略側面断面図である。
【図６Ｂ】図６Ｂは、図6Aのアレイを作るのに用いられる電気めっき槽の概略側面断面図である。
【図７】本発明の好ましい実施形態によるアレイを製造する方法の概略側面断面図である。
【図８】本発明の好ましい態様によるデバイスの概略三次元図である。
【図９Ａ】図９Ａは、本発明の好ましい実施形態によるフィールド・プログラマブル・ゲート・アレイ（FPGA）の概略平面図である。
【図９Ｂ】図９Ｂは、図9Aのデバイスの概略回路図である。
【図１０】本発明の好ましい実施形態によるデバイスの概略断面図である。
【図１１】本発明の好ましい実施形態によるデバイスの概略断面図である。
【図１２Ａ】本発明の好ましい実施形態によるフォトニック・クリスタル・デバイスの概略平面図である。
【図１２Ｂ】本発明の好ましい実施形態によるフォトニック・クリスタル・デバイスの概略平面図である。
【図１３】本発明の好ましい実施形態によるデバイスの概略断面図である。
【符号の説明】
【００８７】
1…基板、3…ナノポア・アレイ、13…ナノポア、21、23…電極、33…炭素ナノチューブ、35…放射、37…光路、41…ナノポラス膜、100…無振動光学ベンチ（テーブル）、101…レーザ、103…シャッタ、105…ミラー、115…サンプル・ホルダ（回転可能なステージ）、107…ビーム・スプリッタ、109…ミラー、113…ビーム・エキスパンダ・レンズ、117…サンプル基板、119…フォトレジスト・パターン、119A、119B…フォトレジスト、120…ハードマスク層、121…金属層
【特許請求の範囲】
【請求項１】
第1の材料に配置されたマクロスケール領域を有する秩序化されたシングル・ドメイン・ナノポア・アレイであって、第1の材料は、ナノポア・アレイが金属酸化物ナノポア・アレイ・テンプレートを用いて形成された金属膜または非金属酸化物材料を陽極酸化することによって形成された金属酸化物膜を含むアレイ。
【請求項２】
第1の材料は、金属膜を陽極酸化することによって形成された金属酸化物膜を含む、請求項1に記載のアレイ。
【請求項３】
第1の材料は半導体材料を含む、請求項1に記載のアレイ。
【請求項４】
アレイは、シングル・ドメインにおいて実質的に欠陥がない、請求項1に記載のアレイ。
【請求項５】
シングル・ドメイン・ナノポア・アレイは、所定の秩序化された対称パターンに配置されたナノポアを含む、請求項4に記載のアレイ。
【請求項６】
シングル・ドメイン・ナノポア・アレイは、秩序化された方形または三角形の対称パターンに配置されたナノポアを含む、請求項5に記載のアレイ。
【請求項７】
シングル・ドメイン・ナノポア・アレイは、ナノポアがグレーティング・ベクトル方向に沿って規則正しく位置合わせされるが、グレーティング・ライン方向に沿っては位置合わせされない一次元グレーティング・パターンに配置されたナノポアを含む、請求項4に記載のアレイ。
【請求項８】
シングル・ドメイン・ナノポア・アレイは、各セルが所定の秩序化された対称パターンに配置されたナノポアを含む複数のセルを含む、請求項4に記載のアレイ。
【請求項９】
マクロスケール領域は、少なくとも1cmの領域を含む、請求項1に記載のアレイ。
【請求項１０】
金属酸化物膜は、金属酸化物膜の秩序化されたナノポア・パターンに対応して配置された秩序化された凹部パターンを有するパターン化された基板上に配置される、請求項2に記載のアレイ。
【請求項１１】
ナノポアの直径は約500nm以下である、請求項1に記載のアレイ。
【請求項１２】
ナノポアの直径は約5nmから10nmである、請求項11に記載のアレイ。
【請求項１３】
ナノポアに第1の材料とは異なる第2の材料が充填される、請求項1に記載のアレイ。
【請求項１４】
秩序化された所定のナノポア・パターンを第1の層に有するナノポア・アレイを含むデバイス。
【請求項１５】
デバイスは、光透過性層と、光透過性層に配置されたナノポア・アレイとを含むフォトニック・クリスタルを含み、したがって、光透過性層の、ナノポア・アレイのナノポアによって区画されるナノポアを含まない所定の領域に、光路が形成される、請求項14に記載のデバイス。
【請求項１６】
デバイスは電子デバイスを含む、請求項14に記載のデバイス。
【請求項１７】
デバイスは、コンデンサのアレイを含むメモリ・デバイスを含み、コンデンサは、第1の層のポア内に配置されたコンデンサ誘電体またはコンデンサ強磁性体と、第1の層のいずれかの側に配置されたコンデンサ電極とを含む、請求項16に記載のデバイス。
【請求項１８】
電子デバイスは、第1の層のポア内に配置された可融リンクのアレイまたはアンチヒューズ誘電体と、第1の層のいずれかの側に配置された電極とを含むプログラマブル・アレイ・デバイスを含む、請求項16に記載のデバイス。
【請求項１９】
デバイスは、第1の層のポア内に配置された放射放出または放射検出材料を含む放射放出または検出デバイスを含む、請求項14に記載のデバイス。
【請求項２０】
デバイスは、第1の層のポア内に配置された磁性体を含む磁気センサと、燃料電池保存媒体と、第1の層のポアに配置された炭素ナノチューブを含む表示装置と、化学触媒と、第1の材料およびナノポラス膜のポアに配置された電極を含む電池のうちの少なくとも1つから選択される、請求項14に記載のデバイス。
【請求項２１】
ナノポア・アレイは、マクロスケール領域内に秩序化された所定の対称パターンとして配置されたナノポアを含むシングル・ドメイン・ナノポア・アレイを含み、ナノポアに第1の層の材料とは異なる第2の材料が充填される、請求項14に記載のデバイス。
【請求項２２】
制御された第1のパターンを有するナノポア・アレイを製造する方法であって、
第1のパターンを有する第1の表面を含む基板を設けることと、
第1のパターンを有する前記第1の表面上に、ナノポアを形成できる第1の材料を付着させることと、
前記第1の材料を陽極酸化し、陽極酸化された第1の材料に制御された第1のパターンを有するナノポア・アレイを形成することとを含む方法。
【請求項２３】
第1の表面上にフォトレジスト層を形成することと、
フォトレジスト層をパターン化し、パターン化されたフォトレジスト層を形成することと、
フォトレジスト層をマスクとして用いて第1の表面をエッチングし、第1の表面に第1のパターンを形成することとをさらに含む、請求項22に記載の方法。
【請求項２４】
フォトレジスト層をパターン化するステップは、フォトレジスト層をホログラフィによって露光することと、露光ステップの後に選択的にフォトレジスト層の一部を除去し、制御されたフォトレジスト・パターンを形成することとを含む、請求項23に記載の方法。
【請求項２５】
フォトレジスト層をパターン化するステップは、各露光間に基板および露光ビームを互いに対して回転させながら、フォトレジスト層をホログラフィによって複数回露光し、制御された三次元パターンをフォトレジスト層に形成することを含む、請求項24に記載の方法。
【請求項２６】
第1の材料は、基板の第1の表面における第1のパターンの第2の凹部に対応する第1の凹部を含み、ナノポアは第1の凹部に選択的に形成される、請求項23に記載の方法。
【請求項２７】
第1の材料は陽極酸化可能な金属を含む、請求項23に記載の方法。
【請求項２８】
陽極酸化された第1の材料をマスクとして用いて基板をエッチングし、基板にナノポア・アレイを形成することと、基板をエッチングするステップの後で陽極酸化された第1の材料を除去することとをさらに含む、請求項22に記載の方法。
【請求項２９】
基板のナノポアに第2の材料を充填してデバイスを形成することをさらに含む、請求項28に記載の方法。
【請求項３０】
第2の材料は、基板上の固体デバイスに接触する金属相互接続部、またはより低いレベルの固定デバイス・メタライゼーションを含む、請求項29に記載の方法。
【請求項３１】
ナノポアに第2の材料を充填してデバイスを形成することをさらに含む、請求項22に記載の方法。
【請求項３２】
充填ステップは、電気めっきによってナノポア・アレイに選択的に金属を充填することを含む、請求項22に記載の方法。
【請求項３３】
ナノポア内に配置された金属上に材料を選択的に蒸着させることをさらに含む、請求項32に記載の方法。
【請求項３４】
第1の材料を様々な条件の下で複数回陽極酸化し、各セルが秩序化された所定の対称パターンに配置されたナノポアを含む複数の互いに分離されたセルを形成することをさらに含む、請求項22に記載の方法。
【請求項３５】
共形テンプレート材料を、ナノポア・アレイ内に延びる複数のリッジを構成するようにナノポアに入れることと、
リッジを含むテンプレート材料をナノポアから除去することとをさらに含む、請求項22に記載の方法。
【請求項３６】
第1のパターンを有する第1の表面を含む基板を設けるステップは、基板上に第1のフォトレジスト・パターンを形成することを含み、
第1の材料を付着させるステップは、第1のフォトレジスト・パターン上に金属膜を付着させることを含む、請求項22に記載の方法。
【請求項３７】
第1のパターンを有する第1の表面を含む基板を設けるステップは、
基板上にハードマスク層を形成することと、
ハードマスク層上に二次元フォトレジスト・パターンを形成することと、
フォトレジスト・パターンをマスクとして用いてハードマスク層をエッチングすることによってハードマスクを形成することと、
ハードマスクをマスクとして用いて基板をエッチングすることによって第1のパターンを形成することとを含む、請求項22に記載の方法。
【請求項３８】
第1のパターンを有する第1の表面を含む基板を設けるステップは、
基板上にハードマスク層を形成することと、
ハードマスク層上を第1の方向に延びるグレーティング・ラインを有する第1の一次元フォトレジスト・パターンを形成することと、
第1のフォトレジスト・パターンをマスクとして用いてハードマスク層をエッチングすることと、
第1のフォトレジスト・パターンを除去することと、
ハードマスク層上を、第1の方向とは異なる第2の方向に延びるグレーティング・ラインを有する第2の一次元フォトレジスト・パターンを形成することと、
第2のフォトレジスト・パターンをマスクとして用いてハードマスク層をエッチングすることと、
第2のフォトレジスト・パターンを除去することと、
ハードマスクをマスクとして用いて基板をエッチングすることによって第1のパターンを形成することとを含む、請求項22に記載の方法。
【請求項３９】
制御されたパターンを有するナノポア・アレイを製造する方法であって、
ナノポアを形成できる金属膜を設けることと、
金属膜の第1の表面をフォトリソグラフィによってパターン化し、制御された凹部パターンを金属膜の第1の表面に形成することと、
前記金属膜を陽極酸化し、陽極酸化された金属膜の凹部に選択的にナノポアを形成することとを含む方法。
【請求項４０】
金属膜の第1の表面上にフォトレジスト層を形成することと、
フォトレジスト層をパターン化し、パターン化されたフォトレジスト層を形成することと、
フォトレジスト層をマスクとして用いて金属膜の第1の表面をエッチングし、金属膜の第1の表面に第1のパターンを形成することとをさらに含む、請求項39に記載の方法。
【請求項４１】
フォトレジスト層をパターン化するステップは、フォトレジストをホログラフィによって露光することと、制御されたフォトレジスト・パターンを形成する露光ステップの後でフォトレジスト層の一部を選択的に除去することとを含む、請求項40に記載の方法。
【請求項１】
第1の材料に配置されたマクロスケール領域を有する秩序化されたシングル・ドメイン・ナノポア・アレイであって、第1の材料は、ナノポア・アレイが金属酸化物ナノポア・アレイ・テンプレートを用いて形成された金属膜または非金属酸化物材料を陽極酸化することによって形成された金属酸化物膜を含むアレイ。
【請求項２】
第1の材料は、金属膜を陽極酸化することによって形成された金属酸化物膜を含む、請求項1に記載のアレイ。
【請求項３】
第1の材料は半導体材料を含む、請求項1に記載のアレイ。
【請求項４】
アレイは、シングル・ドメインにおいて実質的に欠陥がない、請求項1に記載のアレイ。
【請求項５】
シングル・ドメイン・ナノポア・アレイは、所定の秩序化された対称パターンに配置されたナノポアを含む、請求項4に記載のアレイ。
【請求項６】
シングル・ドメイン・ナノポア・アレイは、秩序化された方形または三角形の対称パターンに配置されたナノポアを含む、請求項5に記載のアレイ。
【請求項７】
シングル・ドメイン・ナノポア・アレイは、ナノポアがグレーティング・ベクトル方向に沿って規則正しく位置合わせされるが、グレーティング・ライン方向に沿っては位置合わせされない一次元グレーティング・パターンに配置されたナノポアを含む、請求項4に記載のアレイ。
【請求項８】
シングル・ドメイン・ナノポア・アレイは、各セルが所定の秩序化された対称パターンに配置されたナノポアを含む複数のセルを含む、請求項4に記載のアレイ。
【請求項９】
マクロスケール領域は、少なくとも1cmの領域を含む、請求項1に記載のアレイ。
【請求項１０】
金属酸化物膜は、金属酸化物膜の秩序化されたナノポア・パターンに対応して配置された秩序化された凹部パターンを有するパターン化された基板上に配置される、請求項2に記載のアレイ。
【請求項１１】
ナノポアの直径は約500nm以下である、請求項1に記載のアレイ。
【請求項１２】
ナノポアの直径は約5nmから10nmである、請求項11に記載のアレイ。
【請求項１３】
ナノポアに第1の材料とは異なる第2の材料が充填される、請求項1に記載のアレイ。
【請求項１４】
秩序化された所定のナノポア・パターンを第1の層に有するナノポア・アレイを含むデバイス。
【請求項１５】
デバイスは、光透過性層と、光透過性層に配置されたナノポア・アレイとを含むフォトニック・クリスタルを含み、したがって、光透過性層の、ナノポア・アレイのナノポアによって区画されるナノポアを含まない所定の領域に、光路が形成される、請求項14に記載のデバイス。
【請求項１６】
デバイスは電子デバイスを含む、請求項14に記載のデバイス。
【請求項１７】
デバイスは、コンデンサのアレイを含むメモリ・デバイスを含み、コンデンサは、第1の層のポア内に配置されたコンデンサ誘電体またはコンデンサ強磁性体と、第1の層のいずれかの側に配置されたコンデンサ電極とを含む、請求項16に記載のデバイス。
【請求項１８】
電子デバイスは、第1の層のポア内に配置された可融リンクのアレイまたはアンチヒューズ誘電体と、第1の層のいずれかの側に配置された電極とを含むプログラマブル・アレイ・デバイスを含む、請求項16に記載のデバイス。
【請求項１９】
デバイスは、第1の層のポア内に配置された放射放出または放射検出材料を含む放射放出または検出デバイスを含む、請求項14に記載のデバイス。
【請求項２０】
デバイスは、第1の層のポア内に配置された磁性体を含む磁気センサと、燃料電池保存媒体と、第1の層のポアに配置された炭素ナノチューブを含む表示装置と、化学触媒と、第1の材料およびナノポラス膜のポアに配置された電極を含む電池のうちの少なくとも1つから選択される、請求項14に記載のデバイス。
【請求項２１】
ナノポア・アレイは、マクロスケール領域内に秩序化された所定の対称パターンとして配置されたナノポアを含むシングル・ドメイン・ナノポア・アレイを含み、ナノポアに第1の層の材料とは異なる第2の材料が充填される、請求項14に記載のデバイス。
【請求項２２】
制御された第1のパターンを有するナノポア・アレイを製造する方法であって、
第1のパターンを有する第1の表面を含む基板を設けることと、
第1のパターンを有する前記第1の表面上に、ナノポアを形成できる第1の材料を付着させることと、
前記第1の材料を陽極酸化し、陽極酸化された第1の材料に制御された第1のパターンを有するナノポア・アレイを形成することとを含む方法。
【請求項２３】
第1の表面上にフォトレジスト層を形成することと、
フォトレジスト層をパターン化し、パターン化されたフォトレジスト層を形成することと、
フォトレジスト層をマスクとして用いて第1の表面をエッチングし、第1の表面に第1のパターンを形成することとをさらに含む、請求項22に記載の方法。
【請求項２４】
フォトレジスト層をパターン化するステップは、フォトレジスト層をホログラフィによって露光することと、露光ステップの後に選択的にフォトレジスト層の一部を除去し、制御されたフォトレジスト・パターンを形成することとを含む、請求項23に記載の方法。
【請求項２５】
フォトレジスト層をパターン化するステップは、各露光間に基板および露光ビームを互いに対して回転させながら、フォトレジスト層をホログラフィによって複数回露光し、制御された三次元パターンをフォトレジスト層に形成することを含む、請求項24に記載の方法。
【請求項２６】
第1の材料は、基板の第1の表面における第1のパターンの第2の凹部に対応する第1の凹部を含み、ナノポアは第1の凹部に選択的に形成される、請求項23に記載の方法。
【請求項２７】
第1の材料は陽極酸化可能な金属を含む、請求項23に記載の方法。
【請求項２８】
陽極酸化された第1の材料をマスクとして用いて基板をエッチングし、基板にナノポア・アレイを形成することと、基板をエッチングするステップの後で陽極酸化された第1の材料を除去することとをさらに含む、請求項22に記載の方法。
【請求項２９】
基板のナノポアに第2の材料を充填してデバイスを形成することをさらに含む、請求項28に記載の方法。
【請求項３０】
第2の材料は、基板上の固体デバイスに接触する金属相互接続部、またはより低いレベルの固定デバイス・メタライゼーションを含む、請求項29に記載の方法。
【請求項３１】
ナノポアに第2の材料を充填してデバイスを形成することをさらに含む、請求項22に記載の方法。
【請求項３２】
充填ステップは、電気めっきによってナノポア・アレイに選択的に金属を充填することを含む、請求項22に記載の方法。
【請求項３３】
ナノポア内に配置された金属上に材料を選択的に蒸着させることをさらに含む、請求項32に記載の方法。
【請求項３４】
第1の材料を様々な条件の下で複数回陽極酸化し、各セルが秩序化された所定の対称パターンに配置されたナノポアを含む複数の互いに分離されたセルを形成することをさらに含む、請求項22に記載の方法。
【請求項３５】
共形テンプレート材料を、ナノポア・アレイ内に延びる複数のリッジを構成するようにナノポアに入れることと、
リッジを含むテンプレート材料をナノポアから除去することとをさらに含む、請求項22に記載の方法。
【請求項３６】
第1のパターンを有する第1の表面を含む基板を設けるステップは、基板上に第1のフォトレジスト・パターンを形成することを含み、
第1の材料を付着させるステップは、第1のフォトレジスト・パターン上に金属膜を付着させることを含む、請求項22に記載の方法。
【請求項３７】
第1のパターンを有する第1の表面を含む基板を設けるステップは、
基板上にハードマスク層を形成することと、
ハードマスク層上に二次元フォトレジスト・パターンを形成することと、
フォトレジスト・パターンをマスクとして用いてハードマスク層をエッチングすることによってハードマスクを形成することと、
ハードマスクをマスクとして用いて基板をエッチングすることによって第1のパターンを形成することとを含む、請求項22に記載の方法。
【請求項３８】
第1のパターンを有する第1の表面を含む基板を設けるステップは、
基板上にハードマスク層を形成することと、
ハードマスク層上を第1の方向に延びるグレーティング・ラインを有する第1の一次元フォトレジスト・パターンを形成することと、
第1のフォトレジスト・パターンをマスクとして用いてハードマスク層をエッチングすることと、
第1のフォトレジスト・パターンを除去することと、
ハードマスク層上を、第1の方向とは異なる第2の方向に延びるグレーティング・ラインを有する第2の一次元フォトレジスト・パターンを形成することと、
第2のフォトレジスト・パターンをマスクとして用いてハードマスク層をエッチングすることと、
第2のフォトレジスト・パターンを除去することと、
ハードマスクをマスクとして用いて基板をエッチングすることによって第1のパターンを形成することとを含む、請求項22に記載の方法。
【請求項３９】
制御されたパターンを有するナノポア・アレイを製造する方法であって、
ナノポアを形成できる金属膜を設けることと、
金属膜の第1の表面をフォトリソグラフィによってパターン化し、制御された凹部パターンを金属膜の第1の表面に形成することと、
前記金属膜を陽極酸化し、陽極酸化された金属膜の凹部に選択的にナノポアを形成することとを含む方法。
【請求項４０】
金属膜の第1の表面上にフォトレジスト層を形成することと、
フォトレジスト層をパターン化し、パターン化されたフォトレジスト層を形成することと、
フォトレジスト層をマスクとして用いて金属膜の第1の表面をエッチングし、金属膜の第1の表面に第1のパターンを形成することとをさらに含む、請求項39に記載の方法。
【請求項４１】
フォトレジスト層をパターン化するステップは、フォトレジストをホログラフィによって露光することと、制御されたフォトレジスト・パターンを形成する露光ステップの後でフォトレジスト層の一部を選択的に除去することとを含む、請求項40に記載の方法。
【図１Ａ】
【図１Ｂ】
【図１Ｃ】
【図２Ａ】
【図２Ｂ】
【図２Ｃ】
【図３Ａ】
【図３Ｂ】
【図３Ｃ】
【図４Ａ】
【図４Ｂ】
【図４Ｃ】
【図４Ｄ】
【図４Ｅ】
【図４Ｆ】
【図５Ａ】
【図５Ｂ】
【図５Ｃ】
【図５Ｄ】
【図５Ｅ】
【図６Ａ】
【図６Ｂ】
【図７】
【図８】
【図９Ａ】
【図９Ｂ】
【図１０】
【図１１】
【図１２Ａ】
【図１２Ｂ】
【図１３】
【図１Ｂ】
【図１Ｃ】
【図２Ａ】
【図２Ｂ】
【図２Ｃ】
【図３Ａ】
【図３Ｂ】
【図３Ｃ】
【図４Ａ】
【図４Ｂ】
【図４Ｃ】
【図４Ｄ】
【図４Ｅ】
【図４Ｆ】
【図５Ａ】
【図５Ｂ】
【図５Ｃ】
【図５Ｄ】
【図５Ｅ】
【図６Ａ】
【図６Ｂ】
【図７】
【図８】
【図９Ａ】
【図９Ｂ】
【図１０】
【図１１】
【図１２Ａ】
【図１２Ｂ】
【図１３】
【公表番号】特表２００６−５１０２２９（Ｐ２００６−５１０２２９Ａ）
【公表日】平成１８年３月２３日（２００６．３．２３）
【国際特許分類】
【出願番号】特願２００４−５７１４４０（Ｐ２００４−５７１４４０）
【出願日】平成１５年８月２２日（２００３．８．２２）
【国際出願番号】ＰＣＴ／ＵＳ２００３／０２６３２２
【国際公開番号】ＷＯ２００４／０９７８９４
【国際公開日】平成１６年１１月１１日（２００４．１１．１１）
【出願人】（５０４２７９９６８）ユニバーシティー オブ ピッツバーグ (24)
【Ｆターム（参考）】
【公表日】平成１８年３月２３日（２００６．３．２３）
【国際特許分類】
【出願日】平成１５年８月２２日（２００３．８．２２）
【国際出願番号】ＰＣＴ／ＵＳ２００３／０２６３２２
【国際公開番号】ＷＯ２００４／０９７８９４
【国際公開日】平成１６年１１月１１日（２００４．１１．１１）
【出願人】（５０４２７９９６８）ユニバーシティー オブ ピッツバーグ (24)
【Ｆターム（参考）】
[ Back to top ]