帰還型発振装置
【課題】発振開始時の立ち上がりを迅速に行うとともに、増幅素子に流れるバイアス電流を適正化すること。
【解決手段】準ミリ波帯域またはミリ波帯域を発振周波数帯域とする帰還型発振装置１において、入力端子から入力された信号を出力端子から出力する増幅素子（ＨＥＭＴ１０）と、増幅素子の出力端子から入力端子に信号を帰還するための帰還回路（帰還回路４０）と、増幅素子の出力端子と電源の間に挿入され、持続発振時に増幅素子に流れるバイアス電流を制限する抵抗素子（抵抗素子３５）と、を有する。
【解決手段】準ミリ波帯域またはミリ波帯域を発振周波数帯域とする帰還型発振装置１において、入力端子から入力された信号を出力端子から出力する増幅素子（ＨＥＭＴ１０）と、増幅素子の出力端子から入力端子に信号を帰還するための帰還回路（帰還回路４０）と、増幅素子の出力端子と電源の間に挿入され、持続発振時に増幅素子に流れるバイアス電流を制限する抵抗素子（抵抗素子３５）と、を有する。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、帰還型発振装置に関するものである。
【背景技術】
【０００２】
近年、高速かつ大容量の無線通信の需要が高まっており、このような需要を満たすことができる、準ミリ波およびミリ波を用いた無線通信への期待が高まっている。
【０００３】
従来において、このようなミリ波帯域の発振を行うための発振装置としては、例えば、特許文献１に示すような技術が知られている。
【先行技術文献】
【特許文献】
【０００４】
【特許文献１】特開平５−１１０３３８号公報
【発明の概要】
【発明が解決しようとする課題】
【０００５】
ところで、これらの帯域で発振を行う帰還型の発振装置では、発振動作時には増幅素子の出力端子からの出力信号の一部が入力信号として入力端子に帰還される。発振開始時の立ち上がりを迅速にするとともに、環境変化に拘わらず安定して発振を行うためには、この帰還に係るループゲインをある程度高く設定することが望ましい。しかしながら、ループゲインを高く設定すると、持続発振時（定常動作時）において増幅素子に流れるバイアス電流の値が大きくなり、増幅素子の寿命を短縮したり、場合によっては増幅素子の故障を招来したりするという問題点がある。
【０００６】
そこで、本発明は発振開始時の立ち上がりを迅速に行うとともに、増幅素子に流れるバイアス電流を適正化することが可能な帰還型発振装置を提供することを目的としている。
【課題を解決するための手段】
【０００７】
上記課題を解決するために、本発明は、準ミリ波帯域またはミリ波帯域を発振周波数帯域とする帰還型発振装置において、入力端子から入力された信号を出力端子から出力する増幅素子と、前記増幅素子の前記出力端子から前記入力端子に信号を帰還するための帰還回路と、前記増幅素子の前記出力端子と電源の間に挿入され、持続発振時に前記増幅素子に流れるバイアス電流を制限する抵抗素子と、を有することを特徴とする。
このような構成によれば、発振開始時の立ち上がりを迅速に行うとともに、増幅素子に流れるバイアス電流を適正化することが可能となる。
【０００８】
また、他の発明は、上記発明に加えて、前記抵抗素子の抵抗値をＲｒとし、前記増幅素子の持続発振時における内部等価抵抗の抵抗値をＲｓとし、前記増幅素子の前記出力端子に印加される前記電源の電圧値をＶとし、前記持続発振時において前記電源から前記増幅素子の出力端子に流れる電流をＩｓとし、前記増幅素子の初期状態における内部等価抵抗の抵抗値をＲｉとし、初期状態において前記電源から前記増幅素子の出力端子に流れる電流値をＩｉとし、前記増幅素子の出力端子へ流れる電流の安全動作電流上限値をＩｓｍａｘとする場合、これらの間に以下の関係が成立する、
Ｖ／（Ｒｓ＋Ｒｒ）＝Ｉｓ
Ｖ＝Ｉｉ×（Ｒｉ＋Ｒｒ）
但し、Ｒｉ×０．５＜Ｒｓ＜Ｒｉ
Ｉｓ＜Ｉｓｍａｘ
ことを特徴とする。
このような構成によれば、過剰な電流が流れることによる増幅素子の劣化を抑え、持続発振時においてもバイアス電流を確実に適正な範囲に保つことが可能となり、周囲環境の変化などによりループゲインが減少した際でも発振条件を確保し、かつ、発振の立ち上がりを迅速に行うことが可能になる。
【０００９】
また、他の発明は、上記発明に加えて、前記増幅素子は高電子移動度トランジスタによって構成されていることを特徴とする。
このような構成によれば、準ミリ波またはミリ波帯域において安定した発振を継続して行うことができる。
【発明の効果】
【００１０】
本発明によれば、発振開始時の立ち上がりを迅速に行うとともに、増幅素子に流れるバイアス電流を適正化することが可能な帰還型発振装置を提供することが可能となる。
【図面の簡単な説明】
【００１１】
【図１】本発明の実施形態に係る帰還型発振装置の構成例を示すブロック図である。
【図２】本発明の実施形態に係る帰還型発振装置の構成例を示す回路図である。
【図３】図２の回路において抵抗素子を有しない場合の回路図である。
【図４】図３の回路におけるループゲインとドレイン電流の関係を示す図である。
【図５】図２の回路において抵抗素子および電源電圧を変更した場合のループゲインとドレイン電流の関係を示す図である。
【発明を実施するための形態】
【００１２】
次に、本発明の実施形態について説明する。
【００１３】
（Ａ）実施形態の構成の説明
図１は、本発明の実施形態に係る帰還型発振装置の構成例を示すブロック図である。この図１に示すように、帰還型発振装置１は、ＨＥＭＴ（High Electron Mobility Transistor）１０、バイアス回路２０，３０、および、帰還回路４０を主要な構成要素としている。なお、帰還型発振装置１は、周波数が３０〜３００ＧＨｚで波長が１０〜１ｍｍ程度であるミリ波帯域または１０〜３０ＧＨｚ程度の準ミリ波帯域を発振周波数としている。
【００１４】
ここで、ＨＥＭＴ１０（請求の範囲における「増幅素子」に対応）は、高電子移動度トランジスタとも称される増幅素子であり、半導体のヘテロ接合の界面に発生する、高い移動度（変調ドープ構造）の電子を利用する電界効果トランジスタである。図１の例では、ＨＥＭＴ１０の入力端子であるゲート（Ｇ）端子はバイアス回路２０および帰還回路４０の一方の端子に接続され、ソース（Ｓ）端子は接地され、出力端子であるドレイン（Ｄ）端子はバイアス回路３０および帰還回路４０の他方の端子に接続されている。
【００１５】
バイアス回路２０はゲート端子にバイアス電圧を供給する。バイアス回路３０は、ドレイン端子にバイアス電流を供給する。帰還回路４０（請求の範囲における「帰還回路」に対応）は、出力端子であるドレイン端子に現れる出力信号の一部を入力端子であるドレイン端子に帰還させる。
【００１６】
図２は、図１に示すブロック図の詳細な構成例を示す回路図である。この図２に示すように、本実施形態に係る帰還型発振装置１は、ＨＥＭＴ１０、インダクタ素子２１，３１、キャパシタ素子２２，２３，３２，３４、および、抵抗素子２４，３３，３５を有している。
【００１７】
ここで、インダクタ素子２１、キャパシタ素子２２，２３、および、抵抗素子２４は、図１に示すバイアス回路２０を構成する。インダクタ素子３１、キャパシタ素子３２，３４、ならびに、抵抗素子３３および抵抗素子３５（請求の範囲における「抵抗素子」に対応）は、図１に示すバイアス回路３０を構成する。図２に示す回路は、例えば、マイクロストリップラインおよびスルーホール等の平面回路を用いて、多層基板により構成される。なお、図２では図１に示すループ回路帰還回路４０は説明を簡略化するために省略している。
【００１８】
ここで、インダクタ素子２１は、例えば、マイクロストリップラインまたはチップ部品によって構成され、一方の端子（以下、単に「一端」と称する）がＨＥＭＴ１０のゲート端子に接続され、他方の端子（以下、単に「他端」と称する）がキャパシタ素子２２の一端および抵抗素子２４の一端に接続されている。インダクタ素子２１はＨＥＭＴ１０から流入する高周波信号を減衰させる。キャパシタ素子２２は、一端がインダクタ素子２１の他端、抵抗素子２４の一端に接続され、他端が接地されている。キャパシタ素子２３は、一端が抵抗素子２４の他端に接続され、他端が接地されている。これらキャパシタ素子２１，２２は、バイパスキャパシタであり、高周波信号をグランドに対して逃がす機能を有している。抵抗素子２４は、一端がインダクタ素子２１の他端、キャパシタ素子２２の一端に接続され、他端がキャパシタ素子２３の一端、および、電源Ｖｇに接続されている。
【００１９】
インダクタ素子３１は、前述の場合と同様にマイクロストリップラインまたはチップ部品によって構成され、一端がＨＥＭＴ１０のドレイン端子に接続され、他端がキャパシタ素子３２の一端、抵抗素子３３の一端、および、抵抗素子３５の一端に接続されている。インダクタ素子３１はＨＥＭＴ１０から流入する高周波信号を減衰させる。キャパシタ素子３２は、一端がインダクタ素子３１の他端、抵抗素子３３の一端、および、抵抗素子３５の一端に接続され、他端が接地されている。キャパシタ素子３４は、一端が抵抗素子３３の他端に接続され、他端が接地されている。これらキャパシタ素子３２，３４は、バイパスコンデンサであり、高周波信号をグランドに対して逃がす機能を有する。抵抗素子３３は、一端がインダクタ素子２１の他端、キャパシタ素子３２の一端、および、抵抗素子３５の一端に接続され、他端がキャパシタ素子３４の一端に接続されている。抵抗素子３５は、一端がインダクタ素子３１の他端、キャパシタ素子３２の一端、および、抵抗素子３３の一端に接続され、他端が電源Ｖｄに接続されている。なお、この抵抗素子３５は、ＨＥＭＴ１０のドレインに流れるバイアス電流を制限するための抵抗素子である。
【００２０】
本実施形態では、抵抗素子３５をドレイン端子の電源ラインに挿入したことを特徴としている。そこで、抵抗素子３５を挿入していない図３の例との比較に基づいて、本実施形態に係る帰還型発振装置１の動作について説明する。まず、図３に示す回路の発振原理について簡単に説明する。図３に示す回路において、発振が開始されると、ＨＥＭＴ１０で増幅された出力信号が帰還回路４０を介して帰還され、ＨＥＭＴ１０のゲート端子に再び入力される。そして、入力された信号は再び増幅されて出力され、再度、帰還されて繰り返し増幅される。しかしながら、信号は無限に増幅されるのではなく、ＨＥＭＴ１０に入力される信号の電力が増大すると、ＨＥＭＴ１０自体の利得が圧縮されること（振幅制限効果）により、ループゲインが０ｄＢになるポイントで平衡状態となり、帰還型発振装置１は定常動作状態となる。なお、帰還回路４０は所定の周波数の信号のみを選択的に帰還させることから、帰還回路４０によって選択される周波数の信号が発振信号として出力されることになる。
【００２１】
ところで、図３に示す回路において、発振停止状態から速やかに発振状態に移行するとともに、温度等の環境変化に拘わらず安定した発振状態を維持するためには、ＨＥＭＴ１０および帰還回路４０によって形成されるループのループゲイン（利得圧縮量）をある程度確保する必要がある（例えば、数ｄＢ程度確保する必要がある）。ループゲインを確保するためには、ＨＥＭＴ１０のゲインを確保する必要がある。ここで、ＨＥＭＴ１０のゲインは、相互コンダクタンスｇｍによって決定されるが、当該相互コンダクタンスｇｍは、ドレイン電流Ｉｄの増加に応じて増加する関係を有している。このため、ＨＥＭＴ１０のゲインを確保するためにはドレイン電流Ｉｄをある程度流すことが必要になる。
【００２２】
図３の回路のドレイン電流Ｉｄは、ＨＥＭＴ１０のドレイン−ソース間の内部等価抵抗（ドレイン−ソース間に印加される電圧と流れる電流によって求められる等価的な抵抗）をＲとし、ドレイン端子に印加する電源電圧をＶｄとすると、以下の式（１）によって求められる。なお、ゲート端子へ印加する電源電圧Ｖｇは一定とする。
Ｉｄ＝Ｖｄ／Ｒ ・・・（１）
【００２３】
したがって、ある程度のドレイン電流Ｉｄを流すためには、電源電圧Ｖｄ（請求の範囲における「電源の電圧値Ｖ」に対応）を調整して所望の電流が流れるようにする必要がある。ところで、帰還型発振装置１では、持続発振状態（発振が持続した状態）になると、ドレイン−ソース間の等価抵抗の値が減少する。すなわち、初期状態（発振していない状態）における等価抵抗をＲｉとし、持続発振時の等価抵抗をＲｓとすると、これらの関係は
Ｒｉ×０．５＜ Ｒｓ ＜ Ｒｉ ・・・（２）
と表すことが出来る。このため、前述した式（１）は、初期状態におけるドレイン電流をＩｄｉとし、持続発振時のドレイン電流をＩｄｓとすると、Ｉｄｉ＝Ｖｄ／Ｒｉであり、Ｉｄｓ＝Ｖｄ／Ｒｓとなることから持続発振時にはドレイン電流が増加する。ここで、ＨＥＭＴ１０の消費電力Ｐは、以下の式（３）で表される。
Ｐ＝Ｖｄ２／Ｒ ・・・（３）
【００２４】
このため、初期状態の消費電力（バイアス電流による消費電力）はＰｉ＝Ｖｄ２／Ｒｉとなり、また、持続発振時の消費電力はＰｓ＝Ｖｄ２／Ｒｓとなり、Ｐｉ＜Ｐｓとなる。このため、持続発振時には、消費電力が増加することから、ＨＥＭＴ１０に負担がかかって寿命が短くなったり、場合によっては、ＨＥＭＴ１０が損傷したりする場合があった。
【００２５】
そこで、本実施形態に係る帰還型発振装置１では、電源Ｖｄとドレイン端子との間に電流制限用の抵抗素子３５を直列に挿入している。ここで、この抵抗素子３５の抵抗値をＲｒとすると、初期状態における式（１）は、式（４）のようになり、持続発振時は式（５）のようになる。
Ｉｄｉ＝Ｖｄ／（Ｒｉ＋Ｒｒ） ・・・（４）
Ｉｄｓ＝Ｖｄ／（Ｒｓ＋Ｒｒ） ・・・（５）
【００２６】
持続発振時の消費電力Ｐｓは、以下の式（６）で表される。
Ｐｓ＝Ｖｄ２／（Ｒｓ＋Ｒｒ） ・・・（６）
【００２７】
この消費電力ＰｓがＨＥＭＴ１０の安全動作領域に属していれば、ＨＥＭＴ１０は安全に動作する。したがって、消費電力Ｐｓが安全動作領域に属するとともに、発振前（初期状態）におけるループゲインが所望の値（例えば、数ｄＢ程度）になるように、ＶｄおよびＲｒを決めればよい。
【００２８】
なお、Ｒｒの範囲は以下の式（９）で表される。
式（５）から
Ｒｉ＝（Ｖｄ／Ｉｄｉ）−Ｒｒ ・・・（７）
と展開でき、これを式（２）へ代入すると
０．５×{（Ｖｄ／Ｉｄｉ）−Ｒｒ}＜ Ｒｓ ＜（Ｖｄ／Ｉｄｉ）−Ｒｒ・・・（８）
となる。
式（８）を展開して
（Ｖｄ／Ｉｄｉ）−２Ｒｓ＜ Ｒｒ ＜ （Ｖｄ／Ｉｄｉ）−Ｒｓ ・・・（９）
となる。
【００２９】
従って、本実施形態では、前述の条件を満たす抵抗素子Ｒｒをドレイン端子と電源Ｖｄの間に直列に挿入することにより、持続発振時においてもＨＥＭＴ１０は安全動作領域内において動作するので、例えば、素子の寿命が短縮したり、あるいは、素子が破損したりすることを防止できる。
【００３０】
つぎに、より具体的な構成例について説明する。例えば、図３に示す回路において、ＨＥＭＴ１０の安全動作領域（または推奨動作領域）がＩｄ＜１５ｍＡ（請求の範囲における「安全動作電流上限値Ｉｓｍａｘ」に対応）である場合に、ループゲインを３ｄＢ確保する場合を考える。図４は、図３の回路のループゲインとドレイン電流との関係を示すグラフである。この図に示すように、抵抗Ｒｒを有しない場合、ループゲインを３ｄＢ確保するには、Ｉｄ＞１５ｍＡとなり、安全動作領域を超えてしまう。
【００３１】
一方、図２に示す本実施形態の場合、抵抗Ｒｒの値を変更することにより、ドレイン電流とループゲインの関係を調整することができる。図５は、抵抗Ｒｒおよび電源電圧Ｖｄを変更した場合におけるループゲインとドレイン電流の関係を示す図である。この例では、各曲線は、抵抗Ｒｒの値を、０，１０，２０，５０，１００Ωに設定するとともに、電源電圧Ｖｄを２．０，２．１，２．２，２．５，３．０Ｖに設定した場合におけるループゲインとドレイン電流の関係をそれぞれ示している。この図に示すように、抵抗Ｒｒ＝５０Ω、電圧Ｖｄ＝２．５Ｖの場合、および、抵抗Ｒｒ＝１００Ω、電圧Ｖｄ＝３．０Ｖの場合にループゲインが３ｄＢにおいてドレイン電流が安全動作領域に属する１５ｍＡ以下となっている。このため、この図から、抵抗Ｒｒを５０Ω程度よりも大きくするとともに、電圧Ｖｄを２．５程度よりも大きくすることで、所望のループゲインを得るとともに、安全動作領域内でＨＥＭＴ１０を動作させることができる。
【００３２】
これは、以下の式によって表すことができる。式（４）より
Ｖｄ＝Ｉｄｉ×（Ｒｉ＋Ｒｒ） ・・・（１０）
ここで、Ｉｄｉ＝１０ｍＡ（請求の範囲における「電流値Ｉｉ」に対応）、Ｒｉ＝２００Ωとすると、式（１０）は、以下の式（１１）で表される。
Ｖｄ＝０．０１×（２００＋Ｒｒ） ・・・（１１）
【００３３】
式（１１）を式（５）に代入すると、以下の式（１２）を得る。
Ｉｄｓ＝Ｖｄ／（Ｒｓ＋Ｒｒ）
＝０．０１×（２００＋Ｒｒ）／（Ｒｓ＋Ｒｒ）＜０．０１５ ・・・（１２）
【００３４】
式（１２）を展開すると、以下の式（１３）を得る。
４００−３×Ｒｓ＜Ｒｒ ・・・（１３）
【００３５】
ここで、図４から、ループゲインが３ｄＢのときのＲｓは、約１２２Ω（＝２．０Ｖ／１６．４ｍＡ）となるので、Ｒｓ＝１２２Ωを式（１３）に代入すると、３３Ω＜Ｒｒとなる。
【００３６】
したがって、以上の式から、Ｒｒ＞３３Ωとなるように設定すればよい。また、電圧Ｖｄについては式（１１）から、Ｖｄ＞２．３３Ｖとなるように設定すればよい。
【００３７】
以上に説明したように、本実施形態では、準ミリ波帯域またはミリ波帯域の帰還型発振装置１のドレイン端子と電源Ｖｄとの間に抵抗素子３５を挿入するようにしたので、持続発振時における電流を制限することで、ＨＥＭＴ１０への負担を軽減することができる。
【００３８】
また、抵抗素子３５を挿入するとともに、電源電圧Ｖｄを調整することにより、ＨＥＭＴ１０への負担を軽減しつつ、ループゲインを確保することができる。これにより、発振開始時の発振の立ち上がりを迅速に行うことができる。
【００３９】
また、本実施形態では、抵抗素子３５の素子値と電源電圧Ｖｄの電圧を調整することで、ループゲインに対する消費電流量が調整可能になるので、様々な制約条件が多い高周波数帯域においても高いループゲインを得ることができる。また、これに伴い、採用部品や構成を含めた帰還回路の設計の自由度を高くすることができる。
【００４０】
なお、バイアス回路に抵抗を直列に挿入することは、電力損失の増大による出力の低下を意味する。すなわち、バイアス回路での電圧降下によりバイアス条件が変化して利得や出力が低減する。このため、バイアス回路に直列に抵抗を挿入することは、当業者であれば回避していた。しかしながら、本実施形態では敢えて抵抗を直列に挿入し、電源電圧と抵抗値によってゲインと電流値を調整するようにすることで、電力損失は生じるものの、それ以上に、安定的な発振と増幅素子への負荷の軽減を図るという特段の効果が期待できる。
【００４１】
（Ｄ）変形実施形態の説明
以上の実施形態は一例であって、本発明が上述したような場合のみに限定されるものでないことはいうまでもない。例えば、以上の実施形態では、ＨＥＭＴを増幅素子として用いるようにしたが、ＨＥＭＴ以外の増幅素子（例えば、ＭＭＩＣ（Monolithic Microwave Integrated Circuit）等）を用いることも可能である。
【００４２】
また、以上の実施形態では、ノイズ除去用またはバイパスコンデンサとしてのキャパシタ素子２２，２３，３２，３４、抵抗素子３３、および、インダクタ素子２１，３１を用いるようにしたが、これらについては使用目的や使用環境によっては除外するようにしてもよい。
【００４３】
また、以上の実施形態では、Ｖ／（Ｒｓ＋Ｒｒ）＜Ｉｓ＜Ｉｓｍａｘとなるように電源電圧を設定するようにしたが、Ｖ／（Ｒｓ＋Ｒｒ）≒Ｉｓｍａｘとなるように設定した場合、または、０．８×Ｉｓｍａｘ＜Ｖ／（Ｒｓ＋Ｒｒ）＜Ｉｓｍａｘとなるように設定した場合に、本願の効果が顕著となり、ＨＥＭＴ１０への負担を軽減しつつループゲインを確保することができる。
【００４４】
また、以上の実施形態では、抵抗素子３５については、単一の抵抗素子を用いることを想定しているが、例えば、複数の抵抗素子を直列または並列接続するようにしてもよい。例えば、並列接続する場合、並列する抵抗素子の値を調整することで、ＨＥＭＴ１０のバラツキに対応することができる。
【００４５】
また、図４および図５に示すグラフは、一例であって、ＨＥＭＴ１０の種類によってはこれらの図とは異なる特性を有するので、個々のＨＥＭＴ１０の種類に応じて適切なドレイン電流、ループゲイン、および、抵抗値等を設定する必要がある。
【００４６】
また、以上の実施形態では、帰還型発振装置１は、継続的に発振する場合を想定して説明を行った。しかしながら、例えば、ＵＷＢ（Ultra Wide Band）レーダの場合では、短期間のパルス発振を行うので、短期間の発振の場合にはそれに対応してループゲインやドレイン電流を設定するようにしてもよい。具体的には、短期間の発振を行う場合には、発振開始時の立ち上がりが重要になるので、例えば、前述の例では、ループゲインを３ｄＢに設定するようにしたが、３ｄＢを超えるゲインに設定するようにしてもよい。また、短期間発振する場合には継続的に発振する場合に比較して、発熱も断続的になるので、ドレイン電流についても継続的発振の場合に比較して多少高めに設定するようにしてもよい。
【符号の説明】
【００４７】
１ 帰還型発振装置
１０ ＨＥＭＴ（増幅素子）
２０ バイアス回路
２１ インダクタ素子
２２，２３ キャパシタ素子
２４ 抵抗素子
３０ バイアス回路
３１ インダクタ素子
３２，３４ キャパシタ素子
３３ 抵抗素子
３５ 抵抗素子
４０ 帰還回路
【技術分野】
【０００１】
本発明は、帰還型発振装置に関するものである。
【背景技術】
【０００２】
近年、高速かつ大容量の無線通信の需要が高まっており、このような需要を満たすことができる、準ミリ波およびミリ波を用いた無線通信への期待が高まっている。
【０００３】
従来において、このようなミリ波帯域の発振を行うための発振装置としては、例えば、特許文献１に示すような技術が知られている。
【先行技術文献】
【特許文献】
【０００４】
【特許文献１】特開平５−１１０３３８号公報
【発明の概要】
【発明が解決しようとする課題】
【０００５】
ところで、これらの帯域で発振を行う帰還型の発振装置では、発振動作時には増幅素子の出力端子からの出力信号の一部が入力信号として入力端子に帰還される。発振開始時の立ち上がりを迅速にするとともに、環境変化に拘わらず安定して発振を行うためには、この帰還に係るループゲインをある程度高く設定することが望ましい。しかしながら、ループゲインを高く設定すると、持続発振時（定常動作時）において増幅素子に流れるバイアス電流の値が大きくなり、増幅素子の寿命を短縮したり、場合によっては増幅素子の故障を招来したりするという問題点がある。
【０００６】
そこで、本発明は発振開始時の立ち上がりを迅速に行うとともに、増幅素子に流れるバイアス電流を適正化することが可能な帰還型発振装置を提供することを目的としている。
【課題を解決するための手段】
【０００７】
上記課題を解決するために、本発明は、準ミリ波帯域またはミリ波帯域を発振周波数帯域とする帰還型発振装置において、入力端子から入力された信号を出力端子から出力する増幅素子と、前記増幅素子の前記出力端子から前記入力端子に信号を帰還するための帰還回路と、前記増幅素子の前記出力端子と電源の間に挿入され、持続発振時に前記増幅素子に流れるバイアス電流を制限する抵抗素子と、を有することを特徴とする。
このような構成によれば、発振開始時の立ち上がりを迅速に行うとともに、増幅素子に流れるバイアス電流を適正化することが可能となる。
【０００８】
また、他の発明は、上記発明に加えて、前記抵抗素子の抵抗値をＲｒとし、前記増幅素子の持続発振時における内部等価抵抗の抵抗値をＲｓとし、前記増幅素子の前記出力端子に印加される前記電源の電圧値をＶとし、前記持続発振時において前記電源から前記増幅素子の出力端子に流れる電流をＩｓとし、前記増幅素子の初期状態における内部等価抵抗の抵抗値をＲｉとし、初期状態において前記電源から前記増幅素子の出力端子に流れる電流値をＩｉとし、前記増幅素子の出力端子へ流れる電流の安全動作電流上限値をＩｓｍａｘとする場合、これらの間に以下の関係が成立する、
Ｖ／（Ｒｓ＋Ｒｒ）＝Ｉｓ
Ｖ＝Ｉｉ×（Ｒｉ＋Ｒｒ）
但し、Ｒｉ×０．５＜Ｒｓ＜Ｒｉ
Ｉｓ＜Ｉｓｍａｘ
ことを特徴とする。
このような構成によれば、過剰な電流が流れることによる増幅素子の劣化を抑え、持続発振時においてもバイアス電流を確実に適正な範囲に保つことが可能となり、周囲環境の変化などによりループゲインが減少した際でも発振条件を確保し、かつ、発振の立ち上がりを迅速に行うことが可能になる。
【０００９】
また、他の発明は、上記発明に加えて、前記増幅素子は高電子移動度トランジスタによって構成されていることを特徴とする。
このような構成によれば、準ミリ波またはミリ波帯域において安定した発振を継続して行うことができる。
【発明の効果】
【００１０】
本発明によれば、発振開始時の立ち上がりを迅速に行うとともに、増幅素子に流れるバイアス電流を適正化することが可能な帰還型発振装置を提供することが可能となる。
【図面の簡単な説明】
【００１１】
【図１】本発明の実施形態に係る帰還型発振装置の構成例を示すブロック図である。
【図２】本発明の実施形態に係る帰還型発振装置の構成例を示す回路図である。
【図３】図２の回路において抵抗素子を有しない場合の回路図である。
【図４】図３の回路におけるループゲインとドレイン電流の関係を示す図である。
【図５】図２の回路において抵抗素子および電源電圧を変更した場合のループゲインとドレイン電流の関係を示す図である。
【発明を実施するための形態】
【００１２】
次に、本発明の実施形態について説明する。
【００１３】
（Ａ）実施形態の構成の説明
図１は、本発明の実施形態に係る帰還型発振装置の構成例を示すブロック図である。この図１に示すように、帰還型発振装置１は、ＨＥＭＴ（High Electron Mobility Transistor）１０、バイアス回路２０，３０、および、帰還回路４０を主要な構成要素としている。なお、帰還型発振装置１は、周波数が３０〜３００ＧＨｚで波長が１０〜１ｍｍ程度であるミリ波帯域または１０〜３０ＧＨｚ程度の準ミリ波帯域を発振周波数としている。
【００１４】
ここで、ＨＥＭＴ１０（請求の範囲における「増幅素子」に対応）は、高電子移動度トランジスタとも称される増幅素子であり、半導体のヘテロ接合の界面に発生する、高い移動度（変調ドープ構造）の電子を利用する電界効果トランジスタである。図１の例では、ＨＥＭＴ１０の入力端子であるゲート（Ｇ）端子はバイアス回路２０および帰還回路４０の一方の端子に接続され、ソース（Ｓ）端子は接地され、出力端子であるドレイン（Ｄ）端子はバイアス回路３０および帰還回路４０の他方の端子に接続されている。
【００１５】
バイアス回路２０はゲート端子にバイアス電圧を供給する。バイアス回路３０は、ドレイン端子にバイアス電流を供給する。帰還回路４０（請求の範囲における「帰還回路」に対応）は、出力端子であるドレイン端子に現れる出力信号の一部を入力端子であるドレイン端子に帰還させる。
【００１６】
図２は、図１に示すブロック図の詳細な構成例を示す回路図である。この図２に示すように、本実施形態に係る帰還型発振装置１は、ＨＥＭＴ１０、インダクタ素子２１，３１、キャパシタ素子２２，２３，３２，３４、および、抵抗素子２４，３３，３５を有している。
【００１７】
ここで、インダクタ素子２１、キャパシタ素子２２，２３、および、抵抗素子２４は、図１に示すバイアス回路２０を構成する。インダクタ素子３１、キャパシタ素子３２，３４、ならびに、抵抗素子３３および抵抗素子３５（請求の範囲における「抵抗素子」に対応）は、図１に示すバイアス回路３０を構成する。図２に示す回路は、例えば、マイクロストリップラインおよびスルーホール等の平面回路を用いて、多層基板により構成される。なお、図２では図１に示すループ回路帰還回路４０は説明を簡略化するために省略している。
【００１８】
ここで、インダクタ素子２１は、例えば、マイクロストリップラインまたはチップ部品によって構成され、一方の端子（以下、単に「一端」と称する）がＨＥＭＴ１０のゲート端子に接続され、他方の端子（以下、単に「他端」と称する）がキャパシタ素子２２の一端および抵抗素子２４の一端に接続されている。インダクタ素子２１はＨＥＭＴ１０から流入する高周波信号を減衰させる。キャパシタ素子２２は、一端がインダクタ素子２１の他端、抵抗素子２４の一端に接続され、他端が接地されている。キャパシタ素子２３は、一端が抵抗素子２４の他端に接続され、他端が接地されている。これらキャパシタ素子２１，２２は、バイパスキャパシタであり、高周波信号をグランドに対して逃がす機能を有している。抵抗素子２４は、一端がインダクタ素子２１の他端、キャパシタ素子２２の一端に接続され、他端がキャパシタ素子２３の一端、および、電源Ｖｇに接続されている。
【００１９】
インダクタ素子３１は、前述の場合と同様にマイクロストリップラインまたはチップ部品によって構成され、一端がＨＥＭＴ１０のドレイン端子に接続され、他端がキャパシタ素子３２の一端、抵抗素子３３の一端、および、抵抗素子３５の一端に接続されている。インダクタ素子３１はＨＥＭＴ１０から流入する高周波信号を減衰させる。キャパシタ素子３２は、一端がインダクタ素子３１の他端、抵抗素子３３の一端、および、抵抗素子３５の一端に接続され、他端が接地されている。キャパシタ素子３４は、一端が抵抗素子３３の他端に接続され、他端が接地されている。これらキャパシタ素子３２，３４は、バイパスコンデンサであり、高周波信号をグランドに対して逃がす機能を有する。抵抗素子３３は、一端がインダクタ素子２１の他端、キャパシタ素子３２の一端、および、抵抗素子３５の一端に接続され、他端がキャパシタ素子３４の一端に接続されている。抵抗素子３５は、一端がインダクタ素子３１の他端、キャパシタ素子３２の一端、および、抵抗素子３３の一端に接続され、他端が電源Ｖｄに接続されている。なお、この抵抗素子３５は、ＨＥＭＴ１０のドレインに流れるバイアス電流を制限するための抵抗素子である。
【００２０】
本実施形態では、抵抗素子３５をドレイン端子の電源ラインに挿入したことを特徴としている。そこで、抵抗素子３５を挿入していない図３の例との比較に基づいて、本実施形態に係る帰還型発振装置１の動作について説明する。まず、図３に示す回路の発振原理について簡単に説明する。図３に示す回路において、発振が開始されると、ＨＥＭＴ１０で増幅された出力信号が帰還回路４０を介して帰還され、ＨＥＭＴ１０のゲート端子に再び入力される。そして、入力された信号は再び増幅されて出力され、再度、帰還されて繰り返し増幅される。しかしながら、信号は無限に増幅されるのではなく、ＨＥＭＴ１０に入力される信号の電力が増大すると、ＨＥＭＴ１０自体の利得が圧縮されること（振幅制限効果）により、ループゲインが０ｄＢになるポイントで平衡状態となり、帰還型発振装置１は定常動作状態となる。なお、帰還回路４０は所定の周波数の信号のみを選択的に帰還させることから、帰還回路４０によって選択される周波数の信号が発振信号として出力されることになる。
【００２１】
ところで、図３に示す回路において、発振停止状態から速やかに発振状態に移行するとともに、温度等の環境変化に拘わらず安定した発振状態を維持するためには、ＨＥＭＴ１０および帰還回路４０によって形成されるループのループゲイン（利得圧縮量）をある程度確保する必要がある（例えば、数ｄＢ程度確保する必要がある）。ループゲインを確保するためには、ＨＥＭＴ１０のゲインを確保する必要がある。ここで、ＨＥＭＴ１０のゲインは、相互コンダクタンスｇｍによって決定されるが、当該相互コンダクタンスｇｍは、ドレイン電流Ｉｄの増加に応じて増加する関係を有している。このため、ＨＥＭＴ１０のゲインを確保するためにはドレイン電流Ｉｄをある程度流すことが必要になる。
【００２２】
図３の回路のドレイン電流Ｉｄは、ＨＥＭＴ１０のドレイン−ソース間の内部等価抵抗（ドレイン−ソース間に印加される電圧と流れる電流によって求められる等価的な抵抗）をＲとし、ドレイン端子に印加する電源電圧をＶｄとすると、以下の式（１）によって求められる。なお、ゲート端子へ印加する電源電圧Ｖｇは一定とする。
Ｉｄ＝Ｖｄ／Ｒ ・・・（１）
【００２３】
したがって、ある程度のドレイン電流Ｉｄを流すためには、電源電圧Ｖｄ（請求の範囲における「電源の電圧値Ｖ」に対応）を調整して所望の電流が流れるようにする必要がある。ところで、帰還型発振装置１では、持続発振状態（発振が持続した状態）になると、ドレイン−ソース間の等価抵抗の値が減少する。すなわち、初期状態（発振していない状態）における等価抵抗をＲｉとし、持続発振時の等価抵抗をＲｓとすると、これらの関係は
Ｒｉ×０．５＜ Ｒｓ ＜ Ｒｉ ・・・（２）
と表すことが出来る。このため、前述した式（１）は、初期状態におけるドレイン電流をＩｄｉとし、持続発振時のドレイン電流をＩｄｓとすると、Ｉｄｉ＝Ｖｄ／Ｒｉであり、Ｉｄｓ＝Ｖｄ／Ｒｓとなることから持続発振時にはドレイン電流が増加する。ここで、ＨＥＭＴ１０の消費電力Ｐは、以下の式（３）で表される。
Ｐ＝Ｖｄ２／Ｒ ・・・（３）
【００２４】
このため、初期状態の消費電力（バイアス電流による消費電力）はＰｉ＝Ｖｄ２／Ｒｉとなり、また、持続発振時の消費電力はＰｓ＝Ｖｄ２／Ｒｓとなり、Ｐｉ＜Ｐｓとなる。このため、持続発振時には、消費電力が増加することから、ＨＥＭＴ１０に負担がかかって寿命が短くなったり、場合によっては、ＨＥＭＴ１０が損傷したりする場合があった。
【００２５】
そこで、本実施形態に係る帰還型発振装置１では、電源Ｖｄとドレイン端子との間に電流制限用の抵抗素子３５を直列に挿入している。ここで、この抵抗素子３５の抵抗値をＲｒとすると、初期状態における式（１）は、式（４）のようになり、持続発振時は式（５）のようになる。
Ｉｄｉ＝Ｖｄ／（Ｒｉ＋Ｒｒ） ・・・（４）
Ｉｄｓ＝Ｖｄ／（Ｒｓ＋Ｒｒ） ・・・（５）
【００２６】
持続発振時の消費電力Ｐｓは、以下の式（６）で表される。
Ｐｓ＝Ｖｄ２／（Ｒｓ＋Ｒｒ） ・・・（６）
【００２７】
この消費電力ＰｓがＨＥＭＴ１０の安全動作領域に属していれば、ＨＥＭＴ１０は安全に動作する。したがって、消費電力Ｐｓが安全動作領域に属するとともに、発振前（初期状態）におけるループゲインが所望の値（例えば、数ｄＢ程度）になるように、ＶｄおよびＲｒを決めればよい。
【００２８】
なお、Ｒｒの範囲は以下の式（９）で表される。
式（５）から
Ｒｉ＝（Ｖｄ／Ｉｄｉ）−Ｒｒ ・・・（７）
と展開でき、これを式（２）へ代入すると
０．５×{（Ｖｄ／Ｉｄｉ）−Ｒｒ}＜ Ｒｓ ＜（Ｖｄ／Ｉｄｉ）−Ｒｒ・・・（８）
となる。
式（８）を展開して
（Ｖｄ／Ｉｄｉ）−２Ｒｓ＜ Ｒｒ ＜ （Ｖｄ／Ｉｄｉ）−Ｒｓ ・・・（９）
となる。
【００２９】
従って、本実施形態では、前述の条件を満たす抵抗素子Ｒｒをドレイン端子と電源Ｖｄの間に直列に挿入することにより、持続発振時においてもＨＥＭＴ１０は安全動作領域内において動作するので、例えば、素子の寿命が短縮したり、あるいは、素子が破損したりすることを防止できる。
【００３０】
つぎに、より具体的な構成例について説明する。例えば、図３に示す回路において、ＨＥＭＴ１０の安全動作領域（または推奨動作領域）がＩｄ＜１５ｍＡ（請求の範囲における「安全動作電流上限値Ｉｓｍａｘ」に対応）である場合に、ループゲインを３ｄＢ確保する場合を考える。図４は、図３の回路のループゲインとドレイン電流との関係を示すグラフである。この図に示すように、抵抗Ｒｒを有しない場合、ループゲインを３ｄＢ確保するには、Ｉｄ＞１５ｍＡとなり、安全動作領域を超えてしまう。
【００３１】
一方、図２に示す本実施形態の場合、抵抗Ｒｒの値を変更することにより、ドレイン電流とループゲインの関係を調整することができる。図５は、抵抗Ｒｒおよび電源電圧Ｖｄを変更した場合におけるループゲインとドレイン電流の関係を示す図である。この例では、各曲線は、抵抗Ｒｒの値を、０，１０，２０，５０，１００Ωに設定するとともに、電源電圧Ｖｄを２．０，２．１，２．２，２．５，３．０Ｖに設定した場合におけるループゲインとドレイン電流の関係をそれぞれ示している。この図に示すように、抵抗Ｒｒ＝５０Ω、電圧Ｖｄ＝２．５Ｖの場合、および、抵抗Ｒｒ＝１００Ω、電圧Ｖｄ＝３．０Ｖの場合にループゲインが３ｄＢにおいてドレイン電流が安全動作領域に属する１５ｍＡ以下となっている。このため、この図から、抵抗Ｒｒを５０Ω程度よりも大きくするとともに、電圧Ｖｄを２．５程度よりも大きくすることで、所望のループゲインを得るとともに、安全動作領域内でＨＥＭＴ１０を動作させることができる。
【００３２】
これは、以下の式によって表すことができる。式（４）より
Ｖｄ＝Ｉｄｉ×（Ｒｉ＋Ｒｒ） ・・・（１０）
ここで、Ｉｄｉ＝１０ｍＡ（請求の範囲における「電流値Ｉｉ」に対応）、Ｒｉ＝２００Ωとすると、式（１０）は、以下の式（１１）で表される。
Ｖｄ＝０．０１×（２００＋Ｒｒ） ・・・（１１）
【００３３】
式（１１）を式（５）に代入すると、以下の式（１２）を得る。
Ｉｄｓ＝Ｖｄ／（Ｒｓ＋Ｒｒ）
＝０．０１×（２００＋Ｒｒ）／（Ｒｓ＋Ｒｒ）＜０．０１５ ・・・（１２）
【００３４】
式（１２）を展開すると、以下の式（１３）を得る。
４００−３×Ｒｓ＜Ｒｒ ・・・（１３）
【００３５】
ここで、図４から、ループゲインが３ｄＢのときのＲｓは、約１２２Ω（＝２．０Ｖ／１６．４ｍＡ）となるので、Ｒｓ＝１２２Ωを式（１３）に代入すると、３３Ω＜Ｒｒとなる。
【００３６】
したがって、以上の式から、Ｒｒ＞３３Ωとなるように設定すればよい。また、電圧Ｖｄについては式（１１）から、Ｖｄ＞２．３３Ｖとなるように設定すればよい。
【００３７】
以上に説明したように、本実施形態では、準ミリ波帯域またはミリ波帯域の帰還型発振装置１のドレイン端子と電源Ｖｄとの間に抵抗素子３５を挿入するようにしたので、持続発振時における電流を制限することで、ＨＥＭＴ１０への負担を軽減することができる。
【００３８】
また、抵抗素子３５を挿入するとともに、電源電圧Ｖｄを調整することにより、ＨＥＭＴ１０への負担を軽減しつつ、ループゲインを確保することができる。これにより、発振開始時の発振の立ち上がりを迅速に行うことができる。
【００３９】
また、本実施形態では、抵抗素子３５の素子値と電源電圧Ｖｄの電圧を調整することで、ループゲインに対する消費電流量が調整可能になるので、様々な制約条件が多い高周波数帯域においても高いループゲインを得ることができる。また、これに伴い、採用部品や構成を含めた帰還回路の設計の自由度を高くすることができる。
【００４０】
なお、バイアス回路に抵抗を直列に挿入することは、電力損失の増大による出力の低下を意味する。すなわち、バイアス回路での電圧降下によりバイアス条件が変化して利得や出力が低減する。このため、バイアス回路に直列に抵抗を挿入することは、当業者であれば回避していた。しかしながら、本実施形態では敢えて抵抗を直列に挿入し、電源電圧と抵抗値によってゲインと電流値を調整するようにすることで、電力損失は生じるものの、それ以上に、安定的な発振と増幅素子への負荷の軽減を図るという特段の効果が期待できる。
【００４１】
（Ｄ）変形実施形態の説明
以上の実施形態は一例であって、本発明が上述したような場合のみに限定されるものでないことはいうまでもない。例えば、以上の実施形態では、ＨＥＭＴを増幅素子として用いるようにしたが、ＨＥＭＴ以外の増幅素子（例えば、ＭＭＩＣ（Monolithic Microwave Integrated Circuit）等）を用いることも可能である。
【００４２】
また、以上の実施形態では、ノイズ除去用またはバイパスコンデンサとしてのキャパシタ素子２２，２３，３２，３４、抵抗素子３３、および、インダクタ素子２１，３１を用いるようにしたが、これらについては使用目的や使用環境によっては除外するようにしてもよい。
【００４３】
また、以上の実施形態では、Ｖ／（Ｒｓ＋Ｒｒ）＜Ｉｓ＜Ｉｓｍａｘとなるように電源電圧を設定するようにしたが、Ｖ／（Ｒｓ＋Ｒｒ）≒Ｉｓｍａｘとなるように設定した場合、または、０．８×Ｉｓｍａｘ＜Ｖ／（Ｒｓ＋Ｒｒ）＜Ｉｓｍａｘとなるように設定した場合に、本願の効果が顕著となり、ＨＥＭＴ１０への負担を軽減しつつループゲインを確保することができる。
【００４４】
また、以上の実施形態では、抵抗素子３５については、単一の抵抗素子を用いることを想定しているが、例えば、複数の抵抗素子を直列または並列接続するようにしてもよい。例えば、並列接続する場合、並列する抵抗素子の値を調整することで、ＨＥＭＴ１０のバラツキに対応することができる。
【００４５】
また、図４および図５に示すグラフは、一例であって、ＨＥＭＴ１０の種類によってはこれらの図とは異なる特性を有するので、個々のＨＥＭＴ１０の種類に応じて適切なドレイン電流、ループゲイン、および、抵抗値等を設定する必要がある。
【００４６】
また、以上の実施形態では、帰還型発振装置１は、継続的に発振する場合を想定して説明を行った。しかしながら、例えば、ＵＷＢ（Ultra Wide Band）レーダの場合では、短期間のパルス発振を行うので、短期間の発振の場合にはそれに対応してループゲインやドレイン電流を設定するようにしてもよい。具体的には、短期間の発振を行う場合には、発振開始時の立ち上がりが重要になるので、例えば、前述の例では、ループゲインを３ｄＢに設定するようにしたが、３ｄＢを超えるゲインに設定するようにしてもよい。また、短期間発振する場合には継続的に発振する場合に比較して、発熱も断続的になるので、ドレイン電流についても継続的発振の場合に比較して多少高めに設定するようにしてもよい。
【符号の説明】
【００４７】
１ 帰還型発振装置
１０ ＨＥＭＴ（増幅素子）
２０ バイアス回路
２１ インダクタ素子
２２，２３ キャパシタ素子
２４ 抵抗素子
３０ バイアス回路
３１ インダクタ素子
３２，３４ キャパシタ素子
３３ 抵抗素子
３５ 抵抗素子
４０ 帰還回路
【特許請求の範囲】
【請求項１】
準ミリ波帯域またはミリ波帯域を発振周波数帯域とする帰還型発振装置において、
入力端子から入力された信号を出力端子から出力する増幅素子と、
前記増幅素子の前記出力端子から前記入力端子に信号を帰還するための帰還回路と、
前記増幅素子の前記出力端子と電源の間に挿入され、持続発振時に前記増幅素子に流れるバイアス電流を制限する抵抗素子と、
を有することを特徴とする帰還型発振装置。
【請求項２】
前記抵抗素子の抵抗値をＲｒとし、前記増幅素子の持続発振時における内部等価抵抗の抵抗値をＲｓとし、前記増幅素子の前記出力端子に印加される前記電源の電圧値をＶとし、前記持続発振時において前記電源から前記増幅素子の出力端子に流れる電流をIｓとし、前記増幅素子の初期状態における内部等価抵抗の抵抗値をＲｉとし、初期状態において前記電源から前記増幅素子の出力端子に流れる電流値をＩｉとし、前記増幅器の出力端子に流れる安全動作電流上限値をＩｓｍａｘとする場合、これらの間に以下の関係が成立する、
Ｖ／（Ｒｓ＋Ｒｒ）＝Ｉｓ
Ｖ＝Ｉｉ×（Ｒｉ＋Ｒｒ）
但し、Ｒｉ×０．５＜Ｒｓ＜Ｒｉ
Ｉｓ＜Ｉｓｍａｘ
ことを特徴とする請求項１に記載の帰還型発振回路。
【請求項３】
前記増幅素子は高電子移動度トランジスタによって構成されていることを特徴とする請求項１または２に記載の帰還型発振装置。
【請求項１】
準ミリ波帯域またはミリ波帯域を発振周波数帯域とする帰還型発振装置において、
入力端子から入力された信号を出力端子から出力する増幅素子と、
前記増幅素子の前記出力端子から前記入力端子に信号を帰還するための帰還回路と、
前記増幅素子の前記出力端子と電源の間に挿入され、持続発振時に前記増幅素子に流れるバイアス電流を制限する抵抗素子と、
を有することを特徴とする帰還型発振装置。
【請求項２】
前記抵抗素子の抵抗値をＲｒとし、前記増幅素子の持続発振時における内部等価抵抗の抵抗値をＲｓとし、前記増幅素子の前記出力端子に印加される前記電源の電圧値をＶとし、前記持続発振時において前記電源から前記増幅素子の出力端子に流れる電流をIｓとし、前記増幅素子の初期状態における内部等価抵抗の抵抗値をＲｉとし、初期状態において前記電源から前記増幅素子の出力端子に流れる電流値をＩｉとし、前記増幅器の出力端子に流れる安全動作電流上限値をＩｓｍａｘとする場合、これらの間に以下の関係が成立する、
Ｖ／（Ｒｓ＋Ｒｒ）＝Ｉｓ
Ｖ＝Ｉｉ×（Ｒｉ＋Ｒｒ）
但し、Ｒｉ×０．５＜Ｒｓ＜Ｒｉ
Ｉｓ＜Ｉｓｍａｘ
ことを特徴とする請求項１に記載の帰還型発振回路。
【請求項３】
前記増幅素子は高電子移動度トランジスタによって構成されていることを特徴とする請求項１または２に記載の帰還型発振装置。
【図１】
【図２】
【図３】
【図４】
【図５】
【図２】
【図３】
【図４】
【図５】
【公開番号】特開２０１２−２０９９０７（Ｐ２０１２−２０９９０７Ａ）
【公開日】平成２４年１０月２５日（２０１２．１０．２５）
【国際特許分類】
【出願番号】特願２０１１−７６１２３（Ｐ２０１１−７６１２３）
【出願日】平成２３年３月３０日（２０１１．３．３０）
【出願人】（０００００５２９０）古河電気工業株式会社 (4,457)
【出願人】（３９１０４５８９７）古河ＡＳ株式会社 (571)
【Ｆターム（参考）】
【公開日】平成２４年１０月２５日（２０１２．１０．２５）
【国際特許分類】
【出願日】平成２３年３月３０日（２０１１．３．３０）
【出願人】（０００００５２９０）古河電気工業株式会社 (4,457)
【出願人】（３９１０４５８９７）古河ＡＳ株式会社 (571)
【Ｆターム（参考）】
[ Back to top ]