待機状態にあるプロセッサ実行リソースの共有
【課題】待機状態のプロセッサの資源を、他のプロセッサで利用可能とする。
【解決手段】１つのプロセッサは、複数の論理プロセッサおよび命令セットを有する。命令セットは、第１の論理プロセッサによって実行されたとき、第１の論理プロセッサが待機状態に移行するようにスケジュールされたことに応じて、第１の論理プロセッサが、第１のプロセッサに対して予めリザーブされたプロセッサ実行リソースを、複数のプロセッサのうちの第２のプロセッサに対して使用可能にする命令を１つ以上有する。
【解決手段】１つのプロセッサは、複数の論理プロセッサおよび命令セットを有する。命令セットは、第１の論理プロセッサによって実行されたとき、第１の論理プロセッサが待機状態に移行するようにスケジュールされたことに応じて、第１の論理プロセッサが、第１のプロセッサに対して予めリザーブされたプロセッサ実行リソースを、複数のプロセッサのうちの第２のプロセッサに対して使用可能にする命令を１つ以上有する。
【発明の詳細な説明】
【背景技術】
【０００１】
図１aに示されるプロセッサの概念図を参照すると、プロセッサは、例えばレジスタやプログラムカウンタのようなプロセッサのアーキテクチャステートを実装する第１のコンポーネント、および、例えばトランスレーション・ルックアサイド・バッファ（ＴＬＢ）のようなプロセッサ実行リソースから成る第２のコンポーネントの２つのコンポーネントから構成されていると概念化されうる。
【０００２】
図１ｂに示されるマルチプロセッシング・プロセッサ・ベースのシステムの一形態では、複数の物理プロセッサは、バスシステムによって相互に接続され、各物理プロセッサは、それぞれ独立したハードウェアのアーキテクチャステートと、独立したハードウェアのプロセッサ実行リソースのセットとを保持する。このようなシステムの各プロセッサがそれぞれ異なるスレッドを実行するようにスケジュールされるスレッド・スケジューリング・シナリオでは、システムのプロセッサの１つがディスクドライブのようなシステム内の遅いデバイスを待つため、または、スレッドを実行するようにスケジュールされていないために待機状態となりうる。この状況では、プロセッサだけでなくその全ての実行リソースも待機状態となり、これらはシステムの他のプロセッサから使用不可能となる。
【０００３】
図１ｃに示されるプロセッサ・ベースのシステムのもう１つの形態では、ハードウェアプロセッサは、複数の論理プロセッサに対してそれぞれ独立したプロセッサ・ハードウェアのアーキテクチャステートを保持するが、複数の論理プロセッサによって共有される１つのプロセッサ・コア・パイプラインと、ＴＬＢを含む複数の論理プロセッサによって共有される１つのプロセッサ実行リソースセットとを有してもよい。このようなプロセッサ・アーキテクチャは、数あるプロセッサの中でも特にハイパースレッディングテクノロジを有するIntel Xeon（登録商標）プロセッサによって例証されており、よく知られた従来技術である。
【０００４】
このような論理マルチプロセッシング・システムでは、各論理プロセッサが他の全ての論理プロセッサから独立して自身のアーキテクチャステートを保持するため、スレッドスケジューラは、各論理プロセッサ上でそれぞれ異なるスレッドを実行するようにスケジュールしてもよい。オペレーティングシステムのスレッドスケジューラによって論理プロセッサが待機状態とされたとき、または、論理プロセッサが遅いストレージデバイスからのデータを待っているとき、論理プロセッサは、一般的に小規模なループである待機タスクを実行して定期的にインタラプトを確認する、または、自身の実行をサスペンドしてスレッドの実行を再開するような働きをするウェイクアップ信号を待つ。
【０００５】
プロセッサ実行リソースが物理的に独立しているマルチプロセッシング・システムに対して、このような論理マルチプロセッシング・システムでは、システムの複数の論理プロセッサのうち１つが待機状態となった場合には、待機状態の論理プロセッサによって使用されていない動的に割り当てられるプロセッサ実行リソースは、ユーザまたはシステムのスレッドを実行している他の論理プロセッサに対して使用可能にされてもよい。
【０００６】
しかし、論理マルチプロセッシング・システムのプロセッサ実行リソースは、論理プロセッサに対してリザーブされることがある。この状況は種々の方法によって起こりうる。その方法の一例としては、論理プロセッサは、ＴＬＢからトランスレーションレジスタ（ＴＲ）のような動的に割り当てられるプロセッサ実行リソースをロックし、結果的にそのリソースを他の論理プロセッサから使用不可能とすることがある。その方法の他の一例としては、ＴＣのようなプロセッサ実行リソースが論理プロセッサに対して静的に割り当てられ、結果として、静的に割り当てられたリソースは、他の論理プロセッサから使用不可能となりうる。これらのリザーブされたリソースは、これらのリソースがリザーブされた論理プロセッサが待機状態になった後も、概して、他の論理プロセッサから使用不可能であり続ける。このように、論理プロセッサによってロックされたＴＲは、概して、論理プロセッサが待機状態である間も論理プロセッサによってロックされ続け、また、論理プロセッサに対して静的に割り当てられたＴＣは、論理プロセッサが待機状態である間も論理プロセッサに対して静的に割り当てられ続ける。
【図面の簡単な説明】
【０００７】
【図１ａ】種々のタイプのプロセッサ・アーキテクチャを示す第１の概念図である。
【図１ｂ】種々のタイプのプロセッサ・アーキテクチャを示す第２の概念図である。
【図１ｃ】種々のタイプのプロセッサ・アーキテクチャを示す第３の概念図である。
【図２】本発明の一実施形態における処理を示すフロー図である。
【図３】本発明の一実施形態におけるプロセッサ・ベースのシステムを示す図である。
【発明を実施するための最良の形態】
【０００８】
本発明の一実施形態では、処理は、図２のフロー図に示されるように行われる。図２を参照すると、２つの論理プロセッサ、プロセッサ１ ２００およびプロセッサ２ ２０５は、スレッドスケジューラ２１０を含む、オペレーティングシステムによってスケジュールされたスレッドを実行する。２１５において、プロセッサ１は、例えばスレッドの実行終了またはページフォールトのために、実行するスレッドからスイッチアウトされてスレッドスケジューラの実行に戻る。２２０において、この論理プロセッサに対してスケジュールされたタスクがこれ以上存在しない場合、プロセッサは、２２５から２３０の待機シーケンスを実行する。まず、２２５において、論理プロセッサは、自身が確保する全てのリザーブされたプロセッサ実行リソースの確保を取りやめて、それらを共通プール２６０に解放する。このように、例えば、プロセッサ１は、トランスレーション・キャッシュ・エントリまたはトランスレーション・キャッシュ・レジスタを、トランスレーション・ルックアサイド・バッファ内にあるレジスタの一般プールに返還する。
【０００９】
本発明の他の実施形態では、ステップ２２５における処理は異なってもよい。本発明のいくつかの実施形態では、解放された独占的に確保されたリソースは、動的に割り当てられるリソースであり、かつ、プロセッサ１によって予めロックされていたリソースであってもよい。このような実施形態では、ステップ２２５において、論理プロセッサは、リソースをアンロックしてそのリソースを他の論理プロセッサから使用可能にする。別の実施形態では、独占的に確保されたリソースは、プロセッサ１に対して予め静的に割り当てられているリソースであってもよい。このような実施形態では、ステップ２２５において、静的に割り当てられたリソースは解放され、そのリソースは動的に割り当てられるリソースのプール２６０に返還される。
【００１０】
プロセッサ１は、本実施形態におけるサスペンション状態２３０のような待機状態に移行したあと、インタラプト２３５のようなウェイクアップ信号よって、新規スレッドまたはレジュームするスレッドの実行を要求されうる。本発明の他の実施形態では、プロセッサは、２３０に示されるサスペンション状態ではなく待機タスクループに移行して定期的にインタラプトを確認してもよい。
【００１１】
ウェイクアップ信号に続いて、２４０において、論理プロセッサは、必要に応じてリソースをロック、または、リソースを自身に対して静的に割り当てることによって、独占的にリザーブするリソースを再取得する。そして、論理プロセッサは、２４５において、入力されたスレッドにスイッチしてそのスレッドの実行を継続する。
【００１２】
２２５において、サスペンション状態または待機状態の前にプロセッサ１によって解放されたリソースは、図示されたユーザスレッド２５０のようなスレッドを実行する、プロセッサ２ ２０５のような他の論理プロセッサから使用可能となる。その後、これらのリソースは、スレッドの実行中２５５に、共有プロセッサ実行リソースのプールから論理プロセッサに対して必要に応じて動的に割り当てられてもよい。
【００１３】
図３は、本発明の一実施形態における、プロセッサ３００の一部として論理プロセッサが実装されたプロセッサ・ベースのシステムを示す。論理プロセッサ上で実行されるプログラムは、バスシステム３２０によってプロセッサと接続されたメモリ３４０に保存される。メモリは、上述の処理を実質的に実行するスレッドスケジューラを含むファームウェアを保存する非揮発性メモリのセクションを有してもよい。
【００１４】
この他多くの実施形態が可能である。例えば、上述の説明はその説明の対象を論理プロセッサに限定しているが、あらゆる共通実行リソースを共有する物理的に独立したマルチプロセッサに対しても、同様の処理が適用可能である。そのような実施形態では、独立したアーキテクチャステートおよびいくつかの実行リソースはハードウェア的に独立するが、その他の実行リソースはハードウェア的に共有され、図２に示される方法と同様の処理を使用して解放されうる、論理マルチプロセッシングおよび物理マルチプロセッシングのハイブリッド版が実装される。上述のスレッドスケジューラは、本発明のいくつかの実施形態では、図３に示される非揮発性メモリ内に存在するファームウェアのコンポーネントの形をとってもよく、その他の実施形態においては、プロセッサからアクセス可能なディスクメディア上に保存されたオペレーティングシステムの一部分の形をとってもよい。プロセッサ実行リソースを解放およびリザーブするために実行される動作は、本発明のいくつかの実施形態では、ハードウェアに直接実装されてプロセッサの命令実行システムを補助してもよく、その他の実施形態では、１つ以上の命令の実行の一部としてプロセッサによって実行される動作であってもよい。本発明のいくつかの実施形態では、共有される実行リソースは、ＴＬＢとは無関係の特別な目的を有するレジスタを含んでもよい。本発明の実施形態は、２つのプロセッサに制限されず、３つ以上のプロセッサが実行リソースを共有して、上述の処理に類似する処理を実行してもよい。
【００１５】
特許請求の範囲に従った実施形態は、マシンによってアクセスされたときにマシンが特許請求の範囲に従った処理を実行するデータが保存されたマシン読み取り可能な媒体を含む、コンピュータ・プログラム・プロダクトとして提供されてもよい。マシン読み取り可能な媒体は、フロッピーディスク、光ディスク、ＤＶＤ−ＲＯＭディスク、ＤＶＤ−ＲＡＭディスク、ＤＶＤ−ＲＷディスク、ＤＶＤ＋ＲＷディスク、ＣＤ−Ｒディスク、ＣＤ−ＲＷディスク、ＣＤ−ＲＯＭディスクおよび磁気光ディスク、ＲＯＭｓ、ＲＡＭｓ、ＥＰＲＯＭｓ、ＥＥＰＲＯＭｓ、磁気または光カード、フラッシュメモリ、またはその他の電子命令の保存に適したメディア／マシン読み取り可能な媒体を含んでもよく、また、これらに限定されない。更に、本発明の実施形態は、通信リンク（例：モデムまたはネットワーク接続）による搬送波内またはその他の伝播媒体内に埋め込まれたデータ信号によってプログラムがリモートコンピュータから要求側コンピュータに転送されるように、コンピュータ・プログラム・プロダクトとしてダウンロードされてもよい。
【００１６】
多くの方法は最も基本的な形式で説明されているが、特許請求の範囲の基本的な領域から逸れることなく、上述の方法に対して手順が追加または削除されることができ、また、上述の説明内容に対して情報が追加または削除されることができる。当業者にとって、更なる修正または適用が可能であることは明白である。特定の実施形態は、本発明を制限するためではなく、本発明を説明するために提供される。本発明の特許請求の範囲は、上述の特定の例によっては決定されず、添付の特許請求の範囲によってのみ決定される。
【背景技術】
【０００１】
図１aに示されるプロセッサの概念図を参照すると、プロセッサは、例えばレジスタやプログラムカウンタのようなプロセッサのアーキテクチャステートを実装する第１のコンポーネント、および、例えばトランスレーション・ルックアサイド・バッファ（ＴＬＢ）のようなプロセッサ実行リソースから成る第２のコンポーネントの２つのコンポーネントから構成されていると概念化されうる。
【０００２】
図１ｂに示されるマルチプロセッシング・プロセッサ・ベースのシステムの一形態では、複数の物理プロセッサは、バスシステムによって相互に接続され、各物理プロセッサは、それぞれ独立したハードウェアのアーキテクチャステートと、独立したハードウェアのプロセッサ実行リソースのセットとを保持する。このようなシステムの各プロセッサがそれぞれ異なるスレッドを実行するようにスケジュールされるスレッド・スケジューリング・シナリオでは、システムのプロセッサの１つがディスクドライブのようなシステム内の遅いデバイスを待つため、または、スレッドを実行するようにスケジュールされていないために待機状態となりうる。この状況では、プロセッサだけでなくその全ての実行リソースも待機状態となり、これらはシステムの他のプロセッサから使用不可能となる。
【０００３】
図１ｃに示されるプロセッサ・ベースのシステムのもう１つの形態では、ハードウェアプロセッサは、複数の論理プロセッサに対してそれぞれ独立したプロセッサ・ハードウェアのアーキテクチャステートを保持するが、複数の論理プロセッサによって共有される１つのプロセッサ・コア・パイプラインと、ＴＬＢを含む複数の論理プロセッサによって共有される１つのプロセッサ実行リソースセットとを有してもよい。このようなプロセッサ・アーキテクチャは、数あるプロセッサの中でも特にハイパースレッディングテクノロジを有するIntel Xeon（登録商標）プロセッサによって例証されており、よく知られた従来技術である。
【０００４】
このような論理マルチプロセッシング・システムでは、各論理プロセッサが他の全ての論理プロセッサから独立して自身のアーキテクチャステートを保持するため、スレッドスケジューラは、各論理プロセッサ上でそれぞれ異なるスレッドを実行するようにスケジュールしてもよい。オペレーティングシステムのスレッドスケジューラによって論理プロセッサが待機状態とされたとき、または、論理プロセッサが遅いストレージデバイスからのデータを待っているとき、論理プロセッサは、一般的に小規模なループである待機タスクを実行して定期的にインタラプトを確認する、または、自身の実行をサスペンドしてスレッドの実行を再開するような働きをするウェイクアップ信号を待つ。
【０００５】
プロセッサ実行リソースが物理的に独立しているマルチプロセッシング・システムに対して、このような論理マルチプロセッシング・システムでは、システムの複数の論理プロセッサのうち１つが待機状態となった場合には、待機状態の論理プロセッサによって使用されていない動的に割り当てられるプロセッサ実行リソースは、ユーザまたはシステムのスレッドを実行している他の論理プロセッサに対して使用可能にされてもよい。
【０００６】
しかし、論理マルチプロセッシング・システムのプロセッサ実行リソースは、論理プロセッサに対してリザーブされることがある。この状況は種々の方法によって起こりうる。その方法の一例としては、論理プロセッサは、ＴＬＢからトランスレーションレジスタ（ＴＲ）のような動的に割り当てられるプロセッサ実行リソースをロックし、結果的にそのリソースを他の論理プロセッサから使用不可能とすることがある。その方法の他の一例としては、ＴＣのようなプロセッサ実行リソースが論理プロセッサに対して静的に割り当てられ、結果として、静的に割り当てられたリソースは、他の論理プロセッサから使用不可能となりうる。これらのリザーブされたリソースは、これらのリソースがリザーブされた論理プロセッサが待機状態になった後も、概して、他の論理プロセッサから使用不可能であり続ける。このように、論理プロセッサによってロックされたＴＲは、概して、論理プロセッサが待機状態である間も論理プロセッサによってロックされ続け、また、論理プロセッサに対して静的に割り当てられたＴＣは、論理プロセッサが待機状態である間も論理プロセッサに対して静的に割り当てられ続ける。
【図面の簡単な説明】
【０００７】
【図１ａ】種々のタイプのプロセッサ・アーキテクチャを示す第１の概念図である。
【図１ｂ】種々のタイプのプロセッサ・アーキテクチャを示す第２の概念図である。
【図１ｃ】種々のタイプのプロセッサ・アーキテクチャを示す第３の概念図である。
【図２】本発明の一実施形態における処理を示すフロー図である。
【図３】本発明の一実施形態におけるプロセッサ・ベースのシステムを示す図である。
【発明を実施するための最良の形態】
【０００８】
本発明の一実施形態では、処理は、図２のフロー図に示されるように行われる。図２を参照すると、２つの論理プロセッサ、プロセッサ１ ２００およびプロセッサ２ ２０５は、スレッドスケジューラ２１０を含む、オペレーティングシステムによってスケジュールされたスレッドを実行する。２１５において、プロセッサ１は、例えばスレッドの実行終了またはページフォールトのために、実行するスレッドからスイッチアウトされてスレッドスケジューラの実行に戻る。２２０において、この論理プロセッサに対してスケジュールされたタスクがこれ以上存在しない場合、プロセッサは、２２５から２３０の待機シーケンスを実行する。まず、２２５において、論理プロセッサは、自身が確保する全てのリザーブされたプロセッサ実行リソースの確保を取りやめて、それらを共通プール２６０に解放する。このように、例えば、プロセッサ１は、トランスレーション・キャッシュ・エントリまたはトランスレーション・キャッシュ・レジスタを、トランスレーション・ルックアサイド・バッファ内にあるレジスタの一般プールに返還する。
【０００９】
本発明の他の実施形態では、ステップ２２５における処理は異なってもよい。本発明のいくつかの実施形態では、解放された独占的に確保されたリソースは、動的に割り当てられるリソースであり、かつ、プロセッサ１によって予めロックされていたリソースであってもよい。このような実施形態では、ステップ２２５において、論理プロセッサは、リソースをアンロックしてそのリソースを他の論理プロセッサから使用可能にする。別の実施形態では、独占的に確保されたリソースは、プロセッサ１に対して予め静的に割り当てられているリソースであってもよい。このような実施形態では、ステップ２２５において、静的に割り当てられたリソースは解放され、そのリソースは動的に割り当てられるリソースのプール２６０に返還される。
【００１０】
プロセッサ１は、本実施形態におけるサスペンション状態２３０のような待機状態に移行したあと、インタラプト２３５のようなウェイクアップ信号よって、新規スレッドまたはレジュームするスレッドの実行を要求されうる。本発明の他の実施形態では、プロセッサは、２３０に示されるサスペンション状態ではなく待機タスクループに移行して定期的にインタラプトを確認してもよい。
【００１１】
ウェイクアップ信号に続いて、２４０において、論理プロセッサは、必要に応じてリソースをロック、または、リソースを自身に対して静的に割り当てることによって、独占的にリザーブするリソースを再取得する。そして、論理プロセッサは、２４５において、入力されたスレッドにスイッチしてそのスレッドの実行を継続する。
【００１２】
２２５において、サスペンション状態または待機状態の前にプロセッサ１によって解放されたリソースは、図示されたユーザスレッド２５０のようなスレッドを実行する、プロセッサ２ ２０５のような他の論理プロセッサから使用可能となる。その後、これらのリソースは、スレッドの実行中２５５に、共有プロセッサ実行リソースのプールから論理プロセッサに対して必要に応じて動的に割り当てられてもよい。
【００１３】
図３は、本発明の一実施形態における、プロセッサ３００の一部として論理プロセッサが実装されたプロセッサ・ベースのシステムを示す。論理プロセッサ上で実行されるプログラムは、バスシステム３２０によってプロセッサと接続されたメモリ３４０に保存される。メモリは、上述の処理を実質的に実行するスレッドスケジューラを含むファームウェアを保存する非揮発性メモリのセクションを有してもよい。
【００１４】
この他多くの実施形態が可能である。例えば、上述の説明はその説明の対象を論理プロセッサに限定しているが、あらゆる共通実行リソースを共有する物理的に独立したマルチプロセッサに対しても、同様の処理が適用可能である。そのような実施形態では、独立したアーキテクチャステートおよびいくつかの実行リソースはハードウェア的に独立するが、その他の実行リソースはハードウェア的に共有され、図２に示される方法と同様の処理を使用して解放されうる、論理マルチプロセッシングおよび物理マルチプロセッシングのハイブリッド版が実装される。上述のスレッドスケジューラは、本発明のいくつかの実施形態では、図３に示される非揮発性メモリ内に存在するファームウェアのコンポーネントの形をとってもよく、その他の実施形態においては、プロセッサからアクセス可能なディスクメディア上に保存されたオペレーティングシステムの一部分の形をとってもよい。プロセッサ実行リソースを解放およびリザーブするために実行される動作は、本発明のいくつかの実施形態では、ハードウェアに直接実装されてプロセッサの命令実行システムを補助してもよく、その他の実施形態では、１つ以上の命令の実行の一部としてプロセッサによって実行される動作であってもよい。本発明のいくつかの実施形態では、共有される実行リソースは、ＴＬＢとは無関係の特別な目的を有するレジスタを含んでもよい。本発明の実施形態は、２つのプロセッサに制限されず、３つ以上のプロセッサが実行リソースを共有して、上述の処理に類似する処理を実行してもよい。
【００１５】
特許請求の範囲に従った実施形態は、マシンによってアクセスされたときにマシンが特許請求の範囲に従った処理を実行するデータが保存されたマシン読み取り可能な媒体を含む、コンピュータ・プログラム・プロダクトとして提供されてもよい。マシン読み取り可能な媒体は、フロッピーディスク、光ディスク、ＤＶＤ−ＲＯＭディスク、ＤＶＤ−ＲＡＭディスク、ＤＶＤ−ＲＷディスク、ＤＶＤ＋ＲＷディスク、ＣＤ−Ｒディスク、ＣＤ−ＲＷディスク、ＣＤ−ＲＯＭディスクおよび磁気光ディスク、ＲＯＭｓ、ＲＡＭｓ、ＥＰＲＯＭｓ、ＥＥＰＲＯＭｓ、磁気または光カード、フラッシュメモリ、またはその他の電子命令の保存に適したメディア／マシン読み取り可能な媒体を含んでもよく、また、これらに限定されない。更に、本発明の実施形態は、通信リンク（例：モデムまたはネットワーク接続）による搬送波内またはその他の伝播媒体内に埋め込まれたデータ信号によってプログラムがリモートコンピュータから要求側コンピュータに転送されるように、コンピュータ・プログラム・プロダクトとしてダウンロードされてもよい。
【００１６】
多くの方法は最も基本的な形式で説明されているが、特許請求の範囲の基本的な領域から逸れることなく、上述の方法に対して手順が追加または削除されることができ、また、上述の説明内容に対して情報が追加または削除されることができる。当業者にとって、更なる修正または適用が可能であることは明白である。特定の実施形態は、本発明を制限するためではなく、本発明を説明するために提供される。本発明の特許請求の範囲は、上述の特定の例によっては決定されず、添付の特許請求の範囲によってのみ決定される。
【特許請求の範囲】
【請求項１】
複数のプロセッサがプロセッサ実行リソースを共有するプロセッサ・ベースのシステムにおいて、前記複数のプロセッサのうちの第１のプロセッサが待機状態に移行するようにスケジュールされたことに応じて、前記第１のプロセッサに対して予めリザーブされたプロセッサ実行リソースを、前記複数のプロセッサのうちの第２のプロセッサに対して使用可能にするステップを備える方法。
【請求項２】
前記第１のプロセッサがタスクを実行するようにスケジュールされたことに応じて、前記プロセッサ実行リソースを前記第１のプロセッサに対してリザーブするステップを更に備える請求項１に記載の方法。
【請求項３】
前記複数のプロセッサの各プロセッサは、前記プロセッサ・ベースのシステムの論理プロセッサである請求項２に記載の方法。
【請求項４】
前記第１のプロセッサが待機状態に移行するようにスケジュールされるステップは、前記第１のプロセッサが前記第１のプロセッサを待機状態に移行させるように要求するプロセッサ命令を実行するステップを更に備える請求項３に記載の方法。
【請求項５】
前記第１のプロセッサに対して予めリザーブされた前記プロセッサ実行リソースを第２のプロセッサに対して使用可能にするステップは、前記プロセッサ実行リソースを前記第２のプロセッサからアクセス可能なプロセッサ実行リソースの共通プールに解放するステップをさらに備える請求項４に記載の方法。
【請求項６】
前記第１のプロセッサがタスクを実行するようにスケジュールされるステップは、前記第１のプロセッサがウェイクアップ信号を受信するステップを更に備える請求項５に記載の方法。
【請求項７】
前記第１のプロセッサに対して予めリザーブされた前記プロセッサ実行リソースは、前記第１のプロセッサに対して予め静的に割り当てられた前記プロセッサ実行リソースを更に備え、前記プロセッサ実行リソースをプロセッサ実行リソースの共通プールに解放するステップは、前記プロセッサ実行リソースを解放するステップを更に備える請求項６に記載の方法。
【請求項８】
前記第１のプロセッサに対して予めリザーブされた前記プロセッサ実行リソースは、前記第１のプロセッサによって予めロックされた前記プロセッサ実行リソースを更に備え、前記プロセッサ実行リソースをプロセッサ実行リソースの共通プールに解放するステップは、前記第１のプロセッサが前記プロセッサ実行リソースをアンロックするステップを更に備える請求項６に記載の方法。
【請求項９】
プロセッサ実行リソースの前記共通プールは、トランスレーション・ルックアサイド・バッファを備え、前記プロセッサ実行リソースは、前記トランスレーション・ルックアサイド・バッファからのトランスレーション・キャッシュ・エントリである請求項６に記載の方法。
【請求項１０】
複数の論理プロセッサと、
第１の論理プロセッサによって実行されたとき、前記第１の論理プロセッサが待機状態に移行するようにスケジュールされたことに応じて、前記第１の論理プロセッサが前記第１のプロセッサに対して予めリザーブされたプロセッサ実行リソースを前記複数のプロセッサのうちの第２のプロセッサに対して使用可能にする命令を１つ以上有する命令セットと
を備えるプロセッサ。
【請求項１１】
前記第１の論理プロセッサが待機状態に移行するようにスケジュールされることは、前記第１のプロセッサが、前記第１の論理プロセッサを待機状態に移行させるように要求するプロセッサ命令を実行することを更に備える請求項１０に記載のプロセッサ。
【請求項１２】
前記第１の論理プロセッサに、前記第１の論理プロセッサに対して予めリザーブされた前記プロセッサ実行リソースを第２の論理プロセッサに対して使用可能にさせることは、前記プロセッサ実行リソースを前記第２の論理プロセッサからアクセス可能なプロセッサ実行リソースの共通プールに解放すること更に備える請求項１１に記載のプロセッサ。
【請求項１３】
前記第１の論理プロセッサに対して予めリザーブされた前記プロセッサ実行リソースは、前記第１の論理プロセッサに対して予め静的に割り当てられた前記プロセッサ実行リソースを更に備え、前記プロセッサ実行リソースをプロセッサ実行リソースの共通プールに解放することは、前記プロセッサ実行リソースを解放することを更に備える請求項１２に記載のプロセッサ。
【請求項１４】
前記第１の論理プロセッサに対して予めリザーブされた前記プロセッサ実行リソースは、前記第１の論理プロセッサに対して予め静的に割り当てられた前記プロセッサ実行リソースを更に備え、前記プロセッサ実行リソースをプロセッサ実行リソースの共通プールに解放することは、前記第１のプロセッサが前記プロセッサ実行リソースをアンロックすることを更に備える請求項１２に記載のプロセッサ。
【請求項１５】
複数の論理プロセッサ、および、第１の論理プロセッサによって実行されたとき、前記第１の論理プロセッサが待機状態に移行するようにスケジュールされたことに応じて、前記第１の論理プロセッサが前記第１のプロセッサに対して予めリザーブされたプロセッサ実行リソースを前記複数のプロセッサのうちの第２のプロセッサに対して使用可能にする命令を１つ以上含む命令セットを有するプロセッサと、
前記第１の論理プロセッサが待機状態に移行するようにスケジュールするファームウェアと、
前記ファームウェアと前記プロセッサとを相互接続するバスと
を備えるシステム。
【請求項１６】
前記第１の論理プロセッサが待機状態に移行するようにスケジュールされることは、前記第１のプロセッサが前記第１のプロセッサを待機状態に移行させるように要求するプロセッサ命令を実行することを更に備える請求項１５に記載のシステム。
【請求項１７】
前記第１の論理プロセッサに、前記第１の論理プロセッサに対して予めリザーブされた前記プロセッサ実行リソースを第２の論理プロセッサに対して使用可能にさせることは、前記プロセッサ実行リソースを前記第２の論理プロセッサからアクセス可能なプロセッサ実行リソースの共通プールに解放することさらに備える請求項１６に記載のシステム。
【請求項１８】
前記第１の論理プロセッサに対して予めリザーブされた前記プロセッサ実行リソースは、前記第１の論理プロセッサに対して予め静的に割り当てられた前記プロセッサ実行リソースを更に備え、前記プロセッサ実行リソースをプロセッサ実行リソースの共通プールに解放することは、前記プロセッサ実行リソースを解放することを更に備える請求項１７に記載のシステム。
【請求項１９】
前記第１の論理プロセッサに対して予めリザーブされた前記プロセッサ実行リソースは、前記第１の論理プロセッサに対して予め静的に割り当てられた前記プロセッサ実行リソースを更に備え、前記プロセッサ実行リソースをプロセッサ実行リソースの共通プールに解放することは、前記第１のプロセッサが前記プロセッサ実行リソースをアンロックすることを更に備える請求項１７に記載のシステム。
【請求項２０】
マシンによってアクセスされたときにマシンにある方法を実行させるデータが保存されたマシンアクセス可能な媒体であって、前記方法は、複数のプロセッサがプロセッサ実行リソースを共有するプロセッサ・ベースのシステムにおいて、前記複数のプロセッサのうちの第１のプロセッサが待機状態に移行するようにスケジュールされたことに応じて、前記第１のプロセッサに対して予めリザーブされたプロセッサ実行リソースを前記複数のプロセッサのうちの第２のプロセッサに対して使用可能にする媒体。
【請求項２１】
前記第１のプロセッサがタスクを実行するようにスケジュールされたことに応じて、前記プロセッサ実行リソースを前記第１のプロセッサに対してリザーブすることを更に備える請求項２０に記載の媒体。
【請求項２２】
前記複数のプロセッサの各プロセッサは、前記プロセッサ・ベースのシステムの論理プロセッサである請求項２１に記載の媒体。
【請求項２３】
前記第１のプロセッサが待機状態に移行するようにスケジュールされることは、前記第１のプロセッサが前記第１のプロセッサを待機状態に移行させるように要求するプロセッサ命令を実行することを更に備える請求項２２に記載の媒体。
【請求項２４】
前記第１のプロセッサに対して予めリザーブされた前記プロセッサ実行リソースを第２のプロセッサに対して使用可能にすることは、前記プロセッサ実行リソースを前記第２のプロセッサからアクセス可能なプロセッサ実行リソースの共通プールに解放することをさらに備える請求項２３に記載の媒体。
【請求項２５】
前記第１のプロセッサがタスクを実行するようにスケジュールされることは、前記第１のプロセッサがウェイクアップ信号を受信することを更に備える請求項２４に記載の媒体。
【請求項２６】
前記第１のプロセッサに対して予めリザーブされた前記プロセッサ実行リソースは、前記第１のプロセッサに対して予め静的に割り当てられた前記プロセッサ実行リソースを更に備え、前記プロセッサ実行リソースをプロセッサ実行リソースの共通プールに解放することは、前記プロセッサ実行リソースを解放することを更に備える請求項２５に記載の媒体。
【請求項２７】
前記第１のプロセッサに対して予めリザーブされた前記プロセッサ実行リソースは、前記第１のプロセッサによって予めロックされた前記プロセッサ実行リソースを更に備え、前記プロセッサ実行リソースをプロセッサ実行リソースの共通プールに解放することは、前記第１のプロセッサが前記プロセッサ実行リソースをアンロックすることを更に備える請求項２５に記載の媒体。
【請求項２８】
プロセッサ実行リソースの前記共通プールは、トランスレーション・ルックアサイド・バッファを備え、前記プロセッサ実行リソースは前記トランスレーション・ルックアサイド・バッファからのトランスレーション・キャッシュ・エントリである請求項２５に記載の媒体。
【請求項１】
複数のプロセッサがプロセッサ実行リソースを共有するプロセッサ・ベースのシステムにおいて、前記複数のプロセッサのうちの第１のプロセッサが待機状態に移行するようにスケジュールされたことに応じて、前記第１のプロセッサに対して予めリザーブされたプロセッサ実行リソースを、前記複数のプロセッサのうちの第２のプロセッサに対して使用可能にするステップを備える方法。
【請求項２】
前記第１のプロセッサがタスクを実行するようにスケジュールされたことに応じて、前記プロセッサ実行リソースを前記第１のプロセッサに対してリザーブするステップを更に備える請求項１に記載の方法。
【請求項３】
前記複数のプロセッサの各プロセッサは、前記プロセッサ・ベースのシステムの論理プロセッサである請求項２に記載の方法。
【請求項４】
前記第１のプロセッサが待機状態に移行するようにスケジュールされるステップは、前記第１のプロセッサが前記第１のプロセッサを待機状態に移行させるように要求するプロセッサ命令を実行するステップを更に備える請求項３に記載の方法。
【請求項５】
前記第１のプロセッサに対して予めリザーブされた前記プロセッサ実行リソースを第２のプロセッサに対して使用可能にするステップは、前記プロセッサ実行リソースを前記第２のプロセッサからアクセス可能なプロセッサ実行リソースの共通プールに解放するステップをさらに備える請求項４に記載の方法。
【請求項６】
前記第１のプロセッサがタスクを実行するようにスケジュールされるステップは、前記第１のプロセッサがウェイクアップ信号を受信するステップを更に備える請求項５に記載の方法。
【請求項７】
前記第１のプロセッサに対して予めリザーブされた前記プロセッサ実行リソースは、前記第１のプロセッサに対して予め静的に割り当てられた前記プロセッサ実行リソースを更に備え、前記プロセッサ実行リソースをプロセッサ実行リソースの共通プールに解放するステップは、前記プロセッサ実行リソースを解放するステップを更に備える請求項６に記載の方法。
【請求項８】
前記第１のプロセッサに対して予めリザーブされた前記プロセッサ実行リソースは、前記第１のプロセッサによって予めロックされた前記プロセッサ実行リソースを更に備え、前記プロセッサ実行リソースをプロセッサ実行リソースの共通プールに解放するステップは、前記第１のプロセッサが前記プロセッサ実行リソースをアンロックするステップを更に備える請求項６に記載の方法。
【請求項９】
プロセッサ実行リソースの前記共通プールは、トランスレーション・ルックアサイド・バッファを備え、前記プロセッサ実行リソースは、前記トランスレーション・ルックアサイド・バッファからのトランスレーション・キャッシュ・エントリである請求項６に記載の方法。
【請求項１０】
複数の論理プロセッサと、
第１の論理プロセッサによって実行されたとき、前記第１の論理プロセッサが待機状態に移行するようにスケジュールされたことに応じて、前記第１の論理プロセッサが前記第１のプロセッサに対して予めリザーブされたプロセッサ実行リソースを前記複数のプロセッサのうちの第２のプロセッサに対して使用可能にする命令を１つ以上有する命令セットと
を備えるプロセッサ。
【請求項１１】
前記第１の論理プロセッサが待機状態に移行するようにスケジュールされることは、前記第１のプロセッサが、前記第１の論理プロセッサを待機状態に移行させるように要求するプロセッサ命令を実行することを更に備える請求項１０に記載のプロセッサ。
【請求項１２】
前記第１の論理プロセッサに、前記第１の論理プロセッサに対して予めリザーブされた前記プロセッサ実行リソースを第２の論理プロセッサに対して使用可能にさせることは、前記プロセッサ実行リソースを前記第２の論理プロセッサからアクセス可能なプロセッサ実行リソースの共通プールに解放すること更に備える請求項１１に記載のプロセッサ。
【請求項１３】
前記第１の論理プロセッサに対して予めリザーブされた前記プロセッサ実行リソースは、前記第１の論理プロセッサに対して予め静的に割り当てられた前記プロセッサ実行リソースを更に備え、前記プロセッサ実行リソースをプロセッサ実行リソースの共通プールに解放することは、前記プロセッサ実行リソースを解放することを更に備える請求項１２に記載のプロセッサ。
【請求項１４】
前記第１の論理プロセッサに対して予めリザーブされた前記プロセッサ実行リソースは、前記第１の論理プロセッサに対して予め静的に割り当てられた前記プロセッサ実行リソースを更に備え、前記プロセッサ実行リソースをプロセッサ実行リソースの共通プールに解放することは、前記第１のプロセッサが前記プロセッサ実行リソースをアンロックすることを更に備える請求項１２に記載のプロセッサ。
【請求項１５】
複数の論理プロセッサ、および、第１の論理プロセッサによって実行されたとき、前記第１の論理プロセッサが待機状態に移行するようにスケジュールされたことに応じて、前記第１の論理プロセッサが前記第１のプロセッサに対して予めリザーブされたプロセッサ実行リソースを前記複数のプロセッサのうちの第２のプロセッサに対して使用可能にする命令を１つ以上含む命令セットを有するプロセッサと、
前記第１の論理プロセッサが待機状態に移行するようにスケジュールするファームウェアと、
前記ファームウェアと前記プロセッサとを相互接続するバスと
を備えるシステム。
【請求項１６】
前記第１の論理プロセッサが待機状態に移行するようにスケジュールされることは、前記第１のプロセッサが前記第１のプロセッサを待機状態に移行させるように要求するプロセッサ命令を実行することを更に備える請求項１５に記載のシステム。
【請求項１７】
前記第１の論理プロセッサに、前記第１の論理プロセッサに対して予めリザーブされた前記プロセッサ実行リソースを第２の論理プロセッサに対して使用可能にさせることは、前記プロセッサ実行リソースを前記第２の論理プロセッサからアクセス可能なプロセッサ実行リソースの共通プールに解放することさらに備える請求項１６に記載のシステム。
【請求項１８】
前記第１の論理プロセッサに対して予めリザーブされた前記プロセッサ実行リソースは、前記第１の論理プロセッサに対して予め静的に割り当てられた前記プロセッサ実行リソースを更に備え、前記プロセッサ実行リソースをプロセッサ実行リソースの共通プールに解放することは、前記プロセッサ実行リソースを解放することを更に備える請求項１７に記載のシステム。
【請求項１９】
前記第１の論理プロセッサに対して予めリザーブされた前記プロセッサ実行リソースは、前記第１の論理プロセッサに対して予め静的に割り当てられた前記プロセッサ実行リソースを更に備え、前記プロセッサ実行リソースをプロセッサ実行リソースの共通プールに解放することは、前記第１のプロセッサが前記プロセッサ実行リソースをアンロックすることを更に備える請求項１７に記載のシステム。
【請求項２０】
マシンによってアクセスされたときにマシンにある方法を実行させるデータが保存されたマシンアクセス可能な媒体であって、前記方法は、複数のプロセッサがプロセッサ実行リソースを共有するプロセッサ・ベースのシステムにおいて、前記複数のプロセッサのうちの第１のプロセッサが待機状態に移行するようにスケジュールされたことに応じて、前記第１のプロセッサに対して予めリザーブされたプロセッサ実行リソースを前記複数のプロセッサのうちの第２のプロセッサに対して使用可能にする媒体。
【請求項２１】
前記第１のプロセッサがタスクを実行するようにスケジュールされたことに応じて、前記プロセッサ実行リソースを前記第１のプロセッサに対してリザーブすることを更に備える請求項２０に記載の媒体。
【請求項２２】
前記複数のプロセッサの各プロセッサは、前記プロセッサ・ベースのシステムの論理プロセッサである請求項２１に記載の媒体。
【請求項２３】
前記第１のプロセッサが待機状態に移行するようにスケジュールされることは、前記第１のプロセッサが前記第１のプロセッサを待機状態に移行させるように要求するプロセッサ命令を実行することを更に備える請求項２２に記載の媒体。
【請求項２４】
前記第１のプロセッサに対して予めリザーブされた前記プロセッサ実行リソースを第２のプロセッサに対して使用可能にすることは、前記プロセッサ実行リソースを前記第２のプロセッサからアクセス可能なプロセッサ実行リソースの共通プールに解放することをさらに備える請求項２３に記載の媒体。
【請求項２５】
前記第１のプロセッサがタスクを実行するようにスケジュールされることは、前記第１のプロセッサがウェイクアップ信号を受信することを更に備える請求項２４に記載の媒体。
【請求項２６】
前記第１のプロセッサに対して予めリザーブされた前記プロセッサ実行リソースは、前記第１のプロセッサに対して予め静的に割り当てられた前記プロセッサ実行リソースを更に備え、前記プロセッサ実行リソースをプロセッサ実行リソースの共通プールに解放することは、前記プロセッサ実行リソースを解放することを更に備える請求項２５に記載の媒体。
【請求項２７】
前記第１のプロセッサに対して予めリザーブされた前記プロセッサ実行リソースは、前記第１のプロセッサによって予めロックされた前記プロセッサ実行リソースを更に備え、前記プロセッサ実行リソースをプロセッサ実行リソースの共通プールに解放することは、前記第１のプロセッサが前記プロセッサ実行リソースをアンロックすることを更に備える請求項２５に記載の媒体。
【請求項２８】
プロセッサ実行リソースの前記共通プールは、トランスレーション・ルックアサイド・バッファを備え、前記プロセッサ実行リソースは前記トランスレーション・ルックアサイド・バッファからのトランスレーション・キャッシュ・エントリである請求項２５に記載の媒体。
【図１ａ】
【図１ｂ】
【図１ｃ】
【図２】
【図３】
【図１ｂ】
【図１ｃ】
【図２】
【図３】
【公開番号】特開２０１２−１０４１４０（Ｐ２０１２−１０４１４０Ａ）
【公開日】平成２４年５月３１日（２０１２．５．３１）
【国際特許分類】
【外国語出願】
【出願番号】特願２０１１−２８８７６８（Ｐ２０１１−２８８７６８）
【出願日】平成２３年１２月２８日（２０１１．１２．２８）
【分割の表示】特願２００６−５５２１３０（Ｐ２００６−５５２１３０）の分割
【原出願日】平成１７年１月１４日（２００５．１．１４）
【公序良俗違反の表示】
（特許庁注：以下のものは登録商標）
１．フロッピー
【出願人】（５９１００３９４３）インテル・コーポレーション (1,101)
【公開日】平成２４年５月３１日（２０１２．５．３１）
【国際特許分類】
【出願番号】特願２０１１−２８８７６８（Ｐ２０１１−２８８７６８）
【出願日】平成２３年１２月２８日（２０１１．１２．２８）
【分割の表示】特願２００６−５５２１３０（Ｐ２００６−５５２１３０）の分割
【原出願日】平成１７年１月１４日（２００５．１．１４）
【公序良俗違反の表示】
（特許庁注：以下のものは登録商標）
１．フロッピー
【出願人】（５９１００３９４３）インテル・コーポレーション (1,101)
[ Back to top ]