抵抗変化素子及びそのプログラミング方法
【課題】誤書き込み、及び誤動作を防止し、高信頼化、及び高密度化が可能な抵抗変化素子の提供。
【解決手段】第一の電極（２０１）と、抵抗変化膜（２０２）と、第二の電極（２０３）と、中間絶縁膜（２０４）と、制御電極（２０５）と、をこの順に積層した積層構造を備え、前記抵抗変化層（２０２）と前記中間絶縁膜（２０４）が直接接していない。
【解決手段】第一の電極（２０１）と、抵抗変化膜（２０２）と、第二の電極（２０３）と、中間絶縁膜（２０４）と、制御電極（２０５）と、をこの順に積層した積層構造を備え、前記抵抗変化層（２０２）と前記中間絶縁膜（２０４）が直接接していない。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体装置に関し、特に抵抗変化素子及びそのプログラミング方法に関する。
【背景技術】
【０００２】
半導体装置のうち、特にシリコンデバイスは、微細化（スケーリング則：Ｍｏｏｒｅの法則）によってデバイスの集積化・低電力化が進められ、３年４倍のペースで開発が進められてきた。近年、ＭＯＳＦＥＴ（Metal Oxide Semiconductor Field Effect Transistor）のゲート長は２０ｎｍ以下となり、リソグラフィプロセスの高騰（装置価格及びマスクセット価格）、及びデバイス寸法の物理的限界（動作限界・ばらつき限界）により、これまでのスケーリング則とは異なるアプローチでのデバイス性能の改善が求められている。
【０００３】
近年、ゲートアレイとスタンダードセルの中間的な位置づけとしてＦＰＧＡと呼ばれる再書き換え可能なプログラマブルロジックデバイスが開発されている。ＦＰＧＡは、顧客自身がチップの製造後に任意の回路構成を行うことを可能とするものである。ＦＰＧＡは、多層配線層の内部に抵抗変化素子を有し、顧客自身が任意に配線の電気的接続をできるようにしたものである。このようなＦＰＧＡを搭載した半導体装置を用いることで、回路の自由度を向上させることができるようになる。
【０００４】
抵抗変化素子としては、
（Ａ）遷移金属酸化物を用いたＲｅＲＡＭ（Resistance Random Access Memory）や、
（Ｂ）固体電解質層を用いたＮａｎｏＢｒｉｄｇｅ（ＮＥＣ社の登録商標）
などがある。
【０００５】
一方、混載メモリについては、揮発性のｅＤＲＡＭ（embedded Dynamic Random Access Memory）、不揮発性のフラッシュメモリ等が用いられている。ｅＤＲＡＭでは、記憶した情報が電源を切ると消失してしまう。フラッシュメモリでは高、電圧（５Ｖ以上）が必要とされる。このため、低電圧（１Ｖ以下）で動作するロジックＬＳＩへの混載には不向きである点等が課題となっていた。
【０００６】
＜バイポーラ型抵抗変化素子＞
バイポーラ型固体電解質スイッチ素子は、ＯＦＦ状態（高抵抗状態）とＯＮ状態（低抵抗状態）との切り替えに逆極性の電圧が必要なスイッチ素子である。ここで、典型的なバイポーラ型抵抗変化素子の動作特性について図１６（Ａ）乃至（Ｄ）を用いて説明する。
【０００７】
例えば、第一電極、抵抗変化素子、第二電極から構成されるバイポーラ型抵抗変化素子の場合には、第一電極に正電圧を印加すると（図１６（Ａ））、所望のセット電圧を閾値電圧として、ＯＦＦ状態（高抵抗状態）からＯＮ状態（低抵抗状態へ遷移する）。
【０００８】
続いて、ＯＮ状態の抵抗変化素子において、再び第一電極に正電圧を印加した場合には（図１６（Ｂ））、オーミックな電流−電圧特性を示す。
【０００９】
続いて、第一電極に負電圧を印加すると（図１６（Ｃ））、所望のセット電圧を閾値電圧として、ＯＮ状態（低抵抗状態）からＯＦＦ状態（高抵抗状態へ遷移する）。
【００１０】
さらに、続いて、ＯＮ状態の抵抗変化素子において、再び第一電極に正電圧を印加すると（図１６（Ｄ））、所望の閾値電圧（リセット電圧）において、ＯＮ状態からＯＦＦ状態へ遷移する。
【００１１】
このように、
第一電極に正電圧を印加した場合にのみ、ＯＦＦ状態からＯＮ状態へ遷移し、
第一電極に負電圧を印加した場合にのみ、ＯＮ状態からＯＦＦ状態への遷移
が生じる素子をバイポーラ型抵抗変化素子として定義する。
【００１２】
＜バイポーラ型抵抗変化素子における電極の定義＞
ここで、バイポーラ型抵抗変化素子に用いられる電極を定義する。図１６で説明したように、正電圧を印加した場合にＯＦＦ状態からＯＮ状態に遷移する電極を「第一の電極」、あるいは「活性電極」と定義する。
【００１３】
逆に正電圧を印加した場合にＯＮ状態からＯＦＦ状態に遷移する電極を「第二の電極」、あるいは「不活性電極」と定義する。
【００１４】
二つの異なる抵抗変化素子を接続する場合に、各抵抗変化素子の電極同士を電気的に接続することになる。この場合、二つの異なる抵抗変化素子の活性電極同士、あるいは、不活性電極同士が電気的に接続されている、あるいは一体化されていることを、「同一極性同士の電極の接続」というものとする。
【００１５】
＜固体電解質層型抵抗変化素子の説明＞
上記したバイポーラ型抵抗変化素子の例として、非特許文献１には、固体電解質層（イオンが電界等の印加によって自由に動くことのできる固体）中における金属イオン移動と電気化学反応とを利用したスイッチング素子が開示されている。非特許文献１に開示されたスイッチング素子は、固体電解質層、該固体電解質層に一側と該一側と反対側の各面に当接して対向配置された第１電極及び第２電極の３層から構成されている。このうち、第１電極は、固体電解質層に金属イオンを供給するための役割を果たしている。第２電極からは、金属イオンは供給されない。
【００１６】
以下では、このスイッチング素子の動作について簡単に説明する。
【００１７】
第１の電極を接地して第２電極に負電圧を印加すると、第１電極の金属が金属イオンになって固体電解質層に溶解する。そして、固体電解質層中の金属イオンが固体電解質層中に金属になって析出する。固体電解質層中に析出した金属により、第１電極と第２電極を接続する金属架橋が形成される。金属架橋により第１電極と第２電極が電気的に接続することで、スイッチング素子はオン状態になる。
【００１８】
一方、上記オン状態で、第１電極を接地して第２電極に正電圧を印加すると、金属架橋の一部が切れる。これにより、第１電極と第２電極との電気的接続が切れ、スイッチング素子はオフ状態になる。なお、電気的接続が完全に切れる前の段階から、第１電極及び第２電極間の抵抗が大きくなったり、電極間容量が変化したりする等、その電気特性が変化し、最終的に電気的接続が切れる。
【００１９】
また、上記オフ状態からオン状態にするには、再び第１の電極を接地して第２電極に負電圧を印加すればよい。
【００２０】
固体電解質層型抵抗変化素子によるスイッチング素子として、非特許文献１では、固体電解質層を介して第１、第２の電極が配置され、それらの間の導通状態を制御する２端子型のスイッチング素子の構成及び動作が開示されている。
【００２１】
このような固体電解質層型抵抗変化素子によるスイッチング素子は、半導体スイッチ（ＭＯＳＦＥＴ（Metal Oxide Semiconductor Field Effect Transistor）等）よりもサイズが小さく、オン抵抗が小さいという特徴を持っている。このため、プログラマブルロジックデバイスへの適用に有望であると考えられている。
【００２２】
また、このスイッチング素子においては、その導通状態（オン又はオフ）は印加電圧をオフにしてもそのまま維持される。このため、不揮発性のメモリ素子としての応用も考えられる。例えば、トランジスタ等の選択素子１個とスイッチング素子１個とを含むメモリセルを基本単位として、このメモリセルを縦方向と横方向にそれぞれ複数配列する。このように配列することで、ワード線及びビット線で複数のメモリセルの中から任意のメモリセルを選択することが可能となる。そして、選択したメモリセルのスイッチング素子の導通状態をセンスし、スイッチング素子のオン又はオフの状態から情報「１」又は「０」のいずれの情報が格納されているかを読み取ることが可能な不揮発性メモリを実現できる
【００２３】
なお、不揮発性の可変抵抗素子に関して、特許文献１には、第１の電極と、第２の電極と、第１の電極及び第２の電極の双方に接続する可変抵抗体と、誘電層を介して可変抵抗体に接続する制御電極を備え、誘電層は第２の可変抵抗体の側面に接した構成が開示されている。
【先行技術文献】
【特許文献】
【００２４】
【特許文献１】特開２０１０−１５３５９１号公報
【非特許文献】
【００２５】
【非特許文献１】Shunichi Kaeriyama et al., "A Nonvolatile Programmable Solid-Electrolyte Nanometer Switch", IEEE Journal of Solid-State Circuits, Vol.40, No.1, pp.168-176, January 2005.
【発明の概要】
【発明が解決しようとする課題】
【００２６】
以下に関連技術の分析を与える。
【００２７】
前述したような２端子型抵抗変化素子を半導体装置上に形成してプログラミングする場合、例えば信号線の伝達先を不揮発的に切り替えるスイッチに適用する場合、プログラミングのための制御信号線と、プログラミング後にＯＮ状態となった抵抗変化素子を介して伝搬する信号線とが独立していないため、プログラミングの制御が難しく、誤動作を生じ易い、という問題点を有している。
【００２８】
本発明は、上記問題点を解消すべく全く新たに創案されたものであって、その主たる目的は、誤書き込み、及び誤動作を防止し、高信頼化、及び高密度化が可能な抵抗変化素子、及びそのプログラミング方法を提供することにある。
【課題を解決するための手段】
【００２９】
本発明によれば、第一の電極と、抵抗変化層（抵抗変化膜）と、第二の電極と、中間絶縁膜と、制御電極と、をこの順に積層した積層構造を備え、前記抵抗変化層と前記中間絶縁膜が直接接していない抵抗変化素子が提供される。
【００３０】
本発明によれば、上記抵抗変化素子に対して、前記第一の電極と制御電極との間に規則的に交番する電圧を印加し、過渡的に流れる交流電流を両電極間に流すことによって前記抵抗変化素子の抵抗値を遷移させる、プログラミング方法が提供される。
【発明の効果】
【００３１】
本発明によれば、抵抗変化素子の誤書き込み、及び誤動作を防止し、高信頼化、及び高密度化を可能としている。
【図面の簡単な説明】
【００３２】
【図１】（Ａ）は関連技術（比較例）の２端子抵抗変化素子回路の等価回路、（Ｂ）は第一の実施形態の制御端子付き抵抗変化素子の等価回路を示す図である。
【図２】第一の実施形態の構成を示す図である。
【図３】第一の実施形態の構成の一例を示す図である。
【図４】（Ａ）は関連技術の２端子抵抗変化素子を二つ使用した相補型抵抗変化素子回路、（Ｂ）は、第二の実施形態の制御端子付き抵抗変化素子の等価回路を示す図である。
【図５】第二の実施形態の構成を示す図である。
【図６】第二の実施形態の構成の一例を示す図である。
【図７】第三の実施形態の構成を等価回路で示す図である。
【図８】第四の実施形態の構成を等価回路で示す図である。
【図９】第五の実施形態の構成を説明する図である。
【図１０】実施例１の半導体装置の断面を模式的に示す図である。
【図１１】（Ａ）乃至（Ｃ）は実施例２の製造工程における断面を模式的に示す工程断面図である。
【図１２】（Ａ）乃至（Ｃ）は実施例２の製造工程における断面を工程順に模式的に示す工程断面図である。
【図１３】（Ａ）及び（Ｂ）は実施例２の製造工程における断面を工程順に模式的に示す工程断面図である。
【図１４】（Ａ）及び（Ｂ）は実施例２の製造工程における断面を工程順に模式的に示す工程断面図である。
【図１５】実施例２の製造工程における断面を示す工程断面図である。
【図１６】（Ａ）乃至（Ｄ）は典型的なバイポーラ型抵抗変化素子の動作特性を説明する図である。
【図１７】第六の実施形態を説明する図である。
【図１８】第六の実施形態の動作を説明する波形図である。
【発明を実施するための形態】
【００３３】
本発明の第１の形態においては、例えば図２を参照すると、第一の電極(２０１)と、抵抗変化層（抵抗変化膜）（２０２）と、第二の電極（２０３）を有する抵抗変化素子において、第二の電極（２０３）に接する中間絶縁膜（２０４）と、中間絶縁膜（２０４）に接する制御電極（２０５）を備える。
【００３４】
第一の電極（２０１）と制御電極（２０５）間に電圧を印加することで、抵抗変化膜（２０２）の抵抗状態を変化させ、かつ、第二の電極（２０３）を利用して抵抗状態の読み出しや、信号の入出力がなされる電気回路を有する半導体装置を構成することができる。
【００３５】
制御電極（２０５）は、中間絶縁膜（２０４）によって第二の電極（２０３）と絶縁分離されているため、制御電極（２０５）に印加されるプログラミング信号と、第一の電極（２０１）と第二の電極（２０２）間を伝搬するロジック信号／読み出し信号とを分離することができる。
【００３６】
かかる本発明によれば、抵抗変化層の抵抗状態を、抵抗変化層とは直接接しない中間絶縁膜（２０４）を介して絶縁分離された制御電極（２０５）への電圧印加で行うことによって、プログラミングのための制御信号線と、プログラミング後に接続される信号線（もしくは読み出し線）を独立させることができる。このため、抵抗変化素子の誤書き込み、及び誤動作を防止することができる。
【００３７】
第一の電極（２０１）と制御電極（２０５）間に印加された電圧は、抵抗変化膜（２０２）と中間絶縁膜（２０４）とで電圧分割される。例えば、より小さい制御電圧で抵抗変化素子の抵抗状態をＯＦＦ状態からＯＮ状態へ変化させる（プログラミングする）ためには、印加した制御電圧の大半が抵抗変化素子に印加させることが好ましい。
【００３８】
そのため、第二の電極（２０３）に蓄積する電荷を一定とした場合、中間絶縁膜（２０４）の比誘電率が、抵抗変化膜（２０２）の比誘電率よりも大きいことが好ましい。さらに、中間絶縁膜（２０４）の厚さは、抵抗変化膜（２０２）の厚さよりも薄いことが好ましい。
【００３９】
例えば、第一の電極（２０１）は、金属イオンを供給する活性電極（図３の３０１）を含む構成としてもよい。また、抵抗変化層（２０２）は、イオン化した金属が伝導する固体電解質層（図３の３０２）を含む構成としてもよい。さらに、第二の電極（２０３）は、前記金属イオンと反応しない不活性電極（図３の３０３）を含む構成としてもよい。
【００４０】
前記中間絶縁膜（２０４、３０４）は、ハフニア膜、アルミナ膜、ジルコニア膜、イットリア膜、シリコン窒素膜、シリコン炭化窒素膜、シリコン酸化膜のいずれかを含むことが好ましい。
【００４１】
前記制御電極（２０５、３０５）は、Ｔａ、Ｔｉ、ＴａＮ、ＴｉＮ、Ｗ、Ａｌのいずれを含むことが好ましい。
【００４２】
本発明の第２の形態によれば、相補型構造抵抗変化素子を有するクロスバースイッチ回路を有する半導体装置が提供される。
【００４３】
本発明の第２の形態においては、例えば図５を参照すると、半導体素子基板上に形成された、バイポーラ型抵抗変化素子において、第一の電極と、抵抗変化層と、第二の電極と、中間絶縁膜と、制御電極とがこの順に積層した、積層構造を備える、少なくとも２つの抵抗変化素子であって、前記２つの抵抗変化素子の、抵抗変化層（５０２）同士、第二の電極（５０３）同士、中間絶縁膜（５０４）同士、及び制御電極（５０５）同士が一体化している構成としてもよい。
【００４４】
半導体装置において、前記抵抗変化素子は、
半導体装置内の多層配線層に形成され、前記第一電極は下部電極を兼ねた配線（図１０の３）であって、
前記抵抗変化膜（図１０の９）との間に絶縁性バリア膜（図１０の７）が介在し、
前記絶縁性バリア膜（図１０の７）は開口部を有し、
前記抵抗変化膜（図１０の９）は、前記開口部において前記下部電極兼配線（３）と接する構成としてもよい。
【００４５】
前記抵抗変化素子構造において、前記絶縁性バリア膜（７）は一つの開口部を有し、それぞれ独立した下部電極兼配線（３）上に開口されており、上部電極は二つの抵抗変化素子間で電気的に一体化した構成としてもよい。
【００４６】
前記抵抗変化素子構造において、それぞれ独立した少なくとも２本の下部電極兼配線の双方に接続するように前記絶縁性バリア膜は一つの開口部を有する構成としてもよい。
【００４７】
本発明の第３の形態においては、前記固体電解質層は、少なくともＳｉＯｘＣｙ、ＴａＳｉＯｘ、ＴａＯｘ、ＺｒＯｘ、ＨｒＯｘ、ＳｉＯｘ、ＴｉＯｘ、有機物を主成分とする材料のいずれかを含む。
【００４８】
前記第一の電極は、銅を含む構成としてもよい。前記第二の電極は、Ｒｕ、あるいはＰｔかを含む構成としてもよい。絶縁性バリア膜は、ＳｉＣ、ＳｉＣＮ、ＳｉＮのいずれかを含む構成としてもよい。
【００４９】
前記第二の電極は、固体電解質と接する面にＲｕ、中間絶縁膜に接する面にＴａを含む積層電極（Ｒｕ／Ｔａ）としてもよい。
【００５０】
本発明の第４の形態において、半導体装置の製造方法は、半導体基板上の多層配線層の内部に抵抗変化素子を有する半導体装置の製造にあたり、
下層配線上に絶縁性バリア膜（図１０の７）を形成する工程と、
前記絶縁性バリア膜上に開口部パターンを有するハードマスク膜（図１１（Ｃ）の８）を形成する工程と、
前記ハードマスク膜をマスクとして、前記開口部パターンから露出する前記絶縁性バリア膜を反応性ドライエッチングにより、前記絶縁性バリア膜に、前記下層配線に通ずるととともに、壁面が前記配線から離れるにしたがい広くなったテーパ面となった開口部を形成する工程（図１２（Ａ））と、
前記抵抗変化膜（図１０、図１２（Ｃ）の９）を形成する工程と、
前記上部電極（図１０の１０、１１、１３）を形成する工程と、
を含む。
【００５１】
前記絶縁性バリア膜上に開口部を形成する工程において、２本の異なる下層配線の双方に連続した一つの開口部を形成するようにしてもよい。
【００５２】
前記配線を形成する工程は、前記抵抗変化膜の前記下部電極とならない他の配線を同時に形成し、
前記プラグを形成する工程では、前記他の配線上に他のプラグを形成する半導体装置の製造方法であることが好ましい。
【００５３】
本発明の第５の形態において、前記抵抗変化層をＯＦＦ状態からＯＮ状態へ、もしくはＯＮ状態からＯＦＦ状態へ抵抗値を遷移させるためには、書き込み電圧を前記抵抗変化層の両端に印加する際に、書き込み電流が流れることが好ましい。前記抵抗変化層と前記中間絶縁膜を流れるリーク電流が少なすぎると、書き込み電流が不十分となる可能性がある。この場合、第一の電極と制御電極の間に交番する電圧を印加し、交流電流を両電極間に流すようにしてもよい。
【００５４】
さらに、本発明の第５の形態において、前記抵抗変化層の両端に印加される電圧波形が上昇時と下降時で異なる時間変化をもたせるようにしてもよい。このようにすることで、容量性の電流の時間変化は電圧の時間変化の微分値に比例するため、交流電流の各々の極性に対して、異なるピーク電流値を設定することができる。
【００５５】
このピーク電流値の差によって、抵抗変化素子をＯＮ状態もしくはＯＦＦ状態に状態遷移させることができる。
【００５６】
例えば、バイポーラ型抵抗変化素子において、第一の電極から不活性電極側に電流を流すことで、ＯＦＦ状態からＯＮ状態に抵抗値が遷移する場合を考えると、第一の電極から不活性電極に流れる電流のピーク値を高くし、逆方向のピーク値を低くすることによって、交流電流によるプログラミングを可能としている。
【００５７】
半導体装置内の多層配線層の内部に抵抗変化素子を有するフィールドプログラマブルゲートアレイ、混載メモリを搭載した半導体装置に適用して好適とされる。以下、いくつかの実施形態について説明する。
【００５８】
＜実施形態１＞
図１（Ａ）は、関連技術（比較例）の２端子抵抗変化素子回路の等価回路、図１（Ｂ）は、本実施形態に係る制御端子付き抵抗変化素子の等価回路を示す。図１（Ａ）、（Ｂ）において、１０１は抵抗変化素子、１０２、１０３は端子である。図１（Ｂ）に示すように、本発明の実施形態では、制御信号の入出力を行う制御端子１０４を有する。
【００５９】
本発明の第一の実施形態に係る半導体装置について、図１（Ｂ）、図２、図３を参照して説明する。図２は、図１（Ｂ）の第一の実施形態の抵抗変化素子の断面構成を模式的に示す図である。図２を参照すると、抵抗変化素子は、第一の電極２０１、抵抗変化膜２０２、第二の電極２０３、中間絶縁膜２０４、制御電極２０５がこの順に積層されている。
【００６０】
例えば、抵抗変化素子が、金属イオンの析出を利用した固体電解質スイッチである場合には、第一の電極２０１は、図３の活性電極３０１、抵抗変化膜２０２は図３の固体電解質層３０２、第二の電極２０３は図３の不活性電極３０３である。
【００６１】
固体電解質スイッチをＯＦＦ状態からＯＮ状態へ遷移させる場合には、第一の電極２０１（活性電極３０１）を接地し、制御電極２０５（３０５）に負電圧を印加すると、抵抗変化膜２０２（固体電解質層３０２）と中間絶縁膜２０４間で電圧分割された電圧が、抵抗変化膜２０２（固体電解質層３０２）に印加され、図３の金属架橋３０６が形成される。
【００６２】
ここで、できるだけ電圧値が小さな制御電圧で、固体電解質スイッチの抵抗状態を変化させるためには、抵抗変化膜２０２（固体電解質層３０２）と中間絶縁膜２０４（絶縁膜３０４）の抵抗値が同じ場合には、中間絶縁膜２０４（絶縁膜３０４）の比誘電率が抵抗変化膜２０２（固体電解質層３０２）よりも大きくし、膜厚は薄いことが好ましい。
【００６３】
例えば、抵抗変化膜２０２（固体電解質層３０２）は、有機膜を主成分とする膜（例えば、比誘電率：３．０、膜厚：５ｎｍ）を含む。
【００６４】
中間絶縁膜２０４（絶縁膜３０４）は、ハフニア（ＨｆＯｘ；比誘電率：２０、膜厚：６ｎｍ）を含む。
【００６５】
このとき、直列接続における電荷の分布から、抵抗変化膜２０２（固体電解質層３０２）、及び中間絶縁膜２０４（絶縁膜３０４）に印加される電圧の比率は１：２０となる。すわなち、制御電極２０５（３０５）に、例えば２Ｖを印加すると、抵抗変化膜２０２（固体電解質層３０２）に約１．９Ｖ印加することができる。
【００６６】
また、抵抗値の観点からも、中間絶縁膜２０４（絶縁膜３０４）の膜厚が抵抗変化膜２０２（固体電解質層３０２）よりも薄いことが好ましい。
【００６７】
抵抗変化膜２０２（固体電解質層３０２）としては低密度な膜を用いることが好ましい。このため、緻密な材料から構成される中間絶縁膜２０４（絶縁膜３０４）と比べるとリーク電流が大きくなる傾向がある。
【００６８】
それぞれの抵抗値を等しくするためには、抵抗変化膜２０２（固体電解質層３０２）の膜厚よりも中間絶縁膜２０４（絶縁膜３０４）の膜厚を薄くすることでリーク電流レベルを一致させることもできるようになる。
【００６９】
ここで、本実施形態における、誤書き込み、誤動作不良の改善要因について説明する。
【００７０】
制御電極を有しない抵抗変化素子の場合（図１（Ａ）参照）、第一の電極２０１と第二の電極２０３に直接電位差を生じさせることで、抵抗変化膜２０２の抵抗状態を変化（プログラミング）させる。
【００７１】
一方、本実施形態によれば、抵抗変化層２０２の抵抗状態を、抵抗変化層２０２とは直接接しない中間絶縁膜２０４を介して絶縁分離されている制御電極（２０５）へ電圧を印加することによって、プログラミングのための制御信号線と、プログラミング後に接続される信号線（もしくは読み出し線）を独立させることができる。このため、抵抗変化素子の誤書き込み、及び誤動作を防止することができる。
【００７２】
＜実施形態２＞
次に本発明の第二の実施形態について説明する。第二の実施形態では、不活性電極（第二の電極）同士が接続された相補型抵抗変化素子を例に説明する。図４（Ａ）は、関連技術の２端子抵抗変化素子を二つ使用した相補型抵抗変化素子回路、図４（Ｂ）は、第二の実施形態による制御端子付き抵抗変化素子の回路を示す図である。
【００７３】
図４（Ａ）の構成では、抵抗変化素子４０１ａと抵抗変化素子４０１ｂは、活性電極同士が接続され、活性電極に接続された端子４０２ａ、４０２ｂを介して、入出力を行う。抵抗変化素子４０１ａと抵抗変化素子４０１ｂの不活性電極にトランジスタ（ＭＯＳトランジスタ）４０５のソース又はドレイン端子を接続して制御する。
【００７４】
一方、第二の実施形態の抵抗変化素子では、図４（Ｂ）に示すように、トランジスタを接続することなく、制御信号の入出力を行う制御端子４０４を有する構造としている。このため、図４（Ａ）のトランジスタ相当分の回路面積が削減される。抵抗変化素子抵抗変化素子（スイッチ）の面積を低減することができる。
【００７５】
次に、第二の実施形態の抵抗変化素子について、活性電極同士が電気的に接続される構造について、図５、図６を用いて説明する。
【００７６】
図５に示す例では、２つの抵抗変化素子を有し、前記抵抗変化素子の抵抗変化膜５０２同士、第二の電極５０３同士、中間絶縁膜５０４同士、制御電極５０５同士が接続され、未接続の二つの第一の電極５０１ａ、５０１ｂから入出力がなされる。
【００７７】
第一の実施の形態のように、制御電極５０５に電圧を印加することで、抵抗変化膜５０２の抵抗状態を変化させ、抵抗状態を不揮発に記憶することができる、
【００７８】
二つの抵抗変化素子を有することで、未接続の二つの第一の電極（第一の電極５０１ａと第一の電極５０１ｂ）の間で、抵抗値の読み出し、あるいは信号の入出力を行うことができる。
【００７９】
このとき、制御電極５０５は、第一の電極５０１ａ、第一の電極５０１ｂ、及び、第二の電極５０３とは絶縁分離されているため、プログラム用の制御信号と、ロジック信号（読み出し信号）とが混線することはない。
【００８０】
図６に示す例では、２つのバイポーラ型の固体電解質スイッチを有し、前記抵抗変化素子の固体電解質６０２同士、不活性電極６０３同士、中間絶縁膜６０４同士、制御電極６０５同士が接続され、かつ未接続の二つの第一の電極（第一の活性電極６０１ａ、第二の活性電極６０１ｂ）から入出力がなされる。
【００８１】
スイッチング素子をオン状態（低抵抗状態）にするためには、制御電極６０５に電圧が印加されることで、第一の活性電極６０１ａ、及び第二の活性電極６０１ｂのそれぞれから金属架橋６０６ａ及び６０６ｂが固体電解質６０２内に形成され、第一の活性電極６０１ａと不活性電極６０３と第二の活性電極６０１ｂが電気的に接続される。
【００８２】
このとき、第一の実施形態と同じく、制御電極６０５は、中間絶縁膜６０４を介して不活性電極とは絶縁分離されているため、活性電極と不活性電極の接続状態によらず、分離されている。
【００８３】
＜実施形態３＞
次に本発明の第三の実施形態について説明する。第三の実施形態では、制御電極を有する抵抗変化素子（第一の実施形態）を、アレイ状に配置したスイッチ（クロスバースイッチ）として用いることで、スイッチ素子の小面積化を図ることができるようになる。
【００８４】
図７は、第三の実施形態の構成を示す図である。図７には、抵抗変化素子をアレイ上に配置し、クロスバースイッチとした構成が等価回路で示されている。図７を参照すると、抵抗変化素子７０１ａは、図２の第一の電極２０１と接続する端子７０２ａと、第二電極２０３と接続する端子７０３ａ、及び制御電極２０５と接続する制御端子７０４ａを有する。水平線７０５ａ、７０５ｂの各水平線上で隣り合う抵抗変化素子の第二の電極２０３と接続する端子同士は接続され、垂直線７０６ａ、ｂの各垂直線上で隣り合う抵抗変化素子の第一の電極２０１と接続する端子同士も接続されている。対角線７０７上に配置された抵抗変化素子の制御電極２０５同士が接続されている。すなわち、抵抗変化素子７０１ａは、水平線７０５ａ、垂直線７０６ａ、対角線７０７ａの交点に位置する。
【００８５】
ここで、図７において、全ての抵抗変化素子がオフ状態であるとし、抵抗変化素子７０１ａをオン状態にプログラミングする場合について説明する。
【００８６】
・垂直線７０６ａにセット電圧を印加し、それ以外の垂直線には、セット電圧の半分の電圧を印加し、
・水平線はすべてフローティングとし、
・対角線７０７ａは接地電位とし、それ以外の対角線はセット電圧の半分の電圧を印加する。
【００８７】
このような電圧印加を行うことで、クロスーバーアレイ内の抵抗変化素子７０１ａのみの第一の電極（図２の２０１）−制御電極（図２の２０５）間にセット電圧が印加され、プログラミングを行うことができる。
【００８８】
非選択の抵抗変化素子には最大でもセット電圧の半分の電圧しか印加されないため、オン状態にプログラミングされることはない。
【００８９】
オン状態の抵抗変化素子７０１ａをオフ状態にプログラミングする場合には、
・対角線は全てフローティングにし、
・水平線７０５ａにセット電圧を印加し、それ以外の水平線にはセット電圧の半分の電圧を印加し、
・垂直線７０６ａは接地電位とし、それ以外の垂直線はセット電圧の半分の電圧を印加する。
【００９０】
このような電圧印加を行うことで、制御端子を用いて選択した交点に位置する抵抗変化素子のプログラミングを行い、任意の抵抗状態にすることができる。
【００９１】
このような操作を各交点について繰り返すことで、クロスバースイッチとして所望の接続状態が得ることができる。
【００９２】
このとき、制御端子同士を接続している対角線は、抵抗変化素子の抵抗状態によらず、常に抵抗変化素子とは絶縁分離されているため、プログラミングの精度が向上する。
【００９３】
＜実施形態４＞
次に本発明の第四の実施形態について説明する。第四の実施形態では、制御電極を有する相補型抵抗変化素子（図５参照）をアレイ上に配置したスイッチ（クロスバースイッチ）として用いることで、スイッチ素子の小面積化を図る。
【００９４】
相補型抵抗変化素子は、図５に示すように、
・二つの抵抗変化素子間で電圧分割される点と、
・バイポーラ型抵抗変化素子が互いに異なるセット電圧方向で直列接続される点
から、
相補型抵抗変化素子のＯＦＦ時におけるディスターブに対する信頼性が改善する。さらに、制御端子を加えることで、よりプログラミングの制御性を向上することができる。
【００９５】
図８は、第四の実施形態の構成を示す図である。図８には、相補抵抗変化素子をアレイ上に配置し、クロスバースイッチとした時の構成が等価回路で示されている。図８を参照すると、抵抗変化素子８０１ａ、及び抵抗変化素子８０１ｂのそれぞれの第一の電極と接続する端子８０３ａと８０２ａが、水平線８０５ａ、及び垂直線８０６ａに接続している。
【００９６】
抵抗変化素子８０１ａ及び８０１ｂの第二電極同士と接続する制御端子８０４ａは対角線８０７ｂに接続している。すなわち、抵抗変化素子８０１ａ及び８０１ｂは、水平線８０５ａ、垂直線８０６ａ、対角線８０７ｂの交点に位置する。
【００９７】
ここで、全ての抵抗変化素子がオフ状態であるとし、抵抗変化素子８０１ａ及び８０１ｂの双方をオン状態として、クロスバーの交点をオン状態にプログラミングする場合について説明する。
【００９８】
まず、抵抗変化素子８０１ａをオン状態にするために、
・水平線８０５ａにセット電圧を印加し、それ以外の水平線にはセット電圧の半分の電圧を印加し、
・垂直線はすべてフローティングとし、
・対角線８０７ｂは接地電位とし、それ以外の対角線はセット電圧の半分の電圧を印加する。
【００９９】
このような電圧印加を行うことで、抵抗変化素子８０１ａのみの第一の電極−制御電極間にセット電圧が印加され、プログラミングを行うことができる。
【０１００】
非選択の抵抗変化素子には最大でもセット電圧の半分の電圧しか印加されないため、オン状態にプログラミングされることはない。
【０１０１】
つづいて、抵抗変化素子８０１ｂをオン状態にするため、
・垂直線８０６ａにセット電圧を印加し、それ以外の垂直線にはセット電圧の半分の電圧を印加し、
・水平線は全てフローティングとし、
・対角線８０７ｂは接地電位とし、それ以外の対角線はセット電圧の半分の電圧を印加する。
【０１０２】
このような電圧印加を行うことで、抵抗変化素子８０１ｂのみの第一の電極−制御電極間にセット電圧が印加され、プログラミングを行うことができるようになる。
【０１０３】
このように抵抗変化素子８０１ａ及び８０１ｂの双方がオン状態になることで、垂直線８０６ａと水平線８０５ａを接続することができるようになる。
【０１０４】
＜実施形態５＞
次に本発明の第五の実施形態について説明する。第五の実施形態では、第三の実施形態及び第四の実施形態４のクロスバースイッチの構成において、対角線の共有化を行うことで、対角線につながるプログラミングドライバーの数を削減し、低面積化をすることができるようになる。
【０１０５】
図９は、対角線の共有化を行った場合のクロスバースイッチへの適用形態を説明する図である。図中は５×５の抵抗変化素子がマトリックス上に配置されている。
【０１０６】
このとき、５本の対角線９０６ａ〜９０６ｅまでが配置され、それぞれが５つの抵抗変化素子と接続されており、接続されている抵抗変化素子は、行・列内に一つだけ接続されている。すなわち、ｎｘｎのクロスバースイッチの場合、それぞれｎ個の抵抗変化素子と接続された、計ｎ本の対角線を有する構成とすることで、クロスバースイッチに用いる対角線の小面積化を図ることができる。
【０１０７】
次に、上記した抵抗変化素子を含む半導体装置の一具体例とその製造方法の一例について詳細に説明する。
【０１０８】
半導体基板上の多層配線層の内部に抵抗変化素子を有する半導体装置の製造方法は、下部電極（例えば図２の第一の電極２０１）を兼務した配線上に、抵抗変化膜（例えば図２の２０２）、上部電極（例えば図２の第二の電極２０３）をこの順に形成する工程と、前記上部電極（図２の２０３）上に、絶縁膜（例えば図２の中間絶縁膜２０４）を介して上層配線（例えば図２の制御電極２０５）を形成する工程を形成する工程と、を含む。以下、より具体的な実施例について説明する。
【０１０９】
＜実施例１＞
本発明に係る抵抗変化素子の一具体例について説明する。図１０は、実施例１の半導体装置の構成を模式的に示した部分断面図である。
【０１１０】
実施例１の半導体装置は、半導体基板上の銅多層配線層の内部に抵抗変化素子２２を有する装置である。
【０１１１】
多層配線層は、半導体基板（図示せず）上にて、層間絶縁膜４、絶縁性バリア膜７、層間絶縁膜１６、及び絶縁性バリア膜２１の順に積層した絶縁積層体を有する。
【０１１２】
第１配線３は、層間絶縁膜４に形成された配線溝にバリアメタル６を介して銅５が埋め込まれている。
【０１１３】
第２配線１７は、層間絶縁膜１６に形成された配線溝に、バリアメタル２０を介して、銅１８が埋め込まれており、層間絶縁膜１６に形成された下穴にプラグ１９が埋め込まれており、第２配線１７とプラグ１９が一体となっており、第２配線１７及びプラグ１９の側面乃至底面がバリアメタル２０によって覆われている。
【０１１４】
多層配線層は、絶縁性バリア膜７に形成された開口部にて、下部電極となる第１配線３、絶縁性バリア膜７の開口部の壁面、乃至絶縁性バリア膜７上に、抵抗変化膜９、第１上部電極１０、及び第２上部電極１１の順に積層した抵抗変化素子２２が形成されている。抵抗変化膜９、第１上部電極１０、第２上部電極１１、中間絶縁膜１２、第３上部電極１３の積層体からなる。
【０１１５】
実施例１によれば、第１配線３を抵抗変化素子２２の下部電極とすることで、すなわち、第１配線３が抵抗変化素子２２の下部電極を兼ねることで、工程数を簡略化しながら、電極抵抗を下げるこができる。
【０１１６】
例えば、通常のＣｕ（銅）ダマシン配線プロセスへの追加工程として、少なくとも３枚のマスクセットを作成するだけで、抵抗変化素子を搭載することができる。このため、抵抗変化素子の低抵抗化と低コスト化を同時に達成することができる。
【０１１７】
抵抗変化素子２２は、抵抗変化型不揮発素子であり、例えば、固体電解質層中における金属イオン移動と電気化学反応とを利用したスイッチング素子とすることができる。
【０１１８】
抵抗変化素子２２は、下部電極となる第１配線３と、プラグ１９と電気的に接続された上部電極１１、１３とを有する構成となっている。
【０１１９】
抵抗変化素子２２は、絶縁性バリア膜７に形成された開口部の領域にて、抵抗変化膜９と第１配線３とが直接接している。また第３上部電極１３上にて、プラグ１９と第３上部電極１３とがバリアメタル２０を介して電気的に接続されている。
【０１２０】
抵抗変化素子２２は、電圧の印加、あるいは電流を流すことで、ＯＮ／ＯＦＦの制御が行われる。例えば、抵抗変化膜９中への第１配線３に係る金属の電界拡散を利用してＯＮ／ＯＦＦの制御を行う。
【０１２１】
第３上部電極１３及びバリアメタル２０は、同一の材料で構成されている。このようにすることで、プラグ１９のバリアメタル２０と抵抗変化素子２２の第３上部電極１３とが一体化し、接触抵抗を低減し、かつ、密着性の向上による信頼性の向上を実現することができる。
【０１２２】
半導体基板は、半導体素子が形成された基板である。半導体基板には、例えば、
・シリコン基板、
・単結晶基板、
・ＳＯＩ（Silicon on Insulator）基板、
・ＴＦＴ（Thin Film Transistor）基板、
・液晶製造用基板等の基板を用いることができる。
【０１２３】
図１０の層間絶縁膜４は、半導体基板上に形成された絶縁膜である。層間絶縁膜４には、例えば、シリコン酸化膜、シリコン酸化膜よりも比誘電率の低い低誘電率膜（例えば、ＳｉＯＣＨ膜）等を用いることができる。層間絶縁膜４は、複数の絶縁膜を積層したものであってもよい。層間絶縁膜４には、第１配線３を埋め込むための配線溝が形成されており、当該配線溝にバリアメタル６を介して銅５が埋め込まれている。
【０１２４】
絶縁性バリア膜７は、層間絶縁膜４、１６間に介在したバリア性を有する絶縁膜である。絶縁性バリア膜７は、第１配線３用の配線溝の加工時にエッチングストップ層としての役割を有する。絶縁性バリア膜７は、第１配線３を含む層間絶縁膜４上に形成され、第１配線３に係る金属（例えば、Ｃｕ）の酸化を防いだり、層間絶縁膜４中への第１配線３に係る金属の拡散を防いだり、上部電極１１、１０、及び抵抗変化膜９の加工時にエッチングストップ層としての役割を有する。
【０１２５】
絶縁性バリア膜７には、例えば、ＳｉＣ膜、ＳｉＣＮ膜、ＳｉＮ膜、及び、それらの積層構造等を用いることができる。
【０１２６】
絶縁性バリア膜７は、第１配線３上にて開口部を有する。絶縁性バリア膜７の開口部においては、第１配線３（の銅５）と抵抗変化膜９が接している。この絶縁性バリア膜７の開口部は、第１配線３の領域内に形成されている。このようにすることで、凹凸の小さい第１配線３の表面上に抵抗変化素子２２を形成することができる。絶縁性バリア膜７の開口部の壁面は第１配線３から離れるにしたがい広くなったテーパ面となっている。
【０１２７】
層間絶縁膜１６は、絶縁性バリア膜７上に形成された絶縁膜である。層間絶縁膜１６には、例えば、シリコン酸化膜、シリコン酸化膜よりも比誘電率の低い低誘電率膜（例えば、ＳｉＯＣＨ膜）等を用いることができる。層間絶縁膜１６は、複数の絶縁膜を積層したものであってもよい。
【０１２８】
第１配線３は、層間絶縁膜４に形成された配線溝にバリアメタル６を介して埋め込まれた配線である。第１配線３は、抵抗変化素子２２の下部電極を兼ね、抵抗変化膜９と直接接している。なお、第１配線３と抵抗変化膜９の間には、電極層等が挿入されていてもよい。電極層が形成される場合は、電極層と抵抗変化膜９は連続工程にて堆積され、連続工程にて加工される。
【０１２９】
バリアメタル６は、第１配線３に係る金属が層間絶縁膜４や下層へ拡散することを防止するために、配線の側面乃至底面を被覆する、バリア性を有する導電性膜である。
【０１３０】
バリアメタル６には、例えば、第１配線３がＣｕを主成分とする金属元素からなる場合には、タンタル（Ｔａ）、窒化タンタル（ＴａＮ）、窒化チタン（ＴｉＮ）、炭窒化タングステン（ＷＣＮ）のような高融点金属やその窒化物等、またはそれらの積層膜を用いることができる。
【０１３１】
抵抗変化膜９は、抵抗が変化する膜である。抵抗変化膜９は、第１配線３（下部電極）に係る金属の作用（拡散、イオン伝動等）により抵抗が変化する材料を用いることができる。
【０１３２】
抵抗変化素子２２の抵抗変化を金属イオンの析出によって行う場合には、イオン伝導可能な固体電解質膜が用いられる。例えば、Ｔａを含む酸化物絶縁膜であって、Ｔａ２Ｏ５、ＴａＳｉＯ等を用いることができる。
【０１３３】
また、抵抗変化膜９は、例えば、下からＴａ２Ｏ５、ＴａＳｉＯの順に積層した積層構造とすることができる。あるいは、抵抗変化膜９は有機物を主成分とした膜とすることができる。
【０１３４】
このような積層構造とすることで、抵抗変化膜９を固体電解質層として用いた場合には、低抵抗時（ＯＮ時）に、イオン伝導層内部に形成される金属イオン（例えば、銅イオン）よる架橋を、有機物を主成分とする層で分断し、ＯＦＦ時に金属イオンを容易に回収することができるようになる。この結果、スイッチング特性を向上させることができる。
【０１３５】
抵抗変化膜９は、第１配線３、絶縁性バリア膜７の開口部のテーパ面、乃至絶縁性バリア膜７上に形成されている。
【０１３６】
抵抗変化膜９は、第１配線３と抵抗変化膜９の接続部の外周部分が少なくとも絶縁性バリア膜７の開口部のテーパ面上に沿って配設されている。開口部下の第１の配線３は、第一の実施形態における第一の電極（図２の２０１）に相当する。
【０１３７】
第１上部電極１０は、抵抗変化素子２２の上部電極における下層側の電極であり、抵抗変化膜９と直接接している。第一の実施形態における第二の電極(図２の２０３)に相当する。
【０１３８】
第１上部電極１０には、第１配線３に係る金属よりもイオン化しにくく、抵抗変化膜９において拡散、イオン電導しにくい金属が用いられ、酸化の自由エネルギーの絶対値が小さい金属材料とすることが好ましい。
【０１３９】
第１上部電極１０には、例えば、Ｐｔ、Ｒｕ等を用いることができる。また、第１上部電極１０には、Ｐｔ、Ｒｕ等の金属材料を主成分として酸素を添加してもよく、また酸素を添加した層との積層構造にしてもよい。
【０１４０】
第２上部電極１１は、抵抗変化素子２２の上部電極における上層側の電極であり、第１上部電極１０上に形成されている。
【０１４１】
第２上部電極１１は、第１上部電極１０を保護する役割を有する。すなわち、第２上部電極１１が第１上部電極１０を保護することで、プロセス中の第１上部電極１０へのダメージを抑制し、抵抗変化素子２２のスイッチング特性を維持することができる。
【０１４２】
第２上部電極１１には、例えば、Ｔａ、Ｔｉ、Ｗ、Ａｌあるいはそれらの窒化物等を用いることができる。
【０１４３】
中間絶縁膜１２は、第２上部電極１１と第３上部電極１３とを絶縁分離する膜である。中間絶縁膜１２は、例えば、ハフニア膜、アルミナ膜、ジルコニア膜、イットリア膜、シリコン窒素膜、シリコン炭化窒素膜、シリコン酸化膜から選択することができ、抵抗変化膜９よりも比誘電率が大きく、膜厚が薄いことが好ましい。スパッタリング法やＡＬＤ（Ａｔｏｍｉｃ ｌａｙｅｒ ｄｅｐｏｓｉｔｉｏｎ）法等を用いて形成することができ、成長温度は３５０℃以下であることが好ましい。
【０１４４】
第３上部電極１３はプラグ１９を形成する際のホール形成時にエッチンストッパーとしての役割を果たす。第３上部電極１３は、抵抗変化素子２２にダメージを与えることなく、さらに抵抗変化膜９からの酸素の脱離を防ぐ機能を有する。
【０１４５】
第３上部電極１３は、バリアメタル２０を介したプラグ（コンタクトプラグ）１９との接触抵抗を低減するために、バリアメタル２０と同じ材料であることが好ましく、Ｔａ、あるいはその窒化物であることが好ましい。第３上部電極は第一の実施形態における制御電極（図２の２０５）に相当する。
【０１４６】
層間絶縁膜１６には、例えば、シリコン酸化膜、ＳｉＯＣ膜、シリコン酸化膜よりも比誘電率の低い低誘電率膜（例えば、ＳｉＯＣＨ膜）等を用いることができる。層間絶縁膜１６は、複数の絶縁膜を積層したものであってもよい。
【０１４７】
層間絶縁膜１６には、プラグ１９を埋め込むための下穴が形成されており、当該下穴にバリアメタル２０を介してプラグ１９が埋め込まれている。
【０１４８】
バリアメタル２０は、第２配線１７（プラグ１９を含む）に係る金属が層間絶縁膜１６や下層へ拡散することを防止するために、第２配線１７及びプラグ１９の側面乃至底面を被覆する、バリア性を有する導電性膜である。
【０１４９】
バリアメタル２０には、例えば、タンタル（Ｔａ）、窒化タンタル（ＴａＮ）、窒化チタン（ＴｉＮ）、炭窒化タングステン（ＷＣＮ）のような高融点金属やその窒化物等、またはそれらの積層膜を用いることができる。
【０１５０】
絶縁性バリア膜（バリア絶縁膜）２１は、第２配線１７を含む層間絶縁膜１６上に形成され、第２配線１７に係る金属（例えば、Ｃｕ）の酸化を防ぐ役割や、上層への第２配線１７に係る金属の拡散を防ぐ役割を有する絶縁膜である。絶縁性バリア膜２１には、例えば、ＳｉＣ膜、ＳｉＣＮ膜、ＳｉＮ膜、及びそれらの積層構造等を用いることができる。
【０１５１】
＜実施例２＞
次に、実施例２として、半導体装置の製造方法について図面を用いて説明する。実施例２の製造方法は、第１乃至第四の実施形態、実施例１に示した半導体装置を形成するため方法の一例である。図１１乃至図１５は、本発明の実施例１に係る半導体装置の製造方法を工程順に模式的に示した工程断面図である。なお、図１１乃至図１５は、単に図面作成の都合で分図されている。
【０１５２】
まず、半導体基板（例えば、半導体素子が形成された基板）上に層間絶縁膜２（例えば、シリコン酸化膜、膜厚３００ｎｍ(nano-meter)）を堆積し、その後、リソグラフィ法（フォトレジスト形成、ドライエッチング、フォトレジスト除去を含む）を用いて、層間絶縁膜４に配線溝を形成し、その後、当該配線溝にバリアメタル６（例えば、ＴａＮ／Ｔａ、膜厚５ｎｍ／５ｎｍ）を介して第１配線（図１０の３）の銅５を埋め込む（ステップＡ１；図１１（Ａ）参照）。
【０１５３】
ステップＡ１において、層間絶縁膜２は、プラズマＣＶＤ法によって形成することができる。ここで、プラズマＣＶＤ（Chemical Vapor Deposition）法とは、例えば、気体原料、あるいは液体原料を気化させることで減圧下の反応室に連続的に供給し、プラズマエネルギーによって、分子を励起状態にし、気相反応、あるいは基板表面反応等によって基板上に連続膜を形成する手法である。
【０１５４】
また、ステップＡ１において、第１配線（５、６：図１０の３に対応）は、例えば、ＰＶＤ（Physical Vapor Deposition）法によってバリアメタル６（例えば、ＴａＮ／Ｔａの積層膜）を形成し、ＰＶＤ法によるＣｕシードの形成後、電解めっき法によって銅５を配線溝内に埋設し、２００℃以上の温度で熱処理後、ＣＭＰ（Chemical Mechanical Polishing）法によって配線溝内以外の余剰の銅を除去することで形成することができる。
【０１５５】
このような一連の銅配線の形成方法は、当該技術分野における一般的な手法を用いることができる。ここで、ＣＭＰ法とは、多層配線形成プロセス中に生じるウェハ表面の凹凸を、研磨液をウェハ表面に流しながら回転させた研磨パッドに接触させて研磨することによって平坦化する方法である。溝に埋め込まれた余剰の銅を研磨することによって埋め込み配線（ダマシン配線）を形成したり、層間絶縁膜を研磨することで平坦化を行う。
【０１５６】
次に、第１配線（５、６）を含む層間絶縁膜４上に絶縁性バリア膜７（例えば、ＳｉCＮ膜、膜厚３０ｎｍ）を形成する（ステップＡ２；図１１（Ｂ）参照）。ここで、絶縁性バリア膜７は、プラズマＣＶＤ法によって形成することができる。絶縁性バリア膜７の膜厚は、１０ｎｍ〜５０ｎｍ程度であることが好ましい。
【０１５７】
次に、絶縁性バリア膜７上にハードマスク膜８（例えば、シリコン酸化膜）を形成する（ステップＡ３；図１１（Ｃ）参照）。
【０１５８】
このとき、ハードマスク膜８は、ドライエッチング加工におけるエッチング選択比を大きく保つ観点から、絶縁性バリア膜７とは異なる材料であることが好ましく、絶縁膜であっても導電膜であってもよい。ハードマスク膜８には、例えば、シリコン酸化膜、シリコン窒化膜、ＴｉＮ、Ｔｉ、Ｔａ、ＴａＮ等を用いることができ、ＳｉＮ／ＳｉＯ２の積層体を用いることができる。
【０１５９】
次に、ハードマスク膜８上にフォトレジスト（図示せず）を用いて開口部をパターニングし、フォトレジストをマスクとしてドライエッチングすることによりハードマスク膜８に開口部パターンを形成し、その後、酸素プラズマアッシング等によってフォトレジストを剥離する（ステップＡ４；図１２（Ａ）参照）。このとき、ドライエッチングは必ずしも絶縁性バリア膜７の上面で停止している必要はなく、絶縁性バリア膜７の内部にまで到達していてもよい。
【０１６０】
次に、ハードマスク膜８（図１２（Ａ）の８）をマスクとして、ハードマスク膜８の開口部から露出する絶縁性バリア膜７をエッチバック（ドライエッチング）することにより、絶縁性バリア膜７に開口部を形成して、絶縁性バリア膜７の開口部から第１配線３を露出させる。このとき、開口部は層間絶縁膜内部にまで達していても良い。その後、アミン系の剥離液等で有機剥離処理を行うことで、第１配線（５，６）の露出面に形成された酸化銅を除去するとともに、エッチバック時に発生したエッチング複生成物等を除去する（ステップＡ５；図１２（Ｂ）参照）。
【０１６１】
ステップＡ５において、ハードマスク膜（図１２（Ａ）の８）は、エッチバック中に完全に除去されることが好ましいが、絶縁材料である場合にはそのまま残存してもよい。また、絶縁性バリア膜７の開口部の形状は、円形、正方形、四角形とし、円の直径、あるいは四角形の一辺の長さは２０ｎｍから５００ｎｍとすることができる。
【０１６２】
また、ステップＡ５において、絶縁性バリア膜７をエッチバックでは、反応性ドライエッチングを用いることで、絶縁性バリア膜７の開口部の壁面をテーパ面とすることができる。反応性ドライエッチングでは、エッチングガスとしてフルオロカーボンを含むガスを用いることができる。
【０１６３】
次に、ステップＡ６において、第１配線（５，６）を含む絶縁性バリア膜７上に抵抗変化膜９（例えば、ＳｉＣ３Ｏ１、ＴａＳｉＯ、Ｔａ２Ｏ５、ＺｒＯ、ＨｆＯ等、膜厚は４〜１０ｎｍ）を堆積する（ステップＡ７；図１２（Ｃ）参照）。ここで、抵抗変化膜９は、ＰＶＤ法やＣＶＤ法を用いて形成することができる。
【０１６４】
ステップＡ７では、絶縁性バリア膜７の開口部は、ステップＡ５の有機剥離処理によって水分等が付着しているため、抵抗変化膜９の堆積前に２５０℃〜３５０℃程度の温度にて、減圧下で熱処理を加えて脱ガスしておくことが好ましい。この際、銅表面を再度酸化させないよう、真空下、あるいは窒素雰囲気等にする等の注意が必要である。
【０１６５】
また、ステップＡ７では、抵抗変化膜９の堆積前に、絶縁性バリア膜７の開口部から露出する第１配線（５、６）に対して、Ｈ２ガスを用いた、ガスクリーニング、あるいはプラズマクリーニング処理を行ってもよい。このようにすることで、抵抗変化膜９を形成する際に、第１配線（５、６）の銅５）の酸化を抑制することができ、プロセス中の銅の熱拡散（物質移動）を抑制することができるようになる。
【０１６６】
さらに、ステップＡ７では、抵抗変化膜９の堆積前に、ＰＶＤ法を用いて薄膜のＴｉ（２ｎｍ以下）（図示せず）を堆積することで、第一配線５銅の酸化を抑制してもよい。薄膜のＴｉ層は抵抗変化膜９の形成中に酸化されて、チタン酸化物となる。
【０１６７】
また、ステップＡ７では、抵抗変化膜９として、固体電解質層を用いたタイプではなく、遷移金属酸化物（例えば、ＴｉＯ、ＮｉＯ等）や、ＨｆＯｘ、ＺｒＯｘ、ＴａＯｘを用いた抵抗変化膜を用いる場合には、抵抗変化膜９を堆積する前に、下部電極（図示せず）を成膜してもよい。
【０１６８】
下部電極には、例えば、Ｔｉ、ＴｉＮ、Ｗ、ＷＮ、Ｔａ、ＴａＮ、Ｒｕ、ＲｕＯｘ等を用いることができ、例えば、それらの積層構造（例えば、ＴａＮ（下層）／Ｒｕ（上層））であっても良い。この時、積層構造の合計膜厚は、抵抗変化素子９をビア層間絶縁膜内部に形成する都合上、素子段差と表面ラフネスを低減するため、絶縁性バリア膜７よりも薄いことが必要であり、好ましくは１０ｎｍ以下であると良い。
【０１６９】
また、ステップＡ７では、抵抗変化膜９を段差のある開口部１０にカバレッジよく埋め込む必要があるため、プラズマＣＶＤ法を用いて行うことが好ましい。
【０１７０】
次に、抵抗変化膜９上に第１上部電極１０（例えば、Ｒｕ、膜厚１０ｎｍ）及び第２上部電極１１（例えば、Ｔａ、膜厚１０ｎｍ）、中間絶縁膜１２（たとえはＨｆＯx），第３上部電極１３（例えばＴａ）をこの順に形成する（ステップＡ８）。
【０１７１】
次に、第３上部電極１３上にハードマスク膜ａ（例えば、ＳｉＮ膜、膜厚３０ｎｍ）、及びハードマスク膜ｂ（例えば、ＳｉＯ２膜、膜厚２００ｎｍ）をこの順に積層する（ステップＡ９、図示せず）。
【０１７２】
ステップＡ９において、ハードマスク膜ａ及びハードマスク膜ｂは、プラズマＣＶＤ法を用いて成膜することができる。ハードマスク膜ａ、ｂは当該技術分野における一般的なプラズマＣＶＤ法を用いて形成することができる。また、ハードマスク膜ａとハードマスク膜ｂとは、異なる種類の膜であることが好ましく、例えば、ハードマスク膜ａをＳｉＮ膜とし、ハードマスク膜ｂをＳｉＯ２膜とすることができる。
【０１７３】
次に、ステップＡ１０において、ハードマスク膜上に、抵抗変化素子２２をパターニングするためのフォトレジスト（図示せず）を形成し、その後、当該フォトレジストをマスクとして、ハードマスク膜ａが表れるまでハードマスク膜ｂをドライエッチングし、その後、酸素プラズマアッシングと有機剥離を用いてフォトレジストを除去する。
【０１７４】
次に、ハードマスク膜をマスクとして、ハードマスク膜ｂ、第３上部電極１３、中間絶縁膜１２、第二上部電極１１、第１上部電極１０、抵抗変化膜９を連続的にドライエッチングする（ステップＡ１１、図１３（Ａ））。このとき、ハードマスク膜は、エッチバック中に完全に除去されることが好ましいが（図１３（Ａ））、そのまま残存してもよい。
【０１７５】
ステップＡ１１において、例えば、第３上部電極１１がＴａの場合には、Ｃｌ２系のＲＩＥ（Reactive Ion Etching）で加工することができる。第１上部電極１０がＲｕの場合には、Ｃｌ２／Ｏ２の混合ガスでＲＩＥ加工することができる。また、抵抗変化膜９のエッチングでは、下面の絶縁性バリア膜７上でドライエッチングを停止させる必要がある。
【０１７６】
抵抗変化膜９がＴａを含む酸化物であり、絶縁性バリア膜７がＳｉＮ膜やＳｉＣＮ膜である場合には、ＣＦ４系、ＣＦ４／Ｃｌ２系、ＣＦ４／Ｃｌ２／Ａｒ／Ｎ２系等の混合ガスでエッチング条件を調節することでＲＩＥ加工することができる。
【０１７７】
このようなハードマスクＲＩＥ法を用いることで、抵抗変化素子部をレジスト除去のための酸素プラズマアッシングに曝すことなく、抵抗変化素子２２を加工をすることができる。また、加工後に酸素プラズマによって酸化処理する場合には、レジストの剥離時間に依存することなく酸化プラズマ処理を照射することができるようになる。
【０１７８】
次に、抵抗変化素子２２上に、層間絶縁膜１６（例えばＳｉＯ２）（図１３（Ｂ））、平坦化し（ステップＡ１２；図１４（Ａ））、層間絶縁膜１６−２、ハードマスク膜１５をさらに堆積する（ステップＡ１３；図１４（Ｂ））。
【０１７９】
その後、第２配線１７（図１０参照）用の配線溝、及びプラグ１９用の下穴を形成し、銅デュアルダマシン配線プロセスを用いて、当該配線溝及び当該下穴内に、バリアメタル２０（例えば、ＴａＮ／Ｔａ）を介して第２配線１７（例えば、Ｃｕ）及びプラグ１９（例えば、Ｃｕ）を同時に形成し、その後、第２配線１７を含む層間絶縁膜１６上に絶縁性バリア膜２１（例えば、ＳｉＣＮ膜）を堆積する（ステップＡ１４；図１５参照）。なお、図１５の断面図は、図５に対応している。図１５の第１配線３ａ（バリアメタル６ａ、銅５ａ）は図５の第一電極２０１ａ、第１配線３ｂ（バリアメタル６ｂ、銅５ｂ）は図５の第一電極２０１ｂに対応している。
【０１８０】
また、ステップＡ１３、Ａ１４において、層間絶縁膜１６及び１６−２はプラズマＣＶＤ法で形成することができる。
【０１８１】
また、ステップＡ１３において、抵抗変化素子２２によって形成される段差を解消するため、層間絶縁膜１６を厚く堆積し、ＣＭＰによって層間絶縁膜１６を削り込んで平坦化し、層間絶縁膜１６を所望の膜厚としてもよい（図１４（Ａ）参照。）。
【０１８２】
本実施例によれば、第１配線（５、６：図１０の３）を抵抗変化素子２２の下部電極とすることで、すなわち、第１配線（５、６）が抵抗変化素子２２の下部電極を兼ねることで、抵抗変化素子２２の小型化による高密度化を実現するとともに、相補型の抵抗変化素子を形成することができる。このため、信頼性を向上させることができる。
【０１８３】
通常のＣｕダマシン配線プロセスに追加工程として、２ＰＲ（Ｐｈｏｔｏ Ｒｅｇｉｓｔ）のマスクセットを作成するだけで、抵抗変化素子２２を搭載することができ、装置の低コスト化を同時に達成することができるようになる。さらに、銅配線によって構成される最先端のデバイスの内部にも抵抗変化素子２２を搭載して、装置の性能を向上させることができる。
【０１８４】
＜実施形態６＞
次に、本発明の第六の実施形態を説明する。図１７は、第六の実施形態の抵抗変化素子のプログラミング回路について示す。プログラミング動作の説明に最低限必要な部分のみを残して抜き出したものである。プログラミング回路は状況に応じてさまざまに変形して利用し得る。
【０１８５】
図１７において、１７０１及び１７０２は、抵抗変化素子の第一の電極を表し、それぞれに対して書き込み選択用のスイッチ１７０３及び１７０４が接続されており、制御電極１７１０、書き込み電圧源１７０９を有する。
【０１８６】
以下では、スイッチ１７０３を閉じて（クローズ、導通状態）、スイッチ１７０４を開放し（オープン、非導通状態）、端子１７０１側を、ＯＦＦ状態からＯＮ状態に遷移させる場合を説明する。
【０１８７】
まず、第一のステップにおいて、スイッチ１７０５を閉じ、キャパシタ１７０８を充電する。
【０１８８】
次に第二のステップにおいて、スイッチ１７０５を開放し、スイッチ１７０６を閉じる。このとき、制御電極１７１０には電荷が蓄積されるが、その速度は、スイッチ１７０６の駆動能力に比例する。
【０１８９】
第三のステップにおいて、スイッチ１７０６を開放し、スイッチ１７０７を閉じる。すると、制御電極１７１０に蓄えられた電荷は、スイッチ１７０７を通じてＧＮＤ（グランド）電位側に放電される。
【０１９０】
以上の第一のステップから第三のステップを繰り返すことで、所望の交流電流を抵抗変化素子に印加することができる。図１７において、各スイッチ１７０３〜１７０６には、電界効果型トランジスタ（Field Effect Transistor:ＦＥＴ）を使用することができる。
【０１９１】
図１８は、第六の実施形態において、抵抗変化素子をプログラミングするための、図１７の制御電極１７１０の電圧波形と電流波形の典型例を示す波形図である。
【０１９２】
例えば、制御電極１７１０への電荷蓄積の時定数を電荷放出の時定数よりも短く設定することで、制御電極１７１０から端子１７０１の向きに流れる電流のピーク値を逆方向の電流のピーク値よりも大きくするとよい。こうするためには、スイッチ１７０６の駆動力（電流駆動能力）をスイッチ１７０７の駆動力よりも大とし、瞬間的により大きな電流が流せるようにすると良い。スイッチ１７０６及びスイッチ１７０７の駆動力は、スイッチ１７０６、１７０７を構成する電界効果トランジスタ（ＦＥＴ）のゲート幅（Ｗ）（ゲート幅を大とすると、ＦＥＴの相互コンダクタンスが増大する）、もしくは、それぞれの電界効果トランジスタに印加されるゲート電圧（ゲート・ソース間電圧）によって調整することができる（例えばＦＥＴのゲート・ソース間電圧を大とするとドレイン・ソース間電流が増大する）。
【０１９３】
キャパシタ１７０８の容量は、一例として、制御電極の容量の１０倍以上とすることが好ましく、例えば制御電極の容量が０．５ｆＦ（femto farad）であるときには、５ｆＦのキャパシタンスを設定することが好ましい。
【０１９４】
端子１７０２側の抵抗変化素子は、スイッチ１７０３を開放して、スイッチ１７０４を閉じて、同様に第一のステップから第三のステップを繰り返すことによりプログラムすることができる。
【０１９５】
また、抵抗変化素子を、ＯＮ状態からＯＦＦ状態へ遷移させる際には、スイッチ１７０６と１７０７の駆動力の関係を逆になるように回路を構成するとよい。
【０１９６】
以上、幾つかの実施形態、実施例を説明したが、これら実施形態及び実施例は単に実例を挙げて発明を説明するためのものであって、限定することを意味するものではない。
【０１９７】
例えば、ＣＭＯＳ回路を有する半導体製造装置技術に関して詳しく説明し、半導体基板上の銅多層配線内部に抵抗変化素子を形勢する例について説明したが、本発明は上記に限定されるものではなく、例えば、
・ＤＲＡＭ（Dynamic Random Access Memory）、
・ＳＲＡＭ（Static Random Access Memory）、
・一括消去型の書き換え可能な不揮発性メモリであるフラッシュメモリ（あるいはＥＥＰＲＯＭ：Electrically Erasable and Programmable Read Only Memory）、
・ＦＲＡＭ（Ferro Electric Random Access Memory）、
・ＭＲＡＭ（Magnetic Random Access Memory）、
・抵抗変化型メモリ、
・バイポーラトランジスタ
等のようなメモリ回路を有する半導体製品、あるいは、
マイクロプロセッサ等の論理回路を有する半導体製品、あるいは、
これらを同時に掲載したボードやパッケージの銅配線上へも適用することができる。
【０１９８】
また、本発明は、半導体装置への電子回路装置、光回路装置、量子回路装置、マイクロマシン、ＭＥＭＳ（Micro Electro Mechanical Systems）等の接合にも適用することができる。
【０１９９】
また、本発明ではスイッチ機能での実施例を中心に説明したが、不揮発性と抵抗変化特性の双方を利用したメモリ素子に用いることもできる。
【０２００】
本発明による基板の接合方法は、そのできあがりからも、確認することができる。具体的には、例えば、デバイスの断面をＴＥＭ（Transmission Electron Microscope；透過型電子顕微鏡）観察することで、多層配線に銅配線が用いられていることを確認し、抵抗変化素子が搭載されている場合には、当該抵抗変化素子が積層構造であることかた、該積層構造内部に中間絶縁膜を備えているかを観察することで確認することができ、本発明を実施した構造であるかを確認することができる。
【０２０１】
さらにＴＥＭに加え、例えばＥＤＸ（Energy Dispersive X-ray Spectroscopy；エネルギー分散型Ｘ線分光法）や、ＥＥＬＳ（Electron Energy-Loss Spectroscopy；電子エネルギー損失分光法）等の組成分析を行うことで、本発明を実施した構造であるか否かの確認を行うことができる。
【０２０２】
なお、上記の特許文献、非特許文献の各開示を、本書に引用をもって繰り込むものとする。本発明の全開示（請求の範囲を含む）の枠内において、さらにその基本的技術思想に基づいて、実施形態ないし実施例の変更・調整が可能である。また、本発明の請求の範囲の枠内において種々の開示要素（各請求項の各要素、各実施例の各要素、各図面の各要素等を含む）の多様な組み合わせないし選択が可能である。すなわち、本発明は、請求の範囲を含む全開示、技術的思想にしたがって当業者であればなし得るであろう各種変形、修正を含むことは勿論である。
【符号の説明】
【０２０３】
３、３ａ、３ｂ 第１配線
４ 層間絶縁膜
５、５ａ、５ｂ 銅
６、６ａ、６ｂ、２０ バリアメタル
７ 絶縁性バリア膜
８ ハードマスク膜
９ 抵抗変化膜
１０ 第１上部電極
１１ 第２上部電極
１２ 中間絶縁膜
１３ 第３上部電極
１５ ハードマスク膜
１６、１６−２ 層間絶縁膜
１７ 第２配線
１８ Ｃｕ（銅）
１９ プラグ
２０ バリアメタル
２１ 絶縁性バリア膜
２２、７０１ａ、８０１ａ、８０１ｂ、９０１ 抵抗変化素子
１０１、４０１ａ、４０１ｂ、７０１ａ、８０１ａ、８０１ｂ 抵抗変化素子
１０２、１０３、４０２ａ、４０２ｂ、７０２ａ、７０３ａ、８０２ａ、８０３ａ 端子
１０４、４０４ 制御端子
２０１、５０１ａ、５０１ｂ 第一の電極
２０２、５０２ 抵抗変化層（抵抗変化膜）
２０３、５０３、 第二の電極
２０４、３０４、５０４、６０４ 中間絶縁膜
２０５、３０５、５０５、６０５ 制御電極
３０１、６０１ａ、６０１ｂ 活性電極
３０２、６０２ 固体電解質層（固体電解質）
３０３、６０３ 不活性電極
３０６、６０６ａ、６０６ｂ 金属架橋
４０５ トランジスタ
７０４ａ 制御端子
７０５ａ、７０５ｂ、８０５ａ、８０５ｂ 水平線
７０６ａ、７０６ｂ、８０６ａ、８０６ｂ 垂直線
７０７ａ、７０７ｂ、７０７ｃ、８０７ａ、８０７ｂ、８０７ｃ、９０６ａ〜９０６ｅ 対角線
８０４ａ 制御端子
１７０１、１７０２ 端子
１７０３〜１７０７ スイッチ
１７０８ キャパシタ（容量）
１７０９ 書き込み電圧源
１７１０ 制御電極
【技術分野】
【０００１】
本発明は、半導体装置に関し、特に抵抗変化素子及びそのプログラミング方法に関する。
【背景技術】
【０００２】
半導体装置のうち、特にシリコンデバイスは、微細化（スケーリング則：Ｍｏｏｒｅの法則）によってデバイスの集積化・低電力化が進められ、３年４倍のペースで開発が進められてきた。近年、ＭＯＳＦＥＴ（Metal Oxide Semiconductor Field Effect Transistor）のゲート長は２０ｎｍ以下となり、リソグラフィプロセスの高騰（装置価格及びマスクセット価格）、及びデバイス寸法の物理的限界（動作限界・ばらつき限界）により、これまでのスケーリング則とは異なるアプローチでのデバイス性能の改善が求められている。
【０００３】
近年、ゲートアレイとスタンダードセルの中間的な位置づけとしてＦＰＧＡと呼ばれる再書き換え可能なプログラマブルロジックデバイスが開発されている。ＦＰＧＡは、顧客自身がチップの製造後に任意の回路構成を行うことを可能とするものである。ＦＰＧＡは、多層配線層の内部に抵抗変化素子を有し、顧客自身が任意に配線の電気的接続をできるようにしたものである。このようなＦＰＧＡを搭載した半導体装置を用いることで、回路の自由度を向上させることができるようになる。
【０００４】
抵抗変化素子としては、
（Ａ）遷移金属酸化物を用いたＲｅＲＡＭ（Resistance Random Access Memory）や、
（Ｂ）固体電解質層を用いたＮａｎｏＢｒｉｄｇｅ（ＮＥＣ社の登録商標）
などがある。
【０００５】
一方、混載メモリについては、揮発性のｅＤＲＡＭ（embedded Dynamic Random Access Memory）、不揮発性のフラッシュメモリ等が用いられている。ｅＤＲＡＭでは、記憶した情報が電源を切ると消失してしまう。フラッシュメモリでは高、電圧（５Ｖ以上）が必要とされる。このため、低電圧（１Ｖ以下）で動作するロジックＬＳＩへの混載には不向きである点等が課題となっていた。
【０００６】
＜バイポーラ型抵抗変化素子＞
バイポーラ型固体電解質スイッチ素子は、ＯＦＦ状態（高抵抗状態）とＯＮ状態（低抵抗状態）との切り替えに逆極性の電圧が必要なスイッチ素子である。ここで、典型的なバイポーラ型抵抗変化素子の動作特性について図１６（Ａ）乃至（Ｄ）を用いて説明する。
【０００７】
例えば、第一電極、抵抗変化素子、第二電極から構成されるバイポーラ型抵抗変化素子の場合には、第一電極に正電圧を印加すると（図１６（Ａ））、所望のセット電圧を閾値電圧として、ＯＦＦ状態（高抵抗状態）からＯＮ状態（低抵抗状態へ遷移する）。
【０００８】
続いて、ＯＮ状態の抵抗変化素子において、再び第一電極に正電圧を印加した場合には（図１６（Ｂ））、オーミックな電流−電圧特性を示す。
【０００９】
続いて、第一電極に負電圧を印加すると（図１６（Ｃ））、所望のセット電圧を閾値電圧として、ＯＮ状態（低抵抗状態）からＯＦＦ状態（高抵抗状態へ遷移する）。
【００１０】
さらに、続いて、ＯＮ状態の抵抗変化素子において、再び第一電極に正電圧を印加すると（図１６（Ｄ））、所望の閾値電圧（リセット電圧）において、ＯＮ状態からＯＦＦ状態へ遷移する。
【００１１】
このように、
第一電極に正電圧を印加した場合にのみ、ＯＦＦ状態からＯＮ状態へ遷移し、
第一電極に負電圧を印加した場合にのみ、ＯＮ状態からＯＦＦ状態への遷移
が生じる素子をバイポーラ型抵抗変化素子として定義する。
【００１２】
＜バイポーラ型抵抗変化素子における電極の定義＞
ここで、バイポーラ型抵抗変化素子に用いられる電極を定義する。図１６で説明したように、正電圧を印加した場合にＯＦＦ状態からＯＮ状態に遷移する電極を「第一の電極」、あるいは「活性電極」と定義する。
【００１３】
逆に正電圧を印加した場合にＯＮ状態からＯＦＦ状態に遷移する電極を「第二の電極」、あるいは「不活性電極」と定義する。
【００１４】
二つの異なる抵抗変化素子を接続する場合に、各抵抗変化素子の電極同士を電気的に接続することになる。この場合、二つの異なる抵抗変化素子の活性電極同士、あるいは、不活性電極同士が電気的に接続されている、あるいは一体化されていることを、「同一極性同士の電極の接続」というものとする。
【００１５】
＜固体電解質層型抵抗変化素子の説明＞
上記したバイポーラ型抵抗変化素子の例として、非特許文献１には、固体電解質層（イオンが電界等の印加によって自由に動くことのできる固体）中における金属イオン移動と電気化学反応とを利用したスイッチング素子が開示されている。非特許文献１に開示されたスイッチング素子は、固体電解質層、該固体電解質層に一側と該一側と反対側の各面に当接して対向配置された第１電極及び第２電極の３層から構成されている。このうち、第１電極は、固体電解質層に金属イオンを供給するための役割を果たしている。第２電極からは、金属イオンは供給されない。
【００１６】
以下では、このスイッチング素子の動作について簡単に説明する。
【００１７】
第１の電極を接地して第２電極に負電圧を印加すると、第１電極の金属が金属イオンになって固体電解質層に溶解する。そして、固体電解質層中の金属イオンが固体電解質層中に金属になって析出する。固体電解質層中に析出した金属により、第１電極と第２電極を接続する金属架橋が形成される。金属架橋により第１電極と第２電極が電気的に接続することで、スイッチング素子はオン状態になる。
【００１８】
一方、上記オン状態で、第１電極を接地して第２電極に正電圧を印加すると、金属架橋の一部が切れる。これにより、第１電極と第２電極との電気的接続が切れ、スイッチング素子はオフ状態になる。なお、電気的接続が完全に切れる前の段階から、第１電極及び第２電極間の抵抗が大きくなったり、電極間容量が変化したりする等、その電気特性が変化し、最終的に電気的接続が切れる。
【００１９】
また、上記オフ状態からオン状態にするには、再び第１の電極を接地して第２電極に負電圧を印加すればよい。
【００２０】
固体電解質層型抵抗変化素子によるスイッチング素子として、非特許文献１では、固体電解質層を介して第１、第２の電極が配置され、それらの間の導通状態を制御する２端子型のスイッチング素子の構成及び動作が開示されている。
【００２１】
このような固体電解質層型抵抗変化素子によるスイッチング素子は、半導体スイッチ（ＭＯＳＦＥＴ（Metal Oxide Semiconductor Field Effect Transistor）等）よりもサイズが小さく、オン抵抗が小さいという特徴を持っている。このため、プログラマブルロジックデバイスへの適用に有望であると考えられている。
【００２２】
また、このスイッチング素子においては、その導通状態（オン又はオフ）は印加電圧をオフにしてもそのまま維持される。このため、不揮発性のメモリ素子としての応用も考えられる。例えば、トランジスタ等の選択素子１個とスイッチング素子１個とを含むメモリセルを基本単位として、このメモリセルを縦方向と横方向にそれぞれ複数配列する。このように配列することで、ワード線及びビット線で複数のメモリセルの中から任意のメモリセルを選択することが可能となる。そして、選択したメモリセルのスイッチング素子の導通状態をセンスし、スイッチング素子のオン又はオフの状態から情報「１」又は「０」のいずれの情報が格納されているかを読み取ることが可能な不揮発性メモリを実現できる
【００２３】
なお、不揮発性の可変抵抗素子に関して、特許文献１には、第１の電極と、第２の電極と、第１の電極及び第２の電極の双方に接続する可変抵抗体と、誘電層を介して可変抵抗体に接続する制御電極を備え、誘電層は第２の可変抵抗体の側面に接した構成が開示されている。
【先行技術文献】
【特許文献】
【００２４】
【特許文献１】特開２０１０−１５３５９１号公報
【非特許文献】
【００２５】
【非特許文献１】Shunichi Kaeriyama et al., "A Nonvolatile Programmable Solid-Electrolyte Nanometer Switch", IEEE Journal of Solid-State Circuits, Vol.40, No.1, pp.168-176, January 2005.
【発明の概要】
【発明が解決しようとする課題】
【００２６】
以下に関連技術の分析を与える。
【００２７】
前述したような２端子型抵抗変化素子を半導体装置上に形成してプログラミングする場合、例えば信号線の伝達先を不揮発的に切り替えるスイッチに適用する場合、プログラミングのための制御信号線と、プログラミング後にＯＮ状態となった抵抗変化素子を介して伝搬する信号線とが独立していないため、プログラミングの制御が難しく、誤動作を生じ易い、という問題点を有している。
【００２８】
本発明は、上記問題点を解消すべく全く新たに創案されたものであって、その主たる目的は、誤書き込み、及び誤動作を防止し、高信頼化、及び高密度化が可能な抵抗変化素子、及びそのプログラミング方法を提供することにある。
【課題を解決するための手段】
【００２９】
本発明によれば、第一の電極と、抵抗変化層（抵抗変化膜）と、第二の電極と、中間絶縁膜と、制御電極と、をこの順に積層した積層構造を備え、前記抵抗変化層と前記中間絶縁膜が直接接していない抵抗変化素子が提供される。
【００３０】
本発明によれば、上記抵抗変化素子に対して、前記第一の電極と制御電極との間に規則的に交番する電圧を印加し、過渡的に流れる交流電流を両電極間に流すことによって前記抵抗変化素子の抵抗値を遷移させる、プログラミング方法が提供される。
【発明の効果】
【００３１】
本発明によれば、抵抗変化素子の誤書き込み、及び誤動作を防止し、高信頼化、及び高密度化を可能としている。
【図面の簡単な説明】
【００３２】
【図１】（Ａ）は関連技術（比較例）の２端子抵抗変化素子回路の等価回路、（Ｂ）は第一の実施形態の制御端子付き抵抗変化素子の等価回路を示す図である。
【図２】第一の実施形態の構成を示す図である。
【図３】第一の実施形態の構成の一例を示す図である。
【図４】（Ａ）は関連技術の２端子抵抗変化素子を二つ使用した相補型抵抗変化素子回路、（Ｂ）は、第二の実施形態の制御端子付き抵抗変化素子の等価回路を示す図である。
【図５】第二の実施形態の構成を示す図である。
【図６】第二の実施形態の構成の一例を示す図である。
【図７】第三の実施形態の構成を等価回路で示す図である。
【図８】第四の実施形態の構成を等価回路で示す図である。
【図９】第五の実施形態の構成を説明する図である。
【図１０】実施例１の半導体装置の断面を模式的に示す図である。
【図１１】（Ａ）乃至（Ｃ）は実施例２の製造工程における断面を模式的に示す工程断面図である。
【図１２】（Ａ）乃至（Ｃ）は実施例２の製造工程における断面を工程順に模式的に示す工程断面図である。
【図１３】（Ａ）及び（Ｂ）は実施例２の製造工程における断面を工程順に模式的に示す工程断面図である。
【図１４】（Ａ）及び（Ｂ）は実施例２の製造工程における断面を工程順に模式的に示す工程断面図である。
【図１５】実施例２の製造工程における断面を示す工程断面図である。
【図１６】（Ａ）乃至（Ｄ）は典型的なバイポーラ型抵抗変化素子の動作特性を説明する図である。
【図１７】第六の実施形態を説明する図である。
【図１８】第六の実施形態の動作を説明する波形図である。
【発明を実施するための形態】
【００３３】
本発明の第１の形態においては、例えば図２を参照すると、第一の電極(２０１)と、抵抗変化層（抵抗変化膜）（２０２）と、第二の電極（２０３）を有する抵抗変化素子において、第二の電極（２０３）に接する中間絶縁膜（２０４）と、中間絶縁膜（２０４）に接する制御電極（２０５）を備える。
【００３４】
第一の電極（２０１）と制御電極（２０５）間に電圧を印加することで、抵抗変化膜（２０２）の抵抗状態を変化させ、かつ、第二の電極（２０３）を利用して抵抗状態の読み出しや、信号の入出力がなされる電気回路を有する半導体装置を構成することができる。
【００３５】
制御電極（２０５）は、中間絶縁膜（２０４）によって第二の電極（２０３）と絶縁分離されているため、制御電極（２０５）に印加されるプログラミング信号と、第一の電極（２０１）と第二の電極（２０２）間を伝搬するロジック信号／読み出し信号とを分離することができる。
【００３６】
かかる本発明によれば、抵抗変化層の抵抗状態を、抵抗変化層とは直接接しない中間絶縁膜（２０４）を介して絶縁分離された制御電極（２０５）への電圧印加で行うことによって、プログラミングのための制御信号線と、プログラミング後に接続される信号線（もしくは読み出し線）を独立させることができる。このため、抵抗変化素子の誤書き込み、及び誤動作を防止することができる。
【００３７】
第一の電極（２０１）と制御電極（２０５）間に印加された電圧は、抵抗変化膜（２０２）と中間絶縁膜（２０４）とで電圧分割される。例えば、より小さい制御電圧で抵抗変化素子の抵抗状態をＯＦＦ状態からＯＮ状態へ変化させる（プログラミングする）ためには、印加した制御電圧の大半が抵抗変化素子に印加させることが好ましい。
【００３８】
そのため、第二の電極（２０３）に蓄積する電荷を一定とした場合、中間絶縁膜（２０４）の比誘電率が、抵抗変化膜（２０２）の比誘電率よりも大きいことが好ましい。さらに、中間絶縁膜（２０４）の厚さは、抵抗変化膜（２０２）の厚さよりも薄いことが好ましい。
【００３９】
例えば、第一の電極（２０１）は、金属イオンを供給する活性電極（図３の３０１）を含む構成としてもよい。また、抵抗変化層（２０２）は、イオン化した金属が伝導する固体電解質層（図３の３０２）を含む構成としてもよい。さらに、第二の電極（２０３）は、前記金属イオンと反応しない不活性電極（図３の３０３）を含む構成としてもよい。
【００４０】
前記中間絶縁膜（２０４、３０４）は、ハフニア膜、アルミナ膜、ジルコニア膜、イットリア膜、シリコン窒素膜、シリコン炭化窒素膜、シリコン酸化膜のいずれかを含むことが好ましい。
【００４１】
前記制御電極（２０５、３０５）は、Ｔａ、Ｔｉ、ＴａＮ、ＴｉＮ、Ｗ、Ａｌのいずれを含むことが好ましい。
【００４２】
本発明の第２の形態によれば、相補型構造抵抗変化素子を有するクロスバースイッチ回路を有する半導体装置が提供される。
【００４３】
本発明の第２の形態においては、例えば図５を参照すると、半導体素子基板上に形成された、バイポーラ型抵抗変化素子において、第一の電極と、抵抗変化層と、第二の電極と、中間絶縁膜と、制御電極とがこの順に積層した、積層構造を備える、少なくとも２つの抵抗変化素子であって、前記２つの抵抗変化素子の、抵抗変化層（５０２）同士、第二の電極（５０３）同士、中間絶縁膜（５０４）同士、及び制御電極（５０５）同士が一体化している構成としてもよい。
【００４４】
半導体装置において、前記抵抗変化素子は、
半導体装置内の多層配線層に形成され、前記第一電極は下部電極を兼ねた配線（図１０の３）であって、
前記抵抗変化膜（図１０の９）との間に絶縁性バリア膜（図１０の７）が介在し、
前記絶縁性バリア膜（図１０の７）は開口部を有し、
前記抵抗変化膜（図１０の９）は、前記開口部において前記下部電極兼配線（３）と接する構成としてもよい。
【００４５】
前記抵抗変化素子構造において、前記絶縁性バリア膜（７）は一つの開口部を有し、それぞれ独立した下部電極兼配線（３）上に開口されており、上部電極は二つの抵抗変化素子間で電気的に一体化した構成としてもよい。
【００４６】
前記抵抗変化素子構造において、それぞれ独立した少なくとも２本の下部電極兼配線の双方に接続するように前記絶縁性バリア膜は一つの開口部を有する構成としてもよい。
【００４７】
本発明の第３の形態においては、前記固体電解質層は、少なくともＳｉＯｘＣｙ、ＴａＳｉＯｘ、ＴａＯｘ、ＺｒＯｘ、ＨｒＯｘ、ＳｉＯｘ、ＴｉＯｘ、有機物を主成分とする材料のいずれかを含む。
【００４８】
前記第一の電極は、銅を含む構成としてもよい。前記第二の電極は、Ｒｕ、あるいはＰｔかを含む構成としてもよい。絶縁性バリア膜は、ＳｉＣ、ＳｉＣＮ、ＳｉＮのいずれかを含む構成としてもよい。
【００４９】
前記第二の電極は、固体電解質と接する面にＲｕ、中間絶縁膜に接する面にＴａを含む積層電極（Ｒｕ／Ｔａ）としてもよい。
【００５０】
本発明の第４の形態において、半導体装置の製造方法は、半導体基板上の多層配線層の内部に抵抗変化素子を有する半導体装置の製造にあたり、
下層配線上に絶縁性バリア膜（図１０の７）を形成する工程と、
前記絶縁性バリア膜上に開口部パターンを有するハードマスク膜（図１１（Ｃ）の８）を形成する工程と、
前記ハードマスク膜をマスクとして、前記開口部パターンから露出する前記絶縁性バリア膜を反応性ドライエッチングにより、前記絶縁性バリア膜に、前記下層配線に通ずるととともに、壁面が前記配線から離れるにしたがい広くなったテーパ面となった開口部を形成する工程（図１２（Ａ））と、
前記抵抗変化膜（図１０、図１２（Ｃ）の９）を形成する工程と、
前記上部電極（図１０の１０、１１、１３）を形成する工程と、
を含む。
【００５１】
前記絶縁性バリア膜上に開口部を形成する工程において、２本の異なる下層配線の双方に連続した一つの開口部を形成するようにしてもよい。
【００５２】
前記配線を形成する工程は、前記抵抗変化膜の前記下部電極とならない他の配線を同時に形成し、
前記プラグを形成する工程では、前記他の配線上に他のプラグを形成する半導体装置の製造方法であることが好ましい。
【００５３】
本発明の第５の形態において、前記抵抗変化層をＯＦＦ状態からＯＮ状態へ、もしくはＯＮ状態からＯＦＦ状態へ抵抗値を遷移させるためには、書き込み電圧を前記抵抗変化層の両端に印加する際に、書き込み電流が流れることが好ましい。前記抵抗変化層と前記中間絶縁膜を流れるリーク電流が少なすぎると、書き込み電流が不十分となる可能性がある。この場合、第一の電極と制御電極の間に交番する電圧を印加し、交流電流を両電極間に流すようにしてもよい。
【００５４】
さらに、本発明の第５の形態において、前記抵抗変化層の両端に印加される電圧波形が上昇時と下降時で異なる時間変化をもたせるようにしてもよい。このようにすることで、容量性の電流の時間変化は電圧の時間変化の微分値に比例するため、交流電流の各々の極性に対して、異なるピーク電流値を設定することができる。
【００５５】
このピーク電流値の差によって、抵抗変化素子をＯＮ状態もしくはＯＦＦ状態に状態遷移させることができる。
【００５６】
例えば、バイポーラ型抵抗変化素子において、第一の電極から不活性電極側に電流を流すことで、ＯＦＦ状態からＯＮ状態に抵抗値が遷移する場合を考えると、第一の電極から不活性電極に流れる電流のピーク値を高くし、逆方向のピーク値を低くすることによって、交流電流によるプログラミングを可能としている。
【００５７】
半導体装置内の多層配線層の内部に抵抗変化素子を有するフィールドプログラマブルゲートアレイ、混載メモリを搭載した半導体装置に適用して好適とされる。以下、いくつかの実施形態について説明する。
【００５８】
＜実施形態１＞
図１（Ａ）は、関連技術（比較例）の２端子抵抗変化素子回路の等価回路、図１（Ｂ）は、本実施形態に係る制御端子付き抵抗変化素子の等価回路を示す。図１（Ａ）、（Ｂ）において、１０１は抵抗変化素子、１０２、１０３は端子である。図１（Ｂ）に示すように、本発明の実施形態では、制御信号の入出力を行う制御端子１０４を有する。
【００５９】
本発明の第一の実施形態に係る半導体装置について、図１（Ｂ）、図２、図３を参照して説明する。図２は、図１（Ｂ）の第一の実施形態の抵抗変化素子の断面構成を模式的に示す図である。図２を参照すると、抵抗変化素子は、第一の電極２０１、抵抗変化膜２０２、第二の電極２０３、中間絶縁膜２０４、制御電極２０５がこの順に積層されている。
【００６０】
例えば、抵抗変化素子が、金属イオンの析出を利用した固体電解質スイッチである場合には、第一の電極２０１は、図３の活性電極３０１、抵抗変化膜２０２は図３の固体電解質層３０２、第二の電極２０３は図３の不活性電極３０３である。
【００６１】
固体電解質スイッチをＯＦＦ状態からＯＮ状態へ遷移させる場合には、第一の電極２０１（活性電極３０１）を接地し、制御電極２０５（３０５）に負電圧を印加すると、抵抗変化膜２０２（固体電解質層３０２）と中間絶縁膜２０４間で電圧分割された電圧が、抵抗変化膜２０２（固体電解質層３０２）に印加され、図３の金属架橋３０６が形成される。
【００６２】
ここで、できるだけ電圧値が小さな制御電圧で、固体電解質スイッチの抵抗状態を変化させるためには、抵抗変化膜２０２（固体電解質層３０２）と中間絶縁膜２０４（絶縁膜３０４）の抵抗値が同じ場合には、中間絶縁膜２０４（絶縁膜３０４）の比誘電率が抵抗変化膜２０２（固体電解質層３０２）よりも大きくし、膜厚は薄いことが好ましい。
【００６３】
例えば、抵抗変化膜２０２（固体電解質層３０２）は、有機膜を主成分とする膜（例えば、比誘電率：３．０、膜厚：５ｎｍ）を含む。
【００６４】
中間絶縁膜２０４（絶縁膜３０４）は、ハフニア（ＨｆＯｘ；比誘電率：２０、膜厚：６ｎｍ）を含む。
【００６５】
このとき、直列接続における電荷の分布から、抵抗変化膜２０２（固体電解質層３０２）、及び中間絶縁膜２０４（絶縁膜３０４）に印加される電圧の比率は１：２０となる。すわなち、制御電極２０５（３０５）に、例えば２Ｖを印加すると、抵抗変化膜２０２（固体電解質層３０２）に約１．９Ｖ印加することができる。
【００６６】
また、抵抗値の観点からも、中間絶縁膜２０４（絶縁膜３０４）の膜厚が抵抗変化膜２０２（固体電解質層３０２）よりも薄いことが好ましい。
【００６７】
抵抗変化膜２０２（固体電解質層３０２）としては低密度な膜を用いることが好ましい。このため、緻密な材料から構成される中間絶縁膜２０４（絶縁膜３０４）と比べるとリーク電流が大きくなる傾向がある。
【００６８】
それぞれの抵抗値を等しくするためには、抵抗変化膜２０２（固体電解質層３０２）の膜厚よりも中間絶縁膜２０４（絶縁膜３０４）の膜厚を薄くすることでリーク電流レベルを一致させることもできるようになる。
【００６９】
ここで、本実施形態における、誤書き込み、誤動作不良の改善要因について説明する。
【００７０】
制御電極を有しない抵抗変化素子の場合（図１（Ａ）参照）、第一の電極２０１と第二の電極２０３に直接電位差を生じさせることで、抵抗変化膜２０２の抵抗状態を変化（プログラミング）させる。
【００７１】
一方、本実施形態によれば、抵抗変化層２０２の抵抗状態を、抵抗変化層２０２とは直接接しない中間絶縁膜２０４を介して絶縁分離されている制御電極（２０５）へ電圧を印加することによって、プログラミングのための制御信号線と、プログラミング後に接続される信号線（もしくは読み出し線）を独立させることができる。このため、抵抗変化素子の誤書き込み、及び誤動作を防止することができる。
【００７２】
＜実施形態２＞
次に本発明の第二の実施形態について説明する。第二の実施形態では、不活性電極（第二の電極）同士が接続された相補型抵抗変化素子を例に説明する。図４（Ａ）は、関連技術の２端子抵抗変化素子を二つ使用した相補型抵抗変化素子回路、図４（Ｂ）は、第二の実施形態による制御端子付き抵抗変化素子の回路を示す図である。
【００７３】
図４（Ａ）の構成では、抵抗変化素子４０１ａと抵抗変化素子４０１ｂは、活性電極同士が接続され、活性電極に接続された端子４０２ａ、４０２ｂを介して、入出力を行う。抵抗変化素子４０１ａと抵抗変化素子４０１ｂの不活性電極にトランジスタ（ＭＯＳトランジスタ）４０５のソース又はドレイン端子を接続して制御する。
【００７４】
一方、第二の実施形態の抵抗変化素子では、図４（Ｂ）に示すように、トランジスタを接続することなく、制御信号の入出力を行う制御端子４０４を有する構造としている。このため、図４（Ａ）のトランジスタ相当分の回路面積が削減される。抵抗変化素子抵抗変化素子（スイッチ）の面積を低減することができる。
【００７５】
次に、第二の実施形態の抵抗変化素子について、活性電極同士が電気的に接続される構造について、図５、図６を用いて説明する。
【００７６】
図５に示す例では、２つの抵抗変化素子を有し、前記抵抗変化素子の抵抗変化膜５０２同士、第二の電極５０３同士、中間絶縁膜５０４同士、制御電極５０５同士が接続され、未接続の二つの第一の電極５０１ａ、５０１ｂから入出力がなされる。
【００７７】
第一の実施の形態のように、制御電極５０５に電圧を印加することで、抵抗変化膜５０２の抵抗状態を変化させ、抵抗状態を不揮発に記憶することができる、
【００７８】
二つの抵抗変化素子を有することで、未接続の二つの第一の電極（第一の電極５０１ａと第一の電極５０１ｂ）の間で、抵抗値の読み出し、あるいは信号の入出力を行うことができる。
【００７９】
このとき、制御電極５０５は、第一の電極５０１ａ、第一の電極５０１ｂ、及び、第二の電極５０３とは絶縁分離されているため、プログラム用の制御信号と、ロジック信号（読み出し信号）とが混線することはない。
【００８０】
図６に示す例では、２つのバイポーラ型の固体電解質スイッチを有し、前記抵抗変化素子の固体電解質６０２同士、不活性電極６０３同士、中間絶縁膜６０４同士、制御電極６０５同士が接続され、かつ未接続の二つの第一の電極（第一の活性電極６０１ａ、第二の活性電極６０１ｂ）から入出力がなされる。
【００８１】
スイッチング素子をオン状態（低抵抗状態）にするためには、制御電極６０５に電圧が印加されることで、第一の活性電極６０１ａ、及び第二の活性電極６０１ｂのそれぞれから金属架橋６０６ａ及び６０６ｂが固体電解質６０２内に形成され、第一の活性電極６０１ａと不活性電極６０３と第二の活性電極６０１ｂが電気的に接続される。
【００８２】
このとき、第一の実施形態と同じく、制御電極６０５は、中間絶縁膜６０４を介して不活性電極とは絶縁分離されているため、活性電極と不活性電極の接続状態によらず、分離されている。
【００８３】
＜実施形態３＞
次に本発明の第三の実施形態について説明する。第三の実施形態では、制御電極を有する抵抗変化素子（第一の実施形態）を、アレイ状に配置したスイッチ（クロスバースイッチ）として用いることで、スイッチ素子の小面積化を図ることができるようになる。
【００８４】
図７は、第三の実施形態の構成を示す図である。図７には、抵抗変化素子をアレイ上に配置し、クロスバースイッチとした構成が等価回路で示されている。図７を参照すると、抵抗変化素子７０１ａは、図２の第一の電極２０１と接続する端子７０２ａと、第二電極２０３と接続する端子７０３ａ、及び制御電極２０５と接続する制御端子７０４ａを有する。水平線７０５ａ、７０５ｂの各水平線上で隣り合う抵抗変化素子の第二の電極２０３と接続する端子同士は接続され、垂直線７０６ａ、ｂの各垂直線上で隣り合う抵抗変化素子の第一の電極２０１と接続する端子同士も接続されている。対角線７０７上に配置された抵抗変化素子の制御電極２０５同士が接続されている。すなわち、抵抗変化素子７０１ａは、水平線７０５ａ、垂直線７０６ａ、対角線７０７ａの交点に位置する。
【００８５】
ここで、図７において、全ての抵抗変化素子がオフ状態であるとし、抵抗変化素子７０１ａをオン状態にプログラミングする場合について説明する。
【００８６】
・垂直線７０６ａにセット電圧を印加し、それ以外の垂直線には、セット電圧の半分の電圧を印加し、
・水平線はすべてフローティングとし、
・対角線７０７ａは接地電位とし、それ以外の対角線はセット電圧の半分の電圧を印加する。
【００８７】
このような電圧印加を行うことで、クロスーバーアレイ内の抵抗変化素子７０１ａのみの第一の電極（図２の２０１）−制御電極（図２の２０５）間にセット電圧が印加され、プログラミングを行うことができる。
【００８８】
非選択の抵抗変化素子には最大でもセット電圧の半分の電圧しか印加されないため、オン状態にプログラミングされることはない。
【００８９】
オン状態の抵抗変化素子７０１ａをオフ状態にプログラミングする場合には、
・対角線は全てフローティングにし、
・水平線７０５ａにセット電圧を印加し、それ以外の水平線にはセット電圧の半分の電圧を印加し、
・垂直線７０６ａは接地電位とし、それ以外の垂直線はセット電圧の半分の電圧を印加する。
【００９０】
このような電圧印加を行うことで、制御端子を用いて選択した交点に位置する抵抗変化素子のプログラミングを行い、任意の抵抗状態にすることができる。
【００９１】
このような操作を各交点について繰り返すことで、クロスバースイッチとして所望の接続状態が得ることができる。
【００９２】
このとき、制御端子同士を接続している対角線は、抵抗変化素子の抵抗状態によらず、常に抵抗変化素子とは絶縁分離されているため、プログラミングの精度が向上する。
【００９３】
＜実施形態４＞
次に本発明の第四の実施形態について説明する。第四の実施形態では、制御電極を有する相補型抵抗変化素子（図５参照）をアレイ上に配置したスイッチ（クロスバースイッチ）として用いることで、スイッチ素子の小面積化を図る。
【００９４】
相補型抵抗変化素子は、図５に示すように、
・二つの抵抗変化素子間で電圧分割される点と、
・バイポーラ型抵抗変化素子が互いに異なるセット電圧方向で直列接続される点
から、
相補型抵抗変化素子のＯＦＦ時におけるディスターブに対する信頼性が改善する。さらに、制御端子を加えることで、よりプログラミングの制御性を向上することができる。
【００９５】
図８は、第四の実施形態の構成を示す図である。図８には、相補抵抗変化素子をアレイ上に配置し、クロスバースイッチとした時の構成が等価回路で示されている。図８を参照すると、抵抗変化素子８０１ａ、及び抵抗変化素子８０１ｂのそれぞれの第一の電極と接続する端子８０３ａと８０２ａが、水平線８０５ａ、及び垂直線８０６ａに接続している。
【００９６】
抵抗変化素子８０１ａ及び８０１ｂの第二電極同士と接続する制御端子８０４ａは対角線８０７ｂに接続している。すなわち、抵抗変化素子８０１ａ及び８０１ｂは、水平線８０５ａ、垂直線８０６ａ、対角線８０７ｂの交点に位置する。
【００９７】
ここで、全ての抵抗変化素子がオフ状態であるとし、抵抗変化素子８０１ａ及び８０１ｂの双方をオン状態として、クロスバーの交点をオン状態にプログラミングする場合について説明する。
【００９８】
まず、抵抗変化素子８０１ａをオン状態にするために、
・水平線８０５ａにセット電圧を印加し、それ以外の水平線にはセット電圧の半分の電圧を印加し、
・垂直線はすべてフローティングとし、
・対角線８０７ｂは接地電位とし、それ以外の対角線はセット電圧の半分の電圧を印加する。
【００９９】
このような電圧印加を行うことで、抵抗変化素子８０１ａのみの第一の電極−制御電極間にセット電圧が印加され、プログラミングを行うことができる。
【０１００】
非選択の抵抗変化素子には最大でもセット電圧の半分の電圧しか印加されないため、オン状態にプログラミングされることはない。
【０１０１】
つづいて、抵抗変化素子８０１ｂをオン状態にするため、
・垂直線８０６ａにセット電圧を印加し、それ以外の垂直線にはセット電圧の半分の電圧を印加し、
・水平線は全てフローティングとし、
・対角線８０７ｂは接地電位とし、それ以外の対角線はセット電圧の半分の電圧を印加する。
【０１０２】
このような電圧印加を行うことで、抵抗変化素子８０１ｂのみの第一の電極−制御電極間にセット電圧が印加され、プログラミングを行うことができるようになる。
【０１０３】
このように抵抗変化素子８０１ａ及び８０１ｂの双方がオン状態になることで、垂直線８０６ａと水平線８０５ａを接続することができるようになる。
【０１０４】
＜実施形態５＞
次に本発明の第五の実施形態について説明する。第五の実施形態では、第三の実施形態及び第四の実施形態４のクロスバースイッチの構成において、対角線の共有化を行うことで、対角線につながるプログラミングドライバーの数を削減し、低面積化をすることができるようになる。
【０１０５】
図９は、対角線の共有化を行った場合のクロスバースイッチへの適用形態を説明する図である。図中は５×５の抵抗変化素子がマトリックス上に配置されている。
【０１０６】
このとき、５本の対角線９０６ａ〜９０６ｅまでが配置され、それぞれが５つの抵抗変化素子と接続されており、接続されている抵抗変化素子は、行・列内に一つだけ接続されている。すなわち、ｎｘｎのクロスバースイッチの場合、それぞれｎ個の抵抗変化素子と接続された、計ｎ本の対角線を有する構成とすることで、クロスバースイッチに用いる対角線の小面積化を図ることができる。
【０１０７】
次に、上記した抵抗変化素子を含む半導体装置の一具体例とその製造方法の一例について詳細に説明する。
【０１０８】
半導体基板上の多層配線層の内部に抵抗変化素子を有する半導体装置の製造方法は、下部電極（例えば図２の第一の電極２０１）を兼務した配線上に、抵抗変化膜（例えば図２の２０２）、上部電極（例えば図２の第二の電極２０３）をこの順に形成する工程と、前記上部電極（図２の２０３）上に、絶縁膜（例えば図２の中間絶縁膜２０４）を介して上層配線（例えば図２の制御電極２０５）を形成する工程を形成する工程と、を含む。以下、より具体的な実施例について説明する。
【０１０９】
＜実施例１＞
本発明に係る抵抗変化素子の一具体例について説明する。図１０は、実施例１の半導体装置の構成を模式的に示した部分断面図である。
【０１１０】
実施例１の半導体装置は、半導体基板上の銅多層配線層の内部に抵抗変化素子２２を有する装置である。
【０１１１】
多層配線層は、半導体基板（図示せず）上にて、層間絶縁膜４、絶縁性バリア膜７、層間絶縁膜１６、及び絶縁性バリア膜２１の順に積層した絶縁積層体を有する。
【０１１２】
第１配線３は、層間絶縁膜４に形成された配線溝にバリアメタル６を介して銅５が埋め込まれている。
【０１１３】
第２配線１７は、層間絶縁膜１６に形成された配線溝に、バリアメタル２０を介して、銅１８が埋め込まれており、層間絶縁膜１６に形成された下穴にプラグ１９が埋め込まれており、第２配線１７とプラグ１９が一体となっており、第２配線１７及びプラグ１９の側面乃至底面がバリアメタル２０によって覆われている。
【０１１４】
多層配線層は、絶縁性バリア膜７に形成された開口部にて、下部電極となる第１配線３、絶縁性バリア膜７の開口部の壁面、乃至絶縁性バリア膜７上に、抵抗変化膜９、第１上部電極１０、及び第２上部電極１１の順に積層した抵抗変化素子２２が形成されている。抵抗変化膜９、第１上部電極１０、第２上部電極１１、中間絶縁膜１２、第３上部電極１３の積層体からなる。
【０１１５】
実施例１によれば、第１配線３を抵抗変化素子２２の下部電極とすることで、すなわち、第１配線３が抵抗変化素子２２の下部電極を兼ねることで、工程数を簡略化しながら、電極抵抗を下げるこができる。
【０１１６】
例えば、通常のＣｕ（銅）ダマシン配線プロセスへの追加工程として、少なくとも３枚のマスクセットを作成するだけで、抵抗変化素子を搭載することができる。このため、抵抗変化素子の低抵抗化と低コスト化を同時に達成することができる。
【０１１７】
抵抗変化素子２２は、抵抗変化型不揮発素子であり、例えば、固体電解質層中における金属イオン移動と電気化学反応とを利用したスイッチング素子とすることができる。
【０１１８】
抵抗変化素子２２は、下部電極となる第１配線３と、プラグ１９と電気的に接続された上部電極１１、１３とを有する構成となっている。
【０１１９】
抵抗変化素子２２は、絶縁性バリア膜７に形成された開口部の領域にて、抵抗変化膜９と第１配線３とが直接接している。また第３上部電極１３上にて、プラグ１９と第３上部電極１３とがバリアメタル２０を介して電気的に接続されている。
【０１２０】
抵抗変化素子２２は、電圧の印加、あるいは電流を流すことで、ＯＮ／ＯＦＦの制御が行われる。例えば、抵抗変化膜９中への第１配線３に係る金属の電界拡散を利用してＯＮ／ＯＦＦの制御を行う。
【０１２１】
第３上部電極１３及びバリアメタル２０は、同一の材料で構成されている。このようにすることで、プラグ１９のバリアメタル２０と抵抗変化素子２２の第３上部電極１３とが一体化し、接触抵抗を低減し、かつ、密着性の向上による信頼性の向上を実現することができる。
【０１２２】
半導体基板は、半導体素子が形成された基板である。半導体基板には、例えば、
・シリコン基板、
・単結晶基板、
・ＳＯＩ（Silicon on Insulator）基板、
・ＴＦＴ（Thin Film Transistor）基板、
・液晶製造用基板等の基板を用いることができる。
【０１２３】
図１０の層間絶縁膜４は、半導体基板上に形成された絶縁膜である。層間絶縁膜４には、例えば、シリコン酸化膜、シリコン酸化膜よりも比誘電率の低い低誘電率膜（例えば、ＳｉＯＣＨ膜）等を用いることができる。層間絶縁膜４は、複数の絶縁膜を積層したものであってもよい。層間絶縁膜４には、第１配線３を埋め込むための配線溝が形成されており、当該配線溝にバリアメタル６を介して銅５が埋め込まれている。
【０１２４】
絶縁性バリア膜７は、層間絶縁膜４、１６間に介在したバリア性を有する絶縁膜である。絶縁性バリア膜７は、第１配線３用の配線溝の加工時にエッチングストップ層としての役割を有する。絶縁性バリア膜７は、第１配線３を含む層間絶縁膜４上に形成され、第１配線３に係る金属（例えば、Ｃｕ）の酸化を防いだり、層間絶縁膜４中への第１配線３に係る金属の拡散を防いだり、上部電極１１、１０、及び抵抗変化膜９の加工時にエッチングストップ層としての役割を有する。
【０１２５】
絶縁性バリア膜７には、例えば、ＳｉＣ膜、ＳｉＣＮ膜、ＳｉＮ膜、及び、それらの積層構造等を用いることができる。
【０１２６】
絶縁性バリア膜７は、第１配線３上にて開口部を有する。絶縁性バリア膜７の開口部においては、第１配線３（の銅５）と抵抗変化膜９が接している。この絶縁性バリア膜７の開口部は、第１配線３の領域内に形成されている。このようにすることで、凹凸の小さい第１配線３の表面上に抵抗変化素子２２を形成することができる。絶縁性バリア膜７の開口部の壁面は第１配線３から離れるにしたがい広くなったテーパ面となっている。
【０１２７】
層間絶縁膜１６は、絶縁性バリア膜７上に形成された絶縁膜である。層間絶縁膜１６には、例えば、シリコン酸化膜、シリコン酸化膜よりも比誘電率の低い低誘電率膜（例えば、ＳｉＯＣＨ膜）等を用いることができる。層間絶縁膜１６は、複数の絶縁膜を積層したものであってもよい。
【０１２８】
第１配線３は、層間絶縁膜４に形成された配線溝にバリアメタル６を介して埋め込まれた配線である。第１配線３は、抵抗変化素子２２の下部電極を兼ね、抵抗変化膜９と直接接している。なお、第１配線３と抵抗変化膜９の間には、電極層等が挿入されていてもよい。電極層が形成される場合は、電極層と抵抗変化膜９は連続工程にて堆積され、連続工程にて加工される。
【０１２９】
バリアメタル６は、第１配線３に係る金属が層間絶縁膜４や下層へ拡散することを防止するために、配線の側面乃至底面を被覆する、バリア性を有する導電性膜である。
【０１３０】
バリアメタル６には、例えば、第１配線３がＣｕを主成分とする金属元素からなる場合には、タンタル（Ｔａ）、窒化タンタル（ＴａＮ）、窒化チタン（ＴｉＮ）、炭窒化タングステン（ＷＣＮ）のような高融点金属やその窒化物等、またはそれらの積層膜を用いることができる。
【０１３１】
抵抗変化膜９は、抵抗が変化する膜である。抵抗変化膜９は、第１配線３（下部電極）に係る金属の作用（拡散、イオン伝動等）により抵抗が変化する材料を用いることができる。
【０１３２】
抵抗変化素子２２の抵抗変化を金属イオンの析出によって行う場合には、イオン伝導可能な固体電解質膜が用いられる。例えば、Ｔａを含む酸化物絶縁膜であって、Ｔａ２Ｏ５、ＴａＳｉＯ等を用いることができる。
【０１３３】
また、抵抗変化膜９は、例えば、下からＴａ２Ｏ５、ＴａＳｉＯの順に積層した積層構造とすることができる。あるいは、抵抗変化膜９は有機物を主成分とした膜とすることができる。
【０１３４】
このような積層構造とすることで、抵抗変化膜９を固体電解質層として用いた場合には、低抵抗時（ＯＮ時）に、イオン伝導層内部に形成される金属イオン（例えば、銅イオン）よる架橋を、有機物を主成分とする層で分断し、ＯＦＦ時に金属イオンを容易に回収することができるようになる。この結果、スイッチング特性を向上させることができる。
【０１３５】
抵抗変化膜９は、第１配線３、絶縁性バリア膜７の開口部のテーパ面、乃至絶縁性バリア膜７上に形成されている。
【０１３６】
抵抗変化膜９は、第１配線３と抵抗変化膜９の接続部の外周部分が少なくとも絶縁性バリア膜７の開口部のテーパ面上に沿って配設されている。開口部下の第１の配線３は、第一の実施形態における第一の電極（図２の２０１）に相当する。
【０１３７】
第１上部電極１０は、抵抗変化素子２２の上部電極における下層側の電極であり、抵抗変化膜９と直接接している。第一の実施形態における第二の電極(図２の２０３)に相当する。
【０１３８】
第１上部電極１０には、第１配線３に係る金属よりもイオン化しにくく、抵抗変化膜９において拡散、イオン電導しにくい金属が用いられ、酸化の自由エネルギーの絶対値が小さい金属材料とすることが好ましい。
【０１３９】
第１上部電極１０には、例えば、Ｐｔ、Ｒｕ等を用いることができる。また、第１上部電極１０には、Ｐｔ、Ｒｕ等の金属材料を主成分として酸素を添加してもよく、また酸素を添加した層との積層構造にしてもよい。
【０１４０】
第２上部電極１１は、抵抗変化素子２２の上部電極における上層側の電極であり、第１上部電極１０上に形成されている。
【０１４１】
第２上部電極１１は、第１上部電極１０を保護する役割を有する。すなわち、第２上部電極１１が第１上部電極１０を保護することで、プロセス中の第１上部電極１０へのダメージを抑制し、抵抗変化素子２２のスイッチング特性を維持することができる。
【０１４２】
第２上部電極１１には、例えば、Ｔａ、Ｔｉ、Ｗ、Ａｌあるいはそれらの窒化物等を用いることができる。
【０１４３】
中間絶縁膜１２は、第２上部電極１１と第３上部電極１３とを絶縁分離する膜である。中間絶縁膜１２は、例えば、ハフニア膜、アルミナ膜、ジルコニア膜、イットリア膜、シリコン窒素膜、シリコン炭化窒素膜、シリコン酸化膜から選択することができ、抵抗変化膜９よりも比誘電率が大きく、膜厚が薄いことが好ましい。スパッタリング法やＡＬＤ（Ａｔｏｍｉｃ ｌａｙｅｒ ｄｅｐｏｓｉｔｉｏｎ）法等を用いて形成することができ、成長温度は３５０℃以下であることが好ましい。
【０１４４】
第３上部電極１３はプラグ１９を形成する際のホール形成時にエッチンストッパーとしての役割を果たす。第３上部電極１３は、抵抗変化素子２２にダメージを与えることなく、さらに抵抗変化膜９からの酸素の脱離を防ぐ機能を有する。
【０１４５】
第３上部電極１３は、バリアメタル２０を介したプラグ（コンタクトプラグ）１９との接触抵抗を低減するために、バリアメタル２０と同じ材料であることが好ましく、Ｔａ、あるいはその窒化物であることが好ましい。第３上部電極は第一の実施形態における制御電極（図２の２０５）に相当する。
【０１４６】
層間絶縁膜１６には、例えば、シリコン酸化膜、ＳｉＯＣ膜、シリコン酸化膜よりも比誘電率の低い低誘電率膜（例えば、ＳｉＯＣＨ膜）等を用いることができる。層間絶縁膜１６は、複数の絶縁膜を積層したものであってもよい。
【０１４７】
層間絶縁膜１６には、プラグ１９を埋め込むための下穴が形成されており、当該下穴にバリアメタル２０を介してプラグ１９が埋め込まれている。
【０１４８】
バリアメタル２０は、第２配線１７（プラグ１９を含む）に係る金属が層間絶縁膜１６や下層へ拡散することを防止するために、第２配線１７及びプラグ１９の側面乃至底面を被覆する、バリア性を有する導電性膜である。
【０１４９】
バリアメタル２０には、例えば、タンタル（Ｔａ）、窒化タンタル（ＴａＮ）、窒化チタン（ＴｉＮ）、炭窒化タングステン（ＷＣＮ）のような高融点金属やその窒化物等、またはそれらの積層膜を用いることができる。
【０１５０】
絶縁性バリア膜（バリア絶縁膜）２１は、第２配線１７を含む層間絶縁膜１６上に形成され、第２配線１７に係る金属（例えば、Ｃｕ）の酸化を防ぐ役割や、上層への第２配線１７に係る金属の拡散を防ぐ役割を有する絶縁膜である。絶縁性バリア膜２１には、例えば、ＳｉＣ膜、ＳｉＣＮ膜、ＳｉＮ膜、及びそれらの積層構造等を用いることができる。
【０１５１】
＜実施例２＞
次に、実施例２として、半導体装置の製造方法について図面を用いて説明する。実施例２の製造方法は、第１乃至第四の実施形態、実施例１に示した半導体装置を形成するため方法の一例である。図１１乃至図１５は、本発明の実施例１に係る半導体装置の製造方法を工程順に模式的に示した工程断面図である。なお、図１１乃至図１５は、単に図面作成の都合で分図されている。
【０１５２】
まず、半導体基板（例えば、半導体素子が形成された基板）上に層間絶縁膜２（例えば、シリコン酸化膜、膜厚３００ｎｍ(nano-meter)）を堆積し、その後、リソグラフィ法（フォトレジスト形成、ドライエッチング、フォトレジスト除去を含む）を用いて、層間絶縁膜４に配線溝を形成し、その後、当該配線溝にバリアメタル６（例えば、ＴａＮ／Ｔａ、膜厚５ｎｍ／５ｎｍ）を介して第１配線（図１０の３）の銅５を埋め込む（ステップＡ１；図１１（Ａ）参照）。
【０１５３】
ステップＡ１において、層間絶縁膜２は、プラズマＣＶＤ法によって形成することができる。ここで、プラズマＣＶＤ（Chemical Vapor Deposition）法とは、例えば、気体原料、あるいは液体原料を気化させることで減圧下の反応室に連続的に供給し、プラズマエネルギーによって、分子を励起状態にし、気相反応、あるいは基板表面反応等によって基板上に連続膜を形成する手法である。
【０１５４】
また、ステップＡ１において、第１配線（５、６：図１０の３に対応）は、例えば、ＰＶＤ（Physical Vapor Deposition）法によってバリアメタル６（例えば、ＴａＮ／Ｔａの積層膜）を形成し、ＰＶＤ法によるＣｕシードの形成後、電解めっき法によって銅５を配線溝内に埋設し、２００℃以上の温度で熱処理後、ＣＭＰ（Chemical Mechanical Polishing）法によって配線溝内以外の余剰の銅を除去することで形成することができる。
【０１５５】
このような一連の銅配線の形成方法は、当該技術分野における一般的な手法を用いることができる。ここで、ＣＭＰ法とは、多層配線形成プロセス中に生じるウェハ表面の凹凸を、研磨液をウェハ表面に流しながら回転させた研磨パッドに接触させて研磨することによって平坦化する方法である。溝に埋め込まれた余剰の銅を研磨することによって埋め込み配線（ダマシン配線）を形成したり、層間絶縁膜を研磨することで平坦化を行う。
【０１５６】
次に、第１配線（５、６）を含む層間絶縁膜４上に絶縁性バリア膜７（例えば、ＳｉCＮ膜、膜厚３０ｎｍ）を形成する（ステップＡ２；図１１（Ｂ）参照）。ここで、絶縁性バリア膜７は、プラズマＣＶＤ法によって形成することができる。絶縁性バリア膜７の膜厚は、１０ｎｍ〜５０ｎｍ程度であることが好ましい。
【０１５７】
次に、絶縁性バリア膜７上にハードマスク膜８（例えば、シリコン酸化膜）を形成する（ステップＡ３；図１１（Ｃ）参照）。
【０１５８】
このとき、ハードマスク膜８は、ドライエッチング加工におけるエッチング選択比を大きく保つ観点から、絶縁性バリア膜７とは異なる材料であることが好ましく、絶縁膜であっても導電膜であってもよい。ハードマスク膜８には、例えば、シリコン酸化膜、シリコン窒化膜、ＴｉＮ、Ｔｉ、Ｔａ、ＴａＮ等を用いることができ、ＳｉＮ／ＳｉＯ２の積層体を用いることができる。
【０１５９】
次に、ハードマスク膜８上にフォトレジスト（図示せず）を用いて開口部をパターニングし、フォトレジストをマスクとしてドライエッチングすることによりハードマスク膜８に開口部パターンを形成し、その後、酸素プラズマアッシング等によってフォトレジストを剥離する（ステップＡ４；図１２（Ａ）参照）。このとき、ドライエッチングは必ずしも絶縁性バリア膜７の上面で停止している必要はなく、絶縁性バリア膜７の内部にまで到達していてもよい。
【０１６０】
次に、ハードマスク膜８（図１２（Ａ）の８）をマスクとして、ハードマスク膜８の開口部から露出する絶縁性バリア膜７をエッチバック（ドライエッチング）することにより、絶縁性バリア膜７に開口部を形成して、絶縁性バリア膜７の開口部から第１配線３を露出させる。このとき、開口部は層間絶縁膜内部にまで達していても良い。その後、アミン系の剥離液等で有機剥離処理を行うことで、第１配線（５，６）の露出面に形成された酸化銅を除去するとともに、エッチバック時に発生したエッチング複生成物等を除去する（ステップＡ５；図１２（Ｂ）参照）。
【０１６１】
ステップＡ５において、ハードマスク膜（図１２（Ａ）の８）は、エッチバック中に完全に除去されることが好ましいが、絶縁材料である場合にはそのまま残存してもよい。また、絶縁性バリア膜７の開口部の形状は、円形、正方形、四角形とし、円の直径、あるいは四角形の一辺の長さは２０ｎｍから５００ｎｍとすることができる。
【０１６２】
また、ステップＡ５において、絶縁性バリア膜７をエッチバックでは、反応性ドライエッチングを用いることで、絶縁性バリア膜７の開口部の壁面をテーパ面とすることができる。反応性ドライエッチングでは、エッチングガスとしてフルオロカーボンを含むガスを用いることができる。
【０１６３】
次に、ステップＡ６において、第１配線（５，６）を含む絶縁性バリア膜７上に抵抗変化膜９（例えば、ＳｉＣ３Ｏ１、ＴａＳｉＯ、Ｔａ２Ｏ５、ＺｒＯ、ＨｆＯ等、膜厚は４〜１０ｎｍ）を堆積する（ステップＡ７；図１２（Ｃ）参照）。ここで、抵抗変化膜９は、ＰＶＤ法やＣＶＤ法を用いて形成することができる。
【０１６４】
ステップＡ７では、絶縁性バリア膜７の開口部は、ステップＡ５の有機剥離処理によって水分等が付着しているため、抵抗変化膜９の堆積前に２５０℃〜３５０℃程度の温度にて、減圧下で熱処理を加えて脱ガスしておくことが好ましい。この際、銅表面を再度酸化させないよう、真空下、あるいは窒素雰囲気等にする等の注意が必要である。
【０１６５】
また、ステップＡ７では、抵抗変化膜９の堆積前に、絶縁性バリア膜７の開口部から露出する第１配線（５、６）に対して、Ｈ２ガスを用いた、ガスクリーニング、あるいはプラズマクリーニング処理を行ってもよい。このようにすることで、抵抗変化膜９を形成する際に、第１配線（５、６）の銅５）の酸化を抑制することができ、プロセス中の銅の熱拡散（物質移動）を抑制することができるようになる。
【０１６６】
さらに、ステップＡ７では、抵抗変化膜９の堆積前に、ＰＶＤ法を用いて薄膜のＴｉ（２ｎｍ以下）（図示せず）を堆積することで、第一配線５銅の酸化を抑制してもよい。薄膜のＴｉ層は抵抗変化膜９の形成中に酸化されて、チタン酸化物となる。
【０１６７】
また、ステップＡ７では、抵抗変化膜９として、固体電解質層を用いたタイプではなく、遷移金属酸化物（例えば、ＴｉＯ、ＮｉＯ等）や、ＨｆＯｘ、ＺｒＯｘ、ＴａＯｘを用いた抵抗変化膜を用いる場合には、抵抗変化膜９を堆積する前に、下部電極（図示せず）を成膜してもよい。
【０１６８】
下部電極には、例えば、Ｔｉ、ＴｉＮ、Ｗ、ＷＮ、Ｔａ、ＴａＮ、Ｒｕ、ＲｕＯｘ等を用いることができ、例えば、それらの積層構造（例えば、ＴａＮ（下層）／Ｒｕ（上層））であっても良い。この時、積層構造の合計膜厚は、抵抗変化素子９をビア層間絶縁膜内部に形成する都合上、素子段差と表面ラフネスを低減するため、絶縁性バリア膜７よりも薄いことが必要であり、好ましくは１０ｎｍ以下であると良い。
【０１６９】
また、ステップＡ７では、抵抗変化膜９を段差のある開口部１０にカバレッジよく埋め込む必要があるため、プラズマＣＶＤ法を用いて行うことが好ましい。
【０１７０】
次に、抵抗変化膜９上に第１上部電極１０（例えば、Ｒｕ、膜厚１０ｎｍ）及び第２上部電極１１（例えば、Ｔａ、膜厚１０ｎｍ）、中間絶縁膜１２（たとえはＨｆＯx），第３上部電極１３（例えばＴａ）をこの順に形成する（ステップＡ８）。
【０１７１】
次に、第３上部電極１３上にハードマスク膜ａ（例えば、ＳｉＮ膜、膜厚３０ｎｍ）、及びハードマスク膜ｂ（例えば、ＳｉＯ２膜、膜厚２００ｎｍ）をこの順に積層する（ステップＡ９、図示せず）。
【０１７２】
ステップＡ９において、ハードマスク膜ａ及びハードマスク膜ｂは、プラズマＣＶＤ法を用いて成膜することができる。ハードマスク膜ａ、ｂは当該技術分野における一般的なプラズマＣＶＤ法を用いて形成することができる。また、ハードマスク膜ａとハードマスク膜ｂとは、異なる種類の膜であることが好ましく、例えば、ハードマスク膜ａをＳｉＮ膜とし、ハードマスク膜ｂをＳｉＯ２膜とすることができる。
【０１７３】
次に、ステップＡ１０において、ハードマスク膜上に、抵抗変化素子２２をパターニングするためのフォトレジスト（図示せず）を形成し、その後、当該フォトレジストをマスクとして、ハードマスク膜ａが表れるまでハードマスク膜ｂをドライエッチングし、その後、酸素プラズマアッシングと有機剥離を用いてフォトレジストを除去する。
【０１７４】
次に、ハードマスク膜をマスクとして、ハードマスク膜ｂ、第３上部電極１３、中間絶縁膜１２、第二上部電極１１、第１上部電極１０、抵抗変化膜９を連続的にドライエッチングする（ステップＡ１１、図１３（Ａ））。このとき、ハードマスク膜は、エッチバック中に完全に除去されることが好ましいが（図１３（Ａ））、そのまま残存してもよい。
【０１７５】
ステップＡ１１において、例えば、第３上部電極１１がＴａの場合には、Ｃｌ２系のＲＩＥ（Reactive Ion Etching）で加工することができる。第１上部電極１０がＲｕの場合には、Ｃｌ２／Ｏ２の混合ガスでＲＩＥ加工することができる。また、抵抗変化膜９のエッチングでは、下面の絶縁性バリア膜７上でドライエッチングを停止させる必要がある。
【０１７６】
抵抗変化膜９がＴａを含む酸化物であり、絶縁性バリア膜７がＳｉＮ膜やＳｉＣＮ膜である場合には、ＣＦ４系、ＣＦ４／Ｃｌ２系、ＣＦ４／Ｃｌ２／Ａｒ／Ｎ２系等の混合ガスでエッチング条件を調節することでＲＩＥ加工することができる。
【０１７７】
このようなハードマスクＲＩＥ法を用いることで、抵抗変化素子部をレジスト除去のための酸素プラズマアッシングに曝すことなく、抵抗変化素子２２を加工をすることができる。また、加工後に酸素プラズマによって酸化処理する場合には、レジストの剥離時間に依存することなく酸化プラズマ処理を照射することができるようになる。
【０１７８】
次に、抵抗変化素子２２上に、層間絶縁膜１６（例えばＳｉＯ２）（図１３（Ｂ））、平坦化し（ステップＡ１２；図１４（Ａ））、層間絶縁膜１６−２、ハードマスク膜１５をさらに堆積する（ステップＡ１３；図１４（Ｂ））。
【０１７９】
その後、第２配線１７（図１０参照）用の配線溝、及びプラグ１９用の下穴を形成し、銅デュアルダマシン配線プロセスを用いて、当該配線溝及び当該下穴内に、バリアメタル２０（例えば、ＴａＮ／Ｔａ）を介して第２配線１７（例えば、Ｃｕ）及びプラグ１９（例えば、Ｃｕ）を同時に形成し、その後、第２配線１７を含む層間絶縁膜１６上に絶縁性バリア膜２１（例えば、ＳｉＣＮ膜）を堆積する（ステップＡ１４；図１５参照）。なお、図１５の断面図は、図５に対応している。図１５の第１配線３ａ（バリアメタル６ａ、銅５ａ）は図５の第一電極２０１ａ、第１配線３ｂ（バリアメタル６ｂ、銅５ｂ）は図５の第一電極２０１ｂに対応している。
【０１８０】
また、ステップＡ１３、Ａ１４において、層間絶縁膜１６及び１６−２はプラズマＣＶＤ法で形成することができる。
【０１８１】
また、ステップＡ１３において、抵抗変化素子２２によって形成される段差を解消するため、層間絶縁膜１６を厚く堆積し、ＣＭＰによって層間絶縁膜１６を削り込んで平坦化し、層間絶縁膜１６を所望の膜厚としてもよい（図１４（Ａ）参照。）。
【０１８２】
本実施例によれば、第１配線（５、６：図１０の３）を抵抗変化素子２２の下部電極とすることで、すなわち、第１配線（５、６）が抵抗変化素子２２の下部電極を兼ねることで、抵抗変化素子２２の小型化による高密度化を実現するとともに、相補型の抵抗変化素子を形成することができる。このため、信頼性を向上させることができる。
【０１８３】
通常のＣｕダマシン配線プロセスに追加工程として、２ＰＲ（Ｐｈｏｔｏ Ｒｅｇｉｓｔ）のマスクセットを作成するだけで、抵抗変化素子２２を搭載することができ、装置の低コスト化を同時に達成することができるようになる。さらに、銅配線によって構成される最先端のデバイスの内部にも抵抗変化素子２２を搭載して、装置の性能を向上させることができる。
【０１８４】
＜実施形態６＞
次に、本発明の第六の実施形態を説明する。図１７は、第六の実施形態の抵抗変化素子のプログラミング回路について示す。プログラミング動作の説明に最低限必要な部分のみを残して抜き出したものである。プログラミング回路は状況に応じてさまざまに変形して利用し得る。
【０１８５】
図１７において、１７０１及び１７０２は、抵抗変化素子の第一の電極を表し、それぞれに対して書き込み選択用のスイッチ１７０３及び１７０４が接続されており、制御電極１７１０、書き込み電圧源１７０９を有する。
【０１８６】
以下では、スイッチ１７０３を閉じて（クローズ、導通状態）、スイッチ１７０４を開放し（オープン、非導通状態）、端子１７０１側を、ＯＦＦ状態からＯＮ状態に遷移させる場合を説明する。
【０１８７】
まず、第一のステップにおいて、スイッチ１７０５を閉じ、キャパシタ１７０８を充電する。
【０１８８】
次に第二のステップにおいて、スイッチ１７０５を開放し、スイッチ１７０６を閉じる。このとき、制御電極１７１０には電荷が蓄積されるが、その速度は、スイッチ１７０６の駆動能力に比例する。
【０１８９】
第三のステップにおいて、スイッチ１７０６を開放し、スイッチ１７０７を閉じる。すると、制御電極１７１０に蓄えられた電荷は、スイッチ１７０７を通じてＧＮＤ（グランド）電位側に放電される。
【０１９０】
以上の第一のステップから第三のステップを繰り返すことで、所望の交流電流を抵抗変化素子に印加することができる。図１７において、各スイッチ１７０３〜１７０６には、電界効果型トランジスタ（Field Effect Transistor:ＦＥＴ）を使用することができる。
【０１９１】
図１８は、第六の実施形態において、抵抗変化素子をプログラミングするための、図１７の制御電極１７１０の電圧波形と電流波形の典型例を示す波形図である。
【０１９２】
例えば、制御電極１７１０への電荷蓄積の時定数を電荷放出の時定数よりも短く設定することで、制御電極１７１０から端子１７０１の向きに流れる電流のピーク値を逆方向の電流のピーク値よりも大きくするとよい。こうするためには、スイッチ１７０６の駆動力（電流駆動能力）をスイッチ１７０７の駆動力よりも大とし、瞬間的により大きな電流が流せるようにすると良い。スイッチ１７０６及びスイッチ１７０７の駆動力は、スイッチ１７０６、１７０７を構成する電界効果トランジスタ（ＦＥＴ）のゲート幅（Ｗ）（ゲート幅を大とすると、ＦＥＴの相互コンダクタンスが増大する）、もしくは、それぞれの電界効果トランジスタに印加されるゲート電圧（ゲート・ソース間電圧）によって調整することができる（例えばＦＥＴのゲート・ソース間電圧を大とするとドレイン・ソース間電流が増大する）。
【０１９３】
キャパシタ１７０８の容量は、一例として、制御電極の容量の１０倍以上とすることが好ましく、例えば制御電極の容量が０．５ｆＦ（femto farad）であるときには、５ｆＦのキャパシタンスを設定することが好ましい。
【０１９４】
端子１７０２側の抵抗変化素子は、スイッチ１７０３を開放して、スイッチ１７０４を閉じて、同様に第一のステップから第三のステップを繰り返すことによりプログラムすることができる。
【０１９５】
また、抵抗変化素子を、ＯＮ状態からＯＦＦ状態へ遷移させる際には、スイッチ１７０６と１７０７の駆動力の関係を逆になるように回路を構成するとよい。
【０１９６】
以上、幾つかの実施形態、実施例を説明したが、これら実施形態及び実施例は単に実例を挙げて発明を説明するためのものであって、限定することを意味するものではない。
【０１９７】
例えば、ＣＭＯＳ回路を有する半導体製造装置技術に関して詳しく説明し、半導体基板上の銅多層配線内部に抵抗変化素子を形勢する例について説明したが、本発明は上記に限定されるものではなく、例えば、
・ＤＲＡＭ（Dynamic Random Access Memory）、
・ＳＲＡＭ（Static Random Access Memory）、
・一括消去型の書き換え可能な不揮発性メモリであるフラッシュメモリ（あるいはＥＥＰＲＯＭ：Electrically Erasable and Programmable Read Only Memory）、
・ＦＲＡＭ（Ferro Electric Random Access Memory）、
・ＭＲＡＭ（Magnetic Random Access Memory）、
・抵抗変化型メモリ、
・バイポーラトランジスタ
等のようなメモリ回路を有する半導体製品、あるいは、
マイクロプロセッサ等の論理回路を有する半導体製品、あるいは、
これらを同時に掲載したボードやパッケージの銅配線上へも適用することができる。
【０１９８】
また、本発明は、半導体装置への電子回路装置、光回路装置、量子回路装置、マイクロマシン、ＭＥＭＳ（Micro Electro Mechanical Systems）等の接合にも適用することができる。
【０１９９】
また、本発明ではスイッチ機能での実施例を中心に説明したが、不揮発性と抵抗変化特性の双方を利用したメモリ素子に用いることもできる。
【０２００】
本発明による基板の接合方法は、そのできあがりからも、確認することができる。具体的には、例えば、デバイスの断面をＴＥＭ（Transmission Electron Microscope；透過型電子顕微鏡）観察することで、多層配線に銅配線が用いられていることを確認し、抵抗変化素子が搭載されている場合には、当該抵抗変化素子が積層構造であることかた、該積層構造内部に中間絶縁膜を備えているかを観察することで確認することができ、本発明を実施した構造であるかを確認することができる。
【０２０１】
さらにＴＥＭに加え、例えばＥＤＸ（Energy Dispersive X-ray Spectroscopy；エネルギー分散型Ｘ線分光法）や、ＥＥＬＳ（Electron Energy-Loss Spectroscopy；電子エネルギー損失分光法）等の組成分析を行うことで、本発明を実施した構造であるか否かの確認を行うことができる。
【０２０２】
なお、上記の特許文献、非特許文献の各開示を、本書に引用をもって繰り込むものとする。本発明の全開示（請求の範囲を含む）の枠内において、さらにその基本的技術思想に基づいて、実施形態ないし実施例の変更・調整が可能である。また、本発明の請求の範囲の枠内において種々の開示要素（各請求項の各要素、各実施例の各要素、各図面の各要素等を含む）の多様な組み合わせないし選択が可能である。すなわち、本発明は、請求の範囲を含む全開示、技術的思想にしたがって当業者であればなし得るであろう各種変形、修正を含むことは勿論である。
【符号の説明】
【０２０３】
３、３ａ、３ｂ 第１配線
４ 層間絶縁膜
５、５ａ、５ｂ 銅
６、６ａ、６ｂ、２０ バリアメタル
７ 絶縁性バリア膜
８ ハードマスク膜
９ 抵抗変化膜
１０ 第１上部電極
１１ 第２上部電極
１２ 中間絶縁膜
１３ 第３上部電極
１５ ハードマスク膜
１６、１６−２ 層間絶縁膜
１７ 第２配線
１８ Ｃｕ（銅）
１９ プラグ
２０ バリアメタル
２１ 絶縁性バリア膜
２２、７０１ａ、８０１ａ、８０１ｂ、９０１ 抵抗変化素子
１０１、４０１ａ、４０１ｂ、７０１ａ、８０１ａ、８０１ｂ 抵抗変化素子
１０２、１０３、４０２ａ、４０２ｂ、７０２ａ、７０３ａ、８０２ａ、８０３ａ 端子
１０４、４０４ 制御端子
２０１、５０１ａ、５０１ｂ 第一の電極
２０２、５０２ 抵抗変化層（抵抗変化膜）
２０３、５０３、 第二の電極
２０４、３０４、５０４、６０４ 中間絶縁膜
２０５、３０５、５０５、６０５ 制御電極
３０１、６０１ａ、６０１ｂ 活性電極
３０２、６０２ 固体電解質層（固体電解質）
３０３、６０３ 不活性電極
３０６、６０６ａ、６０６ｂ 金属架橋
４０５ トランジスタ
７０４ａ 制御端子
７０５ａ、７０５ｂ、８０５ａ、８０５ｂ 水平線
７０６ａ、７０６ｂ、８０６ａ、８０６ｂ 垂直線
７０７ａ、７０７ｂ、７０７ｃ、８０７ａ、８０７ｂ、８０７ｃ、９０６ａ〜９０６ｅ 対角線
８０４ａ 制御端子
１７０１、１７０２ 端子
１７０３〜１７０７ スイッチ
１７０８ キャパシタ（容量）
１７０９ 書き込み電圧源
１７１０ 制御電極
【特許請求の範囲】
【請求項１】
第一の電極と、抵抗変化層と、第二の電極と、中間絶縁膜と、制御電極と、をこの順に積層した積層構造を備え、前記抵抗変化層と前記中間絶縁膜が直接接していない、ことを特徴とする抵抗変化素子。
【請求項２】
前記中間絶縁膜の比誘電率が前記抵抗変化層の比誘電率よりも大きい、ことを特徴とする、請求項１に記載の抵抗変化素子。
【請求項３】
前記中間絶縁膜の厚さが前記抵抗変化層の厚さよりも薄い、ことを特徴とする、請求項１に記載の抵抗変化素子。
【請求項４】
前記第一の電極は金属イオンを供給する活性電極からなり、
前記抵抗変化層はイオン化した金属が伝導する固体電解質層からなり、
前記第二の電極は前記金属イオンと反応しない不活性電極からなる、ことを特徴とする、請求項１乃至３のいずれか１項に記載の抵抗変化素子。
【請求項５】
前記中間絶縁膜が、ハフニア膜、アルミナ膜、ジルコニア膜、イットリア膜、シリコン窒素膜、シリコン炭化窒素膜、シリコン酸化膜の少なくとも１を含む、ことを特徴とする請求項１乃至３のいずれか１項に記載の抵抗変化素子。
【請求項６】
前記制御電極は、Ｔａ、Ｔｉ、ＴａＮ、ＴｉＮ、Ｗ、Ａｌ、の少なくとも１つを含む、ことを特徴とする請求項１乃至４のいずれか１項に記載の抵抗変化素子。
【請求項７】
半導体素子基板上に形成された、少なくとも二つの、請求項１乃至６のいずれか１項に記載の抵抗変化素子を備え、
少なくとも二つの前記抵抗変化素子の、前記抵抗変化層同士、前記第二の電極同士、前記中間絶縁膜同士、及び制御電極同士が一体化している、ことを特徴とする抵抗変化素子。
【請求項８】
半導体素子基板上に形成された、少なくとも二つの前記抵抗変化素子の各々が、
金属イオンの供給源となる活性電極と、
イオン化した金属が伝導する固体電解質層と、
不活性電極と、
絶縁膜と、制御電極とがこの順に積層した、積層構造を備え、
少なくとも二つの前記抵抗変化素子の、固体電解質層同士、不活性電極同士、中間絶縁膜同士、及び制御電極同士が一体化している、ことを特徴とする請求項７に記載の抵抗変化素子。
【請求項９】
請求項１乃至８のいずれか１項に記載の前記抵抗変化素子に対して、
前記第一の電極と前記制御電極との間に規則的に交番する電圧を印加し、過渡的に流れる交流電流を両電極間に流すことによって、前記抵抗変化素子の抵抗値を遷移させることを特徴とする、抵抗変化素子のプログラミング方法。
【請求項１０】
前記交番する電圧の時間微分値の絶対値又はそのピーク値が、前記電圧の上昇時と下降時で異なり、前記絶対値もしくはそのピーク値の大きさの違いによって前記抵抗変化素子の抵抗値を遷移させる請求項９記載の抵抗変化素子のプログラミング方法。
【請求項１】
第一の電極と、抵抗変化層と、第二の電極と、中間絶縁膜と、制御電極と、をこの順に積層した積層構造を備え、前記抵抗変化層と前記中間絶縁膜が直接接していない、ことを特徴とする抵抗変化素子。
【請求項２】
前記中間絶縁膜の比誘電率が前記抵抗変化層の比誘電率よりも大きい、ことを特徴とする、請求項１に記載の抵抗変化素子。
【請求項３】
前記中間絶縁膜の厚さが前記抵抗変化層の厚さよりも薄い、ことを特徴とする、請求項１に記載の抵抗変化素子。
【請求項４】
前記第一の電極は金属イオンを供給する活性電極からなり、
前記抵抗変化層はイオン化した金属が伝導する固体電解質層からなり、
前記第二の電極は前記金属イオンと反応しない不活性電極からなる、ことを特徴とする、請求項１乃至３のいずれか１項に記載の抵抗変化素子。
【請求項５】
前記中間絶縁膜が、ハフニア膜、アルミナ膜、ジルコニア膜、イットリア膜、シリコン窒素膜、シリコン炭化窒素膜、シリコン酸化膜の少なくとも１を含む、ことを特徴とする請求項１乃至３のいずれか１項に記載の抵抗変化素子。
【請求項６】
前記制御電極は、Ｔａ、Ｔｉ、ＴａＮ、ＴｉＮ、Ｗ、Ａｌ、の少なくとも１つを含む、ことを特徴とする請求項１乃至４のいずれか１項に記載の抵抗変化素子。
【請求項７】
半導体素子基板上に形成された、少なくとも二つの、請求項１乃至６のいずれか１項に記載の抵抗変化素子を備え、
少なくとも二つの前記抵抗変化素子の、前記抵抗変化層同士、前記第二の電極同士、前記中間絶縁膜同士、及び制御電極同士が一体化している、ことを特徴とする抵抗変化素子。
【請求項８】
半導体素子基板上に形成された、少なくとも二つの前記抵抗変化素子の各々が、
金属イオンの供給源となる活性電極と、
イオン化した金属が伝導する固体電解質層と、
不活性電極と、
絶縁膜と、制御電極とがこの順に積層した、積層構造を備え、
少なくとも二つの前記抵抗変化素子の、固体電解質層同士、不活性電極同士、中間絶縁膜同士、及び制御電極同士が一体化している、ことを特徴とする請求項７に記載の抵抗変化素子。
【請求項９】
請求項１乃至８のいずれか１項に記載の前記抵抗変化素子に対して、
前記第一の電極と前記制御電極との間に規則的に交番する電圧を印加し、過渡的に流れる交流電流を両電極間に流すことによって、前記抵抗変化素子の抵抗値を遷移させることを特徴とする、抵抗変化素子のプログラミング方法。
【請求項１０】
前記交番する電圧の時間微分値の絶対値又はそのピーク値が、前記電圧の上昇時と下降時で異なり、前記絶対値もしくはそのピーク値の大きさの違いによって前記抵抗変化素子の抵抗値を遷移させる請求項９記載の抵抗変化素子のプログラミング方法。
【図１】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【図８】
【図９】
【図１０】
【図１１】
【図１２】
【図１３】
【図１４】
【図１５】
【図１６】
【図１７】
【図１８】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【図８】
【図９】
【図１０】
【図１１】
【図１２】
【図１３】
【図１４】
【図１５】
【図１６】
【図１７】
【図１８】
【公開番号】特開２０１３−７７６８１（Ｐ２０１３−７７６８１Ａ）
【公開日】平成２５年４月２５日（２０１３．４．２５）
【国際特許分類】
【出願番号】特願２０１１−２１６２５６（Ｐ２０１１−２１６２５６）
【出願日】平成２３年９月３０日（２０１１．９．３０）
【公序良俗違反の表示】
（特許庁注：以下のものは登録商標）
１．ＦＲＡＭ
【国等の委託研究の成果に係る記載事項】（出願人による申告）国等の委託研究の成果に係る特許出願（平成２２年度経済産業省産業技術研究開発委託費「低炭素社会を実現する超低電圧デバイスプロジェクト）」委託研究、産業技術力強化法第１９条の適用を受ける特許出願）
【出願人】（０００００４２３７）日本電気株式会社 (19,353)
【Ｆターム（参考）】
【公開日】平成２５年４月２５日（２０１３．４．２５）
【国際特許分類】
【出願日】平成２３年９月３０日（２０１１．９．３０）
【公序良俗違反の表示】
（特許庁注：以下のものは登録商標）
１．ＦＲＡＭ
【国等の委託研究の成果に係る記載事項】（出願人による申告）国等の委託研究の成果に係る特許出願（平成２２年度経済産業省産業技術研究開発委託費「低炭素社会を実現する超低電圧デバイスプロジェクト）」委託研究、産業技術力強化法第１９条の適用を受ける特許出願）
【出願人】（０００００４２３７）日本電気株式会社 (19,353)
【Ｆターム（参考）】
[ Back to top ]