接合基板及びその製造方法
【課題】本発明は、接合基板及びその製造方法に関し、より詳細には、表面粗さが改善された接合基板及びその製造方法に関する。
【解決手段】このために、本発明は、基板；前記基板上に接合され、前記基板と化学組成が異なる薄膜層；及び、前記基板と前記薄膜層との間に配置され、前記薄膜層との接合部界面で発生するボイド（ｖｏｉｄ）の移動性を増加させて、前記薄膜層の表面が前記ボイドにより突出することを防止する中間層を含むことを特徴とする接合基板を提供する。
【解決手段】このために、本発明は、基板；前記基板上に接合され、前記基板と化学組成が異なる薄膜層；及び、前記基板と前記薄膜層との間に配置され、前記薄膜層との接合部界面で発生するボイド（ｖｏｉｄ）の移動性を増加させて、前記薄膜層の表面が前記ボイドにより突出することを防止する中間層を含むことを特徴とする接合基板を提供する。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、接合基板及びその製造方法に関し、より詳細には、表面粗さが改善された接合基板及びその製造方法に関する。
【背景技術】
【０００２】
レーザーダイオードや発光ダイオード等といった半導体素子の性能及び寿命は、素子を構成するいくつかの要素によって決定されるが、特に、素子が積層されるベース基板によって多くの影響を受けることになる。これにより、良質の半導体基板の製造のためのいくつかの方法が提案されているなかで、III‐Ｖ族化合物半導体基板に対する関心が高まっている。
【０００３】
ここで、代表的なIII‐Ｖ族化合物半導体基板としてＧａＮ基板を挙げることができる。ＧａＮ基板は、ＧａＡｓ基板、ＩｎＰ基板等とともに、半導体素子に適用されているが、ＧａＡｓ基板及びＩｎＰ基板に比べて製造費用が非常に高い。これにより、ＧａＮ基板が利用されている半導体素子の製造費用もまた非常に高くなることになる、このようにＧａＮ基板の製造費用が相対的に高い理由は、次のとおりである。
【０００４】
すなわち、ＧａＡｓ基板及びＩｎＰ基板に対しては、ブリッジマン法、チョクラルスキー法等の液相法により結晶成長を行うため結晶成長速度が速く、たとえば、１００時間程度の結晶成長時間で厚さ２００ｍｍ以上の大きなＧａＡｓ結晶質バルク及びＩｎＰ結晶質バルクを容易に得ることができるため、こうした厚さの大きな結晶質バルクからそれぞれ厚さ２００μｍ〜４００μｍ程度のＧａＡｓ及びＩｎＰ基板を大量に、たとえば、１００個以上切り出すことができる。
【０００５】
これに対し、ＧａＮ基板に対しては、ＨＶＰＥ（ｈｙｄｒｉｄｅ ｖａｐｏｒ ｐｈａｓｅ ｅｐｉｔａｘｙ）法、ＭＯＣＶＤ法（ｍｅｔａｌ ｏｒｇａｎｉｃ ｃｈｅｍｉｃａｌ ｖａｐｏｒ ｄｅｐｏｓｉｔｉｏｎ）法等の気相法によって結晶成長を行うため結晶成長速度が遅く、たとえば、１００時間程度の結晶成長時間の間に厚さ１０ｍｍ程度のＧａＮ結晶質バルクしか得ることができない。こうした厚さの結晶からは厚さ２００μｍ〜４００μｍ程度のＧａＮ基板を少量、たとえば、１０個程度しか切り出すことができない。
【０００６】
しかし、ＧａＮ基板の切り出し個数を増加させるために、ＧａＮ結晶質バルクから切り出すＧａＮ膜の厚さを薄くすると、機械的強度が低下して、自立基板となることができない。したがって、ＧａＮ結晶質バルクから切り出されるＧａＮ薄膜層の強度を補強する方法が要求されている。
【０００７】
従来のＧａＮ薄膜層の補強方法には、ＧａＮとは化学組成が異なる異種基板、たとえば、Ｓｉ基板にＧａＮ薄膜層を接合した基板（以下、接合基板という）を製造する方法がある。しかし、従来の接合基板の製造方法により製造した接合基板は、ＧａＮ薄膜層上に半導体層を積層させる工程中にＧａＮ薄膜層が異種基板から剥離されやすいという問題がある。
【０００８】
これを解決するために、イオン注入を通じた薄膜層分離方法が提案されている。この方法は、異種基板と接合されるＧａＮ結晶質バルクの一面に水素、ヘリウム又は窒素イオンの照射を介し注入させてイオン注入層、すなわち、損傷層を形成し、損傷層が形成されたＧａＮ結晶質バルクを異種基板に直接接合及び熱処理した後、損傷層上のＧａＮ結晶質バルクを分離させてＧａＮ薄膜層の接合された接合基板を製造する。
【０００９】
しかしながら、従来には、異種基板の接合時に接合部界面の洗浄及び表面処理工程に伴う残存物による気泡（ｂｕｂｂｌｅ）が形成されて、ボイド（ｖｏｉｄ）の形態で存在する。そして、その後、高温における熱処理過程を経るなかで気泡が拡大及び膨張して、ＧａＮ転移層（ｔｒａｎｓｆｅｒｒｅｄ ｌａｙｅｒ）、すなわち、ＧａＮ薄膜層の表面粗さ及び接合状態を悪化させる原因として作用する。すなわち、接合部界面に形成されたボイドは、略円形形態でＧａＮ転移層の全面に多数分布することになり、熱処理過程を介して膨張及び拡大されて、接合部界面に閉じ込められた形態で存在することになるが、こうしたボイドにより、ＧａＮ薄膜層の表面には、ボイドの嵩に相応する円形の突起部が形成される。さらに、こうした円形の突起部によりラフ（ｒｏｕｇｈ）となったＧａＮ薄膜層の表面は、３次元的な立体形、すなわち、平坦でない面をなすため、後工程、たとえば、ＬＥＤ用エピ再成長（ｅｐｉ ｒｅｇｒｏｗｔｈ）及び蒸着工程時に多くの問題点をもたらすことになる。
【発明の概要】
【発明が解決しようとする課題】
【００１０】
本発明は、上述したような従来技術の問題点を解決するために案出されたものであり、本発明の目的は、表面粗さが改善された接合基板及びその製造方法を提供することである。
【課題を解決するための手段】
【００１１】
このために、本発明は、基板；前記基板上に接合され、前記基板と化学組成が異なる薄膜層；及び、前記基板と前記薄膜層との間に配置され、前記基板よりも気泡の拡散性が大きい中間層を含むことを特徴とする接合基板を提供する。
【００１２】
ここで、前記基板は、シリコンからなり、前記薄膜層は、窒化物半導体材料からなってよい。
【００１３】
このとき、前記薄膜層の厚さは、０．１〜１００μｍであってよい。
【００１４】
そして、前記中間層は、前記基板よりも密度が低い物質からなってよい。
【００１５】
また、前記中間層は、ＳｉＯ２からなってよい。
【００１６】
一方、本発明は、基板、前記基板と化学組成が異なる結晶質バルク及び中間層を準備するステップ；前記基板上に、前記基板よりも気泡の拡散性が大きい中間層を蒸着させる蒸着ステップ；前記中間層上に前記結晶質バルクを接合させ、前記結晶質バルクとの接合部界面で発生する気泡を、前記中間層を介して排出させる接合ステップ；及び、前記結晶質バルクを分離させて前記中間層上に薄膜層を形成する分離ステップを含むことを特徴とする接合基板の製造方法を提供する。
【００１７】
ここで、前記接合ステップの進行前に、前記中間層と接合される前記結晶質バルクの接合面から所定の深さにイオンを注入してイオン注入層を形成するイオン注入ステップをさらに含んでよい。
【００１８】
このとき、前記イオン注入ステップにおいては、水素、ヘリウム及び窒素からなる候補群より選択されたいずれか一つを、注入されるイオンとして使用してよい。
【００１９】
そして、前記薄膜層分離ステップにおいては、前記結晶質バルクを加熱して、前記イオン注入層を境界に、前記結晶質バルクを分離させてよい。
【００２０】
また、前記薄膜層分離ステップにおいては、切断により前記結晶質バルクを分離させてよい。
【００２１】
また、前記薄膜層の厚さが０．１〜１００μｍとなるように、前記結晶質バルクを分離させてよい。
【００２２】
さらに、前記基板は、シリコン基板であり、前記結晶質バルクは、窒化物半導体材料であってよい。この他に、サファイア基板も、前記基板として使用されてもよい。
【００２３】
このとき、前記中間層は、前記基板よりも密度が低い物質からなってよい。
【００２４】
また、前記中間層は、ＳｉＯ２からなってよい。この他に、前記中間層は、ＢＮからなってもよい。
【発明の効果】
【００２５】
本発明によれば、互いに接合されるシリコン基板とＧａＮ薄膜層との間に、ボイドの移動性を増加させる役割をする中間層を配置させることにより、接合部界面のボイドの個数及び広さを低減させ、接合面積を増大させることができ、また、これを通じて、ＧａＮ薄膜層の表面粗さを改善させることができる。
【００２６】
また、本発明によれば、ＭＯＣＶＤエピ工程時の結晶再成長と蒸着工程を容易にして高品質の単結晶成長を可能にすることにより、究極的に、ＬＥＤ素子の特性を向上させることができる。
【図面の簡単な説明】
【００２７】
【図１】本発明の実施例による接合基板を示した断面図である。
【図２】本発明の実施例による接合基板においてボイドの移動を示した模式図である。
【図３】本発明の実施例による接合基板と従来技術による接合基板の接合部界面を光学顕微鏡で撮影した写真である。
【図４】本発明の実施例による接合基板を製造工程順に示した工程図である。
【図５】本発明の実施例による接合基板を製造工程順に示した工程図である。
【図６】本発明の実施例による接合基板を製造工程順に示した工程図である。
【図７】本発明の実施例による接合基板を製造工程順に示した工程図である。
【発明を実施するための形態】
【００２８】
以下では、添付された図面を参照しつつ、本発明の実施例による接合基板及びその製造方法について詳細に説明する。
【００２９】
なお、本発明を説明するにあたり、関連する公知の機能或いは構成についての具体的な説明が本発明の要旨を不必要に曖昧にすると判断される場合、その詳細な説明は省略する。
【００３０】
図１に示したところのように、本発明の実施例による接合基板１００は、互いに化学組成が異なる異種基板を接合させた半導体素子用基板である。かかる接合基板１００は、基板１１０、薄膜層１２０及び中間層１５０を含む。
【００３１】
基板１１０は、薄膜層１２０とは化学組成が異なる物質からなる。たとえば、基板１１０は、垂直型ＬＥＤ素子用基板として優れた電気伝導性を示すシリコン（Ｓｉ）基板からなってよい。かかる基板１１０は、薄膜層１２０の強度補強のために、これを支持する基板としての役割をすることになる。
【００３２】
薄膜層１２０は、基板１１０上に接合される。ここで、薄膜層１２０は、基板１１０と直接接合でなく間接接合をなす。これは、これらの間に配置される中間層１５０のためであるが、これについては後に詳細に説明することとする。本発明の実施例において、薄膜層１２０は、窒化物半導体物質からなってよい。たとえば、薄膜層１２０は、III‐Ｖ族化合物であるＧａＮ系窒化物半導体物質からなってよい。しかしながら、本発明において、薄膜層１２０をＧａＮ系窒化物半導体物質に特に限定するものではない。すなわち、薄膜層１２０としては、ＧａＮ系窒化物半導体物質の他にも、ＡｌＮといった窒化物半導体物質が使用されてよい。また、薄膜層１２０としては、窒化物半導体物質の他にも、ＧａＡｓ、ＩｎＰ等からなる候補物質から選択されたいずれか一つの物質が使用されてよい。かかる薄膜層１２０は、０．１〜１００μｍの厚さで形成されることが好ましい。このとき、薄膜層１２０は、ＨＶＰＥ法、ＨＤＣ法等の方法を通じて成長した結晶質バルク（図５の１２０ａ）から前記厚さを有するように分離されて形成されてよいが、かかる薄膜層１２０の形成方法については、後述する接合基板の製造方法において、より詳細に説明することとする。
【００３３】
中間層１５０は、基板１１０と薄膜層１２０との間に配置される。かかる中間層１５０は、異種基板間の接合の際に接合部界面１３１で発生するボイド（ｖｏｉｄ）３０の移動性を増加させて、薄膜層１２０の表面にボイド３０による突起部２０が形成されることを防止する役割をする。すなわち、基板１１０と薄膜層１２０との接合及び熱処理の際、これらの接合面には気泡（ｂｕｂｂｌｅ）が発生し、隣り合う気泡同士の結合を通じて拡大する一方、界面外に移動できずに独立した形態、すなわち、ボイド３０を形成することになる。これを防止するために、本発明においては、図２に示したところのように、ボイド３０の移動性を増加させる中間層１５０を基板１１０と薄膜層１２０との間に配置して、発生する気泡を移動及び拡散させて接合部界面１３１外への排出を活性化させる。そして、これを通じ、ボイド３０の個数及び広さを減らし、全体的な接合面積を増大させることができる。また、中間層１５０を介して、接合部界面１３１のボイド３０が減少すると、ボイド３０により形成された薄膜層１２０表面の突起部２０を低減させて表面粗さを改善することができるが、このことは、ＭＯＣＶＤエピ工程時の結晶再成長と蒸着工程を容易にして高品質の単結晶成長を可能にすることにより、究極的に、ＬＥＤ素子の特性を向上させることができるようになる。このために、中間層は、基板よりも気泡の拡散性が大きくなければならない。好ましくは、中間層は、基板よりも密度が低い物質からなる。たとえば、基板１１０が２．３３ｇ／ｃｍ３の密度を有するシリコン（Ｓｉ）基板からなる場合、中間層１５０は、シリコン（Ｓｉ）よりも密度が低い物質からなり、ボイドの排出経路（ｐａｔｈ）を容易に提供することができるが、たとえば、２．２ｇ／ｃｍ３の密度を有するＳｉＯ２からなってよい。
【００３４】
図３は、本発明の実施例による接合基板と従来技術による接合基板の接合部界面を光学顕微鏡で撮影した写真であり、図３の写真から見られるところのように、本発明の実施例による接合基板（ｂ）のボイド３０の大きさと個数が、従来技術による接合基板（ａ）よりも顕著に減少していることを肉眼で確認することができる。
【００３５】
以下、本発明の実施例による接合基板の製造方法について、図４〜図７を参照しつつ説明することにする。
【００３６】
本発明の実施例による接合基板の製造方法は、準備ステップ、蒸着ステップ、接合ステップ及び分離ステップを含む。
【００３７】
まず、準備ステップは、基板１１０、結晶質バルク１２０ａを準備するステップである。ここで、結晶質バルク１２０ａとしては、窒化物半導体物質を使用してよいが、たとえば、III‐Ｖ族化合物であるＧａＮ系窒化物半導体物質を使用してよい。そして、この他にも、結晶質バルク１２０ａとして、ＡｌＮ、ＧａＡｓ、ＩｎＰ等の物質もまた使用してよい。このように、準備された結晶質バルク１２０ａは、後続工程として行われる基板１１０との接合のために、その表面を研磨することが好ましい。たとえば、結晶質バルク１２０ａがＧａＮである場合、結晶質バルク１２０ａのＮ表面（窒素原子表面）を研磨して鏡面に形成してよい。このとき、このＮ表面が接合面となり、これと反対側の表面には、Ｇａ表面（ガリウム原子表面）が現れることとなる。これとともに、接合強度を高めるために、接合面への研磨を通じて最大表面粗さ（Ｒｍａｘ）を制御するとともに、接合面への研磨後、エッチング工程を行って接合面の平均表面粗さ（Ｒａ）を制御してよい。このとき、接合面の最大表面粗さ（Ｒｍａｘ）は１０μｍ以下、平均表面粗さ（Ｒａ）は１ｎｍ以下に制御することが好ましい。
【００３８】
一方、基板１１０としては、結晶質バルク１２０ａと化学組成が異なる物質を使用してよく、たとえば、シリコン基板を使用してよい。
【００３９】
次に、図４に示したところのように、蒸着ステップは、基板１１０の一面に、後続工程を通じて形成される薄膜層１２０との接合部界面１３１で発生するボイド３０の移動性を増加させて、薄膜層１２０の表面がボイド３０により突出することを防止する中間層１５０を蒸着させるステップである。ここで、中間層１５０の蒸着には、熱処理炉や化学気相蒸着法等の方法が使用されてよい。
【００４０】
次に、図５に示したところのように、接合ステップは、中間層１５０の一面に結晶質バルク１２０ａを接合させるステップである。ここで、図６に示したところのように、接合ステップの進行前に、中間層１５０と接合される結晶質バルク１２０ａの接合面から所定の深さにイオンを注入してイオン注入層を形成してよい。このとき、結晶質バルク１２０ａの接合面から内側に０．１〜１００μｍの深さにイオンを注入させて、その位置にイオン注入層を形成させることが好ましい。ここで、かかるイオン注入層は、後続工程の際、０．１〜１００μｍの厚さを有する薄膜層１２０形成のための分離工程の境界面として作用することになる。
【００４１】
かかるイオン注入層形成のために注入されるイオンとしては、水素、ヘリウム又は窒素のうちいずれか一つを選択して使用してよい。そして、このようなイオン注入は、イオン注入装置（図示せず）を使用して行ってよい。
【００４２】
すなわち、接合ステップにおいては、このようにイオン注入層が形成された結晶質バルク１２０ａを中間層１５０の一面に接合させる。このとき、接合ステップにおいては、熱と圧力をともに加えて結晶質バルク１２０ａを接合させてよく、また熱又は圧力のうちいずれか一つを加えて接合させてもよい。
【００４３】
次に、図７に示したところのように、分離ステップは、結晶質バルク１２０ａの内部に形成されているイオン注入層を境界面として、結晶質バルク１２０ａを分離させるステップであり、これを通じて、基板１１０及び中間層１５０の積層体に結晶質バルク１２０ａから分離された結晶質薄膜層１２０を形成するステップである。このとき、薄膜層分離ステップにおいては、結晶質バルク１２０ａを分離させるために、熱処理方法や切断方法を使用してよい。ここで、熱処理方法は、イオン注入層が結晶質バルク１２０ａ内部のうち相対的に浅い位置に形成された場合に有用であり得る。かかる熱処理方法は、優れた精密度を具現することができ、容易に実施することができ、確実に結晶質バルク１２０ａを分離させることができる方法であり、接合された基板１１０、中間層１５０及び結晶質バルク１２０ａを熱処理すると、イオン注入層が脆化（ｅｍｂｒｉｔｔｌｅｍｅｎｔ）され、その部分において結晶薄膜層１２０を残したまま結晶質バルク１２０ａが分離或いは分割される。このとき、熱処理温度は、注入されるイオンの特性に応じて３００〜６００℃に調節され得る。
【００４４】
一方、切断方法は、イオン注入層が結晶質バルク１２０ａ内部において相対的に深い位置に形成された場合に有用であり得る。切断方法も、熱処理方法と同様に、優れた精密度を具現することができ、容易に実施することができ、確実に結晶質バルク１２０ａを分離させることができる方法である。
【００４５】
このように、熱処理又は切断のうちいずれかの方法を通じて結晶質バルク１２０ａを分離させると、基板１１０、中間層１５０及び薄膜層１２０からなる接合基板１００の製造が完了する。
【００４６】
このとき、一部がイオン注入層を境界に薄膜層１２０として分離され、残った結晶質バルク１２０ａは、他の接合基板１００の薄膜層１２０の形成に使用される。すなわち、一つの結晶質バルク１２０ａで、数十〜数百個の接合基板１００に適用される薄膜層１２０を作製することができる。
【００４７】
以上のように、本発明は、限定された実施例と図面により説明されたが、本発明は前記実施例に限定されるものではなく、本発明が属する分野における通常の知識を有する者であれば、かかる記載から、多様な変更及び変形が可能である。
【００４８】
それゆえ、本発明の範囲は、説明された実施例に局限されて定められてはならず、後述する特許請求の範囲だけでなく、特許請求の範囲と均等なものにより定められなければならない。
【符号の説明】
【００４９】
１００：接合基板
１１０：基板
１２０：薄膜層
１３１：接合部界面
１５０：中間層
２０：突起部
３０：ボイド
【技術分野】
【０００１】
本発明は、接合基板及びその製造方法に関し、より詳細には、表面粗さが改善された接合基板及びその製造方法に関する。
【背景技術】
【０００２】
レーザーダイオードや発光ダイオード等といった半導体素子の性能及び寿命は、素子を構成するいくつかの要素によって決定されるが、特に、素子が積層されるベース基板によって多くの影響を受けることになる。これにより、良質の半導体基板の製造のためのいくつかの方法が提案されているなかで、III‐Ｖ族化合物半導体基板に対する関心が高まっている。
【０００３】
ここで、代表的なIII‐Ｖ族化合物半導体基板としてＧａＮ基板を挙げることができる。ＧａＮ基板は、ＧａＡｓ基板、ＩｎＰ基板等とともに、半導体素子に適用されているが、ＧａＡｓ基板及びＩｎＰ基板に比べて製造費用が非常に高い。これにより、ＧａＮ基板が利用されている半導体素子の製造費用もまた非常に高くなることになる、このようにＧａＮ基板の製造費用が相対的に高い理由は、次のとおりである。
【０００４】
すなわち、ＧａＡｓ基板及びＩｎＰ基板に対しては、ブリッジマン法、チョクラルスキー法等の液相法により結晶成長を行うため結晶成長速度が速く、たとえば、１００時間程度の結晶成長時間で厚さ２００ｍｍ以上の大きなＧａＡｓ結晶質バルク及びＩｎＰ結晶質バルクを容易に得ることができるため、こうした厚さの大きな結晶質バルクからそれぞれ厚さ２００μｍ〜４００μｍ程度のＧａＡｓ及びＩｎＰ基板を大量に、たとえば、１００個以上切り出すことができる。
【０００５】
これに対し、ＧａＮ基板に対しては、ＨＶＰＥ（ｈｙｄｒｉｄｅ ｖａｐｏｒ ｐｈａｓｅ ｅｐｉｔａｘｙ）法、ＭＯＣＶＤ法（ｍｅｔａｌ ｏｒｇａｎｉｃ ｃｈｅｍｉｃａｌ ｖａｐｏｒ ｄｅｐｏｓｉｔｉｏｎ）法等の気相法によって結晶成長を行うため結晶成長速度が遅く、たとえば、１００時間程度の結晶成長時間の間に厚さ１０ｍｍ程度のＧａＮ結晶質バルクしか得ることができない。こうした厚さの結晶からは厚さ２００μｍ〜４００μｍ程度のＧａＮ基板を少量、たとえば、１０個程度しか切り出すことができない。
【０００６】
しかし、ＧａＮ基板の切り出し個数を増加させるために、ＧａＮ結晶質バルクから切り出すＧａＮ膜の厚さを薄くすると、機械的強度が低下して、自立基板となることができない。したがって、ＧａＮ結晶質バルクから切り出されるＧａＮ薄膜層の強度を補強する方法が要求されている。
【０００７】
従来のＧａＮ薄膜層の補強方法には、ＧａＮとは化学組成が異なる異種基板、たとえば、Ｓｉ基板にＧａＮ薄膜層を接合した基板（以下、接合基板という）を製造する方法がある。しかし、従来の接合基板の製造方法により製造した接合基板は、ＧａＮ薄膜層上に半導体層を積層させる工程中にＧａＮ薄膜層が異種基板から剥離されやすいという問題がある。
【０００８】
これを解決するために、イオン注入を通じた薄膜層分離方法が提案されている。この方法は、異種基板と接合されるＧａＮ結晶質バルクの一面に水素、ヘリウム又は窒素イオンの照射を介し注入させてイオン注入層、すなわち、損傷層を形成し、損傷層が形成されたＧａＮ結晶質バルクを異種基板に直接接合及び熱処理した後、損傷層上のＧａＮ結晶質バルクを分離させてＧａＮ薄膜層の接合された接合基板を製造する。
【０００９】
しかしながら、従来には、異種基板の接合時に接合部界面の洗浄及び表面処理工程に伴う残存物による気泡（ｂｕｂｂｌｅ）が形成されて、ボイド（ｖｏｉｄ）の形態で存在する。そして、その後、高温における熱処理過程を経るなかで気泡が拡大及び膨張して、ＧａＮ転移層（ｔｒａｎｓｆｅｒｒｅｄ ｌａｙｅｒ）、すなわち、ＧａＮ薄膜層の表面粗さ及び接合状態を悪化させる原因として作用する。すなわち、接合部界面に形成されたボイドは、略円形形態でＧａＮ転移層の全面に多数分布することになり、熱処理過程を介して膨張及び拡大されて、接合部界面に閉じ込められた形態で存在することになるが、こうしたボイドにより、ＧａＮ薄膜層の表面には、ボイドの嵩に相応する円形の突起部が形成される。さらに、こうした円形の突起部によりラフ（ｒｏｕｇｈ）となったＧａＮ薄膜層の表面は、３次元的な立体形、すなわち、平坦でない面をなすため、後工程、たとえば、ＬＥＤ用エピ再成長（ｅｐｉ ｒｅｇｒｏｗｔｈ）及び蒸着工程時に多くの問題点をもたらすことになる。
【発明の概要】
【発明が解決しようとする課題】
【００１０】
本発明は、上述したような従来技術の問題点を解決するために案出されたものであり、本発明の目的は、表面粗さが改善された接合基板及びその製造方法を提供することである。
【課題を解決するための手段】
【００１１】
このために、本発明は、基板；前記基板上に接合され、前記基板と化学組成が異なる薄膜層；及び、前記基板と前記薄膜層との間に配置され、前記基板よりも気泡の拡散性が大きい中間層を含むことを特徴とする接合基板を提供する。
【００１２】
ここで、前記基板は、シリコンからなり、前記薄膜層は、窒化物半導体材料からなってよい。
【００１３】
このとき、前記薄膜層の厚さは、０．１〜１００μｍであってよい。
【００１４】
そして、前記中間層は、前記基板よりも密度が低い物質からなってよい。
【００１５】
また、前記中間層は、ＳｉＯ２からなってよい。
【００１６】
一方、本発明は、基板、前記基板と化学組成が異なる結晶質バルク及び中間層を準備するステップ；前記基板上に、前記基板よりも気泡の拡散性が大きい中間層を蒸着させる蒸着ステップ；前記中間層上に前記結晶質バルクを接合させ、前記結晶質バルクとの接合部界面で発生する気泡を、前記中間層を介して排出させる接合ステップ；及び、前記結晶質バルクを分離させて前記中間層上に薄膜層を形成する分離ステップを含むことを特徴とする接合基板の製造方法を提供する。
【００１７】
ここで、前記接合ステップの進行前に、前記中間層と接合される前記結晶質バルクの接合面から所定の深さにイオンを注入してイオン注入層を形成するイオン注入ステップをさらに含んでよい。
【００１８】
このとき、前記イオン注入ステップにおいては、水素、ヘリウム及び窒素からなる候補群より選択されたいずれか一つを、注入されるイオンとして使用してよい。
【００１９】
そして、前記薄膜層分離ステップにおいては、前記結晶質バルクを加熱して、前記イオン注入層を境界に、前記結晶質バルクを分離させてよい。
【００２０】
また、前記薄膜層分離ステップにおいては、切断により前記結晶質バルクを分離させてよい。
【００２１】
また、前記薄膜層の厚さが０．１〜１００μｍとなるように、前記結晶質バルクを分離させてよい。
【００２２】
さらに、前記基板は、シリコン基板であり、前記結晶質バルクは、窒化物半導体材料であってよい。この他に、サファイア基板も、前記基板として使用されてもよい。
【００２３】
このとき、前記中間層は、前記基板よりも密度が低い物質からなってよい。
【００２４】
また、前記中間層は、ＳｉＯ２からなってよい。この他に、前記中間層は、ＢＮからなってもよい。
【発明の効果】
【００２５】
本発明によれば、互いに接合されるシリコン基板とＧａＮ薄膜層との間に、ボイドの移動性を増加させる役割をする中間層を配置させることにより、接合部界面のボイドの個数及び広さを低減させ、接合面積を増大させることができ、また、これを通じて、ＧａＮ薄膜層の表面粗さを改善させることができる。
【００２６】
また、本発明によれば、ＭＯＣＶＤエピ工程時の結晶再成長と蒸着工程を容易にして高品質の単結晶成長を可能にすることにより、究極的に、ＬＥＤ素子の特性を向上させることができる。
【図面の簡単な説明】
【００２７】
【図１】本発明の実施例による接合基板を示した断面図である。
【図２】本発明の実施例による接合基板においてボイドの移動を示した模式図である。
【図３】本発明の実施例による接合基板と従来技術による接合基板の接合部界面を光学顕微鏡で撮影した写真である。
【図４】本発明の実施例による接合基板を製造工程順に示した工程図である。
【図５】本発明の実施例による接合基板を製造工程順に示した工程図である。
【図６】本発明の実施例による接合基板を製造工程順に示した工程図である。
【図７】本発明の実施例による接合基板を製造工程順に示した工程図である。
【発明を実施するための形態】
【００２８】
以下では、添付された図面を参照しつつ、本発明の実施例による接合基板及びその製造方法について詳細に説明する。
【００２９】
なお、本発明を説明するにあたり、関連する公知の機能或いは構成についての具体的な説明が本発明の要旨を不必要に曖昧にすると判断される場合、その詳細な説明は省略する。
【００３０】
図１に示したところのように、本発明の実施例による接合基板１００は、互いに化学組成が異なる異種基板を接合させた半導体素子用基板である。かかる接合基板１００は、基板１１０、薄膜層１２０及び中間層１５０を含む。
【００３１】
基板１１０は、薄膜層１２０とは化学組成が異なる物質からなる。たとえば、基板１１０は、垂直型ＬＥＤ素子用基板として優れた電気伝導性を示すシリコン（Ｓｉ）基板からなってよい。かかる基板１１０は、薄膜層１２０の強度補強のために、これを支持する基板としての役割をすることになる。
【００３２】
薄膜層１２０は、基板１１０上に接合される。ここで、薄膜層１２０は、基板１１０と直接接合でなく間接接合をなす。これは、これらの間に配置される中間層１５０のためであるが、これについては後に詳細に説明することとする。本発明の実施例において、薄膜層１２０は、窒化物半導体物質からなってよい。たとえば、薄膜層１２０は、III‐Ｖ族化合物であるＧａＮ系窒化物半導体物質からなってよい。しかしながら、本発明において、薄膜層１２０をＧａＮ系窒化物半導体物質に特に限定するものではない。すなわち、薄膜層１２０としては、ＧａＮ系窒化物半導体物質の他にも、ＡｌＮといった窒化物半導体物質が使用されてよい。また、薄膜層１２０としては、窒化物半導体物質の他にも、ＧａＡｓ、ＩｎＰ等からなる候補物質から選択されたいずれか一つの物質が使用されてよい。かかる薄膜層１２０は、０．１〜１００μｍの厚さで形成されることが好ましい。このとき、薄膜層１２０は、ＨＶＰＥ法、ＨＤＣ法等の方法を通じて成長した結晶質バルク（図５の１２０ａ）から前記厚さを有するように分離されて形成されてよいが、かかる薄膜層１２０の形成方法については、後述する接合基板の製造方法において、より詳細に説明することとする。
【００３３】
中間層１５０は、基板１１０と薄膜層１２０との間に配置される。かかる中間層１５０は、異種基板間の接合の際に接合部界面１３１で発生するボイド（ｖｏｉｄ）３０の移動性を増加させて、薄膜層１２０の表面にボイド３０による突起部２０が形成されることを防止する役割をする。すなわち、基板１１０と薄膜層１２０との接合及び熱処理の際、これらの接合面には気泡（ｂｕｂｂｌｅ）が発生し、隣り合う気泡同士の結合を通じて拡大する一方、界面外に移動できずに独立した形態、すなわち、ボイド３０を形成することになる。これを防止するために、本発明においては、図２に示したところのように、ボイド３０の移動性を増加させる中間層１５０を基板１１０と薄膜層１２０との間に配置して、発生する気泡を移動及び拡散させて接合部界面１３１外への排出を活性化させる。そして、これを通じ、ボイド３０の個数及び広さを減らし、全体的な接合面積を増大させることができる。また、中間層１５０を介して、接合部界面１３１のボイド３０が減少すると、ボイド３０により形成された薄膜層１２０表面の突起部２０を低減させて表面粗さを改善することができるが、このことは、ＭＯＣＶＤエピ工程時の結晶再成長と蒸着工程を容易にして高品質の単結晶成長を可能にすることにより、究極的に、ＬＥＤ素子の特性を向上させることができるようになる。このために、中間層は、基板よりも気泡の拡散性が大きくなければならない。好ましくは、中間層は、基板よりも密度が低い物質からなる。たとえば、基板１１０が２．３３ｇ／ｃｍ３の密度を有するシリコン（Ｓｉ）基板からなる場合、中間層１５０は、シリコン（Ｓｉ）よりも密度が低い物質からなり、ボイドの排出経路（ｐａｔｈ）を容易に提供することができるが、たとえば、２．２ｇ／ｃｍ３の密度を有するＳｉＯ２からなってよい。
【００３４】
図３は、本発明の実施例による接合基板と従来技術による接合基板の接合部界面を光学顕微鏡で撮影した写真であり、図３の写真から見られるところのように、本発明の実施例による接合基板（ｂ）のボイド３０の大きさと個数が、従来技術による接合基板（ａ）よりも顕著に減少していることを肉眼で確認することができる。
【００３５】
以下、本発明の実施例による接合基板の製造方法について、図４〜図７を参照しつつ説明することにする。
【００３６】
本発明の実施例による接合基板の製造方法は、準備ステップ、蒸着ステップ、接合ステップ及び分離ステップを含む。
【００３７】
まず、準備ステップは、基板１１０、結晶質バルク１２０ａを準備するステップである。ここで、結晶質バルク１２０ａとしては、窒化物半導体物質を使用してよいが、たとえば、III‐Ｖ族化合物であるＧａＮ系窒化物半導体物質を使用してよい。そして、この他にも、結晶質バルク１２０ａとして、ＡｌＮ、ＧａＡｓ、ＩｎＰ等の物質もまた使用してよい。このように、準備された結晶質バルク１２０ａは、後続工程として行われる基板１１０との接合のために、その表面を研磨することが好ましい。たとえば、結晶質バルク１２０ａがＧａＮである場合、結晶質バルク１２０ａのＮ表面（窒素原子表面）を研磨して鏡面に形成してよい。このとき、このＮ表面が接合面となり、これと反対側の表面には、Ｇａ表面（ガリウム原子表面）が現れることとなる。これとともに、接合強度を高めるために、接合面への研磨を通じて最大表面粗さ（Ｒｍａｘ）を制御するとともに、接合面への研磨後、エッチング工程を行って接合面の平均表面粗さ（Ｒａ）を制御してよい。このとき、接合面の最大表面粗さ（Ｒｍａｘ）は１０μｍ以下、平均表面粗さ（Ｒａ）は１ｎｍ以下に制御することが好ましい。
【００３８】
一方、基板１１０としては、結晶質バルク１２０ａと化学組成が異なる物質を使用してよく、たとえば、シリコン基板を使用してよい。
【００３９】
次に、図４に示したところのように、蒸着ステップは、基板１１０の一面に、後続工程を通じて形成される薄膜層１２０との接合部界面１３１で発生するボイド３０の移動性を増加させて、薄膜層１２０の表面がボイド３０により突出することを防止する中間層１５０を蒸着させるステップである。ここで、中間層１５０の蒸着には、熱処理炉や化学気相蒸着法等の方法が使用されてよい。
【００４０】
次に、図５に示したところのように、接合ステップは、中間層１５０の一面に結晶質バルク１２０ａを接合させるステップである。ここで、図６に示したところのように、接合ステップの進行前に、中間層１５０と接合される結晶質バルク１２０ａの接合面から所定の深さにイオンを注入してイオン注入層を形成してよい。このとき、結晶質バルク１２０ａの接合面から内側に０．１〜１００μｍの深さにイオンを注入させて、その位置にイオン注入層を形成させることが好ましい。ここで、かかるイオン注入層は、後続工程の際、０．１〜１００μｍの厚さを有する薄膜層１２０形成のための分離工程の境界面として作用することになる。
【００４１】
かかるイオン注入層形成のために注入されるイオンとしては、水素、ヘリウム又は窒素のうちいずれか一つを選択して使用してよい。そして、このようなイオン注入は、イオン注入装置（図示せず）を使用して行ってよい。
【００４２】
すなわち、接合ステップにおいては、このようにイオン注入層が形成された結晶質バルク１２０ａを中間層１５０の一面に接合させる。このとき、接合ステップにおいては、熱と圧力をともに加えて結晶質バルク１２０ａを接合させてよく、また熱又は圧力のうちいずれか一つを加えて接合させてもよい。
【００４３】
次に、図７に示したところのように、分離ステップは、結晶質バルク１２０ａの内部に形成されているイオン注入層を境界面として、結晶質バルク１２０ａを分離させるステップであり、これを通じて、基板１１０及び中間層１５０の積層体に結晶質バルク１２０ａから分離された結晶質薄膜層１２０を形成するステップである。このとき、薄膜層分離ステップにおいては、結晶質バルク１２０ａを分離させるために、熱処理方法や切断方法を使用してよい。ここで、熱処理方法は、イオン注入層が結晶質バルク１２０ａ内部のうち相対的に浅い位置に形成された場合に有用であり得る。かかる熱処理方法は、優れた精密度を具現することができ、容易に実施することができ、確実に結晶質バルク１２０ａを分離させることができる方法であり、接合された基板１１０、中間層１５０及び結晶質バルク１２０ａを熱処理すると、イオン注入層が脆化（ｅｍｂｒｉｔｔｌｅｍｅｎｔ）され、その部分において結晶薄膜層１２０を残したまま結晶質バルク１２０ａが分離或いは分割される。このとき、熱処理温度は、注入されるイオンの特性に応じて３００〜６００℃に調節され得る。
【００４４】
一方、切断方法は、イオン注入層が結晶質バルク１２０ａ内部において相対的に深い位置に形成された場合に有用であり得る。切断方法も、熱処理方法と同様に、優れた精密度を具現することができ、容易に実施することができ、確実に結晶質バルク１２０ａを分離させることができる方法である。
【００４５】
このように、熱処理又は切断のうちいずれかの方法を通じて結晶質バルク１２０ａを分離させると、基板１１０、中間層１５０及び薄膜層１２０からなる接合基板１００の製造が完了する。
【００４６】
このとき、一部がイオン注入層を境界に薄膜層１２０として分離され、残った結晶質バルク１２０ａは、他の接合基板１００の薄膜層１２０の形成に使用される。すなわち、一つの結晶質バルク１２０ａで、数十〜数百個の接合基板１００に適用される薄膜層１２０を作製することができる。
【００４７】
以上のように、本発明は、限定された実施例と図面により説明されたが、本発明は前記実施例に限定されるものではなく、本発明が属する分野における通常の知識を有する者であれば、かかる記載から、多様な変更及び変形が可能である。
【００４８】
それゆえ、本発明の範囲は、説明された実施例に局限されて定められてはならず、後述する特許請求の範囲だけでなく、特許請求の範囲と均等なものにより定められなければならない。
【符号の説明】
【００４９】
１００：接合基板
１１０：基板
１２０：薄膜層
１３１：接合部界面
１５０：中間層
２０：突起部
３０：ボイド
【特許請求の範囲】
【請求項１】
基板；
前記基板上に配置され、前記基板よりも気泡の拡散性が大きい中間層；及び
前記中間層上に接合され、前記基板と化学組成が異なる薄膜層；
を含むことを特徴とする接合基板。
【請求項２】
前記中間層は、前記基板よりも密度が低い物質からなることを特徴とする、請求項１に記載の接合基板。
【請求項３】
前記基板は、シリコンからなり、前記薄膜層は、窒化物半導体物質からなることを特徴とする、請求項１または２に記載の接合基板。
【請求項４】
前記薄膜層の厚さは、０．１〜１００μｍであることを特徴とする、請求項３に記載の接合基板。
【請求項５】
前記中間層は、ＳｉＯ２からなることを特徴とする、請求項３または４に記載の接合基板。
【請求項６】
基板、前記基板と化学組成が異なる結晶質バルクを準備する準備ステップ；
前記基板上に、前記基板よりも気泡の拡散性が大きい中間層を蒸着させる蒸着ステップ；
前記中間層上に前記結晶質バルクを接合させ、前記結晶質バルクとの接合部界面で発生する気泡を、前記中間層を介して排出させる接合ステップ；及び
前記結晶質バルクを分離させて前記中間層上に薄膜層を形成する分離ステップ；
を含むことを特徴とする接合基板の製造方法。
【請求項７】
前記中間層は、前記基板よりも密度が低い物質からなることを特徴とする、請求項６に記載の接合基板の製造方法。
【請求項８】
前記接合ステップの進行前に、前記中間層と接合される前記結晶質バルクの接合面から所定の深さにイオンを注入してイオン注入層を形成するイオン注入ステップをさらに含むことを特徴とする、請求項７に記載の接合基板の製造方法。
【請求項９】
前記イオン注入ステップにおいては、水素、ヘリウム及び窒素からなる候補群より選択されたいずれか一つを、注入されるイオンとして使用することを特徴とする、請求項８に記載の接合基板の製造方法。
【請求項１０】
前記分離ステップにおいては、前記結晶質バルクを加熱して、前記イオン注入層を境界に、前記結晶質バルクを分離させることを特徴とする、請求項９に記載の接合基板の製造方法。
【請求項１１】
前記分離ステップにおいては、前記結晶質バルクを切断して、前記イオン注入層を境界に、前記結晶質バルクを分離させることを特徴とする、請求項９または１０に記載の接合基板の製造方法。
【請求項１２】
前記薄膜層の厚さが０．１〜１００μｍとなるように、前記結晶質バルクを分離させることを特徴とする、請求項６乃至１１の何れか一項に記載の接合基板の製造方法。
【請求項１３】
前記基板は、シリコン基板であり、前記結晶質バルクは、窒化物半導体物質であることを特徴とする、請求項６乃至１２の何れか一項に記載の接合基板の製造方法。
【請求項１４】
前記中間層は、ＳｉＯ２からなることを特徴とする、請求項６乃至１３の何れか一項に記載の接合基板の製造方法。
【請求項１】
基板；
前記基板上に配置され、前記基板よりも気泡の拡散性が大きい中間層；及び
前記中間層上に接合され、前記基板と化学組成が異なる薄膜層；
を含むことを特徴とする接合基板。
【請求項２】
前記中間層は、前記基板よりも密度が低い物質からなることを特徴とする、請求項１に記載の接合基板。
【請求項３】
前記基板は、シリコンからなり、前記薄膜層は、窒化物半導体物質からなることを特徴とする、請求項１または２に記載の接合基板。
【請求項４】
前記薄膜層の厚さは、０．１〜１００μｍであることを特徴とする、請求項３に記載の接合基板。
【請求項５】
前記中間層は、ＳｉＯ２からなることを特徴とする、請求項３または４に記載の接合基板。
【請求項６】
基板、前記基板と化学組成が異なる結晶質バルクを準備する準備ステップ；
前記基板上に、前記基板よりも気泡の拡散性が大きい中間層を蒸着させる蒸着ステップ；
前記中間層上に前記結晶質バルクを接合させ、前記結晶質バルクとの接合部界面で発生する気泡を、前記中間層を介して排出させる接合ステップ；及び
前記結晶質バルクを分離させて前記中間層上に薄膜層を形成する分離ステップ；
を含むことを特徴とする接合基板の製造方法。
【請求項７】
前記中間層は、前記基板よりも密度が低い物質からなることを特徴とする、請求項６に記載の接合基板の製造方法。
【請求項８】
前記接合ステップの進行前に、前記中間層と接合される前記結晶質バルクの接合面から所定の深さにイオンを注入してイオン注入層を形成するイオン注入ステップをさらに含むことを特徴とする、請求項７に記載の接合基板の製造方法。
【請求項９】
前記イオン注入ステップにおいては、水素、ヘリウム及び窒素からなる候補群より選択されたいずれか一つを、注入されるイオンとして使用することを特徴とする、請求項８に記載の接合基板の製造方法。
【請求項１０】
前記分離ステップにおいては、前記結晶質バルクを加熱して、前記イオン注入層を境界に、前記結晶質バルクを分離させることを特徴とする、請求項９に記載の接合基板の製造方法。
【請求項１１】
前記分離ステップにおいては、前記結晶質バルクを切断して、前記イオン注入層を境界に、前記結晶質バルクを分離させることを特徴とする、請求項９または１０に記載の接合基板の製造方法。
【請求項１２】
前記薄膜層の厚さが０．１〜１００μｍとなるように、前記結晶質バルクを分離させることを特徴とする、請求項６乃至１１の何れか一項に記載の接合基板の製造方法。
【請求項１３】
前記基板は、シリコン基板であり、前記結晶質バルクは、窒化物半導体物質であることを特徴とする、請求項６乃至１２の何れか一項に記載の接合基板の製造方法。
【請求項１４】
前記中間層は、ＳｉＯ２からなることを特徴とする、請求項６乃至１３の何れか一項に記載の接合基板の製造方法。
【図１】
【図２】
【図４】
【図５】
【図６】
【図７】
【図３】
【図２】
【図４】
【図５】
【図６】
【図７】
【図３】
【公開番号】特開２０１３−８９９５７（Ｐ２０１３−８９９５７Ａ）
【公開日】平成２５年５月１３日（２０１３．５．１３）
【国際特許分類】
【出願番号】特願２０１２−２２５０８３（Ｐ２０１２−２２５０８３）
【出願日】平成２４年１０月１０日（２０１２．１０．１０）
【出願人】（５０２４１１２４１）サムスンコーニング精密素材株式会社 (80)
【氏名又は名称原語表記】Ｓａｍｓｕｎｇ Ｃｏｒｎｉｎｇ Ｐｒｅｃｉｓｉｏｎ Ｍａｔｅｒｉａｌｓ Ｃｏ．，Ｌｔｄ．
【住所又は居所原語表記】６４４−１ Ｊｉｎｐｙｅｏｎｇ−ｄｏｎｇ， Ｇｕｍｉ−ｓｉ，Ｇｙｅｏｎｇｓａｎｇｂｕｋ−ｄｏ ７３０−３６０，Ｋｏｒｅａ
【公開日】平成２５年５月１３日（２０１３．５．１３）
【国際特許分類】
【出願日】平成２４年１０月１０日（２０１２．１０．１０）
【出願人】（５０２４１１２４１）サムスンコーニング精密素材株式会社 (80)
【氏名又は名称原語表記】Ｓａｍｓｕｎｇ Ｃｏｒｎｉｎｇ Ｐｒｅｃｉｓｉｏｎ Ｍａｔｅｒｉａｌｓ Ｃｏ．，Ｌｔｄ．
【住所又は居所原語表記】６４４−１ Ｊｉｎｐｙｅｏｎｇ−ｄｏｎｇ， Ｇｕｍｉ−ｓｉ，Ｇｙｅｏｎｇｓａｎｇｂｕｋ−ｄｏ ７３０−３６０，Ｋｏｒｅａ
[ Back to top ]