接続孔を形成する工程を有する配線構造の形成方法
【目的】 接続孔を形成する工程を有する配線構造の形成について、段差のある下地上に形成した層間絶縁膜に深さの異なる接続孔を形成する場合も、オーバーエッチングの問題が生じず、よって特性の良好な配線構造が得られる技術を提供する。
【構成】 半導体装置製造における多層ポリＳｉ配線プロセス等について、ＳｉＯ2 等から成る段差を有する下地１上に形成した層間絶縁膜３に接続孔５ａ，５ｂを形成する際、段差底部１ａに該当する層間絶縁膜３に深い接続孔５ａを形成し、段差上部１ｂに該当する層間絶縁膜に浅い接続孔５ｂを形成することを同時に行う場合に、上記浅い接続孔５ｂの形成部位の底部にＳｉＮ等のエッチング速度の小さい材料層１１ｂを予め形成しておく。
【構成】 半導体装置製造における多層ポリＳｉ配線プロセス等について、ＳｉＯ2 等から成る段差を有する下地１上に形成した層間絶縁膜３に接続孔５ａ，５ｂを形成する際、段差底部１ａに該当する層間絶縁膜３に深い接続孔５ａを形成し、段差上部１ｂに該当する層間絶縁膜に浅い接続孔５ｂを形成することを同時に行う場合に、上記浅い接続孔５ｂの形成部位の底部にＳｉＮ等のエッチング速度の小さい材料層１１ｂを予め形成しておく。
【発明の詳細な説明】
【０００１】
【産業上の利用分野】本発明は、接続孔を形成する工程を有する配線構造の形成方法に関する。本発明は、接続孔を備えた各種の配線構造について内用でき、例えば半導体装置における配線構造についてこれを形成する場合に利用することができる。
【０００２】
【従来の技術】半導体装置の製造においては、平坦化した層間絶縁膜に接続孔を開孔する工程が行われることがあるが、この場合、層間絶縁膜に段差があると、段差上部（層間膜の膜厚がその部分は小さい）に形成される接続孔と、段差下部（層間膜の膜厚がその部分は大きい）に形成される接続孔とでは、深さが異なることになる。このような接続孔を同時にエッチングで形成すると、浅い接続孔には過剰にエッチングがかかることになって、不都合が生ずることがある。
【０００３】例えば、この問題は、多層配線構造を備える半導体装置について見られる。即ち、最近のＬＳＩ等では、デバイス特性の向上や微細化への対応のため多層配線特に多層ポリＳｉ配線等の多層配線プロセスが使われている。特にメモリーではセル内と周辺回路内で多層ポリＳｉ配線の使い方が異なるため、それらで配線の下部（例えばＡｌ配線の下地）の高さが異なってくる。このため、例えば図９に示すように下地１の高さが異なって段差となっているところにＡｌ配線２ａ，２ｂを形成し、平坦化層間膜３により層間平坦化を行うと、図示のように層間膜３の厚さが異なってしまう。即ち、下地１の段差底部１ａ上における配線２ａ上の層間膜３の膜厚３ａは厚く、下地１の段差上部１ｂ上における配線２ｂ上の層間膜３の膜厚３ｂは薄い。つまり３ａ＞３ｂとなる。このままフォトリソグラフィー技術を用いてコンタクトホールパターン４を形成し、コンタクトホール５ａ，５ｂを開孔すると、次の問題が生ずる。図９はコンタクト開孔のためのエッチングの途中を示し、浅いコンタクトホール５ｂが開孔された状態を示す。このとき深いコンタクトホール５ａは形成途中にある。更にエッチングを進めて、図１０のようにホール５ａ，５ｂを開孔すると、浅いコンタクトホール５ｂに過剰にオーバーエッチングがかかるようになる。この結果例えば配線２ｂとエッチングガスの反応により浅いコンタクトで反応生成物が生じる。例えば図示従来例の場合、Ｔｉ／ＡｌＣｕ／Ｔｉ配線２ａ，２ｂ上にＴｉＮ膜６ａ，６ｂが形成されているが、浅いコンタクトホール５ｂにおいてＴｉＮ膜６ｂ上にＴｉのフッ化物５０が生じたりする。これによりコンタクト抵抗の増大が生じるという問題があった。なお、従来技術では、図１０のホール開孔後、コンタクトホール５ａ，５ｂを埋め込み材７ａ，７ｂとして例えばＷで埋め込み（図１１）、更にその上に第２配線である上層配線８ａ，８ｂ（ここではＴｉ／ＡｌＣｕ／Ｔｉ配線）及びその上にＴｉＮ膜４ａ，４ｂを形成して、図１２のような多層配線構造とする。図中符号１０はポリＳｉ配線である。
【０００４】
【発明の目的】本発明は上記従来技術の問題点を解決して、接続孔を形成する工程を有する配線構造の形成について、段差のある下地上に形成した層間絶縁膜に深さの異なる接続孔を形成する場合も、オーバーエッチングの問題が生じず、よって特性の良好な配線構造が得られる技術を提供することを目的とする。
【０００５】
【目的を達成するための手段】本発明は、段差を有する下地上に形成した層間絶縁膜に接続孔を形成する工程を有する配線構造の形成方法において、段差底部に該当する層間絶縁膜に深い接続孔を形成し、段差上部に該当する層間絶縁膜に浅い接続孔を形成することを同時に行う場合に、上記浅い接続孔形成部位の底部にエッチング速度の小さい材料層を予め形成しておくことを特徴とする接続孔を形成する工程を有する配線構造の形成方法であって、これにより上記目的を達成するものである。
【０００６】この場合、段差を有する絶縁膜上に導電膜を形成する工程と、エッチング速度の小さい材料層を形成する工程と、上記深い接続孔形成部位しておける該エッチング速度の小さい材料層を除去する工程と、上記導電膜をパターニングする工程と、層間絶縁膜を形成して層間平坦化を行う工程と、接続孔をエッチングにより形成する工程とを備えることができる。
【０００７】また本発明において、上記接続孔の形成後、第２の導電膜を形成する工程と、該第２の導電膜をパターニングする工程を行うこができる。
【０００８】
【作用】本発明によれば、段差を有する下地の層間絶縁膜について、段差底部に該当する層間絶縁膜に深い接続孔を形成し、段差上部に該当する層間絶縁膜に浅い接続孔を形成することを同時に行う場合に、浅い接続孔形成部位の底部にエッチング速度の小さい材料層を予め形成しておくので、深い接続孔がエッチングされる間、浅い接続孔の形成部位の底部にあるこのエッチング速度の小さい材料層がエッチングされ、結果的に同時に接続孔の開孔が行われて、浅い接続孔の形成部位においてもオーバーエッチングが生じない。
【０００９】
【実施例】以下本発明の実施例について、詳述する。但し当然のことではあるが、本発明は以下の実施例により限定を受けるものではない。
【００１０】実施例１この実施例は、本発明を、微細化した半導体装置製造における多層ポリＳｉ配線プロセスについて具体化したものである。図１ないし図８を参照する。
【００１１】本実施例では、段差を有する下地１（ここではＳｉＯ2 ）上に形成した層間絶縁膜３に接続孔５ａ，５ｂを形成する工程（図５及び図６）を有する配線構造の形成方法において、段差底部１ａに該当する層間絶縁膜３に深い接続孔５ａを形成し、段差上部１ｂに該当する層間絶縁膜に浅い接続孔５ｂを形成することを同時に行う場合に、上記浅い接続孔５ｂの形成部位の底部にエッチング速度の小さい材料層１１ｂを予め形成しておく（図３ないし図５、特に図５参照）構成とする。
【００１２】本実施例の場合、下地１として段差を有する絶縁膜（ＳｉＯ2 膜）上に導電膜（配線２ａ，２ｂ形成用の導電膜２）を形成する工程と、エッチング速度の小さい材料層１１（ここではＳｉＮ層）を形成する工程と（図１）、上記深い接続孔形成部位における該エッチング速度の小さい材料層１１を除去する工程（図２）と、上記導電膜をパターニングする工程（図３）と、層間絶縁膜３を形成して層間平坦化を行う工程（図４）と、接続孔５ａ，５ｂをエッチングにより形成する工程（図５及び図６）を備えた構成とする。
【００１３】また本実施例では、上記接続孔５ａ，５ｂの形成後、第２の導電膜を形成する工程と、該第２の導電膜をパターニングする工程を行う（図８）。この第２の導電膜により、図８に示す第２配線８ａ，８ｂ（上層配線）を形成する。
【００１４】特に本実施例では、段差を有し、平坦でない絶縁層（下地１）上にＡｌを主成分とする導電膜２を全面に形成する工程と、ＴｉＮ、ＴｉＯＮなどのリソグラフィーの反射防止膜６（ここではＴｉＮ）を形成する工程と、エッチング速度の小さい材料１１としてＳｉＮ（シリコンナイトライド）を全面に形成して図１のようにする工程と、リソグラフィーを用いて深い部分の該材料１１（ＳｉＮ）を除去して図２のようにする工程と、リソグラフィーを用いて導電膜２をパターニングして図３のように配線２ａ，２ｂを形成する工程と、ＳｉＯ2 を主成分とする絶縁層を用いて層間平坦化を行って図４の構造を得る工程と、リソグラフィー技術を用いて接続孔５ａ，５ｂ（コンタクトホール）を開孔する工程（図５、図６）と、Ａｌを主成分とする第２の導電膜を全面に形成する工程とリソグラフィーを用いて第２の導電膜をパターニングする工程（図８）を含んで、多層配線構造を形成する。
【００１５】更に詳しくは、本実施例では以下の工程により、多層ポリＳｉ配線を形成する。
【００１６】５００ｎｍ程度の段差のある下地１である絶縁膜（ここではＳｉＯ2 ）上にスパッタ法により下層から順にＴｉ／ＡｌＣｕ／Ｔｉ／ＴｉＮ（１００／５００／５／２０ｎｍ）を連続で成膜して、積層膜を形成する（図１参照）。図１中、符号２でＴｉ／ＡｌＣｕ／Ｔｉから成る導電層を示し、符号６で反射防止膜とするＴｉＮを示す。続いて、Ｐ−ＣＶＤ法により、ＳｉＮを１００ｎｍ形成する。このＳｉＮは、エッチング速度の小さい材料層１１をなすものである。以上により図１の構造とした。なお、バリア層を介さず、Ａｌ系材料上に直接ＳｉＮ膜を形成するように構成することも可能である。
【００１７】その後、低い部分即ち段差底部１ａ上のエッチング速度の小さい材料層１１（ＳｉＮ）をリソグラフィー技術を用いて除去する（図２）。符号４０で、このときのマスクとしたレジストを示す。
【００１８】さらに、リソグラフィー技術を用いて導電膜２をパターニングし、配線パターンを形成する（図３）。このときのマスクとしたレジストを符号４ａ，４ｂで示す。
【００１９】続いて、層間絶縁膜３１として、Ｐ−ＴＥＯＳをＰ−ＣＶＤ法により１００ｎｍ形成した後、更に層間絶縁膜３２としてＯ3 ＴＥＯＳを１０００ｎｍ形成し、全面エッチバックにより平坦化を行う。さらに層間絶縁膜３３としてＰ−ＴＥＯＳをＰ−ＣＶＤ法により４００ｎｍ形成することで、層間絶縁膜３が形成される（図３）。層間絶縁膜３の厚さは、例えば、深い部分で１０００ｎｍとすると、浅い部分で５００ｎｍ程度になる。
【００２０】コンタクトパターン４をリソグラフィー技術により形成した後、異方性エッチングによりコンタクトを開孔し、接続孔５ａ，５ｂを形成する（図５、図６参照）。図５以降においては、３層のＴＥＯＳにより形成されたＳｉＯ2 膜は一体の層間絶縁膜３として図示する。
【００２１】コンタクト開孔のためのエッチングは、Ｃ4 Ｆ8 ／ＣＯ系ガスを使うことによって、エッチング速度の小さい材料層１１であるＳｉＮのエッチングレートが１／５以下になるように落とすことができる。このため浅いコンタクトホール５ｂでも深いコンタクトホール５ａでも、エッチング時間はほぼ等しくなる。
【００２２】この結果浅いコンタクトホール５ｂの底部に長時間のオーバーエッチングがかからないので、エッチングガスと配線との反応生成物の発生を低く抑えることができる。コンタクト開孔後、埋め込み導電材７ａ，７ｂとしてブランケット（Ｂｌｋ）−Ｗ埋め込みにより、コンタクトホール５ａ，５ｂを埋め込む（図７）。
【００２３】更に、上層の導電層としてＴｉ／ＡｌＣｕ／Ｔｉ／ＴｉＮ（２０／５００／５／２００ｎｍ）を全面に形成した後、リソグラフィーによりパターン化することで、上層配線（第２配線）８ａ，８ｂが形成される（図８）。なお図８中、９ａ，９ｂはこのときの反射防止膜とするＴｉＮ層である。
【００２４】この実施例によれば、本発明を採用するこにより、深さの異なる接続孔５ａ，５ｂ（コンタクトホール）において、深さの浅いコンタクトホール５ｂに過剰のオーバーエッチングがかからないので、エッチングガスと配線との反応生成物の発生を抑えることができ、コンタクト特性が改善される。
【００２５】
【発明の効果】本発明の接続孔を形成する工程を有する配線構造の形成方法によれば、段差のある下地上に形成した層間絶縁膜に深さの異なる接続孔を形成する場合も、オーバーエッチングの問題が生じず、よって特性の良好な配線構造が得られるという効果がもたらされる。
【図面の簡単な説明】
【図１】 実施例１の工程を順に断面図で示すものである（１）。
【図２】 実施例１の工程を順に断面図で示すものである（２）。
【図３】 実施例１の工程を順に断面図で示すものである（３）。
【図４】 実施例１の工程を順に断面図で示すものである（４）。
【図５】 実施例１の工程を順に断面図で示すものである（５）。
【図６】 実施例１の工程を順に断面図で示すものである（６）。
【図７】 実施例１の工程を順に断面図で示すものである（７）。
【図８】 実施例１の工程を順に断面図で示すものである（８）。
【図９】 従来技術の工程を順に断面図で示すものである（１）。
【図１０】 従来技術の工程を順に断面図で示すものである（２）。
【図１１】 従来技術の工程を順に断面図で示すものである（３）。
【図１２】 従来技術の工程を順に断面図で示すものである（４）。
【符号の説明】
１ 下地（絶縁膜）
１０ ポリＳｉ層
２ 導電層（Ｔｉ／ＡｌＣｕ／Ｔｉ）
２ａ，２ｂ配線（下層の第１配線）
３ 層間絶縁膜
３１ Ｐ−ＴＥＯＳ
３２ Ｏ3 ＴＥＯＳ
３３ Ｐ−ＴＥＯＳ
４，４ａ，４ｂ，４０レジスト
５ａ 深い接続孔（深いコンタクトホール）
５ｂ 浅い接続孔（浅いコンタクトホール）
６ 反射防止膜（ＴｉＮ層）
７ａ，７ｂ埋め込み導電材料（Ｂｌｋ−Ｗ）
８ａ，８ｂ第２（上層）配線
１１，１１ａ，１１ｂエッチング速度の小さい材料層（ＳｉＮ層）
【０００１】
【産業上の利用分野】本発明は、接続孔を形成する工程を有する配線構造の形成方法に関する。本発明は、接続孔を備えた各種の配線構造について内用でき、例えば半導体装置における配線構造についてこれを形成する場合に利用することができる。
【０００２】
【従来の技術】半導体装置の製造においては、平坦化した層間絶縁膜に接続孔を開孔する工程が行われることがあるが、この場合、層間絶縁膜に段差があると、段差上部（層間膜の膜厚がその部分は小さい）に形成される接続孔と、段差下部（層間膜の膜厚がその部分は大きい）に形成される接続孔とでは、深さが異なることになる。このような接続孔を同時にエッチングで形成すると、浅い接続孔には過剰にエッチングがかかることになって、不都合が生ずることがある。
【０００３】例えば、この問題は、多層配線構造を備える半導体装置について見られる。即ち、最近のＬＳＩ等では、デバイス特性の向上や微細化への対応のため多層配線特に多層ポリＳｉ配線等の多層配線プロセスが使われている。特にメモリーではセル内と周辺回路内で多層ポリＳｉ配線の使い方が異なるため、それらで配線の下部（例えばＡｌ配線の下地）の高さが異なってくる。このため、例えば図９に示すように下地１の高さが異なって段差となっているところにＡｌ配線２ａ，２ｂを形成し、平坦化層間膜３により層間平坦化を行うと、図示のように層間膜３の厚さが異なってしまう。即ち、下地１の段差底部１ａ上における配線２ａ上の層間膜３の膜厚３ａは厚く、下地１の段差上部１ｂ上における配線２ｂ上の層間膜３の膜厚３ｂは薄い。つまり３ａ＞３ｂとなる。このままフォトリソグラフィー技術を用いてコンタクトホールパターン４を形成し、コンタクトホール５ａ，５ｂを開孔すると、次の問題が生ずる。図９はコンタクト開孔のためのエッチングの途中を示し、浅いコンタクトホール５ｂが開孔された状態を示す。このとき深いコンタクトホール５ａは形成途中にある。更にエッチングを進めて、図１０のようにホール５ａ，５ｂを開孔すると、浅いコンタクトホール５ｂに過剰にオーバーエッチングがかかるようになる。この結果例えば配線２ｂとエッチングガスの反応により浅いコンタクトで反応生成物が生じる。例えば図示従来例の場合、Ｔｉ／ＡｌＣｕ／Ｔｉ配線２ａ，２ｂ上にＴｉＮ膜６ａ，６ｂが形成されているが、浅いコンタクトホール５ｂにおいてＴｉＮ膜６ｂ上にＴｉのフッ化物５０が生じたりする。これによりコンタクト抵抗の増大が生じるという問題があった。なお、従来技術では、図１０のホール開孔後、コンタクトホール５ａ，５ｂを埋め込み材７ａ，７ｂとして例えばＷで埋め込み（図１１）、更にその上に第２配線である上層配線８ａ，８ｂ（ここではＴｉ／ＡｌＣｕ／Ｔｉ配線）及びその上にＴｉＮ膜４ａ，４ｂを形成して、図１２のような多層配線構造とする。図中符号１０はポリＳｉ配線である。
【０００４】
【発明の目的】本発明は上記従来技術の問題点を解決して、接続孔を形成する工程を有する配線構造の形成について、段差のある下地上に形成した層間絶縁膜に深さの異なる接続孔を形成する場合も、オーバーエッチングの問題が生じず、よって特性の良好な配線構造が得られる技術を提供することを目的とする。
【０００５】
【目的を達成するための手段】本発明は、段差を有する下地上に形成した層間絶縁膜に接続孔を形成する工程を有する配線構造の形成方法において、段差底部に該当する層間絶縁膜に深い接続孔を形成し、段差上部に該当する層間絶縁膜に浅い接続孔を形成することを同時に行う場合に、上記浅い接続孔形成部位の底部にエッチング速度の小さい材料層を予め形成しておくことを特徴とする接続孔を形成する工程を有する配線構造の形成方法であって、これにより上記目的を達成するものである。
【０００６】この場合、段差を有する絶縁膜上に導電膜を形成する工程と、エッチング速度の小さい材料層を形成する工程と、上記深い接続孔形成部位しておける該エッチング速度の小さい材料層を除去する工程と、上記導電膜をパターニングする工程と、層間絶縁膜を形成して層間平坦化を行う工程と、接続孔をエッチングにより形成する工程とを備えることができる。
【０００７】また本発明において、上記接続孔の形成後、第２の導電膜を形成する工程と、該第２の導電膜をパターニングする工程を行うこができる。
【０００８】
【作用】本発明によれば、段差を有する下地の層間絶縁膜について、段差底部に該当する層間絶縁膜に深い接続孔を形成し、段差上部に該当する層間絶縁膜に浅い接続孔を形成することを同時に行う場合に、浅い接続孔形成部位の底部にエッチング速度の小さい材料層を予め形成しておくので、深い接続孔がエッチングされる間、浅い接続孔の形成部位の底部にあるこのエッチング速度の小さい材料層がエッチングされ、結果的に同時に接続孔の開孔が行われて、浅い接続孔の形成部位においてもオーバーエッチングが生じない。
【０００９】
【実施例】以下本発明の実施例について、詳述する。但し当然のことではあるが、本発明は以下の実施例により限定を受けるものではない。
【００１０】実施例１この実施例は、本発明を、微細化した半導体装置製造における多層ポリＳｉ配線プロセスについて具体化したものである。図１ないし図８を参照する。
【００１１】本実施例では、段差を有する下地１（ここではＳｉＯ2 ）上に形成した層間絶縁膜３に接続孔５ａ，５ｂを形成する工程（図５及び図６）を有する配線構造の形成方法において、段差底部１ａに該当する層間絶縁膜３に深い接続孔５ａを形成し、段差上部１ｂに該当する層間絶縁膜に浅い接続孔５ｂを形成することを同時に行う場合に、上記浅い接続孔５ｂの形成部位の底部にエッチング速度の小さい材料層１１ｂを予め形成しておく（図３ないし図５、特に図５参照）構成とする。
【００１２】本実施例の場合、下地１として段差を有する絶縁膜（ＳｉＯ2 膜）上に導電膜（配線２ａ，２ｂ形成用の導電膜２）を形成する工程と、エッチング速度の小さい材料層１１（ここではＳｉＮ層）を形成する工程と（図１）、上記深い接続孔形成部位における該エッチング速度の小さい材料層１１を除去する工程（図２）と、上記導電膜をパターニングする工程（図３）と、層間絶縁膜３を形成して層間平坦化を行う工程（図４）と、接続孔５ａ，５ｂをエッチングにより形成する工程（図５及び図６）を備えた構成とする。
【００１３】また本実施例では、上記接続孔５ａ，５ｂの形成後、第２の導電膜を形成する工程と、該第２の導電膜をパターニングする工程を行う（図８）。この第２の導電膜により、図８に示す第２配線８ａ，８ｂ（上層配線）を形成する。
【００１４】特に本実施例では、段差を有し、平坦でない絶縁層（下地１）上にＡｌを主成分とする導電膜２を全面に形成する工程と、ＴｉＮ、ＴｉＯＮなどのリソグラフィーの反射防止膜６（ここではＴｉＮ）を形成する工程と、エッチング速度の小さい材料１１としてＳｉＮ（シリコンナイトライド）を全面に形成して図１のようにする工程と、リソグラフィーを用いて深い部分の該材料１１（ＳｉＮ）を除去して図２のようにする工程と、リソグラフィーを用いて導電膜２をパターニングして図３のように配線２ａ，２ｂを形成する工程と、ＳｉＯ2 を主成分とする絶縁層を用いて層間平坦化を行って図４の構造を得る工程と、リソグラフィー技術を用いて接続孔５ａ，５ｂ（コンタクトホール）を開孔する工程（図５、図６）と、Ａｌを主成分とする第２の導電膜を全面に形成する工程とリソグラフィーを用いて第２の導電膜をパターニングする工程（図８）を含んで、多層配線構造を形成する。
【００１５】更に詳しくは、本実施例では以下の工程により、多層ポリＳｉ配線を形成する。
【００１６】５００ｎｍ程度の段差のある下地１である絶縁膜（ここではＳｉＯ2 ）上にスパッタ法により下層から順にＴｉ／ＡｌＣｕ／Ｔｉ／ＴｉＮ（１００／５００／５／２０ｎｍ）を連続で成膜して、積層膜を形成する（図１参照）。図１中、符号２でＴｉ／ＡｌＣｕ／Ｔｉから成る導電層を示し、符号６で反射防止膜とするＴｉＮを示す。続いて、Ｐ−ＣＶＤ法により、ＳｉＮを１００ｎｍ形成する。このＳｉＮは、エッチング速度の小さい材料層１１をなすものである。以上により図１の構造とした。なお、バリア層を介さず、Ａｌ系材料上に直接ＳｉＮ膜を形成するように構成することも可能である。
【００１７】その後、低い部分即ち段差底部１ａ上のエッチング速度の小さい材料層１１（ＳｉＮ）をリソグラフィー技術を用いて除去する（図２）。符号４０で、このときのマスクとしたレジストを示す。
【００１８】さらに、リソグラフィー技術を用いて導電膜２をパターニングし、配線パターンを形成する（図３）。このときのマスクとしたレジストを符号４ａ，４ｂで示す。
【００１９】続いて、層間絶縁膜３１として、Ｐ−ＴＥＯＳをＰ−ＣＶＤ法により１００ｎｍ形成した後、更に層間絶縁膜３２としてＯ3 ＴＥＯＳを１０００ｎｍ形成し、全面エッチバックにより平坦化を行う。さらに層間絶縁膜３３としてＰ−ＴＥＯＳをＰ−ＣＶＤ法により４００ｎｍ形成することで、層間絶縁膜３が形成される（図３）。層間絶縁膜３の厚さは、例えば、深い部分で１０００ｎｍとすると、浅い部分で５００ｎｍ程度になる。
【００２０】コンタクトパターン４をリソグラフィー技術により形成した後、異方性エッチングによりコンタクトを開孔し、接続孔５ａ，５ｂを形成する（図５、図６参照）。図５以降においては、３層のＴＥＯＳにより形成されたＳｉＯ2 膜は一体の層間絶縁膜３として図示する。
【００２１】コンタクト開孔のためのエッチングは、Ｃ4 Ｆ8 ／ＣＯ系ガスを使うことによって、エッチング速度の小さい材料層１１であるＳｉＮのエッチングレートが１／５以下になるように落とすことができる。このため浅いコンタクトホール５ｂでも深いコンタクトホール５ａでも、エッチング時間はほぼ等しくなる。
【００２２】この結果浅いコンタクトホール５ｂの底部に長時間のオーバーエッチングがかからないので、エッチングガスと配線との反応生成物の発生を低く抑えることができる。コンタクト開孔後、埋め込み導電材７ａ，７ｂとしてブランケット（Ｂｌｋ）−Ｗ埋め込みにより、コンタクトホール５ａ，５ｂを埋め込む（図７）。
【００２３】更に、上層の導電層としてＴｉ／ＡｌＣｕ／Ｔｉ／ＴｉＮ（２０／５００／５／２００ｎｍ）を全面に形成した後、リソグラフィーによりパターン化することで、上層配線（第２配線）８ａ，８ｂが形成される（図８）。なお図８中、９ａ，９ｂはこのときの反射防止膜とするＴｉＮ層である。
【００２４】この実施例によれば、本発明を採用するこにより、深さの異なる接続孔５ａ，５ｂ（コンタクトホール）において、深さの浅いコンタクトホール５ｂに過剰のオーバーエッチングがかからないので、エッチングガスと配線との反応生成物の発生を抑えることができ、コンタクト特性が改善される。
【００２５】
【発明の効果】本発明の接続孔を形成する工程を有する配線構造の形成方法によれば、段差のある下地上に形成した層間絶縁膜に深さの異なる接続孔を形成する場合も、オーバーエッチングの問題が生じず、よって特性の良好な配線構造が得られるという効果がもたらされる。
【図面の簡単な説明】
【図１】 実施例１の工程を順に断面図で示すものである（１）。
【図２】 実施例１の工程を順に断面図で示すものである（２）。
【図３】 実施例１の工程を順に断面図で示すものである（３）。
【図４】 実施例１の工程を順に断面図で示すものである（４）。
【図５】 実施例１の工程を順に断面図で示すものである（５）。
【図６】 実施例１の工程を順に断面図で示すものである（６）。
【図７】 実施例１の工程を順に断面図で示すものである（７）。
【図８】 実施例１の工程を順に断面図で示すものである（８）。
【図９】 従来技術の工程を順に断面図で示すものである（１）。
【図１０】 従来技術の工程を順に断面図で示すものである（２）。
【図１１】 従来技術の工程を順に断面図で示すものである（３）。
【図１２】 従来技術の工程を順に断面図で示すものである（４）。
【符号の説明】
１ 下地（絶縁膜）
１０ ポリＳｉ層
２ 導電層（Ｔｉ／ＡｌＣｕ／Ｔｉ）
２ａ，２ｂ配線（下層の第１配線）
３ 層間絶縁膜
３１ Ｐ−ＴＥＯＳ
３２ Ｏ3 ＴＥＯＳ
３３ Ｐ−ＴＥＯＳ
４，４ａ，４ｂ，４０レジスト
５ａ 深い接続孔（深いコンタクトホール）
５ｂ 浅い接続孔（浅いコンタクトホール）
６ 反射防止膜（ＴｉＮ層）
７ａ，７ｂ埋め込み導電材料（Ｂｌｋ−Ｗ）
８ａ，８ｂ第２（上層）配線
１１，１１ａ，１１ｂエッチング速度の小さい材料層（ＳｉＮ層）
【特許請求の範囲】
【請求項１】段差を有する下地上に形成した層間絶縁膜に接続孔を形成する工程を有する配線構造の形成方法において、段差底部に該当する層間絶縁膜に深い接続孔を形成し、段差上部に該当する層間絶縁膜に浅い接続孔を形成することを同時に行う場合に、上記浅い接続孔形成部位の底部にエッチング速度の小さい材料層を予め形成しておくことを特徴とする接続孔を形成する工程を有する配線構造の形成方法。
【請求項２】段差を有する絶縁膜上に導電膜を形成する工程と、エッチング速度の小さい材料層を形成する工程と、上記深い接続孔形成部位しておける該エッチング速度の小さい材料層を除去する工程と、上記導電膜をパターニングする工程と、層間絶縁膜を形成して層間平坦化を行う工程と、接続孔をエッチングにより形成する工程とを備えることを特徴とする請求項１に記載の接続孔を形成する工程を有する配線構造の形成方法。
【請求項３】上記接続孔の形成後、第２の導電膜を形成する工程と、該第２の導電膜をパターニングする工程を行うことを特徴とする請求項２に記載の接続孔を形成する工程を有する配線構造の形成方法。
【請求項１】段差を有する下地上に形成した層間絶縁膜に接続孔を形成する工程を有する配線構造の形成方法において、段差底部に該当する層間絶縁膜に深い接続孔を形成し、段差上部に該当する層間絶縁膜に浅い接続孔を形成することを同時に行う場合に、上記浅い接続孔形成部位の底部にエッチング速度の小さい材料層を予め形成しておくことを特徴とする接続孔を形成する工程を有する配線構造の形成方法。
【請求項２】段差を有する絶縁膜上に導電膜を形成する工程と、エッチング速度の小さい材料層を形成する工程と、上記深い接続孔形成部位しておける該エッチング速度の小さい材料層を除去する工程と、上記導電膜をパターニングする工程と、層間絶縁膜を形成して層間平坦化を行う工程と、接続孔をエッチングにより形成する工程とを備えることを特徴とする請求項１に記載の接続孔を形成する工程を有する配線構造の形成方法。
【請求項３】上記接続孔の形成後、第２の導電膜を形成する工程と、該第２の導電膜をパターニングする工程を行うことを特徴とする請求項２に記載の接続孔を形成する工程を有する配線構造の形成方法。
【図１】
【図２】
【図３】
【図４】
【図６】
【図７】
【図１０】
【図１１】
【図５】
【図８】
【図９】
【図１２】
【図２】
【図３】
【図４】
【図６】
【図７】
【図１０】
【図１１】
【図５】
【図８】
【図９】
【図１２】
【公開番号】特開平９−１７８６２
【公開日】平成９年（１９９７）１月１７日
【国際特許分類】
【出願番号】特願平７−１６１９２７
【出願日】平成７年（１９９５）６月２８日
【出願人】（０００００２１８５）ソニー株式会社 (34,172)
【公開日】平成９年（１９９７）１月１７日
【国際特許分類】
【出願日】平成７年（１９９５）６月２８日
【出願人】（０００００２１８５）ソニー株式会社 (34,172)
[ Back to top ]