説明

撮像素子

【課題】フレームレートを高速化しながらモアレなどの発生を抑える。
【解決手段】CMOS撮像素子は複数の画素を有する。画素をベイヤー方式にしたがって配列する。各画素は受光量に応じた信号電位である画素信号を生成する。画素の形成する列毎に垂直出力線を設ける。各画素を隣接する垂直出力線に接続する。各垂直出力線を水平出力線に接続する。タイミングT1において、1、3列目の画素の画素信号を水平出力線に出力する(Φsr1、Φsr3)。水平出力線において、1、3列目の画素の画素信号の平均化を行なう。タイミングT2において、2、4列目の画素の画素信号を水平出力線に出力する(Φsr2、Φsr4)。水平出力線において、2、4列目の画素の画素信号の平均化を行なう。

【発明の詳細な説明】
【技術分野】
【0001】
本発明は、フレームレートを確保しながらモアレの発生を低減化させる撮像素子に関する。
【背景技術】
【0002】
画素数の大きな撮像素子を有し、静止画および動画を撮影可能なデジタルカメラが知られている。このようなデジタルカメラによって動画を撮影するときは、撮像素子から信号を出力させる画素を間引くことが知られている。なお、このような間引き出力とは、撮像素子から画像信号を出力させるときに、画像全体の読出し期間中に一部の画素から信号を読出すことである。
【0003】
出力する画素を間引くことにより、フレームレートの低下が防止されている。すなわち、単一の画素による画素信号の生成と出力とにかかる時間を一定に保ったまま、受光面全体の読出し動作の高速化が図られている。しかし、フレームレートの低下を防ぐために必要な画素の間引きを行なうことにより、実際の情報が欠落するために偽の模様や、モアレが発生する問題が生じていた。
【0004】
そこで、撮像素子の全画素から信号を出力させ、後段の画像処理において画素加算することにより、間引き出力を行ったときと同じデータサイズの画像信号を得ることが提案されている(特許文献1参照)。画素加算することによりモアレの発生を防ぐことが可能であるが、撮像素子の全画素から信号を出力させる必要があるため撮像素子における出力の速度を高速化することは困難だった。
【特許文献1】特開2003−333610号公報
【発明の開示】
【発明が解決しようとする課題】
【0005】
したがって、本発明ではフレームレートを確保しながらモアレなどの発生を防ぐ撮像素子の提供を目的とする。
【課題を解決するための手段】
【0006】
本発明の第1の撮像素子は、受光量に応じた信号電荷を生成する光電変換素子と信号電荷に応じた信号電位である画素信号の出力と出力停止とを切替える選択トランジスタとを有する画素と、第1の方向に沿って並ぶ複数の画素の選択トランジスタに接続され画素信号が出力される出力信号線と、画素信号の出力信号線への出力を同じ出力信号線に接続される複数の画素における選択トランジスタに実行させる画素選択部とを備えることを特徴としている。
【0007】
さらに、第1の方向に沿って並ぶ複数の画素のそれぞれは複数の種類のカラーフィルタによって交互に繰返して覆われ、画素選択部は同じ種類のカラーフィルタに覆われる複数の画素における選択トランジスタに画素信号の出力を実行させることが好ましい。
【0008】
本発明の第2の撮像素子は、受光量に応じた信号電荷を生成する光電変換素子と信号電荷に応じた信号電位である画素信号の出力と出力停止とを切替える第1の選択トランジスタとを有し第2の方向に沿って配置される画素と、第2の方向に沿って配置される画素毎に設けられ第2の方向とは異なる第1の方向に沿って並ぶ複数の画素の選択トランジスタに接続され画素信号が出力される複数の第1の出力信号線と、複数の第1の出力信号線のそれぞれに接続され第1の出力信号線に出力される画素信号の出力と出力停止とを切替える複数の第2の選択トランジスタと、複数の第2の選択トランジスタに接続され、画素信号が出力される第2の出力信号線と、第1の出力信号線から第2の出力信号線への画素信号の出力を2つ以上の第2の選択トランジスタに実行させる画素選択部とを備えることを特徴としている。
【0009】
さらに、第2の方向に沿って並ぶ複数の画素のそれぞれは複数の種類のカラーフィルタによって交互に繰返し覆われ、画素選択部は同じ種類のカラーフィルタに覆われる複数の画素における第2の選択トランジスタに画素信号の出力を実行させることが好ましい。
【0010】
さらに、画素選択部は画素から第1の出力信号線への画素信号の出力を同じ第1の出力信号線に接続される複数の画素における第1の選択トランジスタに実行させることが好ましい。
【0011】
さらに、第1の方向に沿って並ぶ複数の画素のそれぞれは複数の種類のカラーフィルタによって交互に繰返して覆われ、画素選択部は同じ種類のカラーフィルタに覆われる複数の画素における選択トランジスタに画素信号の出力を実行させることが好ましい。
【発明の効果】
【0012】
本発明によれば、撮像素子において複数の画素の画素信号を平均化することが可能になる。したがって、フレームレートの高速化を図りながら、モアレの発生などを抑えることが可能である。
【発明を実施するための最良の形態】
【0013】
以下、本発明の実施形態について図面を参照して説明する。
図1は、本発明の一実施形態を適用した撮像素子を有するデジタルカメラの内部構成を概略的に示すブロック図である。デジタルカメラ10は、レンズ11、撮像素子20、デジタル信号処理回路12、システムコントローラ13、およびタイミングジェネレータ14などによって構成される。
【0014】
レンズ11は、撮像素子20に光学的に接続される。レンズ11を透過する被写体の光学像が撮像素子20の受光面に入射する。撮像素子20は、CMOSイメージセンサである。受光面において被写体の光学像が受光されることにより、光学像に対応する画像信号が生成される。
【0015】
撮像素子20において生成された画像信号は、A/Dコンバータ15においてアナログ信号からデジタル信号に変換される。デジタル信号に変換された画像信号はデジタル信号処理回路12に送られる。
【0016】
デジタル信号処理回路12に送られた画像信号は、信号処理の作業用メモリであるDRAM16に格納される。DRAM16に格納された画像信号は、デジタル信号処理回路12において、所定の信号処理が施される。
【0017】
所定の信号処理が施された画像信号は、モニタ17に送られる。モニタ17において、送られた画像信号に対応する画像が表示される。また、所定の信号処理が施された画像信号は、コネクタ(図示せず)を介して接続される外部メモリ18に格納可能である。
【0018】
タイミングジェネレータ14により撮像素子20およびシャッタ19が駆動される。撮像素子20およびシャッタ19が駆動されることにより、画像信号が生成される。タイミングジェネレータ14による各部位の駆動は、システムコントローラ13により制御される。
【0019】
次に撮像素子20の構成について、図2を用いて説明する。図2は、撮像素子の構成を示すブロック図である。
【0020】
撮像素子20はCMOS撮像素子であり、撮像部21、行選択回路22、列選択回路23、水平出力線24、および列選択トランジスタ(第2の選択トランジスタ)25などによって構成される。撮像部21と行選択回路22とが直接接続される。水平出力線(第2の出力信号線)24は列選択トランジスタ25を介して撮像部21と接続される。列選択回路23と列選択トランジスタ25とが接続される。
【0021】
撮像部21の撮像面には複数の画素30がマトリックス状に配列される。各画素30はR(ed)カラーフィルタ、G(reen)カラーフィルタ、およびB(lue)カラーフィルタのいずれかのカラーフィルタによって覆われる。カラーフィルタはベイヤー方式に従って配置される。
【0022】
したがって、行方向(第2の方向)にはRカラーフィルタおよびGカラーフィルタの2種類のカラーフィルタが交互に繰返し配置される。またはGカラーフィルタおよびBカラーフィルタの2種類のカラーフィルタが交互に繰返し配置される。
【0023】
また、列方向(第1の方向)にもRカラーフィルタおよびGカラーフィルタの2種類のカラーフィルタが交互に繰返し配置される。またはGカラーフィルタおよびBカラーフィルタが交互に繰返し配置される。
【0024】
Rカラーフィルタに覆われた画素30には、赤色成分の光が受光される。Gカラーフィルタに覆われた画素30には、緑色成分の光が受光される。Bカラーフィルタに覆われた画素30には、青色成分の光が受光される。
【0025】
個々の画素30においてカラーフィルタを透過する光の受光量に応じた信号電荷が生成される。被写体像全体の画像信号は、撮像面上に配置された画素30の信号電荷に応じた画素信号の集合により構成される。生成した画素信号の読出しは画素30毎に行われる。読出しを行う画素30は行選択回路22及び列選択回路23により直接的あるいは間接的に選択される。
【0026】
行選択回路22により画素30の行が選択される。選択された画素30から出力される画素信号が、垂直出力線(第1の出力信号線、図2において図示せず)を介して列選択トランジスタ25に出力される。
【0027】
列選択トランジスタ25に出力された画素信号は列選択回路23により選択され、水平出力線24に出力される。水平出力線24に出力された画素信号は、出力部26およびA/Dコンバータ15を介してデジタル信号処理回路12に送られる。画素信号はデジタル信号処理回路12において所定の信号処理が行われ、画像信号としてモニタ17や外部メモリ18などに送られる。
【0028】
行選択回路22および列選択回路23は、タイミングジェネレータ14に接続される。タイミングジェネレータ14により行選択回路22および列選択回路23が駆動され、画素信号を出力させる画素30が選択される。
【0029】
画素30の構成について図3を用いて詳細に説明する。図3は画素の構成を示す回路図である。画素30にはフォトダイオード(PD)31、フローティングディフュージョン(FD)32、転送トランジスタ33、リセットトランジスタ34、増幅トランジスタ35、及び行選択トランジスタ(第1の選択トランジスタ)36が設けられる。
【0030】
PD31では画素30毎の受光量に応じて信号電荷が発生し、発生した信号電荷が蓄積される。FD32は転送トランジスタ33を介してPD31に接続される。転送トランジスタ33により、PD31に蓄積された信号電荷が所定のタイミングでFD32に転送される。信号電荷がFD32に転送されると、FD32の電位は転送された電荷に応じた電位に変わる。
【0031】
また、FD32はリセットトランジスタ34を介して電圧源Vddに接続される。リセットトランジスタ34により、FD32に蓄積された信号電荷は所定のタイミングで電圧源Vddに掃き出されてリセットされる。また、FD32の電位は電圧源Vddの電位にリセットされる。
【0032】
また、FD32は増幅トランジスタ35のゲートに接続される。増幅トランジスタ35のドレインは、電圧源Vddに接続される。また増幅トランジスタ35のソースは、行選択トランジスタ36を介して垂直出力線27に接続される。増幅トランジスタ35により出力インピーダンスが調整され、FD32の電位に応じた信号電位が画素信号として出力可能となる。
【0033】
行選択トランジスタ36のゲートには、行毎に異なるタイミングでHIGH、LOWが切替わる行選択信号Φslが供給される。ゲートにHIGH状態の行選択信号Φslが供給されることにより行選択トランジスタ36がONとなり、画素信号が垂直出力線27に出力可能となる。一方、ゲートにLOW状態の行選択信号Φslが供給されることにより行選択トランジスタ36がOFFとなり、画素信号の垂直出力線27への出力は停止する。なお、行選択信号Φslは行選択回路22から送信される。
【0034】
垂直出力線27は、撮像面の上方において電流源Issに接続される。垂直出力線27は、撮像面の下方において列選択トランジスタ25を介して水平出力線24に接続される。
【0035】
列選択トランジスタ25のゲートには、列毎に異なるタイミングでHIGH、LOWの切替わる列選択信号Φsrが供給される。ゲートにHIGH状態の列選択信号Φsrが供給されることにより列選択トランジスタ25がONとなり、画素信号が水平出力線24に出力される。一方、ゲートにLOW状態の列選択信号Φsrが供給されることにより列選択トランジスタ25がOFFとなり、画素信号の水平出力線24への出力は停止する。前述のように、水平出力線24に出力された画素信号が、撮像素子20の外部機器に出力される。なお、列選択信号Φsrは列選択回路23から送信される。
【0036】
次に撮像素子20からの画素信号の出力方式について説明する。撮像素子20からの画素信号の出力は、全画素出力方式、第1〜第3の平均化出力方式に応じて行なわれる。なお、全画素出力方式によれば、すべての画素30個々の画素信号が出力される。第1の平均化出力方式によれば、行方向に沿って並ぶ画素30の複数の画素信号が平均化されて出力される。第2の平均化出力方式によれば、列方向に沿って並ぶ画素30の複数の画素信号が平均化されて出力される。第3の平均化出力方式によれば、行方向および列方向に沿って並ぶ画素30の複数の画素信号が平均化されて出力される。以下に、各出力方式について詳細に説明する。
【0037】
全画素出力方式のときの撮像素子20における画素30の選択動作について、図4のタイミングチャートを用いて説明する。なお、図4には、行選択トランジスタ36および列選択トランジスタ25による画素信号の出力のタイミングのみ示される。
【0038】
一方、転送トランジスタ33による信号電荷の転送動作のタイミングは省略するが、行選択トランジスタ37および列選択トランジスタ25による特定の画素30が選択される前または選択されている間に転送動作は実行される。また、リセットトランジスタ34によるFD32のリセット動作のタイミングも省略するが、画素30からの画素信号の出力後の次の転送動作までの間にリセット動作は実行される。
【0039】
T1のタイミングにおいて、上から1行目に並ぶ画素30の行選択トランジスタ36に入力される行選択信号Φsl1がHIGHに切替えられる。行選択信号Φsl1がHIGHに切替えられることにより、1行目に並ぶ画素30において生成される画素信号が垂直出力線27に出力される。
【0040】
また、同じT1のタイミングにおいて、左から1列目の列選択トランジスタ25に入力される列選択信号Φsr1がHIGHに切替えられる。列選択信号Φsr1がHIGHに切替えられることにより、1列目の垂直出力線27に出力されている画素信号が、水平出力線24を介して撮像素子20の外部に出力される。
【0041】
以後同様にして、2、3、4、5、6、7、8、・・・、右端の列であるN列目の列選択信号Φsr2、Φsr3、Φsr4、Φsr5、Φsr6、Φsr7、Φsr8、・・・、ΦsrNが順番にHIGHに切替えられる。列選択信号の切替により、2、3、4、5、6、7、8、・・・、N列目の垂直出力線27に出力されている画素信号が、水平出力線24を介して撮像素子20の外部に出力される。
【0042】
N列目の列選択信号ΦsrNがHIGHからLOWに切替わるときに1行目の行選択信号Φsl1もLOWに切替えられる(タイミングT2参照)。行選択信号Φsl1がLOWに切替えられることにより、1行目に並ぶ画素30の選択が解除される。
【0043】
T3のタイミングにおいて、2行目に並ぶ画素30の行選択トランジスタ36に入力される行選択信号Φsl2がHIGHに切替えられる。行選択信号Φsl2がHIGHに切替えられることにより、2行目に並ぶ画素30において生成される画素信号が垂直出力線27に出力される。
【0044】
1行目の画素信号の出力と同様にして、1、2、3、4、5、6、7、8、・・・、N列目の列選択信号Φsr1、Φsr2、Φsr3、Φsr4、Φsr5、Φsr6、Φsr7、Φsr8、・・・、ΦsrNが順番にHIGHに切替えられる。列選択信号の切替により、1、2、3、4、5、6、7、8、・・・、N列目の垂直出力線27に出力されている画素信号が、水平出力線24を介して撮像素子20の外部に出力される(タイミングT3〜タイミングT4参照)。
【0045】
以後同様にして、3、4、5、6、7、8、・・・、最終行であるM行目に並ぶ画素30が生成する画素信号が順番に撮像素子20の外部に出力される。
【0046】
次に、第1の平均化出力方式のときの撮像素子20における画素30の選択動作について、図5のタイミングチャートを用いて説明する。なお、図5には、図4と同様に行選択トランジスタ36および列選択トランジスタ25による画素信号の出力のタイミングのみ示される。また、転送動作およびリセット動作のタイミングは省略される。
【0047】
T1のタイミングにおいて、上から1行目に並ぶ画素30の行選択トランジスタ36に入力される行選択信号Φsl1がHIGHに切替えられる。行選択信号Φsl1がHIGHに切替えられることにより、1行目に並ぶ画素30において生成される画素信号が垂直出力線27に出力される。
【0048】
また、同じT1のタイミングにおいて、左から1、3列目の列選択トランジスタ25に入力される列選択信号Φsr1、Φsr3がHIGHに切替えられる。列選択信号Φsr1、Φsr3がHIGHに切替えられることにより、1行1、3列目の列選択トランジスタ25と水平出力線24が導通する。
【0049】
1、3列目の列選択トランジスタ25が導通したときの水平出力線24における電位について、図6を用いて説明する。図6は行選択トランジスタ36および列選択トランジスタ25を導通させたときの1、3列目の画素30、垂直出力線27、および水平出力線24の等価回路図である。
【0050】
1列目の画素30の画素信号である信号電位およびリアクタンスをV1、R1とする。また、3列目の画素30の画素信号である信号電位およびリアクタンスをV3、R3とする。図6に示すように、1、3列目の画素30は水平出力線24により並列に接続される。したがって、水平出力線24における電位V0は、(R3×V1+R1×V3)/(R1+R3)である。
【0051】
各画素30のリアクタンスは実質的に同一、すなわち、R1=R3である。したがって、水平出力線24における電位V0は、(V1+V3)/2であり、1、3列目の画素30における画素信号の信号レベルの平均値となる。
【0052】
したがって、T1のタイミングにおいて、1、3列目の画素30の画素信号を平均化した信号が画素信号として水平出力線24を介して撮像素子20の外部に出力される。なお、前述のようにカラーフィルタはベイヤー方式にしたがって配置されるので、1行1、3列目のように奇数行における奇数列の画素30の画素信号の信号レベルは、同じ色成分の光の受光量に応じている。
【0053】
T2のタイミングにおいて、1行目の行選択信号Φsl1がHIGHのまま、左から2、4列目の列選択トランジスタ25に入力される列選択信号Φsr2、Φsr4がHIGHに切替えられる(図5参照)。列選択信号Φsr2、Φsr4がHIGHに切替えられることにより、1行目2、4列目の列選択トランジスタ25と水平出力線24が導通する。
【0054】
T1のタイミングにおける1、3列目の画素30の画素信号と同様に、T2のタイミングにおいて2、4列目の画素30の画素信号を平均化した信号が画素信号として水平出力線24を介して撮像素子20の外部に出力される。なお、前述のようにカラーフィルタはベイヤー方式にしたがって配置されるので、1行2、4列のように奇数行における偶数列の画素30の画素信号の信号レベルは、同じ色成分の光の受光量に応じている。
【0055】
さらに、偶数行における奇数列の画素の画素信号の信号レベルは、同じ色成分の光の受光量に応じており、偶数行における偶数列の画素の画素信号の信号レベルは、同じ色成分の光の受光量に応じている。
【0056】
以後同様にして、連続する2つの奇数列と連続する2つの偶数列とが順番にHIGHに切替えられる。例えば、5、7列目、6、8列目、・・・、N−3、N−1列目、およびN−2、N列目の列選択信号Φsrが順番にHIGHに切替えられる。
【0057】
連続する2つの奇数列または連続する2つの偶数列の列選択信号ΦsrがHIGHに切替えられることにより、同時にHIGHに切替えられた列の2つの画素30の画素信号が平均化されて、撮像素子20の外部に出力される。
【0058】
N−2、N列目の列選択信号ΦsrN−2、ΦsrNがHIGHからLOWに切替えられるときに1行目の行選択信号Φsl1もLOWに切替えられる(タイミングT3参照)。行選択信号Φsl1のLOWへの切替により、1行目に並ぶ画素30の選択が解除される。
【0059】
T4のタイミングにおいて、2行目に並ぶ画素30の行選択トランジスタ36に入力される行選択信号Φsl2がHIGHに切替えられる。行選択信号Φsl2がHIGHに切替えられることにより、2行目に並ぶ画素30において生成される画素信号が垂直出力線27に出力される。
【0060】
1行目の画素信号の出力と同様にして、1、3列目、2、4列目、・・・、N−3、N−1列目、およびN−2、N列目のように連続する2つの奇数列および連続する2つの偶数列の列選択信号Φsrが順番にHIGHに切替えられる。このような切替により、同時にHIGHに切替えられた列の2つの画素30の画素信号が平均化されて、撮像素子20の外部に出力される(タイミングT4〜タイミングT5参照)。
【0061】
以後同様にして3、4、5、6、7、8、・・・M行目に並ぶ画素30が生成する画素信号が平均化され、撮像素子20の外部に出力される。
【0062】
次に、第2の平均化出力方式のときの撮像素子20における画素30の選択動作について、図7のタイミングチャートを用いて説明する。なお、図7には、図4と同様に行選択トランジスタ36および列選択トランジスタ25による画素信号の出力のタイミングのみ示される。また、転送動作およびリセット動作のタイミングは省略される。
【0063】
T1のタイミングにおいて、上から1、3行目に並ぶ画素30の行選択トランジスタ36に入力される行選択信号Φsl1、Φsl3がHIGHに切替えられる。行選択信号Φsl1、Φsl3がHIGHに切替えられることにより、1、3行目に並ぶ画素30において生成される画素信号が垂直出力線27に出力される。
【0064】
図6に示した等価回路と同様に、1、3行目の画素30からの画素信号が出力された垂直出力線27の電位は、1、3行目の画素30から出力された画素信号の信号レベルの平均値となる。
【0065】
また、同じT1のタイミングにおいて、左から1列目の列選択トランジスタ25に入力される列選択信号Φsr1がHIGHに切替えられる。列選択信号Φsr1がHIGHに切替えられることにより、1、3行1列目の画素30の画素信号を平均化した信号が画素信号として水平出力線24を介して撮像素子20の外部に出力される。
【0066】
以後同様にして、2、3、4、5、6、7、8、・・・、N列目の列選択信号Φsr2、Φsr3、Φsr4、Φsr5、Φsr6、Φsr7、Φsr8、・・・、ΦsrNが順番にHIGHに切替えられる。列選択信号の切替により、2、3、4、5、6、7、8、・・・、N列目の垂直信号線に出力され平均化された画素信号が、水平出力線24を介して撮像素子20の外部に出力される。
【0067】
N列目の列選択信号ΦsrNがHIGHからLOWに切り替わるときに1、3行目の行選択信号Φsl1、Φsl3もLOWに切替えられる(タイミングT2参照)。行選択信号Φsl1、Φsl3がLOWに切替えられることにより、1、3行目に並ぶ画素30の選択が解除される。
【0068】
T3のタイミングにおいて、2、4行目に並ぶ画素30の行選択トランジスタ36に入力される行選択信号Φsl2、Φsl4がHIGHに切替えられる。行選択信号Φsl2、Φsl4がHIGHに切替えられることにより、2、4行目に並ぶ画素30において生成される画素信号が垂直出力線27に出力され、平均化される。
【0069】
1、3行目の画素信号の出力と同様にして、1、2、3、4、5、6、7、8、・・・N列目の列選択信号Φsr1、Φsr2、Φsr3、Φsr4、Φsr5、Φsr6、Φsr7、Φsr8、・・・、ΦsrNが順番にHIGHに切替えられる。列選択信号の切替により、2、3、4、5、6、7、8、・・・、N列目の垂直信号線に出力され平均化された画素信号が、水平出力線24を介して撮像素子20の外部に出力される(タイミングT3〜タイミングT4参照)。
【0070】
以後同様にして、連続する2つの奇数行と連続する2つの偶数行とが順番にHIGHに切替えられる。例えば、5、7行目、6、8行目、・・・、M−3、M−1行目、M−2、M行目の行選択信号Φslが順番にHIGHに切替えられる。それぞれの2つの行が選択されている間に、平均化された画素信号が列毎に順番に撮像素子20の外部に出力される。
【0071】
次に第3の平均化出力方式のときの撮像素子20における画素30の選択動作について図8のタイミングチャートを用いて説明する。なお、図8には、図4と同様に行選択トランジスタ36および列選択トランジスタ25による画素信号の出力のタイミングのみ示される。また、転送動作およびリセット動作のタイミングは省略される。
【0072】
T1のタイミングにおいて、上から1、3行目に並ぶ画素30の行選択トランジスタ36に入力される行選択信号Φsl1、Φsl3がHIGHに切替えられる。行選択信号Φsl1、Φsl3がHIGHに切替えられることにより、1、3行目に並ぶ画素30において生成される画素信号が垂直出力線27に出力され、平均化される。
【0073】
また、同じT1のタイミングにおいて、左から1、3列目の列選択トランジスタ25に入力される列選択信号Φsr1、Φsr3がHIGHに切替えられる。
【0074】
列選択信号Φsr1、Φsr3がHIGHに切替えられることにより、1、3列目の垂直出力線27に出力され平均化された画素信号が、水平出力線24に出力され、さらに平均化される。すなわち、垂直出力線27および水平出力線24において1行1、3列目および3行1、3列目に配置された4つの画素30から出力される画素信号が平均化される。垂直出力線27および水平出力線24において平均化された画素信号は、撮像素子20の外部に出力される。
【0075】
T2のタイミングにおいて、1、3行目の行選択信号Φsl1、Φsl3がHIGHのまま、左から2、4列目の列選択トランジスタ25に入力される列選択信号Φsr2、Φsr4がHIGHに切替えられる。
【0076】
列選択信号Φsr2、Φsr4がHIGHに切替えられることにより、2、4列目の垂直出力線27に出力され平均化された画素信号が、水平出力線24に出力され、さらに平均化される。水平出力線24において平均化された画素信号は、撮像素子20の外部に出力される。
【0077】
以後同様にして、連続する2つの奇数列と連続する2つの偶数列とが順番にHIGHに切替えられる。例えば、5、7列目、6、8列目、・・・、N−3、N−1列目、およびN−2、N列目の列選択信号Φsrが順番にHIGHに切替えられる。
【0078】
1、3行目における連続する2つの奇数列または連続する2つの偶数列の列選択信号ΦsrがHIGHに切替えられることにより、同時にHIGHに切替えられた列の2つの画素30の画素信号が平均化されて、撮像素子20の外部に出力される。
【0079】
N−2、N列目の列選択信号ΦsrN−2、ΦsrNがHIGHからLOWに切り替わるときに1、3行目の行選択信号Φsl1、Φsl3もLOWに切替えられる(タイミングT3参照)。行選択信号Φsl1、Φsl3のLOWへの切替により、1、3行目に並ぶ画素30の選択が解除される。
【0080】
T4のタイミングにおいて、2、4行目に並ぶ画素30の行選択トランジスタ36に入力される行選択信号Φsl2、Φsl4がHIGHに切替えられる。行選択信号Φsl2、Φsl4がHIGHに切替えられることにより、2、4行目に並ぶ画素30において生成される画素信号が垂直出力線27に出力され、平均化される。
【0081】
1、3行目の画素信号の出力と同様にして、1、3列目、2、4列目、・・・、N−3、N−1列目、およびN−2、N列目のように連続する2つの奇数列および連続する2つの偶数列の列選択信号Φsrが順番にHIGHに切替えられる。このような切替により、2、4行目において同時にHIGHに切替えられた列の2つの画素30の画素信号がさらに平均化されて、撮像素子20の外部に出力される(タイミングT4〜タイミングT5参照)。
【0082】
以後同様にして、連続する2つの奇数行と連続する2つの偶数行とが順番にHIGHに切替えられる。例えば、5、7行目、6、8行目、・・・、M−3、M−1行目、M−2、M行目の行選択信号Φslが順番にHIGHに切替えられる。それぞれの2つの行が選択されている間に、2つの連続する奇数列または2つの連続する偶数列から出力される画素信号が平均化され、撮像素子20の外部に出力される。
【0083】
以上のような構成の撮像素子によれば、撮像素子自身に平均化した画素信号を出力させることが可能になる。したがって、1フレームの画像信号を形成する画素信号の出力回数が減少するので、1フレームの画像信号の出力の高速化を図ることが可能になる。例えば、第1、第2の平均化出力方式によれば全画素出力方式に比べて2倍の速さになり、第3の平均化出力方式によれば4倍の速さとなる。
【0084】
また、本実施形態の撮像素子によれば従来行なわれていた間引き出力と異なり画素信号の欠落がないため、モアレや偽色の発生を低減化させることが可能になる。
【0085】
なお、本実施形態では、第1〜第3の平均化出力方式のいずれかの方式にしたがって高速で画像信号を出力可能な構成であるが、第1〜第3の平均化出力方式の少なくとも一つの出力方式にしたがって画像信号が出力される構成であってもよい。
【0086】
また、本実施形態では連続する2つの奇数行および連続する2つの偶数行、および/または連続する2つの奇数列および連続する2つの偶数列の画素30の画素信号の平均化を行なう構成であるが、2つの行または2つの列に限られない。複数の行または複数の列の画素30の画素信号を用いて平均化を行なわせてもよい。
【0087】
また、本実施形態では、ベイヤー方式にしたがってカラーフィルタが配置される構成であるが、他の方式によって配置されていてもよい。行方向および列方向において同じ色の光成分に対応した画素信号が平均化されれば、本実施形態と同様の効果を得ることが可能である。
【0088】
また、本実施形態では、各画素はカラーフィルタに覆われる構成であるが、カラーフィルタに覆われていなくてもよい。カラーフィルタに覆われずに白黒の画像を撮影する撮像素子であっても、モアレなどの少ない画像を高速で撮影可能な効果を得ることは可能である。この場合、連続する奇数行または偶数行、連続する奇数列または偶数列の画素でなく、単に連続する複数の画素の画素信号を平均化すればよい。
【0089】
また、本実施形態では、撮像素子はCMOS撮像素子であるが、他のいかなるXYアドレス方式の撮像素子であってもよい。
【図面の簡単な説明】
【0090】
【図1】本発明の一実施形態を適用した撮像素子を有するデジタルカメラの内部構成を概略的に示すブロック図である。
【図2】撮像素子の構成を示すブロック図である。
【図3】画素の構成を示す回路図である。
【図4】全画素出力方式のときの撮像素子における画素信号の出力のタイミングを示すタイミングチャートである。
【図5】第1の平均化出力方式のときの撮像素子における画素信号の出力のタイミングを示すタイミングチャートである。
【図6】行選択トランジスタおよび列選択トランジスタを導通させたときの画素、垂直出力線、および水平出力線との等価回路図である。
【図7】第2の平均化出力方式のときの撮像素子における画素信号の出力のタイミングを示すタイミングチャートである。
【図8】第3の平均化方式のときの撮像素子における画素信号の出力のタイミングを示すタイミングチャートである。
【符号の説明】
【0091】
10 デジタルカメラ
14 タイミングジェネレータ
20 撮像素子
22 行選択回路
23 列選択回路
24 水平出力線
25 列選択トランジスタ
27 垂直出力線
30 画素
36 行選択トランジスタ

【特許請求の範囲】
【請求項1】
受光量に応じた信号電荷を生成する光電変換素子と、前記信号電荷に応じた信号電位である画素信号の出力と出力停止とを切替える選択トランジスタとを有する画素と、
第1の方向に沿って並ぶ複数の前記画素の前記選択トランジスタに接続され、前記画素信号が出力される出力信号線と、
前記画素信号の前記出力信号線への出力を、同じ前記出力信号線に接続される複数の前記画素における前記選択トランジスタに、実行させる画素選択部とを備える
ことを特徴とする撮像素子。
【請求項2】
前記第1の方向に沿って並ぶ複数の前記画素のそれぞれは、複数の種類のカラーフィルタによって交互に繰返して覆われ、
前記画素選択部は、同じ種類のカラーフィルタに覆われる複数の前記画素における前記選択トランジスタに前記画素信号の出力を実行させる
ことを特徴とする請求項1に記載の撮像素子。
【請求項3】
受光量に応じた信号電荷を生成する光電変換素子と前記信号電荷に応じた信号電位である画素信号の出力と出力停止とを切替える第1の選択トランジスタとを有し、第2の方向に沿って配置される画素と、
前記第2の方向に沿って配置される前記画素毎に設けられ、前記第2の方向とは異なる第1の方向に沿って並ぶ複数の前記画素の前記選択トランジスタに接続され、前記画素信号が出力される複数の第1の出力信号線と、
前記複数の第1の出力信号線のそれぞれに接続され、前記第1の出力信号線に出力される前記画素信号の出力と出力停止とを切替える複数の第2の選択トランジスタと、
前記複数の第2の選択トランジスタに接続され、前記画素信号が出力される第2の出力信号線と、
前記第1の出力信号線から前記第2の出力信号線への前記画素信号の出力を、2つ以上の前記第2の選択トランジスタに、実行させる画素選択部とを備える
ことを特徴とする撮像素子。
【請求項4】
前記第2の方向に沿って並ぶ複数の前記画素のそれぞれは、複数の種類のカラーフィルタによって交互に繰返し覆われ、
前記画素選択部は、同じ種類のカラーフィルタに覆われる複数の前記画素における前記第2の選択トランジスタに前記画素信号の出力を実行させる
ことを特徴とする請求項3に記載の撮像素子。
【請求項5】
前記画素選択部は、前記画素から前記第1の出力信号線への前記画素信号の出力を、同じ前記第1の出力信号線に接続される複数の前記画素における前記第1の選択トランジスタに、実行させることを特徴とする請求項3または請求項4に記載の撮像素子。
【請求項6】
前記第1の方向に沿って並ぶ複数の前記画素のそれぞれは、複数の種類のカラーフィルタによって交互に繰返して覆われ、
前記画素選択部は、同じ種類のカラーフィルタに覆われる複数の前記画素における前記選択トランジスタに前記画素信号の出力を実行させる
ことを特徴とする請求項5に記載の撮像素子。

【図1】
image rotate

【図2】
image rotate

【図3】
image rotate

【図4】
image rotate

【図5】
image rotate

【図6】
image rotate

【図7】
image rotate

【図8】
image rotate


【公開番号】特開2008−118371(P2008−118371A)
【公開日】平成20年5月22日(2008.5.22)
【国際特許分類】
【出願番号】特願2006−299179(P2006−299179)
【出願日】平成18年11月2日(2006.11.2)
【出願人】(000000527)ペンタックス株式会社 (1,878)
【Fターム(参考)】