撮像装置
【課題】表示させる動画像に残像効果を持たせて、急激な構図変化をしたときであっても、主被写体を見失ってしまうことを防止する。
【解決手段】光電荷を生成し蓄積するフォトダイオード１０１と、前記フォトダイオードに接続され前記光電荷を転送する転送トランジスタ１０２と、前記転送トランジスタに接続された前記光電荷を蓄積する蓄積容量とを備え、前記フォトダイオードが光電荷を蓄積中に前記蓄積容量に蓄積された電荷のリセットを実行する第１の駆動モードと、電荷のリセットを非実行する第２の駆動モードとを有する。
【解決手段】光電荷を生成し蓄積するフォトダイオード１０１と、前記フォトダイオードに接続され前記光電荷を転送する転送トランジスタ１０２と、前記転送トランジスタに接続された前記光電荷を蓄積する蓄積容量とを備え、前記フォトダイオードが光電荷を蓄積中に前記蓄積容量に蓄積された電荷のリセットを実行する第１の駆動モードと、電荷のリセットを非実行する第２の駆動モードとを有する。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は画像を生成するための撮像装置の改良に関するもので、特に連続して生成される画像に対して残像効果を付加することが可能な撮像装置に関するものである。
【背景技術】
【０００２】
画像を生成するための撮像装置の機能として、１シーンのみを撮像する静止画モードと連続した複数のシーンを撮像する動画モードがあることは良く知られている。またこれら撮像された静止画や動画を表示、記録することが可能な撮像装置も種々製品化されている。
【０００３】
ところで電子シャッタを用いて高速移動する被写体を動画モードで撮像し表示した場合、動画像としては不自然な映像になるという問題がある。その対策として特許文献１では、１フィールド（１フレーム）の間に、感光部に蓄積された電荷の掃捨処理と、転送処理とを所定の時間の中で交互に繰り返し且つ、電荷の掃捨量を制御することにより、残像効果を持ち自然で連続的な解像度の高い画像を生成する提案がされている。
【先行技術文献】
【特許文献】
【０００４】
【特許文献１】特開2001-197373号公報
【発明の概要】
【発明が解決しようとする課題】
【０００５】
一般的にこれらの撮像装置には、被写体の構図を決めるために動画モードで撮像された画像を表示装置で表示する機能も有するが、人ごみなど複数の類似した被写体があったり、周囲輝度が暗い場合などに急激な構図変化をさせると、主被写体を見失ってしまうという問題を有している。
【０００６】
このことを図９を用いて説明する。
【０００７】
図９（ａ）、（ｂ）は夜空の星を撮像した際、同図（ａ）から（ｂ）に構図変化させた様子を示している。このように星を主被写体にした場合、周囲に類似の星が多くまた周囲が暗いために目的の星を見失うことが多い。
【０００８】
このような構図変化の際に主被写体を見失わないように、表示させる動画像に残像効果を持たせ主被写体を追跡しやすいようにすることが考えられる。
【０００９】
図９（ｃ）はこのことを説明する図で、同図内に主被写体の星を太線で示し残像を線で表現している。図９（ａ）から（ｃ）に構図変化させたときにも、残像があることで主被写体の星が追跡しやすいことがわかる。
【００１０】
残像効果を持たせる技術としては、前述の特開2001-197373号があるが、この技術は１フレーム内で残像効果を持たせる技術であり、高速移動する被写体を自然に表示する効果はあるものの、数フレームにわたって残像効果を得ることができないため、所望の追跡効果を得ることはできない。
【００１１】
また、撮像された連続画像をメモリに記憶して後段の画像処理で残像効果を得ることも考えられるが、処理回路規模が大きくなることが懸念される。
【課題を解決するための手段】
【００１２】
本発明は、上記課題を鑑みて提案されるものであり、残像効果を持たせる手段として、
光を受光して光電荷を生成し蓄積するフォトダイオードと、前記フォトダイオードに接続され前記光電荷を転送する転送トランジスタと、前記転送トランジスタに接続された前記光電荷を蓄積する蓄積容量とを備え、
前記フォトダイオードが光電荷を蓄積中に前記蓄積容量に蓄積された電荷のリセットを実行する第１の駆動モードと、
前記フォトダイオードが光電荷を蓄積中に前記蓄積容量に蓄積された電荷のリセットを非実行する第２の駆動モードとを有するようにする。
【００１３】
また、前記撮像装置は、前記フォトダイオードが光電荷を蓄積した信号を読み出すとともに、読み出された信号を画像として表示する手段と、
前記信号のうち１フレームのみを読み出し表示する静止画撮影モードと
前記信号の読み出しと表示を連続した複数のフレームで繰り返す動画撮影モードとを有し
前記動画撮影モードの時に前記第２の駆動モードで駆動するようにする。
【発明の効果】
【００１４】
本発明により、表示させる動画像に残像効果を持たせ主被写体を追跡しやすいようにすることが出来るため、被写体の構図を決めるための所謂ＥＶＦ動作中に人ごみなど複数の類似した被写体があったり、周囲輝度が暗い場合などに急激な構図変化をしたときであっても、主被写体を見失ってしまうということを防止することが可能となる。
【００１５】
特に夜空の星を撮像した際でも、目的の星を見失うことを防止することが可能となる。
【００１６】
また、残像効果を持たせる駆動を所謂ＥＶＦ動作中にや、被写体輝度が暗い場合のみに限定することで、通常は残像効果の無い自然な映像を提供することが可能である。
【図面の簡単な説明】
【００１７】
【図１】本発明第１の実施例における画素構成図
【図２】本発明第１の実施例における撮像素子の構成図
【図３（ａ）】本発明第１、第２の実施例第２のモードを説明するタイミングチャート（その１）
【図３（ｂ）】本発明第１、第２の実施例第２のモードを説明するタイミングチャート（その２）
【図４】本発明第２の実施例における画素構成図
【図５】本発明第３の実施例における画素構成図
【図６】本発明第３の実施例を説明するタイミングチャート
【図７】本発明第１の実施例における撮像装置の全体構成図
【図８】本発明第１の実施例における撮像装置の動作を説明するフローチャート
【図９】従来例を説明する図
【発明を実施するための形態】
【００１８】
［実施例１］
図１は本発明の撮像装置の実施形態を示した図であり、ＣＭＯＳ型固体撮像装置の画素セルPixelの構成例を示す回路図である。
【００１９】
光信号電荷を発生するフォトダイオード（PD）１０１は、この例ではアノード側が接地されている。フォトダイオード（PD）１０１のカソード側は、転送ＭＯＳトランジスタ（Tx1）１０２を介してフローティングディフュージョン（Ｃｆｄ）１０７および増幅ＭＯＳトランジスタ（Tsf）１０４のゲートに接続されている。また、上記フローティングディフュージョン（Ｃｆｄ）１０７および増幅ＭＯＳトランジスタ（Tsf）１０４のゲート電位は、リセットＭＯＳトランジスタ（Tres）１０３により共通電源（VDD）とショートされることで固定電位にリセットされる。さらに、上記増幅ＭＯＳトランジスタ（Tsf）１０４は、ドレインが電源ＶＤＤに接続され、ソースが選択ＭＯＳトランジスタ（Tsel）１０５のドレインに接続されている。また、選択ＭＯＳトランジスタ（Tsel）１０５のソースは、同一列で共通な垂直出力線（Vline）１０６に接続されることで画素出力される。更に、上記フローティングディフュージョン（Ｃｆｄ）１０７と並列に転送ＭＯＳトランジスタ(Tx2)１０８を介して画素メモリ（Cm）１０９が接続されている。また破線で囲まれた部分は1つの画素を構成しており、撮像装置内にはｍ行×ｎ列の画素が配置されている。
【００２０】
上記転送ＭＯＳトランジスタ（Tx1）１０２のゲートは、横方向に延長して配置される第１の行選択線（垂直走査線）ｐｔｘ１に接続される。同じ行に配置された他の画素セルＰｉｘｅｌの同様の転送ＭＯＳトランジスタ１０２のゲートも、上記第１の行選択線Ｐｔｘ１に共通に接続される。
【００２１】
上記リセットＭＯＳトランジスタ１０３のゲートは、横方向に延長して配置される第２の行選択線（垂直走査線）ｐｒｅｓに接続される。同じ行に配置された他の画素セルＰｉｘｅｌの同様のリセットＭＯＳトランジスタ１０３のゲートも、上記第２の行選択線ｐｒｅｓに共通に接続される。
【００２２】
上記選択ＭＯＳトランジスタ１０５のゲートは、横方向に延長して配置される第３の行選択線（垂直走査線）ｐｓｅｌに接続される。同じ行に配置された他の画素セルＰｉｘｅｌの同様の選択ＭＯＳトランジスタ１０５のゲートも、上記第３の行選択線ｐｓｅｌに共通に接続される。
【００２３】
上記転送ＭＯＳトランジスタ（Tx2）１０８のゲートは、横方向に延長して配置される第４の行選択線（垂直走査線）ｐｔｘ２に接続される。同じ行に配置された他の画素セルＰｉｘｅｌの同様の転送ＭＯＳトランジスタ１０８のゲートも、上記第４の行選択線ｐｔｘ２に共通に接続される。
【００２４】
これら第１〜第４の行選択線ｐｔｘ１、 ｐｒｅｓ、 ｐｓｅｌ、ｐｔｘ２は、不図示の垂直シフトレジスタに接続され信号電圧が供給される。また、残りの行においても同様の構成の画素セルＰｉｘｅｌと、行選択線が設けられ、同様に不図示の垂直シフトレジスタにより形成された信号電圧が順次供給されることで、全画素信号を読み出すことが可能な構成となっている。
【００２５】
図３は上記図１のＣＭＯＳ型撮像装置で残像効果を出す場合と出さない場合の制御を行うタイミングチャートであり、１行目の行選択線 Ｐｒｅｓ＿１、Ｐｔｘ１＿１、Ｐｔｘ２＿１パルス ２行目の行選択線 Ｐｒｅｓ＿２、Ｐｔｘ１＿２、Ｐｔｘ２＿２パルス のタイミング及び、１、２行目における各画素のリセット直後の信号を後段のメモリに転送するパルス（Ｎ読み）タイミングと光電荷信号を後段の別のメモリに転送するパルス（Ｓ読み）タイミングを示している。φＰＨは水平シフトレジスタパルスであり、このパルスにより一行のすべての画素信号（ｎ列分）を更に後段の処理回路（不図示）に送る。
【００２６】
ここでは１、２行目のパルス信号しか示していないが、実際にはｍ行分のパルス信号が供給される。
【００２７】
Ｐｓｅｌ信号は、行毎に出力されるだけなのでここでは省略している。また、各タイミングにおける１行目のフォトダイオード（ＰＤ）１０１の電荷及び、フローティングディフュージョン（Ｃｆｄ）１０７と画素メモリ（Cm）１０９の電位をそれぞれＶｃｆｄ、Ｖｃｍとして示している。
【００２８】
図２は、本発明第１の実施例における撮像素子の構成図であり、ここでは画素が３行×３列に配置された様子を示している。
【００２９】
各行で共通の駆動パルスは垂直走査回路から出力され、各列の垂直出力線信号は垂直走査回路内の後処理回路に入力され、その後の信号は水平走査回路によって後段の回路に転送される。
【００３０】
図３（ａ）で残像効果を出す場合の動作を説明する。
【００３１】
まず、Ｔ１のタイミングでＰｒｅｓ＿１、Ｐｒｅｓ＿２、Ｐｔｘ１＿１、Ｐｔｘ２＿１、Ｐｔｘ１＿２、Ｐｔｘ２＿２パルスを“Ｌ”→“Ｈ”→“Ｌ”とすることで、Ｔｒｅｓ、Ｔｘ１、Ｔｘ２をオン／オフして全画素分のＰＤ１０１、Ｃｍ１０９、Ｃｆｄ１０７をそれぞれ電源ＶＤＤに接続／切り離しすることでリセットする。そのときＰＤ１０１の電荷はゼロで、Ｖｃｆｄ、Ｖｃｍ電位はＶＤＤに応じた所定電位である。
【００３２】
その直後に１行目全列画素が選択され（不図示）、１行目のＮ読みパルスを“Ｌ”→“Ｈ”→“Ｌ”とすることで、１行目全列分のＶｃｆｄを垂直出力線（Vline）１０６を介して後段のメモリに記憶する（Ｎ読み）。
【００３３】
その後Ｔ２のタイミングでＰｔｘ１＿１、Ｐｔｘ２＿１パルスを“Ｌ”→“Ｈ”→“Ｌ”とすることで、１行目のＴｘ１、Ｔｘ２をオン／オフして１行目全列分のＰＤ１０１で発生した電荷Ｑをフローティングディフュージョン（Ｃｆｄ）１０７と画素メモリ（Cm）１０９に完全転送する。
【００３４】
このときの電荷Ｑはフローティングディフュージョン容量Ｃｆｄと画素メモリ容量Cmで容量分割されることで、Ｖｃｆｄ電位とＶｃｍ電位となる。但し、ここではＰＤ１０１はリセットされて間もないのでほとんど電荷蓄積されておらず、Ｑｐｄ、Ｖｃｆｄ、Ｖｃｍはほぼリセットされたときと等価であり、その様子を図２のＱｐｄ、Ｖｃｆｄ、Ｖｃｍで示している。
【００３５】
１行目のＰＤ１０１の電荷が完全転送された直後から、１行目のＰＤ１０１は次の蓄積が開始されている。
【００３６】
その直後Ｓ読みパルスを“Ｌ”→“Ｈ”→“Ｌ”とすることで、１行目全列分のＶｃｆｄを垂直出力線（Vline）１０６を介して後段の別メモリに記憶する（Ｓ読み）。
【００３７】
その後、後段の処理回路（不図示）でＳ読み信号−Ｎ読み信号の演算を行いながら、水平シフトレジスタパルスφＰＨにより一行のすべての画素信号（ｎ列分）を更に後段の処理回路（不図示）に送る。
【００３８】
１行目の信号転送が終了すると２行目が選択され（不図示）、２行目のＮ読みパルスを“Ｌ”→“Ｈ”→“Ｌ”とすることで、１行目全列分のＶｃｆｄを垂直出力線（Vline）１０６を介して後段のメモリに記憶する（Ｎ読み）。その後Ｐｔｘ１＿２、Ｐｔｘ２＿２パルスを“Ｌ”→“Ｈ”→“Ｌ”とすることで、２行目のＴｘ１、Ｔｘ２をオン／オフして２行目全列分のＰＤ１０１で発生した電荷Ｑをフローティングディフュージョン（Ｃｆｄ）１０７と画素メモリ（Cm）１０９に完全転送する。
【００３９】
２行目のＰＤ１０１の電荷が完全転送された直後から、２行目のＰＤ１０１は次の蓄積が開始されている。
【００４０】
その直後Ｓ読みパルスを“Ｌ”→“Ｈ”→“Ｌ”とすることで、２行目全列分のＶｃｆｄを垂直出力線（Vline）１０６を介して後段の別メモリに記憶する（Ｓ読み）。
【００４１】
その後、後段の処理回路（不図示）でＳ読み信号−Ｎ読み信号の演算を行いながら、水平シフトレジスタパルスφＰＨにより一行のすべての画素信号（ｎ列分）を更に後段の処理回路（不図示）に送る。
【００４２】
この動作を１行目からｍ行目まで繰り返すことで、撮像素子全画素の信号を読みだす。図２では２本の斜線でその動作を省略しており、ここまでが１ｓｔフレームの動作である。
【００４３】
次に、Ｔ３のタイミングでＰｒｅｓ＿１パルスのみを“Ｌ”→“Ｈ”→“Ｌ”とすることで、１行目全列分のＴｒｅｓをオン／オフしてＣｆｄ１０７を電源ＶＤＤに接続／切り離しすることでリセットする。そのときＰＤ１０１は蓄積が継続され、Ｃｍ１０９はリセットされていない。従って、Ｖｃｆｄ電位はＶＤＤに応じた所定電位になるが、Ｖｃｍは前フレームの電位がそのまま残っている。但し、前フレームでＶｃｍはほとんどリセット状態であったのでここでもリセット状態とほぼ等価の状態である。
【００４４】
その直後にＮ読みパルスを“Ｌ”→“Ｈ”→“Ｌ”とすることで、１行目全列分のＶｃｆｄを垂直出力線（Vline）１０６を介して後段のメモリに記憶する（Ｎ読み）。
【００４５】
その後Ｔ４のタイミングでＰｔｘ１＿１、Ｐｔｘ２＿１パルスを“Ｌ”→“Ｈ”→“Ｌ”とすることで、１行目全列分のＴｘ１、Ｔｘ２をオン／オフしてＰＤ１０１で発生した電荷Ｑ１をフローティングディフュージョン（Ｃｆｄ）１０７と画素メモリ（Cm）１０９に完全転送する。
【００４６】
このときＣｍ１０９はリセットされていないので、Ｃｆｄ、Ｃｍ上では前フレームの電荷Ｑの一部 Ｑ×（Ｃｍ／（Ｃｆｄ＋Ｃｍ）） と新たに蓄積された電荷Ｑ１が足し合わされた電荷が容量分割された電位で収束し、その様子を図２のＶｃｆｄ、Ｖｃｍで示している。但し、前フレームでＰＤ１０１の電荷Ｑはほとんどリセット状態であったのでＣｍ１０９もリセット状態とほぼ等価の状態であり、新たに蓄積された電荷Ｑ１がそのままＣｆｄとＣｍに振り分けられることになる。
【００４７】
１行目のＰＤ１０１の電荷が完全転送された直後から、１行目のＰＤ１０１は次の蓄積が開始されている。
【００４８】
その直後Ｓ読みパルスを“Ｌ”→“Ｈ”→“Ｌ”とすることで、１行目全列分のＶｃｆｄを垂直出力線（Vline）１０６を介して後段の別メモリに記憶する（Ｓ読み）。
【００４９】
その後の処理は、１ｓｔフレームと同様に後段の処理回路（不図示）でＳ読み信号−Ｎ読み信号の演算を行いながら、水平シフトレジスタパルスφＰＨにより一行のすべての画素信号（ｎ列分）を更に後段の処理回路（不図示）に送る。
【００５０】
１行目信号の水平転送中にＰｒｅｓ＿２パルスのみを“Ｌ”→“Ｈ”→“Ｌ”とすることで、２行目全列分のＴｒｅｓをオン／オフしてＣｆｄ１０７を電源ＶＤＤに接続／切り離しすることでリセットし、１行目信号の水平転送が終了すると２行目が選択され（不図示）、１行目と同様に、Ｎ読み、ＰＤ電荷完全転送、Ｓ読み、水平転送の一連の動作を行う。以降の説明は省略するが、１ｓｔフレームと同様の動作が行われるものとする。図２では２本の斜線でその動作を省略しており、ここまでが２ｎｄフレームの動作である。
【００５１】
次に、Ｔ５のタイミングでＰｒｅｓ＿１パルスのみを“Ｌ”→“Ｈ”→“Ｌ”とすることで、１行目全列分のＴｒｅｓをオン／オフしてＣｆｄ１０７を電源ＶＤＤに接続／切り離しすることでリセットする。そのときＰＤ１０１は蓄積が継続され、Ｃｍ１０９はリセットされていない。従って、Ｖｃｆｄ電位はＶＤＤに応じた所定電位になるが、Ｖｃｍは前フレームの電位がそのまま残っている。
【００５２】
その直後にＮ読みパルスを“Ｌ”→“Ｈ”→“Ｌ”とすることで、１行目全列分のＶｃｆｄを垂直出力線（Vline）１０６を介して後段のメモリに記憶する（Ｎ読み）。
【００５３】
その後Ｔ６のタイミングでＰｔｘ１＿１、Ｐｔｘ２＿１パルスを“Ｌ”→“Ｈ”→“Ｌ”とすることで、１行目全列分のＴｘ１、Ｔｘ２をオン／オフしてＰＤ１０１で発生した電荷Ｑ２をフローティングディフュージョン（Ｃｆｄ）１０７と画素メモリ（Cm）１０９に完全転送する。
【００５４】
このときＣｍ１０９はリセットされていないので、Ｃｆｄ、Ｃｍ上では前フレームの電荷Ｑ１の一部 Ｑ１×（Ｃｍ／（Ｃｆｄ＋Ｃｍ）） と新たに蓄積された電荷Ｑ２が足し合わされた電荷が容量分割された電位で収束し、その様子を図２のＶｃｆｄ、Ｖｃｍで示している。
【００５５】
１行目のＰＤ１０１の電荷が完全転送された直後から、１行目のＰＤ１０１は次の蓄積が開始されている。
【００５６】
その直後Ｓ読みパルスを“Ｌ”→“Ｈ”→“Ｌ”とすることで、１行目全列分のＶｃｆｄを垂直出力線（Vline）１０６を介して後段の別メモリに記憶する（Ｓ読み）。
【００５７】
その後の処理は、１ｓｔフレームと同様に後段の処理回路（不図示）でＳ読み信号−Ｎ読み信号の演算を行いながら、水平シフトレジスタパルスφＰＨにより一行のすべての画素信号（ｎ列分）を更に後段の処理回路（不図示）に送る。
【００５８】
１行目信号の水平転送が終了すると２行目が選択され（不図示）、２ｎｄフレームと同様の動作が行われる。図２では２本の斜線でその動作を省略しており、ここまでが３ｒｄフレームの動作である。
【００５９】
以降、これら動作を繰り返せば、Ｔ６のタイミング以降で、
前フレームの総合電荷×（Ｃｍ／（Ｃｆｄ＋Ｃｍ））
が必ず加算されることになる。このことはつまり残像効果を出していることになる。
【００６０】
具体的には２ｎｄフレーム目以降でＣｍ１０９をリセットしていないことでこの効果を出している。
【００６１】
図３（ｂ）は上記図１のＣＭＯＳ型撮像装置で残像効果を出さない制御を行うタイミングチャートであり、図２との違いは、２ｎｄフレーム目以降でＰｒｅｓ＿１、Ｐｒｅｓ＿２パルスを“Ｌ”→“Ｈ”→“Ｌ”とするタイミングで、Ｐｔｘ２＿１、Ｐｔｘ２＿２を“Ｌ”→“Ｈ”→“Ｌ”とすることで、Ｃｍ１０９、Ｃｆｄ１０７をそれぞれリセットしている。そのため図２のように残像効果は得られず、Ｖｆｄはフレーム毎にＰＤ１０１で蓄積された電荷のみに応じた電位となる。
【００６２】
図１の画素構成で、図２の駆動方法では残像効果を得られ、図３（ｂ）の駆動方法では残像効果を得られないことから、後述するように撮像装置の用途に応じて（例えば静止画モードや動画モード）使い分けることが可能である。
【００６３】
ここで、図２の駆動方法で被写体構図が固定の場合は、Ｖｆｄは前フレームの電荷の影響を受け不自然な変化をし続けるが、Ｃｆｄ ＞ Ｃｍの関係にすることでＶｆｄの不自然な変化を極力防止できる。
【００６４】
次にデジタルカメラなどの撮像装置における動作についてについて説明する。
【００６５】
図７はデジタルカメラなどの撮像装置の構成を示すブロック図である。同図において７０１は撮像素子でありＣＣＤまたはＣＭＯＳセンサが使用される。
【００６６】
７０２は撮像素子からの信号を増幅しＡＤ変換等を行う信号処理回路ＡＦＥであり後述するタイミング発生回路７０４からタイミングなどを受け取りそれに従って動作する。７０３はＤＳＰ（DigitalSignalProseccer）であり、信号処理回路７０２からのデータに対して各種補正処理等を行なう。
【００６７】
またＤＳＰ７０３では、ＲＯＭ７０６、ＲＡＭ７０７等各種メモリの制御、記録媒体７０８への映像データの書き込み処理が行なわれる。
【００６８】
７０４は、撮像素子７０１、信号処理回路７０２、ＤＳＰ７０３にクロック信号や制御信号を供給するタイミング発生回路であるＴＧ（TimingGenerator）であり、ＣＰＵ７０５により制御される。
【００６９】
７０５はＤＳＰ７０３、TG７０４の制御、及び測光・測距など不図示の各部を使ったカメラ機能の制御を行なうＣＰＵである。７０９〜７１１の各スイッチが接続され、それぞれの状態に応じた処理を実行する。
【００７０】
７０６はカメラの制御プログラムや補正テーブルなどを記憶するＲＯＭである。７０７はＤＳＰ７０３で処理される映像データや補正データを一時的に記憶するＲＡＭである。ＲＡＭ７０７はＲＯＭ７０６より高速のアクセスが可能である。
【００７１】
７０８は撮影された映像を保存するコンパクトフラッシュ（登録商標）カード（以下ＣＦ）等の記録媒体であり、不図示のコネクタを介してカメラと接続される。
【００７２】
７０９はカメラを起動させるための電源スイッチ、７１０は測光処理、測距処理、被写体映像をリアルタイムに外部に表示する所謂ＥＶＦ動作等の撮影準備動作開始を指示するシャッタースイッチＳＷ１、７１１は不図示のミラー及びシャッターを駆動し、撮像素子７０１から読み出した信号を信号処理回路７０２、ＤＳＰ７０３を介して記録媒体７０８に書き込む一連の撮像動作の開始を指示するシャッタースイッチＳＷ２である。７１２はカメラの撮影モード（例えば連続撮影（動画）モード、単写モード、ストロボ発光モードなど）を指示するためのモードダイアルスイッチ、７１３は被写体までの距離を測定するための測距回路、７１４は被写体輝度を測定するための測光回路、７１５は撮影した映像を外部に表示するための表示装置である。
【００７３】
図８は図１の撮像素子を用いた図７の構成の撮像装置の動作を説明するフローチャートである。
【００７４】
まずステップ８０１で７０９電源スイッチがONかどうかを判定し、OFFであればステップ８０１を繰り返す。ONであればステップ８０２で撮影準備動作を開始させるスイッチ７１０ＳＷ１がＯＮかどうかを判定する。ＯＦＦであればステップ８０１へ戻り、ＯＮであればステップ８０３へ移行する。
【００７５】
ステップ８０３では、測距回路７１３により被写体までの距離を測定するとともに、測光回路７１４で被写体の輝度を測定する。続くステップ８０４で不図示のメカシャッタ開き撮像素子に光を入射させた状態にする。
【００７６】
その後ステップ８０５では、ステップ８０３の測光結果が被写体輝度があらかじめ設定された輝度より暗い場合は、星を含む夜景撮影であると判断しステップ８０６へ移行し図２で説明した画素メモリをリセットせず残像効果を出す駆動方法（第２のモード）で蓄積及び読み出しを行う。ステップ８０５で被写体輝度が明るい場合は夜景以外の被写体の撮影と判断しステップ８０７に移行し、図３（ｂ）で説明した画素メモリをリセットし残像効果を出さない駆動方法（第１のモード）で蓄積及び読み出しを行う。
【００７７】
次のステップ８０８で外部表示装置７１５への映像表示を行い、ステップ８０９では静止画撮影を開始させるためのスイッチ７１１ＳＷ２がＯＮされているかどうかを判定し、ＯＦＦであれば、ステップ８０２へ戻り次のフレームの動作に移る。つまり、ステップ８０２〜ステップ８０９までの動作で、撮影と表示を連続的に行う所謂ＥＶＦ動作を行っている。
【００７８】
ステップ８０９でスイッチ７１１ＳＷ２がＯＮと判定されるとステップ８１０に移行し、前記ステップ８０３で得られた測光、測距情報を基に静止画として最適な露出やピント位置で、撮像素子の蓄積を図３（ｂ）で説明した画素メモリをリセットし残像効果を出さない駆動方法（第１のモード）で行う。ここでは静止画撮影なので、まずメカシャッタを一旦閉じた上で図３（ｂ）の駆動を開始し、１ｓｔフレーム目の動作を行い、測光情報を基に全行の蓄積期間中に不図示のメカシャッタを開き、ステップ８１１で所定の露光量に達したところで不図示のメカシャッタを閉じる。
【００７９】
その後ステップ８１２で図３（ｂ）の２フレーム目の動作（第１のモード）を行うことで全画素読み出しを行い、ステップ８１３で外部表示装置７１５への映像表示を行い、ステップ８１４で静止画映像信号を７０８記録媒体に記録して終了する。
【００８０】
つまりステップ８０２〜８０９では、被写体（周囲）輝度が暗い場合は星を含む夜景撮影と判断し、このとき所謂ＥＶＦ動作が行われていたら、撮影構図を変化させたときに主被写体を見失う可能性があるものとして、残像効果を出す駆動方法（第２のモード）で蓄積読み出しを行うようにしているため、主被写体の追跡が容易となる。
【００８１】
また、被写体（周囲）輝度が明るい場合や静止画撮影の場合は残像効果を出さないように駆動する（第１のモード）ため前フレームの影響を受けない自然な画像を得ることができる。
【００８２】
ここで、ステップ８０９でスイッチ７１１ＳＷ２を静止画撮影を開始させるためのスイッチとしているが、スイッチ７１１は動画記録を開始させるスイッチであるとしても良い。つまり所謂ＥＶＦ動作の時は被写体状況（輝度）によって残像効果を出したり出さなかったりするが、動画記録時には残像効果を出さない駆動方法（第１のモード）で蓄積読み出しを行うようにすることで、記録された映像は前フレームの影響を受けない自然な映像にすることができる。
【００８３】
また、残像効果を持たせる駆動を所謂ＥＶＦ動作中にや、被写体輝度が暗い場合のみに限定することで、通常は残像効果の無い自然な映像を提供することが可能である。
【００８４】
［実施例２］
図４は本発明の撮像装置の第２の実施形態を示した図であり、ＣＭＯＳ型固体撮像装置の画素セルPixelの構成例を示す回路図である。
【００８５】
同図の４０１〜４０７までは図１の１０１〜１０７と同じであるので説明を省略する。
【００８６】
フローティングディフュージョン（Ｃｆｄ）４０７と並列に転送ＭＯＳトランジスタ(Tx2、Tx3、Tx4)４０８、４１０、４１２を介して画素メモリ（Cm2、Cm3、Cm4）４０９、４１１、４１３が接続されており、各画素メモリの容量は Cm2 ＜ Cm3 ＜ Cm4 である。
【００８７】
また全画素共通のＳＩ＿Ｄａｔａ信号は画素メモリを選択するためのデータで、selector４１７に入力され、その出力tx2、tx3、tx4と転送信号ptx2がANDゲート４１４、４１５、４１６に入力されることで画素メモリCm2〜Cm4が選択的に接続される。
【００８８】
第１〜第４の行選択線ｐｔｘ１、 ｐｒｅｓ、ｐｓｅｌ、ｐｔｘ２は、図１と同様の構成で信号が入力され、図３（ａ）と同様の信号が入力される。
【００８９】
図４の構成においても、図２の駆動方法では残像効果を得られ、図３（ｂ）の駆動方法では残像効果を得られないことから、後述するように撮像装置の用途に応じて（例えば静止画モードや動画モード）使い分けることが可能である。
【００９０】
また、画素メモリCm2、Cm3、Cm4のどれを選択するかで、残像量をコントロールすることができるため、例えば製造時のメモリ容量のばらつきを抑え一定の残像効果を得るためや、状況に応じて残像効果を変化させたりすることが可能である。
【００９１】
［実施例３］
図５は本発明の撮像装置の第３の実施形態を示した図であり、ＣＭＯＳ型固体撮像装置の画素セルPixelの構成例を示す回路図である。
【００９２】
光信号電荷を発生するフォトダイオード（PD）５０１は、この例ではアノード側が接地されている。フォトダイオード（PD）５０１のカソード側は、転送ＭＯＳトランジスタ（Ｔｘ１）５０２、（Ｔｘ２）５０８を介してフローティングディフュージョン（Ｃｆｄ）５０７および増幅ＭＯＳトランジスタ（Tsf）５０４のゲートに接続されている。また、上記フローティングディフュージョン（Ｃｆｄ）５０７および増幅ＭＯＳトランジスタ（Tsf）５０４のゲート電位は、リセットＭＯＳトランジスタ（Ｔｒｅｓ１）５０３により共通電源（VDD）とショートされることで固定電位にリセットされる。また、上記フォトダイオード（ＰＤ）５０１は、リセットＭＯＳトランジスタ（Ｔｒｅｓ２）５１０により共通電源（VDD）とショートされることで蓄積電荷をリセットされる。さらに、上記増幅ＭＯＳトランジスタ（Tsf）５０４は、ドレインが電源ＶＤＤに接続され、ソースが選択ＭＯＳトランジスタ（Tsel）５０５のドレインに接続されている。また、選択ＭＯＳトランジスタ（Tsel）５０５のソースは、同一列で共通な垂直出力線（Vline）５０６に接続されることで画素出力される。更に、転送ＭＯＳトランジスタ（Ｔｘ１）５０２、（Ｔｘ２）５０８の間に画素メモリ（Cm）５０９が接続されていて、転送ＭＯＳトランジスタ（Ｔｘ２）５０８をオンさせることで、画素メモリ（Cm）５０９が上記フローティングディフュージョン（Ｃｆｄ）５０７と並列に接続できるようになっている。また破線で囲まれた部分は1つの画素を構成しており、撮像装置内にはｍ行×ｎ列の画素が配置されている。
【００９３】
つまり図１との差は、転送ＭＯＳトランジスタ（Ｔｘ２）５０８、画素メモリ（Cm）５０９の配置の違いと、フォトダイオード（PD）５０１のカソード側に専用のリセットＭＯＳトランジスタ（Ｔｒｅｓ２）５１０及びその制御線Ｐｒｅｓ２を配置している点である。
【００９４】
図６は上記図５のＣＭＯＳ型撮像装置で残像効果を出す場合と残像効果を出さない場合（Ｐｔｘ２破線）の制御を行うタイミングチャートである。
【００９５】
図３との差は、図５でフォトダイオード（PD）５０１のカソード側に専用のリセットＭＯＳトランジスタ（Ｔｒｅｓ２）５１０及びその制御線Ｐｒｅｓ２を配置しているので、Ｐｒｅｓ２パルスを追加している点であり、その他のパルスは図３と同じ駆動方法なので説明を省略する。
【００９６】
Ｐｒｅｓ２パルスは１ｓｔフレームのみＰｒｅｓ１＿１、Ｐｒｅｓ１＿２と同じタイミングで“Ｌ”→“Ｈ”→“Ｌ”とすることで、ＰＤ５０１、Ｃｍ５０９、Ｃｆｄ５０７をそれぞれリセットさせている。
【００９７】
このようなタイミングで駆動することで、図１の構成と同様に残像効果を出したり残像効果を出さなかったりすることができる。
【符号の説明】
【００９８】
７０１：撮像素子
７０２：AFE（アナログフロントエンド）
７０３：ＤＳＰ（DigitalSignalProseccer）
７０４：タイミング発生回路
７０５：ＣＰＵ
５０６：ＲＯＭ
７０７：ＲＡＭ
７０８：記録媒体
７０９：電源スイッチ
５１０：シャッタースイッチＳＷ１
７１１：シャッタースイッチＳＷ２
７１２：モードダイアル
７１３：測距回路
７１４：測光回路
７１５：表示装置
１０１、４０１、５０１：フォトダイオード
１０２、１０３、１０４、１０５、１０８、４０２、４０３、４０４、４０５、４０８、４１０、４１２、５０２、５０３、４０４、５０５、５０８、５１０：ＭＯＳトランジスタ
１０７、４０７、５０７：フローティングディフュージョン
１０９、４０９、４１１、４１３、５０９：画素メモリ
５０６：垂直出力線
【技術分野】
【０００１】
本発明は画像を生成するための撮像装置の改良に関するもので、特に連続して生成される画像に対して残像効果を付加することが可能な撮像装置に関するものである。
【背景技術】
【０００２】
画像を生成するための撮像装置の機能として、１シーンのみを撮像する静止画モードと連続した複数のシーンを撮像する動画モードがあることは良く知られている。またこれら撮像された静止画や動画を表示、記録することが可能な撮像装置も種々製品化されている。
【０００３】
ところで電子シャッタを用いて高速移動する被写体を動画モードで撮像し表示した場合、動画像としては不自然な映像になるという問題がある。その対策として特許文献１では、１フィールド（１フレーム）の間に、感光部に蓄積された電荷の掃捨処理と、転送処理とを所定の時間の中で交互に繰り返し且つ、電荷の掃捨量を制御することにより、残像効果を持ち自然で連続的な解像度の高い画像を生成する提案がされている。
【先行技術文献】
【特許文献】
【０００４】
【特許文献１】特開2001-197373号公報
【発明の概要】
【発明が解決しようとする課題】
【０００５】
一般的にこれらの撮像装置には、被写体の構図を決めるために動画モードで撮像された画像を表示装置で表示する機能も有するが、人ごみなど複数の類似した被写体があったり、周囲輝度が暗い場合などに急激な構図変化をさせると、主被写体を見失ってしまうという問題を有している。
【０００６】
このことを図９を用いて説明する。
【０００７】
図９（ａ）、（ｂ）は夜空の星を撮像した際、同図（ａ）から（ｂ）に構図変化させた様子を示している。このように星を主被写体にした場合、周囲に類似の星が多くまた周囲が暗いために目的の星を見失うことが多い。
【０００８】
このような構図変化の際に主被写体を見失わないように、表示させる動画像に残像効果を持たせ主被写体を追跡しやすいようにすることが考えられる。
【０００９】
図９（ｃ）はこのことを説明する図で、同図内に主被写体の星を太線で示し残像を線で表現している。図９（ａ）から（ｃ）に構図変化させたときにも、残像があることで主被写体の星が追跡しやすいことがわかる。
【００１０】
残像効果を持たせる技術としては、前述の特開2001-197373号があるが、この技術は１フレーム内で残像効果を持たせる技術であり、高速移動する被写体を自然に表示する効果はあるものの、数フレームにわたって残像効果を得ることができないため、所望の追跡効果を得ることはできない。
【００１１】
また、撮像された連続画像をメモリに記憶して後段の画像処理で残像効果を得ることも考えられるが、処理回路規模が大きくなることが懸念される。
【課題を解決するための手段】
【００１２】
本発明は、上記課題を鑑みて提案されるものであり、残像効果を持たせる手段として、
光を受光して光電荷を生成し蓄積するフォトダイオードと、前記フォトダイオードに接続され前記光電荷を転送する転送トランジスタと、前記転送トランジスタに接続された前記光電荷を蓄積する蓄積容量とを備え、
前記フォトダイオードが光電荷を蓄積中に前記蓄積容量に蓄積された電荷のリセットを実行する第１の駆動モードと、
前記フォトダイオードが光電荷を蓄積中に前記蓄積容量に蓄積された電荷のリセットを非実行する第２の駆動モードとを有するようにする。
【００１３】
また、前記撮像装置は、前記フォトダイオードが光電荷を蓄積した信号を読み出すとともに、読み出された信号を画像として表示する手段と、
前記信号のうち１フレームのみを読み出し表示する静止画撮影モードと
前記信号の読み出しと表示を連続した複数のフレームで繰り返す動画撮影モードとを有し
前記動画撮影モードの時に前記第２の駆動モードで駆動するようにする。
【発明の効果】
【００１４】
本発明により、表示させる動画像に残像効果を持たせ主被写体を追跡しやすいようにすることが出来るため、被写体の構図を決めるための所謂ＥＶＦ動作中に人ごみなど複数の類似した被写体があったり、周囲輝度が暗い場合などに急激な構図変化をしたときであっても、主被写体を見失ってしまうということを防止することが可能となる。
【００１５】
特に夜空の星を撮像した際でも、目的の星を見失うことを防止することが可能となる。
【００１６】
また、残像効果を持たせる駆動を所謂ＥＶＦ動作中にや、被写体輝度が暗い場合のみに限定することで、通常は残像効果の無い自然な映像を提供することが可能である。
【図面の簡単な説明】
【００１７】
【図１】本発明第１の実施例における画素構成図
【図２】本発明第１の実施例における撮像素子の構成図
【図３（ａ）】本発明第１、第２の実施例第２のモードを説明するタイミングチャート（その１）
【図３（ｂ）】本発明第１、第２の実施例第２のモードを説明するタイミングチャート（その２）
【図４】本発明第２の実施例における画素構成図
【図５】本発明第３の実施例における画素構成図
【図６】本発明第３の実施例を説明するタイミングチャート
【図７】本発明第１の実施例における撮像装置の全体構成図
【図８】本発明第１の実施例における撮像装置の動作を説明するフローチャート
【図９】従来例を説明する図
【発明を実施するための形態】
【００１８】
［実施例１］
図１は本発明の撮像装置の実施形態を示した図であり、ＣＭＯＳ型固体撮像装置の画素セルPixelの構成例を示す回路図である。
【００１９】
光信号電荷を発生するフォトダイオード（PD）１０１は、この例ではアノード側が接地されている。フォトダイオード（PD）１０１のカソード側は、転送ＭＯＳトランジスタ（Tx1）１０２を介してフローティングディフュージョン（Ｃｆｄ）１０７および増幅ＭＯＳトランジスタ（Tsf）１０４のゲートに接続されている。また、上記フローティングディフュージョン（Ｃｆｄ）１０７および増幅ＭＯＳトランジスタ（Tsf）１０４のゲート電位は、リセットＭＯＳトランジスタ（Tres）１０３により共通電源（VDD）とショートされることで固定電位にリセットされる。さらに、上記増幅ＭＯＳトランジスタ（Tsf）１０４は、ドレインが電源ＶＤＤに接続され、ソースが選択ＭＯＳトランジスタ（Tsel）１０５のドレインに接続されている。また、選択ＭＯＳトランジスタ（Tsel）１０５のソースは、同一列で共通な垂直出力線（Vline）１０６に接続されることで画素出力される。更に、上記フローティングディフュージョン（Ｃｆｄ）１０７と並列に転送ＭＯＳトランジスタ(Tx2)１０８を介して画素メモリ（Cm）１０９が接続されている。また破線で囲まれた部分は1つの画素を構成しており、撮像装置内にはｍ行×ｎ列の画素が配置されている。
【００２０】
上記転送ＭＯＳトランジスタ（Tx1）１０２のゲートは、横方向に延長して配置される第１の行選択線（垂直走査線）ｐｔｘ１に接続される。同じ行に配置された他の画素セルＰｉｘｅｌの同様の転送ＭＯＳトランジスタ１０２のゲートも、上記第１の行選択線Ｐｔｘ１に共通に接続される。
【００２１】
上記リセットＭＯＳトランジスタ１０３のゲートは、横方向に延長して配置される第２の行選択線（垂直走査線）ｐｒｅｓに接続される。同じ行に配置された他の画素セルＰｉｘｅｌの同様のリセットＭＯＳトランジスタ１０３のゲートも、上記第２の行選択線ｐｒｅｓに共通に接続される。
【００２２】
上記選択ＭＯＳトランジスタ１０５のゲートは、横方向に延長して配置される第３の行選択線（垂直走査線）ｐｓｅｌに接続される。同じ行に配置された他の画素セルＰｉｘｅｌの同様の選択ＭＯＳトランジスタ１０５のゲートも、上記第３の行選択線ｐｓｅｌに共通に接続される。
【００２３】
上記転送ＭＯＳトランジスタ（Tx2）１０８のゲートは、横方向に延長して配置される第４の行選択線（垂直走査線）ｐｔｘ２に接続される。同じ行に配置された他の画素セルＰｉｘｅｌの同様の転送ＭＯＳトランジスタ１０８のゲートも、上記第４の行選択線ｐｔｘ２に共通に接続される。
【００２４】
これら第１〜第４の行選択線ｐｔｘ１、 ｐｒｅｓ、 ｐｓｅｌ、ｐｔｘ２は、不図示の垂直シフトレジスタに接続され信号電圧が供給される。また、残りの行においても同様の構成の画素セルＰｉｘｅｌと、行選択線が設けられ、同様に不図示の垂直シフトレジスタにより形成された信号電圧が順次供給されることで、全画素信号を読み出すことが可能な構成となっている。
【００２５】
図３は上記図１のＣＭＯＳ型撮像装置で残像効果を出す場合と出さない場合の制御を行うタイミングチャートであり、１行目の行選択線 Ｐｒｅｓ＿１、Ｐｔｘ１＿１、Ｐｔｘ２＿１パルス ２行目の行選択線 Ｐｒｅｓ＿２、Ｐｔｘ１＿２、Ｐｔｘ２＿２パルス のタイミング及び、１、２行目における各画素のリセット直後の信号を後段のメモリに転送するパルス（Ｎ読み）タイミングと光電荷信号を後段の別のメモリに転送するパルス（Ｓ読み）タイミングを示している。φＰＨは水平シフトレジスタパルスであり、このパルスにより一行のすべての画素信号（ｎ列分）を更に後段の処理回路（不図示）に送る。
【００２６】
ここでは１、２行目のパルス信号しか示していないが、実際にはｍ行分のパルス信号が供給される。
【００２７】
Ｐｓｅｌ信号は、行毎に出力されるだけなのでここでは省略している。また、各タイミングにおける１行目のフォトダイオード（ＰＤ）１０１の電荷及び、フローティングディフュージョン（Ｃｆｄ）１０７と画素メモリ（Cm）１０９の電位をそれぞれＶｃｆｄ、Ｖｃｍとして示している。
【００２８】
図２は、本発明第１の実施例における撮像素子の構成図であり、ここでは画素が３行×３列に配置された様子を示している。
【００２９】
各行で共通の駆動パルスは垂直走査回路から出力され、各列の垂直出力線信号は垂直走査回路内の後処理回路に入力され、その後の信号は水平走査回路によって後段の回路に転送される。
【００３０】
図３（ａ）で残像効果を出す場合の動作を説明する。
【００３１】
まず、Ｔ１のタイミングでＰｒｅｓ＿１、Ｐｒｅｓ＿２、Ｐｔｘ１＿１、Ｐｔｘ２＿１、Ｐｔｘ１＿２、Ｐｔｘ２＿２パルスを“Ｌ”→“Ｈ”→“Ｌ”とすることで、Ｔｒｅｓ、Ｔｘ１、Ｔｘ２をオン／オフして全画素分のＰＤ１０１、Ｃｍ１０９、Ｃｆｄ１０７をそれぞれ電源ＶＤＤに接続／切り離しすることでリセットする。そのときＰＤ１０１の電荷はゼロで、Ｖｃｆｄ、Ｖｃｍ電位はＶＤＤに応じた所定電位である。
【００３２】
その直後に１行目全列画素が選択され（不図示）、１行目のＮ読みパルスを“Ｌ”→“Ｈ”→“Ｌ”とすることで、１行目全列分のＶｃｆｄを垂直出力線（Vline）１０６を介して後段のメモリに記憶する（Ｎ読み）。
【００３３】
その後Ｔ２のタイミングでＰｔｘ１＿１、Ｐｔｘ２＿１パルスを“Ｌ”→“Ｈ”→“Ｌ”とすることで、１行目のＴｘ１、Ｔｘ２をオン／オフして１行目全列分のＰＤ１０１で発生した電荷Ｑをフローティングディフュージョン（Ｃｆｄ）１０７と画素メモリ（Cm）１０９に完全転送する。
【００３４】
このときの電荷Ｑはフローティングディフュージョン容量Ｃｆｄと画素メモリ容量Cmで容量分割されることで、Ｖｃｆｄ電位とＶｃｍ電位となる。但し、ここではＰＤ１０１はリセットされて間もないのでほとんど電荷蓄積されておらず、Ｑｐｄ、Ｖｃｆｄ、Ｖｃｍはほぼリセットされたときと等価であり、その様子を図２のＱｐｄ、Ｖｃｆｄ、Ｖｃｍで示している。
【００３５】
１行目のＰＤ１０１の電荷が完全転送された直後から、１行目のＰＤ１０１は次の蓄積が開始されている。
【００３６】
その直後Ｓ読みパルスを“Ｌ”→“Ｈ”→“Ｌ”とすることで、１行目全列分のＶｃｆｄを垂直出力線（Vline）１０６を介して後段の別メモリに記憶する（Ｓ読み）。
【００３７】
その後、後段の処理回路（不図示）でＳ読み信号−Ｎ読み信号の演算を行いながら、水平シフトレジスタパルスφＰＨにより一行のすべての画素信号（ｎ列分）を更に後段の処理回路（不図示）に送る。
【００３８】
１行目の信号転送が終了すると２行目が選択され（不図示）、２行目のＮ読みパルスを“Ｌ”→“Ｈ”→“Ｌ”とすることで、１行目全列分のＶｃｆｄを垂直出力線（Vline）１０６を介して後段のメモリに記憶する（Ｎ読み）。その後Ｐｔｘ１＿２、Ｐｔｘ２＿２パルスを“Ｌ”→“Ｈ”→“Ｌ”とすることで、２行目のＴｘ１、Ｔｘ２をオン／オフして２行目全列分のＰＤ１０１で発生した電荷Ｑをフローティングディフュージョン（Ｃｆｄ）１０７と画素メモリ（Cm）１０９に完全転送する。
【００３９】
２行目のＰＤ１０１の電荷が完全転送された直後から、２行目のＰＤ１０１は次の蓄積が開始されている。
【００４０】
その直後Ｓ読みパルスを“Ｌ”→“Ｈ”→“Ｌ”とすることで、２行目全列分のＶｃｆｄを垂直出力線（Vline）１０６を介して後段の別メモリに記憶する（Ｓ読み）。
【００４１】
その後、後段の処理回路（不図示）でＳ読み信号−Ｎ読み信号の演算を行いながら、水平シフトレジスタパルスφＰＨにより一行のすべての画素信号（ｎ列分）を更に後段の処理回路（不図示）に送る。
【００４２】
この動作を１行目からｍ行目まで繰り返すことで、撮像素子全画素の信号を読みだす。図２では２本の斜線でその動作を省略しており、ここまでが１ｓｔフレームの動作である。
【００４３】
次に、Ｔ３のタイミングでＰｒｅｓ＿１パルスのみを“Ｌ”→“Ｈ”→“Ｌ”とすることで、１行目全列分のＴｒｅｓをオン／オフしてＣｆｄ１０７を電源ＶＤＤに接続／切り離しすることでリセットする。そのときＰＤ１０１は蓄積が継続され、Ｃｍ１０９はリセットされていない。従って、Ｖｃｆｄ電位はＶＤＤに応じた所定電位になるが、Ｖｃｍは前フレームの電位がそのまま残っている。但し、前フレームでＶｃｍはほとんどリセット状態であったのでここでもリセット状態とほぼ等価の状態である。
【００４４】
その直後にＮ読みパルスを“Ｌ”→“Ｈ”→“Ｌ”とすることで、１行目全列分のＶｃｆｄを垂直出力線（Vline）１０６を介して後段のメモリに記憶する（Ｎ読み）。
【００４５】
その後Ｔ４のタイミングでＰｔｘ１＿１、Ｐｔｘ２＿１パルスを“Ｌ”→“Ｈ”→“Ｌ”とすることで、１行目全列分のＴｘ１、Ｔｘ２をオン／オフしてＰＤ１０１で発生した電荷Ｑ１をフローティングディフュージョン（Ｃｆｄ）１０７と画素メモリ（Cm）１０９に完全転送する。
【００４６】
このときＣｍ１０９はリセットされていないので、Ｃｆｄ、Ｃｍ上では前フレームの電荷Ｑの一部 Ｑ×（Ｃｍ／（Ｃｆｄ＋Ｃｍ）） と新たに蓄積された電荷Ｑ１が足し合わされた電荷が容量分割された電位で収束し、その様子を図２のＶｃｆｄ、Ｖｃｍで示している。但し、前フレームでＰＤ１０１の電荷Ｑはほとんどリセット状態であったのでＣｍ１０９もリセット状態とほぼ等価の状態であり、新たに蓄積された電荷Ｑ１がそのままＣｆｄとＣｍに振り分けられることになる。
【００４７】
１行目のＰＤ１０１の電荷が完全転送された直後から、１行目のＰＤ１０１は次の蓄積が開始されている。
【００４８】
その直後Ｓ読みパルスを“Ｌ”→“Ｈ”→“Ｌ”とすることで、１行目全列分のＶｃｆｄを垂直出力線（Vline）１０６を介して後段の別メモリに記憶する（Ｓ読み）。
【００４９】
その後の処理は、１ｓｔフレームと同様に後段の処理回路（不図示）でＳ読み信号−Ｎ読み信号の演算を行いながら、水平シフトレジスタパルスφＰＨにより一行のすべての画素信号（ｎ列分）を更に後段の処理回路（不図示）に送る。
【００５０】
１行目信号の水平転送中にＰｒｅｓ＿２パルスのみを“Ｌ”→“Ｈ”→“Ｌ”とすることで、２行目全列分のＴｒｅｓをオン／オフしてＣｆｄ１０７を電源ＶＤＤに接続／切り離しすることでリセットし、１行目信号の水平転送が終了すると２行目が選択され（不図示）、１行目と同様に、Ｎ読み、ＰＤ電荷完全転送、Ｓ読み、水平転送の一連の動作を行う。以降の説明は省略するが、１ｓｔフレームと同様の動作が行われるものとする。図２では２本の斜線でその動作を省略しており、ここまでが２ｎｄフレームの動作である。
【００５１】
次に、Ｔ５のタイミングでＰｒｅｓ＿１パルスのみを“Ｌ”→“Ｈ”→“Ｌ”とすることで、１行目全列分のＴｒｅｓをオン／オフしてＣｆｄ１０７を電源ＶＤＤに接続／切り離しすることでリセットする。そのときＰＤ１０１は蓄積が継続され、Ｃｍ１０９はリセットされていない。従って、Ｖｃｆｄ電位はＶＤＤに応じた所定電位になるが、Ｖｃｍは前フレームの電位がそのまま残っている。
【００５２】
その直後にＮ読みパルスを“Ｌ”→“Ｈ”→“Ｌ”とすることで、１行目全列分のＶｃｆｄを垂直出力線（Vline）１０６を介して後段のメモリに記憶する（Ｎ読み）。
【００５３】
その後Ｔ６のタイミングでＰｔｘ１＿１、Ｐｔｘ２＿１パルスを“Ｌ”→“Ｈ”→“Ｌ”とすることで、１行目全列分のＴｘ１、Ｔｘ２をオン／オフしてＰＤ１０１で発生した電荷Ｑ２をフローティングディフュージョン（Ｃｆｄ）１０７と画素メモリ（Cm）１０９に完全転送する。
【００５４】
このときＣｍ１０９はリセットされていないので、Ｃｆｄ、Ｃｍ上では前フレームの電荷Ｑ１の一部 Ｑ１×（Ｃｍ／（Ｃｆｄ＋Ｃｍ）） と新たに蓄積された電荷Ｑ２が足し合わされた電荷が容量分割された電位で収束し、その様子を図２のＶｃｆｄ、Ｖｃｍで示している。
【００５５】
１行目のＰＤ１０１の電荷が完全転送された直後から、１行目のＰＤ１０１は次の蓄積が開始されている。
【００５６】
その直後Ｓ読みパルスを“Ｌ”→“Ｈ”→“Ｌ”とすることで、１行目全列分のＶｃｆｄを垂直出力線（Vline）１０６を介して後段の別メモリに記憶する（Ｓ読み）。
【００５７】
その後の処理は、１ｓｔフレームと同様に後段の処理回路（不図示）でＳ読み信号−Ｎ読み信号の演算を行いながら、水平シフトレジスタパルスφＰＨにより一行のすべての画素信号（ｎ列分）を更に後段の処理回路（不図示）に送る。
【００５８】
１行目信号の水平転送が終了すると２行目が選択され（不図示）、２ｎｄフレームと同様の動作が行われる。図２では２本の斜線でその動作を省略しており、ここまでが３ｒｄフレームの動作である。
【００５９】
以降、これら動作を繰り返せば、Ｔ６のタイミング以降で、
前フレームの総合電荷×（Ｃｍ／（Ｃｆｄ＋Ｃｍ））
が必ず加算されることになる。このことはつまり残像効果を出していることになる。
【００６０】
具体的には２ｎｄフレーム目以降でＣｍ１０９をリセットしていないことでこの効果を出している。
【００６１】
図３（ｂ）は上記図１のＣＭＯＳ型撮像装置で残像効果を出さない制御を行うタイミングチャートであり、図２との違いは、２ｎｄフレーム目以降でＰｒｅｓ＿１、Ｐｒｅｓ＿２パルスを“Ｌ”→“Ｈ”→“Ｌ”とするタイミングで、Ｐｔｘ２＿１、Ｐｔｘ２＿２を“Ｌ”→“Ｈ”→“Ｌ”とすることで、Ｃｍ１０９、Ｃｆｄ１０７をそれぞれリセットしている。そのため図２のように残像効果は得られず、Ｖｆｄはフレーム毎にＰＤ１０１で蓄積された電荷のみに応じた電位となる。
【００６２】
図１の画素構成で、図２の駆動方法では残像効果を得られ、図３（ｂ）の駆動方法では残像効果を得られないことから、後述するように撮像装置の用途に応じて（例えば静止画モードや動画モード）使い分けることが可能である。
【００６３】
ここで、図２の駆動方法で被写体構図が固定の場合は、Ｖｆｄは前フレームの電荷の影響を受け不自然な変化をし続けるが、Ｃｆｄ ＞ Ｃｍの関係にすることでＶｆｄの不自然な変化を極力防止できる。
【００６４】
次にデジタルカメラなどの撮像装置における動作についてについて説明する。
【００６５】
図７はデジタルカメラなどの撮像装置の構成を示すブロック図である。同図において７０１は撮像素子でありＣＣＤまたはＣＭＯＳセンサが使用される。
【００６６】
７０２は撮像素子からの信号を増幅しＡＤ変換等を行う信号処理回路ＡＦＥであり後述するタイミング発生回路７０４からタイミングなどを受け取りそれに従って動作する。７０３はＤＳＰ（DigitalSignalProseccer）であり、信号処理回路７０２からのデータに対して各種補正処理等を行なう。
【００６７】
またＤＳＰ７０３では、ＲＯＭ７０６、ＲＡＭ７０７等各種メモリの制御、記録媒体７０８への映像データの書き込み処理が行なわれる。
【００６８】
７０４は、撮像素子７０１、信号処理回路７０２、ＤＳＰ７０３にクロック信号や制御信号を供給するタイミング発生回路であるＴＧ（TimingGenerator）であり、ＣＰＵ７０５により制御される。
【００６９】
７０５はＤＳＰ７０３、TG７０４の制御、及び測光・測距など不図示の各部を使ったカメラ機能の制御を行なうＣＰＵである。７０９〜７１１の各スイッチが接続され、それぞれの状態に応じた処理を実行する。
【００７０】
７０６はカメラの制御プログラムや補正テーブルなどを記憶するＲＯＭである。７０７はＤＳＰ７０３で処理される映像データや補正データを一時的に記憶するＲＡＭである。ＲＡＭ７０７はＲＯＭ７０６より高速のアクセスが可能である。
【００７１】
７０８は撮影された映像を保存するコンパクトフラッシュ（登録商標）カード（以下ＣＦ）等の記録媒体であり、不図示のコネクタを介してカメラと接続される。
【００７２】
７０９はカメラを起動させるための電源スイッチ、７１０は測光処理、測距処理、被写体映像をリアルタイムに外部に表示する所謂ＥＶＦ動作等の撮影準備動作開始を指示するシャッタースイッチＳＷ１、７１１は不図示のミラー及びシャッターを駆動し、撮像素子７０１から読み出した信号を信号処理回路７０２、ＤＳＰ７０３を介して記録媒体７０８に書き込む一連の撮像動作の開始を指示するシャッタースイッチＳＷ２である。７１２はカメラの撮影モード（例えば連続撮影（動画）モード、単写モード、ストロボ発光モードなど）を指示するためのモードダイアルスイッチ、７１３は被写体までの距離を測定するための測距回路、７１４は被写体輝度を測定するための測光回路、７１５は撮影した映像を外部に表示するための表示装置である。
【００７３】
図８は図１の撮像素子を用いた図７の構成の撮像装置の動作を説明するフローチャートである。
【００７４】
まずステップ８０１で７０９電源スイッチがONかどうかを判定し、OFFであればステップ８０１を繰り返す。ONであればステップ８０２で撮影準備動作を開始させるスイッチ７１０ＳＷ１がＯＮかどうかを判定する。ＯＦＦであればステップ８０１へ戻り、ＯＮであればステップ８０３へ移行する。
【００７５】
ステップ８０３では、測距回路７１３により被写体までの距離を測定するとともに、測光回路７１４で被写体の輝度を測定する。続くステップ８０４で不図示のメカシャッタ開き撮像素子に光を入射させた状態にする。
【００７６】
その後ステップ８０５では、ステップ８０３の測光結果が被写体輝度があらかじめ設定された輝度より暗い場合は、星を含む夜景撮影であると判断しステップ８０６へ移行し図２で説明した画素メモリをリセットせず残像効果を出す駆動方法（第２のモード）で蓄積及び読み出しを行う。ステップ８０５で被写体輝度が明るい場合は夜景以外の被写体の撮影と判断しステップ８０７に移行し、図３（ｂ）で説明した画素メモリをリセットし残像効果を出さない駆動方法（第１のモード）で蓄積及び読み出しを行う。
【００７７】
次のステップ８０８で外部表示装置７１５への映像表示を行い、ステップ８０９では静止画撮影を開始させるためのスイッチ７１１ＳＷ２がＯＮされているかどうかを判定し、ＯＦＦであれば、ステップ８０２へ戻り次のフレームの動作に移る。つまり、ステップ８０２〜ステップ８０９までの動作で、撮影と表示を連続的に行う所謂ＥＶＦ動作を行っている。
【００７８】
ステップ８０９でスイッチ７１１ＳＷ２がＯＮと判定されるとステップ８１０に移行し、前記ステップ８０３で得られた測光、測距情報を基に静止画として最適な露出やピント位置で、撮像素子の蓄積を図３（ｂ）で説明した画素メモリをリセットし残像効果を出さない駆動方法（第１のモード）で行う。ここでは静止画撮影なので、まずメカシャッタを一旦閉じた上で図３（ｂ）の駆動を開始し、１ｓｔフレーム目の動作を行い、測光情報を基に全行の蓄積期間中に不図示のメカシャッタを開き、ステップ８１１で所定の露光量に達したところで不図示のメカシャッタを閉じる。
【００７９】
その後ステップ８１２で図３（ｂ）の２フレーム目の動作（第１のモード）を行うことで全画素読み出しを行い、ステップ８１３で外部表示装置７１５への映像表示を行い、ステップ８１４で静止画映像信号を７０８記録媒体に記録して終了する。
【００８０】
つまりステップ８０２〜８０９では、被写体（周囲）輝度が暗い場合は星を含む夜景撮影と判断し、このとき所謂ＥＶＦ動作が行われていたら、撮影構図を変化させたときに主被写体を見失う可能性があるものとして、残像効果を出す駆動方法（第２のモード）で蓄積読み出しを行うようにしているため、主被写体の追跡が容易となる。
【００８１】
また、被写体（周囲）輝度が明るい場合や静止画撮影の場合は残像効果を出さないように駆動する（第１のモード）ため前フレームの影響を受けない自然な画像を得ることができる。
【００８２】
ここで、ステップ８０９でスイッチ７１１ＳＷ２を静止画撮影を開始させるためのスイッチとしているが、スイッチ７１１は動画記録を開始させるスイッチであるとしても良い。つまり所謂ＥＶＦ動作の時は被写体状況（輝度）によって残像効果を出したり出さなかったりするが、動画記録時には残像効果を出さない駆動方法（第１のモード）で蓄積読み出しを行うようにすることで、記録された映像は前フレームの影響を受けない自然な映像にすることができる。
【００８３】
また、残像効果を持たせる駆動を所謂ＥＶＦ動作中にや、被写体輝度が暗い場合のみに限定することで、通常は残像効果の無い自然な映像を提供することが可能である。
【００８４】
［実施例２］
図４は本発明の撮像装置の第２の実施形態を示した図であり、ＣＭＯＳ型固体撮像装置の画素セルPixelの構成例を示す回路図である。
【００８５】
同図の４０１〜４０７までは図１の１０１〜１０７と同じであるので説明を省略する。
【００８６】
フローティングディフュージョン（Ｃｆｄ）４０７と並列に転送ＭＯＳトランジスタ(Tx2、Tx3、Tx4)４０８、４１０、４１２を介して画素メモリ（Cm2、Cm3、Cm4）４０９、４１１、４１３が接続されており、各画素メモリの容量は Cm2 ＜ Cm3 ＜ Cm4 である。
【００８７】
また全画素共通のＳＩ＿Ｄａｔａ信号は画素メモリを選択するためのデータで、selector４１７に入力され、その出力tx2、tx3、tx4と転送信号ptx2がANDゲート４１４、４１５、４１６に入力されることで画素メモリCm2〜Cm4が選択的に接続される。
【００８８】
第１〜第４の行選択線ｐｔｘ１、 ｐｒｅｓ、ｐｓｅｌ、ｐｔｘ２は、図１と同様の構成で信号が入力され、図３（ａ）と同様の信号が入力される。
【００８９】
図４の構成においても、図２の駆動方法では残像効果を得られ、図３（ｂ）の駆動方法では残像効果を得られないことから、後述するように撮像装置の用途に応じて（例えば静止画モードや動画モード）使い分けることが可能である。
【００９０】
また、画素メモリCm2、Cm3、Cm4のどれを選択するかで、残像量をコントロールすることができるため、例えば製造時のメモリ容量のばらつきを抑え一定の残像効果を得るためや、状況に応じて残像効果を変化させたりすることが可能である。
【００９１】
［実施例３］
図５は本発明の撮像装置の第３の実施形態を示した図であり、ＣＭＯＳ型固体撮像装置の画素セルPixelの構成例を示す回路図である。
【００９２】
光信号電荷を発生するフォトダイオード（PD）５０１は、この例ではアノード側が接地されている。フォトダイオード（PD）５０１のカソード側は、転送ＭＯＳトランジスタ（Ｔｘ１）５０２、（Ｔｘ２）５０８を介してフローティングディフュージョン（Ｃｆｄ）５０７および増幅ＭＯＳトランジスタ（Tsf）５０４のゲートに接続されている。また、上記フローティングディフュージョン（Ｃｆｄ）５０７および増幅ＭＯＳトランジスタ（Tsf）５０４のゲート電位は、リセットＭＯＳトランジスタ（Ｔｒｅｓ１）５０３により共通電源（VDD）とショートされることで固定電位にリセットされる。また、上記フォトダイオード（ＰＤ）５０１は、リセットＭＯＳトランジスタ（Ｔｒｅｓ２）５１０により共通電源（VDD）とショートされることで蓄積電荷をリセットされる。さらに、上記増幅ＭＯＳトランジスタ（Tsf）５０４は、ドレインが電源ＶＤＤに接続され、ソースが選択ＭＯＳトランジスタ（Tsel）５０５のドレインに接続されている。また、選択ＭＯＳトランジスタ（Tsel）５０５のソースは、同一列で共通な垂直出力線（Vline）５０６に接続されることで画素出力される。更に、転送ＭＯＳトランジスタ（Ｔｘ１）５０２、（Ｔｘ２）５０８の間に画素メモリ（Cm）５０９が接続されていて、転送ＭＯＳトランジスタ（Ｔｘ２）５０８をオンさせることで、画素メモリ（Cm）５０９が上記フローティングディフュージョン（Ｃｆｄ）５０７と並列に接続できるようになっている。また破線で囲まれた部分は1つの画素を構成しており、撮像装置内にはｍ行×ｎ列の画素が配置されている。
【００９３】
つまり図１との差は、転送ＭＯＳトランジスタ（Ｔｘ２）５０８、画素メモリ（Cm）５０９の配置の違いと、フォトダイオード（PD）５０１のカソード側に専用のリセットＭＯＳトランジスタ（Ｔｒｅｓ２）５１０及びその制御線Ｐｒｅｓ２を配置している点である。
【００９４】
図６は上記図５のＣＭＯＳ型撮像装置で残像効果を出す場合と残像効果を出さない場合（Ｐｔｘ２破線）の制御を行うタイミングチャートである。
【００９５】
図３との差は、図５でフォトダイオード（PD）５０１のカソード側に専用のリセットＭＯＳトランジスタ（Ｔｒｅｓ２）５１０及びその制御線Ｐｒｅｓ２を配置しているので、Ｐｒｅｓ２パルスを追加している点であり、その他のパルスは図３と同じ駆動方法なので説明を省略する。
【００９６】
Ｐｒｅｓ２パルスは１ｓｔフレームのみＰｒｅｓ１＿１、Ｐｒｅｓ１＿２と同じタイミングで“Ｌ”→“Ｈ”→“Ｌ”とすることで、ＰＤ５０１、Ｃｍ５０９、Ｃｆｄ５０７をそれぞれリセットさせている。
【００９７】
このようなタイミングで駆動することで、図１の構成と同様に残像効果を出したり残像効果を出さなかったりすることができる。
【符号の説明】
【００９８】
７０１：撮像素子
７０２：AFE（アナログフロントエンド）
７０３：ＤＳＰ（DigitalSignalProseccer）
７０４：タイミング発生回路
７０５：ＣＰＵ
５０６：ＲＯＭ
７０７：ＲＡＭ
７０８：記録媒体
７０９：電源スイッチ
５１０：シャッタースイッチＳＷ１
７１１：シャッタースイッチＳＷ２
７１２：モードダイアル
７１３：測距回路
７１４：測光回路
７１５：表示装置
１０１、４０１、５０１：フォトダイオード
１０２、１０３、１０４、１０５、１０８、４０２、４０３、４０４、４０５、４０８、４１０、４１２、５０２、５０３、４０４、５０５、５０８、５１０：ＭＯＳトランジスタ
１０７、４０７、５０７：フローティングディフュージョン
１０９、４０９、４１１、４１３、５０９：画素メモリ
５０６：垂直出力線
【特許請求の範囲】
【請求項１】
光を受光して光電荷を生成し蓄積するフォトダイオードと、前記フォトダイオードに接続され前記光電荷を転送する転送トランジスタと、前記転送トランジスタに接続された前記光電荷を蓄積する蓄積容量とを備え、
前記フォトダイオードが光電荷を蓄積中に前記蓄積容量に蓄積された電荷のリセットを実行する第１の駆動モードと、
前記フォトダイオードが光電荷を蓄積中に前記蓄積容量に蓄積された電荷のリセットを非実行する第２の駆動モードとを有することを特徴とする撮像装置。
【請求項２】
前記光電荷を蓄積する容量の異なる複数の蓄積容量を有し、前記複数の蓄積容量を選択する選択手段を有することを特徴とする、請求項１に記載の撮像装置。
【請求項３】
前記撮像装置は、前記フォトダイオードが光電荷を蓄積した信号を読み出すとともに、読み出された信号を画像として表示する手段と、
前記信号のうち１フレームのみを読み出し表示する静止画撮影モードと
前記信号の読み出しと表示を連続した複数のフレームで繰り返す動画撮影モードとを有し
前記動画撮影モードの時に前記第２の駆動モードで駆動することを特徴とする請求項１または請求項２に記載の撮像装置。
【請求項４】
前記撮像装置は、被写体を含む周囲輝度を測定する手段を有し、周囲輝度が所定の輝度よりも暗い場合に前記第２の駆動モードで駆動することを特徴とする請求項１乃至請求項３の何れか１項に記載の撮像装置。
【請求項１】
光を受光して光電荷を生成し蓄積するフォトダイオードと、前記フォトダイオードに接続され前記光電荷を転送する転送トランジスタと、前記転送トランジスタに接続された前記光電荷を蓄積する蓄積容量とを備え、
前記フォトダイオードが光電荷を蓄積中に前記蓄積容量に蓄積された電荷のリセットを実行する第１の駆動モードと、
前記フォトダイオードが光電荷を蓄積中に前記蓄積容量に蓄積された電荷のリセットを非実行する第２の駆動モードとを有することを特徴とする撮像装置。
【請求項２】
前記光電荷を蓄積する容量の異なる複数の蓄積容量を有し、前記複数の蓄積容量を選択する選択手段を有することを特徴とする、請求項１に記載の撮像装置。
【請求項３】
前記撮像装置は、前記フォトダイオードが光電荷を蓄積した信号を読み出すとともに、読み出された信号を画像として表示する手段と、
前記信号のうち１フレームのみを読み出し表示する静止画撮影モードと
前記信号の読み出しと表示を連続した複数のフレームで繰り返す動画撮影モードとを有し
前記動画撮影モードの時に前記第２の駆動モードで駆動することを特徴とする請求項１または請求項２に記載の撮像装置。
【請求項４】
前記撮像装置は、被写体を含む周囲輝度を測定する手段を有し、周囲輝度が所定の輝度よりも暗い場合に前記第２の駆動モードで駆動することを特徴とする請求項１乃至請求項３の何れか１項に記載の撮像装置。
【図１】
【図２】
【図３（ａ）】
【図３（ｂ）】
【図４】
【図５】
【図６】
【図７】
【図８】
【図９】
【図２】
【図３（ａ）】
【図３（ｂ）】
【図４】
【図５】
【図６】
【図７】
【図８】
【図９】
【公開番号】特開２０１３−１０６２２４（Ｐ２０１３−１０６２２４Ａ）
【公開日】平成２５年５月３０日（２０１３．５．３０）
【国際特許分類】
【出願番号】特願２０１１−２４９３２６（Ｐ２０１１−２４９３２６）
【出願日】平成２３年１１月１５日（２０１１．１１．１５）
【出願人】（０００００１００７）キヤノン株式会社 (59,756)
【Ｆターム（参考）】
【公開日】平成２５年５月３０日（２０１３．５．３０）
【国際特許分類】
【出願日】平成２３年１１月１５日（２０１１．１１．１５）
【出願人】（０００００１００７）キヤノン株式会社 (59,756)
【Ｆターム（参考）】
[ Back to top ]