整流回路
【課題】 外部から入力される高周波電力が小さくても整流効率を高くできる整流回路を得る。
【解決手段】 入力した高周波を通過させ、直流を遮断する第１のフィルタと、前記高周波と同じ周波数の周期電圧が印加される第１の端子、前記第１のフィルタに接続された第２の端子、および接地された第３の端子、を有し、前記高周波を整流するトランジスタと、前記第１のフィルタと前記第２の端子との接続点に接続され、前記高周波を遮断し、前記トランジスタで整流された直流を出力する第２のフィルタと、を備える。
【解決手段】 入力した高周波を通過させ、直流を遮断する第１のフィルタと、前記高周波と同じ周波数の周期電圧が印加される第１の端子、前記第１のフィルタに接続された第２の端子、および接地された第３の端子、を有し、前記高周波を整流するトランジスタと、前記第１のフィルタと前記第２の端子との接続点に接続され、前記高周波を遮断し、前記トランジスタで整流された直流を出力する第２のフィルタと、を備える。
【発明の詳細な説明】
【技術分野】
【０００１】
この発明は、ＲＦＩＤ（Radio Frequency IDentification）タグやマイクロ波エネルギー伝送などに用いられ、入力された高周波電力を直流電力に変換する整流回路に関するものである。
【背景技術】
【０００２】
高周波、特にマイクロ波帯で用いられる整流回路として、従来から非特許文献１（図１）に示される構成が用いられてきた。これは、ダイオードと低域通過フィルタ、及び直流通過フィルタから構成される整流回路である。図７（ａ）にダイオードの電流−電圧特性を示す。図中、Ｖは電圧、Ｉは電流である。ダイオードは非線形素子であり、ＯＮ電圧（Ｖｏｎ）を超える順方向電圧に対しては電流を流し（ＯＮ状態）、ＯＮ電圧より低い逆方向電圧に対しては電流を流さない（ＯＦＦ状態）。
【０００３】
ダイオードに正弦波電圧を印加する場合の電圧波形及び電流波形を、それぞれ図７（ｂ）及び図７（ｃ）に示す。図中、ｔは時間である。正弦波電圧の振幅がＶｏｎを上回る間はダイオードに電流が流れ、Ｖｏｎを下回る間はダイオードに電流が流れない。この電流波形はダイオードの後段に接続される直流通過フィルタで平滑され、直流電流成分が負荷に供給される。
【０００４】
ここで、Ｖｏｎが低いほどダイオードに電流が流れる時間が長くなるため、直流通過フィルタで平滑される直流電力が高くなる。よって、ダイオードのＯＮ電圧が低いほど、整流回路に入力される高周波電力と負荷に供給される直流電力との比である整流効率が高くなる。
【０００５】
また、整流回路に入力される高周波電力が大きいほど、整流効率は高くなる。整流回路に入力される高周波電力が小さい場合、Ｖｏｎが高いとダイオードが常にＯＦＦ状態となり（図中、Ｂの状態）整流動作をしないが、Ｖｏｎが低いとダイオードがＯＮ状態になる時間が生じるため（図中、Ａの状態）整流動作を行う。よって、特に小電力の高周波入力に対してはダイオードのＯＮ電圧が低いほど整流効率が高くなる。
【先行技術文献】
【非特許文献】
【０００６】
【非特許文献１】T. Yoo and K. Chang, “Theoretical and experimental development of 10 and 35 GHz rectennas,” IEEE Trans. Microwave Theory Tech., vol. 40, pp. 1259-1266, June 1992.
【発明の概要】
【発明が解決しようとする課題】
【０００７】
整流回路に用いるダイオードとしては、金属と半導体との接合を利用したショットキーダイオードが一般的である。ショットキーダイオードはＯＮ電圧が０．３Ｖ程度と小さいため、比較的小電力の高周波入力に対しても高効率に整流することが可能である。
【０００８】
しかし、ダイオードを含めた整流回路を例えばＳｉプロセスにより一体化して小形化・低コスト化を図ろうとした場合、ショットキーダイオードを用いると、金属と半導体を接合するための特別なプロセスが必要となり、コストを低減できない問題がある。
【０００９】
一般的なＳｉプロセスで製造可能なダイオードとして、ダイオード接続したＭＯＳ（Metal Oxide Semiconductor）トランジスタがある。これはＭＯＳトランジスタのゲート端子とドレイン端子を接続したものであり、ドレイン端子からソース端子へ順方向電流が流れ、逆方向には電流を流さないというダイオードの特性を呈する。
【００１０】
しかし、ダイオード接続したＭＯＳトランジスタのＯＮ電圧は、０．７Ｖ程度とショットキーダイオードより高いため、小電力の高周波入力に対して整流効率が低いという問題がある。
【００１１】
この発明は上記のような課題を解決するためになされたもので、小電力からの広い入力電力の範囲で高効率動作を行うことが可能な整流回路を得ることを目的とする。
【課題を解決するための手段】
【００１２】
この発明に係る整流回路は、
入力した高周波を通過させ、直流を遮断する第１のフィルタと、
前記高周波と同じ周波数の周期電圧が印加される第１の端子、前記第１のフィルタに接続された第２の端子、および接地された第３の端子、を有し、前記高周波を整流するトランジスタと、
前記第１のフィルタと前記第２の端子との接続点に接続され、前記高周波を遮断し、前記トランジスタで整流された直流を出力する第２のフィルタと、
を備えたことを特徴とするものである。
【発明の効果】
【００１３】
この発明によれば、外部から入力され直流に変換される高周波をトランジスタに入力し、このトランジスタをＯＮ、ＯＦＦするための高周波をトランジスタの第１の端子に印加しているため、特に外部から入力される高周波電力が小さくても整流効率を高くできるという効果がある。
【図面の簡単な説明】
【００１４】
【図１】この発明の実施の形態１による整流回路を示す構成図である。
【図２】高周波入力電力と整流効率との関係を示す図である。
【図３】この発明の実施の形態２による整流回路を示す構成図である。
【図４】この発明の実施の形態２による整流回路の変形例を示す構成図である。
【図５】この発明の実施の形態２による整流回路の変形例を示す構成図である。
【図６】この発明の実施の形態３による整流回路を示す構成図である。
【図７】従来例の動作を説明する説明図である。
【発明を実施するための形態】
【００１５】
実施の形態１．
図１は、この発明の実施の形態１による整流回路を示す構成図である。なお、各図において、同一符号は同一または相当部分を示す。図１中、１は入力端子、２は第１のフィルタである帯域通過フィルタ、３はインダクタ、４はキャパシタ、５はトランジスタであるＭＯＳ（Metal Oxide Semiconductor）トランジスタ、６は信号源、７は第２のフィルタである低域通過フィルタ、８はインダクタ、９はキャパシタ、１０は出力端子、１６は負荷抵抗である。
【００１６】
入力端子１には高周波が入力される。帯域通過フィルタ２は、入力端子１から入力された高周波を通過し、他の周波数の波の通過を阻止する。図１では、帯域通過フィルタ２をインダクタ３とキャパシタ４を直列接続した直列共振器で構成しているが、同等の特性が得られれば他の構成でも良い。図１に示す帯域通過フィルタ２を用いる場合、入力する高周波の周波数で直列共振するようにインダクタ３及びキャパシタ４の値を決めることで、高周波の通過及び他の周波数の遮断が実現される。
【００１７】
ＭＯＳトランジスタ５は、第１の端子であるゲート端子、第２の端子であるドレイン端子、第３の端子であるソース端子の３つの端子を有し、高周波の波形を整流する非線形素子である。ＭＯＳトランジスタ５のゲート端子には信号源６で生成した周期電圧が印加される。ＭＯＳトランジスタ５のドレイン端子は、帯域通過フィルタ２と図中Ａで示す接続点において接続される。ＭＯＳトランジスタ５のソース端子は接地されている。
【００１８】
図１に示すＭＯＳトランジスタ５はＮチャネルのＭＯＳトランジスタであり、ゲート端子に閾値電圧を越える正の電圧が印加される場合はドレイン−ソース間に電流が流れ（ＯＮ状態）、ゲート端子に印加される電圧が閾値電圧を下回る場合はドレイン−ソース間に電流が流れない（ＯＦＦ状態）。したがって、ダイオードと同様に整流動作を行うことができる。ＭＯＳトランジスタ５により整流された電流波形は、直流成分である直流電流と入力される高周波の周波数成分及びその高調波の成分を含んでいる。
【００１９】
信号源６は、入力端子１から入力される高周波に同期した同じ周波数の正弦波の周期電圧を発生し、この周期電圧をＭＯＳトランジスタ５のゲート端子に印加する。
【００２０】
低域通過フィルタ７は、帯域通過フィルタ２とＭＯＳトランジスタ５のドレイン端子との接続点（図中Ａ点）に接続されている。低域通過フィルタ７は、ＭＯＳトランジスタ５により整流された電流波形を平滑し直流成分のみを出力端子１０に出力し、負荷抵抗１６に供給するとともに、直流以外の高周波の通過を阻止する。図１では、低域通過フィルタ７を直列接続されたインダクタ８と並列接続されたキャパシタ９とから構成しているが、同等の特性が得られれば他の構成でも良い。図１に示すような低域通過フィルタ７を用いる場合は、その遮断周波数を入力端子１から入力される高周波の周波数よりも低く設定することで、直流以外の高周波の遮断が実現される。
【００２１】
次に、より詳細な動作について説明する。
入力端子１に入力された高周波は帯域通過フィルタ２を通過し、その電圧がＭＯＳトランジスタ５のドレイン端子に印加される。低域通過フィルタ７は高周波に対してはハイインピーダンスとなるため、高周波は低域通過フィルタ７で遮断され、負荷抵抗１６へは通過しない。
【００２２】
一方、ＭＯＳトランジスタ５のゲート端子には、信号源６から、入力端子１に入力された高周波に同期した同じ周波数の正弦波の周期電圧が印加される。この周期電圧をＭＯＳトランジスタ５の閾値電圧を上回る振幅でゲート端子に印加することにより、ゲート端子に印加される周期電圧がＭＯＳトランジスタ５の閾値電圧を上回るほぼ半周期の時間ではＭＯＳトランジスタ５はＯＮ状態となり、閾値電圧を下回るほぼ半周期の時間ではＭＯＳトランジスタ５はＯＦＦ状態となる。
【００２３】
ここで、信号源６からＭＯＳトランジスタ５のゲート端子に印加される正弦波電圧の位相を、入力端子１から入力され帯域通過フィルタ２を介してＭＯＳトランジスタ５のドレイン端子に印加される高周波の位相と同相になるように同期すれば、ゲート端子に印加される電圧が閾値電圧を上回り、ＭＯＳトランジスタ５がＯＮ状態となる間はドレイン端子からソース端子に電流が流れ、ＭＯＳトランジスタ５がＯＦＦ状態となる間は電流が流れない。したがって、ＭＯＳトランジスタ５のドレイン端子に印加する高周波の電圧が正となるほぼ半周期の時間のみ電流が流れ、整流を行うことができる。
【００２４】
あるいは、信号源６からＭＯＳトランジスタ５のゲート端子に印加される正弦波の位相を、入力端子１から入力され帯域通過フィルタ２を介してＭＯＳトランジスタ５のドレイン端子に印加される高周波の位相と逆相になるように同期しても良い。この場合、ゲート端子に印加される電圧が閾値電圧を上回り、ＭＯＳトランジスタ５がＯＮ状態となる間はソース端子からドレイン端子に電流が流れ、ＭＯＳトランジスタ５がＯＦＦ状態となる間は電流が流れない。したがって、ＭＯＳトランジスタ５のドレイン端子に印加する高周波の電圧が負となるほぼ半周期の時間のみ電流が流れ、やはり整流を行うことができる。
【００２５】
このようにして、入力端子１に入力された高周波がＭＯＳトランジスタ５により整流される。
【００２６】
ＭＯＳトランジスタ５により整流された電流波形は、直流成分と入力される高周波成分及びその高調波成分を含む。このうち、低域通過フィルタ７は直流成分のみを出力端子１０に通過し、この直流成分の電力を負荷抵抗１６に供給する。
【００２７】
この直流成分は、帯域通過フィルタ２では遮断されるため、入力端子１に戻ることはない。帯域通過フィルタ２の代わりに高域通過フィルタを用い、入力された高周波成分は通過し直流成分は遮断するようすることもできる。ただし、高調波成分も遮断して、入力端子１に戻さないという点では、高周波成分のみを通過し直流成分と高調波成分を遮断する帯域通過フィルタ２を用いることがより望ましい。
【００２８】
図２に、高周波の入力電力と整流効率との関係を示す。図２の横軸は高周波の入力電力、縦軸は整流回路の整流効率である。図２において、点線はダイオード接続されたＭＯＳトランジスタを用いる場合、実線は図１の構成を用いる場合、それぞれの整流効率曲線を示している。
【００２９】
ＭＯＳトランジスタをダイオード接続してダイオードとして用いる場合は、入力端子１から入力される高周波の電圧自身でダイオードをスイッチングしていることと等価である。このとき、高周波入力電力が大きくダイオードをスイッチングするのに十分な電圧振幅が印加されている場合は、Ｖｏｎを上回る時間が長いため比較的整流効率が高い。しかし、高周波入力電力が低くなるにしたがって、ダイオードに印加される電圧振幅が小さくなり、Ｖｏｎを上回る時間が短くなるため整流効率が低くなる。さらに高周波の電圧振幅がＶｏｎよりも低くなると、ダイオードがスイッチング動作しなくなるため整流効率が０となる。
【００３０】
一方、本実施の形態の図１の構成を用いる場合は、高周波の入力電力の値に関わらず、ＭＯＳトランジスタ５は信号源６からゲート端子に印加される正弦波の周期電圧が正の半周期の時間でＯＮ状態、負の半周期の時間でＯＦＦ状態となる。そのため、高周波入力電力が低い場合においても整流動作が起こり、高周波電力から直流電力への変換効率、すなわち整流効率が高くなるという利点を有する。このため、図２の実線に示すように、ダイオード接続されたＭＯＳトランジスタを用いる場合に比べ、整流効率を高くすることができ、特に入力電力が小さいときに整流効率を高くすることができる。
【００３１】
なお、図１の構成では、外部からの高周波入力とは別に信号源６が必要となるが、ＭＯＳトランジスタ５のゲート端子はハイインピーダンスであるため、信号源６から出力される正弦波の周期電圧は小さくて良く、信号源６の電力消費は小さくて済む。
【００３２】
図１では、信号源６から正弦波を出力するとして説明したが、代わりに矩形波を出力して周期電圧としても良い。矩形波は正弦波より立ち上がり時間及び立下り時間が短いため、ＭＯＳトランジスタ５のＯＮ状態、ＯＦＦ状態が瞬時に切り替わり、理想の整流動作に近づくことから、正弦波入力と比べて整流効率がさらに高くなるという利点を有する。
【００３３】
なお、本実施の形態においては、非線形素子としてＮチャネルのＭＯＳトランジスタ５を用いる構成を示したが、本発明はこれに限らず、非線形素子としてＰチャネルのＭＯＳトランジスタを用いてもよい。この場合には、ゲート端子に印加される周期電圧が、ある閾値電圧より低くなったときに、トランジスタがＯＮ状態となりドレイン端子とソース端子間に電流が流れる。また、ゲート端子に印加される電圧がこの閾値電圧より高くなったときに、トランジスタがＯＦＦ状態になりドレイン端子とソース端子間の電流が流れなくなる。したがって、この場合でも同様に整流動作が行え、整流効率を高くできるという本実施の形態の効果が得られる。
【００３４】
また、本実施の形態では、ＭＯＳトランジスタ５のソース端子を接地し、ドレイン端子側に高周波電力を印加する構成としたが、ソース端子とドレイン端子は逆に接続してもよく、すなわち第２の端子と第３の端子を入れ替えてもよい。この場合もスイッチング動作が同様に行われ、本実施の形態の効果が得られる。
【００３５】
加えて、本実施の形態では、非線形素子として電界効果トランジスタ（ＦＥＴ）の一種であるＭＯＳトランジスタ５を用いたが、これに限らず、他の種類の電界効果トランジスタを用いることもでき、Ｎチャネル、Ｐチャネルのどちらのものも用いることができる。さらに、電界効果トランジスタでなくても、バイポーラトランジスタを用いることもできる。いずれの種類のトランジスタでも、Ｓｉプロセスにより他の回路と一体化できるトランジスタを用いることがより望ましいが、必ずしもこれに限るものではない。なお、バイポーラトランジスタを用いる場合は、ゲート端子、ドレイン端子、ソース端子のそれぞれに対応する端子として、ベース端子、コレクタ端子、エミッタ端子を用いれば良く、コレクタ端子とエミッタ端子の接続を入れ替えてもよい。バイポーラトランジスタはＮＰＮ型、ＰＮＰ型のいずれのものも使用することができ、本実施の形態の効果を同様に得ることができる。
【００３６】
さらに、本実施の形態では、ＭＯＳトランジスタ５のゲート端子に印加する周期電圧を、信号源６を用いて発生する構成を示したが、本発明はこれに限らず、入力端子１に入力された高周波と同期した同じ周波数の周期電圧がトランジスタのゲート端子に印加されれば良く、必ずしも信号源６を設ける必要はない。例えば、ゲート端子に印加する周期電圧の周波数情報や位相情報を、入力端子１に入力する高周波を生成する図示していない装置から供給するなどすることもできる。
【００３７】
以上のように、本実施の形態に示した整流回路では、整流効率を高くできるという効果を奏し、Ｓｉプロセスを用いればさらにコストを低くできるという効果を奏する。
【００３８】
実施の形態２．
図３は、この発明の実施の形態２による整流回路を示す構成図である。これは、信号源６を用いる代わりに、高周波入力の一部を用いてＭＯＳトランジスタ５をスイッチングする構成である。図３において、図１と同一符号は同一または相当部分を示すので説明を省略する。１１は分配手段である電力分配器、１２は昇圧手段である変成器、１３は移相手段である移相器である。
【００３９】
図３において、電力分配器１１は、入力端子１から入力され帯域通過フィルタ２を介して伝送される高周波電力を第１の高周波と第２の高周波２つに分配する。第１の高周波は図中点Ａを通過し、ＭＯＳトランジスタ５のドレイン端子に印加する。第２の高周波は変成器１２に入力する。変成器１２は、電力分配器１１から出力された第２の高周波の電圧を昇圧する。移相器１３は、変成器１２から出力される高周波電圧の位相をシフトして周期電圧としてＭＯＳトランジスタ５のゲート端子に印加する。
【００４０】
次に動作について説明する。
入力端子１から入力され、帯域通過フィルタ２を介して伝送される高周波電力は電力分配器１１により、２つに分配される。電力分配器１１により分配される第１の高周波は、その電圧がＭＯＳトランジスタ５のドレイン端子に印加される。高周波電力は、低域通過フィルタ７が高周波に対してはハイインピーダンスとなるため、出力端子１０や負荷抵抗１６へは通過しない。
【００４１】
電力分配器１１により分配される第２の高周波の出力は変成器１２に入力する。この高周波は、変成器１２で昇圧され移相器１３を介してＭＯＳトランジスタ５のゲート端子に印加される。
【００４２】
昇圧された高周波の電圧振幅がＭＯＳトランジスタ５の閾値電圧を超えると、ＭＯＳトランジスタ５はスイッチング動作をする。すなわち、正弦波電圧がＭＯＳトランジスタ５の閾値を上回る正の半周期の時間ではＭＯＳトランジスタ５はＯＮ状態となり、正弦波電圧がＭＯＳトランジスタ５の閾値を下回る負の半周期の時間ではＭＯＳトランジスタ５はＯＦＦ状態となる。
【００４３】
電力分配器１１の２つの出力に位相差がなく、また変成器１２を通過することによる位相の変化がない場合は、ＭＯＳトランジスタ５のドレイン端子及びゲート端子に印加される電圧は同相、すなわち位相差が０度となる。そのため、ＭＯＳトランジスタ５がＯＮ状態のとき高周波入力の正の半周期の電圧がドレイン端子に印加され、ドレイン端子からソース端子に電流が流れる。ＭＯＳトランジスタ５がＯＦＦ状態のとき高周波入力の負の半周期の電圧がドレイン端子に印加されるが、ドレイン端子とソース端子の間に電流は流れない。
【００４４】
電力分配器１１の２つの出力に位相差があったとしても、変成器１２を通過することなどによる位相の変化が、これを打ち消すような場合は、同様に、ＭＯＳトランジスタ５のドレイン端子及びゲート端子に印加される電圧の位相差が０度となる。いずれにしても、ＭＯＳトランジスタ５による整流動作が行われる。
【００４５】
一方、電力分配器１１の２つの出力に位相差が生じ、また変成器１２を通過する高周波の位相が変化するなどし、ＭＯＳトランジスタ５のドレイン端子及びゲート端子に印加される電圧が逆相、すなわち位相差が１８０度となる場合、ＭＯＳトランジスタ５がＯＮ状態のとき高周波入力の負の半周期の電圧がドレイン端子に印加され、ソース端子からドレイン端子に電流が流れる。ＭＯＳトランジスタ５がＯＦＦ状態のとき電流は流れない。
【００４６】
このようにして、入力端子１に入力された高周波がＭＯＳトランジスタ５により整流される。
【００４７】
ＭＯＳトランジスタ５により整流された波形は、直流成分と入力される高周波の成分及びその高調波成分を含む。このうち、低域通過フィルタ７は直流成分のみを通過し、出力端子１０及び負荷抵抗１６に供給する。
【００４８】
図３の構成では、入力端子１から入力される高周波の電力が小さい場合においても、変成器１２で高周波の電圧が昇圧されるため、この電圧をＭＯＳトランジスタ５のゲート端子に印加することで、ＭＯＳトランジスタ５はスイッチング動作を行い整流動作が起こる。そのため、高周波入力電力が低い場合においても高周波電力から直流電力への変換効率が高くなるという利点を有する。
【００４９】
また、入力端子１に入力した高周波を電力分配器１１で分配し周期電圧としているため、入力した高周波に同期した同じ周波数の周期電圧を容易に作ることができるという利点を有する。
【００５０】
よって、図３に示す構成とすることで、信号源６を用いることなく広い入力電力範囲において高い整流効率で整流動作を行うことが可能となる。
【００５１】
電力分配器１１の２つの出力に位相差があるか、あるいは変成器１２を通過することによる位相の変化が生じ、ＭＯＳトランジスタ５のドレイン端子とゲート端子に印加される電圧に０度や１８０度以外の位相のずれが生じる場合は、ＭＯＳトランジスタ５がＯＮとなる時間の一部はドレイン端子からソース端子に電流が流れるが、残りの時間は逆にソース端子からドレイン端子に電流が流れるようになる。このため、直流通過フィルタ７で平滑され負荷抵抗１６に供給される直流成分の値が低くなり、整流効率が劣化する。
【００５２】
そこで、図３に示すように、変成器１２とＭＯＳトランジスタ５のドレイン端子の間に移相器１３を挿入し、この移相器１３により高周波の位相をシフトしてＭＯＳトランジスタ５のドレイン端子とゲート端子に印加される周期電圧を同相にするか逆相にすることで、ＭＯＳトランジスタ５がＯＮ状態となる間は常にドレイン端子からソース端子、あるいはソース端子からドレイン端子に電流が流れるようにすることができる。そのため、整流効率の劣化を抑制でき、より変換効率の高い整流回路が得られる。
【００５３】
変成器１２はコイルを用いたトランスなど、種々の回路で構成することができる。また図３では、変成器１２を用いて昇圧したが、代わりに増幅器などを用いて昇圧しても良い。
【００５４】
なお、図３では、電力分配器１１を帯域通過フィルタ２と接続点Ａとの間に挿入しているが、電力分配器１１を入力端子１と帯域通過フィルタ２との間に挿入してもよい。
【００５５】
さらに、図３では、移相器１３を変成器１２とＭＯＳトランジスタ５のゲート端子との間に接続したが、図４に示すように電力分配器１１と図中接続点Ａの間に接続しても良く、また図５に示すように図中接続点ＡとＭＯＳトランジスタ５のドレイン端子の間に接続しても良い。また、移相器１３を分配器１１と変成器１２の間等に接続することもでき、いずれの場合もドレイン端子に印加する高周波とゲート端子に印加する周期電圧との位相差を調整することができるので、本実施の形態の効果を得ることができる。
【００５６】
実施の形態３．
図６は、この発明の実施の形態３による整流回路を示す構成図である。図６において、図１及び図３〜図５と同一符号は同一または相当部分を示すので説明を省略する。１４は直流電圧印加手段である直流電源、１５はキャパシタである。直流電源１４は、所定の電圧をＭＯＳトランジスタ５のゲート端子に印加する。キャパシタ１５は、直流電源１４の電圧が移相器１３に印加されないようにＤＣカットしている。
【００５７】
次に動作について説明する。
直流電源１４から供給される所定の電圧はＭＯＳトランジスタ５のゲート端子の閾値電圧に近い値としている。このため、直流電源１４とキャパシタ１５を用いることにより、ＭＯＳトランジスタ５のゲート端子には常に閾値電圧に近い値の電圧が印加されている。よって、入力端子１から帯域通過フィルタ２、電力分配器１１、変成器１２、及び移相器１３を介してゲート端子に印加される高周波の周期電圧は、直流電源１４で与えられる電圧に重畳して、ゲート端子に印加される。よって、高周波の周期電圧に対してはＭＯＳトランジスタ５のＯＮ電圧が０Ｖに近い値と等価になる。そのため、変成器１２により昇圧される高周波電力が小さくても、容易にゲート端子の電圧を閾値電圧の上下に振るようにすることができ、ＭＯＳトランジスタ５を理想に近い状態でスイッチング動作させることが可能となる。
【００５８】
そこで、電力分配器１１の電力分配比を変えて、変成器１２へ出力される電力をより小さくし、ＭＯＳトランジスタ５に出力される電力を大きくしても、整流動作を行うことができる。その結果、整流効率に直接関与する電力である、電力分配器１１からＭＯＳトランジスタ５のドレイン端子に出力される高周波電力を増加させることができるため、整流効率をより高めることができる。
【００５９】
なお、直流電源１４が印加する電圧が、閾値電圧の一部をＭＯＳトランジスタ５のゲート端子に供給する構成としても良いし、閾値電圧を越えてより高い（低い）電圧を供給する構成としても良い。この場合でも、高周波の周期電圧に対してＭＯＳトランジスタ５のＯＮ電圧を、元々の閾値電圧よりも絶対値が低い値と等価にすることができる。したがって、同様に整流回路の整流効率を高めることができる。
【００６０】
また、本実施の形態では、電力分配器１１を用いて入力した高周波の一部を分岐して周期電圧としてゲート端子に印加する構成を示したが、これに限らず、実施の形態１のように信号源６を設けるなどして、ゲート端子に印加する周期電圧を生成しても良い。
【符号の説明】
【００６１】
１ 入力端子、２ 帯域通過フィルタ、３ インダクタ、４ キャパシタ、５ ＮチャネルＭＯＳトランジスタ、６ 信号源、７ 低域通過フィルタ、８ インダクタ、９ キャパシタ、１０ 出力端子、１１ 電力分配器、１２ 変成器、１３ 移相器、１４ 直流電源、１５ キャパシタ、１６ 負荷抵抗
【技術分野】
【０００１】
この発明は、ＲＦＩＤ（Radio Frequency IDentification）タグやマイクロ波エネルギー伝送などに用いられ、入力された高周波電力を直流電力に変換する整流回路に関するものである。
【背景技術】
【０００２】
高周波、特にマイクロ波帯で用いられる整流回路として、従来から非特許文献１（図１）に示される構成が用いられてきた。これは、ダイオードと低域通過フィルタ、及び直流通過フィルタから構成される整流回路である。図７（ａ）にダイオードの電流−電圧特性を示す。図中、Ｖは電圧、Ｉは電流である。ダイオードは非線形素子であり、ＯＮ電圧（Ｖｏｎ）を超える順方向電圧に対しては電流を流し（ＯＮ状態）、ＯＮ電圧より低い逆方向電圧に対しては電流を流さない（ＯＦＦ状態）。
【０００３】
ダイオードに正弦波電圧を印加する場合の電圧波形及び電流波形を、それぞれ図７（ｂ）及び図７（ｃ）に示す。図中、ｔは時間である。正弦波電圧の振幅がＶｏｎを上回る間はダイオードに電流が流れ、Ｖｏｎを下回る間はダイオードに電流が流れない。この電流波形はダイオードの後段に接続される直流通過フィルタで平滑され、直流電流成分が負荷に供給される。
【０００４】
ここで、Ｖｏｎが低いほどダイオードに電流が流れる時間が長くなるため、直流通過フィルタで平滑される直流電力が高くなる。よって、ダイオードのＯＮ電圧が低いほど、整流回路に入力される高周波電力と負荷に供給される直流電力との比である整流効率が高くなる。
【０００５】
また、整流回路に入力される高周波電力が大きいほど、整流効率は高くなる。整流回路に入力される高周波電力が小さい場合、Ｖｏｎが高いとダイオードが常にＯＦＦ状態となり（図中、Ｂの状態）整流動作をしないが、Ｖｏｎが低いとダイオードがＯＮ状態になる時間が生じるため（図中、Ａの状態）整流動作を行う。よって、特に小電力の高周波入力に対してはダイオードのＯＮ電圧が低いほど整流効率が高くなる。
【先行技術文献】
【非特許文献】
【０００６】
【非特許文献１】T. Yoo and K. Chang, “Theoretical and experimental development of 10 and 35 GHz rectennas,” IEEE Trans. Microwave Theory Tech., vol. 40, pp. 1259-1266, June 1992.
【発明の概要】
【発明が解決しようとする課題】
【０００７】
整流回路に用いるダイオードとしては、金属と半導体との接合を利用したショットキーダイオードが一般的である。ショットキーダイオードはＯＮ電圧が０．３Ｖ程度と小さいため、比較的小電力の高周波入力に対しても高効率に整流することが可能である。
【０００８】
しかし、ダイオードを含めた整流回路を例えばＳｉプロセスにより一体化して小形化・低コスト化を図ろうとした場合、ショットキーダイオードを用いると、金属と半導体を接合するための特別なプロセスが必要となり、コストを低減できない問題がある。
【０００９】
一般的なＳｉプロセスで製造可能なダイオードとして、ダイオード接続したＭＯＳ（Metal Oxide Semiconductor）トランジスタがある。これはＭＯＳトランジスタのゲート端子とドレイン端子を接続したものであり、ドレイン端子からソース端子へ順方向電流が流れ、逆方向には電流を流さないというダイオードの特性を呈する。
【００１０】
しかし、ダイオード接続したＭＯＳトランジスタのＯＮ電圧は、０．７Ｖ程度とショットキーダイオードより高いため、小電力の高周波入力に対して整流効率が低いという問題がある。
【００１１】
この発明は上記のような課題を解決するためになされたもので、小電力からの広い入力電力の範囲で高効率動作を行うことが可能な整流回路を得ることを目的とする。
【課題を解決するための手段】
【００１２】
この発明に係る整流回路は、
入力した高周波を通過させ、直流を遮断する第１のフィルタと、
前記高周波と同じ周波数の周期電圧が印加される第１の端子、前記第１のフィルタに接続された第２の端子、および接地された第３の端子、を有し、前記高周波を整流するトランジスタと、
前記第１のフィルタと前記第２の端子との接続点に接続され、前記高周波を遮断し、前記トランジスタで整流された直流を出力する第２のフィルタと、
を備えたことを特徴とするものである。
【発明の効果】
【００１３】
この発明によれば、外部から入力され直流に変換される高周波をトランジスタに入力し、このトランジスタをＯＮ、ＯＦＦするための高周波をトランジスタの第１の端子に印加しているため、特に外部から入力される高周波電力が小さくても整流効率を高くできるという効果がある。
【図面の簡単な説明】
【００１４】
【図１】この発明の実施の形態１による整流回路を示す構成図である。
【図２】高周波入力電力と整流効率との関係を示す図である。
【図３】この発明の実施の形態２による整流回路を示す構成図である。
【図４】この発明の実施の形態２による整流回路の変形例を示す構成図である。
【図５】この発明の実施の形態２による整流回路の変形例を示す構成図である。
【図６】この発明の実施の形態３による整流回路を示す構成図である。
【図７】従来例の動作を説明する説明図である。
【発明を実施するための形態】
【００１５】
実施の形態１．
図１は、この発明の実施の形態１による整流回路を示す構成図である。なお、各図において、同一符号は同一または相当部分を示す。図１中、１は入力端子、２は第１のフィルタである帯域通過フィルタ、３はインダクタ、４はキャパシタ、５はトランジスタであるＭＯＳ（Metal Oxide Semiconductor）トランジスタ、６は信号源、７は第２のフィルタである低域通過フィルタ、８はインダクタ、９はキャパシタ、１０は出力端子、１６は負荷抵抗である。
【００１６】
入力端子１には高周波が入力される。帯域通過フィルタ２は、入力端子１から入力された高周波を通過し、他の周波数の波の通過を阻止する。図１では、帯域通過フィルタ２をインダクタ３とキャパシタ４を直列接続した直列共振器で構成しているが、同等の特性が得られれば他の構成でも良い。図１に示す帯域通過フィルタ２を用いる場合、入力する高周波の周波数で直列共振するようにインダクタ３及びキャパシタ４の値を決めることで、高周波の通過及び他の周波数の遮断が実現される。
【００１７】
ＭＯＳトランジスタ５は、第１の端子であるゲート端子、第２の端子であるドレイン端子、第３の端子であるソース端子の３つの端子を有し、高周波の波形を整流する非線形素子である。ＭＯＳトランジスタ５のゲート端子には信号源６で生成した周期電圧が印加される。ＭＯＳトランジスタ５のドレイン端子は、帯域通過フィルタ２と図中Ａで示す接続点において接続される。ＭＯＳトランジスタ５のソース端子は接地されている。
【００１８】
図１に示すＭＯＳトランジスタ５はＮチャネルのＭＯＳトランジスタであり、ゲート端子に閾値電圧を越える正の電圧が印加される場合はドレイン−ソース間に電流が流れ（ＯＮ状態）、ゲート端子に印加される電圧が閾値電圧を下回る場合はドレイン−ソース間に電流が流れない（ＯＦＦ状態）。したがって、ダイオードと同様に整流動作を行うことができる。ＭＯＳトランジスタ５により整流された電流波形は、直流成分である直流電流と入力される高周波の周波数成分及びその高調波の成分を含んでいる。
【００１９】
信号源６は、入力端子１から入力される高周波に同期した同じ周波数の正弦波の周期電圧を発生し、この周期電圧をＭＯＳトランジスタ５のゲート端子に印加する。
【００２０】
低域通過フィルタ７は、帯域通過フィルタ２とＭＯＳトランジスタ５のドレイン端子との接続点（図中Ａ点）に接続されている。低域通過フィルタ７は、ＭＯＳトランジスタ５により整流された電流波形を平滑し直流成分のみを出力端子１０に出力し、負荷抵抗１６に供給するとともに、直流以外の高周波の通過を阻止する。図１では、低域通過フィルタ７を直列接続されたインダクタ８と並列接続されたキャパシタ９とから構成しているが、同等の特性が得られれば他の構成でも良い。図１に示すような低域通過フィルタ７を用いる場合は、その遮断周波数を入力端子１から入力される高周波の周波数よりも低く設定することで、直流以外の高周波の遮断が実現される。
【００２１】
次に、より詳細な動作について説明する。
入力端子１に入力された高周波は帯域通過フィルタ２を通過し、その電圧がＭＯＳトランジスタ５のドレイン端子に印加される。低域通過フィルタ７は高周波に対してはハイインピーダンスとなるため、高周波は低域通過フィルタ７で遮断され、負荷抵抗１６へは通過しない。
【００２２】
一方、ＭＯＳトランジスタ５のゲート端子には、信号源６から、入力端子１に入力された高周波に同期した同じ周波数の正弦波の周期電圧が印加される。この周期電圧をＭＯＳトランジスタ５の閾値電圧を上回る振幅でゲート端子に印加することにより、ゲート端子に印加される周期電圧がＭＯＳトランジスタ５の閾値電圧を上回るほぼ半周期の時間ではＭＯＳトランジスタ５はＯＮ状態となり、閾値電圧を下回るほぼ半周期の時間ではＭＯＳトランジスタ５はＯＦＦ状態となる。
【００２３】
ここで、信号源６からＭＯＳトランジスタ５のゲート端子に印加される正弦波電圧の位相を、入力端子１から入力され帯域通過フィルタ２を介してＭＯＳトランジスタ５のドレイン端子に印加される高周波の位相と同相になるように同期すれば、ゲート端子に印加される電圧が閾値電圧を上回り、ＭＯＳトランジスタ５がＯＮ状態となる間はドレイン端子からソース端子に電流が流れ、ＭＯＳトランジスタ５がＯＦＦ状態となる間は電流が流れない。したがって、ＭＯＳトランジスタ５のドレイン端子に印加する高周波の電圧が正となるほぼ半周期の時間のみ電流が流れ、整流を行うことができる。
【００２４】
あるいは、信号源６からＭＯＳトランジスタ５のゲート端子に印加される正弦波の位相を、入力端子１から入力され帯域通過フィルタ２を介してＭＯＳトランジスタ５のドレイン端子に印加される高周波の位相と逆相になるように同期しても良い。この場合、ゲート端子に印加される電圧が閾値電圧を上回り、ＭＯＳトランジスタ５がＯＮ状態となる間はソース端子からドレイン端子に電流が流れ、ＭＯＳトランジスタ５がＯＦＦ状態となる間は電流が流れない。したがって、ＭＯＳトランジスタ５のドレイン端子に印加する高周波の電圧が負となるほぼ半周期の時間のみ電流が流れ、やはり整流を行うことができる。
【００２５】
このようにして、入力端子１に入力された高周波がＭＯＳトランジスタ５により整流される。
【００２６】
ＭＯＳトランジスタ５により整流された電流波形は、直流成分と入力される高周波成分及びその高調波成分を含む。このうち、低域通過フィルタ７は直流成分のみを出力端子１０に通過し、この直流成分の電力を負荷抵抗１６に供給する。
【００２７】
この直流成分は、帯域通過フィルタ２では遮断されるため、入力端子１に戻ることはない。帯域通過フィルタ２の代わりに高域通過フィルタを用い、入力された高周波成分は通過し直流成分は遮断するようすることもできる。ただし、高調波成分も遮断して、入力端子１に戻さないという点では、高周波成分のみを通過し直流成分と高調波成分を遮断する帯域通過フィルタ２を用いることがより望ましい。
【００２８】
図２に、高周波の入力電力と整流効率との関係を示す。図２の横軸は高周波の入力電力、縦軸は整流回路の整流効率である。図２において、点線はダイオード接続されたＭＯＳトランジスタを用いる場合、実線は図１の構成を用いる場合、それぞれの整流効率曲線を示している。
【００２９】
ＭＯＳトランジスタをダイオード接続してダイオードとして用いる場合は、入力端子１から入力される高周波の電圧自身でダイオードをスイッチングしていることと等価である。このとき、高周波入力電力が大きくダイオードをスイッチングするのに十分な電圧振幅が印加されている場合は、Ｖｏｎを上回る時間が長いため比較的整流効率が高い。しかし、高周波入力電力が低くなるにしたがって、ダイオードに印加される電圧振幅が小さくなり、Ｖｏｎを上回る時間が短くなるため整流効率が低くなる。さらに高周波の電圧振幅がＶｏｎよりも低くなると、ダイオードがスイッチング動作しなくなるため整流効率が０となる。
【００３０】
一方、本実施の形態の図１の構成を用いる場合は、高周波の入力電力の値に関わらず、ＭＯＳトランジスタ５は信号源６からゲート端子に印加される正弦波の周期電圧が正の半周期の時間でＯＮ状態、負の半周期の時間でＯＦＦ状態となる。そのため、高周波入力電力が低い場合においても整流動作が起こり、高周波電力から直流電力への変換効率、すなわち整流効率が高くなるという利点を有する。このため、図２の実線に示すように、ダイオード接続されたＭＯＳトランジスタを用いる場合に比べ、整流効率を高くすることができ、特に入力電力が小さいときに整流効率を高くすることができる。
【００３１】
なお、図１の構成では、外部からの高周波入力とは別に信号源６が必要となるが、ＭＯＳトランジスタ５のゲート端子はハイインピーダンスであるため、信号源６から出力される正弦波の周期電圧は小さくて良く、信号源６の電力消費は小さくて済む。
【００３２】
図１では、信号源６から正弦波を出力するとして説明したが、代わりに矩形波を出力して周期電圧としても良い。矩形波は正弦波より立ち上がり時間及び立下り時間が短いため、ＭＯＳトランジスタ５のＯＮ状態、ＯＦＦ状態が瞬時に切り替わり、理想の整流動作に近づくことから、正弦波入力と比べて整流効率がさらに高くなるという利点を有する。
【００３３】
なお、本実施の形態においては、非線形素子としてＮチャネルのＭＯＳトランジスタ５を用いる構成を示したが、本発明はこれに限らず、非線形素子としてＰチャネルのＭＯＳトランジスタを用いてもよい。この場合には、ゲート端子に印加される周期電圧が、ある閾値電圧より低くなったときに、トランジスタがＯＮ状態となりドレイン端子とソース端子間に電流が流れる。また、ゲート端子に印加される電圧がこの閾値電圧より高くなったときに、トランジスタがＯＦＦ状態になりドレイン端子とソース端子間の電流が流れなくなる。したがって、この場合でも同様に整流動作が行え、整流効率を高くできるという本実施の形態の効果が得られる。
【００３４】
また、本実施の形態では、ＭＯＳトランジスタ５のソース端子を接地し、ドレイン端子側に高周波電力を印加する構成としたが、ソース端子とドレイン端子は逆に接続してもよく、すなわち第２の端子と第３の端子を入れ替えてもよい。この場合もスイッチング動作が同様に行われ、本実施の形態の効果が得られる。
【００３５】
加えて、本実施の形態では、非線形素子として電界効果トランジスタ（ＦＥＴ）の一種であるＭＯＳトランジスタ５を用いたが、これに限らず、他の種類の電界効果トランジスタを用いることもでき、Ｎチャネル、Ｐチャネルのどちらのものも用いることができる。さらに、電界効果トランジスタでなくても、バイポーラトランジスタを用いることもできる。いずれの種類のトランジスタでも、Ｓｉプロセスにより他の回路と一体化できるトランジスタを用いることがより望ましいが、必ずしもこれに限るものではない。なお、バイポーラトランジスタを用いる場合は、ゲート端子、ドレイン端子、ソース端子のそれぞれに対応する端子として、ベース端子、コレクタ端子、エミッタ端子を用いれば良く、コレクタ端子とエミッタ端子の接続を入れ替えてもよい。バイポーラトランジスタはＮＰＮ型、ＰＮＰ型のいずれのものも使用することができ、本実施の形態の効果を同様に得ることができる。
【００３６】
さらに、本実施の形態では、ＭＯＳトランジスタ５のゲート端子に印加する周期電圧を、信号源６を用いて発生する構成を示したが、本発明はこれに限らず、入力端子１に入力された高周波と同期した同じ周波数の周期電圧がトランジスタのゲート端子に印加されれば良く、必ずしも信号源６を設ける必要はない。例えば、ゲート端子に印加する周期電圧の周波数情報や位相情報を、入力端子１に入力する高周波を生成する図示していない装置から供給するなどすることもできる。
【００３７】
以上のように、本実施の形態に示した整流回路では、整流効率を高くできるという効果を奏し、Ｓｉプロセスを用いればさらにコストを低くできるという効果を奏する。
【００３８】
実施の形態２．
図３は、この発明の実施の形態２による整流回路を示す構成図である。これは、信号源６を用いる代わりに、高周波入力の一部を用いてＭＯＳトランジスタ５をスイッチングする構成である。図３において、図１と同一符号は同一または相当部分を示すので説明を省略する。１１は分配手段である電力分配器、１２は昇圧手段である変成器、１３は移相手段である移相器である。
【００３９】
図３において、電力分配器１１は、入力端子１から入力され帯域通過フィルタ２を介して伝送される高周波電力を第１の高周波と第２の高周波２つに分配する。第１の高周波は図中点Ａを通過し、ＭＯＳトランジスタ５のドレイン端子に印加する。第２の高周波は変成器１２に入力する。変成器１２は、電力分配器１１から出力された第２の高周波の電圧を昇圧する。移相器１３は、変成器１２から出力される高周波電圧の位相をシフトして周期電圧としてＭＯＳトランジスタ５のゲート端子に印加する。
【００４０】
次に動作について説明する。
入力端子１から入力され、帯域通過フィルタ２を介して伝送される高周波電力は電力分配器１１により、２つに分配される。電力分配器１１により分配される第１の高周波は、その電圧がＭＯＳトランジスタ５のドレイン端子に印加される。高周波電力は、低域通過フィルタ７が高周波に対してはハイインピーダンスとなるため、出力端子１０や負荷抵抗１６へは通過しない。
【００４１】
電力分配器１１により分配される第２の高周波の出力は変成器１２に入力する。この高周波は、変成器１２で昇圧され移相器１３を介してＭＯＳトランジスタ５のゲート端子に印加される。
【００４２】
昇圧された高周波の電圧振幅がＭＯＳトランジスタ５の閾値電圧を超えると、ＭＯＳトランジスタ５はスイッチング動作をする。すなわち、正弦波電圧がＭＯＳトランジスタ５の閾値を上回る正の半周期の時間ではＭＯＳトランジスタ５はＯＮ状態となり、正弦波電圧がＭＯＳトランジスタ５の閾値を下回る負の半周期の時間ではＭＯＳトランジスタ５はＯＦＦ状態となる。
【００４３】
電力分配器１１の２つの出力に位相差がなく、また変成器１２を通過することによる位相の変化がない場合は、ＭＯＳトランジスタ５のドレイン端子及びゲート端子に印加される電圧は同相、すなわち位相差が０度となる。そのため、ＭＯＳトランジスタ５がＯＮ状態のとき高周波入力の正の半周期の電圧がドレイン端子に印加され、ドレイン端子からソース端子に電流が流れる。ＭＯＳトランジスタ５がＯＦＦ状態のとき高周波入力の負の半周期の電圧がドレイン端子に印加されるが、ドレイン端子とソース端子の間に電流は流れない。
【００４４】
電力分配器１１の２つの出力に位相差があったとしても、変成器１２を通過することなどによる位相の変化が、これを打ち消すような場合は、同様に、ＭＯＳトランジスタ５のドレイン端子及びゲート端子に印加される電圧の位相差が０度となる。いずれにしても、ＭＯＳトランジスタ５による整流動作が行われる。
【００４５】
一方、電力分配器１１の２つの出力に位相差が生じ、また変成器１２を通過する高周波の位相が変化するなどし、ＭＯＳトランジスタ５のドレイン端子及びゲート端子に印加される電圧が逆相、すなわち位相差が１８０度となる場合、ＭＯＳトランジスタ５がＯＮ状態のとき高周波入力の負の半周期の電圧がドレイン端子に印加され、ソース端子からドレイン端子に電流が流れる。ＭＯＳトランジスタ５がＯＦＦ状態のとき電流は流れない。
【００４６】
このようにして、入力端子１に入力された高周波がＭＯＳトランジスタ５により整流される。
【００４７】
ＭＯＳトランジスタ５により整流された波形は、直流成分と入力される高周波の成分及びその高調波成分を含む。このうち、低域通過フィルタ７は直流成分のみを通過し、出力端子１０及び負荷抵抗１６に供給する。
【００４８】
図３の構成では、入力端子１から入力される高周波の電力が小さい場合においても、変成器１２で高周波の電圧が昇圧されるため、この電圧をＭＯＳトランジスタ５のゲート端子に印加することで、ＭＯＳトランジスタ５はスイッチング動作を行い整流動作が起こる。そのため、高周波入力電力が低い場合においても高周波電力から直流電力への変換効率が高くなるという利点を有する。
【００４９】
また、入力端子１に入力した高周波を電力分配器１１で分配し周期電圧としているため、入力した高周波に同期した同じ周波数の周期電圧を容易に作ることができるという利点を有する。
【００５０】
よって、図３に示す構成とすることで、信号源６を用いることなく広い入力電力範囲において高い整流効率で整流動作を行うことが可能となる。
【００５１】
電力分配器１１の２つの出力に位相差があるか、あるいは変成器１２を通過することによる位相の変化が生じ、ＭＯＳトランジスタ５のドレイン端子とゲート端子に印加される電圧に０度や１８０度以外の位相のずれが生じる場合は、ＭＯＳトランジスタ５がＯＮとなる時間の一部はドレイン端子からソース端子に電流が流れるが、残りの時間は逆にソース端子からドレイン端子に電流が流れるようになる。このため、直流通過フィルタ７で平滑され負荷抵抗１６に供給される直流成分の値が低くなり、整流効率が劣化する。
【００５２】
そこで、図３に示すように、変成器１２とＭＯＳトランジスタ５のドレイン端子の間に移相器１３を挿入し、この移相器１３により高周波の位相をシフトしてＭＯＳトランジスタ５のドレイン端子とゲート端子に印加される周期電圧を同相にするか逆相にすることで、ＭＯＳトランジスタ５がＯＮ状態となる間は常にドレイン端子からソース端子、あるいはソース端子からドレイン端子に電流が流れるようにすることができる。そのため、整流効率の劣化を抑制でき、より変換効率の高い整流回路が得られる。
【００５３】
変成器１２はコイルを用いたトランスなど、種々の回路で構成することができる。また図３では、変成器１２を用いて昇圧したが、代わりに増幅器などを用いて昇圧しても良い。
【００５４】
なお、図３では、電力分配器１１を帯域通過フィルタ２と接続点Ａとの間に挿入しているが、電力分配器１１を入力端子１と帯域通過フィルタ２との間に挿入してもよい。
【００５５】
さらに、図３では、移相器１３を変成器１２とＭＯＳトランジスタ５のゲート端子との間に接続したが、図４に示すように電力分配器１１と図中接続点Ａの間に接続しても良く、また図５に示すように図中接続点ＡとＭＯＳトランジスタ５のドレイン端子の間に接続しても良い。また、移相器１３を分配器１１と変成器１２の間等に接続することもでき、いずれの場合もドレイン端子に印加する高周波とゲート端子に印加する周期電圧との位相差を調整することができるので、本実施の形態の効果を得ることができる。
【００５６】
実施の形態３．
図６は、この発明の実施の形態３による整流回路を示す構成図である。図６において、図１及び図３〜図５と同一符号は同一または相当部分を示すので説明を省略する。１４は直流電圧印加手段である直流電源、１５はキャパシタである。直流電源１４は、所定の電圧をＭＯＳトランジスタ５のゲート端子に印加する。キャパシタ１５は、直流電源１４の電圧が移相器１３に印加されないようにＤＣカットしている。
【００５７】
次に動作について説明する。
直流電源１４から供給される所定の電圧はＭＯＳトランジスタ５のゲート端子の閾値電圧に近い値としている。このため、直流電源１４とキャパシタ１５を用いることにより、ＭＯＳトランジスタ５のゲート端子には常に閾値電圧に近い値の電圧が印加されている。よって、入力端子１から帯域通過フィルタ２、電力分配器１１、変成器１２、及び移相器１３を介してゲート端子に印加される高周波の周期電圧は、直流電源１４で与えられる電圧に重畳して、ゲート端子に印加される。よって、高周波の周期電圧に対してはＭＯＳトランジスタ５のＯＮ電圧が０Ｖに近い値と等価になる。そのため、変成器１２により昇圧される高周波電力が小さくても、容易にゲート端子の電圧を閾値電圧の上下に振るようにすることができ、ＭＯＳトランジスタ５を理想に近い状態でスイッチング動作させることが可能となる。
【００５８】
そこで、電力分配器１１の電力分配比を変えて、変成器１２へ出力される電力をより小さくし、ＭＯＳトランジスタ５に出力される電力を大きくしても、整流動作を行うことができる。その結果、整流効率に直接関与する電力である、電力分配器１１からＭＯＳトランジスタ５のドレイン端子に出力される高周波電力を増加させることができるため、整流効率をより高めることができる。
【００５９】
なお、直流電源１４が印加する電圧が、閾値電圧の一部をＭＯＳトランジスタ５のゲート端子に供給する構成としても良いし、閾値電圧を越えてより高い（低い）電圧を供給する構成としても良い。この場合でも、高周波の周期電圧に対してＭＯＳトランジスタ５のＯＮ電圧を、元々の閾値電圧よりも絶対値が低い値と等価にすることができる。したがって、同様に整流回路の整流効率を高めることができる。
【００６０】
また、本実施の形態では、電力分配器１１を用いて入力した高周波の一部を分岐して周期電圧としてゲート端子に印加する構成を示したが、これに限らず、実施の形態１のように信号源６を設けるなどして、ゲート端子に印加する周期電圧を生成しても良い。
【符号の説明】
【００６１】
１ 入力端子、２ 帯域通過フィルタ、３ インダクタ、４ キャパシタ、５ ＮチャネルＭＯＳトランジスタ、６ 信号源、７ 低域通過フィルタ、８ インダクタ、９ キャパシタ、１０ 出力端子、１１ 電力分配器、１２ 変成器、１３ 移相器、１４ 直流電源、１５ キャパシタ、１６ 負荷抵抗
【特許請求の範囲】
【請求項１】
入力した高周波を通過させ、直流を遮断する第１のフィルタと、
前記高周波と同じ周波数の周期電圧が印加される第１の端子、前記第１のフィルタに接続された第２の端子、および接地された第３の端子、を有し、前記高周波を整流するトランジスタと、
前記第１のフィルタと前記第２の端子との接続点に接続され、前記高周波を遮断し、前記トランジスタで整流された直流を出力する第２のフィルタと、
を備えたことを特徴とする整流回路。
【請求項２】
前記第１の端子は、前記トランジスタのゲート端子またはベース端子であることを特徴とする請求項１に記載の整流回路。
【請求項３】
前記第１のフィルタは前記高周波の高調波成分を遮断する帯域通過フィルタであることを特徴とする請求項１または請求項２に記載の整流回路。
【請求項４】
前記第２のフィルタは低域通過フィルタであることを特徴とする請求項１から請求項３のいずれかに記載の整流回路。
【請求項５】
前記第１の端子に直流電圧を印加する直流電圧印加手段を備えたことを特徴とする請求項１から請求項４のいずれかに記載の整流回路。
【請求項６】
入力した前記高周波を第１の高周波と第２の高周波に分配し、前記第１の高周波を前記第２の端子に出力する分配手段と、
前記分配手段で分配された前記第２の高周波の電圧を昇圧する昇圧手段と、を備え、
前記昇圧手段で昇圧された前記第２の高周波を、前記周期電圧として前記第１の端子に印加することを特徴とする請求項１から請求項５のいずれかに記載の整流回路。
【請求項７】
前記分配手段で分配された前記第１の高周波または前記第２の高周波のいずれかの位相を変化させる移相手段を備えたことを特徴とする請求項６に記載の整流回路。
【請求項８】
前記周期電圧を発生する信号源を備えたことを特徴とする請求項１から請求項５のいずれかに記載の整流回路。
【請求項９】
前記周期電圧は、前記第２の端子に印加する前記高周波に対し、同相もしくは逆相となるように同期していることを特徴とする請求項１から請求項８のいずれかに記載の整流回路。
【請求項１】
入力した高周波を通過させ、直流を遮断する第１のフィルタと、
前記高周波と同じ周波数の周期電圧が印加される第１の端子、前記第１のフィルタに接続された第２の端子、および接地された第３の端子、を有し、前記高周波を整流するトランジスタと、
前記第１のフィルタと前記第２の端子との接続点に接続され、前記高周波を遮断し、前記トランジスタで整流された直流を出力する第２のフィルタと、
を備えたことを特徴とする整流回路。
【請求項２】
前記第１の端子は、前記トランジスタのゲート端子またはベース端子であることを特徴とする請求項１に記載の整流回路。
【請求項３】
前記第１のフィルタは前記高周波の高調波成分を遮断する帯域通過フィルタであることを特徴とする請求項１または請求項２に記載の整流回路。
【請求項４】
前記第２のフィルタは低域通過フィルタであることを特徴とする請求項１から請求項３のいずれかに記載の整流回路。
【請求項５】
前記第１の端子に直流電圧を印加する直流電圧印加手段を備えたことを特徴とする請求項１から請求項４のいずれかに記載の整流回路。
【請求項６】
入力した前記高周波を第１の高周波と第２の高周波に分配し、前記第１の高周波を前記第２の端子に出力する分配手段と、
前記分配手段で分配された前記第２の高周波の電圧を昇圧する昇圧手段と、を備え、
前記昇圧手段で昇圧された前記第２の高周波を、前記周期電圧として前記第１の端子に印加することを特徴とする請求項１から請求項５のいずれかに記載の整流回路。
【請求項７】
前記分配手段で分配された前記第１の高周波または前記第２の高周波のいずれかの位相を変化させる移相手段を備えたことを特徴とする請求項６に記載の整流回路。
【請求項８】
前記周期電圧を発生する信号源を備えたことを特徴とする請求項１から請求項５のいずれかに記載の整流回路。
【請求項９】
前記周期電圧は、前記第２の端子に印加する前記高周波に対し、同相もしくは逆相となるように同期していることを特徴とする請求項１から請求項８のいずれかに記載の整流回路。
【図１】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【公開番号】特開２０１２−１９６０６８（Ｐ２０１２−１９６０６８Ａ）
【公開日】平成２４年１０月１１日（２０１２．１０．１１）
【国際特許分類】
【出願番号】特願２０１１−５８６９６（Ｐ２０１１−５８６９６）
【出願日】平成２３年３月１７日（２０１１．３．１７）
【出願人】（０００００６０１３）三菱電機株式会社 (33,312)
【Ｆターム（参考）】
【公開日】平成２４年１０月１１日（２０１２．１０．１１）
【国際特許分類】
【出願日】平成２３年３月１７日（２０１１．３．１７）
【出願人】（０００００６０１３）三菱電機株式会社 (33,312)
【Ｆターム（参考）】
[ Back to top ]