説明

有機反射防止膜(ARC)を有する半導体装置及びその方法

半導体装置(10)の製造において、エッチングされる導電性材料(16)上のパターニング積層部は、下層にあるオルトケイ酸テトラエチル(TEOS)層(20)のパターニングに用いられるパターニングフォトレジスト層(22)を有している。TEOS層(20)は、従来より低い温度で成膜される。低温TEOS層(20)は、有機反射防止膜(ARC)(18)上に設けられ、有機反射防止膜は、導電層(16)上に設けられる。低温TEOS層(20)は、有機ARC(18)とフォトレジスト(22)との間の接着を提供し、低い欠陥性を有し、ハードマスクとして機能し、有機ARC(18)と共に望ましくない反射を低減させる位相シフト層として機能する。

【発明の詳細な説明】
【技術分野】
【0001】
本発明は、半導体装置に係り、詳しくは、有機反射防止膜(ARC)を用いる半導体装置に関する。
【背景技術】
【0002】
半導体の製造では、積層膜エッチングのためのパターニング保護層を要する層が多く存在する。そうしたパターンエッチングで用いられる2つの公知技術として、無機反射防止膜(ARC)ハードマスキングと、スピンオン有機底部反射防止膜(BARC)とがある。無機ARCハードマスキングパターニング法は、ハードマスクエッチング時にハードマスクを保護するのに必要なフォトレジストの量によってフォトレジスト厚さの下限が設定されてしまうため、一部の利用分野において問題を引き起こす。この制限のため、良好な解像度を与えるフォトレジストの薄膜を使用できなくなる虞がある。スピンオンBARCは、比較的容易に使用できるが、一般に、化学組成、それによるエッチング特性がフォトレジストとよく似ているため、厚みのあるフォトレジストを必要とする。これらの問題を回避するため、非晶質炭素薄膜の利用が提案されている。そのような膜の利用が半導体の製造に試みられてきたが、1cm当たり3.0を超える比較的高い欠陥密度を有することが確認された。
【発明の開示】
【発明が解決しようとする課題】
【0003】
従って、高い分離能と低い欠陥性とを有する改良された積層マスクが求められている。
【課題を解決するための手段】
【0004】
以下、本発明を例を挙げて説明するが、添付の図面により限定されない。また、図中、同じの符号は同じの要素を示す。
図中の要素は簡潔及び明瞭さのために示されており、実寸に従って図示される必要のないことは、当業者にとって明白である。例えば、図中の幾つかの要素の寸法は、本発明の実施形態をより一層理解できるように、他の要素に対して誇張されていることもある。
【発明を実施するための最良の形態】
【0005】
一態様において、エッチングされる導電性材料上のパターニング積層部には、基底層となるオルトケイ酸塩テトラエチル(TEOS)層のパターニングに使用されるパターニングフォトレジスト層が設けられている。TEOS層は、従来よりも低い温度で成膜されている。低温TEOS層は、導電層上の有機反射防止膜(ARC)を覆うように設けられている。低温TEOS層は、有機ARCとフォトレジストとの接着を提供し、低い欠陥性を有し、ハードマスクとして機能し、有機ARCと共に望ましくない反射を低減させる位相シフト層として機能する。接着に関する問題は、193nmリソグラフィー用に設計されたフォトレジストの導入によって一層困難なものとなっている。以下の説明によって、本発明の好ましい実施形態及び他の解決法の説明がより完全なものになる。
【0006】
図1に示す半導体装置10は、半導体基板12、基板12上の絶縁層14、絶縁層14上の導電性材料16、導電性材料16上の有機ARC層18、有機ARC層18上のTEOS層20、及びパターニングフォトレジスト層22を備えている。この場合、パターニングフォトレジスト層22は、MOSトランジスタのゲート位置を決めるためにパターニングされている。TEOS層20は、好ましくは、摂氏300℃の温度でTEOSを用いて形成される酸化物層である。有効なTEOS層は、733.3Pa(5.5Torr)の雰囲気下で、TEOS、酸素、及びヘリウムを使用し、アプライドマテリアルズ社製のセンチュラ5200D×Z成膜機を使用することにより成膜される。
【0007】
TEOSの流量は840mg/分であり、酸素の流量は840(cm/分(大気圧、標準温度条件下))(sccm)であり、ヘリウムの流量は560(cm/分(大気圧、標準温度条件下))(sccm)である。電力は、高周波に対し510ワットに設定され、低周波に対し110ワットに設定される。本装置及びこれらの設定値は一例であり、異なる値であってもよい。温度は、TEOSの一般的な成膜温度400℃よりも意図的に低く設定されている。その温度は、好ましくは、約350℃よりも低く設定される。また、その温度は、約250℃よりも高く設定される必要がある。他の装置であっても、少し異なる条件で概ね操作されるが、そのような設定値は実験に基づき定められている。本例では、基板12はシリコンであり、絶縁層14は、約1.5nmの厚さを有する酸化ケイ素であり、導電性材料16は、約100nmの厚さを有するポリシリコンであり、有機ARC18は、50nmの厚さを有し、かつ技術的に公知なプラズマ化学気相成長法(PECVD)を用いて成膜される水素化非晶質炭素膜であり、パターニングフォトレジスト22は、250nmの厚さを有している。150nmよりも薄いフォトレジストが好ましい場合がある。それとは別に、150nmの厚さを有するポリシリコンが好ましい場合もある。さらに、ポリシリコンに代えて金属を用いる場合、その厚さは、好ましくは、100nm未満である。
【0008】
図2は、パターニングフォトレジスト22の側面を薄化して、薄化フォトレジスト24を形成した後の半導体装置10を示す。このような側面の薄化は、パターンの幅を縮小することである。これは、利用されるリソグラフィ装置によって露光可能なサイズよりも小さい形状を得るための技術である。この場合、例えば、パターニングフォトレジスト22は、0.1ミクロン(100nm)の露光によって得られる。薄化後、薄化フォトレジストの幅は約50nmとなり、約150nmの厚さにまで小さくなる。この薄化プロセスによるTEOS層20への影響は極めて小さい。
【0009】
図3は、薄化フォトレジスト24をマスクとして用いてTEOS層20をエッチングすることにより、薄化フォトレジスト28の下層にあるTEOS部26を形成した後の半導体装置10を示す。
【0010】
図4は、薄化フォトレジスト28及びTEOS部26を用いて有機ARC層18をエッチングすることにより、ARC部30を形成した後の半導体装置10を示す。ARC部30は、反応性イオンエッチングを用いてエッチングされる。このエッチングは、ARC18の露出部を除去した後に等方性を有するようになる異方性エッチングである。その等方性の影響は、TEOS部26の下層にあるARC18をアンダーカットし、TEOS部26の下層にARC部30を残存させるという結果をもたらす。これは、導電層16から形成される最終段階の層の幅を更に小さくする技術である。これは、技術的に公知である。
【0011】
図5は、ARC部30をマスクとして用いて導電性材料16をエッチングすることにより、ポリシリコンのゲート導電体34と、導電層16をエッチングする際に用いられるエッチング剤に晒されてARC部30よりも小さくされたARC部36とが残存した後の半導体装置10を示す。このゲート導電体34は、例えば金属等、ポリシリコンとは異なる材料であってもよい。考えられる金属として、窒化ケイ素タンタル、窒化チタン、及びタングステン等があるが、これらに限定されない。さらに、金属ゲートは、層を組合せたものであってもよく、それらの層の一つが、1以上の金属層に加えてポリシリコンを含む層であってもよい。
【0012】
図6は、図5で露出されている絶縁層14の部分とARC部36とを除去し、ゲート導電体34の下層にゲート誘電体38を残存させた後の半導体装置10を示す。このARC部36の除去は、フォトレジストを除去する従来の方法を用いて実施される。図5には、フォトレジストが示されていないが、フォトレジストの一部残留物及びエッチング反応物が残存することもあり、それらは、通常、アッシングによって除去される。そのアッシングは、有機ARC18に使用される材料と反応させて除去するのに有効である。また、ピラニア洗浄やSC1洗浄等のウェットクリーニングが従来より行われており、アッシングとの併用によって、全てのARC18材料が確実に除去される。従って、ARC部36を除去する工程を追加する必要はない。
【0013】
図7の半導体装置10は、側壁40の形成とソース42及びドレイン44の埋込とを行った完成形のトランジスタとして示されており、ゲート誘電体上にゲート導電体を形成した後、従来の方法を用いて作製される。従って、このような低温TEOSの使用によって、ゲート形成後のトランジスタ作製時に特殊な工程や追加の工程をもたらすことはない。
【0014】
除去される領域内でフォトレジストを現像させなくするフォトレジストの被毒を実質的に無くすため、このような低温TEOSの使用は有利なものとなる。通常、被毒は、フォトレジスト中の酸を中和するフォトレジスト中の窒素に由来する。そのTEOSは窒素を含まないため、フォトレジストを被毒するための窒素が存在しない。低温TEOSの別の利点として、フォトレジストとの良好な接着性が挙げられる。このことは、特に193nmリソグラフィー用に設計されるフォトレジストの場合、フォトレジストがTEOSから層間剥離する傾向のある従来の400℃TEOSと対照的である。さらに、下層にある有機ARC層との良好な接着も保有している。別の利点として、TEOSの光学的特性(193nmでのn及びk)が有機ARCと共に有効な反射防止特性を提供することが挙げられる。別の利点として、フォトレジストの除去及び再塗布を要するような不適切なフォトレジストのパターニングの場合、フォトリソグラフィーの再作業を容易に行える点が挙げられる。そのような場合、TEOSを除去する必要はない。フォトレジストを除去する際にエッチングされるフォトレジストの直下にある膜についても、除去及び再形成する必要はある。そのような状況下では、TEOS層を除去及び再形成する必要はない。さらに、それは再作業工程において有機ARCを保護する。
【0015】
上述したTEOS法に代えて、有機シランに酸化剤を加えたものを使用し、TEOS層20の代わりに、ARC18とフォトレジスト22との間に層を形成する方法がある。この場合、窒素を含まない有機シラン及び酸化剤を用いる必要がある。少なくともTEOS用化学薬品が比較的安価で、かつ入手し易いという理由から、TEOSが好ましい。TEOSは、非常に安定な膜でもある。その安定性に見合うような膜を得ることは困難である。このため、代表的な有機シランとしてトリメチルシランが挙げられる。代表的な酸化剤として純粋な酸素又は二酸化炭素が挙げられる。
【0016】
TEOS法に代わる別の方法として、シリコンリッチ酸窒化物(SRON)及びシリコンリッチ酸化物(SRO)のいずれか一方に窒化ケイ素を組み合わせて使用する方法がある。一つの例では、その組合せが、TEOS層20に代わる複合層となる。有機ARC16上に窒化ケイ素層が設けられ、フォトレジスト層と窒化ケイ素層との間にSRON層又はSRO層が設けられる。これは、必要な接着性及び低い欠陥性の両方を提供するのに効果的である。別の例では、前記組合わせが有機ARCにより分離されている。窒化ケイ素層は、導電層16とARC層18との間に設けられる。SRON又はSRO層は、ARC層18とフォトレジストとの間に設けられる。これは、十分な接着性及び欠陥性を提供するのに効果的である。窒化ケイ素と組み合わせてSROやSRONを用いるこれら2つの代替法は、いずれもTEOS法よりも複雑であり、好ましい製造プロセスに統合することは一層困難である。
【0017】
以上の明細書において、本発明は、特定の実施形態を参照して説明されてきた。しかしながら、当業者であれば、以下の特許請求の範囲に記載される本発明の技術的範囲から逸脱することなく、様々な修正及び変更が行えることは明らかである。例えば、有機ARCは非晶質である必要はない。従って、明細書及び図面は、厳密な意味ではなく一例として見なすべきであり、そのような修正は、いずれも本発明の技術的範囲に包まれている。
【0018】
利点、他の長所、及び課題を解決する方法について、特定の実施形態を参照しながら説明した。しかしながら、その利点、長所、課題を解決する方法、ならびにあらゆる利点、長所、又は解決法をもたらしたり、より強調することのできる要素は、いずれかの或いは全ての特許請求の範囲に必須な、又は必要な、又は本質的な特徴や要素であると解釈すべきではない。本明細書で使用される場合、「含む」、「包含」またはそれらの他の変形した表現は、列挙される構成要素を含む工程、方法、物品、又は装置が、それらの構成要素を含むだけでなく、明瞭に列記されていないか、そのような工程、方法、物品、又は装置が本来備える他の構成要素を包含し得るように、包括的な包含を網羅するものである。
【図面の簡単な説明】
【0019】
【図1】本発明の一実施形態に係る半導体装置の断面図。
【図2】次の製造段階における図1の半導体装置の断面図。
【図3】次の製造段階における図2の半導体装置の断面図。
【図4】次の製造段階における図3の半導体装置の断面図。
【図5】次の製造段階における図4の半導体装置の断面図。
【図6】次の製造段階における図5の半導体装置の断面図。
【図7】次の製造段階における図6の半導体装置の断面図。

【特許請求の範囲】
【請求項1】
半導体装置を製造する方法であって、
半導体基板を提供するステップと、
前記半導体基板上に絶縁層を形成するステップと、
前記絶縁層上に導電層を形成するステップと、
前記導電層上に有機反射防止膜(ARC)層を形成するステップと、
前記有機反射防止膜層上にオルトケイ酸テトラエチル(TEOS)層を成膜するステップと、
前記TEOS層上にフォトレジスト層を成膜するステップと、
前記フォトレジスト層をパターニングして、パターニングフォトレジスト構造体を形成するステップと、
を備える方法。
【請求項2】
請求項1記載の方法において、
前記有機ARC層は非晶質炭素を含む方法。
【請求項3】
請求項1記載の方法において、
前記有機ARC層を約30〜70nmの厚さに成膜する方法。
【請求項4】
請求項1記載の方法において、
前記TEOS層を約250〜350℃の温度で前記有機ARC層上に形成する方法。
【請求項5】
請求項1記載の方法において、
前記TEOS層を約350℃以下の温度で前記有機ARC層上に形成する方法。
【請求項6】
請求項1記載の方法において、
前記TEOS層の厚さは約20〜30nmである方法。
【請求項7】
請求項1記載の方法において、
前記パターニングフォトレジスト構造体の側面をトリミングして、前記パターニングフォトレジスト構造体の幅を小さくするステップをさらに備える方法。
【請求項8】
請求項7記載の方法において、
前記TEOS層の少なくとも一部を前記パターニングフォトレジスト構造体の周囲から除去するステップをさらに備える方法。
【請求項9】
請求項8記載の方法において、
前記有機ARC層の少なくとも一部を前記パターニングフォトレジスト構造体の周囲から除去することにより、パターニング積層部を形成するステップをさらに備える方法。
【請求項10】
請求項9記載の方法において、
前記導電層を前記パターニング積層部の周囲から除去することにより、前記パターニング積層部の下層にゲート電極を形成するステップをさらに備える方法。
【請求項11】
請求項10記載の方法において、
前記パターニング積層部を除去するステップをさらに備える方法。
【請求項12】
請求項1記載の方法において、
前記パターニングを248nm以下の波長の光を用いて行う方法。
【請求項13】
請求項1記載の方法において、
前記導電層はポリシリコンを含む方法。
【請求項14】
請求項13記載の方法において、
前記ゲート電極上に側壁スペーサーを形成するステップと、
ソース/ドレイン領域を前記基板中に拡散させるステップとをさらに備える方法。
【請求項15】
半導体基板と、
前記半導体基板上に形成された絶縁層と、
前記絶縁層上に形成された導電層と、
前記導電層上に形成された有機反射防止膜(ARC)層と、
前記有機(ARC)層上に形成されたオルトケイ酸テトラエチル(TEOS)層と、
前記TEOS層上に形成されたパターニングフォトレジスト層と、
を備える半導体装置。
【請求項16】
請求項15記載の半導体装置において、
前記有機(ARC)層は非晶質炭素を含む半導体装置。
【請求項17】
請求項15記載の半導体装置において、
前記有機(ARC)層は約30〜70nmの厚さに成膜されている半導体装置。
【請求項18】
請求項15記載の半導体装置において、
前記TEOS層は約250〜350℃の温度で前記有機(ARC)層上に形成されている半導体装置。
【請求項19】
請求項15記載の半導体装置において、
前記TEOS層は約350℃以下の温度で前記有機(ARC)層上に形成されている半導体装置。
【請求項20】
請求項15記載の半導体装置において、
前記TEOS層の厚さは約20〜30nmである半導体装置。
【請求項21】
請求項15記載の半導体装置において、
前記パターニングフォトレジスト層は、金属酸化物半導体トランジスタのゲート電極を形成するためのものである半導体装置。
【請求項22】
請求項15記載の半導体装置において、
前記導電層はポリシリコンを含む半導体装置。
【請求項23】
半導体装置を製造する方法であって、
半導体基板を提供するステップと、
前記半導体基板上に絶縁層を形成するステップと、
前記絶縁層上に導電層を形成するステップと、
前記導電層上に有機反射防止膜(ARC)層を形成するステップと、
前記有機ARC層上に有機シラン系前駆体を用いて酸化ケイ素キャップ層を成膜するステップと、
前記フォトレジスト層をパターニングして、パターニングフォトレジスト構造体を形成するステップと、
を備える方法。
【請求項24】
半導体装置を製造する方法であって、
半導体基板を提供するステップと、
前記半導体基板上に絶縁層を形成するステップと、
前記絶縁層上に導電層を形成するステップと、
前記導電層上に化学量論量の窒化ケイ素層を形成するステップと、
前記化学量論量の窒化ケイ素層上に有機反射防止膜(ARC)層を形成するステップと、
前記有機ARC層上にシリコンリッチ酸化物層を形成するステップと、
前記シリコンリッチ酸化物層上にフォトレジスト層を成膜するステップと、
前記フォトレジスト層をパターニングして、パターニングフォトレジスト構造体を形成するステップと、
を備える方法。
【請求項25】
請求項24記載の方法において、
前記シリコンリッチ酸化物層は少なくとも微量の窒素を含む方法。
【請求項26】
半導体装置を製造する方法であって、
半導体基板を提供するステップと、
前記半導体基板上に絶縁層を形成するステップと、
前記絶縁層上に導電層を形成するステップと、
前記導電層上に有機反射防止膜(ARC)層を形成するステップと、
前記導電層上に化学量論量の窒化ケイ素層を形成するステップと、
前記化学量論量の窒化ケイ素層上にシリコンリッチ酸化物層を形成するステップと、
前記化学量論量の窒化ケイ素層上にフォトレジスト層を成膜するステップと、
前記フォトレジスト層をパターニングして、パターニングフォトレジスト構造体を形成するステップと、
を備える方法。
【請求項27】
請求項26記載の方法において、
前記シリコンリッチ酸化物層は少なくとも微量の窒素を含む方法。

【図1】
image rotate

【図2】
image rotate

【図3】
image rotate

【図4】
image rotate

【図5】
image rotate

【図6】
image rotate

【図7】
image rotate


【公表番号】特表2007−500443(P2007−500443A)
【公表日】平成19年1月11日(2007.1.11)
【国際特許分類】
【出願番号】特願2006−521869(P2006−521869)
【出願日】平成16年7月13日(2004.7.13)
【国際出願番号】PCT/US2004/022434
【国際公開番号】WO2005/013320
【国際公開日】平成17年2月10日(2005.2.10)
【出願人】(504199127)フリースケール セミコンダクター インコーポレイテッド (806)
【Fターム(参考)】