有機EL表示装置および有機EL表示装置の製造方法
【課題】アノード電極が、反射用の電極層の上層及び下層に透明導電層を有している場合において、上層の透明導電層の膜厚を変化させる加工に適した有機EL表示装置を提供する。
【解決手段】複数の薄膜トランジスタにそれぞれ電気的に接続される複数のアノード電極を有する有機EL表示装置であって、複数のアノード電極は、下側透明導電層DTrと、下側透明導電層DTr上に形成される主電極層MLと、主電極層ML上に形成される上側透明導電層UTrを含み、複数のアノード電極の下側透明導電層DTrの側壁は、主電極層MLの側壁から露出され、複数のアノード電極のうちの少なくとも一部のアノード電極An1における上側透明導電層UTrは、第1の厚みを有する第1膜厚部P1と、第1の厚みより厚い第2の厚みを有する第2膜厚部P2と、を有し、第2膜厚部P2は、第1膜厚部P1を取り囲むように形成される、ことを特徴とする有機EL表示装置。
【解決手段】複数の薄膜トランジスタにそれぞれ電気的に接続される複数のアノード電極を有する有機EL表示装置であって、複数のアノード電極は、下側透明導電層DTrと、下側透明導電層DTr上に形成される主電極層MLと、主電極層ML上に形成される上側透明導電層UTrを含み、複数のアノード電極の下側透明導電層DTrの側壁は、主電極層MLの側壁から露出され、複数のアノード電極のうちの少なくとも一部のアノード電極An1における上側透明導電層UTrは、第1の厚みを有する第1膜厚部P1と、第1の厚みより厚い第2の厚みを有する第2膜厚部P2と、を有し、第2膜厚部P2は、第1膜厚部P1を取り囲むように形成される、ことを特徴とする有機EL表示装置。
【発明の詳細な説明】
【技術分野】
【0001】
本発明は、有機EL表示装置、および、その製造方法に関する。
【背景技術】
【0002】
有機EL表示装置(Organic Electro-Luminescence display)は、アノード電極およびカソード電極の間に発光層を有しており、アノード電極は、画素ごとに形成されてスイッチング素子(薄膜トランジスタ)と接続される。そして、走査信号線および映像信号線からの信号がアノード電極に供給されることにより、各画素の発光が制御されて、有機EL表示装置は画像を表示する。
【0003】
ここで、このアノード電極は、反射用の電極層だけでなく、透明導電層を含んで複数層により構成される場合がある。そして、画素ごとに発光特性を変化させるため、反射用の電極層よりもカソード電極側(上側)に積層された透明導電層の膜厚を変えてアノード電極を形成することや、一画素中で2種類の発光特性を持たせるために、当該膜厚を一画素中で変化させて形成することもある。
【0004】
なお、特許文献1においては、透明電極の厚みを変更することにより、1つの画素中において反射膜と半透過膜との層間距離が異なる部分を設けたエレクトロルミネッセンスパネルが記載されている。
【先行技術文献】
【特許文献】
【0005】
【特許文献1】特開2006−32327号公報
【発明の概要】
【発明が解決しようとする課題】
【0006】
ここで、透明導電層の膜厚を変化させる加工としては、例えば、結晶化した透明導電層と、非晶質の透明導電層とのエッチング耐性の相違を利用することが考えられる。具体的には、結晶化した透明導電層上に非晶質の透明導電層を成膜し、前者をエッチングストッパとして用いて後者のみを加工することにより、膜厚の異なる透明導電層を局所的に形成することができると考えられる。
【0007】
しかしながら、結晶化した透明導電層上に非晶質の透明導電層を成膜すると、非晶質の透明導電層の成膜時に結晶化が生じる場合がある。このような場合には、上述のような結晶化した透明導電層をエッチングストッパとして利用するのが困難となる。
【0008】
図8A〜図8Dは、結晶化した透明導電層上に成膜した非晶質の透明導電層の様子を説明するための図である。図8Aでは、結晶化した状態の透明導電層TrCが、各画素に配置される主電極層ML上に形成された様子が示されており、非晶質の透明導電層TrAが基板GA全体にスパッタリングにより成膜されると(図8B)、透明導電層TrC上で、成膜と同時に結晶の成長が生じる(図8C)。このため、レジストRESのない部分の透明導電層TrAをエッチングで除去しようとしても、本来は非晶質であるはずの透明導電層TrAが結晶化しているため、意図していた透明導電層の厚みを変化させる加工が困難になる(図8D)。
【0009】
また、アノード電極の積層構造としては、透明導電層が、反射用の電極層の上層だけでなく下層にも存在する場合がある。このような場合に、下層の透明導電層の側壁が露出した状態で上層の透明導電層をエッチングすると、下層の透明導電層もエッチングが及ぶこととなる。
【0010】
本発明は、アノード電極が、反射用の電極層の上層及び下層に透明導電層を有している場合において、上層の透明導電層の膜厚を変化させる加工に適した有機EL表示装置、および、その有機EL表示装置の製造方法を提供することを目的とする。
【課題を解決するための手段】
【0011】
本発明にかかる有機EL表示装置は、上記課題に鑑みて、複数の薄膜トランジスタにそれぞれ電気的に接続される複数のアノード電極を有する有機EL表示装置であって、前記複数のアノード電極は、下側透明導電層と、前記下側透明導電層上に形成される主電極層と、前記主電極層上に形成される上側透明導電層とを含み、前記複数のアノード電極の前記下側透明導電層の側壁は、前記主電極層の側壁から露出して形成され、前記複数のアノード電極のうちの少なくとも一部のアノード電極における前記上側透明導電層は、第1の厚みを有して形成される第1膜厚部と、前記第1の厚みよりも厚い第2の厚みを有する第2膜厚部と、を有し、前記第2膜厚部は、前記第1膜厚部を取り囲むように形成される、ことを特徴とする。
【0012】
また、本発明にかかる有機EL表示装置の一態様では、前記上側透明導電層には、前記第2膜厚部と前記第1膜厚部の間となる位置に、筋が形成される、ことを特徴としてもよい。
【0013】
また、本発明にかかる有機EL表示装置の一態様では、前記有機EL表示装置は、前記複数のアノード電極のそれぞれの間を隔てるバンク層を含み、前記第1膜厚部と前記第2膜厚部を有する前記アノード電極の少なくとも一部において、前記第2膜厚部は、前記第1膜厚部側の側壁が前記バンク層に覆われる部分を有する、ことを特徴としてもよい。
【0014】
また、本発明にかかる有機EL表示装置の一態様では、前記複数のアノード電極のうちの一部のアノード電極における、前記上側透明導電層は、前記第1膜厚部と、前記第2膜厚部とを有し、前記複数のアノード電極のうちの残りの一部のアノード電極における、前記上側透明導電層は、前記第2の厚みを有して、ほぼ平坦に形成される、ことを特徴としてもよい。
【0015】
また、本発明にかかる有機EL表示装置の一態様では、前記複数のアノード電極の前記上側透明導電層と前記主電極層と前記下側透明導電層の側壁は、連なるように形成される、ことを特徴としてもよい。
【0016】
また、本発明にかかる有機EL表示装置の製造方法は、上記課題に鑑みて、複数の薄膜トランジスタが形成された基板上に、前記薄膜トランジスタに電気的にそれぞれ接続される複数のアノード電極を有する有機EL表示装置の製造方法であって、第1の透明導電層を成膜する工程と、前記第1の透明導電層上に主電極層を成膜する工程と、前記主電極層上に第2の透明導電層を成膜する工程と、前記第1の透明導電層と、前記主電極層と、前記第2の透明導電層とをエッチングすることにより複数の積層構造に分断をするエッチング工程と、前記複数のアノード電極のうちの少なくとも一部のアノード電極の、平面的にみて外延となるべき部分を残して、平面的にみて内側となるべき部分の前記第2の透明導電層を前記主電極層が露出するまでエッチングする工程と、前記内側となるべき部分で前記主電極層が露出した状態で、前記複数の積層構造に第3の透明導電層を成膜する工程と、前記第3の透明導電層をエッチングすることにより、前記複数の積層構造間に成膜された前記第3の透明導電層を分断するエッチング工程と、を含むことを特徴とする。
【0017】
また、本発明にかかる有機EL表示装置の製造方法の一態様では、前記第2の透明導電層を成膜する工程の後、前記第3の透明導電層を前記基板に成膜する工程の前に、前記第1の透明導電層および前記第2の透明導電層を結晶化する工程を有する、ことを特徴としてもよい。
【発明の効果】
【0018】
本発明によれば、アノード電極が反射用の電極層の上層及び下層に透明導電層を有している場合において、上層の透明導電層の膜厚を変化させる加工に適した有機EL表示装置、および、有機EL表示装置の製造方法を提供することができる。
【図面の簡単な説明】
【0019】
【図1】第1の実施形態の有機EL表示装置の全体を示す概略図である。
【図2】第1の実施形態の有機EL表示装置の断面を模式的に示す図である。
【図3A】第1の実施形態においてアノード電極を製造する様子を示す図である。
【図3B】第1の実施形態においてアノード電極を製造する様子を示す図である。
【図3C】第1の実施形態においてアノード電極を製造する様子を示す図である。
【図3D】第1の実施形態においてアノード電極を製造する様子を示す図である。
【図3E】第1の実施形態においてアノード電極を製造する様子を示す図である。
【図3F】第1の実施形態においてアノード電極を製造する様子を示す図である。
【図3G】第1の実施形態においてアノード電極を製造する様子を示す図である。
【図3H】第1の実施形態においてアノード電極を製造する様子を示す図である。
【図4】第1の実施形態におけるアノード電極を製造するフローを示す図である。
【図5】第2の実施形態の有機EL表示装置の断面を模式的に示す図である。
【図6A】第2の実施形態においてアノード電極を製造する様子を示す図である。
【図6B】第2の実施形態においてアノード電極を製造する様子を示す図である。
【図6C】第2の実施形態においてアノード電極を製造する様子を示す図である。
【図7】第3の実施形態の有機EL表示装置の断面を模式的に示す図である。
【図8A】結晶化した透明導電層上に、非晶質の透明導電層を成膜した様子を説明するための図である。
【図8B】結晶化した透明導電層上に、非晶質の透明導電層を成膜した様子を説明するための図である。
【図8C】結晶化した透明導電層上に、非晶質の透明導電層を成膜した様子を説明するための図である。
【図8D】結晶化した透明導電層上に、非晶質の透明導電層を成膜した様子を説明するための図である。
【発明を実施するための形態】
【0020】
以下、本発明の各実施形態に係る有機EL表示装置と、その製造方法について、図面を参照しながら説明する。
【0021】
[第1の実施形態]
図1は、本発明の第1の実施形態にかかる有機EL表示装置1の全体を概略的に示す図である。本実施形態の有機EL表示装置1は、ガラス基板GA上に複数の薄膜トランジスタがマトリクス状に配列されて構成されるTFT基板SUBと、TFT基板SUBに貼り合わされる封止基板PUを含んで構成される。また、有機EL表示装置1の表示領域DRには、表示制御の対象となる複数の画素が配列され、表示領域DRは、封止基板PU側に映像を表示する。
【0022】
また、TFT基板SUBには、多数の走査信号線GLが互いに等間隔を置いて敷設されるとともに、多数の映像信号線DLが、互いに等間隔をおいて走査信号線が敷設される方向とは垂直となる方向に敷設される。これら走査信号線と映像信号線とによって区画される各画素領域には、MIS(Metal-Insulator-Semiconductor)構造のスイッチングに用いる薄膜トランジスタと、アノード電極(陽極)と、発光層と、カソード電極(陰極)が配置される。また、アノード電極には、薄膜トランジスタを介して映像信号線DLからの信号が供給されて、アノード電極およびカソード電極間に生じた電位差により発光層の発光が制御される。
【0023】
図2は、第1の実施形態にかかる有機EL表示装置1の断面を模式的に示す図である。同図で示されるように、TFT基板SUBの保護層PAS上には、アノード電極An1,An2、バンク層BU、発光層を含む有機層OL、カソード電極CAが形成されて、TFT基板SUBに対向して封止基板PU(図2において不図示)が配置される。また、TFT基板SUBと封止基板PUの間には樹脂(図2において不図示)が充填される。さらに、本実施形態における有機層OLは、例えば、ホール注入層、ホール輸送層、電子輸送層、電子注入層といった発光層以外の層を含んで構成される。
【0024】
まず、本実施形態のアノード電極An1,An2は、下側透明導電層DTrと、主電極層MLと、上側透明導電層UTrをそれぞれ有しており、それぞれの側壁は連なるように形成される。また、図中右側のアノード電極An1における上側透明導電層UTrは、第1膜厚部P1と、第2膜厚部P2をさらに有している。そして下側透明導電層DTrは薄膜トランジスタ(不図示)と電気的に接続され、走査信号線GLに信号が入力されるタイミングにあわせて、アノード電極An1,An2に映像信号線DLからの信号が供給される。
【0025】
本実施形態の下側透明導電層DTrおよび上側透明導電層UTrは、酸化インジウム錫(ITO:Indium Tin Oxide)である。また、主電極層MLは、純銀の単層によって構成されて、発光層で発せられた光をカソード電極側(上側)に反射する。この主電極層MLは、銀以外の材料を含んでも良いし、透明導電層のエッチングストッパとなる他の材料によって形成されても良い。また、反射層を含む複数層によって主電極層MLが構成されても良く、この場合には、上側透明導電層UTrの下地にエッチングストッパとなる層が積層されていればよい。
【0026】
カソード電極CAは、ハーフミラーとしての機能を有しており、例えば、純銀の薄膜によって形成されて表示領域DR内の各画素に共通の一層となる。発光層で発光した光は、カソード電極CAを透過する(あるいは、主電極層MLやカソード電極CA間での反射を繰り返してカソード電極CAを透過する)ことにより、封止基板PU側に光が取り出される。
【0027】
バンク層BUは、TFT基板SUB上に形成される複数のアノード電極の、それぞれの間を隔てるように形成される絶縁層である。本実施形態のバンク層BUは、各画素領域に対応して枠状に形成される画素分離膜であり、バンク層BUにより隔てられた各アノード電極An1,An2には、個別に薄膜トランジスタが接続されて独立に発光が制御される。また、本実施形態のバンク層BUは、第2膜厚部P2の内側の側壁(すなわち第1膜厚部P1側の側壁)を覆うように形成される。換言すると、第2膜厚部P2の一部は、ライン状に形成され、当該ライン状に形成される部分がバンク層BUに埋没することとなる。また、第2膜厚部P2がアノード電極An1の平面視外延の部分に枠状に形成されて、第2膜厚部P2の全ての部分がバンク層BUに埋没していても良い。
【0028】
そして特に、本実施形態におけるアノード電極An1の上側透明導電層UTrでは、第1の厚みを有する第1膜厚部P1が、第2の膜厚を有する第2膜厚部P2に囲まれるように形成され、第2の膜厚は、第1の膜厚よりも厚くなる。また、図中左側のアノード電極An2の上側透明導電層UTrは、第2の膜厚を有して平坦に形成されている。このため、図2で示されるように、アノード電極An1とカソード電極CA間の距離と、アノード電極An2とカソード電極CA間の距離が異なっており、両画素の発光特性が相違するようになっている。そしてさらに、後述するように、第2膜厚部P2と第1膜厚部P1は、結晶化されるタイミングが異なるため、これらの間に筋が形成される。
【0029】
以下においては、本実施形態の有機EL表示装置のアノード電極An1,An2を形成する工程について説明する。
【0030】
図3A〜図3Hは、本実施形態のアノード電極An1,An2を製造する様子を示す図であり、図4は、アノード電極An1,An2の製造工程を説明する図である。まず、図3Aにおいて示すように、TFT基板SUB上に形成された保護層PAS上に、スパッタリングにより、第1の透明導電層Tr1と、主電極層MLと、第2の透明導電層Tr2を順次成膜する(S401)。本実施形態では、第1の透明導電層Tr1および第2の透明導電層Tr2は、非晶質のITOであり、主電極層MLは、純銀である。これらの成膜は、同一のスパッタリング装置内で連続的に行われる。
【0031】
次に、図3Bで示すように、S401で成膜された第1の透明導電層Tr1と主電極層MLと第2の透明導電層Tr2を、将来的にアノード電極の主要な部分を構成することとなる複数の積層構造に分断するパターニング工程を行う(S402)。S402においては、フォトリソグラフィ工程(具体的には、レジストの塗布、露光、レジストの現像工程など)を経て、さらにウェットエッチングをすることにより、各積層構造が分断される。このウェットエッチングをする工程では、第1の透明導電層Tr1と主電極層MLと第2の透明導電層Tr2が一括してエッチングされるため、非晶質のITOと、銀とを同時にエッチングすることができるエッチング液を用いる。このため、第1の透明導電層Tr1と主電極層MLと第2の透明導電層Tr2は、同一のフォトマスクによりパターニングされて形成され、これらの側壁はエッチングによって一体的に形成されていると言える。そして、第1の透明導電層Tr1(下側透明導電層DTr)の側壁は、主電極層MLの側壁から露出して形成され、積層構造を構成する3つの層の側壁は、連なるように形成される。なお、S402においては、アノード電極の面積を広く確保するためにも、各積層構造を分断するために排除される領域をなるべく狭くするのが望ましい。
【0032】
そして、次のS403では、アノード電極An1になるべき積層構造の第2の透明導電層Tr2をパターニングする工程を行う。特に、このS403の工程では、第2の透明導電層Tr2のエッチング期間中に第1の透明導電層Tr1がサイドエッチングされるのを防止するため、図3Cに示されるように、各積層構造の側壁を覆うようにレジストRESを形成する。別の観点では、アノード電極An1の将来的に平面視外延となるべき部分を残し、平面的にみて内側となるべき部分の第2の透明導電層Tr2をエッチングするために、図3Cで示されるようにレジストを形成する。
【0033】
このS403の工程では、図3CのようにレジストRESを形成した後に、図3Dで示すように、主電極層MLに至るまで第2の透明導電層Tr2をエッチングする。すなわち、主電極層MLは、第2の透明導電層Tr2のエッチングストッパ層としても機能し、異なる膜厚の透明導電層を有するアノード電極の形成に必要な精度を確保すること出来る。
【0034】
なお、本実施形態では、第2の透明導電層Tr2が第1の透明導電層Tr1よりも厚く成膜され、第2の透明導電層Tr2をエッチングするために比較的長い期間が必要となる。このため、第1の透明導電層Tr1のサイドエッチング量が大きくなって積層構造が壊れやすくなることから、図3Cに示すようにして、第2の透明導電層の外周を覆うようにレジストRESを形成し、サイドエッチングの発生を防ぐようにしている。
【0035】
その後、第1の透明導電層Tr1および第2の透明導電層Tr2を結晶化するためのベーク工程を行う(S404)。これにより、図3Eで示されるように、アモルファスの状態であった第1の透明導電層Tr1および第2の透明導電層Tr2が結晶化される。
【0036】
そして、S405では、第3の透明導電層Tr3を成膜する工程を行う。このS405の工程では、非晶質のITOが、基板全面にスパッタリングされることにより成膜される。このとき、第3の透明導電層Tr3の下地に結晶化された透明導電層が存在すると、当該下地から第3の透明導電層Tr3の積層方向に結晶が成長する。したがって、図3Fのように、アノード電極An1になるべき積層構造には、非晶質の第1膜厚部P1と、結晶化された第2膜厚部P2が形成され、アノード電極An2になるべき積層構造には、第2膜厚部P2と同じ厚みで、結晶化された上側透明導電層UTrが形成される。
【0037】
そして、図3Fの状態では、第3の透明導電層Tr3により各積層構造が導通するため、各積層構造の間に成膜された第3の透明導電層Tr3を分断するためのパターニング工程を行う(S406)。このS406の工程においては、まず図3Gで示されるようにレジストRESを形成し、レジストRESから露出した第3の透明導電層Tr3をエッチングにより排除する(図3H)。
【0038】
このS406のエッチング工程においては、結晶化されたITOがエッチングで排除されないため、第2膜厚部P2等のサイドエッチングが防止される。このため、第1膜厚部P1の浸食が防止されて面積を広く確保しやすくなり、アノード電極An1,An2の形成が容易になる。また、S406におけるレジストRESは、第2膜厚部P2の外延よりも内側にレジストRESが形成されるようにして良く、これによりレジストRESの形成に要求される精度も緩和される。
【0039】
そして最後に、第1膜厚部P1を結晶化するためのベーク工程を行う(S407)。このように、第1膜厚部P1と第2膜厚部P2が結晶化されるタイミングが異なることから(S404、S407参照)、第1膜厚部P1と第2膜厚部P2の間には、筋が、ほぼ深さ方向に伸びるように形成される。
【0040】
以上の工程(S401〜S407)により、本実施形態における有機EL表示装置のアノード電極An1,An2が形成される。上述したように、下側透明導電層DTrおよび主電極層MLは、連続的に成膜された上側透明導電層UTrの一部と主電極層MLと下側透明導電層DTrとを一括的に分断するエッチングの工程によって形成され、下側透明導電層DTrの側壁が主電極層MLの側壁から露出する。そして、各積層構造における第1の透明導電層Tr1(下側透明導電層DTr)のサイドエッチングを防止するための第2の透明導電層Tr2のパターニング工程であるS403に起因して、第2膜厚部P2が、第1膜厚部P1を囲むように形成されることとなる。
【0041】
なお、本実施形態の有機EL表示装置1は、トップエミッション型としているが、主電極層MLをハーフミラーとし、カソード電極CAを反射層として、有機層OLに含まれる発光層が発した光をTFT基板SUB側で取り出すボトムエミッション型にしてもよい。
【0042】
なお、S404の結晶化ベーク工程は、第2の透明導電層Tr2を成膜した後から第3の透明導電層を成膜する前であれば、いずれのタイミングで行っても良い。また、S407の結晶化ベーク工程は、バンク層BU等を形成した後に行っても良い。
【0043】
[第2の実施形態]
次に、本発明に係る第2の実施形態の有機EL表示装置1について説明をする。上述の第1の実施形態では、S404とS407の2回の結晶化ベーク工程を有しているが、第2の実施形態では、S404を行わない点で第1の実施形態とは異なる。かかる点以外では、第2の実施形態は第1の実施形態とほぼ同様になっている。
【0044】
図5は、本実施形態に係る有機EL表示装置1の断面を模式的に示す図である。本実施形態に係る有機EL表示装置では、アノード電極An1の第1膜厚部P1と第2膜厚部P2とが同時に結晶化されるため、第1の実施形態のように、両者の間に筋が形成されない。
【0045】
また、図6A〜図6Cは、第2の実施形態においてアノード電極が製造される様子を示す図である。既に述べたように、本実施形態におけるアノード電極の製造工程は、S404を行わない点を除き第1の実施形態と共通している。このため、図3Aから図3Dまでは第1の実施形態と同様にアノード電極が製造され、図6A〜図6Cは、図3Dより後の様子を順番に示している。
【0046】
まず図6Aで示すように、図3Dの後には、非晶質の第3の透明導電層Tr3が成膜される。次に、図6Bで示すように、レジストRESが形成されて、さらに、各積層構造間の第3の透明導電層Tr3が取り除かれる(図6C)。第2の実施形態においては、第3の透明導電層Tr3の成膜時に、第1の透明導電層Tr1および第2の透明導電層Tr2は非晶質の状態であるため、第1の実施形態のように、第1膜厚部P1と第2膜厚部P2の間の筋が形成されない。
【0047】
なお、本実施形態では、第3の透明導電層Tr3のエッチングをする際(図6B参照)に、主電極層MLの上側の透明導電層にサイドエッチングが生じうるため、製造上は、第1の実施形態のほうが好適となる。
【0048】
[第3の実施形態]
次に、本発明にかかる有機EL表示装置1の第3の実施形態について説明をする。第3の実施形態は、図7で示されるように、1画素中に2種類の発光特性を持たせるために、バンク層BUからアノード電極An1が露出した領域において上側透明導電層UTrの膜厚が変化して形成される。第3の実施形態は、この点において第1の実施形態とは異なるが、他の点では第1の実施形態とほぼ同様になっている。
【0049】
本実施形態のアノード電極An1では、図7で示されるように、バンク層BUから露出した領域において段差が形成される。そして第1膜厚部P1は、第1の実施形態の場合と同様に、第2膜厚部P2の平面的に内側となる位置に配置され、第1膜厚部P1は、第2膜厚部に囲まれるようにして形成される。また同図で示されるように、第2膜厚部P2の一部では、第1膜厚部P1側の側壁がバンク層BUに覆われることとなる。
【0050】
なお、本実施形態では、第1の実施形態と同様にアノード電極An2の上側透明導電層UTrが、第2の膜厚を有して平坦に形成されてもよいし、全てのアノード電極が図7のように形成されても良い。また、第1の実施形態におけるアノード電極An1と、第3の実施形態におけるアノード電極An1とが混在するように形成されても良い。
【0051】
本発明は、上述した実施形態に限定されるものではなく種々の変形が可能である。例えば、実施形態で説明した構成は、実質的に同一の構成、同一の作用効果を奏する構成、又は同一の目的を達成することができる構成でおきかえることが出来る。
【0052】
[参考例]
なお、以下においては、参考例に係る有機EL表示装置1について説明をする。本参考例では、下側透明導電層DTrが形成されない点以外は、上記の第1の実施形態と同様である。このため、アノード電極An1では、主電極層ML上に、第1膜厚部P1と第2膜厚部P2を有する上側透明導電層UTrが形成される。したがって、S406における非晶質の第3の透明導電層Tr3をエッチングする工程では、結晶化された第2膜厚部P2がサイドエッチングされないこととなるため、アノード電極の製造が容易になる。
【符号の説明】
【0053】
1 有機EL表示装置、GA ガラス基板、DL 映像信号線、GL 走査信号線、SUB TFT基板、DR 表示領域、PU 封止基板、OL 有機層、DTr 下側透明導電層、UTr 上側透明導電層、ML 主電極層、BU バンク層、An1,An2 アノード電極、CA カソード電極、P1 第1膜厚部、P2 第2膜厚部、Tr1 第1の透明導電層、Tr2 第2の透明導電層、Tr3 第3の透明導電層、RES レジスト、PAS 保護層、TrC 結晶化した透明導電層、TrA 非晶質の透明導電層。
【技術分野】
【0001】
本発明は、有機EL表示装置、および、その製造方法に関する。
【背景技術】
【0002】
有機EL表示装置(Organic Electro-Luminescence display)は、アノード電極およびカソード電極の間に発光層を有しており、アノード電極は、画素ごとに形成されてスイッチング素子(薄膜トランジスタ)と接続される。そして、走査信号線および映像信号線からの信号がアノード電極に供給されることにより、各画素の発光が制御されて、有機EL表示装置は画像を表示する。
【0003】
ここで、このアノード電極は、反射用の電極層だけでなく、透明導電層を含んで複数層により構成される場合がある。そして、画素ごとに発光特性を変化させるため、反射用の電極層よりもカソード電極側(上側)に積層された透明導電層の膜厚を変えてアノード電極を形成することや、一画素中で2種類の発光特性を持たせるために、当該膜厚を一画素中で変化させて形成することもある。
【0004】
なお、特許文献1においては、透明電極の厚みを変更することにより、1つの画素中において反射膜と半透過膜との層間距離が異なる部分を設けたエレクトロルミネッセンスパネルが記載されている。
【先行技術文献】
【特許文献】
【0005】
【特許文献1】特開2006−32327号公報
【発明の概要】
【発明が解決しようとする課題】
【0006】
ここで、透明導電層の膜厚を変化させる加工としては、例えば、結晶化した透明導電層と、非晶質の透明導電層とのエッチング耐性の相違を利用することが考えられる。具体的には、結晶化した透明導電層上に非晶質の透明導電層を成膜し、前者をエッチングストッパとして用いて後者のみを加工することにより、膜厚の異なる透明導電層を局所的に形成することができると考えられる。
【0007】
しかしながら、結晶化した透明導電層上に非晶質の透明導電層を成膜すると、非晶質の透明導電層の成膜時に結晶化が生じる場合がある。このような場合には、上述のような結晶化した透明導電層をエッチングストッパとして利用するのが困難となる。
【0008】
図8A〜図8Dは、結晶化した透明導電層上に成膜した非晶質の透明導電層の様子を説明するための図である。図8Aでは、結晶化した状態の透明導電層TrCが、各画素に配置される主電極層ML上に形成された様子が示されており、非晶質の透明導電層TrAが基板GA全体にスパッタリングにより成膜されると(図8B)、透明導電層TrC上で、成膜と同時に結晶の成長が生じる(図8C)。このため、レジストRESのない部分の透明導電層TrAをエッチングで除去しようとしても、本来は非晶質であるはずの透明導電層TrAが結晶化しているため、意図していた透明導電層の厚みを変化させる加工が困難になる(図8D)。
【0009】
また、アノード電極の積層構造としては、透明導電層が、反射用の電極層の上層だけでなく下層にも存在する場合がある。このような場合に、下層の透明導電層の側壁が露出した状態で上層の透明導電層をエッチングすると、下層の透明導電層もエッチングが及ぶこととなる。
【0010】
本発明は、アノード電極が、反射用の電極層の上層及び下層に透明導電層を有している場合において、上層の透明導電層の膜厚を変化させる加工に適した有機EL表示装置、および、その有機EL表示装置の製造方法を提供することを目的とする。
【課題を解決するための手段】
【0011】
本発明にかかる有機EL表示装置は、上記課題に鑑みて、複数の薄膜トランジスタにそれぞれ電気的に接続される複数のアノード電極を有する有機EL表示装置であって、前記複数のアノード電極は、下側透明導電層と、前記下側透明導電層上に形成される主電極層と、前記主電極層上に形成される上側透明導電層とを含み、前記複数のアノード電極の前記下側透明導電層の側壁は、前記主電極層の側壁から露出して形成され、前記複数のアノード電極のうちの少なくとも一部のアノード電極における前記上側透明導電層は、第1の厚みを有して形成される第1膜厚部と、前記第1の厚みよりも厚い第2の厚みを有する第2膜厚部と、を有し、前記第2膜厚部は、前記第1膜厚部を取り囲むように形成される、ことを特徴とする。
【0012】
また、本発明にかかる有機EL表示装置の一態様では、前記上側透明導電層には、前記第2膜厚部と前記第1膜厚部の間となる位置に、筋が形成される、ことを特徴としてもよい。
【0013】
また、本発明にかかる有機EL表示装置の一態様では、前記有機EL表示装置は、前記複数のアノード電極のそれぞれの間を隔てるバンク層を含み、前記第1膜厚部と前記第2膜厚部を有する前記アノード電極の少なくとも一部において、前記第2膜厚部は、前記第1膜厚部側の側壁が前記バンク層に覆われる部分を有する、ことを特徴としてもよい。
【0014】
また、本発明にかかる有機EL表示装置の一態様では、前記複数のアノード電極のうちの一部のアノード電極における、前記上側透明導電層は、前記第1膜厚部と、前記第2膜厚部とを有し、前記複数のアノード電極のうちの残りの一部のアノード電極における、前記上側透明導電層は、前記第2の厚みを有して、ほぼ平坦に形成される、ことを特徴としてもよい。
【0015】
また、本発明にかかる有機EL表示装置の一態様では、前記複数のアノード電極の前記上側透明導電層と前記主電極層と前記下側透明導電層の側壁は、連なるように形成される、ことを特徴としてもよい。
【0016】
また、本発明にかかる有機EL表示装置の製造方法は、上記課題に鑑みて、複数の薄膜トランジスタが形成された基板上に、前記薄膜トランジスタに電気的にそれぞれ接続される複数のアノード電極を有する有機EL表示装置の製造方法であって、第1の透明導電層を成膜する工程と、前記第1の透明導電層上に主電極層を成膜する工程と、前記主電極層上に第2の透明導電層を成膜する工程と、前記第1の透明導電層と、前記主電極層と、前記第2の透明導電層とをエッチングすることにより複数の積層構造に分断をするエッチング工程と、前記複数のアノード電極のうちの少なくとも一部のアノード電極の、平面的にみて外延となるべき部分を残して、平面的にみて内側となるべき部分の前記第2の透明導電層を前記主電極層が露出するまでエッチングする工程と、前記内側となるべき部分で前記主電極層が露出した状態で、前記複数の積層構造に第3の透明導電層を成膜する工程と、前記第3の透明導電層をエッチングすることにより、前記複数の積層構造間に成膜された前記第3の透明導電層を分断するエッチング工程と、を含むことを特徴とする。
【0017】
また、本発明にかかる有機EL表示装置の製造方法の一態様では、前記第2の透明導電層を成膜する工程の後、前記第3の透明導電層を前記基板に成膜する工程の前に、前記第1の透明導電層および前記第2の透明導電層を結晶化する工程を有する、ことを特徴としてもよい。
【発明の効果】
【0018】
本発明によれば、アノード電極が反射用の電極層の上層及び下層に透明導電層を有している場合において、上層の透明導電層の膜厚を変化させる加工に適した有機EL表示装置、および、有機EL表示装置の製造方法を提供することができる。
【図面の簡単な説明】
【0019】
【図1】第1の実施形態の有機EL表示装置の全体を示す概略図である。
【図2】第1の実施形態の有機EL表示装置の断面を模式的に示す図である。
【図3A】第1の実施形態においてアノード電極を製造する様子を示す図である。
【図3B】第1の実施形態においてアノード電極を製造する様子を示す図である。
【図3C】第1の実施形態においてアノード電極を製造する様子を示す図である。
【図3D】第1の実施形態においてアノード電極を製造する様子を示す図である。
【図3E】第1の実施形態においてアノード電極を製造する様子を示す図である。
【図3F】第1の実施形態においてアノード電極を製造する様子を示す図である。
【図3G】第1の実施形態においてアノード電極を製造する様子を示す図である。
【図3H】第1の実施形態においてアノード電極を製造する様子を示す図である。
【図4】第1の実施形態におけるアノード電極を製造するフローを示す図である。
【図5】第2の実施形態の有機EL表示装置の断面を模式的に示す図である。
【図6A】第2の実施形態においてアノード電極を製造する様子を示す図である。
【図6B】第2の実施形態においてアノード電極を製造する様子を示す図である。
【図6C】第2の実施形態においてアノード電極を製造する様子を示す図である。
【図7】第3の実施形態の有機EL表示装置の断面を模式的に示す図である。
【図8A】結晶化した透明導電層上に、非晶質の透明導電層を成膜した様子を説明するための図である。
【図8B】結晶化した透明導電層上に、非晶質の透明導電層を成膜した様子を説明するための図である。
【図8C】結晶化した透明導電層上に、非晶質の透明導電層を成膜した様子を説明するための図である。
【図8D】結晶化した透明導電層上に、非晶質の透明導電層を成膜した様子を説明するための図である。
【発明を実施するための形態】
【0020】
以下、本発明の各実施形態に係る有機EL表示装置と、その製造方法について、図面を参照しながら説明する。
【0021】
[第1の実施形態]
図1は、本発明の第1の実施形態にかかる有機EL表示装置1の全体を概略的に示す図である。本実施形態の有機EL表示装置1は、ガラス基板GA上に複数の薄膜トランジスタがマトリクス状に配列されて構成されるTFT基板SUBと、TFT基板SUBに貼り合わされる封止基板PUを含んで構成される。また、有機EL表示装置1の表示領域DRには、表示制御の対象となる複数の画素が配列され、表示領域DRは、封止基板PU側に映像を表示する。
【0022】
また、TFT基板SUBには、多数の走査信号線GLが互いに等間隔を置いて敷設されるとともに、多数の映像信号線DLが、互いに等間隔をおいて走査信号線が敷設される方向とは垂直となる方向に敷設される。これら走査信号線と映像信号線とによって区画される各画素領域には、MIS(Metal-Insulator-Semiconductor)構造のスイッチングに用いる薄膜トランジスタと、アノード電極(陽極)と、発光層と、カソード電極(陰極)が配置される。また、アノード電極には、薄膜トランジスタを介して映像信号線DLからの信号が供給されて、アノード電極およびカソード電極間に生じた電位差により発光層の発光が制御される。
【0023】
図2は、第1の実施形態にかかる有機EL表示装置1の断面を模式的に示す図である。同図で示されるように、TFT基板SUBの保護層PAS上には、アノード電極An1,An2、バンク層BU、発光層を含む有機層OL、カソード電極CAが形成されて、TFT基板SUBに対向して封止基板PU(図2において不図示)が配置される。また、TFT基板SUBと封止基板PUの間には樹脂(図2において不図示)が充填される。さらに、本実施形態における有機層OLは、例えば、ホール注入層、ホール輸送層、電子輸送層、電子注入層といった発光層以外の層を含んで構成される。
【0024】
まず、本実施形態のアノード電極An1,An2は、下側透明導電層DTrと、主電極層MLと、上側透明導電層UTrをそれぞれ有しており、それぞれの側壁は連なるように形成される。また、図中右側のアノード電極An1における上側透明導電層UTrは、第1膜厚部P1と、第2膜厚部P2をさらに有している。そして下側透明導電層DTrは薄膜トランジスタ(不図示)と電気的に接続され、走査信号線GLに信号が入力されるタイミングにあわせて、アノード電極An1,An2に映像信号線DLからの信号が供給される。
【0025】
本実施形態の下側透明導電層DTrおよび上側透明導電層UTrは、酸化インジウム錫(ITO:Indium Tin Oxide)である。また、主電極層MLは、純銀の単層によって構成されて、発光層で発せられた光をカソード電極側(上側)に反射する。この主電極層MLは、銀以外の材料を含んでも良いし、透明導電層のエッチングストッパとなる他の材料によって形成されても良い。また、反射層を含む複数層によって主電極層MLが構成されても良く、この場合には、上側透明導電層UTrの下地にエッチングストッパとなる層が積層されていればよい。
【0026】
カソード電極CAは、ハーフミラーとしての機能を有しており、例えば、純銀の薄膜によって形成されて表示領域DR内の各画素に共通の一層となる。発光層で発光した光は、カソード電極CAを透過する(あるいは、主電極層MLやカソード電極CA間での反射を繰り返してカソード電極CAを透過する)ことにより、封止基板PU側に光が取り出される。
【0027】
バンク層BUは、TFT基板SUB上に形成される複数のアノード電極の、それぞれの間を隔てるように形成される絶縁層である。本実施形態のバンク層BUは、各画素領域に対応して枠状に形成される画素分離膜であり、バンク層BUにより隔てられた各アノード電極An1,An2には、個別に薄膜トランジスタが接続されて独立に発光が制御される。また、本実施形態のバンク層BUは、第2膜厚部P2の内側の側壁(すなわち第1膜厚部P1側の側壁)を覆うように形成される。換言すると、第2膜厚部P2の一部は、ライン状に形成され、当該ライン状に形成される部分がバンク層BUに埋没することとなる。また、第2膜厚部P2がアノード電極An1の平面視外延の部分に枠状に形成されて、第2膜厚部P2の全ての部分がバンク層BUに埋没していても良い。
【0028】
そして特に、本実施形態におけるアノード電極An1の上側透明導電層UTrでは、第1の厚みを有する第1膜厚部P1が、第2の膜厚を有する第2膜厚部P2に囲まれるように形成され、第2の膜厚は、第1の膜厚よりも厚くなる。また、図中左側のアノード電極An2の上側透明導電層UTrは、第2の膜厚を有して平坦に形成されている。このため、図2で示されるように、アノード電極An1とカソード電極CA間の距離と、アノード電極An2とカソード電極CA間の距離が異なっており、両画素の発光特性が相違するようになっている。そしてさらに、後述するように、第2膜厚部P2と第1膜厚部P1は、結晶化されるタイミングが異なるため、これらの間に筋が形成される。
【0029】
以下においては、本実施形態の有機EL表示装置のアノード電極An1,An2を形成する工程について説明する。
【0030】
図3A〜図3Hは、本実施形態のアノード電極An1,An2を製造する様子を示す図であり、図4は、アノード電極An1,An2の製造工程を説明する図である。まず、図3Aにおいて示すように、TFT基板SUB上に形成された保護層PAS上に、スパッタリングにより、第1の透明導電層Tr1と、主電極層MLと、第2の透明導電層Tr2を順次成膜する(S401)。本実施形態では、第1の透明導電層Tr1および第2の透明導電層Tr2は、非晶質のITOであり、主電極層MLは、純銀である。これらの成膜は、同一のスパッタリング装置内で連続的に行われる。
【0031】
次に、図3Bで示すように、S401で成膜された第1の透明導電層Tr1と主電極層MLと第2の透明導電層Tr2を、将来的にアノード電極の主要な部分を構成することとなる複数の積層構造に分断するパターニング工程を行う(S402)。S402においては、フォトリソグラフィ工程(具体的には、レジストの塗布、露光、レジストの現像工程など)を経て、さらにウェットエッチングをすることにより、各積層構造が分断される。このウェットエッチングをする工程では、第1の透明導電層Tr1と主電極層MLと第2の透明導電層Tr2が一括してエッチングされるため、非晶質のITOと、銀とを同時にエッチングすることができるエッチング液を用いる。このため、第1の透明導電層Tr1と主電極層MLと第2の透明導電層Tr2は、同一のフォトマスクによりパターニングされて形成され、これらの側壁はエッチングによって一体的に形成されていると言える。そして、第1の透明導電層Tr1(下側透明導電層DTr)の側壁は、主電極層MLの側壁から露出して形成され、積層構造を構成する3つの層の側壁は、連なるように形成される。なお、S402においては、アノード電極の面積を広く確保するためにも、各積層構造を分断するために排除される領域をなるべく狭くするのが望ましい。
【0032】
そして、次のS403では、アノード電極An1になるべき積層構造の第2の透明導電層Tr2をパターニングする工程を行う。特に、このS403の工程では、第2の透明導電層Tr2のエッチング期間中に第1の透明導電層Tr1がサイドエッチングされるのを防止するため、図3Cに示されるように、各積層構造の側壁を覆うようにレジストRESを形成する。別の観点では、アノード電極An1の将来的に平面視外延となるべき部分を残し、平面的にみて内側となるべき部分の第2の透明導電層Tr2をエッチングするために、図3Cで示されるようにレジストを形成する。
【0033】
このS403の工程では、図3CのようにレジストRESを形成した後に、図3Dで示すように、主電極層MLに至るまで第2の透明導電層Tr2をエッチングする。すなわち、主電極層MLは、第2の透明導電層Tr2のエッチングストッパ層としても機能し、異なる膜厚の透明導電層を有するアノード電極の形成に必要な精度を確保すること出来る。
【0034】
なお、本実施形態では、第2の透明導電層Tr2が第1の透明導電層Tr1よりも厚く成膜され、第2の透明導電層Tr2をエッチングするために比較的長い期間が必要となる。このため、第1の透明導電層Tr1のサイドエッチング量が大きくなって積層構造が壊れやすくなることから、図3Cに示すようにして、第2の透明導電層の外周を覆うようにレジストRESを形成し、サイドエッチングの発生を防ぐようにしている。
【0035】
その後、第1の透明導電層Tr1および第2の透明導電層Tr2を結晶化するためのベーク工程を行う(S404)。これにより、図3Eで示されるように、アモルファスの状態であった第1の透明導電層Tr1および第2の透明導電層Tr2が結晶化される。
【0036】
そして、S405では、第3の透明導電層Tr3を成膜する工程を行う。このS405の工程では、非晶質のITOが、基板全面にスパッタリングされることにより成膜される。このとき、第3の透明導電層Tr3の下地に結晶化された透明導電層が存在すると、当該下地から第3の透明導電層Tr3の積層方向に結晶が成長する。したがって、図3Fのように、アノード電極An1になるべき積層構造には、非晶質の第1膜厚部P1と、結晶化された第2膜厚部P2が形成され、アノード電極An2になるべき積層構造には、第2膜厚部P2と同じ厚みで、結晶化された上側透明導電層UTrが形成される。
【0037】
そして、図3Fの状態では、第3の透明導電層Tr3により各積層構造が導通するため、各積層構造の間に成膜された第3の透明導電層Tr3を分断するためのパターニング工程を行う(S406)。このS406の工程においては、まず図3Gで示されるようにレジストRESを形成し、レジストRESから露出した第3の透明導電層Tr3をエッチングにより排除する(図3H)。
【0038】
このS406のエッチング工程においては、結晶化されたITOがエッチングで排除されないため、第2膜厚部P2等のサイドエッチングが防止される。このため、第1膜厚部P1の浸食が防止されて面積を広く確保しやすくなり、アノード電極An1,An2の形成が容易になる。また、S406におけるレジストRESは、第2膜厚部P2の外延よりも内側にレジストRESが形成されるようにして良く、これによりレジストRESの形成に要求される精度も緩和される。
【0039】
そして最後に、第1膜厚部P1を結晶化するためのベーク工程を行う(S407)。このように、第1膜厚部P1と第2膜厚部P2が結晶化されるタイミングが異なることから(S404、S407参照)、第1膜厚部P1と第2膜厚部P2の間には、筋が、ほぼ深さ方向に伸びるように形成される。
【0040】
以上の工程(S401〜S407)により、本実施形態における有機EL表示装置のアノード電極An1,An2が形成される。上述したように、下側透明導電層DTrおよび主電極層MLは、連続的に成膜された上側透明導電層UTrの一部と主電極層MLと下側透明導電層DTrとを一括的に分断するエッチングの工程によって形成され、下側透明導電層DTrの側壁が主電極層MLの側壁から露出する。そして、各積層構造における第1の透明導電層Tr1(下側透明導電層DTr)のサイドエッチングを防止するための第2の透明導電層Tr2のパターニング工程であるS403に起因して、第2膜厚部P2が、第1膜厚部P1を囲むように形成されることとなる。
【0041】
なお、本実施形態の有機EL表示装置1は、トップエミッション型としているが、主電極層MLをハーフミラーとし、カソード電極CAを反射層として、有機層OLに含まれる発光層が発した光をTFT基板SUB側で取り出すボトムエミッション型にしてもよい。
【0042】
なお、S404の結晶化ベーク工程は、第2の透明導電層Tr2を成膜した後から第3の透明導電層を成膜する前であれば、いずれのタイミングで行っても良い。また、S407の結晶化ベーク工程は、バンク層BU等を形成した後に行っても良い。
【0043】
[第2の実施形態]
次に、本発明に係る第2の実施形態の有機EL表示装置1について説明をする。上述の第1の実施形態では、S404とS407の2回の結晶化ベーク工程を有しているが、第2の実施形態では、S404を行わない点で第1の実施形態とは異なる。かかる点以外では、第2の実施形態は第1の実施形態とほぼ同様になっている。
【0044】
図5は、本実施形態に係る有機EL表示装置1の断面を模式的に示す図である。本実施形態に係る有機EL表示装置では、アノード電極An1の第1膜厚部P1と第2膜厚部P2とが同時に結晶化されるため、第1の実施形態のように、両者の間に筋が形成されない。
【0045】
また、図6A〜図6Cは、第2の実施形態においてアノード電極が製造される様子を示す図である。既に述べたように、本実施形態におけるアノード電極の製造工程は、S404を行わない点を除き第1の実施形態と共通している。このため、図3Aから図3Dまでは第1の実施形態と同様にアノード電極が製造され、図6A〜図6Cは、図3Dより後の様子を順番に示している。
【0046】
まず図6Aで示すように、図3Dの後には、非晶質の第3の透明導電層Tr3が成膜される。次に、図6Bで示すように、レジストRESが形成されて、さらに、各積層構造間の第3の透明導電層Tr3が取り除かれる(図6C)。第2の実施形態においては、第3の透明導電層Tr3の成膜時に、第1の透明導電層Tr1および第2の透明導電層Tr2は非晶質の状態であるため、第1の実施形態のように、第1膜厚部P1と第2膜厚部P2の間の筋が形成されない。
【0047】
なお、本実施形態では、第3の透明導電層Tr3のエッチングをする際(図6B参照)に、主電極層MLの上側の透明導電層にサイドエッチングが生じうるため、製造上は、第1の実施形態のほうが好適となる。
【0048】
[第3の実施形態]
次に、本発明にかかる有機EL表示装置1の第3の実施形態について説明をする。第3の実施形態は、図7で示されるように、1画素中に2種類の発光特性を持たせるために、バンク層BUからアノード電極An1が露出した領域において上側透明導電層UTrの膜厚が変化して形成される。第3の実施形態は、この点において第1の実施形態とは異なるが、他の点では第1の実施形態とほぼ同様になっている。
【0049】
本実施形態のアノード電極An1では、図7で示されるように、バンク層BUから露出した領域において段差が形成される。そして第1膜厚部P1は、第1の実施形態の場合と同様に、第2膜厚部P2の平面的に内側となる位置に配置され、第1膜厚部P1は、第2膜厚部に囲まれるようにして形成される。また同図で示されるように、第2膜厚部P2の一部では、第1膜厚部P1側の側壁がバンク層BUに覆われることとなる。
【0050】
なお、本実施形態では、第1の実施形態と同様にアノード電極An2の上側透明導電層UTrが、第2の膜厚を有して平坦に形成されてもよいし、全てのアノード電極が図7のように形成されても良い。また、第1の実施形態におけるアノード電極An1と、第3の実施形態におけるアノード電極An1とが混在するように形成されても良い。
【0051】
本発明は、上述した実施形態に限定されるものではなく種々の変形が可能である。例えば、実施形態で説明した構成は、実質的に同一の構成、同一の作用効果を奏する構成、又は同一の目的を達成することができる構成でおきかえることが出来る。
【0052】
[参考例]
なお、以下においては、参考例に係る有機EL表示装置1について説明をする。本参考例では、下側透明導電層DTrが形成されない点以外は、上記の第1の実施形態と同様である。このため、アノード電極An1では、主電極層ML上に、第1膜厚部P1と第2膜厚部P2を有する上側透明導電層UTrが形成される。したがって、S406における非晶質の第3の透明導電層Tr3をエッチングする工程では、結晶化された第2膜厚部P2がサイドエッチングされないこととなるため、アノード電極の製造が容易になる。
【符号の説明】
【0053】
1 有機EL表示装置、GA ガラス基板、DL 映像信号線、GL 走査信号線、SUB TFT基板、DR 表示領域、PU 封止基板、OL 有機層、DTr 下側透明導電層、UTr 上側透明導電層、ML 主電極層、BU バンク層、An1,An2 アノード電極、CA カソード電極、P1 第1膜厚部、P2 第2膜厚部、Tr1 第1の透明導電層、Tr2 第2の透明導電層、Tr3 第3の透明導電層、RES レジスト、PAS 保護層、TrC 結晶化した透明導電層、TrA 非晶質の透明導電層。
【特許請求の範囲】
【請求項1】
複数の薄膜トランジスタにそれぞれ電気的に接続される複数のアノード電極を有する有機EL表示装置であって、
前記複数のアノード電極は、
下側透明導電層と、前記下側透明導電層上に形成される主電極層と、前記主電極層上に形成される上側透明導電層とを含み、
前記複数のアノード電極の前記下側透明導電層の側壁は、前記主電極層の側壁から露出して形成され、
前記複数のアノード電極のうちの少なくとも一部のアノード電極における前記上側透明導電層は、
第1の厚みを有して形成される第1膜厚部と、
前記第1の厚みよりも厚い第2の厚みを有する第2膜厚部と、を有し、
前記第2膜厚部は、前記第1膜厚部を取り囲むように形成される、
ことを特徴とする有機EL表示装置。
【請求項2】
請求項1に記載された有機EL表示装置であって、
前記上側透明導電層には、前記第2膜厚部と前記第1膜厚部の間となる位置に、筋が形成される、
ことを特徴とする有機EL表示装置。
【請求項3】
請求項1に記載された有機EL表示装置であって、
前記有機EL表示装置は、
前記複数のアノード電極のそれぞれの間を隔てるバンク層を含み、
前記第1膜厚部と前記第2膜厚部を有する前記アノード電極の少なくとも一部において、前記第2膜厚部は、前記第1膜厚部側の側壁が前記バンク層に覆われる部分を有する、
ことを特徴とする有機EL表示装置。
【請求項4】
請求項1に記載された有機EL表示装置であって、
前記複数のアノード電極のうちの一部のアノード電極における、前記上側透明導電層は、
前記第1膜厚部と、前記第2膜厚部とを有し、
前記複数のアノード電極のうちの残りの一部のアノード電極における、前記上側透明導電層は、
前記第2の厚みを有して、ほぼ平坦に形成される、
ことを特徴とする有機EL表示装置。
【請求項5】
請求項1に記載された有機EL表示装置であって、
前記複数のアノード電極の前記上側透明導電層と前記主電極層と前記下側透明導電層の側壁は、連なるように形成される、
ことを特徴とする有機EL表示装置。
【請求項6】
複数の薄膜トランジスタが形成された基板上に、前記薄膜トランジスタに電気的にそれぞれ接続される複数のアノード電極を有する有機EL表示装置の製造方法であって、
第1の透明導電層を成膜する工程と、
前記第1の透明導電層上に主電極層を成膜する工程と、
前記主電極層上に第2の透明導電層を成膜する工程と、
前記第1の透明導電層と、前記主電極層と、前記第2の透明導電層とをエッチングすることにより複数の積層構造に分断をするエッチング工程と、
前記複数のアノード電極のうちの少なくとも一部のアノード電極の、平面的にみて外延となるべき部分を残して、平面的にみて内側となるべき部分の前記第2の透明導電層を前記主電極層が露出するまでエッチングする工程と、
前記内側となるべき部分で前記主電極層が露出した状態で、前記複数の積層構造に第3の透明導電層を成膜する工程と、
前記第3の透明導電層をエッチングすることにより、前記複数の積層構造間に成膜された前記第3の透明導電層を分断するエッチング工程と、
を含むことを特徴とする有機EL表示装置の製造方法。
【請求項7】
請求項6に記載された有機EL表示装置の製造方法であって、
前記第2の透明導電層を成膜する工程の後、前記第3の透明導電層を前記基板に成膜する工程の前に、前記第1の透明導電層および前記第2の透明導電層を結晶化する工程を有する、
ことを特徴とする有機EL表示装置の製造方法。
【請求項1】
複数の薄膜トランジスタにそれぞれ電気的に接続される複数のアノード電極を有する有機EL表示装置であって、
前記複数のアノード電極は、
下側透明導電層と、前記下側透明導電層上に形成される主電極層と、前記主電極層上に形成される上側透明導電層とを含み、
前記複数のアノード電極の前記下側透明導電層の側壁は、前記主電極層の側壁から露出して形成され、
前記複数のアノード電極のうちの少なくとも一部のアノード電極における前記上側透明導電層は、
第1の厚みを有して形成される第1膜厚部と、
前記第1の厚みよりも厚い第2の厚みを有する第2膜厚部と、を有し、
前記第2膜厚部は、前記第1膜厚部を取り囲むように形成される、
ことを特徴とする有機EL表示装置。
【請求項2】
請求項1に記載された有機EL表示装置であって、
前記上側透明導電層には、前記第2膜厚部と前記第1膜厚部の間となる位置に、筋が形成される、
ことを特徴とする有機EL表示装置。
【請求項3】
請求項1に記載された有機EL表示装置であって、
前記有機EL表示装置は、
前記複数のアノード電極のそれぞれの間を隔てるバンク層を含み、
前記第1膜厚部と前記第2膜厚部を有する前記アノード電極の少なくとも一部において、前記第2膜厚部は、前記第1膜厚部側の側壁が前記バンク層に覆われる部分を有する、
ことを特徴とする有機EL表示装置。
【請求項4】
請求項1に記載された有機EL表示装置であって、
前記複数のアノード電極のうちの一部のアノード電極における、前記上側透明導電層は、
前記第1膜厚部と、前記第2膜厚部とを有し、
前記複数のアノード電極のうちの残りの一部のアノード電極における、前記上側透明導電層は、
前記第2の厚みを有して、ほぼ平坦に形成される、
ことを特徴とする有機EL表示装置。
【請求項5】
請求項1に記載された有機EL表示装置であって、
前記複数のアノード電極の前記上側透明導電層と前記主電極層と前記下側透明導電層の側壁は、連なるように形成される、
ことを特徴とする有機EL表示装置。
【請求項6】
複数の薄膜トランジスタが形成された基板上に、前記薄膜トランジスタに電気的にそれぞれ接続される複数のアノード電極を有する有機EL表示装置の製造方法であって、
第1の透明導電層を成膜する工程と、
前記第1の透明導電層上に主電極層を成膜する工程と、
前記主電極層上に第2の透明導電層を成膜する工程と、
前記第1の透明導電層と、前記主電極層と、前記第2の透明導電層とをエッチングすることにより複数の積層構造に分断をするエッチング工程と、
前記複数のアノード電極のうちの少なくとも一部のアノード電極の、平面的にみて外延となるべき部分を残して、平面的にみて内側となるべき部分の前記第2の透明導電層を前記主電極層が露出するまでエッチングする工程と、
前記内側となるべき部分で前記主電極層が露出した状態で、前記複数の積層構造に第3の透明導電層を成膜する工程と、
前記第3の透明導電層をエッチングすることにより、前記複数の積層構造間に成膜された前記第3の透明導電層を分断するエッチング工程と、
を含むことを特徴とする有機EL表示装置の製造方法。
【請求項7】
請求項6に記載された有機EL表示装置の製造方法であって、
前記第2の透明導電層を成膜する工程の後、前記第3の透明導電層を前記基板に成膜する工程の前に、前記第1の透明導電層および前記第2の透明導電層を結晶化する工程を有する、
ことを特徴とする有機EL表示装置の製造方法。
【図1】
【図2】
【図3A】
【図3B】
【図3C】
【図3D】
【図3E】
【図3F】
【図3G】
【図3H】
【図4】
【図5】
【図6A】
【図6B】
【図6C】
【図7】
【図8A】
【図8B】
【図8C】
【図8D】
【図2】
【図3A】
【図3B】
【図3C】
【図3D】
【図3E】
【図3F】
【図3G】
【図3H】
【図4】
【図5】
【図6A】
【図6B】
【図6C】
【図7】
【図8A】
【図8B】
【図8C】
【図8D】
【公開番号】特開2012−123987(P2012−123987A)
【公開日】平成24年6月28日(2012.6.28)
【国際特許分類】
【出願番号】特願2010−272926(P2010−272926)
【出願日】平成22年12月7日(2010.12.7)
【出願人】(502356528)株式会社 日立ディスプレイズ (2,552)
【出願人】(000001007)キヤノン株式会社 (59,756)
【Fターム(参考)】
【公開日】平成24年6月28日(2012.6.28)
【国際特許分類】
【出願日】平成22年12月7日(2010.12.7)
【出願人】(502356528)株式会社 日立ディスプレイズ (2,552)
【出願人】(000001007)キヤノン株式会社 (59,756)
【Fターム(参考)】
[ Back to top ]