治具プレート及び該治具プレートを使用した半導体デバイスチップの積層方法
【課題】 半導体デバイスウエーハ上に形成された各半導体デバイスに対応させて複数の半導体デバイスチップを容易に積層可能な治具プレートを提供することである。
【解決手段】 交差する複数の分割予定ラインで区画された各領域に第１半導体デバイスが形成された半導体デバイスウエーハの該各第１半導体デバイス上に、表面に第２半導体デバイスが形成された半導体デバイスチップを積層する際に使用する治具プレートであって、該半導体デバイスウエーハの該分割予定ラインに対応した基準パターンを表面に有していることを特徴とする。
【解決手段】 交差する複数の分割予定ラインで区画された各領域に第１半導体デバイスが形成された半導体デバイスウエーハの該各第１半導体デバイス上に、表面に第２半導体デバイスが形成された半導体デバイスチップを積層する際に使用する治具プレートであって、該半導体デバイスウエーハの該分割予定ラインに対応した基準パターンを表面に有していることを特徴とする。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体デバイスウエーハ上に半導体デバイスチップを積層する際に使用する治具プレート及び該治具プレートを使用した半導体デバイスチップの積層方法に関する。
【背景技術】
【０００２】
半導体デバイスの製造プロセスにおいては、半導体ウエーハの表面にストリートと呼ばれる分割予定ラインによって区画された各領域にＩＣやＬＳＩ等のデバイスが形成される。そして、分割予定ラインに沿って半導体ウエーハをチップに分割することで、個々の半導体デバイスが製造される。このようにして製造された半導体デバイスは各種電気機器に広く利用されている。
【０００３】
近年、電気機器の小型化・薄型化に伴い半導体デバイスパッケージも小型化・薄型化が要求され、実装の高密度化が要求されている。複数の半導体デバイスを一つのパッケージに集積する手法の一つに複数の半導体デバイスチップを縦方向に積層して実装する三次元実装がある。
【０００４】
従来の三次元実装では、ワイヤボンディングを用いて半導体デバイスチップ間、或いは半導体デバイスチップとインターポーザとを接続していた。ワイヤボンディングによる接続では、その配線長分インダクタンス等が大きくなるので高速での信号のやり取りには向かないという問題があるとともに、ワイヤが半導体デバイスチップ等に触れないようにチップを積層する必要があるため小型化が難しい等の問題がある。
【０００５】
近年、新たな三次元実装技術として、ワイヤの代わりにＳｉ貫通電極（Ｔｈｒｏｕｇｈ−Ｓｉｌｉｃｏｎ Ｖｉａ：ＴＳＶ）を用いた実装技術が注目されている。ＴＳＶ技術を用いると、配線長がワイヤより短いため配線抵抗やインダクタンスが大幅に低減でき、消費電力も大幅に低減できるというメリットがある。
【０００６】
一方、半導体デバイスチップの積層方法としては次のような積層技術が開発されつつある。第１の積層方法は、複数の半導体ウエーハ同士を積層し、積層した半導体ウエーハを貫く貫通電極を形成してウエーハ同士を接続する積層方法である（Ｗａｆｅｒ ｏｎ Ｗａｆｅｒ：ＷＯＷ）。
【０００７】
第２の積層方法は、個片化された半導体デバイスチップを半導体ウエーハ上にバンプ等を介してマウントする方法である（Ｃｈｉｐ ｏｎ Ｗａｆｅｒ：ＣＯＷ）。これらの積層方法で積層したウエーハを分割することで、個々の積層デバイスチップが製造される。
【先行技術文献】
【特許文献】
【０００８】
【特許文献１】特開２００２−２６１２３２号公報
【発明の概要】
【発明が解決しようとする課題】
【０００９】
殆どの半導体ウエーハには、良品デバイスと幾つかの不良デバイスが混在しているため、複数の半導体ウエーハ同士を積層し、積層した半導体ウエーハを貫く貫通電極を形成して半導体ウエーハ同士を接続するＷＯＷ技術では歩留まりが悪いという問題がある。
【００１０】
一方、ＣＯＷ技術で半導体ウエーハ上に一つずつ半導体デバイスチップを積層して各半導体デバイスチップと半導体ウエーハ上の半導体デバイスとを接続する方法では、時間がかかり生産性が悪いという問題がある。
【００１１】
本発明はこのような点に鑑みてなされたものであり、その目的とするところは、半導体デバイスウエーハの各半導体デバイスに対応させて効率良く複数の半導体デバイスチップを積層する際に使用する治具プレート及び該治具プレートを使用した半導体デバイスチップの積層方法を提供することである。
【課題を解決するための手段】
【００１２】
請求項１記載の発明によると、交差する複数の分割予定ラインで区画された各領域に第１半導体デバイスが形成された半導体デバイスウエーハの該各第１半導体デバイス上に、表面に第２半導体デバイスが形成された半導体デバイスチップを積層する際に使用する治具プレートであって、該半導体デバイスウエーハの該分割予定ラインに対応した基準パターンを表面に有していることを特徴とする治具プレートが提供される。
【００１３】
請求項２記載の発明によると、請求項１記載の治具プレートを使用した半導体デバイスチップの積層方法であって、該治具プレートの該基準パターンを基に、該治具プレート表面に複数の半導体デバイスチップを該半導体デバイスウエーハの該分割予定ラインで区画された各領域に対応させた状態で配設する配設ステップと、該複数の半導体デバイスチップが配設された該治具プレートを反転して、該治具プレートの該半導体デバイスチップと該半導体デバイスウエーハの該第１半導体デバイスとを対面させて貼り合わせる貼り合わせウエーハ形成ステップと、該貼り合わせウエーハから該治具プレートを除去する治具プレート除去ステップと、を具備したことを特徴とする半導体デバイスチップの積層方法が提供される。
【発明の効果】
【００１４】
本発明の治具プレートは、半導体デバイスウエーハの分割予定ラインに対して所定の角度及び所定の位置関係を有する基準パターンを有するため、本発明の治具プレートを使用することにより半導体デバイスウエーハの各半導体デバイス上に複数の半導体デバイスチップを容易に配設することができる。
【図面の簡単な説明】
【００１５】
【図１】半導体デバイスウエーハの表面側斜視図である。
【図２】第１実施形態の治具プレートの表面側斜視図である。
【図３】治具プレート上に基準パターンに基づいて複数の半導体デバイスチップが配設された状態の斜視図である。
【図４】複数の半導体デバイスチップが仮接着された治具プレートを半導体デバイスウエーハに貼り合わせる様子を示す分解斜視図である。
【図５】半導体デバイスウエーハ上に複数の半導体デバイスチップが積層された状態の斜視図である。
【図６】図６（Ａ）は本発明第２実施形態の治具プレートの平面図、図６（Ｂ）は第２実施形態の治具プレート上に複数の半導体デバイスチップを配設した状態の平面図である。
【図７】図７（Ａ）は本発明第３実施形態の治具プレートの平面図、図７（Ｂ）は第３実施形態の治具プレート上に複数の半導体デバイスチップを配設した状態の平面図である。
【発明を実施するための形態】
【００１６】
以下、本発明の実施形態を図面を参照して詳細に説明する。図１を参照すると、シリコンウエーハから形成された半導体デバイスウエーハ２の表面側斜視図が示されている。半導体デバイスウエーハ２の表面２ａには、格子状に形成された複数の分割予定ライン（ストリート）４によって区画された各領域にＩＣ、ＬＳＩ等の半導体デバイス６が形成されている。２ｂは半導体デバイスウエーハ２の裏面、８はシリコンウエーハの結晶方位を示すマークとしてのノッチである。
【００１７】
図２を参照すると、本発明第１実施形態の治具プレート１２の表面側斜視図が示されている。好ましくは、治具プレート１２はシリコンウエーハから形成され、図１に示した半導体デバイスウエーハ２と同一サイズを有している。
【００１８】
治具プレート１２の表面１２ａには半導体デバイスウエーハ２のストリート４に対応して複数のストリート１４が格子状に形成されており、ストリート１４によって区画された各領域にチップ搭載領域１６が形成されている。ストリート１４とチップ搭載領域１６で基準パターン１７を構成する。１２ｂは治具プレート１２の裏面、１８は半導体デバイスウエーハ２のノッチ８に対応したノッチである。
【００１９】
図２に示した治具プレート１２はシリコンウエーハから形成されているが、治具プレートはこれに限定されるものではなく、透明な樹脂プレート、ガラスプレート等を採用するようにしてもよい。
【００２０】
図３を参照すると、治具プレート１２の各チップ搭載領域１６上に半導体デバイスチップ２０を搭載して仮接着した状態の斜視図が示されている。ここで仮接着とは、後で容易に剥離可能な接着剤で接着された状態をいう。例えば、治具プレート１２が透明樹脂から形成されている場合には、紫外線硬化型接着剤で半導体デバイスチップ２０を治具プレート１２に仮接着する。
【００２１】
このように複数の半導体デバイスチップ２０を治具プレート１２に仮接着した後、図４に示すように、治具プレート１２を反転して治具プレート１２に仮装着された各半導体デバイスチップ２０と半導体デバイスウエーハ２の各半導体デバイス６とを対面させて、治具プレート１２を接着剤で半導体デバイスウエーハ２に貼り合わせて貼り合わせウエーハ２１を形成する。
【００２２】
この時、治具プレート１２がシリコンウエーハから形成されている場合には、治具プレート１２のノッチ１８を半導体デバイスウエーハ２のノッチ８に合わせて、治具プレート１２を半導体デバイスウエーハ２に貼り合わせるのが好ましい。
【００２３】
或いは、複数のピンを使用する他の位置決め方法を採用するようにしてもよい。治具プレート１２を透明プレートから形成した場合には、治具プレート１２を透かして半導体デバイスウエーハ２の各半導体デバイス６の形成位置を確認できる。
【００２４】
貼り合わせウエーハ２１を形成してから、貼り合わせウエーハ２１から治具プレート１２を剥離すると、図５に示すように、半導体デバイスウエーハ２の各半導体デバイス６上に半導体デバイスチップ２０が接着された積層ウエーハ２３を得ることができる。
【００２５】
治具プレート１２として透明樹脂、ガラス等からなる透明プレートを採用し、治具プレート１２のチップ搭載領域１６上に半導体デバイスチップ２０を搭載して紫外線硬化型接着剤で接着した場合には、貼り合わせウエーハ２１の透明な治具プレート１２側から紫外線を照射して、紫外線硬化型接着剤の接着力を低減してから、治具プレート１２を貼り合わせウエーハ２１から剥離するようにする。
【００２６】
図６（Ａ）を参照すると、本発明第２実施形態の治具プレート２２の平面図が示されている。本実施形態の治具プレート２２は基準パターンとしての目盛線２４がその表面に形成されている。
【００２７】
治具プレート２２上に複数の半導体デバイスチップ２０を搭載するには、例えばチップ搭載ロボットの撮像装置で治具プレート２２を撮像し、目盛線２４に基づいてチップ搭載ロボットが予め記憶している半導体デバイスウエーハ２の半導体デバイス６に対応する位置に、図６（Ｂ）に示すように、半導体デバイスチップ２０を搭載して仮接着する。２５は半導体デバイスウエーハ２のストリート４に対応する領域である。
【００２８】
図７（Ａ）を参照すると、本発明第３実施形態の治具プレート２６の平面図が示されている。本実施形態の治具プレート２６には、治具プレート２６の外周に互いに９０度離間した基準パターンとしての４個のアライメントマーク２８が形成されている。
【００２９】
治具プレート２６上に複数の半導体デバイスチップ２０を搭載するには、図６に示した第２実施形態と同様に、チップ搭載ロボットの撮像装置で治具プレート２６を撮像し、アライメントマーク２８に基づいて、予め記憶している半導体デバイスウエーハ２の半導体デバイス６の位置に対応するように、図７（Ｂ）に示すように、チップ搭載ロボットが治具プレート２６上に複数の半導体デバイスチップ２０を搭載し、接着剤で仮接着する。２９は半導体デバイスウエーハ２のストリート４に対応する領域である。
【００３０】
上述した各実施形態の治具プレート１２，２２,２６は、半導体デバイスウエーハ２の分割予定ライン４に対応して所定の角度及び所定の位置関係を有する基準パターン１７,２４,２８を有するため、半導体デバイスウエーハ２の各半導体デバイス６に対応させて治具プレート上に複数の半導体デバイスチップ２０を容易に配設して仮接着することができる。
【符号の説明】
【００３１】
２ 半導体デバイスウエーハ
４ 分割予定ライン（ストリート）
６ 半導体デバイス
８ ノッチ
１２ 治具プレート
１６ チップ搭載領域
１７ 基準パターン
１８ ノッチ
２０ 半導体デバイスチップ
２１ 貼り合わせウエーハ
２２，２６ 治具プレート
２３ 積層ウエーハ
２４ 目盛線
２８ アライメントマーク
【技術分野】
【０００１】
本発明は、半導体デバイスウエーハ上に半導体デバイスチップを積層する際に使用する治具プレート及び該治具プレートを使用した半導体デバイスチップの積層方法に関する。
【背景技術】
【０００２】
半導体デバイスの製造プロセスにおいては、半導体ウエーハの表面にストリートと呼ばれる分割予定ラインによって区画された各領域にＩＣやＬＳＩ等のデバイスが形成される。そして、分割予定ラインに沿って半導体ウエーハをチップに分割することで、個々の半導体デバイスが製造される。このようにして製造された半導体デバイスは各種電気機器に広く利用されている。
【０００３】
近年、電気機器の小型化・薄型化に伴い半導体デバイスパッケージも小型化・薄型化が要求され、実装の高密度化が要求されている。複数の半導体デバイスを一つのパッケージに集積する手法の一つに複数の半導体デバイスチップを縦方向に積層して実装する三次元実装がある。
【０００４】
従来の三次元実装では、ワイヤボンディングを用いて半導体デバイスチップ間、或いは半導体デバイスチップとインターポーザとを接続していた。ワイヤボンディングによる接続では、その配線長分インダクタンス等が大きくなるので高速での信号のやり取りには向かないという問題があるとともに、ワイヤが半導体デバイスチップ等に触れないようにチップを積層する必要があるため小型化が難しい等の問題がある。
【０００５】
近年、新たな三次元実装技術として、ワイヤの代わりにＳｉ貫通電極（Ｔｈｒｏｕｇｈ−Ｓｉｌｉｃｏｎ Ｖｉａ：ＴＳＶ）を用いた実装技術が注目されている。ＴＳＶ技術を用いると、配線長がワイヤより短いため配線抵抗やインダクタンスが大幅に低減でき、消費電力も大幅に低減できるというメリットがある。
【０００６】
一方、半導体デバイスチップの積層方法としては次のような積層技術が開発されつつある。第１の積層方法は、複数の半導体ウエーハ同士を積層し、積層した半導体ウエーハを貫く貫通電極を形成してウエーハ同士を接続する積層方法である（Ｗａｆｅｒ ｏｎ Ｗａｆｅｒ：ＷＯＷ）。
【０００７】
第２の積層方法は、個片化された半導体デバイスチップを半導体ウエーハ上にバンプ等を介してマウントする方法である（Ｃｈｉｐ ｏｎ Ｗａｆｅｒ：ＣＯＷ）。これらの積層方法で積層したウエーハを分割することで、個々の積層デバイスチップが製造される。
【先行技術文献】
【特許文献】
【０００８】
【特許文献１】特開２００２−２６１２３２号公報
【発明の概要】
【発明が解決しようとする課題】
【０００９】
殆どの半導体ウエーハには、良品デバイスと幾つかの不良デバイスが混在しているため、複数の半導体ウエーハ同士を積層し、積層した半導体ウエーハを貫く貫通電極を形成して半導体ウエーハ同士を接続するＷＯＷ技術では歩留まりが悪いという問題がある。
【００１０】
一方、ＣＯＷ技術で半導体ウエーハ上に一つずつ半導体デバイスチップを積層して各半導体デバイスチップと半導体ウエーハ上の半導体デバイスとを接続する方法では、時間がかかり生産性が悪いという問題がある。
【００１１】
本発明はこのような点に鑑みてなされたものであり、その目的とするところは、半導体デバイスウエーハの各半導体デバイスに対応させて効率良く複数の半導体デバイスチップを積層する際に使用する治具プレート及び該治具プレートを使用した半導体デバイスチップの積層方法を提供することである。
【課題を解決するための手段】
【００１２】
請求項１記載の発明によると、交差する複数の分割予定ラインで区画された各領域に第１半導体デバイスが形成された半導体デバイスウエーハの該各第１半導体デバイス上に、表面に第２半導体デバイスが形成された半導体デバイスチップを積層する際に使用する治具プレートであって、該半導体デバイスウエーハの該分割予定ラインに対応した基準パターンを表面に有していることを特徴とする治具プレートが提供される。
【００１３】
請求項２記載の発明によると、請求項１記載の治具プレートを使用した半導体デバイスチップの積層方法であって、該治具プレートの該基準パターンを基に、該治具プレート表面に複数の半導体デバイスチップを該半導体デバイスウエーハの該分割予定ラインで区画された各領域に対応させた状態で配設する配設ステップと、該複数の半導体デバイスチップが配設された該治具プレートを反転して、該治具プレートの該半導体デバイスチップと該半導体デバイスウエーハの該第１半導体デバイスとを対面させて貼り合わせる貼り合わせウエーハ形成ステップと、該貼り合わせウエーハから該治具プレートを除去する治具プレート除去ステップと、を具備したことを特徴とする半導体デバイスチップの積層方法が提供される。
【発明の効果】
【００１４】
本発明の治具プレートは、半導体デバイスウエーハの分割予定ラインに対して所定の角度及び所定の位置関係を有する基準パターンを有するため、本発明の治具プレートを使用することにより半導体デバイスウエーハの各半導体デバイス上に複数の半導体デバイスチップを容易に配設することができる。
【図面の簡単な説明】
【００１５】
【図１】半導体デバイスウエーハの表面側斜視図である。
【図２】第１実施形態の治具プレートの表面側斜視図である。
【図３】治具プレート上に基準パターンに基づいて複数の半導体デバイスチップが配設された状態の斜視図である。
【図４】複数の半導体デバイスチップが仮接着された治具プレートを半導体デバイスウエーハに貼り合わせる様子を示す分解斜視図である。
【図５】半導体デバイスウエーハ上に複数の半導体デバイスチップが積層された状態の斜視図である。
【図６】図６（Ａ）は本発明第２実施形態の治具プレートの平面図、図６（Ｂ）は第２実施形態の治具プレート上に複数の半導体デバイスチップを配設した状態の平面図である。
【図７】図７（Ａ）は本発明第３実施形態の治具プレートの平面図、図７（Ｂ）は第３実施形態の治具プレート上に複数の半導体デバイスチップを配設した状態の平面図である。
【発明を実施するための形態】
【００１６】
以下、本発明の実施形態を図面を参照して詳細に説明する。図１を参照すると、シリコンウエーハから形成された半導体デバイスウエーハ２の表面側斜視図が示されている。半導体デバイスウエーハ２の表面２ａには、格子状に形成された複数の分割予定ライン（ストリート）４によって区画された各領域にＩＣ、ＬＳＩ等の半導体デバイス６が形成されている。２ｂは半導体デバイスウエーハ２の裏面、８はシリコンウエーハの結晶方位を示すマークとしてのノッチである。
【００１７】
図２を参照すると、本発明第１実施形態の治具プレート１２の表面側斜視図が示されている。好ましくは、治具プレート１２はシリコンウエーハから形成され、図１に示した半導体デバイスウエーハ２と同一サイズを有している。
【００１８】
治具プレート１２の表面１２ａには半導体デバイスウエーハ２のストリート４に対応して複数のストリート１４が格子状に形成されており、ストリート１４によって区画された各領域にチップ搭載領域１６が形成されている。ストリート１４とチップ搭載領域１６で基準パターン１７を構成する。１２ｂは治具プレート１２の裏面、１８は半導体デバイスウエーハ２のノッチ８に対応したノッチである。
【００１９】
図２に示した治具プレート１２はシリコンウエーハから形成されているが、治具プレートはこれに限定されるものではなく、透明な樹脂プレート、ガラスプレート等を採用するようにしてもよい。
【００２０】
図３を参照すると、治具プレート１２の各チップ搭載領域１６上に半導体デバイスチップ２０を搭載して仮接着した状態の斜視図が示されている。ここで仮接着とは、後で容易に剥離可能な接着剤で接着された状態をいう。例えば、治具プレート１２が透明樹脂から形成されている場合には、紫外線硬化型接着剤で半導体デバイスチップ２０を治具プレート１２に仮接着する。
【００２１】
このように複数の半導体デバイスチップ２０を治具プレート１２に仮接着した後、図４に示すように、治具プレート１２を反転して治具プレート１２に仮装着された各半導体デバイスチップ２０と半導体デバイスウエーハ２の各半導体デバイス６とを対面させて、治具プレート１２を接着剤で半導体デバイスウエーハ２に貼り合わせて貼り合わせウエーハ２１を形成する。
【００２２】
この時、治具プレート１２がシリコンウエーハから形成されている場合には、治具プレート１２のノッチ１８を半導体デバイスウエーハ２のノッチ８に合わせて、治具プレート１２を半導体デバイスウエーハ２に貼り合わせるのが好ましい。
【００２３】
或いは、複数のピンを使用する他の位置決め方法を採用するようにしてもよい。治具プレート１２を透明プレートから形成した場合には、治具プレート１２を透かして半導体デバイスウエーハ２の各半導体デバイス６の形成位置を確認できる。
【００２４】
貼り合わせウエーハ２１を形成してから、貼り合わせウエーハ２１から治具プレート１２を剥離すると、図５に示すように、半導体デバイスウエーハ２の各半導体デバイス６上に半導体デバイスチップ２０が接着された積層ウエーハ２３を得ることができる。
【００２５】
治具プレート１２として透明樹脂、ガラス等からなる透明プレートを採用し、治具プレート１２のチップ搭載領域１６上に半導体デバイスチップ２０を搭載して紫外線硬化型接着剤で接着した場合には、貼り合わせウエーハ２１の透明な治具プレート１２側から紫外線を照射して、紫外線硬化型接着剤の接着力を低減してから、治具プレート１２を貼り合わせウエーハ２１から剥離するようにする。
【００２６】
図６（Ａ）を参照すると、本発明第２実施形態の治具プレート２２の平面図が示されている。本実施形態の治具プレート２２は基準パターンとしての目盛線２４がその表面に形成されている。
【００２７】
治具プレート２２上に複数の半導体デバイスチップ２０を搭載するには、例えばチップ搭載ロボットの撮像装置で治具プレート２２を撮像し、目盛線２４に基づいてチップ搭載ロボットが予め記憶している半導体デバイスウエーハ２の半導体デバイス６に対応する位置に、図６（Ｂ）に示すように、半導体デバイスチップ２０を搭載して仮接着する。２５は半導体デバイスウエーハ２のストリート４に対応する領域である。
【００２８】
図７（Ａ）を参照すると、本発明第３実施形態の治具プレート２６の平面図が示されている。本実施形態の治具プレート２６には、治具プレート２６の外周に互いに９０度離間した基準パターンとしての４個のアライメントマーク２８が形成されている。
【００２９】
治具プレート２６上に複数の半導体デバイスチップ２０を搭載するには、図６に示した第２実施形態と同様に、チップ搭載ロボットの撮像装置で治具プレート２６を撮像し、アライメントマーク２８に基づいて、予め記憶している半導体デバイスウエーハ２の半導体デバイス６の位置に対応するように、図７（Ｂ）に示すように、チップ搭載ロボットが治具プレート２６上に複数の半導体デバイスチップ２０を搭載し、接着剤で仮接着する。２９は半導体デバイスウエーハ２のストリート４に対応する領域である。
【００３０】
上述した各実施形態の治具プレート１２，２２,２６は、半導体デバイスウエーハ２の分割予定ライン４に対応して所定の角度及び所定の位置関係を有する基準パターン１７,２４,２８を有するため、半導体デバイスウエーハ２の各半導体デバイス６に対応させて治具プレート上に複数の半導体デバイスチップ２０を容易に配設して仮接着することができる。
【符号の説明】
【００３１】
２ 半導体デバイスウエーハ
４ 分割予定ライン（ストリート）
６ 半導体デバイス
８ ノッチ
１２ 治具プレート
１６ チップ搭載領域
１７ 基準パターン
１８ ノッチ
２０ 半導体デバイスチップ
２１ 貼り合わせウエーハ
２２，２６ 治具プレート
２３ 積層ウエーハ
２４ 目盛線
２８ アライメントマーク
【特許請求の範囲】
【請求項１】
交差する複数の分割予定ラインで区画された各領域に第１半導体デバイスが形成された半導体デバイスウエーハの該各第１半導体デバイス上に、表面に第２半導体デバイスが形成された半導体デバイスチップを積層する際に使用する治具プレートであって、
該半導体デバイスウエーハの該分割予定ラインに対応した基準パターンを表面に有していることを特徴とする治具プレート。
【請求項２】
請求項１記載の治具プレートを使用した半導体デバイスチップの積層方法であって、
該治具プレートの該基準パターンを基に、該治具プレート表面に複数の半導体デバイスチップを該半導体デバイスウエーハの該分割予定ラインで区画された各領域に対応させた状態で配設する配設ステップと、
該複数の半導体デバイスチップが配設された該治具プレートを反転して、該治具プレートの該半導体デバイスチップと該半導体デバイスウエーハの該第１半導体デバイスとを対面させて貼り合わせる貼り合わせウエーハ形成ステップと、
該貼り合わせウエーハから該治具プレートを除去する治具プレート除去ステップと、
を具備したことを特徴とする半導体デバイスチップの積層方法。
【請求項１】
交差する複数の分割予定ラインで区画された各領域に第１半導体デバイスが形成された半導体デバイスウエーハの該各第１半導体デバイス上に、表面に第２半導体デバイスが形成された半導体デバイスチップを積層する際に使用する治具プレートであって、
該半導体デバイスウエーハの該分割予定ラインに対応した基準パターンを表面に有していることを特徴とする治具プレート。
【請求項２】
請求項１記載の治具プレートを使用した半導体デバイスチップの積層方法であって、
該治具プレートの該基準パターンを基に、該治具プレート表面に複数の半導体デバイスチップを該半導体デバイスウエーハの該分割予定ラインで区画された各領域に対応させた状態で配設する配設ステップと、
該複数の半導体デバイスチップが配設された該治具プレートを反転して、該治具プレートの該半導体デバイスチップと該半導体デバイスウエーハの該第１半導体デバイスとを対面させて貼り合わせる貼り合わせウエーハ形成ステップと、
該貼り合わせウエーハから該治具プレートを除去する治具プレート除去ステップと、
を具備したことを特徴とする半導体デバイスチップの積層方法。
【図１】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【公開番号】特開２０１２−１３４２３３（Ｐ２０１２−１３４２３３Ａ）
【公開日】平成２４年７月１２日（２０１２．７．１２）
【国際特許分類】
【出願番号】特願２０１０−２８３２８３（Ｐ２０１０−２８３２８３）
【出願日】平成２２年１２月２０日（２０１０．１２．２０）
【出願人】（０００１３４０５１）株式会社ディスコ (2,397)
【Ｆターム（参考）】
【公開日】平成２４年７月１２日（２０１２．７．１２）
【国際特許分類】
【出願日】平成２２年１２月２０日（２０１０．１２．２０）
【出願人】（０００１３４０５１）株式会社ディスコ (2,397)
【Ｆターム（参考）】
[ Back to top ]