波形生成回路
【課題】 波形生成回路から発生されるノイズを低減する。
【解決手段】 波形生成回路では、ＭＯＳＦＥＴ１１固有の電気的特性として、ＭＯＳＦＥＴ１１のゲートに印加される電圧と出力電流との特性を利用して、ＭＯＳＦＥＴのゲートに電圧を連続的に印加することにより、出力電流の波形が正弦波となるように構成されている。このため、連続的な正弦波（出力電流）を生成することができる。したがって、波形生成回路により生成される正弦波の波形が、複数の直線が組み合わされた形状ではなく、連続した滑らかなものとなるので、波形生成回路から発生されるノイズを低減することができる。
【解決手段】 波形生成回路では、ＭＯＳＦＥＴ１１固有の電気的特性として、ＭＯＳＦＥＴ１１のゲートに印加される電圧と出力電流との特性を利用して、ＭＯＳＦＥＴのゲートに電圧を連続的に印加することにより、出力電流の波形が正弦波となるように構成されている。このため、連続的な正弦波（出力電流）を生成することができる。したがって、波形生成回路により生成される正弦波の波形が、複数の直線が組み合わされた形状ではなく、連続した滑らかなものとなるので、波形生成回路から発生されるノイズを低減することができる。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、外部から入力される波形生成指令に基づいて正弦波を生成する波形生成回路に関する。
【背景技術】
【０００２】
従来、波形生成回路として、スイッチング素子、スイッチング素子がオンされた場合にその素子に流れる出力電流を監視する監視回路、及び、監視回路による監視結果に基づいて、出力電流の波形が正弦波となるように、出力電流の傾き（変化の割合）を段階的に切り替える出力電流制御回路等を備えたものが知られている（例えば、特許文献１参照）。
【先行技術文献】
【特許文献】
【０００３】
【特許文献１】特開２００４−２８９５９７号公報
【発明の概要】
【発明が解決しようとする課題】
【０００４】
しかしながら、特許文献１に記載の波形生成回路では、出力電流の傾きを段階的に切り替えているので、この波形生成回路により生成される正弦波の波形が、複数の直線が組み合わされた形状となり、出力電流の傾きが切り替わる部分（角）の各々がノイズとなってしまう。
【０００５】
本発明は、上記点に鑑みなされたものであり、波形生成回路から発生されるノイズを低減することを目的とする。
【課題を解決するための手段】
【０００６】
上記目的を達成するためになされた請求項１に記載の発明は、外部から入力される波形生成指令に基づいて正弦波を生成する波形生成回路であって、直流電源にドレインが接続され、ゲートに電圧が印加された場合に、ドレインからソースへ出力電流を流すＭＯＳＦＥＴと、波形生成指令が入力された場合に、ＭＯＳＦＥＴのゲートに電圧を印加する印加手段とを備える。
【０００７】
そして、印加手段は、ＭＯＳＦＥＴのゲートに印加される電圧と出力電流との特性を利用して、ＭＯＳＦＥＴのゲートに電圧を連続的に印加することにより、出力電流の波形が正弦波となるように構成されている。
【０００８】
つまり、ＭＯＳＦＥＴには、固有の電気的特性があるので、請求項１に記載の発明では、この電気的特性として、ＭＯＳＦＥＴのゲートに印加される電圧と出力電流との特性を利用し、出力電流の波形が正弦波となるように、ゲートに印加される電圧を連続的に変化させるようにしている。このため、連続的な正弦波（出力電流）を生成することができる。
【０００９】
したがって、請求項１に記載の発明によれば、波形生成回路により生成される正弦波の波形が、複数の直線が組み合わされた形状ではなく、連続した滑らかなものとなるので、波形生成回路から発生されるノイズを低減することができる。
【００１０】
また、請求項２に記載の発明は、ＭＯＳＦＥＴのゲートに一端が接続され、他端がＭＯＳＦＥＴのソースに接続されたコンデンサを備えたことを特徴としている。
つまり、コンデンサには、電流が流れた場合に電荷を蓄積する性質があるので、請求項２に記載の発明では、このコンデンサの性質を利用することで、ＭＯＳＦＥＴのゲートに電圧が印加される際に、その電圧値が急激に上昇することを抑制することができる。したがって、出力電流の変化の割合を抑制することができるので、出力電流の波形を更に滑らかにすることができる。
【００１１】
また、このコンデンサの静電容量をＭＯＳＦＥＴの寄生容量よりも大きな容量にすれば、ＭＯＳＦＥＴの個体バラツキによる影響を低減することができる。
また、請求項３に記載の発明は、印加手段によりゲートに対して電圧が印加されている場合に、その電圧よりも高い電圧を、ゲートに印加する高電圧印加手段を備えたことを特徴とする。
【００１２】
これによれば、印加手段に加えて、高電圧印加手段もＭＯＳＦＥＴのゲートに電圧を印加するので、ゲートに印加される電圧の上昇が収束するまでの期間を短縮することができる。したがって、ゲートへの電圧の印加によるＭＯＳＦＥＴの発熱を低減することができる。
【００１３】
ところで、ＭＯＳＦＥＴは、一般に、ゲートに電圧が印加されたとしても、その電圧が所定値に到達しなければ出力電流を流さないので、請求項１〜３の何れかに記載の発明は、請求項４に記載のように構成されているとよい。
【００１４】
すなわち、請求項４に記載の発明は、印加手段によりゲートに対する電圧の印加が開始されてから、ゲートの電圧が所定値に到達するまでの間、ゲートに対して電圧を印加する期間電圧印加手段を備えたことを特徴とする。
【００１５】
これによれば、印加手段によりゲートに対する電圧の印加が開始されたときに、印加手段に加えて、期間電圧印加手段もＭＯＳＦＥＴのゲートに電圧を印加するので、ゲートに印加される電圧を、ＭＯＳＦＥＴが出力電流を流すことが可能な電圧まで早く上昇させることができる。
【００１６】
このため、波形生成指令が入力されてから出力電流が流れ始めるまでの期間を短縮することができるので、正弦波生成の応答性を向上させることができる。
【図面の簡単な説明】
【００１７】
【図１】第１実施形態の波形生成回路の構成を表す構成図である。
【図２】第１実施形態のＭＯＳＦＥＴの電気的特性を説明する説明図である。
【図３】第１実施形態のＭＯＳＦＥＴの電気的特性を説明する説明図である。
【図４】第１実施形態の作用を説明する説明図である。
【図５】第１実施形態の作用を説明する説明図である。
【図６】第２実施形態の波形生成回路の構成を表す構成図である。
【図７】第２実施形態のＭＯＳＦＥＴのゲートに印加される電圧の波形を説明する説明図である。
【図８】第３実施形態の波形生成回路の構成を表す構成図である。
【図９】第３実施形態の波形生成回路においてＭＯＳＦＥＴのゲートに印加される電圧の波形と、第２実施形態の波形生成回路においてＭＯＳＦＥＴのゲートに印加される電圧の波形との違いを説明する説明図である。
【発明を実施するための形態】
【００１８】
以下に本発明の実施形態を図面と共に説明する。
（第１実施形態）
１．波形生成回路の全体構成
図１は、第１実施形態の波形生成回路の構成を表す構成図である。なお、波形生成回路は、車両のランプの減光制御や通信制御などに用いられ、外部から入力されるＰＷＭ信号に基づいて正弦波を生成するものである。
【００１９】
図１に示すように、波形生成回路は、ＭＯＳＦＥＴ１１、ＭＯＳＦＥＴ１１のゲートに一端が接続され、他端がＭＯＳＦＥＴ１１のソースに接続されたコンデンサＣ１、コンデンサＣ１の充電を行うための充電回路１３、及び、コンデンサＣ１に充電された電荷を放電させるための放電回路１５等を有して構成されている。
【００２０】
なお、本実施形態のコンデンサＣ１は、ＭＯＳＦＥＴ１１の寄生容量よりも大きな静電容量を有するものが用いられている。
ＭＯＳＦＥＴ１１のドレインには直流電源１（本実施形態では、１２［Ｖ］）が接続され、ＭＯＳＦＥＴ１１のソースは負荷３を介して接地されており、ＭＯＳＦＥＴ１１のゲートには、充電回路１３及び放電回路１５が接続されている。そして、このＭＯＳＦＥＴ１１は、ゲートに電圧が印加された場合に、ドレインからソースへ出力電流ＩDを流す。
【００２１】
充電回路１３及び放電回路１５には、ＰＷＭ信号が入力されるように構成されており、充電回路１３及び放電回路１５は、ＰＷＭ信号に基づいて、ＭＯＳＦＥＴ１１のゲートに電圧を印加するようにされている。
【００２２】
充電回路１３は、トランジスタＴ１，Ｔ２、及び、抵抗Ｒ１〜Ｒ５等を有して構成されている。
トランジスタＴ１は、ｐｎｐ型トランジスタであり、このトランジスタＴ１のエミッタには直流電源２（本実施形態では、直流電源１の電圧＋１２［Ｖ］）が接続されている。また、トランジスタＴ１のコレクタには、抵抗Ｒ１を介してＭＯＳＦＥＴ１１のゲートが接続されており、トランジスタＴ１のベースには、抵抗Ｒ２を介してトランジスタＴ２のコレクタに接続されている。また、トランジスタＴ１のエミッタとベースとは抵抗Ｒ３を介して接続されている。
【００２３】
トランジスタＴ２は、ｎｐｎ型トランジスタであり、このトランジスタＴ２のエミッタは接地されている。また、トランジスタＴ２のベースには、抵抗Ｒ４を介してＰＷＭ信号の入力端子４が接続されており、トランジスタＴ２のエミッタとベースとは抵抗Ｒ５を介して接続されている。
【００２４】
放電回路１５は、トランジスタＴ３〜Ｔ７、及び、抵抗Ｒ６〜Ｒ１１等を有して構成されている。
トランジスタＴ３はｐｎｐ型トランジスタであり、このトランジスタＴ３のエミッタには、抵抗Ｒ６を介して直流電源２が接続されている。また、トランジスタＴ３のコレクタには、トランジスタＴ４のコレクタが接続されており、トランジスタＴ３のベースには、トランジスタＴ５のコレクタが接続されている。
【００２５】
トランジスタＴ４はｎｐｎ型トランジスタであり、このトランジスタＴ４のエミッタは接地されており、トランジスタＴ４のベースは、トランジスタＴ６のベースに接続されている。また、トランジスタＴ４のコレクタとベースとは接続されている。
【００２６】
トランジスタＴ５はｎｐｎ型トランジスタであり、このトランジスタＴ５のエミッタは抵抗Ｒ８を介して接地されており、トランジスタＴ５のベースは、充電回路１３の抵抗Ｒ１とＭＯＳＦＥＴ１１のゲートとの接続点に接続されている。
【００２７】
トランジスタＴ６はｎｐｎ型トランジスタであり、このトランジスタＴ６のコレクタは、抵抗Ｒ９を介して、トランジスタＴ５のベースとＭＯＳＦＥＴ１１のゲートとの接続点に接続されている。また、トランジスタＴ６のエミッタは接地されている。
【００２８】
トランジスタＴ７はｎｐｎ型トランジスタであり、このトランジスタＴ７のコレクタは、トランジスタＴ４のベースとトランジスタＴ６のベースとの接続点に接続されている。また、トランジスタＴ７のエミッタは、接地されており、トランジスタＴ７のベースは、抵抗Ｒ１０を介して、ＰＷＭ信号の入力端子４と抵抗Ｒ４との接続点に接続されている。また、トランジスタＴ７のベースとエミッタとは抵抗Ｒ１１を介して接続されている。
【００２９】
また、本実施形態において、抵抗Ｒ１と抵抗Ｒ６とは、同一のもの（抵抗値が等しいもの）が用いられている。
そして、本実施形態では、充電回路１３の抵抗Ｒ１とコンデンサＣ１とにより直列ＲＣ回路が構成され、この抵抗Ｒ１とコンデンサＣ１とから決まる時定数によって、出力電流ＩDの波形が正弦波となるように、ＭＯＳＦＥＴ１１のゲートに電圧を連続的に印加するようにされている。
【００３０】
以下、抵抗Ｒ１の抵抗値の設定方法について、図２〜図４を用いて説明する。
図２は、ＭＯＳＦＥＴ１１の電気的特性として、ドレイン−ソース間の電圧ＶDSとゲート−ソース間の電圧ＶGSとドレイン−ソース間に流れる電流（出力電流）ＩDとの関係を表すグラフである。また、図３は、ＭＯＳＦＥＴ１１の電気的特性として、ソースに印加される電圧ＶSと時間との関係を表すグラフである。
【００３１】
図２に示すように、ＭＯＳＦＥＴ１１は、ドレイン−ソース間の電圧ＶDSに比例して出力電流ＩDが増加するが、出力電流ＩDが所定の電流値に到達すると出力電流ＩDの増加が止まり、横ばいになるという特性を有している。また、出力電流ＩDの増加が横ばいになる電流値は、ゲート−ソース間の電圧ＶGSが大きくなるほど大きくなる。
【００３２】
そして、図２の一点鎖線に示すように、ゲート−ソース間の電圧ＶGSが一定の割合で増加すると想定した場合、ソースに印加される電圧ＶS（延いては出力電流ＩD）は、図３の実線に示す波形を描くことになる。
【００３３】
そして、図３の実線に示す波形の単位時間における変化の割合と、図３の点線に示す正弦波との比を求め、その比の分だけ、電圧ＶSに到達する時間が短縮するように、図３の実線に示す波形を変形させれば、出力電流ＩDを正弦波に近似させることができる。
【００３４】
そして、電圧ＶSに到達する時間は、直列ＲＣ回路の時定数によって変更することが可能なので、本実施形態では、充電回路１３の抵抗Ｒ１とコンデンサＣ１とにより直列ＲＣ回路を構成し、その抵抗Ｒ１の抵抗値を適宜設定することにより、上記比の分だけ、電圧ＶSに到達する時間を短縮させることで、出力電流ＩDの波形が正弦波となるようにしている。
【００３５】
以上のように、本実施形態では、ＭＯＳＦＥＴ１１のゲートに印加される電圧（すなわち、ゲート−ソース間の電圧ＶGS）と出力電流ＩDとの特性を利用して、ＭＯＳＦＥＴ１１のゲートに電圧を連続的に印加することにより、出力電流ＩDの波形が正弦波となるように構成されている。
【００３６】
２．波形生成回路の特徴的作動
以上説明した波形生成回路では、入力端子４にＰＷＭ信号のＨｉが入力されると、充電回路１３のトランジスタＴ１，Ｔ２がオンされるので、ＭＯＳＦＥＴ１１のゲートに電圧が印加されると共に、コンデンサＣ１に電荷が蓄積（充電）される。
【００３７】
なお、このＰＷＭ信号のＨｉが入力された状態では、放電回路１５のトランジスタＴ３，Ｔ５，Ｔ７もオンされる。また、ＰＷＭ信号のＨｉが入力されると、ゲート−ソース間の電圧ＶGSは、一定の割合ではなく、図４に示す曲線を描くように上昇していく。
【００３８】
そして、このとき、ＭＯＳＦＥＴ１１のゲートに流れる電流（コンデンサＣ１に流れる電流）は、図５（ａ）に示すように、徐々に減衰していき、やがてコンデンサＣ１の充電が完了すると、電流が流れなくなる。
【００３９】
その後、ＰＷＭ信号のＬｏが入力されると、充電回路１３のトランジスタＴ１，Ｔ２、及び、放電回路１５のトランジスタＴ７がオフされる。このとき放電回路１５のトランジスタＴ３〜Ｔ６がオンしており、コンデンサＣ１に蓄積された電荷が放電される。
【００４０】
これにより、コンデンサＣ１から電流が流れる（ＭＯＳＦＥＴ１１のゲートに電流が流れる）が、抵抗Ｒ６と抵抗Ｒ１とは同一のものであるので、ＭＯＳＦＥＴ１１のゲートに流れる電流は、図５（ｂ）に示すように、図５（ａ）と同じ曲線を描きながら徐々に減衰していく。
【００４１】
つまり、放電回路１５の抵抗Ｒ６と充電回路の抵抗Ｒ１とは同一のものであるので、ＭＯＳＦＥＴ１１のゲートに印加されている電圧と、トランジスタＴ３のエミッタに印加されている電圧とが同一となる。これにより、充電回路１３の充電時にコンデンサＣ１に流れる電流の波形と、放電回路１５の放電時にコンデンサＣ１から放電される電流の波形とが同一となる。
【００４２】
その後、コンデンサＣ１に蓄積された電荷が全て放電されると、放電回路１５のトランジスタＴ３〜Ｔ６がオフされる。
以上のように、ＰＷＭ信号のＨｉが入力されることによりＭＯＳＦＥＴ１１のゲートに電流が流れてから、ＰＷＭ信号のＬｏが入力されることによりＭＯＳＦＥＴ１１のゲートに電流が流れなくなるまでの間に、正弦波の出力電流ＩDが流れることとなる。
【００４３】
３．本実施形態に係る波形生成回路の特徴
本実施形態では、ＭＯＳＦＥＴ１１固有の電気的特性として、ＭＯＳＦＥＴ１１のゲートに印加される電圧と出力電流ＩDとの特性を利用し、図４に示すように、ＭＯＳＦＥＴ１１のゲートに電圧を連続的に印加することにより、出力電流ＩDの波形が正弦波となるように構成されている。このため、連続的な正弦波（出力電流ＩD）を生成することができる。
【００４４】
したがって、本実施形態によれば、波形生成回路により生成される正弦波の波形が、複数の直線が組み合わされた形状ではなく、連続した滑らかなものとなるので、波形生成回路から発生されるノイズを低減することができる。
【００４５】
また、本実施形態では、出力電流ＩDを監視する監視回路（フィードバック回路）が必要ないので、回路規模を小さくすることができ、低コストで波形生成回路を構築することができる。
【００４６】
また、本実施形態では、コンデンサＣ１の性質を利用することで、ＭＯＳＦＥＴ１１のゲートに電圧が印加される際に、その電圧値が急激に上昇することを抑制することができる。したがって、出力電流ＩDの変化の割合を抑制することができるので、出力電流ＩDの波形を更に滑らかにすることができる。
【００４７】
また、本実施形態では、このコンデンサＣ１の静電容量をＭＯＳＦＥＴ１１の寄生容量よりも大きな容量としているので、ＭＯＳＦＥＴ１１の個体バラツキによる影響を低減することができる。
【００４８】
４．発明特定事項と実施形態との対応関係
本実施形態では、充電回路１３及び放電回路１５が特許請求の範囲に記載された印加手段に相当する。
【００４９】
（第２実施形態）
次に、第２実施形態の波形生成回路について、図６及び図７を用いて説明する。なお、図６は、第２実施形態の波形生成回路の構成を表す構成図であり、図７は、第２実施形態のＭＯＳＦＥＴ１１のゲートに印加される電圧の波形を説明する説明図である。
【００５０】
本実施形態の波形生成回路は、図６に示すように、上述した第１実施形態の波形生成回路に対して、急速充放電回路２０が設けられている。なお、図６において、図１と同じ構成については同一の符号を付しているため、詳細な説明は省略する。なお、このことは、後述の図８においても同様である。
【００５１】
急速充放電回路は、充電回路１３及び放電回路１５によりＭＯＳＦＥＴ１１のゲートに対して電圧が印加されている場合に、その電圧よりも高い電圧を、ＭＯＳＦＥＴ１１のゲートに印加するためのものであり、この急速充放電回路２０は、コンデンサＣ２、トランジスタＴ８〜Ｔ１０、ダイオードＤ１〜Ｄ３、抵抗Ｒ１２〜２１、及び、ツェナーダイオード７等を有して構成されている。
【００５２】
コンデンサＣ２の一端側は直流電源１に接続され、他端側は接地されている。
トランジスタＴ８は、ｐｎｐトランジスタであり、このトランジスタＴ８のエミッタには、直流電源１よりも電圧が高い直流電源２（本実施形態では、２４［Ｖ］）が接続されている。また、トランジスタＴ８のコレクタには、抵抗Ｒ１２の一端側が接続されており、抵抗Ｒ１２の他端側は、抵抗Ｒ１３を介して接地されている。
【００５３】
また、抵抗Ｒ１２と抵抗Ｒ１３との接続点には、ダイオードＤ１のアノードが接続されており、ダイオードＤ１のカソードは、ＭＯＳＦＥＴ１１のゲートに接続されている。また、トランジスタＴ８のベースとエミッタとは、抵抗Ｒ１４を介して接続されている。
【００５４】
トランジスタＴ８のベースは、抵抗Ｒ１５を介してトランジスタＴ９のコレクタに接続されている。トランジスタＴ９は、ｎｐｎトランジスタであり、このトランジスタＴ９のエミッタは接地されている。また、トランジスタＴ９のベースとエミッタとは抵抗Ｒ１６を介して接続されており、トランジスタＴ９のベースは、抵抗Ｒ１７の一端側に接続されている。
【００５５】
抵抗Ｒ１７の他端側は、抵抗Ｒ１８を介してトランジスタＴ１０のコレクタに接続されている。抵抗Ｒ１７と抵抗Ｒ１８との接続点には、ダイオードＤ２のアノードが接続されており、ダイオードＤ２のカソードは、ＰＷＭ信号の入力端子４に接続されている。
【００５６】
トランジスタＴ１０は、ｐｎｐトランジスタであり、このトランジスタＴ１０のベースとエミッタとは抵抗Ｒ１９を介して接続されている。
また、トランジスタＴ９のエミッタには、ダイオードＤ３のカソードが接続されており、ダイオードＤ３のアノードは、ダイオードＤ１とＭＯＳＦＥＴ１１との接続点に接続されている。
【００５７】
トランジスタＴ１０のベースには、抵抗Ｒ２０の一端側が接続されており、抵抗Ｒ２０の他端側は、抵抗Ｒ２１の一端側が接続されている。また、抵抗Ｒ２１の他端側は、直流電源２とトランジスタＴ８のエミッタとの接続点に接続されており、抵抗Ｒ２０と抵抗Ｒ２１との接続点には、ツェナーダイオード７のカソードが接続されている。ツェナーダイオード７のアノードは、直流電源１とコンデンサＣ２との接続点に接続されている。
【００５８】
以上のような構成の急速充放電回路２０では、図７に示すように、ＭＯＳＦＥＴのゲートに印加される電圧が所定値（本実施形態では、約１２〜１５［Ｖ］）に到達する時刻ｔ１にて、トランジスタＴ１０がオンされる。
【００５９】
これにより、トランジスタＴ８，Ｔ９がオンされ、直流電源１よりも高い電圧（直流電源２）からＭＯＳＦＥＴ１１のゲート及びコンデンサＣ１に電流が流れることとなるので、ＭＯＳＦＥＴ１１のゲートに印加される電圧は、急激に上昇することとなる。
【００６０】
一方、時刻ｔ２にて、ＰＷＭ信号のＬｏが入力されると、トランジスタＴ８〜Ｔ１０がオフされるので、直流電源２からＭＯＳＦＥＴ１１のゲート及びコンデンサＣ１に電流が流れなくなる。
【００６１】
以上説明した本実施形態によれば、充電回路１３及び放電回路１５に加えて、急速充放電回路２０もＭＯＳＦＥＴ１１のゲートに電圧を印加するので、ＭＯＳＦＥＴ１１のゲートに印加される電圧の上昇が収束するまでの期間を短縮することができる。したがって、ＭＯＳＦＥＴ１１のゲートへの電圧の印加によるＭＯＳＦＥＴ１１の発熱を低減することができる。
【００６２】
なお、本実施形態では、急速充放電回路２０が特許請求の範囲に記載された高電圧印加手段に相当する。
（第３実施形態）
次に、第３実施形態の波形生成回路について、図８及び図９を用いて説明する。なお、図８は、第３実施形態の波形生成回路の構成を表す構成図であり、図９は、第３実施形態の波形生成回路においてＭＯＳＦＥＴ１１のゲートに印加される電圧の波形と、第２実施形態の波形生成回路においてＭＯＳＦＥＴ１１のゲートに印加される電圧の波形との違いを説明する説明図である。
【００６３】
本実施形態の波形生成回路は、図８に示すように、上述した第２実施形態の充放電回路２０に対して、充電回路１３及び放電回路１５によりＭＯＳＦＥＴ１１のゲートに対する電圧の印加が開始されてから、ＭＯＳＦＥＴ１１のゲートの電圧が所定値に到達するまでの間、ＭＯＳＦＥＴ１１のゲートに対して電圧を印加するようにされている。
【００６４】
具体的に説明すると、本実施形態の急速充放電回路３０は、第２実施形態の急速充放電回路２０に対して、抵抗２２，２３、ダイオードＤ４，Ｄ５、及び、ツェナーダイオード９が、新たに設けられている。
【００６５】
そして、抵抗Ｒ２２の一端側は、ツェナーダイオード７と直流電源１との接続点に接続され、抵抗Ｒ２２の他端側は、アノードが接地されたツェナーダイオード９のカソードに接続されている。
【００６６】
また、ツェナーダイオード９と抵抗Ｒ２２の接続点には、抵抗Ｒ２３の一端側が接続されており、抵抗Ｒ２３の他端側は、ダイオードＤ４のアノードに接続されている。ダイオードＤ４のカソードは、抵抗Ｒ１２と抵抗Ｒ１３との接続点に接続されている。
【００６７】
また、抵抗２３とダイオードＤ４との接続点には、ダイオードＤ５のアノードが接続されており、ダイオードＤ５のカソードは、ＰＷＭ信号の入力端子４に接続されている。
以上のような構成の急速充放電回路３０では、図９（ａ）に示すように、時刻ｔ３にて、ＰＷＭ信号のＨｉが波形生成回路に入力されると、急速充放電回路３０からＭＯＳＦＥＴ１１のゲート及びコンデンサＣ１に電流が流れる、すなわち直流電源１からＭＯＳＦＥＴ１１のゲート及びコンデンサＣ１に電流が流れるので、ＭＯＳＦＥＴ１１のゲートに印加される電圧は、急激に上昇することとなる。
【００６８】
そして、時刻ｔ３から所定期間だけ経過した時刻ｔ４にて、ＭＯＳＦＥＴ１１のゲートの電圧が所定値に達すると、出力電流ＩDが流れ始め、かつ、急速充放電回路３０からＭＯＳＦＥＴ１１及びコンデンサＣ１への電流が流れなくなる。これにより、ＰＷＭ信号のＨｉが入力されてから出力電流ＩDが流れ始めるまでの期間（＝ｔ４−ｔ３）は、上記第２実施形態における上記期間Ｔ（図９（ｂ）参照）に比べて短縮される。
【００６９】
以上説明した本実施形態によれば、ＰＷＭ信号のＨｉが入力されたときに、充電回路１３に加えて、急速充放電回路３０もＭＯＳＦＥＴ１１のゲートに電圧を印加するので、ＭＯＳＦＥＴ１１のゲートに印加される電圧を、ＭＯＳＦＥＴ１１が出力電流ＩDを流すことが可能な電圧まで早く上昇させることができる。
【００７０】
このため、ＰＷＭ信号のＨｉが入力されてから出力電流ＩDが流れ始めるまでの期間を短縮することができるので、正弦波生成の応答性を向上させることができる。
なお、本実施形態では、急速充放電回路３０が特許請求の範囲に記載された期間電圧印加手段に相当する。
【００７１】
（その他の実施形態）
本発明は、特許請求の範囲に記載された発明の趣旨に合致するものであればよく、上述の実施形態に限定されるものではない。
【００７２】
上記各実施形態では、コンデンサＣ１を設けていたが、本発明はこれに限定されるものではなく、コンデンサＣ１を設けなくてもよい。
また、上記各実施形態では、抵抗Ｒ１及び抵抗Ｒ６を設けることで、出力電流ＩDの波形が正弦波となるようにしていたが、本発明はこれに限定されるものではなく、例えば、ＣＰＵがＭＯＳＦＥＴ１１に印加される電圧を連続的に制御することで、出力電流ＩDの波形が正弦波となるようにしてもよい。
【符号の説明】
【００７３】
１，２…直流電源、７，９…ツェナーダイオード、１３…充電回路、１５…放電回路、２０…急速充放電回路、３０…急速充放電回路、Ｃ１，Ｃ２…コンデンサ、Ｄ１〜Ｄ５…ダイオード、Ｒ１〜Ｒ２３、Ｔ１〜Ｔ１０…トランジスタ。
【技術分野】
【０００１】
本発明は、外部から入力される波形生成指令に基づいて正弦波を生成する波形生成回路に関する。
【背景技術】
【０００２】
従来、波形生成回路として、スイッチング素子、スイッチング素子がオンされた場合にその素子に流れる出力電流を監視する監視回路、及び、監視回路による監視結果に基づいて、出力電流の波形が正弦波となるように、出力電流の傾き（変化の割合）を段階的に切り替える出力電流制御回路等を備えたものが知られている（例えば、特許文献１参照）。
【先行技術文献】
【特許文献】
【０００３】
【特許文献１】特開２００４−２８９５９７号公報
【発明の概要】
【発明が解決しようとする課題】
【０００４】
しかしながら、特許文献１に記載の波形生成回路では、出力電流の傾きを段階的に切り替えているので、この波形生成回路により生成される正弦波の波形が、複数の直線が組み合わされた形状となり、出力電流の傾きが切り替わる部分（角）の各々がノイズとなってしまう。
【０００５】
本発明は、上記点に鑑みなされたものであり、波形生成回路から発生されるノイズを低減することを目的とする。
【課題を解決するための手段】
【０００６】
上記目的を達成するためになされた請求項１に記載の発明は、外部から入力される波形生成指令に基づいて正弦波を生成する波形生成回路であって、直流電源にドレインが接続され、ゲートに電圧が印加された場合に、ドレインからソースへ出力電流を流すＭＯＳＦＥＴと、波形生成指令が入力された場合に、ＭＯＳＦＥＴのゲートに電圧を印加する印加手段とを備える。
【０００７】
そして、印加手段は、ＭＯＳＦＥＴのゲートに印加される電圧と出力電流との特性を利用して、ＭＯＳＦＥＴのゲートに電圧を連続的に印加することにより、出力電流の波形が正弦波となるように構成されている。
【０００８】
つまり、ＭＯＳＦＥＴには、固有の電気的特性があるので、請求項１に記載の発明では、この電気的特性として、ＭＯＳＦＥＴのゲートに印加される電圧と出力電流との特性を利用し、出力電流の波形が正弦波となるように、ゲートに印加される電圧を連続的に変化させるようにしている。このため、連続的な正弦波（出力電流）を生成することができる。
【０００９】
したがって、請求項１に記載の発明によれば、波形生成回路により生成される正弦波の波形が、複数の直線が組み合わされた形状ではなく、連続した滑らかなものとなるので、波形生成回路から発生されるノイズを低減することができる。
【００１０】
また、請求項２に記載の発明は、ＭＯＳＦＥＴのゲートに一端が接続され、他端がＭＯＳＦＥＴのソースに接続されたコンデンサを備えたことを特徴としている。
つまり、コンデンサには、電流が流れた場合に電荷を蓄積する性質があるので、請求項２に記載の発明では、このコンデンサの性質を利用することで、ＭＯＳＦＥＴのゲートに電圧が印加される際に、その電圧値が急激に上昇することを抑制することができる。したがって、出力電流の変化の割合を抑制することができるので、出力電流の波形を更に滑らかにすることができる。
【００１１】
また、このコンデンサの静電容量をＭＯＳＦＥＴの寄生容量よりも大きな容量にすれば、ＭＯＳＦＥＴの個体バラツキによる影響を低減することができる。
また、請求項３に記載の発明は、印加手段によりゲートに対して電圧が印加されている場合に、その電圧よりも高い電圧を、ゲートに印加する高電圧印加手段を備えたことを特徴とする。
【００１２】
これによれば、印加手段に加えて、高電圧印加手段もＭＯＳＦＥＴのゲートに電圧を印加するので、ゲートに印加される電圧の上昇が収束するまでの期間を短縮することができる。したがって、ゲートへの電圧の印加によるＭＯＳＦＥＴの発熱を低減することができる。
【００１３】
ところで、ＭＯＳＦＥＴは、一般に、ゲートに電圧が印加されたとしても、その電圧が所定値に到達しなければ出力電流を流さないので、請求項１〜３の何れかに記載の発明は、請求項４に記載のように構成されているとよい。
【００１４】
すなわち、請求項４に記載の発明は、印加手段によりゲートに対する電圧の印加が開始されてから、ゲートの電圧が所定値に到達するまでの間、ゲートに対して電圧を印加する期間電圧印加手段を備えたことを特徴とする。
【００１５】
これによれば、印加手段によりゲートに対する電圧の印加が開始されたときに、印加手段に加えて、期間電圧印加手段もＭＯＳＦＥＴのゲートに電圧を印加するので、ゲートに印加される電圧を、ＭＯＳＦＥＴが出力電流を流すことが可能な電圧まで早く上昇させることができる。
【００１６】
このため、波形生成指令が入力されてから出力電流が流れ始めるまでの期間を短縮することができるので、正弦波生成の応答性を向上させることができる。
【図面の簡単な説明】
【００１７】
【図１】第１実施形態の波形生成回路の構成を表す構成図である。
【図２】第１実施形態のＭＯＳＦＥＴの電気的特性を説明する説明図である。
【図３】第１実施形態のＭＯＳＦＥＴの電気的特性を説明する説明図である。
【図４】第１実施形態の作用を説明する説明図である。
【図５】第１実施形態の作用を説明する説明図である。
【図６】第２実施形態の波形生成回路の構成を表す構成図である。
【図７】第２実施形態のＭＯＳＦＥＴのゲートに印加される電圧の波形を説明する説明図である。
【図８】第３実施形態の波形生成回路の構成を表す構成図である。
【図９】第３実施形態の波形生成回路においてＭＯＳＦＥＴのゲートに印加される電圧の波形と、第２実施形態の波形生成回路においてＭＯＳＦＥＴのゲートに印加される電圧の波形との違いを説明する説明図である。
【発明を実施するための形態】
【００１８】
以下に本発明の実施形態を図面と共に説明する。
（第１実施形態）
１．波形生成回路の全体構成
図１は、第１実施形態の波形生成回路の構成を表す構成図である。なお、波形生成回路は、車両のランプの減光制御や通信制御などに用いられ、外部から入力されるＰＷＭ信号に基づいて正弦波を生成するものである。
【００１９】
図１に示すように、波形生成回路は、ＭＯＳＦＥＴ１１、ＭＯＳＦＥＴ１１のゲートに一端が接続され、他端がＭＯＳＦＥＴ１１のソースに接続されたコンデンサＣ１、コンデンサＣ１の充電を行うための充電回路１３、及び、コンデンサＣ１に充電された電荷を放電させるための放電回路１５等を有して構成されている。
【００２０】
なお、本実施形態のコンデンサＣ１は、ＭＯＳＦＥＴ１１の寄生容量よりも大きな静電容量を有するものが用いられている。
ＭＯＳＦＥＴ１１のドレインには直流電源１（本実施形態では、１２［Ｖ］）が接続され、ＭＯＳＦＥＴ１１のソースは負荷３を介して接地されており、ＭＯＳＦＥＴ１１のゲートには、充電回路１３及び放電回路１５が接続されている。そして、このＭＯＳＦＥＴ１１は、ゲートに電圧が印加された場合に、ドレインからソースへ出力電流ＩDを流す。
【００２１】
充電回路１３及び放電回路１５には、ＰＷＭ信号が入力されるように構成されており、充電回路１３及び放電回路１５は、ＰＷＭ信号に基づいて、ＭＯＳＦＥＴ１１のゲートに電圧を印加するようにされている。
【００２２】
充電回路１３は、トランジスタＴ１，Ｔ２、及び、抵抗Ｒ１〜Ｒ５等を有して構成されている。
トランジスタＴ１は、ｐｎｐ型トランジスタであり、このトランジスタＴ１のエミッタには直流電源２（本実施形態では、直流電源１の電圧＋１２［Ｖ］）が接続されている。また、トランジスタＴ１のコレクタには、抵抗Ｒ１を介してＭＯＳＦＥＴ１１のゲートが接続されており、トランジスタＴ１のベースには、抵抗Ｒ２を介してトランジスタＴ２のコレクタに接続されている。また、トランジスタＴ１のエミッタとベースとは抵抗Ｒ３を介して接続されている。
【００２３】
トランジスタＴ２は、ｎｐｎ型トランジスタであり、このトランジスタＴ２のエミッタは接地されている。また、トランジスタＴ２のベースには、抵抗Ｒ４を介してＰＷＭ信号の入力端子４が接続されており、トランジスタＴ２のエミッタとベースとは抵抗Ｒ５を介して接続されている。
【００２４】
放電回路１５は、トランジスタＴ３〜Ｔ７、及び、抵抗Ｒ６〜Ｒ１１等を有して構成されている。
トランジスタＴ３はｐｎｐ型トランジスタであり、このトランジスタＴ３のエミッタには、抵抗Ｒ６を介して直流電源２が接続されている。また、トランジスタＴ３のコレクタには、トランジスタＴ４のコレクタが接続されており、トランジスタＴ３のベースには、トランジスタＴ５のコレクタが接続されている。
【００２５】
トランジスタＴ４はｎｐｎ型トランジスタであり、このトランジスタＴ４のエミッタは接地されており、トランジスタＴ４のベースは、トランジスタＴ６のベースに接続されている。また、トランジスタＴ４のコレクタとベースとは接続されている。
【００２６】
トランジスタＴ５はｎｐｎ型トランジスタであり、このトランジスタＴ５のエミッタは抵抗Ｒ８を介して接地されており、トランジスタＴ５のベースは、充電回路１３の抵抗Ｒ１とＭＯＳＦＥＴ１１のゲートとの接続点に接続されている。
【００２７】
トランジスタＴ６はｎｐｎ型トランジスタであり、このトランジスタＴ６のコレクタは、抵抗Ｒ９を介して、トランジスタＴ５のベースとＭＯＳＦＥＴ１１のゲートとの接続点に接続されている。また、トランジスタＴ６のエミッタは接地されている。
【００２８】
トランジスタＴ７はｎｐｎ型トランジスタであり、このトランジスタＴ７のコレクタは、トランジスタＴ４のベースとトランジスタＴ６のベースとの接続点に接続されている。また、トランジスタＴ７のエミッタは、接地されており、トランジスタＴ７のベースは、抵抗Ｒ１０を介して、ＰＷＭ信号の入力端子４と抵抗Ｒ４との接続点に接続されている。また、トランジスタＴ７のベースとエミッタとは抵抗Ｒ１１を介して接続されている。
【００２９】
また、本実施形態において、抵抗Ｒ１と抵抗Ｒ６とは、同一のもの（抵抗値が等しいもの）が用いられている。
そして、本実施形態では、充電回路１３の抵抗Ｒ１とコンデンサＣ１とにより直列ＲＣ回路が構成され、この抵抗Ｒ１とコンデンサＣ１とから決まる時定数によって、出力電流ＩDの波形が正弦波となるように、ＭＯＳＦＥＴ１１のゲートに電圧を連続的に印加するようにされている。
【００３０】
以下、抵抗Ｒ１の抵抗値の設定方法について、図２〜図４を用いて説明する。
図２は、ＭＯＳＦＥＴ１１の電気的特性として、ドレイン−ソース間の電圧ＶDSとゲート−ソース間の電圧ＶGSとドレイン−ソース間に流れる電流（出力電流）ＩDとの関係を表すグラフである。また、図３は、ＭＯＳＦＥＴ１１の電気的特性として、ソースに印加される電圧ＶSと時間との関係を表すグラフである。
【００３１】
図２に示すように、ＭＯＳＦＥＴ１１は、ドレイン−ソース間の電圧ＶDSに比例して出力電流ＩDが増加するが、出力電流ＩDが所定の電流値に到達すると出力電流ＩDの増加が止まり、横ばいになるという特性を有している。また、出力電流ＩDの増加が横ばいになる電流値は、ゲート−ソース間の電圧ＶGSが大きくなるほど大きくなる。
【００３２】
そして、図２の一点鎖線に示すように、ゲート−ソース間の電圧ＶGSが一定の割合で増加すると想定した場合、ソースに印加される電圧ＶS（延いては出力電流ＩD）は、図３の実線に示す波形を描くことになる。
【００３３】
そして、図３の実線に示す波形の単位時間における変化の割合と、図３の点線に示す正弦波との比を求め、その比の分だけ、電圧ＶSに到達する時間が短縮するように、図３の実線に示す波形を変形させれば、出力電流ＩDを正弦波に近似させることができる。
【００３４】
そして、電圧ＶSに到達する時間は、直列ＲＣ回路の時定数によって変更することが可能なので、本実施形態では、充電回路１３の抵抗Ｒ１とコンデンサＣ１とにより直列ＲＣ回路を構成し、その抵抗Ｒ１の抵抗値を適宜設定することにより、上記比の分だけ、電圧ＶSに到達する時間を短縮させることで、出力電流ＩDの波形が正弦波となるようにしている。
【００３５】
以上のように、本実施形態では、ＭＯＳＦＥＴ１１のゲートに印加される電圧（すなわち、ゲート−ソース間の電圧ＶGS）と出力電流ＩDとの特性を利用して、ＭＯＳＦＥＴ１１のゲートに電圧を連続的に印加することにより、出力電流ＩDの波形が正弦波となるように構成されている。
【００３６】
２．波形生成回路の特徴的作動
以上説明した波形生成回路では、入力端子４にＰＷＭ信号のＨｉが入力されると、充電回路１３のトランジスタＴ１，Ｔ２がオンされるので、ＭＯＳＦＥＴ１１のゲートに電圧が印加されると共に、コンデンサＣ１に電荷が蓄積（充電）される。
【００３７】
なお、このＰＷＭ信号のＨｉが入力された状態では、放電回路１５のトランジスタＴ３，Ｔ５，Ｔ７もオンされる。また、ＰＷＭ信号のＨｉが入力されると、ゲート−ソース間の電圧ＶGSは、一定の割合ではなく、図４に示す曲線を描くように上昇していく。
【００３８】
そして、このとき、ＭＯＳＦＥＴ１１のゲートに流れる電流（コンデンサＣ１に流れる電流）は、図５（ａ）に示すように、徐々に減衰していき、やがてコンデンサＣ１の充電が完了すると、電流が流れなくなる。
【００３９】
その後、ＰＷＭ信号のＬｏが入力されると、充電回路１３のトランジスタＴ１，Ｔ２、及び、放電回路１５のトランジスタＴ７がオフされる。このとき放電回路１５のトランジスタＴ３〜Ｔ６がオンしており、コンデンサＣ１に蓄積された電荷が放電される。
【００４０】
これにより、コンデンサＣ１から電流が流れる（ＭＯＳＦＥＴ１１のゲートに電流が流れる）が、抵抗Ｒ６と抵抗Ｒ１とは同一のものであるので、ＭＯＳＦＥＴ１１のゲートに流れる電流は、図５（ｂ）に示すように、図５（ａ）と同じ曲線を描きながら徐々に減衰していく。
【００４１】
つまり、放電回路１５の抵抗Ｒ６と充電回路の抵抗Ｒ１とは同一のものであるので、ＭＯＳＦＥＴ１１のゲートに印加されている電圧と、トランジスタＴ３のエミッタに印加されている電圧とが同一となる。これにより、充電回路１３の充電時にコンデンサＣ１に流れる電流の波形と、放電回路１５の放電時にコンデンサＣ１から放電される電流の波形とが同一となる。
【００４２】
その後、コンデンサＣ１に蓄積された電荷が全て放電されると、放電回路１５のトランジスタＴ３〜Ｔ６がオフされる。
以上のように、ＰＷＭ信号のＨｉが入力されることによりＭＯＳＦＥＴ１１のゲートに電流が流れてから、ＰＷＭ信号のＬｏが入力されることによりＭＯＳＦＥＴ１１のゲートに電流が流れなくなるまでの間に、正弦波の出力電流ＩDが流れることとなる。
【００４３】
３．本実施形態に係る波形生成回路の特徴
本実施形態では、ＭＯＳＦＥＴ１１固有の電気的特性として、ＭＯＳＦＥＴ１１のゲートに印加される電圧と出力電流ＩDとの特性を利用し、図４に示すように、ＭＯＳＦＥＴ１１のゲートに電圧を連続的に印加することにより、出力電流ＩDの波形が正弦波となるように構成されている。このため、連続的な正弦波（出力電流ＩD）を生成することができる。
【００４４】
したがって、本実施形態によれば、波形生成回路により生成される正弦波の波形が、複数の直線が組み合わされた形状ではなく、連続した滑らかなものとなるので、波形生成回路から発生されるノイズを低減することができる。
【００４５】
また、本実施形態では、出力電流ＩDを監視する監視回路（フィードバック回路）が必要ないので、回路規模を小さくすることができ、低コストで波形生成回路を構築することができる。
【００４６】
また、本実施形態では、コンデンサＣ１の性質を利用することで、ＭＯＳＦＥＴ１１のゲートに電圧が印加される際に、その電圧値が急激に上昇することを抑制することができる。したがって、出力電流ＩDの変化の割合を抑制することができるので、出力電流ＩDの波形を更に滑らかにすることができる。
【００４７】
また、本実施形態では、このコンデンサＣ１の静電容量をＭＯＳＦＥＴ１１の寄生容量よりも大きな容量としているので、ＭＯＳＦＥＴ１１の個体バラツキによる影響を低減することができる。
【００４８】
４．発明特定事項と実施形態との対応関係
本実施形態では、充電回路１３及び放電回路１５が特許請求の範囲に記載された印加手段に相当する。
【００４９】
（第２実施形態）
次に、第２実施形態の波形生成回路について、図６及び図７を用いて説明する。なお、図６は、第２実施形態の波形生成回路の構成を表す構成図であり、図７は、第２実施形態のＭＯＳＦＥＴ１１のゲートに印加される電圧の波形を説明する説明図である。
【００５０】
本実施形態の波形生成回路は、図６に示すように、上述した第１実施形態の波形生成回路に対して、急速充放電回路２０が設けられている。なお、図６において、図１と同じ構成については同一の符号を付しているため、詳細な説明は省略する。なお、このことは、後述の図８においても同様である。
【００５１】
急速充放電回路は、充電回路１３及び放電回路１５によりＭＯＳＦＥＴ１１のゲートに対して電圧が印加されている場合に、その電圧よりも高い電圧を、ＭＯＳＦＥＴ１１のゲートに印加するためのものであり、この急速充放電回路２０は、コンデンサＣ２、トランジスタＴ８〜Ｔ１０、ダイオードＤ１〜Ｄ３、抵抗Ｒ１２〜２１、及び、ツェナーダイオード７等を有して構成されている。
【００５２】
コンデンサＣ２の一端側は直流電源１に接続され、他端側は接地されている。
トランジスタＴ８は、ｐｎｐトランジスタであり、このトランジスタＴ８のエミッタには、直流電源１よりも電圧が高い直流電源２（本実施形態では、２４［Ｖ］）が接続されている。また、トランジスタＴ８のコレクタには、抵抗Ｒ１２の一端側が接続されており、抵抗Ｒ１２の他端側は、抵抗Ｒ１３を介して接地されている。
【００５３】
また、抵抗Ｒ１２と抵抗Ｒ１３との接続点には、ダイオードＤ１のアノードが接続されており、ダイオードＤ１のカソードは、ＭＯＳＦＥＴ１１のゲートに接続されている。また、トランジスタＴ８のベースとエミッタとは、抵抗Ｒ１４を介して接続されている。
【００５４】
トランジスタＴ８のベースは、抵抗Ｒ１５を介してトランジスタＴ９のコレクタに接続されている。トランジスタＴ９は、ｎｐｎトランジスタであり、このトランジスタＴ９のエミッタは接地されている。また、トランジスタＴ９のベースとエミッタとは抵抗Ｒ１６を介して接続されており、トランジスタＴ９のベースは、抵抗Ｒ１７の一端側に接続されている。
【００５５】
抵抗Ｒ１７の他端側は、抵抗Ｒ１８を介してトランジスタＴ１０のコレクタに接続されている。抵抗Ｒ１７と抵抗Ｒ１８との接続点には、ダイオードＤ２のアノードが接続されており、ダイオードＤ２のカソードは、ＰＷＭ信号の入力端子４に接続されている。
【００５６】
トランジスタＴ１０は、ｐｎｐトランジスタであり、このトランジスタＴ１０のベースとエミッタとは抵抗Ｒ１９を介して接続されている。
また、トランジスタＴ９のエミッタには、ダイオードＤ３のカソードが接続されており、ダイオードＤ３のアノードは、ダイオードＤ１とＭＯＳＦＥＴ１１との接続点に接続されている。
【００５７】
トランジスタＴ１０のベースには、抵抗Ｒ２０の一端側が接続されており、抵抗Ｒ２０の他端側は、抵抗Ｒ２１の一端側が接続されている。また、抵抗Ｒ２１の他端側は、直流電源２とトランジスタＴ８のエミッタとの接続点に接続されており、抵抗Ｒ２０と抵抗Ｒ２１との接続点には、ツェナーダイオード７のカソードが接続されている。ツェナーダイオード７のアノードは、直流電源１とコンデンサＣ２との接続点に接続されている。
【００５８】
以上のような構成の急速充放電回路２０では、図７に示すように、ＭＯＳＦＥＴのゲートに印加される電圧が所定値（本実施形態では、約１２〜１５［Ｖ］）に到達する時刻ｔ１にて、トランジスタＴ１０がオンされる。
【００５９】
これにより、トランジスタＴ８，Ｔ９がオンされ、直流電源１よりも高い電圧（直流電源２）からＭＯＳＦＥＴ１１のゲート及びコンデンサＣ１に電流が流れることとなるので、ＭＯＳＦＥＴ１１のゲートに印加される電圧は、急激に上昇することとなる。
【００６０】
一方、時刻ｔ２にて、ＰＷＭ信号のＬｏが入力されると、トランジスタＴ８〜Ｔ１０がオフされるので、直流電源２からＭＯＳＦＥＴ１１のゲート及びコンデンサＣ１に電流が流れなくなる。
【００６１】
以上説明した本実施形態によれば、充電回路１３及び放電回路１５に加えて、急速充放電回路２０もＭＯＳＦＥＴ１１のゲートに電圧を印加するので、ＭＯＳＦＥＴ１１のゲートに印加される電圧の上昇が収束するまでの期間を短縮することができる。したがって、ＭＯＳＦＥＴ１１のゲートへの電圧の印加によるＭＯＳＦＥＴ１１の発熱を低減することができる。
【００６２】
なお、本実施形態では、急速充放電回路２０が特許請求の範囲に記載された高電圧印加手段に相当する。
（第３実施形態）
次に、第３実施形態の波形生成回路について、図８及び図９を用いて説明する。なお、図８は、第３実施形態の波形生成回路の構成を表す構成図であり、図９は、第３実施形態の波形生成回路においてＭＯＳＦＥＴ１１のゲートに印加される電圧の波形と、第２実施形態の波形生成回路においてＭＯＳＦＥＴ１１のゲートに印加される電圧の波形との違いを説明する説明図である。
【００６３】
本実施形態の波形生成回路は、図８に示すように、上述した第２実施形態の充放電回路２０に対して、充電回路１３及び放電回路１５によりＭＯＳＦＥＴ１１のゲートに対する電圧の印加が開始されてから、ＭＯＳＦＥＴ１１のゲートの電圧が所定値に到達するまでの間、ＭＯＳＦＥＴ１１のゲートに対して電圧を印加するようにされている。
【００６４】
具体的に説明すると、本実施形態の急速充放電回路３０は、第２実施形態の急速充放電回路２０に対して、抵抗２２，２３、ダイオードＤ４，Ｄ５、及び、ツェナーダイオード９が、新たに設けられている。
【００６５】
そして、抵抗Ｒ２２の一端側は、ツェナーダイオード７と直流電源１との接続点に接続され、抵抗Ｒ２２の他端側は、アノードが接地されたツェナーダイオード９のカソードに接続されている。
【００６６】
また、ツェナーダイオード９と抵抗Ｒ２２の接続点には、抵抗Ｒ２３の一端側が接続されており、抵抗Ｒ２３の他端側は、ダイオードＤ４のアノードに接続されている。ダイオードＤ４のカソードは、抵抗Ｒ１２と抵抗Ｒ１３との接続点に接続されている。
【００６７】
また、抵抗２３とダイオードＤ４との接続点には、ダイオードＤ５のアノードが接続されており、ダイオードＤ５のカソードは、ＰＷＭ信号の入力端子４に接続されている。
以上のような構成の急速充放電回路３０では、図９（ａ）に示すように、時刻ｔ３にて、ＰＷＭ信号のＨｉが波形生成回路に入力されると、急速充放電回路３０からＭＯＳＦＥＴ１１のゲート及びコンデンサＣ１に電流が流れる、すなわち直流電源１からＭＯＳＦＥＴ１１のゲート及びコンデンサＣ１に電流が流れるので、ＭＯＳＦＥＴ１１のゲートに印加される電圧は、急激に上昇することとなる。
【００６８】
そして、時刻ｔ３から所定期間だけ経過した時刻ｔ４にて、ＭＯＳＦＥＴ１１のゲートの電圧が所定値に達すると、出力電流ＩDが流れ始め、かつ、急速充放電回路３０からＭＯＳＦＥＴ１１及びコンデンサＣ１への電流が流れなくなる。これにより、ＰＷＭ信号のＨｉが入力されてから出力電流ＩDが流れ始めるまでの期間（＝ｔ４−ｔ３）は、上記第２実施形態における上記期間Ｔ（図９（ｂ）参照）に比べて短縮される。
【００６９】
以上説明した本実施形態によれば、ＰＷＭ信号のＨｉが入力されたときに、充電回路１３に加えて、急速充放電回路３０もＭＯＳＦＥＴ１１のゲートに電圧を印加するので、ＭＯＳＦＥＴ１１のゲートに印加される電圧を、ＭＯＳＦＥＴ１１が出力電流ＩDを流すことが可能な電圧まで早く上昇させることができる。
【００７０】
このため、ＰＷＭ信号のＨｉが入力されてから出力電流ＩDが流れ始めるまでの期間を短縮することができるので、正弦波生成の応答性を向上させることができる。
なお、本実施形態では、急速充放電回路３０が特許請求の範囲に記載された期間電圧印加手段に相当する。
【００７１】
（その他の実施形態）
本発明は、特許請求の範囲に記載された発明の趣旨に合致するものであればよく、上述の実施形態に限定されるものではない。
【００７２】
上記各実施形態では、コンデンサＣ１を設けていたが、本発明はこれに限定されるものではなく、コンデンサＣ１を設けなくてもよい。
また、上記各実施形態では、抵抗Ｒ１及び抵抗Ｒ６を設けることで、出力電流ＩDの波形が正弦波となるようにしていたが、本発明はこれに限定されるものではなく、例えば、ＣＰＵがＭＯＳＦＥＴ１１に印加される電圧を連続的に制御することで、出力電流ＩDの波形が正弦波となるようにしてもよい。
【符号の説明】
【００７３】
１，２…直流電源、７，９…ツェナーダイオード、１３…充電回路、１５…放電回路、２０…急速充放電回路、３０…急速充放電回路、Ｃ１，Ｃ２…コンデンサ、Ｄ１〜Ｄ５…ダイオード、Ｒ１〜Ｒ２３、Ｔ１〜Ｔ１０…トランジスタ。
【特許請求の範囲】
【請求項１】
外部から入力される波形生成指令に基づいて正弦波を生成する波形生成回路であって、
直流電源にドレインが接続され、ゲートに電圧が印加された場合に、前記ドレインからソースへ出力電流を流すＭＯＳＦＥＴと、
前記波形生成指令が入力された場合に、前記ＭＯＳＦＥＴのゲートに電圧を印加する印加手段とを備え、
前記印加手段は、前記ＭＯＳＦＥＴのゲートに印加される電圧と前記出力電流との特性を利用して、前記ＭＯＳＦＥＴのゲートに電圧を連続的に印加することにより、前記出力電流の波形が正弦波となるように構成されていること
を特徴とする波形生成回路。
【請求項２】
前記ＭＯＳＦＥＴのゲートに一端が接続され、他端が前記ＭＯＳＦＥＴのソースに接続されたコンデンサを備えたことを特徴とする請求項１に記載の波形生成回路。
【請求項３】
前記印加手段により前記ゲートに対して電圧が印加されている場合に、その電圧よりも高い電圧を、前記ゲートに印加する高電圧印加手段を備えたことを特徴とする請求項１又は請求項２に記載の波形生成回路。
【請求項４】
前記印加手段により前記ゲートに対する電圧の印加が開始されてから、前記ゲートの電圧が所定値に到達するまでの間、前記ゲートに対して電圧を印加する期間電圧印加手段を備えたことを特徴とする請求項１ないし請求項３の何れか１項に記載の波形生成回路。
【請求項１】
外部から入力される波形生成指令に基づいて正弦波を生成する波形生成回路であって、
直流電源にドレインが接続され、ゲートに電圧が印加された場合に、前記ドレインからソースへ出力電流を流すＭＯＳＦＥＴと、
前記波形生成指令が入力された場合に、前記ＭＯＳＦＥＴのゲートに電圧を印加する印加手段とを備え、
前記印加手段は、前記ＭＯＳＦＥＴのゲートに印加される電圧と前記出力電流との特性を利用して、前記ＭＯＳＦＥＴのゲートに電圧を連続的に印加することにより、前記出力電流の波形が正弦波となるように構成されていること
を特徴とする波形生成回路。
【請求項２】
前記ＭＯＳＦＥＴのゲートに一端が接続され、他端が前記ＭＯＳＦＥＴのソースに接続されたコンデンサを備えたことを特徴とする請求項１に記載の波形生成回路。
【請求項３】
前記印加手段により前記ゲートに対して電圧が印加されている場合に、その電圧よりも高い電圧を、前記ゲートに印加する高電圧印加手段を備えたことを特徴とする請求項１又は請求項２に記載の波形生成回路。
【請求項４】
前記印加手段により前記ゲートに対する電圧の印加が開始されてから、前記ゲートの電圧が所定値に到達するまでの間、前記ゲートに対して電圧を印加する期間電圧印加手段を備えたことを特徴とする請求項１ないし請求項３の何れか１項に記載の波形生成回路。
【図１】
【図２】
【図３】
【図４】
【図５】
【図６】
【図８】
【図７】
【図９】
【図２】
【図３】
【図４】
【図５】
【図６】
【図８】
【図７】
【図９】
【公開番号】特開２０１０−２３３０６７（Ｐ２０１０−２３３０６７Ａ）
【公開日】平成２２年１０月１４日（２０１０．１０．１４）
【国際特許分類】
【出願番号】特願２００９−７９８０３（Ｐ２００９−７９８０３）
【出願日】平成２１年３月２７日（２００９．３．２７）
【出願人】（０００００４２６０）株式会社デンソー (27,639)
【公開日】平成２２年１０月１４日（２０１０．１０．１４）
【国際特許分類】
【出願日】平成２１年３月２７日（２００９．３．２７）
【出願人】（０００００４２６０）株式会社デンソー (27,639)
[ Back to top ]