液晶制御装置
【課題】安価な構成でカラー表示を実現する。
【解決手段】フレームバッファＲＡＭ２０４の２値表示データを順次取得し、ポート２（Ｐ２ ２０７）により、表示用ＲＡＭ５のＲＧＢの各ドットのＮビットのいずれかに送信し、また指定された表示エリアに対して、ポート３（Ｐ３ ２０８）により階調データを出力し、ポート２とは異なる各ピクセルのＮビットのいずれかにデータを入力することで、階調変換テーブルの設定値に応じてカラー表示が可能となり、ＲＯＭ、ＲＡＭ容量を削減した安価な構成でカラー表示を実現する。
【解決手段】フレームバッファＲＡＭ２０４の２値表示データを順次取得し、ポート２（Ｐ２ ２０７）により、表示用ＲＡＭ５のＲＧＢの各ドットのＮビットのいずれかに送信し、また指定された表示エリアに対して、ポート３（Ｐ３ ２０８）により階調データを出力し、ポート２とは異なる各ピクセルのＮビットのいずれかにデータを入力することで、階調変換テーブルの設定値に応じてカラー表示が可能となり、ＲＯＭ、ＲＡＭ容量を削減した安価な構成でカラー表示を実現する。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、家電機器、設備機器に搭載される液晶制御装置に関するものである。
【背景技術】
【０００２】
従来のドットマトリクス液晶を制御する液晶駆動装置として、特許文献１が示されている。特許文献１の液晶駆動装置は、ＲＯＭに１ドット１ビットの白黒の画像データを記憶し、前記画像データを読み出して、画面単位で画像データをＤＲＡＭに書き込み、ドットマトリクス液晶の液晶素子を駆動するＬＣＤドライバへ信号出力する液晶コントローラを備えた液晶駆動装置を構成し、さらに液晶コントローラにＲＯＭから取得した各ドット１ビットの画像データをＮビットに拡張するＮ個のアンド回路で構成したデータ色拡張部と階調表示する為のパレットを備えることにより、ＲＯＭに格納した１ドット１ビットの白黒の画像データを、１ドット毎にＮビット階調表示（または色数表示）に変換するＮ個のアンド回路の一方に入力し、同時にＣＰＵよりもう１方に制御信号を入力し、１ドット１ビットから１ドットＮビット（２のＮ乗階調）のデータに変換してＤＲＡＭに格納し、パレット設定に応じた階調表示を行うようにし、ＲＯＭに格納するデータ量を減らし、ＲＯＭ容量を小型化、低コスト化を実現している。
【０００３】
また、液晶コントーラの中には、設定するためのレジスタを備え、解像度、ＣＰＵインターフェイス（８ビット／１６ビット／シリアル通信）、入力データフォーマット（ＲＧＢ８：８：８、ＲＧＢ５：６：５、８ＢＰＰグレースケール、ルックアップテーブル（階調変換テーブル）による８／１６／２４ＢＰＰ）、液晶パネルインターフェイス（８／１６ビットカラー、４／８ビットモノクロ、ＴＦＴ １６／１８／２４ビット）などを任意に設定し、自システムに適応させて使用するものもある（ＢＰＰは、ＢＩＴＳ ＰＥＲ ＰＩＸＥＬ、１ビット単位の色深度である）。そして、ルックアップテーブル（階調変換テーブル）は入力された諧調コードごとに、ＬＣＤドライバを駆動する階調出力レベルを任意の設定値に変換し制御する。
【先行技術文献】
【特許文献】
【０００４】
【特許文献１】特開２０００−１３７４６６号公報
【発明の概要】
【発明が解決しようとする課題】
【０００５】
しかしながら、前記従来の構成では、１ピクセル（１ドット）１ビットの画像データをＲＯＭに記憶し、ＮビットのＡＮＤ回路で構成されたデータ拡張部により、２のＮ乗階調にデータ拡張することで、ＲＯＭに記憶するデータ容量を小型化し、ＲＯＭ容量の低減を行い、コスト低減をすることは可能となるが、Ｎビット幅に拡張した画像データを記憶するＤＲＡＭの容量は削減できない為、大きな容量のＤＲＡＭを設ける必要があり、コストが増加してしまう問題があった。
【０００６】
また前記のような液晶コントローラを使用し、ＲＧＢ５：６：５のフォーマットでカラー液晶に対してカラー表示する場合、ＲＡＭ内蔵の１チップ構成のマイクロコンピュータにおいて、前記ＲＡＭに１フレームの画像データを格納するフレームバッファＲＡＭを構成すると、必要なフレームバッファサイズは、フレームサイズ：（縦ドット×横ドット）×１６ビット（ＲＧＢ５：６：５）／８［ＢＹＴＥ］となり、例えば、ＱＶＧＡ（３２０×２４０ドット）の場合、１５０ＫＢのＲＡＭが必要となり、大きな内蔵ＲＡＭを備える必要がある為、コストが高くなるという課題があった。
【０００７】
特に、白物家電などを制御するマイクロコンピュータの多くは８ビット、１６ビットの汎用マイコンであることが多く、ＲＡＭが少ないだけでなく処理能力も低いため、液晶サイズが大きくなりカラー液晶へＲＧＢ５：６：５（６５５３６色カラー）のデータフォーマットをそのまま処理するのは困難であった。
【０００８】
本発明は、１チップのマイクロコンピュータの内蔵ＲＡＭでフレームバッファＲＡＭを構成する場合において、液晶コントーラの表示ＲＡＭのデータフォーマット（色数）に影響されずに、カラー表示を実現すると共に、ＲＯＭ容量とフレームバッファＲＡＭ容量を小さくし、８ビットマイコンなどの低コストかつ低処理能力のマイクロコンピュータで、カラー液晶制御装置を実現することを目的とする。
【課題を解決するための手段】
【０００９】
Ｒ（赤）ドット、Ｇ（緑）ドット、Ｂ（青）ドットからなるピクセルを備えるドットマトリクスカラー液晶の表示部に表示するための描画データを生成する液晶制御装置であって、前記Ｒ（赤）ドット、Ｇ（緑）ドット、Ｂ（青）ドットのそれぞれの階調を表すＮビットの表示データをピクセル単位で記憶する第１記憶部と、前記第１記憶部にピクセル単位で記憶される前記Ｒ（赤）ドット、Ｇ（緑）ドット、Ｂ（青）ドットの表示データをビット毎に対応した配線により出力する第１出力部と、ピクセル単位の表示データごとに対応して設定された１ビットの表示補助データを記憶する第２記憶部と、前記第２記憶部に記憶された表示補助データを配線により出力する第２出力部と、Ｒ（赤）ドット、Ｇ（緑）ドット、Ｂ（青）ドットのそれぞれの階調を調整する表示調整データを記憶する第３記憶部と、前記第３記憶部に記憶された表示調整データを配線により出力する第３出力部と、前記第１出力部と配線で接続することで、前記第１出力部から入力される前記Ｒ（赤）ドット、Ｇ（緑）ドット、Ｂ（青）ドットの表示データを前記表示部に表示するための描画データに変換する階調変換部とを備え、前記第１出力部のドット毎に対応したＮビットの配線のうちいずれかの配線は、前記第２出力部の配線とワイヤードＯＲ配線して接続し、かつ、前記第２出力部と接続する配線とは異なる配線において、前記第３出力部の配線とワイヤードＯＲ配線して接続する、ように液晶制御装置を構成している。
【００１０】
このように液晶制御装置を構成することで、第１記憶部に表示データを送る第１出力部のＲ（赤）ドット、Ｇ（緑）ドット、Ｂ（青）ドットに対応したＮビットの配線のいずれかに、第２記憶部に記憶された１ピクセル１ビットの表示補助データを、ワイヤードＯＲ配線により、所定配線に送信出来る為、１ピクセル１ビットの表示補助データが、Ｒ（赤）ドット、Ｇ（緑）ドット、Ｂ（青）ドットのデータフォーマットで構成された第１記憶部の形に変換して送信することができ、また、Ｒ（赤）ドット、Ｇ（緑）ドット、Ｂ（青）ドットの各ドットに対する各階調を示す表示調整データを、第３出力部よりワイヤードＯＲ配線して、第２出力部と接続する配線とは異なるＮビットのいずれかに入力することで、Ｒ（赤）ドット、Ｇ（緑）ドット、Ｂ（青）ドットに各ドットの階調データを送信出来る為、表示データと表示補助データと表示調整データを合成したビットパターンによる階調コードにより、各ドットで予め設定された階調に階調変換できるようになり、特別な回路を設けることなく、またＲＯＭ、ＲＡＭ容量を小さく抑えながら、低処理能力のマイコンでカラー液晶を制御できるようになる。
【発明の効果】
【００１１】
本発明の液晶制御装置を用いることにより、フレームバッファＲＡＭやＲＯＭに格納する表示データを２値（０と１）で表現しても、カラー表示ができるようになり、ＲＯＭ、フレームバッファＲＡＭ容量を抑え、安価なマイコンとシステム構成でカラー表示を実現するという効果がある。
【図面の簡単な説明】
【００１２】
【図１】本発明の実施の形態１における液晶制御装置のシステム構成図
【図２】本発明の実施の形態１における液晶制御装置のブロック構成図
【図３】本発明の実施の形態１におけるマイコン−ＬＣＤコントローラＩＣ間の配線構成図
【図４】本発明の実施の形態１における液晶制御装置の機能ブロック構成図
【図５】本発明の実施の形態１における液晶表示制御を示すフロー図
【図６】本発明の実施の形態１における表示用ＲＡＭのアドレスマップを示す図
【図７】本発明の実施の形態１における階調変換テーブルの設定値を示す図
【発明を実施するための形態】
【００１３】
第１の発明は、Ｒ（赤）ドット、Ｇ（緑）ドット、Ｂ（青）ドットからなるピクセルを備えるドットマトリクスカラー液晶の表示部に表示するための描画データを生成する液晶制御装置であって、前記Ｒ（赤）ドット、Ｇ（緑）ドット、Ｂ（青）ドットのそれぞれの階調を表すＮビットの表示データをピクセル単位で記憶する第１記憶部と、前記第１記憶部にピクセル単位で記憶される前記Ｒ（赤）ドット、Ｇ（緑）ドット、Ｂ（青）ドットの表示データをビット毎に対応した配線により出力する第１出力部と、ピクセル単位の表示データごとに対応して設定された１ビットの表示補助データを記憶する第２記憶部と、前記第２記憶部に記憶された表示補助データを配線により出力する第２出力部と、Ｒ（赤）ドット、Ｇ（緑）ドット、Ｂ（青）ドットのそれぞれの階調を調整する表示調整データを記憶する第３記憶部と、前記第３記憶部に記憶された表示調整データを配線により出力する第３出力部と、前記第１出力部と配線で接続することで、前記第１出力部から入力される前記Ｒ（赤）ドット、Ｇ（緑）ドット、Ｂ（青）ドットの表示データを前記表示部に表示するための描画データに変換する階調変換部とを備え、前記第１出力部のドット毎に対応したＮビットの配線のうちいずれかの配線は、前記第２出力部の配線とワイヤードＯＲ配線して接続し、かつ、前記第２出力部と接続する配線とは異なる配線において、前記第３出力部の配線とワイヤードＯＲ配線して接続する、ことを特徴とする液晶制御装置を構成したものである。
【００１４】
そして、第１記憶部に表示データを送る第１出力部のＲ（赤）ドット、Ｇ（緑）ドット、Ｂ（青）ドットに対応したＮビットの配線のいずれかに、第２記憶部に記憶された１ピクセル１ビットの表示補助データを、ワイヤードＯＲ配線により、所定配線に送信出来る為、１ピクセル１ビットの２値表示データである表示補助データが、Ｒ（赤）ドット、Ｇ（緑）ドット、Ｂ（青）ドットのデータフォーマットで構成された第１記憶部の形に変換して送信することができ、また、Ｒ（赤）ドット、Ｇ（緑）ドット、Ｂ（青）ドットの各ドットに対する各階調を示す階調データである表示調整データを、第３出力部よりワイヤードＯＲ配線して、第２出力部と接続する配線とは異なるＮビットのいずれかに入力することで、Ｒ（赤）ドット、Ｇ（緑）ドット、Ｂ（青）ドットに、各ドットの階調データを送信出来る為、表示データと表示補助データと表示調整データを合成したビットパターンによる階調コードにより、各ドットで予め設定された階調に階調変換できるようになり、特別な回路を設けることなく、またＲＯＭ、ＲＡＭ容量を小さく抑えながら、白物家電で利用されるような８ビットマイコンなどの低処理能力のマイコンでもカラー液晶を制御できるようになる。
【００１５】
第２の発明は、前記第３出力部による配線は、Ｒ（赤）、Ｇ（緑）、Ｂ（青）の各ドットにおいて少なくとも２本である、請求項１記載の液晶制御装置を構成したものである。
【００１６】
そして、各ドットに少なくとも２本の第３出力部の配線を設けることにより、各ドットにおいて２ビット階調以下の階調データを示す表示調整データを入力できるようになり、Ｒ（赤）、Ｇ（緑）、Ｂ（青）を組み合わせると、６４色のカラー表示表現ができるよう
になり、階調データである表示補助データを削減し、処理するデータ量を抑制し、カラー表示を行う為、８ビットマイコンなどの低処理能力のマイコンでもカラー液晶を制御できるようになる。
【００１７】
第３の発明は、前記第３記憶部が記憶する表示調整データは、少なくとも各ドットを階調表示させるデータと、各ドットを最小階調出力にする為のデータとするものである。
【００１８】
そして各ドットに少なくとも２本の階調データを示す表示調整データを入力できるようし、１本の配線を、各ドットを階調表示させる為の入力情報（フラグ情報）とし、もう１本の配線を、同ドットの階調表示を最小階調出力（消灯状態）に制御する入力情報（フラグ情報）とするので、第３出力部をビットフラグ出力として使用することができ、階調データを示す表示調整データのデータ量を削減しカラー表示を制御する為、低処理能力のマイコンでカラー表示制御がし易くなる。
【００１９】
第４の発明は、前記第２出力部の配線は分岐するようにしてＲ（赤）、Ｇ（緑）、Ｂ（青）の各ドットの１ビットに接続し、分岐後の配線上にはバッファ回路を設けるものである。
【００２０】
そして、第２出力部の配線をＲ（赤）、Ｇ（緑）、Ｂ（青）の各ドットの１ビットに接続する為に分岐し、同配線上にバッファ回路を設けて接続することにより、第２出力部の１本の配線でＲ（赤）、Ｇ（緑）、Ｂ（青）の各ドットを同時に階調制御できるようになり、表示補助データのデータ量を削減できる。
【００２１】
第５の発明は、前記第３出力部から表示調整データを出力するか否かの判定を行う出力判定手段を設け、前記出力判定手段で階調出力させるピクセルと判定すると、前記第３出力部から表示調整データを出力するものである。
【００２２】
そして、出力判定手段を設け、第３出力部から階調データである表示調整データを出力するピクセルかどうかを判定し、階調出力するピクセルと判定すると、表示調整データを出力するようにすることで、階調出力するエリアを限定して出力できるようになり、第３記憶部に保持する表示調整データの容量を圧縮、削減できるようになる。
【００２３】
以下、本発明の実施の形態について、図面を参照しながら説明する。なお、この実施の形態によって本発明が限定されるものではない。
【００２４】
（実施の形態１）
図１は本発明の実施の形態１における液晶制御装置のシステム構成図である。図２は液晶制御装置のブロック構成図である。図３はマイコン−ＬＣＤコントローラＩＣ間の配線構成図である。
【００２５】
図１、図２、図３を用いて本実施の形態１の構成を説明する。図１において、液晶制御装置は、マイコン１、ＬＣＤコントローラＩＣ２、ＬＣＤ３の３つの部品で構成される。
【００２６】
本実施の形態の液晶制御装置は、８ビットマイコンなどの低処理能力のマイコンで、主に２値白黒表示を行いながら、画像中に一部カラー表示を行うシステムに関して説明を行う。
【００２７】
マイコン１はＲＯＭ、ＲＡＭ、ＣＰＵを内蔵する１チップマイコンである。内蔵するＲＡＭの一部に、表示データを一時的に格納するフレームバッファＲＡＭを構成する。
【００２８】
マイコン１は、ＬＣＤコントローラＩＣ２のＬＣＤコントローラ４に対し制御信号、制御命令、表示データを送信し、送信された表示データは、ＬＣＤ３に表示するデータを表示用ＲＡＭ５に格納する。表示用ＲＡＭ５は、ＬＣＤ３のフレームサイズ（画面サイズ）×（Ｒ（赤）、Ｇ（緑）、Ｂ（青））×Ｎビット以上の容量を備える。
【００２９】
ＬＣＤコントローラ４は、表示用ＲＡＭ５に格納された表示データに応じて、ＬＣＤドライバ６にデータを送り、ＬＣＤドライバ６は、ＬＣＤ３のドットマトリクスで構成された液晶素子１つ１つに対して順次駆動する電圧を供給し、ＬＣＤ３に所望の表示データを表示する。
【００３０】
ＬＣＤ３は、フレームサイズ（画面サイズ）分、例えば横３２０×縦２４０の場合、３２０×２４０＝７６８００ピクセル（画素）の液晶素子で構成される。またカラー液晶の為、各ピクセル（画素）は、Ｒ（赤）、Ｇ（緑）、Ｂ（青）の３つのドットで構成され、それぞれが階調表示することでカラー色を表現する。
【００３１】
ＬＣＤドライバ６は、表示用ＲＡＭ５の表示データに基づき継続的にＬＣＤ３に駆動電圧を供給することで、ＬＣＤ３に表示データが表示される。ＬＣＤドライバ６は、横方向を制御するＸドライバと、縦方向を制御するＹドライバで構成される。
【００３２】
なお本実施の形態では、ＬＣＤコントローラ機能とＬＣＤドライバを別に設けた構成で説明するが、ＬＣＤコントローラとＬＣＤドライバは一体であってもよい。
【００３３】
次に図２を用いて、本実施の形態１の液晶制御装置の内部構成を説明する。
【００３４】
図２は、図１のシステム構成図におけるマイコン１、ＬＣＤコントローラ２の内部構成をより詳細にブロック化したブロック構成図である。
【００３５】
マイコン１には、ＣＰＵ２０１、ＲＯＭ２０２、ＲＡＭ２０３、ＲＡＭ２０３の一部にフレームバッファＲＡＭ２０４、Ｉ／Ｏコントローラ２０５を備え、これらを協働させマイコン１を機能させている。
【００３６】
ＣＰＵ２０１は、中央演算処理装置である。後述のＲＯＭ２０２やＲＡＭ２０３からプログラムの命令やデータを読み出し、ＬＣＤ３に表示する表示データを加工、演算し、ＲＡＭ２０３のフレームバッファＲＡＭ２０４に格納する。具体的には、ＲＯＭ２０２の画像データ、ビットマップフォントデータをＣＰＵ２０１で読み出し加工し、後述のフレームバッファＲＡＭ２０４の所望のアドレスにデータを書き込む。これを複数回繰り返し、フレームバッファＲＡＭ２０４上にフレームデータ（１画面データ）を作成する。
【００３７】
ＲＯＭ２０２は、プログラムの命令、データ及び画像データを格納する。また画像データの階調データも記憶する。必要に応じて、後述のＲＡＭ２０３へ展開する。ＲＯＭ２０２は、１度しか書き込みが不可なＲＯＭでも書換え可能なＦＬＡＳＨ ＲＯＭのいずれであっても構わない。
【００３８】
ＲＡＭ２０３は、プログラムで使用する設定データや表示データなどを格納する。またＲＡＭ２０３には、１ピクセル１ビット（モノクロ２値）で構成したフレームバッファＲＡＭ２０４を備える。例えば、３２０×２４０ドットの場合、９６００バイトのフレームバッファＲＡＭ２０４を確保する。ＲＡＭ２０３は、ＳＲＡＭでもＤＲＡＭでも構わない。
【００３９】
フレームバッファＲＡＭ２０４は、マイコン１がＬＣＤ３で表示するフレームデータを
一時的に格納する為のバッファＲＡＭである。ＣＰＵ２０１は、ＲＯＭ２０２に格納された画像部品データを必要数取得し加工演算し、表示させたいフレームデータ（１画面データ）をフレームバッファＲＡＭ上に作成し格納する。ＣＰＵ２０１は、ＬＣＤ３に表示させるフレームデータ（１画面データ）を継続して作成し、ＬＣＤ３へ表示させることでＬＣＤ３に絶えず表示データを表示させる。
【００４０】
Ｉ／Ｏコントローラ２０５は、マイコン１のＩＯポートを制御する制御装置である。Ｉ／Ｏコントローラ２０５には、ＬＣＤコントローラＩＣ２を制御するＲＳ：レジスタセレクト、ＣＳ：チップセレクト、ＷＥ：ライトイネーブル、ＲＥ：リードイネーブル、ＲＳＴ：リセットの５本の制御信号出力と、１６本の表示データ出力であるポート１、フレームバッファＲＡＭの２値モノクロの２値表示データを出力する１本の表示補助データ出力のポート２、階調データ出力である６本の表示調整データ出力のポート３が接続されている。前記３つの出力ポートの出力データを協働させ、ＬＣＤコントローラＩＣ２に表示データを送信し、ＬＣＤ３へ表示データを表示させる。
【００４１】
ＲＳ：レジスタセレクトは、送信データが、ＬＣＤコントローラＩＣ２への制御命令か制御データかを切り替える。ＣＳ：チップセレクトは、ＬＣＤコントローラＩＣ２へのチップ選択信号である。Ｌアクティブ場合、Ｌに設定しＬＣＤコントローラＩＣ２へ制御命令、制御データ送信を行う。
【００４２】
ＷＥ：ライトイネーブルは、送信する制御命令または制御データをラッチする為のイネーブル信号である。立ち下がりまたは立上がりのエッジ信号により、送信する制御命令または制御データをＬＣＤコントローラＩＣ２へ書き込む。
【００４３】
ＲＥ：リードイネーブルは、マイコン１に受信する制御データをラッチする為のイネーブル信号である。立ち下がりまたは立ち上がりのエッジ信号により、受信する制御データをマイコン１へ読み込む。
【００４４】
ＲＳＴ：リセットは、ＬＣＤコントローラＩＣ２へのリセット信号である。Ｌアクティブ場合、Ｌに設定しＬＣＤコントローラＩＣ２のレジスタ設定をクリアし、リセットを行う。
【００４５】
ポート１（２０６）は、図３に示すようにＰ１００〜Ｐ１１５の１６本の信号線で形成される。１６本の信号線は、ＬＣＤコントローラＩＣ２のＲ４〜Ｒ０：５、Ｇ５〜Ｇ０：６、Ｂ４〜Ｂ０：５の計１６本のポートに接続され、Ｒ（赤）、Ｇ（緑）、Ｂ（青）のそれぞれに５ビット、６ビット、５ビットの階調コードを送信し、各ドットを階調表示させる。
【００４６】
ポート２（２０７）は、Ｐ２７の１本の信号線で形成される（図３）。ポート２（２０７）は、マイコン１の出力ポートの最上位ビット側から１本のポートを使用し、フレームバッファＲＡＭ２０４に格納するフレームデータ（１画面データ：１ピクセル１ビットのモノクロ２値）を順次取得し、ビットシフト処理を行いながら、ＬＣＤコントローラＩＣ２へデータ出力し送信する。またポート２（２０７）の信号線は、３本の信号線に分岐し、バッファ回路（図３ ３０１）を介して、Ｒ（赤）、Ｇ（緑）、Ｂ（青）に割り当てられたポートの１本にそれぞれワイヤードＯＲ配線で接続される。
【００４７】
なお、ポート２（２０７）が出力するタイミングにおいて、ポート１（２０６）のＯＲ配線されている出力端子は、入力設定等に切替えることで出力値の衝突を回避する。またポート１（２０６）の接続ポート側から出力する場合は、その逆に切り替える。
【００４８】
ポート３（２０８）は、Ｐ３７〜Ｐ３２の６本の信号線で形成される（図３）。Ｒ（赤）、Ｇ（緑）、Ｂ（青）のそれぞれのドットに対して、２本ずつポート２の接続されているポートとは異なるポートにそれぞれワイヤードＯＲ配線して接続する。ポート３（２０８）は、ＬＣＤ３にカラー表示を行う時に、ＬＣＤコントローラＩＣ２のＲ（赤）、Ｇ（緑）、Ｂ（青）の各ドットのそれぞれに、階調コードを示す階調データを入力する。
【００４９】
この階調データにより、当該ドットの表示データが階調出力であるかが決定される。ポート３の階調データが入力されない場合は、後述する階調変換テーブルにより、最大階調出力または最小階調出力に制御する。なおポート３（２０８）が出力するタイミングにおいては、ポート１（２０６）のＯＲ配線されている出力端子は、入力設定に切替える（ＨＩ−Ｚ：ハイインピーダンスに設定する）ことで出力値の衝突を回避する。
【００５０】
２０９は、ＬＣＤコントローラＩＣ２のＩ／Ｆバスコントローラである。Ｉ／ＦバスコントローラＩＣ２０９は、マイコン１のから入力される制御信号や、制御バスポートの制御命令、制御データやフレームバッファＲＡＭ２０４から転送される２値表示データを取得する。各制御信号に応じて、２値表示データを順次取得し、表示用ＲＡＭ５に格納する。
【００５１】
２１０は、階調変換テーブルである。階調変換テーブル２１０は、表示用ＲＡＭ５に格納されたＲ（赤）、Ｇ（緑）、Ｂ（青）のドットごとの階調データを、それぞれ５ビット、６ビット、５ビットの設定された階調出力値に変換する。階調変換テーブルは、入力された階調データに応じて、ＬＣＤ３に対して、任意の階調出力値が出力できるように、所望値が設定される。Ｒ（赤）ドットの場合、０Ｘ００〜０Ｘ１Ｆ（５ビット階調）までの階調データに対して所望の階調出力値を設定する。同様に、Ｇ（緑）ドットは、０Ｘ００〜０Ｘ３Ｆ（６ビット階調）、Ｂ（青）ドットは、０Ｘ００〜０Ｘ１Ｆ（５ビット階調）に対して所望の階調出力値を設定する。そして、前記階調出力値で、ＬＣＤドライバ６が液晶駆動する駆動電圧レベルに変換する。
【００５２】
図１のＬＣＤコントローラ４は、マイコン１からの受信データ、制御信号の制御を行うＩ／Ｆバスコントローラ２０９と、受信されたドットごとの階調データを予め設定された任意の階調出力値でＬＣＤドライバ６を制御する階調変換テーブル２１０を備えて構成される。
【００５３】
また図４に液晶制御装置の機能ブロック構成図を示す。図４において、液晶制御装置は、表示エリア設定手段４０１、記憶手段４０２、表示データ制御手段４０３、表示エリア判定手段４０４、アドレス演算手段４０５、ポート１出力手段４０６、ポート２出力手段４０７、ポート３出力手段４０８、ＬＣＤコントローラ手段４０９、ＬＣＤドライバ手段４１０、ＬＣＤ表示手段４１１で構成される。これらの手段を協働させ、液晶制御装置を機能させる。図４の各機能ブロックは、図２における回路ブロックと、マイコン１に搭載されるソフトウェアを協働して機能させている。
【００５４】
表示エリア設定手段４０１は、ピクセル（Ｒ（赤）、Ｇ（緑）、Ｂ（青））に階調出力させる表示エリアを記憶手段４０２に設定する。表示エリアは、後述するＬＣＤコントローラ手段４０９に備える表示用ＲＡＭのアドレス範囲を指定する。
【００５５】
記憶手段４０２は、表示エリア設定手段４０１で指定されたピクセル（Ｒ（赤）、Ｇ（緑）、Ｂ（青））のアドレス範囲を、開始垂直アドレス、開始水平アドレス、終了垂直アドレス、終了水平アドレスとして記憶する。ＬＣＤ表示手段４１１に表示させる２値表示データも記憶する。
【００５６】
表示データ制御手段４０３は、記憶手段４０２より、前述の階調出力を行うアドレス範囲（開始垂直アドレス、開始水平アドレス、終了垂直アドレス、終了水平アドレス）と、表示データを取得する。２値表示データは、格納されている記憶手段４０２の先頭アドレスからデータ取得し、送信し、アドレスをインクリメントしながら、所定バイト数分（１フレーム分）の表示データを、各ポートを介してＬＣＤコントローラ手段４０９へ送信する。
【００５７】
記憶手段４０２に格納された２値表示データを送信する場合、表示データ制御手段４０３は、１ピクセル１ビットの２値表示データをポート２出力手段４０７より出力し、Ｒ（赤）、Ｇ（緑）、Ｂ（青）の各ドットの階調データをポート３出力手段４０８より出力する。ポート２出力手段４０７とポート３出力手段４０８がワイヤードＯＲ配線されていないポート１出力手段４０６のポートからはＬ出力を行う。
【００５８】
表示エリア判定手段４０４は、表示データ制御手段４０３が送信する２値表示データの送信先の表示用ＲＡＭアドレスが、表示エリア設定手段４０１で指定されたアドレス範囲であるかを判定する。判定情報は表示データ制御手段４０３で取得され、指定範囲であった場合は、ポート３出力手段４０８より、Ｒ（赤）、Ｇ（緑）、Ｂ（青）の各ドットの階調データ出力を行う。
【００５９】
アドレス演算手段４０５は、表示データを送信するＬＣＤコントローラ手段４０９の表示用ＲＡＭアドレスを演算する。具体的には、表示データを所定バイト数送信する度にインクリメントし、送信先ＲＡＭアドレスを演算する。演算された送信先ＲＡＭアドレスは、表示データ制御手段４０３により取得され、Ｒ（赤）、Ｇ（緑）、Ｂ（青）の各ドットの階調データ出力を行うアドレス範囲と比較される。
【００６０】
ポート２出力手段４０７は、２値表示データ出力を行う。表示データ制御手段４０３により１回で送信する２値表示データを、ポート２にセットし、ポート２出力手段４０７によりＬＣＤコントローラ手段４０９へ送信する。
【００６１】
ポート３出力手段４０８は、Ｒ（赤）、Ｇ（緑）、Ｂ（青）の各ドットの階調データ出力を行う。階調出力する表示エリアであった場合、階調データが出力されそうでない場合は、Ｌ出力される。
【００６２】
ＬＣＤコントローラ手段４０９は、ＬＣＤコントローラＩＣである。表示データの送信タイミング制御やデータ変換等を行う。
【００６３】
ＬＣＤドライバ手段４１０は、ＬＣＤドライバ６で構成される。ＬＣＤ３のマトリクス状に配置された液晶素子を駆動制御する。
【００６４】
ＬＣＤ表示手段４１１は、ＬＣＤ３で構成される。表示データ制御手段４０３から送信される表示データを表示する。
【００６５】
次に本実施の形態１のフレームバッファＲＡＭ２０４に１ピクセル１ドット２値モノクロで格納した２値表示データを、ＲＧＢ５：６：５のフォーマット（１６ビットカラー表示）に表示データを変換し、一部の表示データ範囲に階調データを送信し、階調変換テーブル２１０により、カラー表示を行う動作、作用について図５を用いて説明する。
【００６６】
図５は、本実施の形態１のカラードットマトリクス液晶において、Ｒ（赤）、Ｇ（緑）、Ｂ（青）の各ドットの階調制御を示すフローチャートである。
【００６７】
図５において、ＣＰＵ２０１は、ＲＯＭ２０２により画像データを取得し、データを加工してフレームバッファＲＡＭ２０４の所定位置（アドレス）を指定して画像データをセットする。前記処理を複数回行い、１ピクセル１ドット２値モノクロの１フレーム分（１画面分）の表示データを作成する（Ｓ５０１）。
【００６８】
次にＣＰＵ２０１は、Ｒ（赤）、Ｇ（緑）、Ｂ（青）の各ドットの階調制御を行う表示用ＲＡＭ５のアドレス範囲（開始垂直アドレス、開始水平アドレス、終了垂直アドレス、終了水平アドレス）をＲＡＭ２０３にピクセル単位で設定する。また１フレーム分の表示データを送信する表示用ＲＡＭ５の先頭アドレスをＲＡＭ２０３に設定する（Ｓ５０２）。
【００６９】
ＣＰＵ２０１は、ＲＡＭ２０３より２値表示データの送信先の表示用ＲＡＭ５の先頭アドレスを読み出す。またフレームバッファＲＡＭ２０４より、当該アドレスに送信する２値表示データを読み出し取得する（Ｓ５０３）。
【００７０】
この時、バイト単位で表示データを取得する。１回の表示データ送信で１ピクセル分送信するので、ビットシフト処理と送信を所定回数行い、２値表示データを送信する。
【００７１】
次に、送信先表示用ＲＡＭアドレスが、表示エリア設定手段４０１で設定したアドレス範囲であるかを判定する（Ｓ５０４）。
【００７２】
具体的には、ＣＰＵ２０１において、ＲＡＭ２０３より取得した送信先表示用ＲＡＭアドレスが、階調制御行う表示用ＲＡＭ５のアドレス範囲内であるかどうかを表示エリア判定手段４０４で比較、判定する。
【００７３】
ＬＣＤコントローラＩＣ２の表示用ＲＡＭのアドレスマップを図６に示す。水平方向にはＸドライバが接続され、１、２、３、・・・、３１９、３２０の順に並んでいる。Ｘアドレス範囲は、０Ｘ００００〜０Ｘ０１４０である。１アドレスは１６ビットＲＧＢ５：６：５フォーマットで構成される。
【００７４】
また垂直方向には、Ｙライバが接続され、１、２、３、・・・、２３９、２４０の順に並んでいる。Ｙアドレス範囲は、０Ｘ００００〜０Ｘ００Ｆ０である。
【００７５】
また図６において、（Ｘ，Ｙ）が、（１，１）の場合、アドレスは（０Ｘ００００、０Ｘ００００）となり、（２，２）の場合、（０Ｘ０００１、０Ｘ０００１）となる。同アドレスの範囲を設定、判定し階調表示を行う。
【００７６】
表示エリア判定手段４０４の判定が”指定範囲外”であった場合、取得された１フレーム（１画面データ）の表示データの先頭１バイトの最上位１ビットからポート２出力手段４０７より送信され、同時に階調データ出力のポート３出力手段４０８はＯＦＦ出力（Ｌ出力）される（Ｓ５０５）。階調データは出力されない。
【００７７】
具体的には、図３において、ポート２（Ｐ２ ２０７）の最上位１ビット（Ｐ２７）で、１ピクセル分をセットし、バッファ６０１を介して、ワイヤードＯＲ配線されるＲ（赤）、Ｇ（緑）、Ｂ（青）の各ドットの最上位ビットのＲ４、Ｇ５、Ｂ４のポートに表示データが入力される。そしてマイコン１からＬＣＤコントローラＩＣ２へ表示データを送信する。
【００７８】
この時、ポート２（Ｐ２ ２０７）とＯＲ配線されているＰ１１５、Ｐ１１０、Ｐ１０４はマイコン１の設定で、入力設定に切り替えている為、ＨＩ−Ｚ（ハイインピーダンス
状態）になっており、同一配線上に接続されている出力ポートの衝突を回避している。同時にＰポート１（Ｐ１ ２０６）のデータがセットされない出力端子はＬ出力される。ポート２（Ｐ２ ２０７）の出力端子Ｐ２６−Ｐ２０は未接続端子である。
【００７９】
そして取得した１バイトの最上位１ビット送信した後、１ビット左シフト処理を行い、次の１ビットを送信、１ビット左シフトを繰り返して、１バイト＝８ビット分送信する。
【００８０】
またワイヤードＯＲ配線構成により、１ピクセル１ビットの２値表示データが、１ピクセル１６ビットのＲＧＢ５：６：５フォーマットの表示データに変換され、Ｉ／Ｆバスコントローラ２０９を介して、表示用ＲＡＭ５にセットされる。
【００８１】
次に階調コードについて説明する。ポート２（Ｐ２ ２０７）の出力が０の場合、図３の配線構成により、ＬＣＤ３のピクセルのＲ（赤）、Ｇ（緑）、Ｂ（青）の各ドットの階調コードは、最上位ビットに０がセットされ、図７に示す階調変換テーブル２１０の階調出力値７０１となり、各ドットを最小階調出力で制御する。またポート２（Ｐ２ ２０７）の出力が１の場合、階調出力値７０２となり、最大階調出力で制御される。
【００８２】
そしてＲ（赤）、Ｇ（緑）、Ｂ（青）の各ドットを同時に、最小階調出力または最大階調出力することにより、白または黒の色表現を行う。
【００８３】
次に、表示エリア判定手段４０４の判定が”指定範囲内”であった場合、指定エリアに対して、Ｒ（赤）、Ｇ（緑）、Ｂ（青）の各ドットに対してそれぞれ階調制御を行う為、取得された１フレーム（１画面データ）の２値表示データの先頭１バイトの最上位１ビットからポート２出力手段４０７を用いて送信すると同時に、階調データ出力のポート３出力手段４０８よりＲ（赤）、Ｇ（緑）、Ｂ（青）の各ドットに対して階調データ出力を行う（Ｓ５０６）。
【００８４】
この時、Ｒ（赤）、Ｇ（緑）、Ｂ（青）の各ドットにおいて、セットされた階調コードに対して、ポート２（Ｐ２ ２０７）で１が設定された時にのみ、ポート３（Ｐ３ ２０８）で階調データを設定する。各ドットに対して、２ビットの階調データを設定し、最下位ビットは、同ドットの階調表示をＯＦＦ、すなわち最小階調出力するビットフラグとしている。また最下位ビットから２ビット目を、同ドットの階調データとしている（図７の７０３）。
【００８５】
そして、階調データ用ビットを１にした階調コードを、階調変換テーブル２１０に設定し、本実施の形態の場合、図７のように、Ｒ（赤）、Ｇ（緑）、Ｂ（青）の各ドットを個別に最大階調出力に設定している。このように設定することで、ポート３（Ｐ３ ２０８）の出力により、Ｒ（赤）、Ｇ（緑）、Ｂ（青）の各ドットを、最大階調出力、または最小階調出力で個別に点灯させ、カラー色表現を行う（Ｓ５０７）。
【００８６】
なお、ビットフラグ的に制御せずに、Ｒ（赤）、Ｇ（緑）、Ｂ（青）の各ドットを２ビット階調とすると６４色のカラー色表現が可能となる。
【００８７】
なお階調変換テーブル２１０の設定により、各ドットを中間階調レベルで出力することも可能である。
【００８８】
そして、ポート１出力手段４０６、ポート２出力手段４０７、ポート３出力手段４０８の出力によって、ＬＣＤコントローラ手段４０９に、階調コードが入力され、階調変換テーブル２１０の設定値の階調出力レベルにより、ＬＣＤドライバ手段４１０を駆動し、ＬＣＤ表示手段４１１のピクセルを、白、黒、カラー色（ポート３の出力で制御）を表示さ
せる（Ｓ５０８）
フレームバッファＲＡＭ２０４の先頭１バイト＝８ビット＝８ピクセル分の２値表示データをＬＣＤコントローラＩＣ２へ送信すると、ＣＰＵ２０１は、送信する２値表示データがまだあるかどうかを確認する為、フレームバッファＲＡＭ２０４のアドレス値がフレームバッファＲＡＭ２０４の最終アドレスと比較する（Ｓ５０９）。
【００８９】
最終アドレスではない場合、ＣＰＵ２０１は、次に取得する２値表示データの格納先であるフレームバッファＲＡＭ２０４のアドレス値を＋１カウントアップし、ＲＡＭ２０３に記憶する。同時に、送信先である表示用ＲＡＭアドレスのアドレス値も＋１カウントアップする（Ｓ５１０）。
【００９０】
そして、フレームバッファＲＡＭ２０４の先頭アドレスから２バイト目の表示データを取得し、前述動作と同様に、２バイト目の表示データをＬＣＤコントローラＩＣ２へ送信する。これを、フレームバッファＲＡＭ２０４の最終アドレスまで繰り返し処理し、１フレームの表示データを送信し、ＬＣＤ３に所望の表示画像を表示させる。
【００９１】
このように本実施の形態によれば、表示用ＲＡＭ５に表示データを送るポート１（Ｐ１２０６）のＲ（赤）ドット、Ｇ（緑）ドット、Ｂ（青）ドットに対応したＮビットの配線のいずれかに、ポート２（Ｐ２ ２０７）に記憶された１ピクセル１ビットの２値表示データを、ワイヤードＯＲ配線により、所定配線に送信する為、１ピクセル１ビットの２値表示データが、Ｒ（赤）ドット、Ｇ（緑）ドット、Ｂ（青）ドットのＲＧＢ５：６：５フォーマットで構成された表示用ＲＡＭ５に変換して送信することができ、またＲ（赤）ドット、Ｇ（緑）ドット、Ｂ（青）ドットの各ドットに対する階調出力を示す階調データを、ポート３（Ｐ３ ２０８）よりワイヤードＯＲ配線して、第２出力部と接続する配線とは異なるＮビットのいずれかに入力することで、Ｒ（赤）ドット、Ｇ（緑）ドット、Ｂ（青）ドットに、各ドットの階調データを送信する為、１ピクセル１ビットの２値表示データと階調データを合成したビットパターンによる階調コードにより、前記各ドットで予め設定された階調出力値に階調変換できるようになり、特別な回路を設けることなく、またＲＯＭ、ＲＡＭ容量が小さい８ビットマイコンなどの低処理能力のマイコンでもカラー液晶を制御できるようになる。
【００９２】
また、Ｒ（赤）ドット、Ｇ（緑）ドット、Ｂ（青）ドットの各ドットに、少なくとも２本のポート３（Ｐ３ ２０８）の配線を設けることにより、各ドットにおいて２ビット階調の階調データを入力できるようになり、Ｒ（赤）、Ｇ（緑）、Ｂ（青）を組み合わせると、６４色のカラー表示表現ができるようになり、階調データを削減すると共に、処理するデータ量を抑制することができるようになる。
【００９３】
また、Ｒ（赤）ドット、Ｇ（緑）ドット、Ｂ（青）ドットの各ドットに少なくとも２本の階調データを入力できるようし、１本の配線を、各ドットを階調表示させる為の入力情報（フラグ情報）とし、もう１本の配線を、同ドットの階調表示を最小階調出力（消灯状態）に制御する入力情報（フラグ情報）とすることで、ポート３（Ｐ３ ２０８）をビットフラグ出力として使用することができ、階調データのデータ量を削減しつつカラー表示を制御できる。また処理情報が少ないので、８ビットマイコンなどの低処理能力のマイコンでカラー表示制御がし易くなる。
【００９４】
また、ポート２（Ｐ２ ２０７）の配線をＲ（赤）、Ｇ（緑）、Ｂ（青）の各ドットの１ビットに接続する為に分岐し、同配線上にバッファ回路（３０１）を設けて接続することにより、ポート２（Ｐ２ ２０７）の１本の配線でＲ（赤）、Ｇ（緑）、Ｂ（青）の各ドットを同時に階調制御できるようになり、フレームバッファＲＡＭ２０４のデータ量を削減できる。
【００９５】
また、表示エリア判定手段４０４を設け、ポート３（Ｐ３ ２０８）から階調データを出力するピクセルかどうかを判定し、階調出力するピクセルと判定すると、階調データを出力するようにすることで、階調出力するエリアを限定して出力できるようになり、エリアごとに階調データが持てばいい為、ＲＡＭ２０３に保持する階調データの容量を圧縮、削減できるようになる。
【００９６】
なお、Ｒ（赤）、Ｇ（緑）、Ｂ（青）の各ドットの階調出力の制御レベルは限定されるものではなく、ＬＣＤドライバ６で設定可能な最小階調と最大階調の間のレベルであればどの設定値でも構わない。
【００９７】
そして表示用ＲＡＭ５に設定されたＲＧＢごとの階調コードより、階調変換テーブル２１０で変換された制御レベルに応じて、ＬＣＤ３の各ピクセルの液晶素子を駆動することにより、白、黒、加えカラー色の液晶制御を行う。
【００９８】
なお、本実施の形態では、ＲＧＢ５：６：５フォーマット（１６ビットカラー表示）の表示用ＲＡＭ５を備えるＬＣＤコントローラＩＣ２で説明したがこれに限定されるものではない。
【００９９】
またポート１（Ｐ１ ２０６）の出力本数を１６本として説明したが８本等でもよくこれに限定されず構成可能である。
【０１００】
またポート３（Ｐ３ ２０８）は６本で構成しＲＧＢの各ドットを２本ずつ配線する構成で説明したがこれに限定されない。また接続するビット位置も限定されない。
【０１０１】
また本実施の形態では、ＲＧＢの各ドットを単独で最大階調出力させ、カラー表示制御を行うように説明したが、ポート３（Ｐ３ ２０８）の階調データ本数を増やすことで、階調変換テーブルに設定する階調コードを増やし、ＲＧＢの組み合わせにより、多数の色表現が可能となる。
【０１０２】
また表示用ＲＡＭ５、液晶画面サイズとして３２０×２４０ドットで説明したがこれに限定されない。
【０１０３】
マイコン１は主として８ビットマイコンや１６ビットマイコンなどの処理能力が低いマイコンを想定するが、３２ビット以上の高処理能力のマイコンであっても同様に構成できる。
【０１０４】
階調変換テーブルの階調コードは、Ｒ（赤）、Ｇ（緑）、Ｂ（青）の各ドットに４個の設定を示したがこれに限定されない。
【産業上の利用可能性】
【０１０５】
本発明に関わる液晶制御装置は、家庭用、業務用など家電機器、設備機器などの処理能力の低いマイコンを利用したドットマトリクス液晶を使用する液晶制御装置に適用できる。
【符号の説明】
【０１０６】
３ ＬＣＤ（表示部）
５ 表示用ＲＡＭ（第１記憶部）
２０２ ＲＯＭ（第３記憶部）
２０４ フレームバッファＲＡＭ（第２記憶部）
２０６ ポート１（第１出力部）
２０７ ポート２（第２出力部）
２０８ ポート３（第３出力部）
２１０ 階調変換テーブル（階調変換部）
３０１ バッファ回路
４０４ 表示エリア判定手段（出力判定手段）
４１１ ＬＣＤ表示手段（表示部）
【技術分野】
【０００１】
本発明は、家電機器、設備機器に搭載される液晶制御装置に関するものである。
【背景技術】
【０００２】
従来のドットマトリクス液晶を制御する液晶駆動装置として、特許文献１が示されている。特許文献１の液晶駆動装置は、ＲＯＭに１ドット１ビットの白黒の画像データを記憶し、前記画像データを読み出して、画面単位で画像データをＤＲＡＭに書き込み、ドットマトリクス液晶の液晶素子を駆動するＬＣＤドライバへ信号出力する液晶コントローラを備えた液晶駆動装置を構成し、さらに液晶コントローラにＲＯＭから取得した各ドット１ビットの画像データをＮビットに拡張するＮ個のアンド回路で構成したデータ色拡張部と階調表示する為のパレットを備えることにより、ＲＯＭに格納した１ドット１ビットの白黒の画像データを、１ドット毎にＮビット階調表示（または色数表示）に変換するＮ個のアンド回路の一方に入力し、同時にＣＰＵよりもう１方に制御信号を入力し、１ドット１ビットから１ドットＮビット（２のＮ乗階調）のデータに変換してＤＲＡＭに格納し、パレット設定に応じた階調表示を行うようにし、ＲＯＭに格納するデータ量を減らし、ＲＯＭ容量を小型化、低コスト化を実現している。
【０００３】
また、液晶コントーラの中には、設定するためのレジスタを備え、解像度、ＣＰＵインターフェイス（８ビット／１６ビット／シリアル通信）、入力データフォーマット（ＲＧＢ８：８：８、ＲＧＢ５：６：５、８ＢＰＰグレースケール、ルックアップテーブル（階調変換テーブル）による８／１６／２４ＢＰＰ）、液晶パネルインターフェイス（８／１６ビットカラー、４／８ビットモノクロ、ＴＦＴ １６／１８／２４ビット）などを任意に設定し、自システムに適応させて使用するものもある（ＢＰＰは、ＢＩＴＳ ＰＥＲ ＰＩＸＥＬ、１ビット単位の色深度である）。そして、ルックアップテーブル（階調変換テーブル）は入力された諧調コードごとに、ＬＣＤドライバを駆動する階調出力レベルを任意の設定値に変換し制御する。
【先行技術文献】
【特許文献】
【０００４】
【特許文献１】特開２０００−１３７４６６号公報
【発明の概要】
【発明が解決しようとする課題】
【０００５】
しかしながら、前記従来の構成では、１ピクセル（１ドット）１ビットの画像データをＲＯＭに記憶し、ＮビットのＡＮＤ回路で構成されたデータ拡張部により、２のＮ乗階調にデータ拡張することで、ＲＯＭに記憶するデータ容量を小型化し、ＲＯＭ容量の低減を行い、コスト低減をすることは可能となるが、Ｎビット幅に拡張した画像データを記憶するＤＲＡＭの容量は削減できない為、大きな容量のＤＲＡＭを設ける必要があり、コストが増加してしまう問題があった。
【０００６】
また前記のような液晶コントローラを使用し、ＲＧＢ５：６：５のフォーマットでカラー液晶に対してカラー表示する場合、ＲＡＭ内蔵の１チップ構成のマイクロコンピュータにおいて、前記ＲＡＭに１フレームの画像データを格納するフレームバッファＲＡＭを構成すると、必要なフレームバッファサイズは、フレームサイズ：（縦ドット×横ドット）×１６ビット（ＲＧＢ５：６：５）／８［ＢＹＴＥ］となり、例えば、ＱＶＧＡ（３２０×２４０ドット）の場合、１５０ＫＢのＲＡＭが必要となり、大きな内蔵ＲＡＭを備える必要がある為、コストが高くなるという課題があった。
【０００７】
特に、白物家電などを制御するマイクロコンピュータの多くは８ビット、１６ビットの汎用マイコンであることが多く、ＲＡＭが少ないだけでなく処理能力も低いため、液晶サイズが大きくなりカラー液晶へＲＧＢ５：６：５（６５５３６色カラー）のデータフォーマットをそのまま処理するのは困難であった。
【０００８】
本発明は、１チップのマイクロコンピュータの内蔵ＲＡＭでフレームバッファＲＡＭを構成する場合において、液晶コントーラの表示ＲＡＭのデータフォーマット（色数）に影響されずに、カラー表示を実現すると共に、ＲＯＭ容量とフレームバッファＲＡＭ容量を小さくし、８ビットマイコンなどの低コストかつ低処理能力のマイクロコンピュータで、カラー液晶制御装置を実現することを目的とする。
【課題を解決するための手段】
【０００９】
Ｒ（赤）ドット、Ｇ（緑）ドット、Ｂ（青）ドットからなるピクセルを備えるドットマトリクスカラー液晶の表示部に表示するための描画データを生成する液晶制御装置であって、前記Ｒ（赤）ドット、Ｇ（緑）ドット、Ｂ（青）ドットのそれぞれの階調を表すＮビットの表示データをピクセル単位で記憶する第１記憶部と、前記第１記憶部にピクセル単位で記憶される前記Ｒ（赤）ドット、Ｇ（緑）ドット、Ｂ（青）ドットの表示データをビット毎に対応した配線により出力する第１出力部と、ピクセル単位の表示データごとに対応して設定された１ビットの表示補助データを記憶する第２記憶部と、前記第２記憶部に記憶された表示補助データを配線により出力する第２出力部と、Ｒ（赤）ドット、Ｇ（緑）ドット、Ｂ（青）ドットのそれぞれの階調を調整する表示調整データを記憶する第３記憶部と、前記第３記憶部に記憶された表示調整データを配線により出力する第３出力部と、前記第１出力部と配線で接続することで、前記第１出力部から入力される前記Ｒ（赤）ドット、Ｇ（緑）ドット、Ｂ（青）ドットの表示データを前記表示部に表示するための描画データに変換する階調変換部とを備え、前記第１出力部のドット毎に対応したＮビットの配線のうちいずれかの配線は、前記第２出力部の配線とワイヤードＯＲ配線して接続し、かつ、前記第２出力部と接続する配線とは異なる配線において、前記第３出力部の配線とワイヤードＯＲ配線して接続する、ように液晶制御装置を構成している。
【００１０】
このように液晶制御装置を構成することで、第１記憶部に表示データを送る第１出力部のＲ（赤）ドット、Ｇ（緑）ドット、Ｂ（青）ドットに対応したＮビットの配線のいずれかに、第２記憶部に記憶された１ピクセル１ビットの表示補助データを、ワイヤードＯＲ配線により、所定配線に送信出来る為、１ピクセル１ビットの表示補助データが、Ｒ（赤）ドット、Ｇ（緑）ドット、Ｂ（青）ドットのデータフォーマットで構成された第１記憶部の形に変換して送信することができ、また、Ｒ（赤）ドット、Ｇ（緑）ドット、Ｂ（青）ドットの各ドットに対する各階調を示す表示調整データを、第３出力部よりワイヤードＯＲ配線して、第２出力部と接続する配線とは異なるＮビットのいずれかに入力することで、Ｒ（赤）ドット、Ｇ（緑）ドット、Ｂ（青）ドットに各ドットの階調データを送信出来る為、表示データと表示補助データと表示調整データを合成したビットパターンによる階調コードにより、各ドットで予め設定された階調に階調変換できるようになり、特別な回路を設けることなく、またＲＯＭ、ＲＡＭ容量を小さく抑えながら、低処理能力のマイコンでカラー液晶を制御できるようになる。
【発明の効果】
【００１１】
本発明の液晶制御装置を用いることにより、フレームバッファＲＡＭやＲＯＭに格納する表示データを２値（０と１）で表現しても、カラー表示ができるようになり、ＲＯＭ、フレームバッファＲＡＭ容量を抑え、安価なマイコンとシステム構成でカラー表示を実現するという効果がある。
【図面の簡単な説明】
【００１２】
【図１】本発明の実施の形態１における液晶制御装置のシステム構成図
【図２】本発明の実施の形態１における液晶制御装置のブロック構成図
【図３】本発明の実施の形態１におけるマイコン−ＬＣＤコントローラＩＣ間の配線構成図
【図４】本発明の実施の形態１における液晶制御装置の機能ブロック構成図
【図５】本発明の実施の形態１における液晶表示制御を示すフロー図
【図６】本発明の実施の形態１における表示用ＲＡＭのアドレスマップを示す図
【図７】本発明の実施の形態１における階調変換テーブルの設定値を示す図
【発明を実施するための形態】
【００１３】
第１の発明は、Ｒ（赤）ドット、Ｇ（緑）ドット、Ｂ（青）ドットからなるピクセルを備えるドットマトリクスカラー液晶の表示部に表示するための描画データを生成する液晶制御装置であって、前記Ｒ（赤）ドット、Ｇ（緑）ドット、Ｂ（青）ドットのそれぞれの階調を表すＮビットの表示データをピクセル単位で記憶する第１記憶部と、前記第１記憶部にピクセル単位で記憶される前記Ｒ（赤）ドット、Ｇ（緑）ドット、Ｂ（青）ドットの表示データをビット毎に対応した配線により出力する第１出力部と、ピクセル単位の表示データごとに対応して設定された１ビットの表示補助データを記憶する第２記憶部と、前記第２記憶部に記憶された表示補助データを配線により出力する第２出力部と、Ｒ（赤）ドット、Ｇ（緑）ドット、Ｂ（青）ドットのそれぞれの階調を調整する表示調整データを記憶する第３記憶部と、前記第３記憶部に記憶された表示調整データを配線により出力する第３出力部と、前記第１出力部と配線で接続することで、前記第１出力部から入力される前記Ｒ（赤）ドット、Ｇ（緑）ドット、Ｂ（青）ドットの表示データを前記表示部に表示するための描画データに変換する階調変換部とを備え、前記第１出力部のドット毎に対応したＮビットの配線のうちいずれかの配線は、前記第２出力部の配線とワイヤードＯＲ配線して接続し、かつ、前記第２出力部と接続する配線とは異なる配線において、前記第３出力部の配線とワイヤードＯＲ配線して接続する、ことを特徴とする液晶制御装置を構成したものである。
【００１４】
そして、第１記憶部に表示データを送る第１出力部のＲ（赤）ドット、Ｇ（緑）ドット、Ｂ（青）ドットに対応したＮビットの配線のいずれかに、第２記憶部に記憶された１ピクセル１ビットの表示補助データを、ワイヤードＯＲ配線により、所定配線に送信出来る為、１ピクセル１ビットの２値表示データである表示補助データが、Ｒ（赤）ドット、Ｇ（緑）ドット、Ｂ（青）ドットのデータフォーマットで構成された第１記憶部の形に変換して送信することができ、また、Ｒ（赤）ドット、Ｇ（緑）ドット、Ｂ（青）ドットの各ドットに対する各階調を示す階調データである表示調整データを、第３出力部よりワイヤードＯＲ配線して、第２出力部と接続する配線とは異なるＮビットのいずれかに入力することで、Ｒ（赤）ドット、Ｇ（緑）ドット、Ｂ（青）ドットに、各ドットの階調データを送信出来る為、表示データと表示補助データと表示調整データを合成したビットパターンによる階調コードにより、各ドットで予め設定された階調に階調変換できるようになり、特別な回路を設けることなく、またＲＯＭ、ＲＡＭ容量を小さく抑えながら、白物家電で利用されるような８ビットマイコンなどの低処理能力のマイコンでもカラー液晶を制御できるようになる。
【００１５】
第２の発明は、前記第３出力部による配線は、Ｒ（赤）、Ｇ（緑）、Ｂ（青）の各ドットにおいて少なくとも２本である、請求項１記載の液晶制御装置を構成したものである。
【００１６】
そして、各ドットに少なくとも２本の第３出力部の配線を設けることにより、各ドットにおいて２ビット階調以下の階調データを示す表示調整データを入力できるようになり、Ｒ（赤）、Ｇ（緑）、Ｂ（青）を組み合わせると、６４色のカラー表示表現ができるよう
になり、階調データである表示補助データを削減し、処理するデータ量を抑制し、カラー表示を行う為、８ビットマイコンなどの低処理能力のマイコンでもカラー液晶を制御できるようになる。
【００１７】
第３の発明は、前記第３記憶部が記憶する表示調整データは、少なくとも各ドットを階調表示させるデータと、各ドットを最小階調出力にする為のデータとするものである。
【００１８】
そして各ドットに少なくとも２本の階調データを示す表示調整データを入力できるようし、１本の配線を、各ドットを階調表示させる為の入力情報（フラグ情報）とし、もう１本の配線を、同ドットの階調表示を最小階調出力（消灯状態）に制御する入力情報（フラグ情報）とするので、第３出力部をビットフラグ出力として使用することができ、階調データを示す表示調整データのデータ量を削減しカラー表示を制御する為、低処理能力のマイコンでカラー表示制御がし易くなる。
【００１９】
第４の発明は、前記第２出力部の配線は分岐するようにしてＲ（赤）、Ｇ（緑）、Ｂ（青）の各ドットの１ビットに接続し、分岐後の配線上にはバッファ回路を設けるものである。
【００２０】
そして、第２出力部の配線をＲ（赤）、Ｇ（緑）、Ｂ（青）の各ドットの１ビットに接続する為に分岐し、同配線上にバッファ回路を設けて接続することにより、第２出力部の１本の配線でＲ（赤）、Ｇ（緑）、Ｂ（青）の各ドットを同時に階調制御できるようになり、表示補助データのデータ量を削減できる。
【００２１】
第５の発明は、前記第３出力部から表示調整データを出力するか否かの判定を行う出力判定手段を設け、前記出力判定手段で階調出力させるピクセルと判定すると、前記第３出力部から表示調整データを出力するものである。
【００２２】
そして、出力判定手段を設け、第３出力部から階調データである表示調整データを出力するピクセルかどうかを判定し、階調出力するピクセルと判定すると、表示調整データを出力するようにすることで、階調出力するエリアを限定して出力できるようになり、第３記憶部に保持する表示調整データの容量を圧縮、削減できるようになる。
【００２３】
以下、本発明の実施の形態について、図面を参照しながら説明する。なお、この実施の形態によって本発明が限定されるものではない。
【００２４】
（実施の形態１）
図１は本発明の実施の形態１における液晶制御装置のシステム構成図である。図２は液晶制御装置のブロック構成図である。図３はマイコン−ＬＣＤコントローラＩＣ間の配線構成図である。
【００２５】
図１、図２、図３を用いて本実施の形態１の構成を説明する。図１において、液晶制御装置は、マイコン１、ＬＣＤコントローラＩＣ２、ＬＣＤ３の３つの部品で構成される。
【００２６】
本実施の形態の液晶制御装置は、８ビットマイコンなどの低処理能力のマイコンで、主に２値白黒表示を行いながら、画像中に一部カラー表示を行うシステムに関して説明を行う。
【００２７】
マイコン１はＲＯＭ、ＲＡＭ、ＣＰＵを内蔵する１チップマイコンである。内蔵するＲＡＭの一部に、表示データを一時的に格納するフレームバッファＲＡＭを構成する。
【００２８】
マイコン１は、ＬＣＤコントローラＩＣ２のＬＣＤコントローラ４に対し制御信号、制御命令、表示データを送信し、送信された表示データは、ＬＣＤ３に表示するデータを表示用ＲＡＭ５に格納する。表示用ＲＡＭ５は、ＬＣＤ３のフレームサイズ（画面サイズ）×（Ｒ（赤）、Ｇ（緑）、Ｂ（青））×Ｎビット以上の容量を備える。
【００２９】
ＬＣＤコントローラ４は、表示用ＲＡＭ５に格納された表示データに応じて、ＬＣＤドライバ６にデータを送り、ＬＣＤドライバ６は、ＬＣＤ３のドットマトリクスで構成された液晶素子１つ１つに対して順次駆動する電圧を供給し、ＬＣＤ３に所望の表示データを表示する。
【００３０】
ＬＣＤ３は、フレームサイズ（画面サイズ）分、例えば横３２０×縦２４０の場合、３２０×２４０＝７６８００ピクセル（画素）の液晶素子で構成される。またカラー液晶の為、各ピクセル（画素）は、Ｒ（赤）、Ｇ（緑）、Ｂ（青）の３つのドットで構成され、それぞれが階調表示することでカラー色を表現する。
【００３１】
ＬＣＤドライバ６は、表示用ＲＡＭ５の表示データに基づき継続的にＬＣＤ３に駆動電圧を供給することで、ＬＣＤ３に表示データが表示される。ＬＣＤドライバ６は、横方向を制御するＸドライバと、縦方向を制御するＹドライバで構成される。
【００３２】
なお本実施の形態では、ＬＣＤコントローラ機能とＬＣＤドライバを別に設けた構成で説明するが、ＬＣＤコントローラとＬＣＤドライバは一体であってもよい。
【００３３】
次に図２を用いて、本実施の形態１の液晶制御装置の内部構成を説明する。
【００３４】
図２は、図１のシステム構成図におけるマイコン１、ＬＣＤコントローラ２の内部構成をより詳細にブロック化したブロック構成図である。
【００３５】
マイコン１には、ＣＰＵ２０１、ＲＯＭ２０２、ＲＡＭ２０３、ＲＡＭ２０３の一部にフレームバッファＲＡＭ２０４、Ｉ／Ｏコントローラ２０５を備え、これらを協働させマイコン１を機能させている。
【００３６】
ＣＰＵ２０１は、中央演算処理装置である。後述のＲＯＭ２０２やＲＡＭ２０３からプログラムの命令やデータを読み出し、ＬＣＤ３に表示する表示データを加工、演算し、ＲＡＭ２０３のフレームバッファＲＡＭ２０４に格納する。具体的には、ＲＯＭ２０２の画像データ、ビットマップフォントデータをＣＰＵ２０１で読み出し加工し、後述のフレームバッファＲＡＭ２０４の所望のアドレスにデータを書き込む。これを複数回繰り返し、フレームバッファＲＡＭ２０４上にフレームデータ（１画面データ）を作成する。
【００３７】
ＲＯＭ２０２は、プログラムの命令、データ及び画像データを格納する。また画像データの階調データも記憶する。必要に応じて、後述のＲＡＭ２０３へ展開する。ＲＯＭ２０２は、１度しか書き込みが不可なＲＯＭでも書換え可能なＦＬＡＳＨ ＲＯＭのいずれであっても構わない。
【００３８】
ＲＡＭ２０３は、プログラムで使用する設定データや表示データなどを格納する。またＲＡＭ２０３には、１ピクセル１ビット（モノクロ２値）で構成したフレームバッファＲＡＭ２０４を備える。例えば、３２０×２４０ドットの場合、９６００バイトのフレームバッファＲＡＭ２０４を確保する。ＲＡＭ２０３は、ＳＲＡＭでもＤＲＡＭでも構わない。
【００３９】
フレームバッファＲＡＭ２０４は、マイコン１がＬＣＤ３で表示するフレームデータを
一時的に格納する為のバッファＲＡＭである。ＣＰＵ２０１は、ＲＯＭ２０２に格納された画像部品データを必要数取得し加工演算し、表示させたいフレームデータ（１画面データ）をフレームバッファＲＡＭ上に作成し格納する。ＣＰＵ２０１は、ＬＣＤ３に表示させるフレームデータ（１画面データ）を継続して作成し、ＬＣＤ３へ表示させることでＬＣＤ３に絶えず表示データを表示させる。
【００４０】
Ｉ／Ｏコントローラ２０５は、マイコン１のＩＯポートを制御する制御装置である。Ｉ／Ｏコントローラ２０５には、ＬＣＤコントローラＩＣ２を制御するＲＳ：レジスタセレクト、ＣＳ：チップセレクト、ＷＥ：ライトイネーブル、ＲＥ：リードイネーブル、ＲＳＴ：リセットの５本の制御信号出力と、１６本の表示データ出力であるポート１、フレームバッファＲＡＭの２値モノクロの２値表示データを出力する１本の表示補助データ出力のポート２、階調データ出力である６本の表示調整データ出力のポート３が接続されている。前記３つの出力ポートの出力データを協働させ、ＬＣＤコントローラＩＣ２に表示データを送信し、ＬＣＤ３へ表示データを表示させる。
【００４１】
ＲＳ：レジスタセレクトは、送信データが、ＬＣＤコントローラＩＣ２への制御命令か制御データかを切り替える。ＣＳ：チップセレクトは、ＬＣＤコントローラＩＣ２へのチップ選択信号である。Ｌアクティブ場合、Ｌに設定しＬＣＤコントローラＩＣ２へ制御命令、制御データ送信を行う。
【００４２】
ＷＥ：ライトイネーブルは、送信する制御命令または制御データをラッチする為のイネーブル信号である。立ち下がりまたは立上がりのエッジ信号により、送信する制御命令または制御データをＬＣＤコントローラＩＣ２へ書き込む。
【００４３】
ＲＥ：リードイネーブルは、マイコン１に受信する制御データをラッチする為のイネーブル信号である。立ち下がりまたは立ち上がりのエッジ信号により、受信する制御データをマイコン１へ読み込む。
【００４４】
ＲＳＴ：リセットは、ＬＣＤコントローラＩＣ２へのリセット信号である。Ｌアクティブ場合、Ｌに設定しＬＣＤコントローラＩＣ２のレジスタ設定をクリアし、リセットを行う。
【００４５】
ポート１（２０６）は、図３に示すようにＰ１００〜Ｐ１１５の１６本の信号線で形成される。１６本の信号線は、ＬＣＤコントローラＩＣ２のＲ４〜Ｒ０：５、Ｇ５〜Ｇ０：６、Ｂ４〜Ｂ０：５の計１６本のポートに接続され、Ｒ（赤）、Ｇ（緑）、Ｂ（青）のそれぞれに５ビット、６ビット、５ビットの階調コードを送信し、各ドットを階調表示させる。
【００４６】
ポート２（２０７）は、Ｐ２７の１本の信号線で形成される（図３）。ポート２（２０７）は、マイコン１の出力ポートの最上位ビット側から１本のポートを使用し、フレームバッファＲＡＭ２０４に格納するフレームデータ（１画面データ：１ピクセル１ビットのモノクロ２値）を順次取得し、ビットシフト処理を行いながら、ＬＣＤコントローラＩＣ２へデータ出力し送信する。またポート２（２０７）の信号線は、３本の信号線に分岐し、バッファ回路（図３ ３０１）を介して、Ｒ（赤）、Ｇ（緑）、Ｂ（青）に割り当てられたポートの１本にそれぞれワイヤードＯＲ配線で接続される。
【００４７】
なお、ポート２（２０７）が出力するタイミングにおいて、ポート１（２０６）のＯＲ配線されている出力端子は、入力設定等に切替えることで出力値の衝突を回避する。またポート１（２０６）の接続ポート側から出力する場合は、その逆に切り替える。
【００４８】
ポート３（２０８）は、Ｐ３７〜Ｐ３２の６本の信号線で形成される（図３）。Ｒ（赤）、Ｇ（緑）、Ｂ（青）のそれぞれのドットに対して、２本ずつポート２の接続されているポートとは異なるポートにそれぞれワイヤードＯＲ配線して接続する。ポート３（２０８）は、ＬＣＤ３にカラー表示を行う時に、ＬＣＤコントローラＩＣ２のＲ（赤）、Ｇ（緑）、Ｂ（青）の各ドットのそれぞれに、階調コードを示す階調データを入力する。
【００４９】
この階調データにより、当該ドットの表示データが階調出力であるかが決定される。ポート３の階調データが入力されない場合は、後述する階調変換テーブルにより、最大階調出力または最小階調出力に制御する。なおポート３（２０８）が出力するタイミングにおいては、ポート１（２０６）のＯＲ配線されている出力端子は、入力設定に切替える（ＨＩ−Ｚ：ハイインピーダンスに設定する）ことで出力値の衝突を回避する。
【００５０】
２０９は、ＬＣＤコントローラＩＣ２のＩ／Ｆバスコントローラである。Ｉ／ＦバスコントローラＩＣ２０９は、マイコン１のから入力される制御信号や、制御バスポートの制御命令、制御データやフレームバッファＲＡＭ２０４から転送される２値表示データを取得する。各制御信号に応じて、２値表示データを順次取得し、表示用ＲＡＭ５に格納する。
【００５１】
２１０は、階調変換テーブルである。階調変換テーブル２１０は、表示用ＲＡＭ５に格納されたＲ（赤）、Ｇ（緑）、Ｂ（青）のドットごとの階調データを、それぞれ５ビット、６ビット、５ビットの設定された階調出力値に変換する。階調変換テーブルは、入力された階調データに応じて、ＬＣＤ３に対して、任意の階調出力値が出力できるように、所望値が設定される。Ｒ（赤）ドットの場合、０Ｘ００〜０Ｘ１Ｆ（５ビット階調）までの階調データに対して所望の階調出力値を設定する。同様に、Ｇ（緑）ドットは、０Ｘ００〜０Ｘ３Ｆ（６ビット階調）、Ｂ（青）ドットは、０Ｘ００〜０Ｘ１Ｆ（５ビット階調）に対して所望の階調出力値を設定する。そして、前記階調出力値で、ＬＣＤドライバ６が液晶駆動する駆動電圧レベルに変換する。
【００５２】
図１のＬＣＤコントローラ４は、マイコン１からの受信データ、制御信号の制御を行うＩ／Ｆバスコントローラ２０９と、受信されたドットごとの階調データを予め設定された任意の階調出力値でＬＣＤドライバ６を制御する階調変換テーブル２１０を備えて構成される。
【００５３】
また図４に液晶制御装置の機能ブロック構成図を示す。図４において、液晶制御装置は、表示エリア設定手段４０１、記憶手段４０２、表示データ制御手段４０３、表示エリア判定手段４０４、アドレス演算手段４０５、ポート１出力手段４０６、ポート２出力手段４０７、ポート３出力手段４０８、ＬＣＤコントローラ手段４０９、ＬＣＤドライバ手段４１０、ＬＣＤ表示手段４１１で構成される。これらの手段を協働させ、液晶制御装置を機能させる。図４の各機能ブロックは、図２における回路ブロックと、マイコン１に搭載されるソフトウェアを協働して機能させている。
【００５４】
表示エリア設定手段４０１は、ピクセル（Ｒ（赤）、Ｇ（緑）、Ｂ（青））に階調出力させる表示エリアを記憶手段４０２に設定する。表示エリアは、後述するＬＣＤコントローラ手段４０９に備える表示用ＲＡＭのアドレス範囲を指定する。
【００５５】
記憶手段４０２は、表示エリア設定手段４０１で指定されたピクセル（Ｒ（赤）、Ｇ（緑）、Ｂ（青））のアドレス範囲を、開始垂直アドレス、開始水平アドレス、終了垂直アドレス、終了水平アドレスとして記憶する。ＬＣＤ表示手段４１１に表示させる２値表示データも記憶する。
【００５６】
表示データ制御手段４０３は、記憶手段４０２より、前述の階調出力を行うアドレス範囲（開始垂直アドレス、開始水平アドレス、終了垂直アドレス、終了水平アドレス）と、表示データを取得する。２値表示データは、格納されている記憶手段４０２の先頭アドレスからデータ取得し、送信し、アドレスをインクリメントしながら、所定バイト数分（１フレーム分）の表示データを、各ポートを介してＬＣＤコントローラ手段４０９へ送信する。
【００５７】
記憶手段４０２に格納された２値表示データを送信する場合、表示データ制御手段４０３は、１ピクセル１ビットの２値表示データをポート２出力手段４０７より出力し、Ｒ（赤）、Ｇ（緑）、Ｂ（青）の各ドットの階調データをポート３出力手段４０８より出力する。ポート２出力手段４０７とポート３出力手段４０８がワイヤードＯＲ配線されていないポート１出力手段４０６のポートからはＬ出力を行う。
【００５８】
表示エリア判定手段４０４は、表示データ制御手段４０３が送信する２値表示データの送信先の表示用ＲＡＭアドレスが、表示エリア設定手段４０１で指定されたアドレス範囲であるかを判定する。判定情報は表示データ制御手段４０３で取得され、指定範囲であった場合は、ポート３出力手段４０８より、Ｒ（赤）、Ｇ（緑）、Ｂ（青）の各ドットの階調データ出力を行う。
【００５９】
アドレス演算手段４０５は、表示データを送信するＬＣＤコントローラ手段４０９の表示用ＲＡＭアドレスを演算する。具体的には、表示データを所定バイト数送信する度にインクリメントし、送信先ＲＡＭアドレスを演算する。演算された送信先ＲＡＭアドレスは、表示データ制御手段４０３により取得され、Ｒ（赤）、Ｇ（緑）、Ｂ（青）の各ドットの階調データ出力を行うアドレス範囲と比較される。
【００６０】
ポート２出力手段４０７は、２値表示データ出力を行う。表示データ制御手段４０３により１回で送信する２値表示データを、ポート２にセットし、ポート２出力手段４０７によりＬＣＤコントローラ手段４０９へ送信する。
【００６１】
ポート３出力手段４０８は、Ｒ（赤）、Ｇ（緑）、Ｂ（青）の各ドットの階調データ出力を行う。階調出力する表示エリアであった場合、階調データが出力されそうでない場合は、Ｌ出力される。
【００６２】
ＬＣＤコントローラ手段４０９は、ＬＣＤコントローラＩＣである。表示データの送信タイミング制御やデータ変換等を行う。
【００６３】
ＬＣＤドライバ手段４１０は、ＬＣＤドライバ６で構成される。ＬＣＤ３のマトリクス状に配置された液晶素子を駆動制御する。
【００６４】
ＬＣＤ表示手段４１１は、ＬＣＤ３で構成される。表示データ制御手段４０３から送信される表示データを表示する。
【００６５】
次に本実施の形態１のフレームバッファＲＡＭ２０４に１ピクセル１ドット２値モノクロで格納した２値表示データを、ＲＧＢ５：６：５のフォーマット（１６ビットカラー表示）に表示データを変換し、一部の表示データ範囲に階調データを送信し、階調変換テーブル２１０により、カラー表示を行う動作、作用について図５を用いて説明する。
【００６６】
図５は、本実施の形態１のカラードットマトリクス液晶において、Ｒ（赤）、Ｇ（緑）、Ｂ（青）の各ドットの階調制御を示すフローチャートである。
【００６７】
図５において、ＣＰＵ２０１は、ＲＯＭ２０２により画像データを取得し、データを加工してフレームバッファＲＡＭ２０４の所定位置（アドレス）を指定して画像データをセットする。前記処理を複数回行い、１ピクセル１ドット２値モノクロの１フレーム分（１画面分）の表示データを作成する（Ｓ５０１）。
【００６８】
次にＣＰＵ２０１は、Ｒ（赤）、Ｇ（緑）、Ｂ（青）の各ドットの階調制御を行う表示用ＲＡＭ５のアドレス範囲（開始垂直アドレス、開始水平アドレス、終了垂直アドレス、終了水平アドレス）をＲＡＭ２０３にピクセル単位で設定する。また１フレーム分の表示データを送信する表示用ＲＡＭ５の先頭アドレスをＲＡＭ２０３に設定する（Ｓ５０２）。
【００６９】
ＣＰＵ２０１は、ＲＡＭ２０３より２値表示データの送信先の表示用ＲＡＭ５の先頭アドレスを読み出す。またフレームバッファＲＡＭ２０４より、当該アドレスに送信する２値表示データを読み出し取得する（Ｓ５０３）。
【００７０】
この時、バイト単位で表示データを取得する。１回の表示データ送信で１ピクセル分送信するので、ビットシフト処理と送信を所定回数行い、２値表示データを送信する。
【００７１】
次に、送信先表示用ＲＡＭアドレスが、表示エリア設定手段４０１で設定したアドレス範囲であるかを判定する（Ｓ５０４）。
【００７２】
具体的には、ＣＰＵ２０１において、ＲＡＭ２０３より取得した送信先表示用ＲＡＭアドレスが、階調制御行う表示用ＲＡＭ５のアドレス範囲内であるかどうかを表示エリア判定手段４０４で比較、判定する。
【００７３】
ＬＣＤコントローラＩＣ２の表示用ＲＡＭのアドレスマップを図６に示す。水平方向にはＸドライバが接続され、１、２、３、・・・、３１９、３２０の順に並んでいる。Ｘアドレス範囲は、０Ｘ００００〜０Ｘ０１４０である。１アドレスは１６ビットＲＧＢ５：６：５フォーマットで構成される。
【００７４】
また垂直方向には、Ｙライバが接続され、１、２、３、・・・、２３９、２４０の順に並んでいる。Ｙアドレス範囲は、０Ｘ００００〜０Ｘ００Ｆ０である。
【００７５】
また図６において、（Ｘ，Ｙ）が、（１，１）の場合、アドレスは（０Ｘ００００、０Ｘ００００）となり、（２，２）の場合、（０Ｘ０００１、０Ｘ０００１）となる。同アドレスの範囲を設定、判定し階調表示を行う。
【００７６】
表示エリア判定手段４０４の判定が”指定範囲外”であった場合、取得された１フレーム（１画面データ）の表示データの先頭１バイトの最上位１ビットからポート２出力手段４０７より送信され、同時に階調データ出力のポート３出力手段４０８はＯＦＦ出力（Ｌ出力）される（Ｓ５０５）。階調データは出力されない。
【００７７】
具体的には、図３において、ポート２（Ｐ２ ２０７）の最上位１ビット（Ｐ２７）で、１ピクセル分をセットし、バッファ６０１を介して、ワイヤードＯＲ配線されるＲ（赤）、Ｇ（緑）、Ｂ（青）の各ドットの最上位ビットのＲ４、Ｇ５、Ｂ４のポートに表示データが入力される。そしてマイコン１からＬＣＤコントローラＩＣ２へ表示データを送信する。
【００７８】
この時、ポート２（Ｐ２ ２０７）とＯＲ配線されているＰ１１５、Ｐ１１０、Ｐ１０４はマイコン１の設定で、入力設定に切り替えている為、ＨＩ−Ｚ（ハイインピーダンス
状態）になっており、同一配線上に接続されている出力ポートの衝突を回避している。同時にＰポート１（Ｐ１ ２０６）のデータがセットされない出力端子はＬ出力される。ポート２（Ｐ２ ２０７）の出力端子Ｐ２６−Ｐ２０は未接続端子である。
【００７９】
そして取得した１バイトの最上位１ビット送信した後、１ビット左シフト処理を行い、次の１ビットを送信、１ビット左シフトを繰り返して、１バイト＝８ビット分送信する。
【００８０】
またワイヤードＯＲ配線構成により、１ピクセル１ビットの２値表示データが、１ピクセル１６ビットのＲＧＢ５：６：５フォーマットの表示データに変換され、Ｉ／Ｆバスコントローラ２０９を介して、表示用ＲＡＭ５にセットされる。
【００８１】
次に階調コードについて説明する。ポート２（Ｐ２ ２０７）の出力が０の場合、図３の配線構成により、ＬＣＤ３のピクセルのＲ（赤）、Ｇ（緑）、Ｂ（青）の各ドットの階調コードは、最上位ビットに０がセットされ、図７に示す階調変換テーブル２１０の階調出力値７０１となり、各ドットを最小階調出力で制御する。またポート２（Ｐ２ ２０７）の出力が１の場合、階調出力値７０２となり、最大階調出力で制御される。
【００８２】
そしてＲ（赤）、Ｇ（緑）、Ｂ（青）の各ドットを同時に、最小階調出力または最大階調出力することにより、白または黒の色表現を行う。
【００８３】
次に、表示エリア判定手段４０４の判定が”指定範囲内”であった場合、指定エリアに対して、Ｒ（赤）、Ｇ（緑）、Ｂ（青）の各ドットに対してそれぞれ階調制御を行う為、取得された１フレーム（１画面データ）の２値表示データの先頭１バイトの最上位１ビットからポート２出力手段４０７を用いて送信すると同時に、階調データ出力のポート３出力手段４０８よりＲ（赤）、Ｇ（緑）、Ｂ（青）の各ドットに対して階調データ出力を行う（Ｓ５０６）。
【００８４】
この時、Ｒ（赤）、Ｇ（緑）、Ｂ（青）の各ドットにおいて、セットされた階調コードに対して、ポート２（Ｐ２ ２０７）で１が設定された時にのみ、ポート３（Ｐ３ ２０８）で階調データを設定する。各ドットに対して、２ビットの階調データを設定し、最下位ビットは、同ドットの階調表示をＯＦＦ、すなわち最小階調出力するビットフラグとしている。また最下位ビットから２ビット目を、同ドットの階調データとしている（図７の７０３）。
【００８５】
そして、階調データ用ビットを１にした階調コードを、階調変換テーブル２１０に設定し、本実施の形態の場合、図７のように、Ｒ（赤）、Ｇ（緑）、Ｂ（青）の各ドットを個別に最大階調出力に設定している。このように設定することで、ポート３（Ｐ３ ２０８）の出力により、Ｒ（赤）、Ｇ（緑）、Ｂ（青）の各ドットを、最大階調出力、または最小階調出力で個別に点灯させ、カラー色表現を行う（Ｓ５０７）。
【００８６】
なお、ビットフラグ的に制御せずに、Ｒ（赤）、Ｇ（緑）、Ｂ（青）の各ドットを２ビット階調とすると６４色のカラー色表現が可能となる。
【００８７】
なお階調変換テーブル２１０の設定により、各ドットを中間階調レベルで出力することも可能である。
【００８８】
そして、ポート１出力手段４０６、ポート２出力手段４０７、ポート３出力手段４０８の出力によって、ＬＣＤコントローラ手段４０９に、階調コードが入力され、階調変換テーブル２１０の設定値の階調出力レベルにより、ＬＣＤドライバ手段４１０を駆動し、ＬＣＤ表示手段４１１のピクセルを、白、黒、カラー色（ポート３の出力で制御）を表示さ
せる（Ｓ５０８）
フレームバッファＲＡＭ２０４の先頭１バイト＝８ビット＝８ピクセル分の２値表示データをＬＣＤコントローラＩＣ２へ送信すると、ＣＰＵ２０１は、送信する２値表示データがまだあるかどうかを確認する為、フレームバッファＲＡＭ２０４のアドレス値がフレームバッファＲＡＭ２０４の最終アドレスと比較する（Ｓ５０９）。
【００８９】
最終アドレスではない場合、ＣＰＵ２０１は、次に取得する２値表示データの格納先であるフレームバッファＲＡＭ２０４のアドレス値を＋１カウントアップし、ＲＡＭ２０３に記憶する。同時に、送信先である表示用ＲＡＭアドレスのアドレス値も＋１カウントアップする（Ｓ５１０）。
【００９０】
そして、フレームバッファＲＡＭ２０４の先頭アドレスから２バイト目の表示データを取得し、前述動作と同様に、２バイト目の表示データをＬＣＤコントローラＩＣ２へ送信する。これを、フレームバッファＲＡＭ２０４の最終アドレスまで繰り返し処理し、１フレームの表示データを送信し、ＬＣＤ３に所望の表示画像を表示させる。
【００９１】
このように本実施の形態によれば、表示用ＲＡＭ５に表示データを送るポート１（Ｐ１２０６）のＲ（赤）ドット、Ｇ（緑）ドット、Ｂ（青）ドットに対応したＮビットの配線のいずれかに、ポート２（Ｐ２ ２０７）に記憶された１ピクセル１ビットの２値表示データを、ワイヤードＯＲ配線により、所定配線に送信する為、１ピクセル１ビットの２値表示データが、Ｒ（赤）ドット、Ｇ（緑）ドット、Ｂ（青）ドットのＲＧＢ５：６：５フォーマットで構成された表示用ＲＡＭ５に変換して送信することができ、またＲ（赤）ドット、Ｇ（緑）ドット、Ｂ（青）ドットの各ドットに対する階調出力を示す階調データを、ポート３（Ｐ３ ２０８）よりワイヤードＯＲ配線して、第２出力部と接続する配線とは異なるＮビットのいずれかに入力することで、Ｒ（赤）ドット、Ｇ（緑）ドット、Ｂ（青）ドットに、各ドットの階調データを送信する為、１ピクセル１ビットの２値表示データと階調データを合成したビットパターンによる階調コードにより、前記各ドットで予め設定された階調出力値に階調変換できるようになり、特別な回路を設けることなく、またＲＯＭ、ＲＡＭ容量が小さい８ビットマイコンなどの低処理能力のマイコンでもカラー液晶を制御できるようになる。
【００９２】
また、Ｒ（赤）ドット、Ｇ（緑）ドット、Ｂ（青）ドットの各ドットに、少なくとも２本のポート３（Ｐ３ ２０８）の配線を設けることにより、各ドットにおいて２ビット階調の階調データを入力できるようになり、Ｒ（赤）、Ｇ（緑）、Ｂ（青）を組み合わせると、６４色のカラー表示表現ができるようになり、階調データを削減すると共に、処理するデータ量を抑制することができるようになる。
【００９３】
また、Ｒ（赤）ドット、Ｇ（緑）ドット、Ｂ（青）ドットの各ドットに少なくとも２本の階調データを入力できるようし、１本の配線を、各ドットを階調表示させる為の入力情報（フラグ情報）とし、もう１本の配線を、同ドットの階調表示を最小階調出力（消灯状態）に制御する入力情報（フラグ情報）とすることで、ポート３（Ｐ３ ２０８）をビットフラグ出力として使用することができ、階調データのデータ量を削減しつつカラー表示を制御できる。また処理情報が少ないので、８ビットマイコンなどの低処理能力のマイコンでカラー表示制御がし易くなる。
【００９４】
また、ポート２（Ｐ２ ２０７）の配線をＲ（赤）、Ｇ（緑）、Ｂ（青）の各ドットの１ビットに接続する為に分岐し、同配線上にバッファ回路（３０１）を設けて接続することにより、ポート２（Ｐ２ ２０７）の１本の配線でＲ（赤）、Ｇ（緑）、Ｂ（青）の各ドットを同時に階調制御できるようになり、フレームバッファＲＡＭ２０４のデータ量を削減できる。
【００９５】
また、表示エリア判定手段４０４を設け、ポート３（Ｐ３ ２０８）から階調データを出力するピクセルかどうかを判定し、階調出力するピクセルと判定すると、階調データを出力するようにすることで、階調出力するエリアを限定して出力できるようになり、エリアごとに階調データが持てばいい為、ＲＡＭ２０３に保持する階調データの容量を圧縮、削減できるようになる。
【００９６】
なお、Ｒ（赤）、Ｇ（緑）、Ｂ（青）の各ドットの階調出力の制御レベルは限定されるものではなく、ＬＣＤドライバ６で設定可能な最小階調と最大階調の間のレベルであればどの設定値でも構わない。
【００９７】
そして表示用ＲＡＭ５に設定されたＲＧＢごとの階調コードより、階調変換テーブル２１０で変換された制御レベルに応じて、ＬＣＤ３の各ピクセルの液晶素子を駆動することにより、白、黒、加えカラー色の液晶制御を行う。
【００９８】
なお、本実施の形態では、ＲＧＢ５：６：５フォーマット（１６ビットカラー表示）の表示用ＲＡＭ５を備えるＬＣＤコントローラＩＣ２で説明したがこれに限定されるものではない。
【００９９】
またポート１（Ｐ１ ２０６）の出力本数を１６本として説明したが８本等でもよくこれに限定されず構成可能である。
【０１００】
またポート３（Ｐ３ ２０８）は６本で構成しＲＧＢの各ドットを２本ずつ配線する構成で説明したがこれに限定されない。また接続するビット位置も限定されない。
【０１０１】
また本実施の形態では、ＲＧＢの各ドットを単独で最大階調出力させ、カラー表示制御を行うように説明したが、ポート３（Ｐ３ ２０８）の階調データ本数を増やすことで、階調変換テーブルに設定する階調コードを増やし、ＲＧＢの組み合わせにより、多数の色表現が可能となる。
【０１０２】
また表示用ＲＡＭ５、液晶画面サイズとして３２０×２４０ドットで説明したがこれに限定されない。
【０１０３】
マイコン１は主として８ビットマイコンや１６ビットマイコンなどの処理能力が低いマイコンを想定するが、３２ビット以上の高処理能力のマイコンであっても同様に構成できる。
【０１０４】
階調変換テーブルの階調コードは、Ｒ（赤）、Ｇ（緑）、Ｂ（青）の各ドットに４個の設定を示したがこれに限定されない。
【産業上の利用可能性】
【０１０５】
本発明に関わる液晶制御装置は、家庭用、業務用など家電機器、設備機器などの処理能力の低いマイコンを利用したドットマトリクス液晶を使用する液晶制御装置に適用できる。
【符号の説明】
【０１０６】
３ ＬＣＤ（表示部）
５ 表示用ＲＡＭ（第１記憶部）
２０２ ＲＯＭ（第３記憶部）
２０４ フレームバッファＲＡＭ（第２記憶部）
２０６ ポート１（第１出力部）
２０７ ポート２（第２出力部）
２０８ ポート３（第３出力部）
２１０ 階調変換テーブル（階調変換部）
３０１ バッファ回路
４０４ 表示エリア判定手段（出力判定手段）
４１１ ＬＣＤ表示手段（表示部）
【特許請求の範囲】
【請求項１】
Ｒ（赤）ドット、Ｇ（緑）ドット、Ｂ（青）ドットからなるピクセルを備えるドットマトリクスカラー液晶の表示部に表示するための描画データを生成する液晶制御装置であって、
前記Ｒ（赤）ドット、Ｇ（緑）ドット、Ｂ（青）ドットのそれぞれの階調を表すＮビットの表示データをピクセル単位で記憶する第１記憶部と、
前記第１記憶部にピクセル単位で記憶される前記Ｒ（赤）ドット、Ｇ（緑）ドット、Ｂ（青）ドットの表示データをビット毎に対応した配線により出力する第１出力部と、
ピクセル単位の表示データごとに対応して設定された１ビットの表示補助データを記憶する第２記憶部と、
前記第２記憶部に記憶された表示補助データを配線により出力する第２出力部と、
Ｒ（赤）ドット、Ｇ（緑）ドット、Ｂ（青）ドットのそれぞれの階調を調整する表示調整データを記憶する第３記憶部と、
前記第３記憶部に記憶された表示調整データを配線により出力する第３出力部と、
前記第１出力部と配線で接続することで、前記第１出力部から入力される前記Ｒ（赤）ドット、Ｇ（緑）ドット、Ｂ（青）ドットの表示データを前記表示部に表示するための描画データに変換する階調変換部とを備え、
前記第１出力部のドット毎に対応したＮビットの配線のうちいずれかの配線は、前記第２出力部の配線とワイヤードＯＲ配線して接続し、かつ、前記第２出力部と接続する配線とは異なる配線において、前記第３出力部の配線とワイヤードＯＲ配線して接続することを特徴とする液晶制御装置。
【請求項２】
前記第３出力部による配線は、Ｒ（赤）、Ｇ（緑）、Ｂ（青）の各ドットにおいて少なくとも２本である、請求項１記載の液晶制御装置。
【請求項３】
前記第３記憶部が記憶する表示調整データは、少なくとも各ドットを階調表示させるデータと、各ドットを最小階調出力にする為のデータである、請求項２記載の液晶制御装置。
【請求項４】
前記第２出力部の配線は分岐するようにしてＲ（赤）、Ｇ（緑）、Ｂ（青）の各ドットの１ビットに接続し、分岐後の配線上にはバッファ回路を設ける、請求項１〜３のいずれか１項に記載の液晶制御装置。
【請求項５】
前記第３出力部から表示調整データを出力するか否かの判定を行う出力判定手段を設け、前記出力判定手段で階調出力させるピクセルと判定すると、前記第３出力部から表示調整データを出力する、請求項１〜４のいずれか１項に記載の液晶制御装置。
【請求項１】
Ｒ（赤）ドット、Ｇ（緑）ドット、Ｂ（青）ドットからなるピクセルを備えるドットマトリクスカラー液晶の表示部に表示するための描画データを生成する液晶制御装置であって、
前記Ｒ（赤）ドット、Ｇ（緑）ドット、Ｂ（青）ドットのそれぞれの階調を表すＮビットの表示データをピクセル単位で記憶する第１記憶部と、
前記第１記憶部にピクセル単位で記憶される前記Ｒ（赤）ドット、Ｇ（緑）ドット、Ｂ（青）ドットの表示データをビット毎に対応した配線により出力する第１出力部と、
ピクセル単位の表示データごとに対応して設定された１ビットの表示補助データを記憶する第２記憶部と、
前記第２記憶部に記憶された表示補助データを配線により出力する第２出力部と、
Ｒ（赤）ドット、Ｇ（緑）ドット、Ｂ（青）ドットのそれぞれの階調を調整する表示調整データを記憶する第３記憶部と、
前記第３記憶部に記憶された表示調整データを配線により出力する第３出力部と、
前記第１出力部と配線で接続することで、前記第１出力部から入力される前記Ｒ（赤）ドット、Ｇ（緑）ドット、Ｂ（青）ドットの表示データを前記表示部に表示するための描画データに変換する階調変換部とを備え、
前記第１出力部のドット毎に対応したＮビットの配線のうちいずれかの配線は、前記第２出力部の配線とワイヤードＯＲ配線して接続し、かつ、前記第２出力部と接続する配線とは異なる配線において、前記第３出力部の配線とワイヤードＯＲ配線して接続することを特徴とする液晶制御装置。
【請求項２】
前記第３出力部による配線は、Ｒ（赤）、Ｇ（緑）、Ｂ（青）の各ドットにおいて少なくとも２本である、請求項１記載の液晶制御装置。
【請求項３】
前記第３記憶部が記憶する表示調整データは、少なくとも各ドットを階調表示させるデータと、各ドットを最小階調出力にする為のデータである、請求項２記載の液晶制御装置。
【請求項４】
前記第２出力部の配線は分岐するようにしてＲ（赤）、Ｇ（緑）、Ｂ（青）の各ドットの１ビットに接続し、分岐後の配線上にはバッファ回路を設ける、請求項１〜３のいずれか１項に記載の液晶制御装置。
【請求項５】
前記第３出力部から表示調整データを出力するか否かの判定を行う出力判定手段を設け、前記出力判定手段で階調出力させるピクセルと判定すると、前記第３出力部から表示調整データを出力する、請求項１〜４のいずれか１項に記載の液晶制御装置。
【図１】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【公開番号】特開２０１３−１１４１１６（Ｐ２０１３−１１４１１６Ａ）
【公開日】平成２５年６月１０日（２０１３．６．１０）
【国際特許分類】
【出願番号】特願２０１１−２６１４０２（Ｐ２０１１−２６１４０２）
【出願日】平成２３年１１月３０日（２０１１．１１．３０）
【出願人】（０００００５８２１）パナソニック株式会社 (73,050)
【Ｆターム（参考）】
【公開日】平成２５年６月１０日（２０１３．６．１０）
【国際特許分類】
【出願日】平成２３年１１月３０日（２０１１．１１．３０）
【出願人】（０００００５８２１）パナソニック株式会社 (73,050)
【Ｆターム（参考）】
[ Back to top ]