液晶表示装置および液晶表示装置の駆動方法
【課題】上下反転表示を実現するとともに表示品位の良好な液晶表示装置およびその駆動方法を提供する。
【解決手段】画素電極ＰＥが配列した行に沿って延びたゲート線Ｇおよび補助容量線Ｃｓと、画素電極ＰＥが配列した列に沿って延びた信号線Ｓと、ゲート線Ｇ、信号線Ｓ、および、補助容量線Ｃｓを駆動する駆動回路ＸＤ、ＹＤと、を備えたアレイ基板ＡＲと、アレイ基板ＡＲと対向して配置された対向基板ＣＴと、上下方向に並ぶゲート線Ｇを順次駆動する第１走査と、下上方向に並ぶゲート線Ｇを順次駆動する第２走査とを切替える走査方向制御信号ＵＤと、補助容量線Ｃｓに供給する信号ＳＣｓの極性を制御する極性制御信号ＦＲと、を供給し、第１走査を行う場合と第２走査を行う場合との極性制御信号ＦＲが同じであるフレーム期間において、信号線Ｓへ供給する信号の極性を水平期間Ｈ単位で位相が異なるように駆動回路ＸＤ、ＹＤを制御可能な制御回路と、を備える。
【解決手段】画素電極ＰＥが配列した行に沿って延びたゲート線Ｇおよび補助容量線Ｃｓと、画素電極ＰＥが配列した列に沿って延びた信号線Ｓと、ゲート線Ｇ、信号線Ｓ、および、補助容量線Ｃｓを駆動する駆動回路ＸＤ、ＹＤと、を備えたアレイ基板ＡＲと、アレイ基板ＡＲと対向して配置された対向基板ＣＴと、上下方向に並ぶゲート線Ｇを順次駆動する第１走査と、下上方向に並ぶゲート線Ｇを順次駆動する第２走査とを切替える走査方向制御信号ＵＤと、補助容量線Ｃｓに供給する信号ＳＣｓの極性を制御する極性制御信号ＦＲと、を供給し、第１走査を行う場合と第２走査を行う場合との極性制御信号ＦＲが同じであるフレーム期間において、信号線Ｓへ供給する信号の極性を水平期間Ｈ単位で位相が異なるように駆動回路ＸＤ、ＹＤを制御可能な制御回路と、を備える。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明の実施形態は、液晶表示装置および液晶表示装置の駆動方法に関する。
【背景技術】
【０００２】
液晶表示装置は、一対の基板と、この一対の基板間に挟持された液晶層と、複数の表示画素からなる表示領域とを備えている。
【０００３】
液晶表示装置では交番電界駆動を実施しており、フリッカ対策のため１又は複数の走査ライン毎に液晶印加電圧の極性を反転させている。走査線毎の極性反転、または、信号線毎の極性反転のいずれか一方だけでは、走査線が延びる方向または信号線が延びる方向に沿ってフリッカが見えることがあり、高画質液晶表示装置では、走査線毎と信号線毎との両方で極性反転するドット反転駆動を採用することがある。
【０００４】
一方、信号電圧振幅を低減する方法として、容量結合駆動（ＣＣ（capacitively-coupled）駆動）が提案されている。容量結合駆動では、補助容量を通して、補助容量信号を画素電極に重畳することで所定の電圧に到達させる。容量結合駆動を採用すると、補助容量と画素容量とを略等しくする場合、信号電圧振幅を概略半減できる。
【先行技術文献】
【特許文献】
【０００５】
【特許文献１】特開２０１０−２７１４８４号公報
【特許文献２】特開平９−１９０１６３号公報
【発明の概要】
【発明が解決しようとする課題】
【０００６】
携帯電話やスマートフォン等の電子機器に搭載される液晶表示装置の仕様として、画面表示が上下反転表示に対応していることが要求されている。そのため液晶表示装置は、少なくとも、走査方向が上から下へ進む方向の走査（上下走査）と、下から上へ進む方向の走査（下上走査）とのいずれであっても正常に表示できることが要求される。
【０００７】
なお、以下の説明において、液晶表示装置使用時の置き方（縦置き又は横置き）とは関係なく、信号線の延びる方向を上下方向とし、一方側を「上」、その反対側を「下」として説明する。
【０００８】
本実施形態は、上下反転表示を実現するとともに表示品位の良好な液晶表示装置および液晶表示装置の駆動方法を提供することを目的とする。
【課題を解決するための手段】
【０００９】
実施形態によれば、マトリクス状に配置された画素電極と、前記画素電極が配列した行に沿って延びたゲート線と、前記画素電極が配列した列に沿って延びた信号線と、前記ゲート線と略平行に延びた補助容量線と、前記ゲート線、前記信号線、および、前記補助容量線を駆動する駆動回路と、を備えたアレイ基板と、前記アレイ基板と対向して配置された対向基板と、前記アレイ基板と前記対向基板との間に挟持された液晶層と、前記信号線が延びる方向と略平行な方向に並ぶ前記ゲート線を第１方向に順次駆動する第１走査と、前記第１方向と逆方向の第２方向に前記ゲート線を順次駆動する第２走査とを切替える走査方向制御信号と、前記補助容量線に供給する信号の極性を制御する極性制御信号と、を供給し、前記駆動回路の動作を制御する制御回路と、を備え、前記制御回路は、前記第１走査を行う場合と前記第２走査を行う場合との前記極性制御信号が同じであるフレーム期間において、前記信号線へ供給する信号の極性を水平期間単位で位相が異なるように前記駆動回路を制御可能である液晶表示装置が提供される。
【図面の簡単な説明】
【００１０】
【図１】図１は、一実施形態に係る液晶表示装置の一構成例を概略的に示す図である。
【図２】図２は、図１に示す液晶表示装置のＹドライバの回路ブロックの一例を示す図である。
【図３Ａ】図３Ａは、一実施形態の液晶表示装置において上下走査を行う際の駆動方法の一例を説明するためのタイミングチャートである。
【図３Ｂ】図３Ｂは、一実施形態の液晶表示装置において下上走査を行う際の駆動方法の一例を説明するためのタイミングチャートである。
【図４Ａ】図４Ａは、１Ｈ１Ｖ−ＣＣＤＩ駆動を行う液晶表示装置において上下走査を行う際の駆動方法の一例について説明するためのタイミングチャートである。
【図４Ｂ】図４Ｂは、１Ｈ１Ｖ−ＣＣＤＩ駆動を行う液晶表示装置において上下走査を行う際の駆動方法の一例について説明するためのタイミングチャートである。
【図４Ｃ】図４Ｃは、１Ｈ１Ｖ−ＣＣＤＩ駆動を行う液晶表示装置において下上走査を行う際の駆動方法の一例について説明するためのタイミングチャートである。
【図４Ｄ】図４Ｄは、１Ｈ１Ｖ−ＣＣＤＩ駆動を行う液晶表示装置において下上走査を行う際の駆動方法の一例について説明するためのタイミングチャートである。
【図５Ａ】図５Ａは、２Ｈ１Ｖ−ＣＣＤＩ駆動を行う液晶表示装置において上下走査を行う際の駆動方法の一例について説明するためのタイミングチャートである。
【図５Ｂ】図５Ｂは、２Ｈ１Ｖ−ＣＣＤＩ駆動を行う液晶表示装置において上下走査を行う際の駆動方法の一例について説明するためのタイミングチャートである。
【図５Ｃ】図５Ｃは、２Ｈ１Ｖ−ＣＣＤＩ駆動を行う液晶表示装置において下上走査を行う際の駆動方法の一例について説明するためのタイミングチャートである。
【図５Ｄ】図５Ｄは、２Ｈ１Ｖ−ＣＣＤＩ駆動を行う液晶表示装置において下上走査を行う際の駆動方法の一例について説明するためのタイミングチャートである。
【図５Ｅ】図５Ｅは、２Ｈ１Ｖ−ＣＣＤＩ駆動を行う液晶表示装置において下上走査を行う際の駆動方法の一例について説明するためのタイミングチャートである。
【図５Ｆ】図５Ｆは、２Ｈ１Ｖ−ＣＣＤＩ駆動を行う液晶表示装置において下上走査を行う際の駆動方法の一例について説明するためのタイミングチャートである。
【図５Ｇ】図５Ｇは、２Ｈ１Ｖ−ＣＣＤＩ駆動を行う液晶表示装置において下上走査を行う際の駆動方法の一例について説明するためのタイミングチャートである。
【図５Ｈ】図５Ｈは、２Ｈ１Ｖ−ＣＣＤＩ駆動を行う液晶表示装置において下上走査を行う際の駆動方法の一例について説明するためのタイミングチャートである。
【図５Ｉ】図５Ｉは、２Ｈ１Ｖ−ＣＣＤＩ駆動を行う液晶表示装置において下上走査を行う際の駆動方法の一例について説明するためのタイミングチャートである。
【図５Ｊ】図５Ｊは、２Ｈ１Ｖ−ＣＣＤＩ駆動を行う液晶表示装置において下上走査を行う際の駆動方法の一例について説明するためのタイミングチャートである。
【図６Ａ】図６Ａは、ＣＣカラム反転駆動を行う液晶表示装置において上下走査を行う際の駆動方法の一例について説明するためのタイミングチャートである。
【図６Ｂ】図６Ｂは、ＣＣカラム反転駆動を行う液晶表示装置において上下走査を行う際の駆動方法の一例について説明するためのタイミングチャートである。
【図６Ｃ】図６Ｃは、ＣＣカラム反転駆動を行う液晶表示装置において下上走査を行う際の駆動方法の一例について説明するためのタイミングチャートである。
【図６Ｄ】図６Ｄは、ＣＣカラム反転駆動を行う液晶表示装置において下上走査を行う際の駆動方法の一例について説明するためのタイミングチャートである。
【図６Ｅ】図６Ｅは、ＣＣカラム反転駆動を行う液晶表示装置において下上走査を行う際の駆動方法の一例について説明するためのタイミングチャートである。
【図６Ｆ】図６Ｆは、ＣＣカラム反転駆動を行う液晶表示装置において下上走査を行う際の駆動方法の一例について説明するためのタイミングチャートである。
【発明を実施するための形態】
【００１１】
以下、一実施形態に係る液晶表示装置について、図面を参照して詳細に説明する。
図１は、一実施形態に係る液晶表示装置の一構成例を概略的に示す図である。図１に示すように、本実施形態に係る液晶表示装置は複数の表示画素ＰＸからなる表示領域ＡＣＴを備えた液晶表示パネルＬＰＮと、液晶表示パネルの表示領域ＡＣＴを照明するように配置されたバックライトＢＬＴと、液晶表示パネルＬＰＮとバックライトＢＬＴとを制御する制御回路ＣＴＲと、を備えている。
【００１２】
液晶表示パネルＬＰＮは一対の基板、すなわち、アレイ基板ＡＲおよび対向基板ＣＴと、アレイ基板ＡＲおよび対向基板ＣＴ間に挟持された液晶層（図示せず）と、を有している。本実施形態に係る液晶表示装置では、画素配列として正方配列を採用している。複数の表示画素ＰＸはマトリクス状に配置されている。
【００１３】
本実施形態に係る液晶表示装置はカラー表示タイプの液晶表示装置であって、複数の表示画素ＰＸは、複数の色表示画素を含んでいる。図１に示す液晶表示装置は、赤色を表示する赤色表示画素ＰＸＲ、緑色を表示する緑色表示画素ＰＸＧ、および、青色を表示する青色表示画素ＰＸＢを含む。
【００１４】
アレイ基板ＡＲは、例えばガラス等の透明絶縁基板（図示せず）を有している。この透明絶縁基板上には、各表示画素ＰＸに対応する複数の画素電極ＰＥが配置されている。さらに、アレイ基板ＡＲは、複数の画素電極ＰＥが配列する行に沿って第１方向Ｄ１に延びた複数のゲート線Ｇ（Ｇ（１）〜Ｇ（Ｍ））、複数の画素電極ＰＥが配列する列に沿って第２方向Ｄ２に延びた複数の信号線Ｓ（Ｓ（１）〜Ｓ（Ｎ））、ゲート線Ｇと略平行に延びる補助容量線Ｃｓ（Ｃｓ（１）〜Ｃｓ（Ｍ＋１））および、これらゲート線Ｇおよび信号線Ｓの交差位置近傍に配置された複数の画素スイッチＳＷを有している。
【００１５】
各画素スイッチＳＷは、例えば、スイッチング素子として薄膜トランジスタ（ＴＦＴ）を含む。画素スイッチＳＷのゲートがゲート線Ｇと電気的に接続され（あるいは一体に形成され）、ソースが信号線Ｓと電気的に接続され（あるいは一体に形成され）、ドレインが画素電極ＰＥと電気的に接続され（あるいは一体に形成され）ている。各画素スイッチＳＷは、各々対応ゲート線Ｇを介して駆動されたときに対応信号線Ｓおよび対応画素電極ＰＥ間で導通する。
【００１６】
液晶表示パネルＬＰＮは、駆動回路として、さらに複数の画素スイッチＳＷを行単位に導通させるように複数のゲート線Ｇ（１）〜Ｇ（Ｍ）を順次駆動するとともに、複数の補助容量線Ｃｓ（１）〜Ｃｓ（Ｍ＋１）を駆動するＹドライバＹＤ、および、各行の画素スイッチＳＷが対応ゲート線Ｇの駆動によって導通する期間において映像信号あるいは逆転移防止信号を複数の信号線Ｓ（１）〜Ｓ（Ｎ）にそれぞれ出力するＸドライバＸＤを備えている。
【００１７】
ＹドライバＹＤおよびＸドライバＸＤは、外付けのＩＣとして搭載してもよく、アレイ基板ＡＲ上に内蔵回路として造りこんでもよい。本実施形態に係る液晶表示装置では、ＹドライバＹＤおよびＸドライバＸＤは表示領域ＡＣＴの周囲に配置され、制御回路ＣＴＲによりその動作を制御される。
【００１８】
なお図１ではＹドライバＹＤが表示領域ＡＣＴの左側に配置されているが、場合によっては右側に配置されてもよい。あるいは同一の機能をもつ２つのＹドライバＹＤが左右両側に対称な形で配置されてもよい。あるいは、ＹドライバＹＤを、ゲート線Ｇを駆動する機能と補助容量線Ｃｓを駆動する機能とに分離してそれぞれ左右に分けて配置されてもよい。
【００１９】
対向基板ＣＴは、例えば、ガラス等の透明絶縁基板（図示せず）上に配置された赤、緑、青の着色層からなるカラーフィルタ（図示せず）、および複数の画素電極ＰＥに対向してカラーフィルタ上に配置された対向電極（図示せず）等を有している。
【００２０】
各画素電極ＰＥおよび対向電極は、例えばＩＴＯ（Indium Tin Oxide）等の透明電極材料からなるとともに、互いに平行な方向に配向処理（例えば、ラビング処理や光配向処理）される配向膜（図示せず）でそれぞれ覆われている。各画素電極ＰＥおよび対向電極は、画素電極ＰＥおよび対向電極からの電界に対応した液晶分子配列に制御される液晶層の一部である画素領域（図示せず）と共に表示画素ＰＸを構成する。
【００２１】
複数の色表示画素は、それぞれに配置されたカラーフィルタの着色層の色に応じて分類される。赤色表示画素ＰＸＲは赤の着色層を含む。緑色表示画素ＰＸＧは緑の着色層を含む。青色表示画素ＰＸＢは青の着色層を含む。カラーフィルタはアレイ基板ＡＲと対向基板ＣＴとの一方において、透明絶縁基板の液晶層側あるいは液晶層と反対側に配置される。
【００２２】
複数の表示画素ＰＸは各々画素電極ＰＥおよび対向電極間に保持される液晶層によって構成される液晶容量（図示せず）を有する。液晶容量は、液晶材料の比誘電率、画素電極面積、液晶セルギャップによって決まる。
【００２３】
ＸドライバＸＤによって信号線Ｓに印加された電圧（以下、ソース電圧という）は、対応する画素スイッチＳＷを介して選択行の表示画素ＰＸの画素電極ＰＥに印加される。画素電極ＰＥに印加された電圧（画素電位）と対向電極に印加された対向電圧Ｖｃｏｍとの電位差が液晶容量に保持される。
【００２４】
また、例えば絶縁膜を介して積層される画素電極ＰＥの一部と補助容量線Ｃｓ（Ｃｓ（１）〜Ｃｓ（Ｍ＋１））とによって、補助容量Ｃｓｔが構成される。画素電極ＰＥへの信号書き込み後の保持期間において、補助容量Ｃｓｔは液晶容量に結合される。補助容量Ｃｓｔは絶縁膜を介して積層されるスイッチＳＷのドレインと補助容量線Ｃｓとの間に形成されてもよく、絶縁膜を介して積層されるスイッチ素子ＳＷの半導体層と補助容量線Ｃｓとの間に形成されてもよい。
【００２５】
制御回路ＣＴＲは、外部信号源から入力される同期信号に基づいて発生される制御信号をＹドライバＹＤに出力し、外部信号源から入力される同期信号に基づいて発生される制御信号、および外部信号源から入力される映像信号または黒挿入用の逆転移防止信号をＸドライバＸＤに出力する。さらに、制御回路ＣＴＲは、対向電極に印加される対向電圧Ｖｃｏｍを対向基板ＣＴの対向電極に対して出力する。
【００２６】
制御回路ＣＴＲからＹドライバＹＤに対して出力される制御信号には、上下走査（第１走査）と下上走査（第２走査）とを切り替えるための走査方向制御信号ＵＤ、容量結合カップリングによる重畳電圧の極性を制御するためのＣｓ極性制御信号ＦＲ、およびシフトレジスタ（図２に示す）の動作を制御するためのスタートパルス信号ＳＴＶ、クロック信号ＣＬＫ１、ＣＬＫ２などが含まれる。
【００２７】
ＸドライバＸＤは、並列的に複数の映像信号あるいは逆転移防止信号を信号線Ｓへ出力する。
【００２８】
本実施形態の液晶表示装置では、ＣＣＤＩ駆動を採用している。ＣＣＤＩ駆動は信号線Ｓから画素に書き込みを行った後に、補助容量線からＣｓｔを介して画素電位に容量結合カップリングによる重畳電圧を与えて振幅増大効果を得るものである。ＣＣＤＩ駆動によれば、ＸドライバＸＤから信号線Ｓに与える信号電圧のレンジ（映像信号振幅）よりも大きな画素保持電圧振幅を得ることができる。これにより電圧振幅の小さなＸドライバＸＤを用いることができ、ドライバコスト削減、および消費電力の低減というメリットが得られる。
【００２９】
以下、ＣＣＤＩ駆動におけるゲート線Ｇおよび補助容量線Ｃｓの動作について、図２に示すＹドライバＹＤの回路ブロック図、および図３に示す駆動波形のタイミングチャートを用いて説明する。
【００３０】
図２は、図１に示す液晶表示装置のＹドライバＹＤの回路ブロックの一例を示す図である。入力信号はＵＤ、ＳＴＶ、ＣＬＫ１、ＣＬＫ２、およびＦＲであり、これらは高電圧状態（以下、Ｈと表わす）または低電圧状態（以下、Ｌと表わす）のいずれかの論理値をとるものとする。
【００３１】
ここで、ＵＤは上下走査と下上走査とを切り替えるための走査方向制御信号、／ＵＤは走査方向制御信号を反転した信号、ＳＴＶは後述するシフトレジスタの動作を制御するためのスタートパルス信号、ＣＬＫ１およびＣＬＫ２はクロック信号、ＦＲは容量結合カップリングによる重畳電圧の極性を制御するためのＣｓ極性制御信号と呼ばれる。
【００３２】
ＹドライバＹＤからの出力信号は、表示領域の対応するゲート線（Ｇ（１）〜Ｇ（Ｍ））に対して出力されるゲート信号（ＳＧ（１）〜ＳＧ（Ｍ））、および、表示領域の対応する補助容量線（Ｃｓ（１）〜Ｃｓ（Ｍ＋１））に対して出力されるＣｓ信号（ＳＣｓ（１）〜ＳＣｓ（Ｍ＋１））である。
【００３３】
ここでＭは表示領域ＡＣＴに配置されたゲート線Ｇの数であるが、本図においては偶数とする。なお、表示領域ＡＣＴではゲート線Ｇの上下に補助容量線Ｃｓが配置される構造になっているため、補助容量線Ｃｓはゲート線Ｇより１本多く、総数は（Ｍ＋１）本となっている。なお、図２に示す回路図上ではゲート信号ＳＧ（１）〜ＳＧ（Ｍ）およびＣｓ信号ＳＣｓ（１）〜ＳＣｓ（Ｍ＋１）はロジック信号として扱っているが、実際はレベルシフタ等を通して電圧変換した上で表示領域ＡＣＴへと出力されることもある。電圧変換に関しては本実施形態を説明する上では本質的な構成要素ではないので、説明は省略する。
【００３４】
図２において、スイッチ記号で表わされた素子（例えばＳＷＹで示した素子）は、矢印で示された制御端子（走査方向制御信号ＵＤまたは反転した走査方向制御信号／ＵＤ）がＨレベルのときは導通、Ｌレベルのときは非導通の状態をとるスイッチ素子である。
【００３５】
スイッチ素子ＳＷＹは、１つのレジスタＰ（ｋ）の入力側において、上側のレジスタＰ（ｋ−１）の出力端との接続を切替えるスイッチ素子ＳＷＹと、下側のレジスタＰ（ｋ＋１）の出力端との接続を切替えるスイッチ素子ＳＷＹとが配置されている。最も上側のレジスタＰ（−１）の入力側には、スタートパルス信号ＳＴＶの入力端との接続を切替えるスイッチ素子ＳＷＹと、下側のレジスタＰ（０）の出力端との接続を切替えるスイッチ素子ＳＷＹとが配置されている。最も下側のレジスタＰ（Ｍ＋２）の入力側には上側のレジスタＰ（Ｍ＋１）の出力端との接続を切替えるスイッチ素子ＳＷＹと、スタートパルス信号ＳＴＶの入力端との接続を切替えるスイッチ素子ＳＷＹとが配置されている。
【００３６】
Ｐ（ｋ）（ｋ＝−１，０，１，２，…，Ｍ＋２）はレジスタであり、矢印で示した制御端子（クロック信号ＣＬＫ１あるいはクロック信号ＣＬＫ２）からＨレベルが入力されたときには入力側（図にて左側）の値を取り込んでメモリし、その後制御端子信号がＬレベルになっても、再びＨレベルになるまでは取り込まれた値を保持し続ける機能を持っている。レジスタＰ（ｋ）の出力側（図にて右側）には、保持された値が常時出力される。
【００３７】
以上により、例えば走査方向制御信号ＵＤがＨレベル（すなわち反転した走査方向制御信号／ＵＤがＬレベル）の場合には、スタートパルス信号ＳＴＶがＰ（−１）、Ｐ（０）、（１）…、Ｐ（Ｍ＋１）、Ｐ（Ｍ＋２）の順にクロック信号ＣＬＫ１、クロック信号ＣＬＫ２に同期して連鎖的にメモリされ、上から下へ（第１方向へ）と走査するシフトレジスタとして機能する。
【００３８】
また、走査方向制御信号ＵＤがＬレベル（すなわち反転した走査方向制御信号／ＵＤがＨレベル）の場合にはスタートパルス信号ＳＴＶがＰ（Ｍ＋２）、Ｐ（Ｍ＋１）、Ｐ（Ｍ）…、Ｐ（０）、Ｐ（−１）の順にクロック信号ＣＬＫ１、ＣＬＫ２に同期して連鎖的にメモリされ、下から上へ（第２方向へ）と走査するシフトレジスタとして機能する。
【００３９】
レジスタＰ（ｋ）の出力はクロック信号ＣＬＫ１またはクロック信号ＣＬＫ２との論理積がとられた後にゲート信号ＳＧ（ｋ）として表示領域ＡＣＴのゲート線Ｇ（１）〜Ｇ（Ｍ）へ出力される。但し、ゲート信号ＳＧ（−１），ＳＧ（０），ＳＧ（Ｍ＋１），ＳＧ（Ｍ＋２）は表示領域ＡＣＴへは出力されない。
【００４０】
ここで、レジスタＰ（ｋ）の出力信号と、クロック信号ＣＬＫ１またはクロック信号ＣＬＫ２との論理積をとるのは、クロック信号ＣＬＫ１またはクロック信号ＣＬＫ２を用いてパルス整形（水平期間（Ｈ）内でのゲート信号の立ち上がり／立ち下がりタイミングの調整）を行うためである。
【００４１】
レジスタＱ（ｊ）（ｊ＝１，２，…，Ｍ＋１）はＣｓ信号を生成するためのレジスタであり、機能的にはＰ（ｋ）と同様である。すなわち、レジスタＱ（ｊ）はＧ（ｊ−２）またはＧ（ｊ＋１）がＨレベルになるタイミングで走査方向制御信号ＦＲを取り込み、このときの出力がＣｓ信号ＳＣｓ（ｊ）として表示領域の補助容量線Ｃｓ（ｊ）に出力される（ｊ＝１，２，…，Ｍ＋１）。それ以外のタイミングではレジスタＱ（ｊ）の状態は変化せずに保持される。
【００４２】
図３Ａおよび図３Ｂは、本実施形態の液晶表示装置の駆動方法の一例を説明するためのタイミングチャートである。
【００４３】
以上を踏まえて走査方向制御信号ＵＤがＨレベルの場合のゲート信号ＳＧおよびＣｓ信号ＳＣｓの動作を図３Ａおよび図３Ｂを用いて説明する。ここで、液晶表示装置は一般に交流化駆動を行っており、１フレーム毎（あるいは２フレーム毎、３フレーム毎などの場合もある）に各画素ＰＸの表示極性を反転させて動作させるため、２種類の極性パターンが存在する。以下の説明では、極性パターンの一方を正フレーム、他方を負フレームと呼んで区別する。
【００４４】
まず正フレームにて、図示したようなスタートパルス信号ＳＴＶ、クロック信号ＣＬＫ１、クロック信号ＣＬＫ２、およびＣｓ極性制御信号ＦＲの信号が入力されたとする。Ｃｓ極性制御信号ＦＲはＨレベルとＬレベルとが同じ期間（１水平期間（１Ｈ））となるように一定のタイミングで立ち上がりおよび立ち下がりを繰り返す。クロック信号ＣＬＫ１はＣｓ極性制御信号ＦＲがＨレベルの期間において所定期間Ｈレベルとなる。クロック信号ＣＬＫ２はＣｓ極性制御信号ＦＲがＬレベルの期間において所定期間Ｌレベルとなる。スタートパルス信号ＳＴＶは、クロック信号ＣＬＫ２が立ち上がるタイミングで立ち上がり、次にクロック信号ＣＬＫ１が立ち上がるタイミングで立ち下がる。
【００４５】
ここでレジスタＰ（−１）に着目すると、スタートパルス信号ＳＴＶがＨレベルにある期間中にクロック信号ＣＬＫ２がＨレベルになること（図中で示したパルスａ）でレジスタＰ（−１）にＨレベルが取り込まれる。その後クロック信号ＣＬＫ２がＬレベルになってもレジスタＰ（−１）はＨレベルを保ち、再びクロック信号ＣＬＫ２がＨレベル（図中ｃで示したパルス）となってＬレベルのスタートパルスが取り込まれるまでＨレベルが保持される。従って、パルスａの立ち上がりからパルスｃの立ち上がりまでの期間ＴＡにおいて、レジスタＰ（−１）にＨレベルの信号がメモリされる。レジスタＰ（−１）がＨレベルの期間中にＣＬＫ１がＨレベル（になること図中で示したパルスｂ）で、両者の論理積としてパルスｂの形状がそのままゲート信号ＳＧ（−１）として出力される。
【００４６】
次に、レジスタＰ（０）に着目すると、レジスタＰ（０）の入力側はレジスタＰ（−１）の出力端と接続されている。従って、レジスタＰ（０）の入力はレジスタＰ（−１）の出力（すなわちＰ（−１）の状態）であるから、これがＨレベルである期間にクロック信号ＣＬＫ１がＨレベルとなること（図中のパルスｂ）で、レジスタＰ（０）にＨレベルが取り込まれてＨレベルとなる。
【００４７】
この状態は、クロック信号ＣＬＫ１の次にＨレベルとなること（図中のパルスｄ）でＬレベルが取り込まれるまで保持される。レジスタＰ（０）がＨレベルの期間中にクロック信号ＣＬＫ２がＨレベルとなること（図中のパルスｃ）で、両者の論理積としてパルスｃの形状がそのままゲート信号ＳＧ（０）として出力される。以下ＳＧ（１）、ＳＧ（２）、…についても同様に考えることができ、１水平期間（１Ｈ）毎に順次ゲート信号ＳＧのＨレベルパルスがシフトしていくことが理解できる。
【００４８】
Ｃｓ信号ＳＣｓに関しては、ゲート信号ＳＧ（ｋ）を基準として考えることができる。すなわち、ゲート信号ＳＧ（ｋ）がＨレベルになったときにレジスタＱ（ｋ−１）およびレジスタＱ（ｋ＋２）においてＣｓ極性制御信号ＦＲが取り込まれ、それぞれＣｓ信号ＳＣｓ（ｋ−１）およびＣｓ信号ＳＣｓ（ｋ＋２）に出力される。
【００４９】
例えばゲート信号ＳＧ（２）がＨレベルになっている水平期間（１Ｈ）ではＣｓ極性制御信号ＦＲがＨレベルであるから、ゲート信号ＳＧ（２）がＨレベルになるのと同じタイミングで、Ｃｓ信号ＳＣｓ（１）およびＣｓ信号ＳＣｓ（４）がＨレベルに遷移する。
【００５０】
なおＣｓ信号ＳＣｓ（４）に関しては、ゲート信号ＳＧ（２）がＨレベルになる前の状態がＨレベル（実線）およびＬレベル（破線）のいずれであろうと、ゲート信号ＳＧ（２）がＨレベルになった時点で、Ｈレベルに固定されることを示している。ゲート信号ＳＧ（２）以外のゲート信号に対しても上記と同様に考えれば、各Ｃｓ信号ＳＣｓの動きが図３Ａに示したとおりのものになる。
【００５１】
なお各Ｃｓ信号ＳＣｓの波形に着目した場合、その上下のゲート信号が相次いでＨレベルになる前に１回、後に１回Ｃｓ極性制御信号ＦＲを取り込んでいることになる。このうち１回目のＣｓ極性制御信号ＦＲ取り込みにおいては、上述のようにそれまでのＣｓ信号ＳＣｓの状態にかかわりなく、ＨレベルまたはＬレベルのうち何れか一方の状態に固定される（すなわちそれまでの状態がリセットされてＣｓ極性制御信号ＦＲで規定される状態に遷移する）。
【００５２】
そして２回目のＣｓ極性制御信号ＦＲ取り込みにおいて、Ｃｓ信号ＳＣｓが１回目とは逆の状態に遷移する。すなわち、１回目のＣｓ極性制御信号ＦＲ取り込みと、２回目のＣｓ極性制御信号ＦＲ取り込みとは水平期間（Ｈ）の奇数倍の時間差があるため、必ず逆の状態への遷移となる。この２回目のＣｓ極性制御信号ＦＲ取り込みにおける遷移動作が、ＣＣＤＩ駆動の本質である画素電位への重畳電圧印加を行うことになる。
【００５３】
ここでＣｓ信号ＳＣｓがＬレベルからＨレベルへ遷移する場合を「正極性」、ＨレベルからＬレベルへ遷移する場合を「負極性」と呼び、それぞれのＣｓ信号ＳＣｓに「正極性」を示す“＋”および「負極性」を示す“−”の記号を付してある。
【００５４】
負フレームについては、入力信号においてＣｓ極性制御信号ＦＲのＨレベルとＬレベルとを正フレームに対して逆転させた駆動を行う。それ以外のスタートパルス信号ＳＴＶやクロック信号ＣＬＫ１、および、クロック信号ＣＬＫ２は、正フレームと全く同じ波形である。
【００５５】
この場合、ゲート信号ＳＧは正フレームと全く同じとなり、Ｃｓ信号ＳＣｓは正フレームに対してＨレベルとＬレベルとが反転したものとなる。これにより、各Ｃｓ信号ＳＣｓの「正極性」と「負極性」とが逆転することになる。
【００５６】
ここで、１回目のＣｓ極性制御信号ＦＲ取り込みの作用について少し補足しておく。先にも述べたが、正フレームと負フレームとは１フレーム毎に交互に動作させる（すなわち１フレーム毎に反転させる）ケースだけでなく、２フレーム以上毎に反転させるケースもある。
【００５７】
例えばＯＣＢ(Optically Compensated Bend)モードの液晶表示装置において黒挿入駆動を行う場合には、逆転移防止信号（正極性）、映像信号（正極性）、逆転移防止信号（負極性）、映像信号（負極性）、逆転移防止信号（正極性）、…の順に画素ＰＸの表示極性が反転し、実質的に２フレーム毎に極性反転することがある。
【００５８】
また、時分割３Ｄ（３次元）表示を行う場合などに、表示極性の偏りを防ぐため、左映像信号（正極性）、右映像信号（正極性）、左映像信号（負極性）、右映像信号（負極性）、左映像信号（正極性）、…の順に画素ＰＸの表示極性が反転する場合があり、やはり２フレーム毎の極性反転が採用されることがある。
【００５９】
あるいはさらに、ＯＣＢモードの液晶表示装置で時分割３Ｄ表示を行う場合には、逆転移防止信号（正極性）、左映像信号（正極性）、逆転移防止信号（正極性）、右映像信号（正極性）、逆転移防止信号（負極性）、左映像信号（負極性）、逆転移防止信号（負極性）、右映像信号（負極性）、逆転移防止信号（正極性）、…の順に画素ＰＸの表示極性が反転する場合があり、実質的に４フレーム毎の極性反転となることがある。
【００６０】
これらの場合、あるフレームに対してその前のフレームが同極性である場合と逆極性である場合とが混在する。これは例えば図３Ａに示すＣｓ信号ＳＣｓにおいて、１回目のＣｓ極性制御信号ＦＲ取り込みの前の状態が破線で表わされる場合と実線で表される場合とが混在することを意味する。１回目のＣｓ極性制御信号ＦＲ取り込みにおいてこの混在をリセットして何れか一方の状態に遷移させておくことで、２回目のＣｓ極性制御信号ＦＲ取り込みによるＣｓ信号ＳＣｓの遷移を常に正しく実施することが可能となる。
【００６１】
次に、下上走査を行う場合（走査方向制御信号ＵＤがＬレベルの場合）のゲート信号ＳＧおよびＣｓ信号ＳＣｓの動作について図３Ｂを参照して説明する。この場合、ゲート線Ｇの走査方向は下から上となる。すなわち、図２に示すレジスタＰ（ｋ）の入力側において、下側に接続されたスイッチ素子ＳＷＹが導通し、レジスタＰ（Ｍ＋１）、レジスタＰ（Ｍ）…、レジスタＰ（０）、レジスタＰ（−１）の順に、クロック信号ＣＬＫ１、ＣＬＫ２に同期して連鎖的にスタートパルス信号ＳＴＶがメモリされ、下から上へと走査するシフトレジスタとして機能する。
【００６２】
レジスタＰ（ｋ）の動作に連動して、レジスタＱ（ｊ）にもレジスタＱ（Ｍ＋１）、レジスタＱ（Ｍ）…、レジスタＱ（２）、レジスタＱ（１）の順に、連鎖的にＣｓ極性制御信号ＦＲがメモリされる。
【００６３】
すなわち、図３Ａに示す上下走査の場合と、図３Ｂに示す下上走査の場合とを比較すると、走査方向制御信号ＵＤが反転し、クロック信号ＣＬＫ１とクロック信号ＣＬＫ２とがそれぞれ反転している。また、上下走査におけるシフトレジスタＰ（ｋ）は、下上走査におけるシフトレジスタＰ（Ｍ＋１−ｋ）（ｋ＝−１，０，１，…，Ｍ＋２）に対応し、上下走査におけるシフトレジスタＱ（ｊ）は、下上走査におけるシフトレジスタＱ（ｊ＋２−ｋ）（ｊ＝１，２，…，Ｍ＋１）に対応する。
【００６４】
その結果、走査方向が上下反転し、上下走査におけるゲート線Ｇ（ｋ）は、下上走査におけるゲート線Ｇ（Ｍ＋１−ｋ）（ｋ＝−１，０，１，…，Ｍ＋２）に対応し、上下走査における補助容量線Ｃｓ（ｊ）は、下上走査における補助容量線Ｃｓ（Ｍ＋２−ｊ）（ｊ＝１，２，…，Ｍ＋１）に対応することになる。
【００６５】
なお、図３Ｂでは、クロック信号ＣＬＫ１とクロック信号ＣＬＫ２とのタイミングが、図３Ａと反転しているが、これは行毎に交互にクロック信号ＣＬＫ１とクロック信号ＣＬＫ２との接続パターンが入れ替わり、かつ、本実施形態ではＭが偶数の場合を説明しているからである。Ｍが奇数の場合には、走査方向が上から下への向きのときと下から上への向きのときとでクロック信号ＣＬＫ１とクロック信号ＣＬＫ２とは同じ波形となる。
【００６６】
図４Ａおよび図４Ｂは、１Ｈ１Ｖ−ＣＣＤＩ駆動を行う液晶表示装置において上下走査を行う駆動方法の一例について説明するためのタイミングチャートである。
【００６７】
上述のゲート信号ＳＧおよびＣｓ信号ＳＣｓの波形をもとにして、表示領域ＡＣＴにおける画素ＰＸでの、ＣＣＤＩ駆動による重畳電圧の極性と、信号線Ｓに出力される信号（ソース出力）の極性との関係について説明する。
【００６８】
まず、ＣＣＤＩ駆動の中で最も基本的な１Ｈ１Ｖ−ＣＣＤＩ駆動について、図４Ａおよび図４Ｂを用いて説明する。１Ｈ１Ｖとは、画素ＰＸの表示極性の配列が１列毎に極性反転し、かつ、１行毎に極性反転する方式、すなわち、表示極性が正極性の画素ＰＸと負極性の画素ＰＸとが市松状に配列する駆動方法である。
【００６９】
１Ｈ１Ｖ反転の利点として、各行書き込み時に正負極性が混在することになり、例えば信号線Ｓから対向電極へのカップリングが正負極性で相殺されるため、横クロストークが改善できるということが挙げられる。また、ライン反転駆動やカラム反転駆動では対向電極電位がずれた場合などにラインフリッカが見えることがあるが、ドット反転では対向電極電位がずれてもラインフリッカが見えにくいというメリットもある。
【００７０】
１Ｈ１Ｖ反転駆動においては、図４Ａに示す正フレームにおける画素配置図で示したように、各画素ＰＸの補助容量Ｃｓｔは、紙面に向かって画素電極ＰＥの上側、あるいは下側の補助容量線Ｃｓのいずれかに接続されるが、１列ごとに接続先の補助容量線Ｃｓが上側と下側との交互になっている。すなわち、例えば奇数番目の列（図中のＯＤＤ列）に属する画素ＰＸの補助容量Ｃｓｔは画素電極ＰＥの上側の補助容量線Ｃｓに接続され、偶数番目の列（図中のＥＶＥＮ列）に属する画素ＰＸの補助容量Ｃｓｔは画素電極ＰＥの下側の補助容量線Ｃｓに接続される。
【００７１】
ここで、図４Ａおよび図４Ｂには正フレームと負フレームとのそれぞれについて、画素配置図の右側に、各ゲート線Ｇと補助容量線Ｃｓに対応させて、上下走査時（走査方向制御信号ＵＤがＨレベルのとき）のゲート信号ＳＧ波形およびＣｓ信号ＳＣｓ波形、Ｃｓ極性制御信号ＦＲ波形、および各Ｃｓ信号ＳＣｓの極性を示している。図４Ａに示す信号波形は、図３Ａに示す上下走査時の正フレームでのゲート信号ＳＧ波形およびＣｓ信号ＳＣｓ波形、Ｃｓ極性制御信号ＦＲ波形、および各Ｃｓ信号ＳＣｓの極性と同様である。
【００７２】
例えばゲート線Ｇ１の行に注目すると、ゲート信号ＳＧ１がＨレベルになった次の水平期間（１Ｈ）で、上側の補助容量線Ｃｓ１のＣｓ信号ＳＣｓ１がＬレベルからＨレベルへ遷移し（Ｃｓ信号ＳＣｓ１は「正極性」）、さらに、その次の水平期間（１Ｈ）では下側の補助容量線Ｃｓ２のＣｓ信号ＳＣｓ２がＨレベルからＬレベルへ遷移している（Ｃｓ信号ＳＣｓ２は「負極性」）。
【００７３】
これは、補助容量Ｃｓｔが画素電極ＰＥの上側の補助容量線Ｃｓ１に接続される画素ＰＸ（Ｏ１）では画素電極ＰＥへの信号書き込み後に補助容量Ｃｓｔを介して画素電位に容量結合カップリングによる正の重畳電圧が加えられ、補助容量Ｃｓｔが画素電極ＰＥの下側の補助容量線Ｃｓ２に接続される画素ＰＸ（Ｅ１）では画素電極ＰＥへの信号書き込み後に補助容量Ｃｓｔを介して画素電位に容量結合カップリングによる負の重畳電圧が加えられることを意味している。
【００７４】
画素電位に正しい極性の重畳電圧を与えるためには、ＸドライバＸＤが出力する映像信号あるいは逆転移防止信号（例えば黒表示に対応した信号）等のソース出力の極性と、重畳電圧の極性とが一致している必要がある。この条件が満たされないと表示の白黒が反転する等の不具合が生じる。従って、ゲート信号ＳＧ１がＨレベルになっている水平期間では、奇数（ＯＤＤ）列の信号線Ｓへのソース出力は正極性に、偶数（ＥＶＥＮ）列の信号線Ｓへのソース出力は負極性にする必要がある。
【００７５】
以下、順次ゲート線Ｇ２、Ｇ３、…の行に注目して同様の考え方を適用すれば、各行の画素電極ＰＥに与えられる重畳電圧の極性とそれに対応して与えるべきソース出力の極性を決定することができる。各画素ＰＸには、このようにして決まった重畳電圧の極性を示してある。また、Ｃｓ極性制御信号ＦＲ波形の上にはこのようにして決定したソース出力の極性を示してある。各画素ＰＸの極性は確かに、１Ｈ１Ｖ反転パターンで市松状に分布していることが確認される。
【００７６】
図４Ｂの負フレームにおいては、正フレームと同じ画素配置図を描き、それに対応させて図３Ａの負フレームと同様のゲート信号およびＣｓ信号波形、ＦＲ信号波形、および各Ｃｓ信号の極性を記載している。
【００７７】
ここでは、Ｃｓ信号ＳＣｓの極性が正フレームに対して正負逆転したものとなっている。従って、各画素電極ＰＥに与えられる重畳電圧の極性とそれに対応して与えるべきソース出力の極性も正フレームに対して反転したものとなり、図４Ａに示したとおりの画素極性パターンおよびソース出力極性パターンが得られる。
【００７８】
図４Ｃおよび図４Ｄは、１Ｈ１Ｖ−ＣＣＤＩ駆動を行う液晶表示装置において下上走査を行う駆動方法の一例について説明するためのタイミングチャートである。
【００７９】
次に、図４Ｃおよび図４Ｄにて下上走査の場合（走査方向制御信号ＵＤがＬレベルの場合）を説明する。なお、本実施形態ではＭが８００の場合について説明する。図４Ｃおよび図４Ｄでは、ゲート配線Ｇ８００、Ｇ７９９、Ｇ７９８、…の順に上から並び、図４Ａおよび図４Ｂと上下が反転した画素配置図を示している。従って、画素ＰＸの補助容量Ｃｓｔ配置の接続先の補助容量線Ｃｓも上下反転する。すなわち、図４Ｃおよび図４Ｄにおける上側は図４Ａおよび図４Ｂにおける下側に相当し、図４Ｃおよび図４Ｄにおける下側は図４Ａおよび図４Ｂにおける上側に相当する。
【００８０】
図４Ａおよび図４Ｂでは、画素ＰＸの奇数（ＯＤＤ）列において画素電極ＰＥの図の上側の補助容量線Ｃｓに対して補助容量Ｃｓｔが接続され、画素ＰＸの偶数（ＥＶＥＮ）列において画素電極ＰＥの図の下側の補助容量線Ｃｓに対して補助容量Ｃｓｔが接続されていたが、図４Ｃおよび図４Ｄでは奇数（ＯＤＤ）列において画素電極ＰＥの図の下側の補助容量線Ｃｓに対して補助容量Ｃｓｔが接続され、偶数（ＥＶＥＮ）列において画素電極ＰＥの図の上側の補助容量線Ｃｓに対して補助容量Ｃｓｔが接続されることになる。
【００８１】
これは図４Ａおよび図４Ｂと比較して、接続先の補助容量線Ｃｓが偶数（ＥＶＥＮ）列と奇数（ＯＤＤ）列とが上下入れ替わったことに相当する。よって、図４Ａおよび図４Ｂのときと同じ考え方で決められる、各画素電極ＰＥに与えられる重畳電圧の極性とそれに対応して与えるべきソース出力の極性も、偶数（ＥＶＥＮ）列と奇数（ＯＤＤ）列とが入れ替わったものになり、結果的にソース出力の極性は図４Ａに示す上下走査の場合に対して正負反転したものとなる。
【００８２】
この場合、ゲート信号ＳＧ波形およびＣｓ信号ＳＣｓ波形に関しては、図４Ａおよび図４Ｂにおけるゲート信号ＳＧ１、ＳＧ２、…をゲート信号ＳＧ８００、ＳＧ７９９、…と置き換え、Ｃｓ信号ＳＣｓ１、ＳＣｓ２、…をＣｓ信号ＳＣｓ８０１、ＳＣｓ８００、…と置き換えたものである。
【００８３】
なお上記ではＭが８００の場合を一例として説明したが、Ｍが８００以外の場合でも同様であることは自明である。
【００８４】
以上の図４Ａ乃至図４Ｄの結果を総合すると、１Ｈ１Ｖ−ＣＣＤＩ駆動にて正常表示を行うために必要な条件は、上下走査と下上走査にて、Ｃｓ極性制御信号ＦＲ（各画素に与える容量結合重畳電圧の極性を決める制御信号）が同じ極性のフレームでのソース出力の極性を比較したときに、互いに逆になっていることであるといえる。すなわち、上下走査のときの正フレームと下上走査のときの正フレームとでは、ソース出力の極性が逆になっている。同様に上下走査のときの負フレームと下上走査のときの負フレームとでは、ソース出力の極性が逆になっている。
【００８５】
以上より制御回路ＣＴＲは、上下走査と下上走査とにおいて、Ｃｓ極性制御信号ＦＲが同じ極性フレームでのソース出力の極性の位相が逆になるように（言い換えれば水平期間単位での位相が異なるように）出力するものである。
【００８６】
上記のように、本実施形態の液晶表示装置によれば、上下反転表示を実現するとともに表示品位の良好な液晶表示装置および液晶表示装置の駆動方法を提供することができる。
【００８７】
次に、第２実施形態の液晶表示装置およびその駆動方法について、図５Ａ乃至図５Ｊを参照して説明する。本実施形態の液晶表示装置では、上述の１Ｈ１Ｖ−ＣＣＤＩ駆動を改良した駆動方法を採用している。本実施形態では、画素ＰＸが並ぶ列方向に関して画素極性の配列が１列毎に極性反転している点は上述の１Ｈ１Ｖ−ＣＣＤＩと同様であるが、行方向に関して２行毎に極性が反転する２Ｈ１Ｖ−ＣＣＤＩ駆動を採用している。
【００８８】
２Ｈ１Ｖ−ＣＣＤＩ駆動の利点は、１Ｈ１Ｖ−ＣＣＤＩ駆動よりもさらに低電力を実現できることである。すなわち、１Ｈ１Ｖ反転の場合は各信号線Ｓに供給される映像信号（あるいは逆転移防止信号）の極性が１水平期間（１Ｈ）毎に反転していたが、２Ｈ１Ｖ反転の場合は２水平期間（２Ｈ）毎の反転となるため、信号線充放電の周波数が半分になり、消費電力が低減される。
【００８９】
最初に、２Ｈ１Ｖ−ＣＣＤＩ駆動における補助容量Ｃｓｔ配置について説明する。１Ｈ１Ｖ−ＣＣＤＩ駆動においては奇数（ＯＤＤ）列と偶数（ＥＶＥＮ）列とで補助容量Ｃｓｔ配置の上下が分かれていたが、２Ｈ１Ｖ−ＣＣＤＩ駆動においては、画素ＰＸの極性パターンがまず与えられたものとし、そこからあるべき補助容量Ｃｓｔ配置を求める。
【００９０】
図５Ａの上下走査時（走査方向制御信号ＵＤがＨレベルのとき）の正フレームの図に基づいて説明する。まず、図３Ａの正フレームに相当する駆動が行われるものとして、図３Ａと同様のゲート信号ＳＧ波形、Ｃｓ信号ＳＣｓ波形、Ｃｓ極性制御信号ＦＲ波形、および各Ｃｓ信号ＳＣｓの極性を記載している。すなわち、図５Ａの正フレームの波形は、図４Ａに示す正フレームの波形と同一である。
【００９１】
この場合、Ｃｓ信号ＳＣｓ１、Ｃｓ信号ＳＣｓ２、Ｃｓ信号ＳＣｓ３、Ｃｓ信号ＳＣｓ４、Ｃｓ信号ＳＣｓ５、Ｃｓ信号ＳＣｓ６、…の極性はそれぞれ正、負、正、負、正、負、…である。
【００９２】
いま、図５Ａの左の画素配置図にあるように、たとえば奇数（ＯＤＤ）列において画素ＰＸ（Ｏ１）、ＰＸ（Ｏ２）、ＰＸ（Ｏ３）、ＰＸ（Ｏ４）、ＰＸ（Ｏ５）、…の表示極性がそれぞれ正、正、負、負、正、…で、奇数（ＥＶＥＮ）列において画素ＰＸ（Ｅ１）、ＰＸ（Ｅ２）、ＰＸ（Ｅ３）、ＰＸ（Ｅ４）、ＰＸ（Ｅ５）、…の表示極性がそれぞれ負、負、正、正、負、…極性というような、２Ｈ１Ｖ反転の極性パターンでＣｓ信号からの重畳電圧を与えるものとする。
【００９３】
まず、ゲート線Ｇ１の行に注目すると、画素ＰＸ（Ｏ１）に正、画素ＰＸ（Ｅ１）に負の重畳電圧を与えるのであるから、画素ＰＸ（Ｏ１）は上側の補助容量線Ｃｓ１（正極性）、画素ＰＸ（Ｅ１）は下側の補助容量線Ｃｓ２（負極性）との間に補助容量Ｃｓｔを形成すればよい。
【００９４】
次にゲート線Ｇ２の行に注目すると、画素ＰＸ（Ｏ２）に正、画素ＰＸ（Ｅ２）に負の重畳電圧を与えるのであるから、画素ＰＸ（Ｏ２）は下側の補助容量線Ｃｓ３（正極性）、画素ＰＸ（Ｅ２）は上側の補助容量線Ｃｓ２（負極性）との間に補助容量Ｃｓｔを形成すればよい。
【００９５】
次にゲート線Ｇ３の行に注目すると、画素ＰＸ（Ｏ３）に負、画素ＰＸ（Ｅ３）に正の重畳電圧を与えるのであるから、画素ＰＸ（Ｏ３）は下側の補助容量線Ｃｓ４（負極性）、画素ＰＸ（Ｅ３）は上側の補助容量線Ｃｓ３（正極性）との間に補助容量Ｃｓｔを形成すればよい。
【００９６】
次にゲート線Ｇ４の行に注目すると、画素ＰＸ（Ｏ４）に負、画素ＰＸ（Ｅ４）に正の重畳電圧を与えるのであるから、画素ＰＸ（Ｏ４）は上側の補助容量線Ｃｓ４（負極性）、画素ＰＸ（Ｅ４）は下側の補助容量線Ｃｓ５（正極性）との間に補助容量Ｃｓｔを形成すればよい。
【００９７】
次にゲート線Ｇ５の行に注目すると、画素ＰＸ（Ｏ５）に正、画素ＰＸ（Ｅ５）に負の重畳電圧を与えるのであるから、画素ＰＸ（Ｏ５）は上側の補助容量線Ｃｓ５（正極性）、画素ＰＸ（Ｅ５）は下側の補助容量線Ｃｓ６（負極性）との間に補助容量Ｃｓｔを形成すればよい。
【００９８】
以下、ゲート線Ｇ６の行、ゲート線Ｇ７の行、…と全く同じようにして補助容量Ｃｓｔ配置を決定することができる。このようにして得られた補助容量Ｃｓｔ配置は、画素極性パターンに対応して４行周期の繰り返しパターンになる。
【００９９】
ソース出力の極性パターンも併せて、Ｃｓ極性制御信号ＦＲ波形の上に示す。これは画素ＰＸの重畳電圧極性パターンに一致するように極性を決めればよく、図に示したように４水平期間周期のパターンとなる。
【０１００】
図５Ｂの負フレームにおいては、上記のようにして決めた補助容量Ｃｓｔ配置に対して、Ｃｓ信号ＳＣｓの極性が逆になるような駆動を行うことになる。従って、画素ＰＸの表示極性とソース出力の極性とも、正フレームに対して反転したものになる。
【０１０１】
図５Ｃおよび図５Ｊは、下上走査を行う場合（走査方向制御信号ＵＤがＬレベルの場合）の補助容量Ｃｓｔ配置図およびタイミングチャートである。
【０１０２】
次に、図５Ｃおよび図５Ｄにて下上走査の場合（走査方向制御信号ＵＤがＬレベルの場合）の一例について説明する。ここでは、例としてＭが８００の場合について説明する。基本的な考え方は１Ｈ１Ｖ−ＣＣＤＩ駆動の場合と同様であり、ゲート信号ＳＧおよびＣｓ信号ＳＣｓ波形に関しては図５Ａおよび図５Ｂに対して以下の変更を行ったものである。
【０１０３】
すなわち、図５Ａおよび図５Ｂに示す上下走査の場合と、図５Ｃおよび図５Ｄに示す下上走査の場合とを比較すると、走査方向制御信号ＵＤが反転し、クロック信号ＣＬＫ１とクロック信号ＣＬＫ２とがそれぞれ反転している。また、上下走査におけるシフトレジスタＰ（ｋ）は、下上走査におけるシフトレジスタＰ（Ｍ＋１−ｋ）（ｋ＝−１，０，１，…，Ｍ＋２）に対応し、上下走査におけるシフトレジスタＱ（ｊ）は、下上走査におけるシフトレジスタＱ（ｊ＋２−ｋ）（ｊ＝１，２，…，Ｍ＋１）に対応する。
【０１０４】
その結果、走査方向が上下反転し、上下走査におけるゲート線Ｇ（ｋ）は、下上走査におけるゲート線Ｇ（Ｍ＋１−ｋ）（ｋ＝−１，０，１，…，Ｍ＋２）に対応し、上下走査における補助容量線Ｃｓ（ｊ）は、下上走査における補助容量線Ｃｓ（Ｍ＋２−ｊ）（ｊ＝１，２，…，Ｍ＋１）に対応することになる。
【０１０５】
補助容量Ｃｓｔ配置に関しては、２Ｈ１Ｖ−ＣＣＤＩ駆動では補助容量Ｃｓｔ配置が４行を１周期とする繰り返しパターンを持っていることに注意する必要がある。すなわち、例えばゲート線Ｇ７９７の行、ゲート線Ｇ７９８の行、ゲート線Ｇ７９９の行、およびゲート線Ｇ８００の行の補助容量Ｃｓｔ配置は、それぞれゲート線Ｇ１の行、ゲート線Ｇ２の行、ゲート線Ｇ３の行、およびゲート線Ｇ４の行の補助容量Ｃｓｔ配置と同じになる。すなわち、行番号を４で割ったときの余り（１、２、３、および０）が同じ画素ＰＸの行同士では補助容量Ｃｓｔ配置が同じである。
【０１０６】
なお、１Ｈ１Ｖ−ＣＣＤＩ駆動の図４Ｃおよび図４Ｄにて説明したのと同様に、図５Ｃおよび図５Ｄの画素配置は図面上では上下反転して描いている。１Ｈ１Ｖ−ＣＣＤＩ駆動の図４Ａおよび図４Ｂのところで説明したのと同じ手順で、各画素電極ＰＥに与えられる重畳電圧の極性とそれに対応して与えるべきソース出力の極性を決定することができる。
【０１０７】
正フレームにおいて、例えばゲート線Ｇ８００の行に注目すると、ゲート信号ＳＧ８００がＨレベルになった次の水平期間（１Ｈ）で、下側（図の上側）の補助容量線Ｃｓ８０１のＣｓ信号ＳＣｓ８０１がＬレベルからＨレベルへ遷移し（Ｃｓ信号ＳＣｓ８０１は「正極性」）、さらに、その次の水平期間（１Ｈ）では上側（図の下側）の補助容量線Ｃｓ８００のＣｓ信号ＳＣｓ８００がＨレベルからＬレベルへ遷移している（Ｃｓ信号ＳＣｓ８００は「負極性」）。
【０１０８】
これは、補助容量Ｃｓｔが画素電極ＰＥの下側の補助容量線Ｃｓ８０１に接続される画素ＰＸ（Ｅ８００）では画素電極ＰＥへの信号書き込み後に補助容量Ｃｓｔを介して画素電位に容量結合カップリングによる正の重畳電圧が加えられ、補助容量Ｃｓｔが画素電極ＰＥの上側の補助容量線Ｃｓ８００に接続される画素ＰＸ（Ｏ８００）では画素電極ＰＥへの信号書き込み後に補助容量Ｃｓｔを介して画素電位に容量結合カップリングによる負の重畳電圧が加えられることを意味している。
【０１０９】
従って、ゲート信号ＳＧ８００がＨレベルになっている水平期間（１Ｈ）では、奇数（ＯＤＤ）列の信号線Ｓへのソース出力は負極性に、偶数（ＥＶＥＮ）列の信号線Ｓへのソース出力は正極性にする必要がある。
【０１１０】
以下、順次ゲート線Ｇ７９９、ゲート線Ｇ７９８…の行に注目して同様の考え方を適用すれば、各行の画素電極ＰＥに与えられる重畳電圧の極性とそれに対応して与えるべきソース出力の極性を決定することができる。各画素ＰＸには、このようにして決まった重畳電圧の極性を示してある。また、Ｃｓ極性制御信号ＦＲ波形の上にこのようにして決定したソース出力の極性を示す。
【０１１１】
また、負フレームでは、Ｃｓ信号ＳＣｓの極性が正フレームに対して正負逆転したものとなっている。従って、各画素電極ＰＥに与えられる重畳電圧の極性とそれに対応して与えるべきソース出力の極性も正フレームに対して反転したものとなる。
【０１１２】
２Ｈ１Ｖ−ＣＣＤＩ駆動においては、上述したように補助容量Ｃｓｔ配置が４行周期の繰り返しパターンを持っていることに起因して、表示領域ＡＣＴの行数Ｍを４で割ったときの余りに応じて、下上走査時の重畳電圧の極性とそれに対応して与えるべきソース出力の極性とが異なってくる。図５Ｃおよび図５Ｄの場合と同様の結果が得られるのは、Ｍが４の倍数の場合（ｐを整数としてＭ＝４ｐで表される場合）に限られる。
【０１１３】
図５Ｅおよび図５Ｆに、Ｍ＝４ｐ＋１（例えばＭ＝８０１）である場合における下上駆動の際の駆動波形図、および補助容量Ｃｓｔ配置図を示す。ゲート信号ＳＧおよびＣｓ信号ＳＣｓ波形に関しては図５Ａおよび図５Ｂに対して以下の変更を行ったものである。
【０１１４】
すなわち、図５Ａおよび図５Ｂにおける上下走査の場合と図５Ｅおよび図５Ｆにおける下上走査の場合とを比較すると、走査方向制御信号ＵＤが反転し、クロック信号ＣＬＫ１とクロック信号ＣＬＫ２とがそれぞれ反転している。また、上下走査におけるシフトレジスタＰ（ｋ）は、下上走査におけるシフトレジスタＰ（Ｍ＋１−ｋ）（ｋ＝−１，０，１，…，Ｍ＋２）に対応し、上下走査におけるシフトレジスタＱ（ｊ）は、下上走査におけるシフトレジスタＱ（ｊ＋２−ｋ）（ｊ＝１，２，…，Ｍ＋１）に対応する。
【０１１５】
その結果、走査方向が上下反転し、上下走査におけるゲート線Ｇ（ｋ）は、下上走査におけるゲート線Ｇ（Ｍ＋１−ｋ）（ｋ＝−１，０，１，…，Ｍ＋２）に対応し、上下走査における補助容量線Ｃｓ（ｊ）は、下上走査における補助容量線Ｃｓ（Ｍ＋２−ｊ）（ｊ＝１，２，…，Ｍ＋１）に対応することになる。
【０１１６】
補助容量Ｃｓｔ配置に関しては、ゲート線Ｇ８０１の行の補助容量Ｃｓｔ配置がゲート線Ｇ１行のそれと同じである。ゲート線Ｇ８００の行、ゲート線Ｇ７９９の行、ゲート線Ｇ７９８の行、…、ゲート線Ｇ１の行は図５Ｃおよび図５Ｄと同じ補助容量Ｃｓｔ配置になる。
【０１１７】
なお、図５Ｅおよび図５Ｆではゲート配線Ｇ８０１、Ｇ８００、Ｇ７９９、…の順に上から並び、図５Ａおよび図５Ｂと上下が反転した画素配置図を示している。従って、画素ＰＸの補助容量Ｃｓｔ配置の接続先の補助容量線Ｃｓも上下反転する。
【０１１８】
１Ｈ１Ｖ−ＣＣＤＩ駆動の図４Ａおよび図４Ｂのところで説明したのと同じ手順で、各画素電極ＰＥに与えられる重畳電圧の極性とそれに対応して与えるべきソース出力の極性を決定することができる。
【０１１９】
正フレームにおいて、例えばゲート線Ｇ８０１の行に注目すると、ゲート信号ＳＧ８０１がＨレベルになった次の水平期間（１Ｈ）で、下側（図の上側）の補助容量線Ｃｓ８０２のＣｓ信号ＳＣｓ８０２がＬレベルからＨレベルへ遷移し（Ｃｓ信号ＳＣｓ８０２は「正極性」）、さらに、その次の水平期間（１Ｈ）では上側（図の下側）の補助容量線Ｃｓ８０１のＣｓ信号ＳＣｓ８０１がＨレベルからＬレベルへ遷移している（Ｃｓ信号ＳＣｓ８０１は「負極性」）。
【０１２０】
これは、補助容量Ｃｓｔが画素電極ＰＥの下側の補助容量線Ｃｓ８０２に接続される画素ＰＸ（Ｅ８０１）では画素電極ＰＥへの信号書き込み後に補助容量Ｃｓｔを介して画素電位に容量結合カップリングによる正の重畳電圧が加えられ、補助容量Ｃｓｔが画素電極ＰＥの上側の補助容量線Ｃｓ８０１に接続される画素ＰＸ（Ｏ８０１）では画素電極ＰＥへの信号書き込み後に補助容量Ｃｓｔを介して画素電位に容量結合カップリングによる負の重畳電圧が加えられることを意味している。
【０１２１】
従って、ゲート信号ＳＧ８０１がＨレベルになっている水平期間（１Ｈ）では、奇数（ＯＤＤ）列の信号線Ｓへのソース出力は負極性に、偶数（ＥＶＥＮ）列の信号線Ｓへのソース出力は正極性にする必要がある。
【０１２２】
以下、順次ゲート線Ｇ８００、ゲート線Ｇ７９９、…の行に注目して同様の考え方を適用すれば、各行の画素電極ＰＥに与えられる重畳電圧の極性とそれに対応して与えるべきソース出力の極性を決定することができる。各画素ＰＸには、このようにして決まった重畳電圧の極性を示してある。また、Ｃｓ極性制御信号ＦＲ波形の上にこのようにして決定したソース出力の極性を示す。
【０１２３】
また、負フレームでは、Ｃｓ信号ＳＣｓの極性が正フレームに対して正負逆転したものとなっている。従って、各画素電極ＰＥに与えられる重畳電圧の極性とそれに対応して与えるべきソース出力の極性も正フレームに対して反転したものとなる。
【０１２４】
図５Ｇおよび図５ＨにＭ＝４ｐ＋２（例としてＭ＝８０２）の場合における下上走査の際の駆動波形図、および画素Ｃｓｔ配置図を示す。ゲート信号ＳＧおよびＣｓ信号ＳＣｓ波形に関しては図５Ａおよび図５Ｂに対して以下の変更を行ったものである。
【０１２５】
すなわち、図５Ａおよび図５Ｂにおける上下走査の場合と図５Ｇおよび図５Ｈにおける下上走査の場合とを比較すると、走査方向制御信号ＵＤが反転し、クロック信号ＣＬＫ１とクロック信号ＣＬＫ２とがそれぞれ反転している。また、上下走査におけるシフトレジスタＰ（ｋ）は、下上走査におけるシフトレジスタＰ（Ｍ＋１−ｋ）（ｋ＝−１，０，１，…，Ｍ＋２）に対応し、上下走査におけるシフトレジスタＱ（ｊ）は、下上走査におけるシフトレジスタＱ（ｊ＋２−ｋ）（ｊ＝１，２，…，Ｍ＋１）に対応する。
【０１２６】
その結果、走査方向が上下反転し、上下走査におけるゲート線Ｇ（ｋ）は、下上走査におけるゲート線Ｇ（Ｍ＋１−ｋ）（ｋ＝−１，０，１，…，Ｍ＋２）に対応し、上下走査における補助容量線Ｃｓ（ｊ）は、下上走査における補助容量線Ｃｓ（Ｍ＋２−ｊ）（ｊ＝１，２，…，Ｍ＋１）に対応することになる。
【０１２７】
補助容量Ｃｓｔ配置に関しては、ゲート線Ｇ８０２の行の補助容量Ｃｓｔ配置がゲート線Ｇ２行のそれと同じである。ゲート線Ｇ８０２の行、ゲート線Ｇ８０１の行、ゲート線Ｇ８００の行、…、ゲート線Ｇ１の行は図５Ｅおよび図５Ｆと同じ補助容量Ｃｓｔ配置になる。
【０１２８】
なお、図５Ｇおよび図５Ｈではゲート配線Ｇ８０２、Ｇ８０１、Ｇ８００、…の順に上から並び、図５Ａおよび図５Ｂと上下が反転した画素配置図を示している。従って、画素ＰＸの補助容量Ｃｓｔ配置の接続先の補助容量線Ｃｓも上下反転する。
【０１２９】
１Ｈ１Ｖ−ＣＣＤＩ駆動の図４Ａおよび図４Ｂのところで説明したのと同じ手順で、各画素電極ＰＥに与えられる重畳電圧の極性とそれに対応して与えるべきソース出力の極性を決定することができる。
【０１３０】
正フレームにおいて、例えばゲート線Ｇ８０２の行に注目すると、ゲート信号ＳＧ８０２がＨレベルになった次の水平期間（１Ｈ）で、下側（図の上側）の補助容量線Ｃｓ８０３のＣｓ信号ＳＣｓ８０３がＬレベルからＨレベルへ遷移し（Ｃｓ信号ＳＣｓ８０３は「正極性」）、さらに、その次の水平期間（１Ｈ）では上側（図の下側）の補助容量線Ｃｓ８０２のＣｓ信号ＳＣｓ８０２がＨレベルからＬレベルへ遷移している（Ｃｓ信号ＳＣｓ８０２は「負極性」）。
【０１３１】
これは、補助容量Ｃｓｔが画素電極ＰＥの下側の補助容量線Ｃｓ８０３に接続される画素ＰＸ（Ｏ８０２）では画素電極ＰＥへの信号書き込み後に補助容量Ｃｓｔを介して画素電位に容量結合カップリングによる正の重畳電圧が加えられ、補助容量Ｃｓｔが画素電極ＰＥの上側の補助容量線Ｃｓ８０２に接続される画素ＰＸ（Ｅ８０２）では画素電極ＰＥへの信号書き込み後に補助容量Ｃｓｔを介して画素電位に容量結合カップリングによる負の重畳電圧が加えられることを意味している。
【０１３２】
従って、ゲート信号ＳＧ８０２がＨレベルになっている水平期間（１Ｈ）では、奇数（ＯＤＤ）列の信号線Ｓへのソース出力は正極性に、偶数（ＥＶＥＮ）列の信号線Ｓへのソース出力は負極性にする必要がある。
【０１３３】
以下、順次ゲート線Ｇ８０１、ゲート線Ｇ８００、…の行に注目して同様の考え方を適用すれば、各行の画素電極ＰＥに与えられる重畳電圧の極性とそれに対応して与えるべきソース出力の極性を決定することができる。各画素ＰＸには、このようにして決まった重畳電圧の極性を示してある。また、Ｃｓ極性制御信号ＦＲ波形の上にこのようにして決定したソース出力の極性を示す。
【０１３４】
また、負フレームでは、Ｃｓ信号ＳＣｓの極性が正フレームに対して正負逆転したものとなっている。従って、各画素電極ＰＥに与えられる重畳電圧の極性とそれに対応して与えるべきソース出力の極性も正フレームに対して反転したものとなる。
【０１３５】
図５Ｉおよび図５Ｊに、Ｍ＝４ｐ＋３（例としてＭ＝８０３）の場合における下上駆動の際の駆動波形図、および画素Ｃｓｔ配置図を示す。ゲート信号ＳＧおよびＣｓ信号ＳＣｓ波形に関しては図５Ａおよび図５Ｂに対して以下の変更を行ったものである。
【０１３６】
すなわち、図５Ａおよび図５Ｂにおける上下走査の場合と図５Ｉおよび図５Ｊにおける下上走査の場合とを比較すると、走査方向制御信号ＵＤが反転し、クロック信号ＣＬＫ１とクロック信号ＣＬＫ２とがそれぞれ反転している。また、上下走査におけるシフトレジスタＰ（ｋ）は、下上走査におけるシフトレジスタＰ（Ｍ＋１−ｋ）（ｋ＝−１，０，１，…，Ｍ＋２）に対応し、上下走査におけるシフトレジスタＱ（ｊ）は、下上走査におけるシフトレジスタＱ（ｊ＋２−ｋ）（ｊ＝１，２，…，Ｍ＋１）に対応する。
【０１３７】
その結果、走査方向が上下反転し、上下走査におけるゲート線Ｇ（ｋ）は、下上走査におけるゲート線Ｇ（Ｍ＋１−ｋ）（ｋ＝−１，０，１，…，Ｍ＋２）に対応し、上下走査における補助容量線Ｃｓ（ｊ）は、下上走査における補助容量線Ｃｓ（Ｍ＋２−ｊ）（ｊ＝１，２，…，Ｍ＋１）に対応することになる。
【０１３８】
補助容量Ｃｓｔ配置に関しては、ゲート線Ｇ８０３の行の補助容量Ｃｓｔ配置がゲート線Ｇ３行のそれと同じである。ゲート線Ｇ８０３の行、ゲート線Ｇ８０２の行、ゲート線Ｇ８０１の行、…、ゲート線Ｇ１の行は当然ながら図５Ｄと同じ補助容量Ｃｓｔ配置になる。
【０１３９】
なお、図５Ｉおよび図５Ｊではゲート配線Ｇ８０２、Ｇ８０１、Ｇ８００、…の順に上から並び、図５Ａおよび図５Ｂと上下が反転した画素配置図を示している。従って、画素ＰＸの補助容量Ｃｓｔ配置の接続先の補助容量線Ｃｓも上下反転する。
【０１４０】
１Ｈ１Ｖ−ＣＣＤＩ駆動の図４Ａおよび図４Ｂのところで説明したのと同じ手順で、各画素電極ＰＥに与えられる重畳電圧の極性とそれに対応して与えるべきソース出力の極性を決定することができる。
【０１４１】
正フレームにおいて、例えばゲート線Ｇ８０３の行に注目すると、ゲート信号ＳＧ８０３がＨレベルになった次の水平期間（１Ｈ）で、下側（図の上側）の補助容量線Ｃｓ８０４のＣｓ信号ＳＣｓ８０４がＬレベルからＨレベルへ遷移し（Ｃｓ信号ＳＣｓ８０４は「正極性」）、さらに、その次の水平期間（１Ｈ）では上側（図の下側）の補助容量線Ｃｓ８０３のＣｓ信号ＳＣｓ８０３がＨレベルからＬレベルへ遷移している（Ｃｓ信号ＳＣｓ８０３は「負極性」）。
【０１４２】
これは、補助容量Ｃｓｔが画素電極ＰＥの下側の補助容量線Ｃｓ８０４に接続される画素ＰＸ（Ｏ８０３）では画素電極ＰＥへの信号書き込み後に補助容量Ｃｓｔを介して画素電位に容量結合カップリングによる正の重畳電圧が加えられ、補助容量Ｃｓｔが画素電極ＰＥの上側の補助容量線Ｃｓ８０３に接続される画素ＰＸ（Ｅ８０３）では画素電極ＰＥへの信号書き込み後に補助容量Ｃｓｔを介して画素電位に容量結合カップリングによる負の重畳電圧が加えられることを意味している。
【０１４３】
従って、ゲート信号ＳＧ８０２がＨレベルになっている水平期間（１Ｈ）では、奇数（ＯＤＤ）列の信号線Ｓへのソース出力は正極性に、偶数（ＥＶＥＮ）列の信号線Ｓへのソース出力は負極性にする必要がある。
【０１４４】
以下、順次ゲート線Ｇ８０１、ゲート線Ｇ８００、…の行に注目して同様の考え方を適用すれば、各行の画素電極ＰＥに与えられる重畳電圧の極性とそれに対応して与えるべきソース出力の極性を決定することができる。各画素ＰＸには、このようにして決まった重畳電圧の極性を示してある。また、Ｃｓ極性制御信号ＦＲ波形の上にこのようにして決定したソース出力の極性を示す。
【０１４５】
また、負フレームでは、Ｃｓ信号ＳＣｓの極性が正フレームに対して正負逆転したものとなっている。従って、各画素電極ＰＥに与えられる重畳電圧の極性とそれに対応して与えるべきソース出力の極性も正フレームに対して反転したものとなる。
【０１４６】
以上の図５Ａ乃至図５Ｊの結果を総合すると、２Ｈ１Ｖ−ＣＣＤＩ駆動にて表示品位の良好な表示を行うために必要な条件は下記である。
【０１４７】
上下走査と下上走査との、Ｃｓ極性制御信号ＦＲ（各画素に与える容量結合重畳電圧の極性を決める制御信号）が同じフレーム（正フレーム同士あるいは負フレーム同士）でのソース出力の極性を比較したときに、
（１） Ｍ＝４ｐの場合：下上走査では上下走査に比べて位相が２Ｈ早い（或いは２Ｈ遅い）こと
（２） Ｍ＝４ｐ＋１の場合：下上走査では上下走査に比べて位相が３Ｈ早い（或いは１Ｈ遅い）こと
（３） Ｍ＝４ｐ＋２の場合：下上走査では上下走査に比べて位相が同じであること
（４） Ｍ＝４ｐ＋３の場合：下上走査では上下走査に比べて位相が１Ｈ早い（或いは３Ｈ遅い）こと
になる（ここでＨは水平期間の意である）。
【０１４８】
上記（３）（Ｍ＝４ｐ＋２）の場合以外においては上下走査と下上走査で位相を異ならせる必要がある。従って制御回路ＣＴＲは、上下走査と下上走査との切替えの際に、Ｃｓ極性制御信号ＦＲが同じフレームでのソース出力の極性のＨ単位での位相を、上記（１）、（２）、（４）の規則に対応させて、異なるように出力するものである。
【０１４９】
上記のように、本実施形態の液晶表示装置によれば、上下反転表示を実現するとともに表示品位の良好な液晶表示装置および液晶表示装置の駆動方法を提供することができる。
【０１５０】
また制御回路ＣＴＲは、上下走査と下上走査とにおいて、Ｃｓ極性制御信号ＦＲが同じフレームでのソース出力の極性の位相関係を、２種類以上に設定可能で、その中から一つを選択できるものであることが望ましい。
【０１５１】
こうすると、上記（１）〜（４）のうちの特定の１つのケースだけでなく、複数のケースに対応できるようになるため、制御回路ＣＴＲとしての汎用性が高くなる。表示領域ＡＣＴの行数が異なる複数の機種に対して制御回路ＣＴＲを共用化できるため、制御回路ＣＴＲを含めた表示装置の開発コストや製造コストが低減されるというメリットが得られる。
【０１５２】
なお、液晶表示装置の行数は偶数であることが多い。従って、制御回路ＣＴＲはソース出力の極性を少なくとも上記（１）と（３）との２種類の位相関係に設定可能であれば、汎用性としては十分に高いといえる。
【０１５３】
例えば携帯電話やスマートフォンなどの液晶表示装置を搭載した電子機器においては、画面解像度が４８０（列）×８００（行）（８００行はＭ＝４ｐに相当）または４８０（列）×８５４（行）（８５４行はＭ＝４ｐ＋２に相当）が主流であり、これらの両者に共通の制御回路ＣＴＲを用いられることのメリットは大きい。
【０１５４】
以上、図５Ａ乃至図５Ｊを参照して２Ｈ１Ｖ−ＣＣＤＩ駆動について述べてきたが、同様の考え方はｎＨ１Ｖ−ＣＣＤＩ駆動（ｎは３以上の整数）に対しても適用可能である。
【０１５５】
映像信号の極性反転をｎ水平期間毎にすることで、信号線充放電の消費電力を１／ｎに比例して低減できるというメリットが得られる。ただし、あまりｎが大きすぎるとｎ行ピッチの横帯やラインフリッカが目立ちやすくなるというデメリットも顕在化してくるため、実際の表示装置においては画質や消費電力の要求仕様を鑑みて最適なｎの値を選択すればよい。
【０１５６】
これらの場合も２Ｈ１Ｖ−ＣＣＤＩ駆動と同様の考え方を適用すれば、表示領域の行数に応じて、上下走査と下上走査で、ソース出力の極性の位相を異ならせる必要があると結論される（因みに補助容量Ｃｓｔ配置の繰返し周期は、ｎが偶数の場合２ｎ行周期、ｎが奇数の場合ｎ行周期となる）。従って制御回路ＣＴＲは２Ｈ１Ｖ−ＣＣＤＩ駆動の場合と同様の特徴を持った構成であることが望ましい。
【０１５７】
次に、第３実施形態の液晶表示装置および液晶表示装置の駆動方法について図面を参照して以下に説明する。
【０１５８】
ｎをさらに大きくしてｎを画素ＰＸの全行数に一致させると、１列内の全画素の極性が同一になり、ＣＣカラム反転方式に帰着する。ＣＣカラム反転方式も、広い意味でＣＣＤＩ駆動に含まれるものとみなすことができる。
【０１５９】
ＣＣカラム反転方式は電力も小さく、横帯やラインフリッカも発生しないという長所があるが、一方で縦クロストークが発生しやすいという課題もある。これらの長所および課題点を勘案の上で、ＣＣカラム反転方式を採用することも可能である。ＣＣカラム反転方式でも、これまでの説明と全く同様の考え方が適用可能である。
【０１６０】
図６Ａ乃至図６Ｆは、ＣＣカラム反転方式を採用した液晶表示装置について補助容量Ｃｓｔ配置および駆動波形を示す。これは図５Ａ乃至図５Ｄでの説明と全く同じ考え方を適用して描いたものである。図６Ａおよび図６Ｂは上下走査時（走査方向制御信号ＵＤがＨレベルのとき）に対応するものであり、図３Ａに示すゲート信号ＳＧおよびＣｓ信号ＳＣｓ波形と、カラム反転の画素極性パターン（例えば正フレームにおいて奇数（ＯＤＤ）列が正、偶数（ＥＶＥＮ）列が負）から、あるべき補助容量Ｃｓｔ配置パターンを求めている。
【０１６１】
図６Ａの上下走査時（走査方向制御信号ＵＤがＨレベルのとき）の正フレームの図に基づいて説明する。まず、図３Ａの正フレームに相当する駆動が行われるものとして、図３Ａと同様のゲート信号ＳＧ波形、Ｃｓ信号ＳＣｓ波形、Ｃｓ極性制御信号ＦＲ波形、および各Ｃｓ信号ＳＣｓの極性を記載している。すなわち、図６Ａの正フレームの波形は、図４Ａに示す正フレームの波形と同一である。
【０１６２】
この場合、Ｃｓ信号ＳＣｓ１、Ｃｓ信号ＳＣｓ２、Ｃｓ信号ＳＣｓ３、Ｃｓ信号ＳＣｓ４、Ｃｓ信号ＳＣｓ５、Ｃｓ信号ＳＣｓ６、…の極性はそれぞれ正、負、正、負、正、負、…である。
【０１６３】
いま、図６Ａの左の画素配置図にあるように、たとえば奇数（ＯＤＤ）列において画素ＰＸ（Ｏ１）、ＰＸ（Ｏ２）、ＰＸ（Ｏ３）、ＰＸ（Ｏ４）、ＰＸ（Ｏ５）、…の表示極性が正極性で、奇数（ＥＶＥＮ）列において画素ＰＸ（Ｅ１）、ＰＸ（Ｅ２）、ＰＸ（Ｅ３）、ＰＸ（Ｅ４）、ＰＸ（Ｅ５）、…の表示極性が負極性というような極性パターンでＣｓ信号ＳＣｓからの重畳電圧を与えるものとする。
【０１６４】
まず、ゲート線Ｇ１の行に注目すると、画素ＰＸ（Ｏ１）に正、画素ＰＸ（Ｅ１）に負の重畳電圧を与えるのであるから、画素ＰＸ（Ｏ１）は上側の補助容量線Ｃｓ１（正極性）、画素ＰＸ（Ｅ１）は下側の補助容量線Ｃｓ２（負極性）との間に補助容量Ｃｓｔを形成すればよい。
【０１６５】
次にゲート線Ｇ２の行に注目すると、画素ＰＸ（Ｏ２）に正、画素ＰＸ（Ｅ２）に負の重畳電圧を与えるのであるから、画素ＰＸ（Ｏ２）は下側の補助容量線Ｃｓ３（正極性）、画素ＰＸ（Ｅ２）は上側の補助容量線Ｃｓ２（負極性）との間に補助容量Ｃｓｔを形成すればよい。
【０１６６】
次にゲート線Ｇ３の行に注目すると、画素ＰＸ（Ｏ３）に負、画素ＰＸ（Ｅ３）に正の重畳電圧を与えるのであるから、画素ＰＸ（Ｏ３）は上側の補助容量線Ｃｓ４（負極性）、画素ＰＸ（Ｅ３）は下側の補助容量線Ｃｓ３（正極性）との間に補助容量Ｃｓｔを形成すればよい。
【０１６７】
次にゲート線Ｇ４の行に注目すると、画素ＰＸ（Ｏ４）に負、画素ＰＸ（Ｅ４）に正の重畳電圧を与えるのであるから、画素ＰＸ（Ｏ４）は下側の補助容量線Ｃｓ４（負極性）、画素ＰＸ（Ｅ４）は上側の補助容量線Ｃｓ５（正極性）との間に補助容量Ｃｓｔを形成すればよい。
【０１６８】
以下、ゲート線Ｇ５の行、ゲート線Ｇ６の行、…と全く同じようにして補助容量Ｃｓｔ配置を決定することができる。このようにして得られた補助容量Ｃｓｔ配置は、列方向において２行周期の繰り返しパターンになる（ソース出力極性がＨ単位の周期を持たないので、補助容量線の極性反転周期（２行）が補助容量Ｃｓｔ配置の周期に反映される）。同じ行に配置された奇数（ＯＤＤ）列と偶数（ＥＶＥＮ）列との画素ＰＸの補助容量Ｃｓｔは互いに異なる補助容量線Ｃｓに接続され、同じ列に配置された奇数行と偶数行との画素ＰＸの補助容量Ｃｓｔは、異なる側の補助容量線Ｃｓに接続されている。正極性の補助容量線Ｃｓと負極性の補助容量線Ｃｓとが行方向に交互に配置されることになる。
【０１６９】
図６Ａおよび図６Ｂに示す場合、ソース出力の極性は正フレームにおいて奇数（ＯＤＤ）列の信号線Ｓが負極性となり、偶数（ＥＶＥＶ）列の信号線Ｓが負極性となる。ソース出力の極性は負フレームにおいて奇数（ＯＤＤ）列の信号線Ｓが正極性となり、偶数（ＥＶＥＮ）列の信号線Ｓが正極性となる。
【０１７０】
図６Ｃ乃至図６Ｆは、下上走査（走査方向制御信号ＵＤがＬレベルのとき）に対応する図である。補助容量Ｃｓｔ配置が２行周期の繰り返しパターンを持っていることを考慮して、図６Ｃおよび図６ＤにはＭが偶数の場合（ｐを整数としてＭ＝２ｐの場合）を示し、図６Ｅおよび図６ＦにはＭが奇数の場合（ｐを整数としてＭ＝２ｐ＋１の場合）を示している。なお、図６Ｃ乃至図６Ｆは上下反転して記載されている。
【０１７１】
図５Ｃおよび図５Ｄと同様の考え方を適用することで、各画素電極ＰＥに与えられる重畳電圧の極性とそれに対応して与えるべきソース出力の極性を決定することができる。
【０１７２】
図６Ｃに示す正フレームにおいて、例えばゲート線Ｇ８００の行に注目すると、ゲート信号ＳＧ８００がＨレベルになった次の水平期間（１Ｈ）で、下側（図の上側）の補助容量線Ｃｓ８０１のＣｓ信号ＳＣｓ８０１がＬレベルからＨレベルへ遷移し（Ｃｓ信号ＳＣｓ８０１は「正極性」）、さらに、その次の水平期間（１Ｈ）では上側（図の下側）の補助容量線Ｃｓ８００のＣｓ信号ＳＣｓ８００がＨレベルからＬレベルへ遷移している（Ｃｓ信号ＳＣｓ８００は「負極性」）。
【０１７３】
これは、補助容量Ｃｓｔが画素電極ＰＥの下側の補助容量線Ｃｓ８０１に接続される画素ＰＸ（Ｏ８００）では画素電極ＰＥへの信号書き込み後に補助容量Ｃｓｔを介して画素電位に容量結合カップリングによる正の重畳電圧が加えられ、補助容量Ｃｓｔが画素電極ＰＥの上側の補助容量線Ｃｓ８００に接続される画素ＰＸ（Ｅ８００）では画素電極ＰＥへの信号書き込み後に補助容量Ｃｓｔを介して画素電位に容量結合カップリングによる負の重畳電圧が加えられることを意味している。
【０１７４】
従って、ゲート信号ＳＧ８００がＨレベルになっている水平期間（１Ｈ）では、奇数（ＯＤＤ）列の信号線Ｓへのソース出力は正極性に、偶数（ＥＶＥＮ）列の信号線Ｓへのソース出力は負極性にする必要がある。
【０１７５】
以下、順次ゲート線Ｇ７９９、ゲート線Ｇ７９８、…の行に注目して同様の考え方を適用すれば、各行の画素電極ＰＥに与えられる重畳電圧の極性とそれに対応して与えるべきソース出力の極性を決定することができる。各画素ＰＸには、このようにして決まった重畳電圧の極性を示してある。また、Ｃｓ極性制御信号ＦＲ波形の上にこのようにして決定したソース出力の極性を示す。
【０１７６】
また、図６Ｄに示す負フレームでは、Ｃｓ信号ＳＣｓの極性が正フレームに対して正負逆転したものとなっている。従って、各画素電極ＰＥに与えられる重畳電圧の極性とそれに対応して与えるべきソース出力の極性も正フレームに対して反転したものとなる。
【０１７７】
図６Ｅに示す正フレームにおいて、例えばゲート線Ｇ８０１の行に注目すると、ゲート信号ＳＧ８０１がＨレベルになった次の水平期間（１Ｈ）で、下側（図の上側）の補助容量線Ｃｓ８０２のＣｓ信号ＳＣｓ８０２がＬレベルからＨレベルへ遷移し（Ｃｓ信号ＳＣｓ８０２は「正極性」）、さらに、その次の水平期間（１Ｈ）では上側（図の下側）の補助容量線Ｃｓ８０１のＣｓ信号ＳＣｓ８０１がＨレベルからＬレベルへ遷移している（Ｃｓ信号ＳＣｓ８０１は「負極性」）。
【０１７８】
これは、補助容量Ｃｓｔが画素電極ＰＥの下側の補助容量線Ｃｓ８０２に接続される画素ＰＸ（Ｅ８０１）では画素電極ＰＥへの信号書き込み後に補助容量Ｃｓｔを介して画素電位に容量結合カップリングによる正の重畳電圧が加えられ、補助容量Ｃｓｔが画素電極ＰＥの上側の補助容量線Ｃｓ８０１に接続される画素ＰＸ（Ｏ８０１）では画素電極ＰＥへの信号書き込み後に補助容量Ｃｓｔを介して画素電位に容量結合カップリングによる負の重畳電圧が加えられることを意味している。
【０１７９】
従って、ゲート信号ＳＧ８０１がＨレベルになっている水平期間（１Ｈ）では、奇数（ＯＤＤ）列の信号線Ｓへのソース出力は正極性に、偶数（ＥＶＥＮ）列の信号線Ｓへのソース出力は負極性にする必要がある。
【０１８０】
以下、順次ゲート線Ｇ８００、ゲート線Ｇ７９９、…の行に注目して同様の考え方を適用すれば、各行の画素電極ＰＥに与えられる重畳電圧の極性とそれに対応して与えるべきソース出力の極性を決定することができる。各画素ＰＸには、このようにして決まった重畳電圧の極性を示してある。また、Ｃｓ極性制御信号ＦＲ波形の上にこのようにして決定したソース出力の極性を示す。
【０１８１】
また、負フレームでは、Ｃｓ信号ＳＣｓの極性が正フレームに対して正負逆転したものとなっている。従って、各画素電極ＰＥに与えられる重畳電圧の極性とそれに対応して与えるべきソース出力の極性も正フレームに対して反転したものとなる。
【０１８２】
以上の図６Ａ乃至図６Ｆの結果を総合すると、ＣＣカラム反転駆動にて正常表示を行うために必要な条件は、「上下走査と下上走査にて、Ｃｓ極性制御信号ＦＲ（各画素に与える容量結合重畳電圧の極性を決める制御信号）が同じフレームでのソース出力の極性を比較したときに、
（５） Ｍ＝２ｐの場合：下上走査では上下走査に比べて位相が同じであること
（６） Ｍ＝２ｐ＋１の場合：下上走査では上下走査に比べて位相が反転していること
となる。
【０１８３】
上記（６）の場合においては上下走査と下上走査で位相を異ならせる必要がある。従って制御回路は、上下走査と下上走査において、ＦＲが同じフレームでのソース出力の極性のＨ単位での位相を、異なるように出力するものであることが望ましい。
【０１８４】
また制御回路は、上下走査と下上走査において、ＦＲが同じフレームでのソース出力の極性の位相関係を、（５）と（６）との２種類に設定可能で、その中から一つを選択できるものであることが望ましい。こうすると、（５）および（６）のうちの特定の１つのケースだけでなく、両方のケースに対応できるようになるため、制御回路としての汎用性が高くなる。表示領域の行数が異なる複数の機種に対して制御回路を共用化できるため、制御回路を含めた表示装置の開発コストや製造コストが低減されるというメリットが得られる。
【０１８５】
なお、第２実施形態における（３）Ｍ＝４ｐ＋２の場合、あるいは第３実施形態における（１）Ｍ＝２ｐの場合などは、正常表示を行うために必要な条件が、下上走査と上下走査にて、Ｃｓ極性制御信号ＦＲが同じフレームでのソース出力の極性の位相が同じであることとなる。これらの共通点は、補助容量Ｃｓｔ配置が表示領域ＡＣＴ内で上下反転に関して対称であること、すなわちより具体的にはｋ＝１，２，…，Ｍ−１，Ｍに対して行ｋと行（Ｍ＋１−ｋ）とで補助容量Ｃｓｔ配置が上下逆であることである。
【０１８６】
表示領域ＡＣＴの補助容量Ｃｓｔ配置にこのような特徴を持たせておく場合に限り、制御回路ＣＴＲは、上下走査と下上走査において、Ｃｓ極性制御信号ＦＲが同じフレームでのソース出力の極性のＨ単位での位相が同じになるように出力することで、正常表示が行える。
【０１８７】
なお第１実施形態乃至第３実施形態において、奇数（ＯＤＤ）列と偶数（ＥＶＥＮ）列とで極性が反転する場合（１Ｖ反転）の例を説明したが、２列周期で反転する場合（ｎＨ２Ｖ−ＣＣＤＩ駆動）、３列周期で反転する場合（ｎＨ３Ｖ−ＣＣＤＩ駆動）等であっても適用可能である。
【０１８８】
なお上記実施形態では高速応答が可能なＯＣＢモードの液晶表示装置について説明したが、他のモード（ＩＰＳ、ＴＮ、ＦＦＳ、ＶＡなど）の液晶表示装置であっても適用可能である。
【０１８９】
本実施形態によれば、低消費電力を実現でき、かつ、上下反転表示を実現するとともに表示品位の良好な液晶表示装置および液晶表示装置の駆動方法を提供することができる。
【０１９０】
本発明のいくつかの実施形態を説明したが、これらの実施形態は、例として提示したものであり、発明の範囲を限定することは意図していない。これら新規な実施形態は、その他の様々な形態で実施されることが可能であり、発明の要旨を逸脱しない範囲で、種々の省略、置き換え、変更を行うことができる。これら実施形態やその変形は、発明の範囲や要旨に含まれるとともに、特許請求の範囲に記載された発明とその均等の範囲に含まれる。
【符号の説明】
【０１９１】
ＰＸ…画素、ＡＣＴ…表示領域、ＣＴＲ…制御回路、ＡＲ…アレイ基板、ＣＴ…対向基板、ＰＥ…画素電極、Ｇ…ゲート線、Ｓ…信号線、ＹＤ…Ｙドライバ、ＸＤ…Ｘドライバ、Ｃｓ…補助容量線、Ｃｓｔ…補助容量、Ｈ…水平期間、ＵＤ…走査方向制御信号、ＦＲ…Ｃｓ極性制御信号。
【技術分野】
【０００１】
本発明の実施形態は、液晶表示装置および液晶表示装置の駆動方法に関する。
【背景技術】
【０００２】
液晶表示装置は、一対の基板と、この一対の基板間に挟持された液晶層と、複数の表示画素からなる表示領域とを備えている。
【０００３】
液晶表示装置では交番電界駆動を実施しており、フリッカ対策のため１又は複数の走査ライン毎に液晶印加電圧の極性を反転させている。走査線毎の極性反転、または、信号線毎の極性反転のいずれか一方だけでは、走査線が延びる方向または信号線が延びる方向に沿ってフリッカが見えることがあり、高画質液晶表示装置では、走査線毎と信号線毎との両方で極性反転するドット反転駆動を採用することがある。
【０００４】
一方、信号電圧振幅を低減する方法として、容量結合駆動（ＣＣ（capacitively-coupled）駆動）が提案されている。容量結合駆動では、補助容量を通して、補助容量信号を画素電極に重畳することで所定の電圧に到達させる。容量結合駆動を採用すると、補助容量と画素容量とを略等しくする場合、信号電圧振幅を概略半減できる。
【先行技術文献】
【特許文献】
【０００５】
【特許文献１】特開２０１０−２７１４８４号公報
【特許文献２】特開平９−１９０１６３号公報
【発明の概要】
【発明が解決しようとする課題】
【０００６】
携帯電話やスマートフォン等の電子機器に搭載される液晶表示装置の仕様として、画面表示が上下反転表示に対応していることが要求されている。そのため液晶表示装置は、少なくとも、走査方向が上から下へ進む方向の走査（上下走査）と、下から上へ進む方向の走査（下上走査）とのいずれであっても正常に表示できることが要求される。
【０００７】
なお、以下の説明において、液晶表示装置使用時の置き方（縦置き又は横置き）とは関係なく、信号線の延びる方向を上下方向とし、一方側を「上」、その反対側を「下」として説明する。
【０００８】
本実施形態は、上下反転表示を実現するとともに表示品位の良好な液晶表示装置および液晶表示装置の駆動方法を提供することを目的とする。
【課題を解決するための手段】
【０００９】
実施形態によれば、マトリクス状に配置された画素電極と、前記画素電極が配列した行に沿って延びたゲート線と、前記画素電極が配列した列に沿って延びた信号線と、前記ゲート線と略平行に延びた補助容量線と、前記ゲート線、前記信号線、および、前記補助容量線を駆動する駆動回路と、を備えたアレイ基板と、前記アレイ基板と対向して配置された対向基板と、前記アレイ基板と前記対向基板との間に挟持された液晶層と、前記信号線が延びる方向と略平行な方向に並ぶ前記ゲート線を第１方向に順次駆動する第１走査と、前記第１方向と逆方向の第２方向に前記ゲート線を順次駆動する第２走査とを切替える走査方向制御信号と、前記補助容量線に供給する信号の極性を制御する極性制御信号と、を供給し、前記駆動回路の動作を制御する制御回路と、を備え、前記制御回路は、前記第１走査を行う場合と前記第２走査を行う場合との前記極性制御信号が同じであるフレーム期間において、前記信号線へ供給する信号の極性を水平期間単位で位相が異なるように前記駆動回路を制御可能である液晶表示装置が提供される。
【図面の簡単な説明】
【００１０】
【図１】図１は、一実施形態に係る液晶表示装置の一構成例を概略的に示す図である。
【図２】図２は、図１に示す液晶表示装置のＹドライバの回路ブロックの一例を示す図である。
【図３Ａ】図３Ａは、一実施形態の液晶表示装置において上下走査を行う際の駆動方法の一例を説明するためのタイミングチャートである。
【図３Ｂ】図３Ｂは、一実施形態の液晶表示装置において下上走査を行う際の駆動方法の一例を説明するためのタイミングチャートである。
【図４Ａ】図４Ａは、１Ｈ１Ｖ−ＣＣＤＩ駆動を行う液晶表示装置において上下走査を行う際の駆動方法の一例について説明するためのタイミングチャートである。
【図４Ｂ】図４Ｂは、１Ｈ１Ｖ−ＣＣＤＩ駆動を行う液晶表示装置において上下走査を行う際の駆動方法の一例について説明するためのタイミングチャートである。
【図４Ｃ】図４Ｃは、１Ｈ１Ｖ−ＣＣＤＩ駆動を行う液晶表示装置において下上走査を行う際の駆動方法の一例について説明するためのタイミングチャートである。
【図４Ｄ】図４Ｄは、１Ｈ１Ｖ−ＣＣＤＩ駆動を行う液晶表示装置において下上走査を行う際の駆動方法の一例について説明するためのタイミングチャートである。
【図５Ａ】図５Ａは、２Ｈ１Ｖ−ＣＣＤＩ駆動を行う液晶表示装置において上下走査を行う際の駆動方法の一例について説明するためのタイミングチャートである。
【図５Ｂ】図５Ｂは、２Ｈ１Ｖ−ＣＣＤＩ駆動を行う液晶表示装置において上下走査を行う際の駆動方法の一例について説明するためのタイミングチャートである。
【図５Ｃ】図５Ｃは、２Ｈ１Ｖ−ＣＣＤＩ駆動を行う液晶表示装置において下上走査を行う際の駆動方法の一例について説明するためのタイミングチャートである。
【図５Ｄ】図５Ｄは、２Ｈ１Ｖ−ＣＣＤＩ駆動を行う液晶表示装置において下上走査を行う際の駆動方法の一例について説明するためのタイミングチャートである。
【図５Ｅ】図５Ｅは、２Ｈ１Ｖ−ＣＣＤＩ駆動を行う液晶表示装置において下上走査を行う際の駆動方法の一例について説明するためのタイミングチャートである。
【図５Ｆ】図５Ｆは、２Ｈ１Ｖ−ＣＣＤＩ駆動を行う液晶表示装置において下上走査を行う際の駆動方法の一例について説明するためのタイミングチャートである。
【図５Ｇ】図５Ｇは、２Ｈ１Ｖ−ＣＣＤＩ駆動を行う液晶表示装置において下上走査を行う際の駆動方法の一例について説明するためのタイミングチャートである。
【図５Ｈ】図５Ｈは、２Ｈ１Ｖ−ＣＣＤＩ駆動を行う液晶表示装置において下上走査を行う際の駆動方法の一例について説明するためのタイミングチャートである。
【図５Ｉ】図５Ｉは、２Ｈ１Ｖ−ＣＣＤＩ駆動を行う液晶表示装置において下上走査を行う際の駆動方法の一例について説明するためのタイミングチャートである。
【図５Ｊ】図５Ｊは、２Ｈ１Ｖ−ＣＣＤＩ駆動を行う液晶表示装置において下上走査を行う際の駆動方法の一例について説明するためのタイミングチャートである。
【図６Ａ】図６Ａは、ＣＣカラム反転駆動を行う液晶表示装置において上下走査を行う際の駆動方法の一例について説明するためのタイミングチャートである。
【図６Ｂ】図６Ｂは、ＣＣカラム反転駆動を行う液晶表示装置において上下走査を行う際の駆動方法の一例について説明するためのタイミングチャートである。
【図６Ｃ】図６Ｃは、ＣＣカラム反転駆動を行う液晶表示装置において下上走査を行う際の駆動方法の一例について説明するためのタイミングチャートである。
【図６Ｄ】図６Ｄは、ＣＣカラム反転駆動を行う液晶表示装置において下上走査を行う際の駆動方法の一例について説明するためのタイミングチャートである。
【図６Ｅ】図６Ｅは、ＣＣカラム反転駆動を行う液晶表示装置において下上走査を行う際の駆動方法の一例について説明するためのタイミングチャートである。
【図６Ｆ】図６Ｆは、ＣＣカラム反転駆動を行う液晶表示装置において下上走査を行う際の駆動方法の一例について説明するためのタイミングチャートである。
【発明を実施するための形態】
【００１１】
以下、一実施形態に係る液晶表示装置について、図面を参照して詳細に説明する。
図１は、一実施形態に係る液晶表示装置の一構成例を概略的に示す図である。図１に示すように、本実施形態に係る液晶表示装置は複数の表示画素ＰＸからなる表示領域ＡＣＴを備えた液晶表示パネルＬＰＮと、液晶表示パネルの表示領域ＡＣＴを照明するように配置されたバックライトＢＬＴと、液晶表示パネルＬＰＮとバックライトＢＬＴとを制御する制御回路ＣＴＲと、を備えている。
【００１２】
液晶表示パネルＬＰＮは一対の基板、すなわち、アレイ基板ＡＲおよび対向基板ＣＴと、アレイ基板ＡＲおよび対向基板ＣＴ間に挟持された液晶層（図示せず）と、を有している。本実施形態に係る液晶表示装置では、画素配列として正方配列を採用している。複数の表示画素ＰＸはマトリクス状に配置されている。
【００１３】
本実施形態に係る液晶表示装置はカラー表示タイプの液晶表示装置であって、複数の表示画素ＰＸは、複数の色表示画素を含んでいる。図１に示す液晶表示装置は、赤色を表示する赤色表示画素ＰＸＲ、緑色を表示する緑色表示画素ＰＸＧ、および、青色を表示する青色表示画素ＰＸＢを含む。
【００１４】
アレイ基板ＡＲは、例えばガラス等の透明絶縁基板（図示せず）を有している。この透明絶縁基板上には、各表示画素ＰＸに対応する複数の画素電極ＰＥが配置されている。さらに、アレイ基板ＡＲは、複数の画素電極ＰＥが配列する行に沿って第１方向Ｄ１に延びた複数のゲート線Ｇ（Ｇ（１）〜Ｇ（Ｍ））、複数の画素電極ＰＥが配列する列に沿って第２方向Ｄ２に延びた複数の信号線Ｓ（Ｓ（１）〜Ｓ（Ｎ））、ゲート線Ｇと略平行に延びる補助容量線Ｃｓ（Ｃｓ（１）〜Ｃｓ（Ｍ＋１））および、これらゲート線Ｇおよび信号線Ｓの交差位置近傍に配置された複数の画素スイッチＳＷを有している。
【００１５】
各画素スイッチＳＷは、例えば、スイッチング素子として薄膜トランジスタ（ＴＦＴ）を含む。画素スイッチＳＷのゲートがゲート線Ｇと電気的に接続され（あるいは一体に形成され）、ソースが信号線Ｓと電気的に接続され（あるいは一体に形成され）、ドレインが画素電極ＰＥと電気的に接続され（あるいは一体に形成され）ている。各画素スイッチＳＷは、各々対応ゲート線Ｇを介して駆動されたときに対応信号線Ｓおよび対応画素電極ＰＥ間で導通する。
【００１６】
液晶表示パネルＬＰＮは、駆動回路として、さらに複数の画素スイッチＳＷを行単位に導通させるように複数のゲート線Ｇ（１）〜Ｇ（Ｍ）を順次駆動するとともに、複数の補助容量線Ｃｓ（１）〜Ｃｓ（Ｍ＋１）を駆動するＹドライバＹＤ、および、各行の画素スイッチＳＷが対応ゲート線Ｇの駆動によって導通する期間において映像信号あるいは逆転移防止信号を複数の信号線Ｓ（１）〜Ｓ（Ｎ）にそれぞれ出力するＸドライバＸＤを備えている。
【００１７】
ＹドライバＹＤおよびＸドライバＸＤは、外付けのＩＣとして搭載してもよく、アレイ基板ＡＲ上に内蔵回路として造りこんでもよい。本実施形態に係る液晶表示装置では、ＹドライバＹＤおよびＸドライバＸＤは表示領域ＡＣＴの周囲に配置され、制御回路ＣＴＲによりその動作を制御される。
【００１８】
なお図１ではＹドライバＹＤが表示領域ＡＣＴの左側に配置されているが、場合によっては右側に配置されてもよい。あるいは同一の機能をもつ２つのＹドライバＹＤが左右両側に対称な形で配置されてもよい。あるいは、ＹドライバＹＤを、ゲート線Ｇを駆動する機能と補助容量線Ｃｓを駆動する機能とに分離してそれぞれ左右に分けて配置されてもよい。
【００１９】
対向基板ＣＴは、例えば、ガラス等の透明絶縁基板（図示せず）上に配置された赤、緑、青の着色層からなるカラーフィルタ（図示せず）、および複数の画素電極ＰＥに対向してカラーフィルタ上に配置された対向電極（図示せず）等を有している。
【００２０】
各画素電極ＰＥおよび対向電極は、例えばＩＴＯ（Indium Tin Oxide）等の透明電極材料からなるとともに、互いに平行な方向に配向処理（例えば、ラビング処理や光配向処理）される配向膜（図示せず）でそれぞれ覆われている。各画素電極ＰＥおよび対向電極は、画素電極ＰＥおよび対向電極からの電界に対応した液晶分子配列に制御される液晶層の一部である画素領域（図示せず）と共に表示画素ＰＸを構成する。
【００２１】
複数の色表示画素は、それぞれに配置されたカラーフィルタの着色層の色に応じて分類される。赤色表示画素ＰＸＲは赤の着色層を含む。緑色表示画素ＰＸＧは緑の着色層を含む。青色表示画素ＰＸＢは青の着色層を含む。カラーフィルタはアレイ基板ＡＲと対向基板ＣＴとの一方において、透明絶縁基板の液晶層側あるいは液晶層と反対側に配置される。
【００２２】
複数の表示画素ＰＸは各々画素電極ＰＥおよび対向電極間に保持される液晶層によって構成される液晶容量（図示せず）を有する。液晶容量は、液晶材料の比誘電率、画素電極面積、液晶セルギャップによって決まる。
【００２３】
ＸドライバＸＤによって信号線Ｓに印加された電圧（以下、ソース電圧という）は、対応する画素スイッチＳＷを介して選択行の表示画素ＰＸの画素電極ＰＥに印加される。画素電極ＰＥに印加された電圧（画素電位）と対向電極に印加された対向電圧Ｖｃｏｍとの電位差が液晶容量に保持される。
【００２４】
また、例えば絶縁膜を介して積層される画素電極ＰＥの一部と補助容量線Ｃｓ（Ｃｓ（１）〜Ｃｓ（Ｍ＋１））とによって、補助容量Ｃｓｔが構成される。画素電極ＰＥへの信号書き込み後の保持期間において、補助容量Ｃｓｔは液晶容量に結合される。補助容量Ｃｓｔは絶縁膜を介して積層されるスイッチＳＷのドレインと補助容量線Ｃｓとの間に形成されてもよく、絶縁膜を介して積層されるスイッチ素子ＳＷの半導体層と補助容量線Ｃｓとの間に形成されてもよい。
【００２５】
制御回路ＣＴＲは、外部信号源から入力される同期信号に基づいて発生される制御信号をＹドライバＹＤに出力し、外部信号源から入力される同期信号に基づいて発生される制御信号、および外部信号源から入力される映像信号または黒挿入用の逆転移防止信号をＸドライバＸＤに出力する。さらに、制御回路ＣＴＲは、対向電極に印加される対向電圧Ｖｃｏｍを対向基板ＣＴの対向電極に対して出力する。
【００２６】
制御回路ＣＴＲからＹドライバＹＤに対して出力される制御信号には、上下走査（第１走査）と下上走査（第２走査）とを切り替えるための走査方向制御信号ＵＤ、容量結合カップリングによる重畳電圧の極性を制御するためのＣｓ極性制御信号ＦＲ、およびシフトレジスタ（図２に示す）の動作を制御するためのスタートパルス信号ＳＴＶ、クロック信号ＣＬＫ１、ＣＬＫ２などが含まれる。
【００２７】
ＸドライバＸＤは、並列的に複数の映像信号あるいは逆転移防止信号を信号線Ｓへ出力する。
【００２８】
本実施形態の液晶表示装置では、ＣＣＤＩ駆動を採用している。ＣＣＤＩ駆動は信号線Ｓから画素に書き込みを行った後に、補助容量線からＣｓｔを介して画素電位に容量結合カップリングによる重畳電圧を与えて振幅増大効果を得るものである。ＣＣＤＩ駆動によれば、ＸドライバＸＤから信号線Ｓに与える信号電圧のレンジ（映像信号振幅）よりも大きな画素保持電圧振幅を得ることができる。これにより電圧振幅の小さなＸドライバＸＤを用いることができ、ドライバコスト削減、および消費電力の低減というメリットが得られる。
【００２９】
以下、ＣＣＤＩ駆動におけるゲート線Ｇおよび補助容量線Ｃｓの動作について、図２に示すＹドライバＹＤの回路ブロック図、および図３に示す駆動波形のタイミングチャートを用いて説明する。
【００３０】
図２は、図１に示す液晶表示装置のＹドライバＹＤの回路ブロックの一例を示す図である。入力信号はＵＤ、ＳＴＶ、ＣＬＫ１、ＣＬＫ２、およびＦＲであり、これらは高電圧状態（以下、Ｈと表わす）または低電圧状態（以下、Ｌと表わす）のいずれかの論理値をとるものとする。
【００３１】
ここで、ＵＤは上下走査と下上走査とを切り替えるための走査方向制御信号、／ＵＤは走査方向制御信号を反転した信号、ＳＴＶは後述するシフトレジスタの動作を制御するためのスタートパルス信号、ＣＬＫ１およびＣＬＫ２はクロック信号、ＦＲは容量結合カップリングによる重畳電圧の極性を制御するためのＣｓ極性制御信号と呼ばれる。
【００３２】
ＹドライバＹＤからの出力信号は、表示領域の対応するゲート線（Ｇ（１）〜Ｇ（Ｍ））に対して出力されるゲート信号（ＳＧ（１）〜ＳＧ（Ｍ））、および、表示領域の対応する補助容量線（Ｃｓ（１）〜Ｃｓ（Ｍ＋１））に対して出力されるＣｓ信号（ＳＣｓ（１）〜ＳＣｓ（Ｍ＋１））である。
【００３３】
ここでＭは表示領域ＡＣＴに配置されたゲート線Ｇの数であるが、本図においては偶数とする。なお、表示領域ＡＣＴではゲート線Ｇの上下に補助容量線Ｃｓが配置される構造になっているため、補助容量線Ｃｓはゲート線Ｇより１本多く、総数は（Ｍ＋１）本となっている。なお、図２に示す回路図上ではゲート信号ＳＧ（１）〜ＳＧ（Ｍ）およびＣｓ信号ＳＣｓ（１）〜ＳＣｓ（Ｍ＋１）はロジック信号として扱っているが、実際はレベルシフタ等を通して電圧変換した上で表示領域ＡＣＴへと出力されることもある。電圧変換に関しては本実施形態を説明する上では本質的な構成要素ではないので、説明は省略する。
【００３４】
図２において、スイッチ記号で表わされた素子（例えばＳＷＹで示した素子）は、矢印で示された制御端子（走査方向制御信号ＵＤまたは反転した走査方向制御信号／ＵＤ）がＨレベルのときは導通、Ｌレベルのときは非導通の状態をとるスイッチ素子である。
【００３５】
スイッチ素子ＳＷＹは、１つのレジスタＰ（ｋ）の入力側において、上側のレジスタＰ（ｋ−１）の出力端との接続を切替えるスイッチ素子ＳＷＹと、下側のレジスタＰ（ｋ＋１）の出力端との接続を切替えるスイッチ素子ＳＷＹとが配置されている。最も上側のレジスタＰ（−１）の入力側には、スタートパルス信号ＳＴＶの入力端との接続を切替えるスイッチ素子ＳＷＹと、下側のレジスタＰ（０）の出力端との接続を切替えるスイッチ素子ＳＷＹとが配置されている。最も下側のレジスタＰ（Ｍ＋２）の入力側には上側のレジスタＰ（Ｍ＋１）の出力端との接続を切替えるスイッチ素子ＳＷＹと、スタートパルス信号ＳＴＶの入力端との接続を切替えるスイッチ素子ＳＷＹとが配置されている。
【００３６】
Ｐ（ｋ）（ｋ＝−１，０，１，２，…，Ｍ＋２）はレジスタであり、矢印で示した制御端子（クロック信号ＣＬＫ１あるいはクロック信号ＣＬＫ２）からＨレベルが入力されたときには入力側（図にて左側）の値を取り込んでメモリし、その後制御端子信号がＬレベルになっても、再びＨレベルになるまでは取り込まれた値を保持し続ける機能を持っている。レジスタＰ（ｋ）の出力側（図にて右側）には、保持された値が常時出力される。
【００３７】
以上により、例えば走査方向制御信号ＵＤがＨレベル（すなわち反転した走査方向制御信号／ＵＤがＬレベル）の場合には、スタートパルス信号ＳＴＶがＰ（−１）、Ｐ（０）、（１）…、Ｐ（Ｍ＋１）、Ｐ（Ｍ＋２）の順にクロック信号ＣＬＫ１、クロック信号ＣＬＫ２に同期して連鎖的にメモリされ、上から下へ（第１方向へ）と走査するシフトレジスタとして機能する。
【００３８】
また、走査方向制御信号ＵＤがＬレベル（すなわち反転した走査方向制御信号／ＵＤがＨレベル）の場合にはスタートパルス信号ＳＴＶがＰ（Ｍ＋２）、Ｐ（Ｍ＋１）、Ｐ（Ｍ）…、Ｐ（０）、Ｐ（−１）の順にクロック信号ＣＬＫ１、ＣＬＫ２に同期して連鎖的にメモリされ、下から上へ（第２方向へ）と走査するシフトレジスタとして機能する。
【００３９】
レジスタＰ（ｋ）の出力はクロック信号ＣＬＫ１またはクロック信号ＣＬＫ２との論理積がとられた後にゲート信号ＳＧ（ｋ）として表示領域ＡＣＴのゲート線Ｇ（１）〜Ｇ（Ｍ）へ出力される。但し、ゲート信号ＳＧ（−１），ＳＧ（０），ＳＧ（Ｍ＋１），ＳＧ（Ｍ＋２）は表示領域ＡＣＴへは出力されない。
【００４０】
ここで、レジスタＰ（ｋ）の出力信号と、クロック信号ＣＬＫ１またはクロック信号ＣＬＫ２との論理積をとるのは、クロック信号ＣＬＫ１またはクロック信号ＣＬＫ２を用いてパルス整形（水平期間（Ｈ）内でのゲート信号の立ち上がり／立ち下がりタイミングの調整）を行うためである。
【００４１】
レジスタＱ（ｊ）（ｊ＝１，２，…，Ｍ＋１）はＣｓ信号を生成するためのレジスタであり、機能的にはＰ（ｋ）と同様である。すなわち、レジスタＱ（ｊ）はＧ（ｊ−２）またはＧ（ｊ＋１）がＨレベルになるタイミングで走査方向制御信号ＦＲを取り込み、このときの出力がＣｓ信号ＳＣｓ（ｊ）として表示領域の補助容量線Ｃｓ（ｊ）に出力される（ｊ＝１，２，…，Ｍ＋１）。それ以外のタイミングではレジスタＱ（ｊ）の状態は変化せずに保持される。
【００４２】
図３Ａおよび図３Ｂは、本実施形態の液晶表示装置の駆動方法の一例を説明するためのタイミングチャートである。
【００４３】
以上を踏まえて走査方向制御信号ＵＤがＨレベルの場合のゲート信号ＳＧおよびＣｓ信号ＳＣｓの動作を図３Ａおよび図３Ｂを用いて説明する。ここで、液晶表示装置は一般に交流化駆動を行っており、１フレーム毎（あるいは２フレーム毎、３フレーム毎などの場合もある）に各画素ＰＸの表示極性を反転させて動作させるため、２種類の極性パターンが存在する。以下の説明では、極性パターンの一方を正フレーム、他方を負フレームと呼んで区別する。
【００４４】
まず正フレームにて、図示したようなスタートパルス信号ＳＴＶ、クロック信号ＣＬＫ１、クロック信号ＣＬＫ２、およびＣｓ極性制御信号ＦＲの信号が入力されたとする。Ｃｓ極性制御信号ＦＲはＨレベルとＬレベルとが同じ期間（１水平期間（１Ｈ））となるように一定のタイミングで立ち上がりおよび立ち下がりを繰り返す。クロック信号ＣＬＫ１はＣｓ極性制御信号ＦＲがＨレベルの期間において所定期間Ｈレベルとなる。クロック信号ＣＬＫ２はＣｓ極性制御信号ＦＲがＬレベルの期間において所定期間Ｌレベルとなる。スタートパルス信号ＳＴＶは、クロック信号ＣＬＫ２が立ち上がるタイミングで立ち上がり、次にクロック信号ＣＬＫ１が立ち上がるタイミングで立ち下がる。
【００４５】
ここでレジスタＰ（−１）に着目すると、スタートパルス信号ＳＴＶがＨレベルにある期間中にクロック信号ＣＬＫ２がＨレベルになること（図中で示したパルスａ）でレジスタＰ（−１）にＨレベルが取り込まれる。その後クロック信号ＣＬＫ２がＬレベルになってもレジスタＰ（−１）はＨレベルを保ち、再びクロック信号ＣＬＫ２がＨレベル（図中ｃで示したパルス）となってＬレベルのスタートパルスが取り込まれるまでＨレベルが保持される。従って、パルスａの立ち上がりからパルスｃの立ち上がりまでの期間ＴＡにおいて、レジスタＰ（−１）にＨレベルの信号がメモリされる。レジスタＰ（−１）がＨレベルの期間中にＣＬＫ１がＨレベル（になること図中で示したパルスｂ）で、両者の論理積としてパルスｂの形状がそのままゲート信号ＳＧ（−１）として出力される。
【００４６】
次に、レジスタＰ（０）に着目すると、レジスタＰ（０）の入力側はレジスタＰ（−１）の出力端と接続されている。従って、レジスタＰ（０）の入力はレジスタＰ（−１）の出力（すなわちＰ（−１）の状態）であるから、これがＨレベルである期間にクロック信号ＣＬＫ１がＨレベルとなること（図中のパルスｂ）で、レジスタＰ（０）にＨレベルが取り込まれてＨレベルとなる。
【００４７】
この状態は、クロック信号ＣＬＫ１の次にＨレベルとなること（図中のパルスｄ）でＬレベルが取り込まれるまで保持される。レジスタＰ（０）がＨレベルの期間中にクロック信号ＣＬＫ２がＨレベルとなること（図中のパルスｃ）で、両者の論理積としてパルスｃの形状がそのままゲート信号ＳＧ（０）として出力される。以下ＳＧ（１）、ＳＧ（２）、…についても同様に考えることができ、１水平期間（１Ｈ）毎に順次ゲート信号ＳＧのＨレベルパルスがシフトしていくことが理解できる。
【００４８】
Ｃｓ信号ＳＣｓに関しては、ゲート信号ＳＧ（ｋ）を基準として考えることができる。すなわち、ゲート信号ＳＧ（ｋ）がＨレベルになったときにレジスタＱ（ｋ−１）およびレジスタＱ（ｋ＋２）においてＣｓ極性制御信号ＦＲが取り込まれ、それぞれＣｓ信号ＳＣｓ（ｋ−１）およびＣｓ信号ＳＣｓ（ｋ＋２）に出力される。
【００４９】
例えばゲート信号ＳＧ（２）がＨレベルになっている水平期間（１Ｈ）ではＣｓ極性制御信号ＦＲがＨレベルであるから、ゲート信号ＳＧ（２）がＨレベルになるのと同じタイミングで、Ｃｓ信号ＳＣｓ（１）およびＣｓ信号ＳＣｓ（４）がＨレベルに遷移する。
【００５０】
なおＣｓ信号ＳＣｓ（４）に関しては、ゲート信号ＳＧ（２）がＨレベルになる前の状態がＨレベル（実線）およびＬレベル（破線）のいずれであろうと、ゲート信号ＳＧ（２）がＨレベルになった時点で、Ｈレベルに固定されることを示している。ゲート信号ＳＧ（２）以外のゲート信号に対しても上記と同様に考えれば、各Ｃｓ信号ＳＣｓの動きが図３Ａに示したとおりのものになる。
【００５１】
なお各Ｃｓ信号ＳＣｓの波形に着目した場合、その上下のゲート信号が相次いでＨレベルになる前に１回、後に１回Ｃｓ極性制御信号ＦＲを取り込んでいることになる。このうち１回目のＣｓ極性制御信号ＦＲ取り込みにおいては、上述のようにそれまでのＣｓ信号ＳＣｓの状態にかかわりなく、ＨレベルまたはＬレベルのうち何れか一方の状態に固定される（すなわちそれまでの状態がリセットされてＣｓ極性制御信号ＦＲで規定される状態に遷移する）。
【００５２】
そして２回目のＣｓ極性制御信号ＦＲ取り込みにおいて、Ｃｓ信号ＳＣｓが１回目とは逆の状態に遷移する。すなわち、１回目のＣｓ極性制御信号ＦＲ取り込みと、２回目のＣｓ極性制御信号ＦＲ取り込みとは水平期間（Ｈ）の奇数倍の時間差があるため、必ず逆の状態への遷移となる。この２回目のＣｓ極性制御信号ＦＲ取り込みにおける遷移動作が、ＣＣＤＩ駆動の本質である画素電位への重畳電圧印加を行うことになる。
【００５３】
ここでＣｓ信号ＳＣｓがＬレベルからＨレベルへ遷移する場合を「正極性」、ＨレベルからＬレベルへ遷移する場合を「負極性」と呼び、それぞれのＣｓ信号ＳＣｓに「正極性」を示す“＋”および「負極性」を示す“−”の記号を付してある。
【００５４】
負フレームについては、入力信号においてＣｓ極性制御信号ＦＲのＨレベルとＬレベルとを正フレームに対して逆転させた駆動を行う。それ以外のスタートパルス信号ＳＴＶやクロック信号ＣＬＫ１、および、クロック信号ＣＬＫ２は、正フレームと全く同じ波形である。
【００５５】
この場合、ゲート信号ＳＧは正フレームと全く同じとなり、Ｃｓ信号ＳＣｓは正フレームに対してＨレベルとＬレベルとが反転したものとなる。これにより、各Ｃｓ信号ＳＣｓの「正極性」と「負極性」とが逆転することになる。
【００５６】
ここで、１回目のＣｓ極性制御信号ＦＲ取り込みの作用について少し補足しておく。先にも述べたが、正フレームと負フレームとは１フレーム毎に交互に動作させる（すなわち１フレーム毎に反転させる）ケースだけでなく、２フレーム以上毎に反転させるケースもある。
【００５７】
例えばＯＣＢ(Optically Compensated Bend)モードの液晶表示装置において黒挿入駆動を行う場合には、逆転移防止信号（正極性）、映像信号（正極性）、逆転移防止信号（負極性）、映像信号（負極性）、逆転移防止信号（正極性）、…の順に画素ＰＸの表示極性が反転し、実質的に２フレーム毎に極性反転することがある。
【００５８】
また、時分割３Ｄ（３次元）表示を行う場合などに、表示極性の偏りを防ぐため、左映像信号（正極性）、右映像信号（正極性）、左映像信号（負極性）、右映像信号（負極性）、左映像信号（正極性）、…の順に画素ＰＸの表示極性が反転する場合があり、やはり２フレーム毎の極性反転が採用されることがある。
【００５９】
あるいはさらに、ＯＣＢモードの液晶表示装置で時分割３Ｄ表示を行う場合には、逆転移防止信号（正極性）、左映像信号（正極性）、逆転移防止信号（正極性）、右映像信号（正極性）、逆転移防止信号（負極性）、左映像信号（負極性）、逆転移防止信号（負極性）、右映像信号（負極性）、逆転移防止信号（正極性）、…の順に画素ＰＸの表示極性が反転する場合があり、実質的に４フレーム毎の極性反転となることがある。
【００６０】
これらの場合、あるフレームに対してその前のフレームが同極性である場合と逆極性である場合とが混在する。これは例えば図３Ａに示すＣｓ信号ＳＣｓにおいて、１回目のＣｓ極性制御信号ＦＲ取り込みの前の状態が破線で表わされる場合と実線で表される場合とが混在することを意味する。１回目のＣｓ極性制御信号ＦＲ取り込みにおいてこの混在をリセットして何れか一方の状態に遷移させておくことで、２回目のＣｓ極性制御信号ＦＲ取り込みによるＣｓ信号ＳＣｓの遷移を常に正しく実施することが可能となる。
【００６１】
次に、下上走査を行う場合（走査方向制御信号ＵＤがＬレベルの場合）のゲート信号ＳＧおよびＣｓ信号ＳＣｓの動作について図３Ｂを参照して説明する。この場合、ゲート線Ｇの走査方向は下から上となる。すなわち、図２に示すレジスタＰ（ｋ）の入力側において、下側に接続されたスイッチ素子ＳＷＹが導通し、レジスタＰ（Ｍ＋１）、レジスタＰ（Ｍ）…、レジスタＰ（０）、レジスタＰ（−１）の順に、クロック信号ＣＬＫ１、ＣＬＫ２に同期して連鎖的にスタートパルス信号ＳＴＶがメモリされ、下から上へと走査するシフトレジスタとして機能する。
【００６２】
レジスタＰ（ｋ）の動作に連動して、レジスタＱ（ｊ）にもレジスタＱ（Ｍ＋１）、レジスタＱ（Ｍ）…、レジスタＱ（２）、レジスタＱ（１）の順に、連鎖的にＣｓ極性制御信号ＦＲがメモリされる。
【００６３】
すなわち、図３Ａに示す上下走査の場合と、図３Ｂに示す下上走査の場合とを比較すると、走査方向制御信号ＵＤが反転し、クロック信号ＣＬＫ１とクロック信号ＣＬＫ２とがそれぞれ反転している。また、上下走査におけるシフトレジスタＰ（ｋ）は、下上走査におけるシフトレジスタＰ（Ｍ＋１−ｋ）（ｋ＝−１，０，１，…，Ｍ＋２）に対応し、上下走査におけるシフトレジスタＱ（ｊ）は、下上走査におけるシフトレジスタＱ（ｊ＋２−ｋ）（ｊ＝１，２，…，Ｍ＋１）に対応する。
【００６４】
その結果、走査方向が上下反転し、上下走査におけるゲート線Ｇ（ｋ）は、下上走査におけるゲート線Ｇ（Ｍ＋１−ｋ）（ｋ＝−１，０，１，…，Ｍ＋２）に対応し、上下走査における補助容量線Ｃｓ（ｊ）は、下上走査における補助容量線Ｃｓ（Ｍ＋２−ｊ）（ｊ＝１，２，…，Ｍ＋１）に対応することになる。
【００６５】
なお、図３Ｂでは、クロック信号ＣＬＫ１とクロック信号ＣＬＫ２とのタイミングが、図３Ａと反転しているが、これは行毎に交互にクロック信号ＣＬＫ１とクロック信号ＣＬＫ２との接続パターンが入れ替わり、かつ、本実施形態ではＭが偶数の場合を説明しているからである。Ｍが奇数の場合には、走査方向が上から下への向きのときと下から上への向きのときとでクロック信号ＣＬＫ１とクロック信号ＣＬＫ２とは同じ波形となる。
【００６６】
図４Ａおよび図４Ｂは、１Ｈ１Ｖ−ＣＣＤＩ駆動を行う液晶表示装置において上下走査を行う駆動方法の一例について説明するためのタイミングチャートである。
【００６７】
上述のゲート信号ＳＧおよびＣｓ信号ＳＣｓの波形をもとにして、表示領域ＡＣＴにおける画素ＰＸでの、ＣＣＤＩ駆動による重畳電圧の極性と、信号線Ｓに出力される信号（ソース出力）の極性との関係について説明する。
【００６８】
まず、ＣＣＤＩ駆動の中で最も基本的な１Ｈ１Ｖ−ＣＣＤＩ駆動について、図４Ａおよび図４Ｂを用いて説明する。１Ｈ１Ｖとは、画素ＰＸの表示極性の配列が１列毎に極性反転し、かつ、１行毎に極性反転する方式、すなわち、表示極性が正極性の画素ＰＸと負極性の画素ＰＸとが市松状に配列する駆動方法である。
【００６９】
１Ｈ１Ｖ反転の利点として、各行書き込み時に正負極性が混在することになり、例えば信号線Ｓから対向電極へのカップリングが正負極性で相殺されるため、横クロストークが改善できるということが挙げられる。また、ライン反転駆動やカラム反転駆動では対向電極電位がずれた場合などにラインフリッカが見えることがあるが、ドット反転では対向電極電位がずれてもラインフリッカが見えにくいというメリットもある。
【００７０】
１Ｈ１Ｖ反転駆動においては、図４Ａに示す正フレームにおける画素配置図で示したように、各画素ＰＸの補助容量Ｃｓｔは、紙面に向かって画素電極ＰＥの上側、あるいは下側の補助容量線Ｃｓのいずれかに接続されるが、１列ごとに接続先の補助容量線Ｃｓが上側と下側との交互になっている。すなわち、例えば奇数番目の列（図中のＯＤＤ列）に属する画素ＰＸの補助容量Ｃｓｔは画素電極ＰＥの上側の補助容量線Ｃｓに接続され、偶数番目の列（図中のＥＶＥＮ列）に属する画素ＰＸの補助容量Ｃｓｔは画素電極ＰＥの下側の補助容量線Ｃｓに接続される。
【００７１】
ここで、図４Ａおよび図４Ｂには正フレームと負フレームとのそれぞれについて、画素配置図の右側に、各ゲート線Ｇと補助容量線Ｃｓに対応させて、上下走査時（走査方向制御信号ＵＤがＨレベルのとき）のゲート信号ＳＧ波形およびＣｓ信号ＳＣｓ波形、Ｃｓ極性制御信号ＦＲ波形、および各Ｃｓ信号ＳＣｓの極性を示している。図４Ａに示す信号波形は、図３Ａに示す上下走査時の正フレームでのゲート信号ＳＧ波形およびＣｓ信号ＳＣｓ波形、Ｃｓ極性制御信号ＦＲ波形、および各Ｃｓ信号ＳＣｓの極性と同様である。
【００７２】
例えばゲート線Ｇ１の行に注目すると、ゲート信号ＳＧ１がＨレベルになった次の水平期間（１Ｈ）で、上側の補助容量線Ｃｓ１のＣｓ信号ＳＣｓ１がＬレベルからＨレベルへ遷移し（Ｃｓ信号ＳＣｓ１は「正極性」）、さらに、その次の水平期間（１Ｈ）では下側の補助容量線Ｃｓ２のＣｓ信号ＳＣｓ２がＨレベルからＬレベルへ遷移している（Ｃｓ信号ＳＣｓ２は「負極性」）。
【００７３】
これは、補助容量Ｃｓｔが画素電極ＰＥの上側の補助容量線Ｃｓ１に接続される画素ＰＸ（Ｏ１）では画素電極ＰＥへの信号書き込み後に補助容量Ｃｓｔを介して画素電位に容量結合カップリングによる正の重畳電圧が加えられ、補助容量Ｃｓｔが画素電極ＰＥの下側の補助容量線Ｃｓ２に接続される画素ＰＸ（Ｅ１）では画素電極ＰＥへの信号書き込み後に補助容量Ｃｓｔを介して画素電位に容量結合カップリングによる負の重畳電圧が加えられることを意味している。
【００７４】
画素電位に正しい極性の重畳電圧を与えるためには、ＸドライバＸＤが出力する映像信号あるいは逆転移防止信号（例えば黒表示に対応した信号）等のソース出力の極性と、重畳電圧の極性とが一致している必要がある。この条件が満たされないと表示の白黒が反転する等の不具合が生じる。従って、ゲート信号ＳＧ１がＨレベルになっている水平期間では、奇数（ＯＤＤ）列の信号線Ｓへのソース出力は正極性に、偶数（ＥＶＥＮ）列の信号線Ｓへのソース出力は負極性にする必要がある。
【００７５】
以下、順次ゲート線Ｇ２、Ｇ３、…の行に注目して同様の考え方を適用すれば、各行の画素電極ＰＥに与えられる重畳電圧の極性とそれに対応して与えるべきソース出力の極性を決定することができる。各画素ＰＸには、このようにして決まった重畳電圧の極性を示してある。また、Ｃｓ極性制御信号ＦＲ波形の上にはこのようにして決定したソース出力の極性を示してある。各画素ＰＸの極性は確かに、１Ｈ１Ｖ反転パターンで市松状に分布していることが確認される。
【００７６】
図４Ｂの負フレームにおいては、正フレームと同じ画素配置図を描き、それに対応させて図３Ａの負フレームと同様のゲート信号およびＣｓ信号波形、ＦＲ信号波形、および各Ｃｓ信号の極性を記載している。
【００７７】
ここでは、Ｃｓ信号ＳＣｓの極性が正フレームに対して正負逆転したものとなっている。従って、各画素電極ＰＥに与えられる重畳電圧の極性とそれに対応して与えるべきソース出力の極性も正フレームに対して反転したものとなり、図４Ａに示したとおりの画素極性パターンおよびソース出力極性パターンが得られる。
【００７８】
図４Ｃおよび図４Ｄは、１Ｈ１Ｖ−ＣＣＤＩ駆動を行う液晶表示装置において下上走査を行う駆動方法の一例について説明するためのタイミングチャートである。
【００７９】
次に、図４Ｃおよび図４Ｄにて下上走査の場合（走査方向制御信号ＵＤがＬレベルの場合）を説明する。なお、本実施形態ではＭが８００の場合について説明する。図４Ｃおよび図４Ｄでは、ゲート配線Ｇ８００、Ｇ７９９、Ｇ７９８、…の順に上から並び、図４Ａおよび図４Ｂと上下が反転した画素配置図を示している。従って、画素ＰＸの補助容量Ｃｓｔ配置の接続先の補助容量線Ｃｓも上下反転する。すなわち、図４Ｃおよび図４Ｄにおける上側は図４Ａおよび図４Ｂにおける下側に相当し、図４Ｃおよび図４Ｄにおける下側は図４Ａおよび図４Ｂにおける上側に相当する。
【００８０】
図４Ａおよび図４Ｂでは、画素ＰＸの奇数（ＯＤＤ）列において画素電極ＰＥの図の上側の補助容量線Ｃｓに対して補助容量Ｃｓｔが接続され、画素ＰＸの偶数（ＥＶＥＮ）列において画素電極ＰＥの図の下側の補助容量線Ｃｓに対して補助容量Ｃｓｔが接続されていたが、図４Ｃおよび図４Ｄでは奇数（ＯＤＤ）列において画素電極ＰＥの図の下側の補助容量線Ｃｓに対して補助容量Ｃｓｔが接続され、偶数（ＥＶＥＮ）列において画素電極ＰＥの図の上側の補助容量線Ｃｓに対して補助容量Ｃｓｔが接続されることになる。
【００８１】
これは図４Ａおよび図４Ｂと比較して、接続先の補助容量線Ｃｓが偶数（ＥＶＥＮ）列と奇数（ＯＤＤ）列とが上下入れ替わったことに相当する。よって、図４Ａおよび図４Ｂのときと同じ考え方で決められる、各画素電極ＰＥに与えられる重畳電圧の極性とそれに対応して与えるべきソース出力の極性も、偶数（ＥＶＥＮ）列と奇数（ＯＤＤ）列とが入れ替わったものになり、結果的にソース出力の極性は図４Ａに示す上下走査の場合に対して正負反転したものとなる。
【００８２】
この場合、ゲート信号ＳＧ波形およびＣｓ信号ＳＣｓ波形に関しては、図４Ａおよび図４Ｂにおけるゲート信号ＳＧ１、ＳＧ２、…をゲート信号ＳＧ８００、ＳＧ７９９、…と置き換え、Ｃｓ信号ＳＣｓ１、ＳＣｓ２、…をＣｓ信号ＳＣｓ８０１、ＳＣｓ８００、…と置き換えたものである。
【００８３】
なお上記ではＭが８００の場合を一例として説明したが、Ｍが８００以外の場合でも同様であることは自明である。
【００８４】
以上の図４Ａ乃至図４Ｄの結果を総合すると、１Ｈ１Ｖ−ＣＣＤＩ駆動にて正常表示を行うために必要な条件は、上下走査と下上走査にて、Ｃｓ極性制御信号ＦＲ（各画素に与える容量結合重畳電圧の極性を決める制御信号）が同じ極性のフレームでのソース出力の極性を比較したときに、互いに逆になっていることであるといえる。すなわち、上下走査のときの正フレームと下上走査のときの正フレームとでは、ソース出力の極性が逆になっている。同様に上下走査のときの負フレームと下上走査のときの負フレームとでは、ソース出力の極性が逆になっている。
【００８５】
以上より制御回路ＣＴＲは、上下走査と下上走査とにおいて、Ｃｓ極性制御信号ＦＲが同じ極性フレームでのソース出力の極性の位相が逆になるように（言い換えれば水平期間単位での位相が異なるように）出力するものである。
【００８６】
上記のように、本実施形態の液晶表示装置によれば、上下反転表示を実現するとともに表示品位の良好な液晶表示装置および液晶表示装置の駆動方法を提供することができる。
【００８７】
次に、第２実施形態の液晶表示装置およびその駆動方法について、図５Ａ乃至図５Ｊを参照して説明する。本実施形態の液晶表示装置では、上述の１Ｈ１Ｖ−ＣＣＤＩ駆動を改良した駆動方法を採用している。本実施形態では、画素ＰＸが並ぶ列方向に関して画素極性の配列が１列毎に極性反転している点は上述の１Ｈ１Ｖ−ＣＣＤＩと同様であるが、行方向に関して２行毎に極性が反転する２Ｈ１Ｖ−ＣＣＤＩ駆動を採用している。
【００８８】
２Ｈ１Ｖ−ＣＣＤＩ駆動の利点は、１Ｈ１Ｖ−ＣＣＤＩ駆動よりもさらに低電力を実現できることである。すなわち、１Ｈ１Ｖ反転の場合は各信号線Ｓに供給される映像信号（あるいは逆転移防止信号）の極性が１水平期間（１Ｈ）毎に反転していたが、２Ｈ１Ｖ反転の場合は２水平期間（２Ｈ）毎の反転となるため、信号線充放電の周波数が半分になり、消費電力が低減される。
【００８９】
最初に、２Ｈ１Ｖ−ＣＣＤＩ駆動における補助容量Ｃｓｔ配置について説明する。１Ｈ１Ｖ−ＣＣＤＩ駆動においては奇数（ＯＤＤ）列と偶数（ＥＶＥＮ）列とで補助容量Ｃｓｔ配置の上下が分かれていたが、２Ｈ１Ｖ−ＣＣＤＩ駆動においては、画素ＰＸの極性パターンがまず与えられたものとし、そこからあるべき補助容量Ｃｓｔ配置を求める。
【００９０】
図５Ａの上下走査時（走査方向制御信号ＵＤがＨレベルのとき）の正フレームの図に基づいて説明する。まず、図３Ａの正フレームに相当する駆動が行われるものとして、図３Ａと同様のゲート信号ＳＧ波形、Ｃｓ信号ＳＣｓ波形、Ｃｓ極性制御信号ＦＲ波形、および各Ｃｓ信号ＳＣｓの極性を記載している。すなわち、図５Ａの正フレームの波形は、図４Ａに示す正フレームの波形と同一である。
【００９１】
この場合、Ｃｓ信号ＳＣｓ１、Ｃｓ信号ＳＣｓ２、Ｃｓ信号ＳＣｓ３、Ｃｓ信号ＳＣｓ４、Ｃｓ信号ＳＣｓ５、Ｃｓ信号ＳＣｓ６、…の極性はそれぞれ正、負、正、負、正、負、…である。
【００９２】
いま、図５Ａの左の画素配置図にあるように、たとえば奇数（ＯＤＤ）列において画素ＰＸ（Ｏ１）、ＰＸ（Ｏ２）、ＰＸ（Ｏ３）、ＰＸ（Ｏ４）、ＰＸ（Ｏ５）、…の表示極性がそれぞれ正、正、負、負、正、…で、奇数（ＥＶＥＮ）列において画素ＰＸ（Ｅ１）、ＰＸ（Ｅ２）、ＰＸ（Ｅ３）、ＰＸ（Ｅ４）、ＰＸ（Ｅ５）、…の表示極性がそれぞれ負、負、正、正、負、…極性というような、２Ｈ１Ｖ反転の極性パターンでＣｓ信号からの重畳電圧を与えるものとする。
【００９３】
まず、ゲート線Ｇ１の行に注目すると、画素ＰＸ（Ｏ１）に正、画素ＰＸ（Ｅ１）に負の重畳電圧を与えるのであるから、画素ＰＸ（Ｏ１）は上側の補助容量線Ｃｓ１（正極性）、画素ＰＸ（Ｅ１）は下側の補助容量線Ｃｓ２（負極性）との間に補助容量Ｃｓｔを形成すればよい。
【００９４】
次にゲート線Ｇ２の行に注目すると、画素ＰＸ（Ｏ２）に正、画素ＰＸ（Ｅ２）に負の重畳電圧を与えるのであるから、画素ＰＸ（Ｏ２）は下側の補助容量線Ｃｓ３（正極性）、画素ＰＸ（Ｅ２）は上側の補助容量線Ｃｓ２（負極性）との間に補助容量Ｃｓｔを形成すればよい。
【００９５】
次にゲート線Ｇ３の行に注目すると、画素ＰＸ（Ｏ３）に負、画素ＰＸ（Ｅ３）に正の重畳電圧を与えるのであるから、画素ＰＸ（Ｏ３）は下側の補助容量線Ｃｓ４（負極性）、画素ＰＸ（Ｅ３）は上側の補助容量線Ｃｓ３（正極性）との間に補助容量Ｃｓｔを形成すればよい。
【００９６】
次にゲート線Ｇ４の行に注目すると、画素ＰＸ（Ｏ４）に負、画素ＰＸ（Ｅ４）に正の重畳電圧を与えるのであるから、画素ＰＸ（Ｏ４）は上側の補助容量線Ｃｓ４（負極性）、画素ＰＸ（Ｅ４）は下側の補助容量線Ｃｓ５（正極性）との間に補助容量Ｃｓｔを形成すればよい。
【００９７】
次にゲート線Ｇ５の行に注目すると、画素ＰＸ（Ｏ５）に正、画素ＰＸ（Ｅ５）に負の重畳電圧を与えるのであるから、画素ＰＸ（Ｏ５）は上側の補助容量線Ｃｓ５（正極性）、画素ＰＸ（Ｅ５）は下側の補助容量線Ｃｓ６（負極性）との間に補助容量Ｃｓｔを形成すればよい。
【００９８】
以下、ゲート線Ｇ６の行、ゲート線Ｇ７の行、…と全く同じようにして補助容量Ｃｓｔ配置を決定することができる。このようにして得られた補助容量Ｃｓｔ配置は、画素極性パターンに対応して４行周期の繰り返しパターンになる。
【００９９】
ソース出力の極性パターンも併せて、Ｃｓ極性制御信号ＦＲ波形の上に示す。これは画素ＰＸの重畳電圧極性パターンに一致するように極性を決めればよく、図に示したように４水平期間周期のパターンとなる。
【０１００】
図５Ｂの負フレームにおいては、上記のようにして決めた補助容量Ｃｓｔ配置に対して、Ｃｓ信号ＳＣｓの極性が逆になるような駆動を行うことになる。従って、画素ＰＸの表示極性とソース出力の極性とも、正フレームに対して反転したものになる。
【０１０１】
図５Ｃおよび図５Ｊは、下上走査を行う場合（走査方向制御信号ＵＤがＬレベルの場合）の補助容量Ｃｓｔ配置図およびタイミングチャートである。
【０１０２】
次に、図５Ｃおよび図５Ｄにて下上走査の場合（走査方向制御信号ＵＤがＬレベルの場合）の一例について説明する。ここでは、例としてＭが８００の場合について説明する。基本的な考え方は１Ｈ１Ｖ−ＣＣＤＩ駆動の場合と同様であり、ゲート信号ＳＧおよびＣｓ信号ＳＣｓ波形に関しては図５Ａおよび図５Ｂに対して以下の変更を行ったものである。
【０１０３】
すなわち、図５Ａおよび図５Ｂに示す上下走査の場合と、図５Ｃおよび図５Ｄに示す下上走査の場合とを比較すると、走査方向制御信号ＵＤが反転し、クロック信号ＣＬＫ１とクロック信号ＣＬＫ２とがそれぞれ反転している。また、上下走査におけるシフトレジスタＰ（ｋ）は、下上走査におけるシフトレジスタＰ（Ｍ＋１−ｋ）（ｋ＝−１，０，１，…，Ｍ＋２）に対応し、上下走査におけるシフトレジスタＱ（ｊ）は、下上走査におけるシフトレジスタＱ（ｊ＋２−ｋ）（ｊ＝１，２，…，Ｍ＋１）に対応する。
【０１０４】
その結果、走査方向が上下反転し、上下走査におけるゲート線Ｇ（ｋ）は、下上走査におけるゲート線Ｇ（Ｍ＋１−ｋ）（ｋ＝−１，０，１，…，Ｍ＋２）に対応し、上下走査における補助容量線Ｃｓ（ｊ）は、下上走査における補助容量線Ｃｓ（Ｍ＋２−ｊ）（ｊ＝１，２，…，Ｍ＋１）に対応することになる。
【０１０５】
補助容量Ｃｓｔ配置に関しては、２Ｈ１Ｖ−ＣＣＤＩ駆動では補助容量Ｃｓｔ配置が４行を１周期とする繰り返しパターンを持っていることに注意する必要がある。すなわち、例えばゲート線Ｇ７９７の行、ゲート線Ｇ７９８の行、ゲート線Ｇ７９９の行、およびゲート線Ｇ８００の行の補助容量Ｃｓｔ配置は、それぞれゲート線Ｇ１の行、ゲート線Ｇ２の行、ゲート線Ｇ３の行、およびゲート線Ｇ４の行の補助容量Ｃｓｔ配置と同じになる。すなわち、行番号を４で割ったときの余り（１、２、３、および０）が同じ画素ＰＸの行同士では補助容量Ｃｓｔ配置が同じである。
【０１０６】
なお、１Ｈ１Ｖ−ＣＣＤＩ駆動の図４Ｃおよび図４Ｄにて説明したのと同様に、図５Ｃおよび図５Ｄの画素配置は図面上では上下反転して描いている。１Ｈ１Ｖ−ＣＣＤＩ駆動の図４Ａおよび図４Ｂのところで説明したのと同じ手順で、各画素電極ＰＥに与えられる重畳電圧の極性とそれに対応して与えるべきソース出力の極性を決定することができる。
【０１０７】
正フレームにおいて、例えばゲート線Ｇ８００の行に注目すると、ゲート信号ＳＧ８００がＨレベルになった次の水平期間（１Ｈ）で、下側（図の上側）の補助容量線Ｃｓ８０１のＣｓ信号ＳＣｓ８０１がＬレベルからＨレベルへ遷移し（Ｃｓ信号ＳＣｓ８０１は「正極性」）、さらに、その次の水平期間（１Ｈ）では上側（図の下側）の補助容量線Ｃｓ８００のＣｓ信号ＳＣｓ８００がＨレベルからＬレベルへ遷移している（Ｃｓ信号ＳＣｓ８００は「負極性」）。
【０１０８】
これは、補助容量Ｃｓｔが画素電極ＰＥの下側の補助容量線Ｃｓ８０１に接続される画素ＰＸ（Ｅ８００）では画素電極ＰＥへの信号書き込み後に補助容量Ｃｓｔを介して画素電位に容量結合カップリングによる正の重畳電圧が加えられ、補助容量Ｃｓｔが画素電極ＰＥの上側の補助容量線Ｃｓ８００に接続される画素ＰＸ（Ｏ８００）では画素電極ＰＥへの信号書き込み後に補助容量Ｃｓｔを介して画素電位に容量結合カップリングによる負の重畳電圧が加えられることを意味している。
【０１０９】
従って、ゲート信号ＳＧ８００がＨレベルになっている水平期間（１Ｈ）では、奇数（ＯＤＤ）列の信号線Ｓへのソース出力は負極性に、偶数（ＥＶＥＮ）列の信号線Ｓへのソース出力は正極性にする必要がある。
【０１１０】
以下、順次ゲート線Ｇ７９９、ゲート線Ｇ７９８…の行に注目して同様の考え方を適用すれば、各行の画素電極ＰＥに与えられる重畳電圧の極性とそれに対応して与えるべきソース出力の極性を決定することができる。各画素ＰＸには、このようにして決まった重畳電圧の極性を示してある。また、Ｃｓ極性制御信号ＦＲ波形の上にこのようにして決定したソース出力の極性を示す。
【０１１１】
また、負フレームでは、Ｃｓ信号ＳＣｓの極性が正フレームに対して正負逆転したものとなっている。従って、各画素電極ＰＥに与えられる重畳電圧の極性とそれに対応して与えるべきソース出力の極性も正フレームに対して反転したものとなる。
【０１１２】
２Ｈ１Ｖ−ＣＣＤＩ駆動においては、上述したように補助容量Ｃｓｔ配置が４行周期の繰り返しパターンを持っていることに起因して、表示領域ＡＣＴの行数Ｍを４で割ったときの余りに応じて、下上走査時の重畳電圧の極性とそれに対応して与えるべきソース出力の極性とが異なってくる。図５Ｃおよび図５Ｄの場合と同様の結果が得られるのは、Ｍが４の倍数の場合（ｐを整数としてＭ＝４ｐで表される場合）に限られる。
【０１１３】
図５Ｅおよび図５Ｆに、Ｍ＝４ｐ＋１（例えばＭ＝８０１）である場合における下上駆動の際の駆動波形図、および補助容量Ｃｓｔ配置図を示す。ゲート信号ＳＧおよびＣｓ信号ＳＣｓ波形に関しては図５Ａおよび図５Ｂに対して以下の変更を行ったものである。
【０１１４】
すなわち、図５Ａおよび図５Ｂにおける上下走査の場合と図５Ｅおよび図５Ｆにおける下上走査の場合とを比較すると、走査方向制御信号ＵＤが反転し、クロック信号ＣＬＫ１とクロック信号ＣＬＫ２とがそれぞれ反転している。また、上下走査におけるシフトレジスタＰ（ｋ）は、下上走査におけるシフトレジスタＰ（Ｍ＋１−ｋ）（ｋ＝−１，０，１，…，Ｍ＋２）に対応し、上下走査におけるシフトレジスタＱ（ｊ）は、下上走査におけるシフトレジスタＱ（ｊ＋２−ｋ）（ｊ＝１，２，…，Ｍ＋１）に対応する。
【０１１５】
その結果、走査方向が上下反転し、上下走査におけるゲート線Ｇ（ｋ）は、下上走査におけるゲート線Ｇ（Ｍ＋１−ｋ）（ｋ＝−１，０，１，…，Ｍ＋２）に対応し、上下走査における補助容量線Ｃｓ（ｊ）は、下上走査における補助容量線Ｃｓ（Ｍ＋２−ｊ）（ｊ＝１，２，…，Ｍ＋１）に対応することになる。
【０１１６】
補助容量Ｃｓｔ配置に関しては、ゲート線Ｇ８０１の行の補助容量Ｃｓｔ配置がゲート線Ｇ１行のそれと同じである。ゲート線Ｇ８００の行、ゲート線Ｇ７９９の行、ゲート線Ｇ７９８の行、…、ゲート線Ｇ１の行は図５Ｃおよび図５Ｄと同じ補助容量Ｃｓｔ配置になる。
【０１１７】
なお、図５Ｅおよび図５Ｆではゲート配線Ｇ８０１、Ｇ８００、Ｇ７９９、…の順に上から並び、図５Ａおよび図５Ｂと上下が反転した画素配置図を示している。従って、画素ＰＸの補助容量Ｃｓｔ配置の接続先の補助容量線Ｃｓも上下反転する。
【０１１８】
１Ｈ１Ｖ−ＣＣＤＩ駆動の図４Ａおよび図４Ｂのところで説明したのと同じ手順で、各画素電極ＰＥに与えられる重畳電圧の極性とそれに対応して与えるべきソース出力の極性を決定することができる。
【０１１９】
正フレームにおいて、例えばゲート線Ｇ８０１の行に注目すると、ゲート信号ＳＧ８０１がＨレベルになった次の水平期間（１Ｈ）で、下側（図の上側）の補助容量線Ｃｓ８０２のＣｓ信号ＳＣｓ８０２がＬレベルからＨレベルへ遷移し（Ｃｓ信号ＳＣｓ８０２は「正極性」）、さらに、その次の水平期間（１Ｈ）では上側（図の下側）の補助容量線Ｃｓ８０１のＣｓ信号ＳＣｓ８０１がＨレベルからＬレベルへ遷移している（Ｃｓ信号ＳＣｓ８０１は「負極性」）。
【０１２０】
これは、補助容量Ｃｓｔが画素電極ＰＥの下側の補助容量線Ｃｓ８０２に接続される画素ＰＸ（Ｅ８０１）では画素電極ＰＥへの信号書き込み後に補助容量Ｃｓｔを介して画素電位に容量結合カップリングによる正の重畳電圧が加えられ、補助容量Ｃｓｔが画素電極ＰＥの上側の補助容量線Ｃｓ８０１に接続される画素ＰＸ（Ｏ８０１）では画素電極ＰＥへの信号書き込み後に補助容量Ｃｓｔを介して画素電位に容量結合カップリングによる負の重畳電圧が加えられることを意味している。
【０１２１】
従って、ゲート信号ＳＧ８０１がＨレベルになっている水平期間（１Ｈ）では、奇数（ＯＤＤ）列の信号線Ｓへのソース出力は負極性に、偶数（ＥＶＥＮ）列の信号線Ｓへのソース出力は正極性にする必要がある。
【０１２２】
以下、順次ゲート線Ｇ８００、ゲート線Ｇ７９９、…の行に注目して同様の考え方を適用すれば、各行の画素電極ＰＥに与えられる重畳電圧の極性とそれに対応して与えるべきソース出力の極性を決定することができる。各画素ＰＸには、このようにして決まった重畳電圧の極性を示してある。また、Ｃｓ極性制御信号ＦＲ波形の上にこのようにして決定したソース出力の極性を示す。
【０１２３】
また、負フレームでは、Ｃｓ信号ＳＣｓの極性が正フレームに対して正負逆転したものとなっている。従って、各画素電極ＰＥに与えられる重畳電圧の極性とそれに対応して与えるべきソース出力の極性も正フレームに対して反転したものとなる。
【０１２４】
図５Ｇおよび図５ＨにＭ＝４ｐ＋２（例としてＭ＝８０２）の場合における下上走査の際の駆動波形図、および画素Ｃｓｔ配置図を示す。ゲート信号ＳＧおよびＣｓ信号ＳＣｓ波形に関しては図５Ａおよび図５Ｂに対して以下の変更を行ったものである。
【０１２５】
すなわち、図５Ａおよび図５Ｂにおける上下走査の場合と図５Ｇおよび図５Ｈにおける下上走査の場合とを比較すると、走査方向制御信号ＵＤが反転し、クロック信号ＣＬＫ１とクロック信号ＣＬＫ２とがそれぞれ反転している。また、上下走査におけるシフトレジスタＰ（ｋ）は、下上走査におけるシフトレジスタＰ（Ｍ＋１−ｋ）（ｋ＝−１，０，１，…，Ｍ＋２）に対応し、上下走査におけるシフトレジスタＱ（ｊ）は、下上走査におけるシフトレジスタＱ（ｊ＋２−ｋ）（ｊ＝１，２，…，Ｍ＋１）に対応する。
【０１２６】
その結果、走査方向が上下反転し、上下走査におけるゲート線Ｇ（ｋ）は、下上走査におけるゲート線Ｇ（Ｍ＋１−ｋ）（ｋ＝−１，０，１，…，Ｍ＋２）に対応し、上下走査における補助容量線Ｃｓ（ｊ）は、下上走査における補助容量線Ｃｓ（Ｍ＋２−ｊ）（ｊ＝１，２，…，Ｍ＋１）に対応することになる。
【０１２７】
補助容量Ｃｓｔ配置に関しては、ゲート線Ｇ８０２の行の補助容量Ｃｓｔ配置がゲート線Ｇ２行のそれと同じである。ゲート線Ｇ８０２の行、ゲート線Ｇ８０１の行、ゲート線Ｇ８００の行、…、ゲート線Ｇ１の行は図５Ｅおよび図５Ｆと同じ補助容量Ｃｓｔ配置になる。
【０１２８】
なお、図５Ｇおよび図５Ｈではゲート配線Ｇ８０２、Ｇ８０１、Ｇ８００、…の順に上から並び、図５Ａおよび図５Ｂと上下が反転した画素配置図を示している。従って、画素ＰＸの補助容量Ｃｓｔ配置の接続先の補助容量線Ｃｓも上下反転する。
【０１２９】
１Ｈ１Ｖ−ＣＣＤＩ駆動の図４Ａおよび図４Ｂのところで説明したのと同じ手順で、各画素電極ＰＥに与えられる重畳電圧の極性とそれに対応して与えるべきソース出力の極性を決定することができる。
【０１３０】
正フレームにおいて、例えばゲート線Ｇ８０２の行に注目すると、ゲート信号ＳＧ８０２がＨレベルになった次の水平期間（１Ｈ）で、下側（図の上側）の補助容量線Ｃｓ８０３のＣｓ信号ＳＣｓ８０３がＬレベルからＨレベルへ遷移し（Ｃｓ信号ＳＣｓ８０３は「正極性」）、さらに、その次の水平期間（１Ｈ）では上側（図の下側）の補助容量線Ｃｓ８０２のＣｓ信号ＳＣｓ８０２がＨレベルからＬレベルへ遷移している（Ｃｓ信号ＳＣｓ８０２は「負極性」）。
【０１３１】
これは、補助容量Ｃｓｔが画素電極ＰＥの下側の補助容量線Ｃｓ８０３に接続される画素ＰＸ（Ｏ８０２）では画素電極ＰＥへの信号書き込み後に補助容量Ｃｓｔを介して画素電位に容量結合カップリングによる正の重畳電圧が加えられ、補助容量Ｃｓｔが画素電極ＰＥの上側の補助容量線Ｃｓ８０２に接続される画素ＰＸ（Ｅ８０２）では画素電極ＰＥへの信号書き込み後に補助容量Ｃｓｔを介して画素電位に容量結合カップリングによる負の重畳電圧が加えられることを意味している。
【０１３２】
従って、ゲート信号ＳＧ８０２がＨレベルになっている水平期間（１Ｈ）では、奇数（ＯＤＤ）列の信号線Ｓへのソース出力は正極性に、偶数（ＥＶＥＮ）列の信号線Ｓへのソース出力は負極性にする必要がある。
【０１３３】
以下、順次ゲート線Ｇ８０１、ゲート線Ｇ８００、…の行に注目して同様の考え方を適用すれば、各行の画素電極ＰＥに与えられる重畳電圧の極性とそれに対応して与えるべきソース出力の極性を決定することができる。各画素ＰＸには、このようにして決まった重畳電圧の極性を示してある。また、Ｃｓ極性制御信号ＦＲ波形の上にこのようにして決定したソース出力の極性を示す。
【０１３４】
また、負フレームでは、Ｃｓ信号ＳＣｓの極性が正フレームに対して正負逆転したものとなっている。従って、各画素電極ＰＥに与えられる重畳電圧の極性とそれに対応して与えるべきソース出力の極性も正フレームに対して反転したものとなる。
【０１３５】
図５Ｉおよび図５Ｊに、Ｍ＝４ｐ＋３（例としてＭ＝８０３）の場合における下上駆動の際の駆動波形図、および画素Ｃｓｔ配置図を示す。ゲート信号ＳＧおよびＣｓ信号ＳＣｓ波形に関しては図５Ａおよび図５Ｂに対して以下の変更を行ったものである。
【０１３６】
すなわち、図５Ａおよび図５Ｂにおける上下走査の場合と図５Ｉおよび図５Ｊにおける下上走査の場合とを比較すると、走査方向制御信号ＵＤが反転し、クロック信号ＣＬＫ１とクロック信号ＣＬＫ２とがそれぞれ反転している。また、上下走査におけるシフトレジスタＰ（ｋ）は、下上走査におけるシフトレジスタＰ（Ｍ＋１−ｋ）（ｋ＝−１，０，１，…，Ｍ＋２）に対応し、上下走査におけるシフトレジスタＱ（ｊ）は、下上走査におけるシフトレジスタＱ（ｊ＋２−ｋ）（ｊ＝１，２，…，Ｍ＋１）に対応する。
【０１３７】
その結果、走査方向が上下反転し、上下走査におけるゲート線Ｇ（ｋ）は、下上走査におけるゲート線Ｇ（Ｍ＋１−ｋ）（ｋ＝−１，０，１，…，Ｍ＋２）に対応し、上下走査における補助容量線Ｃｓ（ｊ）は、下上走査における補助容量線Ｃｓ（Ｍ＋２−ｊ）（ｊ＝１，２，…，Ｍ＋１）に対応することになる。
【０１３８】
補助容量Ｃｓｔ配置に関しては、ゲート線Ｇ８０３の行の補助容量Ｃｓｔ配置がゲート線Ｇ３行のそれと同じである。ゲート線Ｇ８０３の行、ゲート線Ｇ８０２の行、ゲート線Ｇ８０１の行、…、ゲート線Ｇ１の行は当然ながら図５Ｄと同じ補助容量Ｃｓｔ配置になる。
【０１３９】
なお、図５Ｉおよび図５Ｊではゲート配線Ｇ８０２、Ｇ８０１、Ｇ８００、…の順に上から並び、図５Ａおよび図５Ｂと上下が反転した画素配置図を示している。従って、画素ＰＸの補助容量Ｃｓｔ配置の接続先の補助容量線Ｃｓも上下反転する。
【０１４０】
１Ｈ１Ｖ−ＣＣＤＩ駆動の図４Ａおよび図４Ｂのところで説明したのと同じ手順で、各画素電極ＰＥに与えられる重畳電圧の極性とそれに対応して与えるべきソース出力の極性を決定することができる。
【０１４１】
正フレームにおいて、例えばゲート線Ｇ８０３の行に注目すると、ゲート信号ＳＧ８０３がＨレベルになった次の水平期間（１Ｈ）で、下側（図の上側）の補助容量線Ｃｓ８０４のＣｓ信号ＳＣｓ８０４がＬレベルからＨレベルへ遷移し（Ｃｓ信号ＳＣｓ８０４は「正極性」）、さらに、その次の水平期間（１Ｈ）では上側（図の下側）の補助容量線Ｃｓ８０３のＣｓ信号ＳＣｓ８０３がＨレベルからＬレベルへ遷移している（Ｃｓ信号ＳＣｓ８０３は「負極性」）。
【０１４２】
これは、補助容量Ｃｓｔが画素電極ＰＥの下側の補助容量線Ｃｓ８０４に接続される画素ＰＸ（Ｏ８０３）では画素電極ＰＥへの信号書き込み後に補助容量Ｃｓｔを介して画素電位に容量結合カップリングによる正の重畳電圧が加えられ、補助容量Ｃｓｔが画素電極ＰＥの上側の補助容量線Ｃｓ８０３に接続される画素ＰＸ（Ｅ８０３）では画素電極ＰＥへの信号書き込み後に補助容量Ｃｓｔを介して画素電位に容量結合カップリングによる負の重畳電圧が加えられることを意味している。
【０１４３】
従って、ゲート信号ＳＧ８０２がＨレベルになっている水平期間（１Ｈ）では、奇数（ＯＤＤ）列の信号線Ｓへのソース出力は正極性に、偶数（ＥＶＥＮ）列の信号線Ｓへのソース出力は負極性にする必要がある。
【０１４４】
以下、順次ゲート線Ｇ８０１、ゲート線Ｇ８００、…の行に注目して同様の考え方を適用すれば、各行の画素電極ＰＥに与えられる重畳電圧の極性とそれに対応して与えるべきソース出力の極性を決定することができる。各画素ＰＸには、このようにして決まった重畳電圧の極性を示してある。また、Ｃｓ極性制御信号ＦＲ波形の上にこのようにして決定したソース出力の極性を示す。
【０１４５】
また、負フレームでは、Ｃｓ信号ＳＣｓの極性が正フレームに対して正負逆転したものとなっている。従って、各画素電極ＰＥに与えられる重畳電圧の極性とそれに対応して与えるべきソース出力の極性も正フレームに対して反転したものとなる。
【０１４６】
以上の図５Ａ乃至図５Ｊの結果を総合すると、２Ｈ１Ｖ−ＣＣＤＩ駆動にて表示品位の良好な表示を行うために必要な条件は下記である。
【０１４７】
上下走査と下上走査との、Ｃｓ極性制御信号ＦＲ（各画素に与える容量結合重畳電圧の極性を決める制御信号）が同じフレーム（正フレーム同士あるいは負フレーム同士）でのソース出力の極性を比較したときに、
（１） Ｍ＝４ｐの場合：下上走査では上下走査に比べて位相が２Ｈ早い（或いは２Ｈ遅い）こと
（２） Ｍ＝４ｐ＋１の場合：下上走査では上下走査に比べて位相が３Ｈ早い（或いは１Ｈ遅い）こと
（３） Ｍ＝４ｐ＋２の場合：下上走査では上下走査に比べて位相が同じであること
（４） Ｍ＝４ｐ＋３の場合：下上走査では上下走査に比べて位相が１Ｈ早い（或いは３Ｈ遅い）こと
になる（ここでＨは水平期間の意である）。
【０１４８】
上記（３）（Ｍ＝４ｐ＋２）の場合以外においては上下走査と下上走査で位相を異ならせる必要がある。従って制御回路ＣＴＲは、上下走査と下上走査との切替えの際に、Ｃｓ極性制御信号ＦＲが同じフレームでのソース出力の極性のＨ単位での位相を、上記（１）、（２）、（４）の規則に対応させて、異なるように出力するものである。
【０１４９】
上記のように、本実施形態の液晶表示装置によれば、上下反転表示を実現するとともに表示品位の良好な液晶表示装置および液晶表示装置の駆動方法を提供することができる。
【０１５０】
また制御回路ＣＴＲは、上下走査と下上走査とにおいて、Ｃｓ極性制御信号ＦＲが同じフレームでのソース出力の極性の位相関係を、２種類以上に設定可能で、その中から一つを選択できるものであることが望ましい。
【０１５１】
こうすると、上記（１）〜（４）のうちの特定の１つのケースだけでなく、複数のケースに対応できるようになるため、制御回路ＣＴＲとしての汎用性が高くなる。表示領域ＡＣＴの行数が異なる複数の機種に対して制御回路ＣＴＲを共用化できるため、制御回路ＣＴＲを含めた表示装置の開発コストや製造コストが低減されるというメリットが得られる。
【０１５２】
なお、液晶表示装置の行数は偶数であることが多い。従って、制御回路ＣＴＲはソース出力の極性を少なくとも上記（１）と（３）との２種類の位相関係に設定可能であれば、汎用性としては十分に高いといえる。
【０１５３】
例えば携帯電話やスマートフォンなどの液晶表示装置を搭載した電子機器においては、画面解像度が４８０（列）×８００（行）（８００行はＭ＝４ｐに相当）または４８０（列）×８５４（行）（８５４行はＭ＝４ｐ＋２に相当）が主流であり、これらの両者に共通の制御回路ＣＴＲを用いられることのメリットは大きい。
【０１５４】
以上、図５Ａ乃至図５Ｊを参照して２Ｈ１Ｖ−ＣＣＤＩ駆動について述べてきたが、同様の考え方はｎＨ１Ｖ−ＣＣＤＩ駆動（ｎは３以上の整数）に対しても適用可能である。
【０１５５】
映像信号の極性反転をｎ水平期間毎にすることで、信号線充放電の消費電力を１／ｎに比例して低減できるというメリットが得られる。ただし、あまりｎが大きすぎるとｎ行ピッチの横帯やラインフリッカが目立ちやすくなるというデメリットも顕在化してくるため、実際の表示装置においては画質や消費電力の要求仕様を鑑みて最適なｎの値を選択すればよい。
【０１５６】
これらの場合も２Ｈ１Ｖ−ＣＣＤＩ駆動と同様の考え方を適用すれば、表示領域の行数に応じて、上下走査と下上走査で、ソース出力の極性の位相を異ならせる必要があると結論される（因みに補助容量Ｃｓｔ配置の繰返し周期は、ｎが偶数の場合２ｎ行周期、ｎが奇数の場合ｎ行周期となる）。従って制御回路ＣＴＲは２Ｈ１Ｖ−ＣＣＤＩ駆動の場合と同様の特徴を持った構成であることが望ましい。
【０１５７】
次に、第３実施形態の液晶表示装置および液晶表示装置の駆動方法について図面を参照して以下に説明する。
【０１５８】
ｎをさらに大きくしてｎを画素ＰＸの全行数に一致させると、１列内の全画素の極性が同一になり、ＣＣカラム反転方式に帰着する。ＣＣカラム反転方式も、広い意味でＣＣＤＩ駆動に含まれるものとみなすことができる。
【０１５９】
ＣＣカラム反転方式は電力も小さく、横帯やラインフリッカも発生しないという長所があるが、一方で縦クロストークが発生しやすいという課題もある。これらの長所および課題点を勘案の上で、ＣＣカラム反転方式を採用することも可能である。ＣＣカラム反転方式でも、これまでの説明と全く同様の考え方が適用可能である。
【０１６０】
図６Ａ乃至図６Ｆは、ＣＣカラム反転方式を採用した液晶表示装置について補助容量Ｃｓｔ配置および駆動波形を示す。これは図５Ａ乃至図５Ｄでの説明と全く同じ考え方を適用して描いたものである。図６Ａおよび図６Ｂは上下走査時（走査方向制御信号ＵＤがＨレベルのとき）に対応するものであり、図３Ａに示すゲート信号ＳＧおよびＣｓ信号ＳＣｓ波形と、カラム反転の画素極性パターン（例えば正フレームにおいて奇数（ＯＤＤ）列が正、偶数（ＥＶＥＮ）列が負）から、あるべき補助容量Ｃｓｔ配置パターンを求めている。
【０１６１】
図６Ａの上下走査時（走査方向制御信号ＵＤがＨレベルのとき）の正フレームの図に基づいて説明する。まず、図３Ａの正フレームに相当する駆動が行われるものとして、図３Ａと同様のゲート信号ＳＧ波形、Ｃｓ信号ＳＣｓ波形、Ｃｓ極性制御信号ＦＲ波形、および各Ｃｓ信号ＳＣｓの極性を記載している。すなわち、図６Ａの正フレームの波形は、図４Ａに示す正フレームの波形と同一である。
【０１６２】
この場合、Ｃｓ信号ＳＣｓ１、Ｃｓ信号ＳＣｓ２、Ｃｓ信号ＳＣｓ３、Ｃｓ信号ＳＣｓ４、Ｃｓ信号ＳＣｓ５、Ｃｓ信号ＳＣｓ６、…の極性はそれぞれ正、負、正、負、正、負、…である。
【０１６３】
いま、図６Ａの左の画素配置図にあるように、たとえば奇数（ＯＤＤ）列において画素ＰＸ（Ｏ１）、ＰＸ（Ｏ２）、ＰＸ（Ｏ３）、ＰＸ（Ｏ４）、ＰＸ（Ｏ５）、…の表示極性が正極性で、奇数（ＥＶＥＮ）列において画素ＰＸ（Ｅ１）、ＰＸ（Ｅ２）、ＰＸ（Ｅ３）、ＰＸ（Ｅ４）、ＰＸ（Ｅ５）、…の表示極性が負極性というような極性パターンでＣｓ信号ＳＣｓからの重畳電圧を与えるものとする。
【０１６４】
まず、ゲート線Ｇ１の行に注目すると、画素ＰＸ（Ｏ１）に正、画素ＰＸ（Ｅ１）に負の重畳電圧を与えるのであるから、画素ＰＸ（Ｏ１）は上側の補助容量線Ｃｓ１（正極性）、画素ＰＸ（Ｅ１）は下側の補助容量線Ｃｓ２（負極性）との間に補助容量Ｃｓｔを形成すればよい。
【０１６５】
次にゲート線Ｇ２の行に注目すると、画素ＰＸ（Ｏ２）に正、画素ＰＸ（Ｅ２）に負の重畳電圧を与えるのであるから、画素ＰＸ（Ｏ２）は下側の補助容量線Ｃｓ３（正極性）、画素ＰＸ（Ｅ２）は上側の補助容量線Ｃｓ２（負極性）との間に補助容量Ｃｓｔを形成すればよい。
【０１６６】
次にゲート線Ｇ３の行に注目すると、画素ＰＸ（Ｏ３）に負、画素ＰＸ（Ｅ３）に正の重畳電圧を与えるのであるから、画素ＰＸ（Ｏ３）は上側の補助容量線Ｃｓ４（負極性）、画素ＰＸ（Ｅ３）は下側の補助容量線Ｃｓ３（正極性）との間に補助容量Ｃｓｔを形成すればよい。
【０１６７】
次にゲート線Ｇ４の行に注目すると、画素ＰＸ（Ｏ４）に負、画素ＰＸ（Ｅ４）に正の重畳電圧を与えるのであるから、画素ＰＸ（Ｏ４）は下側の補助容量線Ｃｓ４（負極性）、画素ＰＸ（Ｅ４）は上側の補助容量線Ｃｓ５（正極性）との間に補助容量Ｃｓｔを形成すればよい。
【０１６８】
以下、ゲート線Ｇ５の行、ゲート線Ｇ６の行、…と全く同じようにして補助容量Ｃｓｔ配置を決定することができる。このようにして得られた補助容量Ｃｓｔ配置は、列方向において２行周期の繰り返しパターンになる（ソース出力極性がＨ単位の周期を持たないので、補助容量線の極性反転周期（２行）が補助容量Ｃｓｔ配置の周期に反映される）。同じ行に配置された奇数（ＯＤＤ）列と偶数（ＥＶＥＮ）列との画素ＰＸの補助容量Ｃｓｔは互いに異なる補助容量線Ｃｓに接続され、同じ列に配置された奇数行と偶数行との画素ＰＸの補助容量Ｃｓｔは、異なる側の補助容量線Ｃｓに接続されている。正極性の補助容量線Ｃｓと負極性の補助容量線Ｃｓとが行方向に交互に配置されることになる。
【０１６９】
図６Ａおよび図６Ｂに示す場合、ソース出力の極性は正フレームにおいて奇数（ＯＤＤ）列の信号線Ｓが負極性となり、偶数（ＥＶＥＶ）列の信号線Ｓが負極性となる。ソース出力の極性は負フレームにおいて奇数（ＯＤＤ）列の信号線Ｓが正極性となり、偶数（ＥＶＥＮ）列の信号線Ｓが正極性となる。
【０１７０】
図６Ｃ乃至図６Ｆは、下上走査（走査方向制御信号ＵＤがＬレベルのとき）に対応する図である。補助容量Ｃｓｔ配置が２行周期の繰り返しパターンを持っていることを考慮して、図６Ｃおよび図６ＤにはＭが偶数の場合（ｐを整数としてＭ＝２ｐの場合）を示し、図６Ｅおよび図６ＦにはＭが奇数の場合（ｐを整数としてＭ＝２ｐ＋１の場合）を示している。なお、図６Ｃ乃至図６Ｆは上下反転して記載されている。
【０１７１】
図５Ｃおよび図５Ｄと同様の考え方を適用することで、各画素電極ＰＥに与えられる重畳電圧の極性とそれに対応して与えるべきソース出力の極性を決定することができる。
【０１７２】
図６Ｃに示す正フレームにおいて、例えばゲート線Ｇ８００の行に注目すると、ゲート信号ＳＧ８００がＨレベルになった次の水平期間（１Ｈ）で、下側（図の上側）の補助容量線Ｃｓ８０１のＣｓ信号ＳＣｓ８０１がＬレベルからＨレベルへ遷移し（Ｃｓ信号ＳＣｓ８０１は「正極性」）、さらに、その次の水平期間（１Ｈ）では上側（図の下側）の補助容量線Ｃｓ８００のＣｓ信号ＳＣｓ８００がＨレベルからＬレベルへ遷移している（Ｃｓ信号ＳＣｓ８００は「負極性」）。
【０１７３】
これは、補助容量Ｃｓｔが画素電極ＰＥの下側の補助容量線Ｃｓ８０１に接続される画素ＰＸ（Ｏ８００）では画素電極ＰＥへの信号書き込み後に補助容量Ｃｓｔを介して画素電位に容量結合カップリングによる正の重畳電圧が加えられ、補助容量Ｃｓｔが画素電極ＰＥの上側の補助容量線Ｃｓ８００に接続される画素ＰＸ（Ｅ８００）では画素電極ＰＥへの信号書き込み後に補助容量Ｃｓｔを介して画素電位に容量結合カップリングによる負の重畳電圧が加えられることを意味している。
【０１７４】
従って、ゲート信号ＳＧ８００がＨレベルになっている水平期間（１Ｈ）では、奇数（ＯＤＤ）列の信号線Ｓへのソース出力は正極性に、偶数（ＥＶＥＮ）列の信号線Ｓへのソース出力は負極性にする必要がある。
【０１７５】
以下、順次ゲート線Ｇ７９９、ゲート線Ｇ７９８、…の行に注目して同様の考え方を適用すれば、各行の画素電極ＰＥに与えられる重畳電圧の極性とそれに対応して与えるべきソース出力の極性を決定することができる。各画素ＰＸには、このようにして決まった重畳電圧の極性を示してある。また、Ｃｓ極性制御信号ＦＲ波形の上にこのようにして決定したソース出力の極性を示す。
【０１７６】
また、図６Ｄに示す負フレームでは、Ｃｓ信号ＳＣｓの極性が正フレームに対して正負逆転したものとなっている。従って、各画素電極ＰＥに与えられる重畳電圧の極性とそれに対応して与えるべきソース出力の極性も正フレームに対して反転したものとなる。
【０１７７】
図６Ｅに示す正フレームにおいて、例えばゲート線Ｇ８０１の行に注目すると、ゲート信号ＳＧ８０１がＨレベルになった次の水平期間（１Ｈ）で、下側（図の上側）の補助容量線Ｃｓ８０２のＣｓ信号ＳＣｓ８０２がＬレベルからＨレベルへ遷移し（Ｃｓ信号ＳＣｓ８０２は「正極性」）、さらに、その次の水平期間（１Ｈ）では上側（図の下側）の補助容量線Ｃｓ８０１のＣｓ信号ＳＣｓ８０１がＨレベルからＬレベルへ遷移している（Ｃｓ信号ＳＣｓ８０１は「負極性」）。
【０１７８】
これは、補助容量Ｃｓｔが画素電極ＰＥの下側の補助容量線Ｃｓ８０２に接続される画素ＰＸ（Ｅ８０１）では画素電極ＰＥへの信号書き込み後に補助容量Ｃｓｔを介して画素電位に容量結合カップリングによる正の重畳電圧が加えられ、補助容量Ｃｓｔが画素電極ＰＥの上側の補助容量線Ｃｓ８０１に接続される画素ＰＸ（Ｏ８０１）では画素電極ＰＥへの信号書き込み後に補助容量Ｃｓｔを介して画素電位に容量結合カップリングによる負の重畳電圧が加えられることを意味している。
【０１７９】
従って、ゲート信号ＳＧ８０１がＨレベルになっている水平期間（１Ｈ）では、奇数（ＯＤＤ）列の信号線Ｓへのソース出力は正極性に、偶数（ＥＶＥＮ）列の信号線Ｓへのソース出力は負極性にする必要がある。
【０１８０】
以下、順次ゲート線Ｇ８００、ゲート線Ｇ７９９、…の行に注目して同様の考え方を適用すれば、各行の画素電極ＰＥに与えられる重畳電圧の極性とそれに対応して与えるべきソース出力の極性を決定することができる。各画素ＰＸには、このようにして決まった重畳電圧の極性を示してある。また、Ｃｓ極性制御信号ＦＲ波形の上にこのようにして決定したソース出力の極性を示す。
【０１８１】
また、負フレームでは、Ｃｓ信号ＳＣｓの極性が正フレームに対して正負逆転したものとなっている。従って、各画素電極ＰＥに与えられる重畳電圧の極性とそれに対応して与えるべきソース出力の極性も正フレームに対して反転したものとなる。
【０１８２】
以上の図６Ａ乃至図６Ｆの結果を総合すると、ＣＣカラム反転駆動にて正常表示を行うために必要な条件は、「上下走査と下上走査にて、Ｃｓ極性制御信号ＦＲ（各画素に与える容量結合重畳電圧の極性を決める制御信号）が同じフレームでのソース出力の極性を比較したときに、
（５） Ｍ＝２ｐの場合：下上走査では上下走査に比べて位相が同じであること
（６） Ｍ＝２ｐ＋１の場合：下上走査では上下走査に比べて位相が反転していること
となる。
【０１８３】
上記（６）の場合においては上下走査と下上走査で位相を異ならせる必要がある。従って制御回路は、上下走査と下上走査において、ＦＲが同じフレームでのソース出力の極性のＨ単位での位相を、異なるように出力するものであることが望ましい。
【０１８４】
また制御回路は、上下走査と下上走査において、ＦＲが同じフレームでのソース出力の極性の位相関係を、（５）と（６）との２種類に設定可能で、その中から一つを選択できるものであることが望ましい。こうすると、（５）および（６）のうちの特定の１つのケースだけでなく、両方のケースに対応できるようになるため、制御回路としての汎用性が高くなる。表示領域の行数が異なる複数の機種に対して制御回路を共用化できるため、制御回路を含めた表示装置の開発コストや製造コストが低減されるというメリットが得られる。
【０１８５】
なお、第２実施形態における（３）Ｍ＝４ｐ＋２の場合、あるいは第３実施形態における（１）Ｍ＝２ｐの場合などは、正常表示を行うために必要な条件が、下上走査と上下走査にて、Ｃｓ極性制御信号ＦＲが同じフレームでのソース出力の極性の位相が同じであることとなる。これらの共通点は、補助容量Ｃｓｔ配置が表示領域ＡＣＴ内で上下反転に関して対称であること、すなわちより具体的にはｋ＝１，２，…，Ｍ−１，Ｍに対して行ｋと行（Ｍ＋１−ｋ）とで補助容量Ｃｓｔ配置が上下逆であることである。
【０１８６】
表示領域ＡＣＴの補助容量Ｃｓｔ配置にこのような特徴を持たせておく場合に限り、制御回路ＣＴＲは、上下走査と下上走査において、Ｃｓ極性制御信号ＦＲが同じフレームでのソース出力の極性のＨ単位での位相が同じになるように出力することで、正常表示が行える。
【０１８７】
なお第１実施形態乃至第３実施形態において、奇数（ＯＤＤ）列と偶数（ＥＶＥＮ）列とで極性が反転する場合（１Ｖ反転）の例を説明したが、２列周期で反転する場合（ｎＨ２Ｖ−ＣＣＤＩ駆動）、３列周期で反転する場合（ｎＨ３Ｖ−ＣＣＤＩ駆動）等であっても適用可能である。
【０１８８】
なお上記実施形態では高速応答が可能なＯＣＢモードの液晶表示装置について説明したが、他のモード（ＩＰＳ、ＴＮ、ＦＦＳ、ＶＡなど）の液晶表示装置であっても適用可能である。
【０１８９】
本実施形態によれば、低消費電力を実現でき、かつ、上下反転表示を実現するとともに表示品位の良好な液晶表示装置および液晶表示装置の駆動方法を提供することができる。
【０１９０】
本発明のいくつかの実施形態を説明したが、これらの実施形態は、例として提示したものであり、発明の範囲を限定することは意図していない。これら新規な実施形態は、その他の様々な形態で実施されることが可能であり、発明の要旨を逸脱しない範囲で、種々の省略、置き換え、変更を行うことができる。これら実施形態やその変形は、発明の範囲や要旨に含まれるとともに、特許請求の範囲に記載された発明とその均等の範囲に含まれる。
【符号の説明】
【０１９１】
ＰＸ…画素、ＡＣＴ…表示領域、ＣＴＲ…制御回路、ＡＲ…アレイ基板、ＣＴ…対向基板、ＰＥ…画素電極、Ｇ…ゲート線、Ｓ…信号線、ＹＤ…Ｙドライバ、ＸＤ…Ｘドライバ、Ｃｓ…補助容量線、Ｃｓｔ…補助容量、Ｈ…水平期間、ＵＤ…走査方向制御信号、ＦＲ…Ｃｓ極性制御信号。
【特許請求の範囲】
【請求項１】
マトリクス状に配置された画素電極と、前記画素電極が配列した行に沿って延びたゲート線および補助容量線と、前記画素電極が配列した列に沿って延びた信号線と、前記ゲート線、前記信号線、および、前記補助容量線を駆動する駆動回路と、を備えたアレイ基板と、
前記アレイ基板と対向して配置された対向基板と、
前記アレイ基板と前記対向基板との間に挟持された液晶層と、
前記信号線が延びる方向と略平行な方向に並ぶ前記ゲート線を第１方向に順次駆動する第１走査と、前記第１方向と逆方向の第２方向に前記ゲート線を順次駆動する第２走査とを切替える走査方向制御信号と、前記補助容量線に供給する信号の極性を制御する極性制御信号と、を供給し、前記第１走査を行う場合と前記第２走査を行う場合との前記極性制御信号が同じであるフレーム期間において、前記信号線へ供給する信号の極性を水平期間単位で位相が異なるように前記駆動回路を制御可能である制御回路と、を備えた液晶表示装置。
【請求項２】
前記信号線から前記画素電極に供給される信号の極性パターンはｎＨｍＶ反転であって、前記ｎおよび前記ｍは一以上の整数であって、前記ｎは前記画素電極が配列する行数以下である請求項１記載の液晶表示装置。
【請求項３】
画素電位へ重畳電圧を印加する補助容量の配置が前記ゲート線の延びる方向に対して対称である場合、前記制御回路は前記第１走査を行う場合と前記第２走査を行う場合との前記極性制御信号が同じであるフレーム期間において、前記信号線へ供給する信号の極性を水平期間単位で位相が同じになるように前記駆動回路を制御する請求項１又は請求項２記載の液晶表示装置。
【請求項４】
前記制御回路は、前記制御回路は前記第１走査を行う場合と前記第２走査を行う場合との前記極性制御信号が同じであるフレーム期間において、前記信号線へ供給する信号の極性の水平期間単位での位相関係を２種類以上から選択可能である請求項１乃至請求項３のいずれか１項記載の液晶表示装置。
【請求項５】
前記液晶層はＯＣＢモードの液晶を含む請求項１乃至請求項４のいずれか１項記載の液晶表示装置。
【請求項６】
マトリクス状に配置された画素電極と、前記画素電極が配列した行に沿って延びたゲート線および補助容量線と、前記画素電極が配列した列に沿って延びた信号線と、前記ゲート線、前記信号線、および、前記補助容量線を駆動する駆動回路と、を備えたアレイ基板と、
前記アレイ基板と対向して配置された対向基板と、
前記アレイ基板と前記対向基板との間に挟持された液晶層と、
前記駆動回路を制御する制御回路と、を備えた液晶表示装置の駆動方法であって、
前記制御回路は、前記信号線が延びる方向と略平行な方向に並ぶ前記ゲート線を第１方向に順次駆動する第１走査と、前記第１方向と逆方向の第２方向に前記ゲート線を順次駆動する第２走査とを切替える走査方向制御信号と、前記補助容量線に供給する信号の極性を制御する極性制御信号と、を供給し、
前記第１走査を行う場合と前記第２走査を行う場合との前記極性制御信号が同じであるフレーム期間において、前記信号線へ供給する信号の極性の水平期間単位での位相を異ならせることができる、液晶表示装置の駆動方法。
【請求項７】
画素電位へ重畳電圧を印加する補助容量の配置が前記ゲート線の延びる方向に対して対称である場合、
前記制御回路は前記第１走査を行う場合と前記第２走査を行う場合との前記極性制御信号が同じであるフレーム期間において、前記信号線へ供給する信号の極性を水平期間単位で位相が同じになるように前記駆動回路を制御する請求項６記載の液晶表示装置の駆動方法。
【請求項１】
マトリクス状に配置された画素電極と、前記画素電極が配列した行に沿って延びたゲート線および補助容量線と、前記画素電極が配列した列に沿って延びた信号線と、前記ゲート線、前記信号線、および、前記補助容量線を駆動する駆動回路と、を備えたアレイ基板と、
前記アレイ基板と対向して配置された対向基板と、
前記アレイ基板と前記対向基板との間に挟持された液晶層と、
前記信号線が延びる方向と略平行な方向に並ぶ前記ゲート線を第１方向に順次駆動する第１走査と、前記第１方向と逆方向の第２方向に前記ゲート線を順次駆動する第２走査とを切替える走査方向制御信号と、前記補助容量線に供給する信号の極性を制御する極性制御信号と、を供給し、前記第１走査を行う場合と前記第２走査を行う場合との前記極性制御信号が同じであるフレーム期間において、前記信号線へ供給する信号の極性を水平期間単位で位相が異なるように前記駆動回路を制御可能である制御回路と、を備えた液晶表示装置。
【請求項２】
前記信号線から前記画素電極に供給される信号の極性パターンはｎＨｍＶ反転であって、前記ｎおよび前記ｍは一以上の整数であって、前記ｎは前記画素電極が配列する行数以下である請求項１記載の液晶表示装置。
【請求項３】
画素電位へ重畳電圧を印加する補助容量の配置が前記ゲート線の延びる方向に対して対称である場合、前記制御回路は前記第１走査を行う場合と前記第２走査を行う場合との前記極性制御信号が同じであるフレーム期間において、前記信号線へ供給する信号の極性を水平期間単位で位相が同じになるように前記駆動回路を制御する請求項１又は請求項２記載の液晶表示装置。
【請求項４】
前記制御回路は、前記制御回路は前記第１走査を行う場合と前記第２走査を行う場合との前記極性制御信号が同じであるフレーム期間において、前記信号線へ供給する信号の極性の水平期間単位での位相関係を２種類以上から選択可能である請求項１乃至請求項３のいずれか１項記載の液晶表示装置。
【請求項５】
前記液晶層はＯＣＢモードの液晶を含む請求項１乃至請求項４のいずれか１項記載の液晶表示装置。
【請求項６】
マトリクス状に配置された画素電極と、前記画素電極が配列した行に沿って延びたゲート線および補助容量線と、前記画素電極が配列した列に沿って延びた信号線と、前記ゲート線、前記信号線、および、前記補助容量線を駆動する駆動回路と、を備えたアレイ基板と、
前記アレイ基板と対向して配置された対向基板と、
前記アレイ基板と前記対向基板との間に挟持された液晶層と、
前記駆動回路を制御する制御回路と、を備えた液晶表示装置の駆動方法であって、
前記制御回路は、前記信号線が延びる方向と略平行な方向に並ぶ前記ゲート線を第１方向に順次駆動する第１走査と、前記第１方向と逆方向の第２方向に前記ゲート線を順次駆動する第２走査とを切替える走査方向制御信号と、前記補助容量線に供給する信号の極性を制御する極性制御信号と、を供給し、
前記第１走査を行う場合と前記第２走査を行う場合との前記極性制御信号が同じであるフレーム期間において、前記信号線へ供給する信号の極性の水平期間単位での位相を異ならせることができる、液晶表示装置の駆動方法。
【請求項７】
画素電位へ重畳電圧を印加する補助容量の配置が前記ゲート線の延びる方向に対して対称である場合、
前記制御回路は前記第１走査を行う場合と前記第２走査を行う場合との前記極性制御信号が同じであるフレーム期間において、前記信号線へ供給する信号の極性を水平期間単位で位相が同じになるように前記駆動回路を制御する請求項６記載の液晶表示装置の駆動方法。
【図１】
【図２】
【図３Ａ】
【図３Ｂ】
【図４Ａ】
【図４Ｂ】
【図４Ｃ】
【図４Ｄ】
【図５Ａ】
【図５Ｂ】
【図５Ｃ】
【図５Ｄ】
【図５Ｅ】
【図５Ｆ】
【図５Ｇ】
【図５Ｈ】
【図５Ｉ】
【図５Ｊ】
【図６Ａ】
【図６Ｂ】
【図６Ｃ】
【図６Ｄ】
【図６Ｅ】
【図６Ｆ】
【図２】
【図３Ａ】
【図３Ｂ】
【図４Ａ】
【図４Ｂ】
【図４Ｃ】
【図４Ｄ】
【図５Ａ】
【図５Ｂ】
【図５Ｃ】
【図５Ｄ】
【図５Ｅ】
【図５Ｆ】
【図５Ｇ】
【図５Ｈ】
【図５Ｉ】
【図５Ｊ】
【図６Ａ】
【図６Ｂ】
【図６Ｃ】
【図６Ｄ】
【図６Ｅ】
【図６Ｆ】
【公開番号】特開２０１３−１０１１８２（Ｐ２０１３−１０１１８２Ａ）
【公開日】平成２５年５月２３日（２０１３．５．２３）
【国際特許分類】
【出願番号】特願２０１１−２４３６４７（Ｐ２０１１−２４３６４７）
【出願日】平成２３年１１月７日（２０１１．１１．７）
【出願人】（３０２０２０２０７）株式会社ジャパンディスプレイセントラル (2,170)
【Ｆターム（参考）】
【公開日】平成２５年５月２３日（２０１３．５．２３）
【国際特許分類】
【出願日】平成２３年１１月７日（２０１１．１１．７）
【出願人】（３０２０２０２０７）株式会社ジャパンディスプレイセントラル (2,170)
【Ｆターム（参考）】
[ Back to top ]