説明

液晶表示装置及び電子機器

【課題】低比抵抗を有し、且つ上記ゲッタリング工程に十分耐えうる電極構造の必要に応じ、新規な電極構造を有する液晶表示装置を提供する。
【解決手段】絶縁表面を有する基板上に、多層構造を有するゲート電極と、前記基板、前記ゲート電極の上面および側面を覆う保護膜と、前記保護膜を覆って形成されたゲート絶縁膜と、前記ゲート絶縁膜上に接して、ソース領域と、ドレイン領域と、前記ソース領域と前記ドレイン領域の間に形成されたチャネル形成領域と、を有する半導体素子からなる半導体回路を備える。保護膜は、高温処理を施した場合、基板からの不純物の拡散を抑えることができ、基板の不純物濃度に左右されることなく、良好なTFT特性を得ることができる。

【発明の詳細な説明】
【技術分野】
【0001】
本発明は、絶縁ゲート型トランジスタ等の半導体素子からなる半導体回路を備えた半導
体装置の構造に関する。本発明の半導体装置は、薄膜トランジスタ(TFT)やMOSト
ランジスタ等の素子だけでなく、これら絶縁ゲート型トランジスタで構成された半導体回
路を有する表示装置やイメージセンサ等の電気光学装置をも含むものである。加えて、本
発明の半導体装置は、これらの表示装置および電気光学装置を搭載した電子機器をも含む
ものである。
【背景技術】
【0002】
絶縁性を有する基板上に形成された薄膜トランジスタ(TFT)により画素マトリクス
回路および駆動回路を構成したアクティブマトリクス型液晶ディスプレイが注目を浴びて
いる。液晶ディスプレイは0.5〜20インチ程度のものまで表示ディスプレイとして利
用されている。
【0003】
液晶ディスプレイ開発の1つの方向に大面積化がある。しかし、大面積化すると画素表
示部となる画素マトリクス回路も大面積化し、これに伴ってマトリクス状に配列されたソ
ース配線およびゲート配線が長くなるため、配線抵抗が増大している。さらに高精細化が
要求されるため、配線を細くする必要があり、配線抵抗の増大がより顕在化されている。
また、ソース配線およびゲート配線には画素毎にTFTが接続され、画素数が増大するた
め寄生容量の増大も問題となる。液晶ディスプレイでは、一般にゲート配線とゲート電極
は一体的に形成されており、パネルの大面積化に伴ってゲート信号の遅延が顕在化されて
いる。
【0004】
従って、ゲート電極配線材料の抵抗率が低ければ低いほどゲート配線を細く、且つ長く
することが可能になり、これにより大面積化が図れる。従来、ゲート電極配線材料として
Al、Ta、Ti等が用いられているが、中でもAlが最も抵抗率が低く、陽極酸化可能
な金属であるため多用されている。しかしながら、Alは陽極酸化膜の形成により、耐熱
性を向上させることができるものの、300℃〜400℃のプロセス温度であっても、ウ
ィスカーやヒロックの発生、配線の変形、絶縁膜や活性層への拡散が生じ、TFTの動作
不良、TFT特性の低下の主な原因となっていた。
【0005】
さらに大面積化、高精細化を図るためには、より低比抵抗で、且つ高耐熱性を有する電
極構造が必要となっている。
【発明の概要】
【発明が解決しようとする課題】
【0006】
また、現在、TFTには高移動度が求められており、活性層としては、非晶質半導体膜
よりも移動度の高い結晶性半導体膜を用いることが有力視されている。従来、加熱処理に
より結晶性半導体膜を得るには、高い歪点を有する石英基板を用いる必要があった。石英
基板は高価であるため、安価なガラス基板を使用できる結晶化の低温化が求められている

【0007】
そこで、本出願人らは、非晶質半導体膜(代表的には、非晶質珪素膜、Geを含む非晶
質珪素膜等)に微量の金属元素を導入し、しかる後に加熱処理を行うことにより結晶化半
導体膜を得る技術(特開平6−232059号公報、特開平7−321339号公報等)
を開発した。結晶化を助長する金属元素としては、Fe、Co、Ni、Ru、Rh、Pd
、Os、Ir、Pt、Cu、Auから選ばれた一種または複数種類のものを用いている。
この技術を用いることにより、ガラス基板が耐えうるような温度でのプロセス(低温プロ
セス)で結晶性半導体膜を作製することが可能となった。また、非晶質半導体膜中の拡散
が置換型拡散であるGe、Pbを用いることもできる。
【0008】
しかし、この技術の問題点は、結晶化に利用した金属元素が結晶性半導体膜中に残留す
ることであり、TFTの素子特性(特に信頼性、均一性等)に悪影響を及ぼしていた。そ
こで、さらに、本出願人らは、アルミニウム材料を用いた配線を形成後、結晶性半導体膜
中の金属元素をゲッタリングする技術(特開平8−330602号公報)も開発した。こ
の公報では、リンが添加されたソース領域及びドレイン領域をゲッタリンクシンクに利用
して、加熱処理を施すことによって、チャネル形成領域内の触媒元素がソース領域及びド
レイン領域にゲッタリングされる技術が記載されている。
【0009】
しかしながら、上記公報技術では、耐熱性が低いアルミニウム材料を配線に用いている
ため、温度範囲(約300〜450℃)内での加熱処理にとどまっていた。なお、十分な
ゲッタリング効果を得るためには400℃以上、好ましくは550℃以上の加熱処理が必
要であった。
【0010】
以上のように、本発明は、低比抵抗を有し、且つ上記ゲッタリング工程に十分耐えうる
電極構造の必要に応じ、新規な電極構造を有する半導体装置およびその作製方法を提供す
るものである。
【課題を解決するための手段】
【0011】
本明細書で開示する発明の第1の構成は、
絶縁表面を有する基板上に、多層構造を有するゲート電極と、
前記基板、前記ゲート電極の上面および側面を覆う保護膜と、
前記保護膜を覆って形成されたゲート絶縁膜と、
前記ゲート絶縁膜上に接して、ソース領域と、ドレイン領域と、前記ソース領域と前記ド
レイン領域の間に形成されたチャネル形成領域と、を有することを特徴とする半導体素子
からなる半導体回路を備えた半導体装置である。
【0012】
また、上記構成において、前記多層構造を有するゲート電極は、タンタル、モリブデン
、チタン、クロム、シリコンから選ばれた一種の元素を主成分とする層を少なくとも一層
含むことを特徴としている。
【0013】
また、上記構成において、前記多層構造を有するゲート電極は、前記基板側から順に窒
素を含む第1のタンタルを主成分とする層、第2のタンタルを主成分とする層、および窒
素を含む第3のタンタルを主成分とする層からなる3層構造を有することを特徴としてい
る。
【0014】
また、本明細書で開示する他の発明の構成である第2の構成は、
絶縁表面を有する基板上に、ゲート電極と、
前記基板、前記ゲート電極の上面および側面を覆う保護膜と、
前記保護膜を覆って形成されたゲート絶縁膜と、
前記ゲート絶縁膜上に接して、ソース領域と、ドレイン領域と、前記ソース領域と前記ド
レイン領域の間に形成されたチャネル形成領域と、
前記チャネル形成領域上に接して無機絶縁物と、
前記ソース領域およびドレイン領域上に接する有機樹脂膜と、を有することを特徴とする
半導体素子からなる半導体回路を備えた半導体装置である。
【0015】
上記第2の構成において、前記ゲート電極は、窒素を含んだタンタルを主成分とする第
1の層と、タンタルを主成分とする第2の層と、窒素を含んだタンタルを主成分とする第
3の層とからなる3層構造を有していることを特徴としている。
【0016】
上記各構成において、前記保護膜は、窒化珪素膜であることを特徴としている。
また、前記保護膜の膜厚は、10〜100nmであることを特徴としている。
【0017】
上記各構成において、前記ソース領域およびドレイン領域の少なくとも一部は、シリサ
イドであることを特徴としている。
【0018】
上記各構成において、前記ソース領域およびドレイン領域には、N型の導電型を付与す
る不純物が添加されていることを特徴としている。
【0019】
上記各構成において、前記ソース領域およびドレイン領域には、N型の導電型を付与す
る不純物およびP型の導電型を付与する不純物が添加されていることを特徴としている。
【0020】
上記各構成において、前記チャネル形成領域は、シリコンの結晶化を助長する触媒元素
を含有し、前記触媒元素の濃度は、チャネル形成領域よりもソース領域およびドレイン領
域のほうが高いことを特徴としている。
【0021】
上記各構成において、前記触媒元素は、Ni、Fe、Co、Pt、Cu、Au、Geか
ら選ばれた少なくとも1つの元素であることを特徴としている。
【0022】
また、本明細書で開示する他の発明の構成である第3の構成は、
絶縁表面を有する基板上に配線を形成する工程と、
前記配線を覆って保護膜を形成する工程と、
前記保護膜上にゲート絶縁膜を形成する工程と、
前記ゲート絶縁膜上に珪素の結晶化を助長する触媒元素を含む結晶性半導体膜を形成する
工程と、
前記結晶性半導体膜にレーザー光を照射する工程と、
前記結晶性半導体膜上の一部に絶縁膜からなるマスクを形成する工程と、
ソース領域またはドレイン領域となるべき領域にリン元素のドーピングを行う工程と、
加熱処理を施し、前記触媒元素をゲッタリングさせる工程と、
前記結晶性半導体膜をパターニングし、活性層を形成する工程と、
を有する半導体素子からなる半導体回路を備えた半導体装置の作製方法である。
【0023】
また、本明細書で開示する他の発明の構成である第4の構成は、
絶縁表面を有する基板上に配線を形成する工程と、
前記配線を覆って保護膜を形成する工程と、
前記保護膜上にゲート絶縁膜を形成する工程と、
前記ゲート絶縁膜上に珪素の結晶化を助長する触媒元素を含む結晶性半導体膜を
形成する工程と、
前記結晶性半導体膜をパターニングし、活性層を形成する工程と、
前記結晶性半導体膜にレーザー光を照射する工程と、
前記結晶性半導体膜上の一部に絶縁膜からなるマスクを形成する工程と、
ソース領域またはドレイン領域となるべき領域にリン元素のドーピングを行う工程と、
加熱処理を施し、前記触媒元素をゲッタリングさせる工程と、
を有する半導体素子からなる半導体回路を備えた半導体装置の作製方法である。
絶縁表面を有する基板上に配線を形成する工程は、
前記基板側から順に窒素を含む第1のタンタル層、第2のタンタル層、および窒素を含む
第3のタンタル層を連続して成膜し、パターニングする工程であることを特徴とする半導
体素子からなる半導体回路を備えた半導体装置の作製方法である。
【0024】
上記第3の構成または第4の構成におけるゲート絶縁膜上に結晶性半導体膜を形成する
工程は、前記ゲート絶縁膜表面に接する非晶質半導体膜を形成する工程と、
前記非晶質半導体膜に珪素の結晶化を助長する触媒元素を保持させる工程と、
加熱処理により、前記非晶質半導体膜を結晶化して結晶性半導体膜を形成する工程を有す
ることを特徴としている。
【0025】
上記第3の構成または第4の構成におけるゲート絶縁膜上に結晶性半導体膜を形成する
工程は、前記ゲート絶縁膜表面に接する非晶質半導体膜を形成する工程と、
前記非晶質半導体膜に珪素の結晶化を助長する触媒元素を保持させる工程と、
レーザー光の照射により、前記非晶質半導体膜を結晶化して結晶性半導体膜を形成する工
程を有することを特徴としている。
【発明の効果】
【0026】
本明細書で開示する発明を利用することで、ゲート配線および電極(配線幅:0.1μ
m〜5μm)を作製した後、高温(400度以上)での加熱処理を行った場合においても
、良好なTFT特性を有する半導体装置を得ることができる。
【0027】
また、本明細書で開示する保護膜は、高温処理を施した場合、基板からの不純物の拡散
を抑えることができ、基板の不純物濃度に左右されることなく、良好なTFT特性を得る
ことができる。
【0028】
特に、本明細書で開示する発明におけるP型またはN型の導電型を付与する不純物の添
加工程後の高温処理(400度以上)においては、不純物の活性化とともに、添加工程に
よってダメージを受けた結晶性半導体膜のアニール効果や、結晶性半導体膜中に残存して
いる触媒元素を低減させるゲッタリング効果が得られる。
【図面の簡単な説明】
【0029】
【図1】本発明の構造の一例を示す断面図(実施例1)
【図2】本発明の構造の一例を示す上面図(実施例1)
【図3】本発明の作製工程の一例を示す断面図(実施例1)
【図4】本発明の作製工程の一例を示す断面図(実施例1)
【図5】本発明の作製工程の一例を示す断面図(実施例1)
【図6】本発明の作製工程の一例を示す断面図(実施例1)
【図7】本発明の作製工程の一例を示す断面図(実施例2)
【図8】本発明の作製工程の一例を示す断面図(実施例2)
【図9】本発明の作製工程の一例を示す断面図(実施例2)
【図10】本発明の構造の一例を示す断面図(実施例3)
【図11】本発明の構造の一例を示す断面図(実施例6)
【図12】AMLCDの外観図
【図13】電気機器
【発明を実施するための形態】
【0030】
本実施の形態においては、ゲート配線およびゲート電極材料として、タンタルまたはタ
ンタルを主成分とする材料を用いる。なお、タンタルはシリコンと仕事関数が近いため、
TFTのしきい値のシフトが少なく好ましい材料の一つである。
【0031】
Taには2種類の結晶構造(体心立方格子〔α─Ta〕、正方格子構造〔β─Ta〕)
があることが知られている。正方格子構造〔β─Ta〕を有する薄膜の固有抵抗は、17
0〜200μΩcm程度であり、体心立方格子〔α─Ta〕を有する薄膜の抵抗は、13
〜15μΩcmである。一般に、Ta薄膜はそのほとんどがβ─Taとなるが、成膜時に
不純物、例えばN2 を微量に混入させることによってα─Ta(bccーTaとも呼ばれ
る)を形成できることが知られている。
【0032】
本実施の形態においては、TaN膜を成膜後、連続的にこのTaN膜の上にTa膜を積
層すると、α─Taを得ることができた。特に、TaN膜の成分構成にもよるがTaN膜
の膜厚を30nm以上、好ましくは40nm以上とし、Ta膜を積層するとα─Taを得
ることができた。
【0033】
ただし、タンタルまたはタンタルを主成分とする材料は、水素を吸蔵しやすく、酸化し
やすいため、成膜後に酸化や水素の吸蔵等の膜質変化が生じて抵抗が大きくなってしまう
問題が生じていた。
【0034】
そこで、本実施の形態においては、ゲート配線およびゲート電極の構造として、連続的
にTaN膜(膜厚30nm以上、好ましくは40nm以上)の上にTa膜を積層し、さら
にこのTa膜の上にTaN膜を積層する3層構造とし、その後、パターニングした後、保
護膜で覆う構造とする。
【0035】
このように連続成膜して3層構造とし、さらに保護膜で覆う構造とすることで、水素の
吸蔵や酸化が生じることを防止した。
【0036】
表1に2時間の熱処理(450℃、500℃、550℃、600℃)前後のタンタル多
層膜(TaN/Ta/TaN;膜厚50nm/250nm/50nm)の抵抗値の変化を
示す。この実験における温度履歴は400℃から処理温度の10℃下まで9.9℃/分で
昇温した後、処理温度まで5℃/分で昇温し、2時間保持した後、徐冷したのちに、測定
を行った。
【0037】
【表1】

【0038】
表1より、加熱温度が上がるに従って、タンタル多層膜が変質(酸化等)したため、抵
抗値と膜厚が増加していることが読み取れる。
【0039】
次に、表2に2時間(450℃、500℃、550℃、600℃)の熱処理前後の保護
膜(SiN:膜厚25nm)で覆われたタンタル多層膜(TaN/Ta/TaN)の抵抗
値の変化を示す。なお、温度履歴は表1と同一とした。
【0040】
【表2】

【0041】
表2より、保護膜(SiN)をつけることにより熱処理による抵抗値や膜厚の増加が抑
制できることが読み取れる。
【0042】
以上のことから、耐熱性の高いTa膜またはTaを主成分とする膜を配線材料に用い、
さらに保護膜で覆うことで、高温(400〜700℃)での加熱処理を施すことが可能と
なり、例えば結晶性半導体膜中の金属元素をゲッタリングする処理等を施すことができる
。このような加熱処理を加えても、ゲート配線(配線幅:0.1μm〜5μm)が耐えう
る温度範囲以内であり、且つ保護膜により保護されているので酸化されずに、低抵抗な配
線を維持することができる。
【0043】
また、TaN膜における窒素組成比は、5〜60%の範囲とするが、スパッタ装置やス
パッタ条件等によって左右されるため、上記数値には必ずしも限定されない。なお、Ar
(アルゴン)またはXe(キセノン)を用いたプラズマを用いてα─Ta膜を得ることが
好ましい。
【0044】
また、タンタルに代えて、例えば、Mo、Ti、Nb、W、Mo−Ta合金、Nb−T
a合金、W−Ta合金等の材料を用いることも可能である。また、これらの材料に窒素を
含ませた金属材料、またはこれらの材料とシリコンとの化合物であるシリサイドを用いる
ことも可能である。
【0045】
本実施の形態の保護膜としては、無機絶縁膜、例えば、窒化珪素膜、窒化酸化珪素膜
またはそれらの積層膜等を用いることができる。また、保護膜の膜厚は10〜100nm
の範囲であれば、保護膜としての機能を果たす。また、保護膜として非晶質珪素膜、結晶
性珪素膜を用いることも可能である。
【0046】
また、Ta膜と比較してTaN膜は、水素の吸蔵や酸化が生じにくいため、コンタクト
ホールを形成する際、Taが露出しないように最上層としてTaN膜を積層して、良好な
オーミックコンタクトを得る構成とした。
【0047】
さらに、配線間の接続において良好なオーミックコンタクトを得るための他の構成とし
て、図11に示すように、タンタルを主成分とする層1101上にチタンを主成分とする
層1102を積層した多層配線を設ける構成とすることが好ましい。このチタンを主成分
とする層は、コンタクトホールを形成する際、タンタルを主成分とする層1101の酸化
や水素の吸蔵を防ぐ。また、チタンを主成分とする層は、露出して酸化しても絶縁体にな
らず、また除去しやすいため良好なオーミックコンタクトを得ることができる。即ち、チ
タンを主成分とする層は、タンタルを主成分とする層を保護するとともに、十分にエッチ
ング工程の際、マージンが取れるため、コンタクトホール(開孔部)の形成をも容易とす
る。
【0048】
耐熱性の高いTa膜またはTaを主成分とする膜を配線材料に用いることで、高温(4
00〜700℃)での加熱処理を施すことが可能となり、例えば結晶性半導体膜中の金属
元素をゲッタリングする処理等を施すことができる。なお、高温処理を施した場合、保護
膜は加熱による基板からの不純物の拡散を抑え、良好な絶縁性を有するゲート絶縁膜を維
持することができる。従って、基板に含まれる不純物の濃度に左右されることなく、良好
な特性を有するTFTを作製することができる。
【0049】
このようにして、本発明の半導体装置は、従来(Ta膜〔β─Ta〕)と比較して、比
抵抗を小さくすることができ、高温(400〜700℃)での加熱処理を行った場合にお
いても、基板に含まれる不純物の濃度に左右されることなく、良好なTFT特性を得るこ
とが可能となった。
【0050】
以下に実施例を説明するが、特にこれらの実施例に限定されないことは勿論である。
【実施例1】
【0051】
本明細書に記載の発明を利用した半導体素子からなる半導体回路を備えた半導体装置に
ついて、図1を用いてその構造の一例を説明する。なお、かかる半導体装置は、同一基板
上に周辺駆動回路部と画素マトリクス回路部とを備えている。本実施例では、図示を容易
にするため、同一基板上に周辺駆動回路部の一部を構成するCMOS回路202と、画素
マトリクス回路部の一部を構成する画素TFT203(Nチャネル型TFT)とが示され
ている。
【0052】
また、図2は図1の上面図に相当する図であり、図2において、太線A−A’で切断し
た部分が、図1の画素マトリクス回路201の断面構造に相当し、太線B−B’で切断し
た部分が、図1のCMOS回路202の断面構造に相当する。
【0053】
基板100上には、いずれの薄膜トランジスタ(TFT)203〜205においてもゲ
ート電極が所定の形状にパターニング形成されている。なお、このゲート電極101〜1
04は、下地膜(図示しない)上に設けられ、多層構造を有している。本実施例では、T
a膜を挟み込む構造(TaN〔膜厚50nm〕/Ta〔膜厚250nm〕/TaN〔膜厚
50nm〕)として抵抗の増大を防いだ。そして、このゲート電極および基板を覆って無
機膜からなる保護膜105が形成されている。その上にはゲート絶縁膜106a、106
bが形成されている。さらにその上には結晶性半導体膜からなる活性層107〜114が
形成されている。また、活性層の表面には酸化性雰囲気中でのレーザー光の照射により薄
い酸化膜115〜117が形成されている。
【0054】
CMOS回路のPチャネル型TFT205の場合には、活性層としてP+ 型の高濃度不
純物領域(ソース領域又はドレイン領域)113と、チャネル形成領域110と、前記P
+ 型の高濃度不純物領域と前記チャネル形成領域の間に低濃度不純物領域114が形成さ
れている。さらにチャネル形成領域上にはエッチングストッパー118が形成されている
。その上を覆う平坦性を有する第1の層間絶縁膜119にコンタクトホールを形成して高
濃度不純物領域113に配線124が接続され、さらにその上に第2の層間絶縁膜125
が形成され、配線124に配線128が接続されて、その上を覆って第3の層間絶縁膜1
29が形成されている。
【0055】
一方、Nチャネル型TFT204の活性層については、N+ 型の高濃度不純物領域11
1と、チャネル形成領域109と、前記N+ 型の高濃度不純物領域と前記チャネル形成領
域の間にN- 型の低濃度不純物領域112が形成されている。いずれの活性層における高
濃度不純物領域はソース領域またはドレイン領域となる。これらソース領域またはドレイ
ン領域には配線122、123が接続されている。活性層以外の部分は、Pチャネル型T
FTと同一構造である。
【0056】
画素マトリクス回路201に形成されたNチャネル型TFT203については、平坦性
を有する第1の層間絶縁膜119を形成する部分まで、CMOS回路のNチャネル型TF
Tと同一構造である。そして、最後にソース領域には配線121が接続される一方、ドレ
イン領域には配線120が接続され、その上に、第2の層間絶縁膜125を形成し、ブラ
ックマスク126を形成する。このブラックマスクは画素TFTを覆い、且つ配線120
と補助容量を形成している。さらに、その上に第3の層間絶縁膜129を形成し、ITO
等の透明導電膜からなる画素電極130が接続される。
【0057】
次に、図3を参照して、図1に示した半導体装置の作製方法を詳細に説明する。
【0058】
まず、絶縁表面を有する基板100を用意する。基板としては、ガラス基板、石英基板
、セラミックス基板、半導体基板を用いることができる。本実施例においては基板100
として石英基板を用いた。なお、平坦性を向上させるため、この基板上に下地膜(酸化珪
素膜、窒化珪素膜、窒化酸化珪素膜等からなる)を設けることが好ましい。また、基板と
ゲート配線材料との応力のひずみにより剥離することを防ぐことができる。
【0059】
次いで、積層構造を有するゲート配線およびゲート電極を形成する。本実施例では、ま
ず、絶縁膜上に窒化タンタル膜(TaN)と、当該窒化タンタル膜上にタンタル膜(Ta
)と、当該タンタル膜上に窒化タンタル膜(TaN)とをスパッタリング法を用いて連続
成膜する。そして、パターニングを施し、3層構造を有するゲート電極を形成した。(図
3(A))
【0060】
本実施例においては、低抵抗なα─Taを形成するために、TaN膜(好ましくは膜厚
40nm以上)を成膜後、連続的にこのTaN膜の上にTa膜を積層する構造とした。
【0061】
また、TaN膜と比較してTa膜は、水素の吸蔵や酸化が生じやすいため、本実施例で
は、図3(A)に示したようにTa膜を挟み込む構造(TaN〔101a、102a、1
03a、104a;膜厚50nm〕/Ta〔101b、102b、103b、104b;
膜厚250nm〕/TaN〔101c、102c、103c、104c;膜厚50nm〕
)として抵抗の増大を防いだ。加えて、最上層としてTaN膜を積層したのは、他の配線
とのコンタクトを形成する際、Ta膜が露出して酸化や水素の吸蔵が生じるのを防ぎ、良
好なオーミックコンタクトを得るためである。また、最上層としてTiN膜を積層すると
TiN膜が酸化しても絶縁物とならないため好ましい。
【0062】
また、配線材料のタンタルに代えて、例えば、Mo、Nb、W、Mo−Ta合金、Nb
−Ta合金、W−Ta合金等を用いることも可能である。また、これらの材料に窒素を含
ませた材料、またはこれらの材料と珪素との化合物であるシリサイドを用いることも可能
である。
【0063】
次いで、ゲート電極を覆って、窒化珪素膜からなる保護膜105を形成する。本実施例
でゲート電極に用いたタンタル膜は、酸化や水素の吸蔵を起こしやすいため、無機膜から
なる保護膜でゲート電極を覆った。また、高温処理(例えばゲッタリング工程等)を施し
た場合、保護膜は加熱による基板からの不純物の拡散を抑え、良好な絶縁性を有するゲー
ト絶縁膜を維持することができる。加えて、この保護膜105は、レーザー光または熱か
らゲート電極および配線を防ぐことができる。ここでの保護膜の膜厚範囲は10〜100
nm、本実施例では20nmを成膜した。(図3(B))
【0064】
次に、保護膜を覆って、ゲート絶縁膜106a、106bを形成した。本実施例では、
酸化窒化珪素膜(SiOx y )からなる125nmの厚さの絶縁膜106a、75nm
の厚さの絶縁膜106bを形成した。高耐圧回路のゲート絶縁膜となる領域の膜厚を選択
的に高速駆動回路のゲート絶縁膜となる領域よりも厚くして、さらなる高耐圧を得る構成
とする。膜厚の異なる絶縁膜を形成する方法は公知の手段を用いればよく、例えば75n
mの膜厚の絶縁膜を全面に成膜した後、選択的に50nmの膜厚の絶縁膜を積層する方法
等を用いればよい。この絶縁膜106a、106bとしては酸化珪素膜、窒化珪素膜、酸
化窒化珪素膜またはこれらの積層膜を50〜300nmの膜厚で用いることができる。
【0065】
そして、ゲート絶縁膜形成後、連続的に非晶質半導体膜を積層し、この絶縁膜106a
、106b上に活性層を形成する。なお、不純物の低減とスループット向上のため、保護
膜105と絶縁膜106と非晶質半導体膜とを連続成膜することが好ましい。活性層は2
0〜100nm(好ましくは25〜70nm)の結晶性半導体膜(代表的には結晶性珪素
膜)で構成すればよい。結晶性半導体膜の形成方法は、公知の如何なる手段、例えば、レ
─ザー結晶化、熱結晶化等を用いてもよいが、本実施例では結晶化の際に結晶化を助長す
る触媒元素(ニッケル)を添加する方法を用いた。なお、この技術については特開平7-13
0652号公報、特開平9-312260号等に詳細に記載されている。
【0066】
本実施例では膜厚55nmの非晶質珪素膜を減圧CVD法で成膜した。次に、スピナー
を用いてNi酢酸溶液を塗布し、更に乾燥させてNi層302を形成した。(図3(C)
)ただし、Ni層は完全な層を成しているものではない。Ni酢酸溶液のNi濃度は重量
換算で1〜1000ppmとする。本実施例では100ppmとした。この状態で非晶質
珪素膜の表面にNiが保持される。次に不活性または酸化性雰囲気中において550℃、
8時間加熱することによって結晶性珪素膜を得た。(図3(D))
【0067】
次いで、酸化性雰囲気中でレーザーを照射し、レーザーアニール処理とともに薄い酸化
膜401を形成する。(図4(A))この薄い酸化膜は、後の工程であるレジストまたは
エッチングストッパーの形成工程の際、結晶性珪素膜とレジストとの密着性、または結晶
性珪素膜とエッチングストッパーとの密着性を向上させる役目を果たしている。ただし、
不活性雰囲気中でレーザー照射を施した場合、酸化膜は形成されない。
【0068】
次いで、酸化珪素膜を膜厚120nm成膜し、パターニングを施してエッチングストッ
パー118を形成する。そして、レジストからなるドーピングマスク402を形成する。
なお、エッチングストッパー118として用いられる他の材料として非晶質珪素膜、結晶
性珪素膜、窒化珪素膜、酸化窒化珪素膜を用いることができる。
【0069】
レジスト402をマスクとした非自己整合プロセスによって、リン元素の第1回目のド
ーピングを行った。(図4(B))本実施例では、403で示されるN+ 型領域に、1×
1020〜8×1021atoms /cm3 の濃度でリンが添加されるようにした。
【0070】
その後、レジストマスク402を除去して、エッチングストッパー118をマスクとし
てリン元素の2回目のドーピングを行った。(図4(C))本実施例では、406で示さ
れるN- 型領域のリン濃度が、1×1015〜1×1017atoms /cm3 になるように調節
する。なお、Nチャネル型TFTにおいて、N+ 型領域407はソース領域またはドレイ
ン領域となり、N- 型領域は低濃度不純物領域406となる。
【0071】
次にNチャネル型TFT203、204をレジスト501で覆い、Pチャネル型TFT
の活性層にボロンを添加して、リンが高濃度に存在するP型領域502と、リンが低濃度
に存在するP型領域503とを形成する。(図5(A))ボロンのドーズ量は、P型領域
のボロンイオンの濃度がN+ 型領域に添加されるリンイオンの濃度の1.3〜2倍程度に
なるようにする。なお、本実施例におけるリンイオンまたはボロンイオンの添加方法は、
公知の方法、例えばイオン注入法、プラズマドーピング法、リンイオンまたはボロンイオ
ンを含む溶液を塗布後、加熱する方法、リンイオンまたはボロンイオンを含む膜を成膜後
加熱する方法等を用いて行う。
【0072】
P型領域502、503はPチャネル型TFTのソース領域、またはドレイン領域とな
る。また、リンイオン、ボロンイオンが注入されなかった領域が後にキャリアの移動経路
となる真性または実質的に真性なチャネル形成領域となる。
【0073】
なお、本明細書中で真性とは、シリコンのフェルミレベルを変化させうる不純物を一切
含まない領域を指し、実質的に真性な領域とは、電子と正孔が完全に釣り合って導電型を
相殺させた領域、即ち、しきい値制御が可能な濃度範囲(1×1015〜1×1017atoms
/cm3 )でN型またはP型を付与する不純物を含む領域、または意図的に逆導電型不純
物を添加することにより導電型を相殺させた領域を示す。
【0074】
次に不活性雰囲気またはドライ酸素雰囲気中において450℃以上、0.5〜12時間
、本実施例では550℃、2時間の加熱処理をした。(図5(B))
【0075】
上記加熱工程により、非晶質珪素膜の結晶化のために意図的に添加したNiが図5(B
)中の矢印で模式的に示すように、チャネル形成領域からそれぞれのソース領域及びドレ
イン領域へ拡散する。これはこれらの領域がリン元素を高濃度に含むためであり、これら
ソース領域及びドレイン領域に到達したNiはそこで捕獲(ゲッタリング)される。40
0〜600℃、0.5〜4時間の加熱処理で、Niを十分ゲッタリングすることができる

【0076】
その結果、チャネル形成領域110内のNi濃度を低減することができる。チャネル形
成領域107〜110中のNi濃度はSIMSの検出下限である5×1017atoms /cm
3 以下にすることができる。他方、ゲッタリングシンクに用いたソース領域及びドレイン
領域中のNi濃度はチャネル形成領域よりも高くなる。(図5(C))
【0077】
N型の導電型を付与する不純物としてリンの他に、アンチモン、ビスマスを用いること
ができる。ゲッタリング能力が最も高いのはリンであり、次いでアンチモンである。
【0078】
特に、リンとボロン双方を添加して、ボロン濃度をリンの1.3〜2倍程度とした領域
505は、リンだけを添加したNチャネル型TFTのソース領域及びドレイン領域504
よりもゲッタリング能力が高いことが実験で確認されている。
【0079】
更に、この加熱処理でゲッタリングと同時にソース領域及びドレイン領域および低濃度
不純物領域に添加されたリン、ボロンが活性化される。従来では、配線材料(アルミニウ
ム)の耐熱性が低かったために450℃程度の加熱処理しか施せなかった。本実施例では
、加熱温度を500℃以上にすることによりドーパントを十分に活性化でき加熱処理のみ
でソース領域及びドレイン領域をより低抵抗化することができる。
【0080】
更に、この加熱処理によってイオンのドーピング工程の際に結晶性が破壊された領域の
結晶性の改善が進行する。
【0081】
即ち、(図5(B))の酸化性雰囲気での加熱処理において、
1)チャネル形成領域107〜110内の触媒元素濃度を低減するゲッタリング処理
2)ソース領域およびドレイン領域111、114、504、505における不
純物の活性化処理
3)イオン注入時に生じた結晶構造のダメージを回復するアニール処理
を同時に行うことができる。
【0082】
また、この加熱処理工程と同時または前後にレーザー光や赤外光、或いは紫外光による
光アニールを施す工程としてもよい。
【0083】
次いで、所望の形状に活性層のパターニングを行ない、図6(A)に示す状態を得る。
【0084】
なお、この後、高濃度不純物領域111の低抵抗化を図るため、111で示された活性
層上に選択的にシリサイド化するための金属膜を成膜して加熱処理を施し、111で示さ
れた領域をシリサイド化することが好ましい。この工程を加えることによりの低抵抗化を
図り、数GHzレベルの動作周波数を実現することが可能となる。シリサイド化するため
の金属膜としては、コバルト、チタン、タンタル、タングステン、モリブデン等を主成分
とする材料からなる膜を用いることが可能である。なお、効果的にシリサイド化させるた
めには、金属膜の成膜前に高濃度不純物領域上の薄い酸化膜115〜117を除去するこ
とが好ましい。また、エッチングストッパー118を除去してもよい。
【0085】
そして、基板全面に第1の層間絶縁膜119を透明性有機樹脂膜(アクリル樹脂)でも
って形成する。ここでは、スピンコート法でもって膜厚1μmの第1の層間絶縁膜119
を形成する。透明性有機樹脂膜、例えばアクリル樹脂、ポリイミド、BCB(ベンゾシク
ロブテン)を利用した場合には、図示されるようにその表面を平坦にすることができる。
また、他の層間絶縁膜の材料としては、酸化珪素膜、酸化窒化珪素膜を用いることができ
る。
【0086】
そしてコンタクトホールの形成を行い、コンタクト電極を構成するための金属膜(図示
しない)を成膜する。ここでは、この金属膜として、チタン膜とアルミニウム膜とチタン
膜との3層膜をスパッタ法により成膜する。そしてこの金属膜(積層膜)をパターニング
することにより、120〜124で示される電極および配線を形成する。
【0087】
次に第2の層間絶縁膜125として有機樹脂膜を膜厚1μmの厚さにスピンコート法で
もって形成する。そして、補助容量を形成するために、所定の箇所だけエッチングを施し
薄くする。そして、Tiからなる金属膜300nmを成膜した。そして、この金属膜にパ
ターニングを施してブラックマスク126と引出し配線127、128を形成した。
【0088】
そして、第3の層間絶縁膜129をアクリル樹脂でもって形成する。ここでは、スピン
コート法でもって膜厚1μmの第3の層間絶縁膜129を形成する。樹脂膜を利用した場
合には、図示されるようにその表面を平坦にすることができる。
【0089】
次にコンタクトホールの形成を行い、画素電極130を形成する。ここでは、まずIT
O膜を100nmの厚さにスパッタ法でもって成膜し、これをパターニングすることによ
り、130で示される画素電極を形成する。
【0090】
最後に350℃の水素雰囲気中において、1時間の加熱処理を行い、半導体層中の欠陥
を減少させる。こうして図6(B)に示す状態を得る。
【0091】
本実施例では、画素マトリクス回路の画素TFT203のゲート電極をダブルゲート構
造としているが、オフ電流のバラツキを低減するために、トリプルゲート構造等のマルチ
ゲート構造としても構わない。また、開口率を向上させるためにシングルゲート構造とし
てもよい。
【0092】
本実施例に示したTFT構造は、ボトムゲート型の一例(エッチングストッパー型)で
あり、特に本実施例の構造に限定されるものではなく、例えば、チャネルエッチ型のTF
T構造等がある。また、本実施例では透過型LCDを作製した例を示したが、半導体装置
の一例を示したにすぎない。なお、ITOに代えて画素電極を反射性の高い金属膜で構成
し、画素電極のパターニングの変更を実施者が適宜行うことによって反射型LCDを作製
することは容易にできる。また、反射型LCDを作製する際、下地膜として耐熱性金属膜
上に絶縁膜を積層した構造または窒化アルミニウム膜上に絶縁膜を積層した構造とすると
、絶縁膜下の金属膜が放熱層として働き有効である。なお、上記工程順序を実施者が適宜
変更することは可能である。
【実施例2】
【0093】
実施例1においては、レーザー照射工程後の(図6(A))に示す工程でパターニング
を施したが、本実施例においては、レーザー照射工程前にパターニングを施した例を図7
〜9に示す。基本的な構成は実施例1とほぼ同様であるので、相違点のみに着目して説明
する。
【0094】
本実施例は、実施例1の図3(D)に示す結晶性半導体膜を得る工程までは同一である
ため省略する。図3(D)に示す状態を得た後、所望の形状にパターニングを施した後、
酸化性雰囲気中でレーザー光を照射し、図7(A)に示す状態を得る。図7(A)に示し
たように、活性層701〜703の表面が薄い酸化膜704〜706で覆われた状態とな
る。
【0095】
その後の工程は実施例1と同様に、高濃度のリンドープ工程(図7(B))、低濃度の
リンド─プ工程(図7(C))、ボロンドープ工程(図8(A))、ゲッタリング工程(
図8(B))を経て図8(C)の状態を得る。
【0096】
次いで、チャネル形成領域の上方に配置されたエッチングストッパー707を除去して
図9(A)の状態を得る。ここでは、エッチングストッパー707を除去する工程とした
が、特に除去しなくともよい。
【0097】
なお、この工程の前後または同時に、薄い酸化膜704〜706を除去する工程として
もかまわない。また、薄い酸化膜を除去して、高濃度不純物領域の上にシリサイド化する
ための金属膜を選択的に形成した後、加熱処理を加えてシリサイド化させる工程を加える
ことが好ましい。こうすることによって、ソース領域およびドレイン領域の低抵抗化を図
り、数GHzレベルの動作周波数を実現することが可能となる。シリサイド化するための
金属膜としては、コバルト、チタン、タンタル、タングステン、モリブデン等を主成分と
する材料からなる膜を用いることが可能である。
【0098】
以降の工程は、実施例1と同一であるため、省略する。こうして、図9(B)の状態を
得た。このような構成とすると、薄い酸化膜704〜706により層間絶縁膜からの不純
物の拡散等から活性層701〜703を保護することができる。
【実施例3】
【0099】
実施例1では、周辺駆動回路部の一部を構成するCMOS回路202のゲート絶縁膜1
06bと画素マトリクス回路201のゲート絶縁膜106aの膜厚が異なる構成としたが
、本実施例では、同一の膜厚のゲート絶縁膜とした例を図10に示す。基本的な構成は実
施例1とほぼ同様であるので、相違点のみに着目して説明する。
【0100】
本実施例は、実施例1の図3(B)に示した保護膜を形成する工程までは同一であるた
め、省略する。実施例1に従い図3(B)の状態を得た後、連続的にゲート絶縁1001
と非晶質半導体膜を成膜する。その後、実施例1と同様の工程を経て、結晶性半導体膜か
らなる活性層をパターニングする。
【0101】
その後、活性層に接して設けられた薄い酸化膜およびエッチングストッパーを除去て、
高濃度不純物領域の上に金属膜を選択的に形成した後、加熱処理を加えてシリサイド化さ
せた。こうすることによって、ソース領域およびドレイン領域の低抵抗化を図り、数GH
zレベルの動作周波数を実現することが可能となる。シリサイド化するための金属膜とし
ては、コバルト、チタン、タンタル、タングステン、モリブデン等を主成分とする材料か
らなる膜を用いることが可能である。その後、酸化珪素膜からなる層間絶縁膜1002を
成膜した。以降、実施例1と同様の工程を経ることによって図10に示す構成を得る。
【0102】
なお、本実施例を実施例2と組み合わせることは可能である。
【実施例4】
【0103】
本実施例は、実施例1とは異なる方法により結晶性半導体膜を得る例である。本実施例
では、マスクを用いて触媒元素を添加して、熱処理することで結晶性半導体膜を得る方法
に関する。基本的な構成は実施例1とほぼ同様であるので、相違点のみに着目して説明す
る。
【0104】
本実施例は、実施例1の図3(B)に示す保護膜を形成する工程までは同一であるため
、省略する。実施例1に従い図3(B)の状態を得た後、非晶質半導体膜を形成し、次に
酸化珪素膜でなるマスクを形成する。このマスクには開口が設けられる。次に、酢酸ニッ
ケル塩溶液を用いて開口が設けられた領域に触媒元素(Ni)を保持させる。
【0105】
次に加熱(400〜700℃)により非晶質半導体膜を結晶化させる。この際、開口が
設けられた領域から基板面に平行な方向へ結晶成長が進行する。この結晶成長を横成長ま
たはラテラル成長と呼ぶ。その後、マスクを除去した。この横成長により結晶化した領域
をTFTのチャネル形成領域に用いることで、良好な特性を得ることができる。本発明を
利用することにより400℃以上の加熱処理を施し、結晶性半導体膜を得ることが可能と
なった。以降、実施例1と同様の工程(図4(A)以降)を経ることによって図1と同様
の構成を得ることができる。
【0106】
なお、本実施例を他の実施例2〜3と組み合わせることは可能である。
【実施例5】
【0107】
本実施例は、実施例1とは異なる方法により結晶性半導体膜を得る例である。本実施例
では、珪素の結晶化を助長する触媒元素を利用して、レーザービーム形状を長方形または
正方形に成形し、一度の照射で数cm2 〜数百cm2 の領域に均一なレーザー結晶化処理
により結晶性半導体膜を得る方法に関する。基本的な構成は実施例1とほぼ同様であるの
で、相違点のみに着目して説明する。
【0108】
本実施例は、実施例1の図3(C)に示す非晶質珪素膜の表面に触媒元素を保持させる
工程までは同一であるため、省略する。図3(C)に示す工程でのNi酢酸溶液のNi濃
度は重量換算で1〜1000ppmとする。本実施例では100ppmとした。この状態
で非晶質珪素膜の表面にNiが保持される。次に不活性または酸化性雰囲気中においてエ
キシマレーザー光(波長248〜308nm)を照射することによって結晶性珪素膜を得
た。
【0109】
本実施例では、波長248nmのレーザービーム形状を長方形または正方形に成形し、
一度の照射で数cm2 〜数百cm2 の領域に均一なレーザー光を照射可能なレーザー装置
(ソプラ社製のSAELC)を用いて、結晶性珪素膜を得た。以降、実施例1と同様の工
程(図4(A)で示される工程以後)を経ることによって図1と同様の構成を得ることが
できる。
【0110】
なお、本実施例を他の実施例2〜4に組み合わせることは可能である。
【実施例6】
【0111】
本実施例では、配線間の接続において良好なオーミックコンタクトを得るための構成を
図11を用いて説明する。画素マトリクス回路の基本的な構成は実施例1とほぼ同様であ
るので、相違点のみに着目して説明する。
【0112】
まず、実施例1と同様に絶縁表面を有する基板を用意する。そして、酸化珪素膜からなる
下地膜(図示しない)を成膜する。そして、タンタルを主成分とする層1101上に金属
材料からなる層、代表的には、チタンを主成分とする層1102(膜厚20nm〜100
nm)を連続成膜してパターニングを施し、多層配線を設けた。その後、実施例1と同様
にゲート絶縁膜の成膜、活性層の形成、層間絶縁膜の形成、コンタクトホールの形成等を
施した。
【0113】
このチタンを主成分とする層は、コンタクトホール(開孔部)を形成する際、タンタルを
主成分とする層1101の酸化や水素の吸蔵を防ぐ。また、チタンを主成分とする層は、
開孔部を形成する際、層間絶縁膜と同時に一部が除去される場合があるが、酸素と反応し
ても絶縁体にならないため良好なオーミックコンタクトを得ることができる。即ち、チタ
ンを主成分とする層は、タンタルを主成分とする層を保護するとともに、十分にエッチン
グマージンが取れるため開孔部の形成も容易とすることができた。そして、開孔部を形成
した後、配線1103を形成し、1101及び1102で示される多層配線と接続させた
。その後、実施例1と同様にして図11の状態を得た。
【0114】
また、チタンを主成分とする層にかえて、Cr、Mn、Co、Ni、Cu、Mo、Wか
ら選ばれた一種の元素を主成分とする層を用いることができる。
【0115】
なお、実施例1の構成と異なり、本実施例ではエッチングストッパーと薄い酸化膜は除
去した。また、保護膜を形成しない構成とした。
【0116】
なお、本実施例を他の実施例2〜5に組み合わせることは可能である。
【実施例7】
【0117】
上記実施例1〜6に示した構成を含むTFT基板(素子形成側基板)を用いてAMLC
Dを構成した場合の例について説明する。ここで本実施例のAMLCDの外観を図12に
示す。
【0118】
図12(A)において、1201はTFT基板であり、画素マトリクス部1202、ソ
ース側駆動回路1203、ゲート側駆動回路1204が形成されている。画素マトリクス
部は、図2(A)および図1に相当し、その一部を示した。また、駆動回路は、図2(B
)及び図1に相当し、その一部を示したようにN型TFTとP型TFTとを相補的に組み
合わせたCMOS回路で構成することが好ましい。また、1205は対向基板である。
【0119】
図12(A)に示すAMLCDはアクティブマトリクス基板1201と対向基板120
5とが端面を揃えて貼り合わされている。ただし、ある一部だけは対向基板1205を取
り除き、露出したアクティブマトリクス基板に対してFPC(フレキシブル・プリント・
サーキット)1206を接続してある。このFPC1206によって外部信号を回路内部
へと伝達する。
【0120】
また、FPC1206を取り付ける面を利用してICチップ1207、1208が取り
付けられている。これらのICチップはビデオ信号の処理回路、タイミングパルス発生回
路、γ補正回路、メモリ回路、演算回路など、様々な回路をシリコン基板上に形成して構
成される。図12(A)では2個取り付けられているが、1個でも良いし、さらに複数個
であっても良い。
【0121】
また、図12(B)の様な構成もとりうる。図12(B)において図12(A)と同一
の部分は同じ符号を付してある。ここでは図12(A)でICチップが行っていた信号処
理を、同一基板上にTFTでもって形成されたロジック回路(論理回路)1209によっ
て行う例を示している。この場合、ロジック回路1209も駆動回路1203、1204
と同様にCMOS回路を基本として構成される。
【0122】
また、カラーフィルターを用いてカラー表示を行っても良いし、ECB(電界制御複屈
折)モード、GH(ゲストホスト)モードなどで液晶を駆動し、カラーフィルターを用い
ない構成としても良い。
【実施例8】
【0123】
実施例7に示したAMLCDは、様々な電子機器のディスプレイとして利用される。な
お、本実施例に挙げる電子機器とは、半導体回路を搭載した半導体装置と定義する。
【0124】
その様な電子機器としては、ビデオカメラ、スチルカメラ、プロジェクター、プロジェ
クションTV、ヘッドマウントディスプレイ、カーナビゲーション、パーソナルコピュー
タ(ノート型を含む)、携帯情報端末(モバイルコンピュータ、携帯電話等)などが挙げ
られる。それらの一例を図13に示す。
【0125】
図13(A)はモバイルコンピュータ(モービルコンピュータ)であり、本2001、
カメラ部2002、受像部2003、操作スイッチ2004、表示装置2005で構成さ
れる。本願発明は受像部2003、表示装置2005等に適用できる。
【0126】
図13(B)はヘッドマウントディスプレイであり、本体2101、表示装置2102
、バンド部2103で構成される。本発明は表示装置2102に適用することができる。

【0127】
図13(C)は携帯電話であり、本体2201、音声出力部2202、音声入力部22
03、表示装置2204、操作スイッチ2205、アンテナ2206で構成される。本願
発明は音声出力部2202、音声入力部2203、表示装置2204等に適用することが
できる。
【0128】
図13(D)はビデオカメラであり、本体2301、表示装置2302、音声入力部2
303、操作スイッチ2304、バッテリー2305、受像部2306で構成される。本
願発明は表示装置2302、音声入力部2303、受像部2306に適用することができ
る。
【0129】
図13(E)はリア型プロジェクターであり、本体2401、光源2402、表示装置
2403、偏光ビームスプリッタ2404、リフレクター2405、2406、スクリー
ン2407で構成される。本発明は表示装置2403に適用することができる。
【0130】
図13(F)は携帯書籍であり、本体2501、表示装置2502、2503、記憶媒
体2504、操作スイッチ2505、アンテナ2506で構成される。記憶媒体(MD、
DVD等)に記憶されたデータまたはアンテナ(たとえば衛星アンテナ等)から得られる
データを表示する。本発明は表示装置2502、2503に適用することができる。
【0131】
以上の様に、本発明の適用範囲は極めて広く、あらゆる分野の電子機器に適用すること
が可能である。また、他にも電光掲示盤、宣伝公告用ディスプレイなどにも活用すること
ができる。
【符号の説明】
【0132】
100 基板
101、102 ゲート配線または電極(画素マトリクス回路)
103 ゲート配線または電極(CMOS回路のNチャネル型TFT)
104 ゲート配線または電極(CMOS回路のPチャネル型TFT)
105 保護膜
106 ゲート絶縁膜
107〜110 チャネル形成領域
111 高濃度不純物領域
112 低濃度不純物領域
113 高濃度不純物領域(Nチャネル型TFT)
114 低濃度不純物領域(Pチャネル型TFT)
115〜117 酸化膜
118 エッチングストッパー
119 第1の層間絶縁膜
120〜124 配線
125 第2の層間絶縁膜
126 ブラックマスク
127、128 引き出し配線
129 第3の層間絶縁膜
130 画素電極

【特許請求の範囲】
【請求項1】
絶縁表面を有する基板上に、
多層構造を有するゲート電極と、
前記基板、前記ゲート電極の上面および側面を覆う保護膜と、
前記保護膜を覆って形成されたゲート絶縁膜と、
前記ゲート絶縁膜上に接して、ソース領域と、ドレイン領域と、前記ソース領域と前記ドレイン領域の間に形成されたチャネル形成領域と、
を有する半導体素子からなる半導体回路を備えたことを特徴とする液晶表示装置。
【請求項2】
請求項1に記載の液晶表示装置を用いた電子機器。
【請求項3】
請求項2において、前記電子機器は、ビデオカメラ、スチルカメラ、プロジェクター、ヘッドマウントディスプレイ、カーナビゲーション、パーソナルコンピュータ、携帯情報端末、モバイルコンピュータ、携帯電話機、または携帯書籍であることを特徴とする電子機器。

【図1】
image rotate

【図2】
image rotate

【図3】
image rotate

【図4】
image rotate

【図5】
image rotate

【図6】
image rotate

【図7】
image rotate

【図8】
image rotate

【図9】
image rotate

【図10】
image rotate

【図11】
image rotate

【図12】
image rotate

【図13】
image rotate


【公開番号】特開2009−135530(P2009−135530A)
【公開日】平成21年6月18日(2009.6.18)
【国際特許分類】
【出願番号】特願2009−61072(P2009−61072)
【出願日】平成21年3月13日(2009.3.13)
【分割の表示】特願2004−5816(P2004−5816)の分割
【原出願日】平成10年7月16日(1998.7.16)
【出願人】(000153878)株式会社半導体エネルギー研究所 (5,264)
【Fターム(参考)】