液晶表示装置
【課題】ジグザグパターンを採用する場合に、製品開発・製造における迅速化および低コスト化に貢献し且つ違和感の無い画像表示を実現する。
【解決手段】液晶セルと、ゲートドライバと、ソースドライバと、ゲートドライバおよびソースドライバによる出力を制御することにより画像表示を実現させる制御部とを備え、第１方向を向く画素列を構成する各画素が、所定画素数毎に、当該画素列を挟む両側のソースラインへ交互に接続する配線パターンを有する液晶表示装置であって、液晶セルにおけるソースラインの総数がソースドライバの出力ラインの総数よりも１本多く、液晶セルにおける最外側のソースラインは近隣のソースラインが接続するソースドライバの出力ラインに対して接続され、上記制御部は上記最も外側のソースラインおよび上記近隣のソースラインが接続する画素列を含む領域に黒表示を実行させる。
【解決手段】液晶セルと、ゲートドライバと、ソースドライバと、ゲートドライバおよびソースドライバによる出力を制御することにより画像表示を実現させる制御部とを備え、第１方向を向く画素列を構成する各画素が、所定画素数毎に、当該画素列を挟む両側のソースラインへ交互に接続する配線パターンを有する液晶表示装置であって、液晶セルにおけるソースラインの総数がソースドライバの出力ラインの総数よりも１本多く、液晶セルにおける最外側のソースラインは近隣のソースラインが接続するソースドライバの出力ラインに対して接続され、上記制御部は上記最も外側のソースラインおよび上記近隣のソースラインが接続する画素列を含む領域に黒表示を実行させる。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、液晶表示装置に関する。
【背景技術】
【０００２】
画面内の画素列を構成する各画素のソース電極に対して、１本のソースラインから駆動電圧を供給するのではなく、当該画素列を挟む両側のソースラインから交互に、当該画素列を構成する各画素へ駆動電圧を供給する配線パターン（以下では、適宜“ジグザグパターン”と呼ぶ。）を採用した液晶セルが存在する。
【０００３】
例として、フルＨＤ（Full High Definition）に対応した表示パネルであって、１９２０×１０８０個の画素を有し（各画素は赤（Ｒ）、緑（Ｇ）、青（Ｂ）に対応した３個のサブピクセルを有する）、５７６０（１９２０×３）本のデータライン（ソースライン）が垂直表示線として必要とされ、さらに追加の５７６１本目のデータラインを有することで、フレーム反転表示パネルを実現する構成が知られている（特許文献１参照）。
【先行技術文献】
【特許文献】
【０００４】
【特許文献１】特開２００９‐１２２６７９号公報
【発明の概要】
【発明が解決しようとする課題】
【０００５】
液晶セルのソースラインに対しては、各画素が備えるＴＦＴ（Thin Film Transistor）等のアクティブ素子のソース電極を駆動するための電圧を供給するソースドライバが接続される。ここで、一つあたりのソースドライバが備える出力ライン（出力チャンネル）数は一定数（例えば７２０本）であり、このようなソースドライバを液晶表示装置において複数枚（例えば８枚）搭載することで、所定数（例えば５７６０本）のソースラインを備える液晶セルを駆動させることができる。しかしながら、上述したようなジグザグパターンを採用する液晶セルにおいては、ジグザグパターンを採用しない場合と比較して、ソースラインが多くなる。そのため、これまで液晶表示装置に搭載されていたソースドライバの出力ラインの総数では、当該ジグザグパターンを採用する液晶セルにおけるソースライン数に満たない。
【０００６】
このような場合、複数枚あるソースドライバのうち一枚については、上記一定数の他に、上記一定数よりも多い数のソースラインにも対応できるように出力チャンネル数を切替可能な機能を持たせることで、対処しなければならなかった。しかし、製品に搭載する一枚のソースドライバについてそのような切替機能を持たせるには、多くの開発期間と費用を要し、製品開発・製造における迅速化および低コスト化という要求に応え難い。
【０００７】
本発明は上記課題を解決するためになされたものであり、ジグザグパターンを採用する場合に、製品開発・製造における迅速化および低コスト化に貢献し、かつユーザにとって違和感の無い画像表示を実現することが可能な液晶表示装置を提供する。
【課題を解決するための手段】
【０００８】
本発明の態様の一つは、第１方向を向いて当該第１方向に直交する第２方向に沿って並ぶ複数のソースラインと、第２方向を向いて第１方向に沿って並ぶ複数のゲートラインと、第１方向および第２方向に配列され各々がソースラインおよびゲートラインに接続する複数の画素とを有する液晶セルと、一定数の出力ラインを有し、各出力ラインをゲートラインと接続して各画素に電圧を出力するゲートドライバと、一定数の出力ラインを有し、各出力ラインをソースラインと接続して各画素に電圧を出力するソースドライバと、ゲートドライバおよびソースドライバによる出力を制御することにより画像表示を実現させる制御部とを備え、第１方向を向く画素列を構成する各画素が、所定画素数毎に、当該画素列を挟む両側のソースラインへ交互に接続する配線パターン（ジグザグパターンの一種）を有する液晶表示装置であって、液晶セルにおけるソースラインの総数が、ソースドライバの出力ラインの総数よりも１本多く構成されており、液晶セルにおける最も外側のソースラインは、近隣のソースラインが接続するソースドライバの出力ラインに対して接続され、上記制御部は、上記最も外側のソースラインおよび上記近隣のソースラインが接続する画素列を含む領域に黒表示を実行させる構成としてある。
【０００９】
当該構成によれば、ソースドライバの出力ライン総数を超える１本のソースライン（最も外側のソースライン）については、敢えて独自にコントロールしようとするのではなく、近隣のソースラインとともに共通の出力ラインに接続させ、当該近隣のソースラインに与えられる電位と同じ電位に保つ。そして、上記最も外側のソースラインおよび上記近隣のソースラインが接続する画素列を含む領域を黒表示することで、ユーザにとっては違和感の無い（全ての画素列を非黒表示した場合と比べて殆ど違いが判らない）画像を提供することができる。
【図面の簡単な説明】
【００１０】
【図１】液晶表示装置の概略構成を示すブロック図である。
【図２】液晶セルにおける画素や配線パターンの配置態様を簡易的に示す図である。
【図３】最も外側のソースラインに関する結線態様を示す図である。
【図４】最端画素領域が黒表示される様子を説明する図である。
【発明を実施するための形態】
【００１１】
本発明の他の実施形態として、上記画素列は、各々が複数の要素色のいずれかの表示に対応しており、上記黒表示は、上記最も外側のソースラインが接続する画素列を含み、対応する要素色が異なる複数の画素列が連続して形成された単位領域において実行され、上記最も外側のソースラインは、上記黒表示が実行される単位領域を構成する画素列のいずれかに接続する他のソースラインが接続するソースドライバの出力ラインに、接続される構成としてもよい。
また、本発明の他の実施形態として、上記液晶セルの画素は、各々がアクティブ素子のソース電極をソースラインに接続し且つアクティブ素子のゲート電極をゲートラインに接続し、各々がＲＧＢの要素色のいずれかの表示に対応したサブピクセルであり、上記ゲートドライバは、各出力ラインをゲートラインと接続して各サブピクセルのアクティブ素子のゲート電極に電圧を出力し、上記ソースドライバは、各出力ラインをソースラインと接続して各サブピクセルのアクティブ素子のソース電極に電圧を出力し、第１方向を向きＲＧＢのいずれか一つの要素色に対応したサブピクセルの列を構成する各サブピクセルが１つずつ、当該列を挟む両側のソースラインへ交互に接続する配線パターンを有し、液晶セルにおける最も外側のソースラインは、隣のソースラインが接続するソースドライバの出力ラインに対して接続され、上記制御部は、上記最も外側のソースラインおよび上記隣のソースラインが接続するサブピクセルの列と、当該列と第２方向において連続し且つ当該列が対応する要素色を除くＲＧＢにおける２色に対応するサブピクセルの２列からなる領域に、黒表示を実行させる構成としてもよい。
【００１２】
以下、図面を参照しながら本発明の実施形態を説明する。
図１は、本実施形態にかかる液晶表示装置１０の概略構成をブロック図により示している。液晶表示装置１０は、放送信号の受信機能（チューナ）を備えたテレビジョンであってもよいし、それ自体では受信機能を持たない液晶モニタであってもよい。あるいは、液晶表示装置１０は、ある電気製品の一部として組み込まれたものであってもよい。液晶表示装置１０は、システムオンチップ（ＳｏＣ）１１、タイミングコントローラ（Ｔ‐ＣＯＮ）１２、ソースドライバ１３、ゲートドライバ１４、液晶セル１５等を備える。
【００１３】
ＳｏＣ１１は、液晶表示装置１０全体を制御するためのワンチップ化された集積回路であり、ＣＰＵや各種メモリー（ＲＯＭやＲＡＭ等）を搭載する。ＳｏＣ１１は制御部の一例に該当する。ＳｏＣ１１は、不図示のチューナや外部入力端子を介して放送信号や映像信号を入力し、放送信号に対してデコードを行い映像信号を抽出したり、入力あるいは抽出した映像信号に対して所定の補正や画質調整を実行し、映像信号をＴ‐ＣＯＮ１２へ出力する。Ｔ‐ＣＯＮ１２は、入力した映像信号をフレームメモリ（図示せず）に一時的に保存しつつ、当該保存した信号に基づいて所定のタイミングでソースドライバ１３およびゲートドライバ１４を制御する。Ｔ‐ＣＯＮ１２も、制御部の一例に該当する。ＳｏＣ１１からＴ‐ＣＯＮ１２への信号の伝達は、例えば、ＬＶＤＳ（Low Voltage Differencial Signaling）の通信規格によりなされ、Ｔ‐ＣＯＮ１２からソースドライバ１３、ゲートドライバ１４への信号の伝達は、例えば、Ｍｉｎｉ‐ＬＶＤＳ（Low Voltage Differencial Signaling）の通信規格によりなされる。
【００１４】
液晶セル１５は、一般的に知られているように、２枚のガラスの間に液晶を挟み、液晶を挟んで対向する電極（画素電極‐共通電極）間に電圧を印加して、背面に配置されたバックライトからの光の透過率を変え、その光をＲＧＢのカラーフィルタに通すことにより色の表現を行うアクティブマトリクス方式の装置である。一方のガラス上には、ソースラインとゲートライン（走査線）を格子状に配置するとともに、画素毎にアクティブ素子としてのＴＦＴを搭載している。
【００１５】
図２は、液晶セル１５における画素や配線パターンの配置態様を簡易的に示した図である。液晶セル１５は、一例として、互いに直交するＸ，Ｙ方向で定義される平面において、Ｙ方向を向いてＸ方向に並ぶ複数のソースラインＳ０００１〜Ｓ５７６１（計５７６１本）と、Ｘ方向を向いてＹ方向に並ぶ複数のゲートラインＧ０００１〜Ｇ１０８０（計１０８０本）とを備える。Ｙ方向は第１方向に該当し、Ｘ方向は第２方向に該当する。また、液晶セル１５は、５７６０×１０８０（Ｘ方向×Ｙ方向）個の画素を有し、各画素は複数の要素色（ここではＲＧＢ）のいずれか一色の表示に対応している。なお、要素色は、ＲＧＢの３色に限られず、例えばイエロー（Ｙ）を加えたＲＧＢＹの４色であってもよい。以下では、このような画素をサブピクセル（副画素）と呼ぶ。また、Ｘ方向に並ぶ要素色数分のサブピクセル（要素色がＲＧＢであれば、Ｒのサブピクセル、Ｇのサブピクセル、Ｂのサブピクセル）を併せた領域を一つの画素と呼んでもよい。
【００１６】
一つ一つのサブピクセルにおいては、ＴＦＴ１７および画素電極１６が配設されている。ＴＦＴ１７は、ドレイン電極を介して画素電極１６と接続し、ゲート電極１７ｇを介していずれかのゲートラインに接続し、ソース電極１７ｓを介していずれかのソースラインと接続している。液晶表示装置１０は、図１に示すように複数枚のゲートドライバ１４を備えており、各ゲートドライバ１４は、一定数の出力ラインを有する。各ゲートドライバ１４は、出力ラインと液晶セル１５側のゲートラインＧ０００１〜Ｇ１０８０とを一対一で接続している。また、液晶表示装置１０は、図１に示すように複数枚のソースドライバ１３を備えており、各ソースドライバ１３は、一定数の出力ライン１３ａを有する。各ソースドライバ１３は、出力ライン１３ａと液晶セル１５側のソースラインＳ０００１〜Ｓ５７６０とを一対一で接続している。ここで、液晶表示装置１０においては、個々のソースドライバ１３は７２０本の出力ライン１３ａを有しており、計８枚のソースドライバ１３（出力ライン総数が７２０×８＝５７６０）を用いて、液晶セル１５側のソースラインＳ０００１〜Ｓ５７６０と接続している。
【００１７】
各ゲートドライバ１４は、Ｔ‐ＣＯＮ１２によって制御され、各サブピクセルのＴＦＴ１７をオンさせるために、ゲートラインＧ０００１〜Ｇ１０８０の順にパルス状の電圧を各ゲートラインに出力する。各ソースドライバ１３は、Ｔ‐ＣＯＮ１２からサブピクセル毎の色データ（６ビットのデジタルデータ）を受け取り、オン状態となったＴＦＴ１７を通じて画素電極１６に供給するための印加電圧を生成し、各ソースラインに出力する。この印加電圧のレベルは、上記色データの階調値（６４階調）に応じた値となり、各サブピクセルにおける光の透過率は、この印加電圧に応じて変わる。このような構成により液晶セル１５の各サブピクセルが駆動されて、液晶表示装置１０による画像表示が実現される。むろん上述した構成以外にも、液晶表示装置１０は、電源回路や音声回路等、液晶テレビジョンや液晶モニタとして備え得る、公知の構成を適宜備えることができる。
【００１８】
図２から判るように、液晶セル１５は、Ｙ方向を向く画素列（サブピクセルの列）を構成する各画素（サブピクセル）が、所定数（１以上の整数）毎に、当該列を挟む両側のソースラインへ交互に接続する配線パターン（ジグザグパターン）を採用している。ここで、（Ｘ，Ｙ）平面における画素電極１６の座標位置が（３，１）で特定されるＢのサブピクセル（図２参照）を含む、Ｙ方向を向くＢのサブピクセルの列を例に説明をする。当該Ｂのサブピクセルの列において一番上の座標位置（３，１）のサブピクセルのＴＦＴ１７のソース電極１７ｓは、当該列を挟むソースラインＳ０００３，Ｓ０００４のうちソースラインＳ０００３に接続し、上から２番目の座標位置（３，２）のサブピクセルのＴＦＴ１７のソース電極はソースラインＳ０００４に接続し、上から３番目の座標位置（３，３）のサブピクセルのＴＦＴ１７のソース電極はソースラインＳ０００３に接続し…、というように、サブピクセルの位置がＹ方向において一つ変化する毎に、接続先のソースラインが左右で交互に変る。このようなジグザグパターンによるサブピクセルとソースラインとの接続態様は、Ｙ方向を向くサブピクセルの列の全てにおいて採用されている。
【００１９】
上記ジグザグパターンを採用した結果として、液晶セル１５におけるソースラインの数は、液晶セル１５が有するＸ方向のサブピクセル数（５７６０）よりも１つ多い５７６１本となる。また、液晶セル１５におけるソースラインの数は、上述した８枚のソースドライバ１３による出力ライン１３ａの総数（５７６０）よりも１つ多くなる。そのため、上述した８枚のソースドライバ１３と液晶セル１５の各ソースラインとを単純に接続しただけでは、液晶セル１５における最も外側（Ｘ方向の両端のうちの所定の一方の側）のソースラインＳ５７６１が余ってしまう（接続する出力ライン１３ａが存在しない）。このような状況において本実施形態は、図３（および図１）に示すように、ソースラインＳ５７６１は、隣のソースラインＳ５７６０が接続するソースドライバ１３の出力ライン１３ａに対して接続される。ソースラインＳ５７６０が接続するソースドライバ１３とは、ソースラインＳ５０４１〜Ｓ５７６０と接続する最も外側のソースドライバ１３‐８であり（図１参照）、このソースドライバ１３‐８が有する最も外側の出力ライン１３ａ（ソースラインＳ５７６０が接続する出力ライン１３ａ）に、ソースラインＳ５７６１を結線Ｌにより接続（ショート）する。
【００２０】
このように結線ＬにてソースラインＳ５７６０およびＳ５７６１を同じ出力ライン１３ａに接続した状況において、本実施形態では、液晶セル１５への画像表示時に、ソースラインＳ５７６０およびＳ５７６１が接続するサブピクセルの列（液晶セル１５において最も外側のＢのサブピクセルの列）を含み、対応する要素色が異なる複数のサブピクセルの列が連続して形成された単位領域に黒表示を実行させる。より具体的には、上記最も外側のＢのサブピクセルの列と、当該サブピクセルの列とＸ方向において連続し且つ当該サブピクセルの列が対応する色（Ｂ）を除くＲＧＢにおける２色（Ｒ，Ｇ）に対応するサブピクセルの２列（上記最も外側のＢのサブピクセルの列の隣に位置するＹ方向を向くＧのサブピクセルの列と、このＧのサブピクセルの列の隣に位置するＹ方向を向くＲのサブピクセルの列）からなる単位領域（便宜上、最端画素領域と呼ぶ。）に、黒表示を実行させる。
【００２１】
具体的には、ＳｏＣ１１は、Ｔ‐ＣＯＮ１２へ出力する映像信号に対して、最端画素領域の色を強制的に黒に変換する処理を実行した上で、映像信号を出力する。つまり、ＳｏＣ１１が、黒表示を実現させるための制御部として機能する。あるいは、Ｔ‐ＣＯＮ１２がＳｏＣ１１から入力した映像信号に対して、最端画素領域の色を強制的に黒に変換して映像信号を加工し、当該加工後の映像に基づいて ソースドライバ１３およびゲートドライバ１４を制御する。つまり、Ｔ‐ＣＯＮ１２が、黒表示を実現させるための制御部として機能するとしてもよい。
【００２２】
図４は、最端画素領域が黒表示される様子を説明する図である。図４において鎖線で囲った範囲が最端画素領域である。上記制御部による処理の結果、ソースドライバ１３（１３‐８）は、その一部の出力ライン１３ａを介して、最端画素領域を構成するサブピクセルに対し最小階調（黒）を実現するための印加電圧を生成して出力する。その結果、最端画素領域を構成する全てのサブピクセルにおいてバックライトの光を透過しない状態、すなわち黒表示が実現される。なお、ソースラインＳ５７６１は本来対応する出力ライン１３ａがソースドライバ１３（１３‐８）側に無いが、上述したように結線Ｌにて同じ出力ライン１３ａにソースラインＳ５７６０およびＳ５７６１が並列接続されているため、ソースラインＳ５７６１に接続された各サブピクセルは、ソースラインＳ５７６０に接続された各サブピクセルと同電位となり、共に無透過となる。最端画素領域は、液晶セル１５のＸ方向における最縁の、Ｙ方向を向くサブピクセル列３つ分に過ぎない非常に細い領域であるため、この領域が黒表示されていても、ユーザとしては、この領域が黒表示されていない場合との違いを殆ど認識しない。つまり、ユーザに違和感を与えることは無い。むろん、最端画素領域以外の液晶セル１５の表示領域においては、映像信号に基づく通常の表示を行なう。
【００２３】
なお、ソースラインＳ５７６１が結線Ｌにより接続される先は必ずしも隣のソースラインＳ５７６０が接続するソースドライバ１３の出力ライン１３ａに限る必要はなく、“近隣”のソースラインが接続するソースドライバ１３の出力ライン１３ａであってもよい。ただしその場合でも、ソースラインＳ５７６１は、上記黒表示が実行される単位領域（最端画素領域）を構成するサブピクセルの列のいずれかに接続する他のソースライン（ソースラインＳ５７５８，Ｓ５７５９，Ｓ５７６０）のいずれか一つが接続するソースドライバ１３（１３‐８）の出力ライン１３ａに、結線Ｌにより接続される。つまり、ソースラインＳ５７６１の近隣のソースラインと言った場合、ソースラインＳ５７５８，Ｓ５７５９，Ｓ５７６０が含まれる。ただし、ソースラインＳ５７５８は最端画素領域ではないサブピクセルの列とも接続しているため、より好ましくは、ソースラインＳ５７６１の近隣のソースラインとは、ソースラインＳ５７５９，Ｓ５７６０を意味する。
【００２４】
このように本実施形態によれば、ジグザグパターンを採用した結果、ソースドライバ１３の出力ライン１３ａの総数よりも液晶セル１５におけるソースラインが１本多い構成において、最も外側のソースラインＳ５７６１については、敢えて独自にコントロールしようとするのではなく、近隣のソースラインとともに共通の出力ライン１３ａに接続させ、上記最も外側のソースラインＳ５７６１および上記近隣のソースラインが接続するサブピクセル列を含む領域を黒表示する。そのため、異なるソースライン数にも対応できるように出力チャンネル数を切替可能なソースドライバをわざわざ開発して一枚搭載する必要もなく、迅速に且つより低いコストにて、ユーザにとって違和感の無い画像表示を実現する液晶表示装置１０を製造し提供することが可能となった。
【符号の説明】
【００２５】
１０…液晶表示装置、１１…ＳｏＣ、１２…Ｔ‐ＣＯＮ、１３，１３‐８…ソースドライバ、１３ａ…出力ライン、１４…ゲートドライバ、１５…液晶セル、１６…画素電極、１７…ＴＦＴ、１７ｓ…ソース電極、１７ｇ…ゲート電極
【技術分野】
【０００１】
本発明は、液晶表示装置に関する。
【背景技術】
【０００２】
画面内の画素列を構成する各画素のソース電極に対して、１本のソースラインから駆動電圧を供給するのではなく、当該画素列を挟む両側のソースラインから交互に、当該画素列を構成する各画素へ駆動電圧を供給する配線パターン（以下では、適宜“ジグザグパターン”と呼ぶ。）を採用した液晶セルが存在する。
【０００３】
例として、フルＨＤ（Full High Definition）に対応した表示パネルであって、１９２０×１０８０個の画素を有し（各画素は赤（Ｒ）、緑（Ｇ）、青（Ｂ）に対応した３個のサブピクセルを有する）、５７６０（１９２０×３）本のデータライン（ソースライン）が垂直表示線として必要とされ、さらに追加の５７６１本目のデータラインを有することで、フレーム反転表示パネルを実現する構成が知られている（特許文献１参照）。
【先行技術文献】
【特許文献】
【０００４】
【特許文献１】特開２００９‐１２２６７９号公報
【発明の概要】
【発明が解決しようとする課題】
【０００５】
液晶セルのソースラインに対しては、各画素が備えるＴＦＴ（Thin Film Transistor）等のアクティブ素子のソース電極を駆動するための電圧を供給するソースドライバが接続される。ここで、一つあたりのソースドライバが備える出力ライン（出力チャンネル）数は一定数（例えば７２０本）であり、このようなソースドライバを液晶表示装置において複数枚（例えば８枚）搭載することで、所定数（例えば５７６０本）のソースラインを備える液晶セルを駆動させることができる。しかしながら、上述したようなジグザグパターンを採用する液晶セルにおいては、ジグザグパターンを採用しない場合と比較して、ソースラインが多くなる。そのため、これまで液晶表示装置に搭載されていたソースドライバの出力ラインの総数では、当該ジグザグパターンを採用する液晶セルにおけるソースライン数に満たない。
【０００６】
このような場合、複数枚あるソースドライバのうち一枚については、上記一定数の他に、上記一定数よりも多い数のソースラインにも対応できるように出力チャンネル数を切替可能な機能を持たせることで、対処しなければならなかった。しかし、製品に搭載する一枚のソースドライバについてそのような切替機能を持たせるには、多くの開発期間と費用を要し、製品開発・製造における迅速化および低コスト化という要求に応え難い。
【０００７】
本発明は上記課題を解決するためになされたものであり、ジグザグパターンを採用する場合に、製品開発・製造における迅速化および低コスト化に貢献し、かつユーザにとって違和感の無い画像表示を実現することが可能な液晶表示装置を提供する。
【課題を解決するための手段】
【０００８】
本発明の態様の一つは、第１方向を向いて当該第１方向に直交する第２方向に沿って並ぶ複数のソースラインと、第２方向を向いて第１方向に沿って並ぶ複数のゲートラインと、第１方向および第２方向に配列され各々がソースラインおよびゲートラインに接続する複数の画素とを有する液晶セルと、一定数の出力ラインを有し、各出力ラインをゲートラインと接続して各画素に電圧を出力するゲートドライバと、一定数の出力ラインを有し、各出力ラインをソースラインと接続して各画素に電圧を出力するソースドライバと、ゲートドライバおよびソースドライバによる出力を制御することにより画像表示を実現させる制御部とを備え、第１方向を向く画素列を構成する各画素が、所定画素数毎に、当該画素列を挟む両側のソースラインへ交互に接続する配線パターン（ジグザグパターンの一種）を有する液晶表示装置であって、液晶セルにおけるソースラインの総数が、ソースドライバの出力ラインの総数よりも１本多く構成されており、液晶セルにおける最も外側のソースラインは、近隣のソースラインが接続するソースドライバの出力ラインに対して接続され、上記制御部は、上記最も外側のソースラインおよび上記近隣のソースラインが接続する画素列を含む領域に黒表示を実行させる構成としてある。
【０００９】
当該構成によれば、ソースドライバの出力ライン総数を超える１本のソースライン（最も外側のソースライン）については、敢えて独自にコントロールしようとするのではなく、近隣のソースラインとともに共通の出力ラインに接続させ、当該近隣のソースラインに与えられる電位と同じ電位に保つ。そして、上記最も外側のソースラインおよび上記近隣のソースラインが接続する画素列を含む領域を黒表示することで、ユーザにとっては違和感の無い（全ての画素列を非黒表示した場合と比べて殆ど違いが判らない）画像を提供することができる。
【図面の簡単な説明】
【００１０】
【図１】液晶表示装置の概略構成を示すブロック図である。
【図２】液晶セルにおける画素や配線パターンの配置態様を簡易的に示す図である。
【図３】最も外側のソースラインに関する結線態様を示す図である。
【図４】最端画素領域が黒表示される様子を説明する図である。
【発明を実施するための形態】
【００１１】
本発明の他の実施形態として、上記画素列は、各々が複数の要素色のいずれかの表示に対応しており、上記黒表示は、上記最も外側のソースラインが接続する画素列を含み、対応する要素色が異なる複数の画素列が連続して形成された単位領域において実行され、上記最も外側のソースラインは、上記黒表示が実行される単位領域を構成する画素列のいずれかに接続する他のソースラインが接続するソースドライバの出力ラインに、接続される構成としてもよい。
また、本発明の他の実施形態として、上記液晶セルの画素は、各々がアクティブ素子のソース電極をソースラインに接続し且つアクティブ素子のゲート電極をゲートラインに接続し、各々がＲＧＢの要素色のいずれかの表示に対応したサブピクセルであり、上記ゲートドライバは、各出力ラインをゲートラインと接続して各サブピクセルのアクティブ素子のゲート電極に電圧を出力し、上記ソースドライバは、各出力ラインをソースラインと接続して各サブピクセルのアクティブ素子のソース電極に電圧を出力し、第１方向を向きＲＧＢのいずれか一つの要素色に対応したサブピクセルの列を構成する各サブピクセルが１つずつ、当該列を挟む両側のソースラインへ交互に接続する配線パターンを有し、液晶セルにおける最も外側のソースラインは、隣のソースラインが接続するソースドライバの出力ラインに対して接続され、上記制御部は、上記最も外側のソースラインおよび上記隣のソースラインが接続するサブピクセルの列と、当該列と第２方向において連続し且つ当該列が対応する要素色を除くＲＧＢにおける２色に対応するサブピクセルの２列からなる領域に、黒表示を実行させる構成としてもよい。
【００１２】
以下、図面を参照しながら本発明の実施形態を説明する。
図１は、本実施形態にかかる液晶表示装置１０の概略構成をブロック図により示している。液晶表示装置１０は、放送信号の受信機能（チューナ）を備えたテレビジョンであってもよいし、それ自体では受信機能を持たない液晶モニタであってもよい。あるいは、液晶表示装置１０は、ある電気製品の一部として組み込まれたものであってもよい。液晶表示装置１０は、システムオンチップ（ＳｏＣ）１１、タイミングコントローラ（Ｔ‐ＣＯＮ）１２、ソースドライバ１３、ゲートドライバ１４、液晶セル１５等を備える。
【００１３】
ＳｏＣ１１は、液晶表示装置１０全体を制御するためのワンチップ化された集積回路であり、ＣＰＵや各種メモリー（ＲＯＭやＲＡＭ等）を搭載する。ＳｏＣ１１は制御部の一例に該当する。ＳｏＣ１１は、不図示のチューナや外部入力端子を介して放送信号や映像信号を入力し、放送信号に対してデコードを行い映像信号を抽出したり、入力あるいは抽出した映像信号に対して所定の補正や画質調整を実行し、映像信号をＴ‐ＣＯＮ１２へ出力する。Ｔ‐ＣＯＮ１２は、入力した映像信号をフレームメモリ（図示せず）に一時的に保存しつつ、当該保存した信号に基づいて所定のタイミングでソースドライバ１３およびゲートドライバ１４を制御する。Ｔ‐ＣＯＮ１２も、制御部の一例に該当する。ＳｏＣ１１からＴ‐ＣＯＮ１２への信号の伝達は、例えば、ＬＶＤＳ（Low Voltage Differencial Signaling）の通信規格によりなされ、Ｔ‐ＣＯＮ１２からソースドライバ１３、ゲートドライバ１４への信号の伝達は、例えば、Ｍｉｎｉ‐ＬＶＤＳ（Low Voltage Differencial Signaling）の通信規格によりなされる。
【００１４】
液晶セル１５は、一般的に知られているように、２枚のガラスの間に液晶を挟み、液晶を挟んで対向する電極（画素電極‐共通電極）間に電圧を印加して、背面に配置されたバックライトからの光の透過率を変え、その光をＲＧＢのカラーフィルタに通すことにより色の表現を行うアクティブマトリクス方式の装置である。一方のガラス上には、ソースラインとゲートライン（走査線）を格子状に配置するとともに、画素毎にアクティブ素子としてのＴＦＴを搭載している。
【００１５】
図２は、液晶セル１５における画素や配線パターンの配置態様を簡易的に示した図である。液晶セル１５は、一例として、互いに直交するＸ，Ｙ方向で定義される平面において、Ｙ方向を向いてＸ方向に並ぶ複数のソースラインＳ０００１〜Ｓ５７６１（計５７６１本）と、Ｘ方向を向いてＹ方向に並ぶ複数のゲートラインＧ０００１〜Ｇ１０８０（計１０８０本）とを備える。Ｙ方向は第１方向に該当し、Ｘ方向は第２方向に該当する。また、液晶セル１５は、５７６０×１０８０（Ｘ方向×Ｙ方向）個の画素を有し、各画素は複数の要素色（ここではＲＧＢ）のいずれか一色の表示に対応している。なお、要素色は、ＲＧＢの３色に限られず、例えばイエロー（Ｙ）を加えたＲＧＢＹの４色であってもよい。以下では、このような画素をサブピクセル（副画素）と呼ぶ。また、Ｘ方向に並ぶ要素色数分のサブピクセル（要素色がＲＧＢであれば、Ｒのサブピクセル、Ｇのサブピクセル、Ｂのサブピクセル）を併せた領域を一つの画素と呼んでもよい。
【００１６】
一つ一つのサブピクセルにおいては、ＴＦＴ１７および画素電極１６が配設されている。ＴＦＴ１７は、ドレイン電極を介して画素電極１６と接続し、ゲート電極１７ｇを介していずれかのゲートラインに接続し、ソース電極１７ｓを介していずれかのソースラインと接続している。液晶表示装置１０は、図１に示すように複数枚のゲートドライバ１４を備えており、各ゲートドライバ１４は、一定数の出力ラインを有する。各ゲートドライバ１４は、出力ラインと液晶セル１５側のゲートラインＧ０００１〜Ｇ１０８０とを一対一で接続している。また、液晶表示装置１０は、図１に示すように複数枚のソースドライバ１３を備えており、各ソースドライバ１３は、一定数の出力ライン１３ａを有する。各ソースドライバ１３は、出力ライン１３ａと液晶セル１５側のソースラインＳ０００１〜Ｓ５７６０とを一対一で接続している。ここで、液晶表示装置１０においては、個々のソースドライバ１３は７２０本の出力ライン１３ａを有しており、計８枚のソースドライバ１３（出力ライン総数が７２０×８＝５７６０）を用いて、液晶セル１５側のソースラインＳ０００１〜Ｓ５７６０と接続している。
【００１７】
各ゲートドライバ１４は、Ｔ‐ＣＯＮ１２によって制御され、各サブピクセルのＴＦＴ１７をオンさせるために、ゲートラインＧ０００１〜Ｇ１０８０の順にパルス状の電圧を各ゲートラインに出力する。各ソースドライバ１３は、Ｔ‐ＣＯＮ１２からサブピクセル毎の色データ（６ビットのデジタルデータ）を受け取り、オン状態となったＴＦＴ１７を通じて画素電極１６に供給するための印加電圧を生成し、各ソースラインに出力する。この印加電圧のレベルは、上記色データの階調値（６４階調）に応じた値となり、各サブピクセルにおける光の透過率は、この印加電圧に応じて変わる。このような構成により液晶セル１５の各サブピクセルが駆動されて、液晶表示装置１０による画像表示が実現される。むろん上述した構成以外にも、液晶表示装置１０は、電源回路や音声回路等、液晶テレビジョンや液晶モニタとして備え得る、公知の構成を適宜備えることができる。
【００１８】
図２から判るように、液晶セル１５は、Ｙ方向を向く画素列（サブピクセルの列）を構成する各画素（サブピクセル）が、所定数（１以上の整数）毎に、当該列を挟む両側のソースラインへ交互に接続する配線パターン（ジグザグパターン）を採用している。ここで、（Ｘ，Ｙ）平面における画素電極１６の座標位置が（３，１）で特定されるＢのサブピクセル（図２参照）を含む、Ｙ方向を向くＢのサブピクセルの列を例に説明をする。当該Ｂのサブピクセルの列において一番上の座標位置（３，１）のサブピクセルのＴＦＴ１７のソース電極１７ｓは、当該列を挟むソースラインＳ０００３，Ｓ０００４のうちソースラインＳ０００３に接続し、上から２番目の座標位置（３，２）のサブピクセルのＴＦＴ１７のソース電極はソースラインＳ０００４に接続し、上から３番目の座標位置（３，３）のサブピクセルのＴＦＴ１７のソース電極はソースラインＳ０００３に接続し…、というように、サブピクセルの位置がＹ方向において一つ変化する毎に、接続先のソースラインが左右で交互に変る。このようなジグザグパターンによるサブピクセルとソースラインとの接続態様は、Ｙ方向を向くサブピクセルの列の全てにおいて採用されている。
【００１９】
上記ジグザグパターンを採用した結果として、液晶セル１５におけるソースラインの数は、液晶セル１５が有するＸ方向のサブピクセル数（５７６０）よりも１つ多い５７６１本となる。また、液晶セル１５におけるソースラインの数は、上述した８枚のソースドライバ１３による出力ライン１３ａの総数（５７６０）よりも１つ多くなる。そのため、上述した８枚のソースドライバ１３と液晶セル１５の各ソースラインとを単純に接続しただけでは、液晶セル１５における最も外側（Ｘ方向の両端のうちの所定の一方の側）のソースラインＳ５７６１が余ってしまう（接続する出力ライン１３ａが存在しない）。このような状況において本実施形態は、図３（および図１）に示すように、ソースラインＳ５７６１は、隣のソースラインＳ５７６０が接続するソースドライバ１３の出力ライン１３ａに対して接続される。ソースラインＳ５７６０が接続するソースドライバ１３とは、ソースラインＳ５０４１〜Ｓ５７６０と接続する最も外側のソースドライバ１３‐８であり（図１参照）、このソースドライバ１３‐８が有する最も外側の出力ライン１３ａ（ソースラインＳ５７６０が接続する出力ライン１３ａ）に、ソースラインＳ５７６１を結線Ｌにより接続（ショート）する。
【００２０】
このように結線ＬにてソースラインＳ５７６０およびＳ５７６１を同じ出力ライン１３ａに接続した状況において、本実施形態では、液晶セル１５への画像表示時に、ソースラインＳ５７６０およびＳ５７６１が接続するサブピクセルの列（液晶セル１５において最も外側のＢのサブピクセルの列）を含み、対応する要素色が異なる複数のサブピクセルの列が連続して形成された単位領域に黒表示を実行させる。より具体的には、上記最も外側のＢのサブピクセルの列と、当該サブピクセルの列とＸ方向において連続し且つ当該サブピクセルの列が対応する色（Ｂ）を除くＲＧＢにおける２色（Ｒ，Ｇ）に対応するサブピクセルの２列（上記最も外側のＢのサブピクセルの列の隣に位置するＹ方向を向くＧのサブピクセルの列と、このＧのサブピクセルの列の隣に位置するＹ方向を向くＲのサブピクセルの列）からなる単位領域（便宜上、最端画素領域と呼ぶ。）に、黒表示を実行させる。
【００２１】
具体的には、ＳｏＣ１１は、Ｔ‐ＣＯＮ１２へ出力する映像信号に対して、最端画素領域の色を強制的に黒に変換する処理を実行した上で、映像信号を出力する。つまり、ＳｏＣ１１が、黒表示を実現させるための制御部として機能する。あるいは、Ｔ‐ＣＯＮ１２がＳｏＣ１１から入力した映像信号に対して、最端画素領域の色を強制的に黒に変換して映像信号を加工し、当該加工後の映像に基づいて ソースドライバ１３およびゲートドライバ１４を制御する。つまり、Ｔ‐ＣＯＮ１２が、黒表示を実現させるための制御部として機能するとしてもよい。
【００２２】
図４は、最端画素領域が黒表示される様子を説明する図である。図４において鎖線で囲った範囲が最端画素領域である。上記制御部による処理の結果、ソースドライバ１３（１３‐８）は、その一部の出力ライン１３ａを介して、最端画素領域を構成するサブピクセルに対し最小階調（黒）を実現するための印加電圧を生成して出力する。その結果、最端画素領域を構成する全てのサブピクセルにおいてバックライトの光を透過しない状態、すなわち黒表示が実現される。なお、ソースラインＳ５７６１は本来対応する出力ライン１３ａがソースドライバ１３（１３‐８）側に無いが、上述したように結線Ｌにて同じ出力ライン１３ａにソースラインＳ５７６０およびＳ５７６１が並列接続されているため、ソースラインＳ５７６１に接続された各サブピクセルは、ソースラインＳ５７６０に接続された各サブピクセルと同電位となり、共に無透過となる。最端画素領域は、液晶セル１５のＸ方向における最縁の、Ｙ方向を向くサブピクセル列３つ分に過ぎない非常に細い領域であるため、この領域が黒表示されていても、ユーザとしては、この領域が黒表示されていない場合との違いを殆ど認識しない。つまり、ユーザに違和感を与えることは無い。むろん、最端画素領域以外の液晶セル１５の表示領域においては、映像信号に基づく通常の表示を行なう。
【００２３】
なお、ソースラインＳ５７６１が結線Ｌにより接続される先は必ずしも隣のソースラインＳ５７６０が接続するソースドライバ１３の出力ライン１３ａに限る必要はなく、“近隣”のソースラインが接続するソースドライバ１３の出力ライン１３ａであってもよい。ただしその場合でも、ソースラインＳ５７６１は、上記黒表示が実行される単位領域（最端画素領域）を構成するサブピクセルの列のいずれかに接続する他のソースライン（ソースラインＳ５７５８，Ｓ５７５９，Ｓ５７６０）のいずれか一つが接続するソースドライバ１３（１３‐８）の出力ライン１３ａに、結線Ｌにより接続される。つまり、ソースラインＳ５７６１の近隣のソースラインと言った場合、ソースラインＳ５７５８，Ｓ５７５９，Ｓ５７６０が含まれる。ただし、ソースラインＳ５７５８は最端画素領域ではないサブピクセルの列とも接続しているため、より好ましくは、ソースラインＳ５７６１の近隣のソースラインとは、ソースラインＳ５７５９，Ｓ５７６０を意味する。
【００２４】
このように本実施形態によれば、ジグザグパターンを採用した結果、ソースドライバ１３の出力ライン１３ａの総数よりも液晶セル１５におけるソースラインが１本多い構成において、最も外側のソースラインＳ５７６１については、敢えて独自にコントロールしようとするのではなく、近隣のソースラインとともに共通の出力ライン１３ａに接続させ、上記最も外側のソースラインＳ５７６１および上記近隣のソースラインが接続するサブピクセル列を含む領域を黒表示する。そのため、異なるソースライン数にも対応できるように出力チャンネル数を切替可能なソースドライバをわざわざ開発して一枚搭載する必要もなく、迅速に且つより低いコストにて、ユーザにとって違和感の無い画像表示を実現する液晶表示装置１０を製造し提供することが可能となった。
【符号の説明】
【００２５】
１０…液晶表示装置、１１…ＳｏＣ、１２…Ｔ‐ＣＯＮ、１３，１３‐８…ソースドライバ、１３ａ…出力ライン、１４…ゲートドライバ、１５…液晶セル、１６…画素電極、１７…ＴＦＴ、１７ｓ…ソース電極、１７ｇ…ゲート電極
【特許請求の範囲】
【請求項１】
第１方向を向いて当該第１方向に直交する第２方向に沿って並ぶ複数のソースラインと、第２方向を向いて第１方向に沿って並ぶ複数のゲートラインと、第１方向および第２方向に配列され各々がソースラインおよびゲートラインに接続する複数の画素とを有する液晶セルと、
一定数の出力ラインを有し、各出力ラインをゲートラインと接続して各画素に電圧を出力するゲートドライバと、
一定数の出力ラインを有し、各出力ラインをソースラインと接続して各画素に電圧を出力するソースドライバと、
ゲートドライバおよびソースドライバによる出力を制御することにより画像表示を実現させる制御部と、を備え、
第１方向を向く画素列を構成する各画素が、所定画素数毎に、当該画素列を挟む両側のソースラインへ交互に接続する配線パターンを有する液晶表示装置であって、
液晶セルにおけるソースラインの総数が、ソースドライバの出力ラインの総数よりも１本多く構成されており、液晶セルにおける最も外側のソースラインは、近隣のソースラインが接続するソースドライバの出力ラインに対して接続され、
上記制御部は、上記最も外側のソースラインおよび上記近隣のソースラインが接続する画素列を含む領域に黒表示を実行させることを特徴とする液晶表示装置。
【請求項２】
上記画素列は、各々が複数の要素色のいずれかの表示に対応しており、
上記黒表示は、上記最も外側のソースラインが接続する画素列を含み、対応する要素色が異なる複数の画素列が連続して形成された単位領域において実行され、
上記最も外側のソースラインは、上記黒表示が実行される単位領域を構成する画素列のいずれかに接続する他のソースラインが接続するソースドライバの出力ラインに、接続されることを特徴とする請求項１に記載の液晶表示装置。
【請求項３】
上記液晶セルの画素は、各々がアクティブ素子のソース電極をソースラインに接続し且つアクティブ素子のゲート電極をゲートラインに接続し、各々が赤、緑、青の要素色のいずれかの表示に対応したサブピクセルであり、
上記ゲートドライバは、各出力ラインをゲートラインと接続して各サブピクセルのアクティブ素子のゲート電極に電圧を出力し、
上記ソースドライバは、各出力ラインをソースラインと接続して各サブピクセルのアクティブ素子のソース電極に電圧を出力し、
第１方向を向き赤、緑、青のいずれか一つの要素色に対応したサブピクセルの列を構成する各サブピクセルが１つずつ、当該列を挟む両側のソースラインへ交互に接続する配線パターンを有し、
液晶セルにおける最も外側のソースラインは、隣のソースラインが接続するソースドライバの出力ラインに対して接続され、
上記制御部は、上記最も外側のソースラインおよび上記隣のソースラインが接続するサブピクセルの列と、当該列と第２方向において連続し且つ当該列が対応する要素色を除く赤、緑、青における２色に対応するサブピクセルの２列からなる領域に、黒表示を実行させることを特徴とする請求項１または請求項２に記載の液晶表示装置。
【請求項１】
第１方向を向いて当該第１方向に直交する第２方向に沿って並ぶ複数のソースラインと、第２方向を向いて第１方向に沿って並ぶ複数のゲートラインと、第１方向および第２方向に配列され各々がソースラインおよびゲートラインに接続する複数の画素とを有する液晶セルと、
一定数の出力ラインを有し、各出力ラインをゲートラインと接続して各画素に電圧を出力するゲートドライバと、
一定数の出力ラインを有し、各出力ラインをソースラインと接続して各画素に電圧を出力するソースドライバと、
ゲートドライバおよびソースドライバによる出力を制御することにより画像表示を実現させる制御部と、を備え、
第１方向を向く画素列を構成する各画素が、所定画素数毎に、当該画素列を挟む両側のソースラインへ交互に接続する配線パターンを有する液晶表示装置であって、
液晶セルにおけるソースラインの総数が、ソースドライバの出力ラインの総数よりも１本多く構成されており、液晶セルにおける最も外側のソースラインは、近隣のソースラインが接続するソースドライバの出力ラインに対して接続され、
上記制御部は、上記最も外側のソースラインおよび上記近隣のソースラインが接続する画素列を含む領域に黒表示を実行させることを特徴とする液晶表示装置。
【請求項２】
上記画素列は、各々が複数の要素色のいずれかの表示に対応しており、
上記黒表示は、上記最も外側のソースラインが接続する画素列を含み、対応する要素色が異なる複数の画素列が連続して形成された単位領域において実行され、
上記最も外側のソースラインは、上記黒表示が実行される単位領域を構成する画素列のいずれかに接続する他のソースラインが接続するソースドライバの出力ラインに、接続されることを特徴とする請求項１に記載の液晶表示装置。
【請求項３】
上記液晶セルの画素は、各々がアクティブ素子のソース電極をソースラインに接続し且つアクティブ素子のゲート電極をゲートラインに接続し、各々が赤、緑、青の要素色のいずれかの表示に対応したサブピクセルであり、
上記ゲートドライバは、各出力ラインをゲートラインと接続して各サブピクセルのアクティブ素子のゲート電極に電圧を出力し、
上記ソースドライバは、各出力ラインをソースラインと接続して各サブピクセルのアクティブ素子のソース電極に電圧を出力し、
第１方向を向き赤、緑、青のいずれか一つの要素色に対応したサブピクセルの列を構成する各サブピクセルが１つずつ、当該列を挟む両側のソースラインへ交互に接続する配線パターンを有し、
液晶セルにおける最も外側のソースラインは、隣のソースラインが接続するソースドライバの出力ラインに対して接続され、
上記制御部は、上記最も外側のソースラインおよび上記隣のソースラインが接続するサブピクセルの列と、当該列と第２方向において連続し且つ当該列が対応する要素色を除く赤、緑、青における２色に対応するサブピクセルの２列からなる領域に、黒表示を実行させることを特徴とする請求項１または請求項２に記載の液晶表示装置。
【図１】
【図２】
【図３】
【図４】
【図２】
【図３】
【図４】
【公開番号】特開２０１３−１０４９８８（Ｐ２０１３−１０４９８８Ａ）
【公開日】平成２５年５月３０日（２０１３．５．３０）
【国際特許分類】
【出願番号】特願２０１１−２４８２６１（Ｐ２０１１−２４８２６１）
【出願日】平成２３年１１月１４日（２０１１．１１．１４）
【出願人】（０００２０１１１３）船井電機株式会社 (7,855)
【Ｆターム（参考）】
【公開日】平成２５年５月３０日（２０１３．５．３０）
【国際特許分類】
【出願日】平成２３年１１月１４日（２０１１．１１．１４）
【出願人】（０００２０１１１３）船井電機株式会社 (7,855)
【Ｆターム（参考）】
[ Back to top ]