溝に横方向第1ゲート及び縦方向第2ゲートを含むスプリットゲート記憶装置
スプリットゲート記憶装置には、第1ゲート誘電体に接触した第1ゲート電極と、第2ゲート誘電体に接触した第2ゲート電極とが含まれる。第1拡散領域は、半導体基板中に画成された溝(108)の一部の下に横たわり、第2拡散領域は、基板(102)の上部を占有する。第1ゲート誘電体(110)は、溝を内張りする。第1及び第2ゲート誘電体の内の1つには、一層の不連続記憶素子(DSE)(120)が含まれ、第1及び第2ゲート電極の内の1つは、少なくとも部分的に溝内に配置される。一事例では、第1ゲート電極は制御ゲートであり、第1誘電体は一層のDSEを含む。他の事例では、第1ゲート電極は選択ゲートであり、第2誘電体は一層のDSEを含む。第2ゲート誘電体は基板の上面全体に横たわる。
【発明の詳細な説明】
【技術分野】
【0001】
本発明は、半導体装置の分野に関し、特に、不揮発性記憶装置に関する。
【背景技術】
【0002】
従来のスプリットゲート記憶装置10を図19に示す。スプリットゲート記憶装置10には、一対のソース/ドレイン領域12−1と12−2との間に直列に配置された第1及び第2ゲート電極16及び18が含まれる。誘電体20は、半導体基板11からゲート電極16及び18を分離する。ゲート電極16の下に横たわる誘電体20には、不揮発性記憶装置の分野で公知なように、情報ビットをプログラミングするための電荷蓄積素子22が含まれる。記憶装置10は、ソース/ドレイン領域12−1と12−2との間のチャネル14が、全く別の第1及び第2ゲート16及び18によって制御されることから、スプリットゲート装置と称する。スプリットゲート記憶装置は、低プログラミング電流でのキャリア注入によって効率的なプログラミングを達成するのに望ましい。注入メカニズムの効率は、第1ゲート電極16(制御ゲートとも称する)の電圧及びソース/ドレイン領域12−1上の電圧によって制御される一方で、プログラミング電流は、第2ゲート電極18によって制御される。相対的に大きな電位を第1ゲート電極16に印加し、また、相対的に小さい電位を第2ゲート電極18に印加することによって、望み通りの低プログラミング電流で適切な注入効率を達成し得る。
【発明の開示】
【発明が解決しようとする課題】
【0003】
スプリットゲート装置10の恩恵は、プログラム可能な不揮発性記憶装置の文脈で明らかであるが、第1及び第2ゲート双方が貴重なウェーハ面積を消費する従来のスプリットゲート装置10の設計は、セル密度に悪影響を及ぼす。セル密度とは、規定された面積に記憶し得る情報の量を意味する。スプリットゲート装置10の有益な特性を呈するが、占有面積が低減され、これによって密度を大きくできるスプリットゲート装置を実現することが望ましい。
【課題を解決するための手段】
【0004】
本発明は、添付の図によって、一例として例示するものであって、これらによって限定されるものではない。図では、同様な参照符号は、同様な要素を示す。
当業者は、図の要素が、簡単明瞭に示されており、必ずしも縮尺通りに描かれていないことを認識されたい。例えば、図の要素には、本発明の実施形態の理解を改善する一助とするために、他の要素と比較して寸法を誇張したものがある。
【0005】
一態様において、半導体ベースの記憶セル及び対応する組立プロセスは、制御ゲート及び選択ゲートを含むスプリットゲート構造を用いる。ウェーハ基板中に画成された溝内において、ゲートの内の一方は、基板上面上で横方向に向かい、他方のゲートは、縦方向に向かう。制御ゲートは、一層の不連続記憶素子(DSE)が含まれる電荷蓄積積層体上に横たわる又はそれに隣接する。幾つかの実施形態において、制御ゲートは、溝内において縦方向に向かい、選択ゲートは、横方向に向かう。他の実施形態において、選択ゲートは、溝において縦方向に向かうゲートであり、制御ゲートは、基板上面上に横たわる横方向に向かうゲートである。幾つかの実施形態において、一層のDSEは、シリコンナノ結晶である。
【発明を実施するための最良の形態】
【0006】
図面を参照すると、図1乃至図12は、一実施形態のスプリットゲート不揮発性記憶装置100を組み立てるためのプロセス中の様々な段階におけるウェーハの一組の部分横断面図を示し、ここで、制御ゲートは溝内において縦方向に向かい、選択ゲートは横方向に向かって基板上面上に横たわる。図13乃至図17は、図3乃至図11に示す処理の代わりに、第2実施形態のスプリットゲート記憶装置200を組み立てるための代替の処理を示し、ここで、選択ゲートは、溝内において縦方向に向かい、制御ゲートは、横方向に向かって基板上面上に横たわる。
【0007】
図1において、誘電体裏地104及びハードマスク106を半導体ウェーハ101の半導体基板102の上面上に形成する。半導体基板は、好適には、不純物が添加された又は不純物が添加されていない単結晶シリコンである。他の実施形態において、半導体基板には、ゲルマニウム等の他の半導体、又はガリウム砒素を含むIII−V半導体合金等の様々な半導体合金を含み得る。
【0008】
一実施形態において、誘電体裏地104は、酸化ケイ素であるが、これは、熱形成(成長)又はCVD(化学蒸着法)を用いて成膜し得る。ハードマスク106は、好適には、基板102を基準にして選択的にエッチングし得る誘電体である。ハードマスク106は、好適には、CVD窒化ケイ素であり、これは、下地半導体の酸化を防止するその能力のために望ましい。ハードマスク層106は、好適には、誘電体裏地140よりかなり厚い。例えば、ハードマスク層106は、一実施例では、100乃至200nm厚の範囲内にあり、他方、誘電体裏地104は、20nm未満である。これらの相対的な寸法は、図面には反映されておらず、図面は縮尺通りではない。
【0009】
次に、図2において、溝108を半導体基板102中に形成する。溝108は、以下の説明から明らかになるように、形成される記憶装置の構造を規定する。溝108の形成には、誘電体裏地104及びハードマスク106の従来のフォトリソグラフィパターン形成が含まれ、裏地104及びハードマスク106を基準にして、半導体材料(例えば、シリコン)を優先的にエッチングするドライエッチングプロセスがこれに続く。この種類のエッチングプロセスは、半導体組み立ての分野では、公知である。例示した実施例において、溝108は、約1:2のアスペクト比を有する。溝108の深さは実施例細目ではあるが、約50nmから300nmの範囲の深さを有する溝は、高密度の記憶アレイを必要とする用途にとっては望ましい。
【0010】
図3において、電荷蓄積積層体の形成、即ち、溝108の側壁及び床部への本明細書で底部誘電体110と称する誘電体の形成の第1ステップを示す。底部誘電体110は、好適には、DSEのプログラミング及び消去に用いられる薄い(例えば、1nm乃至10nm)高品質誘電体である。薄膜誘電体は、注入ベース又はトンネルベースのプログラミング手法のいずれかを用いて、適切なプログラミング回数を達成するため好ましい。高品質誘電体は、絶縁破壊、トラップアップ、又は深刻なリークを呈することなく、潜在的に高いプログラミング電圧及び電流並びに潜在的に多数のプログラミングサイクルに耐えるため好ましい。好適な実施形態において、底部誘電体110は、約4乃至10nmの範囲の厚さを有する熱形成二酸化ケイ素膜である。図3に示すように、ハードマスク106が、窒化ケイ素ハードマスクである場合、溝壁の熱酸化では、窒化ケイ素ハードマスク106付近の下には実質的に追加の酸化物は形成されない。
【0011】
図4において、電荷蓄積層121は、底部酸化物110及びハードマスク106の上面上に非選択的に形成されている。電荷蓄積層121は、記憶装置100のビット又は複数のビットをプログラム又は消去するために電荷が蓄積される構造を表す。例示した実施形態において、電荷蓄積層121には、複数のDSE120が含まれる。幾つかの実施形態においてナノ結晶として実現されるDSE120は、電荷を蓄積することが可能な一組の用意周到な材料の積み重ねである。適切な材料には、シリコンやポリシリコンと、チタン、タンタル、アルミニウム、それらの合金等を含む金属材料と、窒化ケイ素又はシリコン窒化酸化物等の誘電体とが含まれる。
【0012】
好適な実施例において、DSE120は、シリコンナノ結晶である。本実施例において、DSE120は、様々な方法の内の任意の1つで、好適には、どのフォトリソグラフィ工程も必要とせずに形成し得る。1つの公知のDSE形成手法は、アモルファスシリコン層を成膜し、それを加熱してナノ結晶を形成することである。他の手法は、化学蒸着法(CVD)を用いて、ナノ結晶を成膜することである。DSEは、用いられる成膜手法に応じて、半球形や球形を含む様々な形状を有し得る。一実施例において、DSE120は、直径が約10nmであり、約10nmのほとんど均一な間隔で配置される。用いられる形成手法にかかわらず、本実施形態における各DSE120は、その隣接するものから電気的に及び物理的に絶縁されるシリコンの粒子である。
【0013】
図5において、頂部誘電体130が非選択的に形成されて、電荷蓄積層121上に横たわり、電荷蓄積積層体131の形成が完了するが、これには、底部誘電体110、電荷蓄積層121、及び頂部誘電体130が含まれる。好適な実施形態において、頂部誘電体130は、熱形成二酸化ケイ素と実質的に等価な特性(例えば、密度や誘電体強度)を呈するために望ましい高温酸化物(HTO)である。本実施形態において、頂部誘電体130は、従来のHTOプロセスによって、例えば、900℃近くの温度でダイクロロシランと亜酸化窒素を反応させることによって形成し得る。他の実施形態において、低温プロセス(例えば、TEOS(オルトケイ酸テトラエチル)プロセス)を用いて、シリコン実施形態のDSE120の不要な酸化を防止すると望ましい場合がある。頂部誘電体130の厚さは、好適には、約5乃至10nmの範囲内にある。
【0014】
次に、図6において、溝床上の電荷蓄積積層体131の一部を覆うように、また、溝側壁の電荷蓄積積層体131の一部に隣接するように、制御ゲートスペーサ140を溝108の中に形成する。制御ゲートスペーサ140は、好適な実施形態において、半導体組み立て分野で公知なように、ウェーハ101及び溝108上に導電性制御ゲート材料を非選択的に成膜し、また、成膜された材料を異方性エッチングすることによって形成する。一実施形態において、制御ゲートスペーサ140用の材料は、従来のCVDポリシリコンである。本実施形態において、ポリシリコンは、その場で又は成膜後、イオン注入を用いて不純物を添加してよい。NMOSトランジスタ一を用いる実施形態において、例えば、制御ゲートスペーサ140には、ヒ素又はリン等のnタイプの不純物を添加してよい。他の実施形態において、制御ゲート層140には、アルミニウム、銅、チタン、タングステン、その合金等の金属を含み得る。
【0015】
例示した実施形態において、制御ゲートスペーサ140の幅は、溝108の床全体を網羅するのに充分ではなく、その結果、間隙147が、溝108の対向する側壁にあるスペーサ140間に存在する。間隙147は、溝108内において実質的に中央に位置し、間隙147は、溝108の側壁のいずれからも等距離である。間隙147は、半導体基板102の下地部分を露出させ、拡散領域を形成するために用いられる。
【0016】
図6における制御ゲートスペーサ140の形成に続き、裏地誘電体145をスペーサ140上に形成して、導電スペーサ140を装置の他の導電性要素から絶縁する。制御ゲートスペーサ140と同様に、スペーサ処理手順によって、一実施形態の裏地誘電体145を形成するが、この手順では、共形層の誘電材料をウェーハ全体に非選択的に成膜し、その後、異方性エッチングを行って、図6に示す裏地誘電体145を生成する。スペーサ(145)を他のスペーサ(140)上に形成する本実施形態の場合、好適には、第1スペーサ(140)のエッチングを制御して、スペーサの頂部において極小水平面を有する相対的に急峻で三角形状の制御ゲートスペーサ140を生成する。本実施形態において、水平面上に横たわる裏地誘電体145の部分(例えば、ハードマスク106の上に横たわる頂部誘電体130の上面及び間隙147における頂部誘電体130の上面)は、制御ゲートスペーサ140を絶縁する裏地誘電体145の部分を完全に除去することなく、エッチングし得る。裏地誘電体145は、TEOS膜等の従来のCVD酸化膜であってよい。他の実施形態において、裏地誘電体145は、間隙147の下に横たわる電荷蓄積積層体131を基準として選択的にエッチングする異なる材料(例えば、窒化ケイ素又はシリコン窒化酸化物)からなるものであってよい。制御ゲートスペーサ140がシリコン又はポリシリコンである更に他の実施形態において、裏地誘電体145には、熱形成二酸化ケイ素膜を含み得る。
【0017】
図7において、図6の間隙147の下に横たわる電荷蓄積積層体131の部分を選択的エッチングプロセスで除去し、間隙147の下に横たわる基板102の相対的に小さい部分を露出させる。記憶積層体131のこの部分の選択的除去によって、半導体基板の下地部分が露出する。好適な実施形態において、電荷蓄積積層体131のこの部分の除去は、電荷蓄積積層体131の従来の異方性ドライエッチングで達成される。
【0018】
次に、図8において、追加処理を示すが、ここでは、本明細書において制御ゲート拡散150と称する拡散領域を間隙147(図7に示す)の下に形成し、溝108を導電プラグ151で埋める。制御ゲート拡散150の形成には、オプションのイオン注入ステップとこれに続く拡散ステップを含み得る。制御ゲート拡散150の導電性タイプは、半導体基板102の導電性タイプと反対であり、不純物濃度は、好適には、基板102の不純物濃度より高い。NMOS実施例において、例えば、制御ゲート拡散150は、好適には、ヒ素、リン、又は他の適切なnタイプの不純物が添加されたn+領域であり、一方、半導体基板102は、好適には、p不純物が微量添加された材料である。図示する制御ゲート拡散領域150は、溝床の一部の下だけに横たわり、このため、拡散領域150に隣接する溝108の一部の下に横たわる基板102の部分が存在し、これが、制御ゲート拡散150と引き続き形成される第2拡散領域との間のチャネルの一部として機能することになる。
【0019】
導電プラグ151は、好適には、タングステン、チタン、タンタル、アルミニウム、銅、プラチナ等の金属材料、又は、シリコンやポリシリコン等の半導体、又はそれらの内のいずれかの合金である。導電プラグ151は、制御ゲート拡散150へのバックエンドメタライゼーション(図示せず)の接触を可能にする導電性構造体である。一実施形態において、スパッタリングプロセス等の物理蒸着(PVD)プロセス、これに続く化学的機械研磨(CMP)プロセス等の平坦化ステップを含むプロセス手順によって導電プラグ151を形成して、ウェーハ101の上面と実質的に同一平面上にある上面を有する導電プラグを生成する。
【0020】
次に、図9において、ハードマスク106の残りの部分と、隣接溝108間に位置する上層の電荷蓄積積層体要素(例えば、DSE120及び頂部酸化物130)とに対して追加処理を実施した。ハードマスク106の残りの部分及び上層の除去には、溝108内における要素を遮蔽するフォトリソグラフィプロセスを含み得る。他の実施形態において、ハードマスク106(及び上層121及び130)とウェーハ101上の導電プラグ151との間で選択的ドライエッチングを用いる。ハードマスク層106が裏地誘電体又は層121及び130のいずれよりもかなり厚いことを思い起こすと、このドライエッチングのほとんどがハードマスク層106をエッチングするためのものであることを認識されるであろう。ハードマスク106が窒化ケイ素である実施形態において、窒化ケイ素エッチングは、酸化物実施形態の層130、110、及び104に対して選択的であり、このため、酸化物層の部分は、図9に示すエッチングプロセスによってほとんど影響されない。図8に示すようにハードマスク106の残りの部分の除去には、下地誘電体裏地104を除去して、隣接溝108間における基板102の上面を露出させることが含まれる。誘電体裏地104の除去は、底部誘電体110及び頂部誘電体130の露出部も除去するが、誘電体裏地104を除去するのに必要なエッチングの持続時間は、基板上面上方の底部誘電体110及び頂部誘電体130の部分が相対的に影響を受けないようにするのに充分なほど短い(即ち、誘電体110及び130が、裏地誘電体104の厚さよりかなり大きい高さまで基板102上方に延在する)。
【0021】
次に、図10において、誘電体層160を基板102の露出部上に形成する。誘電体層160は、スプリットゲート装置100の選択ゲート用のゲート誘電体層として機能する。一実施形態において、誘電体層160は、基板102の露出面の熱酸化によって形成された二酸化ケイ素膜である。他の実施形態において、誘電体層160は、酸化ハフニウム等の高k誘電体であってよい。本明細書に用いる高k誘電体は、二酸化ケイ素の誘電率を超える誘電率を有する材料である。
【0022】
次に、図11において、ゲート誘電体層160の全面に選択ゲート170を形成する。例示した実施例において、選択ゲート170は、ウェーハ101の全面に共形層の選択ゲート材料を成膜し、成膜された膜を異方性エッチングして、基板102の上面から突出する電荷蓄積積層体131の部分上の側壁にスペーサを生成することによって形成されるスペーサ構造体である。選択ゲート170は、不純物が添加されたポリシリコン等の導電性材料又はチタン、タンタル、アルミニウム、銅、プラチナ等の金属から形成される。選択ゲート170の寸法は、隣接溝構造間において基板102の全面を覆うゲート誘電体層160を完全に網羅するには不充分であり、このため、間隙172が選択ゲート170間に存在する。
【0023】
次に、図12において、選択ゲート170に位置合わせして基板102の上部の中に拡散領域175を形成する。一実施形態において、拡散領域175の形成には、選択ゲート170によって網羅されないゲート誘電体層160の部分を除去するエッチングステップが含まれる。ゲート誘電体160が二酸化ケイ素である実施形態の場合、例えば、ゲート誘電体160の露出部の除去には、公知のように、希釈HF溶液にウェーハ101を浸漬する段階を含み得る。
【0024】
拡散領域175を形成すると、スプリットゲート記憶装置100の形成が完了する。図12に示す断面図には、第1及び第2記憶装置100−1及び100−2が含まれ、それら各々は、記憶装置100の例である。図11に示すスプリットゲート記憶装置100には、拡散領域150−1と175との間に直列に配置された制御ゲートスペーサ140−1及び選択ゲートスペーサ170が含まれ、ここで、拡散領域は、互いに対して垂直に変位し、また、ゲートスペーサの内の1つ、即ち、制御ゲートスペーサ140−1は、溝の側壁に沿って縦方向に向かい、他方のゲートスペーサ、即ち、選択ゲートスペーサ170−1は、横方向に向かって半導体基板の表面全体を覆う。装置ゲートの内の1つを溝の縦側壁に沿って方向付けることによって、スプリットゲート記憶装置100は、装置を実装するのに必要な面積を維持し、これによって、与えられた面積内において更に高密度の記憶装置の集団を実現することが可能である。
【0025】
図12に示すスプリットゲート記憶装置100−1には、基板102中の溝108の中央部分の下に横たわる拡散領域150−1が含まれる。溝側壁及び溝床の部分は、電荷蓄積積層体131で内張りされる。電荷蓄積131の好適な実施形態には、底部誘電体層110と頂部誘電体層130との間に電荷蓄積層121が含まれる。電荷蓄積層121は、好適には、複数のシリコンDSE120として実現される。
【0026】
記憶装置100−1には、更に、ほぼ垂直な溝側壁に接する電荷記憶積層体131に隣接して少なくとも部分的に溝に配置され、また、溝床を内張りする電荷蓄積積層体131の部分の上に配置された制御ゲートスペーサ140−1が含まれる。電荷蓄積積層体131は、制御ゲートスペーサ140−1用のゲート誘電体として機能する。制御ゲートスペーサ140−1は、好適には、不純物が添加されたポリシリコン又は他の適切な導電材料で形成される導電性構造体である。例示した実施形態において、制御ゲートスペーサ140−1は、本来縦方向に向かっており、このことは、制御ゲートスペーサ140−1の主動作面(溝側壁に隣接する表面)が、基板102の上部ソースに垂直な平面内にあることを意味する。スプリットゲート記憶装置100−1には、更に、選択ゲート誘電体160の上に横たわる基板102の上面上方にあって横方向に向く選択ゲートスペーサ170−1が含まれるが、このことは、選択ゲートスペーサ170−1の主動作面が、基板上面に平行であることを意味する。制御ゲート140は、縦方向の溝側壁に隣接し拡散領域150の付近の溝床の下に横たわる基板102中にチャネルを生成するように構成される。選択ゲート170は、拡散領域175の付近で基板の上面において基板102中にチャネルを生成するように構成される。総合すれば、制御ゲート140及び選択ゲート170は、基板102の上面を占有する拡散領域175から溝の下に横たわる制御ゲート拡散領域150に延在するチャネルを制御するように構成される。この構成において、制御ゲート140及び選択ゲート170は、拡散領域175と150との間で直列に配置されていると言われ、制御ゲート140はチャネルの縦方向に向かう部分に対して責任を負い、選択ゲート170は基板上面におけるチャネルの水平部分に対して責任を負っている。
【0027】
スプリットゲート記憶装置100のプログラミングには、電荷蓄積層121の注入領域114−1に電荷を注入する段階が含まれる。プログラミング装置100は、制御ゲート140−1を第1プログラミング電圧(Vp1)に、第1選択ゲート170−1を第2プログラミング電圧(Vp2)に、拡散領域150−1を第3プログラミング電圧(Vp3)に、並びに拡散領域175及び基板102を第4プログラミング電圧(Vp4)にバイアスすることによって達成される。NMOS実施形態のスプリットゲート記憶装置100−1の一実施例において、Vp1は、約6Vであり、Vp2は、約5Vであり、Vp4は、接地である。選択ゲートプログラミング電圧Vp3は、所望のプログラミング電流に応じて変動する。低プログラミング電流用途では、Vp3は、選択ゲート170−1のしきい値電圧において又はそれより若干低い電圧においてバイアスし得る。スプリットゲート記憶セル100−1の消去は、制御ゲート140−1を相対的に大きな正又は負の電位VE1(例えば、+6V又は−6V)に、また、基板102を大きな負又は正の電圧VE2(例えば、−6V又は+6V)にバイアスすることによって達成し得る。拡散領域150−1及び175及び選択ゲート170−1は、消去動作中、浮かせてよく(接続しなくてよく)、又は拡散領域175と選択ゲート170−1との間の電圧が選択ゲート誘電体160の絶縁破壊電圧未満であるようにバイアスしてよい。これらのプログラミング電圧は、図18のプログラミングテーブル180にまとめてある。図12に示すスプリットゲート記憶装置100−2は、記憶装置100−1と機能的に等価であり、プログラミングは、記憶装置100−1に印加されるバイアスを記憶装置100−2に代入することによって達成される。
【0028】
次に、図13乃至図17において、第2実施形態のスプリットゲート記憶装置200の組み立てを一連の部分横断面図として示す。スプリットゲート記憶装置200は、縦方向に向かう選択ゲート及び横方向に向かう制御ゲートで実現される。図13において、裏地誘電体210を成膜又は熱形成して、溝208の表面を内張りする。ゲート誘電体として用いるために裏地誘電体が維持される実施形態の場合、熱酸化を用いて裏地誘電体210を形成するのが好ましい。
【0029】
図14において、図7乃至図9に関して上述した処理に類似した追加処理を実施して、誘電体210に隣接して又それを覆うように選択ゲートスペーサ270を溝208に形成するが、誘電体210は、溝側壁を内張りし、また、選択ゲートスペーサ270用のゲート誘電体として機能する。選択ゲートスペーサ270は、ポリシリコン又は他の適切な導電材料から形成される。誘電体スペーサ245は、選択ゲートスペーサを内張りする。溝208の中央部分の下に横たわる拡散領域250が、基板102中に選択ゲートスペーサ270に位置合わせして形成されており、また、導電プラグ251が溝208を埋めるように組み立てられている。誘電体スペーサ245は、導電プラグ251から選択ゲートスペーサ270を絶縁する。図15において、誘電体210の一部、ハードマスク106、及び誘電体裏地104が、除去されており、図9に関して上述した処理と同様に、隣接溝208間の基板102の一部の上に横たわっている。 図16において、追加処理を実施し、電荷蓄積積層体231を基板102の露出面上に形成する。電荷蓄積積層体231には、図5の電荷蓄積積層体131に類似した底部誘電体の上に横たわり頂部誘電体の下に横たわる一層のDSE220が含まれる。(図16に示す詳細レベルでは、頂部及び底部誘電体は、電荷蓄積積層体231内において容易に区別できない。)プラグ251上方の電荷蓄積積層体の一部が、一実施形態において、CMPプロセスで除去されている。制御ゲートスペーサ240は、溝208の側壁に隣接して電荷蓄積積層体231の上に形成されているものとして示す。制御ゲートスペーサ240には、ポリシリコン又は他の適切なゲート電極材料を含み得る。
【0030】
図17において、電荷蓄積積層体231の露出部(制御ゲートスペーサ240によって網羅されない部分)を除去して、半導体基板102を露出させる。その後、制御ゲートスペーサ240に位置合わせして、拡散領域275を基板102中に形成し、第1及び第2スプリットゲート記憶装置200−1及び200−2の形成を完了する。
【0031】
スプリットゲート記憶装置200−1には、拡散領域250−1と275との間に直列に配置された選択ゲートスペーサ270−1及び制御ゲート240−1が含まれる。例示した実施形態において、選択ゲートスペーサ270−1は、溝208内において縦方向に向かう構造体である。選択ゲートスペーサ270−1は、少なくとも部分的に溝に配置され、ゲート誘電体270に隣接して位置決めされるが、ゲート誘電体270は、ほぼ縦方向の溝側壁及び溝床の一部を内張りする。制御ゲートスペーサ240は、基板102の上面の上方において電荷蓄積積層体231の上に横たわる横方向に向かうスペーサである。本実施形態において、拡散領域250と拡散領域275との間に形成されるチャネルのほとんどは、選択ゲートスペーサ270によって制御され、一方、チャネルのわずかな部分が、制御ゲートスペーサ240によって制御される。DSE220の注入領域214−1のプログラミングは、図12の注入領域114のプログラミングと同様であり、注入領域には、スペーサ240の下に横たわるDSEが含まれる。記憶装置200用のプログラミング値を図18のテーブル180に示す。
【0032】
次に、図19において、記憶アレイ290の一部の上面図を示し、アレイ内における個々の装置の絶縁について議論する。図19の上面図から分かるように、溝208は、縦方向に走っている。例示の記憶装置200には、第1溝208−1、第2溝208−2、及びその間の拡散領域275が含まれる。装置200の制御ゲートスペーサ240、選択ゲートスペーサ270、及び他の特徴は、簡潔にするために、図19から省略する。絶縁領域209の行又はストライプを図19に示し、隣接拡散領域275間(例えば、拡散領域275−1と275−2との間)に電気的な絶縁を提供する。絶縁ストライプ209は、注入で実現するか、又は溝208を形成する前に形成された誘電体絶縁溝が溝208の深さより深く延在する深い溝の絶縁誘電体で実現し得る。接合絶縁実施形態では、絶縁ストライプ209は、基板102の導電性タイプを強化する種で注入される。NMOS実施形態の記憶装置200において、例えば、拡散領域275は、n+領域であり、基板102は、p−領域であり、絶縁ストライプ209は、p領域である。
【0033】
上記明細書において、具体的な実施形態を参照して、本発明について説明した。しかしながら、当業者が理解されるように、以下の請求項に記載した本発明の範囲から逸脱することなく、様々な修正及び変更を行い得る。例えば、例示した実施形態は、NMOSトランジスタ実施形態であるが、PMOS実施形態も同様に包含される。したがって、明細書及び図は、限定的でなく例示的であると見なすものとし、また、そのような全ての修正は、本発明の範囲内に含まれるものとする。
【0034】
恩恵、他の利点、及び問題の解決策について、具体的な実施形態を基に上述した。しかしながら、これらの恩恵、利点、問題の解決策、及び何らかの恩恵、利点、又は解決策を生じさせる又はより顕著にさせる如何なる要素(1つ又は複数)も、全ての請求項の決定的な、必要な、若しくは不可欠な特徴又は要素として解釈してはならない。本明細書に用いる用語「含まれる」、「含む」、又はそのあらゆる他の派生語は、非排他的包含を網羅することを意図しており、このため、一覧の要素を含むプロセス、方法、もの、又は装置は、それらの要素だけを含まず、明示されていない又はそのようなプロセス、方法、もの、又は装置に本来備わっている他の要素も含み得る。
【図面の簡単な説明】
【0035】
【図1】半導体基板を覆う誘電体裏地上にハードマスクを形成する組立プロセスの中間段階におけるウェーハを示す部分横断面図。
【図2】図1に続き、溝を半導体基板中に形成する処理を示す図。
【図3】図2に続き、溝を底部誘電体で内張りする処理を示す図。
【図4】図5に続き、一層の不連続記憶素子を成膜する処理を示す図。
【図5】図6に続き、頂部誘電体を不連続記憶素子層上に形成する処理を示す図。
【図6】図5に続き、制御ゲートスペーサ及び誘電体裏地を溝側壁に隣接して形成する処理を示す図。
【図7】図6に続き、制御ゲートスペーサ間の間隙によって画成された電荷蓄積積層体の一部を除去する処理を示す図。
【図8】図7に続き、拡散領域を間隙の下に形成し、溝を導電プラグで埋める処理を示す図。
【図9】図8に続き、ハードマスク及び誘電体積層体層の一部を隣接溝の境界間において除去する処理を示す図。
【図10】図9に続き、選択ゲート誘電体を基板上に形成する処理を示す図。
【図11】図10に続き、選択ゲートを電荷蓄積積層体の外部側壁に接して形成する処理を示す図。
【図12】図11に続き、選択ゲート構造体に位置合わせして基板の上部に拡散領域を形成する処理を示す図。
【図13】図2に続き、溝を誘電体で内張りする第2実施形態による処理を示す図。
【図14】図13に続き、溝側壁に隣接して溝中に選択ゲートスペーサを形成し、誘電体裏地を選択ゲートスペーサ上に形成し、スペーサによって画成された間隙の下に拡散領域を形成し、導電プラグを成膜して溝を埋める処理を示す図。
【図15】図14に続き、ハードマスクの一部を隣接溝間において除去する処理を示す図。
【図16】図15に続き、電荷蓄積積層体を基板の露出部上に形成し、制御ゲートを溝裏地誘電体の外部側壁に接して形成する処理を示す図。
【図17】図16に続き、制御ゲートに位置合わせして基板上部の中に拡散領域を形成する処理を示す図。
【図18】図12及び図17のスプリットゲート記憶装置用のプログラミングテーブルを示す図。
【図19】スプリットゲート装置記憶アレイを示し装置絶縁を強調する上面図。
【図20】従来のスプリットゲート記憶装置を示す断面図。
【技術分野】
【0001】
本発明は、半導体装置の分野に関し、特に、不揮発性記憶装置に関する。
【背景技術】
【0002】
従来のスプリットゲート記憶装置10を図19に示す。スプリットゲート記憶装置10には、一対のソース/ドレイン領域12−1と12−2との間に直列に配置された第1及び第2ゲート電極16及び18が含まれる。誘電体20は、半導体基板11からゲート電極16及び18を分離する。ゲート電極16の下に横たわる誘電体20には、不揮発性記憶装置の分野で公知なように、情報ビットをプログラミングするための電荷蓄積素子22が含まれる。記憶装置10は、ソース/ドレイン領域12−1と12−2との間のチャネル14が、全く別の第1及び第2ゲート16及び18によって制御されることから、スプリットゲート装置と称する。スプリットゲート記憶装置は、低プログラミング電流でのキャリア注入によって効率的なプログラミングを達成するのに望ましい。注入メカニズムの効率は、第1ゲート電極16(制御ゲートとも称する)の電圧及びソース/ドレイン領域12−1上の電圧によって制御される一方で、プログラミング電流は、第2ゲート電極18によって制御される。相対的に大きな電位を第1ゲート電極16に印加し、また、相対的に小さい電位を第2ゲート電極18に印加することによって、望み通りの低プログラミング電流で適切な注入効率を達成し得る。
【発明の開示】
【発明が解決しようとする課題】
【0003】
スプリットゲート装置10の恩恵は、プログラム可能な不揮発性記憶装置の文脈で明らかであるが、第1及び第2ゲート双方が貴重なウェーハ面積を消費する従来のスプリットゲート装置10の設計は、セル密度に悪影響を及ぼす。セル密度とは、規定された面積に記憶し得る情報の量を意味する。スプリットゲート装置10の有益な特性を呈するが、占有面積が低減され、これによって密度を大きくできるスプリットゲート装置を実現することが望ましい。
【課題を解決するための手段】
【0004】
本発明は、添付の図によって、一例として例示するものであって、これらによって限定されるものではない。図では、同様な参照符号は、同様な要素を示す。
当業者は、図の要素が、簡単明瞭に示されており、必ずしも縮尺通りに描かれていないことを認識されたい。例えば、図の要素には、本発明の実施形態の理解を改善する一助とするために、他の要素と比較して寸法を誇張したものがある。
【0005】
一態様において、半導体ベースの記憶セル及び対応する組立プロセスは、制御ゲート及び選択ゲートを含むスプリットゲート構造を用いる。ウェーハ基板中に画成された溝内において、ゲートの内の一方は、基板上面上で横方向に向かい、他方のゲートは、縦方向に向かう。制御ゲートは、一層の不連続記憶素子(DSE)が含まれる電荷蓄積積層体上に横たわる又はそれに隣接する。幾つかの実施形態において、制御ゲートは、溝内において縦方向に向かい、選択ゲートは、横方向に向かう。他の実施形態において、選択ゲートは、溝において縦方向に向かうゲートであり、制御ゲートは、基板上面上に横たわる横方向に向かうゲートである。幾つかの実施形態において、一層のDSEは、シリコンナノ結晶である。
【発明を実施するための最良の形態】
【0006】
図面を参照すると、図1乃至図12は、一実施形態のスプリットゲート不揮発性記憶装置100を組み立てるためのプロセス中の様々な段階におけるウェーハの一組の部分横断面図を示し、ここで、制御ゲートは溝内において縦方向に向かい、選択ゲートは横方向に向かって基板上面上に横たわる。図13乃至図17は、図3乃至図11に示す処理の代わりに、第2実施形態のスプリットゲート記憶装置200を組み立てるための代替の処理を示し、ここで、選択ゲートは、溝内において縦方向に向かい、制御ゲートは、横方向に向かって基板上面上に横たわる。
【0007】
図1において、誘電体裏地104及びハードマスク106を半導体ウェーハ101の半導体基板102の上面上に形成する。半導体基板は、好適には、不純物が添加された又は不純物が添加されていない単結晶シリコンである。他の実施形態において、半導体基板には、ゲルマニウム等の他の半導体、又はガリウム砒素を含むIII−V半導体合金等の様々な半導体合金を含み得る。
【0008】
一実施形態において、誘電体裏地104は、酸化ケイ素であるが、これは、熱形成(成長)又はCVD(化学蒸着法)を用いて成膜し得る。ハードマスク106は、好適には、基板102を基準にして選択的にエッチングし得る誘電体である。ハードマスク106は、好適には、CVD窒化ケイ素であり、これは、下地半導体の酸化を防止するその能力のために望ましい。ハードマスク層106は、好適には、誘電体裏地140よりかなり厚い。例えば、ハードマスク層106は、一実施例では、100乃至200nm厚の範囲内にあり、他方、誘電体裏地104は、20nm未満である。これらの相対的な寸法は、図面には反映されておらず、図面は縮尺通りではない。
【0009】
次に、図2において、溝108を半導体基板102中に形成する。溝108は、以下の説明から明らかになるように、形成される記憶装置の構造を規定する。溝108の形成には、誘電体裏地104及びハードマスク106の従来のフォトリソグラフィパターン形成が含まれ、裏地104及びハードマスク106を基準にして、半導体材料(例えば、シリコン)を優先的にエッチングするドライエッチングプロセスがこれに続く。この種類のエッチングプロセスは、半導体組み立ての分野では、公知である。例示した実施例において、溝108は、約1:2のアスペクト比を有する。溝108の深さは実施例細目ではあるが、約50nmから300nmの範囲の深さを有する溝は、高密度の記憶アレイを必要とする用途にとっては望ましい。
【0010】
図3において、電荷蓄積積層体の形成、即ち、溝108の側壁及び床部への本明細書で底部誘電体110と称する誘電体の形成の第1ステップを示す。底部誘電体110は、好適には、DSEのプログラミング及び消去に用いられる薄い(例えば、1nm乃至10nm)高品質誘電体である。薄膜誘電体は、注入ベース又はトンネルベースのプログラミング手法のいずれかを用いて、適切なプログラミング回数を達成するため好ましい。高品質誘電体は、絶縁破壊、トラップアップ、又は深刻なリークを呈することなく、潜在的に高いプログラミング電圧及び電流並びに潜在的に多数のプログラミングサイクルに耐えるため好ましい。好適な実施形態において、底部誘電体110は、約4乃至10nmの範囲の厚さを有する熱形成二酸化ケイ素膜である。図3に示すように、ハードマスク106が、窒化ケイ素ハードマスクである場合、溝壁の熱酸化では、窒化ケイ素ハードマスク106付近の下には実質的に追加の酸化物は形成されない。
【0011】
図4において、電荷蓄積層121は、底部酸化物110及びハードマスク106の上面上に非選択的に形成されている。電荷蓄積層121は、記憶装置100のビット又は複数のビットをプログラム又は消去するために電荷が蓄積される構造を表す。例示した実施形態において、電荷蓄積層121には、複数のDSE120が含まれる。幾つかの実施形態においてナノ結晶として実現されるDSE120は、電荷を蓄積することが可能な一組の用意周到な材料の積み重ねである。適切な材料には、シリコンやポリシリコンと、チタン、タンタル、アルミニウム、それらの合金等を含む金属材料と、窒化ケイ素又はシリコン窒化酸化物等の誘電体とが含まれる。
【0012】
好適な実施例において、DSE120は、シリコンナノ結晶である。本実施例において、DSE120は、様々な方法の内の任意の1つで、好適には、どのフォトリソグラフィ工程も必要とせずに形成し得る。1つの公知のDSE形成手法は、アモルファスシリコン層を成膜し、それを加熱してナノ結晶を形成することである。他の手法は、化学蒸着法(CVD)を用いて、ナノ結晶を成膜することである。DSEは、用いられる成膜手法に応じて、半球形や球形を含む様々な形状を有し得る。一実施例において、DSE120は、直径が約10nmであり、約10nmのほとんど均一な間隔で配置される。用いられる形成手法にかかわらず、本実施形態における各DSE120は、その隣接するものから電気的に及び物理的に絶縁されるシリコンの粒子である。
【0013】
図5において、頂部誘電体130が非選択的に形成されて、電荷蓄積層121上に横たわり、電荷蓄積積層体131の形成が完了するが、これには、底部誘電体110、電荷蓄積層121、及び頂部誘電体130が含まれる。好適な実施形態において、頂部誘電体130は、熱形成二酸化ケイ素と実質的に等価な特性(例えば、密度や誘電体強度)を呈するために望ましい高温酸化物(HTO)である。本実施形態において、頂部誘電体130は、従来のHTOプロセスによって、例えば、900℃近くの温度でダイクロロシランと亜酸化窒素を反応させることによって形成し得る。他の実施形態において、低温プロセス(例えば、TEOS(オルトケイ酸テトラエチル)プロセス)を用いて、シリコン実施形態のDSE120の不要な酸化を防止すると望ましい場合がある。頂部誘電体130の厚さは、好適には、約5乃至10nmの範囲内にある。
【0014】
次に、図6において、溝床上の電荷蓄積積層体131の一部を覆うように、また、溝側壁の電荷蓄積積層体131の一部に隣接するように、制御ゲートスペーサ140を溝108の中に形成する。制御ゲートスペーサ140は、好適な実施形態において、半導体組み立て分野で公知なように、ウェーハ101及び溝108上に導電性制御ゲート材料を非選択的に成膜し、また、成膜された材料を異方性エッチングすることによって形成する。一実施形態において、制御ゲートスペーサ140用の材料は、従来のCVDポリシリコンである。本実施形態において、ポリシリコンは、その場で又は成膜後、イオン注入を用いて不純物を添加してよい。NMOSトランジスタ一を用いる実施形態において、例えば、制御ゲートスペーサ140には、ヒ素又はリン等のnタイプの不純物を添加してよい。他の実施形態において、制御ゲート層140には、アルミニウム、銅、チタン、タングステン、その合金等の金属を含み得る。
【0015】
例示した実施形態において、制御ゲートスペーサ140の幅は、溝108の床全体を網羅するのに充分ではなく、その結果、間隙147が、溝108の対向する側壁にあるスペーサ140間に存在する。間隙147は、溝108内において実質的に中央に位置し、間隙147は、溝108の側壁のいずれからも等距離である。間隙147は、半導体基板102の下地部分を露出させ、拡散領域を形成するために用いられる。
【0016】
図6における制御ゲートスペーサ140の形成に続き、裏地誘電体145をスペーサ140上に形成して、導電スペーサ140を装置の他の導電性要素から絶縁する。制御ゲートスペーサ140と同様に、スペーサ処理手順によって、一実施形態の裏地誘電体145を形成するが、この手順では、共形層の誘電材料をウェーハ全体に非選択的に成膜し、その後、異方性エッチングを行って、図6に示す裏地誘電体145を生成する。スペーサ(145)を他のスペーサ(140)上に形成する本実施形態の場合、好適には、第1スペーサ(140)のエッチングを制御して、スペーサの頂部において極小水平面を有する相対的に急峻で三角形状の制御ゲートスペーサ140を生成する。本実施形態において、水平面上に横たわる裏地誘電体145の部分(例えば、ハードマスク106の上に横たわる頂部誘電体130の上面及び間隙147における頂部誘電体130の上面)は、制御ゲートスペーサ140を絶縁する裏地誘電体145の部分を完全に除去することなく、エッチングし得る。裏地誘電体145は、TEOS膜等の従来のCVD酸化膜であってよい。他の実施形態において、裏地誘電体145は、間隙147の下に横たわる電荷蓄積積層体131を基準として選択的にエッチングする異なる材料(例えば、窒化ケイ素又はシリコン窒化酸化物)からなるものであってよい。制御ゲートスペーサ140がシリコン又はポリシリコンである更に他の実施形態において、裏地誘電体145には、熱形成二酸化ケイ素膜を含み得る。
【0017】
図7において、図6の間隙147の下に横たわる電荷蓄積積層体131の部分を選択的エッチングプロセスで除去し、間隙147の下に横たわる基板102の相対的に小さい部分を露出させる。記憶積層体131のこの部分の選択的除去によって、半導体基板の下地部分が露出する。好適な実施形態において、電荷蓄積積層体131のこの部分の除去は、電荷蓄積積層体131の従来の異方性ドライエッチングで達成される。
【0018】
次に、図8において、追加処理を示すが、ここでは、本明細書において制御ゲート拡散150と称する拡散領域を間隙147(図7に示す)の下に形成し、溝108を導電プラグ151で埋める。制御ゲート拡散150の形成には、オプションのイオン注入ステップとこれに続く拡散ステップを含み得る。制御ゲート拡散150の導電性タイプは、半導体基板102の導電性タイプと反対であり、不純物濃度は、好適には、基板102の不純物濃度より高い。NMOS実施例において、例えば、制御ゲート拡散150は、好適には、ヒ素、リン、又は他の適切なnタイプの不純物が添加されたn+領域であり、一方、半導体基板102は、好適には、p不純物が微量添加された材料である。図示する制御ゲート拡散領域150は、溝床の一部の下だけに横たわり、このため、拡散領域150に隣接する溝108の一部の下に横たわる基板102の部分が存在し、これが、制御ゲート拡散150と引き続き形成される第2拡散領域との間のチャネルの一部として機能することになる。
【0019】
導電プラグ151は、好適には、タングステン、チタン、タンタル、アルミニウム、銅、プラチナ等の金属材料、又は、シリコンやポリシリコン等の半導体、又はそれらの内のいずれかの合金である。導電プラグ151は、制御ゲート拡散150へのバックエンドメタライゼーション(図示せず)の接触を可能にする導電性構造体である。一実施形態において、スパッタリングプロセス等の物理蒸着(PVD)プロセス、これに続く化学的機械研磨(CMP)プロセス等の平坦化ステップを含むプロセス手順によって導電プラグ151を形成して、ウェーハ101の上面と実質的に同一平面上にある上面を有する導電プラグを生成する。
【0020】
次に、図9において、ハードマスク106の残りの部分と、隣接溝108間に位置する上層の電荷蓄積積層体要素(例えば、DSE120及び頂部酸化物130)とに対して追加処理を実施した。ハードマスク106の残りの部分及び上層の除去には、溝108内における要素を遮蔽するフォトリソグラフィプロセスを含み得る。他の実施形態において、ハードマスク106(及び上層121及び130)とウェーハ101上の導電プラグ151との間で選択的ドライエッチングを用いる。ハードマスク層106が裏地誘電体又は層121及び130のいずれよりもかなり厚いことを思い起こすと、このドライエッチングのほとんどがハードマスク層106をエッチングするためのものであることを認識されるであろう。ハードマスク106が窒化ケイ素である実施形態において、窒化ケイ素エッチングは、酸化物実施形態の層130、110、及び104に対して選択的であり、このため、酸化物層の部分は、図9に示すエッチングプロセスによってほとんど影響されない。図8に示すようにハードマスク106の残りの部分の除去には、下地誘電体裏地104を除去して、隣接溝108間における基板102の上面を露出させることが含まれる。誘電体裏地104の除去は、底部誘電体110及び頂部誘電体130の露出部も除去するが、誘電体裏地104を除去するのに必要なエッチングの持続時間は、基板上面上方の底部誘電体110及び頂部誘電体130の部分が相対的に影響を受けないようにするのに充分なほど短い(即ち、誘電体110及び130が、裏地誘電体104の厚さよりかなり大きい高さまで基板102上方に延在する)。
【0021】
次に、図10において、誘電体層160を基板102の露出部上に形成する。誘電体層160は、スプリットゲート装置100の選択ゲート用のゲート誘電体層として機能する。一実施形態において、誘電体層160は、基板102の露出面の熱酸化によって形成された二酸化ケイ素膜である。他の実施形態において、誘電体層160は、酸化ハフニウム等の高k誘電体であってよい。本明細書に用いる高k誘電体は、二酸化ケイ素の誘電率を超える誘電率を有する材料である。
【0022】
次に、図11において、ゲート誘電体層160の全面に選択ゲート170を形成する。例示した実施例において、選択ゲート170は、ウェーハ101の全面に共形層の選択ゲート材料を成膜し、成膜された膜を異方性エッチングして、基板102の上面から突出する電荷蓄積積層体131の部分上の側壁にスペーサを生成することによって形成されるスペーサ構造体である。選択ゲート170は、不純物が添加されたポリシリコン等の導電性材料又はチタン、タンタル、アルミニウム、銅、プラチナ等の金属から形成される。選択ゲート170の寸法は、隣接溝構造間において基板102の全面を覆うゲート誘電体層160を完全に網羅するには不充分であり、このため、間隙172が選択ゲート170間に存在する。
【0023】
次に、図12において、選択ゲート170に位置合わせして基板102の上部の中に拡散領域175を形成する。一実施形態において、拡散領域175の形成には、選択ゲート170によって網羅されないゲート誘電体層160の部分を除去するエッチングステップが含まれる。ゲート誘電体160が二酸化ケイ素である実施形態の場合、例えば、ゲート誘電体160の露出部の除去には、公知のように、希釈HF溶液にウェーハ101を浸漬する段階を含み得る。
【0024】
拡散領域175を形成すると、スプリットゲート記憶装置100の形成が完了する。図12に示す断面図には、第1及び第2記憶装置100−1及び100−2が含まれ、それら各々は、記憶装置100の例である。図11に示すスプリットゲート記憶装置100には、拡散領域150−1と175との間に直列に配置された制御ゲートスペーサ140−1及び選択ゲートスペーサ170が含まれ、ここで、拡散領域は、互いに対して垂直に変位し、また、ゲートスペーサの内の1つ、即ち、制御ゲートスペーサ140−1は、溝の側壁に沿って縦方向に向かい、他方のゲートスペーサ、即ち、選択ゲートスペーサ170−1は、横方向に向かって半導体基板の表面全体を覆う。装置ゲートの内の1つを溝の縦側壁に沿って方向付けることによって、スプリットゲート記憶装置100は、装置を実装するのに必要な面積を維持し、これによって、与えられた面積内において更に高密度の記憶装置の集団を実現することが可能である。
【0025】
図12に示すスプリットゲート記憶装置100−1には、基板102中の溝108の中央部分の下に横たわる拡散領域150−1が含まれる。溝側壁及び溝床の部分は、電荷蓄積積層体131で内張りされる。電荷蓄積131の好適な実施形態には、底部誘電体層110と頂部誘電体層130との間に電荷蓄積層121が含まれる。電荷蓄積層121は、好適には、複数のシリコンDSE120として実現される。
【0026】
記憶装置100−1には、更に、ほぼ垂直な溝側壁に接する電荷記憶積層体131に隣接して少なくとも部分的に溝に配置され、また、溝床を内張りする電荷蓄積積層体131の部分の上に配置された制御ゲートスペーサ140−1が含まれる。電荷蓄積積層体131は、制御ゲートスペーサ140−1用のゲート誘電体として機能する。制御ゲートスペーサ140−1は、好適には、不純物が添加されたポリシリコン又は他の適切な導電材料で形成される導電性構造体である。例示した実施形態において、制御ゲートスペーサ140−1は、本来縦方向に向かっており、このことは、制御ゲートスペーサ140−1の主動作面(溝側壁に隣接する表面)が、基板102の上部ソースに垂直な平面内にあることを意味する。スプリットゲート記憶装置100−1には、更に、選択ゲート誘電体160の上に横たわる基板102の上面上方にあって横方向に向く選択ゲートスペーサ170−1が含まれるが、このことは、選択ゲートスペーサ170−1の主動作面が、基板上面に平行であることを意味する。制御ゲート140は、縦方向の溝側壁に隣接し拡散領域150の付近の溝床の下に横たわる基板102中にチャネルを生成するように構成される。選択ゲート170は、拡散領域175の付近で基板の上面において基板102中にチャネルを生成するように構成される。総合すれば、制御ゲート140及び選択ゲート170は、基板102の上面を占有する拡散領域175から溝の下に横たわる制御ゲート拡散領域150に延在するチャネルを制御するように構成される。この構成において、制御ゲート140及び選択ゲート170は、拡散領域175と150との間で直列に配置されていると言われ、制御ゲート140はチャネルの縦方向に向かう部分に対して責任を負い、選択ゲート170は基板上面におけるチャネルの水平部分に対して責任を負っている。
【0027】
スプリットゲート記憶装置100のプログラミングには、電荷蓄積層121の注入領域114−1に電荷を注入する段階が含まれる。プログラミング装置100は、制御ゲート140−1を第1プログラミング電圧(Vp1)に、第1選択ゲート170−1を第2プログラミング電圧(Vp2)に、拡散領域150−1を第3プログラミング電圧(Vp3)に、並びに拡散領域175及び基板102を第4プログラミング電圧(Vp4)にバイアスすることによって達成される。NMOS実施形態のスプリットゲート記憶装置100−1の一実施例において、Vp1は、約6Vであり、Vp2は、約5Vであり、Vp4は、接地である。選択ゲートプログラミング電圧Vp3は、所望のプログラミング電流に応じて変動する。低プログラミング電流用途では、Vp3は、選択ゲート170−1のしきい値電圧において又はそれより若干低い電圧においてバイアスし得る。スプリットゲート記憶セル100−1の消去は、制御ゲート140−1を相対的に大きな正又は負の電位VE1(例えば、+6V又は−6V)に、また、基板102を大きな負又は正の電圧VE2(例えば、−6V又は+6V)にバイアスすることによって達成し得る。拡散領域150−1及び175及び選択ゲート170−1は、消去動作中、浮かせてよく(接続しなくてよく)、又は拡散領域175と選択ゲート170−1との間の電圧が選択ゲート誘電体160の絶縁破壊電圧未満であるようにバイアスしてよい。これらのプログラミング電圧は、図18のプログラミングテーブル180にまとめてある。図12に示すスプリットゲート記憶装置100−2は、記憶装置100−1と機能的に等価であり、プログラミングは、記憶装置100−1に印加されるバイアスを記憶装置100−2に代入することによって達成される。
【0028】
次に、図13乃至図17において、第2実施形態のスプリットゲート記憶装置200の組み立てを一連の部分横断面図として示す。スプリットゲート記憶装置200は、縦方向に向かう選択ゲート及び横方向に向かう制御ゲートで実現される。図13において、裏地誘電体210を成膜又は熱形成して、溝208の表面を内張りする。ゲート誘電体として用いるために裏地誘電体が維持される実施形態の場合、熱酸化を用いて裏地誘電体210を形成するのが好ましい。
【0029】
図14において、図7乃至図9に関して上述した処理に類似した追加処理を実施して、誘電体210に隣接して又それを覆うように選択ゲートスペーサ270を溝208に形成するが、誘電体210は、溝側壁を内張りし、また、選択ゲートスペーサ270用のゲート誘電体として機能する。選択ゲートスペーサ270は、ポリシリコン又は他の適切な導電材料から形成される。誘電体スペーサ245は、選択ゲートスペーサを内張りする。溝208の中央部分の下に横たわる拡散領域250が、基板102中に選択ゲートスペーサ270に位置合わせして形成されており、また、導電プラグ251が溝208を埋めるように組み立てられている。誘電体スペーサ245は、導電プラグ251から選択ゲートスペーサ270を絶縁する。図15において、誘電体210の一部、ハードマスク106、及び誘電体裏地104が、除去されており、図9に関して上述した処理と同様に、隣接溝208間の基板102の一部の上に横たわっている。 図16において、追加処理を実施し、電荷蓄積積層体231を基板102の露出面上に形成する。電荷蓄積積層体231には、図5の電荷蓄積積層体131に類似した底部誘電体の上に横たわり頂部誘電体の下に横たわる一層のDSE220が含まれる。(図16に示す詳細レベルでは、頂部及び底部誘電体は、電荷蓄積積層体231内において容易に区別できない。)プラグ251上方の電荷蓄積積層体の一部が、一実施形態において、CMPプロセスで除去されている。制御ゲートスペーサ240は、溝208の側壁に隣接して電荷蓄積積層体231の上に形成されているものとして示す。制御ゲートスペーサ240には、ポリシリコン又は他の適切なゲート電極材料を含み得る。
【0030】
図17において、電荷蓄積積層体231の露出部(制御ゲートスペーサ240によって網羅されない部分)を除去して、半導体基板102を露出させる。その後、制御ゲートスペーサ240に位置合わせして、拡散領域275を基板102中に形成し、第1及び第2スプリットゲート記憶装置200−1及び200−2の形成を完了する。
【0031】
スプリットゲート記憶装置200−1には、拡散領域250−1と275との間に直列に配置された選択ゲートスペーサ270−1及び制御ゲート240−1が含まれる。例示した実施形態において、選択ゲートスペーサ270−1は、溝208内において縦方向に向かう構造体である。選択ゲートスペーサ270−1は、少なくとも部分的に溝に配置され、ゲート誘電体270に隣接して位置決めされるが、ゲート誘電体270は、ほぼ縦方向の溝側壁及び溝床の一部を内張りする。制御ゲートスペーサ240は、基板102の上面の上方において電荷蓄積積層体231の上に横たわる横方向に向かうスペーサである。本実施形態において、拡散領域250と拡散領域275との間に形成されるチャネルのほとんどは、選択ゲートスペーサ270によって制御され、一方、チャネルのわずかな部分が、制御ゲートスペーサ240によって制御される。DSE220の注入領域214−1のプログラミングは、図12の注入領域114のプログラミングと同様であり、注入領域には、スペーサ240の下に横たわるDSEが含まれる。記憶装置200用のプログラミング値を図18のテーブル180に示す。
【0032】
次に、図19において、記憶アレイ290の一部の上面図を示し、アレイ内における個々の装置の絶縁について議論する。図19の上面図から分かるように、溝208は、縦方向に走っている。例示の記憶装置200には、第1溝208−1、第2溝208−2、及びその間の拡散領域275が含まれる。装置200の制御ゲートスペーサ240、選択ゲートスペーサ270、及び他の特徴は、簡潔にするために、図19から省略する。絶縁領域209の行又はストライプを図19に示し、隣接拡散領域275間(例えば、拡散領域275−1と275−2との間)に電気的な絶縁を提供する。絶縁ストライプ209は、注入で実現するか、又は溝208を形成する前に形成された誘電体絶縁溝が溝208の深さより深く延在する深い溝の絶縁誘電体で実現し得る。接合絶縁実施形態では、絶縁ストライプ209は、基板102の導電性タイプを強化する種で注入される。NMOS実施形態の記憶装置200において、例えば、拡散領域275は、n+領域であり、基板102は、p−領域であり、絶縁ストライプ209は、p領域である。
【0033】
上記明細書において、具体的な実施形態を参照して、本発明について説明した。しかしながら、当業者が理解されるように、以下の請求項に記載した本発明の範囲から逸脱することなく、様々な修正及び変更を行い得る。例えば、例示した実施形態は、NMOSトランジスタ実施形態であるが、PMOS実施形態も同様に包含される。したがって、明細書及び図は、限定的でなく例示的であると見なすものとし、また、そのような全ての修正は、本発明の範囲内に含まれるものとする。
【0034】
恩恵、他の利点、及び問題の解決策について、具体的な実施形態を基に上述した。しかしながら、これらの恩恵、利点、問題の解決策、及び何らかの恩恵、利点、又は解決策を生じさせる又はより顕著にさせる如何なる要素(1つ又は複数)も、全ての請求項の決定的な、必要な、若しくは不可欠な特徴又は要素として解釈してはならない。本明細書に用いる用語「含まれる」、「含む」、又はそのあらゆる他の派生語は、非排他的包含を網羅することを意図しており、このため、一覧の要素を含むプロセス、方法、もの、又は装置は、それらの要素だけを含まず、明示されていない又はそのようなプロセス、方法、もの、又は装置に本来備わっている他の要素も含み得る。
【図面の簡単な説明】
【0035】
【図1】半導体基板を覆う誘電体裏地上にハードマスクを形成する組立プロセスの中間段階におけるウェーハを示す部分横断面図。
【図2】図1に続き、溝を半導体基板中に形成する処理を示す図。
【図3】図2に続き、溝を底部誘電体で内張りする処理を示す図。
【図4】図5に続き、一層の不連続記憶素子を成膜する処理を示す図。
【図5】図6に続き、頂部誘電体を不連続記憶素子層上に形成する処理を示す図。
【図6】図5に続き、制御ゲートスペーサ及び誘電体裏地を溝側壁に隣接して形成する処理を示す図。
【図7】図6に続き、制御ゲートスペーサ間の間隙によって画成された電荷蓄積積層体の一部を除去する処理を示す図。
【図8】図7に続き、拡散領域を間隙の下に形成し、溝を導電プラグで埋める処理を示す図。
【図9】図8に続き、ハードマスク及び誘電体積層体層の一部を隣接溝の境界間において除去する処理を示す図。
【図10】図9に続き、選択ゲート誘電体を基板上に形成する処理を示す図。
【図11】図10に続き、選択ゲートを電荷蓄積積層体の外部側壁に接して形成する処理を示す図。
【図12】図11に続き、選択ゲート構造体に位置合わせして基板の上部に拡散領域を形成する処理を示す図。
【図13】図2に続き、溝を誘電体で内張りする第2実施形態による処理を示す図。
【図14】図13に続き、溝側壁に隣接して溝中に選択ゲートスペーサを形成し、誘電体裏地を選択ゲートスペーサ上に形成し、スペーサによって画成された間隙の下に拡散領域を形成し、導電プラグを成膜して溝を埋める処理を示す図。
【図15】図14に続き、ハードマスクの一部を隣接溝間において除去する処理を示す図。
【図16】図15に続き、電荷蓄積積層体を基板の露出部上に形成し、制御ゲートを溝裏地誘電体の外部側壁に接して形成する処理を示す図。
【図17】図16に続き、制御ゲートに位置合わせして基板上部の中に拡散領域を形成する処理を示す図。
【図18】図12及び図17のスプリットゲート記憶装置用のプログラミングテーブルを示す図。
【図19】スプリットゲート装置記憶アレイを示し装置絶縁を強調する上面図。
【図20】従来のスプリットゲート記憶装置を示す断面図。
【特許請求の範囲】
【請求項1】
スプリットゲート記憶装置であって、
第1ゲート誘電体に接触した第1ゲート電極と、
第2ゲート誘電体に接触した第2ゲート電極と、
半導体基板中に画成された溝の一部の下に横たわる第1拡散領域及び前記基板の上部を占有する第2拡散領域と、が含まれ、
前記第1及び第2ゲート誘電体の内の1つには、一層の不連続記憶素子(DSE)が含まれるスプリットゲート記憶装置。
【請求項2】
請求項1に記載のスプリットゲート記憶装置であって、前記第1ゲート電極は制御ゲートであり、前記第1ゲート誘電体には一層のDSEが含まれるスプリットゲート記憶装置。
【請求項3】
請求項2に記載のスプリットゲート記憶装置であって、前記制御ゲートは、少なくとも部分的に前記溝内に配置されるスプリットゲート記憶装置。
【請求項4】
請求項3に記載のスプリットゲート記憶装置であって、前記制御ゲートには、前記溝の側壁に形成された前記一層のDSEの一部に隣接して形成された制御ゲートスペーサが含まれるスプリットゲート記憶装置。
【請求項5】
請求項4に記載のスプリットゲート記憶装置であって、前記第2ゲートには、選択ゲートが含まれるスプリットゲート記憶装置。
【請求項6】
請求項5に記載のスプリットゲート記憶装置であって、前記選択ゲートは、前記基板の上面全体に配置されるスプリットゲート記憶装置。
【請求項7】
請求項1に記載のスプリットゲート記憶装置であって、前記一層のDSEには、一層のシリコンナノ結晶が含まれるスプリットゲート記憶装置。
【請求項8】
請求項1に記載のスプリットゲート記憶装置であって、更に、前記溝を通って延在し前記第1拡散領域に接触する導電プラグが含まれるスプリットゲート記憶装置。
【請求項9】
請求項1に記載のスプリットゲート記憶装置であって、前記第1ゲート電極は前記選択ゲートであり、前記第2ゲート誘電体には前記一層のDSEが含まれるスプリットゲート記憶装置。
【請求項10】
請求項9に記載のスプリットゲート記憶装置であって、前記第1ゲート誘電体は、前記溝側壁を内張りするスプリットゲート記憶装置。
【請求項11】
請求項10に記載のスプリットゲート記憶装置であって、前記選択ゲートは、少なくとも部分的に前記溝内に配置されるスプリットゲート記憶装置。
【請求項12】
請求項11に記載のスプリットゲート記憶装置であって、前記選択ゲートは、前記第1ゲート誘電体に隣接して形成されたスペーサ構造であるスプリットゲート記憶装置。
【請求項13】
請求項11に記載のスプリットゲート記憶装置であって、前記制御ゲートは、前記基板の上面全体に配置されるスプリットゲート記憶装置。
【請求項14】
スプリットゲート記憶装置をプログラミングする方法であって、
第1ゲート誘電体に接触した制御ゲートを第1プログラミング電圧(Vp1)にバイアスする段階と、
基板に形成された溝の一部の下に横たわる第1拡散領域を第2プログラミング電圧(Vp2)にバイアスする段階と、
第2ゲート誘電体に接触した選択ゲートを第3プログラミング電圧にバイアスする段階と、
前記半導体基板と前記基板の上部を占有する第2拡散領域とを第4プログラミング電圧(Vp4)にバイアスする段階と、が含まれ、
前記第1誘電体は、一層の不連続記憶素子(DSE)を含み、また、前記バイアスする段階は、前記DSEの一部に電荷を注入する方法。
【請求項15】
記憶装置をアレイ状の記憶装置に組み立てる方法であって、
半導体基板に溝を形成する段階と、
第1誘電体で前記溝を内張りする段階と、
前記第1誘電体に隣接し、また、前記溝の側壁に隣接して、第1導電ゲートを前記溝に形成する段階と、
前記基板上面を覆う第2ゲート誘電体を覆って第2導電ゲートを形成する段階と、
前記溝の下に横たわる第1拡散を形成する段階と、
前記基板上部の中に第2拡散領域を形成する段階と、が含まれ、
前記第1又は前記第2ゲート誘電体のいずれかには、一層のDSEが含まれる方法。
【請求項16】
請求項15に記載の方法であって、前記第1導電ゲートは、
制御ゲートである方法。
【請求項17】
請求項16に記載の方法であって、前記第1誘電体には、前記一層のDSEが含まれる方法。
【請求項18】
請求項15に記載の方法であって、前記第1導電ゲートを形成する段階には、前記溝の側壁に隣接する前記第1誘電体に隣接して導電スペーサを形成する段階が含まれる方法。
【請求項19】
請求項15に記載の方法であって、前記第1導電ゲートは、選択ゲートである方法。
【請求項20】
請求項19に記載の方法であって、前記第2誘電体には、前記一層のDSEが含まれる方法。
【請求項1】
スプリットゲート記憶装置であって、
第1ゲート誘電体に接触した第1ゲート電極と、
第2ゲート誘電体に接触した第2ゲート電極と、
半導体基板中に画成された溝の一部の下に横たわる第1拡散領域及び前記基板の上部を占有する第2拡散領域と、が含まれ、
前記第1及び第2ゲート誘電体の内の1つには、一層の不連続記憶素子(DSE)が含まれるスプリットゲート記憶装置。
【請求項2】
請求項1に記載のスプリットゲート記憶装置であって、前記第1ゲート電極は制御ゲートであり、前記第1ゲート誘電体には一層のDSEが含まれるスプリットゲート記憶装置。
【請求項3】
請求項2に記載のスプリットゲート記憶装置であって、前記制御ゲートは、少なくとも部分的に前記溝内に配置されるスプリットゲート記憶装置。
【請求項4】
請求項3に記載のスプリットゲート記憶装置であって、前記制御ゲートには、前記溝の側壁に形成された前記一層のDSEの一部に隣接して形成された制御ゲートスペーサが含まれるスプリットゲート記憶装置。
【請求項5】
請求項4に記載のスプリットゲート記憶装置であって、前記第2ゲートには、選択ゲートが含まれるスプリットゲート記憶装置。
【請求項6】
請求項5に記載のスプリットゲート記憶装置であって、前記選択ゲートは、前記基板の上面全体に配置されるスプリットゲート記憶装置。
【請求項7】
請求項1に記載のスプリットゲート記憶装置であって、前記一層のDSEには、一層のシリコンナノ結晶が含まれるスプリットゲート記憶装置。
【請求項8】
請求項1に記載のスプリットゲート記憶装置であって、更に、前記溝を通って延在し前記第1拡散領域に接触する導電プラグが含まれるスプリットゲート記憶装置。
【請求項9】
請求項1に記載のスプリットゲート記憶装置であって、前記第1ゲート電極は前記選択ゲートであり、前記第2ゲート誘電体には前記一層のDSEが含まれるスプリットゲート記憶装置。
【請求項10】
請求項9に記載のスプリットゲート記憶装置であって、前記第1ゲート誘電体は、前記溝側壁を内張りするスプリットゲート記憶装置。
【請求項11】
請求項10に記載のスプリットゲート記憶装置であって、前記選択ゲートは、少なくとも部分的に前記溝内に配置されるスプリットゲート記憶装置。
【請求項12】
請求項11に記載のスプリットゲート記憶装置であって、前記選択ゲートは、前記第1ゲート誘電体に隣接して形成されたスペーサ構造であるスプリットゲート記憶装置。
【請求項13】
請求項11に記載のスプリットゲート記憶装置であって、前記制御ゲートは、前記基板の上面全体に配置されるスプリットゲート記憶装置。
【請求項14】
スプリットゲート記憶装置をプログラミングする方法であって、
第1ゲート誘電体に接触した制御ゲートを第1プログラミング電圧(Vp1)にバイアスする段階と、
基板に形成された溝の一部の下に横たわる第1拡散領域を第2プログラミング電圧(Vp2)にバイアスする段階と、
第2ゲート誘電体に接触した選択ゲートを第3プログラミング電圧にバイアスする段階と、
前記半導体基板と前記基板の上部を占有する第2拡散領域とを第4プログラミング電圧(Vp4)にバイアスする段階と、が含まれ、
前記第1誘電体は、一層の不連続記憶素子(DSE)を含み、また、前記バイアスする段階は、前記DSEの一部に電荷を注入する方法。
【請求項15】
記憶装置をアレイ状の記憶装置に組み立てる方法であって、
半導体基板に溝を形成する段階と、
第1誘電体で前記溝を内張りする段階と、
前記第1誘電体に隣接し、また、前記溝の側壁に隣接して、第1導電ゲートを前記溝に形成する段階と、
前記基板上面を覆う第2ゲート誘電体を覆って第2導電ゲートを形成する段階と、
前記溝の下に横たわる第1拡散を形成する段階と、
前記基板上部の中に第2拡散領域を形成する段階と、が含まれ、
前記第1又は前記第2ゲート誘電体のいずれかには、一層のDSEが含まれる方法。
【請求項16】
請求項15に記載の方法であって、前記第1導電ゲートは、
制御ゲートである方法。
【請求項17】
請求項16に記載の方法であって、前記第1誘電体には、前記一層のDSEが含まれる方法。
【請求項18】
請求項15に記載の方法であって、前記第1導電ゲートを形成する段階には、前記溝の側壁に隣接する前記第1誘電体に隣接して導電スペーサを形成する段階が含まれる方法。
【請求項19】
請求項15に記載の方法であって、前記第1導電ゲートは、選択ゲートである方法。
【請求項20】
請求項19に記載の方法であって、前記第2誘電体には、前記一層のDSEが含まれる方法。
【図1】
【図2】
【図3】
【図4】
【図5】
【図6】
【図7】
【図8】
【図9】
【図10】
【図11】
【図12】
【図13】
【図14】
【図15】
【図16】
【図17】
【図18】
【図19】
【図20】
【図2】
【図3】
【図4】
【図5】
【図6】
【図7】
【図8】
【図9】
【図10】
【図11】
【図12】
【図13】
【図14】
【図15】
【図16】
【図17】
【図18】
【図19】
【図20】
【公表番号】特表2009−503856(P2009−503856A)
【公表日】平成21年1月29日(2009.1.29)
【国際特許分類】
【出願番号】特願2008−523995(P2008−523995)
【出願日】平成18年7月21日(2006.7.21)
【国際出願番号】PCT/US2006/028372
【国際公開番号】WO2007/014038
【国際公開日】平成19年2月1日(2007.2.1)
【出願人】(504199127)フリースケール セミコンダクター インコーポレイテッド (806)
【Fターム(参考)】
【公表日】平成21年1月29日(2009.1.29)
【国際特許分類】
【出願日】平成18年7月21日(2006.7.21)
【国際出願番号】PCT/US2006/028372
【国際公開番号】WO2007/014038
【国際公開日】平成19年2月1日(2007.2.1)
【出願人】(504199127)フリースケール セミコンダクター インコーポレイテッド (806)
【Fターム(参考)】
[ Back to top ]