炭化珪素半導体装置の製造方法
【課題】炭化珪素半導体装置に於いて、ＭＩＳ界面特性を劣化させないゲート絶縁膜のＰＤＡ手法(熱処理方法)を提供する。
【解決手段】炭化珪素半導体基板２上に、熱酸化法により、０．５ｎｍ〜２ｎｍの範囲内の厚みを有する酸化珪素５を形成する。更に、酸化珪素５の上に堆積法によって酸化膜６を形成して、ゲート絶縁膜としての積層酸化膜７を得る。その上で、酸化膜６の堆積温度よりも高温で、且つ、酸素濃度が０．０５Ｐａ以上で５Ｐａ以下の範囲内に制御された減圧の酸素雰囲気下で、積層酸化膜７に対して熱処理を行うことで、ゲート絶縁膜を形成する。
【解決手段】炭化珪素半導体基板２上に、熱酸化法により、０．５ｎｍ〜２ｎｍの範囲内の厚みを有する酸化珪素５を形成する。更に、酸化珪素５の上に堆積法によって酸化膜６を形成して、ゲート絶縁膜としての積層酸化膜７を得る。その上で、酸化膜６の堆積温度よりも高温で、且つ、酸素濃度が０．０５Ｐａ以上で５Ｐａ以下の範囲内に制御された減圧の酸素雰囲気下で、積層酸化膜７に対して熱処理を行うことで、ゲート絶縁膜を形成する。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、炭化珪素半導体装置の製造方法に関する。
【背景技術】
【０００２】
既存のＳｉデバイスに取って代わる次世代の高耐圧低損失スイッチングデバイスとして、炭化珪素を用いた電界効果型トランジスタ（ＭＯＳＦＥＴ）が注目されている。本素子は、炭化珪素とゲート酸化膜との界面にチャネルを形成し、酸化膜の直上に形成されたゲート電極へ印加する電圧を制御することでチャネルの導電性を変化させ、チャネルの両端に接続されたソース／ドレイン電極間に流れる電流のスイッチング動作を行うものである。
【０００３】
本デバイスの性能に大きな影響を与えているものに、炭化珪素と酸化膜との界面（ＭＯＳ界面）の品質が挙げられる。即ち、Ｓｉデバイスと同等な特性を有するＭＯＳ界面が未だに得られていないために、炭化珪素を用いることでその物性値から予測される飛躍的な性能向上には至っていない。そのため、ＭＯＳ界面の品質向上が極めて重要な課題となっている。
【０００４】
従来は、主に熱酸化法によって酸化珪素を形成して絶縁膜とし、ＭＯＳ界面を形成しているが、最近、堆積法によるＭＯＳ界面形成の試みが成されており、熱酸化法と堆積法とを組み合わせた手法によってＭＯＳ界面を形成することが、特許文献１に示されている。
【０００５】
又、Ｓｉ基板を有するデバイスに関するものではあるが、その様な堆積法により形成されたゲート絶縁膜のゲートリーク電流の低減及び比誘電率の向上のために、ＰＤＡ(Post Deposition Anneal)処理を行うことが、特許文献２に示されている。
【０００６】
【特許文献１】特開２００２−２８０３８１号公報
【特許文献２】特開２００５−６４０５２号公報
【発明の開示】
【発明が解決しようとする課題】
【０００７】
炭化珪素半導体装置、特に電界効果型トランジスタの高性能化を阻害している要因の一つに、炭化珪素／酸化珪素界面の品質が良くないことが挙げられる。即ち、従来は熱酸化法で当該界面を形成しているが、炭化珪素を構成する炭素が酸化珪素中に残留し、当該界面の品質劣化につながっていることが知られている。
【０００８】
そこで、熱酸化よりも低い温度によって基板酸化を抑制した状態での堆積法によって酸化膜を形成し、ＭＯＳ界面を得る試みが成されている。その膜質の向上、特に絶縁性能の向上には、特許文献２に記載されている様に、酸化膜堆積後のＰＤＡ処理が必要である。
【０００９】
しかしながら、ＰＤＡ処理に於ける熱処理では一般に高温が必要であり、低温で堆積した酸化膜によるＭＯＳ界面の特性を大きく変えてしまうことが容易に予測される。低温で堆積した酸化膜と炭化珪素基板とのＭＯＳ界面の特性に与えるＰＤＡの影響はこれまで明らかではなく、炭化珪素基板では、特許文献２の珪素基板の場合とは異なり、炭素が存在するために、特許文献２で示された様な珪素に於ける手法をそのまま用いることが出来ず、炭化珪素固有の適切なＰＤＡ処理法の確立が必要であった。
【００１０】
本発明は上記の様な問題点を解決するために成されたものであり、低温製膜されたゲート絶縁膜を有する炭化珪素ＭＩＳ界面について、導電性等の特性を劣化させずに絶縁特性の優れたＭＩＳ界面を得るためのＰＤＡ手法を提供することを、その目的とする。
【課題を解決するための手段】
【００１１】
本発明の主題に係る炭化珪素半導体装置の製造方法は、炭化珪素基板上に堆積法によって酸化膜を形成し、前記酸化膜の堆積後に、その堆積温度よりも高温で、且つ、大気圧よりも低い減圧の酸素雰囲気下で、前記酸化膜に対して熱処理を行うことにより、ゲート絶縁膜を形成することを特徴とする。
【００１２】
以下、この発明の主題の様々な具体化を、添付図面を基に、その効果・利点と共に、詳述する。
【発明の効果】
【００１３】
本発明の主題によれば、ＭＩＳ界面特性を劣化させることなくＰＤＡ処理を行うことが出来る。
【００１４】
特に、酸素雰囲気に代えて一酸化二窒素雰囲気とすることで、窒化によるＭＩＳ界面特性の向上及びゲート絶縁膜の絶縁性を向上することが出来る。
【００１５】
特に、酸素圧力を０．０５Ｐａ以上５Ｐａ以下の範囲内に制御することで、高いチャネル移動度を保持しつつ、ゲート絶縁膜の絶縁性を向上することが出来る。
【発明を実施するための最良の形態】
【００１６】
（実施の形態１）
本実施の形態に係る炭化珪素半導体装置の製造時に於けるＰＤＡ処理は、酸化膜の堆積後に、その堆積温度よりも高温で、且つ、大気圧よりも低い減圧（好ましくは０．０５Ｐａ以上５Ｐａ以下）の酸素雰囲気下で熱処理を行うものである。以下、図面を参照しつつ、本実施の形態の上記特徴点を記載する。
【００１７】
ここで、図１〜図３の各縦断面図は、本実施の形態により作製される炭化珪素半導体装置の一例である、横型ＭＯＳＦＥＴ（Metal Oxide Semiconductor Field Effect Transistor）の作製方法を示す。
【００１８】
尚、本実施の形態では、不純物の導電型に関して、ｎ型を第１導電型として、ｐ型を第２導電型として、それぞれ記述するが、その逆の構成でも構わない。
【００１９】
先ず、図１を参照して、第２導電型の炭化珪素半導体基板２を用意する。炭化珪素半導体基板２の面方位及びポリタイプはいかなるものでも構わないし、特定の方位に傾斜した基板であっても構わない。好ましくは、[11-20]方向に８°以下に傾斜された(0001)面を主面とする炭化珪素半導体基板を用いるのが良い。そして、エピタキシャル結晶成長法等により、第２導電型の炭化珪素から成る第２導電型のエピタキシャル成長層３を形成する。エピタキシャル成長層３の厚さとしては５μｍ〜１０μｍの範囲内にあれば良く、第２導電型の不純物濃度としては、１×１０15ｃｍ-3 〜 １×１０18ｃｍ-3であれば良い。
【００２０】
そして、写真製版と、窒素やリン等の第１導電型となる不純物のイオン注入と、アルゴン等の不活性ガス雰囲気下での１８００℃程度での熱処理とによって、ソ−ス／ドレイン領域４を形成する。ソース／ドレイン領域４中の第1導電型の不純物濃度は1×１０18ｃｍ-3〜1×１０21ｃｍ-3であれば良く、その深さは０．１ｕｍ〜１ｕｍであれば良い。
【００２１】
次に、犠牲酸化とエッチングとによって最表面の変質層を除去して清浄な面を形成した後、図２を参照して、基板温度400℃〜1250℃での熱酸化によって、エピタキシャル成長層３の主面上に、厚さ０．５ｎｍ〜２ｎｍ程度の酸化珪素５を形成する。続いて、堆積法によって、好ましくはＣＶＤ法（化学気相成長法：Chemical Vapor Deposition）によって、酸化膜６を１０ｎｍ〜１５０ｎｍ程度堆積して、積層酸化膜７（＝ゲート絶縁膜）を形成する。堆積する酸化膜６としては、好ましくは、酸化アルミニュームである。これによって、後述する様に、良好なＭＯＳ界面特性を実現出来ると言う効果が得られる。或いは、酸化アルミニュームに代えて、酸化珪素（ＳｉＯ2）を酸化膜６として用いても良い。この場合には、良好なＭＯＳ界面特性の実現に加えて、高絶縁破壊特性をも実現出来ると言う利点がある。又は、窒化珪素（ＳｉＮ）やＳｉＯＮ等の膜であっても良い。又、堆積温度は４００℃未満の低温、より好ましくは２００℃以下であることが望ましい。堆積温度を下げることで、堆積途中での基板酸化を抑制することが出来る。
【００２２】
尚、本実施の形態では、酸化珪素５を形成しているが、これを形成せずに、エピタキシャル成長層３の上に堆積法によって直接的に酸化膜６を堆積しても良い。
【００２３】
続いて、堆積温度よりも高温で、例えば４００℃以上の雰囲気で、積層酸化膜７（又は酸化膜６のみ）が形成された炭化珪素基板を熱処理する。ここで、熱処理雰囲気を酸素雰囲気とし、その圧力を０．０５Ｐａ以上で５Ｐａ以下の範囲内とすることが好適である。詳しくは後述する。
【００２４】
次に、図３に示す様に、酸化膜６の上に、Ａｌ、Ｔｉ、Ｍｏ等の金属、又は多結晶珪素等の製膜とパターニングとによって、ゲート電極８を形成する。そして、ソース／ドレイン領域４の表面上の積層酸化膜７の一部をエッチング除去した後に、ソ−ス／ドレイン電極９をその領域に形成する。そのパターニングに於いては、写真製版とＡｌやＮｉ等の金属膜堆積と、場合によってはエッチングとによって、ソ−ス／ドレイン電極９を形成する。ソース／ドレイン領域４の表面とソース／ドレイン電極９との界面にシリサイド層を形成するための熱処理を行っても良い。そして、最後に、炭化珪素半導体基板２の裏面側にオーミック電極１０を形成することで、炭化珪素を用いたＭＯＳＦＥＴが形成される。
【００２５】
続いて、本手法によって形成されたＭＯＳＦＥＴの特性について示す。
【００２６】
図４は、４００℃での熱処理に於ける、酸素圧力に対するＭＯＳＦＥＴの電界効果移動度の最大値を示す。図４より、熱処理前には約２８０ｃｍ2／Ｖｓであった移動度が、酸素圧力が０．０５Ｐａ未満の雰囲気の下で、又は、酸素圧力が５Ｐａを超えた雰囲気の下で熱処理を行った試料については、移動度が熱処理前の約半分以下に減少していることがわかる。即ち、０．０５Ｐａ以上〜５Ｐａ以下の範囲内に、より好ましくは０．２Ｐａ以上〜２Ｐａ以下の範囲内に酸素圧力を制御した状態で熱処理を行うことが、移動度の劣化を防ぐ極めて有効な条件であることがわかる。
【００２７】
同様な結果をＭＯＳＦＥＴのしきい値で示したものが、図５である。熱処理前にはしきい値は１．６Ｖ程度であったが、酸素圧力が０．０５Ｐａ未満の雰囲気の下で、又は、酸素圧力が５Ｐａを越える雰囲気の下で熱処理を行った試料については、しきい値が熱処理前の１．５倍以上に増加していることがわかる。従って、０．０５Ｐａ以上〜５Ｐａ以下、より好ましくは０．２Ｐａ以上〜２Ｐａ以下の範囲内程度に酸素圧力を制御した状態で熱処理を行うことが、しきい値の増加を防ぐ有効な条件であることがわかる。酸素圧力が０．０５Ｐａ未満の雰囲気の下で、又は酸素圧力が５Ｐａを超えた雰囲気の下で熱処理を行った際の移動度の減少及びしきい値の増加は、４００℃での熱処理がＭＯＳ界面へ悪影響を及ぼしていることを示唆しており、ＭＯＳ界面特性を劣化させない酸素圧力条件としては、０．０５Ｐａ以上〜５Ｐａ以下、より好ましくは０．２Ｐａ以上〜２Ｐａ以下であることが好適であることを示している。
【００２８】
次に、積層酸化膜７を評価するために、図６に示すＭＯＳキャパシタを作製した。作製方法に関しては、第１導電型の炭化珪素半導体基板１１の上に第１導電型のエピタキシャル成長層１２を形成し、積層酸化膜７又は酸化膜６のみを前述の手法によって形成し、その上にＡｌ、Ｔｉ、Ｍｏ等の金属、又は多結晶珪素等の製膜とパターニングとによって表面電極１３を形成し、その後に、炭化珪素半導体基板１１の裏面上にオーミック電極１４を形成する。
【００２９】
図７は、図６のＭＯＳキャパシタの絶縁破壊電界、リーク電流特性、及びフラットバンドシフトの結果を示す図である。０．０５Ｐａに比べて低圧下での熱処理によると、リーク電流の増加及びフラットバンドシフトの増加を招いていることがわかる。更に、界面準位密度の評価を行ったところ、移動度、しきい値、及びリーク電流の劣化が見られた酸素圧力の低い領域では、界面準位が増加して、ＭＯＳ界面が劣化していることがわかった。
【００３０】
又、本手法による積層酸化膜７の形成方法を、図８に示す様な縦型ＭＯＳＦＥＴへ応用することが可能である。即ち、この様な縦型高耐圧パワーデバイス作製に於いては、ゲート絶縁膜である積層酸化膜７の形成後に、ＣＶＤ法による多結晶珪素や層間酸化膜の堆積、或いはシリサイド層形成等の高温熱処理プロセスを経る必要があるため、積層酸化膜７は熱的に安定である必要がある。本手法による緻密化の熱処理によれば、良好なＭＯＳ界面を維持したまま絶縁性能の優れた高耐圧ＭＯＳＦＥＴを実現することが出来、素子に於けるオン抵抗及びオン損失を大きく低減することが出来る。
【００３１】
尚、実施の形態１では、堆積膜としては、酸化アルミニュームの結果を示したが、他の酸化物（ＳｉＯ2等）や窒化物（ＳｉＮ等）や酸化窒化物（ＳｉＯＮ等）や酸化珪化物（ＳｉＯＡｌ等）の各々を堆積膜としても良い。好ましくは、一般的に用いられる酸化珪素よりも比誘電率の大きい酸化ハフニューム又は酸化ジルコニューム等の材料を用いることで、同一膜厚、同一リーク電流で比較したときの電界効果形トランジスタのゲート電界が大きくなるので、オン抵抗が低減する効果が得られる。
【００３２】
又、本実施の形態では、ＰＤＡ処理として、酸素雰囲気下での熱処理の例を示したが、熱分解によって酸素を生じる一酸化二窒素雰囲気下での熱処理を採用することも出来る。この場合には、ＭＯＳ界面の劣化抑制と酸化膜質向上の他に、窒化によるＭＯＳ界面特性の向上、及び、窒素を含有することによる酸化膜の信頼性向上（絶縁破壊特性（耐圧）の向上及びストレスによる劣化が少なく寿命を長く出来る点）の効果をも得ることが可能である。
【００３３】
（付記）
以上、本発明の実施の形態を詳細に開示し記述したが、以上の記述は本発明の適用可能な局面を例示したものであって、本発明はこれに限定されるものではない。即ち、記述した局面に対する様々な修正や変形例を、この発明の範囲から逸脱することの無い範囲内で考えることが可能である。
【産業上の利用可能性】
【００３４】
本発明は、例えば半導体パワーデバイスに適用して好適である。
【図面の簡単な説明】
【００３５】
【図１】本発明の実施の形態１に係る炭化珪素半導体装置の製造方法の一部を示す縦断面図である。
【図２】本発明の実施の形態１に係る炭化珪素半導体装置の製造方法の一部を示す縦断面図である。
【図３】本発明の実施の形態１に係る炭化珪素半導体装置の製造方法の一部を示す縦断面図である。
【図４】本発明の実施の形態１に係る積層酸化膜をゲート絶縁膜に用いた電界効果形トランジスタの、チャネル移動度の熱処理時酸素圧力依存性を示す図である。
【図５】本発明の実施の形態１に係る積層酸化膜をゲート絶縁膜に用いた電界効果形トランジスタの、しきい値の熱処理時酸素圧力依存性を示す図である。
【図６】本発明の実施の形態１に係る炭化珪素半導体装置の構成を示す縦断面図である。
【図７】本発明の実施の形態１に係る積層酸化膜をゲート絶縁膜に用いたＭＯＳキャパシタの絶縁破壊電界とリーク電流とフラットバンドシフトの熱処理時酸素圧力依存性をまとめた図である。
【図８】本発明の実施の形態１に係る炭化珪素半導体装置の一部を示す縦断面図である。
【符号の説明】
【００３６】
１ 配線電極、２ 第２導電型の炭化珪素半導体基板、３ 第２導電型のエピタキシャル成長層、４ ソース／ドレイン領域、５ 酸化珪素、６ 酸化膜、７ 積層酸化膜、８ ゲート電極、９ ソース／ドレイン電極、１０ 裏面電極、１１ 第１導電型の炭化珪素半導体基板、１２ 第１導電型のエピタキシャル成長層、１３ 表面電極、１４ 裏面電極、１５ ドリフト層、１６ ウェル領域、１７ ウェルコンタクト領域、１８ ソース領域、１９ 層間絶縁膜。
【技術分野】
【０００１】
本発明は、炭化珪素半導体装置の製造方法に関する。
【背景技術】
【０００２】
既存のＳｉデバイスに取って代わる次世代の高耐圧低損失スイッチングデバイスとして、炭化珪素を用いた電界効果型トランジスタ（ＭＯＳＦＥＴ）が注目されている。本素子は、炭化珪素とゲート酸化膜との界面にチャネルを形成し、酸化膜の直上に形成されたゲート電極へ印加する電圧を制御することでチャネルの導電性を変化させ、チャネルの両端に接続されたソース／ドレイン電極間に流れる電流のスイッチング動作を行うものである。
【０００３】
本デバイスの性能に大きな影響を与えているものに、炭化珪素と酸化膜との界面（ＭＯＳ界面）の品質が挙げられる。即ち、Ｓｉデバイスと同等な特性を有するＭＯＳ界面が未だに得られていないために、炭化珪素を用いることでその物性値から予測される飛躍的な性能向上には至っていない。そのため、ＭＯＳ界面の品質向上が極めて重要な課題となっている。
【０００４】
従来は、主に熱酸化法によって酸化珪素を形成して絶縁膜とし、ＭＯＳ界面を形成しているが、最近、堆積法によるＭＯＳ界面形成の試みが成されており、熱酸化法と堆積法とを組み合わせた手法によってＭＯＳ界面を形成することが、特許文献１に示されている。
【０００５】
又、Ｓｉ基板を有するデバイスに関するものではあるが、その様な堆積法により形成されたゲート絶縁膜のゲートリーク電流の低減及び比誘電率の向上のために、ＰＤＡ(Post Deposition Anneal)処理を行うことが、特許文献２に示されている。
【０００６】
【特許文献１】特開２００２−２８０３８１号公報
【特許文献２】特開２００５−６４０５２号公報
【発明の開示】
【発明が解決しようとする課題】
【０００７】
炭化珪素半導体装置、特に電界効果型トランジスタの高性能化を阻害している要因の一つに、炭化珪素／酸化珪素界面の品質が良くないことが挙げられる。即ち、従来は熱酸化法で当該界面を形成しているが、炭化珪素を構成する炭素が酸化珪素中に残留し、当該界面の品質劣化につながっていることが知られている。
【０００８】
そこで、熱酸化よりも低い温度によって基板酸化を抑制した状態での堆積法によって酸化膜を形成し、ＭＯＳ界面を得る試みが成されている。その膜質の向上、特に絶縁性能の向上には、特許文献２に記載されている様に、酸化膜堆積後のＰＤＡ処理が必要である。
【０００９】
しかしながら、ＰＤＡ処理に於ける熱処理では一般に高温が必要であり、低温で堆積した酸化膜によるＭＯＳ界面の特性を大きく変えてしまうことが容易に予測される。低温で堆積した酸化膜と炭化珪素基板とのＭＯＳ界面の特性に与えるＰＤＡの影響はこれまで明らかではなく、炭化珪素基板では、特許文献２の珪素基板の場合とは異なり、炭素が存在するために、特許文献２で示された様な珪素に於ける手法をそのまま用いることが出来ず、炭化珪素固有の適切なＰＤＡ処理法の確立が必要であった。
【００１０】
本発明は上記の様な問題点を解決するために成されたものであり、低温製膜されたゲート絶縁膜を有する炭化珪素ＭＩＳ界面について、導電性等の特性を劣化させずに絶縁特性の優れたＭＩＳ界面を得るためのＰＤＡ手法を提供することを、その目的とする。
【課題を解決するための手段】
【００１１】
本発明の主題に係る炭化珪素半導体装置の製造方法は、炭化珪素基板上に堆積法によって酸化膜を形成し、前記酸化膜の堆積後に、その堆積温度よりも高温で、且つ、大気圧よりも低い減圧の酸素雰囲気下で、前記酸化膜に対して熱処理を行うことにより、ゲート絶縁膜を形成することを特徴とする。
【００１２】
以下、この発明の主題の様々な具体化を、添付図面を基に、その効果・利点と共に、詳述する。
【発明の効果】
【００１３】
本発明の主題によれば、ＭＩＳ界面特性を劣化させることなくＰＤＡ処理を行うことが出来る。
【００１４】
特に、酸素雰囲気に代えて一酸化二窒素雰囲気とすることで、窒化によるＭＩＳ界面特性の向上及びゲート絶縁膜の絶縁性を向上することが出来る。
【００１５】
特に、酸素圧力を０．０５Ｐａ以上５Ｐａ以下の範囲内に制御することで、高いチャネル移動度を保持しつつ、ゲート絶縁膜の絶縁性を向上することが出来る。
【発明を実施するための最良の形態】
【００１６】
（実施の形態１）
本実施の形態に係る炭化珪素半導体装置の製造時に於けるＰＤＡ処理は、酸化膜の堆積後に、その堆積温度よりも高温で、且つ、大気圧よりも低い減圧（好ましくは０．０５Ｐａ以上５Ｐａ以下）の酸素雰囲気下で熱処理を行うものである。以下、図面を参照しつつ、本実施の形態の上記特徴点を記載する。
【００１７】
ここで、図１〜図３の各縦断面図は、本実施の形態により作製される炭化珪素半導体装置の一例である、横型ＭＯＳＦＥＴ（Metal Oxide Semiconductor Field Effect Transistor）の作製方法を示す。
【００１８】
尚、本実施の形態では、不純物の導電型に関して、ｎ型を第１導電型として、ｐ型を第２導電型として、それぞれ記述するが、その逆の構成でも構わない。
【００１９】
先ず、図１を参照して、第２導電型の炭化珪素半導体基板２を用意する。炭化珪素半導体基板２の面方位及びポリタイプはいかなるものでも構わないし、特定の方位に傾斜した基板であっても構わない。好ましくは、[11-20]方向に８°以下に傾斜された(0001)面を主面とする炭化珪素半導体基板を用いるのが良い。そして、エピタキシャル結晶成長法等により、第２導電型の炭化珪素から成る第２導電型のエピタキシャル成長層３を形成する。エピタキシャル成長層３の厚さとしては５μｍ〜１０μｍの範囲内にあれば良く、第２導電型の不純物濃度としては、１×１０15ｃｍ-3 〜 １×１０18ｃｍ-3であれば良い。
【００２０】
そして、写真製版と、窒素やリン等の第１導電型となる不純物のイオン注入と、アルゴン等の不活性ガス雰囲気下での１８００℃程度での熱処理とによって、ソ−ス／ドレイン領域４を形成する。ソース／ドレイン領域４中の第1導電型の不純物濃度は1×１０18ｃｍ-3〜1×１０21ｃｍ-3であれば良く、その深さは０．１ｕｍ〜１ｕｍであれば良い。
【００２１】
次に、犠牲酸化とエッチングとによって最表面の変質層を除去して清浄な面を形成した後、図２を参照して、基板温度400℃〜1250℃での熱酸化によって、エピタキシャル成長層３の主面上に、厚さ０．５ｎｍ〜２ｎｍ程度の酸化珪素５を形成する。続いて、堆積法によって、好ましくはＣＶＤ法（化学気相成長法：Chemical Vapor Deposition）によって、酸化膜６を１０ｎｍ〜１５０ｎｍ程度堆積して、積層酸化膜７（＝ゲート絶縁膜）を形成する。堆積する酸化膜６としては、好ましくは、酸化アルミニュームである。これによって、後述する様に、良好なＭＯＳ界面特性を実現出来ると言う効果が得られる。或いは、酸化アルミニュームに代えて、酸化珪素（ＳｉＯ2）を酸化膜６として用いても良い。この場合には、良好なＭＯＳ界面特性の実現に加えて、高絶縁破壊特性をも実現出来ると言う利点がある。又は、窒化珪素（ＳｉＮ）やＳｉＯＮ等の膜であっても良い。又、堆積温度は４００℃未満の低温、より好ましくは２００℃以下であることが望ましい。堆積温度を下げることで、堆積途中での基板酸化を抑制することが出来る。
【００２２】
尚、本実施の形態では、酸化珪素５を形成しているが、これを形成せずに、エピタキシャル成長層３の上に堆積法によって直接的に酸化膜６を堆積しても良い。
【００２３】
続いて、堆積温度よりも高温で、例えば４００℃以上の雰囲気で、積層酸化膜７（又は酸化膜６のみ）が形成された炭化珪素基板を熱処理する。ここで、熱処理雰囲気を酸素雰囲気とし、その圧力を０．０５Ｐａ以上で５Ｐａ以下の範囲内とすることが好適である。詳しくは後述する。
【００２４】
次に、図３に示す様に、酸化膜６の上に、Ａｌ、Ｔｉ、Ｍｏ等の金属、又は多結晶珪素等の製膜とパターニングとによって、ゲート電極８を形成する。そして、ソース／ドレイン領域４の表面上の積層酸化膜７の一部をエッチング除去した後に、ソ−ス／ドレイン電極９をその領域に形成する。そのパターニングに於いては、写真製版とＡｌやＮｉ等の金属膜堆積と、場合によってはエッチングとによって、ソ−ス／ドレイン電極９を形成する。ソース／ドレイン領域４の表面とソース／ドレイン電極９との界面にシリサイド層を形成するための熱処理を行っても良い。そして、最後に、炭化珪素半導体基板２の裏面側にオーミック電極１０を形成することで、炭化珪素を用いたＭＯＳＦＥＴが形成される。
【００２５】
続いて、本手法によって形成されたＭＯＳＦＥＴの特性について示す。
【００２６】
図４は、４００℃での熱処理に於ける、酸素圧力に対するＭＯＳＦＥＴの電界効果移動度の最大値を示す。図４より、熱処理前には約２８０ｃｍ2／Ｖｓであった移動度が、酸素圧力が０．０５Ｐａ未満の雰囲気の下で、又は、酸素圧力が５Ｐａを超えた雰囲気の下で熱処理を行った試料については、移動度が熱処理前の約半分以下に減少していることがわかる。即ち、０．０５Ｐａ以上〜５Ｐａ以下の範囲内に、より好ましくは０．２Ｐａ以上〜２Ｐａ以下の範囲内に酸素圧力を制御した状態で熱処理を行うことが、移動度の劣化を防ぐ極めて有効な条件であることがわかる。
【００２７】
同様な結果をＭＯＳＦＥＴのしきい値で示したものが、図５である。熱処理前にはしきい値は１．６Ｖ程度であったが、酸素圧力が０．０５Ｐａ未満の雰囲気の下で、又は、酸素圧力が５Ｐａを越える雰囲気の下で熱処理を行った試料については、しきい値が熱処理前の１．５倍以上に増加していることがわかる。従って、０．０５Ｐａ以上〜５Ｐａ以下、より好ましくは０．２Ｐａ以上〜２Ｐａ以下の範囲内程度に酸素圧力を制御した状態で熱処理を行うことが、しきい値の増加を防ぐ有効な条件であることがわかる。酸素圧力が０．０５Ｐａ未満の雰囲気の下で、又は酸素圧力が５Ｐａを超えた雰囲気の下で熱処理を行った際の移動度の減少及びしきい値の増加は、４００℃での熱処理がＭＯＳ界面へ悪影響を及ぼしていることを示唆しており、ＭＯＳ界面特性を劣化させない酸素圧力条件としては、０．０５Ｐａ以上〜５Ｐａ以下、より好ましくは０．２Ｐａ以上〜２Ｐａ以下であることが好適であることを示している。
【００２８】
次に、積層酸化膜７を評価するために、図６に示すＭＯＳキャパシタを作製した。作製方法に関しては、第１導電型の炭化珪素半導体基板１１の上に第１導電型のエピタキシャル成長層１２を形成し、積層酸化膜７又は酸化膜６のみを前述の手法によって形成し、その上にＡｌ、Ｔｉ、Ｍｏ等の金属、又は多結晶珪素等の製膜とパターニングとによって表面電極１３を形成し、その後に、炭化珪素半導体基板１１の裏面上にオーミック電極１４を形成する。
【００２９】
図７は、図６のＭＯＳキャパシタの絶縁破壊電界、リーク電流特性、及びフラットバンドシフトの結果を示す図である。０．０５Ｐａに比べて低圧下での熱処理によると、リーク電流の増加及びフラットバンドシフトの増加を招いていることがわかる。更に、界面準位密度の評価を行ったところ、移動度、しきい値、及びリーク電流の劣化が見られた酸素圧力の低い領域では、界面準位が増加して、ＭＯＳ界面が劣化していることがわかった。
【００３０】
又、本手法による積層酸化膜７の形成方法を、図８に示す様な縦型ＭＯＳＦＥＴへ応用することが可能である。即ち、この様な縦型高耐圧パワーデバイス作製に於いては、ゲート絶縁膜である積層酸化膜７の形成後に、ＣＶＤ法による多結晶珪素や層間酸化膜の堆積、或いはシリサイド層形成等の高温熱処理プロセスを経る必要があるため、積層酸化膜７は熱的に安定である必要がある。本手法による緻密化の熱処理によれば、良好なＭＯＳ界面を維持したまま絶縁性能の優れた高耐圧ＭＯＳＦＥＴを実現することが出来、素子に於けるオン抵抗及びオン損失を大きく低減することが出来る。
【００３１】
尚、実施の形態１では、堆積膜としては、酸化アルミニュームの結果を示したが、他の酸化物（ＳｉＯ2等）や窒化物（ＳｉＮ等）や酸化窒化物（ＳｉＯＮ等）や酸化珪化物（ＳｉＯＡｌ等）の各々を堆積膜としても良い。好ましくは、一般的に用いられる酸化珪素よりも比誘電率の大きい酸化ハフニューム又は酸化ジルコニューム等の材料を用いることで、同一膜厚、同一リーク電流で比較したときの電界効果形トランジスタのゲート電界が大きくなるので、オン抵抗が低減する効果が得られる。
【００３２】
又、本実施の形態では、ＰＤＡ処理として、酸素雰囲気下での熱処理の例を示したが、熱分解によって酸素を生じる一酸化二窒素雰囲気下での熱処理を採用することも出来る。この場合には、ＭＯＳ界面の劣化抑制と酸化膜質向上の他に、窒化によるＭＯＳ界面特性の向上、及び、窒素を含有することによる酸化膜の信頼性向上（絶縁破壊特性（耐圧）の向上及びストレスによる劣化が少なく寿命を長く出来る点）の効果をも得ることが可能である。
【００３３】
（付記）
以上、本発明の実施の形態を詳細に開示し記述したが、以上の記述は本発明の適用可能な局面を例示したものであって、本発明はこれに限定されるものではない。即ち、記述した局面に対する様々な修正や変形例を、この発明の範囲から逸脱することの無い範囲内で考えることが可能である。
【産業上の利用可能性】
【００３４】
本発明は、例えば半導体パワーデバイスに適用して好適である。
【図面の簡単な説明】
【００３５】
【図１】本発明の実施の形態１に係る炭化珪素半導体装置の製造方法の一部を示す縦断面図である。
【図２】本発明の実施の形態１に係る炭化珪素半導体装置の製造方法の一部を示す縦断面図である。
【図３】本発明の実施の形態１に係る炭化珪素半導体装置の製造方法の一部を示す縦断面図である。
【図４】本発明の実施の形態１に係る積層酸化膜をゲート絶縁膜に用いた電界効果形トランジスタの、チャネル移動度の熱処理時酸素圧力依存性を示す図である。
【図５】本発明の実施の形態１に係る積層酸化膜をゲート絶縁膜に用いた電界効果形トランジスタの、しきい値の熱処理時酸素圧力依存性を示す図である。
【図６】本発明の実施の形態１に係る炭化珪素半導体装置の構成を示す縦断面図である。
【図７】本発明の実施の形態１に係る積層酸化膜をゲート絶縁膜に用いたＭＯＳキャパシタの絶縁破壊電界とリーク電流とフラットバンドシフトの熱処理時酸素圧力依存性をまとめた図である。
【図８】本発明の実施の形態１に係る炭化珪素半導体装置の一部を示す縦断面図である。
【符号の説明】
【００３６】
１ 配線電極、２ 第２導電型の炭化珪素半導体基板、３ 第２導電型のエピタキシャル成長層、４ ソース／ドレイン領域、５ 酸化珪素、６ 酸化膜、７ 積層酸化膜、８ ゲート電極、９ ソース／ドレイン電極、１０ 裏面電極、１１ 第１導電型の炭化珪素半導体基板、１２ 第１導電型のエピタキシャル成長層、１３ 表面電極、１４ 裏面電極、１５ ドリフト層、１６ ウェル領域、１７ ウェルコンタクト領域、１８ ソース領域、１９ 層間絶縁膜。
【特許請求の範囲】
【請求項１】
炭化珪素基板上に堆積法によって酸化膜を形成し、
前記酸化膜の堆積後に、その堆積温度よりも高温で、且つ、大気圧よりも低い減圧の酸素雰囲気下で、前記酸化膜に対して熱処理を行うことにより、ゲート絶縁膜を形成することを特徴とする、
炭化珪素半導体装置の製造方法。
【請求項２】
炭化珪素基板上に熱酸化法により０．５ｎｍ〜２ｎｍの範囲内の厚みを有する酸化珪素を形成し、
前記酸化珪素の上に堆積法によって酸化膜を形成し、
前記酸化膜の堆積後に、その堆積温度よりも高温で、且つ、大気圧よりも低い減圧の酸素雰囲気下で積層酸化膜に対して熱処理を行うことにより、ゲート絶縁膜を形成することを特徴とする、
炭化珪素半導体装置の製造方法。
【請求項３】
請求項１又は２に記載の炭化珪素半導体装置の製造方法であって、
前記酸素雰囲気に代えて、前記酸化膜の堆積温度よりも高温で、且つ、大気圧よりも低い減圧の一酸化二窒素雰囲気を用いることを特徴とする、
炭化珪素半導体装置の製造方法。
【請求項４】
請求項１又は２に記載の炭化珪素半導体装置の製造方法であって、
酸素圧力が０．０５Ｐａ以上で５Ｐａ以下の範囲内にあることを特徴とする、
炭化珪素半導体装置の製造方法。
【請求項５】
請求項１乃至４の何れかに記載の炭化珪素半導体装置の製造方法であって、
前記堆積法による酸化膜が酸化アルミニュームであることを特徴とする、
炭化珪素半導体装置の製造方法。
【請求項６】
請求項１乃至４の何れかに記載の炭化珪素半導体装置の製造方法であって、
前記堆積法による酸化膜が酸化珪素であることを特徴とする、
炭化珪素半導体装置の製造方法。
【請求項１】
炭化珪素基板上に堆積法によって酸化膜を形成し、
前記酸化膜の堆積後に、その堆積温度よりも高温で、且つ、大気圧よりも低い減圧の酸素雰囲気下で、前記酸化膜に対して熱処理を行うことにより、ゲート絶縁膜を形成することを特徴とする、
炭化珪素半導体装置の製造方法。
【請求項２】
炭化珪素基板上に熱酸化法により０．５ｎｍ〜２ｎｍの範囲内の厚みを有する酸化珪素を形成し、
前記酸化珪素の上に堆積法によって酸化膜を形成し、
前記酸化膜の堆積後に、その堆積温度よりも高温で、且つ、大気圧よりも低い減圧の酸素雰囲気下で積層酸化膜に対して熱処理を行うことにより、ゲート絶縁膜を形成することを特徴とする、
炭化珪素半導体装置の製造方法。
【請求項３】
請求項１又は２に記載の炭化珪素半導体装置の製造方法であって、
前記酸素雰囲気に代えて、前記酸化膜の堆積温度よりも高温で、且つ、大気圧よりも低い減圧の一酸化二窒素雰囲気を用いることを特徴とする、
炭化珪素半導体装置の製造方法。
【請求項４】
請求項１又は２に記載の炭化珪素半導体装置の製造方法であって、
酸素圧力が０．０５Ｐａ以上で５Ｐａ以下の範囲内にあることを特徴とする、
炭化珪素半導体装置の製造方法。
【請求項５】
請求項１乃至４の何れかに記載の炭化珪素半導体装置の製造方法であって、
前記堆積法による酸化膜が酸化アルミニュームであることを特徴とする、
炭化珪素半導体装置の製造方法。
【請求項６】
請求項１乃至４の何れかに記載の炭化珪素半導体装置の製造方法であって、
前記堆積法による酸化膜が酸化珪素であることを特徴とする、
炭化珪素半導体装置の製造方法。
【図１】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【図８】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【図８】
【公開番号】特開２００９−４９０９９（Ｐ２００９−４９０９９Ａ）
【公開日】平成２１年３月５日（２００９．３．５）
【国際特許分類】
【出願番号】特願２００７−２１２１４１（Ｐ２００７−２１２１４１）
【出願日】平成１９年８月１６日（２００７．８．１６）
【出願人】（０００００６０１３）三菱電機株式会社 (33,312)
【出願人】（３０４０２１４１７）国立大学法人東京工業大学 (1,821)
【Ｆターム（参考）】
【公開日】平成２１年３月５日（２００９．３．５）
【国際特許分類】
【出願日】平成１９年８月１６日（２００７．８．１６）
【出願人】（０００００６０１３）三菱電機株式会社 (33,312)
【出願人】（３０４０２１４１７）国立大学法人東京工業大学 (1,821)
【Ｆターム（参考）】
[ Back to top ]