炭化珪素基板の製造方法
【課題】大型であって、かつ半導体装置を高い歩留りで製造することができる炭化珪素基板の製造方法を提供する。
【解決手段】第1の炭化珪素基板11の第1の側面S1と、第2の炭化珪素基板12の側面S2とが互いに面するように、処理室60内にベース部30および第1および第2の炭化珪素基板11、12が配置される。処理室60の内面の少なくとも一部は、Ta原子およびC原子を含む吸収部52によって覆われている。第1および第2の側面S1、S2を互いに接合するために、炭化珪素が昇華し得る温度以上に処理室60内の温度が高められる。温度を高める工程において吸収部52の少なくとも一部が炭化される。
【解決手段】第1の炭化珪素基板11の第1の側面S1と、第2の炭化珪素基板12の側面S2とが互いに面するように、処理室60内にベース部30および第1および第2の炭化珪素基板11、12が配置される。処理室60の内面の少なくとも一部は、Ta原子およびC原子を含む吸収部52によって覆われている。第1および第2の側面S1、S2を互いに接合するために、炭化珪素が昇華し得る温度以上に処理室60内の温度が高められる。温度を高める工程において吸収部52の少なくとも一部が炭化される。
【発明の詳細な説明】
【技術分野】
【0001】
本発明は炭化珪素基板の製造方法に関するものである。
【背景技術】
【0002】
近年、半導体装置の製造に用いられる半導体基板としてSiC基板の採用が進められつつある。SiCは、より一般的に用いられているSi(シリコン)に比べて大きなバンドギャップを有する。そのためSiC基板を用いた半導体装置は、耐圧が高く、オン抵抗が低く、また高温環境下での特性の低下が小さい、といった利点を有する。
【0003】
半導体装置を効率的に製造するためには、ある程度以上の基板の大きさが求められる。米国特許第7314520号明細書(特許文献1)によれば、76mm(3インチ)以上のSiC基板を製造することができるとされている。
【先行技術文献】
【特許文献】
【0004】
【特許文献1】米国特許第7314520号明細書
【発明の概要】
【発明が解決しようとする課題】
【0005】
SiC基板の大きさは工業的には100mm(4インチ)程度にとどまっており、このため大型の基板を用いて半導体装置を効率よく製造することができないという問題がある。特に六方晶系のSiCにおいて、(0001)面以外の面の特性が利用される場合、上記の問題が特に深刻となる。このことについて、以下に説明する。
【0006】
欠陥の少ないSiC基板は、通常、積層欠陥の生じにくい(0001)面成長で得られたSiCインゴットから切り出されることで製造される。このため(0001)面以外の面方位を有するSiC基板は、成長面に対して非平行に切り出されることになる。このため基板の大きさを十分確保することが困難であったり、インゴットの多くの部分が有効に利用できなかったりする。このため、SiCの(0001)面以外の面を利用した半導体装置は、効率よく製造することが特に困難である。
【0007】
このように困難をともなうSiC基板の大型化に代わって、ベース部と、この上に配置された複数の小さな単結晶基板とを有する炭化珪素基板を用いることが考えられる。この半導体基板は、単結晶基板の枚数を増やすことで、必要に応じて大型化することができる。
【0008】
しかしこの炭化珪素基板においては、隣り合う単結晶基板の間に隙間ができてしまう。この隙間には、この炭化珪素基板を用いた半導体装置の製造工程中に異物が溜まりやすい。この異物は、たとえば、半導体装置の製造工程において用いられる洗浄液若しくは研磨剤、または雰囲気中のダストである。このような異物は製造歩留りの低下の原因となり、その結果、半導体装置の製造効率が低下してしまうという問題がある。
【0009】
本発明は、上記の問題点に鑑みてなされたものであり、その目的は、大型であって、かつ半導体装置を高い歩留りで製造することができる炭化珪素基板の製造方法を提供することである。
【課題を解決するための手段】
【0010】
本発明の炭化珪素基板の製造方法は、以下の工程を有する。
炭化珪素から作られたベース部が準備される。炭化珪素から作られた第1および第2の単結晶基板が準備される。第1の単結晶基板は、第1の裏面と、第1の裏面に対向する第1の表面と、第1の裏面および第1の表面をつなぐ第1の側面とを有する。第2の単結晶基板は、第2の裏面と、第2の裏面に対向する第2の表面と、第2の裏面および第2の表面をつなぐ第2の側面とを有する。処理室が準備される。処理室の内面の少なくとも一部は、Ta原子およびC原子を含む吸収部によって覆われている。第1および第2の裏面の各々がベース部に面し、かつ、第1および第2の側面が互いに面するように、処理室内にベース部および第1および第2の単結晶基板が配置される。第1および第2の側面を互いに接合するために、炭化珪素が昇華し得る温度以上に処理室内の温度が高められる。温度を高める工程において吸収部の少なくとも一部が炭化される。
【0011】
本製造方法によれば、第1および第2の側面が互いに接合されることで、第1および第2の単結晶基板の間の隙間が塞がれる。これにより、炭化珪素基板を用いて半導体装置を製造する際に、この隙間に異物が溜まることを防ぐことができる。よってこの異物による歩留り低下を防止できるので、半導体装置を高い歩留りで製造することができる半導体基板が得られる。
【0012】
また加熱工程の際に、吸収部に含まれるTa原子が処理室の雰囲気中のC原子の一部を吸収することで、この雰囲気中のC原子の濃度が過剰となることを防ぐことができる。これにより第1および第2の側面の表面からのC原子の脱離が促進されるので、第1および第2の側面の表面が炭化された状態となりにくくなる。これにより第1および第2の側面を互いにより確実に接合することができる。また吸収部がC原子を予め含むことで、新しい吸収部の使用が開始された際にC原子の吸収が急激に生じることを防止することができる。
【0013】
好ましくは、吸収部は、C原子の濃度に比してTa原子の濃度が高い第1の部位を有する。これにより第1の部位においてTaC(炭化タンタル)を構成しないTa原子が設けられ、このTa原子によってC原子を吸収することができる。
【0014】
好ましくは、吸収部は上記第1の部位を覆う第2の部位を有し、第2の部位におけるC原子の濃度に対するTa原子の濃度の比は、第1の部位におけるC原子の濃度に対するTa原子の濃度の比に比して小さい。これにより、Ta原子の濃度比が高い第1の部位へのC原子の吸収を、第2の部位によって時間的に緩やかなものとすることができる。よって比較的新しい吸収部の使用が開始された際においても、C原子の吸収が急激に生じることを防止することができる。
【0015】
好ましくは、処理室内の温度を高める工程において、第1および第2の単結晶基板の各々の温度は、ベース部の温度よりも低くされる。これにより第1および第2の単結晶基板の各々とベース部との間に形成されたボイドをベース部の方に移動させることができる。
【0016】
好ましくは、処理室内の温度を高める工程において、第1および第2の裏面の各々と、ベース部とが接合される。これにより、第1および第2の側面を互いに接合すると同時に、第1および第2の単結晶基板の各々とベース部とを接合することができる。
【0017】
好ましくは、ベース部と第1および第2の単結晶基板とを配置する工程は、ベース部上に第1および第2の単結晶基板を載置する工程を含む。これにより第1および第2の単結晶基板を容易に配置することができる。
【0018】
好ましくは、処理室の少なくとも一部はグラファイトによって形成されている。これにより、耐熱性が高い処理室を容易に形成することができる。
【発明の効果】
【0019】
以上の説明から明らかなように、本発明によれば、大型であって、かつ半導体装置を高い歩留りで製造することができる炭化珪素基板の製造方法を提供することができる。
【図面の簡単な説明】
【0020】
【図1】本発明の実施の形態1における炭化珪素基板の構成を概略的に示す平面図である。
【図2】図1の線II−IIに沿う概略断面図である。
【図3】本発明の実施の形態1における炭化珪素基板の製造方法の第1工程を概略的に示す平面図である。
【図4】図3の線IV−IVに沿う概略断面図である。
【図5】本発明の実施の形態1における炭化珪素基板の製造方法の第2工程を概略的に示す断面図である。
【図6】図5の矢印Xに沿った、C原子の濃度に対するTa原子の濃度の比のプロファイルの一例である。
【図7】本発明の実施の形態2における半導体装置の構成を概略的に示す部分断面図である。
【図8】本発明の実施の形態2における半導体装置の製造方法の概略フロー図である。
【図9】本発明の実施の形態2における半導体装置の製造方法の第1工程を概略的に示す部分断面図である。
【図10】本発明の実施の形態2における半導体装置の製造方法の第2工程を概略的に示す部分断面図である。
【図11】本発明の実施の形態2における半導体装置の製造方法の第3工程を概略的に示す部分断面図である。
【図12】本発明の実施の形態2における半導体装置の製造方法の第4工程を概略的に示す部分断面図である。
【発明を実施するための形態】
【0021】
以下、図面に基づいて本発明の実施の形態を説明する。
(実施の形態1)
図1および図2を参照して、本実施の形態の炭化珪素基板80aは、ベース部30と、ベース部30によって支持された基板群10とを有する。ベース部30は炭化珪素から作られている。
【0022】
基板群10は、炭化珪素から作られた複数の単結晶基板からなり、SiC基板11(第1の単結晶基板)およびSiC基板12(第2の単結晶基板)を含む。SiC基板11は、ベース部30に面する裏面B1(第1の裏面)と、裏面B1に対向する表面F1(第1の表面)と、裏面B1および表面F1をつなぐ側面S1(第1の側面)とを有する。SiC基板12は、ベース部30に面する裏面B2(第2の裏面)と、第2の裏面に対向する表面F2(第2の表面)と、裏面B2および表面F2をつなぐ側面S2(第2の側面)とを有する。裏面B1およびB2の各々はベース部30の一の主面に接合されている。また側面S1およびS2は、互いに面しており、かつ互いに接合されている。
【0023】
基板群10の各々は同一平面上において露出した表面を有し、たとえばSiC基板11および12のそれぞれは表面F1およびF2(図2)を有する。これにより炭化珪素基板80aは、基板群10の各々に比して大きな表面を有する。よって基板群10の各々を単独で用いる場合に比して、炭化珪素基板80aを用いる場合の方が、半導体装置をより効率よく製造することができる。
【0024】
なお基板群10の厚さは、たとえば300μmである。また、たとえば、基板群10の導電型はn型であり、その不純物濃度は1×1019cm-3である。またベース部30の厚さは、たとえば300μmである。またたとえば、ベース部30の導電型はn型であり、その不純物濃度は1×1020cm-3である。
【0025】
次に炭化珪素基板80aの製造方法について説明する。なお以下において説明を簡略化するために基板群10が有する複数のSiC基板のうちSiC基板11および12に関してのみ言及する場合があるが、他のSiC基板も同様に扱われる。
【0026】
図3および図4を参照して、SiC基板11、12と、ベース部30とが準備される。次に、裏面B1およびB2の各々がベース部30に面し、かつ、側面S1およびS2が互いに面するように、ベース部30上にSiC基板11および12の各々が載置される。
【0027】
図5を参照して、処理室60が準備される。処理室60はグラファイトから作られている。また処理室60の内面の少なくとも一部はコーティング52(吸収部)によって覆われ、好ましくはこの内面の全体がコーティング52によって覆われている。好ましくは、コーティング52の厚さは1μm以上である。コーティング52はTa原子およびC原子を含む。
【0028】
さらに図6を参照して、軸X(図5)に沿った、C原子の濃度に対するTa原子の濃度の比(濃度比)のプロファイル(図6)を示す。位置X0は、コーティング52によって覆われた処理室60の内面、つまりコーティング52の表面に対応している。位置X1はコーティング51の内部に対応している。位置X2はコーティング52および処理室60の界面に対応している。位置X3は処理室60の外面に対応している。このプロファイルに示すように、コーティング52は、1を超える濃度比を有する部位を含む。すなわちコーティング52はC原子の濃度に対してTa原子の濃度が高い部位を有する。またコーティング52において、位置X0近傍の部位(第2の部位)は、位置X1近傍の部位(第1の部位)を覆っている。そして位置X0における濃度比は、位置X1における濃度比に比して小さい。
【0029】
処理室60の内面上にコーティング52を形成する方法としては、たとえば、以下の第1〜第3のいずれかの方法を用いることができる。第1にCVD(Chemical Vapor Deposition)を用いることができ、これにより緻密なコーティング52を形成することができる。第2に、まずTa膜を形成し、このTa膜の表面からTa膜の内部へとC原子を拡散させる方法を用いることができる。この場合、コーティング52の厚み方向に沿うC原子の濃度勾配を容易に設けることができる。第3にスパッタリング法を用いることができ、これにより、処理室60の内面が複雑な形状を有していても、その形状に対応したコーティング52を形成することができる。
【0030】
次に、ベース部30が処理室60内に搬送される。これにより、裏面B1およびB2の各々がベース部30に面し、かつ、側面S1およびS2が互いに面するように、処理室60内にベース部30およびSiC基板11、12が配置される。
【0031】
次に炭化珪素が昇華し得る温度以上に処理室60内の温度を高めるための加熱工程が行われる。この加熱工程は、好ましくは、SiC基板11および12の各々の温度がベース部30の温度よりも低くなるように行われる。
【0032】
この加熱工程により、ベース部30上における側面S1およびS2の間の隙間の表面から、炭化珪素の昇華が生じる。すなわちこの隙間内に、SiC2、Si2C、およびSiの分子種が生じる。
【0033】
上記SiC2およびSi2Cに含まれるC原子の一部がコーティング52と反応することで、コーティング52の少なくとも一部が炭化される。これにより、処理室60の雰囲気中のC原子の濃度が低減されるので、ベース部30上における側面S1およびS2の間の隙間内の雰囲気中のC原子の濃度も低減される。その結果、ベース部30上における側面S1およびS2の間の隙間の表面からのC原子の脱離が促進される。これにより側面S1およびS2の間の隙間の表面がグラファイト化されにくくなるので、この隙間内における昇華および再固化の反応が活性化される。その結果、上記隙間を埋めるような側面S1およびS2間の接合が促進される。
【0034】
また上記の側面S1およびS2間の接合と同時に、裏面B1およびB2の各々と、ベース部30とが、炭化珪素の昇華および再固化の反応によって接合される。これにより、炭化珪素基板80a(図2)が得られる。
【0035】
本実施の形態によれば、側面S1およびS2が互いに接合されることで、SiC基板11および12の間の隙間が塞がれる。これにより、炭化珪素基板80aを用いて半導体装置を製造する際に、この隙間に異物が溜まることを防ぐことができる。よってこの異物による歩留り低下を防止できるので、半導体装置を高い歩留りで製造することができる炭化珪素基板が得られる。
【0036】
また加熱工程の際に、コーティング52に含まれるTa原子が処理室60中のC原子の一部を吸収することで、処理室60中のC原子が過剰となることを防ぐことができる。これにより側面S1およびS2の表面からのC原子の脱離が促進されるので、側面S1およびS2の表面が炭化された状態となりにくくなる。これにより側面S1およびS2を互いにより確実に接合することができる。またコーティング52がC原子を予め含むことで、新しいコーティング52の使用が開始された際にC原子の吸収が急激に生じることを防止することができる。
【0037】
また図6に示すように、コーティング52は、濃度比が1を越える部位、すなわちC原子の濃度に比してTa原子の濃度が高い部位を有する。これによりTaCを構成しないTa原子が設けられ、このTa原子によってC原子を吸収することができる。
【0038】
またコーティング52は、図6に示すように、位置X1近傍の部位を覆う、位置X0近傍の部位を有し、位置X0における濃度比は位置X1における濃度比に比して小さい。これにより位置X1近傍の部位へのC原子の吸収を、位置X0近傍の部位によって時間的に緩やかなものとすることができる。よって新しいコーティング52の使用が開始された際にC原子の吸収が急激に生じることを、より確実に防止することができる。
【0039】
またコーティング52により処理室60の内面の少なくとも一部が覆われているので、処理室60の内面が処理室60内の雰囲気に与える影響を低減することができる。特に処理室60がグラファイトによって形成されている場合、グラファイトに起因した処理室60内の雰囲気中のC原子の濃度の増大を抑制することができる。
【0040】
また側面S1およびS2の接合と同時に、ベース部30と、この上に載置された裏面B1およびB2の各々とが接合される。つまり、側面S1およびS2を互いに接合すると同時に、SiC基板11、12の各々とベース部30とを接合することができる。
【0041】
また上記加熱工程において、SiC基板11および12の各々の温度がベース部30の温度よりも低くされることで、SiC基板11および12の各々とベース部30との間に形成されたボイドをベース部30の方に移動させることができる。
【0042】
なお、炭化珪素基板80aのベース部30の電気抵抗率は、好ましくは50mΩ・cm以下とされ、より好ましくは10mΩ・cm以下とされる。
【0043】
また好ましくは、処理室60内の温度を高める際に、処理室60内に窒素を含有するガスが導入される。これにより、側面S1およびS2の間の接合を促進することができ、またベース部30中に不純物としての窒素を導入することができる。
【0044】
また好ましくはベース部30の形状は円形とすることができ、この場合、ベース部30の直径は、好ましくは5cm(2インチ)以上であり、より好ましくは15cm(6インチ)以上である。また好ましくは、ベース部30に接合される際に、裏面B1、B2、およびこれらに面するベース部30の面、すなわち接合面は、平坦化処理されている。また好ましくは、SiC基板11、12と、ベース部30との各々の厚さのばらつきは10μm程度以下である。また好ましくは、炭化珪素基板80aの厚さは300μm以上である。
【0045】
また好ましくはSiC基板11、12の結晶構造のポリタイプは4H型であり、これにより電力用半導体の製造により適した炭化珪素基板80aを得ることができる。また好ましくは、SiC基板11、12と、ベース部30との各々は、同一の結晶構造を有する。また好ましくは、SiC基板11、12の熱膨張係数と、ベース部30の熱膨張係数との差は、炭化珪素基板80aを用いた半導体装置の製造工程においてこの熱膨張差に起因した割れが生じない程度に小さい。
【0046】
また好ましくは、SiC基板11の{0001}面に対する表面F1のオフ角は50°以上65°以下であり、かつSiC基板12の{0001}面に対する表面F2のオフ角は50°以上65°以下である。これにより、表面F1、F2が{0001}面である場合に比して、表面F1、F2におけるチャネル移動度を高めることができる。
【0047】
より好ましくは、表面F1のオフ方位とSiC基板11の<1−100>方向とのなす角は5°以下であり、かつ表面F2のオフ方位とSiC基板12の<1−100>方向とのなす角は5°以下である。これにより表面F1、F2におけるチャネル移動度をより高めることができる。
【0048】
さらに好ましくは、SiC基板11の<1−100>方向における{03−38}面に対する表面F1のオフ角は−3°以上5°以下であり、SiC基板12の<1−100>方向における{03−38}面に対する表面F2のオフ角は−3°以上5°以下である。これにより表面F1、F2におけるチャネル移動度をさらに高めることができる。
【0049】
なお上記において、「<1−100>方向における{03−38}面に対する表面F1のオフ角」とは、<1−100>方向および<0001>方向の張る射影面への表面F1の法線の正射影と、{03−38}面の法線とのなす角度であり、その符号は、上記正射影が<1−100>方向に対して平行に近づく場合が正であり、上記正射影が<0001>方向に対して平行に近づく場合が負である。また「<1−100>方向における{03−38}面に対する表面F2のオフ角」についても同様である。
【0050】
また好ましくは、表面F1のオフ方位とSiC基板11の<11−20>方向とのなす角は5°以下であり、かつ表面F2のオフ方位とSiC基板12の<11−20>方向とのなす角は5°以下である。これにより、表面F1、F2が{0001}面である場合に比して、表面F1、F2におけるチャネル移動度を高めることができる。
【0051】
また本実施の形態においては、側面S1およびS2間の接合と、裏面B1およびB2の各々とベース部との接合とが同時に行なわれるが、変形例として、予めSiC基板11、12の各々とベース部30とが接合され、その後に本実施の形態と同様の方法によって側面S1およびS2が互いに接合されてもよい。
【0052】
またベース部30としては、基板群10に比して、より欠陥の多いものを用いることができる。たとえば、基板群10として、マイクロパイプ密度0.2cm-2および積層欠陥密度1cm-1未満を有する基板を用いつつ、ベース部30として、マイクロパイプ密度1×104cm-2および積層欠陥密度1×105cm-1を有する基板を用いることができる。あるいはベース部30は多結晶構造を有していてもよく、また焼結体であってもよい。
【0053】
また上記のようにベース部30においては欠陥の存在が比較的許容されるため、ベース部30の不純物濃度は、基板群10の不純物濃度に比して、容易に高めることができる。
【0054】
(実施の形態2)
図7を参照して、本実施の形態の半導体装置100は、縦型DiMOSFET(Double Implanted Metal Oxide Semiconductor Field Effect Transistor)であって、炭化珪素基板80a、バッファ層121、耐圧保持層122、p領域123、n+領域124、p+領域125、酸化膜126、ソース電極111、上部ソース電極127、ゲート電極110、およびドレイン電極112を有する。
【0055】
炭化珪素基板80aは、本実施の形態においてはn型の導電型を有し、また実施の形態1で説明したように、ベース部30およびSiC基板11を有する。ドレイン電極112は、SiC基板11との間にベース部30を挟むように、ベース部30上に設けられている。バッファ層121は、ベース部30との間にSiC基板11を挟むように、SiC基板11上に設けられている。
【0056】
バッファ層121は、導電型がn型であり、その厚さはたとえば0.5μmである。またバッファ層121におけるn型の導電性不純物の濃度は、たとえば5×1017cm-3である。
【0057】
耐圧保持層122は、バッファ層121上に形成されており、また導電型がn型の炭化ケイ素からなる。たとえば、耐圧保持層122の厚さは10μmであり、そのn型の導電性不純物の濃度は5×1015cm-3である。
【0058】
この耐圧保持層122の表面には、導電型がp型である複数のp領域123が互いに間隔を隔てて形成されている。p領域123の内部において、p領域123の表面層にn+領域124が形成されている。また、このn+領域124に隣接する位置には、p+領域125が形成されている。一方のp領域123におけるn+領域124上から、p領域123、2つのp領域123の間において露出する耐圧保持層122、他方のp領域123および当該他方のp領域123におけるn+領域124上にまで延在するように、酸化膜126が形成されている。酸化膜126上にはゲート電極110が形成されている。また、n+領域124およびp+領域125上にはソース電極111が形成されている。このソース電極111上には上部ソース電極127が形成されている。
【0059】
酸化膜126と、半導体層としてのn+領域124、p+領域125、p領域123および耐圧保持層122との界面から10nm以内の領域における窒素原子濃度の最大値は1×1021cm-3以上となっている。これにより、特に酸化膜126下のチャネル領域(酸化膜126に接する部分であって、n+領域124と耐圧保持層122との間のp領域123の部分)の移動度を向上させることができる。
【0060】
次に半導体装置100の製造方法について説明する。なお図9〜図12においては基板群10が有する複数のSiC基板のうちSiC基板11の近傍における工程のみを示すが、他のSiC基板の各々の近傍においても、同様の工程が行なわれる。
【0061】
まず基板準備工程(ステップS110:図8)にて、実施の形態1または2で説明した方法によって、炭化珪素基板80a(図1および図2)が準備される。炭化珪素基板80aの導電型はn型とされる。
【0062】
図9を参照して、エピタキシャル層形成工程(ステップS120:図8)により、バッファ層121および耐圧保持層122が、以下のように形成される。
【0063】
まず炭化珪素基板80aの表面上にバッファ層121が形成される。バッファ層121は、導電型がn型の炭化ケイ素からなり、たとえば厚さ0.5μmのエピタキシャル層である。またバッファ層121における導電型不純物の濃度は、たとえば5×1017cm-3とされる。
【0064】
次にバッファ層121上に耐圧保持層122が形成される。具体的には、導電型がn型の炭化ケイ素からなる層が、エピタキシャル成長法によって形成される。耐圧保持層122の厚さは、たとえば10μmとされる。また耐圧保持層122におけるn型の導電性不純物の濃度は、たとえば5×1015cm-3である。
【0065】
図10を参照して、注入工程(ステップS130:図8)により、p領域123と、n+領域124と、p+領域125とが、以下のように形成される。
【0066】
まず導電型がp型の不純物が耐圧保持層122の一部に選択的に注入されることで、p領域123が形成される。次に、n型の導電性不純物を所定の領域に選択的に注入することによってn+領域124が形成され、また導電型がp型の導電性不純物を所定の領域に選択的に注入することによってp+領域125が形成される。なお不純物の選択的な注入は、たとえば酸化膜からなるマスクを用いて行われる。
【0067】
このような注入工程の後、活性化アニール処理が行われる。たとえば、アルゴン雰囲気中、加熱温度1700℃で30分間のアニールが行われる。
【0068】
図11を参照して、ゲート絶縁膜形成工程(ステップS140:図8)が行われる。具体的には、耐圧保持層122と、p領域123と、n+領域124と、p+領域125との上を覆うように、酸化膜126が形成される。この形成はドライ酸化(熱酸化)により行われてもよい。ドライ酸化の条件は、たとえば、加熱温度が1200℃であり、また加熱時間が30分である。
【0069】
その後、窒素アニール工程(ステップS150)が行われる。具体的には、一酸化窒素(NO)雰囲気中でのアニール処理が行われる。この処理の条件は、たとえば加熱温度が1100℃であり、加熱時間が120分である。この結果、耐圧保持層122、p領域123、n+領域124、およびp+領域125の各々と、酸化膜126との界面近傍に、窒素原子が導入される。
【0070】
なおこの一酸化窒素を用いたアニール工程の後、さらに不活性ガスであるアルゴン(Ar)ガスを用いたアニール処理が行われてもよい。この処理の条件は、たとえば、加熱温度が1100℃であり、加熱時間が60分である。
【0071】
図12を参照して、電極形成工程(ステップS160:図8)により、ソース電極111およびドレイン電極112が、以下のように形成される。
【0072】
まず酸化膜126上に、フォトリソグラフィ法を用いて、パターンを有するレジスト膜が形成される。このレジスト膜をマスクとして用いて、酸化膜126のうちn+領域124およびp+領域125上に位置する部分がエッチングにより除去される。これにより酸化膜126に開口部が形成される。次に、この開口部においてn+領域124およびp+領域125の各々と接触するように導電体膜が形成される。次にレジスト膜を除去することにより、上記導電体膜のうちレジスト膜上に位置していた部分の除去(リフトオフ)が行われる。この導電体膜は、金属膜であってもよく、たとえばニッケル(Ni)からなる。このリフトオフの結果、ソース電極111が形成される。
【0073】
なお、ここでアロイ化のための熱処理が行なわれることが好ましい。たとえば、不活性ガスであるアルゴン(Ar)ガスの雰囲気中、加熱温度950℃で2分の熱処理が行なわれる。
【0074】
再び図7を参照して、ソース電極111上に上部ソース電極127が形成される。また、炭化珪素基板80aの裏面上にドレイン電極112が形成される。以上により、半導体装置100が得られる。
【0075】
なお本実施の形態における導電型が入れ替えられた構成、すなわちp型とn型とが入れ替えられた構成を用いることもできる。
【0076】
また縦型DiMOSFETを例示したが、本発明の炭化珪素基板を用いて他の半導体装置が製造されてもよく、たとえばRESURF−JFET(Reduced Surface Field-Junction Field Effect Transistor)またはショットキーダイオードが製造されてもよい。
【0077】
(付記1)
本発明の炭化珪素基板は、以下の製造方法で作製されたものである。
【0078】
炭化珪素から作られたベース部が準備される。炭化珪素から作られた第1および第2の単結晶基板が準備される。第1の単結晶基板は、第1の裏面と、第1の裏面に対向する第1の表面と、第1の裏面および第1の表面をつなぐ第1の側面とを有する。第2の単結晶基板は、第2の裏面と、第2の裏面に対向する第2の表面と、第2の裏面および第2の表面をつなぐ第2の側面とを有する。処理室が準備される。処理室の内面の少なくとも一部は、Ta原子およびC原子を含む吸収部によって覆われている。第1および第2の裏面の各々がベース部に面し、かつ、第1および第2の側面が互いに面するように、処理室内にベース部および第1および第2の単結晶基板が配置される。第1および第2の側面を互いに接合するために、炭化珪素が昇華し得る温度以上に処理室内の温度が高められる。温度を高める際に、吸収部の少なくとも一部が炭化される。
【0079】
(付記2)
本発明の半導体装置は、以下の製造方法で作製された炭化珪素基板を用いて作製されたものである。
【0080】
炭化珪素から作られたベース部が準備される。炭化珪素から作られた第1および第2の単結晶基板が準備される。第1の単結晶基板は、第1の裏面と、第1の裏面に対向する第1の表面と、第1の裏面および第1の表面をつなぐ第1の側面とを有する。第2の単結晶基板は、第2の裏面と、第2の裏面に対向する第2の表面と、第2の裏面および第2の表面をつなぐ第2の側面とを有する。処理室が準備される。処理室の内面の少なくとも一部は、Ta原子およびC原子を含む吸収部によって覆われている。第1および第2の裏面の各々がベース部に面し、かつ、第1および第2の側面が互いに面するように、処理室内にベース部および第1および第2の単結晶基板が配置される。第1および第2の側面を互いに接合するために、炭化珪素が昇華し得る温度以上に処理室内の温度が高められる。温度を高める際に、吸収部の少なくとも一部が炭化される。
【0081】
今回開示された実施の形態および実施例はすべての点で例示であって、制限的なものではないと考えられるべきである。本発明の範囲は上記した説明ではなくて特許請求の範囲によって示され、特許請求の範囲と均等の意味、および範囲内でのすべての変更が含まれることが意図される。
【符号の説明】
【0082】
10 SiC基板群、11 SiC基板(第1の単結晶基板)、12 SiC基板(第2の単結晶基板)、30 ベース部、52 コーティング(吸収部)、80a 炭化珪素基板、100 半導体装置。
【技術分野】
【0001】
本発明は炭化珪素基板の製造方法に関するものである。
【背景技術】
【0002】
近年、半導体装置の製造に用いられる半導体基板としてSiC基板の採用が進められつつある。SiCは、より一般的に用いられているSi(シリコン)に比べて大きなバンドギャップを有する。そのためSiC基板を用いた半導体装置は、耐圧が高く、オン抵抗が低く、また高温環境下での特性の低下が小さい、といった利点を有する。
【0003】
半導体装置を効率的に製造するためには、ある程度以上の基板の大きさが求められる。米国特許第7314520号明細書(特許文献1)によれば、76mm(3インチ)以上のSiC基板を製造することができるとされている。
【先行技術文献】
【特許文献】
【0004】
【特許文献1】米国特許第7314520号明細書
【発明の概要】
【発明が解決しようとする課題】
【0005】
SiC基板の大きさは工業的には100mm(4インチ)程度にとどまっており、このため大型の基板を用いて半導体装置を効率よく製造することができないという問題がある。特に六方晶系のSiCにおいて、(0001)面以外の面の特性が利用される場合、上記の問題が特に深刻となる。このことについて、以下に説明する。
【0006】
欠陥の少ないSiC基板は、通常、積層欠陥の生じにくい(0001)面成長で得られたSiCインゴットから切り出されることで製造される。このため(0001)面以外の面方位を有するSiC基板は、成長面に対して非平行に切り出されることになる。このため基板の大きさを十分確保することが困難であったり、インゴットの多くの部分が有効に利用できなかったりする。このため、SiCの(0001)面以外の面を利用した半導体装置は、効率よく製造することが特に困難である。
【0007】
このように困難をともなうSiC基板の大型化に代わって、ベース部と、この上に配置された複数の小さな単結晶基板とを有する炭化珪素基板を用いることが考えられる。この半導体基板は、単結晶基板の枚数を増やすことで、必要に応じて大型化することができる。
【0008】
しかしこの炭化珪素基板においては、隣り合う単結晶基板の間に隙間ができてしまう。この隙間には、この炭化珪素基板を用いた半導体装置の製造工程中に異物が溜まりやすい。この異物は、たとえば、半導体装置の製造工程において用いられる洗浄液若しくは研磨剤、または雰囲気中のダストである。このような異物は製造歩留りの低下の原因となり、その結果、半導体装置の製造効率が低下してしまうという問題がある。
【0009】
本発明は、上記の問題点に鑑みてなされたものであり、その目的は、大型であって、かつ半導体装置を高い歩留りで製造することができる炭化珪素基板の製造方法を提供することである。
【課題を解決するための手段】
【0010】
本発明の炭化珪素基板の製造方法は、以下の工程を有する。
炭化珪素から作られたベース部が準備される。炭化珪素から作られた第1および第2の単結晶基板が準備される。第1の単結晶基板は、第1の裏面と、第1の裏面に対向する第1の表面と、第1の裏面および第1の表面をつなぐ第1の側面とを有する。第2の単結晶基板は、第2の裏面と、第2の裏面に対向する第2の表面と、第2の裏面および第2の表面をつなぐ第2の側面とを有する。処理室が準備される。処理室の内面の少なくとも一部は、Ta原子およびC原子を含む吸収部によって覆われている。第1および第2の裏面の各々がベース部に面し、かつ、第1および第2の側面が互いに面するように、処理室内にベース部および第1および第2の単結晶基板が配置される。第1および第2の側面を互いに接合するために、炭化珪素が昇華し得る温度以上に処理室内の温度が高められる。温度を高める工程において吸収部の少なくとも一部が炭化される。
【0011】
本製造方法によれば、第1および第2の側面が互いに接合されることで、第1および第2の単結晶基板の間の隙間が塞がれる。これにより、炭化珪素基板を用いて半導体装置を製造する際に、この隙間に異物が溜まることを防ぐことができる。よってこの異物による歩留り低下を防止できるので、半導体装置を高い歩留りで製造することができる半導体基板が得られる。
【0012】
また加熱工程の際に、吸収部に含まれるTa原子が処理室の雰囲気中のC原子の一部を吸収することで、この雰囲気中のC原子の濃度が過剰となることを防ぐことができる。これにより第1および第2の側面の表面からのC原子の脱離が促進されるので、第1および第2の側面の表面が炭化された状態となりにくくなる。これにより第1および第2の側面を互いにより確実に接合することができる。また吸収部がC原子を予め含むことで、新しい吸収部の使用が開始された際にC原子の吸収が急激に生じることを防止することができる。
【0013】
好ましくは、吸収部は、C原子の濃度に比してTa原子の濃度が高い第1の部位を有する。これにより第1の部位においてTaC(炭化タンタル)を構成しないTa原子が設けられ、このTa原子によってC原子を吸収することができる。
【0014】
好ましくは、吸収部は上記第1の部位を覆う第2の部位を有し、第2の部位におけるC原子の濃度に対するTa原子の濃度の比は、第1の部位におけるC原子の濃度に対するTa原子の濃度の比に比して小さい。これにより、Ta原子の濃度比が高い第1の部位へのC原子の吸収を、第2の部位によって時間的に緩やかなものとすることができる。よって比較的新しい吸収部の使用が開始された際においても、C原子の吸収が急激に生じることを防止することができる。
【0015】
好ましくは、処理室内の温度を高める工程において、第1および第2の単結晶基板の各々の温度は、ベース部の温度よりも低くされる。これにより第1および第2の単結晶基板の各々とベース部との間に形成されたボイドをベース部の方に移動させることができる。
【0016】
好ましくは、処理室内の温度を高める工程において、第1および第2の裏面の各々と、ベース部とが接合される。これにより、第1および第2の側面を互いに接合すると同時に、第1および第2の単結晶基板の各々とベース部とを接合することができる。
【0017】
好ましくは、ベース部と第1および第2の単結晶基板とを配置する工程は、ベース部上に第1および第2の単結晶基板を載置する工程を含む。これにより第1および第2の単結晶基板を容易に配置することができる。
【0018】
好ましくは、処理室の少なくとも一部はグラファイトによって形成されている。これにより、耐熱性が高い処理室を容易に形成することができる。
【発明の効果】
【0019】
以上の説明から明らかなように、本発明によれば、大型であって、かつ半導体装置を高い歩留りで製造することができる炭化珪素基板の製造方法を提供することができる。
【図面の簡単な説明】
【0020】
【図1】本発明の実施の形態1における炭化珪素基板の構成を概略的に示す平面図である。
【図2】図1の線II−IIに沿う概略断面図である。
【図3】本発明の実施の形態1における炭化珪素基板の製造方法の第1工程を概略的に示す平面図である。
【図4】図3の線IV−IVに沿う概略断面図である。
【図5】本発明の実施の形態1における炭化珪素基板の製造方法の第2工程を概略的に示す断面図である。
【図6】図5の矢印Xに沿った、C原子の濃度に対するTa原子の濃度の比のプロファイルの一例である。
【図7】本発明の実施の形態2における半導体装置の構成を概略的に示す部分断面図である。
【図8】本発明の実施の形態2における半導体装置の製造方法の概略フロー図である。
【図9】本発明の実施の形態2における半導体装置の製造方法の第1工程を概略的に示す部分断面図である。
【図10】本発明の実施の形態2における半導体装置の製造方法の第2工程を概略的に示す部分断面図である。
【図11】本発明の実施の形態2における半導体装置の製造方法の第3工程を概略的に示す部分断面図である。
【図12】本発明の実施の形態2における半導体装置の製造方法の第4工程を概略的に示す部分断面図である。
【発明を実施するための形態】
【0021】
以下、図面に基づいて本発明の実施の形態を説明する。
(実施の形態1)
図1および図2を参照して、本実施の形態の炭化珪素基板80aは、ベース部30と、ベース部30によって支持された基板群10とを有する。ベース部30は炭化珪素から作られている。
【0022】
基板群10は、炭化珪素から作られた複数の単結晶基板からなり、SiC基板11(第1の単結晶基板)およびSiC基板12(第2の単結晶基板)を含む。SiC基板11は、ベース部30に面する裏面B1(第1の裏面)と、裏面B1に対向する表面F1(第1の表面)と、裏面B1および表面F1をつなぐ側面S1(第1の側面)とを有する。SiC基板12は、ベース部30に面する裏面B2(第2の裏面)と、第2の裏面に対向する表面F2(第2の表面)と、裏面B2および表面F2をつなぐ側面S2(第2の側面)とを有する。裏面B1およびB2の各々はベース部30の一の主面に接合されている。また側面S1およびS2は、互いに面しており、かつ互いに接合されている。
【0023】
基板群10の各々は同一平面上において露出した表面を有し、たとえばSiC基板11および12のそれぞれは表面F1およびF2(図2)を有する。これにより炭化珪素基板80aは、基板群10の各々に比して大きな表面を有する。よって基板群10の各々を単独で用いる場合に比して、炭化珪素基板80aを用いる場合の方が、半導体装置をより効率よく製造することができる。
【0024】
なお基板群10の厚さは、たとえば300μmである。また、たとえば、基板群10の導電型はn型であり、その不純物濃度は1×1019cm-3である。またベース部30の厚さは、たとえば300μmである。またたとえば、ベース部30の導電型はn型であり、その不純物濃度は1×1020cm-3である。
【0025】
次に炭化珪素基板80aの製造方法について説明する。なお以下において説明を簡略化するために基板群10が有する複数のSiC基板のうちSiC基板11および12に関してのみ言及する場合があるが、他のSiC基板も同様に扱われる。
【0026】
図3および図4を参照して、SiC基板11、12と、ベース部30とが準備される。次に、裏面B1およびB2の各々がベース部30に面し、かつ、側面S1およびS2が互いに面するように、ベース部30上にSiC基板11および12の各々が載置される。
【0027】
図5を参照して、処理室60が準備される。処理室60はグラファイトから作られている。また処理室60の内面の少なくとも一部はコーティング52(吸収部)によって覆われ、好ましくはこの内面の全体がコーティング52によって覆われている。好ましくは、コーティング52の厚さは1μm以上である。コーティング52はTa原子およびC原子を含む。
【0028】
さらに図6を参照して、軸X(図5)に沿った、C原子の濃度に対するTa原子の濃度の比(濃度比)のプロファイル(図6)を示す。位置X0は、コーティング52によって覆われた処理室60の内面、つまりコーティング52の表面に対応している。位置X1はコーティング51の内部に対応している。位置X2はコーティング52および処理室60の界面に対応している。位置X3は処理室60の外面に対応している。このプロファイルに示すように、コーティング52は、1を超える濃度比を有する部位を含む。すなわちコーティング52はC原子の濃度に対してTa原子の濃度が高い部位を有する。またコーティング52において、位置X0近傍の部位(第2の部位)は、位置X1近傍の部位(第1の部位)を覆っている。そして位置X0における濃度比は、位置X1における濃度比に比して小さい。
【0029】
処理室60の内面上にコーティング52を形成する方法としては、たとえば、以下の第1〜第3のいずれかの方法を用いることができる。第1にCVD(Chemical Vapor Deposition)を用いることができ、これにより緻密なコーティング52を形成することができる。第2に、まずTa膜を形成し、このTa膜の表面からTa膜の内部へとC原子を拡散させる方法を用いることができる。この場合、コーティング52の厚み方向に沿うC原子の濃度勾配を容易に設けることができる。第3にスパッタリング法を用いることができ、これにより、処理室60の内面が複雑な形状を有していても、その形状に対応したコーティング52を形成することができる。
【0030】
次に、ベース部30が処理室60内に搬送される。これにより、裏面B1およびB2の各々がベース部30に面し、かつ、側面S1およびS2が互いに面するように、処理室60内にベース部30およびSiC基板11、12が配置される。
【0031】
次に炭化珪素が昇華し得る温度以上に処理室60内の温度を高めるための加熱工程が行われる。この加熱工程は、好ましくは、SiC基板11および12の各々の温度がベース部30の温度よりも低くなるように行われる。
【0032】
この加熱工程により、ベース部30上における側面S1およびS2の間の隙間の表面から、炭化珪素の昇華が生じる。すなわちこの隙間内に、SiC2、Si2C、およびSiの分子種が生じる。
【0033】
上記SiC2およびSi2Cに含まれるC原子の一部がコーティング52と反応することで、コーティング52の少なくとも一部が炭化される。これにより、処理室60の雰囲気中のC原子の濃度が低減されるので、ベース部30上における側面S1およびS2の間の隙間内の雰囲気中のC原子の濃度も低減される。その結果、ベース部30上における側面S1およびS2の間の隙間の表面からのC原子の脱離が促進される。これにより側面S1およびS2の間の隙間の表面がグラファイト化されにくくなるので、この隙間内における昇華および再固化の反応が活性化される。その結果、上記隙間を埋めるような側面S1およびS2間の接合が促進される。
【0034】
また上記の側面S1およびS2間の接合と同時に、裏面B1およびB2の各々と、ベース部30とが、炭化珪素の昇華および再固化の反応によって接合される。これにより、炭化珪素基板80a(図2)が得られる。
【0035】
本実施の形態によれば、側面S1およびS2が互いに接合されることで、SiC基板11および12の間の隙間が塞がれる。これにより、炭化珪素基板80aを用いて半導体装置を製造する際に、この隙間に異物が溜まることを防ぐことができる。よってこの異物による歩留り低下を防止できるので、半導体装置を高い歩留りで製造することができる炭化珪素基板が得られる。
【0036】
また加熱工程の際に、コーティング52に含まれるTa原子が処理室60中のC原子の一部を吸収することで、処理室60中のC原子が過剰となることを防ぐことができる。これにより側面S1およびS2の表面からのC原子の脱離が促進されるので、側面S1およびS2の表面が炭化された状態となりにくくなる。これにより側面S1およびS2を互いにより確実に接合することができる。またコーティング52がC原子を予め含むことで、新しいコーティング52の使用が開始された際にC原子の吸収が急激に生じることを防止することができる。
【0037】
また図6に示すように、コーティング52は、濃度比が1を越える部位、すなわちC原子の濃度に比してTa原子の濃度が高い部位を有する。これによりTaCを構成しないTa原子が設けられ、このTa原子によってC原子を吸収することができる。
【0038】
またコーティング52は、図6に示すように、位置X1近傍の部位を覆う、位置X0近傍の部位を有し、位置X0における濃度比は位置X1における濃度比に比して小さい。これにより位置X1近傍の部位へのC原子の吸収を、位置X0近傍の部位によって時間的に緩やかなものとすることができる。よって新しいコーティング52の使用が開始された際にC原子の吸収が急激に生じることを、より確実に防止することができる。
【0039】
またコーティング52により処理室60の内面の少なくとも一部が覆われているので、処理室60の内面が処理室60内の雰囲気に与える影響を低減することができる。特に処理室60がグラファイトによって形成されている場合、グラファイトに起因した処理室60内の雰囲気中のC原子の濃度の増大を抑制することができる。
【0040】
また側面S1およびS2の接合と同時に、ベース部30と、この上に載置された裏面B1およびB2の各々とが接合される。つまり、側面S1およびS2を互いに接合すると同時に、SiC基板11、12の各々とベース部30とを接合することができる。
【0041】
また上記加熱工程において、SiC基板11および12の各々の温度がベース部30の温度よりも低くされることで、SiC基板11および12の各々とベース部30との間に形成されたボイドをベース部30の方に移動させることができる。
【0042】
なお、炭化珪素基板80aのベース部30の電気抵抗率は、好ましくは50mΩ・cm以下とされ、より好ましくは10mΩ・cm以下とされる。
【0043】
また好ましくは、処理室60内の温度を高める際に、処理室60内に窒素を含有するガスが導入される。これにより、側面S1およびS2の間の接合を促進することができ、またベース部30中に不純物としての窒素を導入することができる。
【0044】
また好ましくはベース部30の形状は円形とすることができ、この場合、ベース部30の直径は、好ましくは5cm(2インチ)以上であり、より好ましくは15cm(6インチ)以上である。また好ましくは、ベース部30に接合される際に、裏面B1、B2、およびこれらに面するベース部30の面、すなわち接合面は、平坦化処理されている。また好ましくは、SiC基板11、12と、ベース部30との各々の厚さのばらつきは10μm程度以下である。また好ましくは、炭化珪素基板80aの厚さは300μm以上である。
【0045】
また好ましくはSiC基板11、12の結晶構造のポリタイプは4H型であり、これにより電力用半導体の製造により適した炭化珪素基板80aを得ることができる。また好ましくは、SiC基板11、12と、ベース部30との各々は、同一の結晶構造を有する。また好ましくは、SiC基板11、12の熱膨張係数と、ベース部30の熱膨張係数との差は、炭化珪素基板80aを用いた半導体装置の製造工程においてこの熱膨張差に起因した割れが生じない程度に小さい。
【0046】
また好ましくは、SiC基板11の{0001}面に対する表面F1のオフ角は50°以上65°以下であり、かつSiC基板12の{0001}面に対する表面F2のオフ角は50°以上65°以下である。これにより、表面F1、F2が{0001}面である場合に比して、表面F1、F2におけるチャネル移動度を高めることができる。
【0047】
より好ましくは、表面F1のオフ方位とSiC基板11の<1−100>方向とのなす角は5°以下であり、かつ表面F2のオフ方位とSiC基板12の<1−100>方向とのなす角は5°以下である。これにより表面F1、F2におけるチャネル移動度をより高めることができる。
【0048】
さらに好ましくは、SiC基板11の<1−100>方向における{03−38}面に対する表面F1のオフ角は−3°以上5°以下であり、SiC基板12の<1−100>方向における{03−38}面に対する表面F2のオフ角は−3°以上5°以下である。これにより表面F1、F2におけるチャネル移動度をさらに高めることができる。
【0049】
なお上記において、「<1−100>方向における{03−38}面に対する表面F1のオフ角」とは、<1−100>方向および<0001>方向の張る射影面への表面F1の法線の正射影と、{03−38}面の法線とのなす角度であり、その符号は、上記正射影が<1−100>方向に対して平行に近づく場合が正であり、上記正射影が<0001>方向に対して平行に近づく場合が負である。また「<1−100>方向における{03−38}面に対する表面F2のオフ角」についても同様である。
【0050】
また好ましくは、表面F1のオフ方位とSiC基板11の<11−20>方向とのなす角は5°以下であり、かつ表面F2のオフ方位とSiC基板12の<11−20>方向とのなす角は5°以下である。これにより、表面F1、F2が{0001}面である場合に比して、表面F1、F2におけるチャネル移動度を高めることができる。
【0051】
また本実施の形態においては、側面S1およびS2間の接合と、裏面B1およびB2の各々とベース部との接合とが同時に行なわれるが、変形例として、予めSiC基板11、12の各々とベース部30とが接合され、その後に本実施の形態と同様の方法によって側面S1およびS2が互いに接合されてもよい。
【0052】
またベース部30としては、基板群10に比して、より欠陥の多いものを用いることができる。たとえば、基板群10として、マイクロパイプ密度0.2cm-2および積層欠陥密度1cm-1未満を有する基板を用いつつ、ベース部30として、マイクロパイプ密度1×104cm-2および積層欠陥密度1×105cm-1を有する基板を用いることができる。あるいはベース部30は多結晶構造を有していてもよく、また焼結体であってもよい。
【0053】
また上記のようにベース部30においては欠陥の存在が比較的許容されるため、ベース部30の不純物濃度は、基板群10の不純物濃度に比して、容易に高めることができる。
【0054】
(実施の形態2)
図7を参照して、本実施の形態の半導体装置100は、縦型DiMOSFET(Double Implanted Metal Oxide Semiconductor Field Effect Transistor)であって、炭化珪素基板80a、バッファ層121、耐圧保持層122、p領域123、n+領域124、p+領域125、酸化膜126、ソース電極111、上部ソース電極127、ゲート電極110、およびドレイン電極112を有する。
【0055】
炭化珪素基板80aは、本実施の形態においてはn型の導電型を有し、また実施の形態1で説明したように、ベース部30およびSiC基板11を有する。ドレイン電極112は、SiC基板11との間にベース部30を挟むように、ベース部30上に設けられている。バッファ層121は、ベース部30との間にSiC基板11を挟むように、SiC基板11上に設けられている。
【0056】
バッファ層121は、導電型がn型であり、その厚さはたとえば0.5μmである。またバッファ層121におけるn型の導電性不純物の濃度は、たとえば5×1017cm-3である。
【0057】
耐圧保持層122は、バッファ層121上に形成されており、また導電型がn型の炭化ケイ素からなる。たとえば、耐圧保持層122の厚さは10μmであり、そのn型の導電性不純物の濃度は5×1015cm-3である。
【0058】
この耐圧保持層122の表面には、導電型がp型である複数のp領域123が互いに間隔を隔てて形成されている。p領域123の内部において、p領域123の表面層にn+領域124が形成されている。また、このn+領域124に隣接する位置には、p+領域125が形成されている。一方のp領域123におけるn+領域124上から、p領域123、2つのp領域123の間において露出する耐圧保持層122、他方のp領域123および当該他方のp領域123におけるn+領域124上にまで延在するように、酸化膜126が形成されている。酸化膜126上にはゲート電極110が形成されている。また、n+領域124およびp+領域125上にはソース電極111が形成されている。このソース電極111上には上部ソース電極127が形成されている。
【0059】
酸化膜126と、半導体層としてのn+領域124、p+領域125、p領域123および耐圧保持層122との界面から10nm以内の領域における窒素原子濃度の最大値は1×1021cm-3以上となっている。これにより、特に酸化膜126下のチャネル領域(酸化膜126に接する部分であって、n+領域124と耐圧保持層122との間のp領域123の部分)の移動度を向上させることができる。
【0060】
次に半導体装置100の製造方法について説明する。なお図9〜図12においては基板群10が有する複数のSiC基板のうちSiC基板11の近傍における工程のみを示すが、他のSiC基板の各々の近傍においても、同様の工程が行なわれる。
【0061】
まず基板準備工程(ステップS110:図8)にて、実施の形態1または2で説明した方法によって、炭化珪素基板80a(図1および図2)が準備される。炭化珪素基板80aの導電型はn型とされる。
【0062】
図9を参照して、エピタキシャル層形成工程(ステップS120:図8)により、バッファ層121および耐圧保持層122が、以下のように形成される。
【0063】
まず炭化珪素基板80aの表面上にバッファ層121が形成される。バッファ層121は、導電型がn型の炭化ケイ素からなり、たとえば厚さ0.5μmのエピタキシャル層である。またバッファ層121における導電型不純物の濃度は、たとえば5×1017cm-3とされる。
【0064】
次にバッファ層121上に耐圧保持層122が形成される。具体的には、導電型がn型の炭化ケイ素からなる層が、エピタキシャル成長法によって形成される。耐圧保持層122の厚さは、たとえば10μmとされる。また耐圧保持層122におけるn型の導電性不純物の濃度は、たとえば5×1015cm-3である。
【0065】
図10を参照して、注入工程(ステップS130:図8)により、p領域123と、n+領域124と、p+領域125とが、以下のように形成される。
【0066】
まず導電型がp型の不純物が耐圧保持層122の一部に選択的に注入されることで、p領域123が形成される。次に、n型の導電性不純物を所定の領域に選択的に注入することによってn+領域124が形成され、また導電型がp型の導電性不純物を所定の領域に選択的に注入することによってp+領域125が形成される。なお不純物の選択的な注入は、たとえば酸化膜からなるマスクを用いて行われる。
【0067】
このような注入工程の後、活性化アニール処理が行われる。たとえば、アルゴン雰囲気中、加熱温度1700℃で30分間のアニールが行われる。
【0068】
図11を参照して、ゲート絶縁膜形成工程(ステップS140:図8)が行われる。具体的には、耐圧保持層122と、p領域123と、n+領域124と、p+領域125との上を覆うように、酸化膜126が形成される。この形成はドライ酸化(熱酸化)により行われてもよい。ドライ酸化の条件は、たとえば、加熱温度が1200℃であり、また加熱時間が30分である。
【0069】
その後、窒素アニール工程(ステップS150)が行われる。具体的には、一酸化窒素(NO)雰囲気中でのアニール処理が行われる。この処理の条件は、たとえば加熱温度が1100℃であり、加熱時間が120分である。この結果、耐圧保持層122、p領域123、n+領域124、およびp+領域125の各々と、酸化膜126との界面近傍に、窒素原子が導入される。
【0070】
なおこの一酸化窒素を用いたアニール工程の後、さらに不活性ガスであるアルゴン(Ar)ガスを用いたアニール処理が行われてもよい。この処理の条件は、たとえば、加熱温度が1100℃であり、加熱時間が60分である。
【0071】
図12を参照して、電極形成工程(ステップS160:図8)により、ソース電極111およびドレイン電極112が、以下のように形成される。
【0072】
まず酸化膜126上に、フォトリソグラフィ法を用いて、パターンを有するレジスト膜が形成される。このレジスト膜をマスクとして用いて、酸化膜126のうちn+領域124およびp+領域125上に位置する部分がエッチングにより除去される。これにより酸化膜126に開口部が形成される。次に、この開口部においてn+領域124およびp+領域125の各々と接触するように導電体膜が形成される。次にレジスト膜を除去することにより、上記導電体膜のうちレジスト膜上に位置していた部分の除去(リフトオフ)が行われる。この導電体膜は、金属膜であってもよく、たとえばニッケル(Ni)からなる。このリフトオフの結果、ソース電極111が形成される。
【0073】
なお、ここでアロイ化のための熱処理が行なわれることが好ましい。たとえば、不活性ガスであるアルゴン(Ar)ガスの雰囲気中、加熱温度950℃で2分の熱処理が行なわれる。
【0074】
再び図7を参照して、ソース電極111上に上部ソース電極127が形成される。また、炭化珪素基板80aの裏面上にドレイン電極112が形成される。以上により、半導体装置100が得られる。
【0075】
なお本実施の形態における導電型が入れ替えられた構成、すなわちp型とn型とが入れ替えられた構成を用いることもできる。
【0076】
また縦型DiMOSFETを例示したが、本発明の炭化珪素基板を用いて他の半導体装置が製造されてもよく、たとえばRESURF−JFET(Reduced Surface Field-Junction Field Effect Transistor)またはショットキーダイオードが製造されてもよい。
【0077】
(付記1)
本発明の炭化珪素基板は、以下の製造方法で作製されたものである。
【0078】
炭化珪素から作られたベース部が準備される。炭化珪素から作られた第1および第2の単結晶基板が準備される。第1の単結晶基板は、第1の裏面と、第1の裏面に対向する第1の表面と、第1の裏面および第1の表面をつなぐ第1の側面とを有する。第2の単結晶基板は、第2の裏面と、第2の裏面に対向する第2の表面と、第2の裏面および第2の表面をつなぐ第2の側面とを有する。処理室が準備される。処理室の内面の少なくとも一部は、Ta原子およびC原子を含む吸収部によって覆われている。第1および第2の裏面の各々がベース部に面し、かつ、第1および第2の側面が互いに面するように、処理室内にベース部および第1および第2の単結晶基板が配置される。第1および第2の側面を互いに接合するために、炭化珪素が昇華し得る温度以上に処理室内の温度が高められる。温度を高める際に、吸収部の少なくとも一部が炭化される。
【0079】
(付記2)
本発明の半導体装置は、以下の製造方法で作製された炭化珪素基板を用いて作製されたものである。
【0080】
炭化珪素から作られたベース部が準備される。炭化珪素から作られた第1および第2の単結晶基板が準備される。第1の単結晶基板は、第1の裏面と、第1の裏面に対向する第1の表面と、第1の裏面および第1の表面をつなぐ第1の側面とを有する。第2の単結晶基板は、第2の裏面と、第2の裏面に対向する第2の表面と、第2の裏面および第2の表面をつなぐ第2の側面とを有する。処理室が準備される。処理室の内面の少なくとも一部は、Ta原子およびC原子を含む吸収部によって覆われている。第1および第2の裏面の各々がベース部に面し、かつ、第1および第2の側面が互いに面するように、処理室内にベース部および第1および第2の単結晶基板が配置される。第1および第2の側面を互いに接合するために、炭化珪素が昇華し得る温度以上に処理室内の温度が高められる。温度を高める際に、吸収部の少なくとも一部が炭化される。
【0081】
今回開示された実施の形態および実施例はすべての点で例示であって、制限的なものではないと考えられるべきである。本発明の範囲は上記した説明ではなくて特許請求の範囲によって示され、特許請求の範囲と均等の意味、および範囲内でのすべての変更が含まれることが意図される。
【符号の説明】
【0082】
10 SiC基板群、11 SiC基板(第1の単結晶基板)、12 SiC基板(第2の単結晶基板)、30 ベース部、52 コーティング(吸収部)、80a 炭化珪素基板、100 半導体装置。
【特許請求の範囲】
【請求項1】
炭化珪素から作られたベース部を準備する工程と、
炭化珪素から作られた第1および第2の単結晶基板を準備する工程とを備え、前記第1の単結晶基板は、第1の裏面と、前記第1の裏面に対向する第1の表面と、前記第1の裏面および前記第1の表面をつなぐ第1の側面とを有し、前記第2の単結晶基板は、第2の裏面と、前記第2の裏面に対向する第2の表面と、前記第2の裏面および前記第2の表面をつなぐ第2の側面とを有し、さらに
処理室を準備する工程を備え、前記処理室の内面の少なくとも一部は、Ta原子およびC原子を含む吸収部によって覆われており、さらに
前記第1および第2の裏面の各々が前記ベース部に面し、かつ、前記第1および第2の側面が互いに面するように、前記処理室内に前記ベース部および前記第1および第2の単結晶基板を配置する工程と、
前記第1および第2の側面を互いに接合するために、炭化珪素が昇華し得る温度以上に前記処理室内の温度を高める工程を備え、前記温度を高める工程において前記吸収部の少なくとも一部が炭化される、炭化珪素基板の製造方法。
【請求項2】
前記吸収部は、C原子の濃度に比してTa原子の濃度が高い第1の部位を有する、請求項1に記載の炭化珪素基板の製造方法。
【請求項3】
前記吸収部は前記第1の部位を覆う第2の部位を有し、前記第2の部位におけるC原子の濃度に対するTa原子の濃度の比は、前記第1の部位におけるC原子の濃度に対するTa原子の濃度の比に比して小さい、請求項2に記載の炭化珪素基板の製造方法。
【請求項4】
前記温度を高める工程において、前記第1および第2の単結晶基板の各々の温度は、前記ベース部の温度よりも低くされる、請求項1〜3のいずれかに記載の炭化珪素基板の製造方法。
【請求項5】
前記温度を高める工程において、前記第1および第2の裏面の各々と、前記ベース部とが接合される、請求項1〜4のいずれかに記載の炭化珪素基板の製造方法。
【請求項6】
前記配置する工程は、前記ベース部上に前記第1および第2の単結晶基板を載置する工程を含む、請求項1〜5のいずれかに記載の炭化珪素基板の製造方法。
【請求項7】
前記処理室の少なくとも一部はグラファイトによって形成されている、請求項1〜6のいずれかに記載の炭化珪素基板の製造方法。
【請求項1】
炭化珪素から作られたベース部を準備する工程と、
炭化珪素から作られた第1および第2の単結晶基板を準備する工程とを備え、前記第1の単結晶基板は、第1の裏面と、前記第1の裏面に対向する第1の表面と、前記第1の裏面および前記第1の表面をつなぐ第1の側面とを有し、前記第2の単結晶基板は、第2の裏面と、前記第2の裏面に対向する第2の表面と、前記第2の裏面および前記第2の表面をつなぐ第2の側面とを有し、さらに
処理室を準備する工程を備え、前記処理室の内面の少なくとも一部は、Ta原子およびC原子を含む吸収部によって覆われており、さらに
前記第1および第2の裏面の各々が前記ベース部に面し、かつ、前記第1および第2の側面が互いに面するように、前記処理室内に前記ベース部および前記第1および第2の単結晶基板を配置する工程と、
前記第1および第2の側面を互いに接合するために、炭化珪素が昇華し得る温度以上に前記処理室内の温度を高める工程を備え、前記温度を高める工程において前記吸収部の少なくとも一部が炭化される、炭化珪素基板の製造方法。
【請求項2】
前記吸収部は、C原子の濃度に比してTa原子の濃度が高い第1の部位を有する、請求項1に記載の炭化珪素基板の製造方法。
【請求項3】
前記吸収部は前記第1の部位を覆う第2の部位を有し、前記第2の部位におけるC原子の濃度に対するTa原子の濃度の比は、前記第1の部位におけるC原子の濃度に対するTa原子の濃度の比に比して小さい、請求項2に記載の炭化珪素基板の製造方法。
【請求項4】
前記温度を高める工程において、前記第1および第2の単結晶基板の各々の温度は、前記ベース部の温度よりも低くされる、請求項1〜3のいずれかに記載の炭化珪素基板の製造方法。
【請求項5】
前記温度を高める工程において、前記第1および第2の裏面の各々と、前記ベース部とが接合される、請求項1〜4のいずれかに記載の炭化珪素基板の製造方法。
【請求項6】
前記配置する工程は、前記ベース部上に前記第1および第2の単結晶基板を載置する工程を含む、請求項1〜5のいずれかに記載の炭化珪素基板の製造方法。
【請求項7】
前記処理室の少なくとも一部はグラファイトによって形成されている、請求項1〜6のいずれかに記載の炭化珪素基板の製造方法。
【図1】
【図2】
【図3】
【図4】
【図5】
【図6】
【図7】
【図8】
【図9】
【図10】
【図11】
【図12】
【図2】
【図3】
【図4】
【図5】
【図6】
【図7】
【図8】
【図9】
【図10】
【図11】
【図12】
【公開番号】特開2011−166022(P2011−166022A)
【公開日】平成23年8月25日(2011.8.25)
【国際特許分類】
【出願番号】特願2010−29144(P2010−29144)
【出願日】平成22年2月12日(2010.2.12)
【出願人】(000002130)住友電気工業株式会社 (12,747)
【Fターム(参考)】
【公開日】平成23年8月25日(2011.8.25)
【国際特許分類】
【出願日】平成22年2月12日(2010.2.12)
【出願人】(000002130)住友電気工業株式会社 (12,747)
【Fターム(参考)】
[ Back to top ]