無線装置およびその製造方法
【課題】ＩＣチップのプロセスばらつきによって高周波特性がばらついた場合でも、回路特性を最適化できるＩＣチップを基板にフリップチップ実装する無線装置を提供する。
【解決手段】無線装置は、マイクロ波、ミリ波帯の電力増幅器用高周波ＩＣチップ１００、バンプ１０２、入力端子１０３、出力端子１０４、基板１０５、アンダーフィル１０６、プロセスばらつき検出部１１０を有する。プロセスばらつき検出部は、プロセスばらつきによる回路特性の変動量をモニタし、モニタされた回路特性の変動量を用いて、算出されたパラーメータを有するアンダーフィル１０６が、基板１０５とミリ波帯の電力増幅器用高周波ＩＣチップ１００との間に充填されることで、プロセスばらつき及びアンダーフィルの影響があっても、所望の回路特性が得られる無線装置を提供できる。
【解決手段】無線装置は、マイクロ波、ミリ波帯の電力増幅器用高周波ＩＣチップ１００、バンプ１０２、入力端子１０３、出力端子１０４、基板１０５、アンダーフィル１０６、プロセスばらつき検出部１１０を有する。プロセスばらつき検出部は、プロセスばらつきによる回路特性の変動量をモニタし、モニタされた回路特性の変動量を用いて、算出されたパラーメータを有するアンダーフィル１０６が、基板１０５とミリ波帯の電力増幅器用高周波ＩＣチップ１００との間に充填されることで、プロセスばらつき及びアンダーフィルの影響があっても、所望の回路特性が得られる無線装置を提供できる。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、無線装置およびその製造方法に係り、特に高周波回路を備えた無線装置に関する。
【背景技術】
【０００２】
主にマイクロ波、ミリ波帯では、高周波ＩＣチップを、例えば、金（Ａｕ）、又は、半田のバンプを用いて実装基板に実装するフリップチップ実装が広く用いられている。フリップチップ実装では、実装基板と高周波ＩＣチップとを短距離(最短)によって接続できるので、接続間での損失を小さくできる。
【０００３】
一例を図１７に従って説明する。モジュールの母体基板である実装基板１として、例えばセラミック基板を用い、入出力端子２、３に、例えば、高周波ＩＣチップとして、増幅器のＭＭＩＣ（モノリシックマイクロ波集積回路）チップ４の回路５をバンプ６によって接続する。さらに、接続の補強、又は、ＭＭＩＣチップ４のシールのために、実装基板１とＭＭＩＣチップ４との間にアンダーフィル７として樹脂が充填される。
【０００４】
しかしながら、上述したアンダーフィル７が充填されると、寄生容量が増大するために、ＭＭＩＣチップ４の特性が低周波数側にずれ、更に、利得が下がる特性劣化が発生する。
【０００５】
そこで、フリップチップ実装におけるアンダーフィルの影響を受けにくいマイクロ波・ミリ波回路装置が提案されている（特許文献１参照）。
【０００６】
図１８は、特許文献１に記載の従来例のフリップチップ実装したマイクロ波・ミリ波回路装置を示す図である。マイクロ波・ミリ波回路装置は、実装基板１に対して、対向配置されたＭＭＩＣチップ４がフリップチップ実装されている。ＭＭＩＣチップ４は、内側に回路５を囲む絶縁体壁１１を設け、外側にアンダーフィル７を施す。この形態によれば、回路５（主部）を囲んで絶縁体壁１１が形成されているので、アンダーフィル７を施しても樹脂が回路５の下に入らず、回路の特性が変化することは少ない。
【先行技術文献】
【特許文献】
【０００７】
【特許文献１】特開２０００−２６９３８４号公報
【発明の概要】
【発明が解決しようとする課題】
【０００８】
しかしながら、特許文献１に記載のフリップチップ実装したマイクロ波・ミリ波回路装置は、ＭＭＩＣチップ４が、内側に回路５を囲む絶縁体壁１１を設け、外側にアンダーフィル７を施す必要がある。このため、特許文献1の構成ではＭＭＩＣチップ４の回路５の下は空洞となっており、十分な実装強度を得るのは困難である。
【０００９】
また、高周波ＩＣチップの製造ばらつき(プロセスばらつき)によって高周波ＩＣチップの特性がばらついた場合には、回路特性が変化し、モジュールとして性能が劣化する場合がある。
【００１０】
つまり、フリップチップ実装における特性劣化は抑制できても、高周波ＩＣチップのプロセスばらつきに起因する特性劣化は残り、モジュールとしての歩留まりが低下してしまうという課題がある。
【００１１】
本発明は前記実情に鑑みてなされたもので、実装強度を確保し、更に、特性劣化を抑制した無線装置を提供することを目的とする。
【課題を解決するための手段】
【００１２】
そこで本発明は、実装基板と、前記実装基板上にフリップチップ実装された高周波ＩＣチップとを備え、前記高周波ＩＣチップと前記実装基板との間にアンダーフィルが充填された無線装置であって、前記高周波ＩＣチップは、主回路を構成する素子部と、前記高周波ＩＣチップのプロセスばらつきを検出するプロセスばらつき検出部を具備し、前記充填されたアンダーフィルは、前記検出したプロセスばらつきに基づいて調整されたパラメータを有することを特徴とする。
【００１３】
また本発明は、上記無線装置であって、前記プロセスばらつき検出部は前記素子部の一部として機能するものを含む。
【００１４】
また本発明は、上記無線装置であって、前記プロセスばらつき検出部は、前記高周波ＩＣチップ上において前記素子部とは分離されたものを含む。
【００１５】
また本発明は、上記無線装置であって、前記プロセスばらつき検出部はトランジスタを用いて構成されたものを含む。
【００１６】
また本発明は、上記無線装置であって、前記プロセスばらつき検出部はリングオシレーターを用いて構成されたものを含む。
【００１７】
また本発明は、上記無線装置であって、前記アンダーフィルのパラメータはアンダーフィルとして充填する樹脂の比誘電率であるものを含む。
【００１８】
また本発明は、上記無線装置であって、前記アンダーフィルのパラメータは前記高周波ＩＣチップと前記実装基板間の距離であるものを含む。
【００１９】
また本発明は、上記無線装置であって、前記高周波ＩＣチップはバンプを介して前記実装基板と接続し、前記バンプは前記高周波ＩＣチップ上において非対称に配置されているものを含む。
【００２０】
また本発明は、上記無線装置であって、前記高周波ＩＣチップと前記実装基板の間のアンダーフィルは、前記高周波ＩＣチップをフリップチップ実装した領域内において厚さが異なるものを含む。
【００２１】
また本発明は、上記無線装置であって、前記プロセスばらつき検出部はＰＣＭ（ＰｒｏｃｅｓｓＣｏｎｔｒｏｌ Ｍｏｎｉｔｏｒ）データを用いるものを含む。
【００２２】
また本発明は、主回路を構成する素子部と、プロセスばらつき検出部とを備えた高周波ＩＣチップを製造する工程と、前記高周波ＩＣチップの前記プロセスばらつき検出部を用いてプロセスばらつきを検出する工程と、前記検出する工程において検出されたデータに基づいてアンダーフィルのパラメータを調整する工程と、前記調整する工程において得られた前記パラメータを有するアンダーフィルを充填して、実装基板上に前記高周波ＩＣチップを実装する工程と、を含むことを特徴とする。
【図面の簡単な説明】
【００２３】
【図１】本発明の実施の形態１のマイクロ波・ミリ波回路に対応した電力増幅器を含む無線装置の説明図
【図２】本発明の実施の形態１のマイクロ波・ミリ波回路に対応した電力増幅器の等価回路図
【図３】電力増幅器におけるプロセスばらつき検出部を構成するＭＯＳＦＥＴの等価回路図
【図４】閾値電圧Ｖｔｈがプロセスばらつきによって変動した場合の電力増幅器の入力反射係数および、出力反射係数を示す図（アンダーフィルがない場合）
【図５】樹脂をアンダーフィルとして充填した場合の電力増幅器の入力反射係数および、出力反射係数を示す図（アンダーフィルがない場合／ある場合）
【図６】図３に示したＭＯＳトランジスタのゲート電圧−ドレイン電流特性を示す図
【図７】樹脂の比誘電率Ｅｒに対する反射係数のノッチの周波数の変動量を示す図
【図８】実装基板と電力増幅器ＩＣチップ間の距離に対するノッチ周波数の変動量を示す図
【図９】プロセスばらつき及びアンダーフィルの影響による変化に対する反射係数のノッチ周波数すなわち反射係数が最小となる周波数の変動の関係を示す図
【図１０】プロセスばらつきに基づく回路特性の変動量を補償するためのアンダーフィルの選択を含む実装工程を示すフローチャートを示す図
【図１１】本発明の実施の形態２の無線装置におけるプロセスばらつき検出部を示す図
【図１２】本発明の実施の形態３における無線装置を示す図であり、（ａ）は電力増幅器ＩＣチップを下方から見た図、（ｂ）は、実装状態を示す断面図
【図１３】本発明の実施の形態３における無線装置の電力増幅器ＩＣチップの変形例
【図１４】本発明の実施の形態３における無線装置の電力増幅器ＩＣチップの変形例
【図１５】本発明の実施の形態３における無線装置の電力増幅器ＩＣチップの変形例
【図１６】本発明の実施の形態４における無線装置の電力増幅器ＩＣチップを形成するためのウェハの一例を示す図
【図１７】従来例の無線装置を示す図
【図１８】従来例のマイクロ波・ミリ波回路装置を示す図
【発明を実施するための形態】
【００２４】
(実施の形態１)
図１に、本発明の実施の形態１としてマイクロ波・ミリ波回路に対応した電力増幅器を含む無線装置の構成の一例を示す。
【００２５】
本実施の形態１の無線装置では、高周波ＩＣチップとして電力増幅器用高周波ＩＣチップ１００を用いており、電力増幅器を構成する電力増幅器用高周波ＩＣチップ１００に対し、主回路１０１に加え、ばらつき検出回路を構成するプロセスばらつき検出部１１０を集積化している。
【００２６】
図１は、本実施の形態1のプロセスばらつき検出部１１０を有する電力増幅器用高周波ＩＣチップ１００を搭載した無線装置の説明図である。図２は同電力増幅器用高周波ＩＣチップ１００の等価回路図である。図３は同電力増幅器用高周波ＩＣチップにおけるプロセスばらつき検出部１１０を構成するＭＯＳＦＥＴの等価回路図である。
【００２７】
本発明に係る実施の形態１の電力増幅器用高周波ＩＣチップについての説明に先立ち、マイクロ波・ミリ波回路に対応した電力増幅器用高周波ＩＣチップの動作について説明する。電力増幅器用高周波ＩＣチップ１００の主回路１０１は一般的な回路であるが、本実施の形態では、図１及び図２に示すように、主回路１０１を構成する素子部５００に、プロセスばらつき検出部１１０が集積化されている。
【００２８】
図２に、本発明の実施の形態１のマイクロ波・ミリ波回路に対応した 電力増幅器用高周波ＩＣチップの等価回路を示す。電力増幅器においては、主回路１０１を構成する素子部５００の入力端子５０２に、直流阻止用容量５０４を設け、出力端子５０３に、直流阻止用容量５０５を設けている。
【００２９】
電力増幅用のトランジスタ５０１のゲートＧと入力端子５０２との間に入力整合用の伝送線路５０６、５０７が設けられており、ドレインＤと出力端子５０３との間には、出力整合用の伝送線路５０８、５０９が設けられている。
【００３０】
トランジスタ５０１用のゲート電圧端子５１０と電力増幅用のトランジスタ５０１のゲートＧとの間に、入力整合用の伝送線路５０６、５０７が直列接続されている。また電力増幅用のトランジスタ５０１用のドレイン電圧端子５１１と電力増幅用のトランジスタ５０１のドレインＤとの間に、出力整合用の伝送線路５０８、５０９が直列接続されている。
【００３１】
入力信号Ｓｉｎは入力端子５０２から直流阻止用容量５０４、伝送線路５０７を介してトランジスタ５０１のゲートＧに入力される。ゲートＧは伝送線路５０６、５０７を介してゲート電圧端子５１０に接続され、ゲート電圧Ｖｇが印加される。トランジスタ５０１のソースＳはグランドに接地される。
【００３２】
トランジスタ５０１のドレインＤは伝送線路５０９、５０８を介してドレイン電圧端子５１１に接続され、ドレイン電圧Ｖｄが印加される。伝送線路５０９、５０８の接続点から直流阻止用容量５０５を介して出力端子５０３から出力信号Ｓｏｕｔは出力される。電力増幅用のトランジスタ５０１には、ドレイン電流Ｉｄが流れ、トランジスタ５０１のソースＳには、ソース端子５０１Ｓが設けられている。
【００３３】
一般に、トランジスタは、プロセスばらつきによって閾値電圧Ｖｔｈが変動し、閾値電圧Ｖｔｈが低いとドレイン電流Ｉｄは増加し、閾値電圧Ｖｔｈが高いとドレイン電流Ｉｄは減少する。また、トランジスタの最大動作周波数ｆｍａｘは、閾値電圧Ｖｔｈが低いと増加し、閾値電圧Ｖｔｈが高いと減少し、最大動作周波数ｆｍａｘが高い方がトランジスタの高周波特性が良好となる。
【００３４】
従って、図３に示す、プロセスばらつき検出部を構成するＭＯＳＦＥＴについても、プロセスばらつきによって閾値電圧Ｖｔｈは変動し、閾値電圧Ｖｔｈが低いとドレイン電流Ｉｄ’は増加し、閾値電圧Ｖｔｈが高いとドレイン電流Ｉｄ’は減少する。
【００３５】
図４は、閾値電圧Ｖｔｈをパラメータにした電力増幅器用高周波ＩＣチップ１００の入力反射係数Ｓ１１及び出力反射係数Ｓ２２と周波数特性との関係を示すグラフである。なお、プロセスばらつきによって、閾値電圧Ｖｔｈが変動している。縦軸は反射係数、横軸は周波数（ＧＨＺ）を示す。
【００３６】
実線はプロセスばらつきがない場合の理想の閾値電圧であり、以後、閾値電圧Ｖｔｈが中心の場合と記載し、波線はプロセスばらつきがあり、理想の閾値電圧よりも低い電圧として、閾値電圧Ｖｔｈが低い場合と記載し、一点鎖線はプロセスばらつきがあり、理想の閾値電圧よりも高い電圧として、閾値電圧Ｖｔｈが高い場合と記載する。
【００３７】
図４では、反射係数Ｓ１１と反射係数Ｓ２２とを同じ軸を用いて表記しているが、入力反射係数Ｓ１１と出力反射係数Ｓ２２とは、異なる特性であってもよい。
【００３８】
閾値電圧Ｖｔｈが低いほどドレイン電流Ｉｄが増加し、ドレイン電流Ｉｄの増加によってトランジスタ５０１の寄生容量が増加する。
例えば、閾値電圧Ｖｔｈが中心の場合に入力反射係数Ｓ１１及び出力反射係数Ｓ２２のノッチ、すなわち、反射係数が最も小さくなる位置が所望の周波数（ノッチ周波数）ｆｃとなるように設計をしたとしても、プロセスばらつきとしてのトランジスタ５０１の寄生容量によって、図４に示すように閾値電圧Ｖｔｈが低くなると、入力反射係数Ｓ１１及び出力反射係数Ｓ２２のノッチの位置が低周波数側にシフトする。
【００３９】
図５は、アンダーフィル１０６の有無をパラメータとした電力増幅器用高周波ＩＣチップ１００の入力反射係数Ｓ１１及び出力反射係数Ｓ２２と周波数特性との関係を示すグラフである。図２の電力増幅器が搭載された電力増幅器ＩＣチップ、すなわち電力増幅器用高周波ＩＣチップを実装基板１０５にフリップチップ実装し、図１７に示すように、電力増幅器ＩＣチップと実装基板１０５の間に樹脂をアンダーフィル１０６（ＵＬ）として充填した場合と、充填しない場合とを示している。
【００４０】
アンダーフィルとして使用される樹脂は、一般的には誘電体であるため、寄生容量が増加する。実線はアンダーフィル（ＵＦ）がない場合、波線はフリップチップ実装しアンダーフィル（ＵＦ）がある場合の反射係数Ｓ１１、Ｓ２２を示す。
【００４１】
図５では、電力増幅用のトランジスタ５０１の閾値電圧Ｖｔｈが中心であり、アンダーフィル（ＵＦ）がない状態において、反射係数Ｓ１１、Ｓ２２のノッチの位置が周波数ｆｃであったとしても、アンダーフィルを充填すると、アンダーフィルの影響としての寄生容量によって、反射係数Ｓ１１、Ｓ２２のノッチの位置が低周波数側にシフトする。
【００４２】
なお、図５では、アンダーフィルの比誘電率が３．３であり、図８に示す実装基板−電力増幅器ＩＣチップ間の距離が２０μｍ以上である。
【００４３】
本発明は、以上の点に着目してなされたもので、本実施の形態１では、高周波回路を備えた無線装置において、フリップチップ実装におけるアンダーフィルによる影響及びプロセスばらつきによる周波数特性劣化の課題を解決するものである。
【００４４】
この課題を解決するために、対象の電力増幅器ＩＣチップにおいてプロセスばらつき検出部１１０を構成するトランジスタを用いてプロセスばらつきを検出する構成を持つ。そして、検出結果を補償する材質又は充填量の条件を満たすアンダーフィルを充填することで、所望の周波数特性を得る。
【００４５】
ここで、本発明の実施の形態１の無線装置の説明に戻る。図１は、本発明の実施の形態１における無線装置の構成を示す図である。無線装置は、マイクロ波又はミリ波回路に対応した電力増幅器用高周波ＩＣチップ１００、バンプ１０２、入力端子１０３、出力端子１０４、実装基板１０５、アンダーフィル１０６、プロセスばらつき検出部１１０を有する。電力増幅器用高周波ＩＣチップ１００はバンプ１０２を介して実装基板１０５上の入出力端子１０３、１０４に接続され、電力増幅器用高周波ＩＣチップ１００と実装基板１０５との間に樹脂がアンダーフィル１０６として充填される。更に電力増幅器用高周波ＩＣチップ１００は、電力増幅器用高周波ＩＣチップ１００のプロセスばらつきを検出するプロセスばらつき検出部１１０を有する。
【００４６】
図３にプロセスばらつき検出部１１０の一例であるＭＯＳトランジスタの等価回路図を示す。図６に図３に示したＭＯＳトランジスタのゲート電圧−ドレイン電流特性を示す。図３のプロセスばらつき検出部はＭＯＳトランジスタを用いて構成される。一般的にトランジスタは図６に示すようなゲート電圧−ドレイン電流特性を示し、図３のゲート電圧Ｖｇ’が閾値電圧Ｖｔｈ’を超えるとドレイン電流Ｉｄ’が流れる。図６に示すようなゲート電圧−ドレイン電流特性を測定することによって、プロセスばらつき検出部１１０を構成するＭＯＳトランジスタの閾値電圧Ｖｔｈ’を得ることが可能となる。
【００４７】
一方、図５に示すようにフリップ実装においてアンダーフィルとして樹脂を充填すると、反射係数のノッチの位置に対応する周波数(以後、ノッチ周波数と記載する)すなわち反射係数が最小となる周波数が低下する。ノッチ周波数の変動量は図７に示すように樹脂の比誘電率Ｅｒによっても変化する。
【００４８】
図７は樹脂の比誘電率Ｅｒに対する反射係数Ｓ１１、Ｓ２２のノッチ周波数すなわち反射係数が最小となる周波数の変動量を示しており、比誘電率Ｅｒが大きくなると、寄生容量が大きくなり、ノッチ周波数は低下する。アンダーフィルとして充填する樹脂の材料、又は、配合を変えることによって比誘電率が変わり、ノッチ周波数の変動量を調整できる。
【００４９】
図８に、図１の実装基板１０５と電力増幅器用高周波ＩＣチップ１００との間の距離に対するノッチ周波数の変動量を示す。実装基板１０５と電力増幅器用高周波ＩＣチップ１００との間の距離が近いと、寄生容量が大きくなりノッチ周波数は変動量が大きい。
【００５０】
実装基板１０５と電力増幅器用高周波ＩＣチップ１００との間の距離が遠くなると、距離に対する寄生容量の値は一定になりノッチ周波数の変動量は一定になる。ノッチ周波数の変動量が実装基板１０５−電力増幅器用高周波ＩＣチップ１００間の距離に比例する実装基板１０５−電力増幅器用高周波ＩＣチップ１００間の距離を距離Ａとすると、距離Ａを変化させることによってノッチ周波数の変動量を制御できる。例えば、アンダーフィルの充填量を調整することで、ノッチ周波数の変動量を制御できる。
【００５１】
また、電力増幅器用高周波ＩＣチップ１００を実装基板１０５にフリップチップ実装する場合、電力増幅器用高周波ＩＣチップ１００の上方から圧力を加えて加工するが、上方からの圧力を変えることによって距離Ａを変化できる。
【００５２】
図９に、プロセスばらつき及びアンダーフィルの影響による変動に対する入力反射係数Ｓ１１及び出力反射係数Ｓ２２とノッチ周波数の変動との関係を示す。
【００５３】
ここで、プロセスばらつきによる変化とは、トランジスタの閾値電圧Ｖｔｈによる変化である。また、アンダーフィルの影響による変化とは、アンダーフィルの比誘電率Ｅｒによる変化と、実装基板１０５−電力増幅器用高周波ＩＣチップ１００間の距離に比例する実装基板１０５−電力増幅器用高周波ＩＣチップ１００間の距離Ａによる変化と、のいずれかである。
【００５４】
図９のノッチ周波数ｆｃは、図４および図５と同様にＭＯＳトランジスタの閾値電圧Ｖｔｈが中心であり、アンダーフィル（ＵＦ）がない場合の入力反射係数Ｓ１１及び出力反射係数Ｓ２２のノッチの位置である。プロセスばらつきによって、ノッチ周波数は範囲Ｘにおいて変化し、上限・下限をそれぞれｆｘｈ、ｆｘｌとする。また、アンダーフィルの影響によって、ノッチ周波数は範囲Ｙにおいて変化し、上限・下限をそれぞれｆｙｈ、ｆｙｌとする。
【００５５】
ここで、アンダーフィルがない場合のノッチ周波数ｆｃとアンダーフィルの影響によるノッチ周波数の上限ｆｙｈは等しい。プロセスばらつきとアンダーフィルの影響による変動量は、ｆｙｌからｆｘｈの範囲となり、所望の周波数ｆｔがこの範囲に入れば良い。プロセスばらつきによる周波数の変動量をｄｆｘ、アンダーフィルの影響による周波数の変動量をｄｆｙとすると、両方の影響を受けた後の周波数ｆｚはｆｚ＝ｆｃ+ｄｆｘ+ｄｆｙとなり、周波数ｆｚを所望の周波数ｆｔとすれば良い。
【００５６】
以下、電力増幅器用高周波ＩＣチップ１００を搭載した無線装置の製造方法について説明する。まず、プロセスばらつきに基づく特性変動を補償するためのアンダーフィルの選択を含む実装工程を示すフローチャートを、図１０に示す。
【００５７】
電力増幅器用高周波ＩＣチップ１００を製造し（ステップＳ１００１）、電力増幅器用高周波ＩＣチップ１００のプロセスばらつきをモニタする（ステップＳ１００２）。ここで、例えばプロセスばらつきは、トランジスタの閾値電圧Ｖｔｈを用いる。
【００５８】
次に、モニタしたプロセスばらつきを用いて、回路特性の変動量を算出する（ステップＳ１００３）。ここで、例えば回路特性は電力増幅器の入力反射係数Ｓ１１及び出力反射係数Ｓ２２とする。
【００５９】
次に、算出した回路特性の変動分から所望の回路特性になるアンダーフィルの影響での変動量を決定する（ステップＳ１００４）。最後に決定したアンダーフィルの影響での変動量に基づいてフリップチップ実装する（ステップＳ１００５）。ここで、例えば、所望の回路特性を得るために必要なアンダーフィルの選択については、ステップＳ１００５において決定されたアンダーフィルの影響での変動量に基づいて、樹脂の比誘電率の変更、又は、実装基板−電力増幅器用高周波ＩＣチップ１００間の距離の制御によって実行される。
【００６０】
例えば、ステップＳ１００２によって得られたプロセスばらつきに起因するトランジスタの閾値電圧をＶｔｈｓとする。トランジスタの閾値電圧Ｖｔｈが中心であるノッチ周波数ｆｃに対して、プロセスばらつきによるノッチ周波数の変動量（ｄｆｘ）を図４の入力反射係数Ｓ１１及び出力反射係数Ｓ２２を用いて算出する。
【００６１】
次に、ノッチ周波数の変動量ｄｆｘを用いて、ノッチ周波数が所望の周波数ｆｔとなるように、図７の結果に基づいてアンダーフィルの比誘電率Ｅｒの材料を選択する。
【００６２】
プロセスばらつきによるノッチ周波数の変動量ｄｆｘを打ち消すように、アンダーフィルによるノッチ周波数の変動量（ｄｆｙ）を決定し、決定した変動量ｄｆｙに対応する非誘電率Ｅｒの材料を選定する。あるいは、決定した変動量ｄｆｙに対応する実装基板１０５−電力増幅器用高周波ＩＣチップ１００間の距離を決定する。
【００６３】
以上より、図１０に示すフローチャートを用いて実装条件を決定することによって、プロセスばらつきによる特性の変動とアンダーフィルによる影響の変動が発生しても、回路特性を所望の特性に調整できる。
【００６４】
つまり、プロセスばらつき検出部１１０において高周波ＩＣチップのプロセスばらつきによる回路特性の変動量をモニタし、モニタした回路特性の変動量を用いて、アンダーフィルのパラメータを算出し、算出したパラメータのアンダーフィルを充填する。この構成によって、プロセスばらつき及びアンダーフィルの影響があっても、所望の回路特性が得られる。
【００６５】
なお、本実施の形態では、プロセスばらつき検出部１１０としてトランジスタの閾値電圧Ｖｔｈをモニタするとしたが、特にこれに限定されない。例えば、抵抗の抵抗値でも良いし、インダクタのインダクタンス値でも良いし、容量のキャパシタンス値でも良い。なお、抵抗は、例えば、ポリシリコン抵抗を用いることが出来る。
【００６６】
また、実施の形態１では、プロセスばらつき検出部１１０は、主回路１０１を構成するＭＯＳトランジスタ５０１とは別途独立して、ＭＯＳトランジスタを用いて分離形成した。
なお、変形例として、主回路１０１を構成するＭＯＳトランジスタ５０１をばらつき検出回路（プロセスばらつき検出部）と兼用して用いることも可能である。
【００６７】
他部については、実施の形態１の無線装置と同様に形成すればよい。これにより、チップの大型化を招くことなく、信頼性の高いプロセスばらつき検出およびプロセスばらつき補償が可能となる。
【００６８】
また、プロセスばらつき以外にも、例えば、周辺回路との関係において容量調整をする目的であっても、アンダーフィルのパラメータを調整できる。
【００６９】
（実施の形態２）
次に、ばらつき検出回路の回路構成を変更した実施の形態について説明する。
【００７０】
本実施の形態では、ばらつき検出回路を構成するプロセスばらつき検出部１１０として、ＭＯＳＦＥＴに代えて図１１に示すリングオシレーターを用いる。他の構成については実施の形態１と同様であるので、ここでの説明は省略する。
【００７１】
本実施の形態においても、プロセスばらつき検出部１１０のゲート電圧−ドレイン電流特性を測定することにより、閾値電圧Ｖｔｈの変動量を検出する。そして、検出した閾値電圧Ｖｔｈの変動量に応じて、実装に用いられるアンダーフィルのパラメータを決定する。つまりプロセスばらつき検出部１１０によって、ＭＯＳトランジスタの閾値電圧Ｖｔｈをモニタすることにより、図４に示した電圧増幅器の入力反射係数Ｓ１１、出力反射係数Ｓ２２のノッチの位置（ノッチ周波数）を推測できる。
【００７２】
図１１に示すように、リングオシレーターは、奇数個のインバータ１２１〜１２５が直列接続されてなり、出力側のインバータ１２５から出力される出力信号が入力側のインバータ１２１の入力へフィードバックされる。リングオシレーターのインバータ１２１に電源電圧を供給すると、インバータの動作遅延時間に依存する周波数において発振し、出力端子１２６から出力される。
【００７３】
図１１のリングオシレーターにおいて、インバータの動作遅延時間はプロセスばらつきによって変化する。例えば、トランジスタの閾値電圧Ｖｔｈがプロセスばらつきによって低くなると、インバータの動作遅延時間が短くなり、リングオシレーターの発振周波数が高くなる。反対にトランジスタの閾値電圧Ｖｔｈがプロセスばらつきによって高くなると、インバータの動作遅延時間が長くなり、リングオシレーターの発振周波数が低くなる。
【００７４】
リングオシレーターの発振周波数をモニタすることによって、トランジスタの閾値電圧Ｖｔｈを得ることが可能となる。プロセスばらつき検出部１１０によって、トランジスタの閾値電圧Ｖｔｈをモニタすることによって、例えば図２に示した電圧増幅器の入力反射係数Ｓ１１、出力反射係数Ｓ２２のノッチの位置（ノッチ周波数）を推測できる。
【００７５】
従って本実施の形態においても、実施の形態１と同様、図１０に示したフローチャートを用いてパラメータを算出し、プロセスばらつきを補償するための実装条件を決定する。
【００７６】
（実施の形態３）
次に本発明の実施の形態３について説明する。図１２（ａ）は、本発明の実施の形態３における無線装置を構成する電力増幅器ＩＣチップを下方から見た図である。図１２（ａ）は、電力増幅器用高周波ＩＣチップ１００の下面にバンプ１０２が非対称に配置されている。
【００７７】
電力増幅器用高周波ＩＣチップ１００を実装基板１０５にフリップチップ実装する場合、チップの上方から圧力を加えて加工するが、図１２（ａ）に示すように、非対称なバンプの配置では、バンプ数が少ない領域にバンプ一つ当たりに加わる圧力が大きくなる。このため、図１２（ｂ）に示す断面図のように、実装基板−電力増幅器ＩＣチップ間の距離が短くなる。
【００７８】
したがって、電力増幅器用高周波ＩＣチップ１００全体に対して、同じ圧力を加えて加工した場合、アンダーフィルの厚さもバンプ数が少ない領域では薄くなる。バンプ配置が非対称となる構造によって、電力増幅器用高周波ＩＣチップ１００がフリップ実装される領域内１２０において 、アンダーフィルの影響による電気的特性を変化させることが可能となる。
【００７９】
例えば、電力増幅器を図１２（ａ）及び(ｂ)に示す電力増幅器用高周波ＩＣチップ１００の左側と右側に配置した場合、左側はアンダーフィルの厚さが薄くなり寄生容量が増加し、右側はアンダーフィルの厚さが厚くなり寄生容量が低下する。このため、左側の電力増幅器の入力反射係数Ｓ１１、出力反射係数Ｓ２２が最低となるノッチ周波数は図８より大きく低下する。従って、右側の電力増幅器の入力反射係数Ｓ１１、出力反射係数Ｓ２２のノッチ周波数は左側の電力増幅器より変動量は小さくなる。
【００８０】
従って本実施の形態においても、前記実施の形態１と同様、図１０に示したようなフローチャートを用いてパラメータを算出し、実装条件を決定し、バンプ配置を調整する。
【００８１】
次に、本発明の実施の形態３の変形例について説明する。
通常、電力増幅器ＩＣチップのバンプ数を最小とする構成であるが、実装基板−電力増幅器ＩＣチップ間の距離を調整するため、あるいは、電力増幅器用高周波ＩＣチップ内がフリップチップ実装される領域内１２０において距離を非対称にするために、前記実施の形態３の無線装置用の電力増幅器用高周波ＩＣチップ１００の構成に加え、図１３に示すように予備のバンプ１１５を配置すれば良い。
【００８２】
予備のバンプ１１５は、例えば回路のグランド端子として使用すれば良く、回路特性の劣化を抑制できる。
【００８３】
なお、本実施の形態では、図１２（ａ）に示すように、バンプが外周に配置されているが、特に限定されない。例えば、図１４のようにバンプが電力増幅器ＩＣチップの実装基板への搭載面に一様に配置されている構造においても、電力増幅器用高周波ＩＣチップ１００がフリップチップ実装される領域内１２０において、実装基板との距離を非対称にするために、バンプ１０２の配置を非対称にすることで、同様の効果が得られる。
【００８４】
本実施の形態では、バンプの非対称配置によって、電力増幅器用高周波ＩＣチップ１００がフリップ実装される領域内１２０において実装基板と距離を非対称にしたが、バンプを非対称に配置することなく、電力増幅器用高周波ＩＣチップ１００がフリップ実装される領域内１２０において、アンダーフィルの厚さを調整してもよい。
【００８５】
例えば、バンプを介して電力増幅器用高周波ＩＣチップ１００を実装基板上に実装するリフロー工程における加圧力を調整してもよい。電力増幅器用高周波ＩＣチップ１００を実装する工程において、電力増幅器用高周波ＩＣチップ１００と実装基板の間のアンダーフィルの厚さが、電力増幅器用高周波ＩＣチップ１００がフリップ実装される領域内１２０において異なればよい。
【００８６】
従って本実施の形態においても、実施の形態１と同様、図１０に示したようなフローチャートを用いてパラメータを算出し、実装条件を決定できる。
【００８７】
（実施の形態４）
次に本発明の実施の形態４について説明する。本発明の実施の形態１および２では、プロセスばらつき検出部１１０の一例として、トランジスタの閾値電圧Ｖｔｈを検出するためにトランジスタ又はリングオシレーターを使用したが、本発明の実施の形態４では、ＰＣＭ（ＰｒｏｃｅｓｓＣｏｎｔｒｏｌ Ｍｏｎｉｔｏｒ）データをばらつき検出部の検出値として使用する。なお、ＰＣＭデータは、電力増幅器ＩＣチップの製造における、チップの品質管理に用いるデータ（出来栄えを示すデータ）である。
【００８８】
従来、半導体プロセスを用いてチップを製造する場合、チップの品質をモニタするために、同一のウェハ上に各種デバイスを搭載して、モニタしている。例えば、トランジスタの閾値電圧Ｖｔｈ、ドレイン電流Ｉｄ、アルミニウム又は銅の配線の抵抗値、ポリシリコンの抵抗値である。なお、閾値電圧Ｖｔｈは、例えば、下限をＦＦ、上限をＳＳ、中心をＴＴとして表現され、ＰＣＭデータとして管理されている。
【００８９】
図１５にチップの構成を示す。増幅器用高周波ＩＣチップ１００上に主回路１０１と、モニタ部Ｍとが形成されており、モニタ部Ｍに例えばポリシリコン抵抗３１が形成されている。ポリシリコン抵抗３１は、両端の電圧および電流が測定可能であり、抵抗値が算出できる。
【００９０】
ＰＣＭデータのうち、ポリシリコン抵抗３１の抵抗値を使用し、抵抗値が大きい場合は、パターン幅が小さくなるプロセスばらつきが生じていると判断できる。
【００９１】
つまり、ＰＣＭデータを用いることで、プロセスばらつきをモニタでき、実施の形態１と同様にモニタした数値を用いて、アンダーフィルのパラメータが算出できる。このため、実装に用いるアンダーフィルのパラメータを調整することで、プロセスばらつきを補償できる。
【００９２】
これにより、プロセスばらつき及びアンダーフィルの影響があっても所望の回路特性を得ることが可能となる。
【００９３】
また、実施の形態４では、電力増幅器用高周波ＩＣチップ１００毎にモニタ部Ｍを形成したが、ウェハ毎Ｗにモニタ部Ｍを形成してもよい。
この方法は、ウェハ毎に少なくとも一つのプロセスばらつき検出部を有するとともに、主回路を構成する素子部を備えた複数の高周波ＩＣチップ形成部を有するウェハを製造する工程と、前記プロセスばらつき検出部を用いてプロセスばらつきを検出する工程と、前記ウェハを複数の高周波ＩＣチップに分割する工程と、前記検出する工程において検出されたデータに基づいてアンダーフィルのパラメータを調整する工程と、前記調整する工程において得られた前記パラメータを有するアンダーフィルを充填して、実装基板上に前記高周波ＩＣチップを実装する工程と、を含む。
すなわち、図１６に示すように、ウェハＷ上の所定位置に、例えば、電力増幅器用高周波ＩＣチップ１００を配列した素子部５００と、モニタ部Ｍとが形成されており、モニタ部Ｍに例えばポリシリコン抵抗が形成されている。なお、ポリシリコン抵抗は、両端の電圧および電流が測定可能であるため、抵抗値が算出できる。
【００９４】
以上より、実施形態１と同様に、ＰＣＭデータを用いてモニタしたプロセスばらつきの値を用いて、アンダーフィルのパラメータを算出し、算出したパラメータのアンダーフィルを充填することで、プロセスばらつき及びアンダーフィルの影響があっても所望の回路特性を得ることが可能となる。
【００９５】
また、実施の形態４の無線装置とは異なり、電力増幅器用高周波ＩＣチップ１００にはモニタ部及びばらつき検出部を形成していないため、チップ面積の増大を抑制できる。
【００９６】
以上のように、マイクロ波・ミリ波帯の高周波回路に対応した電力増幅器用高周波ＩＣチップを実装基板にフリップチップ実装した無線装置において、プロセスばらつき検出部において、電力増幅器用高周波ＩＣチップの製造におけるプロセスばらつきによる回路特性の変動量をモニタし、モニタした回路特性の変動量を用いて、アンダーフィルのパラメータを算出し、算出したパラメータに対応する材料または比誘電率のアンダーフィルを充填することによって、プロセスばらつき及びアンダーフィルの影響による周波数特性変動を抑制し、所望の回路特性が得られる無線装置を提供できる。
【００９７】
特に、ミリ波帯を用いて無線通信する無線装置では、信号の周波数が高くアンダーフィルの影響が大きいため、より大きな効果が得られる。
【００９８】
つまり、本発明においては、プロセスばらつき検出部を高周波ＩＣチップ内に持つことは必須ではない。つまり、主回路を構成する素子部を備えた高周波ＩＣチップを製造する工程と、プロセスばらつき検出部を用いて前記高周波ＩＣチップのプロセスばらつきを検出する工程と、前記検出する工程において検出されたデータに基づいてアンダーフィルのパラメータを調整する工程と、前記調整する工程において得られた前記パラメータを有するアンダーフィルを充填して、実装基板上に前記高周波ＩＣチップを実装する工程と、を含む無線装置の製造方法を用いても良い。
【産業上の利用可能性】
【００９９】
以上説明してきたように、本発明によれば、高周波、特にマイクロ波帯・ミリ波帯を用いて無線通信する無線装置において、高周波特性に優れた半導体装置を提供できる。
【符号の説明】
【０１００】
１００ 高周波ＩＣチップ（電力増幅器用高周波ＩＣチップ）
１０１ 主回路
１１０ プロセスばらつき検出部
１０２ バンプ
１０３ 入力端子
１０４ 出力端子
１０５ 実装基板
１０６ アンダーフィル
５００ 素子部
５０１ 電力増幅用のトランジスタ
５０２ 入力端子
５０３ 出力端子
５０４、５０５ 直流阻止用容量
５０６、５０７ 入力整合用の伝送線路
５０８、５０９ 主回路を構成する素子部
５１０ ゲート電圧端子
５１１ ドレイン電圧端子
【技術分野】
【０００１】
本発明は、無線装置およびその製造方法に係り、特に高周波回路を備えた無線装置に関する。
【背景技術】
【０００２】
主にマイクロ波、ミリ波帯では、高周波ＩＣチップを、例えば、金（Ａｕ）、又は、半田のバンプを用いて実装基板に実装するフリップチップ実装が広く用いられている。フリップチップ実装では、実装基板と高周波ＩＣチップとを短距離(最短)によって接続できるので、接続間での損失を小さくできる。
【０００３】
一例を図１７に従って説明する。モジュールの母体基板である実装基板１として、例えばセラミック基板を用い、入出力端子２、３に、例えば、高周波ＩＣチップとして、増幅器のＭＭＩＣ（モノリシックマイクロ波集積回路）チップ４の回路５をバンプ６によって接続する。さらに、接続の補強、又は、ＭＭＩＣチップ４のシールのために、実装基板１とＭＭＩＣチップ４との間にアンダーフィル７として樹脂が充填される。
【０００４】
しかしながら、上述したアンダーフィル７が充填されると、寄生容量が増大するために、ＭＭＩＣチップ４の特性が低周波数側にずれ、更に、利得が下がる特性劣化が発生する。
【０００５】
そこで、フリップチップ実装におけるアンダーフィルの影響を受けにくいマイクロ波・ミリ波回路装置が提案されている（特許文献１参照）。
【０００６】
図１８は、特許文献１に記載の従来例のフリップチップ実装したマイクロ波・ミリ波回路装置を示す図である。マイクロ波・ミリ波回路装置は、実装基板１に対して、対向配置されたＭＭＩＣチップ４がフリップチップ実装されている。ＭＭＩＣチップ４は、内側に回路５を囲む絶縁体壁１１を設け、外側にアンダーフィル７を施す。この形態によれば、回路５（主部）を囲んで絶縁体壁１１が形成されているので、アンダーフィル７を施しても樹脂が回路５の下に入らず、回路の特性が変化することは少ない。
【先行技術文献】
【特許文献】
【０００７】
【特許文献１】特開２０００−２６９３８４号公報
【発明の概要】
【発明が解決しようとする課題】
【０００８】
しかしながら、特許文献１に記載のフリップチップ実装したマイクロ波・ミリ波回路装置は、ＭＭＩＣチップ４が、内側に回路５を囲む絶縁体壁１１を設け、外側にアンダーフィル７を施す必要がある。このため、特許文献1の構成ではＭＭＩＣチップ４の回路５の下は空洞となっており、十分な実装強度を得るのは困難である。
【０００９】
また、高周波ＩＣチップの製造ばらつき(プロセスばらつき)によって高周波ＩＣチップの特性がばらついた場合には、回路特性が変化し、モジュールとして性能が劣化する場合がある。
【００１０】
つまり、フリップチップ実装における特性劣化は抑制できても、高周波ＩＣチップのプロセスばらつきに起因する特性劣化は残り、モジュールとしての歩留まりが低下してしまうという課題がある。
【００１１】
本発明は前記実情に鑑みてなされたもので、実装強度を確保し、更に、特性劣化を抑制した無線装置を提供することを目的とする。
【課題を解決するための手段】
【００１２】
そこで本発明は、実装基板と、前記実装基板上にフリップチップ実装された高周波ＩＣチップとを備え、前記高周波ＩＣチップと前記実装基板との間にアンダーフィルが充填された無線装置であって、前記高周波ＩＣチップは、主回路を構成する素子部と、前記高周波ＩＣチップのプロセスばらつきを検出するプロセスばらつき検出部を具備し、前記充填されたアンダーフィルは、前記検出したプロセスばらつきに基づいて調整されたパラメータを有することを特徴とする。
【００１３】
また本発明は、上記無線装置であって、前記プロセスばらつき検出部は前記素子部の一部として機能するものを含む。
【００１４】
また本発明は、上記無線装置であって、前記プロセスばらつき検出部は、前記高周波ＩＣチップ上において前記素子部とは分離されたものを含む。
【００１５】
また本発明は、上記無線装置であって、前記プロセスばらつき検出部はトランジスタを用いて構成されたものを含む。
【００１６】
また本発明は、上記無線装置であって、前記プロセスばらつき検出部はリングオシレーターを用いて構成されたものを含む。
【００１７】
また本発明は、上記無線装置であって、前記アンダーフィルのパラメータはアンダーフィルとして充填する樹脂の比誘電率であるものを含む。
【００１８】
また本発明は、上記無線装置であって、前記アンダーフィルのパラメータは前記高周波ＩＣチップと前記実装基板間の距離であるものを含む。
【００１９】
また本発明は、上記無線装置であって、前記高周波ＩＣチップはバンプを介して前記実装基板と接続し、前記バンプは前記高周波ＩＣチップ上において非対称に配置されているものを含む。
【００２０】
また本発明は、上記無線装置であって、前記高周波ＩＣチップと前記実装基板の間のアンダーフィルは、前記高周波ＩＣチップをフリップチップ実装した領域内において厚さが異なるものを含む。
【００２１】
また本発明は、上記無線装置であって、前記プロセスばらつき検出部はＰＣＭ（ＰｒｏｃｅｓｓＣｏｎｔｒｏｌ Ｍｏｎｉｔｏｒ）データを用いるものを含む。
【００２２】
また本発明は、主回路を構成する素子部と、プロセスばらつき検出部とを備えた高周波ＩＣチップを製造する工程と、前記高周波ＩＣチップの前記プロセスばらつき検出部を用いてプロセスばらつきを検出する工程と、前記検出する工程において検出されたデータに基づいてアンダーフィルのパラメータを調整する工程と、前記調整する工程において得られた前記パラメータを有するアンダーフィルを充填して、実装基板上に前記高周波ＩＣチップを実装する工程と、を含むことを特徴とする。
【図面の簡単な説明】
【００２３】
【図１】本発明の実施の形態１のマイクロ波・ミリ波回路に対応した電力増幅器を含む無線装置の説明図
【図２】本発明の実施の形態１のマイクロ波・ミリ波回路に対応した電力増幅器の等価回路図
【図３】電力増幅器におけるプロセスばらつき検出部を構成するＭＯＳＦＥＴの等価回路図
【図４】閾値電圧Ｖｔｈがプロセスばらつきによって変動した場合の電力増幅器の入力反射係数および、出力反射係数を示す図（アンダーフィルがない場合）
【図５】樹脂をアンダーフィルとして充填した場合の電力増幅器の入力反射係数および、出力反射係数を示す図（アンダーフィルがない場合／ある場合）
【図６】図３に示したＭＯＳトランジスタのゲート電圧−ドレイン電流特性を示す図
【図７】樹脂の比誘電率Ｅｒに対する反射係数のノッチの周波数の変動量を示す図
【図８】実装基板と電力増幅器ＩＣチップ間の距離に対するノッチ周波数の変動量を示す図
【図９】プロセスばらつき及びアンダーフィルの影響による変化に対する反射係数のノッチ周波数すなわち反射係数が最小となる周波数の変動の関係を示す図
【図１０】プロセスばらつきに基づく回路特性の変動量を補償するためのアンダーフィルの選択を含む実装工程を示すフローチャートを示す図
【図１１】本発明の実施の形態２の無線装置におけるプロセスばらつき検出部を示す図
【図１２】本発明の実施の形態３における無線装置を示す図であり、（ａ）は電力増幅器ＩＣチップを下方から見た図、（ｂ）は、実装状態を示す断面図
【図１３】本発明の実施の形態３における無線装置の電力増幅器ＩＣチップの変形例
【図１４】本発明の実施の形態３における無線装置の電力増幅器ＩＣチップの変形例
【図１５】本発明の実施の形態３における無線装置の電力増幅器ＩＣチップの変形例
【図１６】本発明の実施の形態４における無線装置の電力増幅器ＩＣチップを形成するためのウェハの一例を示す図
【図１７】従来例の無線装置を示す図
【図１８】従来例のマイクロ波・ミリ波回路装置を示す図
【発明を実施するための形態】
【００２４】
(実施の形態１)
図１に、本発明の実施の形態１としてマイクロ波・ミリ波回路に対応した電力増幅器を含む無線装置の構成の一例を示す。
【００２５】
本実施の形態１の無線装置では、高周波ＩＣチップとして電力増幅器用高周波ＩＣチップ１００を用いており、電力増幅器を構成する電力増幅器用高周波ＩＣチップ１００に対し、主回路１０１に加え、ばらつき検出回路を構成するプロセスばらつき検出部１１０を集積化している。
【００２６】
図１は、本実施の形態1のプロセスばらつき検出部１１０を有する電力増幅器用高周波ＩＣチップ１００を搭載した無線装置の説明図である。図２は同電力増幅器用高周波ＩＣチップ１００の等価回路図である。図３は同電力増幅器用高周波ＩＣチップにおけるプロセスばらつき検出部１１０を構成するＭＯＳＦＥＴの等価回路図である。
【００２７】
本発明に係る実施の形態１の電力増幅器用高周波ＩＣチップについての説明に先立ち、マイクロ波・ミリ波回路に対応した電力増幅器用高周波ＩＣチップの動作について説明する。電力増幅器用高周波ＩＣチップ１００の主回路１０１は一般的な回路であるが、本実施の形態では、図１及び図２に示すように、主回路１０１を構成する素子部５００に、プロセスばらつき検出部１１０が集積化されている。
【００２８】
図２に、本発明の実施の形態１のマイクロ波・ミリ波回路に対応した 電力増幅器用高周波ＩＣチップの等価回路を示す。電力増幅器においては、主回路１０１を構成する素子部５００の入力端子５０２に、直流阻止用容量５０４を設け、出力端子５０３に、直流阻止用容量５０５を設けている。
【００２９】
電力増幅用のトランジスタ５０１のゲートＧと入力端子５０２との間に入力整合用の伝送線路５０６、５０７が設けられており、ドレインＤと出力端子５０３との間には、出力整合用の伝送線路５０８、５０９が設けられている。
【００３０】
トランジスタ５０１用のゲート電圧端子５１０と電力増幅用のトランジスタ５０１のゲートＧとの間に、入力整合用の伝送線路５０６、５０７が直列接続されている。また電力増幅用のトランジスタ５０１用のドレイン電圧端子５１１と電力増幅用のトランジスタ５０１のドレインＤとの間に、出力整合用の伝送線路５０８、５０９が直列接続されている。
【００３１】
入力信号Ｓｉｎは入力端子５０２から直流阻止用容量５０４、伝送線路５０７を介してトランジスタ５０１のゲートＧに入力される。ゲートＧは伝送線路５０６、５０７を介してゲート電圧端子５１０に接続され、ゲート電圧Ｖｇが印加される。トランジスタ５０１のソースＳはグランドに接地される。
【００３２】
トランジスタ５０１のドレインＤは伝送線路５０９、５０８を介してドレイン電圧端子５１１に接続され、ドレイン電圧Ｖｄが印加される。伝送線路５０９、５０８の接続点から直流阻止用容量５０５を介して出力端子５０３から出力信号Ｓｏｕｔは出力される。電力増幅用のトランジスタ５０１には、ドレイン電流Ｉｄが流れ、トランジスタ５０１のソースＳには、ソース端子５０１Ｓが設けられている。
【００３３】
一般に、トランジスタは、プロセスばらつきによって閾値電圧Ｖｔｈが変動し、閾値電圧Ｖｔｈが低いとドレイン電流Ｉｄは増加し、閾値電圧Ｖｔｈが高いとドレイン電流Ｉｄは減少する。また、トランジスタの最大動作周波数ｆｍａｘは、閾値電圧Ｖｔｈが低いと増加し、閾値電圧Ｖｔｈが高いと減少し、最大動作周波数ｆｍａｘが高い方がトランジスタの高周波特性が良好となる。
【００３４】
従って、図３に示す、プロセスばらつき検出部を構成するＭＯＳＦＥＴについても、プロセスばらつきによって閾値電圧Ｖｔｈは変動し、閾値電圧Ｖｔｈが低いとドレイン電流Ｉｄ’は増加し、閾値電圧Ｖｔｈが高いとドレイン電流Ｉｄ’は減少する。
【００３５】
図４は、閾値電圧Ｖｔｈをパラメータにした電力増幅器用高周波ＩＣチップ１００の入力反射係数Ｓ１１及び出力反射係数Ｓ２２と周波数特性との関係を示すグラフである。なお、プロセスばらつきによって、閾値電圧Ｖｔｈが変動している。縦軸は反射係数、横軸は周波数（ＧＨＺ）を示す。
【００３６】
実線はプロセスばらつきがない場合の理想の閾値電圧であり、以後、閾値電圧Ｖｔｈが中心の場合と記載し、波線はプロセスばらつきがあり、理想の閾値電圧よりも低い電圧として、閾値電圧Ｖｔｈが低い場合と記載し、一点鎖線はプロセスばらつきがあり、理想の閾値電圧よりも高い電圧として、閾値電圧Ｖｔｈが高い場合と記載する。
【００３７】
図４では、反射係数Ｓ１１と反射係数Ｓ２２とを同じ軸を用いて表記しているが、入力反射係数Ｓ１１と出力反射係数Ｓ２２とは、異なる特性であってもよい。
【００３８】
閾値電圧Ｖｔｈが低いほどドレイン電流Ｉｄが増加し、ドレイン電流Ｉｄの増加によってトランジスタ５０１の寄生容量が増加する。
例えば、閾値電圧Ｖｔｈが中心の場合に入力反射係数Ｓ１１及び出力反射係数Ｓ２２のノッチ、すなわち、反射係数が最も小さくなる位置が所望の周波数（ノッチ周波数）ｆｃとなるように設計をしたとしても、プロセスばらつきとしてのトランジスタ５０１の寄生容量によって、図４に示すように閾値電圧Ｖｔｈが低くなると、入力反射係数Ｓ１１及び出力反射係数Ｓ２２のノッチの位置が低周波数側にシフトする。
【００３９】
図５は、アンダーフィル１０６の有無をパラメータとした電力増幅器用高周波ＩＣチップ１００の入力反射係数Ｓ１１及び出力反射係数Ｓ２２と周波数特性との関係を示すグラフである。図２の電力増幅器が搭載された電力増幅器ＩＣチップ、すなわち電力増幅器用高周波ＩＣチップを実装基板１０５にフリップチップ実装し、図１７に示すように、電力増幅器ＩＣチップと実装基板１０５の間に樹脂をアンダーフィル１０６（ＵＬ）として充填した場合と、充填しない場合とを示している。
【００４０】
アンダーフィルとして使用される樹脂は、一般的には誘電体であるため、寄生容量が増加する。実線はアンダーフィル（ＵＦ）がない場合、波線はフリップチップ実装しアンダーフィル（ＵＦ）がある場合の反射係数Ｓ１１、Ｓ２２を示す。
【００４１】
図５では、電力増幅用のトランジスタ５０１の閾値電圧Ｖｔｈが中心であり、アンダーフィル（ＵＦ）がない状態において、反射係数Ｓ１１、Ｓ２２のノッチの位置が周波数ｆｃであったとしても、アンダーフィルを充填すると、アンダーフィルの影響としての寄生容量によって、反射係数Ｓ１１、Ｓ２２のノッチの位置が低周波数側にシフトする。
【００４２】
なお、図５では、アンダーフィルの比誘電率が３．３であり、図８に示す実装基板−電力増幅器ＩＣチップ間の距離が２０μｍ以上である。
【００４３】
本発明は、以上の点に着目してなされたもので、本実施の形態１では、高周波回路を備えた無線装置において、フリップチップ実装におけるアンダーフィルによる影響及びプロセスばらつきによる周波数特性劣化の課題を解決するものである。
【００４４】
この課題を解決するために、対象の電力増幅器ＩＣチップにおいてプロセスばらつき検出部１１０を構成するトランジスタを用いてプロセスばらつきを検出する構成を持つ。そして、検出結果を補償する材質又は充填量の条件を満たすアンダーフィルを充填することで、所望の周波数特性を得る。
【００４５】
ここで、本発明の実施の形態１の無線装置の説明に戻る。図１は、本発明の実施の形態１における無線装置の構成を示す図である。無線装置は、マイクロ波又はミリ波回路に対応した電力増幅器用高周波ＩＣチップ１００、バンプ１０２、入力端子１０３、出力端子１０４、実装基板１０５、アンダーフィル１０６、プロセスばらつき検出部１１０を有する。電力増幅器用高周波ＩＣチップ１００はバンプ１０２を介して実装基板１０５上の入出力端子１０３、１０４に接続され、電力増幅器用高周波ＩＣチップ１００と実装基板１０５との間に樹脂がアンダーフィル１０６として充填される。更に電力増幅器用高周波ＩＣチップ１００は、電力増幅器用高周波ＩＣチップ１００のプロセスばらつきを検出するプロセスばらつき検出部１１０を有する。
【００４６】
図３にプロセスばらつき検出部１１０の一例であるＭＯＳトランジスタの等価回路図を示す。図６に図３に示したＭＯＳトランジスタのゲート電圧−ドレイン電流特性を示す。図３のプロセスばらつき検出部はＭＯＳトランジスタを用いて構成される。一般的にトランジスタは図６に示すようなゲート電圧−ドレイン電流特性を示し、図３のゲート電圧Ｖｇ’が閾値電圧Ｖｔｈ’を超えるとドレイン電流Ｉｄ’が流れる。図６に示すようなゲート電圧−ドレイン電流特性を測定することによって、プロセスばらつき検出部１１０を構成するＭＯＳトランジスタの閾値電圧Ｖｔｈ’を得ることが可能となる。
【００４７】
一方、図５に示すようにフリップ実装においてアンダーフィルとして樹脂を充填すると、反射係数のノッチの位置に対応する周波数(以後、ノッチ周波数と記載する)すなわち反射係数が最小となる周波数が低下する。ノッチ周波数の変動量は図７に示すように樹脂の比誘電率Ｅｒによっても変化する。
【００４８】
図７は樹脂の比誘電率Ｅｒに対する反射係数Ｓ１１、Ｓ２２のノッチ周波数すなわち反射係数が最小となる周波数の変動量を示しており、比誘電率Ｅｒが大きくなると、寄生容量が大きくなり、ノッチ周波数は低下する。アンダーフィルとして充填する樹脂の材料、又は、配合を変えることによって比誘電率が変わり、ノッチ周波数の変動量を調整できる。
【００４９】
図８に、図１の実装基板１０５と電力増幅器用高周波ＩＣチップ１００との間の距離に対するノッチ周波数の変動量を示す。実装基板１０５と電力増幅器用高周波ＩＣチップ１００との間の距離が近いと、寄生容量が大きくなりノッチ周波数は変動量が大きい。
【００５０】
実装基板１０５と電力増幅器用高周波ＩＣチップ１００との間の距離が遠くなると、距離に対する寄生容量の値は一定になりノッチ周波数の変動量は一定になる。ノッチ周波数の変動量が実装基板１０５−電力増幅器用高周波ＩＣチップ１００間の距離に比例する実装基板１０５−電力増幅器用高周波ＩＣチップ１００間の距離を距離Ａとすると、距離Ａを変化させることによってノッチ周波数の変動量を制御できる。例えば、アンダーフィルの充填量を調整することで、ノッチ周波数の変動量を制御できる。
【００５１】
また、電力増幅器用高周波ＩＣチップ１００を実装基板１０５にフリップチップ実装する場合、電力増幅器用高周波ＩＣチップ１００の上方から圧力を加えて加工するが、上方からの圧力を変えることによって距離Ａを変化できる。
【００５２】
図９に、プロセスばらつき及びアンダーフィルの影響による変動に対する入力反射係数Ｓ１１及び出力反射係数Ｓ２２とノッチ周波数の変動との関係を示す。
【００５３】
ここで、プロセスばらつきによる変化とは、トランジスタの閾値電圧Ｖｔｈによる変化である。また、アンダーフィルの影響による変化とは、アンダーフィルの比誘電率Ｅｒによる変化と、実装基板１０５−電力増幅器用高周波ＩＣチップ１００間の距離に比例する実装基板１０５−電力増幅器用高周波ＩＣチップ１００間の距離Ａによる変化と、のいずれかである。
【００５４】
図９のノッチ周波数ｆｃは、図４および図５と同様にＭＯＳトランジスタの閾値電圧Ｖｔｈが中心であり、アンダーフィル（ＵＦ）がない場合の入力反射係数Ｓ１１及び出力反射係数Ｓ２２のノッチの位置である。プロセスばらつきによって、ノッチ周波数は範囲Ｘにおいて変化し、上限・下限をそれぞれｆｘｈ、ｆｘｌとする。また、アンダーフィルの影響によって、ノッチ周波数は範囲Ｙにおいて変化し、上限・下限をそれぞれｆｙｈ、ｆｙｌとする。
【００５５】
ここで、アンダーフィルがない場合のノッチ周波数ｆｃとアンダーフィルの影響によるノッチ周波数の上限ｆｙｈは等しい。プロセスばらつきとアンダーフィルの影響による変動量は、ｆｙｌからｆｘｈの範囲となり、所望の周波数ｆｔがこの範囲に入れば良い。プロセスばらつきによる周波数の変動量をｄｆｘ、アンダーフィルの影響による周波数の変動量をｄｆｙとすると、両方の影響を受けた後の周波数ｆｚはｆｚ＝ｆｃ+ｄｆｘ+ｄｆｙとなり、周波数ｆｚを所望の周波数ｆｔとすれば良い。
【００５６】
以下、電力増幅器用高周波ＩＣチップ１００を搭載した無線装置の製造方法について説明する。まず、プロセスばらつきに基づく特性変動を補償するためのアンダーフィルの選択を含む実装工程を示すフローチャートを、図１０に示す。
【００５７】
電力増幅器用高周波ＩＣチップ１００を製造し（ステップＳ１００１）、電力増幅器用高周波ＩＣチップ１００のプロセスばらつきをモニタする（ステップＳ１００２）。ここで、例えばプロセスばらつきは、トランジスタの閾値電圧Ｖｔｈを用いる。
【００５８】
次に、モニタしたプロセスばらつきを用いて、回路特性の変動量を算出する（ステップＳ１００３）。ここで、例えば回路特性は電力増幅器の入力反射係数Ｓ１１及び出力反射係数Ｓ２２とする。
【００５９】
次に、算出した回路特性の変動分から所望の回路特性になるアンダーフィルの影響での変動量を決定する（ステップＳ１００４）。最後に決定したアンダーフィルの影響での変動量に基づいてフリップチップ実装する（ステップＳ１００５）。ここで、例えば、所望の回路特性を得るために必要なアンダーフィルの選択については、ステップＳ１００５において決定されたアンダーフィルの影響での変動量に基づいて、樹脂の比誘電率の変更、又は、実装基板−電力増幅器用高周波ＩＣチップ１００間の距離の制御によって実行される。
【００６０】
例えば、ステップＳ１００２によって得られたプロセスばらつきに起因するトランジスタの閾値電圧をＶｔｈｓとする。トランジスタの閾値電圧Ｖｔｈが中心であるノッチ周波数ｆｃに対して、プロセスばらつきによるノッチ周波数の変動量（ｄｆｘ）を図４の入力反射係数Ｓ１１及び出力反射係数Ｓ２２を用いて算出する。
【００６１】
次に、ノッチ周波数の変動量ｄｆｘを用いて、ノッチ周波数が所望の周波数ｆｔとなるように、図７の結果に基づいてアンダーフィルの比誘電率Ｅｒの材料を選択する。
【００６２】
プロセスばらつきによるノッチ周波数の変動量ｄｆｘを打ち消すように、アンダーフィルによるノッチ周波数の変動量（ｄｆｙ）を決定し、決定した変動量ｄｆｙに対応する非誘電率Ｅｒの材料を選定する。あるいは、決定した変動量ｄｆｙに対応する実装基板１０５−電力増幅器用高周波ＩＣチップ１００間の距離を決定する。
【００６３】
以上より、図１０に示すフローチャートを用いて実装条件を決定することによって、プロセスばらつきによる特性の変動とアンダーフィルによる影響の変動が発生しても、回路特性を所望の特性に調整できる。
【００６４】
つまり、プロセスばらつき検出部１１０において高周波ＩＣチップのプロセスばらつきによる回路特性の変動量をモニタし、モニタした回路特性の変動量を用いて、アンダーフィルのパラメータを算出し、算出したパラメータのアンダーフィルを充填する。この構成によって、プロセスばらつき及びアンダーフィルの影響があっても、所望の回路特性が得られる。
【００６５】
なお、本実施の形態では、プロセスばらつき検出部１１０としてトランジスタの閾値電圧Ｖｔｈをモニタするとしたが、特にこれに限定されない。例えば、抵抗の抵抗値でも良いし、インダクタのインダクタンス値でも良いし、容量のキャパシタンス値でも良い。なお、抵抗は、例えば、ポリシリコン抵抗を用いることが出来る。
【００６６】
また、実施の形態１では、プロセスばらつき検出部１１０は、主回路１０１を構成するＭＯＳトランジスタ５０１とは別途独立して、ＭＯＳトランジスタを用いて分離形成した。
なお、変形例として、主回路１０１を構成するＭＯＳトランジスタ５０１をばらつき検出回路（プロセスばらつき検出部）と兼用して用いることも可能である。
【００６７】
他部については、実施の形態１の無線装置と同様に形成すればよい。これにより、チップの大型化を招くことなく、信頼性の高いプロセスばらつき検出およびプロセスばらつき補償が可能となる。
【００６８】
また、プロセスばらつき以外にも、例えば、周辺回路との関係において容量調整をする目的であっても、アンダーフィルのパラメータを調整できる。
【００６９】
（実施の形態２）
次に、ばらつき検出回路の回路構成を変更した実施の形態について説明する。
【００７０】
本実施の形態では、ばらつき検出回路を構成するプロセスばらつき検出部１１０として、ＭＯＳＦＥＴに代えて図１１に示すリングオシレーターを用いる。他の構成については実施の形態１と同様であるので、ここでの説明は省略する。
【００７１】
本実施の形態においても、プロセスばらつき検出部１１０のゲート電圧−ドレイン電流特性を測定することにより、閾値電圧Ｖｔｈの変動量を検出する。そして、検出した閾値電圧Ｖｔｈの変動量に応じて、実装に用いられるアンダーフィルのパラメータを決定する。つまりプロセスばらつき検出部１１０によって、ＭＯＳトランジスタの閾値電圧Ｖｔｈをモニタすることにより、図４に示した電圧増幅器の入力反射係数Ｓ１１、出力反射係数Ｓ２２のノッチの位置（ノッチ周波数）を推測できる。
【００７２】
図１１に示すように、リングオシレーターは、奇数個のインバータ１２１〜１２５が直列接続されてなり、出力側のインバータ１２５から出力される出力信号が入力側のインバータ１２１の入力へフィードバックされる。リングオシレーターのインバータ１２１に電源電圧を供給すると、インバータの動作遅延時間に依存する周波数において発振し、出力端子１２６から出力される。
【００７３】
図１１のリングオシレーターにおいて、インバータの動作遅延時間はプロセスばらつきによって変化する。例えば、トランジスタの閾値電圧Ｖｔｈがプロセスばらつきによって低くなると、インバータの動作遅延時間が短くなり、リングオシレーターの発振周波数が高くなる。反対にトランジスタの閾値電圧Ｖｔｈがプロセスばらつきによって高くなると、インバータの動作遅延時間が長くなり、リングオシレーターの発振周波数が低くなる。
【００７４】
リングオシレーターの発振周波数をモニタすることによって、トランジスタの閾値電圧Ｖｔｈを得ることが可能となる。プロセスばらつき検出部１１０によって、トランジスタの閾値電圧Ｖｔｈをモニタすることによって、例えば図２に示した電圧増幅器の入力反射係数Ｓ１１、出力反射係数Ｓ２２のノッチの位置（ノッチ周波数）を推測できる。
【００７５】
従って本実施の形態においても、実施の形態１と同様、図１０に示したフローチャートを用いてパラメータを算出し、プロセスばらつきを補償するための実装条件を決定する。
【００７６】
（実施の形態３）
次に本発明の実施の形態３について説明する。図１２（ａ）は、本発明の実施の形態３における無線装置を構成する電力増幅器ＩＣチップを下方から見た図である。図１２（ａ）は、電力増幅器用高周波ＩＣチップ１００の下面にバンプ１０２が非対称に配置されている。
【００７７】
電力増幅器用高周波ＩＣチップ１００を実装基板１０５にフリップチップ実装する場合、チップの上方から圧力を加えて加工するが、図１２（ａ）に示すように、非対称なバンプの配置では、バンプ数が少ない領域にバンプ一つ当たりに加わる圧力が大きくなる。このため、図１２（ｂ）に示す断面図のように、実装基板−電力増幅器ＩＣチップ間の距離が短くなる。
【００７８】
したがって、電力増幅器用高周波ＩＣチップ１００全体に対して、同じ圧力を加えて加工した場合、アンダーフィルの厚さもバンプ数が少ない領域では薄くなる。バンプ配置が非対称となる構造によって、電力増幅器用高周波ＩＣチップ１００がフリップ実装される領域内１２０において 、アンダーフィルの影響による電気的特性を変化させることが可能となる。
【００７９】
例えば、電力増幅器を図１２（ａ）及び(ｂ)に示す電力増幅器用高周波ＩＣチップ１００の左側と右側に配置した場合、左側はアンダーフィルの厚さが薄くなり寄生容量が増加し、右側はアンダーフィルの厚さが厚くなり寄生容量が低下する。このため、左側の電力増幅器の入力反射係数Ｓ１１、出力反射係数Ｓ２２が最低となるノッチ周波数は図８より大きく低下する。従って、右側の電力増幅器の入力反射係数Ｓ１１、出力反射係数Ｓ２２のノッチ周波数は左側の電力増幅器より変動量は小さくなる。
【００８０】
従って本実施の形態においても、前記実施の形態１と同様、図１０に示したようなフローチャートを用いてパラメータを算出し、実装条件を決定し、バンプ配置を調整する。
【００８１】
次に、本発明の実施の形態３の変形例について説明する。
通常、電力増幅器ＩＣチップのバンプ数を最小とする構成であるが、実装基板−電力増幅器ＩＣチップ間の距離を調整するため、あるいは、電力増幅器用高周波ＩＣチップ内がフリップチップ実装される領域内１２０において距離を非対称にするために、前記実施の形態３の無線装置用の電力増幅器用高周波ＩＣチップ１００の構成に加え、図１３に示すように予備のバンプ１１５を配置すれば良い。
【００８２】
予備のバンプ１１５は、例えば回路のグランド端子として使用すれば良く、回路特性の劣化を抑制できる。
【００８３】
なお、本実施の形態では、図１２（ａ）に示すように、バンプが外周に配置されているが、特に限定されない。例えば、図１４のようにバンプが電力増幅器ＩＣチップの実装基板への搭載面に一様に配置されている構造においても、電力増幅器用高周波ＩＣチップ１００がフリップチップ実装される領域内１２０において、実装基板との距離を非対称にするために、バンプ１０２の配置を非対称にすることで、同様の効果が得られる。
【００８４】
本実施の形態では、バンプの非対称配置によって、電力増幅器用高周波ＩＣチップ１００がフリップ実装される領域内１２０において実装基板と距離を非対称にしたが、バンプを非対称に配置することなく、電力増幅器用高周波ＩＣチップ１００がフリップ実装される領域内１２０において、アンダーフィルの厚さを調整してもよい。
【００８５】
例えば、バンプを介して電力増幅器用高周波ＩＣチップ１００を実装基板上に実装するリフロー工程における加圧力を調整してもよい。電力増幅器用高周波ＩＣチップ１００を実装する工程において、電力増幅器用高周波ＩＣチップ１００と実装基板の間のアンダーフィルの厚さが、電力増幅器用高周波ＩＣチップ１００がフリップ実装される領域内１２０において異なればよい。
【００８６】
従って本実施の形態においても、実施の形態１と同様、図１０に示したようなフローチャートを用いてパラメータを算出し、実装条件を決定できる。
【００８７】
（実施の形態４）
次に本発明の実施の形態４について説明する。本発明の実施の形態１および２では、プロセスばらつき検出部１１０の一例として、トランジスタの閾値電圧Ｖｔｈを検出するためにトランジスタ又はリングオシレーターを使用したが、本発明の実施の形態４では、ＰＣＭ（ＰｒｏｃｅｓｓＣｏｎｔｒｏｌ Ｍｏｎｉｔｏｒ）データをばらつき検出部の検出値として使用する。なお、ＰＣＭデータは、電力増幅器ＩＣチップの製造における、チップの品質管理に用いるデータ（出来栄えを示すデータ）である。
【００８８】
従来、半導体プロセスを用いてチップを製造する場合、チップの品質をモニタするために、同一のウェハ上に各種デバイスを搭載して、モニタしている。例えば、トランジスタの閾値電圧Ｖｔｈ、ドレイン電流Ｉｄ、アルミニウム又は銅の配線の抵抗値、ポリシリコンの抵抗値である。なお、閾値電圧Ｖｔｈは、例えば、下限をＦＦ、上限をＳＳ、中心をＴＴとして表現され、ＰＣＭデータとして管理されている。
【００８９】
図１５にチップの構成を示す。増幅器用高周波ＩＣチップ１００上に主回路１０１と、モニタ部Ｍとが形成されており、モニタ部Ｍに例えばポリシリコン抵抗３１が形成されている。ポリシリコン抵抗３１は、両端の電圧および電流が測定可能であり、抵抗値が算出できる。
【００９０】
ＰＣＭデータのうち、ポリシリコン抵抗３１の抵抗値を使用し、抵抗値が大きい場合は、パターン幅が小さくなるプロセスばらつきが生じていると判断できる。
【００９１】
つまり、ＰＣＭデータを用いることで、プロセスばらつきをモニタでき、実施の形態１と同様にモニタした数値を用いて、アンダーフィルのパラメータが算出できる。このため、実装に用いるアンダーフィルのパラメータを調整することで、プロセスばらつきを補償できる。
【００９２】
これにより、プロセスばらつき及びアンダーフィルの影響があっても所望の回路特性を得ることが可能となる。
【００９３】
また、実施の形態４では、電力増幅器用高周波ＩＣチップ１００毎にモニタ部Ｍを形成したが、ウェハ毎Ｗにモニタ部Ｍを形成してもよい。
この方法は、ウェハ毎に少なくとも一つのプロセスばらつき検出部を有するとともに、主回路を構成する素子部を備えた複数の高周波ＩＣチップ形成部を有するウェハを製造する工程と、前記プロセスばらつき検出部を用いてプロセスばらつきを検出する工程と、前記ウェハを複数の高周波ＩＣチップに分割する工程と、前記検出する工程において検出されたデータに基づいてアンダーフィルのパラメータを調整する工程と、前記調整する工程において得られた前記パラメータを有するアンダーフィルを充填して、実装基板上に前記高周波ＩＣチップを実装する工程と、を含む。
すなわち、図１６に示すように、ウェハＷ上の所定位置に、例えば、電力増幅器用高周波ＩＣチップ１００を配列した素子部５００と、モニタ部Ｍとが形成されており、モニタ部Ｍに例えばポリシリコン抵抗が形成されている。なお、ポリシリコン抵抗は、両端の電圧および電流が測定可能であるため、抵抗値が算出できる。
【００９４】
以上より、実施形態１と同様に、ＰＣＭデータを用いてモニタしたプロセスばらつきの値を用いて、アンダーフィルのパラメータを算出し、算出したパラメータのアンダーフィルを充填することで、プロセスばらつき及びアンダーフィルの影響があっても所望の回路特性を得ることが可能となる。
【００９５】
また、実施の形態４の無線装置とは異なり、電力増幅器用高周波ＩＣチップ１００にはモニタ部及びばらつき検出部を形成していないため、チップ面積の増大を抑制できる。
【００９６】
以上のように、マイクロ波・ミリ波帯の高周波回路に対応した電力増幅器用高周波ＩＣチップを実装基板にフリップチップ実装した無線装置において、プロセスばらつき検出部において、電力増幅器用高周波ＩＣチップの製造におけるプロセスばらつきによる回路特性の変動量をモニタし、モニタした回路特性の変動量を用いて、アンダーフィルのパラメータを算出し、算出したパラメータに対応する材料または比誘電率のアンダーフィルを充填することによって、プロセスばらつき及びアンダーフィルの影響による周波数特性変動を抑制し、所望の回路特性が得られる無線装置を提供できる。
【００９７】
特に、ミリ波帯を用いて無線通信する無線装置では、信号の周波数が高くアンダーフィルの影響が大きいため、より大きな効果が得られる。
【００９８】
つまり、本発明においては、プロセスばらつき検出部を高周波ＩＣチップ内に持つことは必須ではない。つまり、主回路を構成する素子部を備えた高周波ＩＣチップを製造する工程と、プロセスばらつき検出部を用いて前記高周波ＩＣチップのプロセスばらつきを検出する工程と、前記検出する工程において検出されたデータに基づいてアンダーフィルのパラメータを調整する工程と、前記調整する工程において得られた前記パラメータを有するアンダーフィルを充填して、実装基板上に前記高周波ＩＣチップを実装する工程と、を含む無線装置の製造方法を用いても良い。
【産業上の利用可能性】
【００９９】
以上説明してきたように、本発明によれば、高周波、特にマイクロ波帯・ミリ波帯を用いて無線通信する無線装置において、高周波特性に優れた半導体装置を提供できる。
【符号の説明】
【０１００】
１００ 高周波ＩＣチップ（電力増幅器用高周波ＩＣチップ）
１０１ 主回路
１１０ プロセスばらつき検出部
１０２ バンプ
１０３ 入力端子
１０４ 出力端子
１０５ 実装基板
１０６ アンダーフィル
５００ 素子部
５０１ 電力増幅用のトランジスタ
５０２ 入力端子
５０３ 出力端子
５０４、５０５ 直流阻止用容量
５０６、５０７ 入力整合用の伝送線路
５０８、５０９ 主回路を構成する素子部
５１０ ゲート電圧端子
５１１ ドレイン電圧端子
【特許請求の範囲】
【請求項１】
実装基板と、
前記実装基板上にフリップチップ実装された高周波ＩＣチップと、を備え、
前記高周波ＩＣチップと前記実装基板との間にアンダーフィルが充填された無線装置であって、
前記高周波ＩＣチップは、主回路を構成する素子部と、前記高周波ＩＣチップのプロセスばらつきを検出するプロセスばらつき検出部と、
を具備し、
前記充填されたアンダーフィルは、前記検出したプロセスばらつきに基づいて調整されたパラメータを有する
無線装置。
【請求項２】
請求項１に記載の無線装置であって、前記プロセスばらつき検出部は前記素子部の一部として機能する無線装置。
【請求項３】
請求項１に記載の無線装置であって、前記プロセスばらつき検出部は、前記高周波ＩＣチップ上において、前記素子部とは分離された無線装置。
【請求項４】
請求項１乃至３のいずれか１項に記載の無線装置であって、
前記プロセスばらつき検出部はトランジスタを用いて構成された無線装置。
【請求項５】
請求項１乃至３のいずれか１項に記載の無線装置であって、
前記プロセスばらつき検出部は、リングオシレーターを用いて構成された無線装置。
【請求項６】
請求項１に記載の無線装置であって、
前記アンダーフィルのパラメータは、アンダーフィルとして充填する材料の比誘電率である無線装置。
【請求項７】
請求項１に記載の無線装置であって、
前記アンダーフィルのパラメータは前記高周波ＩＣチップと前記実装基板間の距離である無線装置。
【請求項８】
請求項１に記載の無線装置であって、
前記高周波ＩＣチップはバンプを介して前記実装基板と接続し、
前記バンプは、前記高周波ＩＣチップ上において、非対称に配置されている無線装置。
【請求項９】
請求項１に記載の無線装置であって、
前記高周波ＩＣチップと前記実装基板との間のアンダーフィルは、前記高周波ＩＣチップをフリップチップ実装した領域内において厚さが異なる無線装置。
【請求項１０】
請求項１に記載の無線装置であって、
前記プロセスばらつき検出部はＰＣＭ（Ｐｒｏｃｅｓｓ Ｃｏｎｔｒｏｌ Ｍｏｎｉｔｏｒ）データを用いる無線装置。
【請求項１１】
主回路を構成する素子部と、プロセスばらつき検出部とを備えた高周波ＩＣチップを製造する工程と、
前記高周波ＩＣチップの前記プロセスばらつき検出部を用いてプロセスばらつきを検出する工程と、
前記検出する工程において検出されたデータに基づいてアンダーフィルのパラメータを調整する工程と、
前記調整する工程において得られた前記パラメータを有するアンダーフィルを充填して、実装基板上に前記高周波ＩＣチップを実装する工程と、を含む無線装置の製造方法。
【請求項１】
実装基板と、
前記実装基板上にフリップチップ実装された高周波ＩＣチップと、を備え、
前記高周波ＩＣチップと前記実装基板との間にアンダーフィルが充填された無線装置であって、
前記高周波ＩＣチップは、主回路を構成する素子部と、前記高周波ＩＣチップのプロセスばらつきを検出するプロセスばらつき検出部と、
を具備し、
前記充填されたアンダーフィルは、前記検出したプロセスばらつきに基づいて調整されたパラメータを有する
無線装置。
【請求項２】
請求項１に記載の無線装置であって、前記プロセスばらつき検出部は前記素子部の一部として機能する無線装置。
【請求項３】
請求項１に記載の無線装置であって、前記プロセスばらつき検出部は、前記高周波ＩＣチップ上において、前記素子部とは分離された無線装置。
【請求項４】
請求項１乃至３のいずれか１項に記載の無線装置であって、
前記プロセスばらつき検出部はトランジスタを用いて構成された無線装置。
【請求項５】
請求項１乃至３のいずれか１項に記載の無線装置であって、
前記プロセスばらつき検出部は、リングオシレーターを用いて構成された無線装置。
【請求項６】
請求項１に記載の無線装置であって、
前記アンダーフィルのパラメータは、アンダーフィルとして充填する材料の比誘電率である無線装置。
【請求項７】
請求項１に記載の無線装置であって、
前記アンダーフィルのパラメータは前記高周波ＩＣチップと前記実装基板間の距離である無線装置。
【請求項８】
請求項１に記載の無線装置であって、
前記高周波ＩＣチップはバンプを介して前記実装基板と接続し、
前記バンプは、前記高周波ＩＣチップ上において、非対称に配置されている無線装置。
【請求項９】
請求項１に記載の無線装置であって、
前記高周波ＩＣチップと前記実装基板との間のアンダーフィルは、前記高周波ＩＣチップをフリップチップ実装した領域内において厚さが異なる無線装置。
【請求項１０】
請求項１に記載の無線装置であって、
前記プロセスばらつき検出部はＰＣＭ（Ｐｒｏｃｅｓｓ Ｃｏｎｔｒｏｌ Ｍｏｎｉｔｏｒ）データを用いる無線装置。
【請求項１１】
主回路を構成する素子部と、プロセスばらつき検出部とを備えた高周波ＩＣチップを製造する工程と、
前記高周波ＩＣチップの前記プロセスばらつき検出部を用いてプロセスばらつきを検出する工程と、
前記検出する工程において検出されたデータに基づいてアンダーフィルのパラメータを調整する工程と、
前記調整する工程において得られた前記パラメータを有するアンダーフィルを充填して、実装基板上に前記高周波ＩＣチップを実装する工程と、を含む無線装置の製造方法。
【図１】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【図８】
【図９】
【図１０】
【図１１】
【図１２】
【図１３】
【図１４】
【図１５】
【図１６】
【図１７】
【図１８】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【図８】
【図９】
【図１０】
【図１１】
【図１２】
【図１３】
【図１４】
【図１５】
【図１６】
【図１７】
【図１８】
【公開番号】特開２０１３−１０２３５６（Ｐ２０１３−１０２３５６Ａ）
【公開日】平成２５年５月２３日（２０１３．５．２３）
【国際特許分類】
【出願番号】特願２０１１−２４４９７０（Ｐ２０１１−２４４９７０）
【出願日】平成２３年１１月８日（２０１１．１１．８）
【国等の委託研究の成果に係る記載事項】（出願人による申告）「平成２３年度、総務省、超高速近距離無線伝送技術等の研究開発の委託事業、産業技術力強化法第１９条の適用を受ける特許出願」
【出願人】（０００００５８２１）パナソニック株式会社 (73,050)
【Ｆターム（参考）】
【公開日】平成２５年５月２３日（２０１３．５．２３）
【国際特許分類】
【出願日】平成２３年１１月８日（２０１１．１１．８）
【国等の委託研究の成果に係る記載事項】（出願人による申告）「平成２３年度、総務省、超高速近距離無線伝送技術等の研究開発の委託事業、産業技術力強化法第１９条の適用を受ける特許出願」
【出願人】（０００００５８２１）パナソニック株式会社 (73,050)
【Ｆターム（参考）】
[ Back to top ]