無線通信システムにおける正確な時間同期用の方法および装置
時間同期用の方法と装置、及びそのOFDMA受信機を提供する。プリアンブルタイミングは、受信されたシンボルのシーケンスと基準プリアンブルとの間の時間ドメインにおける2-ステージ相関により取得される。前記2-ステージ相関はさらに、1-ステージ相関とそれの相応に遅延された結果との複素乗算を実行するように簡略化される。プリアンブルの境界は、2-ステージ相関の結果からのピーク値により適応的決定される。これにより、確実な性能を有する時間同期は、低いSNR、高い周波数オフセット又は大きな遅延スプレッドのフェーディングチャネルにおいて達成される。
【発明の詳細な説明】
【技術分野】
【0001】
本発明は、直交周波数分割多元接続(OFDMA)無線通信に関し、より具体的にはワイマックス(WiMAX:Worldwide Interoperability for Microwave Access)システム用の時間同期方法に関する。
【背景技術】
【0002】
直交周波数分割多重(OFDM)は、有望な技術として、無線通信システムに広く用いられ、入力されたハイレートのデータストリームを複数のローレートのサブストリームに分散することにより、周波数選択性チャネルを周波数フラットサブチャネルの集合に変換する。周波数割り当ての効率を高めるためには、利用可能となるサブキャリアを、同時伝送のために特定の複数ユーザに割り当てる相互に排他的なクラスタに分割することにより、複数のユーザが同じチャネルをアクセスすることを可能にする直交周波数分割多元接続(OFDMA)の技術が提案された。サブキャリアの直交性は複数のアクセスの干渉に対する本質的な保護を確保し、動的なサブキャリア割り当てのストラテジーの採用はリソース管理の柔軟性が高いシステムを提供する。OFDMAは、次世代のブロードバンド無線ネットワーク用の有望な候補として、無線メトロポリタンエリアネットワーク用のIEEE802.16の一部となる。
【0003】
より微細な周波数割り当てに伴い、OFDMA信号の復調はタイミングエラーとキャリア周波数オフセットには非常に敏感である。周波数オフセットの不正確な補償は、サブキャリアの間の直交性を壊し、キャリア間干渉(ICI)を発生させる。タイミングエラーにより、シンボル間干渉(ISI)が引き起こされ、エラーレートが著しく劣化する。
【0004】
OFDMAは、隣接するシンボルの間にサイクリック拡張を用いることにより、時間分散とタイミングオフセットとに対する本質的な保護を提供する。WiMAX規格、IEEE802.16eにおいて、サイクリックプリフィックス(CP)が採用された。シンボルタイミングがサイクリック拡張以内に検出されると、受信されたスペクトルは一定の振幅を保ち、位相回転のみを起こす。しかしながら、もしシンボルタイミングがサイクリック拡張以外に検出されれば、当該シンボルの振幅も位相も隣接するシンボルと干渉することにより、受信された周波数スペクトルにおいて取り戻せないエラーを起こす。
【0005】
OFDMAの下りリンクプロセスにおいて、基地局(BS)で逆高速フーリエ変換(IFFT)された後、周波数ドメインにおけるトーンから時間ドメインにおける信号に変換されることにより、OFDMAシンボルを生成する。一方、移動局(MS)又は加入者局(SS)では、シンボルは検出され、FFTユニットを経て、周波数ドメインにおけるトーンに変換される。プリアンブルは、時分割デュプレックス(TDD)フレームにおいて所定の疑似ランダムシーケンスと最高のパワーとで変調された第1のシンボルである。したがって、それは、チャネルにわたってOFDMAフレームのスタートポジションと周波数オフセットを検出するために優れている信号である。
【発明の概要】
【発明が解決しようとする課題】
【0006】
時間同期としてプリアンブル検出に基づく従来技術はいくつかの欠点がある。
プリアンブル検出の一般的な提案は、時間ドメインにおける信号の繰返し特性を利用した遅延相関のメカニズムを採用している。典型的なアルゴリズムは、WiMAXプリアンブルにおける3を法とする(modulo-3)周期特性に基づくCP自己相関又はM−相関であり、此処でMはFFTの長さの三分の一に等しい数である。しかし、これらの相関の結果は、シンボル境界のポジションに影響し且つその位置における分数周波数オフセットに対する不正確な推定を引き起こすプラトーを有する可能性がある。つまり、それによりICIエラーを引き起こす可能性がある。また、プリアンブルにおける繰返しの劣化により、M−相関はWiMAXシステムのマルチセル配置に対してあまり役に立たない。したがって、遅延相関は、低い信号対雑音比(SNR)又は時間-変動のフェーディングチャネルの下で粗時間同期のみを提供する。
【0007】
時間ドメインにおけるプリアンブルの相互相関に基づくそのほかの技術は、微細な時間同期を提供することができるが、それはキャリアの周波数オフセットにはかなり敏感で、且つ周波数オフセットの補償の後で行うことに好ましい。また、その方法は、3を法とする(modulo-3)特性によりWiMAXプリアンブルにおいてマルチピークを生成することにより、ピーク検出を困難にする。
【0008】
シンボルタイミングを実現するためには、上記技術以外に、BPSK変調されたプリアンブルの共役対称特性を用いてもよい。当該方法は、最高のピークがプリアンブルの境界に位置する複数のシャープピークを生成するが、それを実施するには、システムに重い負荷を加える多くの複素乗算器と遅延タップとが必要である。
【0009】
本発明は、正確な時間同期用の装置、方法、およびその受信機を提供する。その方法、装置、および受信機は、WiMAX通信システム又はロング・ターム・エボリューション(LTE:Long Term Evolution)プログラムに有用である。時間ドメイン相関の特徴とシンボルシーケンスの周期特性に基づいて、シンボルシーケンスと基準プリアンブルに基づく簡略化された2-ステージ相関を実行することにより確実及び正確なプリアンブル同期が得られる。適応ピーク検出器により検出された明らかな目標ピークに基づいて、プリアンブルの境界が決定される。これにより、本発明によって、OFDMAフレームのスタートポジションを容易に検出できるとともに、システムの複雑さを低減し、且つ低いSNR、高い周波数オフセット又は大きな遅延スプレッドのフェーディングチャネルにおいて確実な性能を提供する。
【課題を解決するための手段】
【0010】
本発明の一つの実施形態において、時間同期用の方法を提供する。上記方法は、シンボルのシーケンスを受信するステップと、前記シンボルのシーケンス、及び基準プリアンブルに基づいて、時間ドメインにおける2-ステージ相関を実行するステップと、前記2-ステージ相関の結果からプリアンブルシンボルを検出するステップとを備える。
【0011】
本発明のそのほかの実施形態において、時間同期用の装置を提供する。上記装置は、受信されたシンボルのシーケンス、および基準プリアンブルに基づいて、時間ドメインにおける2-ステージ相関を実行するように構成された2-ステージ相関器と、前記2-ステージ相関器と結合し、前記2-ステージ相関の結果からプリアンブルシンボルを検出するように構成された検出器とを備える。
【0012】
本発明のさらにそのほかの実施形態において、OFDMA受信機を提供する。上記受信機は、時間同期用の装置と、前記時間同期用の装置と結合し、受信されたシンボルのシーケンスのキャリア周波数オフセットを推定及び補償するように構成された周波数同期用の装置とを備える。上記時間同期用の装置は、受信されたシンボルのシーケンス、および基準プリアンブルに基づいて、時間ドメインにおける2-ステージ相関を実行するように構成された2-ステージ相関器と、前記2-ステージ相関器と結合し、前記2-ステージ相関の結果からプリアンブルシンボルを検出するように構成された検出器とを備える。
【0013】
図面の中で、各々の図面に記載された同一又は近似的に同一の部分は同じ符号で示す。明瞭にするために、各図面には全ての部分を記したものではない。
【図面の簡単な説明】
【0014】
【図1】OFDMA受信機のブロック図である。
【図2】本発明の一つの実施形態に係る時間同期用の装置の図である。
【図3】本発明の一つの実施形態に係る2-ステージ相関器の図である。
【図4】本発明の一つの実施形態に係る簡略化された実乗算器の図である。
【図5】本発明の一つの実施形態に係るピーク検出器の図である。
【図6】本発明の一つの実施形態に係る時間同期とピーク検出用の方法のフローチャートである。
【図7A】図2に示す第1の相関器201の出力に対する通常チャネルにおけるシミュレーションの結果をプロットした図である。
【図7B】図2に示す第2の相関器202の出力に対する通常チャネルにおけるシミュレーションの結果をプロットした図である。
【図7C】図2に示す2-ステージ相関器の出力に対する通常チャネルにおけるシミュレーションの最終結果をプロットした図である。
【図8A】図2に示す第1の相関器201の出力に対する不良遅延スプレッドチャネルにおけるシミュレーションの結果をプロットした図である。
【図8B】図2に示す第2の相関器202の出力に対する不良遅延スプレッドチャネルにおけるシミュレーションの結果をプロットした図である。
【図8C】図2に示す2-ステージ相関器の出力に対する不良遅延スプレッドチャネルにおけるシミュレーションの最終結果をプロットした図である。
【図9】異なるチャネルにおける時間同期の失敗率をプロットした図である。
【図10】異なる周波数オフセットによる時間同期の失敗率をプロットした図である。
【発明を実施するための形態】
【0015】
本発明の実施形態に係る目的、技術手段、利点は、添付の図面と関連して理解されるこの実施形態の次の説明によって、より明白となる。
【0016】
図1はOFDMA受信機のブロック図を示す。図1に示すように、OFDMA受信機は、典型的には、時間同期モジュール10と、周波数同期モジュール12と、シンボルウィンドイングモジュール14と、高速フーリエ変換(FFT)プロセッサ16と、パイロット抽出部18と、チャネル推定器および等化器20と、デマッパ22と、復調部24と、チャネルデコーダ26とを備える。
【0017】
時間同期モジュールは、タイミングオフセットを推定し、且つOFDMAフレームの境界を決定するように構成される。周波数同期モジュール12は、受信された信号のキャリア周波数オフセットを推定及び補償するように構成される。特に、周波数同期モジュール12では、分数キャリア周波数オフセットは時間ドメインにおいて推定され、整数キャリア周波数オフセットは周波数ドメインにおいて推定される。シンボルウィンドイングモジュール14は、OFDMAシンボルのサイクリックプリフィックスを除去することにより、FFTウィンドウタイミングを決定するように構成される。FFTプロセッサ16は、時間ドメインの信号を周波数ドメインの信号に変換するように構成される。チャネル推定器20は、パイロット抽出部18により取得された利用可能となるパイロット情報から、無線チャネルによる振幅および位相偏移を推定するように構成される。チャネル等化器20は、無線チャネルの影響を消去し、その後のシンボルがデマップ及び復調されることを可能にする。デマッパ22は、サブキャリアの置換を可能にし、且つサブキャリアのオーダーを物理サブキャリアから論理サブキャリアに変換する。復調部24は、IEEE802.16用の位相偏移変調(PSK)又は直交振幅変調(QAM)の提案に基づき、OFDMAトーンを情報ビットに再生する。最後に、情報ビットストリームは、常にランダム化、前方誤り訂正というコーディングおよびインターリーブのミラーオペレーションを含むチャネルデコーダ26によりデコードされる。
【0018】
一般的には、時間同期は、OFDMA同期プロセスにおける第1のステップであり、プリアンブルは、OFDMAフレームにおける最高のパワーを有する第1のシンボルであり、時間同期を実行するためである。
【0019】
図2は、本発明の一つの実施形態に係る正確な時間推定用の時間同期装置の図を示す。図2に示すように、時間同期装置は、2-ステージ相関器200と、2-ステージ相関器200と結合する検出器204(ピーク検出器ともいう)とを備える。2-ステージ相関器200は、第1の相関器201と、第2の相関器202と、乗算器203とを備える。
【0020】
相関器201と202は、受信されたシンボルのシーケンス210(例えば、OFDMAシンボルシーケンス)と基準プリアンブル220との相互相関を実現するための2つの1-ステージ相関器であり、上記相互相関は、数式(1)と(2)で表す。
【0021】
【数1】
【0022】
WiMAX仕様において、常に移動局のメモリに記憶された、異なる基地局とセクタ用の114個の疑似ノイズ(PN)シーケンスがある。基地局と同期する前に、移動局は、セルラーシステムにおける常用のセルサーチプロセスにより取得された既知のプリアンブルインデックスに基づき、メモリから基準プリアンブルを読み取る。
【0023】
IEEE802.16eに定義されたプリアンブルは、異なるサブキャリアの割り当てを有する三種類のキャリアセットがあり、特定の疑似ノイズコードでブーストBPSKにより変調される。プリアンブルのトーンは、三つのサブキャリア毎に対して整列するので、長さがMの時間ドメインにおける三つの疑似周期信号の特性を示し、ここでMはフロア(N/3)に等しい。
【0024】
【数2】
【0025】
また、数式(3)に用いられるプリアンブルの2つの繰返し部分の間の複素乗算器は、常にキャリア周波数オフセットによる時間ドメインにおける共通位相回転に対する抵抗を増加させることができる。
【0026】
基準プリアンブルはM周期性の特性を有するので、数式(2)におけるR2(m)は、R1(m)をN-Mタップだけ偏移したものに等しく、即ち数式(4)で示す。
【0027】
【数3】
【0028】
数式(5)によれば、2つの相関オペレーションは一つの相関オペレーションと、一つの遅延オペレーションと、一つの共役乗算とに簡略化され、ハードウエアの複雑さは近似的には半分だけ低減された。
【0029】
数式(6)における対応する基準パワーは、数式(7)で示され、且つセルを特定すると、それが算出される。
【0030】
【数4】
【0031】
図3は本発明の一つの実施形態に係る簡略化された2-ステージ相関器の図を示す。第1の相関器201は、一つの複素共役オペレータ300と、L個の複素乗算器301と、アキュムレータ302とを備える。第2の相関器202は、第1の相関器201の出力をN-Mだけ遅延する(N-M)タップを有する遅延器303で実現される。一つの実施形態において、遅延器303は先入れ先出しメモリ(FIFO)で実現される。これにより、この簡略化された構成によれば、複素乗算器の数は2*L+1からL+1に低減される。
【0032】
相関器201において、ほとんどのオペレーションは掛け算であり、複素乗算器の数はLである。公知のように、1つの複素乗算器は、4つの実乗算器と2つの加算器とから構成される。乗算器のデータ幅を最小限にすれば、乗算器のオペレーションを大きく低減することができる。本発明において、2つの最も有効なビットのみが相関オペレーションに参加し、且つLが小さすぎなければ、その相関の性能は少しだけ劣化する。第1のビットは符号ビットであり、第2のビットは、0と1を区別するために用いられている。この方法によって、数式(7)における基準パワーは4L2に等しい。さらに、図4に示すように、実乗算器の機能を、同等な組み合わせロジックと取り替えてもよい。これにより、この簡略化された実乗算器400は、プログラマブルロジックデバイス(PLD)又は特定用途向け集積回路(ASIC)において容易に実現できる。
【0033】
図5は本発明の一つの実施形態に係る適応検出器204の図である。検出器204は、第1の比較器503と、第2の比較器504と、動的閾値生成部500とを備える。
【0034】
【数5】
【0035】
図6は本発明の一つの実施形態に係るピーク検出および時間同期用の方法のフローチャートである。最初に、ステップ601において、ADCにより変換されたOFDMAシンボルの複素シーケンスが取得される。そして、ステップ602において、前回のフレームにおける最大相関値を示す前回のピーク値が読み込まれ、現在のフレーム用の動的閾値TH2 506が生成される。なお、最初には前回のピーク値が存在しない場合、TH2は所定の閾値に初期化される。
【0036】
【数6】
【0037】
一つの実施形態において、ステップ603の2-ステージ相関は、受信されたシンボルのシーケンスと基準プリアンブルとを相関させることにより、1-ステージ相関の結果を取得するステップと、1-ステージ相関の結果を遅延するステップと、1-ステージ相関の結果に対して共役オペレーションを実行するステップと、遅延された結果に共役の結果を掛けることにより2-ステージ相関の結果を取得するステップとを備える。
【0038】
図7A、図7Bおよび図7Cは、それぞれ本発明の実施形態に係る第1の相関器201、第2の相関器202と、2-ステージ相関器200の出力に対する通常チャネルにおけるシミュレーションの結果をプロットした図である。一つの実施形態において、シミュレーションは、SNRが6dB、周波数オフセットがゼロである加法性白色ガウス雑音(AWGN)チャネルにおいて実行される。図7Aと図7Bに示す1-ステージ相関の結果は複数のピークがあるが、図7Cに示す2-ステージ相関は、一つの明らかなシャープピークのみが生成され、且つピーク検出器は閾値TH1で比較を処理する。
【0039】
本発明の上記実施形態によれば、ピークの半値全幅(FWHM)はサンプリング間隔以内に短縮される。したがって、閾値比較又は最大値サーチの方法は、一つのサンプリング点において同じ精度が達成できる。
【0040】
図8A、図8Bおよび図8Cは、それぞれ本発明の実施形態に係る第1の相関器201、第2の相関器202と、2-ステージ相関器200の出力に対する不良遅延スプレッドフェーディングチャネルにおけるシミュレーションの結果をプロットした図である。一つの実施形態において、シミュレーションは、SNRが-6dB、移動時速が120キロメートルである国際電気通信連合(ITU)Vehicular-Aチャネルにおいて実行される。この場合には、1-ステージ相関の結果は、マルチパスのピークを有する複数のピークグループ801がある図8Aと図8Bに示す。メーンピーク802はノイズおよびそのほかのパスピークと比べてあまり目立っていない。しかしながら、図8Cにおいて、メーンピーク802が目立って、そのほかのパスピークが抑制され、且つピーク検出器は閾値TH2で比較を処理する。
【0041】
図9は、異なるSNRとチャネルによる時間同期の失敗率をプロットした図である。図9における曲線は、それぞれ加法性白色ガウス雑音(AWGN)チャネルと、スピードが3kmphであるITU Pedestrian Bチャネルと、スピードが120kmphであるITU Vehicular-Aチャネルにおいてシミュレートされたものである。それによると、本発明は、時間-変動フェーディングチャネルにおける低いSNRと高い移動性の状況下で、確実な時間検出を提供する。
【0042】
図10は異なる周波数オフセットによる時間同期の失敗率をプロットした図である。図10における曲線は、初期周波数オフセットが0,0.2,0.5,1.0サブキャリア周波数間隔の場合に、スピードが120kmphであるITU Vehicular-Aチャネルにおいてシミュレートされたものである。その結果によると、周波数オフセットが完全に補償されなくても、本発明は優れている性能を有し、つまり、2-ステージ相関は、時間ドメインにおける位相回転には敏感でない。
【0043】
本発明における実施形態の全て又は一部は、上記説明された機能を実行するように構成された汎用プロセッサ、デジタルシグナルプロセッサ(DSP:digital signal processor)、特定用途向け集積回路(ASIC:application specific integrated circuit)、FPGA(field programmable gate array)又はそのほかのプログラマブルロジックデバイス(PLD:programmable logic circuit)、ディスクリートゲート又はトランジスタロジック、ディスクリートハードウエア部品又はこれらの組み合わせとで実現または実行されてもよい。
【0044】
この発明は構成特徴及び/又は方法方式に特定する言語で説明されたが、添付の請求の範囲に定義された発明は説明された特定の特徴又は方式に限定されるものではない。なお、上記特定の特徴及び方式は請求された発明を実現する例示として開示されている。
【技術分野】
【0001】
本発明は、直交周波数分割多元接続(OFDMA)無線通信に関し、より具体的にはワイマックス(WiMAX:Worldwide Interoperability for Microwave Access)システム用の時間同期方法に関する。
【背景技術】
【0002】
直交周波数分割多重(OFDM)は、有望な技術として、無線通信システムに広く用いられ、入力されたハイレートのデータストリームを複数のローレートのサブストリームに分散することにより、周波数選択性チャネルを周波数フラットサブチャネルの集合に変換する。周波数割り当ての効率を高めるためには、利用可能となるサブキャリアを、同時伝送のために特定の複数ユーザに割り当てる相互に排他的なクラスタに分割することにより、複数のユーザが同じチャネルをアクセスすることを可能にする直交周波数分割多元接続(OFDMA)の技術が提案された。サブキャリアの直交性は複数のアクセスの干渉に対する本質的な保護を確保し、動的なサブキャリア割り当てのストラテジーの採用はリソース管理の柔軟性が高いシステムを提供する。OFDMAは、次世代のブロードバンド無線ネットワーク用の有望な候補として、無線メトロポリタンエリアネットワーク用のIEEE802.16の一部となる。
【0003】
より微細な周波数割り当てに伴い、OFDMA信号の復調はタイミングエラーとキャリア周波数オフセットには非常に敏感である。周波数オフセットの不正確な補償は、サブキャリアの間の直交性を壊し、キャリア間干渉(ICI)を発生させる。タイミングエラーにより、シンボル間干渉(ISI)が引き起こされ、エラーレートが著しく劣化する。
【0004】
OFDMAは、隣接するシンボルの間にサイクリック拡張を用いることにより、時間分散とタイミングオフセットとに対する本質的な保護を提供する。WiMAX規格、IEEE802.16eにおいて、サイクリックプリフィックス(CP)が採用された。シンボルタイミングがサイクリック拡張以内に検出されると、受信されたスペクトルは一定の振幅を保ち、位相回転のみを起こす。しかしながら、もしシンボルタイミングがサイクリック拡張以外に検出されれば、当該シンボルの振幅も位相も隣接するシンボルと干渉することにより、受信された周波数スペクトルにおいて取り戻せないエラーを起こす。
【0005】
OFDMAの下りリンクプロセスにおいて、基地局(BS)で逆高速フーリエ変換(IFFT)された後、周波数ドメインにおけるトーンから時間ドメインにおける信号に変換されることにより、OFDMAシンボルを生成する。一方、移動局(MS)又は加入者局(SS)では、シンボルは検出され、FFTユニットを経て、周波数ドメインにおけるトーンに変換される。プリアンブルは、時分割デュプレックス(TDD)フレームにおいて所定の疑似ランダムシーケンスと最高のパワーとで変調された第1のシンボルである。したがって、それは、チャネルにわたってOFDMAフレームのスタートポジションと周波数オフセットを検出するために優れている信号である。
【発明の概要】
【発明が解決しようとする課題】
【0006】
時間同期としてプリアンブル検出に基づく従来技術はいくつかの欠点がある。
プリアンブル検出の一般的な提案は、時間ドメインにおける信号の繰返し特性を利用した遅延相関のメカニズムを採用している。典型的なアルゴリズムは、WiMAXプリアンブルにおける3を法とする(modulo-3)周期特性に基づくCP自己相関又はM−相関であり、此処でMはFFTの長さの三分の一に等しい数である。しかし、これらの相関の結果は、シンボル境界のポジションに影響し且つその位置における分数周波数オフセットに対する不正確な推定を引き起こすプラトーを有する可能性がある。つまり、それによりICIエラーを引き起こす可能性がある。また、プリアンブルにおける繰返しの劣化により、M−相関はWiMAXシステムのマルチセル配置に対してあまり役に立たない。したがって、遅延相関は、低い信号対雑音比(SNR)又は時間-変動のフェーディングチャネルの下で粗時間同期のみを提供する。
【0007】
時間ドメインにおけるプリアンブルの相互相関に基づくそのほかの技術は、微細な時間同期を提供することができるが、それはキャリアの周波数オフセットにはかなり敏感で、且つ周波数オフセットの補償の後で行うことに好ましい。また、その方法は、3を法とする(modulo-3)特性によりWiMAXプリアンブルにおいてマルチピークを生成することにより、ピーク検出を困難にする。
【0008】
シンボルタイミングを実現するためには、上記技術以外に、BPSK変調されたプリアンブルの共役対称特性を用いてもよい。当該方法は、最高のピークがプリアンブルの境界に位置する複数のシャープピークを生成するが、それを実施するには、システムに重い負荷を加える多くの複素乗算器と遅延タップとが必要である。
【0009】
本発明は、正確な時間同期用の装置、方法、およびその受信機を提供する。その方法、装置、および受信機は、WiMAX通信システム又はロング・ターム・エボリューション(LTE:Long Term Evolution)プログラムに有用である。時間ドメイン相関の特徴とシンボルシーケンスの周期特性に基づいて、シンボルシーケンスと基準プリアンブルに基づく簡略化された2-ステージ相関を実行することにより確実及び正確なプリアンブル同期が得られる。適応ピーク検出器により検出された明らかな目標ピークに基づいて、プリアンブルの境界が決定される。これにより、本発明によって、OFDMAフレームのスタートポジションを容易に検出できるとともに、システムの複雑さを低減し、且つ低いSNR、高い周波数オフセット又は大きな遅延スプレッドのフェーディングチャネルにおいて確実な性能を提供する。
【課題を解決するための手段】
【0010】
本発明の一つの実施形態において、時間同期用の方法を提供する。上記方法は、シンボルのシーケンスを受信するステップと、前記シンボルのシーケンス、及び基準プリアンブルに基づいて、時間ドメインにおける2-ステージ相関を実行するステップと、前記2-ステージ相関の結果からプリアンブルシンボルを検出するステップとを備える。
【0011】
本発明のそのほかの実施形態において、時間同期用の装置を提供する。上記装置は、受信されたシンボルのシーケンス、および基準プリアンブルに基づいて、時間ドメインにおける2-ステージ相関を実行するように構成された2-ステージ相関器と、前記2-ステージ相関器と結合し、前記2-ステージ相関の結果からプリアンブルシンボルを検出するように構成された検出器とを備える。
【0012】
本発明のさらにそのほかの実施形態において、OFDMA受信機を提供する。上記受信機は、時間同期用の装置と、前記時間同期用の装置と結合し、受信されたシンボルのシーケンスのキャリア周波数オフセットを推定及び補償するように構成された周波数同期用の装置とを備える。上記時間同期用の装置は、受信されたシンボルのシーケンス、および基準プリアンブルに基づいて、時間ドメインにおける2-ステージ相関を実行するように構成された2-ステージ相関器と、前記2-ステージ相関器と結合し、前記2-ステージ相関の結果からプリアンブルシンボルを検出するように構成された検出器とを備える。
【0013】
図面の中で、各々の図面に記載された同一又は近似的に同一の部分は同じ符号で示す。明瞭にするために、各図面には全ての部分を記したものではない。
【図面の簡単な説明】
【0014】
【図1】OFDMA受信機のブロック図である。
【図2】本発明の一つの実施形態に係る時間同期用の装置の図である。
【図3】本発明の一つの実施形態に係る2-ステージ相関器の図である。
【図4】本発明の一つの実施形態に係る簡略化された実乗算器の図である。
【図5】本発明の一つの実施形態に係るピーク検出器の図である。
【図6】本発明の一つの実施形態に係る時間同期とピーク検出用の方法のフローチャートである。
【図7A】図2に示す第1の相関器201の出力に対する通常チャネルにおけるシミュレーションの結果をプロットした図である。
【図7B】図2に示す第2の相関器202の出力に対する通常チャネルにおけるシミュレーションの結果をプロットした図である。
【図7C】図2に示す2-ステージ相関器の出力に対する通常チャネルにおけるシミュレーションの最終結果をプロットした図である。
【図8A】図2に示す第1の相関器201の出力に対する不良遅延スプレッドチャネルにおけるシミュレーションの結果をプロットした図である。
【図8B】図2に示す第2の相関器202の出力に対する不良遅延スプレッドチャネルにおけるシミュレーションの結果をプロットした図である。
【図8C】図2に示す2-ステージ相関器の出力に対する不良遅延スプレッドチャネルにおけるシミュレーションの最終結果をプロットした図である。
【図9】異なるチャネルにおける時間同期の失敗率をプロットした図である。
【図10】異なる周波数オフセットによる時間同期の失敗率をプロットした図である。
【発明を実施するための形態】
【0015】
本発明の実施形態に係る目的、技術手段、利点は、添付の図面と関連して理解されるこの実施形態の次の説明によって、より明白となる。
【0016】
図1はOFDMA受信機のブロック図を示す。図1に示すように、OFDMA受信機は、典型的には、時間同期モジュール10と、周波数同期モジュール12と、シンボルウィンドイングモジュール14と、高速フーリエ変換(FFT)プロセッサ16と、パイロット抽出部18と、チャネル推定器および等化器20と、デマッパ22と、復調部24と、チャネルデコーダ26とを備える。
【0017】
時間同期モジュールは、タイミングオフセットを推定し、且つOFDMAフレームの境界を決定するように構成される。周波数同期モジュール12は、受信された信号のキャリア周波数オフセットを推定及び補償するように構成される。特に、周波数同期モジュール12では、分数キャリア周波数オフセットは時間ドメインにおいて推定され、整数キャリア周波数オフセットは周波数ドメインにおいて推定される。シンボルウィンドイングモジュール14は、OFDMAシンボルのサイクリックプリフィックスを除去することにより、FFTウィンドウタイミングを決定するように構成される。FFTプロセッサ16は、時間ドメインの信号を周波数ドメインの信号に変換するように構成される。チャネル推定器20は、パイロット抽出部18により取得された利用可能となるパイロット情報から、無線チャネルによる振幅および位相偏移を推定するように構成される。チャネル等化器20は、無線チャネルの影響を消去し、その後のシンボルがデマップ及び復調されることを可能にする。デマッパ22は、サブキャリアの置換を可能にし、且つサブキャリアのオーダーを物理サブキャリアから論理サブキャリアに変換する。復調部24は、IEEE802.16用の位相偏移変調(PSK)又は直交振幅変調(QAM)の提案に基づき、OFDMAトーンを情報ビットに再生する。最後に、情報ビットストリームは、常にランダム化、前方誤り訂正というコーディングおよびインターリーブのミラーオペレーションを含むチャネルデコーダ26によりデコードされる。
【0018】
一般的には、時間同期は、OFDMA同期プロセスにおける第1のステップであり、プリアンブルは、OFDMAフレームにおける最高のパワーを有する第1のシンボルであり、時間同期を実行するためである。
【0019】
図2は、本発明の一つの実施形態に係る正確な時間推定用の時間同期装置の図を示す。図2に示すように、時間同期装置は、2-ステージ相関器200と、2-ステージ相関器200と結合する検出器204(ピーク検出器ともいう)とを備える。2-ステージ相関器200は、第1の相関器201と、第2の相関器202と、乗算器203とを備える。
【0020】
相関器201と202は、受信されたシンボルのシーケンス210(例えば、OFDMAシンボルシーケンス)と基準プリアンブル220との相互相関を実現するための2つの1-ステージ相関器であり、上記相互相関は、数式(1)と(2)で表す。
【0021】
【数1】
【0022】
WiMAX仕様において、常に移動局のメモリに記憶された、異なる基地局とセクタ用の114個の疑似ノイズ(PN)シーケンスがある。基地局と同期する前に、移動局は、セルラーシステムにおける常用のセルサーチプロセスにより取得された既知のプリアンブルインデックスに基づき、メモリから基準プリアンブルを読み取る。
【0023】
IEEE802.16eに定義されたプリアンブルは、異なるサブキャリアの割り当てを有する三種類のキャリアセットがあり、特定の疑似ノイズコードでブーストBPSKにより変調される。プリアンブルのトーンは、三つのサブキャリア毎に対して整列するので、長さがMの時間ドメインにおける三つの疑似周期信号の特性を示し、ここでMはフロア(N/3)に等しい。
【0024】
【数2】
【0025】
また、数式(3)に用いられるプリアンブルの2つの繰返し部分の間の複素乗算器は、常にキャリア周波数オフセットによる時間ドメインにおける共通位相回転に対する抵抗を増加させることができる。
【0026】
基準プリアンブルはM周期性の特性を有するので、数式(2)におけるR2(m)は、R1(m)をN-Mタップだけ偏移したものに等しく、即ち数式(4)で示す。
【0027】
【数3】
【0028】
数式(5)によれば、2つの相関オペレーションは一つの相関オペレーションと、一つの遅延オペレーションと、一つの共役乗算とに簡略化され、ハードウエアの複雑さは近似的には半分だけ低減された。
【0029】
数式(6)における対応する基準パワーは、数式(7)で示され、且つセルを特定すると、それが算出される。
【0030】
【数4】
【0031】
図3は本発明の一つの実施形態に係る簡略化された2-ステージ相関器の図を示す。第1の相関器201は、一つの複素共役オペレータ300と、L個の複素乗算器301と、アキュムレータ302とを備える。第2の相関器202は、第1の相関器201の出力をN-Mだけ遅延する(N-M)タップを有する遅延器303で実現される。一つの実施形態において、遅延器303は先入れ先出しメモリ(FIFO)で実現される。これにより、この簡略化された構成によれば、複素乗算器の数は2*L+1からL+1に低減される。
【0032】
相関器201において、ほとんどのオペレーションは掛け算であり、複素乗算器の数はLである。公知のように、1つの複素乗算器は、4つの実乗算器と2つの加算器とから構成される。乗算器のデータ幅を最小限にすれば、乗算器のオペレーションを大きく低減することができる。本発明において、2つの最も有効なビットのみが相関オペレーションに参加し、且つLが小さすぎなければ、その相関の性能は少しだけ劣化する。第1のビットは符号ビットであり、第2のビットは、0と1を区別するために用いられている。この方法によって、数式(7)における基準パワーは4L2に等しい。さらに、図4に示すように、実乗算器の機能を、同等な組み合わせロジックと取り替えてもよい。これにより、この簡略化された実乗算器400は、プログラマブルロジックデバイス(PLD)又は特定用途向け集積回路(ASIC)において容易に実現できる。
【0033】
図5は本発明の一つの実施形態に係る適応検出器204の図である。検出器204は、第1の比較器503と、第2の比較器504と、動的閾値生成部500とを備える。
【0034】
【数5】
【0035】
図6は本発明の一つの実施形態に係るピーク検出および時間同期用の方法のフローチャートである。最初に、ステップ601において、ADCにより変換されたOFDMAシンボルの複素シーケンスが取得される。そして、ステップ602において、前回のフレームにおける最大相関値を示す前回のピーク値が読み込まれ、現在のフレーム用の動的閾値TH2 506が生成される。なお、最初には前回のピーク値が存在しない場合、TH2は所定の閾値に初期化される。
【0036】
【数6】
【0037】
一つの実施形態において、ステップ603の2-ステージ相関は、受信されたシンボルのシーケンスと基準プリアンブルとを相関させることにより、1-ステージ相関の結果を取得するステップと、1-ステージ相関の結果を遅延するステップと、1-ステージ相関の結果に対して共役オペレーションを実行するステップと、遅延された結果に共役の結果を掛けることにより2-ステージ相関の結果を取得するステップとを備える。
【0038】
図7A、図7Bおよび図7Cは、それぞれ本発明の実施形態に係る第1の相関器201、第2の相関器202と、2-ステージ相関器200の出力に対する通常チャネルにおけるシミュレーションの結果をプロットした図である。一つの実施形態において、シミュレーションは、SNRが6dB、周波数オフセットがゼロである加法性白色ガウス雑音(AWGN)チャネルにおいて実行される。図7Aと図7Bに示す1-ステージ相関の結果は複数のピークがあるが、図7Cに示す2-ステージ相関は、一つの明らかなシャープピークのみが生成され、且つピーク検出器は閾値TH1で比較を処理する。
【0039】
本発明の上記実施形態によれば、ピークの半値全幅(FWHM)はサンプリング間隔以内に短縮される。したがって、閾値比較又は最大値サーチの方法は、一つのサンプリング点において同じ精度が達成できる。
【0040】
図8A、図8Bおよび図8Cは、それぞれ本発明の実施形態に係る第1の相関器201、第2の相関器202と、2-ステージ相関器200の出力に対する不良遅延スプレッドフェーディングチャネルにおけるシミュレーションの結果をプロットした図である。一つの実施形態において、シミュレーションは、SNRが-6dB、移動時速が120キロメートルである国際電気通信連合(ITU)Vehicular-Aチャネルにおいて実行される。この場合には、1-ステージ相関の結果は、マルチパスのピークを有する複数のピークグループ801がある図8Aと図8Bに示す。メーンピーク802はノイズおよびそのほかのパスピークと比べてあまり目立っていない。しかしながら、図8Cにおいて、メーンピーク802が目立って、そのほかのパスピークが抑制され、且つピーク検出器は閾値TH2で比較を処理する。
【0041】
図9は、異なるSNRとチャネルによる時間同期の失敗率をプロットした図である。図9における曲線は、それぞれ加法性白色ガウス雑音(AWGN)チャネルと、スピードが3kmphであるITU Pedestrian Bチャネルと、スピードが120kmphであるITU Vehicular-Aチャネルにおいてシミュレートされたものである。それによると、本発明は、時間-変動フェーディングチャネルにおける低いSNRと高い移動性の状況下で、確実な時間検出を提供する。
【0042】
図10は異なる周波数オフセットによる時間同期の失敗率をプロットした図である。図10における曲線は、初期周波数オフセットが0,0.2,0.5,1.0サブキャリア周波数間隔の場合に、スピードが120kmphであるITU Vehicular-Aチャネルにおいてシミュレートされたものである。その結果によると、周波数オフセットが完全に補償されなくても、本発明は優れている性能を有し、つまり、2-ステージ相関は、時間ドメインにおける位相回転には敏感でない。
【0043】
本発明における実施形態の全て又は一部は、上記説明された機能を実行するように構成された汎用プロセッサ、デジタルシグナルプロセッサ(DSP:digital signal processor)、特定用途向け集積回路(ASIC:application specific integrated circuit)、FPGA(field programmable gate array)又はそのほかのプログラマブルロジックデバイス(PLD:programmable logic circuit)、ディスクリートゲート又はトランジスタロジック、ディスクリートハードウエア部品又はこれらの組み合わせとで実現または実行されてもよい。
【0044】
この発明は構成特徴及び/又は方法方式に特定する言語で説明されたが、添付の請求の範囲に定義された発明は説明された特定の特徴又は方式に限定されるものではない。なお、上記特定の特徴及び方式は請求された発明を実現する例示として開示されている。
【特許請求の範囲】
【請求項1】
シンボルのシーケンスを受信するステップと、
前記シンボルのシーケンス及び基準プリアンブルに基づいて、時間ドメインにおける2-ステージ相関を実行するステップと、
2-ステージ相関の結果からプリアンブルシンボルを検出するステップと、
を備えることを特徴とする時間同期用の方法。
【請求項2】
前記2-ステージ相関を実行するステップは、
前記シンボルのシーケンス及び前記基準プリアンブルに基づいて、時間ドメインにおける1-ステージ相関を実行し、1-ステージ相関の結果を取得するステップと、
前記1-ステージ相関の結果を所定の期間だけ遅延するステップと、
前記1-ステージ相関の結果に対して共役オペレーションを実行するステップと、
前記遅延された結果に前記共役の結果を掛け、前記2-ステージ相関の結果を取得するステップと、
をさらに備えることを特徴とする請求項1に記載の方法。
【請求項3】
前記所定の期間は、前記基準プリアンブルの周期に関連付けられることを特徴とする請求項2に記載の方法。
【請求項4】
時間ドメインにおいて、受信されたシンボルのシーケンスの2つの最も有効なビット、及び共役基準プリアンブルに基づいて、4つの実乗算器で複素乗算を実行するステップをさらに備えることを特徴とする請求項2に記載の方法。
【請求項5】
前記プリアンブルシンボルを検出するステップは、
前記2-ステージ相関の結果のピーク値と所定の閾値とを比較するステップと、
前記ピーク値が前記所定の閾値より大きい場合、前記プリアンブルシンボルを直接に位置づけるステップと、
前記ピーク値が前記所定の閾値以下である場合、前記2-ステージ相関の結果のピーク値と動的閾値とを比較するステップと、
前記ピーク値が前記動的閾値より大きい場合、前記プリアンブルシンボルを位置づけるステップと、
をさらに備えることを特徴とする請求項1に記載の方法。
【請求項6】
前記動的閾値は、前回のピーク値に基づいて、前記前回のピーク値に係数を掛けることにより決定されることを特徴とする請求項5に記載の方法。
【請求項7】
前記シンボルのシーケンスは周期的に繰返されることを特徴とする請求項1に記載の方法。
【請求項8】
前記シンボルのシーケンスは、IEEE802.16e仕様に基づく直交周波数分割多元接続の無線通信システムから受信されることを特徴とする請求項1に記載の方法。
【請求項9】
受信されたシンボルのシーケンス及び基準プリアンブルに基づいて、時間ドメインにおける2-ステージ相関を実行するように構成された2-ステージ相関器と、
前記2-ステージ相関器と結合し、前記2-ステージ相関の結果からプリアンブルシンボルを検出するように構成された検出器と、
を備えることを特徴とする時間同期用の装置。
【請求項10】
前記2-ステージ相関器は、前記シンボルのシーケンス及び前記基準プリアンブルに基づいて、時間ドメインにおける1-ステージ相関を実行し、1-ステージ相関の結果を取得し、前記1-ステージ相関の結果を所定の期間だけ遅延し、前記1-ステージ相関の結果に対して共役オペレーションを実行し、且つ前記遅延された結果に前記共役の結果を掛け、前記2-ステージ相関の結果を取得するように構成されていることを特徴とする請求項9に記載の装置。
【請求項11】
前記2-ステージ相関器は、
前記シンボルのシーケンス及び前記基準プリアンブルに基づいて、時間ドメインにおける1-ステージ相関を実行し、1-ステージ相関の結果を取得するように構成された1-ステージ相関器と、
前記1-ステージ相関の結果を所定の期間だけ遅延するように構成された遅延器と、
前記1-ステージ相関の結果に対して共役オペレーションを実行するように構成された複素共役オペレータと、
前記遅延された結果に前記共役の結果を掛け、前記2-ステージ相関の結果を取得するように構成された乗算器と、
を備えることを特徴とする請求項9に記載の装置。
【請求項12】
前記所定の期間は、前記基準プリアンブルの周期に関連付けられることを特徴とする請求項11に記載の装置。
【請求項13】
前記1-ステージ相関器は、
前記基準プリアンブルに対して共役オペレーションを実行するように構成された複素共役オペレータと、
時間ドメインにおいて、受信されたシンボルのシーケンスの2つの最も有効なビットに共役基準プリアンブルを掛けるように構成された簡略化された複素乗算器と、
複素乗算の結果に対して加算を実行するように構成された複素アキュムレータと、
を備えることを特徴とする請求項11に記載の装置。
【請求項14】
前記検出器は、
前記2-ステージ相関器の結果のピーク値と所定の閾値とを比較するように構成された第1の比較器と、
前記第1の比較器と結合し、前記ピーク値が前記所定の閾値以下である場合、前記2-ステージ相関器の結果のピーク値と動的閾値とを比較するように構成された第2の比較器と、
前記第2の比較器と結合し、前回のピーク値に基づいて前記動的閾値を生成する動的閾値生成部と、
を備えることを特徴とする請求項9に記載の装置。
【請求項15】
前記動的閾値生成部は、
前記前回のピーク値を記憶するように構成されたピーク格納部と、
前記ピーク格納部と結合し、前記前回のピーク値に係数を掛けることにより前記動的閾値の大きさを決定するように構成された係数制御部と、
を備えることを特徴とする請求項14に記載の装置。
【請求項16】
前記シンボルのシーケンスは周期的に繰返されることを特徴とする請求項9に記載の装置。
【請求項17】
前記シンボルのシーケンスは、IEEE802.16e仕様に基づく直交周波数分割多元接続の無線通信システムから受信されることを特徴とする請求項9に記載の装置。
【請求項18】
受信されたシンボルのシーケンス及び基準プリアンブルに基づいて、時間ドメインにおける2-ステージ相関を実行するように構成された2-ステージ相関器と、前記2-ステージ相関器と結合し、前記2-ステージ相関の結果からプリアンブルシンボルを検出するように構成された検出器とを備える時間同期用の装置と、
前記時間同期用の装置と結合し、受信されたシンボルのシーケンスのキャリア周波数オフセットを推定および補償するように構成された周波数同期用の装置と、
を備えることを特徴とする受信機。
【請求項19】
前記2-ステージ相関器は、前記シンボルのシーケンス及び前記基準プリアンブルに基づいて、時間ドメインにおける1-ステージ相関を実行し、1-ステージ相関の結果を取得し、前記1-ステージ相関の結果を所定の期間だけ遅延し、前記1-ステージ相関の結果に対して共役オペレーションを実行し、且つ前記遅延された結果に前記共役の結果を掛け、前記2-ステージ相関の結果を取得するように構成されていることを特徴とする請求項18に記載の受信機。
【請求項20】
前記2-ステージ相関器は、
前記シンボルのシーケンス及び前記基準プリアンブルに基づいて、時間ドメインにおける1-ステージ相関を実行し、1-ステージ相関の結果を取得するように構成された1-ステージ相関器と、
前記1-ステージ相関の結果を所定の期間だけ遅延するように構成された遅延器と、
前記1-ステージ相関の結果に対して共役オペレーションを実行するように構成された複素共役オペレータと、
前記遅延された結果に前記共役の結果を掛け、前記2-ステージ相関の結果を取得するように構成された乗算器と、
を備えることを特徴とする請求項18に記載の受信機。
【請求項21】
前記所定の期間は、前記基準プリアンブルの周期に関連付けられることを特徴とする請求項20に記載の受信機。
【請求項22】
前記1-ステージ相関器は、
前記基準プリアンブルに対して共役オペレーションを実行するように構成された複素共役オペレータと、
時間ドメインにおいて、受信されたシンボルのシーケンスの2つの最も有効なビットに共役基準プリアンブルを掛けるように構成された簡略化された複素乗算器と、
複素乗算の結果に対して加算を実行するように構成された複素アキュムレータと、
を備えることを特徴とする請求項20に記載の受信機。
【請求項23】
前記検出器は、
前記2-ステージ相関器の結果のピーク値と所定の閾値とを比較するように構成された第1の比較器と、
前記第1の比較器と結合し、前記ピーク値が前記所定の閾値以下である場合、前記2-ステージ相関器の結果のピーク値と動的閾値とを比較するように構成された第2の比較器と、
前記第2の比較器と結合し、前回のピーク値に基づいて前記動的閾値を生成する動的閾値生成部と、
を備えることを特徴とする請求項18に記載の受信機。
【請求項24】
前記動的閾値生成部は、
前記前回のピーク値を記憶するように構成されたピーク格納部と、
前記ピーク格納部と結合し、前記前回のピーク値に係数を掛けることにより前記動的閾値の大きさを決定するように構成された係数制御部と、
を備えることを特徴とする請求項23に記載の受信機。
【請求項25】
前記シンボルのシーケンスは周期的に繰返されることを特徴とする請求項18に記載の受信機。
【請求項26】
前記シンボルのシーケンスは、IEEE802.16e仕様に基づく直交周波数分割多元接続の無線通信システムから受信されることを特徴とする請求項18に記載の受信機。
【請求項1】
シンボルのシーケンスを受信するステップと、
前記シンボルのシーケンス及び基準プリアンブルに基づいて、時間ドメインにおける2-ステージ相関を実行するステップと、
2-ステージ相関の結果からプリアンブルシンボルを検出するステップと、
を備えることを特徴とする時間同期用の方法。
【請求項2】
前記2-ステージ相関を実行するステップは、
前記シンボルのシーケンス及び前記基準プリアンブルに基づいて、時間ドメインにおける1-ステージ相関を実行し、1-ステージ相関の結果を取得するステップと、
前記1-ステージ相関の結果を所定の期間だけ遅延するステップと、
前記1-ステージ相関の結果に対して共役オペレーションを実行するステップと、
前記遅延された結果に前記共役の結果を掛け、前記2-ステージ相関の結果を取得するステップと、
をさらに備えることを特徴とする請求項1に記載の方法。
【請求項3】
前記所定の期間は、前記基準プリアンブルの周期に関連付けられることを特徴とする請求項2に記載の方法。
【請求項4】
時間ドメインにおいて、受信されたシンボルのシーケンスの2つの最も有効なビット、及び共役基準プリアンブルに基づいて、4つの実乗算器で複素乗算を実行するステップをさらに備えることを特徴とする請求項2に記載の方法。
【請求項5】
前記プリアンブルシンボルを検出するステップは、
前記2-ステージ相関の結果のピーク値と所定の閾値とを比較するステップと、
前記ピーク値が前記所定の閾値より大きい場合、前記プリアンブルシンボルを直接に位置づけるステップと、
前記ピーク値が前記所定の閾値以下である場合、前記2-ステージ相関の結果のピーク値と動的閾値とを比較するステップと、
前記ピーク値が前記動的閾値より大きい場合、前記プリアンブルシンボルを位置づけるステップと、
をさらに備えることを特徴とする請求項1に記載の方法。
【請求項6】
前記動的閾値は、前回のピーク値に基づいて、前記前回のピーク値に係数を掛けることにより決定されることを特徴とする請求項5に記載の方法。
【請求項7】
前記シンボルのシーケンスは周期的に繰返されることを特徴とする請求項1に記載の方法。
【請求項8】
前記シンボルのシーケンスは、IEEE802.16e仕様に基づく直交周波数分割多元接続の無線通信システムから受信されることを特徴とする請求項1に記載の方法。
【請求項9】
受信されたシンボルのシーケンス及び基準プリアンブルに基づいて、時間ドメインにおける2-ステージ相関を実行するように構成された2-ステージ相関器と、
前記2-ステージ相関器と結合し、前記2-ステージ相関の結果からプリアンブルシンボルを検出するように構成された検出器と、
を備えることを特徴とする時間同期用の装置。
【請求項10】
前記2-ステージ相関器は、前記シンボルのシーケンス及び前記基準プリアンブルに基づいて、時間ドメインにおける1-ステージ相関を実行し、1-ステージ相関の結果を取得し、前記1-ステージ相関の結果を所定の期間だけ遅延し、前記1-ステージ相関の結果に対して共役オペレーションを実行し、且つ前記遅延された結果に前記共役の結果を掛け、前記2-ステージ相関の結果を取得するように構成されていることを特徴とする請求項9に記載の装置。
【請求項11】
前記2-ステージ相関器は、
前記シンボルのシーケンス及び前記基準プリアンブルに基づいて、時間ドメインにおける1-ステージ相関を実行し、1-ステージ相関の結果を取得するように構成された1-ステージ相関器と、
前記1-ステージ相関の結果を所定の期間だけ遅延するように構成された遅延器と、
前記1-ステージ相関の結果に対して共役オペレーションを実行するように構成された複素共役オペレータと、
前記遅延された結果に前記共役の結果を掛け、前記2-ステージ相関の結果を取得するように構成された乗算器と、
を備えることを特徴とする請求項9に記載の装置。
【請求項12】
前記所定の期間は、前記基準プリアンブルの周期に関連付けられることを特徴とする請求項11に記載の装置。
【請求項13】
前記1-ステージ相関器は、
前記基準プリアンブルに対して共役オペレーションを実行するように構成された複素共役オペレータと、
時間ドメインにおいて、受信されたシンボルのシーケンスの2つの最も有効なビットに共役基準プリアンブルを掛けるように構成された簡略化された複素乗算器と、
複素乗算の結果に対して加算を実行するように構成された複素アキュムレータと、
を備えることを特徴とする請求項11に記載の装置。
【請求項14】
前記検出器は、
前記2-ステージ相関器の結果のピーク値と所定の閾値とを比較するように構成された第1の比較器と、
前記第1の比較器と結合し、前記ピーク値が前記所定の閾値以下である場合、前記2-ステージ相関器の結果のピーク値と動的閾値とを比較するように構成された第2の比較器と、
前記第2の比較器と結合し、前回のピーク値に基づいて前記動的閾値を生成する動的閾値生成部と、
を備えることを特徴とする請求項9に記載の装置。
【請求項15】
前記動的閾値生成部は、
前記前回のピーク値を記憶するように構成されたピーク格納部と、
前記ピーク格納部と結合し、前記前回のピーク値に係数を掛けることにより前記動的閾値の大きさを決定するように構成された係数制御部と、
を備えることを特徴とする請求項14に記載の装置。
【請求項16】
前記シンボルのシーケンスは周期的に繰返されることを特徴とする請求項9に記載の装置。
【請求項17】
前記シンボルのシーケンスは、IEEE802.16e仕様に基づく直交周波数分割多元接続の無線通信システムから受信されることを特徴とする請求項9に記載の装置。
【請求項18】
受信されたシンボルのシーケンス及び基準プリアンブルに基づいて、時間ドメインにおける2-ステージ相関を実行するように構成された2-ステージ相関器と、前記2-ステージ相関器と結合し、前記2-ステージ相関の結果からプリアンブルシンボルを検出するように構成された検出器とを備える時間同期用の装置と、
前記時間同期用の装置と結合し、受信されたシンボルのシーケンスのキャリア周波数オフセットを推定および補償するように構成された周波数同期用の装置と、
を備えることを特徴とする受信機。
【請求項19】
前記2-ステージ相関器は、前記シンボルのシーケンス及び前記基準プリアンブルに基づいて、時間ドメインにおける1-ステージ相関を実行し、1-ステージ相関の結果を取得し、前記1-ステージ相関の結果を所定の期間だけ遅延し、前記1-ステージ相関の結果に対して共役オペレーションを実行し、且つ前記遅延された結果に前記共役の結果を掛け、前記2-ステージ相関の結果を取得するように構成されていることを特徴とする請求項18に記載の受信機。
【請求項20】
前記2-ステージ相関器は、
前記シンボルのシーケンス及び前記基準プリアンブルに基づいて、時間ドメインにおける1-ステージ相関を実行し、1-ステージ相関の結果を取得するように構成された1-ステージ相関器と、
前記1-ステージ相関の結果を所定の期間だけ遅延するように構成された遅延器と、
前記1-ステージ相関の結果に対して共役オペレーションを実行するように構成された複素共役オペレータと、
前記遅延された結果に前記共役の結果を掛け、前記2-ステージ相関の結果を取得するように構成された乗算器と、
を備えることを特徴とする請求項18に記載の受信機。
【請求項21】
前記所定の期間は、前記基準プリアンブルの周期に関連付けられることを特徴とする請求項20に記載の受信機。
【請求項22】
前記1-ステージ相関器は、
前記基準プリアンブルに対して共役オペレーションを実行するように構成された複素共役オペレータと、
時間ドメインにおいて、受信されたシンボルのシーケンスの2つの最も有効なビットに共役基準プリアンブルを掛けるように構成された簡略化された複素乗算器と、
複素乗算の結果に対して加算を実行するように構成された複素アキュムレータと、
を備えることを特徴とする請求項20に記載の受信機。
【請求項23】
前記検出器は、
前記2-ステージ相関器の結果のピーク値と所定の閾値とを比較するように構成された第1の比較器と、
前記第1の比較器と結合し、前記ピーク値が前記所定の閾値以下である場合、前記2-ステージ相関器の結果のピーク値と動的閾値とを比較するように構成された第2の比較器と、
前記第2の比較器と結合し、前回のピーク値に基づいて前記動的閾値を生成する動的閾値生成部と、
を備えることを特徴とする請求項18に記載の受信機。
【請求項24】
前記動的閾値生成部は、
前記前回のピーク値を記憶するように構成されたピーク格納部と、
前記ピーク格納部と結合し、前記前回のピーク値に係数を掛けることにより前記動的閾値の大きさを決定するように構成された係数制御部と、
を備えることを特徴とする請求項23に記載の受信機。
【請求項25】
前記シンボルのシーケンスは周期的に繰返されることを特徴とする請求項18に記載の受信機。
【請求項26】
前記シンボルのシーケンスは、IEEE802.16e仕様に基づく直交周波数分割多元接続の無線通信システムから受信されることを特徴とする請求項18に記載の受信機。
【図1】
【図2】
【図3】
【図4】
【図5】
【図6】
【図7A】
【図7B】
【図7C】
【図8A】
【図8B】
【図8C】
【図9】
【図10】
【図2】
【図3】
【図4】
【図5】
【図6】
【図7A】
【図7B】
【図7C】
【図8A】
【図8B】
【図8C】
【図9】
【図10】
【公表番号】特表2013−521729(P2013−521729A)
【公表日】平成25年6月10日(2013.6.10)
【国際特許分類】
【出願番号】特願2012−556361(P2012−556361)
【出願日】平成22年3月29日(2010.3.29)
【国際出願番号】PCT/CN2010/071380
【国際公開番号】WO2011/120212
【国際公開日】平成23年10月6日(2011.10.6)
【出願人】(000006231)株式会社村田製作所 (3,635)
【公表日】平成25年6月10日(2013.6.10)
【国際特許分類】
【出願日】平成22年3月29日(2010.3.29)
【国際出願番号】PCT/CN2010/071380
【国際公開番号】WO2011/120212
【国際公開日】平成23年10月6日(2011.10.6)
【出願人】(000006231)株式会社村田製作所 (3,635)
[ Back to top ]