説明

無線通信機

【課題】安価かつ効率的にメモリデータの信頼性を向上させる技術を提供する。
【解決手段】伝送路誤り訂正処理のための符号化回路(15)及び復号化回路(14)を有する無線通信機であって、メモリ(13)にデータを書き込む際に、メモリ書き込み用の誤り訂正処理のための符号化回路(12)を用いて誤り訂正符号化処理を施してデータを書き込み、メモリ(13)からデータを読み込む際に、伝送路誤り訂正復号化処理を行う復号化回路(14)を用いて誤り訂正復号化処理を施してデータを読み込む。

【発明の詳細な説明】
【技術分野】
【0001】
本発明は、無線通信機に関し、特に、無線通信機においてソフトエラーの影響を軽減して信頼性を向上させる技術に関する。
【背景技術】
【0002】
ソフトエラーは、宇宙からの放射線起源による中性子がメモリセルに衝突して、そのメモリセルに記録されている情報が消失してしまう(書き換えられてしまう)エラーである。近年の半導体チップの高集積化および微細化によって、ソフトエラーの発生確率が増加し、無視できない問題となっている。したがって、メモリに対して誤り訂正機能を用いた高信頼化技術の導入が望まれる。
【0003】
このようなソフトエラー対策として、非特許文献1には、プロセッサ内部のデータパス、レジスタおよびメモリのデータに誤り検出・訂正符号を付加して信頼性を向上させる技術が記載されている。非特許文献1では、さらに、演算結果に誤りを検出したときに、正しい結果が得られるまで、当該命令を再実行する技術も記載されている。
【0004】
また、特許文献1には、誤り検出用のデータを付加して複数のメモリにデータを格納し、あるメモリから読み取ったデータから誤りが検出された場合は別のメモリからデータを読み直すエラー検出制御回路を設けることが記載されている。
【特許文献1】特開2004−38468号公報
【非特許文献1】Hisashige Ando, et. al., "A 1.3-GHz Fifth-Generation SPARC64 Microprocessor", IEEE Journal of Solid-State Circuits, vol. 38, No. 11, pp. 1896-1905, November 2003.
【発明の開示】
【発明が解決しようとする課題】
【0005】
しかしながら、上記のような従来技術の場合には、下記のような問題が生じていた。すなわち、非特許文献1に記載の技術は、誤り検出や訂正のための符号化・復号化回路の追加および命令再実行のための特殊な制御回路をチップ内に組み込む必要があり、極めて高額なコストがかかる。つまり、この技術は、企業のサーバなどのようなハイエンドマイクロプロセッサのマイクロアーキテクチャへの組み込みを前提とする技術である。コストの観点から、車載機器や携帯情報端末などのローエンドマイクロプロセッサには、適用可能な技術ではない。
【0006】
特許文献1に記載の技術も同様に、メモリを多重化するとともに、エラー検出制御回路を別途付加したものであり、コストの上昇をもたらす。
【0007】
本発明は上記実情に鑑みてなされたものであって、その目的とするところは、安価かつ効率的にメモリデータの信頼性を向上させることにある。
【課題を解決するための手段】
【0008】
上記目的を達成するために本発明では、以下の手段または処理によってメモリデータの信頼性を向上させる。
【0009】
本発明に係る無線通信機は、伝送路誤り訂正処理のための符号化回路及び復号化回路を有する無線通信機である。そして、メモリにデータを書き込む際に、上記符号化回路または上記符号化回路とは異なる符号化回路を用いて誤り訂正符号化処理を施してデータを書
き込む。また、メモリからデータを読み込む際に、上記復号化回路を用いて誤り訂正復号化処理を施してデータを読み込む。
【0010】
このように、本発明に係る無線通信機は、メモリにデータを読み書きする際に誤り訂正処理を行っているので、メモリデータの信頼性を向上させることができる。
【0011】
そして、メモリデータに対する誤り訂正処理と伝送路データに対する誤り訂正処理とに同一の復号化回路を用いることで、コストと回路面積の大幅な増加を招くことなくメモリデータの信頼性を向上させることができる。復号化処理は複雑で大規模な論理回路から構成され、製造コストも大きい。しかし、無線通信機は伝送路誤り訂正処理のために符号化回路及び復号化回路を備えていることが一般的である。そこで、本発明に係る無線通信機は、伝送路誤り訂正処理用の復号化回路をメモリデータの誤り訂正処理に流用することで、大幅なコスト上昇を招くことなくメモリデータに対する信頼性を向上させている。
【0012】
なお、符号化回路は回路規模が小さいため、新たに追加しても大きなコスト上昇を招かない。したがって、メモリデータの誤り訂正処理用に、伝送路誤り訂正処理用の符号化回路とは異なる符号化回路を採用しても良い。もっとも、メモリデータと伝送路データに対して同一の符号化回路を利用しても良い。
【0013】
本発明に係る無線通信機において、復号化回路をメモリデータと伝送路データの両方の復号化処理に使用するためには、復号化回路をN(N≧2)倍速クロックで動作させ、メモリから読み出したデータと復調用のデータとを交互に読み出して誤り訂正復号化処理を行わせればよい。
【0014】
なお、本発明は、メモリデータに対して誤り訂正処理をするための符号化回路及び復号化回路を有する情報処理装置であって、伝送路誤り訂正処理のために受信したデータを誤り訂正復号化処理を、メモリデータに対する誤り訂正処理のための復号化回路を用いて行う情報処理装置として捉えることもできる。
【発明の効果】
【0015】
本発明によれば、安価かつ効率的にメモリデータの信頼性を向上させることが可能となる。
【発明を実施するための最良の形態】
【0016】
(従来例)
まず、伝送路誤り訂正処理を行う従来の無線通信機について、その変調部と復調部の構成を説明する。ここでは、例として、無線LANで採用されている高速なデータ伝送が可能なOFDM(Orthogonal Frequency Division Multiplexing: 直交波周波数分割多重)を採用した無線通信機を例に説明する。
【0017】
図4は、この従来の無線通信機の変調部の一般的な構成を示す図である。図に示すように、この変調部は、マイクロプロセッサ101、メモリ102、誤り訂正符号符号化回路103、マッパ104、IFFT(高速逆フーリエ変換)回路105、直交変調器106、周波数変換器107、電力増幅器108を備える。
【0018】
以下、誤り訂正処理に関連する機能(点線で囲まれた部分)について主に説明する。マイクロプロセッサ101は、例えば、音声や映像のコーデックなどのマルチメディア信号処理を実行したり、MAC層など上位層の信号処理を実行したりする。マイクロプロセッサ101によって処理されたデータはメモリ102に格納される。符号化回路103は、送信データに対して伝送路誤り訂正処理のための符号化処理を行う。なお、採用する誤り
訂正符号方式としては、畳み込み符号方式、ブロック符号方式のいずれも採用することができる。マッパ104は、符号化されたビットデータを複素数のシンボルに変換する。
【0019】
図5は、従来の無線通信機の復調部の一般的な構成を示す図である。図に示すように、この復調部は、低雑音増幅器201、周波数変換器202、直交復調器203、FFT(高速フーリエ変換)回路204、伝送路推定・等化器205、誤り訂正符号復号化回路206、メモリ207、マイクロプロセッサ208を備える。
【0020】
以下、誤り訂正処理に関連する機能(点線で囲まれた部分)について主に説明する。FFT回路204では、受信した信号を周波数領域に変換してキャリア毎に複素数シンボルを抽出する。伝送路推定・等化器205は、伝送路の推定と等化を行う。復号化回路206は、符号化された受信データの誤り訂正符号復号化処理を行い、情報ビットを得る。このデータは、メモリ207に格納された後、マイクロプロセッサ208により読み出されて上位レイヤ処理やマルチメディア信号処理が実行される。
【0021】
ここで、誤り訂正処理のための復号化回路206(図5)は、ビタビ復号化回路や、ターボ復号化回路が用いられる。これらは、膨大なシンボルのハミング距離の計算、状態遷移情報のメモリへの記憶と読み出し、最尤シンボルの計算などの処理を実時間で行う必要がある。したがって、これらの回路は非常に複雑で大規模な論理回路から構成される。一方、誤り訂正処理のための符号化回路103(図4)は、簡単なシフトレジスタのみで構成されるため、復号化回路206と比較してその規模は数百〜数千分の一である。
【0022】
上記の説明では映像や音声などのマルチメディアデータを送信する例を挙げたが、送受信するデータがどのようなものであっても良いことは容易に理解できるであろう。また、変調方式としてOFDM以外の変調方式を採用しても良く、どのような変調方式を採用しても誤り訂正処理に影響を与えないことも理解できるであろう。また、上記の説明では、無線通信機の変調部および復調部について、代表的な構成を示したのみであり、例えば、サンプルタイミング同期、シンボルタイミング同期、キャリア周波数同期、インタリーバとデーインタリーバ等の詳細な機能の記述は省略した。しかしながら、当業者であればこのような構成を適宜採用することは理解できるであろう。
【0023】
(実施形態)
次に本実施形態に係る無線通信機について説明する。
【0024】
無線通信機の情報伝送速度の向上や、映像等のマルチメディア信号処理のニーズに伴い、使用されるメモリの容量が増大する。通信回路、大容量メモリ、マイクロプロセッサ等の多数の機能を一つの半導体チップに集積させるためには、先進的な微細化技術を用いる必要がある。しかし、プロセスルールの微細化に伴い、ソフトエラーの発生確率が高まる。したがって、メモリに対しても誤り訂正符号を用いた高信頼化技術の導入が望まれる。
【0025】
メモリに対する高信頼化のために、新たなハードウェアを追加すると、開発や製造コストの上昇を招いてしまう。そこで、本実施形態に係る無線通信機は、従来の無線通信機と比べて大幅なコストの上昇を招くことなく、ソフトエラー対策を施してメモリの信頼性を向上することを目的としている。
【0026】
[概要構成]
図2は、本実施形態に係る無線通信機のベースバンド変調を行うベースバンド変調部の主要な構成を示す図である。ベースバンド変調部は、マイクロプロセッサ11,誤り訂正符号符号化回路(メモリ用)12、メモリ13、誤り訂正符号復号化回路14、誤り訂正符号符号化回路(伝送路用)15、マッパ16等を備える。なお以下では、誤り訂正符号
符号化回路および誤り訂正符号復号化回路は、単に、符号化回路および復号化回路と呼ぶこともある。
【0027】
本実施形態に係る無線通信機においても、送信するデータが誤り訂正符号符号化処理が施されて送信される点は従来例と同様である。この符号化処理は、符号化回路15によって行われる。
【0028】
本実施形態においては、送信するデータをメモリ13に書き込みおよび読み込む際にも、誤り訂正処理を施す。従来例でも説明したように、送信データはマイクロプロセッサ11から一旦メモリ13に格納される。ここで、メモリ13に対してデータを書き込む際に、符号化回路12によって符号化処理が施される。また、メモリ13からデータを読み込む際に、復号化回路14によって誤り訂正符号復号化処理が施される。誤り訂正符号復号化処理では、例えば、シンボルのハミング距離の算出、状態遷移情報のメモリへの記憶と読み出し、最尤シンボルの計算などが行われる。これによって、メモリ13において、ソフトエラーが発生しビット反転などの現象が起きても、エラーを検出して訂正することが可能となる。したがって、メモリデータに対する信頼性を向上させることができる。
【0029】
図3は、本実施形態に係る無線通信機のベースバンド復調を行うベースバンド復調部の主要な構成を示す図である。ベースバンド復調部は、FFT回路21、伝送路推定・等化器22、誤り訂正符号復号化回路14、誤り訂正符号符号化回路(メモリ用)12、メモリ13、マイクロプロセッサ11などを備える。
【0030】
本実施形態に係る無線通信機においても、受信したデータに対して誤り訂正符号復号化処理を施して通信エラーの検出および訂正を行う点は従来例と同様である。この復号化処理は、メモリからデータを読み込む際に復号化処理を行う復号化回路と同一の復号化回路14によって行われる。
【0031】
また、本実施形態においては、受信したデータをマイクロプロセッサ11で処理する前に一旦メモリ13に格納する際にも、誤り訂正符号化処理を施す。上記ベースバンド変調部と同様に、メモリ13に対してデータを書き込む際に、符号化回路12によって符号化処理が施される。また、メモリ13からデータを読み込む際に、復号化回路14によって復号化処理が施される。これによって、メモリ13において、ソフトエラーが発生しビット反転などの現象が起きても、エラーを検出して訂正することが可能となる。したがって、メモリデータに対する信頼性を向上させることができる。
【0032】
ここで注目すべき点は、メモリ13から読み出したデータに対して誤り訂正復号化処理を行う復号化回路と、伝送路データの誤り訂正復号化処理に用いる復号化回路とは、同一のものであるということである。このように、メモリから読み出した符号語に対しては、無線通信機に本来備わっている誤り訂正符号復号化回路によって復号化処理を行う。したがって、本実施形態に係る無線通信機によれば、新たに大規模なハードウェアを追加することなくメモリデータに対する信頼性を効率的に向上させることが可能となる。
【0033】
なお、符号化回路12は、ここでは新たに追加される回路である。符号化回路12は、回路規模が非常に小さいためコストや全体のハードウェア量に対する影響は非常に小さい。
【0034】
[詳細構成]
図1は、本実施形態に係る無線通信機の詳細な実装構成を示す図である。まず概略を説明すると、復号化回路14には、マルチプレクサMUXから受信データおよびメモリからの読み込みデータの2系統のデータが入力される。復号化回路14は、倍速クロックで駆
動され、時分割的に2系統のデータを交互に読み出して、誤り訂正の復号化処理を行う。このように、復号化回路14を倍速クロックで駆動することで、受信データおよびメモリからの読み込みデータの両方に対して、1つの復号化回路14で復号化処理を実施する。
【0035】
以下では、データの流れに沿って、動作の説明をより詳しく行う。
【0036】
データを受信した際は、受信されたI,Qデータは、FFT回路21でフーリエ変換された後、伝送路推定・等化器22で等化が行われる。そして、パラレル・シリアル変換器Aによってシリアル変換された後に、メモリバッファAに一時的に蓄えられる。そして、マルチプレクサMUXのA入力に入力され、復号化回路14によって復号化処理が実行される。このとき、無線伝送路において発生したビットエラーは、復号化処理によって訂正される。
【0037】
復号化処理されたビット列は、デマルチプレクサDMUXに入力されてA出力から出力される。出力されたビット列は、メインメモリ13に書き込むために、メインメモリ制御回路に入力される。メインメモリ制御回路は、入力されたビット列に符号化処理を施してメインメモリ13に書き込むために、メモリ書き込み用の符号化回路12に出力する。符号化回路12は、入力されたビット列に対してソフトエラー対策のための符号化処理を行う。その後、符号化されたビット列は、シリアルパラレル変換された後メインメモリ13に書き込まれる。
【0038】
メインメモリ13からのワード出力は、パラレルシリアル変換器Bによってシリアルビットに変換され、メモリバッファBに一時的に蓄えられる。その後、シリアルビット列はマルチプレクサMUXのB入力に入力され、復号化回路14によって復号化処理が実行される。このとき、メインメモリ(またはメモリバッファ)内で発生したソフトエラーは、復号化処理によって訂正される。復号化処理がされたビット列は、デマルチプレクサDMUXのB出力から、パラレル変換された後、マイクロプロセッサ11に入力される。マイクロプロセッサ11は、例えば、映像データのコーデック処理を実行し、その結果が外部のディスプレイ等のユーザインタフェースに送られる。
【0039】
なお、パラレルシリアル変換器Aでは、I,Qデータのシリアル変換の他、例えば、ビタビ復号のためのデパンクチャ処理を行っても良い。
【0040】
データを送信する際は、マイクロプロセッサ11から渡されるデータが、符号化回路12によって符号化処理され、パラレル変換後、メインメモリ13に書き込むためにメインメモリ制御回路に入力される。その後、復号化回路14によって復号化される処理までは上記と同様であるため、説明を省略する。
【0041】
復号化されたデータは、パラレル変換後、伝送路用の符号化回路15に出力される。符号化されたビット列は、マッパでI,Qデータに変換されて、IFFT器17以降の送信部に送られる。
【0042】
このように、MUXとDMUXのAとBの2つの入出力のうち、A側は無線伝送路で発生したビット誤りを訂正するためのデータパスである。一方、B側はソフトエラーによってメインメモリで発生したビット誤りを訂正するためのデータパスである。
【0043】
MUXの入力には2種類の小規模なメモリバッファが挿入されている。これらのメモリバッファは、復号化回路14に入力されるデータを一時的に蓄積する機能がある。メモリバッファAには無線の復調用データの一部が書き込まれ、メモリバッファBにはメインメモリ読み出しデータの一部が書き込まれる。そして、上述したように、復号化回路14は
倍速クロックで駆動され、時分割的に両メモリバッファから交互にデータを読み出して誤り訂正復号化処理を行う。例えば、A側のデータパスの復号化が行われている間は、B側のデータパスのデータがメモリバッファBに書き込まれる。なお、メモリバッファにおいて発生したソフトエラーも、復号化回路14において検出および訂正することが可能である。
【0044】
ここで示した実装はあくまで例示にすぎず、その他の実装を行っても良い。例えば、メインメモリとして2つのポートから同時アクセス可能なデュアルポートメモリを使用しても良い。また、復合化回路14は2倍速以上のN倍速クロックで駆動されても良い。また、誤り訂正符号化のための符号化回路も、復号化回路と同様に伝送路用とメインメモリ用に同一の回路を使用しても良い。ただし、符号化回路の規模はそれほど大きくないので、共用化するための構成の方が高コストとなる場合もある。この場合、新たに符号化回路を追加した方が好ましいといえる。
【0045】
(実施形態の作用・効果)
このように、大規模ハードウェアである誤り訂正符号復号化回路を倍速駆動して、無線伝送路のビットエラーとメモリソフトエラーの2種類の誤り訂正を行うことによって、ハードウェアを有効に活用して、データの信頼性を高めることが可能となる。単に2つの誤り訂正符号復号化回路を使用する場合と比較して、ハードウェアの増大やコストの上昇が少ないため、車載機器や携帯情報端末などの小型かつローエンドの機器にも適用することが可能となる。
【図面の簡単な説明】
【0046】
【図1】本実施形態に係る無線通信機の構成を示す図である。
【図2】本実施形態に係る無線通信機のベースバンド変調部の概要構成を示す図である。
【図3】本実施形態に係る無線通信機のベースバンド復調部の概要構成を示す図である。
【図4】従来の無線通信機におけるベースバンド変調部の概要構成を示す図である。
【図5】従来の無線通信機におけるベースバンド復調部の概要構成を示す図である。
【符号の説明】
【0047】
11 マイクロプロセッサ
12 誤り訂正符号符号化回路(メモリ用)
13 メインメモリ
14 誤り訂正符号復号化回路
15 誤り訂正符号符号化回路(伝送路用)

【特許請求の範囲】
【請求項1】
伝送路誤り訂正処理のための符号化回路及び復号化回路を有する無線通信機であって、
メモリにデータを書き込む際に、前記符号化回路または前記符号化回路とは異なる符号化回路を用いて誤り訂正符号化処理を施してデータを書き込み、
前記メモリからデータを読み込む際に、前記復号化回路を用いて誤り訂正復号化処理を施してデータを読み込む、
ことを特徴とする無線通信機。
【請求項2】
前記復号化回路には、無線通信により受信したデータと、前記メモリから読み出したデータとが入力され、
前記復号化回路は、N(N≧2)倍速クロックで駆動され、前記無線通信により受信したデータと前記メモリから読み出したデータとを交互に読み出して誤り訂正復号化処理を行う
ことを特徴とする請求項1に記載の無線通信機。

【図1】
image rotate

【図2】
image rotate

【図3】
image rotate

【図4】
image rotate

【図5】
image rotate


【公開番号】特開2008−305236(P2008−305236A)
【公開日】平成20年12月18日(2008.12.18)
【国際特許分類】
【出願番号】特願2007−152757(P2007−152757)
【出願日】平成19年6月8日(2007.6.8)
【出願人】(502087460)株式会社トヨタIT開発センター (232)
【出願人】(000003207)トヨタ自動車株式会社 (59,920)
【Fターム(参考)】