生体信号検出装置、その制御方法及びプログラム
【課題】生体信号検出装置の消費電力を大幅に低減することが可能となる。
【解決手段】計装アンプ及びＡＤＣの状態に基づいてＣＰＵを動作状態と待機状態とに移行することにより、計装アンプ及びＡＤＣの給電制御のためにＣＰＵに電力が必要な際にＣＰＵに電力が十分に供給される動作状態とし、ＣＰＵが電力を必要としない際にはＣＰＵを待機状態となる。このように、必要なときのみＣＰＵに十分な電力が供給されることになるため、常にＣＰＵに電力が供給される場合と比較して、より電力消費量の低減を実現することができる。
【解決手段】計装アンプ及びＡＤＣの状態に基づいてＣＰＵを動作状態と待機状態とに移行することにより、計装アンプ及びＡＤＣの給電制御のためにＣＰＵに電力が必要な際にＣＰＵに電力が十分に供給される動作状態とし、ＣＰＵが電力を必要としない際にはＣＰＵを待機状態となる。このように、必要なときのみＣＰＵに十分な電力が供給されることになるため、常にＣＰＵに電力が供給される場合と比較して、より電力消費量の低減を実現することができる。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、生体信号検出装置、その制御方法及びプログラムに関する。
【背景技術】
【０００２】
従来、携帯可能な種々の生体信号検出装置が知られている。これらの生体信号検出装置では、電源として電気容量が決して大きくない電池が使用されるため、長期間使用するためには、限られた電力を効率よく利用する省電力化対策が必要となる。この問題に対し、様々な省電力化対策が考えられるが、例えば、特許文献１では、受信開始時に低消費電力で同期をとると共に、短時間で同期をとることができ、データの送受信の際に省電力化対策が可能な生体情報測定システムが記載されている。
【先行技術文献】
【特許文献】
【０００３】
【特許文献１】特開２００８−３０２０００号公報
【発明の概要】
【発明が解決しようとする課題】
【０００４】
この生体情報測定システムは、データの送受信の際における省電力化対策としては有効な方法であるが、常時稼働している制御手段（例えば、マイクロプロセッサ等）で消費される電力消費量については、何ら低減されるものではない。また、制御手段は常時稼働しているために電力消費量も大きく、生体情報を長時間測定するために、この制御手段の電力消費量を低減する方法が熱望されている。
【０００５】
このような要望は特に医療業界で大きく、例えば、長期間継続的に心電信号を測定可能な検出装置が強く望まれている。なぜなら、心電信号の異常は日常的な様々な要因で表れることがあり、短期間の測定では心電信号の異常を検出できない場合があるためである。しかしながら、現在の生体情報測定システムでは、日常生活を送りながら、長期間（例えば、１ヶ月間）連続して測定することができないという問題点がある。これは、小型の電力供給源を用いた場合には、長期間測定する為に必要な十分な電力を供給することができないためである。
【０００６】
本発明は、このような課題に鑑みなされたものであり、生体信号測定装置の消費電力量を低減することで、小型の電力供給源を用いて長時間測定可能な生体信号検出装置、その制御方法及びそのプログラムを提供することを主目的とする。
【課題を解決するための手段】
【０００７】
本発明は、上述の目的の少なくとも一つを達成するために以下の手段を採った。
【０００８】
本発明の生体信号検出装置は、
電力を供給する電力供給手段と、
前記生体に関する情報を含む生体信号を検出する生体信号検出装置であって、
前記生体信号を検出する検出手段と、
前記検出手段で検出した生体信号を増幅する増幅手段と、
前記検出手段で検出した生体信号をデジタル信号に変換する信号変換手段と、
前記増幅手段及び前記信号変換手段の起動及び終了を制御し、該増幅手段及び該信号変換手段の制御状況に基づいて、動作状態又は待機状態のいずれかの状態を採用する制御手段と、
を備えている。
【０００９】
この生体信号検出装置は、増幅手段及び信号変換手段の制御状況に基づいて動作状態と待機状態とのいずれかの状態を採用することにより、増幅手段及び信号変換手段の制御を行うために必要な電力が消費可能な動作状態と外部からの信号を受信するために必要な電力が消費可能な待機状態とのいずれかが採用される。このように、制御手段の動作にあわせて必要とする電力が供給されるそれぞれの状態を採用することで、常に高電力が供給される動作状態を採用する場合と比較して、より消費電力量を低減することが可能となる。なお、ここで待機状態とは、動作状態よりも供給される電力量が少ない状態を意味する。
【００１０】
本発明の生体信号検出装置において、前記制御手段は、前記増幅手段及び前記信号変換手段の起動及び終了を制御し、該増幅手段又は該変換手段を起動又は終了する際に動作状態を採用し、該増幅手段又は該変換手段の動作中又は停止中に待機状態を採用してもよい。こうすれば、増幅手段又は変換手段を起動させるために制御手段の制御が必要とされる際に動作状態を採用し、増幅手段又は変換手段を起動させた後であって制御手段による制御が必要とされない際に待機状態を採用することができるため、常に動作状態である場合と比較して、より消費電力量を低減することが可能となる。
【００１１】
本発明の生体信号検出装置は、前記制御手段に所定の周期を報知する報知信号を発信する報知手段と、を備え、前記制御手段は、前記報知手段から発信された報知信号を受信した際に、前記動作状態を採用し、前記増幅手段又は前記信号変換手段の起動又は終了を制御してもよい。こうすれば、報知手段から発信された報知信号に従って周期的に動作状態を採用し、増幅手段又は信号変換手段の起動又は終了を制御できるため、例えば、生体信号のように、定期的な信号を長期間測定する場合に、本発明を適用する効果が大きい。
【００１２】
本発明の生体信号検出装置は、前記デジタル信号を一時的に記憶する記憶手段と、前記デジタル信号を記憶する大容量記憶手段と、を備え、前記記憶手段に前記デジタル信号を所定量記憶した後に、該デジタル信号を一括して前記大容量記憶手段に送信してもよい。こうすれば、デジタル信号を所定量記憶した後に一括して大容量記憶手段に記憶することができるため、逐次大容量記憶手段に記憶する場合と比較して、より消費電力量を低減することができる。
【００１３】
本発明の生体信号検出装置において、前記制御手段は、前記大容量記憶手段がデジタル信号を記憶する際に該大容量記憶手段に電力を供給し、記憶が終了した後に電力の供給を停止してもよい。こうすれば、大容量記憶手段がデジタル信号を記憶する際にのみ大容量記憶手段に電力が供給されることになるため、常時大容量記憶手段に電力が供給されている場合と比較して、より消費電力量を低減することができる。
【００１４】
本発明の生体信号検出装置において、前記制御手段は、中央演算処理装置又はマイクロプロセッサであってもよい。中央演算処理装置又はマイクロプロセッサは消費電力量が大きいため、本発明を適用する効果が大きい。
【００１５】
本発明の生体信号検出装置の制御方法は、
電力を供給する電力供給手段と、生体信号を検出する検出手段と、前記検出手段で検出した生体信号を増幅する増幅手段と、前記検出手段で検出した生体信号をデジタル信号に変換する信号変換手段と、前記増幅手段及び前記信号変換手段の状況に基づいて、動作状態又は待機状態のいずれかの状態を採用する制御手段と、を備えた生体信号検出装置で生体信号を検出する生体信号検出方法であって、
ａ）前記検出手段で生体信号を検出する検出ステップと、
ｂ）前記検出手段で検出した生体信号を前記増幅手段で増幅する増幅ステップと、
ｃ）前記検出手段で検出した生体信号を前記信号変換手段でデジタル信号に変換する信号変換ステップと、
を含み、
前記増幅ステップ及び前記信号変換ステップの状態に基づいて動作状態又は待機状態のいずれかの状態を採用するものである。
【００１６】
この生体信号検出装置の制御方法では、増幅手段及び信号変換手段の制御状況に基づいて動作状態と待機状態とのいずれかの状態を採用することにより、増幅手段及び信号変換手段の制御を行うために必要な電力が消費可能な動作状態と外部からの信号を受信するために必要な電力が消費可能な待機状態とのいずれかが採用される。このように、制御手段の動作にあわせて必要とする電力が供給されるそれぞれの状態を採用することで、常に高電力が供給される状態を採用する場合と比較して、より消費電力量を低減することが可能となる。
【００１７】
本発明の生体信号検出装置の制御方法において、生体信号検出装置の制御方法は上述したいずれかの生体信号検出装置が備えている各種構成を備えていても良いし、また、上述したいずれかの生体信号検出装置の機能を実現するようなステップを追加しても良い。
【００１８】
本発明の制御プログラムは、１又は複数のコンピュータに、生体信号検出装置の制御方法の各ステップを実行させるためのプログラムである。このプログラムは、コンピュータが読み取り可能な記憶媒体（例えば、ハードディスク、ＲＯＭ、ＣＤ、ＤＶＤ、フラッシュメモリなど）に記録されていても良いし、伝送媒体（インターネットや有線／無線ＬＡＮなどの通信網）を介してあるコンピュータから別のコンピュータへ配信されても良いし、その他どのような形で授受されても良い。いずれの場合であっても、このプログラムを１つのコンピュータに実行させるか又は複数のコンピュータに各ステップを分担して実行させれば、上述した制御方法と同様の効果を得ることができる。
【図面の簡単な説明】
【００１９】
【図１】心電計２０の構成の概略を示す説明図である。
【図２】心電計２０の電気的な接続の概略を示す説明図である。
【図３】心電計２０の心電信号検出処理ルーチンの一例を示すフローチャートである。
【図４】計装アンプ起動割り込み処理ルーチンの一例を示すフローチャートである。
【図５】デジタル変換割り込み処理ルーチンの一例を示すフローチャートである。
【図６】心電計２０で生体信号をデジタル信号に変換する際の電流値の変化を示すグラフである。
【図７】常にＣＰＵ５１を動作状態にした場合の電流値の変化を示すグラフである。
【発明を実施するための形態】
【００２０】
ここで、上記簡単に説明した図面に基づいて、本発明を実施するための形態を説明するにあたり、本実施の形態の構成要素と本発明の構成要素との対応関係を明らかにする。本実施の形態の心電計２０が本発明の生体信号検出装置に相当し、ボタン型電池３６が電力供給手段に相当し、センサ部３２が検出手段に相当し、計装アンプ４２が増幅手段に相当し、アナログ−デジタル変換回路４６が信号変換手段に相当し、コントローラ５０が制御手段に相当し、割り込みタイマー４４が報知手段に相当し、ＲＡＭ５３が記憶手段に相当し、メモリーカード３９が大容量記憶手段に相当する。なお、心電計２０の動作を説明することにより本発明の生体信号測定装置の制御方法の一例も明らかにしている。
【００２１】
次に、図１を用いて、本発明の心電計２０の構成を詳しく説明する。ここで、図１は、本発明の一例である心電計２０の構成の概略を示す概略図である。本実施の形態の心電計２０は、本体部３０と、本体部３０と接続ケーブル３４で接続されたセンサ部３２と、外部記憶装置であるメモリーカード３９と、を備えている。
【００２２】
本体部３０は、内部に心電計２０を制御する制御基板４０と、心電計２０に電力を供給するボタン型電池３６とメモリーカード３９を着脱可能なメモリーカードスロット３８とを備え、それぞれ互いに電気的に接続されている。本体部３０に設けられた図示しない電源スイッチが押圧されると、ボタン型電池３６から制御基板４０に電力が供給され、心電信号の検出が可能な状態となる。
【００２３】
センサ部３２は、図１に示すように、本体部３０と接続ケーブル３４を介して接続される公知の心電センサである。センサ部３２で検出された心電信号は、接続ケーブル３４を介して制御基板４０に備えられた計装アンプ４２に送信される（図２参照）。
【００２４】
制御基板４０は、図２に示すように、ＣＰＵ５１を中心とするマイクロプロセッサとして構成されるコントローラ５０と、センサ部３２で検出された心電信号を増幅する計装アンプ４２と、後述する計装アンプ起動割り込み処理ルーチン等の割り込みを決定する割り込みタイマー４４と、計装アンプ４２で増幅された心電信号をデジタル信号に変換するアナログ−デジタル変換回路４６（以下、「ＡＤＣ４６」という。）と、計装アンプ４２で心電信号を増幅する際に用いられるベース位置を決定する際に用いられるアナログ信号を出力するデジタル−アナログ変換回路４８（以下、「ＤＡＣ４８」という。）と、を備えている。この制御基板４０により、センサ部３２で検出された心電信号が増幅され、デジタル信号に変換される。
【００２５】
コントローラ５０は、図２に示すように、ＣＰＵ５１を中心とするマイクロプロセッサとして構成されており、各種プログラム（後述する心電信号検出処理ルーチン等）が記憶されたＲＯＭ５２と、デジタル信号に変換された心電信号を一時的に記憶するＲＡＭ５３と、制御基板４０に設けられた各種回路等と通信を可能とするインタフェース５４（以下、「Ｉ／Ｆ５４」という。）と、を備え、これらはバス５５を介して互いに信号のやりとりが可能なように接続されている。
【００２６】
次に、こうして構成された本実施の形態の心電計２０の動作、特に心電信号検出処理について説明する。図３は、コントローラ５０のＣＰＵ５１により実行される心電信号検出処理ルーチンの一例を示すフローチャートである。この心電信号検出処理ルーチンは、ＲＯＭ５２に記憶され、図示しない電源スイッチにより心電計２０が起動され、ＣＰＵ５１に電力が供給された際に実行される。
【００２７】
図３の心電信号検出処理ルーチンが開始されると、ＣＰＵ５１は、まず、割り込みタイマー４４を起動させ（ステップＳ１１０）、生体信号をデジタル信号に変換した回数を示す変数Ｎに値Ｎを設定し（ステップＳ１２０）、ＣＰＵ５１を待機状態に移行する（ステップＳ１３０）。この割り込みタイマー４４に基づいて、後述する計装アンプ起動割り込み処理ルーチン及びデジタル変換割り込み処理ルーチン（以下、「割り込み処理ルーチン」ともいう。）を実行するタイミングが決定される。また、割り込みタイマー４４を起動させた後にＣＰＵ５１を待機状態に移行することで、ＣＰＵ５１が常に動作状態の場合と比較して、ＣＰＵ５１で消費される電力量を低減することができる。なお、ここで待機状態とは、ＣＰＵ５１が割り込み処理ルーチンの割り込み要求を受信するために必要な量の電力が供給されている状態で、例えば、約３０μＡの電流が流れている状態を意味する。待機状態では、ＣＰＵ５１が積極的に処理を行っていないため、ＣＰＵ５１に供給される電流量が少なければ少ないほど、好ましい。なお、ここで変数Ｎは、任意の定数であり、ＲＡＭ５３の空き容量に応じて、適宜決定される定数である。
【００２８】
ここで、割り込み処理ルーチンについて、詳しく説明する。図４は計装アンプ起動割り込み処理ルーチンの一例を示すフローチャートであり、割り込みタイマー４４により、１６００μ秒毎に繰り返し割り込み要求が行われ、ＣＰＵ５１によって繰り返し実行される。また、図５はデジタル変換割り込み処理ルーチンの一例を示すフローチャートであり、割り込みタイマー４４により、計装アンプ起動割り込み処理ルーチンが呼び出された後、３００μ秒後に実行される。なお、計装アンプ起動割り込み処理ルーチン及びデジタル変換割り込み処理ルーチンはＲＯＭ５２に記憶されている。
【００２９】
図４の計装アンプ起動割り込み処理ルーチンが実行されると、ＣＰＵ５１は動作状態に移行し（ステップＳ３１０）、計装アンプ４２への給電を開始し（ステップＳ３２０）、ＣＰＵ５１を待機状態に移行し（ステップＳ３３０）、計装アンプ起動割り込み処理ルーチンを終了する。計装アンプ４２への給電を開始することにより、センサ部３２で計測された心電信号が計装アンプ４２で増幅可能な状態となる。計装アンプ４２で増幅された心電信号はＡＤＣ４６に送信され、ＡＤＣ４６でデジタル信号に変換されることになる。このように、計装アンプ４２へ給電を開始した後にＣＰＵ５１を待機状態に移行することにより、常にＣＰＵ５１が動作状態である場合と比較して、より電力消費量を低減することができる。また、計装アンプ４２で心電信号が増幅される際、ＣＰＵ５１は待機状態に移行しているため、ＣＰＵ５１が動作状態である場合と比較して、心電信号が増幅される際にＣＰＵ５１の影響によって発生するノイズを低減することができる。
【００３０】
次に、図５のデジタル信号変換割り込み処理ルーチンについて、詳しく説明する。図５のデジタル信号変換割り込み処理ルーチンが実行されると、ＣＰＵ５１は動作状態に移行し（ステップＳ４１０）、ＡＤＣ４６及びＤＡＣ４８への給電を開始し（ステップＳ４２０）、ＣＰＵ５１を待機状態に移行する（ステップＳ４３０）。このように、ＡＤＣ４６及びＤＡＣ４８へ給電を開始した後にＣＰＵ５１を待機状態に移行することにより、常にＣＰＵ５１が動作状態である場合と比較して、より電力消費量を低減することができる。
【００３１】
ＡＤＣ４６への給電が開始された後に、計装アンプ４２で増幅された心電信号がＡＤＣ４６に送信され、ＡＤＣ４６でアナログの心電信号がデジタル信号に変換され、変換が終了した際には、ＡＤＣ４６から変換終了信号が出力される。なお、アナログ信号からデジタル信号への変換の間、ＣＰＵ５１は待機状態を維持している。
【００３２】
ＡＤＣ４６でアナログの心電信号からデジタル信号への変換が終了すると、ＡＤＣ４６から変換終了信号が出力される。ＣＰＵ５１は、この変換終了信号の受信によりデジタル信号への変換が終了したか否かを判定し（ステップＳ４４０）、変換処理が終了したと判定するまでは、ＣＰＵ５１は待機状態が維持される。こうすることにより、ＡＤＣ４６でデジタル信号へ変換している間におけるＣＰＵ５１の電力消費量を低減することができる。言い換えると、ＣＰＵ５１が常に動作状態である場合と比較して、より電力消費量を低減することができる。
【００３３】
ステップＳ４４０で変換処理が終了したとＣＰＵ５１が判定した場合には、ＣＰＵ５１は動作状態に移行し（ステップＳ４５０）、ＤＡＣ４８から出力されたデジタル信号をＲＡＭ５３に記憶し（ステップＳ４６０）、計装アンプ４２，ＡＤＣ４６及びＤＡＣ４８を停止状態とすることで給電を停止（ステップＳ４７０）する。続いて、変数Ｎから値１を減算して（ステップＳ４８０）、ＣＰＵ５１を待機状態に移行する（ステップＳ４９０）。こうすることにより、計装アンプ４２、ＡＤＣ４６及びＤＡＣ４８に対して給電を開始及び停止する際にのみＣＰＵ５１を動作状態とし、計装アンプ４２、ＡＤＣ４６及びＤＡＣ４８の動作中であって、ＣＰＵ５１が動作していない際にはＣＰＵ５１を待機状態とすることにより、常にＣＰＵ５１が動作状態である場合と比較して、より電力消費量を低減することができる。
【００３４】
さて、図３のフローチャートに戻り、デジタル変換割り込み処理がＮ回実行され、ステップＳ４８０でＮが値ゼロとなった場合には、ＣＰＵ５１は、Ｎ回実行が完了したと判定し（ステップＳ１４０）、ＣＰＵ５１を動作状態に移行する（ステップＳ１５０）。続いて、予めメモリーカードスロット３８に挿入されたメモリーカード３９に給電を開始し（ステップＳ１６０）、ＲＡＭ５３にＮ回分記憶されたデジタル信号をメモリーカード３９に記憶し（ステップＳ１７０）、メモリーカード３９への給電を停止する（ステップＳ１８０）。このように、Ｎ回分まとめてデジタル信号をメモリーカード３９に記憶することにより、毎回メモリーカード３９にデジタル信号を記憶する場合と比較して、より電力消費量を低減することができる。また、デジタル信号を記憶する際にのみメモリーカード３９に給電することにより、常にメモリーカード３９に給電する場合と比較して、より電力消費量を低減することができる。
【００３５】
次に、変数Ｎに値Ｎを設定し（ステップＳ１９０）、ＣＰＵ５１を待機状態に移行し（ステップＳ２００）、心電計２０の図示しない電源ボタンが押圧されているか否かを判定し（ステップＳ２１０）、電源ボタンが押圧されている場合には、心電計２０の電源がＯＦＦであると判定し、本ルーチンを終了する。一方、ステップＳ２１０で電源がＯＦＦになっていないと判定した場合には、ステップＳ１４０に戻り、心電信号の検出を継続する。
【００３６】
上述した割り込み処理ルーチンで心電計２０を制御し、心電信号を１回分記憶した際の電流量の移り変わりを示すグラフを図６に示す。図６は、心電計２０で心電信号を一回分記憶した際の電流量の移り変わりを示すグラフであり、縦軸は電流量（μＡ）を横軸は時間（μ秒）をそれぞれ示す。図６のグラフ中、時間０μ秒の時に計装アンプ割り込み処理が実行され、時間３００μ秒の時にデジタル信号変換割り込み処理が開始されている。この結果、時間０μ秒付近に現れているピークが計装アンプ４２の起動に伴う電力消費を示すピークであり、３００μ秒付近に現れているピークがＤＡＣ４８でデジタル信号に変換を行うことに伴う電力消費を示すピークである。また、９８０μ秒付近以後は、ＣＰＵ５１が待機状態であることを示している。このとき、１６００μ秒間の電流量を平均すると、約２００μＡとなる。
【００３７】
次に、比較例として、常にＣＰＵ５１を動作状態とした以外は同様の条件で電流量の移り変わりを示すグラフを図７に示す。このグラフから明らかなように、ＣＰＵ５１を常に動作状態とした場合には、１６００μＡの電流量が流れ続ける。このことから、本発明を適用することで、１６００μＡの電流量を平均２００μＡに低減することができ、この低減率は約８７．５％と、非常に高い省電力効果が得られることは明らかである。
【００３８】
以上詳述した本実施の形態の心電計２０によれば、計装アンプ４２及びＡＤＣ４６の制御状態に基づいてＣＰＵ５１を動作状態と待機状態とに移行することにより、計装アンプ４２及びＡＤＣ４６の給電制御のためにＣＰＵ５１に電力が必要な際にＣＰＵ５１に電力が十分に供給される動作状態とし、ＣＰＵ５１が電力を必要としない際にはＣＰＵ５１を待機状態となる。このように、必要なときのみＣＰＵ５１に十分な電力が供給されることになるため、常にＣＰＵ５１に電力が供給される場合と比較して、より電力消費量を低減させることができる。
【００３９】
また、計装アンプ４２及びＡＤＣ４６に給電を開始又は終了する際にＣＰＵ５１を動作状態とし、計装アンプ４２及びＡＤＣ４６に給電が開始された後にＣＰＵ５１を待機状態とすることにより、計装アンプ４２及びＡＤＣ４６が作動中であってＣＰＵ５１が作動しない際にＣＰＵ５１に供給される電力を最小限にすることになるため、常にＣＰＵ５１に電力が供給される場合と比較して、より電力消費量を低減させることができる。
【００４０】
更に、ＣＰＵ５１は、割り込みタイマー４４により、周期的に割り込み信号を受信し、この割り込み信号に基づいてステップＳ３１０及びステップＳ４１０でＣＰＵ５１を動作状態とし、ステップＳ３２０及びステップＳ４２０で計装アンプ４２又はＡＤＣ４６を起動して給電する。
【００４１】
更にまた、ステップＳ４６０でデジタル信号を一時的にＲＡＭ５３に記憶し、ステップＳ１７０でＮ回分のデジタル信号を一括してメモリーカード３９に記憶することにより、ＡＤＣ４６で変換したデジタル信号を毎回メモリーカード３９に記憶する場合と比較して、より電力消費量を低減させることができる。
【００４２】
そして、ステップＳ１６０でメモリーカード３９にデジタル信号を記憶する際に給電し、ステップＳ１８０でメモリーカード３９にデジタル信号を記憶した後に給電を停止させることにより、常にメモリーカード３９にデジタル信号が記憶されている場合と比較して、より電力消費量を低減させることができる。
【００４３】
なお、本発明は上述した実施形態に何ら限定されることはなく、本発明の技術的範囲に属する限り種々の態様で実施し得ることはいうまでもない。
【００４４】
例えば、上述した実施の形態では、割り込みタイマーによって割り込み処理ルーチンを１６００μ秒毎に実行するものとしたが、割り込み処理ルーチンを実行する間隔は１６００μ秒に限定されるものではなく、例えば、１０００μ秒〜１０ミリ秒であってもよい。割り込み処理ルーチンを実行する間隔が短ければ短いほど、心電信号の微少時間毎に測定可能であり、間隔が長ければ長いほどＣＰＵ５１の待機状態の時間が増加するため、電力消費量を低減することができる。このため、心電信号の計測目的に応じて、適宜決定することができる。いずれの場合であっても、上述した実施の形態と同様の効果が得られる。
【００４５】
上述した実施の形態では、デジタル変換割り込み処理が開始するタイミングが計装アンプ起動割り込み処理が開始するタイミングから３００μ秒遅れるものとしたが、デジタル変換割り込み処理が開始するタイミングはこのタイミングに限定されるものではなく、使用する計装アンプの性能に応じて、所望の待機時間を適宜定めることができる。一般に、計装アンプを起動してから、安定して信号の増幅を開始できるようになるまでには所定の時間が必要となるため、デジタル変換割り込み処理が開始されるタイミングは、計装アンプの性能に応じた時間以上に遅く開始するものであれば良い。
【００４６】
上述した実施の形態では、心電信号を検出する心電計２０の消費電力量を低減するものとしたが、心電信号の検出に限定されるものではなく、血圧や脈拍、体温等を検出してもよい。いずれの場合であっても、上述した実施の形態と同様の効果が得られる。
【産業上の利用可能性】
【００４７】
上述した実施の形態で示すように、電子機器の省電力制御分野、特に省電力化された生体信号検出装置として利用することができる。
【符号の説明】
【００４８】
２０…心電計、３０…本体部、３２…センサ部、３４…接続ケーブル、３６…ボタン型電池、３８…メモリーカードスロット、３９…メモリーカード、４０…制御基板、４２…計装アンプ、４４…割り込みタイマー、４６…アナログ−デジタル変換回路、４８…デジタル−アナログ変換回路、５０…コントローラ、５１…ＣＰＵ、５２…ＲＯＭ、５３…ＲＡＭ、５４…インタフェース、５５…バス。
【技術分野】
【０００１】
本発明は、生体信号検出装置、その制御方法及びプログラムに関する。
【背景技術】
【０００２】
従来、携帯可能な種々の生体信号検出装置が知られている。これらの生体信号検出装置では、電源として電気容量が決して大きくない電池が使用されるため、長期間使用するためには、限られた電力を効率よく利用する省電力化対策が必要となる。この問題に対し、様々な省電力化対策が考えられるが、例えば、特許文献１では、受信開始時に低消費電力で同期をとると共に、短時間で同期をとることができ、データの送受信の際に省電力化対策が可能な生体情報測定システムが記載されている。
【先行技術文献】
【特許文献】
【０００３】
【特許文献１】特開２００８−３０２０００号公報
【発明の概要】
【発明が解決しようとする課題】
【０００４】
この生体情報測定システムは、データの送受信の際における省電力化対策としては有効な方法であるが、常時稼働している制御手段（例えば、マイクロプロセッサ等）で消費される電力消費量については、何ら低減されるものではない。また、制御手段は常時稼働しているために電力消費量も大きく、生体情報を長時間測定するために、この制御手段の電力消費量を低減する方法が熱望されている。
【０００５】
このような要望は特に医療業界で大きく、例えば、長期間継続的に心電信号を測定可能な検出装置が強く望まれている。なぜなら、心電信号の異常は日常的な様々な要因で表れることがあり、短期間の測定では心電信号の異常を検出できない場合があるためである。しかしながら、現在の生体情報測定システムでは、日常生活を送りながら、長期間（例えば、１ヶ月間）連続して測定することができないという問題点がある。これは、小型の電力供給源を用いた場合には、長期間測定する為に必要な十分な電力を供給することができないためである。
【０００６】
本発明は、このような課題に鑑みなされたものであり、生体信号測定装置の消費電力量を低減することで、小型の電力供給源を用いて長時間測定可能な生体信号検出装置、その制御方法及びそのプログラムを提供することを主目的とする。
【課題を解決するための手段】
【０００７】
本発明は、上述の目的の少なくとも一つを達成するために以下の手段を採った。
【０００８】
本発明の生体信号検出装置は、
電力を供給する電力供給手段と、
前記生体に関する情報を含む生体信号を検出する生体信号検出装置であって、
前記生体信号を検出する検出手段と、
前記検出手段で検出した生体信号を増幅する増幅手段と、
前記検出手段で検出した生体信号をデジタル信号に変換する信号変換手段と、
前記増幅手段及び前記信号変換手段の起動及び終了を制御し、該増幅手段及び該信号変換手段の制御状況に基づいて、動作状態又は待機状態のいずれかの状態を採用する制御手段と、
を備えている。
【０００９】
この生体信号検出装置は、増幅手段及び信号変換手段の制御状況に基づいて動作状態と待機状態とのいずれかの状態を採用することにより、増幅手段及び信号変換手段の制御を行うために必要な電力が消費可能な動作状態と外部からの信号を受信するために必要な電力が消費可能な待機状態とのいずれかが採用される。このように、制御手段の動作にあわせて必要とする電力が供給されるそれぞれの状態を採用することで、常に高電力が供給される動作状態を採用する場合と比較して、より消費電力量を低減することが可能となる。なお、ここで待機状態とは、動作状態よりも供給される電力量が少ない状態を意味する。
【００１０】
本発明の生体信号検出装置において、前記制御手段は、前記増幅手段及び前記信号変換手段の起動及び終了を制御し、該増幅手段又は該変換手段を起動又は終了する際に動作状態を採用し、該増幅手段又は該変換手段の動作中又は停止中に待機状態を採用してもよい。こうすれば、増幅手段又は変換手段を起動させるために制御手段の制御が必要とされる際に動作状態を採用し、増幅手段又は変換手段を起動させた後であって制御手段による制御が必要とされない際に待機状態を採用することができるため、常に動作状態である場合と比較して、より消費電力量を低減することが可能となる。
【００１１】
本発明の生体信号検出装置は、前記制御手段に所定の周期を報知する報知信号を発信する報知手段と、を備え、前記制御手段は、前記報知手段から発信された報知信号を受信した際に、前記動作状態を採用し、前記増幅手段又は前記信号変換手段の起動又は終了を制御してもよい。こうすれば、報知手段から発信された報知信号に従って周期的に動作状態を採用し、増幅手段又は信号変換手段の起動又は終了を制御できるため、例えば、生体信号のように、定期的な信号を長期間測定する場合に、本発明を適用する効果が大きい。
【００１２】
本発明の生体信号検出装置は、前記デジタル信号を一時的に記憶する記憶手段と、前記デジタル信号を記憶する大容量記憶手段と、を備え、前記記憶手段に前記デジタル信号を所定量記憶した後に、該デジタル信号を一括して前記大容量記憶手段に送信してもよい。こうすれば、デジタル信号を所定量記憶した後に一括して大容量記憶手段に記憶することができるため、逐次大容量記憶手段に記憶する場合と比較して、より消費電力量を低減することができる。
【００１３】
本発明の生体信号検出装置において、前記制御手段は、前記大容量記憶手段がデジタル信号を記憶する際に該大容量記憶手段に電力を供給し、記憶が終了した後に電力の供給を停止してもよい。こうすれば、大容量記憶手段がデジタル信号を記憶する際にのみ大容量記憶手段に電力が供給されることになるため、常時大容量記憶手段に電力が供給されている場合と比較して、より消費電力量を低減することができる。
【００１４】
本発明の生体信号検出装置において、前記制御手段は、中央演算処理装置又はマイクロプロセッサであってもよい。中央演算処理装置又はマイクロプロセッサは消費電力量が大きいため、本発明を適用する効果が大きい。
【００１５】
本発明の生体信号検出装置の制御方法は、
電力を供給する電力供給手段と、生体信号を検出する検出手段と、前記検出手段で検出した生体信号を増幅する増幅手段と、前記検出手段で検出した生体信号をデジタル信号に変換する信号変換手段と、前記増幅手段及び前記信号変換手段の状況に基づいて、動作状態又は待機状態のいずれかの状態を採用する制御手段と、を備えた生体信号検出装置で生体信号を検出する生体信号検出方法であって、
ａ）前記検出手段で生体信号を検出する検出ステップと、
ｂ）前記検出手段で検出した生体信号を前記増幅手段で増幅する増幅ステップと、
ｃ）前記検出手段で検出した生体信号を前記信号変換手段でデジタル信号に変換する信号変換ステップと、
を含み、
前記増幅ステップ及び前記信号変換ステップの状態に基づいて動作状態又は待機状態のいずれかの状態を採用するものである。
【００１６】
この生体信号検出装置の制御方法では、増幅手段及び信号変換手段の制御状況に基づいて動作状態と待機状態とのいずれかの状態を採用することにより、増幅手段及び信号変換手段の制御を行うために必要な電力が消費可能な動作状態と外部からの信号を受信するために必要な電力が消費可能な待機状態とのいずれかが採用される。このように、制御手段の動作にあわせて必要とする電力が供給されるそれぞれの状態を採用することで、常に高電力が供給される状態を採用する場合と比較して、より消費電力量を低減することが可能となる。
【００１７】
本発明の生体信号検出装置の制御方法において、生体信号検出装置の制御方法は上述したいずれかの生体信号検出装置が備えている各種構成を備えていても良いし、また、上述したいずれかの生体信号検出装置の機能を実現するようなステップを追加しても良い。
【００１８】
本発明の制御プログラムは、１又は複数のコンピュータに、生体信号検出装置の制御方法の各ステップを実行させるためのプログラムである。このプログラムは、コンピュータが読み取り可能な記憶媒体（例えば、ハードディスク、ＲＯＭ、ＣＤ、ＤＶＤ、フラッシュメモリなど）に記録されていても良いし、伝送媒体（インターネットや有線／無線ＬＡＮなどの通信網）を介してあるコンピュータから別のコンピュータへ配信されても良いし、その他どのような形で授受されても良い。いずれの場合であっても、このプログラムを１つのコンピュータに実行させるか又は複数のコンピュータに各ステップを分担して実行させれば、上述した制御方法と同様の効果を得ることができる。
【図面の簡単な説明】
【００１９】
【図１】心電計２０の構成の概略を示す説明図である。
【図２】心電計２０の電気的な接続の概略を示す説明図である。
【図３】心電計２０の心電信号検出処理ルーチンの一例を示すフローチャートである。
【図４】計装アンプ起動割り込み処理ルーチンの一例を示すフローチャートである。
【図５】デジタル変換割り込み処理ルーチンの一例を示すフローチャートである。
【図６】心電計２０で生体信号をデジタル信号に変換する際の電流値の変化を示すグラフである。
【図７】常にＣＰＵ５１を動作状態にした場合の電流値の変化を示すグラフである。
【発明を実施するための形態】
【００２０】
ここで、上記簡単に説明した図面に基づいて、本発明を実施するための形態を説明するにあたり、本実施の形態の構成要素と本発明の構成要素との対応関係を明らかにする。本実施の形態の心電計２０が本発明の生体信号検出装置に相当し、ボタン型電池３６が電力供給手段に相当し、センサ部３２が検出手段に相当し、計装アンプ４２が増幅手段に相当し、アナログ−デジタル変換回路４６が信号変換手段に相当し、コントローラ５０が制御手段に相当し、割り込みタイマー４４が報知手段に相当し、ＲＡＭ５３が記憶手段に相当し、メモリーカード３９が大容量記憶手段に相当する。なお、心電計２０の動作を説明することにより本発明の生体信号測定装置の制御方法の一例も明らかにしている。
【００２１】
次に、図１を用いて、本発明の心電計２０の構成を詳しく説明する。ここで、図１は、本発明の一例である心電計２０の構成の概略を示す概略図である。本実施の形態の心電計２０は、本体部３０と、本体部３０と接続ケーブル３４で接続されたセンサ部３２と、外部記憶装置であるメモリーカード３９と、を備えている。
【００２２】
本体部３０は、内部に心電計２０を制御する制御基板４０と、心電計２０に電力を供給するボタン型電池３６とメモリーカード３９を着脱可能なメモリーカードスロット３８とを備え、それぞれ互いに電気的に接続されている。本体部３０に設けられた図示しない電源スイッチが押圧されると、ボタン型電池３６から制御基板４０に電力が供給され、心電信号の検出が可能な状態となる。
【００２３】
センサ部３２は、図１に示すように、本体部３０と接続ケーブル３４を介して接続される公知の心電センサである。センサ部３２で検出された心電信号は、接続ケーブル３４を介して制御基板４０に備えられた計装アンプ４２に送信される（図２参照）。
【００２４】
制御基板４０は、図２に示すように、ＣＰＵ５１を中心とするマイクロプロセッサとして構成されるコントローラ５０と、センサ部３２で検出された心電信号を増幅する計装アンプ４２と、後述する計装アンプ起動割り込み処理ルーチン等の割り込みを決定する割り込みタイマー４４と、計装アンプ４２で増幅された心電信号をデジタル信号に変換するアナログ−デジタル変換回路４６（以下、「ＡＤＣ４６」という。）と、計装アンプ４２で心電信号を増幅する際に用いられるベース位置を決定する際に用いられるアナログ信号を出力するデジタル−アナログ変換回路４８（以下、「ＤＡＣ４８」という。）と、を備えている。この制御基板４０により、センサ部３２で検出された心電信号が増幅され、デジタル信号に変換される。
【００２５】
コントローラ５０は、図２に示すように、ＣＰＵ５１を中心とするマイクロプロセッサとして構成されており、各種プログラム（後述する心電信号検出処理ルーチン等）が記憶されたＲＯＭ５２と、デジタル信号に変換された心電信号を一時的に記憶するＲＡＭ５３と、制御基板４０に設けられた各種回路等と通信を可能とするインタフェース５４（以下、「Ｉ／Ｆ５４」という。）と、を備え、これらはバス５５を介して互いに信号のやりとりが可能なように接続されている。
【００２６】
次に、こうして構成された本実施の形態の心電計２０の動作、特に心電信号検出処理について説明する。図３は、コントローラ５０のＣＰＵ５１により実行される心電信号検出処理ルーチンの一例を示すフローチャートである。この心電信号検出処理ルーチンは、ＲＯＭ５２に記憶され、図示しない電源スイッチにより心電計２０が起動され、ＣＰＵ５１に電力が供給された際に実行される。
【００２７】
図３の心電信号検出処理ルーチンが開始されると、ＣＰＵ５１は、まず、割り込みタイマー４４を起動させ（ステップＳ１１０）、生体信号をデジタル信号に変換した回数を示す変数Ｎに値Ｎを設定し（ステップＳ１２０）、ＣＰＵ５１を待機状態に移行する（ステップＳ１３０）。この割り込みタイマー４４に基づいて、後述する計装アンプ起動割り込み処理ルーチン及びデジタル変換割り込み処理ルーチン（以下、「割り込み処理ルーチン」ともいう。）を実行するタイミングが決定される。また、割り込みタイマー４４を起動させた後にＣＰＵ５１を待機状態に移行することで、ＣＰＵ５１が常に動作状態の場合と比較して、ＣＰＵ５１で消費される電力量を低減することができる。なお、ここで待機状態とは、ＣＰＵ５１が割り込み処理ルーチンの割り込み要求を受信するために必要な量の電力が供給されている状態で、例えば、約３０μＡの電流が流れている状態を意味する。待機状態では、ＣＰＵ５１が積極的に処理を行っていないため、ＣＰＵ５１に供給される電流量が少なければ少ないほど、好ましい。なお、ここで変数Ｎは、任意の定数であり、ＲＡＭ５３の空き容量に応じて、適宜決定される定数である。
【００２８】
ここで、割り込み処理ルーチンについて、詳しく説明する。図４は計装アンプ起動割り込み処理ルーチンの一例を示すフローチャートであり、割り込みタイマー４４により、１６００μ秒毎に繰り返し割り込み要求が行われ、ＣＰＵ５１によって繰り返し実行される。また、図５はデジタル変換割り込み処理ルーチンの一例を示すフローチャートであり、割り込みタイマー４４により、計装アンプ起動割り込み処理ルーチンが呼び出された後、３００μ秒後に実行される。なお、計装アンプ起動割り込み処理ルーチン及びデジタル変換割り込み処理ルーチンはＲＯＭ５２に記憶されている。
【００２９】
図４の計装アンプ起動割り込み処理ルーチンが実行されると、ＣＰＵ５１は動作状態に移行し（ステップＳ３１０）、計装アンプ４２への給電を開始し（ステップＳ３２０）、ＣＰＵ５１を待機状態に移行し（ステップＳ３３０）、計装アンプ起動割り込み処理ルーチンを終了する。計装アンプ４２への給電を開始することにより、センサ部３２で計測された心電信号が計装アンプ４２で増幅可能な状態となる。計装アンプ４２で増幅された心電信号はＡＤＣ４６に送信され、ＡＤＣ４６でデジタル信号に変換されることになる。このように、計装アンプ４２へ給電を開始した後にＣＰＵ５１を待機状態に移行することにより、常にＣＰＵ５１が動作状態である場合と比較して、より電力消費量を低減することができる。また、計装アンプ４２で心電信号が増幅される際、ＣＰＵ５１は待機状態に移行しているため、ＣＰＵ５１が動作状態である場合と比較して、心電信号が増幅される際にＣＰＵ５１の影響によって発生するノイズを低減することができる。
【００３０】
次に、図５のデジタル信号変換割り込み処理ルーチンについて、詳しく説明する。図５のデジタル信号変換割り込み処理ルーチンが実行されると、ＣＰＵ５１は動作状態に移行し（ステップＳ４１０）、ＡＤＣ４６及びＤＡＣ４８への給電を開始し（ステップＳ４２０）、ＣＰＵ５１を待機状態に移行する（ステップＳ４３０）。このように、ＡＤＣ４６及びＤＡＣ４８へ給電を開始した後にＣＰＵ５１を待機状態に移行することにより、常にＣＰＵ５１が動作状態である場合と比較して、より電力消費量を低減することができる。
【００３１】
ＡＤＣ４６への給電が開始された後に、計装アンプ４２で増幅された心電信号がＡＤＣ４６に送信され、ＡＤＣ４６でアナログの心電信号がデジタル信号に変換され、変換が終了した際には、ＡＤＣ４６から変換終了信号が出力される。なお、アナログ信号からデジタル信号への変換の間、ＣＰＵ５１は待機状態を維持している。
【００３２】
ＡＤＣ４６でアナログの心電信号からデジタル信号への変換が終了すると、ＡＤＣ４６から変換終了信号が出力される。ＣＰＵ５１は、この変換終了信号の受信によりデジタル信号への変換が終了したか否かを判定し（ステップＳ４４０）、変換処理が終了したと判定するまでは、ＣＰＵ５１は待機状態が維持される。こうすることにより、ＡＤＣ４６でデジタル信号へ変換している間におけるＣＰＵ５１の電力消費量を低減することができる。言い換えると、ＣＰＵ５１が常に動作状態である場合と比較して、より電力消費量を低減することができる。
【００３３】
ステップＳ４４０で変換処理が終了したとＣＰＵ５１が判定した場合には、ＣＰＵ５１は動作状態に移行し（ステップＳ４５０）、ＤＡＣ４８から出力されたデジタル信号をＲＡＭ５３に記憶し（ステップＳ４６０）、計装アンプ４２，ＡＤＣ４６及びＤＡＣ４８を停止状態とすることで給電を停止（ステップＳ４７０）する。続いて、変数Ｎから値１を減算して（ステップＳ４８０）、ＣＰＵ５１を待機状態に移行する（ステップＳ４９０）。こうすることにより、計装アンプ４２、ＡＤＣ４６及びＤＡＣ４８に対して給電を開始及び停止する際にのみＣＰＵ５１を動作状態とし、計装アンプ４２、ＡＤＣ４６及びＤＡＣ４８の動作中であって、ＣＰＵ５１が動作していない際にはＣＰＵ５１を待機状態とすることにより、常にＣＰＵ５１が動作状態である場合と比較して、より電力消費量を低減することができる。
【００３４】
さて、図３のフローチャートに戻り、デジタル変換割り込み処理がＮ回実行され、ステップＳ４８０でＮが値ゼロとなった場合には、ＣＰＵ５１は、Ｎ回実行が完了したと判定し（ステップＳ１４０）、ＣＰＵ５１を動作状態に移行する（ステップＳ１５０）。続いて、予めメモリーカードスロット３８に挿入されたメモリーカード３９に給電を開始し（ステップＳ１６０）、ＲＡＭ５３にＮ回分記憶されたデジタル信号をメモリーカード３９に記憶し（ステップＳ１７０）、メモリーカード３９への給電を停止する（ステップＳ１８０）。このように、Ｎ回分まとめてデジタル信号をメモリーカード３９に記憶することにより、毎回メモリーカード３９にデジタル信号を記憶する場合と比較して、より電力消費量を低減することができる。また、デジタル信号を記憶する際にのみメモリーカード３９に給電することにより、常にメモリーカード３９に給電する場合と比較して、より電力消費量を低減することができる。
【００３５】
次に、変数Ｎに値Ｎを設定し（ステップＳ１９０）、ＣＰＵ５１を待機状態に移行し（ステップＳ２００）、心電計２０の図示しない電源ボタンが押圧されているか否かを判定し（ステップＳ２１０）、電源ボタンが押圧されている場合には、心電計２０の電源がＯＦＦであると判定し、本ルーチンを終了する。一方、ステップＳ２１０で電源がＯＦＦになっていないと判定した場合には、ステップＳ１４０に戻り、心電信号の検出を継続する。
【００３６】
上述した割り込み処理ルーチンで心電計２０を制御し、心電信号を１回分記憶した際の電流量の移り変わりを示すグラフを図６に示す。図６は、心電計２０で心電信号を一回分記憶した際の電流量の移り変わりを示すグラフであり、縦軸は電流量（μＡ）を横軸は時間（μ秒）をそれぞれ示す。図６のグラフ中、時間０μ秒の時に計装アンプ割り込み処理が実行され、時間３００μ秒の時にデジタル信号変換割り込み処理が開始されている。この結果、時間０μ秒付近に現れているピークが計装アンプ４２の起動に伴う電力消費を示すピークであり、３００μ秒付近に現れているピークがＤＡＣ４８でデジタル信号に変換を行うことに伴う電力消費を示すピークである。また、９８０μ秒付近以後は、ＣＰＵ５１が待機状態であることを示している。このとき、１６００μ秒間の電流量を平均すると、約２００μＡとなる。
【００３７】
次に、比較例として、常にＣＰＵ５１を動作状態とした以外は同様の条件で電流量の移り変わりを示すグラフを図７に示す。このグラフから明らかなように、ＣＰＵ５１を常に動作状態とした場合には、１６００μＡの電流量が流れ続ける。このことから、本発明を適用することで、１６００μＡの電流量を平均２００μＡに低減することができ、この低減率は約８７．５％と、非常に高い省電力効果が得られることは明らかである。
【００３８】
以上詳述した本実施の形態の心電計２０によれば、計装アンプ４２及びＡＤＣ４６の制御状態に基づいてＣＰＵ５１を動作状態と待機状態とに移行することにより、計装アンプ４２及びＡＤＣ４６の給電制御のためにＣＰＵ５１に電力が必要な際にＣＰＵ５１に電力が十分に供給される動作状態とし、ＣＰＵ５１が電力を必要としない際にはＣＰＵ５１を待機状態となる。このように、必要なときのみＣＰＵ５１に十分な電力が供給されることになるため、常にＣＰＵ５１に電力が供給される場合と比較して、より電力消費量を低減させることができる。
【００３９】
また、計装アンプ４２及びＡＤＣ４６に給電を開始又は終了する際にＣＰＵ５１を動作状態とし、計装アンプ４２及びＡＤＣ４６に給電が開始された後にＣＰＵ５１を待機状態とすることにより、計装アンプ４２及びＡＤＣ４６が作動中であってＣＰＵ５１が作動しない際にＣＰＵ５１に供給される電力を最小限にすることになるため、常にＣＰＵ５１に電力が供給される場合と比較して、より電力消費量を低減させることができる。
【００４０】
更に、ＣＰＵ５１は、割り込みタイマー４４により、周期的に割り込み信号を受信し、この割り込み信号に基づいてステップＳ３１０及びステップＳ４１０でＣＰＵ５１を動作状態とし、ステップＳ３２０及びステップＳ４２０で計装アンプ４２又はＡＤＣ４６を起動して給電する。
【００４１】
更にまた、ステップＳ４６０でデジタル信号を一時的にＲＡＭ５３に記憶し、ステップＳ１７０でＮ回分のデジタル信号を一括してメモリーカード３９に記憶することにより、ＡＤＣ４６で変換したデジタル信号を毎回メモリーカード３９に記憶する場合と比較して、より電力消費量を低減させることができる。
【００４２】
そして、ステップＳ１６０でメモリーカード３９にデジタル信号を記憶する際に給電し、ステップＳ１８０でメモリーカード３９にデジタル信号を記憶した後に給電を停止させることにより、常にメモリーカード３９にデジタル信号が記憶されている場合と比較して、より電力消費量を低減させることができる。
【００４３】
なお、本発明は上述した実施形態に何ら限定されることはなく、本発明の技術的範囲に属する限り種々の態様で実施し得ることはいうまでもない。
【００４４】
例えば、上述した実施の形態では、割り込みタイマーによって割り込み処理ルーチンを１６００μ秒毎に実行するものとしたが、割り込み処理ルーチンを実行する間隔は１６００μ秒に限定されるものではなく、例えば、１０００μ秒〜１０ミリ秒であってもよい。割り込み処理ルーチンを実行する間隔が短ければ短いほど、心電信号の微少時間毎に測定可能であり、間隔が長ければ長いほどＣＰＵ５１の待機状態の時間が増加するため、電力消費量を低減することができる。このため、心電信号の計測目的に応じて、適宜決定することができる。いずれの場合であっても、上述した実施の形態と同様の効果が得られる。
【００４５】
上述した実施の形態では、デジタル変換割り込み処理が開始するタイミングが計装アンプ起動割り込み処理が開始するタイミングから３００μ秒遅れるものとしたが、デジタル変換割り込み処理が開始するタイミングはこのタイミングに限定されるものではなく、使用する計装アンプの性能に応じて、所望の待機時間を適宜定めることができる。一般に、計装アンプを起動してから、安定して信号の増幅を開始できるようになるまでには所定の時間が必要となるため、デジタル変換割り込み処理が開始されるタイミングは、計装アンプの性能に応じた時間以上に遅く開始するものであれば良い。
【００４６】
上述した実施の形態では、心電信号を検出する心電計２０の消費電力量を低減するものとしたが、心電信号の検出に限定されるものではなく、血圧や脈拍、体温等を検出してもよい。いずれの場合であっても、上述した実施の形態と同様の効果が得られる。
【産業上の利用可能性】
【００４７】
上述した実施の形態で示すように、電子機器の省電力制御分野、特に省電力化された生体信号検出装置として利用することができる。
【符号の説明】
【００４８】
２０…心電計、３０…本体部、３２…センサ部、３４…接続ケーブル、３６…ボタン型電池、３８…メモリーカードスロット、３９…メモリーカード、４０…制御基板、４２…計装アンプ、４４…割り込みタイマー、４６…アナログ−デジタル変換回路、４８…デジタル−アナログ変換回路、５０…コントローラ、５１…ＣＰＵ、５２…ＲＯＭ、５３…ＲＡＭ、５４…インタフェース、５５…バス。
【特許請求の範囲】
【請求項１】
生体に関する情報を含む生体信号を検出する生体信号検出装置であって、
電力を供給する電力供給手段と、
前記生体信号を検出する検出手段と、
前記検出手段で検出した生体信号を増幅する増幅手段と、
前記検出手段で検出した生体信号をデジタル信号に変換する信号変換手段と、
前記増幅手段及び前記信号変換手段の起動及び終了を制御し、該増幅手段及び該信号変換手段の制御状況に基づいて、動作状態又は待機状態のいずれかの状態を採用する制御手段と、
を備えた、
生体信号検出装置。
【請求項２】
前記制御手段は、前記増幅手段及び前記信号変換手段の起動及び終了を制御し、該増幅手段又は該変換手段を起動又は終了する際に動作状態を採用し、該増幅手段又は該変換手段の動作中又は停止中に待機状態を採用する、
請求項１に記載の生体信号検出装置。
【請求項３】
請求項１又は２に記載の生体信号検出装置であって、
前記制御手段に所定の周期を報知する報知信号を発信する報知手段と、
を備え、
前記制御手段は、前記報知手段から発信された報知信号を受信した際に、前記動作状態を採用し、前記増幅手段又は前記信号変換手段の起動又は終了を制御する、
生体信号検出装置。
【請求項４】
請求項１〜３のいずれか１項に記載の生体信号検出装置であって、
前記デジタル信号を一時的に記憶する記憶手段と、
前記デジタル信号を記憶する大容量記憶手段と、
を備え、
前記記憶手段に前記デジタル信号を所定量記憶した後に、該デジタル信号を一括して前記大容量記憶手段に送信する、
生体信号検出装置。
【請求項５】
前記制御手段は、前記大容量記憶手段がデジタル信号を記憶する際に該大容量記憶手段に電力を供給し、記憶が終了した後に電力の供給を停止する、
請求項４に記載の生体信号検出装置。
【請求項６】
前記制御手段は、中央演算処理装置又はマイクロプロセッサである、
請求項１〜５のいずれか１項に記載の生体信号検出装置。
【請求項７】
電力を供給する電力供給手段と、生体信号を検出する検出手段と、前記検出手段で検出した生体信号を増幅する増幅手段と、前記検出手段で検出した生体信号をデジタル信号に変換する信号変換手段と、前記増幅手段及び前記信号変換手段の状況に基づいて、動作状態又は待機状態のいずれかの状態を採用する制御手段と、を備えた生体信号検出装置で生体信号を検出する生体信号検出方法であって、
ａ）前記検出手段で生体信号を検出する検出ステップと、
ｂ）前記検出手段で検出した生体信号を前記増幅手段で増幅する増幅ステップと、
ｃ）前記検出手段で検出した生体信号を前記信号変換手段でデジタル信号に変換する信号変換ステップと、
を含み、
前記増幅ステップ及び前記信号変換ステップの状態に基づいて動作状態又は待機状態のいずれかの状態を採用する。
生体信号検出方法。
【請求項８】
請求項７に記載の生体信号検出方法の各ステップを、１又は複数のコンピュータに実現させるための制御プログラム。
【請求項１】
生体に関する情報を含む生体信号を検出する生体信号検出装置であって、
電力を供給する電力供給手段と、
前記生体信号を検出する検出手段と、
前記検出手段で検出した生体信号を増幅する増幅手段と、
前記検出手段で検出した生体信号をデジタル信号に変換する信号変換手段と、
前記増幅手段及び前記信号変換手段の起動及び終了を制御し、該増幅手段及び該信号変換手段の制御状況に基づいて、動作状態又は待機状態のいずれかの状態を採用する制御手段と、
を備えた、
生体信号検出装置。
【請求項２】
前記制御手段は、前記増幅手段及び前記信号変換手段の起動及び終了を制御し、該増幅手段又は該変換手段を起動又は終了する際に動作状態を採用し、該増幅手段又は該変換手段の動作中又は停止中に待機状態を採用する、
請求項１に記載の生体信号検出装置。
【請求項３】
請求項１又は２に記載の生体信号検出装置であって、
前記制御手段に所定の周期を報知する報知信号を発信する報知手段と、
を備え、
前記制御手段は、前記報知手段から発信された報知信号を受信した際に、前記動作状態を採用し、前記増幅手段又は前記信号変換手段の起動又は終了を制御する、
生体信号検出装置。
【請求項４】
請求項１〜３のいずれか１項に記載の生体信号検出装置であって、
前記デジタル信号を一時的に記憶する記憶手段と、
前記デジタル信号を記憶する大容量記憶手段と、
を備え、
前記記憶手段に前記デジタル信号を所定量記憶した後に、該デジタル信号を一括して前記大容量記憶手段に送信する、
生体信号検出装置。
【請求項５】
前記制御手段は、前記大容量記憶手段がデジタル信号を記憶する際に該大容量記憶手段に電力を供給し、記憶が終了した後に電力の供給を停止する、
請求項４に記載の生体信号検出装置。
【請求項６】
前記制御手段は、中央演算処理装置又はマイクロプロセッサである、
請求項１〜５のいずれか１項に記載の生体信号検出装置。
【請求項７】
電力を供給する電力供給手段と、生体信号を検出する検出手段と、前記検出手段で検出した生体信号を増幅する増幅手段と、前記検出手段で検出した生体信号をデジタル信号に変換する信号変換手段と、前記増幅手段及び前記信号変換手段の状況に基づいて、動作状態又は待機状態のいずれかの状態を採用する制御手段と、を備えた生体信号検出装置で生体信号を検出する生体信号検出方法であって、
ａ）前記検出手段で生体信号を検出する検出ステップと、
ｂ）前記検出手段で検出した生体信号を前記増幅手段で増幅する増幅ステップと、
ｃ）前記検出手段で検出した生体信号を前記信号変換手段でデジタル信号に変換する信号変換ステップと、
を含み、
前記増幅ステップ及び前記信号変換ステップの状態に基づいて動作状態又は待機状態のいずれかの状態を採用する。
生体信号検出方法。
【請求項８】
請求項７に記載の生体信号検出方法の各ステップを、１又は複数のコンピュータに実現させるための制御プログラム。
【図１】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【公開番号】特開２０１２−２００６２（Ｐ２０１２−２００６２Ａ）
【公開日】平成２４年２月２日（２０１２．２．２）
【国際特許分類】
【出願番号】特願２０１０−１６２０６０（Ｐ２０１０−１６２０６０）
【出願日】平成２２年７月１６日（２０１０．７．１６）
【出願人】（５９１１５０４３２）伊原電子工業株式会社 (1)
【出願人】（５００４３３２２５）学校法人中部大学 (105)
【Ｆターム（参考）】
【公開日】平成２４年２月２日（２０１２．２．２）
【国際特許分類】
【出願日】平成２２年７月１６日（２０１０．７．１６）
【出願人】（５９１１５０４３２）伊原電子工業株式会社 (1)
【出願人】（５００４３３２２５）学校法人中部大学 (105)
【Ｆターム（参考）】
[ Back to top ]