画像処理システム
【課題】多様な画像を容易に処理可能として汎用性を向上させる。
【解決手段】画像処理システム１０は、複数の画面表示装置１３にて表示される複数画面分の画像データを１つの画面分の画像データに統合して、１フレーム毎の画像データ（統合画像データ）として記憶する際に、ドットクロック周期の最大公約数または該最大公約数の１／２である共通のドットクロック周期によって複数画面分の描画を行なう画像描画装置１１と、１フレーム毎の統合画像データを構成する複数の画像データのそれぞれに対して設定された分周比によって共通のドットクロック周期を分周して得られる個別のドットクロック周期によって統合画像データを複数の画像データに分割する画像分割装置１２と、を備える。
【解決手段】画像処理システム１０は、複数の画面表示装置１３にて表示される複数画面分の画像データを１つの画面分の画像データに統合して、１フレーム毎の画像データ（統合画像データ）として記憶する際に、ドットクロック周期の最大公約数または該最大公約数の１／２である共通のドットクロック周期によって複数画面分の描画を行なう画像描画装置１１と、１フレーム毎の統合画像データを構成する複数の画像データのそれぞれに対して設定された分周比によって共通のドットクロック周期を分周して得られる個別のドットクロック周期によって統合画像データを複数の画像データに分割する画像分割装置１２と、を備える。
【発明の詳細な説明】
【技術分野】
【０００１】
この発明は、画像処理システムに関する。
【背景技術】
【０００２】
従来、例えば２以上の任意の自然数ｍによるｍ個の表示器に表示する異なる画像を１つの画像として１台の画像生成装置から出力する画像表示システムが知られている。（例えば、特許文献１参照）。
【先行技術文献】
【特許文献】
【０００３】
【特許文献１】特開２０００−３１６４号公報
【発明の概要】
【発明が解決しようとする課題】
【０００４】
ところで、上記従来技術に係る画像表示システムにおいては、画像生成装置から出力された１つの画像を、１／ｍ周期づつずれた同期信号に応じてｍ個の画像に分解してｍ個の表示器に表示させている。
つまり、ｍ個の表示器に対応したｍ個の画像は同一の解像度を有していることが前提になっており、例えば異なる解像度のｍ個の画像を混在させて１つの画像とした場合には、１／ｍ周期づつずれた同期信号を用いても、この１つの画像を適切に分解することはできないという問題が生じる。
このような問題が生じることに対して、例えば異なる解像度のｍ個の画像を混在させて１つの画像とした場合などにも適切に対応して、画像表示の多様性およびシステムの汎用性を向上させることが望まれている。
【０００５】
本発明は上記事情に鑑みてなされたもので、多様な画像を容易に処理可能として汎用性を向上させることが可能な画像処理システムを提供することを目的としている。
【課題を解決するための手段】
【０００６】
上記課題を解決して係る目的を達成するために、本発明の画像処理システムは、複数の画像のクロック周期の最大公約数または該最大公約数の１／２である共通のクロック周期によって前記複数の画像を１つの統合画像に統合する画像生成手段と、前記複数の画像の分周比によって前記共通のクロック周期を分周して得られる個別のクロック周期によって前記統合画像を前記複数の画像に分割する画像分割手段と、を備える。
【発明の効果】
【０００７】
本発明の画像処理システムによれば、クロック周期が異なる複数の画像に対して、複数の異なるクロック周期の最大公約数または該最大公約数の１／２である共通のクロック周期を用いて、統合および分割の処理を行なうことから、例えばドットクロックおよび解像度などが異なる複数の画像を複数の異なる表示画面に表示する場合であっても、１つの画像生成手段から１つの統合画像を出力するだけで済み、システム構成が複雑化することを防止しつつ、多様な画像を容易に処理可能として汎用性を向上させることができる。
【図面の簡単な説明】
【０００８】
【図１】本発明の実施の形態に係る画像処理システムの構成図である。
【図２】本発明の実施の形態に係る画像処理システムにより生成される合成画像の例を示す図である。
【図３】本発明の実施の形態に係る画像分割装置の構成図である。
【図４】本発明の実施の形態の変形例に係る画像処理システムの構成図である。
【発明を実施するための形態】
【０００９】
以下、本発明の一実施形態に係る画像処理システムについて添付図面を参照しながら説明する。
本実施の形態による画像処理システム１０は、例えば図１に示すように、１つの画像描画装置１１と、複数（例えば、２以上の任意の自然数ｋ，ｎ（ｎ＞ｋ）によるｎ個）の画像分割装置１２および画面表示装置１３とを備えて構成されている。
【００１０】
画像描画装置１１は、例えばグラフィックチップなどのＩＣやＬＳＩなどからなるＶＤＰ（Video Display Processor）であって、水晶振動子などの発振器（図示略）およびメモリ（図示略）などを備えて構成されている。
【００１１】
画像描画装置１１は、例えば、複数の画面表示装置１３にて表示される複数画面分の画像データ（例えば、ＲＧＢデータなど）を外部メモリ（図示略）などから取得し、これらの複数画面分の画像データを仮想的に描画するようにしてメモリに展開することによって１つの画面分の画像データに統合して、１フレーム毎の画像データ（統合画像データ）としてメモリに一時的に記憶する。
特に、画像描画装置１１は、例えばドットクロックおよび解像度などが異なる複数の画像データに対して、複数の画像データのドットクロック周期の最大公約数または該最大公約数の１／２である共通のドットクロック周期によって複数画面分の描画を行なう。
【００１２】
より詳細には、画像描画装置１１は、例えば、複数の画像データのドットクロック周期の最大公約数が、複数の画像データの何れかの画像データのドットクロック周期と同一である場合には、最大公約数の１／２を共通のドットクロック周期とし、複数の画像データのドットクロック周期の最大公約数が、複数の画像データの何れの画像データのドットクロック周期とも異なる場合には、この最大公約数の１／２を共通のドットクロック周期とする。
【００１３】
例えば図２（Ａ）に示すように２画面Ａ，Ｂ分の同一解像度かつ同一ドットクロック周期（例えば、２５ｎｓｅｃ）の２つの画像データに対しては、各画像データのドットクロック周期の１／２を共通のドットクロック周期（１２．５ｎｓｅｃ）として、この共通のドットクロック周期により２画面Ａ，Ｂ分の描画を行なう。
【００１４】
また、例えば図２（Ｂ）に示すように２画面Ａ，Ｂ分の異なる解像度かつ異なるドットクロック周期（例えば、２４ｎｓｅｃおよび３２ｎｓｅｃ）の２つの画像データに対しては、各画像データのドットクロック周期の最大公約数を共通のドットクロック周期（例えば、８ｎｓｅｃ）として、この共通のドットクロック周期により２画面Ａ，Ｂ分の描画を行なう。
【００１５】
また、画像描画装置１１は、複数の画像データに対する共通のドットクロック周期によって複数画面分の描画を行なう際に、例えば所定のドットパターンを有する制御用データによって複数の画像データを区分する。
【００１６】
画像描画装置１１は、例えば図２（Ａ），（Ｂ）に示すような１ドットずつ黒色と白色とを繰り返すドットパターンなどの所定の制御用データ（例えば、制御用ＤＡＴＡ１，２）を、各画像データに隣接して配置する。
【００１７】
例えば図２（Ａ）に示すように１フレーム毎の統合画像データにおいて２画面Ａ，Ｂ分の同一解像度かつ同一ドットクロック周期の２つの画像データが水平方向に配列されている場合には、水平方向で各画像データに隣接して、例えば同一のドットパターンを有する２つの制御用データ（例えば、制御用ＤＡＴＡ１，２）を付与する。
【００１８】
また、例えば図２（Ｂ）に示すように１フレーム毎の統合画像データにおいて２画面Ａ，Ｂ分の異なる解像度かつ異なるドットクロック周期の２つの画像データが水平方向に配列されている場合には、水平方向で各画像データに隣接して、例えば異なるドットパターンを有する２つの制御用データ（例えば、制御用ＤＡＴＡ１，２）を付与する。
【００１９】
なお、例えば図２（Ｂ）に示すように２画面Ａ，Ｂ分の２つの画像データが異なる解像度を有することに起因して、１フレーム毎の統合画像データにおいて垂直方向で画面Ｂの画像データの下方に画像データが存在しない場合などのように、垂直方向での画像データの区分を示す必要がある場合には、垂直方向においてドットパターンが変更された制御用データ（例えば、垂直方向での画像データの区分を示す境界位置の上方と下方とにおいて異なるドットパターンを有する制御用ＤＡＴＡ１）を２画面Ａ，Ｂ分の２つの画像データ間に付与する。
【００２０】
上述したように、画像描画装置１１は、例えば発振器の発振による基準信号に基づいて、複数の画像データのドットクロック周期の最大公約数または該最大公約数の１／２である共通のドットクロック周期を有するドットクロック信号（つまり、１フレーム毎の統合画像データにおいて１ドットの点を描画する周波数を示す信号）を生成する。
【００２１】
さらに、画像描画装置１１は、ドットクロック信号に基づいて、複数画面分の画像データを仮想的に描画するようにしてメモリに展開するための垂直同期信号（ＶＳＹＮＣ）および水平同期信号（ＨＳＹＮＣ）およびデータイネーブル信号（ＤＥ）などの同期信号を生成する。
【００２２】
なお、水平同期信号（ＨＳＹＮＣ）は、１フレーム毎の統合画像データの水平方向における画素１ライン分の画像データの描画タイミングを示す信号である。
垂直同期信号（ＶＳＹＮＣ）は、１フレーム毎の統合画像データの垂直方向における画素１フレーム分の画像データの描画タイミングを示す信号である。
データイネーブル信号（ＤＥ）は、１フレーム毎の統合画像データの水平方向における１ライン分の画像データの描画期間を示す信号である。
【００２３】
そして、画像描画装置１１は、例えば、メモリに一時的に記憶した１フレーム毎の統合画像データを各ライン毎に読み出して、各ライン毎の統合画像データ（ラインデータ）を同期信号に応じたタイミングで出力すると共に、共通のドットクロック周期を有するドットクロック信号および該ドットクロック信号に応じた同期信号を出力する。
【００２４】
画像分割装置１２は、例えば図３に示すように、分周回路２１と、制御回路２２と、レジスタ２３とを備えて構成され、画像描画装置１１から出力された統合画像データのラインデータを構成する複数の画像データのうちから、この画像分割装置１２に対応した画面表示装置１３にて表示される所定の何れか１つの画像データを抽出する。
【００２５】
分周回路２１は、例えばカウンタやＰＬＬなどを備えて構成され、画像描画装置１１から出力されたドットクロック信号に基づき、１フレーム毎の統合画像データを構成する複数の画像データのそれぞれに対して設定された分周比のうちの所定の何れか１つによって、ドットクロック信号の共通のドットクロック周期を分周して得られる個別のドットクロック周期を有する個別のドットクロック信号を出力する。
【００２６】
制御回路２２は、例えば、画像描画装置１１から出力された統合画像データのラインデータに含まれる制御用データおよびドットクロック信号および同期信号と、分周回路２１から出力された個別のドットクロック信号とに基づき、１フレーム毎の統合画像データを構成する複数の画像データのうちの所定の何れか１つの画像データを画面表示装置１３の表示画面に表示するための個別のドットクロック信号に応じた垂直同期信号（ＶＳＹＮＣ）および水平同期信号（ＨＳＹＮＣ）およびデータイネーブル信号（ＤＥ）などの個別の同期信号を生成し、これらの同期信号を出力する。
【００２７】
また、制御回路２２は、例えば、画像描画装置１１から出力された統合画像データのラインデータに含まれる制御用データおよび画像描画装置１１から出力された同期信号に基づき、統合画像データのラインデータを構成する複数の画像データに対して、所定の何れか１つの画像データであるか否かを判定し、この判定結果を示す信号を出力する。
【００２８】
レジスタ２３は、例えばＦＩＦＯなどを備えて構成され、分周回路２１および制御回路２２に同期して、画像描画装置１１から出力された画像データの入力および保存および出力を行なう。
より具体的には、レジスタ２３は、制御回路２２から出力された判定結果の信号に応じて、画像描画装置１１から出力された統合画像データのラインデータを構成する複数の画像データのうちから、所定の何れか１つの画像データを抽出して、該画像データを分周回路２１から出力された個別のドットクロック信号に同期して出力する。
【００２９】
画面表示装置１３は、例えば液晶ディスプレイやブラウン管ディスプレイなどを備えて構成され、画像分割装置１２から出力された個別のドットクロック信号および個別の同期信号に応じて、画像分割装置１２から出力された画像データ（つまり、画像描画装置１１から出力された統合画像データのラインデータを構成する複数の画像データのうちの所定の何れか１つの画像データ）を表示する。
【００３０】
上述したように、本実施の形態による画像処理システム１０によれば、ドットクロックが異なる複数の画像データに対して、複数の異なるドットクロック周期の最大公約数または該最大公約数の１／２である共通のドットクロック周期を用いて、統合および分割の処理を行なう。
これにより、例えばドットクロックおよび解像度などが異なる複数の画像データを複数の異なる表示画面に表示する場合であっても、１つの画像描画装置１１から１つの統合画像データを出力するだけで済み、システム構成が複雑化することを防止しつつ、多様な画像を容易に処理可能として汎用性を向上させることができる。
【００３１】
しかも、制御用データによって、統合画像データを構成する複数の画像データを容易かつ適正に区分することができる。
【００３２】
なお、上述した実施の形態においては、制御用データに基づいて統合画像データを構成する複数の画像データの何れであるかを判定するとしたが、これに限定されず、例えば制御用データを省略して、他の信号、例えば複数画面分の画像データのドットクロックの信号などに基づいて統合画像データを構成する複数の画像データの何れであるかを判定してもよい。
この場合、画像描画装置１１は、共通のドットクロック周期を有するドットクロック信号に加えて、複数画面分の画像データのドットクロックの信号を出力すればよく、画像分割装置１２の制御回路２２は、複数画面分の画像データのドットクロックの信号に基づいて、統合画像データのラインデータを構成する複数の画像データに対して、所定の何れか１つの画像データであるか否かを判定すればよい。
【００３３】
なお、上述した実施の形態においては、例えば図４に示す変形例のように、１つの画像描画装置１１と、複数（例えば、２以上の任意の自然数ｋ，ｎ（ｎ＞ｋ）によるｎ個）の画像分割装置１２および画面表示装置１３とを制御する制御装置３０を備え、この制御装置３０の制御に応じて、複数の画面表示装置１３にて表示される複数画面分の画像データの組み合わせおよびドットクロックおよび解像度および分周比などが適宜に変更されてもよい。
【符号の説明】
【００３４】
１０ 画像処理システム
１１ 画像描画装置
１２ 画像分割装置
１３ 画面表示装置
２１ 分周回路
２２ 制御回路
２３ レジスタ
【技術分野】
【０００１】
この発明は、画像処理システムに関する。
【背景技術】
【０００２】
従来、例えば２以上の任意の自然数ｍによるｍ個の表示器に表示する異なる画像を１つの画像として１台の画像生成装置から出力する画像表示システムが知られている。（例えば、特許文献１参照）。
【先行技術文献】
【特許文献】
【０００３】
【特許文献１】特開２０００−３１６４号公報
【発明の概要】
【発明が解決しようとする課題】
【０００４】
ところで、上記従来技術に係る画像表示システムにおいては、画像生成装置から出力された１つの画像を、１／ｍ周期づつずれた同期信号に応じてｍ個の画像に分解してｍ個の表示器に表示させている。
つまり、ｍ個の表示器に対応したｍ個の画像は同一の解像度を有していることが前提になっており、例えば異なる解像度のｍ個の画像を混在させて１つの画像とした場合には、１／ｍ周期づつずれた同期信号を用いても、この１つの画像を適切に分解することはできないという問題が生じる。
このような問題が生じることに対して、例えば異なる解像度のｍ個の画像を混在させて１つの画像とした場合などにも適切に対応して、画像表示の多様性およびシステムの汎用性を向上させることが望まれている。
【０００５】
本発明は上記事情に鑑みてなされたもので、多様な画像を容易に処理可能として汎用性を向上させることが可能な画像処理システムを提供することを目的としている。
【課題を解決するための手段】
【０００６】
上記課題を解決して係る目的を達成するために、本発明の画像処理システムは、複数の画像のクロック周期の最大公約数または該最大公約数の１／２である共通のクロック周期によって前記複数の画像を１つの統合画像に統合する画像生成手段と、前記複数の画像の分周比によって前記共通のクロック周期を分周して得られる個別のクロック周期によって前記統合画像を前記複数の画像に分割する画像分割手段と、を備える。
【発明の効果】
【０００７】
本発明の画像処理システムによれば、クロック周期が異なる複数の画像に対して、複数の異なるクロック周期の最大公約数または該最大公約数の１／２である共通のクロック周期を用いて、統合および分割の処理を行なうことから、例えばドットクロックおよび解像度などが異なる複数の画像を複数の異なる表示画面に表示する場合であっても、１つの画像生成手段から１つの統合画像を出力するだけで済み、システム構成が複雑化することを防止しつつ、多様な画像を容易に処理可能として汎用性を向上させることができる。
【図面の簡単な説明】
【０００８】
【図１】本発明の実施の形態に係る画像処理システムの構成図である。
【図２】本発明の実施の形態に係る画像処理システムにより生成される合成画像の例を示す図である。
【図３】本発明の実施の形態に係る画像分割装置の構成図である。
【図４】本発明の実施の形態の変形例に係る画像処理システムの構成図である。
【発明を実施するための形態】
【０００９】
以下、本発明の一実施形態に係る画像処理システムについて添付図面を参照しながら説明する。
本実施の形態による画像処理システム１０は、例えば図１に示すように、１つの画像描画装置１１と、複数（例えば、２以上の任意の自然数ｋ，ｎ（ｎ＞ｋ）によるｎ個）の画像分割装置１２および画面表示装置１３とを備えて構成されている。
【００１０】
画像描画装置１１は、例えばグラフィックチップなどのＩＣやＬＳＩなどからなるＶＤＰ（Video Display Processor）であって、水晶振動子などの発振器（図示略）およびメモリ（図示略）などを備えて構成されている。
【００１１】
画像描画装置１１は、例えば、複数の画面表示装置１３にて表示される複数画面分の画像データ（例えば、ＲＧＢデータなど）を外部メモリ（図示略）などから取得し、これらの複数画面分の画像データを仮想的に描画するようにしてメモリに展開することによって１つの画面分の画像データに統合して、１フレーム毎の画像データ（統合画像データ）としてメモリに一時的に記憶する。
特に、画像描画装置１１は、例えばドットクロックおよび解像度などが異なる複数の画像データに対して、複数の画像データのドットクロック周期の最大公約数または該最大公約数の１／２である共通のドットクロック周期によって複数画面分の描画を行なう。
【００１２】
より詳細には、画像描画装置１１は、例えば、複数の画像データのドットクロック周期の最大公約数が、複数の画像データの何れかの画像データのドットクロック周期と同一である場合には、最大公約数の１／２を共通のドットクロック周期とし、複数の画像データのドットクロック周期の最大公約数が、複数の画像データの何れの画像データのドットクロック周期とも異なる場合には、この最大公約数の１／２を共通のドットクロック周期とする。
【００１３】
例えば図２（Ａ）に示すように２画面Ａ，Ｂ分の同一解像度かつ同一ドットクロック周期（例えば、２５ｎｓｅｃ）の２つの画像データに対しては、各画像データのドットクロック周期の１／２を共通のドットクロック周期（１２．５ｎｓｅｃ）として、この共通のドットクロック周期により２画面Ａ，Ｂ分の描画を行なう。
【００１４】
また、例えば図２（Ｂ）に示すように２画面Ａ，Ｂ分の異なる解像度かつ異なるドットクロック周期（例えば、２４ｎｓｅｃおよび３２ｎｓｅｃ）の２つの画像データに対しては、各画像データのドットクロック周期の最大公約数を共通のドットクロック周期（例えば、８ｎｓｅｃ）として、この共通のドットクロック周期により２画面Ａ，Ｂ分の描画を行なう。
【００１５】
また、画像描画装置１１は、複数の画像データに対する共通のドットクロック周期によって複数画面分の描画を行なう際に、例えば所定のドットパターンを有する制御用データによって複数の画像データを区分する。
【００１６】
画像描画装置１１は、例えば図２（Ａ），（Ｂ）に示すような１ドットずつ黒色と白色とを繰り返すドットパターンなどの所定の制御用データ（例えば、制御用ＤＡＴＡ１，２）を、各画像データに隣接して配置する。
【００１７】
例えば図２（Ａ）に示すように１フレーム毎の統合画像データにおいて２画面Ａ，Ｂ分の同一解像度かつ同一ドットクロック周期の２つの画像データが水平方向に配列されている場合には、水平方向で各画像データに隣接して、例えば同一のドットパターンを有する２つの制御用データ（例えば、制御用ＤＡＴＡ１，２）を付与する。
【００１８】
また、例えば図２（Ｂ）に示すように１フレーム毎の統合画像データにおいて２画面Ａ，Ｂ分の異なる解像度かつ異なるドットクロック周期の２つの画像データが水平方向に配列されている場合には、水平方向で各画像データに隣接して、例えば異なるドットパターンを有する２つの制御用データ（例えば、制御用ＤＡＴＡ１，２）を付与する。
【００１９】
なお、例えば図２（Ｂ）に示すように２画面Ａ，Ｂ分の２つの画像データが異なる解像度を有することに起因して、１フレーム毎の統合画像データにおいて垂直方向で画面Ｂの画像データの下方に画像データが存在しない場合などのように、垂直方向での画像データの区分を示す必要がある場合には、垂直方向においてドットパターンが変更された制御用データ（例えば、垂直方向での画像データの区分を示す境界位置の上方と下方とにおいて異なるドットパターンを有する制御用ＤＡＴＡ１）を２画面Ａ，Ｂ分の２つの画像データ間に付与する。
【００２０】
上述したように、画像描画装置１１は、例えば発振器の発振による基準信号に基づいて、複数の画像データのドットクロック周期の最大公約数または該最大公約数の１／２である共通のドットクロック周期を有するドットクロック信号（つまり、１フレーム毎の統合画像データにおいて１ドットの点を描画する周波数を示す信号）を生成する。
【００２１】
さらに、画像描画装置１１は、ドットクロック信号に基づいて、複数画面分の画像データを仮想的に描画するようにしてメモリに展開するための垂直同期信号（ＶＳＹＮＣ）および水平同期信号（ＨＳＹＮＣ）およびデータイネーブル信号（ＤＥ）などの同期信号を生成する。
【００２２】
なお、水平同期信号（ＨＳＹＮＣ）は、１フレーム毎の統合画像データの水平方向における画素１ライン分の画像データの描画タイミングを示す信号である。
垂直同期信号（ＶＳＹＮＣ）は、１フレーム毎の統合画像データの垂直方向における画素１フレーム分の画像データの描画タイミングを示す信号である。
データイネーブル信号（ＤＥ）は、１フレーム毎の統合画像データの水平方向における１ライン分の画像データの描画期間を示す信号である。
【００２３】
そして、画像描画装置１１は、例えば、メモリに一時的に記憶した１フレーム毎の統合画像データを各ライン毎に読み出して、各ライン毎の統合画像データ（ラインデータ）を同期信号に応じたタイミングで出力すると共に、共通のドットクロック周期を有するドットクロック信号および該ドットクロック信号に応じた同期信号を出力する。
【００２４】
画像分割装置１２は、例えば図３に示すように、分周回路２１と、制御回路２２と、レジスタ２３とを備えて構成され、画像描画装置１１から出力された統合画像データのラインデータを構成する複数の画像データのうちから、この画像分割装置１２に対応した画面表示装置１３にて表示される所定の何れか１つの画像データを抽出する。
【００２５】
分周回路２１は、例えばカウンタやＰＬＬなどを備えて構成され、画像描画装置１１から出力されたドットクロック信号に基づき、１フレーム毎の統合画像データを構成する複数の画像データのそれぞれに対して設定された分周比のうちの所定の何れか１つによって、ドットクロック信号の共通のドットクロック周期を分周して得られる個別のドットクロック周期を有する個別のドットクロック信号を出力する。
【００２６】
制御回路２２は、例えば、画像描画装置１１から出力された統合画像データのラインデータに含まれる制御用データおよびドットクロック信号および同期信号と、分周回路２１から出力された個別のドットクロック信号とに基づき、１フレーム毎の統合画像データを構成する複数の画像データのうちの所定の何れか１つの画像データを画面表示装置１３の表示画面に表示するための個別のドットクロック信号に応じた垂直同期信号（ＶＳＹＮＣ）および水平同期信号（ＨＳＹＮＣ）およびデータイネーブル信号（ＤＥ）などの個別の同期信号を生成し、これらの同期信号を出力する。
【００２７】
また、制御回路２２は、例えば、画像描画装置１１から出力された統合画像データのラインデータに含まれる制御用データおよび画像描画装置１１から出力された同期信号に基づき、統合画像データのラインデータを構成する複数の画像データに対して、所定の何れか１つの画像データであるか否かを判定し、この判定結果を示す信号を出力する。
【００２８】
レジスタ２３は、例えばＦＩＦＯなどを備えて構成され、分周回路２１および制御回路２２に同期して、画像描画装置１１から出力された画像データの入力および保存および出力を行なう。
より具体的には、レジスタ２３は、制御回路２２から出力された判定結果の信号に応じて、画像描画装置１１から出力された統合画像データのラインデータを構成する複数の画像データのうちから、所定の何れか１つの画像データを抽出して、該画像データを分周回路２１から出力された個別のドットクロック信号に同期して出力する。
【００２９】
画面表示装置１３は、例えば液晶ディスプレイやブラウン管ディスプレイなどを備えて構成され、画像分割装置１２から出力された個別のドットクロック信号および個別の同期信号に応じて、画像分割装置１２から出力された画像データ（つまり、画像描画装置１１から出力された統合画像データのラインデータを構成する複数の画像データのうちの所定の何れか１つの画像データ）を表示する。
【００３０】
上述したように、本実施の形態による画像処理システム１０によれば、ドットクロックが異なる複数の画像データに対して、複数の異なるドットクロック周期の最大公約数または該最大公約数の１／２である共通のドットクロック周期を用いて、統合および分割の処理を行なう。
これにより、例えばドットクロックおよび解像度などが異なる複数の画像データを複数の異なる表示画面に表示する場合であっても、１つの画像描画装置１１から１つの統合画像データを出力するだけで済み、システム構成が複雑化することを防止しつつ、多様な画像を容易に処理可能として汎用性を向上させることができる。
【００３１】
しかも、制御用データによって、統合画像データを構成する複数の画像データを容易かつ適正に区分することができる。
【００３２】
なお、上述した実施の形態においては、制御用データに基づいて統合画像データを構成する複数の画像データの何れであるかを判定するとしたが、これに限定されず、例えば制御用データを省略して、他の信号、例えば複数画面分の画像データのドットクロックの信号などに基づいて統合画像データを構成する複数の画像データの何れであるかを判定してもよい。
この場合、画像描画装置１１は、共通のドットクロック周期を有するドットクロック信号に加えて、複数画面分の画像データのドットクロックの信号を出力すればよく、画像分割装置１２の制御回路２２は、複数画面分の画像データのドットクロックの信号に基づいて、統合画像データのラインデータを構成する複数の画像データに対して、所定の何れか１つの画像データであるか否かを判定すればよい。
【００３３】
なお、上述した実施の形態においては、例えば図４に示す変形例のように、１つの画像描画装置１１と、複数（例えば、２以上の任意の自然数ｋ，ｎ（ｎ＞ｋ）によるｎ個）の画像分割装置１２および画面表示装置１３とを制御する制御装置３０を備え、この制御装置３０の制御に応じて、複数の画面表示装置１３にて表示される複数画面分の画像データの組み合わせおよびドットクロックおよび解像度および分周比などが適宜に変更されてもよい。
【符号の説明】
【００３４】
１０ 画像処理システム
１１ 画像描画装置
１２ 画像分割装置
１３ 画面表示装置
２１ 分周回路
２２ 制御回路
２３ レジスタ
【特許請求の範囲】
【請求項１】
複数の画像のクロック周期の最大公約数または該最大公約数の１／２である共通のクロック周期によって前記複数の画像を１つの統合画像に統合する画像生成手段と、
前記複数の画像の分周比によって前記共通のクロック周期を分周して得られる個別のクロック周期によって前記統合画像を前記複数の画像に分割する画像分割手段と、を備えることを特徴とする画像処理システム。
【請求項２】
前記画像生成手段は、前記複数の画像を前記統合画像に統合する際に、制御用データによって前記複数の画像を区分し、
前記画像分割手段は、前記統合画像を前記複数の画像に分割する際に、前記制御用データによって前記複数の画像の何れであるかを判定することを特徴とする請求項１に記載の画像処理システム。
【請求項３】
前記画像分割手段は、前記統合画像を前記複数の画像に分割する際に、前記複数の画像のクロック周期によって前記複数の画像の何れであるかを判定することを特徴とする請求項１に記載の画像処理システム。
【請求項１】
複数の画像のクロック周期の最大公約数または該最大公約数の１／２である共通のクロック周期によって前記複数の画像を１つの統合画像に統合する画像生成手段と、
前記複数の画像の分周比によって前記共通のクロック周期を分周して得られる個別のクロック周期によって前記統合画像を前記複数の画像に分割する画像分割手段と、を備えることを特徴とする画像処理システム。
【請求項２】
前記画像生成手段は、前記複数の画像を前記統合画像に統合する際に、制御用データによって前記複数の画像を区分し、
前記画像分割手段は、前記統合画像を前記複数の画像に分割する際に、前記制御用データによって前記複数の画像の何れであるかを判定することを特徴とする請求項１に記載の画像処理システム。
【請求項３】
前記画像分割手段は、前記統合画像を前記複数の画像に分割する際に、前記複数の画像のクロック周期によって前記複数の画像の何れであるかを判定することを特徴とする請求項１に記載の画像処理システム。
【図１】
【図２】
【図３】
【図４】
【図２】
【図３】
【図４】
【公開番号】特開２０１３−７２９１３（Ｐ２０１３−７２９１３Ａ）
【公開日】平成２５年４月２２日（２０１３．４．２２）
【国際特許分類】
【出願番号】特願２０１１−２１０１０７（Ｐ２０１１−２１０１０７）
【出願日】平成２３年９月２７日（２０１１．９．２７）
【出願人】（３０２０６９９３０）ＮＥＣエンベデッドプロダクツ株式会社 (738)
【Ｆターム（参考）】
【公開日】平成２５年４月２２日（２０１３．４．２２）
【国際特許分類】
【出願日】平成２３年９月２７日（２０１１．９．２７）
【出願人】（３０２０６９９３０）ＮＥＣエンベデッドプロダクツ株式会社 (738)
【Ｆターム（参考）】
[ Back to top ]