画像処理装置、画像形成装置、画像処理制御方法、画像処理制御プログラム及び記録媒体
【課題】本発明は、メモリ内の画像データに対して画像処理を施した後、処理内容に関わらず、後続の画像形成処理や画像転送処理に適切に転送する。
【解決手段】デジタル複合装置１は、画像処理パラメータと制御信号に基づいて画像データに画像処理を施して書き込み制御デバイス２５に出力する画像処理デバイス２４と画像転送デバイス２１が、入力状態と出力状態に切り替え可能な入出力端子で接続されていて、画像転送デバイス２１が、入出力端子を入力状態として、画像処理デバイス２４から画像処理パラメータを取得すると、該入出力端子を出力状態に切り替えて、画像処理パラメータに応じたデータ量に対応して生成された制御信号及びメモリ１４から読み出した画像データを先行して画像処理デバイス２４に出力し、書き込み制御デバイス２５から副走査同期信号が入力されると、後続の制御信号及び画像データを画像処理デバイス２４へ出力する。
【解決手段】デジタル複合装置１は、画像処理パラメータと制御信号に基づいて画像データに画像処理を施して書き込み制御デバイス２５に出力する画像処理デバイス２４と画像転送デバイス２１が、入力状態と出力状態に切り替え可能な入出力端子で接続されていて、画像転送デバイス２１が、入出力端子を入力状態として、画像処理デバイス２４から画像処理パラメータを取得すると、該入出力端子を出力状態に切り替えて、画像処理パラメータに応じたデータ量に対応して生成された制御信号及びメモリ１４から読み出した画像データを先行して画像処理デバイス２４に出力し、書き込み制御デバイス２５から副走査同期信号が入力されると、後続の制御信号及び画像データを画像処理デバイス２４へ出力する。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、画像処理装置、画像形成装置、画像処理制御方法、画像処理制御プログラム及び記録媒体に関し、詳細には、メモリ内の画像データに対して画像処理を施した後、画像形成処理や画像転送処理に転送する画像処理装置、画像形成装置、画像処理制御方法、画像処理制御プログラム及び記録媒体に関する。
【背景技術】
【０００２】
複写装置、プリンタ装置、複合装置等の画像形成装置は、コントローラ部とエンジン部を備え、エンジン部としては、スキャナ、プロッタ等を備えている。このような画像形成装置は、エンジン部のスキャナで読み取った原稿の画像データやネットワークを介して外部コンピュータ等の外部装置から送られてきた画像データをエンジン部の画像処理デバイスで必要な画像処理を施した後、エンジン部の画像転送デバイスを介して、コントローラ部に転送して、コントローラ部のハードディスク等の不揮発性メモリに蓄積する。そして、画像データの出力時に、コントローラ部のＣＰＵが該不揮発性メモリから画像データをＲＡＭ（Random Access Memory）等のメモリに読み出して、該メモリからエンジン部に転送し、エンジン部は、コントローラから送られてくる画像データを画像転送デバイスで画像処理デバイスに渡して、画像処理デバイスで必要な画像処理を施した後、書き込み制御デバイスからプロッタに転送する。プロッタは、書き込み制御デバイスから送られてくる画像データに基づいて、電子写真方式やインク噴射方式等の画像形成方式で、用紙に画像形成出力する（特許文献１参照）。
【０００３】
このような画像形成装置においては、装置の構成によって画像処理を変更するために、従来から、画像処理部をＤＳＰ（Digital Signal Processor）で構成して、メモリからプロッタまでの画像転送パスを、ＰＣＩ（Peripheral Component Interconnect） Express（以下、ＰＣＩｅという。）等の汎用データインターフェイスを有する画像転送デバイス、画像処理を行う画像処理デバイス（ＤＳＰ）及び書き込み制御デバイスで構成されているものが多い（特許文献２参照）。
【発明の概要】
【発明が解決しようとする課題】
【０００４】
しかしながら、上記従来技術にあっては、メモリに保管した画像データを出力する上で、ソフトウェアの制御が煩雑になり、コストが高くつくという問題があった。
【０００５】
すなわち、画像処理装置における画像データの出力には、データの転送速度が規定されることが多い。すなわち、画像形成装置の場合、プロッタは、用紙の決まった位置に画像を形成するため、例えば、電子写真方式のプロッタでは、用紙の搬送速度や書き込み光学系の駆動タイミングに合わせて画像データをプロッタに出力する必要がある。
【０００６】
ところが、メモリからプロッタまでの画像転送パスの途中にある画像処理デバイスで行う画像処理によって、プロッタに送る画像データのラインの遅延量（遅延ライン数）が変わってしまうと、画像処理デバイスでの動作モードや画像形成装置の機種毎にプロッタのタイミング制御を調整する必要があり、ソフトウェア制御が煩雑になるという問題がある。
【０００７】
また、遅延ライン数のばらつきによる影響を無くす方法としては、画像転送デバイスあるいは画像処理デバイス内部で制御信号を遅延させることにより最も遅いタイミングに合わせて一定にすることが考えられるが、遅延ライン数が大きい画像処理が含まれる場合や画像処理のアルゴリズムを増やすために画像処理全体としての遅延ライン数が増加してしまう場合には、プロッタ側からの画像出力開始信号（出力開始信号）の出力タイミングを早くする必要がある。その結果、ソフトウェアのタイミング制御への制約が大きくなって、ソフトウェアの大幅な変更を余儀なくされ、コストの増加や作業の繁雑さが増加するという問題があった。
【０００８】
そこで、本発明は、メモリ上の画像データを、画像処理を行った後、画像出力ユニットへ転送する際に、画像処理の処理変動によって画像出力を適切に行うための遅延ライン数が変化しても、ソフトウェア制御が複雑になること及び修正の必要性が発生することを抑制して、汎用性を向上させつつ安価な画像処理を行うことのできる画像処理装置、画像形成装置、画像処理制御方法、画像処理制御プログラム及び記録媒体を提供することを目的としている。
【課題を解決するための手段】
【０００９】
本発明は、上記目的を達成するために、画像処理パラメータと制御信号に基づいて画像データに所定の画像処理を施して出力タイミングの規定されている画像出力ユニットに出力する画像処理ユニットとメモリ上の画像データを読み出して該画像処理ユニットに転送する転送ユニットとが、入力状態と出力状態に切り替え可能な画像処理側入出力端子と転送側入出力端子で接続されている画像処理装置の該転送ユニットにおいて、前記転送側入出力端子を入力状態として、該転送側入出力端子を介して前記画像処理ユニットから前記画像処理パラメータを取得すると、該転送側入出力端子を出力状態に切り替えて、前記画像処理パラメータに応じたデータ量に対応して生成された制御信号及び前記メモリから読み出した画像データを先行して該転送側入出力端子を介して該画像処理ユニットに出力し、該画像出力ユニットから出力開始信号が入力されると、後続の制御信号及び画像データを該画像処理ユニットへ出力することを特徴としている。
【００１０】
また、本発明は、前記画像処理ユニットが、前記画像処理側入出力端子を出力状態として、前記画像処理パラメータを該画像処理側入出力端子を介して前記転送ユニットの前記パラメータ取得手段に出力すると、該画像処理側入出力端子を入力状態に切り替え、該転送ユニットから入力される画像データを画像処理して前記画像出力ユニットに出力することを特徴としてもよい。
【００１１】
さらに、本発明は、前記レジスタ設定値に基づいて前記画像処理ユニットでの遅延ライン数を前記画像処理パラメータとして演算することを特徴としてもよい。
【発明の効果】
【００１２】
本発明によれば、メモリ上の画像データを、画像処理を行った後、画像出力部へ転送する際に、画像処理の処理変動によって画像出力を適切に行うための遅延ライン数が変化しても、ソフトウェア制御が複雑になること及び修正の必要性が発生することを抑制して、汎用性を向上させつつ安価な画像処理を行うことができる。
【図面の簡単な説明】
【００１３】
【図１】本発明の一実施例を適用したデジタル複合装置の要部ブロック構成図。
【図２】画像転送デバイスのブロック構成図。
【図３】出力制御部のブロック構成図。
【図４】画像出力デバイスのブロック構成図。
【図５】画像転送デバイス、画像処理デバイス及び書き込み制御デバイス間における制御信号及びデータを示す図。
【図６】画像データ出力時の各デバイス間の動作シーケンス図。
【図７】画像処理デバイスから画像転送デバイス及び書き込み制御デバイスへの信号の出力タイミングを示す図。
【図８】遅延ライン数が２ラインのときの書き込み制御デバイス、画像転送デバイス及び画像処理デバイス間における制御信号とデータのタイミング図。
【図９】遅延ライン数が４ラインのときの書き込み制御デバイス、画像転送デバイス及び画像処理デバイス間における制御信号とデータのタイミング図。
【発明を実施するための形態】
【００１４】
以下、本発明の好適な実施例を添付図面に基づいて詳細に説明する。なお、以下に述べる実施例は、本発明の好適な実施例であるので、技術的に好ましい種々の限定が付されているが、本発明の範囲は、以下の説明によって不当に限定されるものではなく、また、本実施の形態で説明される構成の全てが本発明の必須の構成要件ではない。
【実施例１】
【００１５】
図１〜図９は、本発明の画像処理装置、画像形成装置、画像処理制御方法、画像処理制御プログラム及び記録媒体の一実施例を示す図であり、図１は、本発明の画像処理装置、画像形成装置、画像処理制御方法、画像処理制御プログラム及び記録媒体の一実施例を適用したデジタル複合装置１の要部ブロック構成図である。
【００１６】
図１において、デジタル複合装置１は、コントローラユニット１０及びエンジンユニット２０等を備えており、その他に、図示しないが、操作表示部、ファクシミリ通信部、ネットワークＩ／Ｆ、電源部等を備えていて、コピー処理、プリンタ処理、スキャナ処理、データ転送処理及びファクシミリ通信処理等を行う。
【００１７】
コントローラユニット１０は、コントローラＣＰＵ（Central Processing Unit）１１、コントローラＡＳＩＣ（Application Specific Integrated Circuit）１２、ハードディスク（ＨＤＤ）１３及びメモリ１４等を備えており、エンジンユニット２０は、画像転送デバイス２１、エンジンＣＰＵ２２、スキャナ画像処理デバイス２３、画像処理デバイス２４、書き込み制御デバイス２５、スキャナ２６及びプロッタ２６等を備えている。
【００１８】
コントローラＣＰＵ１１は、図示しないＲＯＭやハードディスク１３に格納されているプログラムに基づいてデジタル複合装置１の各部を制御して、デジタル複合装置１としての基本処理を実行するとともに、後述する本発明の画像処理制御方法を実行する。
【００１９】
すなわち、デジタル複合装置１は、ＲＯＭ、ＥＥＰＲＯＭ（Electrically Erasable and Programmable Read Only Memory ）、ＥＰＲＯＭ、フラッシュメモリ、フレキシブルディスク、ＣＤ−ＲＯＭ（Compact Disc Read Only Memory ）、ＣＤ−ＲＷ（Compact Disc Rewritable ）、ＤＶＤ（Digital Versatile Disk）、ＳＤ（Secure Digital）カード、ＭＯ（Magneto-Optical Disc）等のコンピュータが読み取り可能な記録媒体に記録されている本発明の画像処理制御方法を実行する画像処理制御プログラムを読み込んでコントローラユニット１０のＲＯＭやハードディスク１３等に導入することで、後述するハードディスク１３内の画像データを、メモリ１４を介してプロッタ２７に合わせて適切に転送する画像処理制御方法を実行する画像形成装置として構築されている。この画像処理制御プログラムは、アセンブラ、Ｃ、Ｃ＋＋、Ｃ＃、Ｊａｖａ（登録商標）等のレガシープログラミング言語やオブジェクト指向ブログラミング言語等で記述されたコンピュータ実行可能なプログラムであり、上記記録媒体に格納して頒布することができる。
【００２０】
コントローラＡＳＩＣ１２は、ハードディスク１３やメモリ１４とのデータのやり取り及びエンジンユニット２０とのデータのやり取りを行う。
【００２１】
メモリ１４は、コントローラＣＰＵ１１によるプログラム実行のワークエリアとして入り要され、画像データやＤＭＡＣ（Direct Memory Access Controller ：ＤＭＡコントローラ）のディスクリプタが格納される。
【００２２】
ハードディスク１３は、コントローラＣＰＵ１１によって、プログラムや画像データが書き込まれ、また、読み出される。
【００２３】
スキャナ２６は、スキャナ動作、コピー動作、ファクシミリ送信動作時に、原稿に読み取り光を照射して、該原稿の反射光をＣＣＤ（Charge Coupled Device ）等の光電変換素子で光電変換することで、該原稿を主走査・副走査し、該原稿の画像を読み取って、ＲＧＢ（Ｒ：レッド、Ｇ：グリーン、Ｂ：ブルー）の画像データとして、スキャナ画像処理デバイス２３に出力する。
【００２４】
スキャナ画像処理デバイス２３は、エンジンＣＰＵ２２から設定されるパラメータに基づいて、スキャナ２６で読み取られた原稿の画像データにフィルタ処理やガンマ変換処理等の補正処理を行って画像転送デバイス２１に出力する。
【００２５】
画像転送デバイス２１は、ＰＣＩｅ等の汎用インターフェイスでコントローラユニット１０のコントローラＡＳＩＣ１２と接続されており、スキャナ画像処理デバイス２３からのデータを圧縮してコントローラユニット１０のコントローラＡＳＩＣ１２へ転送し、また、コントローラＡＳＩＣ１２から送られてきた画像データを受け取って、伸長して画像処理デバイス２４へ転送する。
【００２６】
画像処理デバイス２４は、画像転送デバイス２１で伸長された画像データに階調処理、合成処理、解像度変換等の画像処理を施して、画像処理後の画像データを書き込み制御デバイス２５に出力する。
【００２７】
書き込み制御デバイス２５は、エンジンＣＰＵ２２からの制御信号及び画像処理デバイス２４から送られてくる画像データに基づいてプロッタ２７の駆動制御を行う。
【００２８】
プロッタ２７は、電子写真方式のプロッタが用いられており、図示しないが、電子写真方式で記録紙に描画データに基づいて印刷処理を行うのに必要な部品、例えば、感光体、光書き込み部、現像部、帯電部及びクリーニング部等を備えている。プロッタ２７は、画像データ及び制御信号により光書き込み部を動作させて感光体上に静電潜像を形成し、現像部によりトナーを感光体上に供給して現像してトナー画像を形成する。プロッタ２７は、給紙部から記録紙を感光体と転写部との間に給紙して、感光体上のトナー画像を記録紙に転写させ、トナー画像の転写された記録紙を定着部に搬送して、定着部で加熱・加圧して記録紙上のトナー画像を定着させることで、印刷処理を行う。
【００２９】
そして、書き込み制御デバイス２５は、プロッタ２７のポリゴンモータやレーザーダイオードの制御、画像転送デバイス２１へ出力する同期信号の生成及びプロッタ２７への画像データの出力を行う。上記書き込み制御デバイス２５及びプロッタ２７は、全体として画像出力ユニットとして機能している。
【００３０】
上記画像転送デバイス（転送ユニット）２１は、図２に示すように、入力制御部３１、レジスタ部３２、コミュニケーションバッファ３３、テストパターン生成部３４、シフト処理部３５及び出力制御部３６等を備えており、入力制御部３１が、コントローラＡＳＩＣ２６と、出力制御部３６が、画像処理デバイス２４及び書き込み制御デバイス２５と接続されている。
【００３１】
レジスタ部３２は、画像転送デバイス２１の各部（各モジュール）の設定を行うためのレジスタ群であり、コントローラＣＰＵ１１によってレジスタ値（レジスタ設定値）が設定される。
【００３２】
入力制御部３１は、ＰＣＩｅ等の汎用インターフェイスでコントローラユニット１０のコントローラＡＳＩＣ１２と接続されており、コントローラＡＳＩＣ１２からＤＭＡＣで画像データの読み出しを行う。
【００３３】
コミュニケーションバッファ３３は、コントローラＣＰＵ１１とエンジンＣＰＵ２２から書き込み／読み出しが可能なレジスタ群であり、コントローラＣＰＵ１１とエンジンＣＰＵ２２との間で情報のやり取りを行う際に使用される。
【００３４】
テストパターン生成部３４は、デバッグや検査に使用するテストパターンの生成及び入力画像との合成処理を行う。
【００３５】
シフト処理部３５は、余白の追加や画像サイズの調整等のために主走査、副走査方向の画素の追加、削除を行う。
【００３６】
出力制御部３６は、書き込み制御デバイス２５からの制御信号に同期して画像処理デバイス２４への画像データの出力制御を行う。
【００３７】
上記出力制御部３６は、図３に示すように、制御信号生成部４１、出力データ生成部４２、パラメータ抽出部４３及び入出力端子制御部４４等を備えており、転送側入出力端子である制御信号入力端子ｔ１１及び制御信号入出力端子ｔ１２と、データ入出力端子ｔ１３が設けられている。
【００３８】
制御信号入力端子ｔ１１は、書き込み制御デバイス２５に接続され、書き込み制御デバイス２５からの主走査同期信号MLSYNC_N、副走査同期信号MFSYNC_N（図５参照）が入力される。制御信号入出力端子ｔ１２は、画像処理デバイス２４と接続され、入力状態と出力状態に切り替えられて、制御信号のやり取りを行う。データ入出力端子ｔ１３は、画像処理デバイス２４と接続され、入力状態と出力状態に切り替えられて、データのやり取りを行う。
【００３９】
制御信号生成部（制御信号生成手段）４１は、書き込み制御デバイス２５からの制御信号及びシフト処理部３５からの制御信号に基づいて、副走査有効範囲信号RFGATE_N、主走査有効範囲信号RLGATE_N、主走査同期信号RLSYNC_N等の制御信号を生成して、制御信号入出力端子ｔ１２から画像処理デバイス２４へ出力するとともに、入出力端子制御部４４に出力する。
【００４０】
出力データ生成部（データ出力手段）４２には、シフト処理部３５から画像データ（データ信号）が入力され、出力データ生成部４２は、シフト処理部３５からのデータ信号に基づいて、画像データ（データ信号）を生成して、データ入出力端子ｔ１３から画像処理デバイス２４に出力する。
【００４１】
パラメータ抽出部（パラメータ取得手段）４３は、画像処理デバイス２４と接続する制御信号入出力端子ｔ１２から入力される入力制御信号（パラメータ有効信号）を元に、画像処理デバイス２４と接続するデータ入出力端子ｔ１３から入力されるデータ信号（画像処理パラメータ）の抽出を行い、制御信号生成部４１に出力する。
【００４２】
入出力端子制御部（転送側入出力切り替え手段）４４は、画像処理デバイス２４から制御信号入出力端子ｔ１２を介して入力される入力制御信号（パラメータ有効信号）と制御信号生成部４１から入力される制御信号（副走査有効範囲信号RFGATE_N）を元に、制御信号入出力端子ｔ１２とデータ入出力端子ｔ１３の入出力（入力状態と出力状態）の切り替えを行う。
【００４３】
上記画像処理デバイス（画像処理ユニット）２４は、図４に示すようにブロック構成されており、レジスタ部５１、パラメータ演算部５２、画像処理部５３及び入出力端子制御部５４等を備えていて、制御信号入出力端子ｔ２１、データ入出力端子ｔ２２、制御信号出力端子ｔ２３及びデータ出力端子ｔ２４が設けられている。
【００４４】
画像処理側入出力端子である制御信号入出力端子ｔ２１及びデータ入出力端子ｔ２２は、画像転送デバイス２１と接続され、制御信号入出力端子ｔ２１は、画像転送デバイス２１と制御信号のやり取りを、データ入出力端子ｔ２２は、画像転送デバイス２１とデータのやり取りを行う。
【００４５】
制御信号出力端子ｔ２３及びデータ出力端子ｔ２４は、書き込み制御デバイス２５と接続され、制御信号出力端子ｔ２３は、書き込み制御デバイス２５へ制御信号の出力を、データ出力端子ｔ２４は、書き込み制御デバイス２５へ画像処理後のデータの出力を行う。
【００４６】
レジスタ部５１は、画像処理デバイス２４で行われる画像処理で使用する各種パラメータ及びモードを設定するためレジスタ群である。レジスタ部５１は、各画像処理を行うかどうかを決定する画像処理アルゴリズムイネーブルレジスタを持っており、このレジスタに、エンジンＣＰＵ２２からレジスタ設定値が設定されると、該レジスタ設定値をパラメータ演算部５２に、それぞれ出力する。
【００４７】
パラメータ演算部（パラメータ演算手段）５２は、レジスタ部５１からのイネーブルレジスタの値から、画像処理デバイス２４全体で生じる遅延ライン数を計算して、画像転送デバイス２１に、制御信号入出力端子ｔ２１を通してパラメータ有効信号を、データ入出力端子ｔ２２を通してパラメータを出力する。
【００４８】
画像処理部（画像処理手段）５３は、階調処理、合成処理等の画像処理を行うモジュール群であり、レジスタ部５１に設定された画像処理の各種パラメータ及びモードに従って画像処理を行って、制御信号出力端子ｔ２３及びデータ出力端子ｔ２４を通して、書き込みデバイス２５に出力する。
【００４９】
入出力端子制御部（画像処理側入出力切り替え手段）５４は、制御信号入出力端子ｔ２１から入力される制御信号（副走査有効範囲信号RFGATE_N）とパラメータ演算部５２から入力される制御信号（パラメータ有効信号）を元に、制御信号入出力端子ｔ２１とデータ入出力端子ｔ２２の入出力の切り替えを行う。
【００５０】
デジタル複合装置１は、エンジンユニット２０のスキャナ２６で読み取った原稿の画像データを、上述のように、スキャナ画像処理デバイス２３で必要な画像処理を施した後、転送デバイス２１を介してコントローラユニット１０に転送し、コントローラユニット１０のハードディスク１３に格納する。また、デジタル複合装置１は、ネットワークＩ／Ｆを介して外部装置から転送されてきた画像データをコントローラＣＰＵ１１等で必要な画像処理を施した後、ハードディスク１３に格納する。そして、デジタル複合装置１は、ハードディスク１３に格納した画像データを画像転送デバイス２１を介して画像処理デバイス２４に転送し、画像処理デバイス２４で必要な画像処理を施して、書き込み制御デバイス２５を介してプロッタ２７に転送して、プロッタ２７で用紙に画像形成する。
【００５１】
そして、デジタル複合装置１は、上記画像転送デバイス２１、画像処理デバイス２４及び書き込み制御デバイス２５の間で、図５に示すような制御信号の交換を行って、画像データの転送タイミングを調整する。なお、デジタル複合装置１は、カラーデジタル複合装置であり、シアン、マゼンタ、イエロー、ブラックの４色に対応して４チャンネルの信号が存在するが、図５では、明確にするために、１チャンネル分のみが記載されている。
【００５２】
書き込み制御デバイス２５は、プロッタ２７における各色の感光体に対応する副走査同期信号MFSYNC_N及び光書き込み部のポリゴンミラーの回転同期検知信号に対応する主走査同期信号MLSYNC_Nを画像転送デバイス２１に出力する。
【００５３】
画像転送デバイス２１は、副走査の有効範囲を示す副走査有効範囲信号RFGATE_N、主走査方向の同期を示す主走査同期信号RLSYNC_N、主走査の有効範囲を示す主走査有効範囲信号RLGATE_N及びデータRDATAを画像処理デバイス２４に出力する。
【００５４】
画像処理デバイス２４は、主走査同期信号RLSYNC_N及び画像データRDATAを画像転送デバイス２１に出力し、主走査の有効範囲を示す主走査有効範囲信号GLGATE_N及び画像データGDATAを書き込み制御デバイス２５に出力する。
【００５５】
次に、本実施例の作用について説明する。本実施例のデジタル複合装置１は、画像処理デバイス２４での画像処理によらず、メモリ１４から画像処理デバイス２４を通して書き込み制御デバイス２５へ画像データを出力する画像データの転送タイミングを一定にする。
【００５６】
すなわち、デジタル複合装置１は、エンジンユニット２０のスキャナ２６で読み取った原稿の画像データを、上述のように、スキャナ画像処理デバイス２３で必要な画像処理を施した後、転送デバイス２１を介してコントローラユニット１０に転送し、コントローラユニット１０のハードディスク１３に格納する。また、デジタル複合装置１は、ネットワークＩ／Ｆを介して外部装置から転送されてきた画像データをコントローラＣＰＵ１１等で必要な画像処理を施した後、ハードディスク１３に格納する。そして、デジタル複合装置１は、ハードディスク１３に格納した画像データを画像転送デバイス２１を介して画像処理デバイス２４に転送し、画像処理デバイス２４で必要な画像処理を施して、書き込み制御デバイス２５を介してプロッタ２７に転送して、プロッタ２７で用紙に画像形成する。
【００５７】
そして、デジタル複合装置１は、ハードディスク１３に格納されている画像データをプロッタ２７に転送して画像形成する場合、プロッタ２７では、プロッタ２７の動作機能等によって要求される一定の時間に一定の画像データ量が転送されてくることが要求されるが、画像処理デバイス２４での画像処理の内容等によってハードディスク１３からプロッタ２７へ転送する転送時間にばらつきが発生すると、プロッタ２７で適切な画像形成を行うことができなくなる。そこで、デジタル複合装置１は、画像転送デバイス２１が画像処理デバイス２４で画像処理に必要な時間に応じてハードディスク１３からの画像データの読み出しタイミングを調整して、適切な画像データの転送を行う。
【００５８】
すなわち、デジタル複合装置１は、図６において、エンジンＣＰＵ２２、書き込み制御デバイス２５、画像処理デバイス２４、画像転送デバイス２１及びコントローラＣＰＵ１１の各デバイスにおける一連の動作を表すシーケンス図で示すように、デフォルトでは、画像転送デバイス２１の制御信号端子、データ端子は、入力状態に、画像処理デバイス２４の制御信号入出力端子ｔ２１、データ入出力端子ｔ２２は、出力状態になっている。
【００５９】
この状態から、プリント動作シーケンスを開始するために、コントローラＣＰＵ１１からプリントする画像の画像情報が画像転送デバイス２１のコミュニケーションバッファ３３に書き込まれると、画像転送デバイス２１が、エンジンＣＰＵ２２に割り込みを発生する。エンジンＣＰＵ２２は、画像転送デバイス２１から割り込みがくると、画像転送デバイス２１に対して画像データ（画像情報）の読み出しを行う。
【００６０】
エンジンＣＰＵ２２は、画像情報の読み出しを行うと、その情報に基づいて画像処理デバイス２４のレジスタ部５１のモードレジスタの設定を行う。
【００６１】
画像処理デバイス２４は、レジスタ部５１のモードレジスタの画像処理アルゴリズムイネーブルレジスタにモード設定が行われると、パラメータ演算部５２が、レジスタ部５１のイネーブルレジスタの値に基づいて画像処理デバイス２４全体で生じる遅延ライン数を計算して、制御信号入出力端子ｔ２１にパラメータ有効信号、データ入出力端子ｔ２２にパラメータを出力する。
【００６２】
画像処理デバイス２４は、入出力端子制御部４４が、パラメータ演算部５２による制御信号入出力端子ｔ２１へのパラメータ出力が終わると、制御信号入出力端子ｔ２１及びデータ入出力端子ｔ２２を入力に切り替える。
【００６３】
画像転送デバイス２１は、その出力制御部３６の入出力端子制御部４４が、画像処理デバイス２４からのパラメータ入力が終わると、制御信号入出力端子ｔ１２及びデータ入出力端子ｔ１３を出力状態に切り替える。
【００６４】
コントローラＣＰＵ１１は、ハードディスク１３から読み出した画像データのメモリ１４上への描画を完了すると、画像転送デバイス２１のレジスタ部５１の画像準備完了レジスタに書き込みを行って、描画完了を通知する。
【００６５】
画像転送デバイス２１は、画像準備完了レジスタに値が書き込まれると、先に画像処理デバイス２４から入力された画像処理デバイス２４の遅延ライン数分だけ、先行してデータ（描画データ）をコントローラユニット１０のメモリ１４から読み出し、画像処理デバイス２４に出力する。画像転送デバイス２１は、データの出力が終了すると、書き込み制御デバイス２５から副走査同期信号MFSYNC_Nが入力されるまで、画像処理デバイス２４に出力している制御信号を保持する。
【００６６】
エンジンＣＰＵ２２は、所定の位置へ画像形成用の用紙が到達されたことを検出すると、書き込み制御デバイス２５に書き込み動作開始設定を行う。
【００６７】
書き込み制御デバイス２５は、エンジンＣＰＵ２２から書き込み動作開始設定が行われると、所定のタイミングで画像転送デバイス２１に副走査同期信号MFSYNC_Nを出力する。
【００６８】
画像転送デバイス２１は、副走査同期信号MFSYNC_Nが入力されると、コントローラユニット１０のメモリ１２４から後続のデータ（描画データ）を読み出し、画像処理デバイス２４に出力を開始する。
【００６９】
画像処理デバイス２４は、画像転送デバイス２１から後続のデータの入力が開始されると、画像処理済で内部に保持されていた先行データの書き込み制御デバイス２５への出力を開始する。
【００７０】
画像処理デバイス２４は、先行データの出力を完了すると、引き続いて画像転送デバイス２１から入力される後続データの画像処理を行って、書き込み制御デバイス２５へ順次出力する。
【００７１】
画像転送デバイス２１は、レジスタ部５１の副走査サイズレジスタに設定されたライン数の画像データを画像処理デバイス２４へ出力し、画像処理デバイス２４の遅延ライン数分の主走査同期信号RLSYNC_Nを出力すると、出力制御部３６の入出力端子制御部４４が、制御信号入出力端子ｔ１２、データ入出力端子ｔ１３を入力状態に切り替えて一連の動作を終了する。
【００７２】
画像処理デバイス２４は、レジスタ部５１の副走査サイズレジスタに設定されたライン数分の画像データを書き込み制御デバイス２５へ出力すると、入出力端子制御部４４が、制御信号入出力端子ｔ１２、データ入出力端子ｔ１３を出力状態に切り替えて一連の動作を終了する。
【００７３】
そして、上記画像データのデータ転送タイミングを制御するために、図５に示した画像転送デバイス２１、画像処理デバイス２４及び書き込み制御デバイス２５の間における制御信号とデータのやりとりにおいて、画像処理デバイス２４から画像転送デバイス２１及び書き込み制御デバイス２５へ出力する信号のタイミングは、図７のように示される。
【００７４】
すなわち、画像処理デバイス２４は、レジスタ部５１にモードが設定されると、パラメータ演算部５２が、遅延ライン数の演算を行い、演算が終了すると、図７の「ライン数出力」のタイミングで、制御信号入出力端子ｔ２１のパラメータの有効信号である主走査同期信号RLSYNC_Nをアサートし、データ入出力端子ｔ２２のデータRDATAとして、遅延ライン数のパラメータを出力する。画像処理デバイス２４は、数クロック分の間、主走査同期信号RLSYNC_Nをアサートした後、ネゲートし、主走査同期信号RLSYNC_Nの制御信号入出力端子ｔ２１及びデータRDATAのデータ入出力端子ｔ２２を入力状態に切り替える。
【００７５】
画像処理デバイス２４は、書き込み制御デバイス２５へ主走査の有効範囲を示す主走査有効範囲信号GLGATE_N及び画像データGDATAの出力を完了すると、主走査同期信号RLSYNC_N及びRDATAの制御信号入出力端子ｔ２１及びデータ入出力端子ｔ２２を出力状態に切り替えて、１ページ分の動作を終了する。
【００７６】
そして、画像処理デバイス２４の遅延ライン数が２ラインの場合、書き込み制御デバイス２５から画像転送デバイス２１への入力制御信号、画像転送デバイス２１から画像処理デバイス２４へ出力する制御信号と画像データ及び画像処理デバイス２４から書き込み制御デバイス２５へ出力する制御信号と画像データのタイミングは、図８のように示される。
【００７７】
すなわち、画像転送デバイス２１と画像処理デバイス２４とを接続する制御信号及びデータ信号は、画像転送デバイス２１から見ると初期状態では入力状態であり、遅延ライン数が画像処理デバイス２４から設定されるとき、画像処理デバイス２４からパラメータの有効信号RLSYNC_Nがアサートされて、データRDATAで遅延ライン数「２」が送られてくる。画像転送デバイス２１の出力制御部３６のパラメータ抽出部４３は、データRDATAで通知される遅延ライン数「２」を抽出して、内部レジスタに保持し、入出力端子制御部４４は、主走査同期信号RLSYNC_Nがネゲートされると、制御信号入出力端子ｔ１２とデータ入出力端子ｔ１３の状態を、画像転送デバイス２１からの出力状態に切り替える。
【００７８】
画像転送デバイス２１は、コントローラＣＰＵ１１がメモリ１４に画像の準備が完了し、レジスタ部５１の画像準備完了レジスタに値が書き込まれると、副走査の有効範囲を示す副走査有効範囲信号RFGATE_Nをアサートして、先に抽出した遅延ライン数である２ライン分のデータをコントローラユニット１０のメモリ１４から先読みして画像処理デバイス２４に出力する。画像処理デバイス２４は、内部遅延が２ラインあるため、この時点で書き込み制御デバイス２５への画像出力は行わない。
【００７９】
画像転送デバイス２１は、書き込み制御デバイス２５から主走査同期信号MFSYNC_Nがアサートされると、すなわち、図８の「同期信号アサート」のタイミングで、コントローラユニット１０のメモリ１４からの画像データの読み込みを再開し、画像処理デバイス２４へ出力する。画像処理デバイス２４は、画像転送デバイス２１からデータ入力が再開されると、１ライン目から画像処理後の画像データの書き込み制御デバイス２５への出力を開始する。
【００８０】
画像転送デバイス２１は、コントローラユニット１０のメモリ１４から先読みした２ライン分を含めた有効画像データの読み込み及び画像処理デバイス２４への出力が完了すると、副走査の有効範囲を示す副走査有効範囲信号RFGATE_Nをネゲートする。画像転送デバイス２１は、副走査有効範囲信号RFGATE_Nをネゲートすると、入出力端子制御部４４が、画像処理デバイス２４から書き込み制御デバイス２５への出力が完了するタイミングである、２ライン＋１個の主走査同期信号RLSYNC_Nを出力するタイミングで、画像転送デバイス２１と画像処理デバイス２４とを接続する制御信号及びデータ信号を入力に切り替えて、１ページ分の動作を終了する。
【００８１】
そして、画像処理デバイス２４の遅延ライン数が４ラインの場合、書き込み制御デバイス２５から画像転送デバイス２１への入力制御信号、画像転送デバイス２１から画像処理デバイス２４へ出力する制御信号と画像データ及び画像処理デバイス２４から書き込み制御デバイス２５へ出力する制御信号と画像データのタイミングは、図９のように示される。図９から分かるように、基本的には、図８と同様であり、遅延ライン数が４ラインとなる。
【００８２】
すなわち、画像転送デバイス２１と画像処理デバイス２４とを接続する制御信号及びデータ信号は、画像転送デバイス２１から見ると初期状態では入力状態であり、遅延ライン数が画像処理デバイス２４から設定されるとき、画像処理デバイス２４からパラメータの有効信号RLSYNC_Nがアサートされて、データRDATAで遅延ライン数「２」が送られてくる。画像転送デバイス２１の出力制御部３６のパラメータ抽出部４３は、データRDATAで通知される遅延ライン数「４」を抽出して、内部レジスタに保持し、入出力端子制御部４４は、主走査同期信号RLSYNC_Nがネゲートされると、画像転送デバイス２１からの出力に切り替える。
【００８３】
画像転送デバイス２１は、コントローラＣＰＵ１１がメモリ１４に画像の準備が完了し、レジスタ部５１の画像準備完了レジスタに値が書き込まれると、副走査の有効範囲を示す副走査有効範囲信号RFGATE_Nをアサートして、先に抽出した遅延ライン数である４ライン分のデータをコントローラユニット１０のメモリ１４から先読みして画像処理デバイス２４に出力する。画像処理デバイス２４は、内部遅延が４ラインあるため、この時点で書き込み制御デバイス２５への画像出力は行わない。
【００８４】
画像転送デバイス２１は、書き込み制御デバイス２５から主走査同期信号MFSYNC_Nがアサートされると、すなわち、図９の「同期信号アサート」のタイミングで、コントローラユニット１０のメモリ１４からの画像データの読み込みを再開し、画像処理デバイス２４へ出力する。画像処理デバイス２４は、画像転送デバイス２１からデータ入力が再開されると、１ライン目から画像処理後の画像データの書き込み制御デバイス２５への出力を開始する。
【００８５】
画像転送デバイス２１は、コントローラユニット１０のメモリ１４から先読みした４ライン分を含めた有効画像データの読み込み及び画像処理デバイス２４への出力が完了すると、副走査の有効範囲を示す副走査有効範囲信号RFGATE_Nをネゲートする。画像転送デバイス２１は、副走査有効範囲信号RFGATE_Nをネゲートすると、入出力端子制御部４４が、画像処理デバイス２４から書き込み制御デバイス２５への出力が完了するタイミングである、４ライン＋１個の主走査同期信号RLSYNC_Nを出力するタイミングで、画像転送デバイス２１と画像処理デバイス２４とを接続する制御信号及びデータ信号を入力に切り替えて、１ページ分の動作を終了する。
【００８６】
なお、上記説明は、ハードディスク１３に格納した画像データを、プロッタ２７で印刷出力する場合について説明したが、ハードディスク１３の画像データを出力するのは、プロッタ２７で印刷出力する場合に限るものではなく、例えば、ネットワークＩ／Ｆに接続されているコンピュータ等の外部装置に画像処理した画像データを転送する場合にも同様に適用することができる。
【００８７】
このように、本実施例のデジタル複合装置１は、画像処理パラメータと制御信号に基づいて画像データに所定の画像処理を施して出力タイミングの規定されている書き込み制御デバイス（画像出力ユニット）２５に出力する画像処理デバイス（画像処理ユニット）２４とメモリ１４上の画像データを読み出して該画像処理デバイス２４に転送する画像転送デバイス（転送ユニット）２１とが、入力状態と出力状態に切り替え可能な画像処理側入出力端子としての制御信号入出力端子ｔ２１とデータ入出力端子ｔ２２及び転送側入出力端子としての制御信号入出力端子ｔ１２とデータ入出力端子ｔ１３で接続されている画像処理装置としてのエンジンユニット２０の画像転送デバイス（転送ユニット）２１において、制御信号入出力端子ｔ１２とデータ入出力端子ｔ１３を入力状態として、該制御信号入出力端子ｔ１２とデータ入出力端子ｔ１３を介して画像処理デバイス２４から画像処理パラメータを取得すると、制御信号入出力端子ｔ１２とデータ入出力端子ｔ１３を出力状態に切り替えて、画像処理パラメータに応じたデータ量に対応して生成された制御信号及びメモリ１４から読み出した画像データを先行して制御信号入出力端子ｔ１２とデータ入出力端子ｔ１３を介して画像処理デバイス２４に出力し、書き込み制御デバイス（画像出力ユニット）２５から出力開始信号である副走査同期信号MFSYNC_Nが入力されると、後続の制御信号及び画像データを画像処理デバイス２４へ出力する。
【００８８】
したがって、本実施例のデジタル複合装置１は、複数の制御信号により接続される画像処理デバイス２４と画像転送デバイス２１間において、コントローラＣＰＵ１１からの設定に従って画像処理デバイス２４及び画像転送デバイス２１の入出力を切り替えるとともに、制御信号間の所定のタイミングに従って画像処理デバイス２４の処理に必要な画像データを、画像転送デバイス２１を介してメモリ１４から先行して読み出して画像処理デバイス２４に出力することができ、画像処理デバイス２４で行われる画像処理に関わらず画像処理デバイス２４から書き込み制御デバイス２５へ画像データを出力するタイミングを一定にすることができる。その結果、制御信号入出力端子ｔ２１とデータ入出力端子ｔ２２及び制御信号入出力端子ｔ１２とデータ入出力端子ｔ１３によって、画像転送デバイス２１がパラメータを画像処理デバイス２４から取得することができ、画像書き込みのソフトウェア制御を容易なものとすることができるとともに、画像処理デバイス２４と画像転送デバイス２１のピン数を削減して、コストを削減することができる。
【００８９】
すなわち、デジタル複合装置１は、メモリ１４上の画像データを画像処理を行った後、画像出力ユニットである書き込み制御デバイス２５へ画像データを転送する際に、画像処理の処理変動によって、画像出力を適切に行うための遅延ライン数が変化しても、ソフトウェア制御が複雑になること及び修正の必要性が発生することを抑制して、汎用性を向上させつつ安価な画像処理を行うことができる。
【００９０】
また、本実施例のデジタル複合装置１は、画像処理デバイス２４が、制御信号入出力端子ｔ２１とデータ入出力端子ｔ２２を出力状態として、画像処理パラメータを制御信号入出力端子ｔ２１とデータ入出力端子ｔ２２を介して画像転送デバイス２１のパラメータ抽出部（パラメータ取得手段）４３に出力すると、制御信号入出力端子ｔ２１とデータ入出力端子ｔ２２を入力状態に切り替え、画像転送デバイス２１から入力される画像データを画像処理して書き込み制御デバイス２５に出力している。
【００９１】
したがって、メモリ１４上の画像データを画像処理を施した後、書き込み制御デバイス２５へ画像データを転送する際に、画像処理の処理変動によって、画像出力を適切に行うための遅延ライン数が変化しても、ソフトウェア制御が複雑になること及び修正の必要性が発生することをより一層適切に抑制して、汎用性を向上させつつ安価な画像処理を行うことができる。
【００９２】
さらに、本実施例のデジタル複合装置１は、画像処理デバイス２４のパラメータ演算部５２が、レジスタ部５１にコントローラＣＰＵ１１によって設定されるレジスタ設定値に基づいて画像処理デバイス２４での遅延ライン数を画像処理パラメータとして演算している。
【００９３】
したがって、レジスタ設定値によりパラメータを演算することで、画像処理の処理内容の変更によってソフトウェアによる設定や演算の追加の必要性を無くして、ソフトウェア制御を容易なものとすることができるとともに、１回のパラメータ転送によって必要な情報を授受することができ、画像処理デバイス２４のコスト上昇抑制しつつ、画像処理を向上させることができる。
【００９４】
以上、本発明者によってなされた発明を好適な実施例に基づき具体的に説明したが、本発明は上記実施例で説明したものに限定されるものではなく、その要旨を逸脱しない範囲で種々変更可能であることはいうまでもない。
【産業上の利用可能性】
【００９５】
本発明は、ハードディスク等に一旦画像データを保管した後に、画像形成出力等を行う画像処理装置及び該画像処理装置を搭載するプリンタ装置、複写装置、複合装置等の画像形成装置、画像処理制御方法、画像処理制御プログラム及び記録媒体に利用することができる。
【符号の説明】
【００９６】
１ デジタル複合装置
１０ コントローラユニット
１１ コントローラＣＰＵ
１２ コントローラＡＳＩＣ
１３ ハードディスク（ＨＤＤ）
１４ メモリ
２０ エンジンユニット
２１ 画像転送デバイス
２２ エンジンＣＰＵ
２３ スキャナ画像処理デバイス
２４ 画像処理デバイス
２５ 書き込み制御デバイス
２６ スキャナ
２７ プロッタ
３１ 入力制御部
３２ レジスタ部
３３ コミュニケーションバッファ
３４ テストパターン生成部
３５ シフト処理部
３６ 出力制御部
４１ 制御信号生成部
４２ 出力データ生成部
４３ パラメータ抽出部
４４ 入出力端子制御部
ｔ１１ 制御信号入力端子
ｔ１２ 制御信号入出力端子
ｔ１３ データ入出力端子
５１ レジスタ部
５２ パラメータ演算部
５３ 画像処理部
５４ 入出力端子制御部
ｔ２１ 制御信号入出力端子
ｔ２２ データ入出力端子
ｔ２３ 制御信号出力端子
ｔ２４ データ出力端子
【先行技術文献】
【特許文献】
【００９７】
【特許文献１】特開２００３−３３３２３２号公報
【特許文献２】特開２０１０−０６８３２０号公報
【技術分野】
【０００１】
本発明は、画像処理装置、画像形成装置、画像処理制御方法、画像処理制御プログラム及び記録媒体に関し、詳細には、メモリ内の画像データに対して画像処理を施した後、画像形成処理や画像転送処理に転送する画像処理装置、画像形成装置、画像処理制御方法、画像処理制御プログラム及び記録媒体に関する。
【背景技術】
【０００２】
複写装置、プリンタ装置、複合装置等の画像形成装置は、コントローラ部とエンジン部を備え、エンジン部としては、スキャナ、プロッタ等を備えている。このような画像形成装置は、エンジン部のスキャナで読み取った原稿の画像データやネットワークを介して外部コンピュータ等の外部装置から送られてきた画像データをエンジン部の画像処理デバイスで必要な画像処理を施した後、エンジン部の画像転送デバイスを介して、コントローラ部に転送して、コントローラ部のハードディスク等の不揮発性メモリに蓄積する。そして、画像データの出力時に、コントローラ部のＣＰＵが該不揮発性メモリから画像データをＲＡＭ（Random Access Memory）等のメモリに読み出して、該メモリからエンジン部に転送し、エンジン部は、コントローラから送られてくる画像データを画像転送デバイスで画像処理デバイスに渡して、画像処理デバイスで必要な画像処理を施した後、書き込み制御デバイスからプロッタに転送する。プロッタは、書き込み制御デバイスから送られてくる画像データに基づいて、電子写真方式やインク噴射方式等の画像形成方式で、用紙に画像形成出力する（特許文献１参照）。
【０００３】
このような画像形成装置においては、装置の構成によって画像処理を変更するために、従来から、画像処理部をＤＳＰ（Digital Signal Processor）で構成して、メモリからプロッタまでの画像転送パスを、ＰＣＩ（Peripheral Component Interconnect） Express（以下、ＰＣＩｅという。）等の汎用データインターフェイスを有する画像転送デバイス、画像処理を行う画像処理デバイス（ＤＳＰ）及び書き込み制御デバイスで構成されているものが多い（特許文献２参照）。
【発明の概要】
【発明が解決しようとする課題】
【０００４】
しかしながら、上記従来技術にあっては、メモリに保管した画像データを出力する上で、ソフトウェアの制御が煩雑になり、コストが高くつくという問題があった。
【０００５】
すなわち、画像処理装置における画像データの出力には、データの転送速度が規定されることが多い。すなわち、画像形成装置の場合、プロッタは、用紙の決まった位置に画像を形成するため、例えば、電子写真方式のプロッタでは、用紙の搬送速度や書き込み光学系の駆動タイミングに合わせて画像データをプロッタに出力する必要がある。
【０００６】
ところが、メモリからプロッタまでの画像転送パスの途中にある画像処理デバイスで行う画像処理によって、プロッタに送る画像データのラインの遅延量（遅延ライン数）が変わってしまうと、画像処理デバイスでの動作モードや画像形成装置の機種毎にプロッタのタイミング制御を調整する必要があり、ソフトウェア制御が煩雑になるという問題がある。
【０００７】
また、遅延ライン数のばらつきによる影響を無くす方法としては、画像転送デバイスあるいは画像処理デバイス内部で制御信号を遅延させることにより最も遅いタイミングに合わせて一定にすることが考えられるが、遅延ライン数が大きい画像処理が含まれる場合や画像処理のアルゴリズムを増やすために画像処理全体としての遅延ライン数が増加してしまう場合には、プロッタ側からの画像出力開始信号（出力開始信号）の出力タイミングを早くする必要がある。その結果、ソフトウェアのタイミング制御への制約が大きくなって、ソフトウェアの大幅な変更を余儀なくされ、コストの増加や作業の繁雑さが増加するという問題があった。
【０００８】
そこで、本発明は、メモリ上の画像データを、画像処理を行った後、画像出力ユニットへ転送する際に、画像処理の処理変動によって画像出力を適切に行うための遅延ライン数が変化しても、ソフトウェア制御が複雑になること及び修正の必要性が発生することを抑制して、汎用性を向上させつつ安価な画像処理を行うことのできる画像処理装置、画像形成装置、画像処理制御方法、画像処理制御プログラム及び記録媒体を提供することを目的としている。
【課題を解決するための手段】
【０００９】
本発明は、上記目的を達成するために、画像処理パラメータと制御信号に基づいて画像データに所定の画像処理を施して出力タイミングの規定されている画像出力ユニットに出力する画像処理ユニットとメモリ上の画像データを読み出して該画像処理ユニットに転送する転送ユニットとが、入力状態と出力状態に切り替え可能な画像処理側入出力端子と転送側入出力端子で接続されている画像処理装置の該転送ユニットにおいて、前記転送側入出力端子を入力状態として、該転送側入出力端子を介して前記画像処理ユニットから前記画像処理パラメータを取得すると、該転送側入出力端子を出力状態に切り替えて、前記画像処理パラメータに応じたデータ量に対応して生成された制御信号及び前記メモリから読み出した画像データを先行して該転送側入出力端子を介して該画像処理ユニットに出力し、該画像出力ユニットから出力開始信号が入力されると、後続の制御信号及び画像データを該画像処理ユニットへ出力することを特徴としている。
【００１０】
また、本発明は、前記画像処理ユニットが、前記画像処理側入出力端子を出力状態として、前記画像処理パラメータを該画像処理側入出力端子を介して前記転送ユニットの前記パラメータ取得手段に出力すると、該画像処理側入出力端子を入力状態に切り替え、該転送ユニットから入力される画像データを画像処理して前記画像出力ユニットに出力することを特徴としてもよい。
【００１１】
さらに、本発明は、前記レジスタ設定値に基づいて前記画像処理ユニットでの遅延ライン数を前記画像処理パラメータとして演算することを特徴としてもよい。
【発明の効果】
【００１２】
本発明によれば、メモリ上の画像データを、画像処理を行った後、画像出力部へ転送する際に、画像処理の処理変動によって画像出力を適切に行うための遅延ライン数が変化しても、ソフトウェア制御が複雑になること及び修正の必要性が発生することを抑制して、汎用性を向上させつつ安価な画像処理を行うことができる。
【図面の簡単な説明】
【００１３】
【図１】本発明の一実施例を適用したデジタル複合装置の要部ブロック構成図。
【図２】画像転送デバイスのブロック構成図。
【図３】出力制御部のブロック構成図。
【図４】画像出力デバイスのブロック構成図。
【図５】画像転送デバイス、画像処理デバイス及び書き込み制御デバイス間における制御信号及びデータを示す図。
【図６】画像データ出力時の各デバイス間の動作シーケンス図。
【図７】画像処理デバイスから画像転送デバイス及び書き込み制御デバイスへの信号の出力タイミングを示す図。
【図８】遅延ライン数が２ラインのときの書き込み制御デバイス、画像転送デバイス及び画像処理デバイス間における制御信号とデータのタイミング図。
【図９】遅延ライン数が４ラインのときの書き込み制御デバイス、画像転送デバイス及び画像処理デバイス間における制御信号とデータのタイミング図。
【発明を実施するための形態】
【００１４】
以下、本発明の好適な実施例を添付図面に基づいて詳細に説明する。なお、以下に述べる実施例は、本発明の好適な実施例であるので、技術的に好ましい種々の限定が付されているが、本発明の範囲は、以下の説明によって不当に限定されるものではなく、また、本実施の形態で説明される構成の全てが本発明の必須の構成要件ではない。
【実施例１】
【００１５】
図１〜図９は、本発明の画像処理装置、画像形成装置、画像処理制御方法、画像処理制御プログラム及び記録媒体の一実施例を示す図であり、図１は、本発明の画像処理装置、画像形成装置、画像処理制御方法、画像処理制御プログラム及び記録媒体の一実施例を適用したデジタル複合装置１の要部ブロック構成図である。
【００１６】
図１において、デジタル複合装置１は、コントローラユニット１０及びエンジンユニット２０等を備えており、その他に、図示しないが、操作表示部、ファクシミリ通信部、ネットワークＩ／Ｆ、電源部等を備えていて、コピー処理、プリンタ処理、スキャナ処理、データ転送処理及びファクシミリ通信処理等を行う。
【００１７】
コントローラユニット１０は、コントローラＣＰＵ（Central Processing Unit）１１、コントローラＡＳＩＣ（Application Specific Integrated Circuit）１２、ハードディスク（ＨＤＤ）１３及びメモリ１４等を備えており、エンジンユニット２０は、画像転送デバイス２１、エンジンＣＰＵ２２、スキャナ画像処理デバイス２３、画像処理デバイス２４、書き込み制御デバイス２５、スキャナ２６及びプロッタ２６等を備えている。
【００１８】
コントローラＣＰＵ１１は、図示しないＲＯＭやハードディスク１３に格納されているプログラムに基づいてデジタル複合装置１の各部を制御して、デジタル複合装置１としての基本処理を実行するとともに、後述する本発明の画像処理制御方法を実行する。
【００１９】
すなわち、デジタル複合装置１は、ＲＯＭ、ＥＥＰＲＯＭ（Electrically Erasable and Programmable Read Only Memory ）、ＥＰＲＯＭ、フラッシュメモリ、フレキシブルディスク、ＣＤ−ＲＯＭ（Compact Disc Read Only Memory ）、ＣＤ−ＲＷ（Compact Disc Rewritable ）、ＤＶＤ（Digital Versatile Disk）、ＳＤ（Secure Digital）カード、ＭＯ（Magneto-Optical Disc）等のコンピュータが読み取り可能な記録媒体に記録されている本発明の画像処理制御方法を実行する画像処理制御プログラムを読み込んでコントローラユニット１０のＲＯＭやハードディスク１３等に導入することで、後述するハードディスク１３内の画像データを、メモリ１４を介してプロッタ２７に合わせて適切に転送する画像処理制御方法を実行する画像形成装置として構築されている。この画像処理制御プログラムは、アセンブラ、Ｃ、Ｃ＋＋、Ｃ＃、Ｊａｖａ（登録商標）等のレガシープログラミング言語やオブジェクト指向ブログラミング言語等で記述されたコンピュータ実行可能なプログラムであり、上記記録媒体に格納して頒布することができる。
【００２０】
コントローラＡＳＩＣ１２は、ハードディスク１３やメモリ１４とのデータのやり取り及びエンジンユニット２０とのデータのやり取りを行う。
【００２１】
メモリ１４は、コントローラＣＰＵ１１によるプログラム実行のワークエリアとして入り要され、画像データやＤＭＡＣ（Direct Memory Access Controller ：ＤＭＡコントローラ）のディスクリプタが格納される。
【００２２】
ハードディスク１３は、コントローラＣＰＵ１１によって、プログラムや画像データが書き込まれ、また、読み出される。
【００２３】
スキャナ２６は、スキャナ動作、コピー動作、ファクシミリ送信動作時に、原稿に読み取り光を照射して、該原稿の反射光をＣＣＤ（Charge Coupled Device ）等の光電変換素子で光電変換することで、該原稿を主走査・副走査し、該原稿の画像を読み取って、ＲＧＢ（Ｒ：レッド、Ｇ：グリーン、Ｂ：ブルー）の画像データとして、スキャナ画像処理デバイス２３に出力する。
【００２４】
スキャナ画像処理デバイス２３は、エンジンＣＰＵ２２から設定されるパラメータに基づいて、スキャナ２６で読み取られた原稿の画像データにフィルタ処理やガンマ変換処理等の補正処理を行って画像転送デバイス２１に出力する。
【００２５】
画像転送デバイス２１は、ＰＣＩｅ等の汎用インターフェイスでコントローラユニット１０のコントローラＡＳＩＣ１２と接続されており、スキャナ画像処理デバイス２３からのデータを圧縮してコントローラユニット１０のコントローラＡＳＩＣ１２へ転送し、また、コントローラＡＳＩＣ１２から送られてきた画像データを受け取って、伸長して画像処理デバイス２４へ転送する。
【００２６】
画像処理デバイス２４は、画像転送デバイス２１で伸長された画像データに階調処理、合成処理、解像度変換等の画像処理を施して、画像処理後の画像データを書き込み制御デバイス２５に出力する。
【００２７】
書き込み制御デバイス２５は、エンジンＣＰＵ２２からの制御信号及び画像処理デバイス２４から送られてくる画像データに基づいてプロッタ２７の駆動制御を行う。
【００２８】
プロッタ２７は、電子写真方式のプロッタが用いられており、図示しないが、電子写真方式で記録紙に描画データに基づいて印刷処理を行うのに必要な部品、例えば、感光体、光書き込み部、現像部、帯電部及びクリーニング部等を備えている。プロッタ２７は、画像データ及び制御信号により光書き込み部を動作させて感光体上に静電潜像を形成し、現像部によりトナーを感光体上に供給して現像してトナー画像を形成する。プロッタ２７は、給紙部から記録紙を感光体と転写部との間に給紙して、感光体上のトナー画像を記録紙に転写させ、トナー画像の転写された記録紙を定着部に搬送して、定着部で加熱・加圧して記録紙上のトナー画像を定着させることで、印刷処理を行う。
【００２９】
そして、書き込み制御デバイス２５は、プロッタ２７のポリゴンモータやレーザーダイオードの制御、画像転送デバイス２１へ出力する同期信号の生成及びプロッタ２７への画像データの出力を行う。上記書き込み制御デバイス２５及びプロッタ２７は、全体として画像出力ユニットとして機能している。
【００３０】
上記画像転送デバイス（転送ユニット）２１は、図２に示すように、入力制御部３１、レジスタ部３２、コミュニケーションバッファ３３、テストパターン生成部３４、シフト処理部３５及び出力制御部３６等を備えており、入力制御部３１が、コントローラＡＳＩＣ２６と、出力制御部３６が、画像処理デバイス２４及び書き込み制御デバイス２５と接続されている。
【００３１】
レジスタ部３２は、画像転送デバイス２１の各部（各モジュール）の設定を行うためのレジスタ群であり、コントローラＣＰＵ１１によってレジスタ値（レジスタ設定値）が設定される。
【００３２】
入力制御部３１は、ＰＣＩｅ等の汎用インターフェイスでコントローラユニット１０のコントローラＡＳＩＣ１２と接続されており、コントローラＡＳＩＣ１２からＤＭＡＣで画像データの読み出しを行う。
【００３３】
コミュニケーションバッファ３３は、コントローラＣＰＵ１１とエンジンＣＰＵ２２から書き込み／読み出しが可能なレジスタ群であり、コントローラＣＰＵ１１とエンジンＣＰＵ２２との間で情報のやり取りを行う際に使用される。
【００３４】
テストパターン生成部３４は、デバッグや検査に使用するテストパターンの生成及び入力画像との合成処理を行う。
【００３５】
シフト処理部３５は、余白の追加や画像サイズの調整等のために主走査、副走査方向の画素の追加、削除を行う。
【００３６】
出力制御部３６は、書き込み制御デバイス２５からの制御信号に同期して画像処理デバイス２４への画像データの出力制御を行う。
【００３７】
上記出力制御部３６は、図３に示すように、制御信号生成部４１、出力データ生成部４２、パラメータ抽出部４３及び入出力端子制御部４４等を備えており、転送側入出力端子である制御信号入力端子ｔ１１及び制御信号入出力端子ｔ１２と、データ入出力端子ｔ１３が設けられている。
【００３８】
制御信号入力端子ｔ１１は、書き込み制御デバイス２５に接続され、書き込み制御デバイス２５からの主走査同期信号MLSYNC_N、副走査同期信号MFSYNC_N（図５参照）が入力される。制御信号入出力端子ｔ１２は、画像処理デバイス２４と接続され、入力状態と出力状態に切り替えられて、制御信号のやり取りを行う。データ入出力端子ｔ１３は、画像処理デバイス２４と接続され、入力状態と出力状態に切り替えられて、データのやり取りを行う。
【００３９】
制御信号生成部（制御信号生成手段）４１は、書き込み制御デバイス２５からの制御信号及びシフト処理部３５からの制御信号に基づいて、副走査有効範囲信号RFGATE_N、主走査有効範囲信号RLGATE_N、主走査同期信号RLSYNC_N等の制御信号を生成して、制御信号入出力端子ｔ１２から画像処理デバイス２４へ出力するとともに、入出力端子制御部４４に出力する。
【００４０】
出力データ生成部（データ出力手段）４２には、シフト処理部３５から画像データ（データ信号）が入力され、出力データ生成部４２は、シフト処理部３５からのデータ信号に基づいて、画像データ（データ信号）を生成して、データ入出力端子ｔ１３から画像処理デバイス２４に出力する。
【００４１】
パラメータ抽出部（パラメータ取得手段）４３は、画像処理デバイス２４と接続する制御信号入出力端子ｔ１２から入力される入力制御信号（パラメータ有効信号）を元に、画像処理デバイス２４と接続するデータ入出力端子ｔ１３から入力されるデータ信号（画像処理パラメータ）の抽出を行い、制御信号生成部４１に出力する。
【００４２】
入出力端子制御部（転送側入出力切り替え手段）４４は、画像処理デバイス２４から制御信号入出力端子ｔ１２を介して入力される入力制御信号（パラメータ有効信号）と制御信号生成部４１から入力される制御信号（副走査有効範囲信号RFGATE_N）を元に、制御信号入出力端子ｔ１２とデータ入出力端子ｔ１３の入出力（入力状態と出力状態）の切り替えを行う。
【００４３】
上記画像処理デバイス（画像処理ユニット）２４は、図４に示すようにブロック構成されており、レジスタ部５１、パラメータ演算部５２、画像処理部５３及び入出力端子制御部５４等を備えていて、制御信号入出力端子ｔ２１、データ入出力端子ｔ２２、制御信号出力端子ｔ２３及びデータ出力端子ｔ２４が設けられている。
【００４４】
画像処理側入出力端子である制御信号入出力端子ｔ２１及びデータ入出力端子ｔ２２は、画像転送デバイス２１と接続され、制御信号入出力端子ｔ２１は、画像転送デバイス２１と制御信号のやり取りを、データ入出力端子ｔ２２は、画像転送デバイス２１とデータのやり取りを行う。
【００４５】
制御信号出力端子ｔ２３及びデータ出力端子ｔ２４は、書き込み制御デバイス２５と接続され、制御信号出力端子ｔ２３は、書き込み制御デバイス２５へ制御信号の出力を、データ出力端子ｔ２４は、書き込み制御デバイス２５へ画像処理後のデータの出力を行う。
【００４６】
レジスタ部５１は、画像処理デバイス２４で行われる画像処理で使用する各種パラメータ及びモードを設定するためレジスタ群である。レジスタ部５１は、各画像処理を行うかどうかを決定する画像処理アルゴリズムイネーブルレジスタを持っており、このレジスタに、エンジンＣＰＵ２２からレジスタ設定値が設定されると、該レジスタ設定値をパラメータ演算部５２に、それぞれ出力する。
【００４７】
パラメータ演算部（パラメータ演算手段）５２は、レジスタ部５１からのイネーブルレジスタの値から、画像処理デバイス２４全体で生じる遅延ライン数を計算して、画像転送デバイス２１に、制御信号入出力端子ｔ２１を通してパラメータ有効信号を、データ入出力端子ｔ２２を通してパラメータを出力する。
【００４８】
画像処理部（画像処理手段）５３は、階調処理、合成処理等の画像処理を行うモジュール群であり、レジスタ部５１に設定された画像処理の各種パラメータ及びモードに従って画像処理を行って、制御信号出力端子ｔ２３及びデータ出力端子ｔ２４を通して、書き込みデバイス２５に出力する。
【００４９】
入出力端子制御部（画像処理側入出力切り替え手段）５４は、制御信号入出力端子ｔ２１から入力される制御信号（副走査有効範囲信号RFGATE_N）とパラメータ演算部５２から入力される制御信号（パラメータ有効信号）を元に、制御信号入出力端子ｔ２１とデータ入出力端子ｔ２２の入出力の切り替えを行う。
【００５０】
デジタル複合装置１は、エンジンユニット２０のスキャナ２６で読み取った原稿の画像データを、上述のように、スキャナ画像処理デバイス２３で必要な画像処理を施した後、転送デバイス２１を介してコントローラユニット１０に転送し、コントローラユニット１０のハードディスク１３に格納する。また、デジタル複合装置１は、ネットワークＩ／Ｆを介して外部装置から転送されてきた画像データをコントローラＣＰＵ１１等で必要な画像処理を施した後、ハードディスク１３に格納する。そして、デジタル複合装置１は、ハードディスク１３に格納した画像データを画像転送デバイス２１を介して画像処理デバイス２４に転送し、画像処理デバイス２４で必要な画像処理を施して、書き込み制御デバイス２５を介してプロッタ２７に転送して、プロッタ２７で用紙に画像形成する。
【００５１】
そして、デジタル複合装置１は、上記画像転送デバイス２１、画像処理デバイス２４及び書き込み制御デバイス２５の間で、図５に示すような制御信号の交換を行って、画像データの転送タイミングを調整する。なお、デジタル複合装置１は、カラーデジタル複合装置であり、シアン、マゼンタ、イエロー、ブラックの４色に対応して４チャンネルの信号が存在するが、図５では、明確にするために、１チャンネル分のみが記載されている。
【００５２】
書き込み制御デバイス２５は、プロッタ２７における各色の感光体に対応する副走査同期信号MFSYNC_N及び光書き込み部のポリゴンミラーの回転同期検知信号に対応する主走査同期信号MLSYNC_Nを画像転送デバイス２１に出力する。
【００５３】
画像転送デバイス２１は、副走査の有効範囲を示す副走査有効範囲信号RFGATE_N、主走査方向の同期を示す主走査同期信号RLSYNC_N、主走査の有効範囲を示す主走査有効範囲信号RLGATE_N及びデータRDATAを画像処理デバイス２４に出力する。
【００５４】
画像処理デバイス２４は、主走査同期信号RLSYNC_N及び画像データRDATAを画像転送デバイス２１に出力し、主走査の有効範囲を示す主走査有効範囲信号GLGATE_N及び画像データGDATAを書き込み制御デバイス２５に出力する。
【００５５】
次に、本実施例の作用について説明する。本実施例のデジタル複合装置１は、画像処理デバイス２４での画像処理によらず、メモリ１４から画像処理デバイス２４を通して書き込み制御デバイス２５へ画像データを出力する画像データの転送タイミングを一定にする。
【００５６】
すなわち、デジタル複合装置１は、エンジンユニット２０のスキャナ２６で読み取った原稿の画像データを、上述のように、スキャナ画像処理デバイス２３で必要な画像処理を施した後、転送デバイス２１を介してコントローラユニット１０に転送し、コントローラユニット１０のハードディスク１３に格納する。また、デジタル複合装置１は、ネットワークＩ／Ｆを介して外部装置から転送されてきた画像データをコントローラＣＰＵ１１等で必要な画像処理を施した後、ハードディスク１３に格納する。そして、デジタル複合装置１は、ハードディスク１３に格納した画像データを画像転送デバイス２１を介して画像処理デバイス２４に転送し、画像処理デバイス２４で必要な画像処理を施して、書き込み制御デバイス２５を介してプロッタ２７に転送して、プロッタ２７で用紙に画像形成する。
【００５７】
そして、デジタル複合装置１は、ハードディスク１３に格納されている画像データをプロッタ２７に転送して画像形成する場合、プロッタ２７では、プロッタ２７の動作機能等によって要求される一定の時間に一定の画像データ量が転送されてくることが要求されるが、画像処理デバイス２４での画像処理の内容等によってハードディスク１３からプロッタ２７へ転送する転送時間にばらつきが発生すると、プロッタ２７で適切な画像形成を行うことができなくなる。そこで、デジタル複合装置１は、画像転送デバイス２１が画像処理デバイス２４で画像処理に必要な時間に応じてハードディスク１３からの画像データの読み出しタイミングを調整して、適切な画像データの転送を行う。
【００５８】
すなわち、デジタル複合装置１は、図６において、エンジンＣＰＵ２２、書き込み制御デバイス２５、画像処理デバイス２４、画像転送デバイス２１及びコントローラＣＰＵ１１の各デバイスにおける一連の動作を表すシーケンス図で示すように、デフォルトでは、画像転送デバイス２１の制御信号端子、データ端子は、入力状態に、画像処理デバイス２４の制御信号入出力端子ｔ２１、データ入出力端子ｔ２２は、出力状態になっている。
【００５９】
この状態から、プリント動作シーケンスを開始するために、コントローラＣＰＵ１１からプリントする画像の画像情報が画像転送デバイス２１のコミュニケーションバッファ３３に書き込まれると、画像転送デバイス２１が、エンジンＣＰＵ２２に割り込みを発生する。エンジンＣＰＵ２２は、画像転送デバイス２１から割り込みがくると、画像転送デバイス２１に対して画像データ（画像情報）の読み出しを行う。
【００６０】
エンジンＣＰＵ２２は、画像情報の読み出しを行うと、その情報に基づいて画像処理デバイス２４のレジスタ部５１のモードレジスタの設定を行う。
【００６１】
画像処理デバイス２４は、レジスタ部５１のモードレジスタの画像処理アルゴリズムイネーブルレジスタにモード設定が行われると、パラメータ演算部５２が、レジスタ部５１のイネーブルレジスタの値に基づいて画像処理デバイス２４全体で生じる遅延ライン数を計算して、制御信号入出力端子ｔ２１にパラメータ有効信号、データ入出力端子ｔ２２にパラメータを出力する。
【００６２】
画像処理デバイス２４は、入出力端子制御部４４が、パラメータ演算部５２による制御信号入出力端子ｔ２１へのパラメータ出力が終わると、制御信号入出力端子ｔ２１及びデータ入出力端子ｔ２２を入力に切り替える。
【００６３】
画像転送デバイス２１は、その出力制御部３６の入出力端子制御部４４が、画像処理デバイス２４からのパラメータ入力が終わると、制御信号入出力端子ｔ１２及びデータ入出力端子ｔ１３を出力状態に切り替える。
【００６４】
コントローラＣＰＵ１１は、ハードディスク１３から読み出した画像データのメモリ１４上への描画を完了すると、画像転送デバイス２１のレジスタ部５１の画像準備完了レジスタに書き込みを行って、描画完了を通知する。
【００６５】
画像転送デバイス２１は、画像準備完了レジスタに値が書き込まれると、先に画像処理デバイス２４から入力された画像処理デバイス２４の遅延ライン数分だけ、先行してデータ（描画データ）をコントローラユニット１０のメモリ１４から読み出し、画像処理デバイス２４に出力する。画像転送デバイス２１は、データの出力が終了すると、書き込み制御デバイス２５から副走査同期信号MFSYNC_Nが入力されるまで、画像処理デバイス２４に出力している制御信号を保持する。
【００６６】
エンジンＣＰＵ２２は、所定の位置へ画像形成用の用紙が到達されたことを検出すると、書き込み制御デバイス２５に書き込み動作開始設定を行う。
【００６７】
書き込み制御デバイス２５は、エンジンＣＰＵ２２から書き込み動作開始設定が行われると、所定のタイミングで画像転送デバイス２１に副走査同期信号MFSYNC_Nを出力する。
【００６８】
画像転送デバイス２１は、副走査同期信号MFSYNC_Nが入力されると、コントローラユニット１０のメモリ１２４から後続のデータ（描画データ）を読み出し、画像処理デバイス２４に出力を開始する。
【００６９】
画像処理デバイス２４は、画像転送デバイス２１から後続のデータの入力が開始されると、画像処理済で内部に保持されていた先行データの書き込み制御デバイス２５への出力を開始する。
【００７０】
画像処理デバイス２４は、先行データの出力を完了すると、引き続いて画像転送デバイス２１から入力される後続データの画像処理を行って、書き込み制御デバイス２５へ順次出力する。
【００７１】
画像転送デバイス２１は、レジスタ部５１の副走査サイズレジスタに設定されたライン数の画像データを画像処理デバイス２４へ出力し、画像処理デバイス２４の遅延ライン数分の主走査同期信号RLSYNC_Nを出力すると、出力制御部３６の入出力端子制御部４４が、制御信号入出力端子ｔ１２、データ入出力端子ｔ１３を入力状態に切り替えて一連の動作を終了する。
【００７２】
画像処理デバイス２４は、レジスタ部５１の副走査サイズレジスタに設定されたライン数分の画像データを書き込み制御デバイス２５へ出力すると、入出力端子制御部４４が、制御信号入出力端子ｔ１２、データ入出力端子ｔ１３を出力状態に切り替えて一連の動作を終了する。
【００７３】
そして、上記画像データのデータ転送タイミングを制御するために、図５に示した画像転送デバイス２１、画像処理デバイス２４及び書き込み制御デバイス２５の間における制御信号とデータのやりとりにおいて、画像処理デバイス２４から画像転送デバイス２１及び書き込み制御デバイス２５へ出力する信号のタイミングは、図７のように示される。
【００７４】
すなわち、画像処理デバイス２４は、レジスタ部５１にモードが設定されると、パラメータ演算部５２が、遅延ライン数の演算を行い、演算が終了すると、図７の「ライン数出力」のタイミングで、制御信号入出力端子ｔ２１のパラメータの有効信号である主走査同期信号RLSYNC_Nをアサートし、データ入出力端子ｔ２２のデータRDATAとして、遅延ライン数のパラメータを出力する。画像処理デバイス２４は、数クロック分の間、主走査同期信号RLSYNC_Nをアサートした後、ネゲートし、主走査同期信号RLSYNC_Nの制御信号入出力端子ｔ２１及びデータRDATAのデータ入出力端子ｔ２２を入力状態に切り替える。
【００７５】
画像処理デバイス２４は、書き込み制御デバイス２５へ主走査の有効範囲を示す主走査有効範囲信号GLGATE_N及び画像データGDATAの出力を完了すると、主走査同期信号RLSYNC_N及びRDATAの制御信号入出力端子ｔ２１及びデータ入出力端子ｔ２２を出力状態に切り替えて、１ページ分の動作を終了する。
【００７６】
そして、画像処理デバイス２４の遅延ライン数が２ラインの場合、書き込み制御デバイス２５から画像転送デバイス２１への入力制御信号、画像転送デバイス２１から画像処理デバイス２４へ出力する制御信号と画像データ及び画像処理デバイス２４から書き込み制御デバイス２５へ出力する制御信号と画像データのタイミングは、図８のように示される。
【００７７】
すなわち、画像転送デバイス２１と画像処理デバイス２４とを接続する制御信号及びデータ信号は、画像転送デバイス２１から見ると初期状態では入力状態であり、遅延ライン数が画像処理デバイス２４から設定されるとき、画像処理デバイス２４からパラメータの有効信号RLSYNC_Nがアサートされて、データRDATAで遅延ライン数「２」が送られてくる。画像転送デバイス２１の出力制御部３６のパラメータ抽出部４３は、データRDATAで通知される遅延ライン数「２」を抽出して、内部レジスタに保持し、入出力端子制御部４４は、主走査同期信号RLSYNC_Nがネゲートされると、制御信号入出力端子ｔ１２とデータ入出力端子ｔ１３の状態を、画像転送デバイス２１からの出力状態に切り替える。
【００７８】
画像転送デバイス２１は、コントローラＣＰＵ１１がメモリ１４に画像の準備が完了し、レジスタ部５１の画像準備完了レジスタに値が書き込まれると、副走査の有効範囲を示す副走査有効範囲信号RFGATE_Nをアサートして、先に抽出した遅延ライン数である２ライン分のデータをコントローラユニット１０のメモリ１４から先読みして画像処理デバイス２４に出力する。画像処理デバイス２４は、内部遅延が２ラインあるため、この時点で書き込み制御デバイス２５への画像出力は行わない。
【００７９】
画像転送デバイス２１は、書き込み制御デバイス２５から主走査同期信号MFSYNC_Nがアサートされると、すなわち、図８の「同期信号アサート」のタイミングで、コントローラユニット１０のメモリ１４からの画像データの読み込みを再開し、画像処理デバイス２４へ出力する。画像処理デバイス２４は、画像転送デバイス２１からデータ入力が再開されると、１ライン目から画像処理後の画像データの書き込み制御デバイス２５への出力を開始する。
【００８０】
画像転送デバイス２１は、コントローラユニット１０のメモリ１４から先読みした２ライン分を含めた有効画像データの読み込み及び画像処理デバイス２４への出力が完了すると、副走査の有効範囲を示す副走査有効範囲信号RFGATE_Nをネゲートする。画像転送デバイス２１は、副走査有効範囲信号RFGATE_Nをネゲートすると、入出力端子制御部４４が、画像処理デバイス２４から書き込み制御デバイス２５への出力が完了するタイミングである、２ライン＋１個の主走査同期信号RLSYNC_Nを出力するタイミングで、画像転送デバイス２１と画像処理デバイス２４とを接続する制御信号及びデータ信号を入力に切り替えて、１ページ分の動作を終了する。
【００８１】
そして、画像処理デバイス２４の遅延ライン数が４ラインの場合、書き込み制御デバイス２５から画像転送デバイス２１への入力制御信号、画像転送デバイス２１から画像処理デバイス２４へ出力する制御信号と画像データ及び画像処理デバイス２４から書き込み制御デバイス２５へ出力する制御信号と画像データのタイミングは、図９のように示される。図９から分かるように、基本的には、図８と同様であり、遅延ライン数が４ラインとなる。
【００８２】
すなわち、画像転送デバイス２１と画像処理デバイス２４とを接続する制御信号及びデータ信号は、画像転送デバイス２１から見ると初期状態では入力状態であり、遅延ライン数が画像処理デバイス２４から設定されるとき、画像処理デバイス２４からパラメータの有効信号RLSYNC_Nがアサートされて、データRDATAで遅延ライン数「２」が送られてくる。画像転送デバイス２１の出力制御部３６のパラメータ抽出部４３は、データRDATAで通知される遅延ライン数「４」を抽出して、内部レジスタに保持し、入出力端子制御部４４は、主走査同期信号RLSYNC_Nがネゲートされると、画像転送デバイス２１からの出力に切り替える。
【００８３】
画像転送デバイス２１は、コントローラＣＰＵ１１がメモリ１４に画像の準備が完了し、レジスタ部５１の画像準備完了レジスタに値が書き込まれると、副走査の有効範囲を示す副走査有効範囲信号RFGATE_Nをアサートして、先に抽出した遅延ライン数である４ライン分のデータをコントローラユニット１０のメモリ１４から先読みして画像処理デバイス２４に出力する。画像処理デバイス２４は、内部遅延が４ラインあるため、この時点で書き込み制御デバイス２５への画像出力は行わない。
【００８４】
画像転送デバイス２１は、書き込み制御デバイス２５から主走査同期信号MFSYNC_Nがアサートされると、すなわち、図９の「同期信号アサート」のタイミングで、コントローラユニット１０のメモリ１４からの画像データの読み込みを再開し、画像処理デバイス２４へ出力する。画像処理デバイス２４は、画像転送デバイス２１からデータ入力が再開されると、１ライン目から画像処理後の画像データの書き込み制御デバイス２５への出力を開始する。
【００８５】
画像転送デバイス２１は、コントローラユニット１０のメモリ１４から先読みした４ライン分を含めた有効画像データの読み込み及び画像処理デバイス２４への出力が完了すると、副走査の有効範囲を示す副走査有効範囲信号RFGATE_Nをネゲートする。画像転送デバイス２１は、副走査有効範囲信号RFGATE_Nをネゲートすると、入出力端子制御部４４が、画像処理デバイス２４から書き込み制御デバイス２５への出力が完了するタイミングである、４ライン＋１個の主走査同期信号RLSYNC_Nを出力するタイミングで、画像転送デバイス２１と画像処理デバイス２４とを接続する制御信号及びデータ信号を入力に切り替えて、１ページ分の動作を終了する。
【００８６】
なお、上記説明は、ハードディスク１３に格納した画像データを、プロッタ２７で印刷出力する場合について説明したが、ハードディスク１３の画像データを出力するのは、プロッタ２７で印刷出力する場合に限るものではなく、例えば、ネットワークＩ／Ｆに接続されているコンピュータ等の外部装置に画像処理した画像データを転送する場合にも同様に適用することができる。
【００８７】
このように、本実施例のデジタル複合装置１は、画像処理パラメータと制御信号に基づいて画像データに所定の画像処理を施して出力タイミングの規定されている書き込み制御デバイス（画像出力ユニット）２５に出力する画像処理デバイス（画像処理ユニット）２４とメモリ１４上の画像データを読み出して該画像処理デバイス２４に転送する画像転送デバイス（転送ユニット）２１とが、入力状態と出力状態に切り替え可能な画像処理側入出力端子としての制御信号入出力端子ｔ２１とデータ入出力端子ｔ２２及び転送側入出力端子としての制御信号入出力端子ｔ１２とデータ入出力端子ｔ１３で接続されている画像処理装置としてのエンジンユニット２０の画像転送デバイス（転送ユニット）２１において、制御信号入出力端子ｔ１２とデータ入出力端子ｔ１３を入力状態として、該制御信号入出力端子ｔ１２とデータ入出力端子ｔ１３を介して画像処理デバイス２４から画像処理パラメータを取得すると、制御信号入出力端子ｔ１２とデータ入出力端子ｔ１３を出力状態に切り替えて、画像処理パラメータに応じたデータ量に対応して生成された制御信号及びメモリ１４から読み出した画像データを先行して制御信号入出力端子ｔ１２とデータ入出力端子ｔ１３を介して画像処理デバイス２４に出力し、書き込み制御デバイス（画像出力ユニット）２５から出力開始信号である副走査同期信号MFSYNC_Nが入力されると、後続の制御信号及び画像データを画像処理デバイス２４へ出力する。
【００８８】
したがって、本実施例のデジタル複合装置１は、複数の制御信号により接続される画像処理デバイス２４と画像転送デバイス２１間において、コントローラＣＰＵ１１からの設定に従って画像処理デバイス２４及び画像転送デバイス２１の入出力を切り替えるとともに、制御信号間の所定のタイミングに従って画像処理デバイス２４の処理に必要な画像データを、画像転送デバイス２１を介してメモリ１４から先行して読み出して画像処理デバイス２４に出力することができ、画像処理デバイス２４で行われる画像処理に関わらず画像処理デバイス２４から書き込み制御デバイス２５へ画像データを出力するタイミングを一定にすることができる。その結果、制御信号入出力端子ｔ２１とデータ入出力端子ｔ２２及び制御信号入出力端子ｔ１２とデータ入出力端子ｔ１３によって、画像転送デバイス２１がパラメータを画像処理デバイス２４から取得することができ、画像書き込みのソフトウェア制御を容易なものとすることができるとともに、画像処理デバイス２４と画像転送デバイス２１のピン数を削減して、コストを削減することができる。
【００８９】
すなわち、デジタル複合装置１は、メモリ１４上の画像データを画像処理を行った後、画像出力ユニットである書き込み制御デバイス２５へ画像データを転送する際に、画像処理の処理変動によって、画像出力を適切に行うための遅延ライン数が変化しても、ソフトウェア制御が複雑になること及び修正の必要性が発生することを抑制して、汎用性を向上させつつ安価な画像処理を行うことができる。
【００９０】
また、本実施例のデジタル複合装置１は、画像処理デバイス２４が、制御信号入出力端子ｔ２１とデータ入出力端子ｔ２２を出力状態として、画像処理パラメータを制御信号入出力端子ｔ２１とデータ入出力端子ｔ２２を介して画像転送デバイス２１のパラメータ抽出部（パラメータ取得手段）４３に出力すると、制御信号入出力端子ｔ２１とデータ入出力端子ｔ２２を入力状態に切り替え、画像転送デバイス２１から入力される画像データを画像処理して書き込み制御デバイス２５に出力している。
【００９１】
したがって、メモリ１４上の画像データを画像処理を施した後、書き込み制御デバイス２５へ画像データを転送する際に、画像処理の処理変動によって、画像出力を適切に行うための遅延ライン数が変化しても、ソフトウェア制御が複雑になること及び修正の必要性が発生することをより一層適切に抑制して、汎用性を向上させつつ安価な画像処理を行うことができる。
【００９２】
さらに、本実施例のデジタル複合装置１は、画像処理デバイス２４のパラメータ演算部５２が、レジスタ部５１にコントローラＣＰＵ１１によって設定されるレジスタ設定値に基づいて画像処理デバイス２４での遅延ライン数を画像処理パラメータとして演算している。
【００９３】
したがって、レジスタ設定値によりパラメータを演算することで、画像処理の処理内容の変更によってソフトウェアによる設定や演算の追加の必要性を無くして、ソフトウェア制御を容易なものとすることができるとともに、１回のパラメータ転送によって必要な情報を授受することができ、画像処理デバイス２４のコスト上昇抑制しつつ、画像処理を向上させることができる。
【００９４】
以上、本発明者によってなされた発明を好適な実施例に基づき具体的に説明したが、本発明は上記実施例で説明したものに限定されるものではなく、その要旨を逸脱しない範囲で種々変更可能であることはいうまでもない。
【産業上の利用可能性】
【００９５】
本発明は、ハードディスク等に一旦画像データを保管した後に、画像形成出力等を行う画像処理装置及び該画像処理装置を搭載するプリンタ装置、複写装置、複合装置等の画像形成装置、画像処理制御方法、画像処理制御プログラム及び記録媒体に利用することができる。
【符号の説明】
【００９６】
１ デジタル複合装置
１０ コントローラユニット
１１ コントローラＣＰＵ
１２ コントローラＡＳＩＣ
１３ ハードディスク（ＨＤＤ）
１４ メモリ
２０ エンジンユニット
２１ 画像転送デバイス
２２ エンジンＣＰＵ
２３ スキャナ画像処理デバイス
２４ 画像処理デバイス
２５ 書き込み制御デバイス
２６ スキャナ
２７ プロッタ
３１ 入力制御部
３２ レジスタ部
３３ コミュニケーションバッファ
３４ テストパターン生成部
３５ シフト処理部
３６ 出力制御部
４１ 制御信号生成部
４２ 出力データ生成部
４３ パラメータ抽出部
４４ 入出力端子制御部
ｔ１１ 制御信号入力端子
ｔ１２ 制御信号入出力端子
ｔ１３ データ入出力端子
５１ レジスタ部
５２ パラメータ演算部
５３ 画像処理部
５４ 入出力端子制御部
ｔ２１ 制御信号入出力端子
ｔ２２ データ入出力端子
ｔ２３ 制御信号出力端子
ｔ２４ データ出力端子
【先行技術文献】
【特許文献】
【００９７】
【特許文献１】特開２００３−３３３２３２号公報
【特許文献２】特開２０１０−０６８３２０号公報
【特許請求の範囲】
【請求項１】
画像処理パラメータと制御信号に基づいて画像データに所定の画像処理を施して出力タイミングの規定されている画像出力ユニットに出力する画像処理ユニットと、
前記画像処理ユニットとの間で制御信号及びデータの入出力を行い、メモリ上の画像データを読み出して、該画像処理ユニットに転送する転送ユニットと、
を備え、前記画像処理ユニットと前記転送ユニットが、入力状態と出力状態に切り替え可能な画像処理側入出力端子と転送側入出力端子で接続されている画像処理装置であって、
前記転送ユニットは、
前記画像処理ユニットから前記画像処理パラメータを取得するパラメータ取得手段と、
前記メモリから読み出した画像データを前記画像処理ユニットに出力するデータ出力手段と、
前記パラメータ取得手段の取得した前記画像処理パラメータに応じたデータ量に対応する制御信号を生成するとともに、前記画像出力ユニットから出力開始信号が入力されると、後続の制御信号を生成する制御信号生成手段と、
前記転送側入出力端子を入力状態として、前記パラメータ取得手段が該転送側入出力端子を介して前記画像処理ユニットから前記画像処理パラメータを取得すると、該転送側入出力端子を出力状態に切り替えて、前記データ量に対応して前記制御信号生成手段の生成した前記制御信号及び前記データ出力手段からの画像データを先行して該転送側入出力端子を介して該画像処理ユニットに出力させ、前記画像出力ユニットから前記出力開始信号が入力されると、後続の該制御信号生成手段の生成した制御信号及び該データ出力手段からのデータを該画像処理ユニットへ出力させる転送側入出力切り替え手段と、
を備えていることを特徴とする画像処理装置。
【請求項２】
前記画像処理ユニットは、
レジスタ設定値に基づいて前記画像処理パラメータを演算するパラメータ演算手段と、
前記転送ユニットから送られてくる画像データに画像処理パラメータと制御信号に基づいて所定の画像処理を施す画像処理手段と、
前記画像処理側入出力端子の制御信号及びデータの入出力状態を切り替える画像処理側入出力切り替え制御手段と、
を備え、
前記画像処理側入出力切り替え制御手段が、前記画像処理側入出力端子を出力状態として、前記パラメータ演算手段が、演算した前記画像処理パラメータを該画像処理側入出力端子を介して前記転送ユニットの前記パラメータ取得手段に出力すると、該画像処理側入出力端子を入力状態に切り替え、前記画像処理手段が、該転送ユニットから入力される画像データを画像処理して前記画像出力ユニットに出力することを特徴とする請求項１記載の画像処理装置。
【請求項３】
前記パラメータ演算手段は、
前記レジスタ設定値に基づいて前記画像処理ユニットでの遅延ライン数を前記画像処理パラメータとして演算することを特徴とする請求項２に記載の画像処理装置。
【請求項４】
画像処理部から画像出力部に画像データを出力して、該画像出力部で該画像データに基づいて被記録媒体に画像形成する画像形成装置であって、
前記画像処理部として請求項１から請求項３のいずれかに記載の画像処理装置を搭載していることを特徴とする画像形成装置。
【請求項５】
画像処理パラメータと制御信号に基づいて画像データに所定の画像処理を施して出力タイミングの規定されている画像出力ユニットに出力する画像処理ユニットと、
前記画像処理ユニットとの間で制御信号及びデータの入出力を行い、メモリ上の画像データを読み出して、該画像処理ユニットに転送する転送ユニットと、
を備え、前記画像処理ユニットと前記転送ユニットが、入力状態と出力状態に切り替え可能な画像処理側入出力端子と転送側入出力端子で接続されている画像処理装置における画像処理制御方法であって、
前記転送ユニットにおける処理ステップとして、
前記画像処理ユニットから前記画像処理パラメータを取得するパラメータ取得処理ステップと、
前記メモリから読み出した画像データを前記画像処理ユニットに出力するデータ出力処理ステップと、
前記パラメータ取得処理ステップで取得された前記画像処理パラメータに応じたデータ量に対応する制御信号を生成するとともに、前記画像出力ユニットから出力開始信号が入力されると、後続の制御信号を生成する制御信号生成処理ステップと、
前記転送側入出力端子を入力状態として、前記パラメータ取得処理ステップによって該転送側入出力端子を介して前記画像処理ユニットから前記画像処理パラメータが取得されると、該転送側入出力端子を出力状態に切り替えて、前記データ量に対応して前記制御信号生成処理ステップで生成された前記制御信号及び前記データ出力処理ステップからの画像データを先行して該転送側入出力端子を介して該画像処理ユニットに出力させ、前記画像出力ユニットから前記出力開始信号が入力されると、後続の該制御信号生成処理ステップで生成された制御信号及び該データ出力処理ステップからのデータを該画像処理ユニットへ出力させる転送側入出力切り替え処理ステップと、
を有していることを特徴とする画像処理制御方法。
【請求項６】
画像処理パラメータと制御信号に基づいて画像データに所定の画像処理を施して出力タイミングの規定されている画像出力ユニットに出力する画像処理ユニットと、
前記画像処理ユニットとの間で制御信号及びデータの入出力を行って、メモリ上の画像データを読み出して該画像処理ユニットに転送する転送ユニットと、
を備え、前記画像処理ユニットと前記転送ユニットが、入力状態と出力状態に切り替え可能な該画像処理ユニットの画像処理側入出力端子と該転送ユニットの転送側入出力端子で接続されている画像処理装置に搭載される画像処理制御プログラムであって、
コンピュータに、
前記転送ユニットにおける処理として、
前記画像処理ユニットから前記画像処理パラメータを取得するパラメータ取得処理と、
前記メモリから読み出した画像データを前記画像処理ユニットに出力するデータ出力処理と、
前記パラメータ取得処理で取得された前記画像処理パラメータに応じたデータ量に対応する制御信号を生成するとともに、前記画像出力ユニットから出力開始信号が入力されると、後続の制御信号を生成する制御信号生成処理と、
前記転送側入出力端子を入力状態として、前記パラメータ取得処理によって該転送側入出力端子を介して前記画像処理ユニットから前記画像処理パラメータが取得されると、該転送側入出力端子を出力状態に切り替えて、前記データ量に対応して前記制御信号生成処理で生成された前記制御信号及び前記データ出力処理からの画像データを先行して該転送側入出力端子を介して該画像処理ユニットに出力させ、前記画像出力ユニットから前記出力開始信号が入力されると、後続の該制御信号生成処理で生成された制御信号及び該データ出力処理からのデータを該画像処理ユニットへ出力させる転送側入出力切り替え処理と、
を実行させることを特徴とする画像処理制御プログラム。
【請求項７】
請求項６記載の画像処理制御プログラムを記録したことを特徴とするコンピュータが読み取り可能な記録媒体。
【請求項１】
画像処理パラメータと制御信号に基づいて画像データに所定の画像処理を施して出力タイミングの規定されている画像出力ユニットに出力する画像処理ユニットと、
前記画像処理ユニットとの間で制御信号及びデータの入出力を行い、メモリ上の画像データを読み出して、該画像処理ユニットに転送する転送ユニットと、
を備え、前記画像処理ユニットと前記転送ユニットが、入力状態と出力状態に切り替え可能な画像処理側入出力端子と転送側入出力端子で接続されている画像処理装置であって、
前記転送ユニットは、
前記画像処理ユニットから前記画像処理パラメータを取得するパラメータ取得手段と、
前記メモリから読み出した画像データを前記画像処理ユニットに出力するデータ出力手段と、
前記パラメータ取得手段の取得した前記画像処理パラメータに応じたデータ量に対応する制御信号を生成するとともに、前記画像出力ユニットから出力開始信号が入力されると、後続の制御信号を生成する制御信号生成手段と、
前記転送側入出力端子を入力状態として、前記パラメータ取得手段が該転送側入出力端子を介して前記画像処理ユニットから前記画像処理パラメータを取得すると、該転送側入出力端子を出力状態に切り替えて、前記データ量に対応して前記制御信号生成手段の生成した前記制御信号及び前記データ出力手段からの画像データを先行して該転送側入出力端子を介して該画像処理ユニットに出力させ、前記画像出力ユニットから前記出力開始信号が入力されると、後続の該制御信号生成手段の生成した制御信号及び該データ出力手段からのデータを該画像処理ユニットへ出力させる転送側入出力切り替え手段と、
を備えていることを特徴とする画像処理装置。
【請求項２】
前記画像処理ユニットは、
レジスタ設定値に基づいて前記画像処理パラメータを演算するパラメータ演算手段と、
前記転送ユニットから送られてくる画像データに画像処理パラメータと制御信号に基づいて所定の画像処理を施す画像処理手段と、
前記画像処理側入出力端子の制御信号及びデータの入出力状態を切り替える画像処理側入出力切り替え制御手段と、
を備え、
前記画像処理側入出力切り替え制御手段が、前記画像処理側入出力端子を出力状態として、前記パラメータ演算手段が、演算した前記画像処理パラメータを該画像処理側入出力端子を介して前記転送ユニットの前記パラメータ取得手段に出力すると、該画像処理側入出力端子を入力状態に切り替え、前記画像処理手段が、該転送ユニットから入力される画像データを画像処理して前記画像出力ユニットに出力することを特徴とする請求項１記載の画像処理装置。
【請求項３】
前記パラメータ演算手段は、
前記レジスタ設定値に基づいて前記画像処理ユニットでの遅延ライン数を前記画像処理パラメータとして演算することを特徴とする請求項２に記載の画像処理装置。
【請求項４】
画像処理部から画像出力部に画像データを出力して、該画像出力部で該画像データに基づいて被記録媒体に画像形成する画像形成装置であって、
前記画像処理部として請求項１から請求項３のいずれかに記載の画像処理装置を搭載していることを特徴とする画像形成装置。
【請求項５】
画像処理パラメータと制御信号に基づいて画像データに所定の画像処理を施して出力タイミングの規定されている画像出力ユニットに出力する画像処理ユニットと、
前記画像処理ユニットとの間で制御信号及びデータの入出力を行い、メモリ上の画像データを読み出して、該画像処理ユニットに転送する転送ユニットと、
を備え、前記画像処理ユニットと前記転送ユニットが、入力状態と出力状態に切り替え可能な画像処理側入出力端子と転送側入出力端子で接続されている画像処理装置における画像処理制御方法であって、
前記転送ユニットにおける処理ステップとして、
前記画像処理ユニットから前記画像処理パラメータを取得するパラメータ取得処理ステップと、
前記メモリから読み出した画像データを前記画像処理ユニットに出力するデータ出力処理ステップと、
前記パラメータ取得処理ステップで取得された前記画像処理パラメータに応じたデータ量に対応する制御信号を生成するとともに、前記画像出力ユニットから出力開始信号が入力されると、後続の制御信号を生成する制御信号生成処理ステップと、
前記転送側入出力端子を入力状態として、前記パラメータ取得処理ステップによって該転送側入出力端子を介して前記画像処理ユニットから前記画像処理パラメータが取得されると、該転送側入出力端子を出力状態に切り替えて、前記データ量に対応して前記制御信号生成処理ステップで生成された前記制御信号及び前記データ出力処理ステップからの画像データを先行して該転送側入出力端子を介して該画像処理ユニットに出力させ、前記画像出力ユニットから前記出力開始信号が入力されると、後続の該制御信号生成処理ステップで生成された制御信号及び該データ出力処理ステップからのデータを該画像処理ユニットへ出力させる転送側入出力切り替え処理ステップと、
を有していることを特徴とする画像処理制御方法。
【請求項６】
画像処理パラメータと制御信号に基づいて画像データに所定の画像処理を施して出力タイミングの規定されている画像出力ユニットに出力する画像処理ユニットと、
前記画像処理ユニットとの間で制御信号及びデータの入出力を行って、メモリ上の画像データを読み出して該画像処理ユニットに転送する転送ユニットと、
を備え、前記画像処理ユニットと前記転送ユニットが、入力状態と出力状態に切り替え可能な該画像処理ユニットの画像処理側入出力端子と該転送ユニットの転送側入出力端子で接続されている画像処理装置に搭載される画像処理制御プログラムであって、
コンピュータに、
前記転送ユニットにおける処理として、
前記画像処理ユニットから前記画像処理パラメータを取得するパラメータ取得処理と、
前記メモリから読み出した画像データを前記画像処理ユニットに出力するデータ出力処理と、
前記パラメータ取得処理で取得された前記画像処理パラメータに応じたデータ量に対応する制御信号を生成するとともに、前記画像出力ユニットから出力開始信号が入力されると、後続の制御信号を生成する制御信号生成処理と、
前記転送側入出力端子を入力状態として、前記パラメータ取得処理によって該転送側入出力端子を介して前記画像処理ユニットから前記画像処理パラメータが取得されると、該転送側入出力端子を出力状態に切り替えて、前記データ量に対応して前記制御信号生成処理で生成された前記制御信号及び前記データ出力処理からの画像データを先行して該転送側入出力端子を介して該画像処理ユニットに出力させ、前記画像出力ユニットから前記出力開始信号が入力されると、後続の該制御信号生成処理で生成された制御信号及び該データ出力処理からのデータを該画像処理ユニットへ出力させる転送側入出力切り替え処理と、
を実行させることを特徴とする画像処理制御プログラム。
【請求項７】
請求項６記載の画像処理制御プログラムを記録したことを特徴とするコンピュータが読み取り可能な記録媒体。
【図１】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【図８】
【図９】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【図８】
【図９】
【公開番号】特開２０１２−１３８７３９（Ｐ２０１２−１３８７３９Ａ）
【公開日】平成２４年７月１９日（２０１２．７．１９）
【国際特許分類】
【出願番号】特願２０１０−２８９３２２（Ｐ２０１０−２８９３２２）
【出願日】平成２２年１２月２７日（２０１０．１２．２７）
【出願人】（０００００６７４７）株式会社リコー (37,907)
【Ｆターム（参考）】
【公開日】平成２４年７月１９日（２０１２．７．１９）
【国際特許分類】
【出願日】平成２２年１２月２７日（２０１０．１２．２７）
【出願人】（０００００６７４７）株式会社リコー (37,907)
【Ｆターム（参考）】
[ Back to top ]