画像表示装置およびその駆動方法
【課題】画像表示装置において、画素回路の書き込み効率を改善すること。
【解決手段】発光手段、発光手段の発光を制御するドライバ手段、ドライバ手段の制御端子に接続される第1容量素子および発光手段の発光輝度に対応する画像信号電位を供給する画像信号線に接続され且つ第1容量素子に接続される第2容量素子を備えた画像表示装置の駆動方法において、ドライバ手段の閾値電圧を検出して、この閾値電圧に対応する電圧を第1容量素子に保持させるステップと、画像信号に対応する電圧を信号線を介して第2容量素子に書き込むことにより、第2容量素子に画像信号電圧を保持させるステップと、第1容量素子と第2容量素子とを電気的に直列に接続することにより、第1容量素子に保持された閾値電圧と第2容量素子に保持された画像信号電圧の加算電圧をドライバ手段の制御端子と第1端子または第2端子のいずれかの端子との間に印加するステップと、を有する。
【解決手段】発光手段、発光手段の発光を制御するドライバ手段、ドライバ手段の制御端子に接続される第1容量素子および発光手段の発光輝度に対応する画像信号電位を供給する画像信号線に接続され且つ第1容量素子に接続される第2容量素子を備えた画像表示装置の駆動方法において、ドライバ手段の閾値電圧を検出して、この閾値電圧に対応する電圧を第1容量素子に保持させるステップと、画像信号に対応する電圧を信号線を介して第2容量素子に書き込むことにより、第2容量素子に画像信号電圧を保持させるステップと、第1容量素子と第2容量素子とを電気的に直列に接続することにより、第1容量素子に保持された閾値電圧と第2容量素子に保持された画像信号電圧の加算電圧をドライバ手段の制御端子と第1端子または第2端子のいずれかの端子との間に印加するステップと、を有する。
【発明の詳細な説明】
【技術分野】
【0001】
本発明は、有機EL(Electroluminescence)ディスプレイ装置等の画像表示装置およびその駆動方法に関するものである。
【背景技術】
【0002】
従来から、発光層に注入された正孔と電子とが発光再結合することによって光を生じる機能を有する有機EL素子を用いた画像表示装置が提案されている。
【0003】
この種の画像表示装置では、例えばアモルファスシリコンや多結晶シリコン等で形成された薄膜トランジスタ(Thin Film Transistor:以下「TFT」という)や有機EL素子の一つである有機発光ダイオード(Organic Light Emitting Diode:以下「OLED」と表記)などが各画素を構成しており、各画素に適切な電流値が設定されることにより、各画素の輝度が制御される。
【0004】
例えば、下記非特許文献1には、各画素に設けられた駆動トランジスタにおける閾値電圧のばらつきに起因して発生する輝度むらの改善を目的として、電流駆動型発光素子であるOLEDと、OLEDに流れる電流を制御する、例えばTFTなどの駆動トランジスタとが直列に配置された画素を複数具備し、予め検出した駆動トランジスタの閾値電圧に基づいて各画素の発光素子に流れる電流を制御するようにした画像表示装置が開示されている。
【0005】
一方、上述のような、閾値電圧を予め検出する方式の画像表示装置では、OLEDを発光させるための事前工程として、閾値電圧を検出する閾値電圧検出工程と画像信号を書き込む工程とを設ける必要があるので、ときに、これらの工程を完了させるまでの時間が長くなって十分な発光時間を確保することができず、リフレッシュレートを低下せざるを得ない場合があるといった問題点も指摘されていた(例えば、下記特許文献1など)。なお、この特許文献1には、リフレッシュレートの低下を抑制することを目的として、画像信号を書き込む工程までの時間を短縮するようにした画像表示装置の種々の構成例が開示されている。
【0006】
【特許文献1】特開2004−3413598号公報
【非特許文献1】S.Ono,et al.(2003).Pixel Circuit for a−Si AM−OLED.Proceedings of IDW ’03,pp.255−258.
【発明の開示】
【発明が解決しようとする課題】
【0007】
ところで、駆動TFTを流れる電流は、ソース電極電位に対するゲート電極電位の差(以下「Vgs」と表記)と駆動TFT固有の閾値電圧(以下「Vth」と表記)との差の2乗に比例することが知られている。したがって、鮮明な画像を得るためには、このVgsを可能な限り増大させる必要がある。
【0008】
一方、発光輝度が最高レベルのときと最低レベルのときの駆動TFTに印加されるVgsの差分値である「Vgs振り幅」(=ΔVgs)と呼ばれる指標や、この「Vgs振り幅」と、発光輝度が最高レベルのときと最低レベルのときとの画素信号線に供給される電位の差である「画素信号線振り幅」と呼ばれる指標(ΔVdata)と、の比で表される「書き込み効率」(=ΔVgs/ΔVdata)と呼ばれる指標がある。これらの指標間では、画素信号線振り幅が大きくなればVgs振り幅も大きくすることができる関係にあるので、駆動ICを小型化し、設計の容易性を確保する観点からいえば、後者である書き込み効率が重要な指標となってくる。したがって、上述のような画素回路における設計の容易性を確保するためには、書き込み効率を高める必要がある。
【0009】
例えば、特許文献1や非特許文献1には画像表示装置の画素回路が示されているが、かかる画素回路よりも書き込み効率の高い画像表示装置が求められていた。
【0010】
本発明は、上記に鑑みてなされたものであって、書き込み効率を効果的に改善する画像表示装置およびその駆動方法を提供することを目的とする。
【課題を解決するための手段】
【0011】
上述した課題を解決し、目的を達成するために、本発明にかかる画像表示装置の駆動方法は、発光手段と、制御端子、第1端子および第2端子を具備し、前記制御端子と、前記第1端子または前記第2端子のいずれかの端との間に印加される電位差に応じて前記発光手段の発光を制御するドライバ手段と、前記ドライバ手段の前記制御端子に直接的または間接的に接続される第1容量素子と、前記発光手段の発光輝度に対応する画像信号電位を供給する信号線に直接的または間接的に接続され、且つ前記第1容量素子に直接的または間接的に接続される第2容量素子と、を備えた画像表示装置の駆動方法において、前記ドライバ手段の閾値電圧を検出して該閾値電圧に対応する電圧を前記第1容量素子に保持させるステップと、前記画像信号に対応する電圧を前記信号線を介して前記第2容量素子に書き込むことにより、前記第2容量素子に前記画像信号電圧を保持させるステップと、前記第1容量素子と前記第2容量素子とを電気的に直列に接続することにより、前記第1容量素子に保持された閾値電圧と前記第2容量素子に保持された前記画像信号電圧との電圧を加算し、該加算電圧を前記ドライバ手段の前記制御端子と前記第1端子または前記第2端子のいずれかの端子との間に印加するステップと、を含むことを特徴とする。
【0012】
また、つぎの発明にかかる画像表示装置の駆動方法は、上記の発明において、前記発光手段に蓄積された電荷を放電させるステップを更に備えることを特徴とする。
【0013】
また、つぎの発明にかかる画像表示装置の駆動方法は、上記の発明において、前記発光手段に蓄積された電荷の放電は、前記第1容量素子に前記ドライバ手段の閾値電圧を保持させた後であって、前記第2容量素子に前記画像信号電圧を保持させる前に行なわれることを特徴とする。
【0014】
また、つぎの発明にかかる画像表示装置の駆動方法は、上記の発明において、前記第2容量素子に前記画像信号電圧を書き込んでいる間、前記第1容量素子はフローティング状態にあることを特徴とする。
【0015】
また、つぎの発明にかかる画像表示装置の駆動方法は、上記の発明において、前記ドライバ手段の閾値電圧を検出している間、前記第1容量素子と前記第2容量素子とは電気的に並列に接続されていることを特徴とする。
【0016】
また、つぎの発明にかかる画像表示装置は、発光手段と、制御端子、第1端子および第2端子を有し、該制御端子と該第1端子または該第2端子のいずれかの端との電位差に応じて該第1端子と該第2端子との間に流れる電流を制御することにより、前記発光手段の発光を制御するドライバ手段と、前記ドライバ手段の制御端子に直接的または間接的に接続され、前記ドライバ手段の閾値電圧を保持する第1容量素子と、前記発光手段の発光輝度に対応する画像信号電圧が信号線を介して供給される第2容量素子と、を備え、前記第2容量素子は、前記発光手段の発光期間中に前記第1容量素子の前記第2電極に直接的または間接的に接続される第2容量素子と、を備えたことを特徴とする。
【0017】
また、つぎの発明にかかる画像表示装置は、上記の発明において、前記第2容量素子に画像信号電圧を供給している間、前記第1容量素子はフローティング状態にあることを特徴とする。
【0018】
また、つぎの発明にかかる画像表示装置は、上記の発明において、前記発光手段の発光期間中に、前記第1容量素子が前記ドライバ手段の前記制御電極に電気的に接続されることを特徴とする。
【0019】
また、つぎの発明にかかる画像表示装置は、上記の発明において、前記第2容量素子は、前記ドライバ手段の前記第1端子または前記第2端子のいずれかの端子に電気的に接続されることを特徴とする。
【0020】
また、つぎの発明にかかる画像表示装置は、上記の発明において、前記画像データが前記信号線を介して前記第2容量素子に書き込まれる書き込み期間中に、電位が略一定に保持される電位線をさらに備え、前記第2容量素子が、前記電位線に電気的に接続されることを特徴とする。
【0021】
また、つぎの発明にかかる画像表示装置は、上記の発明において、所定の期間に前記第2容量素子の一対の電極との間を電気的に接続するスイッチング素子をさらに備えたことを特徴とする。
【0022】
また、つぎの発明にかかる画像表示装置は、上記の発明において、所定の期間に前記第2容量素子の一対の電極との間を電気的に接続するスイッチング素子をさらに備え、前記閾値電圧検出手段の制御端子と前記スイッチング素子の制御端子とが共通の制御線に電気的に接続されていることを特徴とする。
【発明の効果】
【0023】
本発明によれば、ドライバ手段の閾値電圧を保持する第1容量素子とは異なる第2容量素子を具備し、この第2容量素子に画像信号電圧を書き込む際に、寄生容量を含む他の容量成分が第2容量素子に直列に接続されないようにしているので、書き込み効率を効果的に改善することができるという効果が得られる。
【発明を実施するための最良の形態】
【0024】
本発明の画像表示装置を説明する前に、まず、上記特許文献1および非特許文献1に示された画像表示装置の書き込み効率について考察する。
【0025】
非特許文献1では、OLEDの静電容量Coledと、画像信号が書き込まれる補助容量Csとが、書き込み期間中に画像信号線と電源線(またはその同電位線)との間に電気的に接続されることとなり、これらの容量が、上記書き込み効率に大きな影響を及ぼすことになる。いま、駆動TFTやその他のスイッチングトランジスタの寄生容量や、OLEDによる電圧降下を無視すると、非特許文献1に示された画像表示装置(画素回路)の書き込み効率η1は、次式で表される。
η1=Coled/(Coled+Cs) ・・・(1)
【0026】
同様に、特許文献1に示された画像表示装置(画素回路)の書き込み効率η2を算出すると、次式となる。
η2=Cs/(Cs+Cs2) ・・・(2)
ここで、式(2)におけるCs2は、特許文献1に示されているように、駆動TFTコンデンサのゲート電極−ソース電極間に接続(常時)される容量である。なお、式(2)では、式(1)に存在するColedが含まれていないが、その理由は、特許文献1の画素回路では、画像信号の書き込み期間中に、画像信号線とOLEDとが電気的に接続されないからである。
【0027】
式(1)から明らかになることは、非特許文献1の画素回路では、補助容量Csの値を小さくすることができれば、書き込み効率を1の近傍値に近づけることが可能となる。しかしながら、補助容量Csとして、極端に小さな値のものを用いることは困難である。なぜなら、補助容量Csの値を小さくすると、製造プロセスのバラツキが大きくなるとともに、駆動トランジスタや他のスイッチングトランジスタの寄生容量の影響を受けやすくなり、画素回路の各画素において、画素間の輝度むらが大きくなってしまうからである。したがって、非特許文献1の画素回路では、回路パラメータの選択(例えば容量値の選択)によって、自身の書き込み効率を高める(例えば1の近傍値)ことは困難である。
【0028】
また、このことは、特許文献1の画素回路についても同様であり、式(2)に示されるCsおよびCs2のいずれかの値を極端に小さくすることは困難である。したがって、特許文献1の画素回路においても、回路パラメータの選択等によって、書き込み効率を高めることは困難である。
【0029】
そこで、本願発明者は、上記特許文献1や非特許文献1よりも書き込み効率を高くすることができる画像表示装置およびその駆動方法を発案したものである。以下に、本発明の画像表示装置およびその駆動方法にかかる実施の形態を図面に基づいて詳細に説明する。なお、以下の実施の形態により本発明が限定されるものではない。
【0030】
(実施の形態1)
図1は、本発明の実施の形態1にかかる画像表示装置の1画素に対応する画素回路の構成を示す図である。同図に示す画素回路は、発光手段である有機EL素子OLED、有機EL素子OLEDを駆動するためのドライバ手段である駆動トランジスタTd、閾値電圧を検出する際に主として用いられる閾値電圧検出用トランジスタTth、第1の容量素子として閾値電圧を保持する容量Csと、第2の容量素子として画像信号電圧を保持する容量Cs2と、画像信号電圧の印加を制御するスイッチングトランジスタTsと、を備えるように構成されている。なお、図1に示す構成は、有機EL素子などを制御する画素回路の1画素の回路構成を示すものであり、画像表示装置としては、これらの画素回路をマトリックス状に複数配列した構成を有している。
【0031】
図1において、駆動トランジスタTdは、制御電極であるゲート電極と第1電極であるソース電極との間に与えられる電位差に応じて有機EL素子OLEDに流れる電流量を制御する機能を有している。また、閾値電圧検出用トランジスタTthは、自身がオン状態となったときに、駆動トランジスタTdのゲート電極と第2電極であるドレイン電極とを電気的に接続する機能を有するとともに、駆動トランジスタTdのゲート電極・ソース電極間の電位差が駆動トランジスタTdの閾値電圧Vthとなるまで駆動トランジスタTdのゲート電極からドレイン電極に向かって電流を流すことにより、駆動トランジスタTdの閾値電圧Vthを検出する機能を有している。なお、上述の第1電極と第2電極の機能は相互に交換可能である。すなわち、駆動トランジスタTdは、制御電極であるゲート電極と第2電極であるドレイン電極との間に与えられる電位差に応じて有機EL素子OLEDに流れる電流量を制御することもできる。
【0032】
有機EL素子OLEDは、アノード電極とカソード電極との間に有機EL素子OLEDの閾値電圧以上の電位差が生じることによりアノード電極とソース電極との間に電流が流れ、発光する特性を有する素子である。具体的には、有機EL素子OLEDは、Al、Cu、ITO(Indium Tin Oxide)等によって形成されたアノード電極層およびカソード電極層と、これらのアノード電極層とカソード電極層との間にフタルシアニン、トリスアルミニウム錯体、ベンゾキノリノラト、ベリリウム錯体等の有機系の材料によって形成された発光層とを少なくとも備えた構造を有し、発光層に注入された正孔と電子とが発光再結合することによって光を生じる機能を有する。
【0033】
駆動トランジスタTd、閾値電圧検出用トランジスタTthおよびスイッチングトランジスタTsは、例えば、薄膜トランジスタである。なお、以下で参照される各図面においては、各薄膜トランジスタのチャネルについて、特にそのタイプ(n型またはp型)を明示していないが、n型またはp型のいずれかである。本実施形態においては、n型のトランジスタである。
【0034】
電源線10は、駆動トランジスタTdおよびスイッチングトランジスタTsに所定電圧を供給する。Tth制御線11は、閾値電圧検出用トランジスタTthをオン/オフ制御するための信号を供給する。走査線13は、スイッチングトランジスタTsをオン/オフ制御するための信号を供給する。画像信号線14は、画像信号電圧を容量Cs2に供給する。
【0035】
なお、図1では、有機EL素子OLEDに所定の電圧を供給するための構成として、高電位の電源線10と低電位の接地線との間に有機EL素子OLEDを配するようにしているが、低電位側を電源線に、高電位側を接地線として固定電位にしたり、あるいは両者を駆動したりしてもよい。
【0036】
つぎに、実施の形態1の動作について、図2〜図7を参照して説明する。ここで、図2は、図1に示した画素回路の一般的な動作を説明するためのシーケンス図であり、図3〜図7は、5つの期間に区分された準備期間(図3)、閾値電圧検出期間(図4)、OLED初期化/Cs2初期化期間(図5)、書き込み期間(図6)および発光期間(図7)の各区間の動作を説明するための図である。なお、図3〜図7の各図面には、有機EL素子OLEDが固有に有している有機EL素子容量Coledを加えたものを付加して示している。また、以下に説明する動作は、制御部(図示略)の制御下で行われる。
【0037】
(準備期間)
準備期間の動作については、図2および図3を参照して説明する。準備期間では、電源線10が低電位(−Vp)、Tth制御線11が低電位(VgL)、走査線13が高電位(VgH)、画像信号線14が高電位(例えば画像信号の最大電位(VdH:10Vあるいは15Vなど))とされる。この制御により、図3に示すように、スイッチングトランジスタTsがオン、閾値電圧検出用トランジスタTthがオフ、駆動トランジスタTdがオンとされる。その結果、接地線→駆動トランジスタTd→有機EL素子容量Coled→電源線10という経路で電流が流れ、有機EL素子容量Coledに電荷が蓄積される。なお、この準備期間において、有機EL素子容量Coledに電荷を蓄積する理由は、後述する閾値電圧検出期間に有機EL素子OLEDのドレイン電極とソース電極との間の電流(以下「Ids」と表記)が流れなくなる状態(すなわち駆動トランジスタTdのゲート電極とソース電極との間の電位差が閾値電圧に等しい状態)を検出する際に、有機EL素子容量Coledを、駆動トランジスタTdのドレイン電極とソース電極との間に流す電流の供給源として作用させるためである。
【0038】
(閾値電圧検出期間)
つぎに、閾値電圧検出期間の動作について図2および図4を参照して説明する。閾値電圧検出期間では、Tth制御線11が高電位(VgH)とされ、Tth制御線11が高電位となるタイミングに若干遅れて電源線10がゼロ電位とされる一方で、走査線13の低電位(VgL)が維持される。なお、画像信号線14は、この閾値電圧検出期間に移行する直前にゼロ電位とされ、当該電位が維持される。この制御により、図4に示すように、閾値電圧検出用トランジスタTthがオンとなり、駆動トランジスタTdのゲート電極とドレイン電極とが接続される。その結果、駆動トランジスタTdのソース電極に対するゲート電極の電位が閾値電圧Vthに達するまで有機EL素子容量Coledおよび容量Csに蓄積された電荷が放電され、駆動トランジスタTd→接地線という経路で電流が流れる。そして、駆動トランジスタTdのゲート電極−ソース電極間の電位差が駆動トランジスタTdの閾値電圧Vthに達すると、駆動トランジスタTdがオフとなる。なお、この時点で、容量Csの両端には閾値電圧Vthの電圧が生じており、画像信号線の電位をx(x≠0V)にすれば、容量Csの駆動トランジスタTdのゲート電極に接続されている側の電位は、“Vth−x”となる。
【0039】
(OLED/Cs2初期化期間)
つぎに、OLED/Cs2初期化期間の動作について図2および図5を参照して説明する。OLED/Cs2初期化期間では、電源線10のゼロ電位および走査線13の高電位(VgH)が維持される一方で、Tth制御線11が低電位(VgL)とされる。また、画像信号線14には、例えば画像信号の最大電位(VdH)が供給される。このとき、図5に示すように、駆動トランジスタTdが再度オンとなり、有機EL素子OLED→駆動トランジスタTd→接地線という経路で電流が流れ、有機EL素子容量Coledに残存する電荷が放電される。なお、この動作により、有機EL素子OLED自身の残存電荷による発光への影響が回避される。
【0040】
また、このOLED/Cs2初期化期間では、図2に示すように、画像信号線14は最大電位(VdH)からゼロ電位とされ、走査線13は、画像信号線14がゼロ電位とされた後、所定時間の経過後に高電位(VgH)から低電位(VgL)とされる。この制御は、上述した有機EL素子OLEDに対する初期化の際に、容量Csに蓄積された電荷を放電させるためであり、容量Csの残存電荷による発光への影響が回避される。
【0041】
(書き込み期間)
つづいて、書き込み期間の動作について図2および図6を参照して説明する。書き込み期間では、電源線10のゼロ電位およびTth制御線11の低電位(VgL)が維持される一方で、走査線13による走査信号と画像信号線14による信号電位(画像信号に応じた所定のレベル)が供給される。すなわち、本実施の形態にかかる書き込み処理では、全画素一括ではなく走査線ごとの順次走査が行われる。この制御により、図6に示すように、スイッチングトランジスタTsがオンとなり、スイッチングトランジスタTs→容量Cs2→接地線という経路で電流が流れ、容量Cs2には画像信号に応じた電圧が保持される。なお、同図の網掛部は、画像信号に応じた所定電圧が印加されることを示すものである。
【0042】
(発光期間)
最後に、発光期間の動作について図2および図7を参照して説明する。発光期間では、電源線10が電源電位(VDD)、画像信号線14がゼロ電位とされる一方で、Tth制御線11の低電位(VgL)、走査線13の低電位(VgL)が維持される。このとき、駆動トランジスタTdの閾値電圧を保持する容量Csと画像信号に応じた画像信号電圧を保持する容量Cs2とが直列に接続され、両者の電圧の和が駆動トランジスタTdのゲート電極とソース電極との間に印加され、図7に示したように、駆動トランジスタTdがオンとなり、有機EL素子OLED→駆動トランジスタTd→接地線という経路で電流が流れ、有機EL素子OLEDが発光する。
【0043】
なお、駆動トランジスタTdに流れる電流(Ids)は、駆動トランジスタTdの構造および材質から決定される定数β、駆動トランジスタTdのソース電極を基準とするゲート電極・ソース電極間の電位差Vgs、駆動トランジスタTdの閾値電圧Vthを用いて次式で表すことができる。
Ids=(β/2)・(Vgs−Vth)2 ・・・(3)
【0044】
一方、この発光期間では、容量Csに保持された閾値電圧(Vth)と容量Cs2に保持された画像信号電圧(Vdata)の両者が加算されて印加されるので、上記(3)式における電流Idsは、
Ids=(β/2)・(Vth+Vdata−Vth)2
=(β/2)・(Vdata)2 ・・・(4)
となり、理論的には、閾値電圧Vthに依存しない電流が得られる。また、有機EL素子OLEDの発光光度は自身に流れる電流に比例するので、閾値電圧Vthの変動の影響を受けない発光光度が得られる。
【0045】
つぎに、図1に示した画素回路の書き込み効率について、上述した非特許文献1および特許文献1における書き込み効率と比較しながら説明する。
【0046】
まず、上述の非特許文献1および特許文献1における書き込み効率について再掲する。
・非特許文献1における書き込み効率
η1=Coled/(Coled+Cs) ・・・(1)
・特許文献1における書き込み効率
η2=Cs/(Cs+Cs2) ・・・(2)
【0047】
ここで、非特許文献1の画素回路は、画像信号の書き込み期間において、容量Csと有機EL素子容量Coledとが直列に接続され、双方の容量の両端に書き込み電圧が印加される一方で、発光期間では、容量Csに書き込まれた電圧のみが駆動トランジスタに印加される構成なので、上記(1)式に示された書き込み効率がその上限値となる。
【0048】
また、特許文献1の画素回路では、画像信号の書き込み期間において、容量Csと他の容量Cs2とが直列に接続され、双方の容量の両端に書き込み電圧が印加される一方で、発光期間では、非特許文献1と同様に、容量Csに書き込まれた電圧のみが駆動トランジスタに印加される構成なので、上記(2)式に示された書き込み効率がその上限値となる。
【0049】
一方、図1に示す画素回路では、画像信号の書き込み期間では、画像信号線14から供給される画像信号は容量Cs2のみに印加されて保持される。また、発光期間では、容量Csに保持された閾値電圧と容量Cs2に保持された画像信号電圧との加算電圧が駆動トランジスタに印加されるので、書き込み効率η3は、理論的に“1”となる。なお、図1に示す画素回路では、画像信号線14と容量Cs2との間にスイッチングトランジスタTsが介在するが、画像信号が印加されている間のスイッチングトランジスタTsはオンであり、またこの間、スイッチングトランジスタTsの両端の電位差は略ゼロ(略同電位)となるので、当該スイッチングトランジスタTsの寄生容量が問題となることはない。
【0050】
このように、実施の形態1の画像表示装置(画素回路)では、駆動トランジスタTdの閾値電圧(Vth)を保持する第1容量素子とは異なる第2容量素子を具備し、この第2容量素子に画像信号電圧(Vdata)を保持するようにし、さらに、第2容量素子に画像信号電圧(Vdata)を書き込む際に、寄生容量を含む他の容量成分が第2容量素子に直列に接続されないように構成しているので、書き込み効率を効果的に改善することができる。
【0051】
また、実施の形態1の画像表示装置(画素回路)の駆動方法では、
(a)駆動トランジスタTdの閾値電圧(Vth)を容量Csに保持させる工程
(b)画像信号電圧(Vdata)を容量Cs2に保持させる工程
(c)容量Csに保持された閾値電圧(Vth)と容量Cs2に保持された画像信号電圧(Vdata)の両者を加算して駆動トランジスタTdのゲート電極とソース電極との間に印加する工程
を含むようにしているので、書き込み効率を効果的に改善しつつ、閾値電圧の変動の影響を受けない発光光度(輝度)を得ることが可能となる。
【0052】
なお、図1に示す画素回路では、容量Cs2の一端が、常時、駆動トランジスタTdのソース電極(第1電極)に接続されるような構成としているが、この容量Cs2の一端は、少なくとも発光期間において、駆動トランジスタTdのソース電極(第1電極)またはドレイン電極(第2電極)に接続されていればよい。特に、画像信号の書き込み期間であっても、駆動トランジスタTdのソース電極またはドレイン電極に接続されている必要はなく、この書き込み期間中において、略一定の電位が保持される、例えば電源線10、Tth制御線11あるいは接地線などの定電位線に電気的に接続されるような構成であってもよい。
【0053】
また、上記でいう定電位とは、準備期間、閾値電圧検出期間、書き込み期間および発光期間の全ての期間において定電位である必要はなく、少なくとも該当する所定期間において、定電位が維持されていればよい。
【0054】
また、この定電位という意味は厳密な意味での定電位である必要はなく、追加容量Cs2により書き込み効率の増大作用を得るという趣旨の範囲内において、所定の電位変動は許容され得るものである。
【0055】
また、図1に示す画素回路では、容量Cs2の他端が、容量Csを介して駆動トランジスタTdのゲート電極(制御電極)に常時接続されるような構成としているが、この容量Cs2の他端は、少なくとも発光期間において、駆動トランジスタTdのゲート電極(制御電極)に電気的に接続されるような構成であってもよい。
【0056】
また、図1に示す画素回路では、容量Csの一端が駆動トランジスタTdのゲート電極(制御電極)と閾値電圧検出用トランジスタとの接続点に接続され、他端が、容量Cs2の一端とスイッチングトランジスタTsとの接続点に常時接続されるような構成としているが、少なくとも書き込み期間において、容量Csの一端または他端がフローティング状態(いずれの端とも電気的に接続されずに浮遊している状態)にあり、かつ、発光期間において、その一端または他端のいずれかの端が、駆動トランジスタTdのゲート電極(制御電極)またはソース電極(第1電極)もしくはドレイン電極(第2電極)に接続されていればよい。
【0057】
(実施の形態2)
図8は、本発明の実施の形態2にかかる画像表示装置の1画素に対応する画素回路の構成を示す図である。同図に示す画素回路は、上述の図1に示した画素回路において、容量Cs2の両端に接続され、かつ、Tth制御線にてオン/オフ制御されるスイッチングトランジスタTmを備えるように構成されている。なお、その他の構成については、図1に示した実施の形態1にかかる画素回路と同一または同等であり、それらの同一または同等な部分には同一符号を付して示している。
【0058】
なお、図8では、有機EL素子OLEDに所定の電圧を供給するための構成として、高電位の電源線10と低電位の接地線との間に有機EL素子OLEDを配するようにしているが、低電位側を電源線に、高電位側を接地線として固定電位にしたり、あるいは両者を駆動したりしてもよい。
【0059】
また、図8に示す構成では、Tth制御線11が閾値電圧検出用トランジスタおよびスイッチングトランジスタTmの両者を制御するように構成しているが、スイッチングトランジスタTmを制御する他の制御線に接続されていてもよい。
【0060】
つぎに、実施の形態2の動作について、図9〜図14を参照して説明する。ここで、図9は、図8に示した画素回路の一般的な動作を説明するためのシーケンス図であり、図10〜図14は、5つの期間に区分された準備期間(図10)、Cs/Cs2初期化期間(図11)、閾値電圧検出期間(図12)、書き込み/OLED初期化期間(図13)および発光期間(図14)の各区間の動作を説明するための図である。なお、図10〜図14の各図面には、有機EL素子OLEDが固有に有している有機EL素子容量Coledを加えたものを付加して示している。また、以下に説明する動作は、制御部(図示略)の制御下で行われる。
【0061】
(準備期間)
準備期間の動作については、図9および図10を参照して説明する。準備期間では、電源線10が低電位(−Vp)、Tth制御線11が低電位(VgL)、走査線13が高電位(VgH)とされる。なお、画像信号線14の電位は任意である。この任意という意味は、画像信号線14がいかなる電位を有していてもよいということであり、設計あるいは制御の自由度が増加する。この制御により、図10に示すように、閾値電圧検出用トランジスタTthがオフ、駆動トランジスタTdがオンとされる。その結果、接地線→駆動トランジスタTd→有機EL素子容量Coled→電源線10という経路で電流が流れ、有機EL素子容量Coledに電荷が蓄積される。なお、この準備期間において、有機EL素子容量Coledに電荷を蓄積する理由は、実施の形態1と同様に、後述する閾値電圧検出期間に有機EL素子OLEDのドレイン電極とソース電極との間の電流(Ids)が流れなくなる状態(すなわち駆動トランジスタTdのゲート電極とソース電極との間の電位差が閾値電圧に等しい状態)を検出する際に、有機EL素子容量Coledを、駆動トランジスタTdのドレイン電極とソース電極との間に流す電流の供給源として作用させるためである。
【0062】
(Cs/Cs2初期化期間)
つぎに、Cs/Cs2初期化期間の動作について図9および図11を参照して説明する。Cs/Cs2初期化期間では、電源線10のゼロ電位および走査線13の高電位(VgH)が維持される一方で、Tth制御線11が高電位(VgL)とされる。また、画像信号線14の電位は任意である。この制御により、図11に示すように、駆動トランジスタTdオンの状態が継続されるとともに、駆動トランジスタTdのゲート電極とドレイン電極とが接続され、容量Csの電荷の一部が放電される。また、スイッチングトランジスタTmがオンとされることにより、容量Cs2に残存していた電荷も放電される。なお、駆動トランジスタTdオンの状態が継続していても、電源線10の電位が低電位(−Vp)の状態が継続しているので、有機EL素子容量Coledに蓄積されていた電荷については保持される。
【0063】
(閾値電圧検出期間)
つぎに、閾値電圧検出期間の動作について図9および図12を参照して説明する。閾値電圧検出期間では、電源線10がゼロ電位とされる一方で、Tth制御線11の高電位(VgH)が維持される。なお、画像信号線14の電位は、準備期間およびCs/Cs2初期化期間と同様に、任意である。この制御により、図12に示すように、閾値電圧検出用トランジスタTthのオンの状態が継続され、駆動トランジスタTdのソース電極に対するゲート電極の電位が駆動トランジスタTdの閾値電圧Vthに達するまで有機EL素子容量Coledに蓄積された電荷が放電され、駆動トランジスタTd→接地線という経路で電流が流れる。そして、駆動トランジスタTdのゲート電極−ソース電極間の電位差が、駆動トランジスタTdの閾値電圧Vthに達すると、駆動トランジスタTdがオフとなる。なお、スイッチングTmはオンの状態を継続しているため、容量Cs2には電荷が蓄積されない。
【0064】
(書き込み/OLED初期化期間)
つづいて、書き込み/OLED初期化期間の動作について図9および図13を参照して説明する。書き込み/OLED初期化期間では、電源線10のゼロ電位が維持される一方で、Tth制御線11が低電位(VgL)とされる。また、走査線13による走査信号と画像信号線14による信号電位(画像信号に応じた所定のレベル)が供給される。この制御により、図13に示すように、スイッチングトランジスタTsがオンとなり、スイッチングトランジスタTs→容量Cs2→接地線という経路で電流が流れ、容量Cs2には画像信号に応じた電圧が保持される。また、容量Cs2に画像信号に応じた信号電圧が書き込まれている際に有機EL素子容量Coledに蓄積されていた電荷が放電される。すなわち、この期間ではこのとき、画像信号電圧の書き込み処理に併せてOLED初期化処理が行われることになる。
【0065】
(発光期間)
最後に、発光期間の動作について図9および図14を参照して説明する。発光期間では、電源線10が電源電位(VDD)とされる一方で、Tth制御線11の低電位(VgL)、走査線13の低電位(VgL)が維持される。また、画像信号線14の電位は、準備期間、Cs/Cs2初期化期間および閾値電圧検出期間と同様に任意である。このとき、駆動トランジスタTdの閾値電圧を保持する容量Csと画像信号に応じた画像信号電圧を保持する容量Cs2とが直列に接続され、両者の電圧の和が駆動トランジスタTdのゲート電極とソース電極との間に印加され、図14に示したように、駆動トランジスタTdがオンとなり、有機EL素子OLED→駆動トランジスタTd→接地線という経路で電流が流れ、有機EL素子OLEDが発光する。
【0066】
したがって、駆動トランジスタTdには、実施の形態1と同様に、理論的には、閾値電圧Vthに依存しない電流が得られ、閾値電圧Vthの変動の影響を抑制した発光光度が得られる。
【0067】
なお、図8に示す画素回路は、図1に示した実施の形態1の画素回路と基本的な構成は同等であり、この画素回路の書き込み効率η4も、理論的に“1”となる。
【0068】
このように、実施の形態2の画像表示装置(画素回路)では、駆動トランジスタTdの閾値電圧(Vth)を保持する第1容量素子とは異なる第2容量素子を具備し、この第2容量素子に画像信号電圧(Vdata)を保持するようにし、さらに、第2容量素子に画像信号電圧(Vdata)を書き込む際に、寄生容量を含む他の容量成分が第2容量素子に直列に接続されないように構成しているので、書き込み効率を効果的に改善することができる。
【0069】
なお、実施の形態2の画像表示装置では、容量Cs2の両端に接続され、かつ、Tth制御線にてオン/オフ制御されるスイッチングトランジスタTmを備えるように構成しているので、実施の形態1のシーケンスでは必要であったOLED初期化期間を特別に設ける必要はなく書き込み期間と同時に実施できるので、発光期間の充分な確保が可能となり、設計の容易性が確保される。
【0070】
また、実施の形態2の画像表示装置(画素回路)の駆動方法では、
(a)駆動トランジスタTdの閾値電圧(Vth)を容量Csに保持させる工程
(b)画像信号電圧(Vdata)を容量Cs2に保持させる工程
(c)容量Csに保持された閾値電圧(Vth)と容量Cs2に保持された画像信号電圧(Vdata)の両者を加算して駆動トランジスタTdのゲート電極とソース電極との間に印加する工程
を含むようにしているので、書き込み効率を効果的に改善しつつ、閾値電圧の変動の影響を受けない発光光度(輝度)を得ることが可能となる。
【0071】
なお、図8に示す画素回路では、容量Cs2の一端が、常時、駆動トランジスタTdのソース電極(第1電極)に接続されるような構成としているが、この容量Cs2の一端は、少なくとも発光期間において、駆動トランジスタTdのソース電極(第1電極)またはドレイン電極(第2電極)に接続されていればよい。特に、画像信号の書き込み期間であっても、駆動トランジスタTdのソース電極またはドレイン電極に接続されている必要はなく、この書き込み期間中において、略一定の電位が保持される、例えば電源線10、Tth制御線11あるいは接地線などの定電位線に電気的に接続されるような構成であってもよい。
【0072】
また、上記でいう定電位とは、準備期間、閾値電圧検出期間、書き込み期間および発光期間の全ての期間において定電位である必要はなく、少なくとも該当する所定期間において、定電位が維持されていればよい。
【0073】
また、この定電位という意味は厳密な意味での定電位である必要はなく、追加容量Cs2により書き込み効率増大作用を得るという趣旨の範囲内において、所定の電位変動は許容され得るものである。
【0074】
また、図8に示す画素回路では、容量Cs2の他端が、容量Csを介して駆動トランジスタTdのゲート電極(制御電極)に常時接続されるような構成としているが、この容量Cs2の他端は、少なくとも発光期間において、駆動トランジスタTdのゲート電極(制御電極)に電気的に接続されるような構成であってもよい。
【0075】
また、図8に示す画素回路では、容量Csの一端が駆動トランジスタTdのゲート電極(制御電極)と閾値電圧検出用トランジスタとの接続点に接続され、他端が、スイッチングトランジスタTs,Tmおよび容量Cs2の各接続点に常時接続されるような構成としているが、少なくとも書き込み期間において、容量Csの一端または他端がフローティング(いずれの端とも電気的に接続されずに浮遊している状態)されていて、かつ、発光期間において、その一端または他端のいずれかの端が、駆動トランジスタTdのゲート電極(制御電極)またはソース電極(第1電極)もしくはドレイン電極(第2電極)に接続されていればよい。
【産業上の利用可能性】
【0076】
以上のように、本発明にかかる画像表示装置およびその駆動方法は、画素回路における書き込み効率の改善に大きく寄与することができる発明として有用である。
【図面の簡単な説明】
【0077】
【図1】本発明の実施の形態1にかかる画像表示装置の1画素に対応する画素回路の構成を示す図である。
【図2】図1に示した画素回路の一般的な動作を説明するためのシーケンス図である。
【図3】図2に示した準備期間の動作を説明する図である。
【図4】図2に示した閾値電圧検出期間の動作を説明する図である。
【図5】図2に示したOLED初期化/Cs2初期化期間の動作を説明する図である。
【図6】図2に示した書き込み期間の動作を説明する図である。
【図7】図2に示した発光期間の動作を説明する図である。
【図8】本発明の実施の形態2にかかる画像表示装置の1画素に対応する画素回路の構成を示す図である。
【図9】図8に示した画素回路の一般的な動作を説明するためのシーケンス図である。
【図10】図9に示した準備期間の動作を説明する図である。
【図11】図9に示したCs/Cs2初期化期間の動作を説明する図である。
【図12】図9に示した閾値電圧検出期間の動作を説明する図である。
【図13】図9に示した書き込み/OLED初期化期間の動作を説明する図である。
【図14】図9に示した発光期間の動作を説明する図である。
【符号の説明】
【0078】
10 電源線
11 Tth制御線
12 マージ線
13 走査線
14 画像信号線
OLED 有機EL素子
Td 駆動トランジスタ
Tth 閾値電圧検出用トランジスタ
Ts,Tm スイッチングトランジスタ
Cs,Cs2 容量
【技術分野】
【0001】
本発明は、有機EL(Electroluminescence)ディスプレイ装置等の画像表示装置およびその駆動方法に関するものである。
【背景技術】
【0002】
従来から、発光層に注入された正孔と電子とが発光再結合することによって光を生じる機能を有する有機EL素子を用いた画像表示装置が提案されている。
【0003】
この種の画像表示装置では、例えばアモルファスシリコンや多結晶シリコン等で形成された薄膜トランジスタ(Thin Film Transistor:以下「TFT」という)や有機EL素子の一つである有機発光ダイオード(Organic Light Emitting Diode:以下「OLED」と表記)などが各画素を構成しており、各画素に適切な電流値が設定されることにより、各画素の輝度が制御される。
【0004】
例えば、下記非特許文献1には、各画素に設けられた駆動トランジスタにおける閾値電圧のばらつきに起因して発生する輝度むらの改善を目的として、電流駆動型発光素子であるOLEDと、OLEDに流れる電流を制御する、例えばTFTなどの駆動トランジスタとが直列に配置された画素を複数具備し、予め検出した駆動トランジスタの閾値電圧に基づいて各画素の発光素子に流れる電流を制御するようにした画像表示装置が開示されている。
【0005】
一方、上述のような、閾値電圧を予め検出する方式の画像表示装置では、OLEDを発光させるための事前工程として、閾値電圧を検出する閾値電圧検出工程と画像信号を書き込む工程とを設ける必要があるので、ときに、これらの工程を完了させるまでの時間が長くなって十分な発光時間を確保することができず、リフレッシュレートを低下せざるを得ない場合があるといった問題点も指摘されていた(例えば、下記特許文献1など)。なお、この特許文献1には、リフレッシュレートの低下を抑制することを目的として、画像信号を書き込む工程までの時間を短縮するようにした画像表示装置の種々の構成例が開示されている。
【0006】
【特許文献1】特開2004−3413598号公報
【非特許文献1】S.Ono,et al.(2003).Pixel Circuit for a−Si AM−OLED.Proceedings of IDW ’03,pp.255−258.
【発明の開示】
【発明が解決しようとする課題】
【0007】
ところで、駆動TFTを流れる電流は、ソース電極電位に対するゲート電極電位の差(以下「Vgs」と表記)と駆動TFT固有の閾値電圧(以下「Vth」と表記)との差の2乗に比例することが知られている。したがって、鮮明な画像を得るためには、このVgsを可能な限り増大させる必要がある。
【0008】
一方、発光輝度が最高レベルのときと最低レベルのときの駆動TFTに印加されるVgsの差分値である「Vgs振り幅」(=ΔVgs)と呼ばれる指標や、この「Vgs振り幅」と、発光輝度が最高レベルのときと最低レベルのときとの画素信号線に供給される電位の差である「画素信号線振り幅」と呼ばれる指標(ΔVdata)と、の比で表される「書き込み効率」(=ΔVgs/ΔVdata)と呼ばれる指標がある。これらの指標間では、画素信号線振り幅が大きくなればVgs振り幅も大きくすることができる関係にあるので、駆動ICを小型化し、設計の容易性を確保する観点からいえば、後者である書き込み効率が重要な指標となってくる。したがって、上述のような画素回路における設計の容易性を確保するためには、書き込み効率を高める必要がある。
【0009】
例えば、特許文献1や非特許文献1には画像表示装置の画素回路が示されているが、かかる画素回路よりも書き込み効率の高い画像表示装置が求められていた。
【0010】
本発明は、上記に鑑みてなされたものであって、書き込み効率を効果的に改善する画像表示装置およびその駆動方法を提供することを目的とする。
【課題を解決するための手段】
【0011】
上述した課題を解決し、目的を達成するために、本発明にかかる画像表示装置の駆動方法は、発光手段と、制御端子、第1端子および第2端子を具備し、前記制御端子と、前記第1端子または前記第2端子のいずれかの端との間に印加される電位差に応じて前記発光手段の発光を制御するドライバ手段と、前記ドライバ手段の前記制御端子に直接的または間接的に接続される第1容量素子と、前記発光手段の発光輝度に対応する画像信号電位を供給する信号線に直接的または間接的に接続され、且つ前記第1容量素子に直接的または間接的に接続される第2容量素子と、を備えた画像表示装置の駆動方法において、前記ドライバ手段の閾値電圧を検出して該閾値電圧に対応する電圧を前記第1容量素子に保持させるステップと、前記画像信号に対応する電圧を前記信号線を介して前記第2容量素子に書き込むことにより、前記第2容量素子に前記画像信号電圧を保持させるステップと、前記第1容量素子と前記第2容量素子とを電気的に直列に接続することにより、前記第1容量素子に保持された閾値電圧と前記第2容量素子に保持された前記画像信号電圧との電圧を加算し、該加算電圧を前記ドライバ手段の前記制御端子と前記第1端子または前記第2端子のいずれかの端子との間に印加するステップと、を含むことを特徴とする。
【0012】
また、つぎの発明にかかる画像表示装置の駆動方法は、上記の発明において、前記発光手段に蓄積された電荷を放電させるステップを更に備えることを特徴とする。
【0013】
また、つぎの発明にかかる画像表示装置の駆動方法は、上記の発明において、前記発光手段に蓄積された電荷の放電は、前記第1容量素子に前記ドライバ手段の閾値電圧を保持させた後であって、前記第2容量素子に前記画像信号電圧を保持させる前に行なわれることを特徴とする。
【0014】
また、つぎの発明にかかる画像表示装置の駆動方法は、上記の発明において、前記第2容量素子に前記画像信号電圧を書き込んでいる間、前記第1容量素子はフローティング状態にあることを特徴とする。
【0015】
また、つぎの発明にかかる画像表示装置の駆動方法は、上記の発明において、前記ドライバ手段の閾値電圧を検出している間、前記第1容量素子と前記第2容量素子とは電気的に並列に接続されていることを特徴とする。
【0016】
また、つぎの発明にかかる画像表示装置は、発光手段と、制御端子、第1端子および第2端子を有し、該制御端子と該第1端子または該第2端子のいずれかの端との電位差に応じて該第1端子と該第2端子との間に流れる電流を制御することにより、前記発光手段の発光を制御するドライバ手段と、前記ドライバ手段の制御端子に直接的または間接的に接続され、前記ドライバ手段の閾値電圧を保持する第1容量素子と、前記発光手段の発光輝度に対応する画像信号電圧が信号線を介して供給される第2容量素子と、を備え、前記第2容量素子は、前記発光手段の発光期間中に前記第1容量素子の前記第2電極に直接的または間接的に接続される第2容量素子と、を備えたことを特徴とする。
【0017】
また、つぎの発明にかかる画像表示装置は、上記の発明において、前記第2容量素子に画像信号電圧を供給している間、前記第1容量素子はフローティング状態にあることを特徴とする。
【0018】
また、つぎの発明にかかる画像表示装置は、上記の発明において、前記発光手段の発光期間中に、前記第1容量素子が前記ドライバ手段の前記制御電極に電気的に接続されることを特徴とする。
【0019】
また、つぎの発明にかかる画像表示装置は、上記の発明において、前記第2容量素子は、前記ドライバ手段の前記第1端子または前記第2端子のいずれかの端子に電気的に接続されることを特徴とする。
【0020】
また、つぎの発明にかかる画像表示装置は、上記の発明において、前記画像データが前記信号線を介して前記第2容量素子に書き込まれる書き込み期間中に、電位が略一定に保持される電位線をさらに備え、前記第2容量素子が、前記電位線に電気的に接続されることを特徴とする。
【0021】
また、つぎの発明にかかる画像表示装置は、上記の発明において、所定の期間に前記第2容量素子の一対の電極との間を電気的に接続するスイッチング素子をさらに備えたことを特徴とする。
【0022】
また、つぎの発明にかかる画像表示装置は、上記の発明において、所定の期間に前記第2容量素子の一対の電極との間を電気的に接続するスイッチング素子をさらに備え、前記閾値電圧検出手段の制御端子と前記スイッチング素子の制御端子とが共通の制御線に電気的に接続されていることを特徴とする。
【発明の効果】
【0023】
本発明によれば、ドライバ手段の閾値電圧を保持する第1容量素子とは異なる第2容量素子を具備し、この第2容量素子に画像信号電圧を書き込む際に、寄生容量を含む他の容量成分が第2容量素子に直列に接続されないようにしているので、書き込み効率を効果的に改善することができるという効果が得られる。
【発明を実施するための最良の形態】
【0024】
本発明の画像表示装置を説明する前に、まず、上記特許文献1および非特許文献1に示された画像表示装置の書き込み効率について考察する。
【0025】
非特許文献1では、OLEDの静電容量Coledと、画像信号が書き込まれる補助容量Csとが、書き込み期間中に画像信号線と電源線(またはその同電位線)との間に電気的に接続されることとなり、これらの容量が、上記書き込み効率に大きな影響を及ぼすことになる。いま、駆動TFTやその他のスイッチングトランジスタの寄生容量や、OLEDによる電圧降下を無視すると、非特許文献1に示された画像表示装置(画素回路)の書き込み効率η1は、次式で表される。
η1=Coled/(Coled+Cs) ・・・(1)
【0026】
同様に、特許文献1に示された画像表示装置(画素回路)の書き込み効率η2を算出すると、次式となる。
η2=Cs/(Cs+Cs2) ・・・(2)
ここで、式(2)におけるCs2は、特許文献1に示されているように、駆動TFTコンデンサのゲート電極−ソース電極間に接続(常時)される容量である。なお、式(2)では、式(1)に存在するColedが含まれていないが、その理由は、特許文献1の画素回路では、画像信号の書き込み期間中に、画像信号線とOLEDとが電気的に接続されないからである。
【0027】
式(1)から明らかになることは、非特許文献1の画素回路では、補助容量Csの値を小さくすることができれば、書き込み効率を1の近傍値に近づけることが可能となる。しかしながら、補助容量Csとして、極端に小さな値のものを用いることは困難である。なぜなら、補助容量Csの値を小さくすると、製造プロセスのバラツキが大きくなるとともに、駆動トランジスタや他のスイッチングトランジスタの寄生容量の影響を受けやすくなり、画素回路の各画素において、画素間の輝度むらが大きくなってしまうからである。したがって、非特許文献1の画素回路では、回路パラメータの選択(例えば容量値の選択)によって、自身の書き込み効率を高める(例えば1の近傍値)ことは困難である。
【0028】
また、このことは、特許文献1の画素回路についても同様であり、式(2)に示されるCsおよびCs2のいずれかの値を極端に小さくすることは困難である。したがって、特許文献1の画素回路においても、回路パラメータの選択等によって、書き込み効率を高めることは困難である。
【0029】
そこで、本願発明者は、上記特許文献1や非特許文献1よりも書き込み効率を高くすることができる画像表示装置およびその駆動方法を発案したものである。以下に、本発明の画像表示装置およびその駆動方法にかかる実施の形態を図面に基づいて詳細に説明する。なお、以下の実施の形態により本発明が限定されるものではない。
【0030】
(実施の形態1)
図1は、本発明の実施の形態1にかかる画像表示装置の1画素に対応する画素回路の構成を示す図である。同図に示す画素回路は、発光手段である有機EL素子OLED、有機EL素子OLEDを駆動するためのドライバ手段である駆動トランジスタTd、閾値電圧を検出する際に主として用いられる閾値電圧検出用トランジスタTth、第1の容量素子として閾値電圧を保持する容量Csと、第2の容量素子として画像信号電圧を保持する容量Cs2と、画像信号電圧の印加を制御するスイッチングトランジスタTsと、を備えるように構成されている。なお、図1に示す構成は、有機EL素子などを制御する画素回路の1画素の回路構成を示すものであり、画像表示装置としては、これらの画素回路をマトリックス状に複数配列した構成を有している。
【0031】
図1において、駆動トランジスタTdは、制御電極であるゲート電極と第1電極であるソース電極との間に与えられる電位差に応じて有機EL素子OLEDに流れる電流量を制御する機能を有している。また、閾値電圧検出用トランジスタTthは、自身がオン状態となったときに、駆動トランジスタTdのゲート電極と第2電極であるドレイン電極とを電気的に接続する機能を有するとともに、駆動トランジスタTdのゲート電極・ソース電極間の電位差が駆動トランジスタTdの閾値電圧Vthとなるまで駆動トランジスタTdのゲート電極からドレイン電極に向かって電流を流すことにより、駆動トランジスタTdの閾値電圧Vthを検出する機能を有している。なお、上述の第1電極と第2電極の機能は相互に交換可能である。すなわち、駆動トランジスタTdは、制御電極であるゲート電極と第2電極であるドレイン電極との間に与えられる電位差に応じて有機EL素子OLEDに流れる電流量を制御することもできる。
【0032】
有機EL素子OLEDは、アノード電極とカソード電極との間に有機EL素子OLEDの閾値電圧以上の電位差が生じることによりアノード電極とソース電極との間に電流が流れ、発光する特性を有する素子である。具体的には、有機EL素子OLEDは、Al、Cu、ITO(Indium Tin Oxide)等によって形成されたアノード電極層およびカソード電極層と、これらのアノード電極層とカソード電極層との間にフタルシアニン、トリスアルミニウム錯体、ベンゾキノリノラト、ベリリウム錯体等の有機系の材料によって形成された発光層とを少なくとも備えた構造を有し、発光層に注入された正孔と電子とが発光再結合することによって光を生じる機能を有する。
【0033】
駆動トランジスタTd、閾値電圧検出用トランジスタTthおよびスイッチングトランジスタTsは、例えば、薄膜トランジスタである。なお、以下で参照される各図面においては、各薄膜トランジスタのチャネルについて、特にそのタイプ(n型またはp型)を明示していないが、n型またはp型のいずれかである。本実施形態においては、n型のトランジスタである。
【0034】
電源線10は、駆動トランジスタTdおよびスイッチングトランジスタTsに所定電圧を供給する。Tth制御線11は、閾値電圧検出用トランジスタTthをオン/オフ制御するための信号を供給する。走査線13は、スイッチングトランジスタTsをオン/オフ制御するための信号を供給する。画像信号線14は、画像信号電圧を容量Cs2に供給する。
【0035】
なお、図1では、有機EL素子OLEDに所定の電圧を供給するための構成として、高電位の電源線10と低電位の接地線との間に有機EL素子OLEDを配するようにしているが、低電位側を電源線に、高電位側を接地線として固定電位にしたり、あるいは両者を駆動したりしてもよい。
【0036】
つぎに、実施の形態1の動作について、図2〜図7を参照して説明する。ここで、図2は、図1に示した画素回路の一般的な動作を説明するためのシーケンス図であり、図3〜図7は、5つの期間に区分された準備期間(図3)、閾値電圧検出期間(図4)、OLED初期化/Cs2初期化期間(図5)、書き込み期間(図6)および発光期間(図7)の各区間の動作を説明するための図である。なお、図3〜図7の各図面には、有機EL素子OLEDが固有に有している有機EL素子容量Coledを加えたものを付加して示している。また、以下に説明する動作は、制御部(図示略)の制御下で行われる。
【0037】
(準備期間)
準備期間の動作については、図2および図3を参照して説明する。準備期間では、電源線10が低電位(−Vp)、Tth制御線11が低電位(VgL)、走査線13が高電位(VgH)、画像信号線14が高電位(例えば画像信号の最大電位(VdH:10Vあるいは15Vなど))とされる。この制御により、図3に示すように、スイッチングトランジスタTsがオン、閾値電圧検出用トランジスタTthがオフ、駆動トランジスタTdがオンとされる。その結果、接地線→駆動トランジスタTd→有機EL素子容量Coled→電源線10という経路で電流が流れ、有機EL素子容量Coledに電荷が蓄積される。なお、この準備期間において、有機EL素子容量Coledに電荷を蓄積する理由は、後述する閾値電圧検出期間に有機EL素子OLEDのドレイン電極とソース電極との間の電流(以下「Ids」と表記)が流れなくなる状態(すなわち駆動トランジスタTdのゲート電極とソース電極との間の電位差が閾値電圧に等しい状態)を検出する際に、有機EL素子容量Coledを、駆動トランジスタTdのドレイン電極とソース電極との間に流す電流の供給源として作用させるためである。
【0038】
(閾値電圧検出期間)
つぎに、閾値電圧検出期間の動作について図2および図4を参照して説明する。閾値電圧検出期間では、Tth制御線11が高電位(VgH)とされ、Tth制御線11が高電位となるタイミングに若干遅れて電源線10がゼロ電位とされる一方で、走査線13の低電位(VgL)が維持される。なお、画像信号線14は、この閾値電圧検出期間に移行する直前にゼロ電位とされ、当該電位が維持される。この制御により、図4に示すように、閾値電圧検出用トランジスタTthがオンとなり、駆動トランジスタTdのゲート電極とドレイン電極とが接続される。その結果、駆動トランジスタTdのソース電極に対するゲート電極の電位が閾値電圧Vthに達するまで有機EL素子容量Coledおよび容量Csに蓄積された電荷が放電され、駆動トランジスタTd→接地線という経路で電流が流れる。そして、駆動トランジスタTdのゲート電極−ソース電極間の電位差が駆動トランジスタTdの閾値電圧Vthに達すると、駆動トランジスタTdがオフとなる。なお、この時点で、容量Csの両端には閾値電圧Vthの電圧が生じており、画像信号線の電位をx(x≠0V)にすれば、容量Csの駆動トランジスタTdのゲート電極に接続されている側の電位は、“Vth−x”となる。
【0039】
(OLED/Cs2初期化期間)
つぎに、OLED/Cs2初期化期間の動作について図2および図5を参照して説明する。OLED/Cs2初期化期間では、電源線10のゼロ電位および走査線13の高電位(VgH)が維持される一方で、Tth制御線11が低電位(VgL)とされる。また、画像信号線14には、例えば画像信号の最大電位(VdH)が供給される。このとき、図5に示すように、駆動トランジスタTdが再度オンとなり、有機EL素子OLED→駆動トランジスタTd→接地線という経路で電流が流れ、有機EL素子容量Coledに残存する電荷が放電される。なお、この動作により、有機EL素子OLED自身の残存電荷による発光への影響が回避される。
【0040】
また、このOLED/Cs2初期化期間では、図2に示すように、画像信号線14は最大電位(VdH)からゼロ電位とされ、走査線13は、画像信号線14がゼロ電位とされた後、所定時間の経過後に高電位(VgH)から低電位(VgL)とされる。この制御は、上述した有機EL素子OLEDに対する初期化の際に、容量Csに蓄積された電荷を放電させるためであり、容量Csの残存電荷による発光への影響が回避される。
【0041】
(書き込み期間)
つづいて、書き込み期間の動作について図2および図6を参照して説明する。書き込み期間では、電源線10のゼロ電位およびTth制御線11の低電位(VgL)が維持される一方で、走査線13による走査信号と画像信号線14による信号電位(画像信号に応じた所定のレベル)が供給される。すなわち、本実施の形態にかかる書き込み処理では、全画素一括ではなく走査線ごとの順次走査が行われる。この制御により、図6に示すように、スイッチングトランジスタTsがオンとなり、スイッチングトランジスタTs→容量Cs2→接地線という経路で電流が流れ、容量Cs2には画像信号に応じた電圧が保持される。なお、同図の網掛部は、画像信号に応じた所定電圧が印加されることを示すものである。
【0042】
(発光期間)
最後に、発光期間の動作について図2および図7を参照して説明する。発光期間では、電源線10が電源電位(VDD)、画像信号線14がゼロ電位とされる一方で、Tth制御線11の低電位(VgL)、走査線13の低電位(VgL)が維持される。このとき、駆動トランジスタTdの閾値電圧を保持する容量Csと画像信号に応じた画像信号電圧を保持する容量Cs2とが直列に接続され、両者の電圧の和が駆動トランジスタTdのゲート電極とソース電極との間に印加され、図7に示したように、駆動トランジスタTdがオンとなり、有機EL素子OLED→駆動トランジスタTd→接地線という経路で電流が流れ、有機EL素子OLEDが発光する。
【0043】
なお、駆動トランジスタTdに流れる電流(Ids)は、駆動トランジスタTdの構造および材質から決定される定数β、駆動トランジスタTdのソース電極を基準とするゲート電極・ソース電極間の電位差Vgs、駆動トランジスタTdの閾値電圧Vthを用いて次式で表すことができる。
Ids=(β/2)・(Vgs−Vth)2 ・・・(3)
【0044】
一方、この発光期間では、容量Csに保持された閾値電圧(Vth)と容量Cs2に保持された画像信号電圧(Vdata)の両者が加算されて印加されるので、上記(3)式における電流Idsは、
Ids=(β/2)・(Vth+Vdata−Vth)2
=(β/2)・(Vdata)2 ・・・(4)
となり、理論的には、閾値電圧Vthに依存しない電流が得られる。また、有機EL素子OLEDの発光光度は自身に流れる電流に比例するので、閾値電圧Vthの変動の影響を受けない発光光度が得られる。
【0045】
つぎに、図1に示した画素回路の書き込み効率について、上述した非特許文献1および特許文献1における書き込み効率と比較しながら説明する。
【0046】
まず、上述の非特許文献1および特許文献1における書き込み効率について再掲する。
・非特許文献1における書き込み効率
η1=Coled/(Coled+Cs) ・・・(1)
・特許文献1における書き込み効率
η2=Cs/(Cs+Cs2) ・・・(2)
【0047】
ここで、非特許文献1の画素回路は、画像信号の書き込み期間において、容量Csと有機EL素子容量Coledとが直列に接続され、双方の容量の両端に書き込み電圧が印加される一方で、発光期間では、容量Csに書き込まれた電圧のみが駆動トランジスタに印加される構成なので、上記(1)式に示された書き込み効率がその上限値となる。
【0048】
また、特許文献1の画素回路では、画像信号の書き込み期間において、容量Csと他の容量Cs2とが直列に接続され、双方の容量の両端に書き込み電圧が印加される一方で、発光期間では、非特許文献1と同様に、容量Csに書き込まれた電圧のみが駆動トランジスタに印加される構成なので、上記(2)式に示された書き込み効率がその上限値となる。
【0049】
一方、図1に示す画素回路では、画像信号の書き込み期間では、画像信号線14から供給される画像信号は容量Cs2のみに印加されて保持される。また、発光期間では、容量Csに保持された閾値電圧と容量Cs2に保持された画像信号電圧との加算電圧が駆動トランジスタに印加されるので、書き込み効率η3は、理論的に“1”となる。なお、図1に示す画素回路では、画像信号線14と容量Cs2との間にスイッチングトランジスタTsが介在するが、画像信号が印加されている間のスイッチングトランジスタTsはオンであり、またこの間、スイッチングトランジスタTsの両端の電位差は略ゼロ(略同電位)となるので、当該スイッチングトランジスタTsの寄生容量が問題となることはない。
【0050】
このように、実施の形態1の画像表示装置(画素回路)では、駆動トランジスタTdの閾値電圧(Vth)を保持する第1容量素子とは異なる第2容量素子を具備し、この第2容量素子に画像信号電圧(Vdata)を保持するようにし、さらに、第2容量素子に画像信号電圧(Vdata)を書き込む際に、寄生容量を含む他の容量成分が第2容量素子に直列に接続されないように構成しているので、書き込み効率を効果的に改善することができる。
【0051】
また、実施の形態1の画像表示装置(画素回路)の駆動方法では、
(a)駆動トランジスタTdの閾値電圧(Vth)を容量Csに保持させる工程
(b)画像信号電圧(Vdata)を容量Cs2に保持させる工程
(c)容量Csに保持された閾値電圧(Vth)と容量Cs2に保持された画像信号電圧(Vdata)の両者を加算して駆動トランジスタTdのゲート電極とソース電極との間に印加する工程
を含むようにしているので、書き込み効率を効果的に改善しつつ、閾値電圧の変動の影響を受けない発光光度(輝度)を得ることが可能となる。
【0052】
なお、図1に示す画素回路では、容量Cs2の一端が、常時、駆動トランジスタTdのソース電極(第1電極)に接続されるような構成としているが、この容量Cs2の一端は、少なくとも発光期間において、駆動トランジスタTdのソース電極(第1電極)またはドレイン電極(第2電極)に接続されていればよい。特に、画像信号の書き込み期間であっても、駆動トランジスタTdのソース電極またはドレイン電極に接続されている必要はなく、この書き込み期間中において、略一定の電位が保持される、例えば電源線10、Tth制御線11あるいは接地線などの定電位線に電気的に接続されるような構成であってもよい。
【0053】
また、上記でいう定電位とは、準備期間、閾値電圧検出期間、書き込み期間および発光期間の全ての期間において定電位である必要はなく、少なくとも該当する所定期間において、定電位が維持されていればよい。
【0054】
また、この定電位という意味は厳密な意味での定電位である必要はなく、追加容量Cs2により書き込み効率の増大作用を得るという趣旨の範囲内において、所定の電位変動は許容され得るものである。
【0055】
また、図1に示す画素回路では、容量Cs2の他端が、容量Csを介して駆動トランジスタTdのゲート電極(制御電極)に常時接続されるような構成としているが、この容量Cs2の他端は、少なくとも発光期間において、駆動トランジスタTdのゲート電極(制御電極)に電気的に接続されるような構成であってもよい。
【0056】
また、図1に示す画素回路では、容量Csの一端が駆動トランジスタTdのゲート電極(制御電極)と閾値電圧検出用トランジスタとの接続点に接続され、他端が、容量Cs2の一端とスイッチングトランジスタTsとの接続点に常時接続されるような構成としているが、少なくとも書き込み期間において、容量Csの一端または他端がフローティング状態(いずれの端とも電気的に接続されずに浮遊している状態)にあり、かつ、発光期間において、その一端または他端のいずれかの端が、駆動トランジスタTdのゲート電極(制御電極)またはソース電極(第1電極)もしくはドレイン電極(第2電極)に接続されていればよい。
【0057】
(実施の形態2)
図8は、本発明の実施の形態2にかかる画像表示装置の1画素に対応する画素回路の構成を示す図である。同図に示す画素回路は、上述の図1に示した画素回路において、容量Cs2の両端に接続され、かつ、Tth制御線にてオン/オフ制御されるスイッチングトランジスタTmを備えるように構成されている。なお、その他の構成については、図1に示した実施の形態1にかかる画素回路と同一または同等であり、それらの同一または同等な部分には同一符号を付して示している。
【0058】
なお、図8では、有機EL素子OLEDに所定の電圧を供給するための構成として、高電位の電源線10と低電位の接地線との間に有機EL素子OLEDを配するようにしているが、低電位側を電源線に、高電位側を接地線として固定電位にしたり、あるいは両者を駆動したりしてもよい。
【0059】
また、図8に示す構成では、Tth制御線11が閾値電圧検出用トランジスタおよびスイッチングトランジスタTmの両者を制御するように構成しているが、スイッチングトランジスタTmを制御する他の制御線に接続されていてもよい。
【0060】
つぎに、実施の形態2の動作について、図9〜図14を参照して説明する。ここで、図9は、図8に示した画素回路の一般的な動作を説明するためのシーケンス図であり、図10〜図14は、5つの期間に区分された準備期間(図10)、Cs/Cs2初期化期間(図11)、閾値電圧検出期間(図12)、書き込み/OLED初期化期間(図13)および発光期間(図14)の各区間の動作を説明するための図である。なお、図10〜図14の各図面には、有機EL素子OLEDが固有に有している有機EL素子容量Coledを加えたものを付加して示している。また、以下に説明する動作は、制御部(図示略)の制御下で行われる。
【0061】
(準備期間)
準備期間の動作については、図9および図10を参照して説明する。準備期間では、電源線10が低電位(−Vp)、Tth制御線11が低電位(VgL)、走査線13が高電位(VgH)とされる。なお、画像信号線14の電位は任意である。この任意という意味は、画像信号線14がいかなる電位を有していてもよいということであり、設計あるいは制御の自由度が増加する。この制御により、図10に示すように、閾値電圧検出用トランジスタTthがオフ、駆動トランジスタTdがオンとされる。その結果、接地線→駆動トランジスタTd→有機EL素子容量Coled→電源線10という経路で電流が流れ、有機EL素子容量Coledに電荷が蓄積される。なお、この準備期間において、有機EL素子容量Coledに電荷を蓄積する理由は、実施の形態1と同様に、後述する閾値電圧検出期間に有機EL素子OLEDのドレイン電極とソース電極との間の電流(Ids)が流れなくなる状態(すなわち駆動トランジスタTdのゲート電極とソース電極との間の電位差が閾値電圧に等しい状態)を検出する際に、有機EL素子容量Coledを、駆動トランジスタTdのドレイン電極とソース電極との間に流す電流の供給源として作用させるためである。
【0062】
(Cs/Cs2初期化期間)
つぎに、Cs/Cs2初期化期間の動作について図9および図11を参照して説明する。Cs/Cs2初期化期間では、電源線10のゼロ電位および走査線13の高電位(VgH)が維持される一方で、Tth制御線11が高電位(VgL)とされる。また、画像信号線14の電位は任意である。この制御により、図11に示すように、駆動トランジスタTdオンの状態が継続されるとともに、駆動トランジスタTdのゲート電極とドレイン電極とが接続され、容量Csの電荷の一部が放電される。また、スイッチングトランジスタTmがオンとされることにより、容量Cs2に残存していた電荷も放電される。なお、駆動トランジスタTdオンの状態が継続していても、電源線10の電位が低電位(−Vp)の状態が継続しているので、有機EL素子容量Coledに蓄積されていた電荷については保持される。
【0063】
(閾値電圧検出期間)
つぎに、閾値電圧検出期間の動作について図9および図12を参照して説明する。閾値電圧検出期間では、電源線10がゼロ電位とされる一方で、Tth制御線11の高電位(VgH)が維持される。なお、画像信号線14の電位は、準備期間およびCs/Cs2初期化期間と同様に、任意である。この制御により、図12に示すように、閾値電圧検出用トランジスタTthのオンの状態が継続され、駆動トランジスタTdのソース電極に対するゲート電極の電位が駆動トランジスタTdの閾値電圧Vthに達するまで有機EL素子容量Coledに蓄積された電荷が放電され、駆動トランジスタTd→接地線という経路で電流が流れる。そして、駆動トランジスタTdのゲート電極−ソース電極間の電位差が、駆動トランジスタTdの閾値電圧Vthに達すると、駆動トランジスタTdがオフとなる。なお、スイッチングTmはオンの状態を継続しているため、容量Cs2には電荷が蓄積されない。
【0064】
(書き込み/OLED初期化期間)
つづいて、書き込み/OLED初期化期間の動作について図9および図13を参照して説明する。書き込み/OLED初期化期間では、電源線10のゼロ電位が維持される一方で、Tth制御線11が低電位(VgL)とされる。また、走査線13による走査信号と画像信号線14による信号電位(画像信号に応じた所定のレベル)が供給される。この制御により、図13に示すように、スイッチングトランジスタTsがオンとなり、スイッチングトランジスタTs→容量Cs2→接地線という経路で電流が流れ、容量Cs2には画像信号に応じた電圧が保持される。また、容量Cs2に画像信号に応じた信号電圧が書き込まれている際に有機EL素子容量Coledに蓄積されていた電荷が放電される。すなわち、この期間ではこのとき、画像信号電圧の書き込み処理に併せてOLED初期化処理が行われることになる。
【0065】
(発光期間)
最後に、発光期間の動作について図9および図14を参照して説明する。発光期間では、電源線10が電源電位(VDD)とされる一方で、Tth制御線11の低電位(VgL)、走査線13の低電位(VgL)が維持される。また、画像信号線14の電位は、準備期間、Cs/Cs2初期化期間および閾値電圧検出期間と同様に任意である。このとき、駆動トランジスタTdの閾値電圧を保持する容量Csと画像信号に応じた画像信号電圧を保持する容量Cs2とが直列に接続され、両者の電圧の和が駆動トランジスタTdのゲート電極とソース電極との間に印加され、図14に示したように、駆動トランジスタTdがオンとなり、有機EL素子OLED→駆動トランジスタTd→接地線という経路で電流が流れ、有機EL素子OLEDが発光する。
【0066】
したがって、駆動トランジスタTdには、実施の形態1と同様に、理論的には、閾値電圧Vthに依存しない電流が得られ、閾値電圧Vthの変動の影響を抑制した発光光度が得られる。
【0067】
なお、図8に示す画素回路は、図1に示した実施の形態1の画素回路と基本的な構成は同等であり、この画素回路の書き込み効率η4も、理論的に“1”となる。
【0068】
このように、実施の形態2の画像表示装置(画素回路)では、駆動トランジスタTdの閾値電圧(Vth)を保持する第1容量素子とは異なる第2容量素子を具備し、この第2容量素子に画像信号電圧(Vdata)を保持するようにし、さらに、第2容量素子に画像信号電圧(Vdata)を書き込む際に、寄生容量を含む他の容量成分が第2容量素子に直列に接続されないように構成しているので、書き込み効率を効果的に改善することができる。
【0069】
なお、実施の形態2の画像表示装置では、容量Cs2の両端に接続され、かつ、Tth制御線にてオン/オフ制御されるスイッチングトランジスタTmを備えるように構成しているので、実施の形態1のシーケンスでは必要であったOLED初期化期間を特別に設ける必要はなく書き込み期間と同時に実施できるので、発光期間の充分な確保が可能となり、設計の容易性が確保される。
【0070】
また、実施の形態2の画像表示装置(画素回路)の駆動方法では、
(a)駆動トランジスタTdの閾値電圧(Vth)を容量Csに保持させる工程
(b)画像信号電圧(Vdata)を容量Cs2に保持させる工程
(c)容量Csに保持された閾値電圧(Vth)と容量Cs2に保持された画像信号電圧(Vdata)の両者を加算して駆動トランジスタTdのゲート電極とソース電極との間に印加する工程
を含むようにしているので、書き込み効率を効果的に改善しつつ、閾値電圧の変動の影響を受けない発光光度(輝度)を得ることが可能となる。
【0071】
なお、図8に示す画素回路では、容量Cs2の一端が、常時、駆動トランジスタTdのソース電極(第1電極)に接続されるような構成としているが、この容量Cs2の一端は、少なくとも発光期間において、駆動トランジスタTdのソース電極(第1電極)またはドレイン電極(第2電極)に接続されていればよい。特に、画像信号の書き込み期間であっても、駆動トランジスタTdのソース電極またはドレイン電極に接続されている必要はなく、この書き込み期間中において、略一定の電位が保持される、例えば電源線10、Tth制御線11あるいは接地線などの定電位線に電気的に接続されるような構成であってもよい。
【0072】
また、上記でいう定電位とは、準備期間、閾値電圧検出期間、書き込み期間および発光期間の全ての期間において定電位である必要はなく、少なくとも該当する所定期間において、定電位が維持されていればよい。
【0073】
また、この定電位という意味は厳密な意味での定電位である必要はなく、追加容量Cs2により書き込み効率増大作用を得るという趣旨の範囲内において、所定の電位変動は許容され得るものである。
【0074】
また、図8に示す画素回路では、容量Cs2の他端が、容量Csを介して駆動トランジスタTdのゲート電極(制御電極)に常時接続されるような構成としているが、この容量Cs2の他端は、少なくとも発光期間において、駆動トランジスタTdのゲート電極(制御電極)に電気的に接続されるような構成であってもよい。
【0075】
また、図8に示す画素回路では、容量Csの一端が駆動トランジスタTdのゲート電極(制御電極)と閾値電圧検出用トランジスタとの接続点に接続され、他端が、スイッチングトランジスタTs,Tmおよび容量Cs2の各接続点に常時接続されるような構成としているが、少なくとも書き込み期間において、容量Csの一端または他端がフローティング(いずれの端とも電気的に接続されずに浮遊している状態)されていて、かつ、発光期間において、その一端または他端のいずれかの端が、駆動トランジスタTdのゲート電極(制御電極)またはソース電極(第1電極)もしくはドレイン電極(第2電極)に接続されていればよい。
【産業上の利用可能性】
【0076】
以上のように、本発明にかかる画像表示装置およびその駆動方法は、画素回路における書き込み効率の改善に大きく寄与することができる発明として有用である。
【図面の簡単な説明】
【0077】
【図1】本発明の実施の形態1にかかる画像表示装置の1画素に対応する画素回路の構成を示す図である。
【図2】図1に示した画素回路の一般的な動作を説明するためのシーケンス図である。
【図3】図2に示した準備期間の動作を説明する図である。
【図4】図2に示した閾値電圧検出期間の動作を説明する図である。
【図5】図2に示したOLED初期化/Cs2初期化期間の動作を説明する図である。
【図6】図2に示した書き込み期間の動作を説明する図である。
【図7】図2に示した発光期間の動作を説明する図である。
【図8】本発明の実施の形態2にかかる画像表示装置の1画素に対応する画素回路の構成を示す図である。
【図9】図8に示した画素回路の一般的な動作を説明するためのシーケンス図である。
【図10】図9に示した準備期間の動作を説明する図である。
【図11】図9に示したCs/Cs2初期化期間の動作を説明する図である。
【図12】図9に示した閾値電圧検出期間の動作を説明する図である。
【図13】図9に示した書き込み/OLED初期化期間の動作を説明する図である。
【図14】図9に示した発光期間の動作を説明する図である。
【符号の説明】
【0078】
10 電源線
11 Tth制御線
12 マージ線
13 走査線
14 画像信号線
OLED 有機EL素子
Td 駆動トランジスタ
Tth 閾値電圧検出用トランジスタ
Ts,Tm スイッチングトランジスタ
Cs,Cs2 容量
【特許請求の範囲】
【請求項1】
発光手段と、
制御端子、第1端子および第2端子を具備し、前記制御端子と、前記第1端子または前記第2端子のいずれかの端との間に印加される電位差に応じて前記発光手段の発光を制御するドライバ手段と、
前記ドライバ手段の前記制御端子に直接的または間接的に接続される第1容量素子と、
前記発光手段の発光輝度に対応する画像信号電位を供給する信号線に直接的または間接的に接続され、且つ前記第1容量素子に直接的または間接的に接続される第2容量素子と、
を備えた画像表示装置の駆動方法において、
前記ドライバ手段の閾値電圧を検出して該閾値電圧に対応する電圧を前記第1容量素子に保持させるステップと、
前記画像信号に対応する電圧を前記信号線を介して前記第2容量素子に書き込むことにより、前記第2容量素子に前記画像信号電圧を保持させるステップと、
前記第1容量素子と前記第2容量素子とを電気的に直列に接続することにより、前記第1容量素子に保持された閾値電圧と前記第2容量素子に保持された前記画像信号電圧との電圧を加算し、該加算電圧を前記ドライバ手段の前記制御端子と前記第1端子または前記第2端子のいずれかの端子との間に印加するステップと、
を含むことを特徴とする画像表示装置の駆動方法。
【請求項2】
前記発光手段に蓄積された電荷を放電させるステップを更に備えることを特徴とする請求項1に記載の画像表示装置の駆動方法。
【請求項3】
前記発光手段に蓄積された電荷の放電は、前記第1容量素子に前記ドライバ手段の閾値電圧を保持させた後であって、前記第2容量素子に前記画像信号電圧を保持させる前に行なわれることを特徴とする請求項2に記載の画像表示装置の駆動方法。
【請求項4】
前記第2容量素子に前記画像信号電圧を書き込んでいる間、前記第1容量素子はフローティング状態にあることを特徴とする請求項1〜3のいずれか一つに記載の画像表示装置の駆動方法。
【請求項5】
前記ドライバ手段の閾値電圧を検出している間、前記第1容量素子と前記第2容量素子とは電気的に並列に接続されていることを特徴とする請求項1〜4のいずれか一つに記載の画像表示装置の駆動方法。
【請求項6】
発光手段と、
制御端子、第1端子および第2端子を有し、該制御端子と該第1端子または該第2端子のいずれかの端との電位差に応じて該第1端子と該第2端子との間に流れる電流を制御することにより、前記発光手段の発光を制御するドライバ手段と、
前記ドライバ手段の制御端子に直接的または間接的に接続され、前記ドライバ手段の閾値電圧を保持する第1容量素子と、
前記発光手段の発光輝度に対応する画像信号電圧が信号線を介して供給される第2容量素子と、を備え、
前記第2容量素子は、前記発光手段の発光期間中に前記第1容量素子の前記第2電極に直接的または間接的に接続される第2容量素子と、
を備えたことを特徴とする画像表示装置。
【請求項7】
前記第2容量素子に画像信号電圧を供給している間、前記第1容量素子はフローティング状態にあることを特徴とする請求項6に記載の画像表示装置。
【請求項8】
前記発光手段の発光期間中に、前記第1容量素子が前記ドライバ手段の前記制御電極に電気的に接続されることを特徴とする請求項6または7に記載の画像表示装置。
【請求項9】
前記第2容量素子は、前記ドライバ手段の前記第1端子または前記第2端子のいずれかの端子に電気的に接続されることを特徴とする請求項6〜8のいずれか一つに記載の画像表示装置。
【請求項10】
前記画像データが前記信号線を介して前記第2容量素子に書き込まれる書き込み期間中に、電位が略一定に保持される電位線をさらに備え、
前記第2容量素子が、前記電位線に電気的に接続されることを特徴とする請求項6〜9のいずれか一つに記載の画像表示装置。
【請求項11】
所定の期間に前記第2容量素子の一対の電極との間を電気的に接続するスイッチング素子をさらに備えたことを特徴とする請求項6〜10のいずれか一つに記載の画像表示装置。
【請求項12】
所定の期間に前記第2容量素子の一対の電極との間を電気的に接続するスイッチング素子をさらに備え、
前記閾値電圧検出手段の制御端子と前記スイッチング素子の制御端子とが共通の制御線に電気的に接続されていることを特徴とする請求項7に記載の画像表示装置。
【請求項1】
発光手段と、
制御端子、第1端子および第2端子を具備し、前記制御端子と、前記第1端子または前記第2端子のいずれかの端との間に印加される電位差に応じて前記発光手段の発光を制御するドライバ手段と、
前記ドライバ手段の前記制御端子に直接的または間接的に接続される第1容量素子と、
前記発光手段の発光輝度に対応する画像信号電位を供給する信号線に直接的または間接的に接続され、且つ前記第1容量素子に直接的または間接的に接続される第2容量素子と、
を備えた画像表示装置の駆動方法において、
前記ドライバ手段の閾値電圧を検出して該閾値電圧に対応する電圧を前記第1容量素子に保持させるステップと、
前記画像信号に対応する電圧を前記信号線を介して前記第2容量素子に書き込むことにより、前記第2容量素子に前記画像信号電圧を保持させるステップと、
前記第1容量素子と前記第2容量素子とを電気的に直列に接続することにより、前記第1容量素子に保持された閾値電圧と前記第2容量素子に保持された前記画像信号電圧との電圧を加算し、該加算電圧を前記ドライバ手段の前記制御端子と前記第1端子または前記第2端子のいずれかの端子との間に印加するステップと、
を含むことを特徴とする画像表示装置の駆動方法。
【請求項2】
前記発光手段に蓄積された電荷を放電させるステップを更に備えることを特徴とする請求項1に記載の画像表示装置の駆動方法。
【請求項3】
前記発光手段に蓄積された電荷の放電は、前記第1容量素子に前記ドライバ手段の閾値電圧を保持させた後であって、前記第2容量素子に前記画像信号電圧を保持させる前に行なわれることを特徴とする請求項2に記載の画像表示装置の駆動方法。
【請求項4】
前記第2容量素子に前記画像信号電圧を書き込んでいる間、前記第1容量素子はフローティング状態にあることを特徴とする請求項1〜3のいずれか一つに記載の画像表示装置の駆動方法。
【請求項5】
前記ドライバ手段の閾値電圧を検出している間、前記第1容量素子と前記第2容量素子とは電気的に並列に接続されていることを特徴とする請求項1〜4のいずれか一つに記載の画像表示装置の駆動方法。
【請求項6】
発光手段と、
制御端子、第1端子および第2端子を有し、該制御端子と該第1端子または該第2端子のいずれかの端との電位差に応じて該第1端子と該第2端子との間に流れる電流を制御することにより、前記発光手段の発光を制御するドライバ手段と、
前記ドライバ手段の制御端子に直接的または間接的に接続され、前記ドライバ手段の閾値電圧を保持する第1容量素子と、
前記発光手段の発光輝度に対応する画像信号電圧が信号線を介して供給される第2容量素子と、を備え、
前記第2容量素子は、前記発光手段の発光期間中に前記第1容量素子の前記第2電極に直接的または間接的に接続される第2容量素子と、
を備えたことを特徴とする画像表示装置。
【請求項7】
前記第2容量素子に画像信号電圧を供給している間、前記第1容量素子はフローティング状態にあることを特徴とする請求項6に記載の画像表示装置。
【請求項8】
前記発光手段の発光期間中に、前記第1容量素子が前記ドライバ手段の前記制御電極に電気的に接続されることを特徴とする請求項6または7に記載の画像表示装置。
【請求項9】
前記第2容量素子は、前記ドライバ手段の前記第1端子または前記第2端子のいずれかの端子に電気的に接続されることを特徴とする請求項6〜8のいずれか一つに記載の画像表示装置。
【請求項10】
前記画像データが前記信号線を介して前記第2容量素子に書き込まれる書き込み期間中に、電位が略一定に保持される電位線をさらに備え、
前記第2容量素子が、前記電位線に電気的に接続されることを特徴とする請求項6〜9のいずれか一つに記載の画像表示装置。
【請求項11】
所定の期間に前記第2容量素子の一対の電極との間を電気的に接続するスイッチング素子をさらに備えたことを特徴とする請求項6〜10のいずれか一つに記載の画像表示装置。
【請求項12】
所定の期間に前記第2容量素子の一対の電極との間を電気的に接続するスイッチング素子をさらに備え、
前記閾値電圧検出手段の制御端子と前記スイッチング素子の制御端子とが共通の制御線に電気的に接続されていることを特徴とする請求項7に記載の画像表示装置。
【図1】
【図2】
【図3】
【図4】
【図5】
【図6】
【図7】
【図8】
【図9】
【図10】
【図11】
【図12】
【図13】
【図14】
【図2】
【図3】
【図4】
【図5】
【図6】
【図7】
【図8】
【図9】
【図10】
【図11】
【図12】
【図13】
【図14】
【公開番号】特開2007−206273(P2007−206273A)
【公開日】平成19年8月16日(2007.8.16)
【国際特許分類】
【出願番号】特願2006−23660(P2006−23660)
【出願日】平成18年1月31日(2006.1.31)
【出願人】(000006633)京セラ株式会社 (13,660)
【Fターム(参考)】
【公開日】平成19年8月16日(2007.8.16)
【国際特許分類】
【出願日】平成18年1月31日(2006.1.31)
【出願人】(000006633)京セラ株式会社 (13,660)
【Fターム(参考)】
[ Back to top ]