画像表示装置
【課題】表示領域内に効率的に画素回路を配置することのできる画像表示装置を提供する。
【解決手段】表示領域を格子状に分割してなる複数の画素領域のそれぞれに配置された発光素子を発光させて画像を表示する画像表示装置であって、複数の画素領域のそれぞれに配置された発光素子の発光を制御するための画素回路が、当該画素領域から隣接する他の画素領域に向けて突出する部分と、隣接する他の画素回路が当該画素領域内に突出する部分と、を有する領域に形成される画像表示装置である。
【解決手段】表示領域を格子状に分割してなる複数の画素領域のそれぞれに配置された発光素子を発光させて画像を表示する画像表示装置であって、複数の画素領域のそれぞれに配置された発光素子の発光を制御するための画素回路が、当該画素領域から隣接する他の画素領域に向けて突出する部分と、隣接する他の画素回路が当該画素領域内に突出する部分と、を有する領域に形成される画像表示装置である。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、有機エレクトロルミネッセンス素子などの発光素子を発光させて画素の表示制御を行う画像表示装置に関する。
【背景技術】
【０００２】
例えば発光素子として有機エレクトロルミネッセンス素子（以下、有機ＥＬ素子という）を備えた有機エレクトロルミネッセンス表示装置（以下、有機ＥＬ表示装置という）のように、各画素に設けられた発光素子を発光させることによって、画素の表示制御を行う画像表示装置がある。このような画像表示装置においては、表示領域（表示画面）を格子状に分割してなる複数の画素領域のそれぞれに発光素子が配置される。そして、画素ごとに発光素子の発光を制御することによって、表示領域内に画像が表示される。
【０００３】
各画素領域内の発光素子を任意の輝度で発光させるために、画素ごとに薄膜トランジスタ（ＴＦＴ）や保持容量などを含んだ画素回路が設けられる。制御信号線やデータ信号線を介して外部から供給される信号によって、この画素回路内に輝度情報が書き込まれ、当該書き込まれた輝度情報に応じた輝度で発光素子を発光させる制御が実行される。
【０００４】
このような画像表示装置内に実装される画素回路の例が、例えば特許文献１、２、３及び４に開示されている。これらの文献に開示される画像表示装置においては、電源線やデータ信号線、制御信号線などによって基板上に画定される矩形の画素領域それぞれの内部に、当該画素領域に設けられた発光素子の発光を制御するための画素回路が配置されている。
【先行技術文献】
【特許文献】
【０００５】
【特許文献１】特開２００１−０３５６６３号公報
【特許文献２】特開２００１−３３２３８３号公報
【特許文献３】特開２００１−１０９４０５号公報
【特許文献４】特開２００４−００６３４１号公報
【発明の概要】
【発明が解決しようとする課題】
【０００６】
上述したような画像表示装置においては、高精細な画像を表示するために、一つ一つの画素領域を小型化することが望まれている。ところが、画素領域が小さくなると、相対的に画素回路を構成する各種の回路素子が画素領域内に占める割合が増えてしまい、特に有機ＥＬ表示装置などの画素回路を構成する回路素子が多い画像表示装置においては、これらの回路素子を画素領域内に配置することが困難になってしまう。
【０００７】
本発明はこのような実情を考慮してなされたものであって、その目的の一つは、表示領域内に効率的に画素回路を配置することのできる画像表示装置を提供することにある。
【課題を解決するための手段】
【０００８】
本出願において開示される発明のうち、代表的なものの概要を簡単に説明すれば、以下のとおりである。
【０００９】
（１）表示領域を格子状に分割してなる複数の画素領域のそれぞれに配置された発光素子を発光させて画像を表示する画像表示装置であって、前記複数の画素領域のそれぞれに配置された発光素子の発光を制御するための画素回路が、当該画素領域から隣接する他の画素領域に向けて突出する部分と、隣接する他の画素回路が当該画素領域内に突出する部分と、を有する領域に形成されることを特徴とする画像表示装置。
【００１０】
（２）（１）において、前記各発光素子を発光させるための電力を供給する電源線をはさんで互いに隣接する２個の画素回路の一方が、他方の画素回路に対応する画素領域に向けて突出するとともに、前記他方の画素回路が、前記一方の画素回路に対応する画素領域に向けて突出することを特徴とする画像表示装置。
【００１１】
（３）（１）において、前記他の画素領域に向けて突出する部分は、前記画素回路を形成する各層の間の位置ずれを吸収するためのマージン部分であることを特徴とする画像表示装置。
【００１２】
（４）（１）において、前記他の画素領域に向けて突出する部分は、前記画素回路を構成する薄膜トランジスタのゲート電極であることを特徴とする画像表示装置。
【００１３】
（５）（１）において、前記発光素子は、有機エレクトロルミネッセンス素子であって、前記画素回路は、前記有機エレクトロルミネッセンス素子を所与の輝度情報に応じた輝度で発光させる制御を行うことを特徴とする画像表示装置。
【図面の簡単な説明】
【００１４】
【図１】本発明の実施の形態に係る画像表示装置において、アレイ基板上に形成される画素回路の等価回路図である。
【図２】本発明の実施の形態に係る画像表示装置において、アレイ基板上に形成される画素回路の構造を示す平面図である。
【図３Ａ】アレイ基板上に形成されるポリシリコン層の形状を示す平面図である。
【図３Ｂ】アレイ基板上に形成されるゲート配線・ゲート電極層の形状を示す平面図である。
【図３Ｃ】アレイ基板上に形成されるアルミニウム配線層の形状を示す平面図である。
【図４】アレイ基板上に形成される画素回路の別の構造を示す平面図である。
【発明を実施するための形態】
【００１５】
以下、本発明の実施の形態について、図面を参照しながら詳細に説明する。
【００１６】
ここでは、画像表示装置の一態様である有機ＥＬ表示装置に本発明を適用した場合の一例について説明する。本実施形態に係る画像表示装置の表示パネルは、発光素子である有機ＥＬ素子を含む画素回路が行列状に配置されたアレイ基板と、当該アレイ基板に貼り合わされて有機ＥＬ素子を封止する封止基板とを含んで構成されている。アレイ基板上には薄膜トランジスタ（ＴＦＴ）が形成され、この薄膜トランジスタを介して有機ＥＬ素子の発光が制御されることによって、画素毎の表示制御が行われる。
【００１７】
図１は、本実施形態に係る画像表示装置においてアレイ基板上に実装される画素回路の等価回路を示す回路図である。前述したように、画像表示装置の表示領域内には、それぞれ発光素子を含んだ複数の画素回路Ｃが行列状に配置されている。図１においては、そのうち２行２列で計４個の画素回路Ｃ１，Ｃ２，Ｃ３及びＣ４が示されている。
【００１８】
図１に示されるように、各画素回路Ｃには、データ信号線ＤＡＴ、選択線ＳＥＬ、オートゼロ入力線ＡＺ、ＥＬ入力線ＡＺＢ、及び電源線Ｖoledが接続されている。データ信号線ＤＡＴは、表示画面の上下方向（図１のＹ軸方向）に沿って延在し、表示画面の左右方向（図１のＸ軸方向）に沿って互いに並んで複数本配置されている。また、選択線ＳＥＬ、オートゼロ入力線ＡＺ及びＥＬ入力線ＡＺＢは、いずれもＸ軸方向に沿って延在し、Ｙ軸方向に沿って互いに並んで複数本配置されている。すなわち、Ｘ軸方向に一列に並んだ複数の画素回路Ｃが１つの画素行を構成し、同じ画素行に属する各画素回路Ｃに対しては、共通する選択線ＳＥＬ、オートゼロ入力線ＡＺ及びＥＬ入力線ＡＺＢが接続される。また、Ｙ軸方向に一列に並んだ複数の画素回路Ｃが１つの画素列を構成し、同じ画素列に属する各画素回路Ｃに対しては、共通するデータ信号線ＤＡＴが接続される。
【００１９】
さらに、電源線Ｖoledは表示領域内において格子状に配置されている。すなわち、図中Ｘ軸方向及びＹ軸方向それぞれに複数本の電源線Ｖoledが延在しており、Ｘ軸方向に延びる電源線ＶoledとＹ軸方向に延びる電源線Ｖoledとは、その交点で電気的に接続されている。この電源線Ｖoledを介して、各画素回路Ｃ内の発光素子を駆動するための電力が供給される。このように電源線Ｖoledが格子状に配置されることによって、電源線Ｖoledの電気抵抗に起因する、電源線Ｖoledを介して各画素に供給される電圧の降下を抑えることができる。本実施形態では、各方向に延びる複数本の電源線Ｖoledは、２行の画素行または２列の画素列ごとに１本ずつ間隔をおいて配置されている。
【００２０】
なお、図１においては、２行２列の計４個の画素回路Ｃのみが示されているが、実際には表示パネルを構成する画素数に応じた数の画素回路Ｃがアレイ基板上に行列状に配置される。例えばデジタルスチルカメラ等に用いられる水平方向６４０画素、垂直方向４８０画素の解像度の表示パネルの場合、各画素は赤（Ｒ）、緑（Ｇ）、青（Ｂ）それぞれの色に対応する３つのサブ画素から構成され、各サブ画素に対応して画素回路Ｃが形成される。したがって、縦方向に４８０行、横方向に６４０×３＝９６０列で計（４８０×６４０×３）個の画素回路Ｃがアレイ基板上に形成されることとなる。なお、以降の説明においては、１個の画素回路Ｃに対応するサブ画素のそれぞれを、単に画素と表記する。
【００２１】
図１に示されるように、各画素の画素回路Ｃは、発光素子としての有機ＥＬ素子１２、共通電極１４、ＥＬスイッチ１６、駆動ＴＦＴ１８、オートゼロスイッチ２０、入力ＴＦＴ２２、キャンセルコンデンサ２４、及び記憶コンデンサ２６を含んで構成されている。
【００２２】
各画素回路Ｃには、発光素子として有機ＥＬ素子１２が設けられており、そのカソード端は共通電極１４に接続される。共通電極１４は、その電位が本実施形態に係る画像表示装置において基準となる基準電位に設定された電極である。また、有機ＥＬ素子１２のアノード端は、ＴＦＴによって構成されるＥＬスイッチ１６の一端に接続され、ＥＬスイッチ１６の他端は、駆動ＴＦＴ１８を介して電源線Ｖoledに接続される。駆動ＴＦＴ１８及びＥＬスイッチ１６がともにオン状態になると、電源線Ｖoledから共通電極１４に向かって有機ＥＬ素子１２内に電流が流れ、これによって有機ＥＬ素子１２が発光する。
【００２３】
さらに、ＥＬスイッチ１６の他端と駆動ＴＦＴ１８のゲート電極との間には、ＴＦＴによって構成されるオートゼロスイッチ２０が接続される。また、駆動ＴＦＴ１８の電源線Ｖoledに接続される側の一端と駆動ＴＦＴ１８のゲート電極との間には、記憶コンデンサ２６が接続される。さらに、駆動ＴＦＴ１８のゲート電極には、キャンセルコンデンサ２４の一端も接続されており、キャンセルコンデンサ２４の他端は、入力ＴＦＴ２２を介してデータ信号線ＤＡＴに接続される。また、ＥＬスイッチ１６のゲート電極はＥＬ入力線ＡＺＢに、オートゼロスイッチ２０のゲート電極はオートゼロ入力線ＡＺに、入力ＴＦＴ２２のゲート電極は選択線ＳＥＬに、それぞれ接続されている。これらの制御信号線からＶＨ（高電圧）及びＶＬ（低電圧）の二値の電圧レベルの制御信号が入力されることによって、各ＴＦＴのオン／オフが切り替えられる。
【００２４】
ここで、本実施形態における有機ＥＬ素子１２の発光制御の具体例について、説明する。まず、選択線ＳＥＬから入力ＴＦＴ２２をオンにする制御信号が入力されるとともに、オートゼロスイッチ２０をオン、ＥＬスイッチ１６をオフにする制御信号が、それぞれオートゼロ入力線ＡＺ及びＥＬ入力線ＡＺＢから入力される。これにより、データ信号線ＤＡＴに入力されているオフレベルの信号電圧がキャンセルコンデンサ２４の一端に入力されるとともに、オートゼロスイッチ２０がオン状態になることで駆動ＴＦＴ１８がダイオード接続され、そのゲート電圧は電源線Ｖoledの印加電圧に応じた値にリセットされる。
【００２５】
その後、オートゼロスイッチ２０をオフにする制御信号がオートゼロ入力線ＡＺから入力されるとともに、データ信号線ＤＡＴから所与の輝度情報に応じた電圧レベルの信号が入力される。これによって、駆動ＴＦＴ１８のゲート電圧は、リセット時の電圧を基準としてデータ信号線ＤＡＴから入力される電圧レベルに応じた電圧だけ変化する。さらに入力ＴＦＴ２２をオフにする制御信号が選択線ＳＥＬから入力されると、駆動ＴＦＴ１８のゲート電圧はこの変化した電圧を維持することになり、記憶コンデンサ２６に輝度情報に応じた電荷が蓄積された状態（すなわち、画素回路Ｃに輝度情報が書き込まれた状態）になる。さらに、ＥＬスイッチ１６をオンにする制御信号がＥＬ入力線ＡＺＢから入力されることにより、駆動ＴＦＴ１８によって駆動される信号電流がＥＬスイッチ１６を介して有機ＥＬ素子１２に流れ、有機ＥＬ素子１２が発光する。こうして、各画素回路Ｃは、駆動ＴＦＴ１８及びＥＬスイッチ１６をオンにすることで、データ信号線ＤＡＴを介して設定された輝度情報に応じた輝度で有機ＥＬ素子１２を発光させることができる。
【００２６】
次に、本実施形態においてアレイ基板上に実装される画素回路の構造について、図２の平面図を用いて説明する。図２は、図１の等価回路に相当する４画素分の画素回路を構成するＴＦＴが形成されたアレイ基板を、平面的に見た様子を模式的に示す図である。この図においては、画素回路に含まれる各ＴＦＴ及びコンデンサ、並びに画素回路に接続される各配線を構成するポリシリコン層、ゲート配線・ゲート電極層、及びアルミニウム配線層が順に積層された様子を示している。なお、図には表れていないが、各層の間には保護膜や絶縁膜などが形成される。この図に示される状態から、さらに平坦化膜、反射層、並びに有機ＥＬ素子１２を構成する陽極、有機ＥＬ層及び陰極などが形成されることによって、アレイ基板が製造される。その後、Ｎ２環境下で封止基板をアレイ基板と対向するように取り付けることにより、表示パネルが製造される。
【００２７】
図２に示されるポリシリコン層、ゲート配線・ゲート電極層、及びアルミニウム配線層それぞれの形状が、図３Ａ、図３Ｂ及び図３Ｃに示されている。具体的に、これらの各図はいずれも図２と同様に４画素分の画素回路を構成する各層の形状を示す平面図であって、図３Ａはポリシリコン層の形状を、図３Ｂはゲート配線・ゲート電極層の形状を、図３Ｃはアルミニウム配線層の形状を、それぞれ示している。
【００２８】
ポリシリコン層は、ポリシリコン（多結晶シリコン）を材料として構成され、画素回路Ｃを構成する各ＴＦＴの半導体層として機能する。また、ゲート配線・ゲート電極層は、例えばＭｏＷなどの金属材料によって構成され、オートゼロ入力線ＡＺ、ＥＬ入力線ＡＺＢ及び選択線ＳＥＬの各配線と、Ｘ軸方向に延在する電源線Ｖoled、並びに各ＴＦＴのゲート電極として機能する。さらに、アルミニウム配線層は、アルミニウムによって構成され、データ信号線ＤＡＴ及びＹ軸方向に延在する電源線Ｖoled、並びに各ＴＦＴのソース及びドレイン電極として機能する。
【００２９】
本実施形態において、各画素の画素領域は、表示領域全体を格子状に分割してなる矩形の領域になっている。この画素領域ごとに有機ＥＬ素子１２が配置され、有機ＥＬ素子１２が発光することによって、当該画素領域が所与の色及び輝度で点灯する。これによって、全体として外部から入力される映像信号に応じた画像が表示領域に表示される。図２、及び図３Ａ〜図３Ｃのそれぞれには、２行２列で計４個の画素領域Ａ１，Ａ２，Ａ３及びＡ４の平面図が示されており、各図における破線が画素領域の境界を示している。また、画素領域Ａ１，Ａ２，Ａ３及びＡ４それぞれに配置された有機ＥＬ素子１２の発光が、それぞれ画素回路Ｃ１，Ｃ２，Ｃ３及びＣ４によって制御される。すなわち、画素領域Ａ１，Ａ２，Ａ３及びＡ４のそれぞれに、画素回路Ｃ１，Ｃ２，Ｃ３及びＣ４が対応している。
【００３０】
さらに、本実施形態では、複数の画素領域Ａのそれぞれに配置された有機ＥＬ素子１２の発光を制御するための画素回路Ｃが、当該画素領域Ａから隣接する他の画素領域Ａに向けて突出する部分と、隣接する他の画素回路Ｃが当該画素領域Ａ内に突出することによって凹んだ部分と、を有する領域内に形成されている。具体的には、図２にも示されるように、Ｙ軸方向に沿って延在する電源線Ｖoledを挟んで互いに隣接する２個の画素回路Ｃ１及びＣ２は、この電源線Ｖoledを共有しており、これらの画素回路のうち、一方の画素回路（ここでは画素回路Ｃ１とする）が、他方の画素回路Ｃ２に対応する画素領域Ａ２に向けて突出している。逆に画素回路Ｃ２は、画素回路Ｃ１に対応する画素領域Ａ１に向けて突出した領域内に形成されている。また、画素回路Ｃ３及びＣ４にも、同様の関係が成立している。
【００３１】
このように、画素回路Ｃの一部を、当該画素回路Ｃに対応する画素領域Ａに隣接する画素領域Ａに向けて突出させることによって、画素回路Ｃのレイアウトの自由度を向上させ、画素回路Ｃを効率的に表示領域内に配置することが可能となる。なお、図２に示されるように、Ｙ軸方向に延在する電源線Ｖoledをはさんで隣接する２個の画素回路Ｃ同士は、互いに隣接する画素領域Ａに向けて突出する部分を除いて、線対称の構造を有するように形成されている。
【００３２】
ここで、各画素回路Ｃにおいて隣接する画素領域Ａに向けて突出する部分には、駆動ＴＦＴ１８のゲート電極１８ｇが形成されている。具体例として、画素回路Ｃ１の駆動ＴＦＴ１８のゲート電極１８ｇ１は、画素領域Ａ１と画素領域Ａ２の間に配置された電源線Ｖoledを超えて、隣接する画素領域Ａ２に向けて突出している。一方、画素回路Ｃ２の駆動ＴＦＴ１８のゲート電極１８ｇ２は、やはり電源線Ｖoledを超えて画素領域Ａ１に向けて突出している。同様に、画素回路Ｃ３の駆動ＴＦＴ１８のゲート電極１８ｇ３は、隣接する画素領域Ａ４に向けて突出しており、画素回路Ｃ４の駆動ＴＦＴ１８のゲート電極１８ｇ４は、画素領域Ａ３に向けて突出している。
【００３３】
さらに、この隣接する画素領域Ａに向けて突出する部分は、ゲート電極１８ｇの中でも、設計上は駆動ＴＦＴ１８の半導体層と重ならないマージン部分になっている。このようなマージン部分は、実際にアレイ基板上にポリシリコン層やゲート配線・ゲート電極層を形成した際に、仮にこれらの層の間に位置ずれが生じても各ＴＦＴが正常動作するようにするために、設けられている。本実施形態では、ある画素回路Ｃの構成部分のうち隣接する画素領域Ａに向けて突出する部分をこのようなマージン部分とすることで、当該画素回路Ｃが隣接する画素領域Ａに対応する画素回路Ｃの動作による影響を受けないようになっている。
【００３４】
また、もし万一位置ずれによって駆動ＴＦＴ１８のゲート電極１８ｇが隣接する画素回路Ｃのポリシリコン層と重なったとしても、当該駆動ＴＦＴ１８の動作によって隣接する画素回路Ｃの動作に影響を及ぼす心配はない。なぜなら、駆動ＴＦＴ１８は、前述したように有機ＥＬ素子１２の発光と非発光とを切り替えるスイッチ素子として機能しており、ゲート電極１８ｇは印加される電圧によってこのスイッチ素子のオン／オフを切り替える役割を果たしている。そのため、例えばゲート電極１８ｇ１が隣接する画素回路Ｃ２内の駆動ＴＦＴ１８の半導体層にわずかな影響を及ぼしたとしても、結局のところゲート電極１８ｇ２に印加される電圧によって画素回路Ｃ２内の駆動ＴＦＴ１８のオン／オフが切り替えられることに変わりはないからである。このように、例えばデータ信号線ＤＡＴから入力される輝度情報に応じた電圧のように、その電圧レベルの程度が問題となる部分ではなく、スイッチ素子のオン／オフ制御を担う部分のように電圧がハイレベルかローレベルかだけを問題とする端子部分を、隣接する画素領域Ａに向けて突出する部分とすることで、隣接する画素領域Ａに突出する部分が当該隣接する画素領域Ａに対応する画素回路Ｃに影響を及ぼすおそれを低減できる。
【００３５】
以上説明したように、本実施形態に係る画像表示装置によれば、画素回路を対応する画素領域から突出した部分を含んだ領域に形成することによって、画素回路を表示領域内に効率的に配置することが可能となる。
【００３６】
以上説明した本実施形態に係る画像表示装置は、パソコン用ディスプレイ、ＴＶ放送受信用ディスプレイ、公告表示用ディスプレイ等の各種の情報表示用の表示装置として採用できる。また、デジタルスチルカメラ、ビデオカメラ、カーナビゲーションシステム、カーオーディオ、ゲーム機器、携帯情報端末など、各種の電子機器の表示部として利用することも可能である。
【００３７】
なお、本発明の実施の形態は以上説明したものに限られない。例えば、本発明の実施の形態に係る画像表示装置における画素回路の構造は、図２と異なるものであってもよい。例えば図４には、図２とは別の、アレイ基板上に形成される画素回路の構造が示されている。図２においては、Ｘ軸方向に延在する画素領域Ａの境界線に対して、当該境界線を挟んで上下に配置される画素回路同士が線対称に形成されている。これに対して、図４においては、図２とはゲート配線・ゲート電極層の形状が異なっており、Ｘ軸方向及びＹ軸方向に延在する画素領域Ａの境界線の交点に対して、当該交点を挟んで斜め方向に対向する画素回路同士が点対称に形成されている。この図４の例においても、各画素回路Ｃにおいて駆動ＴＦＴ１８のゲート電極１８ｇが隣接する画素領域Ａ内に突出して形成されている。
【００３８】
また、以上の説明においては、発光素子として有機ＥＬ素子を用いることとしたが、これに限らず、本発明の実施の形態に係る画像表示装置は、例えば無機ＥＬ素子やＦＥＤ（Field-Emission Device）など、各種の発光素子を用いた画像表示装置であってよい。
【符号の説明】
【００３９】
１２ 有機ＥＬ素子、１４ 共通電極、１６ ＥＬスイッチ、１８ 駆動ＴＦＴ、１８ｇ ゲート電極、２０ オートゼロスイッチ、２２ 入力ＴＦＴ、２４ キャンセルコンデンサ、２６ 記憶コンデンサ、Ａ１〜Ａ４ 画素領域、ＡＺ オートゼロ入力線、ＡＺＢ ＥＬ入力線、Ｃ１〜Ｃ４ 画素回路、ＤＡＴ データ信号線、ＳＥＬ 選択線、Ｖoled 電源線。
【技術分野】
【０００１】
本発明は、有機エレクトロルミネッセンス素子などの発光素子を発光させて画素の表示制御を行う画像表示装置に関する。
【背景技術】
【０００２】
例えば発光素子として有機エレクトロルミネッセンス素子（以下、有機ＥＬ素子という）を備えた有機エレクトロルミネッセンス表示装置（以下、有機ＥＬ表示装置という）のように、各画素に設けられた発光素子を発光させることによって、画素の表示制御を行う画像表示装置がある。このような画像表示装置においては、表示領域（表示画面）を格子状に分割してなる複数の画素領域のそれぞれに発光素子が配置される。そして、画素ごとに発光素子の発光を制御することによって、表示領域内に画像が表示される。
【０００３】
各画素領域内の発光素子を任意の輝度で発光させるために、画素ごとに薄膜トランジスタ（ＴＦＴ）や保持容量などを含んだ画素回路が設けられる。制御信号線やデータ信号線を介して外部から供給される信号によって、この画素回路内に輝度情報が書き込まれ、当該書き込まれた輝度情報に応じた輝度で発光素子を発光させる制御が実行される。
【０００４】
このような画像表示装置内に実装される画素回路の例が、例えば特許文献１、２、３及び４に開示されている。これらの文献に開示される画像表示装置においては、電源線やデータ信号線、制御信号線などによって基板上に画定される矩形の画素領域それぞれの内部に、当該画素領域に設けられた発光素子の発光を制御するための画素回路が配置されている。
【先行技術文献】
【特許文献】
【０００５】
【特許文献１】特開２００１−０３５６６３号公報
【特許文献２】特開２００１−３３２３８３号公報
【特許文献３】特開２００１−１０９４０５号公報
【特許文献４】特開２００４−００６３４１号公報
【発明の概要】
【発明が解決しようとする課題】
【０００６】
上述したような画像表示装置においては、高精細な画像を表示するために、一つ一つの画素領域を小型化することが望まれている。ところが、画素領域が小さくなると、相対的に画素回路を構成する各種の回路素子が画素領域内に占める割合が増えてしまい、特に有機ＥＬ表示装置などの画素回路を構成する回路素子が多い画像表示装置においては、これらの回路素子を画素領域内に配置することが困難になってしまう。
【０００７】
本発明はこのような実情を考慮してなされたものであって、その目的の一つは、表示領域内に効率的に画素回路を配置することのできる画像表示装置を提供することにある。
【課題を解決するための手段】
【０００８】
本出願において開示される発明のうち、代表的なものの概要を簡単に説明すれば、以下のとおりである。
【０００９】
（１）表示領域を格子状に分割してなる複数の画素領域のそれぞれに配置された発光素子を発光させて画像を表示する画像表示装置であって、前記複数の画素領域のそれぞれに配置された発光素子の発光を制御するための画素回路が、当該画素領域から隣接する他の画素領域に向けて突出する部分と、隣接する他の画素回路が当該画素領域内に突出する部分と、を有する領域に形成されることを特徴とする画像表示装置。
【００１０】
（２）（１）において、前記各発光素子を発光させるための電力を供給する電源線をはさんで互いに隣接する２個の画素回路の一方が、他方の画素回路に対応する画素領域に向けて突出するとともに、前記他方の画素回路が、前記一方の画素回路に対応する画素領域に向けて突出することを特徴とする画像表示装置。
【００１１】
（３）（１）において、前記他の画素領域に向けて突出する部分は、前記画素回路を形成する各層の間の位置ずれを吸収するためのマージン部分であることを特徴とする画像表示装置。
【００１２】
（４）（１）において、前記他の画素領域に向けて突出する部分は、前記画素回路を構成する薄膜トランジスタのゲート電極であることを特徴とする画像表示装置。
【００１３】
（５）（１）において、前記発光素子は、有機エレクトロルミネッセンス素子であって、前記画素回路は、前記有機エレクトロルミネッセンス素子を所与の輝度情報に応じた輝度で発光させる制御を行うことを特徴とする画像表示装置。
【図面の簡単な説明】
【００１４】
【図１】本発明の実施の形態に係る画像表示装置において、アレイ基板上に形成される画素回路の等価回路図である。
【図２】本発明の実施の形態に係る画像表示装置において、アレイ基板上に形成される画素回路の構造を示す平面図である。
【図３Ａ】アレイ基板上に形成されるポリシリコン層の形状を示す平面図である。
【図３Ｂ】アレイ基板上に形成されるゲート配線・ゲート電極層の形状を示す平面図である。
【図３Ｃ】アレイ基板上に形成されるアルミニウム配線層の形状を示す平面図である。
【図４】アレイ基板上に形成される画素回路の別の構造を示す平面図である。
【発明を実施するための形態】
【００１５】
以下、本発明の実施の形態について、図面を参照しながら詳細に説明する。
【００１６】
ここでは、画像表示装置の一態様である有機ＥＬ表示装置に本発明を適用した場合の一例について説明する。本実施形態に係る画像表示装置の表示パネルは、発光素子である有機ＥＬ素子を含む画素回路が行列状に配置されたアレイ基板と、当該アレイ基板に貼り合わされて有機ＥＬ素子を封止する封止基板とを含んで構成されている。アレイ基板上には薄膜トランジスタ（ＴＦＴ）が形成され、この薄膜トランジスタを介して有機ＥＬ素子の発光が制御されることによって、画素毎の表示制御が行われる。
【００１７】
図１は、本実施形態に係る画像表示装置においてアレイ基板上に実装される画素回路の等価回路を示す回路図である。前述したように、画像表示装置の表示領域内には、それぞれ発光素子を含んだ複数の画素回路Ｃが行列状に配置されている。図１においては、そのうち２行２列で計４個の画素回路Ｃ１，Ｃ２，Ｃ３及びＣ４が示されている。
【００１８】
図１に示されるように、各画素回路Ｃには、データ信号線ＤＡＴ、選択線ＳＥＬ、オートゼロ入力線ＡＺ、ＥＬ入力線ＡＺＢ、及び電源線Ｖoledが接続されている。データ信号線ＤＡＴは、表示画面の上下方向（図１のＹ軸方向）に沿って延在し、表示画面の左右方向（図１のＸ軸方向）に沿って互いに並んで複数本配置されている。また、選択線ＳＥＬ、オートゼロ入力線ＡＺ及びＥＬ入力線ＡＺＢは、いずれもＸ軸方向に沿って延在し、Ｙ軸方向に沿って互いに並んで複数本配置されている。すなわち、Ｘ軸方向に一列に並んだ複数の画素回路Ｃが１つの画素行を構成し、同じ画素行に属する各画素回路Ｃに対しては、共通する選択線ＳＥＬ、オートゼロ入力線ＡＺ及びＥＬ入力線ＡＺＢが接続される。また、Ｙ軸方向に一列に並んだ複数の画素回路Ｃが１つの画素列を構成し、同じ画素列に属する各画素回路Ｃに対しては、共通するデータ信号線ＤＡＴが接続される。
【００１９】
さらに、電源線Ｖoledは表示領域内において格子状に配置されている。すなわち、図中Ｘ軸方向及びＹ軸方向それぞれに複数本の電源線Ｖoledが延在しており、Ｘ軸方向に延びる電源線ＶoledとＹ軸方向に延びる電源線Ｖoledとは、その交点で電気的に接続されている。この電源線Ｖoledを介して、各画素回路Ｃ内の発光素子を駆動するための電力が供給される。このように電源線Ｖoledが格子状に配置されることによって、電源線Ｖoledの電気抵抗に起因する、電源線Ｖoledを介して各画素に供給される電圧の降下を抑えることができる。本実施形態では、各方向に延びる複数本の電源線Ｖoledは、２行の画素行または２列の画素列ごとに１本ずつ間隔をおいて配置されている。
【００２０】
なお、図１においては、２行２列の計４個の画素回路Ｃのみが示されているが、実際には表示パネルを構成する画素数に応じた数の画素回路Ｃがアレイ基板上に行列状に配置される。例えばデジタルスチルカメラ等に用いられる水平方向６４０画素、垂直方向４８０画素の解像度の表示パネルの場合、各画素は赤（Ｒ）、緑（Ｇ）、青（Ｂ）それぞれの色に対応する３つのサブ画素から構成され、各サブ画素に対応して画素回路Ｃが形成される。したがって、縦方向に４８０行、横方向に６４０×３＝９６０列で計（４８０×６４０×３）個の画素回路Ｃがアレイ基板上に形成されることとなる。なお、以降の説明においては、１個の画素回路Ｃに対応するサブ画素のそれぞれを、単に画素と表記する。
【００２１】
図１に示されるように、各画素の画素回路Ｃは、発光素子としての有機ＥＬ素子１２、共通電極１４、ＥＬスイッチ１６、駆動ＴＦＴ１８、オートゼロスイッチ２０、入力ＴＦＴ２２、キャンセルコンデンサ２４、及び記憶コンデンサ２６を含んで構成されている。
【００２２】
各画素回路Ｃには、発光素子として有機ＥＬ素子１２が設けられており、そのカソード端は共通電極１４に接続される。共通電極１４は、その電位が本実施形態に係る画像表示装置において基準となる基準電位に設定された電極である。また、有機ＥＬ素子１２のアノード端は、ＴＦＴによって構成されるＥＬスイッチ１６の一端に接続され、ＥＬスイッチ１６の他端は、駆動ＴＦＴ１８を介して電源線Ｖoledに接続される。駆動ＴＦＴ１８及びＥＬスイッチ１６がともにオン状態になると、電源線Ｖoledから共通電極１４に向かって有機ＥＬ素子１２内に電流が流れ、これによって有機ＥＬ素子１２が発光する。
【００２３】
さらに、ＥＬスイッチ１６の他端と駆動ＴＦＴ１８のゲート電極との間には、ＴＦＴによって構成されるオートゼロスイッチ２０が接続される。また、駆動ＴＦＴ１８の電源線Ｖoledに接続される側の一端と駆動ＴＦＴ１８のゲート電極との間には、記憶コンデンサ２６が接続される。さらに、駆動ＴＦＴ１８のゲート電極には、キャンセルコンデンサ２４の一端も接続されており、キャンセルコンデンサ２４の他端は、入力ＴＦＴ２２を介してデータ信号線ＤＡＴに接続される。また、ＥＬスイッチ１６のゲート電極はＥＬ入力線ＡＺＢに、オートゼロスイッチ２０のゲート電極はオートゼロ入力線ＡＺに、入力ＴＦＴ２２のゲート電極は選択線ＳＥＬに、それぞれ接続されている。これらの制御信号線からＶＨ（高電圧）及びＶＬ（低電圧）の二値の電圧レベルの制御信号が入力されることによって、各ＴＦＴのオン／オフが切り替えられる。
【００２４】
ここで、本実施形態における有機ＥＬ素子１２の発光制御の具体例について、説明する。まず、選択線ＳＥＬから入力ＴＦＴ２２をオンにする制御信号が入力されるとともに、オートゼロスイッチ２０をオン、ＥＬスイッチ１６をオフにする制御信号が、それぞれオートゼロ入力線ＡＺ及びＥＬ入力線ＡＺＢから入力される。これにより、データ信号線ＤＡＴに入力されているオフレベルの信号電圧がキャンセルコンデンサ２４の一端に入力されるとともに、オートゼロスイッチ２０がオン状態になることで駆動ＴＦＴ１８がダイオード接続され、そのゲート電圧は電源線Ｖoledの印加電圧に応じた値にリセットされる。
【００２５】
その後、オートゼロスイッチ２０をオフにする制御信号がオートゼロ入力線ＡＺから入力されるとともに、データ信号線ＤＡＴから所与の輝度情報に応じた電圧レベルの信号が入力される。これによって、駆動ＴＦＴ１８のゲート電圧は、リセット時の電圧を基準としてデータ信号線ＤＡＴから入力される電圧レベルに応じた電圧だけ変化する。さらに入力ＴＦＴ２２をオフにする制御信号が選択線ＳＥＬから入力されると、駆動ＴＦＴ１８のゲート電圧はこの変化した電圧を維持することになり、記憶コンデンサ２６に輝度情報に応じた電荷が蓄積された状態（すなわち、画素回路Ｃに輝度情報が書き込まれた状態）になる。さらに、ＥＬスイッチ１６をオンにする制御信号がＥＬ入力線ＡＺＢから入力されることにより、駆動ＴＦＴ１８によって駆動される信号電流がＥＬスイッチ１６を介して有機ＥＬ素子１２に流れ、有機ＥＬ素子１２が発光する。こうして、各画素回路Ｃは、駆動ＴＦＴ１８及びＥＬスイッチ１６をオンにすることで、データ信号線ＤＡＴを介して設定された輝度情報に応じた輝度で有機ＥＬ素子１２を発光させることができる。
【００２６】
次に、本実施形態においてアレイ基板上に実装される画素回路の構造について、図２の平面図を用いて説明する。図２は、図１の等価回路に相当する４画素分の画素回路を構成するＴＦＴが形成されたアレイ基板を、平面的に見た様子を模式的に示す図である。この図においては、画素回路に含まれる各ＴＦＴ及びコンデンサ、並びに画素回路に接続される各配線を構成するポリシリコン層、ゲート配線・ゲート電極層、及びアルミニウム配線層が順に積層された様子を示している。なお、図には表れていないが、各層の間には保護膜や絶縁膜などが形成される。この図に示される状態から、さらに平坦化膜、反射層、並びに有機ＥＬ素子１２を構成する陽極、有機ＥＬ層及び陰極などが形成されることによって、アレイ基板が製造される。その後、Ｎ２環境下で封止基板をアレイ基板と対向するように取り付けることにより、表示パネルが製造される。
【００２７】
図２に示されるポリシリコン層、ゲート配線・ゲート電極層、及びアルミニウム配線層それぞれの形状が、図３Ａ、図３Ｂ及び図３Ｃに示されている。具体的に、これらの各図はいずれも図２と同様に４画素分の画素回路を構成する各層の形状を示す平面図であって、図３Ａはポリシリコン層の形状を、図３Ｂはゲート配線・ゲート電極層の形状を、図３Ｃはアルミニウム配線層の形状を、それぞれ示している。
【００２８】
ポリシリコン層は、ポリシリコン（多結晶シリコン）を材料として構成され、画素回路Ｃを構成する各ＴＦＴの半導体層として機能する。また、ゲート配線・ゲート電極層は、例えばＭｏＷなどの金属材料によって構成され、オートゼロ入力線ＡＺ、ＥＬ入力線ＡＺＢ及び選択線ＳＥＬの各配線と、Ｘ軸方向に延在する電源線Ｖoled、並びに各ＴＦＴのゲート電極として機能する。さらに、アルミニウム配線層は、アルミニウムによって構成され、データ信号線ＤＡＴ及びＹ軸方向に延在する電源線Ｖoled、並びに各ＴＦＴのソース及びドレイン電極として機能する。
【００２９】
本実施形態において、各画素の画素領域は、表示領域全体を格子状に分割してなる矩形の領域になっている。この画素領域ごとに有機ＥＬ素子１２が配置され、有機ＥＬ素子１２が発光することによって、当該画素領域が所与の色及び輝度で点灯する。これによって、全体として外部から入力される映像信号に応じた画像が表示領域に表示される。図２、及び図３Ａ〜図３Ｃのそれぞれには、２行２列で計４個の画素領域Ａ１，Ａ２，Ａ３及びＡ４の平面図が示されており、各図における破線が画素領域の境界を示している。また、画素領域Ａ１，Ａ２，Ａ３及びＡ４それぞれに配置された有機ＥＬ素子１２の発光が、それぞれ画素回路Ｃ１，Ｃ２，Ｃ３及びＣ４によって制御される。すなわち、画素領域Ａ１，Ａ２，Ａ３及びＡ４のそれぞれに、画素回路Ｃ１，Ｃ２，Ｃ３及びＣ４が対応している。
【００３０】
さらに、本実施形態では、複数の画素領域Ａのそれぞれに配置された有機ＥＬ素子１２の発光を制御するための画素回路Ｃが、当該画素領域Ａから隣接する他の画素領域Ａに向けて突出する部分と、隣接する他の画素回路Ｃが当該画素領域Ａ内に突出することによって凹んだ部分と、を有する領域内に形成されている。具体的には、図２にも示されるように、Ｙ軸方向に沿って延在する電源線Ｖoledを挟んで互いに隣接する２個の画素回路Ｃ１及びＣ２は、この電源線Ｖoledを共有しており、これらの画素回路のうち、一方の画素回路（ここでは画素回路Ｃ１とする）が、他方の画素回路Ｃ２に対応する画素領域Ａ２に向けて突出している。逆に画素回路Ｃ２は、画素回路Ｃ１に対応する画素領域Ａ１に向けて突出した領域内に形成されている。また、画素回路Ｃ３及びＣ４にも、同様の関係が成立している。
【００３１】
このように、画素回路Ｃの一部を、当該画素回路Ｃに対応する画素領域Ａに隣接する画素領域Ａに向けて突出させることによって、画素回路Ｃのレイアウトの自由度を向上させ、画素回路Ｃを効率的に表示領域内に配置することが可能となる。なお、図２に示されるように、Ｙ軸方向に延在する電源線Ｖoledをはさんで隣接する２個の画素回路Ｃ同士は、互いに隣接する画素領域Ａに向けて突出する部分を除いて、線対称の構造を有するように形成されている。
【００３２】
ここで、各画素回路Ｃにおいて隣接する画素領域Ａに向けて突出する部分には、駆動ＴＦＴ１８のゲート電極１８ｇが形成されている。具体例として、画素回路Ｃ１の駆動ＴＦＴ１８のゲート電極１８ｇ１は、画素領域Ａ１と画素領域Ａ２の間に配置された電源線Ｖoledを超えて、隣接する画素領域Ａ２に向けて突出している。一方、画素回路Ｃ２の駆動ＴＦＴ１８のゲート電極１８ｇ２は、やはり電源線Ｖoledを超えて画素領域Ａ１に向けて突出している。同様に、画素回路Ｃ３の駆動ＴＦＴ１８のゲート電極１８ｇ３は、隣接する画素領域Ａ４に向けて突出しており、画素回路Ｃ４の駆動ＴＦＴ１８のゲート電極１８ｇ４は、画素領域Ａ３に向けて突出している。
【００３３】
さらに、この隣接する画素領域Ａに向けて突出する部分は、ゲート電極１８ｇの中でも、設計上は駆動ＴＦＴ１８の半導体層と重ならないマージン部分になっている。このようなマージン部分は、実際にアレイ基板上にポリシリコン層やゲート配線・ゲート電極層を形成した際に、仮にこれらの層の間に位置ずれが生じても各ＴＦＴが正常動作するようにするために、設けられている。本実施形態では、ある画素回路Ｃの構成部分のうち隣接する画素領域Ａに向けて突出する部分をこのようなマージン部分とすることで、当該画素回路Ｃが隣接する画素領域Ａに対応する画素回路Ｃの動作による影響を受けないようになっている。
【００３４】
また、もし万一位置ずれによって駆動ＴＦＴ１８のゲート電極１８ｇが隣接する画素回路Ｃのポリシリコン層と重なったとしても、当該駆動ＴＦＴ１８の動作によって隣接する画素回路Ｃの動作に影響を及ぼす心配はない。なぜなら、駆動ＴＦＴ１８は、前述したように有機ＥＬ素子１２の発光と非発光とを切り替えるスイッチ素子として機能しており、ゲート電極１８ｇは印加される電圧によってこのスイッチ素子のオン／オフを切り替える役割を果たしている。そのため、例えばゲート電極１８ｇ１が隣接する画素回路Ｃ２内の駆動ＴＦＴ１８の半導体層にわずかな影響を及ぼしたとしても、結局のところゲート電極１８ｇ２に印加される電圧によって画素回路Ｃ２内の駆動ＴＦＴ１８のオン／オフが切り替えられることに変わりはないからである。このように、例えばデータ信号線ＤＡＴから入力される輝度情報に応じた電圧のように、その電圧レベルの程度が問題となる部分ではなく、スイッチ素子のオン／オフ制御を担う部分のように電圧がハイレベルかローレベルかだけを問題とする端子部分を、隣接する画素領域Ａに向けて突出する部分とすることで、隣接する画素領域Ａに突出する部分が当該隣接する画素領域Ａに対応する画素回路Ｃに影響を及ぼすおそれを低減できる。
【００３５】
以上説明したように、本実施形態に係る画像表示装置によれば、画素回路を対応する画素領域から突出した部分を含んだ領域に形成することによって、画素回路を表示領域内に効率的に配置することが可能となる。
【００３６】
以上説明した本実施形態に係る画像表示装置は、パソコン用ディスプレイ、ＴＶ放送受信用ディスプレイ、公告表示用ディスプレイ等の各種の情報表示用の表示装置として採用できる。また、デジタルスチルカメラ、ビデオカメラ、カーナビゲーションシステム、カーオーディオ、ゲーム機器、携帯情報端末など、各種の電子機器の表示部として利用することも可能である。
【００３７】
なお、本発明の実施の形態は以上説明したものに限られない。例えば、本発明の実施の形態に係る画像表示装置における画素回路の構造は、図２と異なるものであってもよい。例えば図４には、図２とは別の、アレイ基板上に形成される画素回路の構造が示されている。図２においては、Ｘ軸方向に延在する画素領域Ａの境界線に対して、当該境界線を挟んで上下に配置される画素回路同士が線対称に形成されている。これに対して、図４においては、図２とはゲート配線・ゲート電極層の形状が異なっており、Ｘ軸方向及びＹ軸方向に延在する画素領域Ａの境界線の交点に対して、当該交点を挟んで斜め方向に対向する画素回路同士が点対称に形成されている。この図４の例においても、各画素回路Ｃにおいて駆動ＴＦＴ１８のゲート電極１８ｇが隣接する画素領域Ａ内に突出して形成されている。
【００３８】
また、以上の説明においては、発光素子として有機ＥＬ素子を用いることとしたが、これに限らず、本発明の実施の形態に係る画像表示装置は、例えば無機ＥＬ素子やＦＥＤ（Field-Emission Device）など、各種の発光素子を用いた画像表示装置であってよい。
【符号の説明】
【００３９】
１２ 有機ＥＬ素子、１４ 共通電極、１６ ＥＬスイッチ、１８ 駆動ＴＦＴ、１８ｇ ゲート電極、２０ オートゼロスイッチ、２２ 入力ＴＦＴ、２４ キャンセルコンデンサ、２６ 記憶コンデンサ、Ａ１〜Ａ４ 画素領域、ＡＺ オートゼロ入力線、ＡＺＢ ＥＬ入力線、Ｃ１〜Ｃ４ 画素回路、ＤＡＴ データ信号線、ＳＥＬ 選択線、Ｖoled 電源線。
【特許請求の範囲】
【請求項１】
表示領域を格子状に分割してなる複数の画素領域のそれぞれに配置された発光素子を発光させて画像を表示する画像表示装置であって、
前記複数の画素領域のそれぞれに配置された発光素子の発光を制御するための画素回路が、当該画素領域から隣接する他の画素領域に向けて突出する部分と、隣接する他の画素回路が当該画素領域内に突出する部分と、を有する領域に形成される
ことを特徴とする画像表示装置。
【請求項２】
請求項１記載の画像表示装置において、
前記各発光素子を発光させるための電力を供給する電源線をはさんで互いに隣接する２個の画素回路の一方が、他方の画素回路に対応する画素領域に向けて突出するとともに、前記他方の画素回路が、前記一方の画素回路に対応する画素領域に向けて突出する
ことを特徴とする画像表示装置。
【請求項３】
請求項１記載の画像表示装置において、
前記他の画素領域に向けて突出する部分は、前記画素回路を形成する各層の間の位置ずれを吸収するためのマージン部分である
ことを特徴とする画像表示装置。
【請求項４】
請求項１記載の画像表示装置において、
前記他の画素領域に向けて突出する部分は、前記画素回路を構成する薄膜トランジスタのゲート電極である
ことを特徴とする画像表示装置。
【請求項５】
請求項１記載の画像表示装置において、
前記発光素子は、有機エレクトロルミネッセンス素子であって、
前記画素回路は、前記有機エレクトロルミネッセンス素子を所与の輝度情報に応じた輝度で発光させる制御を行う
ことを特徴とする画像表示装置。
【請求項１】
表示領域を格子状に分割してなる複数の画素領域のそれぞれに配置された発光素子を発光させて画像を表示する画像表示装置であって、
前記複数の画素領域のそれぞれに配置された発光素子の発光を制御するための画素回路が、当該画素領域から隣接する他の画素領域に向けて突出する部分と、隣接する他の画素回路が当該画素領域内に突出する部分と、を有する領域に形成される
ことを特徴とする画像表示装置。
【請求項２】
請求項１記載の画像表示装置において、
前記各発光素子を発光させるための電力を供給する電源線をはさんで互いに隣接する２個の画素回路の一方が、他方の画素回路に対応する画素領域に向けて突出するとともに、前記他方の画素回路が、前記一方の画素回路に対応する画素領域に向けて突出する
ことを特徴とする画像表示装置。
【請求項３】
請求項１記載の画像表示装置において、
前記他の画素領域に向けて突出する部分は、前記画素回路を形成する各層の間の位置ずれを吸収するためのマージン部分である
ことを特徴とする画像表示装置。
【請求項４】
請求項１記載の画像表示装置において、
前記他の画素領域に向けて突出する部分は、前記画素回路を構成する薄膜トランジスタのゲート電極である
ことを特徴とする画像表示装置。
【請求項５】
請求項１記載の画像表示装置において、
前記発光素子は、有機エレクトロルミネッセンス素子であって、
前記画素回路は、前記有機エレクトロルミネッセンス素子を所与の輝度情報に応じた輝度で発光させる制御を行う
ことを特徴とする画像表示装置。
【図１】
【図２】
【図３Ａ】
【図３Ｂ】
【図３Ｃ】
【図４】
【図２】
【図３Ａ】
【図３Ｂ】
【図３Ｃ】
【図４】
【公開番号】特開２０１０−２１０９０５（Ｐ２０１０−２１０９０５Ａ）
【公開日】平成２２年９月２４日（２０１０．９．２４）
【国際特許分類】
【出願番号】特願２００９−５６５０１（Ｐ２００９−５６５０１）
【出願日】平成２１年３月１０日（２００９．３．１０）
【出願人】（５０２３５６５２８）株式会社 日立ディスプレイズ (2,552)
【出願人】（０００００１００７）キヤノン株式会社 (59,756)
【Ｆターム（参考）】
【公開日】平成２２年９月２４日（２０１０．９．２４）
【国際特許分類】
【出願日】平成２１年３月１０日（２００９．３．１０）
【出願人】（５０２３５６５２８）株式会社 日立ディスプレイズ (2,552)
【出願人】（０００００１００７）キヤノン株式会社 (59,756)
【Ｆターム（参考）】
[ Back to top ]